CN110024297A - 低密度奇偶校验解码器中的用于基于对数似然比的动态预处理选择方案的系统和方法 - Google Patents

低密度奇偶校验解码器中的用于基于对数似然比的动态预处理选择方案的系统和方法 Download PDF

Info

Publication number
CN110024297A
CN110024297A CN201780073513.7A CN201780073513A CN110024297A CN 110024297 A CN110024297 A CN 110024297A CN 201780073513 A CN201780073513 A CN 201780073513A CN 110024297 A CN110024297 A CN 110024297A
Authority
CN
China
Prior art keywords
log
likelihood ratio
output bit
histogram
data
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201780073513.7A
Other languages
English (en)
Other versions
CN110024297B (zh
Inventor
V·阿西瓦
S·V·罗特拉
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Kaiwei International Co
Marvell International Ltd
Marvell Asia Pte Ltd
Original Assignee
Mawier International Trade Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mawier International Trade Co Ltd filed Critical Mawier International Trade Co Ltd
Publication of CN110024297A publication Critical patent/CN110024297A/zh
Application granted granted Critical
Publication of CN110024297B publication Critical patent/CN110024297B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L1/00—Arrangements for detecting or preventing errors in the information received
    • H04L1/004—Arrangements for detecting or preventing errors in the information received by using forward error control
    • H04L1/0045—Arrangements at the receiver end
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/03—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words
    • H03M13/05—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits
    • H03M13/11—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits using multiple parity bits
    • H03M13/1102—Codes on graphs and decoding on graphs, e.g. low-density parity check [LDPC] codes
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/03—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words
    • H03M13/05—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits
    • H03M13/11—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits using multiple parity bits
    • H03M13/1102—Codes on graphs and decoding on graphs, e.g. low-density parity check [LDPC] codes
    • H03M13/1105—Decoding
    • H03M13/1111—Soft-decision decoding, e.g. by means of message passing or belief propagation algorithms
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/37—Decoding methods or techniques, not specific to the particular type of coding provided for in groups H03M13/03 - H03M13/35
    • H03M13/3707—Adaptive decoding and hybrid decoding, e.g. decoding methods or techniques providing more than one decoding algorithm for one code
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/37—Decoding methods or techniques, not specific to the particular type of coding provided for in groups H03M13/03 - H03M13/35
    • H03M13/3723—Decoding methods or techniques, not specific to the particular type of coding provided for in groups H03M13/03 - H03M13/35 using means or methods for the initialisation of the decoder
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/61—Aspects and characteristics of methods and arrangements for error correction or error detection, not provided for otherwise
    • H03M13/612—Aspects specific to channel or signal-to-noise ratio estimation
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/63—Joint error correction and other techniques
    • H03M13/6325—Error control coding in combination with demodulation
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/65—Purpose and implementation aspects
    • H03M13/6577—Representation or format of variables, register sizes or word-lengths and quantization
    • H03M13/658—Scaling by multiplication or division
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/65—Purpose and implementation aspects
    • H03M13/6577—Representation or format of variables, register sizes or word-lengths and quantization
    • H03M13/6594—Non-linear quantization
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L1/00—Arrangements for detecting or preventing errors in the information received
    • H04L1/004—Arrangements for detecting or preventing errors in the information received by using forward error control
    • H04L1/0045—Arrangements at the receiver end
    • H04L1/0047—Decoding adapted to other signal detection operation
    • H04L1/005—Iterative decoding, including iteration between signal detection and decoding operation
    • H04L1/0051—Stopping criteria
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L1/00—Arrangements for detecting or preventing errors in the information received
    • H04L1/004—Arrangements for detecting or preventing errors in the information received by using forward error control
    • H04L1/0056—Systems characterized by the type of code used
    • H04L1/0057—Block codes
    • H04L1/0058—Block-coded modulation
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L1/00—Arrangements for detecting or preventing errors in the information received
    • H04L1/004—Arrangements for detecting or preventing errors in the information received by using forward error control
    • H04L1/0056—Systems characterized by the type of code used
    • H04L1/0061—Error detection codes

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Probability & Statistics with Applications (AREA)
  • Theoretical Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Nonlinear Science (AREA)
  • Error Detection And Correction (AREA)

Abstract

本文描述的实施例提供了用于动态地选择用于LDPC解码器(106)的预处理方案的系统。该系统包括接收器，该接收器被配置为检测第一数据分组的传输并且接收与第一数据分组的第一部分相对应的第一数据位集合。该系统还包括直方图生成器(103)，该直方图生成器(103)被配置为针对来自第一数据位集合的每个数据位计算对数似然比，并且基于所计算的对数似然比来生成直方图。接收器被配置为继续接收与第一数据分组的第二部分相对应的第二数据位集合。该系统还包括选择器(104)，该选择器(104)被配置为基于直方图的特性来激活或去激活对所接收的第二数据位集合的对数似然比预处理方案(105)。

Description

低密度奇偶校验解码器中的用于基于对数似然比的动态预处 理选择方案的系统和方法
相关申请的交叉引用
本公开要求于2017年10月13日提交的美国非临时专利申请No.15/783,314的权益，该申请又要求于2016年10月14日提交的美国临时专利申请No.62/408,408的优先权，该申请通过引用而被整体并入本文。
技术领域
本公开涉及低密度奇偶校验(LDPC)解码器中的解码器资源管理，并且具体地涉及LDPC解码器中的基于对数似然比(LLR)的动态预处理选择方案。
背景技术
本文中提供的背景描述是出于总体上呈现本公开上下文的目的。在本背景技术部分中描述的工作的范围以及在提交时不具有现有技术资格的描述的方面，本发明人的工作既不明确也不暗示地被承认为是本公开的现有技术。
在现有通信系统中，定点LDPC编码已经被广泛地使用。LDPC码包括在噪声传输信道上编码和传输数据位集合的线性纠错码。通常在接收器处采用LDPC解码器来对所接收的数据位进行解码，LDPC解码器基于对码块的变量节点进行解码的对数似然比(LLR)来实现迭代解码方案。但是，LLR值有时会受到信道条件的严重影响。例如，在接收器处不具有信道状态信息的衰落信道上，使用基于LLR值的LDPC解码器的误码率(BER)性能通常不能令人满意。
发明内容
本文中描述的实施例提供了用于动态地选择用于低密度奇偶校验(LDPC)解码器的预处理方案的方法。在接收器处检测第一数据分组的传输。接收与第一数据分组的第一部分相对应的第一数据位集合。针对第一数据位集合中的每个数据位计算对数似然比。基于所计算的对数似然比生成直方图。继续接收与第一数据分组的第二部分相对应的第二数据位集合。基于直方图的特性来激活或去激活对所接收的第二数据位集合的对数似然比预处理方案。
在一些实施例中，当基于直方图的特性来激活或去激活对所接收的第二数据位集合的对数似然比预处理方案时，标识与直方图上的第一区间相对应的第一预定义的特性要求。然后确定属于第一区间(bin)的第一对数似然比计数是否满足第一预定义的特性要求。基于确定属于第一区间的第一对数似然比计数是否满足第一预定义的特性要求来生成第一输出位。
在一些实施例中，标识与直方图上的第二区间相对应的第二预定义的特性要求。确定属于第二区间的第二对数似然比计数是否满足第二预定义的特性要求。基于确定属于第二区间的第二对数似然比计数是否满足第二预定义的特性要求来生成第二输出位。
在一些实施例中，当第一输出位和第二输出位都等于1时，激活对所接收的第二数据位集合的对数似然比预处理方案。当第一输出位和第二输出位中的一个输出位等于0时，去激活对所接收的第二数据位集合的对数似然比预处理方案。
在一些实施例中，基于指示视线信道的信道特性来配置第一预定义的特性要求和第二预定义的特性要求。
在一些实施例中，生成属于直方图上的第三区间的第三对数似然比。当针对第三计数没有特性要求被预定义时，生成与第三区间相对应的、为1的第三输出位。第三输出位被发送以在AND门处与第一输出位和第二输出位组合。
在一些实施例中，针对每个数据位，计算数据位等于0的第一概率。计算数据位等于1的第二概率。计算第一概率与第二概率之间的比率的对数。
在一些实施例中，当基于所计算的对数似然比生成直方图时，确定针对所计算的对数似然比的多个区间。针对所计算的每个对数似然比，经由第一比较器将所计算的对数似然比与来自多个区间的第一区间的第一范围进行比较。基于比较生成第一输出位。然后，当第一输出位等于1时，将第一计数增加1。
在一些实施例中，针对所计算的每个对数似然比，对第一输出位进行取反。将被取反的第一输出位作为控制信号馈送到第二比较器。当被取反的第一输出位等于1时，经由第二比较器将所计算的对数似然比与来自多个区间的第二区间的第二范围进行比较。基于比较生成第二输出位。当第二输出位等于1时，将第二计数增加1。
在一些实施例中，在接收器处检测第二数据分组的传输。针对来自第二数据分组的数据位重新计算对数似然比。基于重新计算的对数似然比重新生成直方图。当正在传输第二数据分组时，基于重新生成的直方图的特性来激活或去激活对传入的数据位的对数似然比预处理方案。
本文中描述的实施例提供了一种用于动态地选择用于LDPC解码器的预处理方案的系统。该系统包括接收器，该接收器被配置为检测第一数据分组的传输并且接收与第一数据分组的第一部分相对应的第一数据位集合。该系统还包括直方图生成器，该直方图生成器被配置为针对来自第一数据位集合的每个数据位计算对数似然比，并且基于所计算的对数似然比生成直方图。接收器被配置为继续接收与第一数据分组的第二部分相对应的第二数据位集合。该系统还包括选择器，该选择器被配置为基于直方图的特性来激活或去激活对所接收的第二数据位集合的对数似然比预处理方案。
在一些实施例中，选择器还包括第一条件块，该第一条件块被配置有与直方图上的第一区间相对应的第一预定义的特性要求。第一条件块被配置为确定属于第一区间的第一对数似然比计数是否满足第一预定义的特性要求，并且基于确定属于第一区间的第一对数似然比计数是否满足第一预定义的特性要求来生成第一输出位。
在一些实施例中，选择器还包括第二条件块，该第二条件块被配置有与直方图上的第二区间相对应的第二预定义的特性要求。第二条件块被配置为确定属于第二区间的第二对数似然比计数是否满足第二预定义的特性要求，并且基于确定属于第二区间的第二对数似然比计数是否满足第二预定义的特性要求来生成第二输出位。
在一些实施例中，选择器还包括AND门，该AND门被耦合到第一条件块和第二条件块。AND门被配置为当第一输出位和第二输出位都等于1时，生成选择位以激活对所接收的第二数据位集合的对数似然比预处理方案。或者，AND门被配置为当第一输出位和第二输出位中的一个输出位等于0时，生成选择位以去激活对所接收的第二数据位集合的对数似然比预处理方案。
在一些实施例中，选择器还被配置为基于指示视线信道的信道特性来具有第一预定义的特性要求的第一条件块以及所述第二预定义的特性要求的第二条件块。
在一些实施例中，选择器还包括第三条件块，该第三条件块被耦合到AND门。第三条件块与属于直方图上的第三区间的第三对数似然比计数相对应，并且被配置为当针对第三计数没有特性要求被预定义时，输出与第三区间相对应的、为1的第三输出位。
在一些实施例中，直方图生成器被配置为，针对每个数据位，计算数据位等于0的第一概率和数据位等于1的第二概率。然后，直方图生成器被配置为计算第一概率与第二概率之间的比率的对数。
在一些实施例中，直方图生成器被配置确定针对所计算的对数似然比的多个区间。直方图生成器还包括第一比较器，该第一比较器被配置为将所计算的每个对数似然比与多个区间中的第一区间的第一范围进行比较，并且基于比较生成第一输出位。直方图发生器还包括第一计数器，该第一计数器被耦合到第一比较器。第一计数器被配置为当第一输出位等于1时，将第一计数增加1。
在一些实施例中，选择器还包括NOT门，该NOT门被耦合到第一比较器并且被配置为对第一输出位进行取反。选择器还包括被耦合到NOT门的第二比较器。第二比较器被配置为接收被取反的第一输出位作为控制信号。当被取反的第一输出位等于1时，第二比较器被配置为将所计算的对数似然比与来自多个区间的第二区间的第二范围进行比较，并且基于比较生成第二输出位。选择器还包括被耦合到第二比较器的第二计数器。第二计数器被配置为当第二输出位等于1时，将第二计数增加1。
在一些实施例中，接收器被配置为检测第二数据分组的传输。直方图生成器被配置为针对来自第二数据分组的数据位重新计算对数似然比，并且基于重新计算的对数似然比重新生成直方图。选择器被配置为当第二数据分组正在被传输时，基于重新生成的直方图的特性来激活或去激活对传入的数据位的对数似然比预处理方案。
附图说明
通过结合附图考虑以下详细描述，本公开的其他特征、其性质和各种优点将变得很清楚，附图中的相同的附图标记在全文中表示相同的部件，并且在附图中：
图1是图示了根据本文中描述的一些实施例的采用基于LLR的预处理选择器的无线接收器的示例电路结构的框图；
图2是图示了根据本文中描述的一些实施例的经由图1所示的电路结构来实现的基于所接收的数据位的LLR值来动态地选择LLR预处理方案的示例过程的逻辑流程图；
图3是图示了根据本文中描述的一些实施例的在图1中的LLR直方图生成器处生成的所接收的数据位的示例LLR直方图的示例数据绘图；以及
图4-5是框图，每个框图图示了根据本文中描述的一些实施例的图1中的LLR预处理选择器的示例电路。
具体实施方式
本公开描述了用于在LDPC解码器中动态地选择LLR预处理方案的方法和系统。
LDPC解码器(或任何其他二进制组合解码器)被配置为基于迭代过程来对码块进行解码。例如，接收器处的定点LDPC解码器被配置为将所接收的码块处理成块列，块列被称为校验节点和变量节点。在每次迭代时，基于来自其他变量节点或校验节点的数据位的LLR，并且基于奇偶校验位(例如，通常在块列之间计算的总和)，更新每个校验节点或变量节点的位(例如，从0翻转到1，或反之亦然)。由于LDPC解码器通常不能进行无限次迭代，因此实际的迭代次数限制了LDPC解码器的准确度。当由LDPC解码器实现大量迭代时，可以提高解码准确度，但代价是更高的解码资源消耗，例如硬件和存储器。
另一方面，由于输入到LDPC解码器的信道(例如，来自信道的接收信号)通常被量化为多个数据位，因此数据位的数目也影响解码资源的消耗，例如，使用的数据位越多，每次迭代时消耗的解码资源就越多。例如，在预期有噪声信道的无线局域网(WLAN)中，解码变量的LLR值可能需要高达15-20个位数目。因此，当每次迭代需要更新15-20个位数目时，涉及期望次数的迭代以保证解码准确性的迭代解码过程可能最终在LDPC解码器处消耗大量解码资源。LLR预处理(其涉及在将解码变量传递到LDPC解码器之前对解码变量的LLR值进行线性或非线性缩放)有时被实现为将高LLR值压缩为更小的值，并且因此每次迭代需要更新更少的位，或者备选地将低LLR值缩放到更高的LLR值以提高解码准确度。
然而，LLR预处理有时会使针对某些调制和编码方案(MCS)以及信道类型的LDPC解码性能降级。例如，在高MCS(例如，1024QAM)的情况下，LLR预处理改善了针对视线(LOS)信道(例如，电磁信号在从发射器到接收器的直接路径中行进的无线信道)的解码性能。但是使针对非视距(NLOS)和散射信道的解码性能(例如，当信号传输沿着路径被部分地阻挡时)降级。为了达到更好的解码性能，需要在接收到每个分组时动态地标识信道类型，使得接收器来确定是否打开或关闭LLR预处理。然而，对所接收的每个分组的信道分类是困难且不切实际的。
本文中描述的实施例提供基于LLR统计的动态预处理选择方案，其使用LLR的直方图来捕获信道特性。然后，LDPC解码器被配置为使用LLR统计数据来确定LLR预处理是否将在解码所接收的数据位之前被实现。以这种方式，仅当LLR统计数据指示信道最可能是适合于LLR预处理的特定类型(例如，LOS信道)时，才启动LLR预处理。基于所接收的数据位而持续和动态地监测和更新LLR统计，并且然后基于预定义规则集来动态地激活或去激活LLR预处理，该预定义的规则集要求LLR统计数据满足指示特定类型信道的信道特性的特定要求。因此，LLR预处理在资源消耗中更有效，并且整体解码性能得到改善。
图1是图示了根据本文中描述的一些实施例的采用基于LLR的预处理选择器的无线接收器100的示例电路结构的框图。无线接收器100被配置为在各种无线协议下操作，诸如802.11标准等。无线接收器100包括被配置为从传输信道接收无线信号111的一个或多个接收天线101。模数转换器(ADC)102被通信地耦合到接收天线101，并且被配置为将所接收信号111转换为数字数据样本，例如多个数据位112。
LLR直方图生成器103通信地被耦合到ADC 102。LLR直方图生成器103被配置为从ADC 102接收数据位112，并且针对每个数据位计算多个LLR值。然后，LLR直方图生成器103被配置为生成所计算的LLR值的直方图。关于图3讨论103处的LLR直方图生成的进一步细节。
预处理选择器104被通信地耦合到LLR直方图生成器103，并且被配置为选择是否需要在LLR预处理器105处对所计算的数据位112的LLR值进行预处理。例如。预处理选择器104被通信地耦合到被配置为连接到LLR预处理器105和LDPC解码器106中的一个的开关。关于图4-5描述预处理选择器104的进一步细节。
当预处理选择器104被连接到LLR预处理器105时，数据位112的LLR值113在LLR预处理器105处被预处理，例如，通过将较高的LLR值缩放到较小的值以减少解码器处的迭代次数，或者将较低的LLR值缩放到较高的LLR值以提高解码器性能。然后，LLR预处理器105的输出、即经缩放的LLR值114被发送到LDPC解码器。
当预处理选择器104被连接到LDPC解码器106时，数据位112的LLR值113被直接发送到LDPC解码器106而无需预处理。
LDPC解码器106被配置为接收LLR值，例如，原始LLR值113或经缩放的LLR值114，LDPC解码器106被配置为基于所接收的LLR值来进行解码并且生成解码的数据位115。
图2是图示了根据本文中描述的一些实施例的经由图1所示的电路结构来实现的、基于所接收的数据位的LLR值来动态地选择LLR预处理方案的示例过程200的逻辑流程图。在201处，在接收器处检测数据分组的传输，例如，在图1中的无线接收器100处。在202处，接收与数据分组的第一部分相对应的第一数据位集合。例如，无线接收器(例如，图1中的100)被配置为在接收数据分组时(例如，在数据分组的前导码或前几个数据位的传输期间)处理所接收的数据位的LLR值，并且被配置为生成LLR直方图。
在203处，针对来自第一数据位集合的每个数据位计算LLR，例如在图1中的LLR直方图生成器103处。例如，针对所接收的每个数据位(例如，图1中的数据位112)，LLR被计算为：
正的LLR表示数据位等于0的概率更大，以及负的LLR表示数据位等于1的概率更大。LLR的大小提供估计的可靠性，例如，|LLR|＝0表示估计不可靠，因为数据位等于0或1的机会相等；而|LLR|的值越高表示数据位的值为0或1的可靠性更高。
在204处，基于所计算的LLR值生成LLR直方图，例如，在图1中的LLR直方图生成器103处。例如，如图3所示，LLR值被分组为线性(或对数)间隔的值区间，例如，间隔为8、16等。然后，对落入每个区间中的LLR的数目进行计数，例如，为5的LLR值落入到[0，8)的区间中，并且为8的LLR值落入到[8，16)的区间中，等。生成LLR直方图以示出每个值区间内的LLR值的计数，如图3所示。
在205处，无线接收器(例如，图1中的100)被配置为继续接收与数据分组的第二部分相对应的第二数据位集合，例如，正在被传输的数据分组的有效载荷数据位。在206处，基于直方图的区间值来针对所接收的第二数据位集合而激活或去激活LLR预处理方案(例如，图1中的LLR预处理器105)，如关于图4-5进一步讨论的。在一些实施例中，当在206处激活LLR预处理方案时，可以预处理第一数据位集合和第二数据位集合两者。在这种情况下，在203处计算的、与第一数据位集合相对应的所计算的LLR值被存储在存储器单元中，并且在被发送到LDPC解码器之前被传递到LLR预处理单元。
过程200(包括201-205)被配置为针对所接收的每个数据分组或每若干个数据分组进行重复。以这种方式，持续地更新LLR直方图，并且基于针对正在被传输的每个即时分组的LLR统计数据来激活或去激活LLR预处理。
图3是图示了根据本文中描述的一些实施例的在图1中的LLR直方图生成器处生成的所接收的数据位的示例LLR直方图的示例数据绘图。图300的横轴301表示LLR值区间。例如，如果区间值被以8来线性间隔，则值区间包括：......[-16，-8)，[-8，0)，[0，8)，[8，16)......。纵轴302表示落在水平轴301上的每个对应的LLR值区间内的LLR值的计数(每个对应于所接收的数据位)。
在图300中，示出了在相同带宽(例如，80MHz)、相同数目的空间串(NSS)(例如，4×4多输入多输出信道)但不同类型的信道处接收的数据位的直方图303-304。基于在LOS信道上接收的数据位生成直方图303，并且基于在NLOS信道上接收的数据位生成直方图304。如303所示，大量LLR值集中在为0的LLR值区间处，这表示在LOS信道上检测相应数据位是0还是1的可靠性相当低。预处理选择器(例如，参见图1中的104)被配置为分析LLR直方图的特性以标识LOS信道，使得LLR预处理将被实现，如关于图4-5进一步讨论的。
图4-5是框图，每个框图示出了根据本文中描述的一些实施例的图1中的LLR预处理选择器的示例电路。在图4中，使用线性间隔的直方图区间值，例如，如402处所示的delta表示区间值范围。电路400(类似于图1中的LLR直方图发生器103的一部分)包括多个并行比较器(例如，402、408等)和计数器(例如，405、410等)，并且每个比较器和计数器集合被配置为确定输入LLR值401是否属于特定LLR值区间。具体地，电路400被配置为接收与所接收的数据位相对应的所计算的LLR值401的输入，该所计算的LLR值401是例如在图1中的LLR直方图发生器103处计算的。LLR值401被传递到比较器402，比较器402被配置为将LLR值401的大小(例如，绝对值)与第一区间值delta进行比较，例如，LLR值401是否在区间[0，delta)内。比较器402被配置为当|LLR|<delta(即，在为[0，delta)的区间内)时，生成为1的输出位403，或者当|LLR|>delta(即，在为[0，delta)的区间之外)时，生成为0的输出位403。因此，当输出位403等于1时，被耦合到比较器402的计数器405被配置为将1加到当前计数值。以这种方式，当多个LLR值被串行传输到电路400时，计数器405记录属于区间[0，delta)的LLR值的计数。
来自比较器的输出位403也传递通过NOT门407，并且被取反的位404作为控制信号而被馈送到第二比较器408。因此，当输出位403等于1时，这表示LLR值401的大小在区间[0，delta)内，被取反的位404等于0，这不会触发比较器408以及被进一步耦合在电路400中的任何其他比较器处的进一步处理。当输出位403等于0时，这表示LLR值401的大小在区间[0，delta)之外，被取反的位404等于1，这触发比较器408将LLR值401的大小与第二区间值范围进行比较，例如，LLR值401的大小是否在区间[delta，2·delta)内。类似于输出位403，来自比较器408的输出位409指示LLR值401的大小是否在区间[delta，2-delta)内，使得计数器410被配置为对属于区间[delta，2-delta)的LLR值的数目进行计数。然后，输出位409被耦合到另一NOT门以用作针对下一区间的、到比较器的控制信号，并且N(例如，100、200、300等)个比较器和计数器被配置为以与上面关于比较器402和408描述的类似方式被连接。以这种方式，电路400被配置为对属于每个连续区间的LLR值的数目进行计数。
在电路400内，每个计数器被耦合到条件块，条件块被配置为指明将被应用于来自相应计数器的多个LLR值的预定义的规则。例如，当存在表现出LOS信道的特性的、大量接近0的LLR值时(例如，参见图3中的直方图304)，计数器405的输出可能被用于确定是否选择LLR预先处理。条件块406又被配置为确定计数器405的输出是否大于阈值。如果计数器405的输出大于阈值，则条件块406被配置为向AND门420生成为1的输出位。否则，如果计数器405的输出不大于阈值，则条件块406被配置为向AND门420生成为0的输出位。
在一些实施例中，电路400中的条件块406、411等被配置为动态地调节、启用或禁用。例如，可以基于先前接收的数据分组的误码率(BER)性能来动态地调节每个条件块所采用的阈值。例如，当各个区间中的LLR值的数目对于确定信道特性没有帮助时，可以禁用一个或多个条件块。条件块被配置为当条件块未被使用时向AND门420输出为1的恒定位。
AND门420被配置为从所有并行条件块接收所有输出位，并且仅当所有条件块输出为1的位时生成为1的输出位421。当输出位421等于1时，预处理选择器104被配置为连接到图1中的LLR预处理器105。否则，当输出位421等于0时，预处理选择器104被配置为连接到图1中的LDPC解码器106。
例如，当delta＝16时，电路400被配置为对多个线性间隔的区间内的LLR值进行计数(针对n位LDPC，其中一个位表示LLR值的符号)：[0，16)、[16，32)、[32，48)、......和[2n -1-16，2n-1)。与区间[0:16)相对应的条件块被配置为如果区间[0:16)的直方图小于400则输出为1的位。与区间[80:96)相对应的条件块被配置为如果区间[80:96)的直方图大于800则输出为1的位。所有其他条件块被配置为输出为1的恒定位。
在图5中，针对对数间隔的区间，诸如[0，23)、[23，24)、......[2n-1，2n)，电路500以与图4中的电路400类似的方式被操作。在这种情况下，针对具有为2n的码字长度的n位LDPC，使用对数间隔的区间：[0，2)、[2，22)、[23，24)、......[2n-2，2n-1)。与区间[22，23)相对应的条件块被配置为如果区间[22，23)的直方图大于300则输出为1的位。所有其他条件块被配置为输出为1的恒定位。
结合图1-5讨论的各种实施例由一个或多个电子电路的各种电子元件执行，诸如但不限于集成电路等。贯穿本公开讨论的各种组件(诸如但不限于无线接收器(例如，图1中的100)、LLR直方图生成器(例如，图1中的103)、预处理选择器(例如，图1中的104)、LLR预处理器(例如，图1中的105)、LDPC解码器(例如，图1中的106)、比较器(例如，图4中的402、408等)、计数器(例如，图4中的405、410等)、条件块(例如，图4中的406、411等)、AND门(例如，图4中的420)等)被配置为包括电子电路组件集合，并且可通信地在一个或多个电子电路上操作。每个电子电路被配置为包括但不限于逻辑门、存储器单元、放大器、滤波器等中的任何一个。本文中公开的各种实施例和组件被配置为至少部分由存储在一个或多个瞬态或非瞬态处理器可读介质上的处理器可执行指令来操作和/或实现。
虽然本文中已经示出和描述了本公开的各种实施例，但是这些实施例仅以示例的方式被提供。在不脱离本公开的情况下，可以应用与本文中描述的实施例有关的很多变型、改变和替换。应当注意，可以在实践本公开时采用本文中描述的本公开的实施例的各种备选方案。以下权利要求旨在限定本公开的范围，并且从而覆盖在这些权利要求及其等同物的范围内的方法和结构。
虽然在附图中以特定顺序描绘了操作，但是这不应当被解释为要求以所示的特定顺序或按顺序执行这些操作，或者执行所有示出的操作以达成期望的结果。
已经根据特定方面描述了本说明书的主题，但是可以实现其他方面并且这些方面在所附权利要求的范围内。例如，权利要求中记载的动作可以以不同的顺序执行并且仍然达成期望的结果。作为一个示例，图10中描绘的过程不一定需要所示的特定顺序或连续顺序来达成期望的结果。在某些实现中，多任务和并行处理可能是有利的。其他变化在所附权利要求的范围内。

Claims (20)

1.一种用于动态地选择用于低密度奇偶校验(LDPC)解码器的预处理方案的方法，所述方法包括：
在接收器处检测第一数据分组的传输；
接收与所述第一数据分组的第一部分相对应的第一数据位集合；
针对来自所述第一数据位集合的每个数据位计算对数似然比；
基于所计算的所述对数似然比来生成直方图；
继续接收与所述第一数据分组的第二部分相对应的第二数据位集合；以及
基于所述直方图的特性来激活或去激活对所接收的所述第二数据位集合的对数似然比预处理方案。
2.根据权利要求1所述的方法，其中基于所述直方图的区间值来激活或去激活对所接收的所述第二数据位集合的对数似然比预处理方案包括：
标识与所述直方图上的第一区间相对应的第一预定义的特性要求；
确定属于所述第一区间的第一对数似然比计数是否满足所述第一预定义的特性要求；以及
基于确定属于所述第一区间的所述第一对数似然比计数是否满足所述第一预定义的特性要求，生成第一输出位。
3.根据权利要求2所述的方法，还包括：
标识与所述直方图上的第二区间相对应的第二预定义的特性要求；
确定属于所述第二区间的第二对数似然比计数是否满足所述第二预定义的特性要求；以及
基于确定属于所述第二区间的所述第二对数似然比计数是否满足所述第二预定义的特性要求，生成第二输出位。
4.根据权利要求3所述的方法，还包括：
当所述第一输出位和所述第二输出位都等于1时，激活对所接收的所述第二数据位集合的所述对数似然比预处理方案；以及
当所述第一输出位和所述第二输出位中的输出位等于0时，去激活对所接收的所述第二数据位集合的所述对数似然比预处理方案。
5.根据权利要求4所述的方法，还包括：
基于指示视线信道的信道特性来配置所述第一预定义的特性要求和所述第二预定义的特性要求。
6.根据权利要求4所述的方法，还包括：
标识属于所述直方图上的第三区间的第三对数似然比计数；
当未针对所述第三计数预定义特性要求时，配置与所述第三区间相对应的、为1的第三输出位；以及
发送所述第三输出位，所述第三输出位将在AND门处与所述第一输出位和所述第二输出位组合。
7.根据权利要求1所述的方法，其中针对来自所述第一数据位集合的每个数据位计算所述对数似然比包括：
针对每个数据位：
计算所述数据位等于0的第一概率；
计算所述数据位等于1的第二概率；以及
计算所述第一概率与所述第二概率之间的比率的对数。
8.根据权利要求1所述的方法，其中基于所计算的所述对数似然比来生成所述直方图包括：
确定针对所计算的所述对数似然比的多个区间；以及
针对所计算的每个对数似然比：
经由第一比较器将所计算的所述对数似然比与来自所述多个区间的第一区间的第一范围进行比较；
基于所述比较生成第一输出位；以及
当所述第一输出位等于1时，将第一计数增加1。
9.根据权利要求7所述的方法，还包括：
针对所计算的每个对数似然比：
对所述第一输出位进行取反；
将被取反的所述第一输出位作为控制信号馈送到第二比较器；
当被取反的所述第一输出位等于1时，经由所述第二比较器将所计算的所述对数似然比与来自所述多个区间的第二区间的第二范围进行比较；
基于所述比较生成第二输出位；以及
当所述第二输出位等于1时，将第二计数增加1。
10.根据权利要求8所述的方法，还包括：
在所述接收器处检测第二数据分组的传输；
针对来自所述第二数据分组的数据位重新计算对数似然比；
基于重新计算的所述对数似然比重新生成所述直方图；以及
当所述第二数据分组在被传输时，基于重新生成的所述直方图的特性来激活或去激活对传入的数据位的所述对数似然比预处理方案。
11.一种用于动态地选择用于低密度奇偶校验(LDPC)解码器的预处理方案的系统，所述系统包括：
接收器，所述接收器被配置为检测第一数据分组的传输并且接收与所述第一数据分组的第一部分相对应的第一数据位集合；
直方图生成器，所述直方图生成器被配置为针对来自所述第一数据位集合中的每个数据位计算对数似然比，并且基于所计算的所述对数似然比生成直方图；
所述接收器被配置为继续接收与所述第一数据分组的第二部分相对应的第二数据位集合；以及
选择器，所述选择器被配置为基于所述直方图的特性来激活或去激活对所接收的所述第二数据位集合的对数似然比预处理方案。
12.根据权利要求11所述的系统，其中所述选择器还包括：
第一条件块，所述第一条件块被配置有与所述直方图上的第一区间相对应的第一预定义的特性要求，
其中所述第一条件块被配置为确定属于所述第一区间的第一对数似然比计数是否满足所述第一预定义的特性要求，并且基于确定属于所述第一区间的所述第一对数似然比计数是否满足所述第一预定义的特性要求来生成第一输出位。
13.根据权利要求12所述的系统，其中所述选择器还包括：
第二条件块，所述第二条件块被配置有与所述直方图上的第二区间相对应的第二预定义的特性要求；
其中所述第二条件块被配置为确定属于所述第二区间的第二对数似然比计数是否满足所述第二预定义的特性要求，并且基于确定属于所述第二区间的第二对数似然比计数是否满足所述第二预定义的特性要求来生成第二输出位。
14.根据权利要求13所述的系统，其中所述选择器还包括：
AND门，所述AND门被耦合到所述第一条件块和所述第二条件块，
其中所述AND门被配置为当所述第一输出位和所述第二输出位都等于1时，生成选择位以激活对所接收的所述第二数据位集合的所述对数似然比预处理方案，或者当所述第一输出位和所述第二输出位中的输出位等于0时，生成所述选择位以去激活对所接收的所述第二数据位集合的所述对数似然比预处理方案。
15.根据权利要求14所述的系统，其中所述选择器还被配置为：
基于指示视线信道的信道特性来配置具有所述第一预定义的特性要求的所述第一条件块以及具有所述第二预定义的特性要求的所述第二条件块。
16.根据权利要求14所述的系统，其中所述选择器还包括：
第三条件块，所述第三条件块被耦合到所述AND门，
其中所述第三条件块与属于所述直方图上的第三区间的第三对数似然比计数相对应，并且被配置为当未针对所述第三计数预定义特性要求时，输出与所述第三区间相对应的、为1的第三输出位。
17.根据权利要求11所述的系统，其中所述直方图生成器被配置为：
针对每个数据位：
计算所述数据位等于0的第一概率；
计算所述数据位等于1的第二概率；以及
计算所述第一概率与所述第二概率之间的比率的对数。
18.根据权利要求11所述的系统，其中所述直方图生成器被配置为：
确定针对所计算的所述对数似然比的多个区间，以及
其中所述直方图生成器还包括：
第一比较器，所述第一比较器被配置为将所计算的每个所述对数似然比与来自所述多个区间的第一区间的第一范围进行比较，并且基于所述比较生成第一输出位；以及
第一计数器，所述第一计数器被耦合到所述第一比较器，所述第一计数器被配置为当所述第一输出位等于1时，将第一计数增加1。
19.根据权利要求16所述的系统，其中所述选择器还包括：
NOT门，所述NOT门被耦合到所述第一比较器并且被配置为对所述第一输出位进行取反；
第二比较器，所述第二比较器被耦合到所述NOT门并且被配置为：
接收被取反的所述第一输出位作为控制信号，
当被取反的所述第一输出位等于1时，将所计算的所述对数似然比与来自所述多个区间的第二区间的第二范围进行比较，以及
基于所述比较生成第二输出位；以及
第二计数器，所述第二计数器被耦合到所述第二比较器，所述第二计数器被配置为当所述第二输出位等于1时，将第二计数增加1。
20.根据权利要求18所述的系统，其中所述接收器被配置为检测第二数据分组的传输，
其中所述直方图生成器被配置为针对来自所述第二数据分组的数据位重新计算对数似然比，并且基于重新计算的所述对数似然比重新生成所述直方图；以及
其中所述选择器被配置为当所述第二数据分组在被传输时，基于重新生成的所述直方图的特性来激活或去激活对传入的数据位的所述对数似然比预处理方案。
CN201780073513.7A 2016-10-14 2017-10-13 低密度奇偶校验解码器中的用于基于对数似然比的动态预处理选择方案的系统和方法 Active CN110024297B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US201662408408P 2016-10-14 2016-10-14
US62/408,408 2016-10-14
PCT/IB2017/001393 WO2018069767A1 (en) 2016-10-14 2017-10-13 Systems and methods for a log-likelihood ratio based dynamic pre-processing selection scheme in a low-density parity-check decoder

Publications (2)

Publication Number Publication Date
CN110024297A true CN110024297A (zh) 2019-07-16
CN110024297B CN110024297B (zh) 2023-07-18

Family

ID=61904200

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201780073513.7A Active CN110024297B (zh) 2016-10-14 2017-10-13 低密度奇偶校验解码器中的用于基于对数似然比的动态预处理选择方案的系统和方法

Country Status (4)

Country Link
US (1) US10341053B2 (zh)
CN (1) CN110024297B (zh)
DE (1) DE112017005181T5 (zh)
WO (1) WO2018069767A1 (zh)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10706516B2 (en) * 2016-09-16 2020-07-07 Flir Systems, Inc. Image processing using histograms
US10879928B2 (en) 2016-10-24 2020-12-29 Marvell Asia Pte, Ltd. Scaling of log-likelihood ratios (LLR) based on long training field (LTF)
US10707993B2 (en) * 2018-08-23 2020-07-07 Sr Technologies, Inc. Blind detection and synchronization of data packets
CN109831215B (zh) * 2019-01-21 2023-07-14 湖南国科微电子股份有限公司 对数似然比计算装置与方法
US10784899B2 (en) * 2019-01-23 2020-09-22 Nxp Usa, Inc. Method and apparatus for determining scaling factors in fixed-point decoder
US10790872B1 (en) 2019-03-25 2020-09-29 General Dynamics Mission Systems, Inc. Cooperative broadcast multi-hop network that employs broadcast flood routing and multi-hop transmission using a direct-sequence spread-spectrum (DSSS) waveform with cooperative beamforming and adaptive space-spectrum whitening
CN110866689B (zh) * 2019-11-12 2024-03-08 马越 一种空间扫描统计量中选择最大扫描窗口的方法

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101785188A (zh) * 2007-08-31 2010-07-21 松下电器产业株式会社 解码方法、解码装置、交织方法以及发送装置
TW201423748A (zh) * 2012-10-22 2014-06-16 Apple Inc 在讀取臨限值錯誤的存在下從類比記憶體胞之軟讀出
CN105846951A (zh) * 2015-01-30 2016-08-10 恩智浦有限公司 对数似然比的非均匀量化
CN105978578A (zh) * 2016-04-29 2016-09-28 清华大学 低密度奇偶校验码和积译码运算数值的非均匀量化方法
US9461671B1 (en) * 2011-10-10 2016-10-04 Marvell International Ltd. Method and apparatus for power conservation in LDPC decoding

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6966024B2 (en) * 2002-12-31 2005-11-15 Motorola, Inc. Method and device for adaptive quantization of soft bits
US7876860B1 (en) * 2006-08-24 2011-01-25 Marvell International Ltd. Enhancements of soft decoders and detectors on asymmetric channels
US8234556B2 (en) * 2008-12-30 2012-07-31 Intel Corporation Broadcast receiver and method for optimizing a scale factor for a log-likelihood mapper
US8286048B1 (en) * 2008-12-30 2012-10-09 Qualcomm Atheros, Inc. Dynamically scaled LLR for an LDPC decoder
US9489257B2 (en) * 2014-09-28 2016-11-08 Apple Inc. Correcting soft reliability measures of storage values read from memory cells

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101785188A (zh) * 2007-08-31 2010-07-21 松下电器产业株式会社 解码方法、解码装置、交织方法以及发送装置
US9461671B1 (en) * 2011-10-10 2016-10-04 Marvell International Ltd. Method and apparatus for power conservation in LDPC decoding
TW201423748A (zh) * 2012-10-22 2014-06-16 Apple Inc 在讀取臨限值錯誤的存在下從類比記憶體胞之軟讀出
CN105846951A (zh) * 2015-01-30 2016-08-10 恩智浦有限公司 对数似然比的非均匀量化
CN105978578A (zh) * 2016-04-29 2016-09-28 清华大学 低密度奇偶校验码和积译码运算数值的非均匀量化方法

Also Published As

Publication number Publication date
WO2018069767A8 (en) 2018-06-21
US20180109354A1 (en) 2018-04-19
WO2018069767A1 (en) 2018-04-19
US10341053B2 (en) 2019-07-02
CN110024297B (zh) 2023-07-18
DE112017005181T5 (de) 2019-07-04

Similar Documents

Publication Publication Date Title
CN110024297A (zh) 低密度奇偶校验解码器中的用于基于对数似然比的动态预处理选择方案的系统和方法
Pfister et al. On the achievable information rates of finite state ISI channels
TW550889B (en) Iteration terminating using quality index criteria of turbo codes
Yu et al. On blind recognition of channel codes within a candidate set
US6865708B2 (en) Hybrid early-termination methods and output selection procedure for iterative turbo decoders
KR100937513B1 (ko) 다중 송수신 안테나를 사용하는 이동 통신 시스템에서트렐리스 구조를 이용한 심볼 검출 방법
Chen et al. Sparse code multiple access decoding based on a Monte Carlo Markov chain method
WO2012034100A1 (en) Data classification based on error detection check and decoder metrics in a wireless communication system
Landau et al. Intersymbol-interference design for maximum information rates with 1-bit quantization and oversampling at the receiver
WO2006026198A2 (en) Low-power receiver decoding
Longqing et al. Blind identification of LDPC codes based on a candidate set
US20120051470A1 (en) System and Method for Iteration Scheduling in Joint Equalization and Turbo Decoding
Lewandowsky et al. Discrete channel estimation by integer passing in information bottleneck graphs
EP4195514A1 (en) Data processing method and apparatus, decoder, network device and storage medium
CN116783848A (zh) 使用并行极化码中的非理想极化比特信道的系统和方法
Wang et al. A new joint source-channel coding for short-packet communications
US7224724B2 (en) Reduced alphabet equalizer using iterative equalization
Marsch et al. Smart candidate adding: A new low-complexity approach towards near-capacity MIMO detection
CN112564859A (zh) 一种软比特量化方法、装置、终端及存储介质
CN114172614A (zh) 一种信号处理方法及相关设备
JP2011523792A (ja) 不均一なメッセージ保護を提供するためのシステムおよび方法
CN110830051A (zh) 一种译码方法和装置
Boiko et al. Methodology of FPGA Implementation and Performance Evaluation of Polar Coding for 5G Communications.
Yu et al. Adaptive iterative decoding of finite-length differentially encoded LDPC coded systems with multiple-symbol differential detection
WO2014198335A1 (en) Demodulation technique

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
TA01 Transfer of patent application right
TA01 Transfer of patent application right

Effective date of registration: 20200429

Address after: Ford street, Grand Cayman, Cayman Islands

Applicant after: Kaiwei international Co.

Address before: Hamilton, Bermuda

Applicant before: Marvell International Ltd.

Effective date of registration: 20200429

Address after: Singapore City

Applicant after: Marvell Asia Pte. Ltd.

Address before: Ford street, Grand Cayman, Cayman Islands

Applicant before: Kaiwei international Co.

Effective date of registration: 20200429

Address after: Hamilton, Bermuda

Applicant after: Marvell International Ltd.

Address before: Babado J San Mega Le

Applicant before: MARVELL WORLD TRADE Ltd.

GR01 Patent grant
GR01 Patent grant