KR20170048152A - 전력 공급 디바이스 - Google Patents

전력 공급 디바이스 Download PDF

Info

Publication number
KR20170048152A
KR20170048152A KR1020160123013A KR20160123013A KR20170048152A KR 20170048152 A KR20170048152 A KR 20170048152A KR 1020160123013 A KR1020160123013 A KR 1020160123013A KR 20160123013 A KR20160123013 A KR 20160123013A KR 20170048152 A KR20170048152 A KR 20170048152A
Authority
KR
South Korea
Prior art keywords
voltage
switch
turned
signal
pulse signal
Prior art date
Application number
KR1020160123013A
Other languages
English (en)
Other versions
KR101849258B1 (ko
Inventor
티엔-치 린
유-밍 첸
정-페이 쳉
융 츄안 휴
웨 핑 유
웨이-팅 왕
페이-룬 황
Original Assignee
알파 앤드 오메가 세미컨덕터 (케이맨) 리미티드
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 알파 앤드 오메가 세미컨덕터 (케이맨) 리미티드 filed Critical 알파 앤드 오메가 세미컨덕터 (케이맨) 리미티드
Publication of KR20170048152A publication Critical patent/KR20170048152A/ko
Application granted granted Critical
Publication of KR101849258B1 publication Critical patent/KR101849258B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M3/00—Conversion of dc power input into dc power output
    • H02M3/22—Conversion of dc power input into dc power output with intermediate conversion into ac
    • H02M3/24—Conversion of dc power input into dc power output with intermediate conversion into ac by static converters
    • H02M3/28—Conversion of dc power input into dc power output with intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode to produce the intermediate ac
    • H02M3/325—Conversion of dc power input into dc power output with intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode to produce the intermediate ac using devices of a triode or a transistor type requiring continuous application of a control signal
    • H02M3/335—Conversion of dc power input into dc power output with intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode to produce the intermediate ac using devices of a triode or a transistor type requiring continuous application of a control signal using semiconductor devices only
    • H02M3/33569—Conversion of dc power input into dc power output with intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode to produce the intermediate ac using devices of a triode or a transistor type requiring continuous application of a control signal using semiconductor devices only having several active switching elements
    • H02M3/33576—Conversion of dc power input into dc power output with intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode to produce the intermediate ac using devices of a triode or a transistor type requiring continuous application of a control signal using semiconductor devices only having several active switching elements having at least one active switching element at the secondary side of an isolation transformer
    • H02M3/33592—Conversion of dc power input into dc power output with intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode to produce the intermediate ac using devices of a triode or a transistor type requiring continuous application of a control signal using semiconductor devices only having several active switching elements having at least one active switching element at the secondary side of an isolation transformer having a synchronous rectifier circuit or a synchronous freewheeling circuit at the secondary side of an isolation transformer
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M3/00—Conversion of dc power input into dc power output
    • H02M3/22—Conversion of dc power input into dc power output with intermediate conversion into ac
    • H02M3/24—Conversion of dc power input into dc power output with intermediate conversion into ac by static converters
    • H02M3/28—Conversion of dc power input into dc power output with intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode to produce the intermediate ac
    • H02M3/325—Conversion of dc power input into dc power output with intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode to produce the intermediate ac using devices of a triode or a transistor type requiring continuous application of a control signal
    • H02M3/335—Conversion of dc power input into dc power output with intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode to produce the intermediate ac using devices of a triode or a transistor type requiring continuous application of a control signal using semiconductor devices only
    • H02M3/33507—Conversion of dc power input into dc power output with intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode to produce the intermediate ac using devices of a triode or a transistor type requiring continuous application of a control signal using semiconductor devices only with automatic control of the output voltage or current, e.g. flyback converters
    • H02M3/33523—Conversion of dc power input into dc power output with intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode to produce the intermediate ac using devices of a triode or a transistor type requiring continuous application of a control signal using semiconductor devices only with automatic control of the output voltage or current, e.g. flyback converters with galvanic isolation between input and output of both the power stage and the feedback loop
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M1/00—Details of apparatus for conversion
    • H02M1/0003—Details of control, feedback or regulation circuits
    • H02M1/0009—Devices or circuits for detecting current in a converter
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M1/00—Details of apparatus for conversion
    • H02M1/0064—Magnetic structures combining different functions, e.g. storage, filtering or transformation
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M1/00—Details of apparatus for conversion
    • H02M1/0003—Details of control, feedback or regulation circuits
    • H02M1/0006—Arrangements for supplying an adequate voltage to the control circuit of converters
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M1/00—Details of apparatus for conversion
    • H02M1/0003—Details of control, feedback or regulation circuits
    • H02M1/0016—Control circuits providing compensation of output voltage deviations using feedforward of disturbance parameters
    • H02M1/0019—Control circuits providing compensation of output voltage deviations using feedforward of disturbance parameters the disturbance parameters being load current fluctuations
    • H02M2001/0009—
    • H02M2001/0064—
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02B—CLIMATE CHANGE MITIGATION TECHNOLOGIES RELATED TO BUILDINGS, e.g. HOUSING, HOUSE APPLIANCES OR RELATED END-USER APPLICATIONS
    • Y02B70/00—Technologies for an efficient end-user side electric power management and consumption
    • Y02B70/10—Technologies improving the efficiency by using switched-mode power supplies [SMPS], i.e. efficient power electronics conversion e.g. power factor correction or reduction of losses in power supplies or efficient standby modes

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Dc-Dc Converters (AREA)

Abstract

본 발명은, 마스터 스위치, 상기 마스터 스위치를 턴온 및 턴오프 구동하는 제1 펄스신호를 생성하는 제1 제어기, 출력 전압 및/또는 부하 전류를 나타내는 검출전압을 제1 기준전압과 비교하여 제2 제어기에 의해 생성되는 제어신호의 논리 상태를 결정하는 제2 제어기, 및 상기 제1 제어기와 상기 제2 제어기 사이에 연결되고 상기 제어신호의 논리 상태를 상기 제1 제어기에 전달하여, 상기 제1 제어기가 상기 제어신호의 논리 상태에 따라 상기 제1 펄스신호의 논리 상태를 결정할 수 있게 하는 커플링 소자를 포함하는, 전압 변환을 위한 전력 공급 디바이스에 관한 것이다. 상기 제2 제어기는 동기 스위치를 턴온 및 턴오프 구동하는 제2 제어신호를 생성하는 구동 모듈을 포함한다.

Description

전력 공급 디바이스{POWER SUPPLY DEVICE}
관련 출원에 대한 상호 참조
본 출원은 본 출원의 공통 발명자에 의해 2015년 10월 26일에 출원된 중국특허출원번호 201510703725.1의 우선권의 이익을 주장한다. 이 중국특허출원번호 201510703725.1에 있는 전체 내용은 본 명세서에 병합된다.
본 출원은 2014년 12월 7일에 출원된 계류 중인 US 특허출원 14/562,727의 부분 계속출원(CIP)이다. 이 US 특허출원 14/562,727에 있는 전체 내용은 본 명세서에 병합된다.
본 출원은 2014년 12월 7일에 출원된 계류 중인 US 특허출원 14/562,729의 부분 계속출원(CIP)이다. 이 US 특허출원 14/562,729에 있는 전체 내용은 본 명세서에 병합된다.
본 출원은 2014년 12월 7일에 출원된 계류 중인 US 특허출원 14/562,731의 부분 계속출원(CIP)이다. 이 US 특허출원 14/562,731에 있는 전체 내용은 본 명세서에 병합된다.
본 출원은 2014년 12월 7일에 출원된 계류 중인 US 특허출원 14/562,733의 부분 계속출원(CIP)이다. 이 US 특허출원 14/562,733에 있는 전체 내용은 본 명세서에 병합된다.
본 출원은 2014년 12월 7일에 출원된 계류 중인 US 특허출원 14/562,735의 부분 계속출원(CIP)이다. 이 US 특허출원 14/562,735에 있는 전체 내용은 본 명세서에 병합된다.
기술 분야
본 발명은 일반적으로 전압 변환을 위한 전자 디바이스에 관한 것으로, 보다 상세하게는, 전력 변환을 위한 변압기의 제2차 권선의 출력 전압 또는 출력 전류를 실시간으로 센싱하여 과도 응답을 갖는 제어신호를 생성하고, 이 제어신호를, 커플링 소자(coupling element)를 사용하는 것에 의해 전력 변환을 위한 변압기의 제1차 권선에 전달하여 이 제1차 권선을 턴오프(turn off) 또는 턴온(turn on) 제어하는데 사용되는 전력 공급 디바이스에 관한 것이다.
펄스 폭 변조 모드 또는 펄스 주파수 변조 모드의 컨버터(converter)와 같은 전압 컨버터에서, 부하의 전압 또는 전류가 취득되고 부하의 전압 또는 전류를 나타내는 피드백 신호가 피드백 네트워크를 통해 전압 컨버터의 구동 성분으로 피드백된다. 부하에서의 전압 컨버터의 출력 전압이 측정하기 위해 전압 컨버터에서 턴온되고 턴오프되는 마스터 스위치의 듀티비(duty ratio)가 피드백 신호에 따라 구동 성분을 통해 결정될 수 있다. 전압 컨버터의 구동 성분을 사용하여 마스터 스위치를 구동하는 것은 이 기술 분야에 통상의 지식을 가진 자에게 알려져 있다. 그러나, 시간에 따라 변하는 부하 전압은, 부하로부터 직접 취득될 수 없고; 피드백 네트워크를 통해 부하 전압이 센싱되는데, 이는 부하 전압을 측정하는 것을 지연시켜 이에 의해 마스터 스위치를 실시간으로 스위칭하는 부하 전압의 변화 상태와 구동 성분의 동기화를 방지하여, 부하에 출력되는 현재 출력 전압과 이 부하에 의해 요청되는 실제 전압 사이에 차이를 생성시켜, 출력 전압의 전위 불안정성을 야기한다.
본 발명의 특성 및 잇점은 첨부된 도면을 참조하여 다음의 상세한 설명을 판독한 후 명백해질 것이다.
도 1은 표준 전압 컨버터의 회로도.
도 2는 전압 컨버터를 위한 종래의 피드백 네트워크의 회로도.
도 3 및 도 4는 커패시터 또는 펄스 변압기를 각각 포함하는 커플링 소자를 갖는 전압 컨버터의 회로도.
도 5는 전압 컨버터의 제1차 권선에 있는 제1 구동부에 장착된 시작 모듈(starting module)의 회로도.
도 6a는 커패시턴스 커플링 소자를 사용하는 것에 의해 제2차 권선의 제2 제어기로부터 제1 구동부로 제어신호가 전달되는 모드를 도시하는 회로도.
도 6b는 도 6a에 기초하여 출력 전압 또는 전류가 변경됨에 따라 생성된 제1 펄스신호와 제2 펄스신호를 도시하는 파형도.
도 6c는 도 6a에 기초하여 마스터 스위치의 턴온 시간을 제2 제어기에서 조절가능한 모드를 도시하는 회로도.
도 6d는 도 6c에 기초하여 턴온시간을 조절하는 것을 도시하는 파형도.
도 7a는 펄스 변압기를 사용하는 것에 의해 제2차 권선의 제2 제어기로부터 제1 구동부에 제어신호를 전달하는 모드를 도시하는 회로도.
도 7b는 도 7a에 기초하여 출력 전압 또는 전류가 변경됨에 따라 제1 펄스신호와 제2 펄스신호가 생성되는 것을 도시하는 파형도.
도 7c는 도 7a에 기초하여 필터와 증폭기의 출력 결과들이 오버랩(overlap)되고 기준전압과 비교되는 것을 도시하는 회로도.
도 8은 제2차 권선의 동기 스위치(synchronous switch)가 제2차 권선의 정류기 다이오드로 대체된 것을 도시하는 전압 컨버터의 회로도.
도 9는 부하가 가벼워질 때 마스터 스위치의 턴온 시간을 조절하는 모드를 도시하는 회로도.
도 10은 도 9에 기초하여 이후 제어신호에 의해 결정된 마스터 스위치 턴온 시간이 이전 제어신호에 의해 억압되는 것을 도시하는 파형도.
도 11은 동기 스위치를 구동시키는 제2 제어기의 구동 모듈을 도시하는 회로도.
도 12a는 제2 제어기의 대안적인 구동 모듈을 도시하는 회로도.
도 12b는 구동 모듈의 여러 요소로부터 출력된 신호가 부하 전압/전류의 변화의 펄스 파형에 대응하는 것을 도시하는 파형도.
도 12c는 제2 제어기의 또 다른 대안적인 구동 모듈을 도시하는 회로도.
본 발명의 실시예들을 조합하면, 본 발명의 기술적 구조가 명확히 그리고 완전히 제시되고, 본 발명의 설명된 실시예들은 본 발명을 설명하기 위한 실시예일 뿐 모든 실시예를 설명하는 것은 아니고, 본 실시예에 기초하여, 창작성이 없이 이 분야의 기술자에 의해 획득된 구조는 모두 본 발명의 보호 범위에 속한다.
도 1에 도시된 바와 같이, AC/DC FLYBACK 전압 컨버터는 제1차 권선(LP)과 제2차 권선(LS)을 주로 구비하는 전압 변환을 위한 전력 변압기(T)를 포함하고, 여기서 제1차 권선(LP)의 제1 단부는 입력 노드(N10)에서 입력 전압(VIN)을 수신하는데 사용되고, 마스터 스위치(Q1)는 제1차 권선(LP)의 제2 단부와 접지 단자(GND) 사이에 연결된다. 기본 동작 메커니즘은 마스터 스위치(Q1)가 제1 제어기(104)라고도 알려진 제1차 권선 제어기를 통해 턴온 및 턴오프되도록 구동되며, 마스터 스위치(Q1)가 턴온될 때, 제1차 권선의 전류는 제1차 권선(LP)과 마스터 스위치(Q1)를 통해 접지 단자(GND)로 흐르고, 그리하여 이 기간에는 제2차 권선(LS)을 통해 흐르는 전류가 없어서, 제1차 권선(LP)은 에너지를 저장하기 시작한다. 일단 마스터 스위치(Q1)가 턴오프되면, 제1차 권선(LP)의 전류는 정지되고, 그리하여 모든 권선의 극성은 역전되고, 변압기(T)는 에너지를 제2차 권선(LS)으로 전달하기 시작하여, 제2차 권선(LS)은 마스터 스위치(Q1)가 턴오프된 동안 동작 전압과 전류를 부하(18)에 제공하도록 한다. 출력 커패시터(COUT)는 출력 노드(N20)에서 충전되고, 제2차 권선(LS)을 통해 흐르는 전류가 없어서 동작 전류가 부하(18)에 직접 제공될 수 없을 때에는 출력 커패시터(COUT)를 통해 동작 전압이 부하(18)에 연속적으로 제공될 수 있다. 일부 실시예에서, 변압기(T)는 보조 권선(LAUX)을 더 포함하고 여기서 보조 권선(LAUX)의 코일이 제2차 권선(LS)의 것과 동일한 방향으로 감겨 있어서, 일단 마스터 스위치(Q1)가 턴오프되면, 보조 권선(LAUX)을 통해 흐르는 전류는 커패시터(CAUX)를 충전하는데 사용되어 제1 제어기(104)의 동작 전압 소스로서 취해질 수 있다.
도 1에 도시된 바와 같이, 교류 전류는 4개의 다이오드(D11 내지 D14)를 포함하는 브리지 정류기(101)를 사용하는 것에 의해 제일 먼저 정류된다. 일반적으로, 일반 주공급(mains supply)의 정현파 교류 전류 전압(VAC)이 한 쌍의 입력 라인, 예를 들어 버스(12 및 14)로 입력되고, 브리지 정류기(101)는 원래의 교류 전류의 정현파 파형의 양의 반-사이클(positive semi-cycle)과 음(negative)의 반-사이클을 충분히 활용하여, 동일한 극성의 교류 전류의 전체 정현파 파형을 출력으로 변환한다. 브리지 정류기(101)의 전파(full-wave) 정류 후, 정현파 교류 전류(VAC)는 이 교류 전류를 갖는 맥동 전압(pulsating voltage)으로 변환된다. 맥동 전압의 파를 더 감소시키기 위하여, CLC 필터는 교류 전류가 정류된 후 정류된 전압의 파를 필터링하여 입력 전압(VIN)을 획득하도록 채용된다. 도 1에 도시된 바와 같이, CLC 필터의 인덕터(L1)의 한 단부는 정류기(101)의 다이오드(D11 및 D13)의 캐소드와 연결되며, 인덕터(L1)의 다른 단부는 노드(N10)에서 제1차 권선(LP)의 제1 단부와 커플링되고, CLC 필터의 커패시터(C11)는 인덕터(L1)의 한 단부와 접지 단자(GND) 사이에 연결되고, CLC 필터의 다른 커패시터(C12)는 인덕터(L1)의 다른 단부와 접지 단자(GND) 사이에 연결된다. 브리지 정류기의 다이오드(D12 및 D14)의 애노드들은 각각 접지 단자(GND)에 연결되는 반면, 버스(12)는 다이오드(D11)의 애노드와 다이오드(D12)의 캐소드에 연결되고, 버스(14)는 다이오드(D13)의 애노드와 다이오드(D14)의 캐소드에 연결된다.
도 1에 도시된 바와 같이, 전압 컨버터는 제1차 권선(LP)과 병렬로 연결된 RCD 클램핑 회로(clamping circuit) 또는 턴오프 버퍼 회로(103)를 더 포함한다. 턴오프 버퍼 회로(103)는 커패시터와 저항기를 포함하고, 이 커패시터와 저항기는 서로 병렬로 상호 연결되어있고, 커패시터와 저항기 각각의 한 단부가 노드(N10)와 연결되고, 커패시터와 저항기의 다른 단부는 턴오프 버퍼 회로(103)의 하나의 다이오드의 캐소드에 연결되는데, 다이오드의 애노드는 제1차 권선(LP)의 제2 단부와 연결된다. 턴오프 버퍼 회로(103)는 마스터 스위치(Q1)가 턴오프될 때 고주파의 컨버터의 누설 인덕턴스의 에너지에 의해 야기되는 제1차 코일 반사 전압과 피크(peak) 전압의 오버랩을 제한한다. 일반적으로, 마스터 스위치(Q1)가 포화된 상태로부터 턴오프될 때 오버랩 전압이 생성될 수 있고, 이에 의해 누설 인덕턴스의 에너지는 턴오프 버퍼 회로(103)의 다이오드를 통해 커패시터를 충전하도록 채용될 수 있으며, 커패시터의 전압은 역기전력(counter electromotive force)과 누설 인덕턴스 전압의 오버랩 값으로 증가될 수 있고, 커패시터는 에너지를 흡수하는 기능을 가지고 있다. 제1차 권선(LP)과 마스터 스위치(Q1)가 턴오프 상태로부터 턴온 기간에 진입할 때, 턴오프 버퍼 회로(103)의 커패시터의 에너지는, 마스터 스위치(Q1)가 나중 시간에 턴오프되기 전에 커패시터의 전압이 역기전력을 충족할 때까지, 턴오프 버퍼 회로(103)의 저항기를 통해 방출된다.
도 1에 도시된 바와 같이, 제2차 권선(LS)의 제1 단부는 출력 노드(N20)와 연결되고, 제2차 권선(LS)의 제2 단부는 동기 스위치(Q2)의 제1 단부와 연결되고, 동기 스위치(Q2)의 제2 단부는 기준 접지 전위(VSS)와 연결된다. 출력 커패시터(COUT)는 출력 노드(N20)와 기준 접지 전위(VSS) 사이에 연결되고, 출력 전압(VO) 또는 부하(18)의 동작 전압은, 출력 노드(N20)에서 부하(18)에 제공될 수 있다. 2개의 스위치(Q1 및 Q2) 중 하나의 스위치가 턴온되면, 다른 스위치는 턴오프되는 것이 요구되는데, 예를 들어, 제1차 권선의 마스터 스위치(Q1)가 턴온되면 제2차 권선의 동기 스위치(Q2)는 턴오프되고, 그 역도 또한 같은데, 제1차 권선의 마스터 스위치(Q1)가 턴오프되면 제2차 권선의 동기 스위치(Q2)가 턴온된다. 마스터 스위치(Q1)와 동기 스위치(Q2)는 제1 단부, 제2 단부, 및 제어 단부를 각각 구비하고, 스위치의 제1 단부와 제2 단부가 통신하는지 중단됐는지 여부는 제어 단부에 인가되는 신호의 논리의 하이(high)/로우(low) 레벨에 따라 결정된다. 전압 컨버터의 정상 동작 기간에, 제1차 권선의 제1 제어기(104)에 의해 생성된 제1 펄스신호(S1)는 마스터 스위치(Q1)가 턴오프 및 턴온 구동하도록 적응되고, 제2차 권선의 제2 제어기(105)에 의해 생성된 제2 펄스신호(S2)는 동기 스위치(Q2)가 턴오프 및 턴온 구동하도록 적응된다. 추가적으로, 동기 스위치(Q2)가 제2 제어기(105)에 의해 생성된 제2 펄스신호(S2)에 의해 구동될 때, 마스터 스위치(Q1)와 동기 스위치(Q2) 사이에 데드 시간(dead time)이 생성될 수 있고, 이에 의해 동기 스위치(Q2)가 제2 펄스신호(S2)의 제어 하에 턴오프되는 동안 마스터 스위치(Q1)가 또한 제1 펄스신호(S1)의 제어 하에 턴오프되는 것이 발생한다.
도 1에 도시된 바와 같이, 제2차 권선(LS)에 더하여, 보조 권선(LAUX)의 제1 단부는 다이오드(DAUX)의 애노드와 연결되는 반면, 다이오드(DAUX)의 캐소드는 커패시터(CAUX)의 한 단부와 일치되게 연결되며, 커패시터(CAUX)의 다른 단부는 접지 단자(GND)와 연결되고, 보조 권선(LAUX)의 제2 단부는 접지 단자(GND)와 연결된다. 마스터 스위치(Q1)가 턴온될 때, 제2차 권선(LS)과 보조 권선(LAUX)의 제1 단부들은 그 제2 단부들 각각에 비해 음(negative)이고, 이 단부들은 권선을 통해 흐르는 전류가 없으며, 부하(18)에는 출력 커패시터(COUT)의 전력이 공급된다. 역으로, 마스터 스위치(Q1)가 턴오프될 때, 제2차 권선(LS)과 보조 권선(LAUX)은 서로 반대 극성이고, 각 제1 단부는 제2 단부에 비해 양(positive)이고, 이 단부들은 모두 권선을 통해 흐르는 전류를 갖는데, 따라서, 제1차 권선(LP)의 에너지는 제2차 권선(LS)과 보조 권선(LAUX)으로 전달되는데, 다시 말해, 마스터 스위치(Q1)가 턴오프될 때, 제2차 권선(LS)은 전류를 부하(18)에 제공할 뿐만 아니라, 출력 커패시터(COUT)를 충전하고, 보조 권선(LAUX)은 또한 전력 공급원으로 보조 커패시터(CAUX)를 충전한다. 도 1에 도시된 바와 같이, 보조 커패시터(CAUX)의 일 단부에 유지되는 전압(VCC)은 제1 제어기(104)의 전력 공급 전압이다. 안전 커패시터인 커패시터(CY)는 제1차 권선의 접지 단자(GND)와 제2차 권선의 기준 접지 전위(VSS) 사이에 연결되며, 제1차 권선과 제2차 권선 사이에서 커패시터에 의해 생성된 잡음 전압을 필터링하거나, 또는 제1차 권선과 제2차 권선 사이에 커플링 커패시터에 의해 야기된 공통 모드 간섭을 필터링할 수 있다.
도 1에 도시된 바와 같이, 제2차 권선의 제2 제어기(105)는 노드(N20)에서 출력 전압(VO)의 변화를 실시간으로 캡처하거나, 또는 부하(18)를 통해 흐르는 부하 전류(IO)(즉 출력 전류)의 변화를 실시간으로 센싱하고 제어신호(SQ)를 생성하도록 적응된다. 제1 펄스신호(S1)는 제어신호(SQ)의 하이/로우 논리 레벨에 따라 제1차 권선의 제1 제어기(104)에 의해 더 생성될 수 있고, 그리하여 마스터 스위치(Q1)가 턴온되는 것이 요구되는지 또는 턴오프되는 것이 요구되는지 여부는 제1 펄스신호(S1)에 따라 결정될 수 있다. 제2 제어기(105)에 의해 생성된 제어신호(SQ)는 전압(VO) 또는 전류(IO)에 대해 거의 일시적인 상태 응답(temporary state response) 방식으로 변하기 때문에, 제1 제어기(104)에 의해 생성된 제1 펄스신호(S1)는 제어신호(SQ)의 변화에 실시간으로 응답할 수 있고, 동등하게, 제1 펄스신호(S1)는 전압(VO) 또는 전류(IO)의 변화를 실시간으로 추적한다. 제어신호(SQ)가 제2 제어기(105)에 의해 생성되는 방식과, 정보가 커플링 소자를 통해 제2 제어기(105)와 제1 제어기(104) 사이에 전달되는 방식의 상세는 아래에 상세하게 소개되었다.
도 2에 도시된 바와 같이, 종래의 피드백 네트워크는 출력 전압(VO)에서 부분 전압을 샘플링하기 위해 적응된 저항기(R1)와 저항기(R2), 루프 이득을 조절하기 위해 적응된 저항기(R3), 및 보상을 위해 적응된 보상 커패시터(C1 및 C2) 및 보상 저항기(R5)를 포함한다. 이 피드백 네트워크의 일반적인 동작 원리는 출력 전압(VO)이 증가될 때, 저항기(R1 및 R2)의 부분 전압이 피드백 네트워크에서 3-단부 프로그래밍가능한 병렬(in-parallel) 전압 안정화 다이오드의 제어 단부(즉, 전압 에러 증폭기의 입력단부)에 입력되어서, 출력 전압(VO)이 증가함에 따라 제어 단부의 전압이 증가되는 것이고, 3-단부 프로그래밍가능한 병렬 전압 안정화 다이오드의 캐소드(즉, 전압 에러 증폭기의 출력단부)의 전압이 강하할 수 있고, 3-단부 프로그래밍가능한 병렬 전압 안정화 다이오드의 캐소드와 저항기(R3) 사이에 연결된 광학 커플러(17) 내 발광 소자를 통해 흐르는 제1차 측 전류(IP)는 증가되며, 광학 커플러(17)의 다른 측에서 광의 세기를 수신하는 트랜지스터를 통해 흐르는 출력 전류도 또한 증가된다. 제1차 권선 제어기(16)의 피드백 포트(COMP)의 전압이 감소되고, 그 결과 마스터 스위치(Q1)를 제어하는 펄스신호의 듀티비 또한 감소되고, 출력 전압(VO) 또한 감소된다. 역도 또한 같은데, 출력 전압(VO)이 감소될 때, 조절 공정은 유사하지만 정반대의 경향이고, 그리하여 마스터 스위치(Q1)를 제어하는 펄스신호의 듀티비가 증가하여, 그 결과 전압(VO) 또한 증가된다. 저항기(R4)는 전류가 너무 작을 때 이 피드백 네트워크가 비정상적으로 동작하는 것을 방지하기 위해 피드백 네트워크에 추가적인 전류를 제공하고, 저항기(R3)가 적절한 저항을 가지는 경우 저항기(R4)는 생략될 수 있다. 도 2의 피드백 네트워크는 전체 시스템의 안정성을 보장하기 위해 충분한 이득과 위상 마진이 필요한데, 예를 들어, 개방 루프 이득은 적어도 45도의 위상 마진, 일반적으로, 45도 내지 75도의 위상 마진 범위를 요구한다. 그러나, 도 2의 종래의 피드백 네트워크에서, 제어 모드는 복잡하고 지연 효과가 현저하여, 제2차 권선의 상황이 제1차 권선 제어기(16)에 의해 실시간으로 검출될 수 없다.
도 3에 도시된 바와 같이, 도 1에 도시된 전압 컨버터의 커플링 소자(106)는 커플링 커패시터를 포함한다. 대안적으로, 도 4에 도시된 바와 같이, 도 1에 도시된 전압 컨버터의 커플링 소자(106)는 펄스 변압기를 포함한다. 추가적으로, 커플링 소자(106)는, 데이터 정보가 제1 제어기(104)라고도 언급되는 제1차 권선 제어기와 제2 제어기(105)라고도 언급되는 제2차 권선 제어기 사이에 상호 작용될 수 있는 한, 다른 유전체 소자 또는 광학 커플링 소자를 포함할 수 있다.
도 5에 도시된 바와 같이, 상이한 모델 간섭을 억압하고 고주파수 클러터(clutter) 신호를 필터링하는데 사용되는 안전 커패시터(CX)는 입력 라인(12 및 14)들 사이에 연결되고, 하나의 입력 커패시터(CIN)는 입력 노드와 접지 단자(GND) 사이에 연결된다. 입력 라인(12 및 14)에 입력된 교류 전류 전압(VAC)은 브리지 정류기(101)에 의해 정류되고 이후 입력 커패시터(CIN)에 의해 필터링되어 입력 전압(VIN)이 획득된다. 전압 컨버터는 출력 전압(VO)을 출력 라인(22 및 24)을 통해 부하에 제공하기 위해 입력 전압(VIN)을 변환한다. 이 실시예에서, 본 발명의 디바이스는 입력 라인(12 및 14)과 연결된 정류기 회로를 더 포함하며, 정류기 회로는 입력 라인(12)과 연결된 애노드를 구비하는 정류 다이오드(D21)와, 입력 라인(14)과 연결된 애노드를 구비하는 다른 정류 다이오드(D22)를 포함한다. 부가적으로, 다이오드(D21 및 D22)의 캐소드들은 상호간에 연결되어있고 제1 제어기(104)의 고전압 시작 소자(starting element) JFET(junction field effect transistor)의 드레인과 연결되며, 도 1에 도시된 제한 저항기(R21) 또한 JFET의 드레인과 다이오드(D21 및 D22)의 캐소드 사이에 연결될 수 있다. JFET의 소스는 다이오드(D31)의 애노드와 연결되고, 다이오드(D31)의 캐소드는 보조 커패시터(CAUX)의 일 단부와 연결되고 이 보조 커패시터는 접지와 연결되고 전력 공급원으로 사용된다. 제한 저항기(R31)는 게이트 제어 단부와 JFET의 소스 사이에 연결되고, 제어 스위치(SW31)는 JFET의 게이트와 접지 단자(GND) 사이에 연결되는데, 제어 스위치(SW31)의 제1 단부는 JFET의 게이트와 연결되고, 제어 스위치(SW31)의 제2 단부는 접지 단자(GND)와 연결된다. 입력 라인(12 및 14)에 교류 전류가 공급될 때, 제어 스위치(SW31)의 게이트에 인가되는 온-오프 신호(CTRL)는 턴온 상태에 진입하기 위해 제어 스위치(SW31)를 구동하기 시작하고, 제어 스위치(SW31)의 게이트는 음의 임계전압(negative critical voltage)의 JFET와 통신하기 위해 접지 전위(GND)와 연결될 수 있고, 이에 의해 생성된 전류가 접지와 연결되지 않은 일 단부의 다이오드(D31)를 통해 커패시터(CAUX)를 충전하기 위해 드레인으로부터 소스로 흘러갈 수 있다. 저항기(R31) 양단의 순방향 전압 강하가 증가되지만, 게이트에서 소스 사이의 전압은 감소되어, JFET의 소스와 게이트 사이의 전압은 JFET의 핀치-오프(Pich-off)의 전압과 대략 밸런싱되는데, 구체적으로, JFET의 게이트(G)로부터 소스(S) 간의 실제 전압 강하는 핀치-오프 전압의 음(negative)의 값과 동일하다. 저장된 전압(VCC)이 시작 전압을 충족하도록 증가될 때까지 커패시터(CAUX)가 JFET에 의해 충전될 때, 구동 제어 모듈(미도시)은 동작 상태에 진입하도록 트리거될 수 있고, 상기 구동 제어 모듈은 초기 펄스신호를 생성하도록 적응되었기 때문에, 마스터 스위치(Q1)는 초기 펄스신호에 의해 턴온되거나 또는 턴오프되도록 구동되고, 전압 컨버터에 대한 스타트업 절차가 완료된다. 스타트업 절차가 완료된 후, 커패시터(CAUX)는 보조 권선(LAUX)을 사용하는 것에 의해 커패시터(CAUX)의 제1 단부와 연결된 다이오드(DAUX)를 통해 충전된다. 추가적으로, 전압 디바이더는 보조 권선(LAUX)의 제1 단부와 접지 단자(GND) 사이를 연결하기 위해 개조될 수 있고, 전압 디바이더에 의해 샘플링된 부분 전압은 제1 제어기(104)에 입력될 수 있고, 이에 의해 제1 제어기(104)(미도시)를 통해 전압 디바이스를 사용하는 것에 의해 제2차 권선에서 0점 전류 통과(zero current passage: ZCD)를 검출하거나 또는 제2차 권선의 출력 전압의 과-전압을 검출할 수 있다. 도 1에 도시된 바와 같이, 마스터 스위치(Q1)의 제1 단부(즉, 드레인)는 각 제1차 권선(LP)의 제2 단부와 연결되고, 센싱 저항기(RS)는 마스터 스위치(Q1)의 소스인 제2 단부와 접지 단자(GND) 사이에 더 연결되어서, 제1차 권선을 통해 흐르는 전류의 전압(VS)은 제1차 권선(LP)을 통해 흐르는 전류를 센싱 저항기(RS)의 저항과 승산(multiplying)하는 것에 의해 획득될 수 있다. 만약 전압(VS)이 제1 제어기(104)에 입력되고 제1 제어기(104)에 의해 미리 설정된 제한 전압(preset limiting voltage)(VLIMIT) 동안 한정되면, 제1차 권선의 전류가 모니터링될 수 있고, 과전류 보호를 달성할 수 있다.
도 1에 도시된 바와 같이, 시작 절차가 완료되고 마스터 스위치(Q1)가 처음으로 턴온 및 턴오프 간을 전환한 후, 제2차 권선(LS)의 제1 단부에서 캡처된 전압은 제2차 권선의 제2 제어기(105)를 시작하는 시작 전압(ST)으로 사용된다. 제2 제어기(105)는 제2차 권선의 출력 전압(VO)과 부하(18)를 통해 흐르는 전류(IO)를 실시간으로 모니터링하도록 적응된다. 구체적으로, 하나의 부분 전압은 출력 노드(N20)와 제2차 권선의 기준 접지 전위(VSS) 사이에 직렬로 연결된 저항기(RD1 및 RD2)를 포함하는 전압 디바이더에 의해 캡처되며, 부분 전압은 저항기(RD1)와 저항기(RD2)의 접합 노드에서 발생하고, 제2 제어기(105)에 피드백 전압으로 사용된다. 부하(18)와 센싱 저항기(RC)는 출력 노드(N20)와 제2차 권선의 기준 접지 전위(VSS) 사이에 직렬로 연결되고 배열되는데, 부하(18)를 통해 흐르는 전류(IO) 값은 센싱 저항기(RC)의 센싱 전압 강하(VCS)를 센싱 저항기(RC)의 저항으로 나누는 것에 의해 획득되고, 다시 말해, 센싱 전압 강하(VCS)는 부하(18)와 센싱 저항기(RC)를 통해 흐르는 부하 전류를 나타내는데 사용될 수 있다.
도 6a는 전술된 피드백 전압(VFB)과 센싱 전압 강하(VCS)의 변화에 따라 마스터 스위치(Q1)의 턴온/턴오프를 실시간으로 제어하는데 사용되는 제1 제어기(104)와 제2 제어기(105)의 성분을 도시한다. 제1 제어기(104)와 제2 제어기(105)의 데이터 상호 작용은 2개의 커플링 커패시터(C21 및 C22)를 포함하는 커플링 소자(106)를 통해 구현되고, 제1 제어기(104)와 제2 제어기(105)의 동작 메커니즘은 다음과 같이 설명된다. 도 6a에서 도시된 제1 제어기(104)와 제2 제어기(105)의 구조는 본 발명의 일 실시예에 따른 단 하나의 예일 뿐, 이 실시예에 기초하여 획득된 다른 균등한 변환 모드와 구조도 또한 본 발명의 보호범위에 속한다.
제2 제어기(105)는 제1 스위치(SW41)와 제2 스위치(SW42)를 포함하고, 이 제1 스위치와 제2 스위치는 제1 단부, 제2 단부, 및 제어 단부를 각각 포함하며, 제1 단부와 제2 단부가 차단되었는지 통신하는지 여부는 제어 단부에 의해 인가되는 신호의 하이/로우 논리 상태에 따라 결정된다. 제1 스위치(SW41)와 제2 스위치(SW42)는 바이어스(bias) 회로(105d)와 기준 접지 전위(VSS) 사이에 직렬로 연결되는데, 예를 들어, 제1 스위치(SW41)의 제1 단부는 바이어스 회로(105d)와 연결되고, 제1 스위치(SW41)의 제2 단부는 제2 스위치(SW42)의 제1 단부와 연결되며, 제2 스위치(SW42)의 제2 단부는 기준 접지 전위(VSS)에 연결된다. 제1 스위치(SW41)와 제2 스위치(SW42)는 RS 트리거(105a)의 출력단부(Q)에 의해 생성된 제어신호(SQ)에 의해 제어되는데(여기서 RS 트리거의 포트(Q)는 출력단부로 정의되고; 포트(QN)는 비-단부 Q 또는 상보 출력단부로 정의된다), 예를 들어, 제어신호(SQ)는 버퍼를 통과한 후 제1 스위치(SW41)의 제어 단부에 커플링되고, 위상 인버터(phase inverter)(105e)에 의해 생성된 역 위상신호를 통해 제2 스위치(SW42)의 제어 단부와 커플링된다. 그리하여, 제1 스위치(SW41)가 턴온될 때, 제2 스위치(SW42)가 턴오프되는 것이 요구되고, 또는 제1 스위치(SW41)가 턴오프될 때, 제2 스위치(SW41)가 턴온되는 것이 요구된다.
전압 디바이더(도 1)의 저항기(RD1)와 저항기(RD2)는 피드백 전압(VFB)인 출력 전압(VO)의 부분 전압을 분할하고 캡처한다. 피드백 전압(VFB)은 제2 제어기(105) 내 제1 비교기(A1)의 반전 입력단자에 입력되는 반면, 제1 기준전압(VREF)은 제1 비교기(A1)의 비-반전 입력단부에 입력된다. 다른 실시예에서, 부하(18)와 직렬로 연결된 센싱 저항기(RC)는 부하(18)를 통해 흐르는 센싱 전압(VCS)을 캡처하고, 센싱 전압(VCS)은 제2 제어기(105) 내 제1 비교기(A1)의 반전 입력단자에 입력된다. 제1 비교기(A1)의 출력단부는 RS 트리거(105a)의 설정 단부(setting end)(S)와 연결된다. 제2 제어기(105) 내 온-타임 생성기(on-time generator)(105c)로부터 출력된 신호(SON)는 RS 트리거(105a)의 리셋 단부(R)에 입력되고, 원숏 트리거(one-shot trigger)(105b)는 RS 트리거(105a)의 출력단부(Q)와 온-타임 생성기(105c) 사이에 연결된다. 제1 스위치(SW41)와 제2 스위치(SW42)로부터 제2 제어기(105) 내 기준 접지 전위(VSS)로 가는 회로에서, 노드(N2)는 제1 스위치(SW41)의 제2 단부와 제2 스위치(SW42)의 제1 단부에 대한 공통 노드이고, 노드(N4)는 제2 스위치(SW42)의 제2 단부에 있고, 기준 접지 전위(VSS)에 연결된다.
제1 제어기(104)는 제2 비교기(A2), 제2 비교기(A2)의 비-반전 입력단자와 연결된 노드(N1), 접지 단자(GND)와 연결된 노드(N3), 및 노드(N1)와 노드(N3) 사이에 연결된 저항기(R41)를 포함한다. 제2 기준전압(VTH)은 제2 비교기(A2)의 반전 입력단자에 입력된다. 커플링 소자(106)의 커패시터(C21)는 제1 제어기(104)의 노드(N1)와 제2 제어기(105)의 노드(N2) 사이에 연결되고, 커플링 소자(106)의 커패시터(C22)는 제1 제어기(104)의 노드(N3)와 제2 제어기(105)의 노드(N4) 사이에 연결된다. 커플링 소자(106)는 이더넷(Ethernet)과 유사한 데이터 전송 효과를 가지는데, 예를 들어, 노드(N1)는 제1 제어기(104)의 수신 인터페이스(RX1+) 로 취해질 수 있고, 노드(N3)는 제1 제어기(104)의 수신 인터페이스(RX2-)로 취해질 수 있고, 이에 대응하여, 노드(N2)는 제2 제어기(105)의 전송 인터페이스(TX1+)로 취해질 수 있고, 노드(N4)는 제2 제어기(105)의 전송 인터페이스(TX2-)로 취해질 수 있다.
마스터 스위치(Q1)를 제어하는 제1 펄스신호(S1)는 도 6a 및 도 6b에 도시된 바와 같이 제1 제어기(104)와 제2 제어기(105)의 협력을 통해 생성된다. 피드백 전압(VFB) 또는 센싱 전압(VCS)이 제2 제어기(105) 내 제1 비교기(A1)의 반전 단부에 입력될 때, 그리고 피드백 전압(VFB) 또는 센싱 전압(VCS)이, 도 6b에서 순간(T1)에서 일어나는, 비-반전 단부에 입력된 제1 기준전압(VREF)보다 낮아지기 시작할 때, 제1 비교기(A1)의 출력 결과는 논리 하이 레벨에 있어서, RS 트리거(105a)는 논리 하이 레벨에서 출력단부(Q)로부터 제어신호(SQ)를 출력하고, 따라서, 제어신호(SQ)는 도 6a에서 제1 스위치(SW41)로 통신되고, 제2 스위치(SW42)는 제어신호(SQ)가 위상 인버터(105e)를 통과한 후 논리 로우 레벨에 있을 때 턴오프된다. 제1 스위치(SW41)가 턴온될 때 제2 스위치(SW42)가 턴오프되기 때문에, 기준 접지 전위(VSS)는 접지 단자(GND)의 전위보다 낮아지고, 신호는 제2 제어기(105)와 제1 제어기(104) 사이에 전달되어, 바이어스 회로(105d), 제1 스위치(SW41), 노드(N2), 커패시터(C21), 노드(N1), 저항기(R41), 노드(N3), 커패시터(C22), 노드(N4), 및 기준 접지 전위(VSS)를 포함하는 LOOP1에 전류 채널을 형성하고, 그리하여 바이어스 회로(105d)에 의해 제공되는 양(positive)의 전력 공급 소스가 제1 스위치(SW41)와 노드(N2)를 통해 흐르고, 커플링 소자(106) 내 커패시터(C21)를 충전하기 시작하여, 노드(N2) 또는 전송 인터페이스(TX1+)에서 충전 전압(VTX1)을 변화시켜, 도 6b에 도시된 바와 같이 충전 전압(VTX1)이 점차적으로 증가된다. 노드(N1) 또는 수신 인터페이스(RX1+)에서 충전 전압(VRX1)의 변화는 또한 도 6b에 도시된다. 커패시터(C21)의 2개의 단부에서의 전압은 변하지 않기 때문에, 전압(VRX1)의 최대 값은 순간(T1)에 달성되고, 수신 인터페이스(RX1+)에서 전압(VRX1)은 점차적으로 감소되는 반면, 커패시터(C21)의 극판(polar plate)의 전압은 점차적으로 증가된다. T1으로부터 T2까지의 기간에서, 노드(N1) 또는 수신 인터페이스(RX1+)에서 충전 전압(VRX1)은 제2 기준전압(VTH)을 초과하기 때문에, 제2 비교기(A2)로부터 출력되는 제1 펄스신호(S1)는 논리 하이 레벨에 있고, 마스터 스위치(Q1)의 제어 단부와 커플링된다. 제1 펄스신호(S1)는 전압 컨버터의 스타트업 기간에 마스터 스위치(Q1)를 이미 제어하기 시작하므로, 구동 제어 회로로부터 출력되고 제1 제어기(104) 내 마스터 스위치(Q1)를 제어하는데 사용되는 초기 펄스신호는 정지되어서, 이에 마스터 스위치(Q1)는, 마스터 스위치(Q1)가 전압 컨버터를 시작하기 위해 초기 펄스신호에 의해 시작될 필요가 없는 한, 제1 펄스신호(S1)에 의해 완전히 제어된다.
도 6b에 도시된 바와 같이, 제1 펄스신호(S1)는 순간(T1)으로부터 순간(T2)까지 연장되고, 온-타임 생성기(105c)에 의해 설정된 턴온 시간(TON)이 종료된다. 온-타임 생성기(105c)에 의해 생성되고 리셋 신호로 사용되는 논리 하이 레벨의 신호(SON)는 RS 트리거(105a)의 리셋 단부(S)로 전달되고, 그리하여 RS 트리거(105a)의 출력단부(Q)로부터 출력되는 제어신호(SQ)는 논리 로우 레벨로 변환되고, 이 논리 로우 레벨은 도 6a에서 제1 스위치(SW41)를 턴오프한다. 그러나, 제어신호(SQ)가 위상 인버터(105e)를 통과한 후 논리 하이 레벨로 반전될 때 제2 스위치(SW42)는 턴온된다. 제1 스위치(SW41)가 턴온될 때 제2 스위치(SW42)가 턴오프되므로, 커패시터(C21)와 커패시터(C22)에 저장된 전하(charge)의 일부는 노드(N2), 제2 스위치(SW42), 노드(N4), 커패시터(C22), 노드(N3), 저항기(R41), 노드(N1), 커패시터(C21) 및 노드(N2)를 포함하는 폐쇄된 LOOP2를 따라 제2 제어기(105)로부터 제1 제어기(104)로 가며 저항기(R41)에 의해 소비된다. 그리하여, 순간(T2)으로부터 전하가 커패시터(C21)로부터 방출되고, 이후 노드(N2) 또는 전송 인터페이스(TX1+)에서 충전 전압(VTX1)이 점차적으로 감소된다. 순간(T2)에서, 커패시터(C21)의 전압은 변치 않으므로, 노드(N1) 또는 수신 인터페이스(RX1+)에서 전압(VRX1)은 일시적으로 음(negative)인 것으로 감소될 수 있다; 커패시터(C21)와 커패시터(C22)의 전하가 방출됨에 따라 수신 인터페이스(RX1+)에서의 전압(VRX1)은 순간(T3)에서 대략 0 전위와 같다. 노드(N2) 또는 전송 인터페이스(TX1+)에서 전압(VTX1)은 또한 순간(T3)에서 대략 0 전위와 같다. T2로부터 T3까지의 기간에서, 노드(N1) 또는 수신 인터페이스(RX1+)에서 전압(VRX1)은 제2 기준전압(VTH) 미만이고, 예를 들어, 대략 0 전위이므로, 제2 비교기(A2)로부터 출력된 제1 펄스신호(S1)는 논리 로우 레벨에 있어서, 마스터 스위치(Q1)는 턴오프된다. 도 6b에 도시된 바와 같이, 순간(T1)으로부터 순간(T2)까지의 턴온 시간(TON)은 마스터 스위치(Q1)가 턴온되는 기간이고, 순간(T2)으로부터 순간(T3)까지의 턴오프 시간(TOFF)은 마스터 스위치(Q1)가 턴오프되는 기간이다. 추가적으로, 도 1에 도시된 바와 같이, 제2 펄스신호(S2)는 제1 펄스신호(S1) 또는 제어신호(SQ)의 역 위상신호이어서, 이에 의해 턴온 시간(TON)과 턴오프 시간(TOFF)에서 제2 펄스신호(S2)의 논리 상태는 제1 펄스신호(S1)의 논리 상태와 반대이고, 제2 제어기(105)는 제2차 권선의 동기 스위치(Q2)를 제어하는 제2 펄스신호(S2)를 생성하도록 적응된다.
마스터 스위치(Q1)가 턴온된 기간에서, 제1차 전류는 에너지를 저장하기 위해 제1차 권선(LP)을 통해 흐르고, 이 순간에, 동기 스위치(Q2)가 턴오프될 때, 제2차 권선(LS)을 통해 흐르는 전류는 없고, 전력은 출력 커패시터(COUT)를 통해 부하(18)에 제공될 수 있다. 마스터 스위치(Q1)가 턴오프되는 기간에, 제1차 전류는 0으로 감소되고, 제1차 권선(LP)의 에너지는 제2차 권선(LS)과 보조 권선(LAUX)으로 전달되고, 이는 동기 스위치(Q2)를 턴온하여, 전류가 제2차 권선(LS)과 동기 스위치(Q2)를 통해 흐른다. 부하(18)에는 제2차 권선(LS)로부터 전류가 제공되고, 출력 커패시터(COUT)는 충전되는 반면, 커패시터(CAUX)는 또한 보조 권선(LAUX)으로부터 오는 전력으로 충전된다. 턴온 시간(TON)을 위한 시간-지연 측정은 온-타임 생성기(105c)에 의해 결정된다. 도 6a 및 도 6b에 도시된 바와 같이, 원숏 트리거(105b)는 RS 트리거(105a)로부터 출력된 제어신호(SQ)의 상승 에지에서 트리거되어, 나노초(nanosecond) 등급의 하나의 일시적인 상태의 펄스신호(CLK1)를 생성할 수 있다(여기서 원숏 트리거 또는 원숏 회로로부터 출력된 펄스신호(CLLK)는 일반적으로 일시적인 상태와 정상 상태의 2개의 논리 상태에 있다). 좁은 일시적인 상태의 펄스신호(CLK1)는 제어신호(SQ)의 상승 에지의 순간에 하이 레벨(일시적인 상태 기간)에 있고, 다른 순간(정상 상태 기간)에 로우 레벨에 있다. 하이 레벨에 있는 일시적인 상태의 펄스신호(CLK1)는 온-타임 생성기(105c)에 타이밍을 시작할 것을 통지하고, 하이 레벨에 있는 신호(SON)가 온-타임 생성기(105c)로부터 전달되어, 미리 설정된 턴온 시간(preset turn-on time)(TON)이 막 도착된 순간에 RS 트리거(105a)를 트리거하고, 이 제어 모드는 상수 온 시간 제어 모드(constant on time control mode)이고, 본 발명에서, 각 스위치 기간에서, 이 상수 온 시간(TON)은 또한 조절될 수 있고, 예를 들어, 요구조건을 충족하는 최소 상수 온 시간(TON-MIN) 또는 최대 상수 온 시간(TON - MAX)이 설계될 수 있다.
도 6c는 도 6a에 있는 것의 대안 모드이다. 마스터 스위치(Q1)의 온-오프 주파수(f)는 입력 전압(VIN)이 증가될 때 감소되며 그 역도 또한 그러하고, 주파수(f)는 턴온 시간(TON)이 증가될 때 감소되며 그 역도 또한 그러하다. 온-오프 주파수(f)가 너무 작은 경우, 변압기(T)의 자기 코어 선속(magnetic core flux)은 히스테리시스 루프의 시작점으로 복원될 수 없고, 자기 코어는 과포화된다. 변압기(T)는 입력 전압(VIN)이 증가될 때 온-오프 주파수(f)가 너무 작은 경우 포화될 수 있고, 이 순간에 전압이 생성되지 않는 경우 자기 코어가 용이하게 버닝(burned)될 수 있다. 이 실시예에서, 이 문제는 극복될 수 있다. 마스터 스위치(Q1)가 턴온되고 동기 스위치(Q2)가 턴오프될 때, 제2차 권선(LS)을 통해 흐르는 전류는 없으나, 제2차 권선(LS)의 제2 단부와 동기 스위치(Q2)의 제1 단부에서 캡처된 전압 샘플링(VSAM)은 이 순간에 일반적으로 제1차 권선(LP)의 턴 수(NP)에 대한 제2차 권선(LS)의 턴 수(NS)의 비를 입력 전압(VIN)으로 승산한 것과 같으며, 다시 말해, 전압(VSAM)은 입력 전압(VIN)과 연관된다. 전압(VSAM)은 온-타임 생성기(105c)에 의해 센싱될 수 있어서, 그리하여 적절한 턴온 시간(TON)은 온-오프 주파수 값(f)의 비정상 상태에 의해 야기된 자기 코어 포화를 금지하도록 설계된다. 도 6c 및 도 6d에 도시된 바와 같이, 센싱 전압 강하(VCS) 또는 피드백 전압(VFB)이 제1 기준전압(VREF) 미만인 경우, 제1 비교기(A1)는 하이 레벨 신호를 RS 트리거(105a)의 설정 단부(S)에 출력하고, RS 트리거(105a)의 출력단부(Q)에 의해 생성된 제어신호(SQ)는 로우 레벨로부터 하이 레벨로 터닝되고, 원숏 트리거(105b)는, 제어신호(SQ)가 원숏 트리거(105b)에 송신될 때 제어신호(SQ)가 로우 레벨로부터 하이 레벨로 터닝될 때 상승 에지에서 하이 레벨의 일시적인 상태의 펄스신호(CLK1)를 생성한다. 온-타임 생성기(105c)는 샘플링 홀더(S/H)(105c-1), 전압-전류 컨버터(105c-2), 제3 스위치(SW51), 및 커패시터(CT)를 포함한다. 샘플링 홀더(105c-1)의 입력단부는 제2차 권선(LS)의 제2 단부와 연결된 반면, 샘플링 홀더(105c-1)의 출력단부는 전력 공급 전압(VDD)을 통해 동작 전압이 제공되는 전압-전류 컨버터(105c-2)의 전압 입력단부와 연결된다. 전압-전류 컨버터(105c-2)의 전류 출력단부와 커패시터(CT)의 일 단부는 노드(NT)에 연결되고, 커패시터(CT)의 다른 단부는 접지 단자(GND)와 연결된다. 제3 스위치(SW51)의 제1 단부는 노드(NT)와 연결되고, 제2 단부는 접지 단자(GND)에 연결되어, 제3 스위치(SW51)와 커패시터(CT)는 병렬로 연결되고, 원숏 트리거(105b)에 의해 생성된 일시적인 상태의 펄스신호(CLK1)는 제3 스위치(SW51)의 제어 단부에 입력된다. 온-타임 생성기(105c)는, 노드(NT)와 연결된 비-반전 입력단자와, 제3 기준전압(VP)이 입력되는 반전 단부를 구비하는 제3 비교기(A3)를 더 포함한다.
도 6c에 도시된 바와 같이, 온-타임(TON)은 온-타임 생성기(105c)에 의해 조절되되, 마스터 스위치(Q1)가 턴온되고 동기 스위치(Q2)가 턴오프될 때 제2차 권선(LS)의 제2 단부로부터 샘플 전압(VSAM)이 샘플링 홀더(105c-1)에 제공되고, 입력 전압(VIN)이 크면 클수록, 샘플링 홀더(105c-1)에 의해 유지되는 전압(VSAM)이 더 커지고, 전압-전류 컨버터(105c-2)로부터 출력되는 전류도 더 커지고, 그 역도 또한 그러하도록 조절된다. 제3 스위치(SW51)를 구동하는 일시적인 상태의 펄스신호(CLK1)가 다른 시간에 로우 레벨에 있는 RS 트리거(105a)에 의해 생성된 제어신호(SQ)의 상승 에지에서 하이 레벨에 있을 때, 제3 스위치(SW51)는 제어신호(SQ)의 상승 에지의 순간에 턴온되어서, 커패시터(CT)의 일 단부에서, 즉, 노드(NT)에서 저장된 전하가 방출되고; 이후 로우 레벨에서 신호(SON)는 이 순간에 제3 비교기(A3)의 출력단부로부터 생성된다. 도 6d에 도시된 바와 같이, 미리 설정된 시간(preset time)(TSET)은 제어신호(SQ)의 상승 에지에서 시작된다. 제어신호(SQ)의 상승 에지 후에, 일시적인 상태의 펄스신호(CLK1)는 로우 레벨로 다시 변환되고; 제3 스위치(SW51)는 턴오프되고, 커패시터(CT)는 전압-전류 컨버터(105c-2)로부터 출력된 전류를 통해 전력으로 충전된다. 커패시터(CT)가 온-타임 기간(TON)에 충전된 후, 그리고 온-타임 기간(TON)이 종료된 후, 노드(NT)에서 전압은 오프-시간 기간(TOFF) 동안 제3 기준전압(VP)보다 더 크다. 그 결과, 제3 비교기(A3)의 출력단부에서 생성된 신호(SON)는 온-타임 기간(TON) 동안 로우 레벨로부터 오프-시간 기간(TOFF) 동안 하이 레벨로 터닝되고 나서, RS 트리거(105a)를 리셋하기 위해 RS 트리거(105a)의 리셋 단부(R)로 입력되고, 그리하여 RS 트리거(105a)의 출력단부(Q)에 의해 생성된 제어신호(SQ)는 온-타임 기간(TON) 동안 하이 레벨로부터 오프-시간 기간(TOFF) 동안 로우 레벨로 변경된다. 센싱 전압 강하(VCS) 또는 피드백 전압(VFB)이 제1 기준전압(VREF) 미만이지 않는 한, 그리고 제1 비교기(A1)가 하이 레벨 제어신호(SQ)를 출력하는 RS 트리거(105a)를 설정하는 하이 레벨 신호를 재생성하지 않는 한, 오프-시간 기간(TOFF)이 종료될 때까지 제어신호(SQ)는 연속적으로 로우 레벨에 있다. 제3 비교기(A3)의 출력단부에서 생성된 신호(SON)는, 제어신호(SQ)가 상승 에지를 구비하지 않는 한, 오프-시간 기간이 종료될 때까지 오프-시간 기간(TOFF) 동안 연속적으로 하이 레벨에 있어서, 이에 일시적인 펄스신호(CLK1)는 하이 레벨에서 제3 스위치(SW51)를 턴온하고, 커패시터(CT)의 노드(NT)는 과도 방전(transient discharge)에 있고, 로우 레벨의 신호(SON)가 제3 비교기(A3)에 의해 생성된다.
전술된 바와 같이, 입력 전압(VIN)이 크면 클수록, 샘플링 홀더(105c-1)에 의해 유지되는 전압이 더 커지고, 이후 전압-전류 컨버터(105c-2)로부터 출력되는 전류가 더 커져서, 이에 의해 충전 시간이 단축되어서, 커패시터(CT)의 일 단부에서 노드(NT)에서의 전압이 제3 기준전압(VP)을 신속히 초과할 수 있고, TON은 하이 레벨에 있는 제어신호(SQ)에 의해 전체 온-오프 기간 동안 단축되고, 마스터 스위치(Q1)는 기간(TON) 동안 턴온된다. 그 결과 입력 전압(VIN)이 커지면 커질수록, 온-타임(TON)이 더 짧아지고, 이에 대응하여, 기간(TOFF) 동안 제어신호(SQ)는 로우 레벨에 있고, 마스터 스위치(Q1)는 이 기간 동안 턴오프된다. 다시 말해, 입력 전압(VIN)이 증가되더라도, 온-오프 주파수 값(f)은 감소되고, 온-오프 주파수 값(f)의 감소는 온-타임(TON)이 단축될 때 억압된다. 그 역도 또한 그러하다, 즉 입력 전압(VIN)이 더 작으면 작을수록, 샘플링 홀더(105c-1)에 의해 유지되는 전압이 더 작아지고, 이후 전압-전류 컨버터로부터 출력되는 전류가 더 작아져서, 이에 의해 충전 시간이 연장될 수 있고, 커패시터(CT)의 일 단부에서 노드(NT)에서의 전압은 상대적으로 느린 속도로 제3 기준전압(VP)을 초과할 수 있어서, 기간(TON)은 전체 온-오프 기간 동안 적절히 연장된다. 그리하여, 입력 전압(VIN)이 더 작으면 작을수록, 그 결과 마스터 스위치의 턴온 시간(TON)이 더 길어진다. 다시 말해, 입력 전압(VIN)이 온-오프 주파수 값(f)을 증가시키기 위해 감소되더라도, 온-오프 주파수 값(f)의 증가는 온-타임(TON)이 연장되는 경우 금지된다. 그리하여, 본 발명의 실시예는 온-오프 주파수 값(f)의 상대적인 정상 상태를 크게 보장할 수 있다.
예를 들어, 온-오프 주파수 값(f)은 비-연속 DCM 모드에서 (2*IO*L*VO)/{(VIN)2*(TON)2}와 같고, 여기서 L은 변압기(T)의 등가 인덕턴스이고, 본 발명에서 제공되는 구조에 따라, 입력 전압(VIN)이 감소되는지 또는 증가되는지에 상관없이, 이 함수에서 (VIN)2*(TON)2의 값은 크게 변하지 않고, 온-오프 주파수 값(f)의 변화는 금지될 수 있어서, 변압기(T)는 포화된 후 손상되지 않게 보호될 수 있다.
도 6a에 비해, 도 7a의 회로도의 커플링 소자(106)의 성분들은 도 6a의 것과 상이하다. 커플링 소자(106)는 펄스 변압기(PT)이다. 제2 제어기(105)를 위한 제어신호(SQ를 생성하는 회로와 모드는 도 6a의 것과 유사하다. 이 실시예에서, 펄스 변압기(PT)는 제1 제어기(104)와 제2 제어기(105) 사이에 데이터 신호 상호 작용을 위한 전송 매체로 사용되고, 제1차 권선(LPT1)과 제2차 권선(LPT2)을 구비하고, 여기서 제1차 권선(LPT1)은 제2 제어기(105)와 연결되고, 제2차 권선(LPT2)은 제1 제어기(104)와 연결된다. 제1차 권선(LPT1)의 제1 단부는 RS 트리거(105a)에 의해 생성된 제어신호(SQ)를 수신하도록 적응되고, 제2 단부는 기준 접지 전위(VSS)와 커플링된다. 제2차 권선(LPT2)의 제1 단부는 마스터 스위치(Q1)를 구동하는데 제1 펄스신호(S1)를 생성하도록 적응되고, 제2 단부는 접지 단자(GND)와 커플링된다. 도 7a의 실시예에서, 제어신호(SQ)는 제1차 권선(LPT1)의 제1 단부에서 입력되고, 제1 펄스신호(S1)는 제2차 권선(LPT2)의 제1 단부로부터 출력된다. 제어신호(SQ)는 버퍼(A4)의 입력단부로 전달되고, 버퍼(A4)의 노드(N5)인 출력단부와 제1차 권선(LPT1)의 제1 단부 사이에 연결된 커패시터(C52)를 통과하고, 제1차 권선(LPT1)의 제2 단부는 상대적으로 로우 전위, 예를 들어, 노드(N7)에서 기준 접지 전위(VSS)와 연결된다. 커패시터(C51)는 제2차 권선(LPT2)의 제1 단부와 제1 펄스신호(S1)를 출력하는 신호 생성 노드(NS) 사이에 연결되고, 제2차 권선(LPT2)의 제2 단부는 노드(N6)에서 접지 단자(GND)와 연결된다. 추가적으로, 다이오드(D51)의 캐소드는 선택적으로 노드(NS)와 연결되고, 애노드는 노드(N6)에서 접지 단자(GND)와 연결되고, 저항기(R51)는 선택적으로 노드(NS)와 노드(N6) 사이에 연결된다. 펄스 변압기(PT)의 동작 메커니즘은, 커패시터(C52)가 직류 전류를 아이솔레이션(isolate)하도록 적응되고, 제어신호(SQ)가 커패시터(C52)를 충전하도록 하이 레벨로 변환될 때 제1차 권선(LPT1)의 제1 단부에서의 전위가 또한 증가된다는 것이다. 도 7b는 제1차 권선(LPT1)의 제1 단부에 있는 전송 인터페이스(TX1+)의 전압(VTX1)의 파형을 도시하는 반면, 제1차 권선(LPT1)의 제2 단부에 있는 노드는 전송 인터페이스(TX2-)로 취해진다. 제어신호(SQ)는 펄스 변압기(PT)를 통해 제2차 권선(LPT2)으로 전달되고, 이는 제2차 권선(LPT2)의 제1 단부에서 전위를 증가시킨다. 제2차 권선(LPT2)의 제1 단부에서 수신 인터페이스(RX1)의 전압(VRX1)의 파형은 도 7b에 도시된 것과 같고, 제2차 권선(LPT2)의 제2 단부는 수신 인터페이스(RX2-)로 취해진다. 이 공정에서, 노드(NS)의 전위는 또한 커패시터(C51)의 커플링 기능으로 인해 동시에 증가되므로, 노드(NS)의 전위는 쇼트키 다이오드(D51)의 클램핑 효과에 의해 신속히 증가되고, 하이 레벨에 있는 제1 펄스신호(S1)가 노드(NS)로부터 출력된다. 이와 달리, 제어신호(SQ)가 로우 레벨로 변환되면, 커패시터(C52)는 제1차 권선(LPT1)을 통해 방전되고, 커패시터(C51)는 또한 제2차 권선(LPT2)과 저항기(R51)를 통해 방전되어, 신호 생성 노드(NS)의 전위는 신속히 강하되어, 로우 레벨에 있는 제1 펄스신호(S1)가 신호 생성 노드(NS)에서 생성되고, 제어신호(SQ)의 논리 상태에 따라 동시에 변경된다. 제1 펄스신호(S1)의 역 위상신호인 제2 펄스신호(S2)의 파형은 도 7b에 더 도시된다.
도 7c에 도시된 실시예는 도 7a의 것과 약간 상이하다. 도 7c에 도시된 바와 같이, 피드백 전압(VFB)과 센싱 전압(VCS) 중 하나의 전압은 제2 제어기(105) 내 제1 비교기(A1)의 반전 입력단자에 입력되지만; 이 실시예에서, 피드백 전압(VFB)은 제일 먼저 필터(105g)를 통해 전달되고, 센싱 전압(VCS)은 제일 먼저 증폭기(105h)를 통해 전달되고 나서, 필터(105g)의 출력과 증폭기(105h)의 출력은 가산기(105i)를 통해 결합되고, 제1 비교기(A1)의 반전 입력단자로 더 전달된다. 이후에 상세히 설명된 도 1 또는 제8에 도시된 바와 같이 출력 노드(N20)에서 실제 리플 전압(ripple voltage)의 파형은, 교류 전류와 직류 전류를 포함하고, 여기서 리플 전압의 평균 전압은 직류 전류의 전압과 등가이고, 총 리플 전압으로부터 직류 전류의 전압을 감산하는 것에 의해 획득된 전압은 실제 교류 전류의 전압과 같다. 피드백 전압(VFB)은 실질적으로 출력 노드(N20)에서 캡처된 실제 리플 전압의 부분 전압이다. 추가적으로, 센싱 전압(VCS)은 부하 전류(IO)를 나타내고, 교류-직류 전류에서 부하 전류(IO)의 직류 전류는 부하 전류(IO)의 교류 전류보다 훨씬 더 커서, 교류-직류 전류를 또한 나타내는 센싱 전압(VCS)의 평균 전압은, 센싱 전압(VCS)의 직류 전류의 전압과 같다. 도 7c에 도시된 바와 같이, 실제 리플 전압은 실제 리플 전압의 직류 전류를 필터링하고 교류 전류를 출력하는 필터(105g)로 전달된다. 다시 말해, 피드백 전압(VFB)의 직류 전류의 전압은 피드백 전압(VFB)이 교류 전류의 전압만을 포함하도록 필터(105g)를 통해 피드백 전압(VFB)의 총 전압으로부터 감산된다. 추가적으로, 도 7c에 도시된 바와 같이, 센싱 저항기(RC)에 의해 생성된 센싱 전압(VCS)인 부하 전류(IO)의 전압 강하는 증폭기(105h)로 전달되고, 증폭기(105h)에 의해 증폭된 후 출력된다. 피드백 전압(VFB)의 직류 전류가 필터(105g)에 의해 필터링된 후 획득된 교류 전류의 신호인 필터(105g)로부터 출력된 신호와, 교류 전류와 직류 전류를 모두 포함하고 센싱 전압(VCS)이 증폭기(105h)를 통해 증폭된 후 획득된 증폭기(105h)로부터 출력된 신호는 가산기(105i)를 통해 결합되고, 이후 제1 비교기(A1)의 반전 입력단자로 전달된다. 피드백 전압(VFB) 또는 센싱 전압(VCS)이 제1 비교기(A1)의 반전 입력단자로 직접 송신되지 않다는 것을 제외하면, 도 7c에 도시된 실시예는 도 7a에 도시된 것과 대부분 동일하다. 추가적으로, 필터(105g)로부터 출력된 신호와 증폭기(105h)로부터 출력된 신호가 가산기(105i)를 통해 결합되고 나서 제1 비교기(A1)의 반전 입력단자에 입력되는 것을 포함하는 새로운 특징은 도 6a 및 도 6c의 실시예에도 적용된다.
도 1 및 도 8을 참조하면, 유일한 차이는, 제2차 권선(LS)의 제1 단부가 정류기 다이오드(DREC)를 통해 출력 노드(N20)와 연결되고 도 1에 있는 동기 스위치(Q2)가 도 8에서 생략되어 제2차 권선(LS)의 제2 단부는 기준 접지 전위(VSS)에 직접 커플링된다는 것이다. 정류기 다이오드(DREC)의 애노드는 제2차 권선(LS)의 제1 단부와 연결되고, 캐소드는 출력단부(N20)와 연결되고, 시작 전압(ST)은 정류기 다이오드(DREC)의 캐소드에 캡처될 수 있다. 동기 스위치(Q2)가 생략되어 있으므로, 제2 펄스신호(S2)는 생성되지 않는다. 도 8의 동작 메커니즘은 도 1의 것과 유사하다.
전압 컨버터에서, 부하(18)가 가볍거나 비어 있는 경우, 부하 전류(IO)는 감소되고, 마스터 스위치(Q1)의 온-오프 주파수 값(f)이 또한 부하(18)에 대응하여 감소된다. 추가적으로, 온-오프 주파수 값(f)의 감소는, 전압 컨버터가 사운드를 만들 때, 예를 들어, 온-오프 주파수 값(f)이 너무 낮아서 기생 발진을 야기하는 경우 인식될 수 있고, 변압기로부터 만들어진 잡음은 온-오프 주파수 값(f)이 약 20Hz로 감소되는 것을 나타낼 수 있다.
도 9는, 전술된 바와 같이 온-오프 주파수 값(f)을 감소시키는 것에 의해 생성된 잡음의 문제를 해결하는 전압 컨버터의 회로도를 도시한다. 도 6a, 도 7a 또는 도 7c를 각각 참조하면, 검출 신호(DE), 피드백 전압(VFB), 센싱 전압(VCS), 또는 가산기(105i)로부터 출력된 검출 신호는 부하(18)에 제공된 출력 전압(VO) 및/또는 부하 전류(IO)의 실시간 세기를 나타내도록 적응될 수 있고, 제1 비교기(A1)의 반전 입력단자에 입력된다. 도 7c를 참조하는 하나의 예에서, 검출 신호(DE)는 제1 비교기(A1)의 반전 입력단자에 입력되고, 제1 기준전압(VREF)은 제1 비교기(A1)의 비-반전 입력단자에 입력된다. 검출 신호(DE)가 제1 기준전압(VREF) 미만일 때, RS 트리거(105a)의 설정 단부(S)는 제1 비교기(A1)로부터 출력되는 하이 레벨 신호로 인해 설정되어서, RS 트리거(105a)는 하이 레벨에서 제어신호(SQ)를 출력하고, 온-타임 생성기(105c)에 의해 생성된 하이 레벨 신호(SON)가 RS 트리거(105a)의 리셋 단부(R)로 전달될 때, RS 트리거(105a)는 로우 레벨에서 제어신호(SQ)를 출력하는데, 이는 이미 구체적으로 앞서 설명된 것이다.
도 9는 단지 전압 컨버터의 일부를 도시하는데, 구체적으로 온-타임 생성기(105c)의 성분들을 도시한다. 도 9 및 도 10에 도시된 바와 같이, 검출 신호(DE)가 제1 기준전압(VREF) 미만이면, 원숏 트리거(105b)는 제어신호가 로우 레벨로부터 하이 레벨로 점프할 때 제어신호(SQ)의 상승 에지에서 일시적인 상태의 펄스신호(CLK)를 생성한다. 도 10은 검출 신호(DE)가 제1 기준전압(VREF) 미만에 있는 적어도 2개의 인접한 기간을 취하는 파형을 도시한다. 예를 들어, 도 10에서 검출 신호(DE1)인 검출 신호(DE)가 제1 기간(TIME1)에서 제1 기준전압(VREF) 미만인 경우, 전압 컨버터가 출력 전압(VO) 및/또는 부하 전류(IO)를 증가시키는 마스터 스위치(Q1)를 턴온하는 제어신호(SQ1)를 생성하고 나서, 검출 신호(DE)는 제1 기간(TIME1)의 종료 점에서 제1 기준전압(VREF)보다 더 크도록 변경되고, 그리고 도 10에서 검출 신호(DE2)인 검출 신호(DE)가 다시 제2 기간(TIME2)에서 제1 기준전압(VREF) 미만일 때에는, 전압 컨버터는 출력 전압(VO) 및/또는 부하 전류(IO)를 다시 증가시키는 마스터 스위치(Q1)를 턴온하는 제어신호(SQ2)를 생성한다. 최종적으로, 검출 신호(DE)는 제2 기간(TIME2)의 종료점에서 제1 기준전압(VREF)보다 더 크도록 조절되고, 그리하여 전체 사이클이 반복된다.
도 10에 도시된 바와 같이, 제1 기간(TIME1)에서 검출 신호(DE1)는 제1 기준전압(VREF) 미만이다. 제1 기간(TIME1)의 시작 순간에서, RS 트리거(105a)는 제1 비교기(A1)로부터 출력된 하이 레벨 신호에 따라 하이 레벨에서 제어신호(SQ1)를 생성하도록 설정되고, 이 순간에, 제어신호(SQ1)는 로우 레벨로부터 하이 레벨로 변환되고 나서, 원숏 트리거(105b)는 하이 레벨에서 좁은 펄스 또는 일시적인 상태의 펄스신호(CKL1)를 생성하고, 공정은 도 6a 및 도 7a와 함께 전술된 것과 유사하다. 원숏 트리거(105b)에 의해 생성된 일시적인 상태의 펄스신호(CKL1)는 온-타임(TON1)을 타이밍하기 위해 온-타임 생성기(105c)를 트리거하고, 온-타임(TON1) 동안 마스터 스위치(Q1)가 턴온되고, 제3 비교기(A3)에 의해 생성된 신호(SON1)는 연속적으로 로우 레벨에 있다. 온-타임(TON1)이 종료된 후, 제3 비교기(A3)에 의해 생성된 신호(SON1)는 하이 레벨로 터닝되어서 RS 트리거(105a)를 리셋하고 제어신호(SQ1)를 로우 레벨 상태로 터닝한다. 예를 들어 마스터 스위치(Q1)의 2개의 온-오프 기간만을 도시하는 도 10에 도시된 바와 같이, 하나의 미리 설정된 시간(TSET -A)은 제1 기간(TIME1)의 시작점으로부터 시작되고, 하나의 또는 다수의 온-오프 기간 후에 미리 설정된 시간(TSET -A)이 종료될 때, 검출전압(DE)은 제1 기준전압(VREF)보다 더 크고, 제어신호(SQ1)는 로우 레벨에 있다. 추가적으로, 일시적인 상태의 펄스신호(CKL1)는 하이 레벨에 있지 않아서, 커패시터(CT)는 과도 방전을 하지 않고, 제3 비교기(A3)로부터 출력된 신호(SON1)는 하이 레벨에 유지된다.
도 10에 도시된 바와 같이, 제1 기간(TIME1)이 종료된 후, 전압 컨버터의 전압 변조 효과로 인해, 검출 신호(DE2)는 제1 기준전압(VREF)보다 더 크도록 증가되고, 그리하여 제1 비교기(A1)로부터 출력 신호는 로우 레벨에 있다. 시간 간격 후에, RS 트리거(105a)는 제2 기간(TIME2)에서 검출 신호(DE2)가 다시 제1 기준전압(VREF)보다 낮아질 때 제2 기간(TIME2)의 시작 순간에 제1 비교기(A1)의 하이 레벨 출력 신호에 따라 하이 레벨에 있는 제어신호(SQ2)를 생성한다. 이 순간에, 제어신호(SQ2)는 로우 레벨로부터 하이 레벨로 터닝되고, 이에 의해 원숏 트리거(105b)가 커패시터(CT)를 트리거하여 제3 기준전압(VP) 미만의 전압으로 방전하도록 적응된 하이 레벨에 있는 좁은 일시적인 상태의 펄스신호(CKL2)를 생성하고, 이에 따라 온-타임 생성기(105c)는 턴온 시간(TON2)을 타이밍하기 시작하고, 제3 비교기(A3)에 의해 생성된 신호(SON2)는 연속적으로 로우 레벨에 있고, 마스터 스위치(Q1)는 턴온 시간(TON2) 동안 턴온된다. 턴온 시간(TON2)이 종료된 후, 커패시터(CT)는 제3 기준전압(VP)을 초과하는 전압으로 충전되고, 온-타임 생성기(105c) 내 제3 비교기(A3)에 의해 생성된 하이 레벨에 있는 신호(SON2)가 RS 트리거(105a)를 리셋하여서, 제어신호(SQ2)는 로우 레벨 상태로 변환된다. 제2 기간(TIME2) 동안, 도 10에 도시된 바와 같이, 하나의 미리 설정된 시간(TSET -B)은 제2 기간(TIME2)의 시작점으로부터 시작되고, 하나의 또는 다수의 온-오프 기간 후 미리 설정된 시간(TSET -B)이 종료될 때, 검출전압(DE)은 부하 요구조건을 충족하기 위해 제1 기준전압(VREF)을 초과한다. 이 순간에, 제어신호(SQ2)는 로우 레벨에 있으나, 일시적인 상태의 펄스신호(CLK2)는 아직 하이 레벨에 있지 않아서, 커패시터(CT)는 과도 방전을 하지 않고, 제3 비교기(A3)로부터 출력된 신호(SON2)는 여전히 하이 레벨에 있다.
도 9에 도시된 바와 같이, 피드백 전압(VFB), 센싱 전압(VCS) 또는 가산기(105i)로부터 출력 전압 중 어느 하나인 출력 신호는 미리 설정된 시간(TSET -A)과 미리 설정된 시간(TSET -B) 기간 내 제1 기준전압(VREF) 미만이어서, 변압기(T)는 온-오프 주파수 값(f)이 너무 낮을 때 잡음을 만드는 것이 방지될 수 있다. 전술된 바와 같이, 피드백 전압(VFB), 센싱 전압(VCS) 또는 가산기(105i)의 출력 전압 중 어느 하나는 검출 신호(DE)이다. 도 9 및 도 10을 참조하면, 미리 설정된 시간(TSET-A) 동안 제어신호(SQ1)가 주파수 값(F)을 구비할 때 일시적인 상태의 펄스신호(CLK1)가 생성되고, 일시적인 상태의 펄스신호(CLK1)가 가능하게는 1회를 초과하여 좁은 펄스를 갖는 하이 레벨에 있을 때, 하나 이상의 주파수 값(F)이 생성된다. 도 9에 도시된 바와 같이, 시간 생성기(113)는 발진기(113a)와 주파수 디바이더(frequency divider)(113b)를 포함하고, 여기서 발진기(113a)는 주파수 디바이더(113b)로 출력되는 발진 신호를 생성하도록 적응되고, 주파수 디바이더(113b)는 제어신호(SQ1)의 상승 에지에 의해 트리거되는 일시적인 상태의 펄스신호(CLK1)의 주파수(F)와 비교되는 기준 주파수 값으로서 주파수 비교기(114)에 출력되는 상부 주파수 임계 값(FH)과 하부 주파수 임계 값(FL)을 제공하도록 발진 신호의 주파수 값을 변경시키도록 적응된다. 카운터(115)는 가산 계산기와 감산 카운터를 구비하고, 카운터(115)의 초기 카운터 값은 미리 설정될 수 있다. 카운터(115)는 하나의 주파수 값(F)이 상부 주파수 임계 값(FH)을 초과할 때 설정된 초기 카운터 값으로부터 1을 감산하도록 제한된다. 가산 또는 감산은 카운터(115)로 전달되는 주파수 비교기(114)의 비교 결과에 따라 구현되고, 미리 한정된 계산 규칙은 결과에 따라 카운터(115)를 통해 실행된다. 미리 설정된 시간(TSET -A) 동안, 하이 레벨에 있는 좁은 일시적인 상태의 펄스신호(CLK1)에 대응하는 주파수 값(F)과 기준 주파수 값의 비교 결과에 따라, 카운터(115)는 1만큼 감산하거나 1만큼 가산하고, 카운터(115)는 주파수 값(F)의 개수에 따라 (5개의 상이한 주파수 값에 대해) 동일한 횟수만큼 (예를 들어 5회) 카운팅하고, 최종적으로 총 카운터 값이 카운터(115)에 의해 생성될 수 있다. 추가적으로, 카운터(115)는, 상부 임계 카운터 값과 하부 임계 카운터 값이 카운터(115)에 한정되고, 만약 총 카운터 값이 상부 임계 카운터 값을 초과하면, 카운터 값이 상부 임계 카운터 값과 같도록 조절되거나, 또는 총 카운터 값이 하부 임계 카운터 값 미만일 때, 카운터 값은 하부 임계 카운터 값과 같도록 조절되지만, 총 카운터 값이 상부 임계 카운터 값과 하부 임계 카운터 값 중 어느 하나의 값과 같을 때에는, 총 카운터 값이 변치 않는 일부 카운팅 조건을 따른다.
하나의 예에서, 본 발명의 실시예로 제한하는 것이 아니라 본 발명을 예시하기 위하여, 미리 설정된 시간(TSET -A) 동안 하이 레벨에서 복수의 좁은 일시적인 상태의 펄스신호(CLK1)는 대응하여 5개의 상이한 주파수 값을 구비하고, 또는 일시적인 상태의 펄스신호(CLK1)의 주파수 값(f)의 총 수는 5이다. 이 상황에서, 하부 임계 카운터 값인 카운터(115)의 초기 카운터 값은 2 비트의 바이너리 코드 요소(binary code element)(BIT[00])로 정의되고, 상부 임계 카운터 값은 2 비트의 바이너리 코드 요소(BIT[11])로 정의된다. 일시적인 상태의 펄스신호(CLK1)의 주파수 값(F)의 총 수가 5일 때, 각 주파수 값은 주파수 비교기(114)를 통해 시퀀스로 상부 임계 주파수 값(FH)과 하부 임계 주파수 값(FL)과 비교되고, 획득된 비교 결과는 하부 임계 주파수 값(FL) 미만의 제1 주파수 값, 상부 임계 주파수 값(FH)을 초과하는 제2 주파수 값, 하부 임계 주파수 값(FL) 미만의 제3 주파수 값, 상부 임계 주파수 값(FH)을 초과하는 제4 주파수 값, 및 하부 임계 주파수 값(FL) 미만의 제5 주파수 값을 포함한다. 전술된 바와 같이, 하이 레벨에서 좁은 일시적인 상태의 펄스신호(CLK1)는 카운터(115)에 의해 카운팅되고, 초기 카운터 값(BIT[00])에 기초하여, 카운터(115)는 다음과 같이 시퀀스로 다음의 카운터 단계를 포함하는데, 즉: 제1 주파수 값이 하부 임계 주파수 값(FL) 미만일 때, 카운터(115)의 가산 카운터는 유효하고 1이 주파수 비교기(114)의 비교 결과에 가산되고; 제2 주파수 값이 상부 임계 주파수 값(FH)을 초과할 때, 카운터(115)의 감산 카운터는 유효하고 1이 주파수 비교기(114)의 비교 결과로부터 감산되고;, 제3 주파수 값이 하부 임계 주파수 값(FL) 미만일 때, 카운터(115)의 가산 카운터는 유효하고 1이 주파수 비교기(114)의 비교 결과에 가산되고; 제4 주파수 값이 상부 임계 주파수 값(FH)을 초과할 때, 카운터(115)의 감산 카운터는 유효하고 1이 주파수 비교기(114)의 비교 결과로부터 감산되고; 및 제5 주파수 값이 하부 임계 주파수 값(FL) 미만일 때, 카운터(115)의 가산 카운터는 유효하고 1이 주파수 비교기(114)의 비교 결과에 가산된다. 그 결과, 1이 초기 카운터 값(BIT[00])에 3회 가산되고 2회 감산되어, 총 카운터 값(BIT[01])이 획득된다. 다른 실시예에서, 전술된 초기 카운터 값(BIT[00]), 하부 임계 카운터 값(BIT[00]), 및 상부 임계 값(BIT[11])은 변치 않고, 5개의 주파수 값의 범위가 변화될 때, 초기 카운터 값(BIT[00])에 기초하여, 카운터(115)는 다음과 같이 시퀀스로 구현된 다음의 카운터 단계들을 포함한다, 즉: 제1 주파수 값이 상부 임계 주파수 값(FH)을 초과할 때, 카운터(115)의 감산 카운터는 유효하고 1이 주파수 비교기(114)의 비교 결과로부터 감산되고; 제2 주파수 값이 상부 임계 주파수 값(FH)을 초과할 때, 카운터(115)의 감산 카운터는 유효하고 1이 주파수 비교기(114)의 비교 결과로부터 감산되고; 제3 주파수 값이 상부 임계 주파수 값(FH)을 초과할 때, 카운터(115)의 감산 카운터는 유효하고 1이 주파수 비교기(114)의 비교 결과로부터 감산되고; 제4 주파수 값이 상부 임계 주파수 값(FH)을 초과할 때, 카운터(115)의 감산 카운터는 유효하고 1이 주파수 비교기(114)의 비교 결과로부터 감산되고; 및 제5 주파수 값이 상부 임계 주파수 값(FH)을 초과할 때, 카운터(115)의 감산 카운터는 유효하고 1이 주파수 비교기(114)의 비교 결과로부터 감산된다. 그 결과, 총 카운터 값은 하부 임계 카운터 값(BIT[00]) 미만이어서, 최종 총 카운터 값은 하부 임계 카운터 값(BIT[00])으로 설정된다. 다른 반대 실시예에서, 전술된 초기 카운터 값(BIT[00]), 하부 임계 카운터 값(BIT[00]), 및 상부 임계 값(BIT[11])은 변치 않고, 5개의 주파수 값의 범위가 변경될 때, 초기 카운터 값(BIT[00])에 기초하여, 카운터(115)는 다음과 같이 시퀀스로 구현된 다음의 카운팅 단계를 포함하는데, 즉: 제1 주파수 값이 하부 임계 주파수 값(FL) 미만일 때, 카운터(115)의 가산 카운터는 유효하고 1이 주파수 비교기(114)의 비교 결과에 가산되고; 제2 주파수 값이 하부 임계 주파수 값(FL) 미만일 때, 카운터(115)의 가산 카운터는 유효하고 1이 주파수 비교기(114)의 비교 결과에 가산되고; 제3 주파수 값이 하부 임계 주파수 값(FL) 미만일 때, 카운터(115)의 가산 카운터는 유효하고 1이 주파수 비교기(114)의 비교 결과에 가산되고; 제4 주파수 값이 하부 임계 주파수 값(FL) 미만일 때, 카운터(115)의 가산 카운터는 유효하고 1이 주파수 비교기(114)의 비교 결과에 가산되고; 제5 주파수 값이 하부 임계 주파수 값(FL) 미만일 때, 카운터(115)의 가산 카운터는 유효하고 1이 주파수 비교기(114)의 비교 결과에 가산된다. 그 결과, 총 카운터 값은 상부 임계 카운터 값(BIT[11])을 초과하여서, 최종 총 카운터 값은 상부 임계 카운터 값(BIT[11])으로 설정된다.
도 9 및 도 10에 도시된 바와 같이, 일시적인 상태의 펄스신호(CLK1)의 주파수 값(F)은 미리 설정된 시간(TSET -A) 동안 구현되고, 카운터(115)로부터 총 카운터 값은 저장을 위해 레지스터(116)에 최종적으로 전달되고 인코딩/버닝된다. 미리 설정된 시간(TSET -B) 동안 온-타임(TON2)은 미리 설정된 시간(TSET -A) 동안 온-타임(TON1)에 대해 조절되고, 카운팅 주파수 값(F)에 대응하는 최종 총 카운터 값은 온-타임(TON2)을 조절하는 기초로서 사용된다. 온-타임(TON2)을 조절하는 것은 도 9에 도시된다. 도 9에 도시된 바와 같이, 온-타임 생성기(105c)는 고정된 전류 소스(110), 2개의 선택적인 보조 전류 소스(111 및 112), 제3 스위치(SW51), 및 커패시터(CT)를 주로 포함하고, 고정된 전류 소스(110)와 2개의 보조 전류 소스(111 및 112)에는 전력 공급 전압(VDD)을 통해 동작 전압이 제공된다. 고정된 전류 소스(110)로부터 출렬된 전류(I0)는 직접 커패시터(CT)의 일 단부에 있는 노드(NT)로 전달되어 커패시터(CT)를 연속적으로 충전하고, 커패시터(CT)의 다른 단부는 접지 단자(GND)와 연결된다. 나아가, 제4 스위치(SW61)는 보조 전류 소스(111)와 커패시터(CT)의 일 단부에 있는 노드(NT) 사이에 연결되고, 여기서 보조 전류 소스(111)로부터 출력된 전류(I1)는 제4 스위치(SW61)의 일 단부를 통해 수신되는 반면, 제4 스위치(SW61)의 제2 단부는 노드(NT)에 연결된다. 제4 스위치(SW61)의 제어 단부가 하이 레벨 신호를 수신할 때, 이 제4 스위치는 턴온되어, 커패시터(CT)는 노드(NT)에 있는 보조 전류 소스(111)로부터 출력되는 전류(I1)를 통해 충전될 수 있다. 유사하게, 제5 스위치(SW62)는 다른 보조 전류 소스(112)와 커패시터(CT)의 일 단부에 있는 노드(NT) 사이에 연결되고, 보조 전류 소스(112)로부터 출력되는 전류(I2)는 제5 스위치(SW62)의 제1 단부에 수신되는 반면, 제2 단부는 노드(NT)와 연결된다. 제5 스위치(SW62)의 제어 단부가 하이 레벨 신호를 수신할 때, 이 제5 스위치는 턴온되어서, 커패시터(CT)는 노드(NT)에 있는 보조 전류 소스(112)로부터 출력된 전류(I2)를 통해 충전될 수 있다. 제3 스위치(SW51)의 제1 단부는 노드(NT)와 연결되고, 제2 단부는 접지 단자(GND)에 연결되어서, 제3 스위치(SW51)는 커패시터(CT)와 병렬로 연결된다. 원숏 트리거(105b)에서 미리 설정된 시간(TSET -A) 동안 제어신호(SQ1)의 상승 에지에서 생성된 하이 레벨에서 일시적인 상태의 펄스신호(CLK1)는 제3 스위치(SW51)의 제어 단부에 입력되어서, 제3 스위치(SW51)는 턴온되고, 커패시터(CT)는 제3 스위치(SW51)가 턴온될 때 노드(NT)에서 방전되어서, 로우 레벨의 신호(SON1)가 제3 비교기(A3)의 출력단부에 의해 생성된다. 제어신호(SQ1)의 상승 에지 후에, 좁은 펄스를 갖는 하이 레벨의 일시적인 상태의 펄스신호(CLK1)가 다시 로우 레벨로 터닝하고, 고정된 전류 소스(110)가 노드(NT)에 있는 커패시터(CT)를 충전하기 시작한다. 대안적으로, 만약 제4 스위치(SW61)가 턴온되면, 보조 전류 소스(111)와 고정된 전류 소스(110)는 함께 노드(NT)에 있는 커패시터(CT)를 충전하고, 만약 제5 스위치(SW62)가 턴온되면, 보조 전류 소스(112)와 고정된 전류 소스(110)는 함께 커패시터(CT)를 충전한다. 온-타임 생성기(105c)는 온-타임(TON1)을 타이밍하기 위해 원숏 트리거(105b)에 의해 생성된 일시적인 상태의 펄스신호(CLK1)에 의해 트리거되고, 마스터 스위치(Q1)가 턴온될 때 온-타임(TON1) 동안 제3 비교기(A3)에 의해 생성된 신호(SON1)는 연속적으로 로우 레벨에 있다. 커패시터(CT)가 온-타임(TON1) 동안 충전되는 동안, 커패시터(CT)의 노드(NT)에서의 전압은 제3 기준전압(VP)을 초과하고, 온-타임(TON1)이 종료된 후, 제3 비교기(A3)로부터 출력된 신호(SON1)는 오프-시간(TOFF1) 동안 하이 레벨로 변환되고 나서, 신호(SON1)는 RS 트리거(105a)의 리셋 단부(R)에 입력되어 RS 트리거(105a)를 휴지시킨다. 출력단부(Q)에서 생성된 제어신호(SQ1)는 오프-시간(TOFF1) 동안 하이 레벨로부터 로우 레벨로 강하할 수 있고, 이후 마스터 스위치(Q1)는 턴오프된다. 검출전압(DE)이 마스터 스위치(Q1)의 제1 온-오프 기간 후에도 여전히 제1 기준전압(VREF) 미만인 경우, 제2 온-오프 기간은 마스터 스위치(Q1)에 대해 구현되고, 동작은 미리 설정된 시간(TSET -A)이 종료될 때 검출전압(DE)이 제1 기준전압(VREF)을 초과할 때까지 반복된다. 이러한 온-오프 모드에서, 마스터 스위치(Q1)가 온-타임(TON1) 동안 턴온되고, 오프-시간(TOFF1) 동안 턴오프되는 동작은 전체 미리 설정된 시간(TSET -A) 동안 다수회 반복된다.
미리 설정된 시간(TSET -B) 동안 제어신호(SQ2)와 제어신호(SQ2)의 상승 에지에서 좁은 펄스를 갖는 하이 레벨의 신호(CLK2)는 미리 설정된 시간(TSET -A) 동안 카운터(115)의 총 카운터 값에 기초하여 제2 제어기(105)로부터 생성된다. 미리 설정된 시간(TSET -A) 동안 온-오프 주파수 값(f)이 너무 낮고, 변압기(T)가 사운드를 만들 때, 카운터(115)의 최종 총 카운터 값이 레지스터(116)에 저장된 미리 설정된 초기 카운터 값을 초과한다. 레지스터(116)에 의해 기록된 바이너리 코드 요소는 제4 스위치(SW61)와 제5 스위치(SW62)는 턴온 또는 턴오프 제어하고, 온-오프 주파수 값(f)이 너무 낮고 총 카운터 값이 초기 카운터 값을 초과할 때, 예를 들어, 총 카운터 값이 비트(BIT[01]) 또는 비트(BIT[11])일 때, 총 카운터 값은 초기 카운터 값의 코드 요소(BIT[00])를 초과한다.
전술된 바와 같이, 총 카운터 값(BIT[01])은 제4 스위치(SW61)와 제5 스위치(SW62)의 제어신호로 사용되고, 여기서 제4 스위치(SW61)의 온/오프 상태는 상대적으로 하이 비트의 0을 통해 턴온되고, 제5 스위치(SW62)는 상대적으로 로우 비트의 1을 통해 턴온된다. 나아가, 총 카운터 값(BIT[11])은 제4 스위치(SW61)와 제5 스위치(SW62)의 제어신호로 사용되고, 여기서 제4 스위치(SW61)는 상대적으로 하이 비트의 1을 통해 턴온되고, 제5 스위치(SW62)는 상대적으로 로우 비트의 1을 통해 턴온된다. 온-타임 생성기(105c)의 개략도는 일 예로서 도 9에 예시되지만, 디코더에 의해 미리 디코딩된 레지스터의 제어신호 데이터에 의해 이후 디코딩 신호의 그룹을 통해 대응하는 스위치를 턴온 또는 턴오프하는 이 기술 분야에 잘 알려진 다른 내용도 또한 구현될 수 있다.
검출전압(DE)이 미리 설정된 시간(TSET -B) 동안 제1 기준전압(VREF) 미만일 때, 및 일시적인 상태의 펄스신호(CLK2)가 미리 설정된 시간(TSET -B) 동안 제어신호(SQ2)의 상승 에지에 의해 트리거된 좁은 펄스를 갖는 하이 레벨에 있어서 제3 스위치(SW51)가 턴온될 때, 커패시터(CT)는 제3 스위치(SW51)를 통해 노드(NT)에서 방전되어서, 로우 레벨의 신호(SON2)는 제3 비교기(A3)의 출력단부에 생성된다. 제어신호(SQ2)의 상승 에지 후, 좁은 펄스를 갖는 하이 레벨의 일시적인 상태의 펄스신호(CLK2)는 다시 로우 레벨로 강하하고, 고정된 전류 소스(110)는 노드(NT)에 있는 커패시터(CT)를 충전하기 시작한다. 대안적으로, 제4 스위치(SW61)가 턴온된 경우, 보조 전류 소스(111)와 고정된 전류 소스(110)는 함께 커패시터(CT)를 충전하고, 제5 스위치(SW62)가 턴온된 경우, 보조 전류 소스(112)와 고정된 전류 소스(110)는 함께 커패시터(CT)를 충전한다. 제4 스위치(SW61)는 턴오프되도록 제어되고, 제5 스위치(SW62)는 레지스터(116)의 총 카운터 값(BIT[01])에 의해 턴온되어서, 보조 전류 소스(112)로부터 출력된 전류(I2)와 고정된 전류 소스(110)로부터 출력된 전류(I0)는 커패시터(CT)의 일 단부에서 노드(NT)로 직접 전달되어 커패시터(CT)를 충전한다. 그 결과, 충전 속도는 단일 전류(I0)에서보다 전류(I0 및 I2)의 조합에서 상대적으로 신속하므로, 커패시터(CT)가 미리 설정된 시간(TSET -A)에서보다 미리 설정된 시간(TSET -B)에서 신속히 완전히 충전된다. 유사하게, 제4 스위치(SW61)와 제5 스위치(SW62)는 레지스터(116)의 총 카운터 값(BIT[11])에 의해 턴온되도록 제어되고, 보조 전류 소스(111)로부터 출력되는 전류(I1), 보조 전류 소스(112)로부터 출력되는 전류(I2), 및 고정된 전류 소스(110)로부터 출력되는 전류(I0)는 커패시터(CT)의 일 단부에서 노드(NT)로 직접 전달되어 커패시터(CT)를 충전한다. 그 결과, 충전 속도는 단일 전류(I0)에서보다 전류(I0, I1 및 I2)의 조합에서 상대적으로 신속하여서, 커패시터(CT)가 미리 설정된 시간(TSET -A)에서보다 미리 설정된 시간(TSET -B)에서 신속히 완전히 충전될 수 있다. 온-타임 생성기(105c)는 온-타임(TON2)을 타이밍하기 위해 원숏 트리거(105b)에 의해 생성된 일시적인 상태의 펄스신호(CLK2)에 의해 트리거되고, 제3 비교기(A3)에 의해 생성된 신호(SON2)는 마스터 스위치(Q1)가 턴온될 때 온-타임(TON2) 동안 연속적으로 로우 레벨에 있다. 커패시터(CT)가 턴온 시간(TON2) 동안 연속적으로 충전되는 동안, 커패시터(CT)의 전압은 제3 기준전압(VP)을 초과하기 시작한다. 턴온 시간(TON2)이 종료된 후, 신호(SON2)는 턴오프 시간(TOFF2) 동안 하이 레벨로 변환되고, RS 트리거(105a)를 리셋하도록 리셋 단부(R)에 더 입력되어, 출력단부(Q)에 의해 생성된 제어신호(SQ2)는 턴오프 시간(TOFF2) 동안 하이 레벨로부터 로우 레벨로 다시 강하하고, 이후 마스터 스위치(Q1)가 턴오프된다. 마스터 스위치(Q1)의 검출전압(DE)이 제1 온-오프 기간 후에도 여전히 제1 기준전압(VREF) 미만인 경우, 제2 온-오프 기간은 마스터 스위치(Q1)에 대해 구현되고, 동작은 미리 설정된 시간(TSET -B)이 종료된 후에도 검출전압(DE)이 제1 기준전압(VREF)을 초과할 때까지 반복된다. 온-오프 모드에서, 마스터 스위치(Q1)가 온-타임(TON2)에서 턴온되고 오프- 시간(TOFF2)에서 턴오프되는 동작은 전체 미리 설정된 시간(TSET -B)에 다수회 반복될 수 있다.
전술된 바와 같이, 전류 소스(111) 및/또는 전류 소스(112)는 미리 설정된 시간(TSET -A)에는 제공되지 않으나, 전류 소스(111) 및/또는 전류 소스(112)는 미리 설정된 시간(TSET -B)에 제공된다. 그 결과, 커패시터(CT)의 충전 속도는 미리 설정된 시간(TSET -B)의 온-타임(TON2) 동안 총 전류가 더 크기 때문에 상대적으로 신속하여, 노드(NT)에서의 전압이 제3 기준전압(VP)을 초과하는 시간이 더 짧아서 온-타임(TON2)이 온-타임(TON1)보다 더 짧다. 마스터 스위치(Q1)의 온-오프 주파수 값(f)이 온-타임(TON)이 증가할 때 감소되고, 온-타임(TON)이 감소할 때 증가되는 것을 고려한다. 그리하여, 부하(18)가 가벼운 부하 또는 빈 부하일 때, 온-타임(TON1)에서 온-오프 주파수 값(f)은 온-타임(TON2)이 감소될 때 증가되고, 그리하여 변압기(T)는 사운드를 만드는 것이 방지될 수 있다.
실제로, 온-타임(TON1)과 턴온 시간(TON2)의 상대적인 양은 카운터(115)의 초기 카운터 값과 밀접하게 연관된다. 예를 들어, 미리 설정된 시간(TSET -A)에서 카운터(115)의 초기 카운터 값이 BIT[01] 또는 BIT[10]이고, 제4 스위치(SW61)와 제5 스위치(SW62) 중 하나의 스위치는 턴온되고 다른 스위치는 턴오프되면, 이후 커패시터(CT)는 온-타임(TON1)에서 고정된 전류 소스(110)의 전류(I0)와 함께, 보조 전류 소스(112)로부터 출력된 전류(I2), 또는 보조 전류 소스(111)로부터 출력된 전류(I1)에 의해, 즉, 총 충전 전류는 (I1+I0) 또는 (I2+I0)에 의해 충전된다. 초기 카운터 값, 예를 들어, BIT[01]에 기초하여, 카운터(115)는 다음과 같이 상이한 주파수 값으로 다음의 카운팅 단계에 따라 동작된다, 즉: 제1 주파수 값이 상부 임계 주파수 값(FH)을 초과할 때, 카운터(115)의 감산 카운터는 유효하고 1이 주파수 비교기(114)의 비교 결과로부터 감산되고; 제2 주파수 값이 하부 임계 주파수 값(FL) 미만일 때, 카운터(115)의 가산 카운터가 유효하고 1이 주파수 비교기(114)의 비교 결과에 가산되고; 제3 주파수 값이 상부 임계 주파수 값(FH)을 초과할 때, 카운터(115)의 감산 카운터는 유효하고 1이 주파수 비교기(114)의 비교 결과로부터 감산되고; 제4 주파수 값은 하부 임계 주파수 값(FL) 미만일 때, 카운터(115)의 가산 카운터는 유효하고 1이 주파수 비교기(114)의 비교 결과에 가산되고; 및 제5 주파수 값이 상부 임계 주파수 값(FH)을 초과할 때, 카운터(115)의 감산 카운터는 유효하고 1은 주파수 비교기(114)의 비교 결과로부터 감산된다. 최종 카운터 값은 BIT[00]이고 커패시터(CT)의 총 충전 전류가 턴온 시간(TON2)에서 I0일 때, 온-타임(TON2)에서 커패시터(CT)의 총 충전 시간은 온-타임(TON1)에서의 것을 초과하고, 다시 말해, 온-타임(TON2)은 온-타임(TON1)을 초과하도록 조절되어서 온-오프 주파수 값(f)은 미리 설정된 시간(TSET -A)에서의 큰 값으로부터 미리 설정된 시간(TSET -B)에서의 작은 값으로 조절될 수 있다.
요약하면, 제2차 권선의 제2 제어기(105)의 제어신호(SQ1)는 도 10에 도시된 바와 같이 미리 설정된 시간(TSET -A)에서 커플링 소자(106)를 통해 제1차 권선의 제1 제어기(104)로 전달되어서, 제1 제어기(104)에 의해 생성된 제1 펄스신호(S1)가 온-오프 기간에서 온-타임(TON1) 동안 마스터 스위치(Q1)를 턴온 제어하도록 인에이블된다. 도 10에서 도시된 바와 같이, 제2차 권선의 제2 제어기(105)의 제어신호(SQ2)는 미리 설정된 시간(TSET -B)에서 커플링 소자(106)를 통해 제1차 권선의 제1 제어기(104)로 전달되어서, 제1 제어기(104)에 의해 생성된 제1 펄스신호(S1)가 온-오프 기간에서 온-타임(TON2) 동안 마스터 스위치(Q1)를 턴온 제어하도록 인에이블된다. 미리 설정된 시간(TSET -A)에서 카운터(115)에 의해 제어신호(SQ1)의 상승 에지에 의해 트리거된 CLK1의 주파수 값(f)의 수를 계산하는 것에 의해 획득된 최종 총 카운터 값이 초기 카운터 값을 초과할 때, 미리 설정된 시간(TSET-B) 동안 온-타임(TON2)은 온-타임(TON1) 미만이다. 그 역도 또한 같은데, 즉, 최종 총 카운터 값이 초기 카운터 값 미만일 때, 미리 설정된 시간(TSET -B) 동안 온-타임(TON2)은 온-타임(TON1)을 초과한다. 최종 총 카운터 값이 초기 카운터 값과 같을 때, 미리 설정된 시간(TSET -B) 동안 온-타임(TON2)은 온-타임(TON1)과 같다. 그 이유는 검출전압(DE)이 제1 기준전압(VREF) 미만일 때, 총 카운터 값이 한번 업데이트될 수 있고, 스위치(SW61)와 스위치(SW62)가 턴온될지 여부는 총 카운터 값에서 코드 요소에 의해 직접 결정되고, 그리하여, 검출전압(DE)이 나중 시간에 제1 기준전압(VREF) 미만일 때, 온-타임은 이전의 시간의 총 카운터 값에 의해 결정된다. 본 발명에서는, 이 코드 요소는 2 비트만을 포함하고, 2개의 여분의 보조 전류 소스(111 및 112)가 예를 들어 제공되는데, 실제 토폴로지에서는, 초기 카운터 값, 상부 임계 카운터 값, 및 하부 임계 카운터 값은 2 비트의 2 비트 코드 요소만으로 제한되지 않고, 보조 전류 소스의 수는 단 2개의 전류로만 제한되지 않는다.
상기 실시예는 마스터 스위치(Q1)를 스위치온/스위칭오프 구동하는 제1 펄스신호(S1)를 사용하고 동기 스위치(Q2)를 스위치온/스위칭오프 구동하는 제2 펄스신호(S2)를 사용하는 전압 컨버터의 구조와 동작 메커니즘을 설명한다.
도 11에 도시된 대안적인 실시예에서, 변압기(T)의 제2차 권선(LS)의 제2 단부와 동기 스위치(Q2)의 제1 단부의 공통 노드에서의 샘플링 전압(VSAM)은 제2 펄스신호(S2)의 논리 상태를 결정하기 위한 기준값으로 사용된다. 그리하여, 동기 스위치(Q2)의 오프-시간과 온-타임이 제어될 수 있다. 제2 제어기(105)는 구동 모듈(120)을 더 포함하고, 샘플링 전압(VSAM)과 제어신호(SQ)는 구동 모듈(120)에 입력되고, 구동 모듈(120)에 의해 생성되어 제2 펄스신호(S2)로 취해지는 신호(SR_GATE)는 동기 스위치(Q2)의 게이트에 전달된다. 구동 모듈(120)은 변압기(T)의 제2차 권선(LS)과 동기 스위치(Q2)의 공통 노드에서 샘플링 전압(VSAM)을 검출하도록 적응되고, 이 샘플링 전압은 마스터 스위치(Q1)가 제1 펄스신호(S1)에 의해 턴온될 때 양(positive)의 전압이다. 그러나, 마스터 스위치(Q1)가 제1 펄스신호(S1)에 의해 턴오프될 때에는, 변압기(T)의 권선이 반대 극성이어서, 변압기(T)의 제2차 권선(LS)과 동기 스위치(Q2)의 공통 노드에서의 전위는 음(negative)이 된다. 샘플링 전압(VSAM)이 제1 미리 설정된 임계전압(VZD1) 미만일 때, 구동 모듈(120)에 의해 생성되는 제2 펄스신호(S2)는 제2 논리 상태(예를 들어 로우 레벨)로부터 제1 논리 상태(예를 들어 하이 레벨)로 변환되고 나서, 동기 스위치(Q2)가 턴온된다. 동기 스위치(Q2)가 턴온될 때, 변압기(T)의 제2차 권선(LS)과 동기 스위치(Q2)의 공통 노드에서의 전위는 음의 값으로부터 점차적으로 증가된다. 변압기(T)의 누설 인덕턴스와 스위치 트랜지스터의 기생 커패시턴스로 인해, 전압의 기생 발진이 발생하는데, 즉, 전압이 시간에 따라 증가하고 감소하지만, 총 전압은 증가되고, 또 변압기(T)의 제2차 권선(LS)과 동기 스위치(Q2)의 공통 노드에서의 전압이 제2 미리 설정된 임계전압(VZD2)보다 클 때까지, 제2 펄스신호(S2)는 제1 논리 상태(하이 레벨)로부터 제2 논리 상태(로우 레벨)로 터닝되고 나서, 동기 스위치(Q2)는 턴오프된다. 도 11에 도시된 구동 모듈(120)은 또한 도 1, 도 3, 도 4, 도 6c, 도 7a, 도 7c 및 도 9에 도시된 실시예에도 적용가능하다. 나아가, 도 11에 도시된 바와 같이, 샘플링 전압(VSAM)과 RS 트리거(105a)에 의해 생성된 제어신호(SQ)만이 제2 제어기(105)에 입력되지만, 제어신호(SQ)는 또한 도 6a 및 도 7a에 도시된 바와 같이 제2 제어기(105)의 전송 인터페이스(TX1+)에 의해 생성된 신호 또는 제1 펄스신호(S1)로 대체될 수도 있다.
도 12a에 도시된 바와 같이, 구동 모듈(120)은 제1 센싱 비교기(121a)와 제2 센싱 비교기(121b)를 포함하고, 여기서 제1 센싱 비교기(121a)의 반전 입력단자와 제2 센싱 비교기(121b)의 비-반전 입력단자는 변압기(T)의 제2차 권선(LS)과 동기 스위치(Q2)의 공통 노드에 커플링되어 샘플링 전압(VSAM)을 센싱한다. 나아가, 제1 임계전압(VZD1)은 제1 센싱 비교기(121a)의 비-반전 입력단자에 입력되고, 제2 임계전압(VZD2)은 제2 센싱 비교기(121b)의 반전 입력단자에 입력된다. 대안적으로, 저항기 또는 전압 팔로워(follower)와 같은 다른 선택적 소자들이 제1 센싱 비교기(121a)의 반전 단부와 노드 사이에 및/또는 제2 센싱 비교기(121b)와 노드 사이에 연결되어, 추가된 소자(미도시)를 통해 공통 노드에서 샘플 전압(VSAM)이 캡처될 수 있다.
도 12a에 도시된 바와 같이, 제1 센싱 비교기(121a)로부터 출력된 비교 결과(S_COM1)는 제1 AND 게이트(AND1)의 제2 입력단부에 입력되고, 제1 RS 트리거(122)의 출력단부(Q)로부터 출력된 신호(SM)는 제1 AND 게이트(AND1)의 제1 입력단부에 입력된다(여기서 RS 트리거의 포트(Q)는 출력단부로 한정되고, 포트(QN)는 비-단부(Q) 또는 상보 출력단부로 한정된다).
도 12a에 도시된 바와 같이, 제2 센싱 비교기(121a)로부터 출력된 비교 결과(S_COM2)는 제2 AND 게이트(AND1)의 제2 입력단부에 입력되고, 제어신호(SQ)의 역 위상신호는 제2 AND 게이트(AND2)의 제1 입력단부에 입력된다. 이 실시예에서, 제어신호(SQ)는 또한 제2 제어기(105)의 전송 인터페이스(TX1+)에 의해 생성된 신호 또는 제1 펄스신호(S1)로 대체될 수도 있고, 이는 위상 인버터(123)를 통해 위상 반전을 받을 수 있고 제2 AND 게이트(AND2)의 제1 입력단부에 더 입력된다.
도 12a에 도시된 바와 같이, 제어신호(SQ)는 제1 RS 트리거(122)의 설정 단부(S)에 입력되고, 제2 RS 트리거(124)에 의해 생성된 제2 펄스신호(S2)의 시간 지연신호는 제1 RS 트리거(122)의 리셋 단부(R)에 입력된다. 구체적으로, 전송 인터페이스(TX1+)에 의해 생성된 신호 또는 제1 펄스신호(S1)는 제어신호(SQ)로 대체될 수 있고, 제1 RS 트리거(122)의 설정 단부(S)에 입력되고, 이 신호가 하이 레벨의 논리 상태에 있을 때, 제2 RS 트리거(124)로부터 출력된 제2 펄스신호(S2)는 시간 지연 유닛(125)에 의해 약간 지연되고, 제1 RS 트리거(122)의 리셋 단부(R)에 더 입력된다. 이 순간에, 하이 레벨의 제2 펄스신호(S2)가 지연된 후 하이 레벨의 리셋 신호가 제1 RS 트리거(122)의 리셋 단부(R)에 수신된다. 나아가, 제1 AND 게이트(AND1)의 출력단부는 제2 RS 트리거(124)의 설정 단부(S)와 연결되고, 제2 AND 게이트(AND2)의 출력단부는 대응하여 제2 RS 트리거(124)의 리셋 단부(R)와 연결된다.
도 12b는 도 12a에 도시된 바와 같은 구동 모듈(120)의 동작 메커니즘에 대응하는 여러 펄스 파형을 도시한다. 예를 들어, 각 온-오프 기간에서, 검출전압(즉, VFB 또는 VCS)이 제1 기준전압(VREF)보다 더 낮고, 제2 제어기(105)가 (순간(T1)에서) 마스터 스위치(Q1)를 턴온하면, 제어신호(SQ)는 하이 레벨로 변환된다. 그 결과, 제1 펄스신호(S1)는 하이 레벨로부터 로우 레벨로 터닝되고, 제어신호(SQ)의 하이 레벨에서 동기화되는 것으로 인해, 제1 RS 트리거(122)는 출력단부(Q)로부터 출력된 신호(SM)를 로우 레벨로부터 하이 레벨로 변환한다. 온-타임(TON)이 (순간(T2)에서) 종료될 때, 제어신호(SQ)는 로우 레벨로 변환된다. 그 결과, 제1 펄스신호(S1)는 로우 레벨로 변환되어서, 마스터 스위치(Q1)는 턴오프되고, 변압기(T)의 제2차 권선(LS)의 제2 단부와 동기 스위치(Q2)의 제1 단부의 공통 노드의 전위는 반대 극성으로 되어, 이에 전위가 신속히 감소되고 (예를 들어, 음의 값으로 감소되고), 이 전위가 제1 임계전압(VZD1)보다 더 낮을 때, 제1 센싱 비교기(121a)의 비교 결과(S_COM1)는 하이 레벨에 있다(그러나, 노드의 전위는 제1 임계전압(VZD1)보다 더 크도록 신속히 복구될 수 있어서, 이에 비교 결과(S_COM1)는 다시 로우 레벨에 있을 수 있다). T1 내지 T2의 기간에서, 제2 RS 트리거(124)의 출력단부(Q)로부터 출력된 신호(SR_GATE)(또는 제2 펄스신호(S2))가 로우 레벨에 있을 때, 제2 RS 트리거(124)의 출력단부(QN)로부터 출력된 제2 펄스신호(S2)의 상보신호는 하이 레벨에 있다. 순간(T2)에, 비교 결과(S_COM1)가 하이 레벨에 있을 때, 제1 AND 게이트(AND1)의 제1 입력단부와 제2 입력단부는 모두 하이 레벨에 있다. 그 결과, 제1 AND 게이트(AND1)의 출력 결과는 하이 레벨에 있고, 이에 제2 RS 트리거(124)는 로우 레벨로부터 하이 레벨로 터닝된 SR_GATE를 출력단부(Q)로부터 출력하고, 동기 스위치(Q2)는 변압기(T)의 제2차 권선(LS)을 통해 흐르는 전류를 생성하도록 턴온된다. 하이 레벨의 SR_GATE 신호는 순간(T2)에서 시간 지연 유닛(125)에 의해 지연된 후 하이 레벨의 시간 지연신호(SD)를 생성하고, 이 시간 지연신호는 제1 RS 트리거(122)의 리셋 단부(R)에 입력된다. 다시 말해, 신호(SR_GATE)는 (순간(T2)에서) 하이 레벨로 변환될 때, 하이 레벨의 신호(SR_GATE)는 미리 설정된 시간 지연을 받고 나서 하이 레벨의 신호(SD)가 생성되어 제1 RS 트리거(122)의 리셋 단부(R)에 입력되고, 제1 RS 트리거(122)로부터 출력된 신호(SM)는 시간 지연신호(SD)가 하이 레벨에 있을 때 하이 레벨로부터 로우 레벨로 터닝된다.
나아가, 도 12b 및 도 11에 도시된 바와 같이, 동기 스위치(Q2)가 순간(T2)에서 턴온될 때 변압기(T)에 저장된 에너지가 점차적으로 감소되면서, 제2차 권선(LS)의 전류도 또한 점차적으로 감소되어서, 변압기(T)의 제2차 권선(LS)의 제2 단부와 동기 스위치(Q2)의 제1 단부의 공통 노드에서의 전위가 최소 음의 값으로부터 점차적으로 증가된다. 노드의 전위가 (순간(T3)에서) 제2 임계전압(VZD2)을 초과할 때, 제2 센싱 비교기(121b)의 비교 결과(S_COM2)는 하이 레벨에 있다. 그러나, 기생 발진으로 인해, 변압기(T)의 제2차 권선(LS)과 동기 스위치(Q2)의 공통 노드의 전위는 제2 임계전압(VZD2)과 제1 임계전압(VZD1)보다 일시적으로 더 낮아져서, 이에 순간(T3)에서 제1 센싱 비교기(121a)의 비교 결과(S_COM1)는 일시적으로 하이 레벨 상태에 있고, 제2 센싱 비교기(121b)의 비교 결과(S_COM2)는 로우 레벨 상태에 있다. 비교 결과(S_COM2)가 순간(T3)에 하이 레벨에 있을 때, 제2 AND 게이트(AND2)의 제1 입력단부와 제2 입력단부는 모두 하이 레벨에 있어서, 이에 제2 AND 게이트(AND2)의 출력 신호는 (순간(T3)에서) 하이 레벨에 있고, 그리하여 출력된 제2 RS 트리거(124)의 출력단부(Q)로부터 출력된 SR_GATE 신호가 순간(T3) 부근에서 하이 레벨로부터 로우 레벨로 변환되고 동기 스위치(Q2)가 턴오프된다. 도 12b에 도시된 바와 같이, T3 내지 T4의 시간은 DCM 모드에서 데드 존(dead zone)인데, 이 데드 존에서는 제어신호(SQ), 제1 펄스신호(S1), 및 SR_GATE 신호(또는 제2 펄스신호(S2))는 모두 로우 레벨에 있고, 마스터 스위치(Q1)와 동기 스위치(Q2)는 모두 이 순간에 턴오프된다. 검출전압(VFB 또는 VCS)이 제1 기준전압(VREF)보다 여전히 더 낮은 경우, 제2 제어기(105)는 마스터 스위치(Q1)를 다시 턴온하고, T1 내지 T4의 기간 동안의 동작이 검출전압이 예상된 값을 충족할 때까지 반복된다. DCM 모드에 비해 CCM 모드는 이 데드 존을 갖지 않고, 그 밖에 CCM 모드의 구동 모듈(120)의 동작 메커니즘은 일반적으로 DCM의 동작과 유사하다.
도 12c에 있는 회로도는 도 12a의 회로도와 약간 상이하다. 도 12c에 도시된 바와 같이, 제1 AND 게이트(AND1)에는, 제1 AND 게이트(AND1)의 제2 입력단부에 입력된 제1 센싱 비교기(121a)로부터 나오는 비교 결과(S_COM1), 제1 AND 게이트(AND1)의 제1 입력단부에 입력되는 제1 RS 트리거(122)의 출력단부(Q)로부터 출력되는 신호(SM)(여기서 RS 트리거(122)의 포트(Q)는 출력단부로 한정되고, 포트(QN)는 비-단부(Q) 또는 상보 출력단부로 한정된다), 및 제1 AND 게이트(AND1)의 제3 입력단부에 입력되는 제2 RS 트리거(124)의 출력단부(Q)에 의해 생성되는 제2 펄스신호(S2)(또는 SR_GATE 신호)의 상보신호를 포함하는 3개의 입력신호가 제공된다. 제2 펄스신호(S2)의 상보신호는 제2 RS 트리거(124)의 출력단부(QN)(즉, 비-단부(Q) 또는 상보 출력단부)로부터 직접 캡처될 수 있다.
나아가, 도 12c에 도시된 바와 같이, 제2 AND 게이트(AND2)에는, 제2 AND 게이트(AND2)의 제2 입력단부에 입력되는 제2 센싱 비교기(121b)로부터 출력되는 비교 결과(S_COM2), 제2 AND 게이트(AND2)의 제3 입력단부에 입력되는 제2 RS 트리거(124)의 출력단부(Q)로부터 출력되는 제2 펄스신호(S2), 및 제2 AND 게이트(AND2)의 제1 단부에 입력되는 제어신호(SQ)의 역 위상신호를 포함하는 3개의 입력신호가 제공되고, 여기서 제어신호(SQ)는 위상 인버터(123)를 통해 위상 반전을 받고, 제2 AND 게이트(AND2)의 제1 입력단부에 더 입력된다.
도 12a와는 상이하게, 도 12c에 도시된 바와 같이, 제2 RS 트리거(124)에 의해 생성된 SR_GATE 신호(또는 제2 펄스신호(S2))의 (출력단부(QN) 또는 상보 출력단부에서 캡처된) 상보신호는 시간 지연 유닛(127)을 통과한 후 제1 AND 게이트(AND1)의 제3 입력단부에 입력되는데, 즉, 제2 펄스신호(S2)의 상보신호가 하이 레벨로 변환되고 미리 설정된 시간 지연으로 지연된 후, 이 상보신호는 제1 AND 게이트(AND1)의 제3 입력단부에 입력된다. 유사하게, 도 12c에 도시된 바와 같이, 제2 RS 트리거(124)의 출력단부(Q)로부터 출력되는 신호(SR_GATE)(또는 제2 펄스신호(S2))는 시간 지연 유닛(128)에 의해 지연된 후 제2 AND 게이트(AND2)의 제3 입력단부에 전달되는데, 즉, 신호(SR_GATE)가 하이 레벨로 변환되고 미리 설정된 시간으로 지연된 후, 이 신호는 제2 AND 게이트(AND2)의 제3 입력단부에 입력된다.
도 12c에 도시된 구동 모듈(120)의 동작 메커니즘은 다음과 같이 설명된다: 각 온-오프 기간에서, 검출전압(VFB 또는 VCS)이 제1 기준전압(VREF)보다 낮을 때, 제2 제어기(105)는 (순간(T1)에서) 마스터 스위치(Q1)를 턴온하고, 제어신호(SQ)는 하이 레벨로 변환되는데, 즉, 제1 펄스신호(S1)는 로우 레벨로부터 하이 레벨로 터닝되고, 이에 마스터 스위치(Q1)가 턴온된다. 제1 RS 트리거(122)는 하이 레벨의 신호(SQ)를 제어하고 나서, 출력단부(Q)로부터 출력되는 신호(SM)는 로우 레벨로부터 하이 레벨로 변환된다. 제어신호(SQ)는 미리 설정된 온-타임(TON)이 (순간(T2)에서) 종료되는 순간에 로우 레벨로 변환되고, 그리하여 제1 펄스신호(S1)는 하이 레벨로부터 로우 레벨로 변환되고, 이는 마스터 스위치(Q1)를 턴오프한다. 변압기(T)의 제2차 권선(LS)의 제2 단부와 동기 스위치(Q2)의 제1 단부의 공통 노드의 전위의 극성이 역전되기 때문에, 전위가 신속히 감소된다. 전위가 제1 임계전압(VZD1)보다 낮을 때, 제1 센싱 비교기(121a)의 비교 결과(S_COM1)는 하이 레벨에 있다(노드의 전위는 제1 임계전압(VZD1)보다 더 클 때까지 신속히 복구될 수 있고, 이후 비교 결과(S_COM1)는 로우 레벨로 강하한다). T1 내지 T2의 기간에서, 제2 RS 트리거(124)의 출력단부(Q)로부터 출력되는 신호(SR_GATE)(또는 제2 펄스신호(S2))는 로우 레벨에 있어서, 출력단부(QN)로부터 출력되는 제2 펄스신호(S2)의 상보신호는 하이 레벨에 있고, 이 상보신호는 시간 지연 유닛(127)에 의해 지연되고 나서, 제1 AND 게이트(AND1)의 제3 입력단부에 입력된다. 순간(T2)에서 비교 결과 신호(S_COM1)가 하이 레벨에 있을 때, 제1 AND 게이트(AND1)의 3개의 입력신호는 모두 하이 레벨에 있어서, 제1 AND 게이트(AND1)의 출력 결과는 하이 레벨에 있고, 이에 제2 RS 트리거(124)는 순간(T2)에서 출력단부(Q)로부터 출력되는 SR_GATE 신호를 로우 레벨로부터 하이 레벨로 터닝하도록 설정되고, 동기 스위치(Q2)는 제2차 권선(LS)을 통해 흐르는 전류를 생성하도록 턴온된다. 순간(T2)에서, 하이 레벨의 SR_GATE 신호가 시간 지연 유닛(125)에 의해 지연된 후 생성된 시간 지연신호(SD)는 제1 RS 트리거(122)의 리셋 단부(R)에 입력된다. SR_GATE 신호가 (순간(T2)에서) 하이 레벨로 변환되고 미리 설정된 시간 지연으로 지연된 후, 시간 지연신호(SD)가 하이 레벨에 있을 때, 이 시간 지연신호는 제1 RS 트리거(122)의 리셋 단부(R)에 입력되고, 이후 제1 RS 트리거(122)로부터 출력되는 신호(SM)는 하이 레벨로부터 로우 레벨로 변환된다.
도 12c에 도시된 바와 같이, 동기 스위치(Q2)는 순간(T2)에서 턴온될 때, 제2차 권선(LS)의 전류는 감소되고, 그리하여 변압기(T)의 제2차 권선(LS)의 제2 단부와 동기 스위치(Q2)의 제1 단부의 공통 노드의 전위가 최소 음의 값으로부터 점차적으로 증가된다. 공통 노드의 전위가 (순간(T3)에서) 제2 임계전압(VZD2)을 초과하면, 제2 센싱 비교기(121b)로부터 나오는 비교 결과 신호(S_COM2)는 하이 레벨에 있다. 기생 발진으로 인해, 변압기(T)의 제2차 권선(LS)과 동기 스위치(Q2)의 공통 노드의 전위는 제2 임계전압(VZD2)과 제1 임계전압(VZD1)보다 일시적으로 더 낮아서, 제1 센싱 비교기(121a)의 비교 결과 신호(S_COM1)는 순간(T3)에서 일시적으로 하이 레벨 상태에 있고, 제2 센싱 비교기(121b)의 비교 결과 신호(S_COM2)는 순간(T3)에서 일시적으로 로우 레벨 상태에 있다. 나아가, 시간 지연 유닛(128)을 통과한 후, 제2 RS 트리거(124)의 출력단부(Q)로부터 출력되는 하이 레벨의 SR_GATE 신호는 제2 AND 게이트(AND2)의 제3 입력단부로 전달된다(이 SR_GATE 신호는 순간(T2)에서 하이 레벨로 변환된다). 제어신호(SQ)가 위상 인버터(123)를 통과하고 나서 제2 AND 게이트(AND2)에 입력된 후 획득된 역 위상신호도 또한 하이 레벨에 있다(이 제어신호(SQ)의 역 위상신호는 순간(T2)에서 하이 레벨로 변환된다). 그리하여 제2 AND 게이트(AND2)의 3개의 입력신호는 모두 하이 레벨에 있어서, 이에 따라 제2 AND 게이트(AND2)의 출력 결과는 (순간(T3)에서) 하이 레벨에 있고, 이에 제2 RS 트리거(124)가 리셋되고, 제2 RS 트리거(124)의 출력단부(Q)로부터 출력된 SR-GATE 신호는 순간(T3)에서 하이 레벨로부터 로우 레벨로 터닝되어, 동기 스위치(Q2)를 턴오프한다. DCM 모드에서, T3 내지 T4의 기간은 데드 존인데, 이 데드 존에서는, 제어신호(SQ), 제1 펄스신호(S1), 및 SR_GATE 신호(또는 제2 펄스신호(S2))는 모두 로우 레벨에 있어서, 그리하여 마스터 스위치(Q1)와 동기 스위치(Q2)가 모두 턴오프되고; 검출전압(VFB 또는 VCS)이 제1 기준전압(VREF)보다 여전히 더 낮은 경우, 제2 제어기(105)는 마스터 스위치(Q1)를 다시 턴온하고, T1 내지 T4의 동작이 검출전압이 예상된 값을 충족할 때까지 반복된다. DCM에 대응하는 CCM 모드에서는 이 데드 존이 회피되고, 그 밖에 구동 모듈(120)의 동작 메커니즘은 일반적으로 DCM와 유사하다.
상기 설명과 도면을 통해 상기 상세한 설명의 특정 구조의 대표적인 실시예들이 제공되고 전술된 발명은 현재 바람직한 실시예를 제시하지만, 상기 실시예의 내용은 본 발명을 제한하는 것으로 의도된 것이 아니다. 상기 설명을 읽고 난 후 이 기술 분야에 통상의 지식을 가진 자에게는 여러 변경과 변형이 명백할 것이다. 그러므로, 첨부된 청구범위는 본 발명의 범위와 실제 의도 내에 있는 모든 변경과 변형을 포함하는 것으로 고려된다. 또 본 청구범위와 균등한 범위와 내용도 본 발명의 범위와 의도 내에 있다.

Claims (20)

  1. 전압 변환을 위한 전력 공급 디바이스로서,
    제1차 권선과 제2차 권선을 포함하고, 상기 제2차 권선의 제1 단부는 출력 노드에 직접 연결된, 변압기;
    입력 전압과 접지 단자 사이에 연결된 마스터 스위치;
    상기 제2차 권선의 제2 단부와 기준 접지 전위 사이에 연결된 동기 스위치;
    상기 마스터 스위치를 턴온 및 턴오프하는 제1 펄스신호를 생성하는 제1 제어기;
    출력 전압 및/또는 부하 전류를 나타내는 검출전압을 제1 기준전압과 비교하여, 비교 결과에 따라 제2 제어기에 의해 생성되는 제어신호의 논리 상태를 결정하는 상기 제2 제어기; 및
    상기 제1 제어기와 상기 제2 제어기 사이에 연결되고, 상기 제어신호의 논리 상태를 상기 제1 제어기에 전달하여, 상기 제1 제어기가 상기 제어신호의 논리 상태에 따라 상기 제1 펄스신호의 논리 상태를 결정할 수 있게 하는 커플링 소자;
    를 포함하고;
    상기 제2 제어기는 제2 펄스신호를 생성하는 구동 모듈을 포함하고; 상기 구동 모듈은 상기 제2차 권선과 상기 동기 스위치의 제1 공통 노드에서 전압을 더 검출하고; 상기 제1 펄스신호가 상기 마스터 스위치를 턴오프하고 상기 제1 공통 노드에서의 전압이 제1 임계전압 미만으로 강하될 때, 상기 제2 펄스신호는 제2 논리 상태로부터 제1 논리 상태로 변환되어 상기 동기 스위치를 턴온하고, 상기 제1 공통 노드에서의 전압이 제2 임계전압을 초과할 때, 상기 제2 펄스신호는 상기 제1 논리 상태로부터 상기 제2 논리 상태로 변환되어 상기 동기 스위치를 턴오프하는 것을 특징으로 하는 전력 공급 디바이스.
  2. 제1항에 있어서, 상기 구동 모듈에서 제1 센싱 비교기의 반전 입력단자와 제2 센싱 비교기의 비-반전 입력단자는 상기 제1 공통 노드에서 커플링되고, 상기 제1 임계전압은 상기 제1 센싱 비교기의 비-반전 입력단자에 입력되고, 상기 제2 임계전압은 상기 제2 센싱 비교기의 반전 입력단자에 입력되고;
    상기 제1 센싱 비교기의 비교 결과와 제1 RS 트리거로부터 출력되는 신호는 제1 AND 게이트의 2개의 입력단부에 대응하여 각각 입력되고, 상기 제2 센싱 비교기의 비교 결과와 상기 제어신호의 역 위상신호는 제2 AND 게이트의 2개의 입력단부에 대응하여 각각 입력되고;
    상기 제어신호는 상기 제1 RS 트리거의 설정 단부에 입력되고, 제2 RS 트리거에 의해 생성되는 상기 제2 펄스신호의 시간 지연신호는 상기 제1 RS 트리거의 리셋 단부에 입력되고, 상기 제1 AND 게이트와 상기 제2 AND 게이트의 출력단부들은 상기 제2 RS 트리거의 설정 단부와 리셋 단부와 대응하여 각각 연결되는 것을 특징으로 하는 전력 공급 디바이스.
  3. 제2항에 있어서, 상기 제1 AND 게이트는 상기 제1 센싱 비교기의 비교 결과 신호, 상기 제1 RS 트리거로부터 출력되는 신호, 및 상기 제2 RS 트리거에 의해 생성되는 상기 제2 펄스신호의 상보신호를 수신하고; 상기 제2 AND 게이트는 상기 제2 센싱 비교기의 비교 결과 신호, 상기 제어신호의 역 위상신호, 및 상기 제2 RS 트리거에 의해 생성되는 상기 제2 펄스신호를 수신하고;
    상기 제2 RS 트리거에 의해 생성되는 상기 제2 펄스신호의 상보신호가 상기 제1 논리 상태에 있을 때, 상기 제2 펄스신호의 상보신호는 시간 지연 유닛에 의해 지연되고 나서, 상기 제1 AND 게이트의 하나의 입력단부에 입력되고;
    상기 제2 RS 트리거에 의해 생성되는 상기 제2 펄스신호가 상기 제1 논리 상태에 있을 때, 상기 제2 펄스신호는 상기 시간 지연 유닛에 의해 지연되고 나서, 상기 제2 AND 게이트의 하나의 입력단부에 입력되는 것을 특징으로 하는 전력 공급 디바이스.
  4. 제3항에 있어서, 상기 제1 펄스신호가 로우 레벨로부터 하이 레벨로 터닝하고 상기 마스터 스위치가 각 온-오프 기간에서 턴온될 때, 상기 제1 RS 트리거로부터 출력되는 신호는 로우 레벨로부터 하이 레벨로 변환되고; 상기 제1 펄스신호가 하이 레벨로부터 로우 레벨 상태로 터닝되고 상기 마스터 스위치가 턴오프될 때, 상기 제1 공통 노드의 전압은 상기 제1 임계전압보다 더 낮게 강하되어, 상기 제1 AND 게이트의 입력신호들은 모두 하이 레벨에 있어서 상기 제2 RS 트리거를 설정하고, 상기 제2 펄스신호 논리 상태는 로우 레벨 상태로부터 하이 레벨 상태로 변환되어 상기 동기 스위치를 턴온하고;
    하이 레벨의 상기 제2 펄스신호가 지연되고 상기 제1 RS 트리거의 상기 리셋 단부에 입력된 후, 상기 제1 RS 트리거로부터 출력된 신호는 하이 레벨로부터 로우 레벨로 터닝되고; 상기 동기 스위치가 턴온된 후 상기 제1 공통 노드의 전압이 상기 제2 임계전압을 초과할 때, 상기 제2 AND 게이트의 입력신호들은 모두 하이 레벨에 있어서 상기 제2 RS 트리거를 리셋하고, 상기 제2 펄스신호는 상기 제2 논리 상태로 변환되어 상기 동기 스위치를 턴오프하는 것을 특징으로 하는 전력 공급 디바이스.
  5. 제1항에 있어서, 상기 검출전압은 상기 제2 제어기의 제1 비교기의 반전 입력단자에 입력되고, 상기 제1 기준전압은 비-반전 입력단자에 입력되고;
    상기 검출전압이 상기 제1 기준전압보다 낮을 때, 상기 제2 제어기의 제3 RS 트리거는 상기 제1 비교기의 하이 레벨 비교 결과 신호에 따라 설정되어, 상기 제3 RS 트리거에 의해 출력되는 제어신호는 로우 레벨로부터 하이 레벨로 터닝되고;
    상기 제2 제어기의 온-타임 생성기(on-time generator)는 상기 제어신호가 로우 레벨로부터 하이 레벨의 상승 에지로 터닝되는 순간에 타이밍을 시작하고, 미리 설정된 온-타임이 종료할 때 타이밍을 종료하고; 상기 타이밍이 종료될 때, 상기 온-타임 생성기에 의해 출력되는 신호는 로우 레벨로부터 하이 레벨로 터닝하고 상기 제3 RS 트리거를 리셋하여, 상기 제어신호는 하이 레벨로부터 로우 레벨로 터닝되는 것을 특징으로 하는 전력 공급 디바이스.
  6. 제5항에 있어서, 상기 제2 제어기는 바이어스 회로와 기준 접지 전위 사이에 직렬로 연결된 제1 스위치와 제2 스위치를 더 포함하고; 상기 제1 스위치와 상기 제2 스위치는 제2 공통 노드에서 상호 연결되고; 상기 제1 스위치는 상기 제어신호에 의해 구동되고, 상기 제2 스위치는 상기 제어신호의 역 위상신호에 의해 구동되고;
    상기 커플링 소자의 제1 커패시터는 상기 제1 제어기의 제2 비교기의 양(positive)의 위상 입력단자와 상기 제2 공통 노드 사이에 연결되고; 제2 기준전압은 상기 제2 비교기의 반전 입력단자에 입력되고; 저항기는 상기 제2 비교기의 상기 비-반전 입력단자와 상기 접지 단자 사이에 연결되고; 상기 커플링 소자의 제2 커패시터는 상기 접지 단자와 상기 기준 접지 전위 사이에 연결된 것을 특징으로 하는 전력 공급 디바이스.
  7. 제6항에 있어서, 상기 제어신호가 하이 레벨에 있으면 상기 제1 스위치는 턴온되고 상기 제2 스위치는 턴오프되고, 상기 바이어스 회로에 의해 제공되는 전압은 상기 제2 공통 노드에 인가되고, 상기 제2 비교기의 상기 비-반전 입력단자의 전압은 상기 커플링 소자에 의해 상기 제2 기준전압보다 더 크게 증가되고, 하이 레벨의 제1 펄스신호가 상기 제2 비교기로부터 출력되고;
    상기 제어신호가 로우 레벨에 있으면 상기 제1 스위치는 턴오프되고 상기 제2 스위치는 턴온되고, 상기 제2 공통 노드의 전압이 상기 기준 접지 전위에 클램핑되고, 상기 제2 비교기의 상기 비-반전 입력단자의 전압이 상기 커플링 소자에 의해 상기 제2 기준전압보다 더 낮게 감소되고, 로우 레벨의 제1 펄스신호가 상기 제2 비교기로부터 출력되는 것을 특징으로 하는 전력 공급 디바이스.
  8. 제5항에 있어서, 상기 커플링 소자는 펄스 변압기이고, 상기 제어신호는 상기 제2 제어기 내 커플링 커패시터를 통해 상기 펄스 변압기의 제1차 권선의 제1 단부에 전달되고, 상기 제1차 권선의 제2 단부는 상기 기준 접지 전위와 연결되고;
    커플링 커패시터는 상기 제1 제어기 내 신호 생성 노드와 상기 펄스 변압기의 상기 제2차 권선의 제1 단부 사이에 연결되고, 상기 제2차 권선의 제2 단부는 상기 접지 단자와 연결되어, 상기 제어신호에 따라 논리 상태를 갖는 상기 제1 펄스신호가 상기 신호 생성 노드에서 생성되는 것을 특징으로 하는 전력 공급 디바이스.
  9. 제8항에 있어서, 하나의 저항기와 하나의 다이오드가 서로 병렬로 배열되고 상기 신호 생성 노드와 상기 접지 단자 사이에 연결되고, 상기 다이오드의 캐소드는 상기 신호 생성 노드에 연결되고, 상기 다이오드의 애노드는 상기 접지 단자에 연결되는 것을 특징으로 하는 전력 공급 디바이스.
  10. 제5항에 있어서, 상기 동기 스위치는 상기 제2 펄스신호에 의해 구동되고, 상기 제2 펄스신호는 상기 제2 제어기에 의해 생성된 상기 제1 펄스신호의 반전 신호이고, 상기 마스터 스위치가 턴온될 때 상기 동기 스위치는 턴오프되고, 상기 마스터 스위치가 턴오프될 때 상기 동기 스위치는 턴온되고; 또는
    상기 동기 스위치는 상기 제2 제어기에 의해 생성된 제2 펄스신호에 의해 구동되고, 상기 동기 스위치는 상기 제1 펄스신호가 상기 마스터 스위치를 턴오프하는 기간 동안 상기 제2 펄스신호에 의해 턴오프되는 것을 특징으로 하는 전력 공급 디바이스.
  11. 제10항에 있어서, 상기 온-타임 생성기 내 샘플링 홀더는, 상기 마스터 스위치가 턴온되는 반면 상기 동기 스위치는 턴오프되는 시간 기간 동안, 상기 제1 공통 노드에서 전압 값을 샘플링하고 유지하고, 상기 온-타임 생성기의 전압-전류 컨버터는 상기 샘플링된 전압 값을 상기 온-타임 생성기 내 충전 커패시터를 충전하기 위해 전류로 변환하고;
    상기 온-타임 생성기 내 제3 스위치와 충전 커패시터는 충전 노드와 상기 접지 단자 사이에 서로 병렬로 연결되고, 상기 충전 노드의 전압은 상기 온-타임 생성기 내 제3 비교기의 비-반전 입력단자에 입력되는 반면, 제3 기준전압은 상기 제3 비교기의 반전 입력단자에 입력되고;
    상기 제2 제어기의 원숏 트리거(one-shot trigger)는 과도 펄스신호를 생성하기 위해 상기 제어신호의 상승 에지에 의해 트리거되고, 상기 과도 펄스신호는 상기 제어신호의 상승 에지에서 하이 레벨에 있고 그 외 모든 시간에 로우 레벨에 있어서, 이에 상기 제3 스위치는 상기 제어신호의 상승 에지에서 상기 과도 펄스신호에 의해 턴온되어 상기 충전 커패시터를 과도적으로 방전하고;
    상기 충전 커패시터는 과도적으로 방전한 후 상기 충전 노드의 전압이 상기 제3 기준전압을 초과하여 상기 제3 비교기의 비교 결과 신호가 로우 레벨로부터 하이 레벨로 터닝될 때까지 충전 시간 간격을 타이밍하기 시작하고; 상기 제3 비교기의 하이 레벨 비교 결과는 리셋하기 위해 상기 제3 RS 트리거를 트리거하고, 상기 충전 시간 간격은 상기 마스터 스위치를 턴온하는 미리 설정된 온-타임으로 기능하는 것을 특징으로 하는 전력 공급 디바이스.
  12. 제11항에 있어서, 상기 입력 전압이 증가할 때, 상기 샘플링된 전압 값이 증가하고 상기 미리 설정된 온-타임이 감소하고; 또는
    상기 입력 전압이 감소할 때, 상기 샘플링된 전압 값은 감소하고 상기 미리 설정된 온-타임은 증가하는 것을 특징으로 하는 전력 공급 디바이스.
  13. 제5항에 있어서, 상기 온-타임 생성기 내 제3 스위치와 충전 커패시터는 충전 노드와 상기 접지 단자 사이에 서로 병렬로 연결되고, 상기 충전 노드의 전압은 상기 온-타임 생성기 내 제3 비교기의 비-반전 입력단자에 입력되고, 제3 기준전압은 반전 입력단자에 입력되고;
    상기 온-타임 생성기는 상기 충전 커패시터를 충전하기 위해 전류 소스와 복수의 보조 전류 소스를 포함하고, 전자 스위치는 각 보조 전류 소스의 전류 출력단부와 상기 충전 노드 사이에 연결되고;
    상기 제2 제어기의 원숏 트리거는 과도 펄스신호 생성을 위해 상기 제어신호의 상승 에지에 의해 트리거되고, 상기 과도 펄스신호는 상기 제어신호의 상승 에지에서 하이 레벨에 있고 그 외 시간에서는 로우 레벨에 있어서, 상기 제3 스위치는 상기 충전 커패시터를 과도적으로 방전하기 위해 상기 제어신호의 상승 에지에서 상기 과도 펄스신호에 의해 턴온되고;
    상기 충전 커패시터는 과도적으로 방전한 후 상기 충전 노드의 전압이 상기 제3 기준전압을 초과하여 상기 제3 비교기의 비교 결과 신호가 로우 레벨로부터 하이 레벨로 터닝될 때까지 충전 시간 간격을 타이밍하기 시작하고; 상기 제3 비교기의 하이 레벨 비교 결과 신호는 리셋하기 위해 상기 제3 RS 트리거를 트리거하고, 상기 충전 시간 간격은 상기 마스터 스위치를 턴온하는 미리 설정된 온-타임으로 기능하는 특징으로 하는 전력 공급 디바이스.
  14. 제13항에 있어서, 상기 검출전압이 변동할 때, 상기 검출전압은 미리 설정된 시간 간격의 초기 순간에 상기 제1 기준전압보다 더 낮게 설정되고, 상기 검출전압은 상기 제1 펄스신호에 의해 구동되는 상기 마스터 스위치의 하나 이상의 스위칭 기간 후의 상기 미리 설정된 시간 간격의 종료에서 상기 제1 기준전압보다 더 크게 조절되고;
    상기 미리 설정된 시간 간격에서 하나 이상의 과도 펄스신호의 각각의 주파수 값은 상기 온-타임 생성기의 주파수 비교기에 의해 상부 임계 주파수 값과 하부 임계 주파수 각각 시퀀스로 비교되고; 주파수 값이 상기 상부 임계 주파수를 초과할 때, 상기 온-타임 생성기의 하나의 카운터에 설정된 바이너리 초기 카운트 값은 1만큼 감산되고, 또는 주파수 값이 상기 하부 임계 주파수 미만일 때, 상기 카운터의 초기 카운트 값은 1만큼 가산되고; 모든 주파수 값들이 비교된 후, 상기 카운터는 총 카운트 값을 획득하고;
    상기 총 카운트 값이 상기 카운터에 설정된 상부 임계 카운트 값을 초과할 때, 상기 총 카운트 값은 상기 상부 임계 카운트 값과 같도록 한정되고, 또는 상기 총 카운트 값이 상기 카운터에 설정된 하부 임계 카운트 값 미만일 때, 상기 총 카운트 값은 상기 하부 임계 카운트 값과 같도록 한정되고, 바이너리 총 카운트 값에서 하이 레벨 또는 로우 레벨을 특징으로 하는 각 코드 요소(code element)는 하나의 전자 스위치를 턴온 또는 턴오프하는데 사용되는 것을 특징으로 하는 전력 공급 디바이스.
  15. 제14항에 있어서, 임의의 2개의 인접한 미리 설정된 시간 간격에서, 전자의 미리 설정된 시간 간격에서 상기 총 카운트 값이 상기 초기 카운트 값을 초과하고, 후자의 미리 설정된 시간 간격에서 상기 전자 스위치가 턴온되는 횟수가 상기 전자의 미리 설정된 시간 간격에서 상기 전자 스위치가 턴온되는 횟수보다 크도록 조절되면, 상기 후자의 미리 설정된 시간 간격에서 상기 미리 설정된 턴온 시간은 상기 전자의 미리 설정된 시간 간격에서 상기 미리 설정된 턴온 시간 미만이고; 또는
    상기 전자의 미리 설정된 시간 간격에서 상기 총 카운트 값이 상기 초기 카운트 값 미만이고, 상기 후자의 미리 설정된 시간 간격에서 상기 전자 스위치가 턴온되는 횟수가 상기 전자의 미리 설정된 시간 간격에서 상기 전자 스위치가 턴온되는 횟수의 미만이도록 조절되면, 상기 후자의 미리 설정된 시간 간격에서 상기 미리 설정된 턴온 시간은 상기 전자의 미리 설정된 시간 간격에서 상기 미리 설정된 턴온 시간보다 더 크고; 또는
    상기 전자의 미리 설정된 시간 간격에서 상기 총 카운트 값이 상기 초기 카운트 값과 같고, 상기 후자의 미리 설정된 시간 간격에서 상기 전자 스위치가 턴온되는 횟수와, 상기 전자의 미리 설정된 시간 간격에서 상기 전자 스위치가 턴온되는 횟수가 같도록 조절되면, 상기 후자의 미리 설정된 시간 간격에서 상기 미리 설정된 턴온 시간은 상기 전자의 미리 설정된 시간 간격에서 상기 미리 설정된 턴온 시간과 같은 것을 특징으로 하는 전력 공급 디바이스.
  16. 제1항에 있어서, 상기 변압기는 상기 제2차 권선과 동일한 권선 방향을 가지는 보조 권선을 더 포함하고, 상기 보조 권선의 제1 단부와 보조 커패시터의 제1 단부 사이에 다이오드가 연결되고, 상기 보조 권선과 상기 보조 커패시터의 제2 단부는 상기 접지 단자에 각각 연결되고; 전류가 상기 제2차 권선을 통과할 때, 상기 제2차 권선과 상기 보조 커패시터 사이의 상기 다이오드는 양으로 턴온되고, 상기 보조 권선을 통해 흐르는 전류는 상기 보조 커패시터를 충전하고, 상기 보조 커패시터는 상기 제1 제어기에 전력 공급 전압을 제공하는 것을 특징으로 하는 전력 공급 디바이스.
  17. 제16항에 있어서, 상기 제1 제어기 내 통전 시작 모듈(electrifying starting module)은 접합 전계 효과 트랜지스터(junction field effect transistor)와 제어 스위치를 구비하고, 상기 제어 스위치는 상기 접합 전계 효과 트랜지스터의 제어 단부와 상기 접지 단자 사이에 연결되고, 상기 제어 스위치는 상기 보조 커패시터의 전압이 시작 전압 레벨을 충족하지 않을 때 턴온되고, 상기 보조 커패시터의 전압이 상기 시작 전압 레벨에 도달할 때 턴오프되고;
    전압 컨버터가 교류 전류 전압의 통전 기간에 액세스될 때, 상기 교류 전류 전압은 정류기 회로에 의해 정류되고 나서 상기 접합 전계 효과 트랜지스터의 드레인에 입력되어, 상기 접합 전계 효과 트랜지스터의 소스 전극으로부터 밖으로 흐르는 전류는 상기 보조 커패시터의 전압이 상기 시작 전압 레벨에 도달하여 통전 시작 절차를 완료할 때까지 다이오드를 통해 상기 보조 커패시터를 충전하고, 상기 통전 시작 절차가 완료된 후, 상기 제어 스위치가 턴오프되고, 상기 보조 커패시터는 상기 보조 권선이 턴온될 때 상기 보조 권선에 의해 충전되는 것을 특징으로 하는 전력 공급 디바이스.
  18. 제1항에 있어서, 하나의 전압 디바이더를 더 포함하고, 상기 검출전압은 출력 노드에서 상기 전압 디바이더에 의해 상기 출력 전압으로부터 캡처된 전압 분할 값이고 상기 출력 전압의 값을 나타내는 것을 특징으로 하는 전력 공급 디바이스.
  19. 제1항에 있어서, 하나의 센싱 저항기를 더 포함하고, 상기 센싱 저항기는 상기 출력 노드와 상기 기준 접지 전위 사이의 부하와 직렬로 연결되고, 상기 검출전압은 상기 센싱 저항기의 2개의 단부에서 전압 강하이고 상기 부하를 통해 흐르는 부하 전류를 나타내는 것을 특징으로 하는 전력 공급 디바이스.
  20. 제1항에 있어서,
    피드백 전압으로 리플(ripple)을 갖는 상기 출력 전압의 분할 값을 상기 출력 노드에서 캡처하는 전압 디바이더;
    전압 강하가 부하 전류의 값을 나타내는 센싱 전압이고, 상기 출력 노드와 상기 기준 접지 전위 사이에서 부하와 직렬로 연결된 센싱 저항기; 및
    상기 피드백 전압에서 직류 전류 성분을 필터링하지만 교류 전류 성분의 전압을 유지하는 필터, 상기 센싱 전압을 증폭하는 증폭기; 상기 필터로부터 출력된 교류 전류 성분의 전압과 상기 증폭기로부터 출력된 상기 센싱 전압의 증폭 전압을 가산하여 상기 검출전압을 제공하는 가산기;
    를 더 포함하는 것을 특징으로 하는 전력 공급 디바이스.
KR1020160123013A 2015-10-26 2016-09-26 전력 공급 디바이스 KR101849258B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
CN201510703725.1A CN106612074B (zh) 2015-10-26 2015-10-26 电源供应装置
CN201510703725.1 2015-10-26

Publications (2)

Publication Number Publication Date
KR20170048152A true KR20170048152A (ko) 2017-05-08
KR101849258B1 KR101849258B1 (ko) 2018-05-28

Family

ID=58613939

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020160123013A KR101849258B1 (ko) 2015-10-26 2016-09-26 전력 공급 디바이스

Country Status (2)

Country Link
KR (1) KR101849258B1 (ko)
CN (1) CN106612074B (ko)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107742972A (zh) * 2017-12-05 2018-02-27 西南交通大学 连续导电模式双滞环脉冲序列控制方法及其装置
CN108880214A (zh) * 2018-08-16 2018-11-23 东莞理工学院 一种用于逆变器的逐波限流装置
CN109976199A (zh) * 2017-12-27 2019-07-05 高权 一种信号发生装置以及具有信号发生装置的设备

Families Citing this family (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109768708B (zh) * 2017-11-10 2021-04-27 立锜科技股份有限公司 用于返驰式电源供应电路的零电压切换控制电路
US10763751B2 (en) * 2018-06-12 2020-09-01 Sanken Electric Co., Ltd. Device and method for converting input voltage to output voltage
CN110661425B (zh) * 2018-06-28 2021-07-27 立锜科技股份有限公司 电源供应电路与其中的协定控制电路
JP7123712B2 (ja) * 2018-09-19 2022-08-23 ローム株式会社 電源制御装置
TWI687017B (zh) * 2018-11-07 2020-03-01 緯穎科技服務股份有限公司 電源供應裝置及電源供應方法
CN109597630B (zh) * 2019-01-29 2023-12-29 珠海迈科智能科技股份有限公司 一种带检测功能的p2mp软件烧写装置及方法
CN111726006B (zh) * 2019-03-22 2023-07-28 精工爱普生株式会社 电源控制装置、开关电源以及电子设备
CN112738947B (zh) * 2019-10-15 2023-08-22 松下知识产权经营株式会社 照明电路及其同步方法
CN110912395A (zh) * 2019-11-29 2020-03-24 广东新昇电业科技股份有限公司 一种提高电源功率功率因数的电路及方法
CN113890394B (zh) * 2021-10-18 2022-07-26 瀚昕微电子(无锡)有限公司 电力转换器及其控制方法及usb pd充电器
CN114468392B (zh) * 2022-01-04 2024-03-15 西安稳先半导体科技有限责任公司 恒定功率控制电路及方法、烟杆、电子烟
CN114464145B (zh) * 2022-02-25 2023-02-24 青岛海信移动通信技术股份有限公司 一种驱动控制电路、移动终端及方法

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6111769A (en) * 1999-09-24 2000-08-29 Ericsson, Inc. External driving circuit for bridge type synchronous rectification
JP2003033011A (ja) * 2001-05-10 2003-01-31 Fiderikkusu:Kk スイッチング電源装置
US6563718B1 (en) * 2001-12-06 2003-05-13 Koninklijke Philips Electronics N.V. Capacitively coupled power converter
EP2750275B1 (en) * 2012-12-31 2016-11-16 Nxp B.V. Low loss mains detection with sampling suspension for PFC SMPS
CN104348374A (zh) * 2013-08-06 2015-02-11 通嘉科技股份有限公司 可超高压启动的电源控制装置
CN104135156A (zh) * 2014-01-08 2014-11-05 崇贸科技股份有限公司 用于控制可编程功率转换器的电路及其方法
CN204392101U (zh) * 2015-02-10 2015-06-10 深圳市圣诺科技有限公司 Ac/dc电路及开关电源

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107742972A (zh) * 2017-12-05 2018-02-27 西南交通大学 连续导电模式双滞环脉冲序列控制方法及其装置
CN107742972B (zh) * 2017-12-05 2023-10-27 西南交通大学 连续导电模式双滞环脉冲序列控制方法及其装置
CN109976199A (zh) * 2017-12-27 2019-07-05 高权 一种信号发生装置以及具有信号发生装置的设备
CN109976199B (zh) * 2017-12-27 2024-05-07 高权 一种信号发生装置以及具有信号发生装置的设备
CN108880214A (zh) * 2018-08-16 2018-11-23 东莞理工学院 一种用于逆变器的逐波限流装置
CN108880214B (zh) * 2018-08-16 2024-03-08 东莞理工学院 一种用于逆变器的逐波限流装置

Also Published As

Publication number Publication date
CN106612074A (zh) 2017-05-03
CN106612074B (zh) 2019-11-12
KR101849258B1 (ko) 2018-05-28

Similar Documents

Publication Publication Date Title
KR101849258B1 (ko) 전력 공급 디바이스
US9882500B2 (en) Power supply device
CN105391305B (zh) 隔离型开关变换器及其次级控制电路和控制方法
US20180198371A1 (en) Current converter with control on the primary winding side and compensation of the propagation delay
JP6051265B2 (ja) コントローラおよび電源
US10014785B2 (en) Insulation type switching power source apparatus
US9866108B2 (en) PFC shutdown circuit for light load
TWI635699B (zh) 返馳式電源供應電路及其sr開關控制電路與功率開關控制電路
US8587967B2 (en) System and method for indirect control of a converter output
US9660539B2 (en) Switching power supplies, and switch controllers for switching power supplies
TWI449310B (zh) 返馳式功率轉換器之切換控制器以及功率轉換器之控制器與控制電路
CN107834822B (zh) 用于开关模式功率转换器的控制器和功率转换器
US9966861B1 (en) Active clamp converter and control method for the same
TWI545867B (zh) 電源供應裝置
TWI462450B (zh) 功率轉換器之控制電路以及離線功率轉換器之控制電路
US9627983B2 (en) Circuit suppressing excessive current in startup phase of a voltage converter and method thereof
CN114977818A (zh) 隔离电源转换器的控制电路和控制方法
JP2017529050A (ja) 絶縁型コンバータにおけるコンスタント・オン・タイム（ｃｏｔ）制御
TWI469478B (zh) 用於控制功率轉換器的方法及其裝置
EP3278439B1 (en) Constant on-time (cot) control in isolated converter
CN109510486B (zh) 控制电路、芯片、系统及方法
JP2017529049A (ja) 絶縁型コンバータにおけるコンスタント・オン・タイム（ｃｏｔ）制御
JP6570202B2 (ja) 絶縁型コンバータにおけるコンスタント・オン・タイム（ｃｏｔ）制御
TW201404013A (zh) 電壓波形偵測器、電源控制器、以及控制方法
JP6570085B2 (ja) 絶縁型コンバータにおけるコンスタント・オン・タイム（ｃｏｔ）制御

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant