KR20170024629A - 액정 표시 장치 및 그 제조방법 - Google Patents

액정 표시 장치 및 그 제조방법 Download PDF

Info

Publication number
KR20170024629A
KR20170024629A KR1020150119413A KR20150119413A KR20170024629A KR 20170024629 A KR20170024629 A KR 20170024629A KR 1020150119413 A KR1020150119413 A KR 1020150119413A KR 20150119413 A KR20150119413 A KR 20150119413A KR 20170024629 A KR20170024629 A KR 20170024629A
Authority
KR
South Korea
Prior art keywords
conductive line
line
data
conductive
photoresist pattern
Prior art date
Application number
KR1020150119413A
Other languages
English (en)
Other versions
KR102430348B1 (ko
Inventor
이승규
문성진
유현재
Original Assignee
삼성디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성디스플레이 주식회사 filed Critical 삼성디스플레이 주식회사
Priority to KR1020150119413A priority Critical patent/KR102430348B1/ko
Priority to US15/242,307 priority patent/US9766524B2/en
Publication of KR20170024629A publication Critical patent/KR20170024629A/ko
Application granted granted Critical
Publication of KR102430348B1 publication Critical patent/KR102430348B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1345—Conductors connecting electrodes to cell terminals
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/133345—Insulating layers
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136286—Wiring, e.g. gate line, drain line
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/1288—Multistep manufacturing methods employing particular masking sequences or specially adapted masks, e.g. half-tone mask
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/15—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/133388—Constructional arrangements; Manufacturing methods with constructional differences between the display region and the peripheral region
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136286—Wiring, e.g. gate line, drain line
    • G02F1/13629—Multilayer wirings
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136286—Wiring, e.g. gate line, drain line
    • G02F1/136295—Materials; Compositions; Manufacture processes
    • G02F2001/133302—

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • General Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Nonlinear Science (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Hardware Design (AREA)
  • Chemical & Material Sciences (AREA)
  • Mathematical Physics (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Optics & Photonics (AREA)
  • Manufacturing & Machinery (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Liquid Crystal (AREA)
  • Inorganic Chemistry (AREA)

Abstract

본 발명의 일 실시예에 따른 본 발명의 일 실시예에 따른 액정 표시 장치는 표시 영역 및 비표시 영역를 포함하는 제1 기판 및 비표시 영역에 배치되며, 표시 영역를 향해 연장되는 제1 도전 라인 및 제1 도전 라인과 중첩되어 연장되는 제2 도전 라인을 포함하는 복수개의 데이터 팬아웃 라인을 포함하되, 제2 도전 라인중 적어도 일부는 x축과 나란한 방향으로 연장되는 제1 배선부 및 y축과 나란한 방향으로 연장되는 제2 배선부를 포함하고, 제1 배선부에서 제2 도전 라인의 상면은 y축 음의 방향을 향해 상향 경사진 경사면을 포함한다.

Description

액정 표시 장치 및 그 제조방법{LIQUID CRYSTAL DISPLAY DEVICE AND MANUFACTURING METHOD THEREOF}
본 발명은 액정 표시 장치 및 그 제조방법에 관한 것이다.
표시 장치는 멀티미디어의 발달과 함께 그 중요성이 증대되고 있다. 이에 부응하여 액정 표시 장치(Liquid Crystal Display, LCD), 유기 발광 표시 장치(Organic Light Emitting Display, OLED) 등과 같은 여러 종류의 표시 장치가 사용되고 있다.
그 중 액정 표시 장치는 현재 가장 널리 사용되고 있는 평판 표시 장치 중 하나로서, 화소 전극과 공통 전극 등 전기장 생성 전극(field generating electrode)이 형성되어 있는 두 장의 기판과 그 사이에 들어 있는 액정층을 포함한다. 액정 표시 장치는 전기장 생성 전극에 전압을 인가하여 액정층에 전기장을 생성하고, 이를 통하여 액정층의 액정 분자들의 방향을 결정하고 입사광의 편광을 제어함으로써 영상을 표시한다.
일반적인 액정 표시 장치는 어레이 기판, 어레이 기판과 마주하는 상부 기판 및 어레이 기판과 상부기판 사이에 개재된 액정층을 포함한다.
어레이 기판의 표시 영역에는 다수의 게이트 라인 및 다수의 게이트 라인과 절연되어 교차하는 다수의 데이터 라인이 구비된다. 어레이 기판의 비표시 영역에서는 게이트 신호를 출력하는 게이트 구동부 및 데이터 신호를 출력하는 데이터 구동부가 배치된다.
게이트 구동부와 다수의 게이트 라인 사이에는 다수의 게이트 팬아웃 라인이 구비된다. 다수의 게이트 팬아웃 라인은 게이트 구동부로부터 출력된 게이트 신호를 다수의 게이트 라인에 제공한다.
한편, 데이터 구동부와 다수의 데이터 라인 사이에는 다수의 데이터 팬아웃 라인이 더 구비된다. 다수의 데이터 팬아웃 라인은 데이터 구동부로부터 출력된 데이터 신호를 다수의 데이터 라인에 전달한다.
일반적으로, 다수의 게이트 및 데이터 팬아웃 라인은 게이트 구동부 및 데이터 구동부와 각각 인접한 부분에서의 배선 간격이 다수의 게이트 및 다수의 데이터 라인의 배선 간격보다 좁다. 따라서, 다수의 게이트 및 데이터 팬아웃 라인은 부분적으로 절곡되며, 팬아웃 라인들간의 길이 편차 및 저항 편차가 발생한다. 이를 방지하기 위해 게이트 구동부 및 데이터 구동부의 중앙 부분에 위치하는 게이트 및 데이터 팬아웃 라인들이 적어도 부분적으로 절곡된 구조를 가질 수 있다.
최근, 화소수 및 구동부의 채널 수가 증가하는 반면, 비표시 영역의 크기가 축소되는 제품들이 개발되고 있다. 이로 인해, 팬아웃 라인들 간의 길이 편차 및 저항 편차를 감소시키는 데 어려움이 있는 실정이다.
본 발명이 해결하고자 하는 과제는 팬아웃 라인들간의 저항 편차를 감소시켜 표시 품질을 향상시킬 수 있는 액정 표시 장치를 제공하는 것이다.
본 발명이 해결하고자 하는 과제는 다수의 팬아웃 라인이 조성하는 굴곡에 의한 물리적 저항을 감소시켜 각 구성의 산포가 균일한 액정 표시 장치를 제공하는 것이다.
본 발명의 과제들은 이상에서 언급한 기술적 과제로 제한되지 않으며, 언급되지 않은 또 다른 기술적 과제들은 아래의 기재로부터 당업자에게 명확하게 이해될 수 있을 것이다.
상기 과제를 해결하기 위한 본 발명의 일 실시예에 따른 본 발명의 일 실시예에 따른 액정 표시 장치는 표시 영역 및 비표시 영역를 포함하는 제1 기판 및 비표시 영역에 배치되며, 표시 영역를 향해 연장되는 제1 도전 라인 및 제1 도전 라인과 중첩되어 연장되는 제2 도전 라인을 포함하는 복수개의 데이터 팬아웃 라인을 포함하되, 제2 도전 라인중 적어도 일부는 x축과 나란한 방향으로 연장되는 제1 배선부 및 y축과 나란한 방향으로 연장되는 제2 배선부를 포함하고, 제1 배선부에서 제2 도전 라인의 상면은 y축 음의 방향을 향해 상향 경사진 경사면을 포함한다.
또한, 상기 제1 도전 라인 상에 배치되어 상기 제1 도전 라인과 상기 제2 도전 라인을 절연시키는 게이트 절연막을 더 포함할 수 있다.
또한, 상기 데이터 팬아웃 라인의 중앙부는 상기 제1 도전 라인과 상기 제2 도전 라인으로 이루어진 이중 배선 구조를 포함하고, 상기 데이터 팬아웃 라인의 양단은 상기 제1 도전 라인 또는 상기 제2 도전 라인으로 이루어진 단일 배선 구조를 가질 수 있다.
또한, 상기 데이터 팬아웃 라인은 상기 표시 영역에 배치되는 데이터 라인과 연결되고, 상기 데이터 라인과 연결되는 상기 데이터 팬아웃 라인의 일단은 제2 도전 라인만으로 이루어질 수 있다.
또한, 상기 데이터 팬아웃 라인의 타단은 상기 제1 도전 라인만으로 이루어질 수 있다.
또한, 상기 경사면은 제1 배선부와 나란한 상기 제1 기판 측변과 가장 인접한 제1 배선부 상에만 형성될 수 있다.
또한, 상기 데이터 팬아웃 라인은 상기 제1 도전 라인과 상기 제2 도전 라인을 전기적으로 연결하는 컨택을 포함할 수 있다.
또한, 상기 제1 도전 라인 상에 배치되는 게이트 절연막 및 상기 제2 도전 라인 상에 배치되는 패시베이션 막을 더 포함하고, 상기 컨택은 상기 패시베이션막 및 상기 게이트 절연막을 관통하여 상기 제1 도전 라인을 노출시키는 제1 서브 컨택홀 및 상기 패시베이션막을 관통하여 상기 제2 도전 라인을 노출시키는 제2 서브 컨택홀을 포함할 수 있다.
또한, 상기 컨택은 제1 서브 컨택홀과 상기 제2 서브 컨택홀을 통해 상기 제1 도전 라인과 상기 제2 도전 라인을 전기적으로 연결하는 제1 연결 전극을 더 포함할 수 있다.
또한, 상기 컨택은 상기 제1 기판의 일측변과 인접한 제1 컨택과 상기 표시 영역의 일측변과 인접한 제2 컨택을 포함할 수 있다.
또한, 상기 제2 컨택은 두 개의 상기 제2 서브 컨택홀과 한 개의 상기 제1 서브 컨택홀을 포함할 수 있다.
또한, 상기 경사면은 적어도 하나의 계단형 단턱을 포함할 수 있다.
또한, 상기 제2 도전 라인은 복수의 층으로 이루어진 다중막 구조를 가질 수 있다.
상기 과제를 해결하기 위한 본 발명의 일 실시예에 따른 액정 표시 장치의 제조 방법은 제1 도전 라인, 제1 도전 라인 상에 배치된 게이트 절연막, 게이트 절연막 상에 배치된 반도체 패턴층 및 반도체 패턴층 상에 배치되는 제2 도전층이 구비된 제1 기판을 준비하는 단계, 제2 도전층 상에 상면이 y축 음의 방향을 향해 상향 경사진 경사면을 포함하며, 제1 높이를 갖는 제1 감광막 패턴을 형성하는 단계, 제1 감광막 패턴을 마스크로 제2 도전층을 식각하여 제2 도전 라인을 형성하는 단계, 제1 감광막 패턴의 일부를 제거하여 제2 도전 라인의 일부를 노출시키며 제2 높이를 갖는 제2 감광막 패턴을 형성하는 단계, 제2 감광막 패턴을 마스크로 제2 도전 라인의 일부를 식각하여 제2 도전 라인에 제1 계단형 단턱을 형성하는 단계를 포함한다.
또한, 상기 제2 감광막 패턴을 마스크로 상기 제2 도전 라인의 일부를 식각하여 상기 제2 도전 라인에 상기 제1 계단형 단턱을 형성하는 단계는 상기 제2 감광막 패턴을 마스크로 상기 제2 도전 라인을 건식 식각하는 단계를 포함할 수 있다.
또한, 상기 제2 감광막 패턴의 일부를 제거하여 상기 제2 도전 라인의 일부를 노출시키며 제3 높이를 갖는 제3 감광막 패턴을 형성하는 단계 및 상기 제3 감광막 패턴을 마스크로, 상기 제2 도전 라인의 일부를 식각하여 상기 제2 도전 라인에 제2 계단형 단턱을 형성하는 단계를 더 포함할 수 있다.
또한, 상기 제3 감광막 패턴을 마스크로, 상기 제2 도전 라인의 일부를 식각하여 상기 제2 도전 라인에 제2 계단형 단턱을 형성하는 단계는 상기 제2 도전 라인을 건식 식각하는 단계를 포함할 수 있다.
본 발명의 실시예들에 의하면 적어도 다음과 같은 효과가 있다.
즉, 팬아웃 라인들간의 저항 편차를 감소시켜 표시 품질을 향상시킬 수 있다.
또한, 다수의 팬아웃 라인이 조성하는 굴곡에 의한 물리적 저항을 감소시켜 각 구성의 산포가 균일한 액정 표시 장치를 제공할 수 있다.
본 발명에 따른 효과는 이상에서 예시된 내용에 의해 제한되지 않으며, 더욱 다양한 효과들이 본 명세서 내에 포함되어 있다.
도 1은 본 발명의 일 실시예에 따른 액정 표시 장치의 평면도이다.
도 2는 도 1의 'A' 영역을 확대한 확대도이다.
도 3은 도 2의 Ⅰ-Ⅰ'라인을 따라 절단한 단면도이다.
도 4는 도 1의 'B'부분을 확대한 확대도이다.
도 5는 도 4의 Ⅱ-Ⅱ' 라인을 따라 절단한 단면도이다.
도 6은 도 4의 Ⅲ-Ⅲ'라인을 따라 절단한 단면도이다.
도 7a는 도 4의 Ⅳ-Ⅳ'라인을 따라 절단한 단면도이다.
도 7b는 도 4의 Ⅴ-Ⅴ'라인을 따라 절단한 단면도이다.
도 8은 본 발명의 다른 실시예에 따른 액정표시장치의 단면도이다.
도 9는 본 발명의 다른 실시예에 따른 액정 표시 장치의 단면도이다.
도 10 내지 도 16은 본 발명의 일 실시예에 따른 액정 표시 장치의 제조 방법을 설명하기 위한 단면도이다.
도 10은 본 발명의 일 실시예에 따른 액정 표시 장치의 제조 방법을 설명하기 위한 단면도이다.
도 11은 본 발명의 일 실시예에 따른 액정 표시 장치의 제조 방법을 설명하기 위한 단면도이다.
도 12는 본 발명의 일 실시예에 따른 액정 표시 장치의 제조 방법을 설명하기 위한 단면도이다.
도 13은 본 발명의 일 실시예에 따른 액정 표시 장치의 제조 방법을 설명하기 위한 단면도이다.
도 14는 본 발명의 일 실시예에 따른 액정 표시 장치의 제조 방법을 설명하기 위한 단면도이다.
도 15는 본 발명의 일 실시예에 따른 액정 표시 장치의 제조 방법을 설명하기 위한 단면도이다.
도 16은 본 발명의 일 실시예에 따른 액정 표시 장치의 제조 방법을 설명하기 위한 단면도이다.
본 발명의 이점 및 특징, 그리고 그것들을 달성하는 방법은 첨부되는 도면과 함께 상세하게 후술되어 있는 실시예들을 참조하면 명확해질 것이다. 그러나 본 발명은 이하에서 개시되는 실시예들에 한정되는 것이 아니라 서로 다른 다양한 형태로 구현될 것이며, 단지 본 실시예들은 본 발명의 개시가 완전하도록 하며, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 발명의 범주를 완전하게 알려주기 위해 제공되는 것이며, 본 발명은 청구항의 범주에 의해 정의될 뿐이다.
소자(elements) 또는 층이 다른 소자 또는 층의 "위(on)"로 지칭되는 것은 다른 소자 바로 위에 또는 중간에 다른 층 또는 다른 소자를 개재한 경우를 모두 포함한다. 명세서 전체에 걸쳐 동일 참조 부호는 동일 구성 요소를 지칭한다.
비록 제1, 제2 등이 다양한 구성요소들을 서술하기 위해서 사용되나, 이들 구성요소들은 이들 용어에 의해 제한되지 않음은 물론이다. 이들 용어들은 단지 하나의 구성요소를 다른 구성요소와 구별하기 위하여 사용하는 것이다. 따라서, 이하에서 언급되는 제1 구성요소는 본 발명의 기술적 사상 내에서 제2 구성요소일 수도 있음은 물론이다.
이하, 첨부된 도면을 참고로 하여 본 발명의 실시예들에 대해 설명한다.
도 1은 본 발명의 일 실시예에 따른 액정 표시 장치의 평면도이다. 도 2는 도 1의 'A' 영역을 확대한 확대도이다. 도 3은 도 2의 Ⅰ-Ⅰ'라인을 따라 절단한 단면도이다.
도 1 내지 도 3을 참조하면, 본 발명의 일 실시예에 따른 액정 표시 장치는 표시 영역(DA) 및 비표시 영역(NDA)를 포함하는 제1 기판(500) 및 비표시 영역(NDA)에 배치되며, 표시 영역(DA)를 향해 연장되는 제1 도전 라인(EL1) 및 제1 도전 라인(EL2)과 중첩되어 연장되는 제2 도전 라인(EL2)을 포함하는 복수개의 데이터 팬아웃 라인(DFL1~DFLi)을 포함하되, 제2 도전 라인(EL2) 중 적어도 일부는 x축과 나란한 방향으로 연장되는 제1 배선부(w1) 및 y축과 나란한 방향으로 연장되는 제2 배선부(w2)를 포함하고, 제1 배선부(w1)에서 제2 도전 라인(EL2)의 상면은 y축 음의 방향을 향해 상향 경사진 경사면을 포함한다.
제1 기판(500)은 내열성 및 투과성을 가진 물질로 형성될 수 있다. 제1 기판(500)은 예컨대, 투명 유리 또는 플라스틱으로 형성될 수 있으나, 이에 제한되는 것은 아니다. 제1 기판(500) 상에는 표시 영역(DA)와 비표시 영역(NDA)가 정의된다.
표시 영역(DA)은 디스플레이 장치에서 화상이 표시되는 영역이며, 비표시 영역(NDA)는 표시 영역(DA)에서 화상을 표시할 수 있게 하기 위해 각종 신호선들이 배치되는 영역이다. 표시 영역(DA)에 대해 더욱 구체적으로 설명하기 위해 도 2가 참조된다. 표시 영역(DA)은 복수의 데이터 라인(DL)과 복수의 게이트 라인(GL)이 서로 교차하여 형성하는 복수의 화소 영역을 포함할 수 있다. 도 2는 복수의 화소 영역 중 하나의 화소를 확대한 것으로서, 표시 영역은 이와 실질적으로 동일한 화소를 복수개 포함할 수 있다.
도 2를 참조하면, 제1 기판(500) 상에는 게이트 배선(GL, GE)이 배치될 수 있다. 게이트 배선(GL, GE)은 구동에 필요한 신호를 전달받는 게이트 라인(GL), 게이트 라인(GL)으로부터 돌기 형태로 돌출된 게이트 전극(GE) 및 게이트 라인(GL)의 적어도 일단에 배치되는 게이트 끝단(도시하지 않음)을 포함할 수 있다.
게이트 라인(GL)은 제1 방향으로 연장될 수 있다. 제1 방향은 도 2의 x축 방향과 실질적으로 동일할 수 있다. 게이트 전극(GE)은 후술하는 소스 전극(SE) 및 드레인 전극(DE)과 함께 박막 트랜지스터의 삼단자를 구성할 수 있다.
게이트 배선(GL, GE)은 알루미늄 합금을 포함하는 알루미늄(Al) 계열의 금속, 은 합금을 포함하는 은(Ag) 계열의 금속, 구리 합금을 포함하는 구리(Cu)계열의 금속, 몰리브덴 합금을 포함하는 몰리브덴(Mo) 계열 금속, 크롬(Cr), 티타늄(Ti), 및 탄탈륨(Ta) 중 어느 하나 이상을 포함할 수 있다. 다만, 이는 예시적인 것으로 게이트 배선(GL, GE)의 재질이 이에 제한되는 것은 아니며, 원하는 표시장치를 구현하기 위해 요구되는 성능을 가진 금속 또는 고분자 물질이 게이트 배선(GL, GE)의 재료로서 이용될 수 있다.
게이트 배선(GL, GE)은 단일막 구조일 수 있으나, 이에 제한되지 않으며, 이중막, 삼중막 또는 그 이상의 다중막일 수 있다.
게이트 배선(GL, GE) 상에는 게이트 절연막(200)이 배치될 수 있다. 게이트 절연막(200)은 게이트 배선(GL, GE)을 덮으며, 제1 기판(500)의 전면에 형성될 수 있다.
게이트 절연막(200) 실리콘 산화물(SiOx), 실리콘 산화물(SiNx) 등의 무기 절연물질, BCB(BenzoCycloButene), 아크릴계 물질, 및 폴리이미드와 같은 유기 절연 물질로 이루어진 군에서 선택된 어느 하나 또는 하나 이상의 물질을 혼합하여 형성할 수 있다. 다만, 이는 예시적인 것으로 게이트 절연막(200)의 재질이 이에 제한되는 것은 아니다.
게이트 절연막(200) 상에는 반도체 패턴층(700)이 배치될 수 있다.
반도체 패턴층(700)은 비정질 규소 또는 다결정 규소를 포함할 수 있다. 다만, 이에 제한되는 것은 아니며, 반도체 패턴층(700)은 산화물 반도체를 포함하여 이루어질 수도 있다.
반도체 패턴층(700)은 섬형, 선형 등과 같은 다양한 형상을 가질 수 있다. 반도체 패턴층(700)이 선형을 갖는 경우, 반도체 패턴층(700)은 데이터 라인(DL) 아래에 위치하여 게이트 전극(GE) 상부까지 연장될 수 있다.
예시적인 실시예에서 반도체 패턴층(700)은 채널부를 제외한 영역에서 후술하는 데이터 배선(DL, SE, DE, 150)과 실질적으로 동일한 형상으로 패터닝될 수 있다. 다시 말하면, 반도체 패턴층(700)은 채널부를 제외한 전 영역에서 데이터 배선(DL, SE, DE, 150)과 중첩되도록 배치될 수 있다. 채널부는 대향하는 소스 전극(SE)과 드레인 전극(DE)사이에 배치될 수 있다. 채널부는 소스 전극(SE)와 드레인 전극(DE)를 전기적으로 이어주는 역할을 하며, 그 구체적인 형상은 제한되지 않는다.
반도체 패턴층(700) 상부에는 n형 불순물이 고농도로 도핑되어 있는 오믹 컨택층(도시하지 않음)이 배치될 수 있다. 오믹 컨택층은 반도체 패턴층(700)의 전부 또는 일부와 중첩될 수 있다. 다만, 반도체 패턴층(700)이 산화물 반도체를 포함하는 예시적인 실시예에서 오믹 컨택층은 생략될 수도 있다.
반도체 패턴층(700) 상에는 데이터 배선(DL, SE, DE, 150)이 배치될 수 있다. 데이터 배선(DL, SE, DE, 150)은 제2 방향, 예컨대 도 2에서 y축 방향으로 연장되어 게이트 라인(GL)과 교차하는 데이터 라인(DL), 데이터 라인(DL)으로부터 가지 형태로 분지되어 반도체 패턴층(700)의 상부까지 연장되어 있는 소스 전극(SE), 소스 전극(SE)과 이격되어 있으며, 게이트 전극(GE) 또는 채널부를 중심으로 반도체 패턴층(700) 상부에 소스 전극(SE)과 대향하도록 배치되는 드레인 전극(DE) 및 드레인 전극(DE)으로부터 연장되어 후술하는 화소 전극(PE)와 전기적으로 연결되는 드레인 전극 확장부(150)을 포함할 수 있다. 드레인 전극 확장부(150)는 드레인 전극(DE)에 비해 상대적으로 넓은 폭을 가져, 화소 전극(PE)과의 전기적 접촉을 보다 용이하게 할 수 있다.
데이터 배선(DL, SE, DE, 150)은 니켈(Ni), 코발트(Co), 티탄(Ti), 은(Ag), 구리(Cu), 몰리브덴(Mo), 알루미늄(Al), 베릴륨(Be), 니오브(Nb), 금(Au), 철(Fe), 셀렌(Se) 또는 탄탈(Ta) 등으로 이루어진 단일막 또는 다중막 구조를 가질 수 있다. 또한, 상기 금속에 티탄(Ti), 지르코늄(Zr), 텅스텐(W), 탄탈(Ta), 니오브(Nb), 백금(Pt), 하프늄(Hf), 산소(O) 및 질소(N)로 이루어진 군에서 선택된 하나 이상의 원소를 포함시켜 형성한 합금도 적용할 수 있다. 다만, 상기한 재료는 예시적인 것으로, 데이터 배선(DL, SE, DE, 150)의 재질이 이에 제한되는 것은 아니다.
도 2는 하나의 화소에 하나의 박막 트랜지스터가 배치되는 경우를 예시하지만, 본 발명의 범위가 이에 제한되지 않음은 물론이다. 즉, 다른 예시적인 실시예에서 하나의 화소에 배치되는 박막 트랜지스터의 개수는 복수일 수 있다.
데이터 배선(DL, SE, DE, 150) 및 반도체 패턴층(700) 상부에는 패시베이션막(600)이 배치될 수 있다. 패시베이션막(600)은 무기 절연 물질을 포함할 수 있다. 예를 들어, 패시베이션막(600)은 실리콘 산화물, 실리콘 질화물, 실리콘 산질화물, 산질화 알루미늄, 산질화 티탄, 산질화 지르코늄, 산질화 하프늄, 산질화 탄탈 및 산질화 텅스텐 등으로 이루어질 수 있다. 다만, 이는 예시적인 것으로 패시베이션막(600)의 재질이 이제 제한되는 것은 아니다.
패시베이션막(600) 상에는 드레인 전극 확장부(150)을 노출시키는 컨택홀이 형성될 수 있다.
패시베이션막(600) 상에는 화소 전극(PE)가 배치될 수 있다. 화소 전극(PE)은 패시베이션막(600)에 형성된 컨택홀을 통해 드레인 전극(DE)와 전기적으로 연결될 수 있다.
예시적인 실시예에서 화소 전극(PE)은 ITO(Indium Tin Oxide) 또는 IZO(Indium Zinc Oxide) 등의 투명 도전체 또는 알루미늄 등의 반사성 도전체로 형성될 수 있다.
도 2는 화소 전극(PE)이 평판 형상을 가지는 경우를 예시하지만, 화소 전극의 형상은 이에 제한되지 않는다. 즉, 다른 예시적인 실시예에서 화소 전극은 하나 이상의 슬릿을 갖는 구조일 수 있다. 또한, 또 다른 예시적인 실시예에서 화소 전극은 하나 이상 배치될 수 있으며, 이 경우, 복수의 화소 전극에 서로 다른 전압이 인가될 수도 있다.
비표시 영역(DA)에는 다수의 데이터 팬아웃부(DF1~DF5)가 구비될 수 있다. 도 1에서는 5개의 데이터 팬아웃부(DF1~DF5)를 구비하는 경우를 예시하나, 이는 예시적인 것으로 데이터 팬아웃부의 개수는 데이터 라인(DL1~DLi)의 개수 또는 데이터 드라이버(260)의 개수에 따라 달라질 수 있다.
다수의 데이터 팬아웃부(DF1~DF5)는 제1 기판(500)의 일측에 배치될 수 있다. 다수의 데이터 팬아웃부(DF1~DF5)는 후술하는 데이터 팬아웃 라인(DFL)을 통해 표시 영역(DA)의 데이터 라인(DL)에 표시 장치 구동에 필요한 신호를 전달할 수 있다. 제1 데이터 팬아웃부(DF1) 내지 제5 데이터 팬아웃부(DF5)는 실질적으로 동일한 구성을 가질 수 있다. 즉, 이하에서는 제1 데이터 팬아웃부(DF1)에 대해 설명하며, 이하의 설명은 제2 내지 제5 데이터 팬아웃부(DF2~DF5)에 대해서도 동일하게 적용될 수 있다.
제1 데이터 팬아웃부(DF1)은 복수의 데이터 팬아웃 라인(DFL1~DFLi)을 포함할 수 있다. 단, i는 1 이상의 자연수이다. 복수의 데이터 팬아웃 라인(DFL1~DFLi)는 표시 영역(DA)를 향해 연장될 수 있다. 또한, 각각의 데이터 팬아웃 라인들은 서로 이격되어 x축 방향으로 순차적으로 배치될 수 있다. 데이터 팬아웃 라인(DFL1~DFLi)의 일단은 서로 다른 데이터 라인(DL)과 전기적으로 연결될 수 있으며, 이 경우, 데이터 라인(DL)에 데이터 신호를 전달할 수 있다. 예컨대, 제1 데이터 팬아웃 라인(DFL1)은 제1 데이터 라인(DL1)과 연결되고, 제2 데이터 팬아웃 라인(DFL2)은 제2 데이터 라인(DL2)과 연결될 수 있다.
또한, 데이터 팬아웃 라인(DFL1~DFLi)의 타단은 데이터 구동부(260)과 연결될 수 있다. 이 경우, 데이터 팬아웃 라인(DFL1~DFLi)은 데이터 구동부(260)로부터 구동 신호를 받아 이를 데이터 라인(DL1~DLi)에 전달할 수 있다.
복수개의 데이터 팬아웃 라인(DFL)에 대해 보다 자세하게 설명하기 위해 도 4 내지 도 7이 참조된다.
도 4는 도 1의 'B'부분을 확대한 확대도이다. 도 5는 도 4의 Ⅱ-Ⅱ' 라인을 따라 절단한 단면도이다. 도 6은 도 4의 Ⅲ-Ⅲ'라인을 따라 절단한 단면도이다. 도 7a는 도 4의 Ⅳ-Ⅳ'라인을 따라 절단한 단면도이다. 도 7b는 도 4의 Ⅴ-Ⅴ'라인을 따라 절단한 단면도이다.
도 4 내지 도 7b을 참조하면, 본 발명의 일 실시예에 따른 액정 표시 장치에서 데이터 팬아웃 라인(DFL)은 적어도 부분적으로 이중 배선 구조를 가질 수 있다.
이에 대해, 더욱 구체적으로 설명하면, 데이터 팬아웃 라인(DFL)은 표시 영역(DA)을 향해 연장되는 제1 도전 라인(EL1) 및 제1 도전 라인(EL1)과 중첩되어 연장되는 제2 도전 라인(EL2)를 포함할 수 있다.
도 5를 참조하면, 제1 기판(500) 상에 제1 도전 라인(EL1)이 배치될 수 있다. 제1 도전 라인(EL1)은 상술한 게이트 배선(GL, GE)와 실질적으로 동일한 물질로 이루어질 수 있다. 즉, 제1 도전 라인(EL1)은 제1 기판(500) 상에 게이트 배선(GL, GE) 형성 시 이와 동시에 형성할 수 있다. 다만, 이에 제한되는 것은 아니며, 별개의 공정을 통해 제1 도전 라인(EL1)을 따로 형성할 수도 있음은 물론이다.
제1 도전 라인(EL1) 상에는 게이트 절연막(200)이 배치될 수 있다. 게이트 절연막(200)상에는 제1 도전 라인(EL1)과 중첩되도록 제2 도전 라인(EL2)가 배치될 수 있다. 제2 도전 라인(EL2)는 상술한 데이터 배선(DL, SE, DE, 150)과 실질적으로 동일한 물질로 형성될 수 있다. 즉, 제2 도전 라인(EL2)은 제1 기판(500) 상에 데이터 배선(DL, SE, DE, 150) 형성 시 이와 동시에 형성할 수 있다. 다만, 이에 제한되는 것은 아니며, 별개의 공정을 통해 제2 도전 라인(EL2)을 따로 형성할 수도 있음은 물론이다.
제2 도전 라인(EL2)의 폭은 제1 도전 라인(EL1)의 폭과 실질적으로 동일할 수 있다. 다만, 이에 제한되는 것은 아니며, 다른 예시적인 실시예에서 제2 도전 라인(EL2)의 폭은 제1 도전 라인(EL1)의 폭보다 크거나 작을 수 있다.
제2 도전 라인(EL2)은 제1 도전 라인(EL1)과 적어도 부분적으로 중첩되도록 형성될 수 있다. 즉, 제1 도전 라인(EL1)과 제2 도전 라인(EL1)은 전체적으로 중첩될 수 있으나, 이에 제한되는 것은 아니며, 제2 도전 라인(EL2)의 일부만이 제1 도전 라인(EL1)에 중첩될 수도 있다. 예시적으로, 데이터 팬아웃 라인의 중앙부는 제1 도전 라인(EL1) 및 제2 도전 라인(EL2)로 이루어진 이중 배선 구조를 갖지만, 데이터 팬아웃 라인(DFL)의 일단 및/또는 타단은 단일 배선 구조를 가질 수 있다. 구체적으로, 데이터 구동부(260)와 연결되는 데이터 팬아웃 라인(DFL)의 일단은 제1 도전 라인(EL1) 만으로 이루어지고, 데이터 라인(DL)과 연결되는 데이터 팬아웃 라인(DFL)의 타단은 제2 도전 라인(EL2)만으로 이루어질 수도 있다.
제1 도전 라인(EL1)과 제2 도전 라인(EL2)는 그 사이에 개재된 게이트 절연막(200)에 의해 절연될 수 있다. 다만, 후술하는 컨택(C)을 통해 제1 도전 라인(EL1)과 제2 도전 라인(EL2)는 전기적으로 연결될 수 있다.
다시 도 4를 참조하면, 데이터 팬아웃 라인(DFL)은 x축 방향으로 연장된 제1 배선부(w1)와 y축 방향으로 연장된 제2 배선부(w2)를 포함할 수 있다. 다시 말하면, 제1 도전 라인(EL1)과 제2 도전 라인(EL2)은 x축 방향으로 연장된 제1 배선부(w1)와 y축 방향으로 연장된 제2 배선부(w2)를 포함할 수 있다.
데이터 팬아웃 라인(DFL)의 적어도 일부는 지그재그 형상의 배선을 포함할 수 있다. 다시 말하면, 제1 배선부(w1)와 제2 배선부(w2)가 반복적으로 교번하여 배치됨으로써, 지그재그 형상의 배선을 형성할 수 있다.
각 데이터 팬아웃 라인(DFL)의 지그 재그 형상의 길이는 각각 다를 수 있다. 이는 데이터 구동부(260)와 각각의 데이터 라인(DL)을 잇는 데이터 팬아웃 라인(DFL)의 거리 차이에 따른 저항 차이에 기인한 것이다. 즉, 외측에서 중앙부로 갈수록 지그 재그 형상 배선의 길이는 외측에 배치된 배선에 비해 길 수 있다.
제1 배선부(w1)에서 제2 도전 라인(EL2)의 상면은 경사면을 포함할 수 있다. 이에 대한 자세한 설명을 위해 도 6이 참조된다. 도 6을 참조하면, 제2 도전 라인(EL2)의 상면은 기준면(SL)로부터 일정 각도 기울어진 경사면을 포함할 수 있다. 경사면은 y축 음의 방향으로 상향 경사진 경사면일 수 있다. 다시 말하면, y축 음의 방향으로 갈수록 제1 기판(500) 상면으로부터 제2 도전 라인(EL2) 상면까지의 높이가 증가할 수 있다. 이와 같이 제2 도전 라인(EL2)의 상면이 경사면을 갖는 경우, 제1 기판(500) 상에 PR을 도포하여 특정 층을 형성 시, PR이 불균일하게 도포되지 못하는 문제를 해결할 수 있다. 즉, 예시적인 실시예에서 PR 도포는 비표시 영역(NDA)의 일측 단부에서 y축 음의 방향으로 진행될 수 있다. 이 경우, 경사면이 y축 음의 방향으로 상향 경사진 경사면을 갖는 경우, PR 도포 시 발생할 수 있는 물리적인 저항을 감소시켜 PR이 불균일하게 도포되는 것을 방지할 수 있다.
경사면은 제1 배선부(w1) 전부 또는 일부에 형성될 수 있다. 또한, 다른 예시적인 실시예에서, 경사면은 제1 배선부(w1)중 제1 기판 측변에 가장 근접한 제1 배선부(w1)에만 형성될 수 도 있다. 다시말하면, 제1 배선부(w1)와 나란한 제1 기판(500)의 측변과 가장 인접한 제1 배선부(w1) 상에만 경사면이 형성될 수 있다. 이는 제1 배선부(w1)중 제1 기판 측변에 가장 근접한 제1 배선부(w1)가 초래하는 물리적 저항이 다른 제1 배선부(w1)에 비해 상대적으로 크기 때문이다.
데이터 팬아웃 라인(DFL)은 제1 도전 라인(EL1)과 제2 도전 라인(EL2)를 전기적으로 연결하기 위한 컨택(C1, C2)을 포함할 수 있다. 컨택(C1, C2)은 제1 기판(500)의 일측변과 인접한 제1 컨택(C1)과 표시 영역(DA)과 인접한 제2 컨택(C2)를 포함할 수 있다. 도 4는 각각의 데이터 팬아웃 라인(DFL)의 일측 및 타측에 제1 컨택(C1) 및 제2 컨택(C2)이 배치되는 경우를 예시하지만, 이는 예시적인 것으로서, 다른 실시예에서 컨택의 개수 및 컨택의 구체적인 위치는 이와 달라질 수 있다.
컨택(C1, C2)에 대해 구체적으로 설명하기 위해 도 7a 및 도 7b가 참조된다. 도 7a 및 도 7b를 참조하면, 게이트 절연막(200)에 의해 절연된 제1 도전 라인(EL1)과 제2 도전 라인(EL2)이 연결 전극(160)에 의해 전기적으로 연결될 수 있다.
앞서 설명한 바와 같이 데이터 팬아웃 라인(DFL)의 적어도 일부는 이중 배선 구조를 갖지만, 데이터 팬아웃 라인(DFL)의 양단부는 단일 배선 구조를 가질 수 있다.
제1 컨택(C1)은 데이터 팬아웃 라인(DFL)의 일측에 배치될 수 있다. 구체적으로 제1 컨택(C1)은 데이터 구동부(260)와 연결되는 부분과 인접하도록 배치될 수 있다. 제1 컨택(C1)은 제2 도전 라인(EL2) 상에 배치되는 패시베이션막(600) 및 게이트 절연막(200)을 관통하여 제1 도전 라인(EL1)을 노출시키는 제1 서브 컨택홀(SC1), 패시베이션막(600)을 관통하여 제2 도전 라인(EL2)을 노출시키는 제2 서브 컨택홀(SC2) 및 연결 전극(161)을 포함할 수 있다.
제2 도전 라인(EL2) 상에는 패시베이션막(600)이 배치될 수 있다. 패시배이션막(600)은 제1 서브 콘택홀(SC1) 및 제2 서브 콘택홀에 의해(SC2)에 의해 관통될 수 있다.
패시베이션막(600) 상에는 제1 연결 전극(161)이 배치될 수 있다. 제1 연결 전극(161)은 제1 서브 콘택홀(SC1) 및 제2 서브 콘택홀(SC2)을 통해 제1 도전 라인(EL1)과 제2 도전 라인(EL2)을 전기적으로 연결할 수 있다.
제1 연결 전극(161)은 화소 전극(PE)와 실질적으로 동일한 물질로 형성될 수 있다. 즉, 제1 연결 전극(161)은 화소 전극(PE) 형성 시 동시에 형성될 수 있으나, 이에 제한되는 것은 아니며, 제1 연결 전극(161)은 화소 전극(PE)과 별개의 공정을 통해 형성할 수도 있다.
도 7b를 참조하면, 제2 컨택(C2)은 두 개의 제2 서브 컨택홀(SC2)와 두 개의 제2 서브 컨택홀 사이에 배치되는 한 개의 제1 서브 컨택홀(SC1) 및 제2 연결 전극(162)를 포함할 수 있다.
앞서 설명한 바와 같이 제1 서브 컨택홀(SC1)은 제2 도전 라인(EL2) 상에 배치되는 패시베이션막(600) 및 게이트 절연막(200)을 관통하여 제1 도전 라인(EL1)을 노출시키고, 제2 서브 컨택홀(SC2)은 패시베이션막(600)을 관통하여 제2 도전 라인(EL2)를 노출시킬 수 있다.
패시베이션막(600) 상에는 제2 연결 전극(162)이 배치될 수 있다. 제2 연결 전극(162)은 제1 서브 콘택홀(SC1) 및 제2 서브 콘택홀(SC2)을 통해 제1 도전 라인(EL1)과 제2 도전 라인(EL2)을 전기적으로 연결할 수 있다.
또한, 제2 컨택(C2)의 타단에 배치되는 데이터 팬아웃 라인(DFL)은 단일 배선 구조를 가지며 상술한 데이터 라인(DL)과 연결될 수 있다.
다시 도 1을 참조하여 설명하면, 비표시 영역(NDA)은 다수의 게이트 팬아웃부(GF1~GF4)를 포함할 수 있다. 게이트 팬아웃부(GF1~GF4)는 데이터 팬아웃부(DF1~DF5)와 인접한 일측에 배치될 수 있다. 예시적으로, 데이터 팬아웃부(DF1~DF5)가 표시 영역(DA)의 가로변 외측에 형성되고, 게이트 팬아웃부(GF1~GF4)가 표시 영역(DA)의 세로변 외측에 형성될 수 있다. 다만, 이는 예시적인 것으로, 데이터 팬아웃부(DF1~DF5) 및 게이트 팬아웃부(GF1~GF4)의 위치가 이에 제한되는 것은 아니며, 다른 예시적인 실시예에서는 게이트 팬아웃부(GF1~GF4)가 가로변 외측에 배치되고, 데이터 팬아웃부(DF1~DF5)가 세로변 외측에 형성될 수도 있다.
도 1에서는 4개의 게이트 팬아웃부(GF1~GF4)를 구비하는 경우를 예시하나, 이는 예시적인 것으로 데이터 팬아웃부의 개수는 게이트 라인(GL1~GLj)의 개수 또는 게이트 드라이버(도시하지 않음)의 개수에 따라 달라질 수 있다.
이하에서는 본 발명의 다른 실시예에 따른 액정 표시 장치에 대해 설명한다. 이하의 실시예에서 이미 설명한 구성과 동일한 구성에 대해서는 동일한 참조 번호로서 지칭하며, 중복 설명은 생략하거나 간략화하기로 한다.
도 8은 본 발명의 다른 실시예에 따른 액정표시장치의 단면도이다.
도 8을 참조하면, 본 발명의 다른 실시예에 따른 액정 표시 장치는 제2 도전 라인(EL2_1)의 경사면이 적어도 하나의 계단형 단턱(270)을 포함하는 점이 도 6의 실시예와 다른 점이다.
제2 도전 라인(EL2_1)의 상면은 앞서 설명한 바와 같이 y축 음의 방향으로 상향 경사진 경사면을 포함할 수 있다. 예시적인 실시예에서 경사면은 계단 형상으로 형성될 수 있다. 다시 말하면, 적어도 하나의 계단형 단턱(270)을 포함하여 이루어질 수 있다. 이와 같은 계단 형상은 후술하는 제조 방법에 의해 구현될 수 있으나, 반드시 이에 제한되는 것은 아니다.
도 8은 계단형 단턱(270)이 2단인 경우를 예시하나, 계단형 단턱(270)의 개수가 이에 제한되는 것은 아니다. 즉, 다른 예시적인 실시예에서 계단형 단턱(270)은 1단이거나 2단 이상일 수 있다.
즉, 제2 도전 라인(EL_2)이 계단형 단턱(270)을 포함하는 예시적인 실시예에서, 제1 기판 상면(500)으로부터 제2 도전 라인(EL_2) 상면까지의 높이는 y축 음의 방향으로 갈수록 단계적으로 증가할 수 있다.
도 9는 본 발명의 다른 실시예에 따른 액정 표시 장치의 단면도이다. 도 9를 참조하면, 본 발명의 다른 실시예에 따른 액정 표시 장치는 다중막으로 구성된 제2 도전 라인(EL2_2)를 포함하는 점이 도 8의 실시예와 다른 점이다.
제2 도전 라인(EL2_2)는 복수의 층으로 이루어질 수 있다. 도 9는 제2 도전 라인(EL2_2)이 삼중막(10, 11, 12)으로 된 경우를 예시하나, 이에 제한되는 것은 아니며, 다른 예시적인 실시예에서 제2 도전 라인은 이중막으로 이루어지거나 삼중막 이상의 다중막으로 이루어질 수도 있다.
제2 도전 라인(EL2_2)의 제1 층(10) 및 제3 층(12)은 몰리브덴(Mo)를 포함할 수 있다. 제2 도전 라인(EL2_2)의 제2 층(11)은 알루미늄(Al)을 포함할 수 있다. 다만, 이는 예시적인 것으로 제2 도전 라인(EL2_2)의 재질이 이에 제한되는 것은 아니다.
제2 도전 라인(EL2_2)가 삼중막 구조를 갖는 경우, 앞서 설명한 데이터 배선(DL, SE, DE, 150)은 삼중막 구조를 가질 수 있으며, 이 경우, 제2 도전 라인(EL2_2)와 데이터 배선(DL, SE, DE, 150)은 동일한 공정에서 동시에 형성될 수 있다.
이하에서는, 본 발명의 일 실시예에 따른 액정 표시 장치의 제조 방법에 대해 설명하기로 한다. 이하에서 설명하는 구성의 일부는 앞서 본 발명의 몇몇 실시예에 따른 액정 표시 장치의 구성과 동일할 수 있으며, 중복 설명을 피하기 위해 일부 구성에 대한 설명은 생략될 수 있다.
도 10 내지 도 16은 본 발명의 일 실시예에 따른 액정 표시 장치의 제조 방법을 설명하기 위한 단면도이다.
도 10 내지 도 16을 참조하면, 본 발명의 일 실시예에 따른 액정 표시 장치의 제조 방법은 제1 도전 라인(EL1), 제1 도전 라인(EL1) 상에 배치된 게이트 절연막(200), 게이트 절연막(200) 상에 배치된 반도체 패턴층(700) 및 반도체 패턴층(700) 상에 배치되는 제2 도전층(800)이 구비된 제1 기판(500)을 준비하는 단계, 제2 도전층(800) 상에 상면이 y축 음의 방향을 향해 상향 경사진 경사면(370)을 포함하며, 제1 높이(d1)를 갖는 제1 감광막 패턴(PR1)을 형성하는 단계, 제1 감광막 패턴(PR1)을 마스크로 제2 도전층(800)을 식각하여 제2 도전 라인(EL2)을 형성하는 단계, 제1 감광막 패턴(PR1)의 일부를 제거하여 제2 도전 라인(EL2)의 일부를 노출시키며 제2 높이(d2)를 갖는 제2 감광막 패턴(PR2)을 형성하는 단계, 제2 감광막 패턴(PR2)을 마스크로 제2 도전 라인(EL2)의 일부를 식각하여 제2 도전 라인(EL2)에 제1 계단형 단턱(15)을 형성하는 단계, 제2 감광막 패턴(PR2)의 일부를 제거하여, 제2 도전 라인(EL2)의 일부를 노출시키며, 제3 높이(d3)를 갖는 제3 감광막 패턴(PR3)을 형성하는 단계 및 제3 감광막 패턴(PR3)을 마스크로 제2 도전 라인(EL2)의 일부를 식각하여 제2 도전 라인(EL2)에 제2 계단형 단턱(16)을 형성하는 단계를 포함할 수 있다.
먼저 도 1을 참조하면, 제1 기판(500) 상에 제1 도전 라인(EL1)을 형성한다. 제1 도전 라인(EL1)은 게이트 배선용 도전체로 형성할 수 있다. 제1 도전 라인(EL1)은 화학 기상 증착, 플라즈마 화학 기상 증착, 물리 기상 증착, 스퍼터링 등의 방법으로 형성될 수 있다.
이어서, 제1 도전 라인(EL1) 상에 게이트 절연막(200)을 형성한다. 게이트 절연막(200)은 화학 기상 증착 등의 방법으로 형성될 수 있다.
이어, 게이트 절연막(200) 상에 반도체 패턴층(700)을 형성한다. 반도체 패턴층(700)은 화학 기상 증착 등의 방법으로 형성될 수 있다.
반도체 패턴층(700) 상에는 제2 도전층(800)이 형성될 수 있다. 제2 도전층(800) 데이터 배선용 도전체로 형성할 수 있다. 다시 말하면, 제2 도전층은 상술한 데이터 배선(DL, SE, DE, 150)과 실질적으로 동일한 물질로 형성될 수 있으며, 동일 공정에서 동시에 형성될 수도 있다.
제2 도전층(800)은 단일막 또는 하나 이상의 막이 중첩된 다중막 구조를 가질 수 있다.
제2 도전층(800) 상에는 제1 감광막 패턴(PR1)이 배치될 수 있다. 제1 감광막 패턴(PR1)의 상면은 y축 음의 방향으로 상향 경사진 경사면을 포함할 수 있다. 제1 감광막 패턴(PR1)은 제1 높이(d1)을 가질 수 있다. 여기서 제1 높이(d1)라 함은 제1 감광막 패턴(PR1) 하면으로부터 상면까지의 거리가 최대인 높이를 말한다.
제1 감광막 패턴(PR1)의 높이는 y축 음의 방향으로 경사면(370)을 따라 점진적으로 또는 단계적으로 증가할 수 있다.
이어, 도 11을 참조하면, 제1 감광막 패턴(PR1)을 식각 마스크로 하여 제2 도전층(800)을 식각한다. 제2 도전층(800)은 식각되어 제2 도전 라인(EL2)을 형성할 수 있다. 제2 도전층(800)은 습식 식각(wet etch)할 수 있으나, 이에 제한되는 것은 아니며 건식 식각(dry etch)할 수도 있다.
이어, 도 12를 참조하면, 제1 감광막 패턴(PR1)의 일부를 제거하여 제2 감광막 패턴(PR2)을 형성한다. 제2 감광막 패턴(PR2)는 제1 높이(d1)보다 작은 제2 높이(d2)를 가질 수 있다. 또한, 높이가 줄어들면서 제1 감광막 패턴(PR1)의 경사면의 하단과 중첩되는 제2 도전 라인(EL2)의 일부가 노출될 수 있다.
이어, 도 13을 참조하면, 제2 감광막 패턴(PR2)를 마스크로 하여 제2 도전 라인(EL2)의 일부를 식각하여 제2 도전 라인(EL2)에 제1 계단형 단턱(15)을 형성한다. 제2 도전 라인(EL2)의 일부를 식각하여 제1 계단형 단턱을 형성하는 단계는 제2 도전 라인을 건식 식각하는 단계를 포함할 수 있다. 즉, 제2 감광막 패턴(PR2)에 의해 노출된 제2 도전 라인(EL2)의 전부를 식각하지 않고, 제2 도전 라인(EL2)에 제1 계단형 단턱(15)을 형성하기 위해 건식 식각 방식이 적용될 수 있다.
이어, 도 14를 참조하면, 제2 감광막 패턴(PR2)의 일부를 제거하여 제3 감광막 패턴(PR3)을 형성한다. 제3 감광막 패턴(PR3)은 제2 높이(d2)보다 작은 제3 높이(d3)를 가질 수 있다. 다만, 제3 감광막 패턴(PR3)은 제1 감광막 패턴(PR1) 및 제2 감광막 패턴(PR2)과 마찬가지로 상면이 경사면을 포함할 수 있다. 또한, 제2 감광막 패턴(PR2)의 높이가 전체적으로 줄어들면서 제2 감광막 패턴(PR2)의 경사면 하단과 중첩되는 제2 도전 라인(EL2)의 일부가 노출될 수 있다.
이어서, 도 15를 참조하면, 제3 감광막 패턴(PR3)을 마스크로 하여 제2 도전 라인(EL2)의 일부를 식각한다. 제3 감광막 패턴(PR3)을 마스크로 하여 제2 도전 라인(EL2)의 일부를 식각하는 단계는 제2 도전 라인(EL2)을 건식 식각하는 단계를 포함할 수 있다. 제3 감광막 패턴(PR3)을 마스크로 제2 도전 라인(EL2)을 식각하여 제2 계단형 단턱(16)을 형성할 수 있다. 다만, 이 경우에도, 제1 계단형 단턱(15)이 완전히 식각되지 않고 남아있도록 식각의 정도를 조절해야 할 필요가 있으며, 이를 위해 건식 식각 방식을 채택할 수 있다.
도 16을 참조하면, 제3 감광막 패턴(PR3)을 스트립한다. 상기에서는 계단형 단턱이 2단인 경우를 예시하여 설명하였으나, 본 발명의 범위는 이에 제한되지 않는다. 다시 말하면, 본 발명의 일 실시예에 따른 액정 표시 장치의 제조 방법은 계단형 단턱이 2단인 경우뿐만 아니라, 계단형 단턱이 1단인 경우 또는 3단 이상인 경우를 포함할 수 있다. 이 경우, 상기한 계단형 단턱을 형성하는 단계 중 일부는 생략되거나 추가될 수 있다.
이상 첨부된 도면을 참조하여 본 발명의 실시예들을 설명하였지만, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자는 본 발명의 그 기술적 사상이나 필수적인 특징을 변경하지 않고서 다른 구체적인 형태로 실시될 수 있다는 것을 이해할 수 있을 것이다. 그러므로 이상에서 기술한 실시예들은 모든 면에서 예시적인 것이며 한정적이 아닌 것으로 이해해야만 한다.
DA: 표시 영역
NDA: 비표시 영역
DF: 데이터 팬아웃부
DFL: 데이터 팬아웃 라인
DL: 데이터 라인
GF: 게이트 팬아웃부
GFL: 게이트 팬아웃 라인
GL: 게이트 라인
SE: 소스 전극
DE: 드레인 전극
PE: 화소 전극
150: 드레인 전극 확장부
500: 제1 기판
200: 게이트 절연막
700: 반도체 패턴층
600: 패시베이션막
w1: 제1 배선부
w2: 제2 배선부
C: 컨택
161, 162: 연결 전극
EL1: 제1 도전 라인
EL2: 제2 도전 라인

Claims (17)

  1. 표시 영역 및 상기 표시 영역을 제외한 비표시 영역을 포함하는 제1 기판; 및
    상기 비표시 영역에 배치되며, 상기 표시 영역을 향해 연장되는 제1 도전 라인 및 상기 제1 도전 라인과 중첩되어 연장되는 제2 도전 라인을 포함하는 복수개의 데이터 팬아웃 라인을 포함하되,
    상기 제2 도전 라인 중 적어도 일부는 x축과 나란한 방향으로 연장되는 제1 배선부 및 y축과 나란한 방향으로 연장되는 제2 배선부를 포함하고,
    상기 제1 배선부에서 상기 제2 도전 라인의 상면은 상기 y축 음의 방향을 향해 상향 경사진 경사면을 포함하는 액정 표시 장치.
  2. 제1 항에 있어서,
    상기 제1 도전 라인 상에 배치되어 상기 제1 도전 라인과 상기 제2 도전 라인을 절연시키는 게이트 절연막을 더 포함하는 액정 표시 장치.
  3. 제1 항에 있어서,
    상기 데이터 팬아웃 라인의 중앙부는 상기 제1 도전 라인과 상기 제2 도전 라인으로 이루어진 이중 배선 구조를 포함하고, 상기 데이터 팬아웃 라인의 양단은 상기 제1 도전 라인 또는 상기 제2 도전 라인으로 이루어진 단일 배선 구조를 갖는 액정 표시 장치.
  4. 제3 항에 있어서,
    상기 데이터 팬아웃 라인은 상기 표시 영역에 배치되는 데이터 라인과 연결되고, 상기 데이터 라인과 연결되는 상기 데이터 팬아웃 라인의 일단은 제2 도전 라인만으로 이루어진 액정 표시 장치.
  5. 제4 항에 있어서,
    상기 데이터 팬아웃 라인의 타단은 제1 도전 라인만으로 이루어진 액정 표시 장치.
  6. 제1 항에 있어서,
    상기 경사면은 상기 제1 배선부와 나란한 상기 제1 기판 측변과 가장 인접한 제1 배선부 상에만 형성되는 액정 표시 장치.
  7. 제1 항에 있어서,
    상기 데이터 팬아웃 라인은 상기 제1 도전 라인과 상기 제2 도전 라인을 전기적으로 연결하는 컨택을 포함하는 액정 표시 장치.
  8. 제7 항에 있어서,
    상기 제1 도전 라인 상에 배치되는 게이트 절연막 및 제2 도전 라인 상에 배치되는 패시베이션 막을 더 포함하고, 상기 컨택은 상기 패시베이션막 및 상기 게이트 절연막을 관통하여 상기 제1 도전 라인을 노출시키는 제1 서브 컨택홀 및 상기 패시베이션막을 관통하여 상기 제2 도전 라인을 노출시키는 제2 서브 컨택홀을 포함하는 액정 표시 장치.
  9. 제8 항에 있어서,
    상기 컨택은 상기 제1 서브 컨택홀과 상기 제2 서브 컨택홀을 통해 상기 제1 도전 라인과 상기 제2 도전 라인을 전기적으로 연결시키는 제1 연결 전극을 더 포함하는 액정 표시 장치.
  10. 제8 항에 있어서,
    상기 컨택은 상기 제1 기판의 일측변과 인접한 제1 컨택과 상기 표시 영역의 일측변과 인접한 제2 컨택을 포함하는 액정 표시 장치.
  11. 제10 항에 있어서,
    상기 제2 컨택은 두 개의 상기 제2 서브 컨택홀과 한 개의 상기 제1 서브 컨택홀을 포함하는 액정 표시 장치.
  12. 제1 항에 있어서,
    상기 경사면은 적어도 하나의 계단형 단턱을 포함하는 액정 표시 장치.
  13. 제1 항에 있어서,
    상기 제2 도전 라인은 복수의 층으로 이루어진 다중막 구조를 갖는 액정 표시 장치.
  14. 제1 도전 라인, 상기 제1 도전 라인 상에 배치된 게이트 절연막, 상기 게이트 절연막 상에 배치된 반도체 패턴층 및 상기 반도체 패턴층 상에 배치되는 제2 도전층이 구비된 제1 기판을 준비하는 단계;
    상기 제2 도전층 상에 상면이 y축 음의 방향을 향해 상향 경사진 경사면을 포함하며 제1 높이를 갖는 제1 감광막 패턴을 형성하는 단계;
    상기 제1 감광막 패턴을 마스크로 제2 도전층을 식각하여 제2 도전 라인을 형성하는 단계;
    상기 제1 감광막 패턴의 일부를 제거하여 상기 제2 도전 라인의 일부를 노출시키며 제2 높이를 갖는 제2 감광막 패턴을 형성하는 단계; 및
    상기 제2 감광막 패턴을 마스크로 상기 제2 도전라인의 일부를 식각하여 상기 제2 도전 라인에 제1 계단형 단턱을 형성하는 단계를 포함하는 액정 표시 장치의 제조 방법.
  15. 제14 항에 있어서,
    상기 제2 감광막 패턴을 마스크로 상기 제2 도전 라인의 일부를 식각하여 상기 제2 도전 라인에 상기 제1 계단형 단턱을 형성하는 단계는 상기 제2 감광막 패턴을 마스크로 상기 제2 도전 라인을 건식 식각하는 단계를 포함하는 액정 표시 장치의 제조 방법.
  16. 제14 항에 있어서,
    상기 제2 감광막 패턴의 일부를 제거하여 상기 제2 도전 라인의 일부를 노출시키며 제3 높이를 갖는 제3 감광막 패턴을 형성하는 단계; 및
    상기 제3 감광막 패턴을 마스크로, 상기 제2 도전 라인의 일부를 식각하여 상기 제2 도전 라인에 제2 계단형 단턱을 형성하는 단계를 더 포함하는 액정 표시 장치의 제조 방법.
  17. 제16 항에 있어서,
    상기 제3 감광막 패턴을 마스크로, 상기 제2 도전 라인의 일부를 식각하여 상기 제2 도전 라인에 제2 계단형 단턱을 형성하는 단계는 상기 제2 도전 라인을 건식 식각하는 단계를 포함하는 액정 표시 장치의 제조 방법.
KR1020150119413A 2015-08-25 2015-08-25 액정 표시 장치 및 그 제조방법 KR102430348B1 (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020150119413A KR102430348B1 (ko) 2015-08-25 2015-08-25 액정 표시 장치 및 그 제조방법
US15/242,307 US9766524B2 (en) 2015-08-25 2016-08-19 Liquid crystal display device and method for manufacturing same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020150119413A KR102430348B1 (ko) 2015-08-25 2015-08-25 액정 표시 장치 및 그 제조방법

Publications (2)

Publication Number Publication Date
KR20170024629A true KR20170024629A (ko) 2017-03-08
KR102430348B1 KR102430348B1 (ko) 2022-08-08

Family

ID=58098012

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020150119413A KR102430348B1 (ko) 2015-08-25 2015-08-25 액정 표시 장치 및 그 제조방법

Country Status (2)

Country Link
US (1) US9766524B2 (ko)
KR (1) KR102430348B1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20200251549A1 (en) * 2017-10-30 2020-08-06 Japan Display Inc. Tft array substrate and display device

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108693666A (zh) * 2018-07-23 2018-10-23 深圳市华星光电技术有限公司 扇出走线的修补方法、阵列基板及显示面板
CN109411518B (zh) * 2018-10-19 2021-04-02 武汉华星光电半导体显示技术有限公司 一种有机发光二极管显示器及其制作方法
KR20200115925A (ko) * 2019-03-29 2020-10-08 삼성디스플레이 주식회사 표시 장치
KR20200116582A (ko) * 2019-04-01 2020-10-13 삼성디스플레이 주식회사 표시 장치, 포토 마스크 및 표시 장치의 제조 방법

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003057637A (ja) * 2001-08-10 2003-02-26 Seiko Epson Corp 液晶装置及び電子機器
KR20080063553A (ko) * 2007-01-02 2008-07-07 삼성전자주식회사 표시 기판 및 이의 제조 방법
KR20110106334A (ko) * 2008-12-05 2011-09-28 이 아이 듀폰 디 네모아 앤드 캄파니 용액 처리된 전자 소자용 백플레인 구조물
KR20140045192A (ko) * 2012-10-08 2014-04-16 삼성디스플레이 주식회사 표시 기판 및 이를 포함하는 표시 장치

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100635564B1 (ko) 2004-06-28 2006-10-17 삼성에스디아이 주식회사 평판표시소자의 제조방법
KR20060125137A (ko) 2005-06-02 2006-12-06 엘지.필립스 엘시디 주식회사 Ｔｆｔ 어레이 기판의 제조방법
KR101316634B1 (ko) 2006-09-29 2013-10-15 삼성디스플레이 주식회사 금속 배선의 제조 방법 및 표시 기판의 제조 방법
KR20080078164A (ko) 2007-02-22 2008-08-27 삼성전자주식회사 액정 표시 장치의 제조 방법

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003057637A (ja) * 2001-08-10 2003-02-26 Seiko Epson Corp 液晶装置及び電子機器
KR20080063553A (ko) * 2007-01-02 2008-07-07 삼성전자주식회사 표시 기판 및 이의 제조 방법
KR20110106334A (ko) * 2008-12-05 2011-09-28 이 아이 듀폰 디 네모아 앤드 캄파니 용액 처리된 전자 소자용 백플레인 구조물
KR20140045192A (ko) * 2012-10-08 2014-04-16 삼성디스플레이 주식회사 표시 기판 및 이를 포함하는 표시 장치

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20200251549A1 (en) * 2017-10-30 2020-08-06 Japan Display Inc. Tft array substrate and display device
US11489034B2 (en) * 2017-10-30 2022-11-01 Japan Display Inc. TFT array substrate and display device

Also Published As

Publication number Publication date
US20170059955A1 (en) 2017-03-02
KR102430348B1 (ko) 2022-08-08
US9766524B2 (en) 2017-09-19

Similar Documents

Publication Publication Date Title
US7358124B2 (en) Thin film transistor array panel and manufacturing method thereof
US11003012B2 (en) Liquid crystal display device and manufacturing method thereof
US7205570B2 (en) Thin film transistor array panel
US8405811B2 (en) Liquid crystal display and method of manufacturing the same
US20090224257A1 (en) Thin film transistor panel and manufacturing method of the same
JP6382496B2 (ja) 薄膜トランジスタアレイ基板及びその製造方法
KR20110037307A (ko) 프린지 필드 스위칭 모드 액정표시장치용 어레이 기판과 그 제조방법
KR102430348B1 (ko) 액정 표시 장치 및 그 제조방법
KR20100063493A (ko) 박막 트랜지스터 기판 및 그 제조 방법
US7973865B2 (en) Thin film transistor display plate and liquid crystal display having the same
KR20080000496A (ko) 액정표시장치용 어레이 기판 및 그 제조방법
US9989826B2 (en) Liquid-crystal display device and method of fabricating the same
KR20170087574A (ko) 액정 표시 장치 및 그 제조 방법
KR20150028088A (ko) 액정 표시 장치
KR20170125170A (ko) 표시 장치 및 그 제조방법
KR20170124428A (ko) 어레이 기판, 이를 포함하는 액정 표시 장치 및 어레이 기판의 제조 방법
CN113467145B (zh) 阵列基板及制作方法、显示面板
US20150144951A1 (en) Thin film transistor array panel and manufacturing method thereof
US9455276B2 (en) Thin film transistor array panel and method of manufacturing the same
KR20160148765A (ko) 표시 장치
KR20140145785A (ko) 박막 트랜지스터 표시판 및 그 제조 방법
KR102341644B1 (ko) 액정 표시 장치 및 그 제조방법
KR102375127B1 (ko) 박막 트랜지스터 기판 및 그 제조방법
US9859305B2 (en) Liquid crystal display device and method of manufacturing the same
KR101899066B1 (ko) 액정표시장치용 어레이 기판 및 이의 제조 방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant