KR20170018404A - 마이크로기계 층 어셈블리 - Google Patents

Abstract

본 발명은, 수직으로 서로 겹쳐서 배열되고 기능적으로 서로 결합되며 서로 독립적으로 구조화된 적어도 2개의 기계적 활성 기능 층(10, 20)을 포함하는 마이크로기계 층 어셈블리(100)에 관한 것이다.

Description

마이크로기계 층 어셈블리{MICRO-MECHANICAL LAYER ASSEMBLY}

본 발명은 마이크로기계 층 어셈블리 및 마이크로기계 층 어셈블리의 제조 방법에 관한 것이다.

MEMS 컴포넌트(예를 들어 관성 센서) 내에는, 상기 컴포넌트의 제조를 위해 주로 2개, 때때로 3개의 웨이퍼가 사용된다. 더 복잡한 구성 부품, 예를 들어 마이크로 미러 또는 이와 유사한 복잡성을 갖는 구조체의 제조를 위해, 비교적 적은 수의 층으로 상당히 제한적인 층 구조 또는 수평 확장에 있어서 더 큰 칩 면이 요구된다. 몇몇 MEMS(micro electro mechanical systems) 구성 부품은 더욱 간단한 층 스택을 위해 기밀 패키징을 생략하기 때문에, 예를 들어 MEMS의 작동을 위한 주위 압력에 대한 요건을 충족시키기 위해, 후처리 시 예를 들어 개별화 및 패키징과 같은 단점이 고려되거나, 매우 복잡한 하우징이 사용되어야 한다.

본 발명의 과제는 마이크로기계 소자를 위한 개선된 층 어셈블리를 제공하는 것이다.

본 발명의 상기 과제는 제1 양태에 따라, 수직으로 서로 겹쳐서 배열되고 기능적으로 서로 결합되며 서로 독립적으로 구조화된 적어도 2개의 기계적 활성 기능 층을 포함하는 마이크로기계 층 어셈블리에 의해 해결된다.

이러한 방식으로, 기계적으로 결합된 구조들이 서로 독립적으로 구조화 가능한 2개의 상이한 웨이퍼에 제공된다. 특히, 상기 두 웨이퍼는, 서로 조립되기 전에 서로 독립적으로 처리될 수 있다. 제1 기능 층의 구조는 이러한 방식으로 바람직하게 제2 기능 층의 구조와 무관하다. 이에 의해, 높은 수직 집적도가 지원되는데, 이는 결과적으로, 완성된 마이크로기계 소자의 작은 표면적을 지원한다.

마이크로기계 층 어셈블리의 바람직한 실시예들은 종속 청구항들의 대상이다.

마이크로기계 층 어셈블리의 한 바람직한 개선예는, 2개의 기능 층 중 적어도 하나가 탄성 요소를 포함하는 것을 특징으로 한다. 이러한 방식으로, 두 기능 층의 효과적인 기계적 결합 및 두 기능 층의 높은 운동성이 지원된다.

층 어셈블리의 또 다른 한 바람직한 개선예는, 제2 기능 층의 하부면이 반사 코팅층을 포함하는 것을 특징으로 한다. 이러한 방식으로, 상기 층 어셈블리는 고반사 층을 요구하는 마이크로 미러 어플리케이션에 매우 적합하다.

층 어셈블리의 또 다른 한 바람직한 개선예는, 제2 기능 층이 SOI 웨이퍼 또는 Si 웨이퍼인 것을 특징으로 한다. 이러한 방식으로, 제2 기능 층을 위한 구성 자유 공간이 바람직하게 증가한다. 특히, SOI 웨이퍼를 이용하여 제2 기능 층 내 공동들의 깊이가 매우 정확하게 치수 설계될 수 있다.

층 어셈블리의 또 다른 한 바람직한 개선예는, 층 어셈블리가 상부측에서는 제3 기능 층을 이용하여 그리고 하부측에서는 제4 기능 층을 이용하여 패키징되는 것을 특징으로 한다. 이를 통해 바람직하게는, 마이크로기계 구조체가 상향으로 자유롭게 움직일 수 있고, 예를 들어 자석이 제3 기능 층에 본딩될 수 있게 된다. 전체 층 어셈블리의 기밀 마감 처리를 통해, 예를 들어 절단수(sawing water)가 침입될 수 없기 때문에, 바람직하게는 예를 들어 칩의 개별화를 목적으로 하는 층 어셈블리의 후처리가 간편해진다.

층 어셈블리의 또 다른 한 바람직한 실시예는, 제3 기능 층이 상부에 노치를 포함하는 것을 특징으로 한다. 이는, 절단 라인들에서의 식별을 위해 또는 자석의 정확한 위치 설정을 위해 이용될 수 있는 마커의 형성을 가능케 한다.

층 어셈블리의 또 다른 한 바람직한 실시예는, 제4 기능 층이 평탄하게 또는 만곡되어 형성되는 것을 특징으로 한다. 이를 통해, 반사 층의 반사 거동이 적절하게 형성될 수 있다.

층 어셈블리의 또 다른 한 바람직한 실시예는, 기능 층들 사이의 공동 내에 규정된 가스 분위기가 봉입되는 것을 특징으로 한다. 바람직하게 이는, 마지막 본딩 단계 중에 층 어셈블리 내로 규정 가스 분위기가 봉입됨으로써 달성된다. 이 경우, 마이크로기계학적으로 운동 가능한 구조체의 가급적 양호한 감쇠 거동을 위해 질소, 네온 등의 형태의 보호 가스 또는 진공이 봉입될 수 있다.

이하, 여러 도면을 참조하여 본 발명의 다른 특징 및 장점이 상세히 설명된다. 이 경우에, 모든 특징들은 상세한 설명 또는 도면의 설명과는 무관하게, 또는 청구 범위 내의 그 인용 관계와는 무관하게 본 발명의 대상을 형성한다. 도면들은 필수적으로 척도에 따르지 않으며, 본 발명에 따른 원리를 명확히 하는데 이용된다.

도 1은 마이크로기계 층 어셈블리의 제1 기능 층의 단면도이다.
도 2는 백 씨닝(back-thinning) 공정 후의 제1 기능 층의 단면도이다.
도 3은 마이크로기계 층 어셈블리의 제2 기능 층의 단면도이다.
도 4는 제1 및 제2 기능 층으로 이루어진 층 어셈블리의 단면도이다.
도 5는 패키징된 마이크로기계 층 어셈블리의 단면도이다.
도 6은 처리되어 패키징된 마이크로기계 층 어셈블리의 단면도이다.
도 7 및 도 8은 층 어셈블리의 커버를 위한 투명 기능 층의 2개의 변형예의 저면도이다.
도 9는 모든 4개의 기능 층을 갖는 전체 층 어셈블리의 단면도를 도시한다.
도 10은 모든 4개의 기능 층을 갖는 대안적인 층 어셈블리의 단면도이다.
도 11은 본 발명에 따른 방법의 실시예의 기본적인 흐름도를 도시한다.

도 1에는 제1 기능 층(10) 또는 제1 기판 또는 제1 웨이퍼의 단면도가 도시되어 있다. 제1 기능 층(10)의 전면 위에는, 예를 들어 (도시되지 않은) 압전 저항 또는 구리 코일(14) 또는 적절한 전류의 전도를 위한 전기 접촉 층(15, 예를 들어 금속층)과 같은 임의의 전기적 활성 구조체가 제조될 수 있다. 제1 기능 층(10)의 처리 시 상기 구조체를 보호하는 패시베이션 층(13)이 최상부 층으로서 제공된다. 상기 기능 층(10)으로부터 차후에 예를 들어 탄성 요소(16)와 같은 MEMS 구조체가 에칭될 수 있다.

도 2에서는, 제1 기능 층(10)이 차후 원하는 목표 두께로 연삭되고, 후면에 예를 들어 그 다음 기능 층과의 웨이퍼 본딩을 위한 에칭 정지 층(11) 및 바닥재(12)가 제공된 것을 볼 수 있다.

그 다음 단계에서는 도 3에 도시된 바와 같이, 제2 기능 층(20) 또는 제2 웨이퍼가 전면 상에 구조화되고, 경우에 따라 (사용된 본딩 공정에 따라) 제1 기능 층(10)과의 웨이퍼 본딩을 위한 바닥재(22)가 제공된다. 바닥재(22)에 대해 횡방향으로 산화물(21)을 볼 수 있다. 제2 기능 층(20)은, 매립된 산화물 층상의 사전 구조화를 중단시키는 (도시되지 않은) SOI(silicon on insulator) 웨이퍼로서 형성될 수 있다. 이러한 방식으로, 에칭의 깊이가 매우 정확하게 조정될 수 있는데, 그 이유는 에칭 공정이 상부면에서부터 정지될 수 있기 때문이다. 또한, 2개의 매립된 산화 층을 갖는 (도시되지 않은) 이중 SOI 웨이퍼의 사용도 가능하다. 이 경우, 미러 멤브레인이 (후술되는 바와 같이) 백 씨닝을 통해서뿐만 아니라, 매립된 제2 산화 층 상에서 정지되는 에칭을 통해서도 제조될 수 있다. 이는, 특히 좁은 두께 공차를 갖는 매우 얇은 멤브레인의 제조 시 유리할 수 있다.

제2 기능 층(20)의 구조화는 예를 들어 트랜치 에칭 또는 수산화칼륨(KOH) 에칭과 같은 공지된 실리콘 에칭 공정에 의해 수행될 수 있다. 이러한 구조화는 완성된 MEMS 구성 요소 내에서, 예를 들어 마이크로 미러에서 광학적으로 이용되는 멤브레인 면이 보강 요소(23)를 이용하여 보강되는 것과 같은 임의의 기능을 충족시킬 수 있다. 보강 요소(23)는 특히 광학적 활성 면의 기계적 보강을 위해 이용된다. 도 4에는, 제1 및 제2 기능 층(10, 20)이 적절한 본딩 공정을 통해 조립된 단면이 도시되어 있다. 이는, 예를 들어 실리콘-실리콘-직접 본딩 또는 예를 들어 알루미늄 및 게르마늄 또는 금과의 공융(eutectic) 본딩 또는 금과의 열 압착식 본딩, 애노드 본딩 또는 이에 필적하는 방법과 같은 공지된 방법들 중 하나일 수 있다.

본딩 연결부는 MEMS 소자의 동작 모드에서 동적으로 부하를 받기 때문에, 적합한 본딩 공정이 선택되어야 한다. 본딩된 상태에서, 이제 제1 기능 층(10)의 추가 구조화가 수행될 수 있다. 여기서는, 예를 들어 트랜치 에칭 또는 다른 적절한 실리콘 구조화 공정을 이용하여, 제1 기능 층(10)의 두께를 갖는 탄성 요소(16) 등이 제조될 수 있다. 이러한 에칭 시, 제2 기능 층(20)의 MEMS 구조체의 손상을 가급적 방지하기 위해, 에칭 정지 층(11)을 사용하는 것이 바람직하다.

에칭 정지 층(11)은 제1 기능 층(10)의 에칭 후에 적절한 에칭 공정에 의해 제거되어야 한다. 그 다음 제조 단계로서, 도 5에서 볼 수 있는 바와 같이, 먼저 완성된 소자의 기밀 패키징의 부분으로 이용되는 제3 기능 층(30) 또는 제3 웨이퍼가 제공된다. 이를 위해, 적절한 에칭 공정에 의해 적절한 깊이의 홈들이 제3 기능 층(30) 내에 에칭된다.

이어서, 선택된 본딩 기술에 적합한 연결 층(31)이 제3 기능 층(30) 상에 제공된다. 이때, 연결 층(31)은 저융점 유리 땜납 또는 게르마늄 또는 금 등일 수 있다. 선택적으로, 제3 기능 층(30) 내에는 적절한 실리콘 에칭 공정을 이용하여 이미, 제1 기능 층(10)과의 본딩 이전에, 차후 접촉 층(15)과의 전기 접촉을 위한 스루홀들이 형성될 수 있다. 이로써, 결과적으로, 도 4의 처리 단계 이후, 마이크로기계 소자의 생성을 위해 후속 처리될 전기 기계식 층 어셈블리(100)가 제공된다.

도 5에는 제1 기능 층(10) 및 제2 기능 층(20)으로 이루어진 웨이퍼 스택과 제3 기능 층(30)의 본딩 이후의 웨이퍼 스택의 단면도가 도시되어 있다. 제1 기능 층(10)과 제3 기능 층(30)의 본딩을 위해, 예를 들어 공융 본딩, 밀봉 유리 본딩, 열 압착식 본딩, 실리콘-실리콘 직접 본딩 또는 애노드 본딩과 같은 적절한 본딩 공정이 이용될 수 있다. 접촉 층(15)의 전기 접촉을 목적으로 하는 접근 개구의 개방은 적절한 실리콘 에칭 공정을 이용하여, 바람직하게는 트랜치 에칭을 이용하여 수행될 수 있다. 제3 기능 층(30)의 원하는 두께는 본딩 이전 또는 이후에, 바람직하게는 제3 기능 층(30)의 연마를 통해 조정될 수 있다.

제3 기능 층(30) 상부면 상의 마커들(32)는 기정의 실리콘 에칭 공정에 의해, 마찬가지로 본딩 이전 또는 이후에 제공될 수 있다. 이는, 예를 들어 본딩 이후에 트랜치 에칭에 의해 수행될 수 있다. 마커들(32)은 웨이퍼의 절단 라인을 식별하거나, 자석을 완성된 부품에 포지셔닝하는 등의 목적을 위해 이용될 수 있다.

그 다음 처리 단계는, 기능 층(10, 20, 30)으로 이루어진 웨이퍼 스택의 하부면을 형성하는 제2 기능 층(20)에 관한 것이다. 도 6에 도시된 제2 기능 층(20)은 적절한 목표 두께로 제공될 수 있으며, 이러한 목적으로 전체 층 스택이 사전에 선반 가공된다(도시되지 않음). 이를 위해, 예를 들어 실리콘의 연삭 및 연마와 같은 공지된 공정이 사용될 수 있으며, 대안적으로 전체 면 에칭 공정이 사용된다(바람직하게는 일측 면만 에칭되는데, 그 이유는 제1 기능 층(10)의 표면상에 이미 전기적 접근부들이 노출되어 있기 때문이다). 상술된 바와 같이, SOI 웨이퍼 또는 이중 SOI 웨이퍼의 선택적 사용 시, 매립된 산화물 층 상에서 정지되는 에칭이 이용될 수 있다. 이러한 방식으로, 제2 기능 층(20)의 매우 정확하게 특정화된 두께 및 매우 매끄러운 표면이 구현될 수 있다.

목표 두께의 설정 후에, 제2 기능 층(20)이 공지된 실리콘 에칭 공정, 예를 들어 트랜치 에칭에 의해 구조화될 수 있다. 이 경우에, 제2 기능 층(20)의 소정의 면이 완전히 제거되며, MEMS 소자 내에서 예를 들어 가동 미러 등으로 이용될 수 있다. 이 경우, 표면의 부분 영역 내에 음영 구조도 함께 제공될 수 있다. 선택적으로, 제2 기능 층(20) 내에 탄성 구조 또는 탄성 요소를 형성하는 것도 가능하다(도시되지 않음).

원하는 경우, 순수 실리콘 표면에 대한 대안으로, (도시되지 않은) 고반사 금속화 층이 광학 반사의 목적으로 제공될 수 있다. 이는 표면의 구조화 이전 또는 이후에 수행될 수 있으며, 금속화 층의 구조화를 수반하거나 수반하지 않고 이루어질 수 있다. 바람직하게는, 표면이 구조화 이후에 전면에 걸쳐 은(silber) 스택으로 코팅되며, 이때 스택의 구조화는 생략된다. 이에 의해, 결과적으로, 도 6에 도시된 바와 같이, 비교적 크게 치수 설계된, 제2 기능 층(20)의 하부면의 광학적 활성 가동 표면이 제공되며, 이 표면은 특정 직경의 레이저 빔을 편향시킬 수 있다.

도 7 및 도 8에 도시된 바와 같이, 그 다음 제조 단계에서, 제4 기능 층(40) 또는 제4 웨이퍼에 먼저 스루홀이 제공된다. 이는 바람직하게는 이방성 KOH 에칭을 통해 수행되지만, 트랜치 에칭 또는 샌드 블라스트 공정을 통해, 또는 연삭이나는 밀링을 통해 기계적으로 달성될 수도 있다. 제4 기능 층(40)은, 예를 들어 제2 기능 층(20)의 하부면의 마이크로 미러 형태의 가동성 MEMS 구조체와, 제4 기능 층(40)에 제공되고 마이크로 미러의 광학적 패키징의 기능을 담당하는 투명 기판(41)(예: 유리) 사이의 스페이서로서 이용된다.

유리의 경우, 상기 유리가 예를 들어 애노드 본딩을 통해 웨이퍼로서 전체 면에 제공될 수도 있다. 이 경우, 투명 기판(41)은 (도 7에서 볼 수 있는 바와 같이) 평탄하게 구성될 수 있거나, (도 8에서 볼 수 있는 바와 같이) 만곡부를 가질 수 있으며, 만곡된 기판(41)의 경우 광학 이미지 내에서의 영점 반사가 바람직하게 전반적으로 제거될 수 있다. "만곡된" 투명 기판(41)의 경우, 제4 기능 층(40)의 두께가 충분히 큰 점이 보장되어야 한다. 도 7에 도시된 광학 소켓의 대안으로, 도 8에 개략 도시된 딥 드로잉 유리가 사용될 수도 있다. 도 8은 칩 상에 비스듬히 놓인 투명 기판(41)을 갖는 실리콘 웨이퍼로 이루어진 웨이퍼 스택의 개략도를 보여준다. 또한, 예를 들어 DE 10 2010 062 118 A1호에 공지된 바와 같은 이른바 (도시되지 않은) 종래의 "pick and place socket"이 사용된다.

도 7은 유리 웨이퍼를 갖는 실리콘 웨이퍼로 이루어진 웨이퍼 스택을 도시한다. 실리콘 웨이퍼에는 접근 개구가 제공되며, 도 6의 웨이퍼 스택과의 연결을 위한 상응하는 연결 층(42)이 선택적으로 제공된다. 도 7 및 도 8의 층 스택은 "광학 소켓"이라 지칭되며, 이어서 도 6의 스택에 본딩하기 위해 상기 소켓에 밀봉 유리가 제공된다. 그러나 상술된 본딩 공정들 중 다른 공정도 사용될 수 있다.

한 변형예에서는, 모든 투명 기판(41)을 개별 공정 단계에서 제4 기능 층(40) 내로 삽입하는 것도 가능한데, 이는 제4 기능 층(40)이 투명 기판(41)의 매 삽입 시마다 가열되는 것이 아니라, 단 한 번만 가열되면 되는 장점이 있다.

마지막 작업 단계에서, 도 6의 스택이 광학 소켓과 본딩된다. 도 9 및 도 10에는 도 7 또는 도 8에 도시된 광학 소켓을 사용할 경우에 대한 전체 스택의 단면도가 도시된다. 본딩 공정으로서 밀봉 유리 본딩이 사용될 수 있으나, 상술된 다른 모든 본딩 공정도 이용될 수 있으며, 경우에 따라 본딩을 위해 상응하는 층들이 제공되어야 한다.

완전한 층 구조체를 갖는 마지막 본딩 공정 중에, 규정된 압력하의 규정된 가스가 마이크로기계 층 어셈블리(10, 20, 30, 40)의 공동(50) 내로 봉입될 수 있다. 예를 들어, 가스는 네온, 보호 가스 또는 질소일 수 있으며, 대안적으로 진공의 봉입도 가능하다. 이에 의해, 제2 기능 층(20)의 가동성 구조체에 대한 최적의 감쇠 특성이 달성될 수 있다. 전체 구조체의 통상의 작동 기간 동안 가스가 봉입된 상태로 유지되어야 하는데, 이는, 장기간 가동성 마이크로 미러의 최적의 작동 특성을 가능케 하기 위함이다.

도 11은 본 발명에 따른 방법의 일 실시예의 기본적인 흐름도를 도시한다.

제1 단계(S1)에서 제1 기능 층(10)의 제공 및 구조화가 실행된다.

제2 단계(S2)에서 제2 기능 층(20)의 제공 및 구조화가 실행된다.

제3 단계(S3)에서 상기 두 기능 층(10, 20)이 수직으로 서로 겹쳐서 배열되며, 이때 상기 두 기능 층(10, 20)이 기능적으로 서로 결합된다.

요약하면, 본 발명에서는, 사용된 마이크로기계 기능 층들을 상보적 설계 요건을 고려할 필요없이 서로 독립적으로 구조화하는 것을 가능케 하는 마이크로기계 층 구조체를 제안한다. 그 결과, 마이크로기계적 활성 기능 층들의 매우 높은 수직 집적도가 가능함으로써, 바람직하게는 매우 작고 공간 절약적인 기하학적 형상의 칩 면이 구현될 수 있다.

본 발명은 구체적인 실시예들을 토대로 기술되었지만, 본 발명이 결코 그러한 실시예들에만 한정되는 것은 아니다. 따라서, 통상의 기술자는 본 발명의 핵심을 벗어나지 않으면서, 기술된 특징들을 적절하게 변경하고 서로 조합할 수 있다.

Claims (10)

1. 수직으로 서로 겹쳐서 배열되고 기능적으로 서로 결합되며 서로 독립적으로 구조화된 적어도 2개의 기계적 활성 기능 층(10, 20)을 포함하는 마이크로기계 층 어셈블리(100).
2. 제1항에 있어서, 2개의 기능 층(10, 20) 중 적어도 하나가 탄성 요소(16)를 포함하는 것을 특징으로 하는, 마이크로기계 층 어셈블리(100).
3. 제1항 또는 제2항에 있어서, 제2 기능 층(20)의 하부면이 반사 코팅층을 포함하는 것을 특징으로 하는, 마이크로기계 층 어셈블리(100).
4. 제1항 내지 제3항 중 어느 한 항에 있어서, 제2 기능 층(20)이 SOI 웨이퍼 또는 실리콘 웨이퍼인 것을 특징으로 하는, 마이크로기계 층 어셈블리(100).
5. 제1항 내지 제4항 중 어느 한 항에 있어서, 층 어셈블리(10, 20)는 상부측에서는 제3 기능 층(30)을 이용하여 그리고 하부측에서는 제4 기능 층(40)을 이용하여 패키징되는 것을 특징으로 하는, 마이크로기계 층 어셈블리(100).
6. 제5항에 있어서, 제3 기능 층(30)이 상부에 노치(32)를 포함하는 것을 특징으로 하는, 마이크로기계 층 어셈블리(100).
7. 제5항 또는 제6항에 있어서, 제4 기능 층(40)은 평탄하게 또는 만곡되어 형성되는 것을 특징으로 하는, 마이크로기계 층 어셈블리(100).
8. 제1항 내지 제7항 중 어느 한 항에 있어서, 기능 층들(10, 20, 30, 40) 사이의 공동 내에 규정된 가스 분위기가 봉입된 것을 특징으로 하는, 마이크로기계 층 어셈블리(100).
9. 마이크로기계 층 어셈블리(100)의 제조 방법으로서,
   제1 기능 층(10)을 제공하고 구조화하는 단계와,
   제2 기능 층(20)을 제공하고 구조화하는 단계와,
   상기 두 기능 층(10, 20)을 수직으로 서로 겹쳐서 배열하여, 이들 기능 층(10, 20)을 기능적으로 서로 결합하는 단계를 포함하는, 마이크로기계 층 어셈블리의 제조 방법.
10. 제9항에 있어서,
    제3 및 제4 기능 층(30, 40)을 제공하는 단계와,
    제1 기능 층(10) 및 제2 기능 층(20)으로 이루어진 층 어셈블리 상부에 상기 제3 기능 층(30)을 배치하는 단계와,
    제1 기능 층(10), 제2 기능 층(20) 및 제3 기능 층(30)으로 이루어진 층 어셈블리 하부에 제4 기능 층(40)을 배치하는 단계와,
    층 어셈블리(10, 20, 30, 40)의 공동(50) 내에 규정된 가스 분위기를 봉입하는 단계를 포함하는, 마이크로기계 층 어셈블리의 제조 방법.

Images