JP5827365B2 - ウェーハレベルでパッケージングされたデバイスを形成する方法 - Google Patents

ウェーハレベルでパッケージングされたデバイスを形成する方法 Download PDF

Info

Publication number
JP5827365B2
JP5827365B2 JP2014080154A JP2014080154A JP5827365B2 JP 5827365 B2 JP5827365 B2 JP 5827365B2 JP 2014080154 A JP2014080154 A JP 2014080154A JP 2014080154 A JP2014080154 A JP 2014080154A JP 5827365 B2 JP5827365 B2 JP 5827365B2
Authority
JP
Japan
Prior art keywords
layer
active
etching
wafer
dielectric layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2014080154A
Other languages
English (en)
Other versions
JP2014206535A (ja
Inventor
ラフォンド,ピーター・エイチ
ユー,リアンジョン
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Honeywell International Inc
Original Assignee
Honeywell International Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Honeywell International Inc filed Critical Honeywell International Inc
Priority to JP2014080154A priority Critical patent/JP5827365B2/ja
Publication of JP2014206535A publication Critical patent/JP2014206535A/ja
Application granted granted Critical
Publication of JP5827365B2 publication Critical patent/JP5827365B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Micromachines (AREA)
  • Gyroscopes (AREA)

Description

微小電気機械システムまたは「MEMS」デバイスは、一般的によく知られている。最も一般的な形態において、MEMSデバイスは、機械的微細構造、マイクロセンサ、マイクロアクチュエータ、および同一環境中すなわち単一のシリコンチップ上に一体化された電子機器から成る。MEMS技術は、ソリッドステートの変換器、すなわちセンサおよびアクチュエータの分野における実現技術である。微細製作技術は、個々には簡単な仕事を実施するが共同して複雑な機能を達成することができる、デバイスの大規模アレイの製作を可能にする。現行の用途は、加速度計、圧力センサ、化学センサおよび流れセンサ、マイクロ光学素子、光スキャナ、および流体ポンプを含む。例えば、1つの微小機械技術は、シリコンのボディを所望のパターンにマスクし、次いでシリコンを深堀りエッチングして、マスクされていないシリコンの部分を除去することを伴う。結果として得られる3次元シリコン構造は、フレキシャによって垂下されたプルーフマスを含む加速度計など、小型機械力感知デバイスとして機能する。
より単純な、より費用効率が高い、一方「最良実施」設計原理にできるだけ厳密に忠実な方法および装置が求められている。
本発明は、静電気加速度計またはレートジャイロデバイスなど、ほぼ全シリコンの、気密封止された微小電気機械システム(MEMS)デバイスをもたらすことにより製造を簡単にしコストを削減する、シリコン・オン・オキサイド(SOI)および両面研磨(DSP)ウェーハのバルクマシニングならびに融着接合に基づく、センサ構造のための装置および方法を提供する。
本発明の一態様において、デバイスは、誘電層によりハンドル層から分離された能動半導体層の中に形成されたデバイスセンサ機構と、薄い誘電層を備える比較的厚いハンドル部を有する第1のシリコンカバープレートとを含む。カバープレートの誘電層は、デバイスセンサ機構の能動層面に接合される。導線を露出させるために、空洞が、ハンドル層の一方または両方、および対応する誘電層の中に形成される。
本発明の他の態様において、カバーがSOIウェーハであり、能動構成要素からのセットバックが、能動層が保護的にドープされている状態で、ハンドル層の中に異方性エッチングされる。
本発明の好ましい代替的実施形態が、以下の図に関連して以下に詳細に説明される。
本発明の一実施形態により形成されたセンサ機構デバイスの断面図である。 図2Aはセンサ機構デバイスを生成するための製作プロセスを示す図である。図2Bはセンサ機構デバイスを生成するための製作プロセスを示す図である。図2Cはセンサ機構デバイスを生成するための製作プロセスを示す図である。図2Dはセンサ機構デバイスを生成するための製作プロセスを示す図である。図2Eはセンサ機構デバイスを生成するための製作プロセスを示す図である。 本発明の一実施形態により形成された、他のセンサ機構デバイスの断面図である。 図4Aは図3のデバイスを生成するための製作プロセスを示す図である。図4Bは図3のデバイスを生成するための製作プロセスを示す図である。図4Cは図3のデバイスを生成するための製作プロセスを示す図である。図4Dは図3のデバイスを生成するための製作プロセスを示す図である。図4Eは図3のデバイスを生成するための製作プロセスを示す図である。図4Fは図3のデバイスを生成するための製作プロセスを示す図である。図4Gは図3のデバイスを生成するための製作プロセスを示す図である。 本発明のアイソレータフランジの斜視図である。
図1、図2A〜図2Eは、センサ機構デバイス20、およびセンサ機構デバイス20を作るためのプロセスを示す。第1のシリコン・オン・インシュレータ(SOI)ウェーハ30は、ハンドル層(Si)32上にある誘電体(例えば、SiO)の層36上に、機構層34を有する。誘電層36は、約0.5から3.0ミクロンの厚さを有し、ハンドル層32と機構層34の間に挟まれる。誘電層36は、酸化物または何らかの他の絶縁体である。
最初に、図2Aに示すように、機構層34が、知られているエッチング剤を使用して、所定のエッチングパターンに従ってエッチングされる(例えば、RIE(反応性イオンエッチング)またはDRIE(深堀り反応性イオンエッチング))。誘電層36は、エッチストップとして働く。エッチングにより、機構層34の中に、適切なアクチュエータおよび/またはセンサの機械的フィーチャ(例えば、38)が露出される。次に、図2Bで示すように、フッ化水素(HF)エッチングおよび/または二酸化炭素(CO)を使用し、フィーチャ38の下および周囲の誘電体をエッチングで除去する。ハンドル層32がエッチストップとして働く限り、他のエッチング剤が使用されてよい。
図2Cは、シリコンカバー40を両面研磨(DSP)ウェーハから製作するところを示す断面図である。カバー40は、ハンドル層42の片側に誘電層44を含む。誘電層44は、エッチングされたフィーチャ38の位置に対応する、協働する内部カバープレートのフィーチャのパターンを露出させるために、エッチングされる。誘電層44は、ハンドル層42がエッチストップである状態で、知られているエッチング技術(上記参照)を使用してエッチングされる。
次に、図2Dにおいて、シリコンカバー40が、SOIウェーハ30に、融着または金共晶接合される。誘電層44の残りの部分は、機械層34の非フィーチャ構成要素に接合される。次に、図2Eで示すように、ハンドル層32および42の一方または両方が、いくつかの、機構層34の非フィーチャ部分に対する位置において、水酸化カリウム(KOH)など、従来のウェットエッチングプロセスを使用して、エッチングで除去される。次に、誘電層36および44から露出された誘電材料の一方または両方が、機構層34の非フィーチャ部分の一部を露出させるために、標準的なエッチングプロセスを使用してエッチングで除去される。次に、金属化コネクタ50が、機構層34の露出された非フィーチャセクションの部分に付着される。金属化コネクタ50は、能動内部構成要素(フィーチャ38)と電気的連通している、機構層34上の露出された電気的トレースとの電気的接続をもたらす。最後に、封止された機能構成要素、および関連する、外側に露出された金属化コネクタ50を分離するために、ダイシング(図示せず)が行われる。
図3および図4A〜図4Gは、代替のセンサ機構デバイス100およびそれを製作するプロセスを示す。センサ機構デバイス100は、カバー120(図4D)がSOIウェーハであること以外は、図1および図2A〜図2Eに示すセンサ機構デバイス20と同様である。また、図4Cは、能動構成要素112からのセットバックを作成するための追加のステップを示す。最初に、図4Aおよび図4Bにおいて、ベースのSOIウェーハ102が図2Aおよび図2Bで示すステップと同様の方法で処理され、能動構成要素112を作成する。構成要素112および機構層106の他の部分の表面は、ドープされるか、または以前にドープされている。次に、図4Cにおいて、異方性エッチング(例えば、エチレン−ジアミン−ピロカテコール(EDP)、KOH、テトラメチル水酸化アンモニウム(TMAH))が、能動構成要素112からのセットバック128を作成するために、ハンドル層110について実施される。
次に、図4Dにおいて、能動構成要素112に対応する位置で、ベースウェーハ102からハンドル層122を露出させるために、カバー120がエッチングされる。次いで、任意選択の、機械的分離用周辺デバイス130が、DRIEまたは類似のエッチング技術を使用してエッチングされる。次に、図4Eにおいて、カバー120が、融着、金共晶接合、または類似の種類の接合プロセスを使用して、ベースウェーハ102に取り付けられる。次に、図4Fにおいて、KOHエッチングまたは類似のエッチング技術を使用しベースウェーハ102のハンドル層110をエッチングで除去し、ハンドル層122は、周辺部周りの機械的分離を完成させ、誘電層124の部分を露出させるために、DRIEプロセスによりエッチングされる。周辺部周りの機械的分離は、構成要素112がパッケージの中にあるときに機構要素112に作用しうる機械的負荷の量を減少させる。次いで、機構層106の表面を露出させるために、誘電層124の中の露出された誘電材料がエッチングされる。次いで、気密封止された空洞の中の能動機構要素112が外部のデバイス(図示せず)と接触することを可能にするために、金属化接点140が、機構層106の露出された表面に付着される。次いで、完全なパッケージのダイシング(図示せず)が実施される。
本発明の好ましい実施形態が、上記の通り、図示され、説明されてきたが、本発明の趣旨および範囲から逸脱することなく、多くの変更がなされうる。例えば、説明され特許請求されるステップは、本発明の趣旨および範囲から逸脱することなく、異なる順序で実施されてよい。例えば、能動層のドープが、その能動層をエッチングする前に実施されてよい。したがって、本発明の範囲は、好ましい実施形態の開示により制限されるものではない。それに代わり、本発明は、以下の特許請求の範囲を参照することにより、完全に決定されるべきである。

Claims (1)

  1. ベースとなるシリコン・オン・インシュレータ(SOI)ウェーハ(30)と、カバープレートウェーハ(40)だけからウェーハレベルでパッケージングされたデバイス(20)を形成する方法であって、
    誘電層(36)により前記能動層(34)から分離されたハンドル層(32)を有する、前記シリコン・オン・インシュレータ(SOI)ウェーハ(30)の能動層(34)内の少なくとも1つの能動構成要素(38)をエッチングするステップと、
    少なくとも1つの能動構成要素(38)をエッチングした後、形成された少なくとも1つの能動構成要素(38)の近傍で前記誘電層(36)をエッチングするステップと、
    少なくとも1つの前記能動構成要素(38)と合致する空洞を形成するために前記カバープレートウェーハの誘電層をエッチングするステップであって、前記カバープレートウェーハ(40)が前記カバープレートウェーハ(40)の誘電層(44)に取り付けられたハンドル層(42)を有する、前記カバープレートウェーハ(40)の誘電層をエッチングするステップと、
    前記能動層の非能動構成要素にカバープレートウェーハの誘電層(44)を接合するステップと、
    前記能動層(38)の非能動構成要素にカバープレートウェーハ(40)の誘電層(44)を接合した後、前記能動層(38)の表面の一部を露出させるために、前記ハンドル層(32、42)と、対応する誘電層(36、44)の少なくとも一方をエッチングするステップと、
    前記能動層の前記露出された表面上の一部に金属化部(50)を形成するステップとを備え、
    前記少なくとも1つの能動構成要素(38)は空洞内に含まれる、方法。
JP2014080154A 2014-04-09 2014-04-09 ウェーハレベルでパッケージングされたデバイスを形成する方法 Expired - Fee Related JP5827365B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2014080154A JP5827365B2 (ja) 2014-04-09 2014-04-09 ウェーハレベルでパッケージングされたデバイスを形成する方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2014080154A JP5827365B2 (ja) 2014-04-09 2014-04-09 ウェーハレベルでパッケージングされたデバイスを形成する方法

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
JP2010527259A Division JP2012506616A (ja) 2007-09-28 2008-10-22 ウェーハレベルでパッケージングされたmemsデバイス

Publications (2)

Publication Number Publication Date
JP2014206535A JP2014206535A (ja) 2014-10-30
JP5827365B2 true JP5827365B2 (ja) 2015-12-02

Family

ID=52120158

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2014080154A Expired - Fee Related JP5827365B2 (ja) 2014-04-09 2014-04-09 ウェーハレベルでパッケージングされたデバイスを形成する方法

Country Status (1)

Country Link
JP (1) JP5827365B2 (ja)

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6930367B2 (en) * 2003-10-31 2005-08-16 Robert Bosch Gmbh Anti-stiction technique for thin film and wafer-bonded encapsulated microelectromechanical systems
US7238999B2 (en) * 2005-01-21 2007-07-03 Honeywell International Inc. High performance MEMS packaging architecture
FR2898597B1 (fr) * 2006-03-16 2008-09-19 Commissariat Energie Atomique Encapsulation dans une cavite hermetique d'un compose microelectronique, notamment d'un mems

Also Published As

Publication number Publication date
JP2014206535A (ja) 2014-10-30

Similar Documents

Publication Publication Date Title
JP2012506616A (ja) ウェーハレベルでパッケージングされたmemsデバイス
EP2860532B1 (en) Mems sensor device with multi-stimulus sensing and method of fabrication
US9452920B2 (en) Microelectromechanical system device with internal direct electric coupling
US20100193884A1 (en) Method of Fabricating High Aspect Ratio Transducer Using Metal Compression Bonding
US9463976B2 (en) MEMS fabrication process with two cavities operating at different pressures
US20050166677A1 (en) Vertically integrated MEMS structure with electronics in a hermetically sealed cavity
KR101938454B1 (ko) Mems 챔버 압력 제어를 위한 히터 설계
US20050170656A1 (en) Vertical integration of a MEMS structure with electronics in a hermetically sealed cavity
US9908771B2 (en) Inertial and pressure sensors on single chip
JP2013018114A (ja) 直接転写による埋込み電極を有する構造体の製造方法およびこのようにして得られる構造体
JP2007210083A (ja) Mems素子及びその製造方法
US20150276533A1 (en) Low Pressure Sensor and Flow Sensor
TWI634069B (zh) 混合整合構件及其製造方法
US7479402B2 (en) Comb structure fabrication methods and systems
JP2012122996A (ja) Mems装置のためのウェハレベルパッケージプロセス
TW201725170A (zh) Mems結構及其製造方法
JP2010153406A (ja) 半導体装置およびその製造方法
CN104003348A (zh) 用于具有双层面结构层和声学端口的mems结构的方法
JP2017021010A (ja) 低圧センサおよび流量センサ
JP2008039593A (ja) 静電容量型加速度センサ
US11267697B2 (en) Use of an uncoupling structure for assembling a component having a casing
JP5827365B2 (ja) ウェーハレベルでパッケージングされたデバイスを形成する方法
US20160039668A1 (en) Apparatus and method to fabricate mems devce
US8430255B2 (en) Method of accurately spacing Z-axis electrode
US20210380403A1 (en) Stress-isolated mems device comprising substrate having cavity and method of manufacture

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20150128

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20150130

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20150916

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20151015

R150 Certificate of patent or registration of utility model

Ref document number: 5827365

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

LAPS Cancellation because of no payment of annual fees