KR20170010307A - 시트형 수지 조성물, 적층 시트 및 반도체 장치의 제조 방법 - Google Patents

시트형 수지 조성물, 적층 시트 및 반도체 장치의 제조 방법 Download PDF

Info

Publication number
KR20170010307A
KR20170010307A KR1020167029781A KR20167029781A KR20170010307A KR 20170010307 A KR20170010307 A KR 20170010307A KR 1020167029781 A KR1020167029781 A KR 1020167029781A KR 20167029781 A KR20167029781 A KR 20167029781A KR 20170010307 A KR20170010307 A KR 20170010307A
Authority
KR
South Korea
Prior art keywords
sheet
resin composition
mpa
adherend
viscosity
Prior art date
Application number
KR1020167029781A
Other languages
English (en)
Inventor
아키히로 후쿠이
나오히데 다카모토
히로유키 하나조노
Original Assignee
닛토덴코 가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 닛토덴코 가부시키가이샤 filed Critical 닛토덴코 가부시키가이샤
Publication of KR20170010307A publication Critical patent/KR20170010307A/ko

Links

Images

Classifications

    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B32—LAYERED PRODUCTS
    • B32B—LAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
    • B32B1/00—Layered products having a non-planar shape
    • C—CHEMISTRY; METALLURGY
    • C09—DYES; PAINTS; POLISHES; NATURAL RESINS; ADHESIVES; COMPOSITIONS NOT OTHERWISE PROVIDED FOR; APPLICATIONS OF MATERIALS NOT OTHERWISE PROVIDED FOR
    • C09J—ADHESIVES; NON-MECHANICAL ASPECTS OF ADHESIVE PROCESSES IN GENERAL; ADHESIVE PROCESSES NOT PROVIDED FOR ELSEWHERE; USE OF MATERIALS AS ADHESIVES
    • C09J7/00—Adhesives in the form of films or foils
    • C—CHEMISTRY; METALLURGY
    • C09—DYES; PAINTS; POLISHES; NATURAL RESINS; ADHESIVES; COMPOSITIONS NOT OTHERWISE PROVIDED FOR; APPLICATIONS OF MATERIALS NOT OTHERWISE PROVIDED FOR
    • C09J—ADHESIVES; NON-MECHANICAL ASPECTS OF ADHESIVE PROCESSES IN GENERAL; ADHESIVE PROCESSES NOT PROVIDED FOR ELSEWHERE; USE OF MATERIALS AS ADHESIVES
    • C09J11/00—Features of adhesives not provided for in group C09J9/00, e.g. additives
    • C09J11/02—Non-macromolecular additives
    • C09J11/04—Non-macromolecular additives inorganic
    • C—CHEMISTRY; METALLURGY
    • C09—DYES; PAINTS; POLISHES; NATURAL RESINS; ADHESIVES; COMPOSITIONS NOT OTHERWISE PROVIDED FOR; APPLICATIONS OF MATERIALS NOT OTHERWISE PROVIDED FOR
    • C09J—ADHESIVES; NON-MECHANICAL ASPECTS OF ADHESIVE PROCESSES IN GENERAL; ADHESIVE PROCESSES NOT PROVIDED FOR ELSEWHERE; USE OF MATERIALS AS ADHESIVES
    • C09J11/00—Features of adhesives not provided for in group C09J9/00, e.g. additives
    • C09J11/02—Non-macromolecular additives
    • C09J11/06—Non-macromolecular additives organic
    • C—CHEMISTRY; METALLURGY
    • C09—DYES; PAINTS; POLISHES; NATURAL RESINS; ADHESIVES; COMPOSITIONS NOT OTHERWISE PROVIDED FOR; APPLICATIONS OF MATERIALS NOT OTHERWISE PROVIDED FOR
    • C09J—ADHESIVES; NON-MECHANICAL ASPECTS OF ADHESIVE PROCESSES IN GENERAL; ADHESIVE PROCESSES NOT PROVIDED FOR ELSEWHERE; USE OF MATERIALS AS ADHESIVES
    • C09J11/00—Features of adhesives not provided for in group C09J9/00, e.g. additives
    • C09J11/08—Macromolecular additives
    • C—CHEMISTRY; METALLURGY
    • C09—DYES; PAINTS; POLISHES; NATURAL RESINS; ADHESIVES; COMPOSITIONS NOT OTHERWISE PROVIDED FOR; APPLICATIONS OF MATERIALS NOT OTHERWISE PROVIDED FOR
    • C09J—ADHESIVES; NON-MECHANICAL ASPECTS OF ADHESIVE PROCESSES IN GENERAL; ADHESIVE PROCESSES NOT PROVIDED FOR ELSEWHERE; USE OF MATERIALS AS ADHESIVES
    • C09J133/00—Adhesives based on homopolymers or copolymers of compounds having one or more unsaturated aliphatic radicals, each having only one carbon-to-carbon double bond, and at least one being terminated by only one carboxyl radical, or of salts, anhydrides, esters, amides, imides, or nitriles thereof; Adhesives based on derivatives of such polymers
    • C—CHEMISTRY; METALLURGY
    • C09—DYES; PAINTS; POLISHES; NATURAL RESINS; ADHESIVES; COMPOSITIONS NOT OTHERWISE PROVIDED FOR; APPLICATIONS OF MATERIALS NOT OTHERWISE PROVIDED FOR
    • C09J—ADHESIVES; NON-MECHANICAL ASPECTS OF ADHESIVE PROCESSES IN GENERAL; ADHESIVE PROCESSES NOT PROVIDED FOR ELSEWHERE; USE OF MATERIALS AS ADHESIVES
    • C09J163/00—Adhesives based on epoxy resins; Adhesives based on derivatives of epoxy resins
    • C09J7/02—
    • C—CHEMISTRY; METALLURGY
    • C09—DYES; PAINTS; POLISHES; NATURAL RESINS; ADHESIVES; COMPOSITIONS NOT OTHERWISE PROVIDED FOR; APPLICATIONS OF MATERIALS NOT OTHERWISE PROVIDED FOR
    • C09J—ADHESIVES; NON-MECHANICAL ASPECTS OF ADHESIVE PROCESSES IN GENERAL; ADHESIVE PROCESSES NOT PROVIDED FOR ELSEWHERE; USE OF MATERIALS AS ADHESIVES
    • C09J7/00—Adhesives in the form of films or foils
    • C09J7/20—Adhesives in the form of films or foils characterised by their carriers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/29—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the material, e.g. carbon
    • H01L23/293—Organic, e.g. plastic
    • H01L23/295—Organic, e.g. plastic containing a filler
    • C—CHEMISTRY; METALLURGY
    • C09—DYES; PAINTS; POLISHES; NATURAL RESINS; ADHESIVES; COMPOSITIONS NOT OTHERWISE PROVIDED FOR; APPLICATIONS OF MATERIALS NOT OTHERWISE PROVIDED FOR
    • C09J—ADHESIVES; NON-MECHANICAL ASPECTS OF ADHESIVE PROCESSES IN GENERAL; ADHESIVE PROCESSES NOT PROVIDED FOR ELSEWHERE; USE OF MATERIALS AS ADHESIVES
    • C09J2203/00—Applications of adhesives in processes or use of adhesives in the form of films or foils
    • C09J2203/326—Applications of adhesives in processes or use of adhesives in the form of films or foils for bonding electronic components such as wafers, chips or semiconductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/14—Structure, shape, material or disposition of the bump connectors prior to the connecting process of a plurality of bump connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/17—Structure, shape, material or disposition of the bump connectors after the connecting process of a plurality of bump connectors
    • H01L2224/171—Disposition
    • H01L2224/1718—Disposition being disposed on at least two different sides of the body, e.g. dual array
    • H01L2224/17181—On opposite sides of the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/731—Location prior to the connecting process
    • H01L2224/73101—Location prior to the connecting process on the same surface
    • H01L2224/73103—Bump and layer connectors
    • H01L2224/73104—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8319—Arrangement of the layer connectors prior to mounting
    • H01L2224/83191—Arrangement of the layer connectors prior to mounting wherein the layer connectors are disposed only on the semiconductor or solid-state body

Landscapes

  • Chemical & Material Sciences (AREA)
  • Organic Chemistry (AREA)
  • Inorganic Chemistry (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Mechanical Engineering (AREA)
  • Adhesives Or Adhesive Processes (AREA)
  • Adhesive Tapes (AREA)
  • Mechanical Treatment Of Semiconductor (AREA)
  • Dicing (AREA)
  • Laminated Bodies (AREA)
  • Wire Bonding (AREA)

Abstract

피착체와 시트형 수지 조성물의 계면에서의 신뢰성에 영향을 주는 보이드의 발생을 억제하여, 고신뢰성의 반도체 장치를 제조할 수 있는 반도체 장치의 제조 방법을 제공한다. 본 발명은, 피착체와, 이 피착체와 전기적으로 접속된 반도체 소자 사이의 공간을 충전하기 위한 열경화성의 시트형 수지 조성물로서, 상기 시트형 수지 조성물의 점도를, 온도 범위 50℃∼250℃, 승온 속도 10℃/분, 주파수 1 Hz의 측정 조건으로 측정했을 때, 온도 150℃에 있어서의 점도 η150이 0.05 MPa·s≤η150≤2.2 MPa·s이고, 온도 200℃에 있어서의 점도 η200이 1.0 MPa·s≤η200≤100.0 MPa·s이다.

Description

시트형 수지 조성물, 적층 시트 및 반도체 장치의 제조 방법{SHEET-LIKE RESIN COMPOSITION, MULTILAYER SHEET AND METHOD FOR MANUFACTURING SEMICONDUCTOR DEVICE}
본 발명은 시트형 수지 조성물, 적층 시트 및 반도체 장치의 제조 방법에 관한 것이다.
최근 반도체 장치 및 그 패키지의 박형화, 소형화가 한층 더 요구되고 있다. 이를 위한 방책으로서, 반도체 칩 등의 반도체 소자가 기판 상에 플립 칩 본딩에 의해 실장된(플립 칩 접속된) 플립 칩형의 반도체 장치가 널리 이용되고 있다. 플립 칩 접속은, 반도체 칩의 회로면을 피착체의 전극 형성면과 대향한 상태로 하여(페이스다운), 반도체 칩의 회로면에 형성된 돌기 전극과 피착체의 전극을 접합함으로써 고정하는 실장법이다.
플립 칩 접속 후에는, 반도체 소자 표면의 보호나 반도체 소자와 기판 사이의 접속 신뢰성을 확보하기 위해서, 반도체 소자와 기판 사이의 공간에 밀봉 수지를 충전하고 있다. 이러한 밀봉 수지로서는, 액상의 밀봉 수지가 널리 이용되고 있지만, 액상의 밀봉 수지는 주입 위치나 주입량의 조절이 곤란하다. 그래서, 시트형의 밀봉 수지(언더필 시트)를 이용하여 반도체 소자와 기판 사이의 공간을 충전하는 기술이 제안되어 있다(특허문헌 1).
일반적으로, 언더필 시트로서 시트형 수지 조성물을 이용하는 프로세스에서는, 반도체 소자에 접착되어 있는 시트형 수지 조성물로 기판 등의 피착체와 반도체 소자 사이의 공간을 충전하면서 반도체 소자를 피착체에 접속하여 실장한다고 하는 수순이 채용되고 있다. 상기 프로세스에서는, 피착체와 반도체 소자 사이 공간의 충전이 용이하게 된다.
특허문헌 1: 일본 특허 제4438973호
상기 프로세스에서는, 반도체 소자에 접합된 시트형 수지 조성물과 피착체가 접합되게 되므로, 시트형 수지 조성물에는 피착체 표면의 요철에 추종하여 밀착할 것이 요구된다. 그러나, 피착체 상의 전극 등의 입체 구조물의 수의 증가나 회로의 협소화에 따라, 시트형 수지 조성물의 피착체에의 밀착 정도가 저하하여, 피착체와 시트형 수지 조성물 사이에 보이드(기포)가 발생하는 경우가 있다. 이러한 기포가 존재하면, 이후의 공정에 있어서 감압 처리나 가열 처리를 실시한 경우에 기포가 팽창하여 피착체와 시트형 수지 조성물 사이의 밀착성이 저하하는 경우가 있고, 그 결과, 반도체 소자를 피착체에 실장했을 때의 반도체 소자와 피착체의 접속 신뢰성이 저하하게 된다. 특히, 비교적 스케일이 큰 종래의 반도체 장치라면 미소한 보이드의 존재는 무시할 수 있었지만, 반도체 장치의 소형화·박형화가 진행됨에 따라서 미소한 보이드의 영향을 무시할 수 없게 되고 있다.
본 발명은, 피착체와 시트형 수지 조성물의 계면에서의 신뢰성에 영향을 주는 보이드의 발생을 억제하여, 고신뢰성의 반도체 장치를 제조할 수 있는 반도체 장치의 제조 방법을 제공하는 것을 목적으로 한다.
본원 발명자들은 예의 검토한 바, 하기 구성을 채용함으로써 상기 목적을 달성할 수 있다는 것을 알아내어, 본 발명을 완성시키기에 이르렀다.
즉, 본 발명은, 피착체와, 이 피착체와 전기적으로 접속된 반도체 소자 사이의 공간을 충전하기 위한 열경화성의 시트형 수지 조성물로서,
상기 시트형 수지 조성물의 점도를, 온도 범위 50℃∼250℃, 승온 속도 10℃/분, 주파수 1 Hz의 측정 조건으로 측정했을 때,
온도 150℃에 있어서의 점도 η150이 0.05 MPa·s≤η150≤2.2 MPa·s이고,
온도 200℃에 있어서의 점도 η200이 1.0 MPa·s≤η200≤100.0 MPa·s이다.
상기 시트형 수지 조성물에서는, 소정의 측정 조건으로 점도를 측정했을 때, 온도 150℃에 있어서의 점도 η150이 0.05 MPa·s≤η150≤2.2 MPa·s이다. 열경화성의 상기 시트형 수지 조성물은, 150℃에서는 그때까지 미경화였던 상태에서 열경화를 개시하는 단계나 또는 열경화가 진행되고 있는 단계에 있다. 이와 동시에, 보이드가 존재하는 경우, 그것이 극미소한 보이드라도 승온과 함께 보이드의 팽창 정도가 커진다. 열경화의 초기 단계에서 점도 η150을 상기 범위로 함으로써, 보이드의 팽창을 억제할 수 있을 정도로 점도가 상승하고 있으며 또한 피착체-반도체 소자 사이의 양호한 접합 상태가 형성될 정도로 점도의 상승이 억제되고 있는 상태로 할 수 있다. 점도 η150이 지나치게 낮으면 보이드의 팽창 억제가 곤란하게 되고, 지나치게 높으면 피착체와 반도체 소자의 접합이 불충분하게 될 우려가 있다.
또한, 상기 시트형 수지 조성물에서는, 온도 200℃에 있어서의 점도 η200이 1.0 MPa·s≤η200≤100.0 MPa·s이다. 열경화성의 상기 시트형 수지 조성물은, 200℃에서는 열경화가 상당 정도 진행되어, 열경화 반응이 수속(收束)에 이르렀다고 간주할 수 있는 단계(편의상, 이 단계를 「완전 경화」라고 한다.)에 가까운 상태에 있다. 보이드가 존재하는 경우, 200℃라는 고온에서는 팽창 정도가 보다 커지지만, 열경화의 종반 단계에서 점도 η200을 상기 범위로 함으로써, 보이드의 팽창을 억제할 수 있다. 점도 η200이 지나치게 낮으면 보이드의 팽창 억제가 불충분하게 되고, 지나치게 높으면 피착체와 반도체 소자의 접합이 불충분하게 될 우려가 있다.
이와 같이, 본 발명은, 시트형 수지 조성물 부착 반도체 소자를 피착체에 접합시킨 후의 시트형 수지 조성물을 열경화시키기 위한 가열 과정에 있어서의 보이드의 팽창 현상에 주목하여, 각 온도에서의 점도를 제어함으로써 보이드의 팽창을 억제하여 미소한 상태 그대로 한다고 하는 신규한 컨셉에 기초한 기술 사상이다. 상기 시트형 수지 조성물에 의해, 가령 보이드의 맞물림이 생겼다고 해도, 우수한 접속 신뢰성을 갖는 반도체 장치를 제조할 수 있다.
상기 측정 조건으로 상기 시트형 수지 조성물의 점도를 측정했을 때, 또한 온도 80℃에 있어서의 점도 η80이 0.001 MPa·s≤η80≤1.0 MPa·s인 것이 바람직하다. 상기 시트형 수지 조성물의 온도 80℃에 있어서의 점도 η80을 상기 범위로 함으로써, 피착체와 상기 시트형 수지 조성물의 접합시에 상기 시트형 수지 조성물이 피착체 상의 요철에 충분히 추종하기 때문에, 보이드의 맞물림을 방지할 수 있다. 그 결과, 당초부터의 요소 사이의 보이드의 절대량을 저감할 수 있어, 보다 접속 신뢰성이 양호한 반도체 장치를 제조할 수 있다. 점도 η80이 지나치게 낮으면 피착체-반도체 소자 사이로부터의 비어져나옴량이 커지고, 지나치게 높으면 피착체의 요철에의 추종성이 저하되어 버린다.
상기 점도 η80이 0.01 MPa·s≤η80≤0.1 MPa·s이고, 상기 점도 η150이 0.1 MPa·s≤η150≤2.2 MPa·s이고, 상기 점도 η200이 1.0 MPa·s≤η200≤50.0 MPa·s인 것이 바람직하다. 각 온도에서의 점도를 상기 범위로 제어함으로써, 피착체의 요철에의 추종, 보이드의 팽창 억제 및 피착체와 반도체 소자의 접합 모두 보다 높은 레벨로 달성할 수 있다.
상기 시트형 수지 조성물은, 에폭시 수지, 경화제, 열가소성 수지, 무기 충전제 및 열경화 촉진 촉매를 함유하는 것이 바람직하다. 이에 따라 상기 시트형 수지 조성물의 점도를 효율적으로 제어할 수 있다.
상기 열가소성 수지는, 중량 평균 분자량이 5×105 이상인 아크릴 수지인 것이 바람직하다. 이에 따라 상기 시트형 수지 조성물에 적절한 점도를 부여할 수 있어, 보이드의 팽창을 보다 효율적으로 억제할 수 있다.
상기 무기 충전제의 평균 입경이 10 nm 이상 500 nm 이하인 것이 바람직하다. 이에 따라, 상기 시트형 수지 조성물의 점도의 제어를 용이하게 하고, 또한 상기 시트형 수지 조성물에 적절한 투명성을 부여할 수 있다.
상기 열경화 촉진 촉매는 질소 원자를 분자 내에 포함하는 유기 화합물이고, 상기 유기 화합물의 분자량이 50∼500인 것이 바람직하다. 이에 따라, 상기 시트형 수지 조성물의 승온에 따른 열경화 반응의 진행 정도를 제어할 수 있고, 그 결과, 각 온도에서 원하는 점도를 갖도록 설계하기가 용이하게 된다.
본 발명은 또한 기재 및 이 기재 상에 형성된 점착제층을 갖는 점착 테이프와,
상기 점착제층 상에 적층된 상기 시트형 수지 조성물
을 구비하는 적층 시트에 관한 것이다.
상기 구성에 따르면, 점착 테이프 일체형 시트형 수지 조성물을 얻을 수 있기 때문에, 시트형 수지 조성물이 접합된 반도체 소자와 점착 테이프를 접합시키는 공정을 생략할 수 있다는 점에서, 더욱 생산성을 향상시킬 수 있다.
상기 점착 테이프는, 반도체 웨이퍼의 이면 연삭용 테이프 또는 다이싱 테이프의 어느 것이라도 좋다.
본 발명은 또한 피착체와, 이 피착체와 전기적으로 접속된 반도체 소자와, 이 피착체와 이 반도체 소자 사이의 공간을 충전하는 시트형 수지 조성물을 구비하는 반도체 장치의 제조 방법으로서,
상기 시트형 수지 조성물이 상기 반도체 소자에 접합된 시트형 수지 조성물 부착 반도체 소자를 준비하는 공정과,
상기 피착체와 상기 반도체 소자 사이의 공간을 상기 시트형 수지 조성물로 충전하면서 상기 반도체 소자와 상기 피착체를 전기적으로 접속하는 접속 공정
을 포함하는 반도체 장치의 제조 방법에 관한 것이다.
상기 제조 방법에서는, 각 온도에서의 점도가 제어된 시트형 수지 조성물을 이용하고 있기 때문에, 피착체와 반도체 소자의 양호한 접합 상태를 달성하면서 보이드의 팽창을 억제하여 고신뢰성의 반도체 장치를 제조할 수 있다.
도 1은 본 발명의 일 실시형태에 따른 적층 시트를 도시하는 단면 모식도이다.
도 2A는 본 발명의 일 실시형태에 따른 반도체 장치의 제조 공정의 일 공정을 도시하는 단면 모식도이다.
도 2B는 본 발명의 일 실시형태에 따른 반도체 장치의 제조 공정의 일 공정을 도시하는 단면 모식도이다.
도 2C는 본 발명의 일 실시형태에 따른 반도체 장치의 제조 공정의 일 공정을 도시하는 단면 모식도이다.
도 2D는 본 발명의 일 실시형태에 따른 반도체 장치의 제조 공정의 일 공정을 도시하는 단면 모식도이다.
도 2E는 본 발명의 일 실시형태에 따른 반도체 장치의 제조 공정의 일 공정을 도시하는 단면 모식도이다.
도 2F는 본 발명의 일 실시형태에 따른 반도체 장치의 제조 공정의 일 공정을 도시하는 단면 모식도이다.
도 3A는 본 발명의 다른 실시형태에 따른 반도체 장치의 제조 공정의 일 공정을 도시하는 단면 모식도이다.
도 3B는 본 발명의 다른 실시형태에 따른 반도체 장치의 제조 공정의 일 공정을 도시하는 단면 모식도이다.
도 3C는 본 발명의 다른 실시형태에 따른 반도체 장치의 제조 공정의 일 공정을 도시하는 단면 모식도이다.
도 3D는 본 발명의 다른 실시형태에 따른 반도체 장치의 제조 공정의 일 공정을 도시하는 단면 모식도이다.
본 발명의 실시형태에 관해서 도면을 참조하면서 이하에 설명한다. 단, 도면의 일부 또는 전부에 있어서, 설명에 불필요한 부분은 생략하고, 또 설명을 용이하게 하기 위해서 확대하거나 또는 축소하거나 하여 도시한 부분이 있다. 상하 등의 위치 관계를 나타내는 용어는, 특별한 언급이 없는 한, 단순히 설명을 용이하게 하기 위해서 이용되고 있으며, 본 발명의 구성을 한정하는 의도는 일절 없다.
<제1 실시형태>
본 실시형태에서는, 점착 테이프로서 이면 연삭용 테이프를 이용하여, 시트형 수지 조성물과 이면 연삭용 테이프가 일체로 된 적층 시트 및 이것을 이용하는 반도체 장치의 제조 방법을 예로 설명한다. 이하의 설명은, 점착제층에 관련한 사항을 제외하고, 기본적으로 시트형 수지 조성물 단독인 경우에도 적용할 수 있다.
(적층 시트)
도 1에 도시하는 것과 같이, 적층 시트(10)는, 이면 연삭용 테이프(1)와, 이면 연삭용 테이프(1) 상에 적층된 시트형 수지 조성물(2)을 구비하고 있다. 또한, 시트형 수지 조성물(2)은, 도 1에 도시하는 것과 같이, 반도체 웨이퍼(3)(도 2A 참조)와의 접합에 충분한 사이즈로 마련되어 있으면 되고, 이면 연삭용 테이프(1)의 전면에 적층되어 있어도 좋다.
(시트형 수지 조성물)
본 실시형태에 있어서의 시트형 수지 조성물(2)은, 표면 실장된 반도체 소자와 피착체 사이의 공간을 충전하는 밀봉용 필름으로서 이용할 수 있다.
시트형 수지 조성물(2)에서는, 온도 범위 50℃∼250℃, 승온 속도 10℃/분, 주파수 1 Hz의 측정 조건으로 점도를 측정했을 때, 온도 150℃에 있어서의 점도 η150이 0.05 MPa·s≤η150≤2.2 MPa·s이면 된다. 또한 점도 η150은 0.1 MPa·s≤η150≤2.2 MPa·s인 것이 바람직하다. 열경화성의 상기 시트형 수지 조성물은, 150℃에서는 그때까지 미경화였던 상태에서 열경화를 개시하는 단계이거나 또는 열경화가 계속 진행되고 있는 단계에 있다. 이와 동시에, 보이드가 존재하는 경우, 그것이 극미소한 보이드라도 승온과 함께 보이드의 팽창 정도가 커진다. 열경화의 초기 단계에서 점도 η150을 상기 범위로 함으로써, 보이드의 팽창을 억제할 수 있을 정도로 점도가 상승하고 있으며 또한 피착체-반도체 소자 사이의 양호한 접합 상태가 형성될 정도로 점도의 상승이 억제되고 있는 상태로 할 수 있다. 점도 η150이 지나치게 낮으면 보이드의 팽창 억제가 곤란하게 되고, 지나치게 높으면 피착체와 반도체 소자의 접합이 불충분하게 될 우려가 있다.
더욱이, 상기 시트형 수지 조성물에서는, 상기 측정 조건으로 측정한 온도200℃에 있어서의 점도 η200이 1.0 MPa·s≤η200≤100.0 MPa·s이다. 점도 η200은 1.0 MPa·s≤η200≤50.0 MPa·s인 것이 더욱 바람직하다. 열경화성의 상기 시트형 수지 조성물은, 200℃에서는 열경화가 상당 정도 진행되어, 완전 경화에 가까운 상태에 있다. 보이드가 존재하는 경우, 200℃라는 고온에서는 팽창 정도가 보다 커지지만, 열경화의 종반 단계에서 점도 η200을 상기 범위로 함으로써, 보이드의 팽창을 억제할 수 있다. 점도 η200이 지나치게 낮으면 보이드의 팽창 억제가 불충분하게 되고, 지나치게 높으면 피착체와 반도체 소자의 접합이 불충분하게 될 우려가 있다.
상기 측정 조건으로 시트형 수지 조성물(2)의 점도를 측정했을 때, 또한 온도 80℃에 있어서의 점도 η80이 0.001 MPa·s≤η80≤1.0 MPa·s인 것이 바람직하고, 0.005 MPa·s≤η80≤0.5 MPa·s인 것이 바람직하다. 상기 시트형 수지 조성물의 온도 80℃에 있어서의 점도 η80을 상기 범위로 함으로써, 피착체와 상기 시트형 수지 조성물의 접합시에 상기 시트형 수지 조성물이 피착체 상의 요철에 충분히 추종하기 때문에, 보이드의 맞물림을 방지할 수 있다. 그 결과, 당초부터의 요소 사이의 보이드의 절대량을 저감할 수 있어, 보다 접속 신뢰성이 양호한 반도체 장치를 제조할 수 있다. 점도 η80이 지나치게 낮으면 피착체-반도체 소자 사이로부터의 돌출량이 커지고, 지나치게 높으면 피착체의 요철에의 추종성이 저하되어 버린다.
시트형 수지 조성물의 구성 재료로서는, 열가소성 수지와 열경화성 수지를 병용한 것을 예로 들 수 있다. 또한, 열가소성 수지나 열경화성 수지 단독으로도 사용 가능하다.
상기 열가소성 수지로서는, 천연 고무, 부틸 고무, 이소프렌 고무, 클로로프렌 고무, 에틸렌-아세트산비닐 공중합체, 에틸렌-아크릴산 공중합체, 에틸렌-아크릴산에스테르 공중합체, 폴리부타디엔 수지, 폴리카보네이트 수지, 열가소성 폴리이미드 수지, 6-나일론이나 6,6-나일론 등의 폴리아미드 수지, 페녹시 수지, 아크릴 수지, PET나 PBT 등의 포화 폴리에스테르 수지, 폴리아미드이미드 수지 또는 불소 수지 등을 들 수 있다. 이들 열가소성 수지는 단독으로 또는 2종 이상을 병용하여 이용할 수 있다. 이들 열가소성 수지 중, 이온성 불순물이 적고 내열성이 높아, 반도체 소자의 신뢰성을 확보할 수 있는 아크릴 수지가 특히 바람직하다.
상기 아크릴 수지의 중량 평균 분자량은 5×105 이상인 것이 바람직하고, 7×105 이상인 것이 바람직하다. 이에 따라 상기 시트형 수지 조성물에 적절한 점도를 부여할 수 있어, 보이드의 팽창을 보다 효율적으로 억제할 수 있다. 또한, 점도의 과도한 상승을 억제한다는 관점에서, 상기 중량 평균 분자량은 1×107 이하인 것이 바람직하다.
상기 아크릴 수지로서는, 특별히 한정되는 것은 아니며, 탄소수 30 이하, 특히 탄소수 4∼18의 직쇄 혹은 분기의 알킬기를 갖는 아크릴산 또는 메타크릴산의 에스테르의 1종 또는 2종 이상을 성분으로 하는 중합체 등을 들 수 있다. 상기 알킬기로서는, 예컨대 메틸기, 에틸기, 프로필기, 이소프로필기, n-부틸기, t-부틸기, 이소부틸기, 아밀기, 이소아밀기, 헥실기, 헵틸기, 시클로헥실기, 2-에틸헥실기, 옥틸기, 이소옥틸기, 노닐기, 이소노닐기, 데실기, 이소데실기, 운데실기, 라우릴기, 트리데실기, 테트라데실기, 스테아릴기, 옥타데실기 또는 도데실기 등을 들 수 있다.
또한, 상기 중합체를 형성하는 다른 모노머로서는, 특별히 한정되는 것은 아니며, 예컨대 아크릴산, 메타크릴산, 카르복시에틸아크릴레이트, 카르복시펜틸아크릴레이트, 이타콘산, 말레산, 푸마르산 혹은 크로톤산 등과 같은 카르복실기 함유 모노머, 무수 말레산 혹은 무수 이타콘산 등과 같은 산무수물 모노머, (메트)아크릴산2-히드록시에틸, (메트)아크릴산2-히드록시프로필, (메트)아크릴산4-히드록시부틸, (메트)아크릴산6-히드록시헥실, (메트)아크릴산8-히드록시옥틸, (메트)아크릴산10-히드록시데실, (메트)아크릴산12-히드록시라우릴 혹은 (4-히드록시메틸시클로헥실)메틸(메트)아크릴레이트 등과 같은 히드록실기 함유 모노머, 스티렌술폰산, 알릴술폰산, 2-(메트)아크릴아미드-2-메틸프로판술폰산, (메트)아크릴아미드프로판술폰산, 술포프로필(메트)아크릴레이트 혹은 (메트)아크릴로일옥시나프탈렌술폰산 등과 같은 술폰산기 함유 모노머, 또는 2-히드록시에틸아크릴로일포스페이트 등과 같은 인산기 함유 모노머, 아크릴로니트릴 등과 같은 시아노기 함유 모노머 등을 들 수 있다.
상기 열경화성 수지로서는, 페놀 수지, 아미노 수지, 불포화 폴리에스테르 수지, 에폭시 수지, 폴리우레탄 수지, 실리콘 수지 또는 열경화성 폴리이미드 수지 등을 들 수 있다. 이들 수지는 단독으로 또는 2종 이상을 병용하여 이용할 수 있다. 특히, 반도체 소자를 부식시키는 이온성 불순물 등의 함유가 적은 에폭시 수지가 바람직하다. 또한, 에폭시 수지의 경화제로서는 페놀 수지가 바람직하다.
상기 에폭시 수지는, 접착제 조성물로서 일반적으로 이용되는 것이라면 특별히 한정은 없고, 예컨대 비스페놀 A형, 비스페놀 F형, 비스페놀 S형, 브롬화비스페놀 A형, 수소 첨가 비스페놀 A형, 비스페놀 AF형, 비페닐형, 나프탈렌형, 플루오렌형, 페놀노볼락형, 오르토크레졸노볼락형, 트리스히드록시페닐메탄형, 테트라페닐올에탄형 등의 2작용 에폭시 수지나 다작용 에폭시 수지, 또는 히단토인형, 트리스글리시딜이소시아누레이트형 혹은 글리시딜아민형 등의 에폭시 수지가 이용된다. 이들은 단독으로 또는 2종 이상을 병용하여 이용할 수 있다. 이들 에폭시 수지 중 노볼락형 에폭시 수지, 비페닐형 에폭시 수지, 트리스히드록시페닐메탄형 수지 또는 테트라페닐올에탄형 에폭시 수지가 특히 바람직하다. 이들 에폭시 수지는, 경화제로서의 페놀 수지와의 반응성이 풍부하고, 내열성 등이 우수하기 때문이다.
더욱이, 상기 페놀 수지는, 상기 에폭시 수지의 경화제로서 작용하는 것으로, 예컨대, 페놀노볼락 수지, 페놀아랄킬 수지, 크레졸노볼락 수지, tert-부틸페놀노볼락 수지, 노닐페놀노볼락 수지 등의 노볼락형 페놀 수지, 레졸형 페놀 수지, 폴리파라옥시스티렌 등의 폴리옥시스티렌 등을 들 수 있다. 이들은 단독으로 또는 2종 이상을 병용하여 이용할 수 있다. 이들 페놀 수지 중 페놀노볼락 수지, 페놀아랄킬 수지가 특히 바람직하다. 반도체 장치의 접속 신뢰성을 향상시킬 수 있기 때문이다.
상기 에폭시 수지와 페놀 수지의 배합 비율은, 예컨대, 상기 에폭시 수지 성분 중 에폭시기 1 당량당 페놀 수지 중의 수산기가 0.5∼2.0 당량이 되도록 배합하는 것이 적합하다. 보다 적합한 것은 0.8∼1.2 당량이다. 즉, 양자의 배합 비율이 상기 범위를 벗어나면, 충분한 경화 반응이 진행되지 않고, 에폭시 수지 경화물의 특성이 열화되기 쉽게 되기 때문이다.
또한, 본 실시형태에서는, 에폭시 수지, 페놀 수지 및 아크릴 수지를 이용한 시트형 수지 조성물이 특히 바람직하다. 이들 수지는, 이온성 불순물이 적고 내열성이 높기 때문에, 반도체 소자의 신뢰성을 확보할 수 있다. 이 경우의 배합비는, 아크릴 수지 성분 100 중량부에 대하여, 에폭시 수지와 페놀 수지의 혼합량이 10∼1000 중량부이다.
에폭시 수지와 페놀 수지의 열경화 촉진 촉매로서는, 특별히 제한되지 않고, 공지된 열경화 촉진 촉매 중에서 적절하게 선택하여 이용할 수 있다. 열경화 촉진 촉매는 단독으로 또는 2종 이상을 조합하여 이용할 수 있다. 열경화 촉진 촉매로서는, 예컨대, 아민계 열경화 촉진 촉매, 인계 열경화 촉진 촉매, 이미다졸계 열경화 촉진 촉매, 붕소계 열경화 촉진 촉매, 인-붕소계 열경화 촉진 촉매 등을 이용할 수 있다.
그 중에서도, 열경화 촉진 촉매는 질소 원자를 분자 내에 포함하는 유기 화합물이며, 이 유기 화합물의 분자량이 50∼500인 것이 바람직하다. 이에 따라, 상기 시트형 수지 조성물의 승온에 따른 열경화 반응의 진행 정도를 제어할 수 있고, 그 결과, 각 온도에서 원하는 점도를 갖는 설계가 용이하게 된다. 상기 유기 화합물의 예로서는, 이미다졸계 열경화 촉진 촉매를 적합하게 이용할 수 있다. 시판품도 적합하게 이용할 수 있으며, 예컨대, 상품명 「2PHZ-PW」(시코쿠가세이가부시키가이샤 제조) 등을 들 수 있다.
시트형 수지 조성물(2)에는, 땜납 범프의 표면의 산화막을 제거하여 반도체 소자의 실장을 용이하게 하기 위해서, 플럭스를 첨가하여도 좋다. 플럭스로서는 특별히 한정되지 않고, 종래 공지된 플럭스 작용을 갖는 화합물을 이용할 수 있으며, 예컨대, 디페놀산, 아디프산, 아세틸살리실산, 안식향산, 벤질산, 아젤라산, 벤질안식향산, 말론산, 2,2-비스(히드록시메틸)프로피온산, 살리실산, o-메톡시안식향산(o-아니스산), m-히드록시안식향산, 호박산, 2,6-디메톡시메틸파라크레졸, 안식향산히드라지드, 카르보히드라지드, 말론산디히드라지드, 호박산디히드라지드, 글루타르산디히드라지드, 살리실산히드라지드, 이미노디아세트산디히드라지드, 이타콘산디히드라지드, 시트르산트리히드라지드, 티오카르보히드라지드, 벤조페논히드라존, 4,4'-옥시비스벤젠술포닐히드라지드 및 아디프산디히드라지드 등을 들 수 있다. 플럭스의 첨가량은 상기 플럭스 작용이 발휘되는 정도면 되며, 통상 시트형 수지 조성물에 포함되는 수지 성분 100 중량부에 대하여 0.1∼20 중량부 정도이다.
본 실시형태에서는, 시트형 수지 조성물(2)은 착색하여도 좋다. 시트형 수지 조성물(2)에 있어서, 착색에 의해 나타나는 색으로서는 특별히 제한되지 않지만, 예컨대, 흑색, 청색, 적색, 녹색 등이 바람직하다. 착색함에 있어서는, 안료, 염료 등의 공지된 착색제 중에서 적절하게 선택하여 이용할 수 있다.
본 실시형태의 시트형 수지 조성물(2)을 미리 어느 정도 가교시켜 두는 경우에는, 제작할 때, 중합체의 분자쇄 말단의 작용기 등과 반응하는 다작용성 화합물을 가교제로서 첨가시켜 두는 것이 좋다. 이에 따라, 고온 하에서의 접착 특성을 향상시켜, 내열성의 개선을 도모할 수 있다.
상기 가교제로서는, 특히, 톨릴렌디이소시아네이트, 디페닐메탄디이소시아네이트, p-페닐렌디이소시아네이트, 1,5-나프탈렌디이소시아네이트, 다가 알코올과 디이소시아네이트의 부가물 등의 폴리이소시아네이트 화합물이 보다 바람직하다. 가교제의 첨가량으로서는, 상기한 중합체 100 중량부에 대하여, 통상 0.05∼7 중량부로 하는 것이 바람직하다. 가교제의 양이 7 중량부보다 많으면, 접착력이 저하하기 때문에 바람직하지 않다. 그 한편, 0.05 중량부보다 적으면, 응집력이 부족하기 때문에 바람직하지 않다. 또한, 이와 같은 폴리이소시아네이트 화합물과 함께 필요에 따라서, 에폭시 수지 등의 다른 다작용성 화합물을 함께 포함시키도록 하여도 좋다.
또한, 시트형 수지 조성물(2)에는 무기 충전제를 적절하게 배합할 수 있다. 무기 충전제의 배합은, 도전성의 부여나 열전도성의 향상, 저장 탄성율의 조절 등을 가능하게 한다.
상기 무기 충전제로서는, 예컨대, 실리카, 클레이, 석고, 탄산칼슘, 황산바륨, 산화알루미나, 산화베릴륨, 탄화규소, 질화규소 등의 세라믹류, 알루미늄, 구리, 은, 금, 니켈, 크롬, 납, 주석, 아연, 팔라듐, 땜납 등의 금속, 또는 합금류, 기타 카본 등으로 이루어지는 다양한 무기 분말을 들 수 있다. 이들은 단독으로 또는 2종 이상을 병용하여 이용할 수 있다. 그 중에서도 실리카, 특히 용융 실리카가 적합하게 이용된다.
무기 충전제의 평균 입경은 특별히 한정되지 않지만, 10 nm 이상 500 nm 이하가 바람직하고, 20 nm 이상 400 nm 이하가 보다 바람직하고, 50 nm 이상 300 nm 이하가 더욱 바람직하다. 무기 충전제의 평균 입경을 상기 범위로 함으로써, 시트형 수지 조성물의 점도를 제어를 용이하게 하고, 또한 시트형 수지 조성물에 적절한 투명성을 부여할 수 있다. 상기 무기 충전제의 평균 입경이 지나치게 작으면, 입자의 응집이 발생하기 쉽게 되어, 시트형 수지 조성물의 형성이나 점도의 제어가 곤란하게 되는 경우가 있다. 한편, 상기 평균 입경이 지나치게 크면, 시트형 수지 조성물의 투명성이 저하하거나, 시트형 수지 조성물과 피착체의 접합부에 무기 입자의 맞물림이 발생하기 쉽게 되기 때문에, 반도체 장치의 접속 신뢰성이 저하되거나 할 우려가 있다. 또, 본 발명에서는, 평균 입경이 서로 다른 무기 충전제끼리를 조합하여 사용하여도 좋다. 또한, 평균 입경은, 광도식의 입도 분포계(HORIBA 제조, 장치명; LA-910)에 의해 구한 값이다.
상기 무기 충전제의 배합량은, 시트형 수지 조성물이 아크릴 수지를 포함하는 경우, 아크릴 수지 성분 100 중량부에 대하여 100∼1500 중량부인 것이 바람직하고, 200∼1000 중량부가 보다 바람직하다. 무기 충전제의 배합량이 10 중량부 미만이면, 저장 탄성율이 저하하여 패키지의 응력 신뢰성이 크게 손상되는 경우가 있다. 한편, 400 중량부를 넘으면, 전광선투과율 저하의 원인이 되거나, 시트형 수지 조성물(2)의 유동성이 저하하여 기판이나 반도체 소자의 요철에 충분히 매립되지 않고 보이드나 크랙의 원인으로 되거나 하는 경우가 있다.
시트형 수지 조성물은, 상술한 것과 같은 에폭시 수지, 경화제, 열가소성 수지, 무기 충전제 및 열경화 촉진 촉매를 함유하는 것이 바람직하다. 이에 따라 시트형 수지 조성물의 점도를 효율적으로 제어할 수 있다.
또한, 시트형 수지 조성물(2)에는, 상기 무기 충전제 이외에, 필요에 따라서 다른 첨가제를 적절히 배합할 수 있다. 다른 첨가제로서는, 예컨대 난연제, 실란커플링제 또는 이온트랩제 등을 들 수 있다. 상기 난연제로서는, 예컨대, 삼산화안티몬, 오산화안티몬, 브롬화에폭시 수지 등을 들 수 있다. 이들은 단독으로 또는 2종 이상을 병용하여 이용할 수 있다. 상기 실란커플링제로서는, 예컨대, β-(3,4-에폭시시클로헥실)에틸트리메톡시실란, γ-글리시독시프로필트리메톡시실란, γ-글리시독시프로필메틸디에톡시실란 등을 들 수 있다. 이들 화합물은 단독으로 또는 2종 이상을 병용하여 이용할 수 있다. 상기 이온트랩제로서는, 예컨대 히드로탈사이트류, 수산화비스무트 등을 들 수 있다. 이들은 단독으로 또는 2종 이상을 병용하여 이용할 수 있다.
더욱이, 열경화 전의 상기 시트형 수지 조성물(2)의 온도 23℃, 습도 70%의 조건 하에 있어서의 흡수율은, 1 중량% 이하인 것이 바람직하고, 0.5 중량% 이하인 것이 보다 바람직하다. 시트형 수지 조성물(2)이 상기와 같은 흡수율을 가짐으로써, 시트형 수지 조성물(2)에의 수분 흡수가 억제되어, 반도체 소자(5) 실장시의 보이드의 발생을 보다 효율적으로 억제할 수 있다. 또한, 상기 흡수율의 하한은 작을수록 바람직하며, 실질적으로 0 중량%가 바람직하고, 0 중량%인 것이 보다 바람직하다.
시트형 수지 조성물(2)의 두께(복층인 경우는 총 두께)는 특별히 한정되지 않지만, 시트형 수지 조성물(2)의 강도나 반도체 소자(5)와 피착체(16) 사이 공간의 충전성을 고려하면 10 ㎛ 이상 100 ㎛ 이하 정도라도 좋다. 또, 시트형 수지 조성물(2)의 두께는, 반도체 소자(5)와 피착체(16) 사이의 갭이나 접속 부재의 높이를 고려하여 적절하게 설정하면 된다.
적층 시트(10)의 시트형 수지 조성물(2)은 세퍼레이터에 의해 보호되어 있는 것이 바람직하다(도시하지 않음). 세퍼레이터는, 실용에 제공될 때까지 시트형 수지 조성물(2)을 보호하는 보호재로서의 기능을 갖고 있다. 세퍼레이터는 적층 시트의 시트형 수지 조성물(2) 상에 반도체 웨이퍼(3)를 점착할 때에 벗겨진다. 세퍼레이터로서는, 폴리에틸렌테레프탈레이트(PET), 폴리에틸렌, 폴리프로필렌이나, 불소계 박리제, 장쇄 알킬아크릴레이트계 박리제 등의 박리제에 의해 표면 코팅된 플라스틱 필름이나 종이 등도 사용할 수 있다.
(이면 연삭용 테이프)
이면 연삭용 테이프(1)는, 기재(1a)와, 기재(1a) 상에 적층된 점착제층(1b)을 구비하고 있다. 또한, 시트형 수지 조성물(2)은 점착제층(1b) 상에 적층되어 있다.
(기재)
상기 기재(1a)는 적층 시트(10)의 강도 모체가 되는 것이다. 예컨대, 저밀도 폴리에틸렌, 직쇄상 폴리에틸렌, 중밀도 폴리에틸렌, 고밀도 폴리에틸렌, 초저밀도 폴리에틸렌, 랜덤 공중합 폴리프로필렌, 블록 공중합 폴리프로필렌, 호모폴리프로필렌, 폴리부텐, 폴리메틸펜텐 등의 폴리올레핀, 에틸렌-아세트산비닐 공중합체, 아이오노머 수지, 에틸렌-(메트)아크릴산 공중합체, 에틸렌-(메트)아크릴산에스테르 (랜덤, 교대) 공중합체, 에틸렌-부텐 공중합체, 에틸렌-헥센 공중합체, 폴리우레탄, 폴리에틸렌테레프탈레이트, 폴리에틸렌나프탈레이트 등의 폴리에스테르, 폴리카보네이트, 폴리이미드, 폴리에테르에테르케톤, 폴리이미드, 폴리에테르이미드, 폴리아미드, 전방향족 폴리아미드, 폴리페닐술피드, 아라미드(종이), 유리, 글래스 클로스, 불소 수지, 폴리염화비닐, 폴리염화비닐리덴, 셀룰로오스계 수지, 실리콘 수지, 금속(박), 종이 등을 들 수 있다. 점착제층(1b)이 자외선 경화형인 경우, 기재(1a)는 자외선에 대하여 투과성을 갖는 것이 바람직하다.
또한 기재(1a)의 재료로서는, 상기 수지의 가교체 등의 폴리머를 들 수 있다. 상기 플라스틱 필름은, 무연신으로 이용하여도 좋고, 필요에 따라서 일축 또는 이축의 연신 처리를 실시한 것을 이용하여도 좋다.
기재(1a)의 표면은, 인접하는 층과의 밀착성, 유지성 등을 높이기 위해서, 관용의 표면 처리, 예컨대, 크롬산 처리, 오존 폭로(暴露), 화염 폭로, 고압 전격 폭로, 이온화 방사선 처리 등의 화학적 또는 물리적 처리, 하도제(下塗劑)(예컨대, 후술하는 점착 물질)에 의한 코팅 처리를 실시할 수 있다.
상기 기재(1a)는, 동종 또는 이종의 것을 적절히 선택하여 사용할 수 있으며, 필요에 따라서 여러 종류를 블렌드한 것을 이용할 수 있다. 또한, 기재(1a)에는, 대전방지능을 부여하기 위해서, 상기한 기재(1a) 상에 금속, 합금, 이들의 산화물 등으로 이루어지는 두께가 30∼500Å 정도인 도전성 물질의 증착층을 형성할 수 있다. 기재에 대전방지제를 첨가함에 의해서도 대전방지능을 부여할 수 있다. 기재(1a)는 단층 또는 2종 이상의 복층이라도 좋다.
기재(1a)의 두께는 적절히 결정할 수 있으며, 일반적으로는 5 ㎛ 이상 200 ㎛ 이하 정도이고, 바람직하게는 35 ㎛ 이상 120 ㎛ 이하이다.
또, 기재(1a)에는, 본 발명의 효과 등을 해치지 않는 범위에서, 각종 첨가제(예컨대, 착색제, 충전제, 가소제, 노화방지제, 산화방지제, 계면활성제, 난연제 등)가 포함되어 있어도 좋다.
(점착제층)
점착제층(1b)의 형성에 이용하는 점착제는, 이면 연삭할 때에 시트형 수지 조성물을 통해 반도체 웨이퍼를 단단히 유지함과 더불어, 이면 연삭 후에 시트형 수지 조성물 부착 반도체 웨이퍼를 다이싱 테이프로 이행시킬 때에 시트형 수지 조성물 부착 반도체 웨이퍼를 박리할 수 있게 제어할 수 있는 것이라면 특별히 제한되지 않는다. 예컨대, 아크릴계 점착제, 고무계 점착제 등의 일반적인 감압성 접착제를 이용할 수 있다. 상기 감압성 접착제로서는, 반도체 웨이퍼나 유리 등의 오염을 꺼리는 전자 부품의 초순수나 알코올 등의 유기 용제에 의한 청정 세정성 등의 점에서, 아크릴계 폴리머를 베이스 폴리머로 하는 아크릴계 점착제가 바람직하다.
상기 아크릴계 폴리머로서는, 아크릴산에스테르를 주된 모노머 성분으로서 이용한 것을 들 수 있다. 상기 아크릴산에스테르로서, 예컨대, (메트)아크릴산알킬에스테르(예컨대, 메틸에스테르, 에틸에스테르, 프로필에스테르, 이소프로필에스테르, 부틸에스테르, 이소부틸에스테르, s-부틸에스테르, t-부틸에스테르, 펜틸에스테르, 이소펜틸에스테르, 헥실에스테르, 헵틸에스테르, 옥틸에스테르, 2-에틸헥실에스테르, 이소옥틸에스테르, 노닐에스테르, 데실에스테르, 이소데실에스테르, 운데실에스테르, 도데실에스테르, 트리데실에스테르, 테트라데실에스테르, 헥사데실에스테르, 옥타데실에스테르, 에이코실에스테르 등의 알킬기의 탄소수 1∼30, 특히 탄소수 4∼18의 직쇄상 또는 분기쇄상의 알킬에스테르 등) 및 (메트)아크릴산시클로알킬에스테르(예컨대, 시클로펜틸에스테르, 시클로헥실에스테르 등)의 1종 또는 2종 이상을 단량체 성분으로서 이용한 아크릴계 폴리머 등을 들 수 있다. 또한, (메트)아크릴산에스테르란 아크릴산에스테르 및/또는 메타크릴산에스테르를 말하며, 본 발명의 (메트)와는 전부 같은 의미이다.
상기 아크릴계 폴리머는, 응집력, 내열성 등의 개질을 목적으로 하여, 필요에 따라서, 상기 (메트)아크릴산알킬에스테르 또는 시클로알킬에스테르와 공중합 가능한 다른 모노머 성분에 대응하는 단위를 포함하고 있어도 좋다. 이러한 모노머 성분으로서, 예컨대, 아크릴산, 메타크릴산, 카르복시에틸(메트)아크릴레이트, 카르복시펜틸(메트)아크릴레이트, 이타콘산, 말레산, 푸마르산, 크로톤산 등의 카르복실기 함유 모노머; 무수 말레산, 무수 이타콘산 등의 산무수물 모노머; (메트)아크릴산2-히드록시에틸, (메트)아크릴산2-히드록시프로필, (메트)아크릴산4-히드록시부틸, (메트)아크릴산6-히드록시헥실, (메트)아크릴산8-히드록시옥틸, (메트)아크릴산10-히드록시데실, (메트)아크릴산12-히드록시라우릴, (4-히드록시메틸시클로헥실)메틸(메트)아크릴레이트 등의 히드록실기 함유 모노머; 스티렌술폰산, 알릴술폰산, 2-(메트)아크릴아미드-2-메틸프로판술폰산, (메트)아크릴아미드프로판술폰산, 술포프로필(메트)아크릴레이트, (메트)아크릴로일옥시나프탈렌술폰산 등의 술폰산기 함유 모노머; 2-히드록시에틸아크릴로일포스페이트 등의 인산기 함유 모노머; 아크릴아미드, 아크릴로니트릴 등을 들 수 있다. 이들 공중합 가능한 모노머 성분은 1종 또는 2종 이상 사용할 수 있다. 이들 공중합 가능한 모노머의 사용량은, 전체 모노머 성분의 40 중량% 이하가 바람직하다.
더욱이, 상기 아크릴계 폴리머는, 가교시키기 위해서, 다작용성 모노머 등도 필요에 따라서 공중합용 모노머 성분으로서 포함할 수 있다. 이러한 다작용성 모노머로서, 예컨대, 헥산디올디(메트)아크릴레이트, (폴리)에틸렌글리콜디(메트)아크릴레이트, (폴리)프로필렌글리콜디(메트)아크릴레이트, 네오펜틸글리콜디(메트)아크릴레이트, 펜타에리스리톨디(메트)아크릴레이트, 트리메틸올프로판트리(메트)아크릴레이트, 펜타에리스리톨트리(메트)아크릴레이트, 디펜타에리스리톨헥사(메트)아크릴레이트, 에폭시(메트)아크릴레이트, 폴리에스테르(메트)아크릴레이트, 우레탄(메트)아크릴레이트 등을 들 수 있다. 이들 다작용성 모노머도 1종 또는 2종 이상 이용할 수 있다. 다작용성 모노머의 사용량은, 점착 특성 등의 관점에서, 전체 모노머 성분의 30 중량% 이하가 바람직하다.
상기 아크릴계 폴리머는, 단일 모노머 또는 2종 이상의 모노머 혼합물을 중합시킴으로써 얻어진다. 중합은, 용액 중합, 유화 중합, 괴상 중합, 현탁 중합 등의 어느 방식으로나 행할 수 있다. 청정한 피착체에의 오염 방지 등의 관점에서, 저분자량 물질의 함유량이 작은 것이 바람직하다. 이 점에서, 아크릴계 폴리머의 수평균 분자량은, 바람직하게는 30만 이상, 더욱 바람직하게는 40만∼300만 정도이다.
또한, 상기 점착제에는, 베이스 폴리머인 아크릴계 폴리머 등의 수평균 분자량을 높이기 위해서, 외부 가교제를 적절히 채용할 수도 있다. 외부 가교 방법의 구체적 수단으로서는, 폴리이소시아네이트 화합물, 에폭시 화합물, 아지리딘 화합물, 멜라민계 가교제 등의 소위 가교제를 첨가하여 반응시키는 방법을 들 수 있다. 외부 가교제를 사용하는 경우, 그 사용량은, 가교하여야 할 베이스 폴리머와의 밸런스에 따라, 나아가서는 점착제로서의 사용 용도에 따라 적절하게 결정된다. 일반적으로는, 상기 베이스 폴리머 100 중량부에 대하여, 5 중량부 정도 이하, 나아가서는 0.1∼5 중량부 배합하는 것이 바람직하다. 추가로 점착제에는 필요에 따라서 상기 성분 외에 종래 공지된 각종 점착부여제, 노화방지제 등의 첨가제를 이용하여도 좋다.
점착제층(1b)은 방사선 경화형 점착제에 의해 형성할 수 있다. 방사선 경화형 점착제는, 자외선 등의 방사선의 조사에 의해 가교도를 증대시켜 그 점착력을 용이하게 저하시킬 수 있어, 시트형 수지 조성물 부착 반도체 웨이퍼를 용이하게 박리할 수 있다. 방사선으로서는, X선, 자외선, 전자선, α선, β선, 중성자선 등을 들 수 있다.
방사선 경화형 점착제는, 탄소-탄소 이중 결합 등의 방사선 경화성의 작용기를 가지면서 또한 점착성을 보이는 것을 특별히 제한 없이 사용할 수 있다. 방사선 경화형 점착제로서는, 예컨대, 상기 아크릴계 점착제, 고무계 점착제 등의 일반적인 감압성 점착제에, 방사선 경화성의 모노머 성분이나 올리고머 성분을 배합한 첨가형의 방사선 경화성 점착제를 예시할 수 있다.
배합하는 방사선 경화성의 모노머 성분으로서는, 예컨대, 우레탄 올리고머, 우레탄(메트)아크릴레이트, 트리메틸올프로판트리(메트)아크릴레이트, 테트라메틸올메탄테트라(메트)아크릴레이트, 펜타에리스리톨트리(메트)아크릴레이트, 펜타에리스리톨테트라(메트)아크릴레이트, 디펜타에리스리톨모노히드록시펜타(메트)아크릴레이트, 디펜타에리스리톨헥사(메트)아크릴레이트, 1,4-부탄디올디(메트)아크릴레이트 등을 들 수 있다. 또한 방사선 경화성의 올리고머 성분은 우레탄계, 폴리에테르계, 폴리에스테르계, 폴리카보네이트계, 폴리부타디엔계 등 다양한 올리고머를 들 수 있고, 그 중량 평균 분자량이 100∼30000 정도의 범위인 것이 적당하다. 방사선 경화성의 모노머 성분이나 올리고머 성분의 배합량은, 상기 점착제층의 종류에 따라서, 점착제층의 점착력을 저하할 수 있는 양을 적절히 결정할 수 있다. 일반적으로는, 점착제를 구성하는 아크릴계 폴리머 등의 베이스 폴리머 100 중량부에 대하여, 예컨대 5∼500 중량부, 바람직하게는 40∼150 중량부 정도이다.
또한, 방사선 경화형 점착제로서는, 상기 설명한 첨가형의 방사선 경화성 점착제 이외에, 베이스 폴리머로서, 탄소-탄소 이중 결합을 폴리머 측쇄 또는 주쇄 중 혹은 주쇄 말단에 갖는 것을 이용한 내재형의 방사선 경화성 점착제를 들 수 있다. 내재형의 방사선 경화성 점착제는, 저분자 성분인 올리고머 성분 등을 함유할 필요가 없고, 또는 많게는 포함하지 않기 때문에, 경시적으로 올리고머 성분 등이 점착제 안을 이동하는 일없이, 안정된 층 구조의 점착제층을 형성할 수 있으므로 바람직하다.
상기 탄소-탄소 이중 결합을 갖는 베이스 폴리머는, 탄소-탄소 이중 결합을 가지면서 또한 점착성을 갖는 것을 특별히 제한 없이 사용할 수 있다. 이러한 베이스 폴리머로서는, 아크릴계 폴리머를 기본 골격으로 하는 것이 바람직하다. 아크릴계 폴리머의 기본 골격으로서는, 상기 예시한 아크릴계 폴리머를 들 수 있다.
상기 아크릴계 폴리머에 탄소-탄소 이중 결합을 도입하는 방법은 특별히 제한되지 않으며, 다양한 방법을 채용할 수 있지만, 탄소-탄소 이중 결합은 폴리머 측쇄에 도입하는 것이 분자 설계가 용이하다. 예컨대, 미리, 아크릴계 폴리머에 작용기를 갖는 모노머를 공중합한 후, 이 작용기와 반응할 수 있는 작용기 및 탄소-탄소 이중 결합을 갖는 화합물을, 탄소-탄소 이중 결합의 방사선 경화성을 유지한 채로 축합 또는 부가 반응시키는 방법을 들 수 있다.
이들 작용기 조합의 예로서는, 카르복실기와 에폭시기, 카르복실기와 아지리딜기, 히드록실기와 이소시아네이트기 등을 들 수 있다. 이들 작용기의 조합 중에서도 반응 추적의 용이성 때문에, 히드록실기와 이소시아네이트기의 조합이 적합하다. 또한, 이들 작용기의 조합에 의해, 상기 탄소-탄소 이중 결합을 갖는 아크릴계 폴리머를 생성하는 조합이라면, 작용기는 아크릴계 폴리머와 상기 화합물의 어느 쪽에 있어도 좋지만, 상기한 바람직한 조합에서는, 아크릴계 폴리머가 히드록실기를 가지고, 상기 화합물이 이소시아네이트기를 갖는 경우가 적합하다. 이 경우, 탄소-탄소 이중 결합을 갖는 이소시아네이트 화합물로서는, 예컨대, 메타크릴로일이소시아네이트, 2-메타크릴로일옥시에틸이소시아네이트, m-이소프로페닐-α,α-디메틸벤질이소시아네이트 등을 들 수 있다. 또한, 아크릴계 폴리머로서는, 상기 예시한 히드록시기 함유 모노머나 2-히드록시에틸비닐에테르, 4-히드록시부틸비닐에테르, 디에틸렌글리콜모노비닐에테르의 에테르계 화합물 등을 공중합한 것이 이용된다.
상기 내재형의 방사선 경화성 점착제는, 상기 탄소-탄소 이중 결합을 갖는 베이스 폴리머(특히 아크릴계 폴리머)를 단독으로 사용할 수 있지만, 특성을 악화시키지 않을 정도에 상기 방사선 경화성의 모노머 성분이나 올리고머 성분을 배합할 수도 있다. 방사선 경화성의 올리고머 성분 등은, 통상 베이스 폴리머 100 중량부에 대하여 30 중량부의 범위 내이고, 바람직하게는 0∼10 중량부의 범위이다.
상기 방사선 경화형 점착제에는, 자외선 등에 의해 경화시키는 경우에는 광중합개시제를 함유시키는 것이 바람직하다. 광중합개시제로서는, 예컨대, 4-(2-히드록시에톡시)페닐(2-히드록시-2-프로필)케톤, α-히드록시-α,α'-디메틸아세토페논, 2-메틸-2-히드록시프로피오페논, 1-히드록시시클로헥실페닐케톤 등의 α-케톨계 화합물; 메톡시아세토페논, 2,2-디메톡시-2-페닐아세토페논, 2,2-디에톡시아세토페논, 2-메틸-1-[4-(메틸티오)-페닐]-2-모르폴리노프로판-1-온 등의 아세토페논계 화합물; 벤조인에틸에테르, 벤조인이소프로필에테르, 아니소인메틸에테르 등의 벤조인에테르계 화합물; 벤질디메틸케탈 등의 케탈계 화합물; 2-나프탈렌술포닐클로리드 등의 방향족 술포닐클로리드계 화합물; 1-페닐-1,2-프로판디온-2-(O-에톡시카르보닐)옥심 등의 광활성 옥심계 화합물; 벤조페논, 벤조일안식향산, 3,3'-디메틸-4-메톡시벤조페논 등의 벤조페논계 화합물; 티오크산톤, 2-클로로티오크산톤, 2-메틸티오크산톤, 2,4-디메틸티오크산톤, 이소프로필티오크산톤, 2,4-디클로로티오크산톤, 2,4-디에틸티오크산톤, 2,4-디이소프로필티오크산톤 등의 티오크산톤계 화합물; 캄파퀴논; 할로겐화케톤; 아실포스핀옥사이드; 아실포스포네이트 등을 들 수 있다. 광중합개시제의 배합량은, 점착제를 구성하는 아크릴계 폴리머 등의 베이스 폴리머 100 중량부에 대하여, 예컨대 0.05∼20 중량부 정도이다.
또한, 방사선 조사할 때에, 산소에 의한 경화 저해가 일어나는 경우는, 방사선 경화형의 점착제층(1b)의 표면으로부터 어떠한 방법으로 산소(공기)를 차단하는 것이 바람직하다. 예컨대, 상기 점착제층(1b)의 표면을 세퍼레이터로 피복하는 방법이나, 질소 가스 분위기 중에서 자외선 등의 방사선을 조사하는 방법 등을 들 수 있다.
또한, 점착제층(1b)에는, 본 발명의 효과 등을 해치지 않는 범위에서, 각종 첨가제(예컨대, 착색제, 증점제, 증량제, 충전제, 점착부여제, 가소제, 노화방지제, 산화방지제, 계면활성제, 가교제 등)가 포함되어 있어도 좋다.
점착제층(1b)의 두께는 특별히 한정되지 않지만, 반도체 웨이퍼의 연삭면의 결손 방지, 시트형 수지 조성물(2)의 고정 유지의 양립성 등의 관점에서 1∼50 ㎛ 정도인 것이 바람직하다. 바람직하게는 5∼40 ㎛, 나아가서는 바람직하게는 10∼30 ㎛이다.
(적층 시트의 제조 방법)
본 실시형태에 따른 적층 시트(10)는, 예컨대 이면 연삭용 테이프(1) 및 시트형 수지 조성물(2)을 따로따로 제작해 두고, 마지막으로 이들을 접합시킴으로써 작성할 수 있다. 구체적으로는 이하의 같은 수순에 따라서 제작할 수 있다.
우선, 기재(1a)는, 종래 공지된 제막 방법에 의해 제막할 수 있다. 그 제막 방법으로서는, 예컨대 카렌더제막법, 유기 용매 중에서의 캐스팅법, 밀폐계에서의 인플레이션압출법, T다이압출법, 공압출법, 드라이라미네이트법 등을 예시할 수 있다.
이어서, 점착제층 형성용의 점착제 조성물을 조제한다. 점착제 조성물에는, 점착제층의 항에서 설명한 것과 같은 수지나 첨가물 등이 배합되어 있다. 조제한 점착제 조성물을 기재(1a) 상에 도포하여 도포막을 형성한 후, 그 도포막을 소정 조건 하에서 건조시켜(필요에 따라서 가열 가교시켜), 점착제층(1b)을 형성한다. 도포 방법으로서는 특별히 한정되지 않고, 예컨대, 롤 도공, 스크린 도공, 그라비아 도공 등을 들 수 있다. 또한, 건조 조건으로서는, 예컨대 건조 온도 80∼150℃, 건조 시간 0.5∼5분간의 범위 내에서 행해진다. 또한, 세퍼레이터 상에 점착제 조성물을 도포하여 도포막을 형성한 후, 상기 건조 조건으로 도포막을 건조시켜 점착제층(1b)을 형성하여도 좋다. 그 후, 기재(1a) 상에 점착제층(1b)을 세퍼레이터와 함께 접합시킨다. 이에 따라, 기재(1a) 및 점착제층(1b)을 구비하는 이면 연삭용 테이프(1)가 제작된다.
시트형 수지 조성물(2)은 예컨대 다음과 같이 하여 제작된다. 우선, 시트형 수지 조성물(2)의 형성 재료인 접착제 조성물을 조제한다. 상기 접착제 조성물에는, 시트형 수지 조성물의 항에서 설명한 대로, 열가소성 성분이나 에폭시 수지, 각종 첨가제 등이 배합되어 있다.
이어서, 조제한 접착제 조성물을 기재 세퍼레이터 상에 소정 두께가 되도록 도포하여 도포막을 형성한 후, 그 도포막을 소정 조건 하에서 건조시켜, 시트형 수지 조성물을 형성한다. 도포 방법으로서는 특별히 한정되지 않고, 예컨대, 롤 도공, 스크린 도공, 그라비아 도공 등을 들 수 있다. 또한, 건조 조건으로서는, 예컨대 건조 온도 70∼160℃, 건조 시간 1∼5분간의 범위 내에서 행해진다. 또한, 세퍼레이터 상에 접착제 조성물을 도포하여 도포막을 형성한 후, 상기 건조 조건으로 도포막을 건조시켜 시트형 수지 조성물을 형성하여도 좋다. 그 후, 기재 세퍼레이터 상에 시트형 수지 조성물을 세퍼레이터와 함께 접합시킨다.
이어서, 이면 연삭용 테이프(1) 및 시트형 수지 조성물(2)로부터 각각 세퍼레이터를 박리하고, 시트형 수지 조성물과 점착제층이 접합면으로 되도록 하여 양자를 접합시킨다. 접합은 예컨대 압착에 의해 행할 수 있다. 이 때, 라미네이트 온도는 특별히 한정되지 않으며, 예컨대 30∼100℃가 바람직하고, 40∼80℃가 보다 바람직하다. 또한, 선압은 특별히 한정되지 않으며, 예컨대 0.98∼196 N/cm가 바람직하고, 9.8∼98 N/cm가 보다 바람직하다. 이어서, 시트형 수지 조성물 상의 기재 세퍼레이터를 박리하여, 본 실시형태에 따른 적층 시트를 얻을 수 있다.
<반도체 장치의 제조 방법>
본 실시형태에서는, 이면 연삭용 테이프 상에 적층된 시트형 수지 조성물을 구비하는 적층 시트를 이용하여 반도체 웨이퍼의 이면 연삭을 행하고, 그 후, 다이싱 테이프 상에서의 다이싱, 반도체 소자의 픽업을 행하고, 마지막으로 반도체 소자를 피착체에 실장한다.
본 실시형태의 대표적인 공정으로서는, 반도체 웨이퍼의 접속 부재가 형성된 회로면과 상기 적층 시트의 시트형 수지 조성물을 접합시키는 접합 공정, 상기 반도체 웨이퍼의 이면을 연삭하는 연삭 공정, 상기 시트형 수지 조성물과 함께 반도체 웨이퍼를 이면 연삭용 테이프로부터 박리하여 상기 반도체 웨이퍼를 다이싱 테이프에 접착하는 고정 공정, 상기 반도체 웨이퍼를 다이싱하여 상기 시트형 수지 조성물 부착 반도체 소자를 형성하는 다이싱 공정, 상기 시트형 수지 조성물 부착 반도체 소자를 상기 다이싱 테이프로부터 박리하는 픽업 공정, 및 상기 피착체와 상기 반도체 소자 사이의 공간을 상기 시트형 수지 조성물로 충전하면서 상기 접속 부재를 통해 상기 반도체 소자와 상기 피착체를 전기적으로 접속하는 접속 공정을 포함한다.
[접합 공정]
접합 공정에서는, 반도체 웨이퍼(3)의 접속 부재(4)가 형성된 회로면(3a)과 상기 적층 시트(10)의 시트형 수지 조성물(2)을 접합시킨다(도 2A 참조).
(반도체 웨이퍼)
반도체 웨이퍼(3)의 회로면(3a)에는, 복수의 접속 부재(4)가 형성되어 있다(도 2A 참조). 범프나 도전재 등의 접속 부재의 재질로서는, 특별히 한정되지 않고, 예컨대, 주석-납계 금속재, 주석-은계 금속재, 주석-은-구리계 금속재, 주석-아연계 금속재, 주석-아연-비스무트계 금속재 등의 땜납류(합금)나, 금계 금속재, 구리계 금속재 등을 들 수 있다. 접속 부재의 높이도 용도에 따라서 정해지며, 일반적으로는 15∼100 ㎛ 정도이다. 물론, 반도체 웨이퍼(3)에 있어서의 개개의 접속 부재의 높이는 동일하더라도 다르더라도 좋다.
본 실시형태에 따른 반도체 장치의 제조 방법에 있어서, 시트형 수지 조성물의 두께로서는, 반도체 웨이퍼 표면에 형성된 접속 부재의 높이 X(㎛)와 상기 시트형 수지 조성물의 두께 Y(㎛)가 하기의 관계를 만족하는 것이 바람직하다.
0.5≤Y/X≤2
상기 접속 부재의 높이 X(㎛)와 상기 경화 필름의 두께 Y(㎛)가 상기 관계를 만족함으로써, 반도체 소자와 피착체 사이의 공간을 충분히 충전할 수 있음과 더불어, 상기 공간으로부터의 시트형 수지 조성물의 과잉의 비어져나옴을 방지할 수 있어, 시트형 수지 조성물에 의한 반도체 소자의 오염 등을 방지할 수 있다. 한편, 각 접속 부재의 높이가 다른 경우는, 가장 높은 접속 부재의 높이를 기준으로 한다.
(접합)
우선, 적층 시트(10)의 시트형 수지 조성물(2) 상에 임의로 마련된 세퍼레이터를 적절히 박리하고, 도 2A에 도시하는 것과 같이, 상기 반도체 웨이퍼(3)의 접속 부재(4)가 형성된 회로면(3a)과 시트형 수지 조성물(2)을 대향시켜, 상기 시트형 수지 조성물(2)과 상기 반도체 웨이퍼(3)를 접합시킨다(마운트).
접합 방법은 특별히 한정되지 않지만, 압착에 의한 방법이 바람직하다. 압착은 통상, 압착 롤 등의 공지된 압박 수단에 의해, 바람직하게는 0.1∼1 MPa, 보다 바람직하게는 0.3∼0.7 MPa의 압력을 부하하여 압압하면서 행해진다. 이 때, 40∼100℃ 정도로 가열하면서 압착시키더라도 좋다. 또한, 밀착성을 높이기 위해서, 감압 하(1∼1000 Pa)에서 압착하는 것도 바람직하다.
[연삭 공정]
연삭 공정에서는, 상기 반도체 웨이퍼(3)의 회로면(3a)과는 반대쪽의 면(즉, 이면)(3b)을 연삭한다(도 2B 참조). 반도체 웨이퍼(3)의 이면 연삭에 이용하는 박형 가공기로서는 특별히 한정되지 않고, 예컨대 연삭기(백그라인더), 연마 패드 등을 예시할 수 있다. 또한, 에칭 등의 화학적 방법으로 이면 연삭을 행하더라도 좋다. 이면 연삭은 반도체 웨이퍼가 원하는 두께(예컨대, 700∼25 ㎛)가 될 때까지 행해진다.
[고정 공정]
연삭 공정 후, 시트형 수지 조성물(2)을 접착한 상태에서 반도체 웨이퍼(3)를 이면 연삭용 테이프(1)로부터 박리하여, 반도체 웨이퍼(3)와 다이싱 테이프(11)를 접합시킨다(도 2C 참조). 이 때, 반도체 웨이퍼(3)의 이면(3b)과 다이싱 테이프(11)의 점착제층(11b)이 대향하도록 접합시킨다. 따라서, 반도체 웨이퍼(3)의 회로면(3a)에 접합된 시트형 수지 조성물(2)은 노출된 상태가 된다. 또, 다이싱 테이프(11)는, 기재(11a) 상에 점착제층(11b)이 적층된 구조를 갖는다. 기재(11a) 및 점착제층(11b)으로서는, 상기 이면 연삭용 테이프(1)의 기재(1a) 및 점착제층(1b)의 항에서 나타낸 성분 및 제법을 이용하여 적합하게 제작할 수 있다.
반도체 웨이퍼(3)의 이면 연삭용 테이프(1)로부터의 박리시에, 점착제층(1b)이 방사선 경화성을 갖는 경우에는, 점착제층(1b)에 방사선을 조사하여 점착제층(1b)을 경화시킴으로써 박리를 용이하게 행할 수 있다. 방사선의 조사량은, 이용하는 방사선의 종류나 점착제층의 경화도 등을 고려하여 적절하게 설정하면 된다.
본 실시형태의 적층 시트에서는, 상기 시트형 수지 조성물의 상기 이면 연삭용테이프로부터의 박리력이 0.03∼0.10 N/20 mm인 것이 바람직하다. 이러한 가벼운 박리력에 의해, 이면 연삭용 테이프로부터 박리할 때의 시트형 수지 조성물의 파단이나 변형을 방지할 수 있음과 더불어, 반도체 웨이퍼의 변형을 방지할 수 있다.
상기 박리력의 측정은, 적층 시트로부터 폭 20 mm의 샘플 조각을 잘라내어, 이것을 40℃의 핫플레이트 상에 배치된 실리콘 미러 웨이퍼에 접착한다. 약 30분간 방치하고, 인장력 시험기를 이용하여 박리력을 측정한다. 측정 조건은, 박리 각도: 90°, 인장 속도: 300 mm/분으로 한다. 또, 박리력의 측정은, 온도 23℃, 상대습도 50%의 환경 하에서 행한다. 단, 점착제층이 자외선 경화형인 경우는, 상기와 같은 조건으로 실리콘 미러 웨이퍼에 접착하여, 약 30분간 방치한 후, 자외선의 조사 조건을 하기와 같이 하여 적층 시트 측에서 자외선을 조사하여, 그 때의 박리력을 측정한다.
<자외선의 조사 조건>
자외선(UV) 조사 장치: 고압수은등
자외선 조사 적산 광량: 500 mJ/㎠
출력: 75 W
조사 강도: 150 mW/㎠
[다이싱 공정]
다이싱 공정에서는, 직접광이나 간접광, 적외선 등에 의해 구한 다이싱 위치에 기초하여, 도 2D에 도시하는 것과 같이 반도체 웨이퍼(3) 및 시트형 수지 조성물(2)을 다이싱하여 다이싱된 시트형 수지 조성물 부착 반도체 소자(5)를 형성한다. 다이싱 공정을 거침으로써, 반도체 웨이퍼(3)를 소정의 사이즈로 절단하여 개편화(소편화)하여, 반도체 칩(반도체 소자)(5)을 제조한다. 여기서 얻어지는 반도체 칩(5)은 같은 형상으로 절단된 시트형 수지 조성물(2)과 일체로 되어 있다. 다이싱은, 반도체 웨이퍼(3)의 시트형 수지 조성물(2)을 접합시킨 회로면(3a)으로부터 통상의 방법에 따라서 행해진다.
본 공정에서는, 예컨대, 다이싱 블레이드에 의해 다이싱 테이프(11)까지 절입하는 풀컷트라고 불리는 절단 방식 등을 채용할 수 있다. 본 공정에서 이용하는 다이싱 장치로서는 특별히 한정되지 않고, 종래 공지된 것을 이용할 수 있다. 또한, 반도체 웨이퍼는, 다이싱 테이프(11)에 의해 우수한 밀착성으로 접착 고정되어 있기 때문에, 칩이 결손되거나 칩이 튕겨 날아가는 것을 억제할 수 있음과 더불어, 반도체 웨이퍼의 파손도 억제할 수 있다. 또, 시트형 수지 조성물이 에폭시 수지를 포함하는 수지 조성물에 의해 형성되어 있으면, 다이싱에 의해 절단되더라도, 그 절단면에 있어서 시트형 수지 조성물의 풀 비어져나옴이 생기는 것을 억제 또는 방지할 수 있다. 그 결과, 절단면끼리 재부착(블로킹)되는 것을 억제 또는 방지할 수 있어, 후술하는 픽업을 한층 더 양호하게 행할 수 있다.
또한, 다이싱 공정에 이어서 다이싱 테이프의 익스팬드(expand)을 행하는 경우, 그 확장은 종래 공지된 확장 장치를 이용하여 행할 수 있다. 익스팬드 장치는, 다이싱 링을 통해 다이싱 테이프를 아래쪽으로 밀어 내릴 수 있는 도넛형의 외측 링과, 외측 링보다도 직경이 작고 다이싱 테이프를 지지하는 내측 링을 갖고 있다. 이 익스팬드 공정에 의해, 후술하는 픽업 공정에 있어서, 인접하는 반도체 칩끼리 접촉하여 파손되는 것을 막을 수 있다.
[픽업 공정]
다이싱 테이프(11)에 접착 고정된 반도체 칩(5)을 회수하기 위해서, 도 2E에 도시하는 것과 같이, 시트형 수지 조성물(2) 부착 반도체 칩(5)을 픽업하여, 반도체 칩(5)과 시트형 수지 조성물(2)의 적층체(A)를 다이싱 테이프(11)로부터 박리한다.
픽업 방법으로서는 특별히 한정되지 않고, 종래 공지된 다양한 방법을 채용할 수 있다. 예컨대, 개개의 반도체 칩을 다이싱 테이프의 기재 측에서 니들에 의해서 들어 올리고, 들어 올려진 반도체 칩을 픽업 장치에 의해서 픽업하는 방법 등을 들 수 있다. 또, 픽업된 반도체 칩(5)은, 회로면(3a)에 접합된 시트형 수지 조성물(2)과 일체가 되어 적층체(A)를 구성하고 있다.
픽업은, 점착제층(11b)이 자외선 경화형인 경우, 상기 점착제층(11b)에 자외선을 조사한 후에 행한다. 이에 따라, 점착제층(11b)의 반도체 칩(5)에 대한 점착력이 저하하여, 반도체 칩(5)의 박리가 용이하게 된다. 그 결과, 반도체 칩(5)을 손상시키는 일없이 픽업이 가능하게 된다. 자외선 조사할 때의 조사 강도, 조사 시간 등의 조건은 특별히 한정되지 않으며, 적절하게 필요에 따라서 설정하면 된다. 또한, 자외선 조사에 사용하는 광원으로서는, 예컨대 저압 수은 램프, 저압 고출력 램프, 중압 수은 램프, 무전극 수은 램프, 크세논 플래시 램프, 엑시머 램프, 자외 LED 등을 이용할 수 있다.
[실장 공정]
실장 공정에서는, 반도체 소자(5)의 실장 위치를 직접광이나 간접광, 적외선 등에 의해 미리 구해 두고, 구한 실장 위치에 따라서, 피착체(16)와 반도체 소자(5) 사이의 공간을 시트형 수지 조성물(2)로 충전하면서 접속 부재(4)를 통해 반도체 소자(5)와 피착체(16)를 전기적으로 접속한다(도 2F 참조). 구체적으로는, 적층체(A)의 반도체 칩(5)을, 반도체 칩(5)의 회로면(3a)이 피착체(16)와 대향하는 형태로, 피착체(16)에 통상의 방법에 따라서 고정시킨다. 예컨대, 반도체 칩(5)에 형성되어 있는 범프(접속 부재)(4)를, 피착체(16)의 접속 패드에 피착된 접합용의 도전재(17)(땜납 등)에 접촉시켜 압압하면서 도전재를 용융시킴으로써, 반도체 칩(5)과 피착체(16)의 전기적 접속을 확보하여, 반도체 칩(5)을 피착체(16)에 고정시킬 수 있다. 반도체 칩(5)의 회로면(3a)에는 시트형 수지 조성물(2)이 접착되어 있기 때문에, 반도체 칩(5)과 피착체(16)의 전기적 접속과 동시에, 반도체 칩(5)과 피착체(16) 사이의 공간이 시트형 수지 조성물(2)에 의해 충전되게 된다.
일반적으로, 실장 공정에 있어서의 가열 조건으로서는 100∼300℃이고, 가압 조건으로서는 0.5∼500 N이다. 또한, 실장 공정에서의 열압착 처리를 다단계로 행하더라도 좋다. 예컨대, 150℃, 100 N으로 10초간 처리한 후, 300℃, 100∼200 N으로 10초간 처리한다고 하는 수순을 채용할 수 있다. 다단계로 열압착 처리를 행함으로써, 접속 부재와 패드 사이의 수지를 효율적으로 제거하여, 보다 양호한 금속간 접합을 얻을 수 있다.
피착체(16)로서는, 반도체 웨이퍼, 리드 프레임이나 회로 기판(배선 회로 기판 등) 등의 각종 기판, 다른 반도체 소자를 이용할 수 있다. 기판의 재질로서는, 특별히 한정되는 것은 아니지만, 세라믹 기판이나 플라스틱 기판을 들 수 있다. 플라스틱 기판으로서는, 예컨대, 에폭시 기판, 비스말레이미드트리아진 기판, 폴리이미드 기판, 유리 에폭시 기판 등을 들 수 있다. 하나의 피착체에 실장하는 반도체 소자의 수도 한정되지 않으며, 하나 또는 복수 개 어느 것이라도 좋다. 시트형 수지 조성물(2)은, 반도체 웨이퍼에 다수의 반도체 칩을 실장하는 칩온 웨이퍼 프로세스에도 적합하게 적용할 수 있다.
또한, 실장 공정에서는, 접속 부재 및 도전재의 한쪽 또는 양쪽을 용융시켜, 반도체 칩(5)의 접속 부재 형성면(3a)의 범프(4)와, 피착체(16) 표면의 도전재(17)를 접속시키고 있는데, 이 범프(4) 및 도전재(17)의 용융시의 온도로서는, 통상 260℃ 정도(예컨대, 250℃∼300℃)로 되어 있다. 본 실시형태에 따른 적층 시트는, 시트형 수지 조성물(2)을 에폭시 수지 등에 의해 형성함으로써, 이 실장 공정에 있어서의 고온에도 견딜 수 있는 내열성을 갖는 것으로 할 수 있다.
[시트형 수지 조성물 경화 공정]
반도체 소자(5)와 피착체(16)의 전기적 접속을 행한 후에는, 시트형 수지 조성물(2)을 가열에 의해 경화시킨다. 이에 따라, 반도체 소자(5)의 표면을 보호할 수 있음과 더불어, 반도체 소자(5)와 피착체(16) 사이의 접속 신뢰성을 확보할 수 있다. 시트형 수지 조성물의 경화를 위한 가열 온도로서는 특별히 한정되지 않고, 150∼250℃ 정도면 된다. 또, 실장 공정에 있어서의 가열 처리에 의해 시트형 수지 조성물이 경화하는 경우, 본 공정은 생략할 수 있다.
[밀봉 공정]
이어서, 실장된 반도체 칩(5)을 구비하는 반도체 장치(20) 전체를 보호하기 위해서 밀봉 공정을 행하더라도 좋다. 밀봉 공정은 밀봉 수지를 이용하여 행해진다. 이 때의 밀봉 조건으로서는 특별히 한정되지 않지만, 통상 175℃에서 60초간∼90초간 가열함으로써, 밀봉 수지의 열경화가 행해지지만, 본 발명은 이것에 한정되지 않으며, 예컨대 165℃∼185℃에서 수 분간 경화할 수 있다.
상기 밀봉 수지로서는, 절연성을 갖는 수지(절연 수지)라면 특별히 제한되지 않고, 공지된 밀봉 수지 등의 밀봉재에서 적절하게 선택하여 이용할 수 있는데, 탄성을 갖는 절연 수지가 보다 바람직하다. 밀봉 수지로서는, 예컨대, 에폭시 수지를 포함하는 수지 조성물 등을 들 수 있다. 에폭시 수지로서는, 상기에 예시한 에폭시 수지 등을 들 수 있다. 또한, 에폭시 수지를 포함하는 수지 조성물에 의한 밀봉 수지로서는, 수지 성분으로서, 에폭시 수지 이외에, 에폭시 수지 이외의 열경화성 수지(페놀 수지 등)나 열가소성 수지 등이 포함되어 있어도 좋다. 또, 페놀 수지로서는, 에폭시 수지의 경화제로서도 이용할 수 있으며, 이러한 페놀 수지로서는 상기에 예시한 페놀 수지 등을 들 수 있다.
[반도체 장치]
이어서, 상기 적층 시트를 이용하여 얻어지는 반도체 장치에 관해서 도면을 참조하면서 설명한다(도 2F 참조). 본 실시형태에 따른 반도체 장치(20)에서는, 반도체 소자(5)와 피착체(16)가, 반도체 소자(5) 상에 형성된 범프(접속 부재)(4) 및 피착체(16) 상에 형성된 도전재(17)를 통해 전기적으로 접속되어 있다. 또한, 반도체 소자(5)와 피착체(16) 사이에는, 그 공간을 충전하도록 시트형 수지 조성물(2)이 배치되어 있다. 반도체 장치(20)는, 소정의 시트형 수지 조성물(2)을 채용하는 상기 제조 방법으로 얻어지기 때문에, 반도체 소자(5)와 피착체(16) 사이에서 양호한 전기적 접속이 달성되고 있다. 따라서, 반도체 소자(5)의 표면 보호, 반도체 소자(5)와 피착체(16) 사이 공간의 충전 및 반도체 소자(5)와 피착체(16) 사이의 전기적 접속이 각각 충분한 레벨로 되어, 반도체 장치(20)로서 고신뢰성을 발휘할 수 있다.
<제2 실시형태>
제1 실시형태에서는 한 면에 회로가 형성된 반도체 웨이퍼를 이용하고 있는 데 대하여, 본 실시형태에서는 양면에 회로가 형성된 반도체 웨이퍼를 이용하여 반도체 장치를 제조한다. 또한, 본 실시형태에서 이용하는 반도체 웨이퍼는 목적으로 하는 두께를 갖고 있으므로 연삭 공정은 생략된다. 따라서, 제2 실시형태에서의 적층 시트로서는, 다이싱 테이프와 이 다이싱 테이프 상에 적층된 소정의 시트형 수지 조성물을 구비하는 적층 시트를 이용한다. 제2 실시형태에서의 접속 공정보다 앞의 대표적인 공정으로서, 상기 적층 시트를 준비하는 준비 공정, 접속 부재를 갖는 회로면이 양면에 형성된 반도체 웨이퍼와 상기 적층 시트의 시트형 수지 조성물을 접합시키는 접합 공정, 상기 반도체 웨이퍼를 다이싱하여 상기 시트형 수지 조성물 부착 반도체 소자를 형성하는 다이싱 공정, 상기 시트형 수지 조성물 부착 반도체 소자를 상기 적층 시트로부터 박리하는 픽업 공정을 들 수 있다. 그 후, 접속 공정 이후의 공정을 행하여 반도체 장치를 제조한다.
[준비 공정]
준비 공정에서는, 다이싱 테이프(41)와 이 다이싱 테이프(41) 상에 적층된 소정의 시트형 수지 조성물(42)을 구비하는 적층 시트를 준비한다(도 3A 참조). 다이싱 테이프(41)는, 기재(41a)와, 기재(41a) 상에 적층된 점착제층(41b)을 구비하고 있다. 또, 시트형 수지 조성물(42)은 점착제층(41b) 상에 적층되어 있다. 이러한 다이싱 테이프(41)의 기재(41a) 및 점착제층(41b), 그리고 시트형 수지 조성물(42)로서는, 제1 실시형태와 같은 것을 이용할 수 있다.
[접합 공정]
접합 공정에서는, 도 3A에 도시하는 것과 같이, 접속 부재(44)를 갖는 회로면이 양면에 형성된 반도체 웨이퍼(43)와 상기 적층 시트의 시트형 수지 조성물(42)을 접합시킨다. 또, 소정의 두께로 박형화된 반도체 웨이퍼의 강도는 약하므로, 보강을 위해서 반도체 웨이퍼를 가고정재를 통해 서포트 글래스 등의 지지체에 고정하는 경우가 있다(도시하지 않음). 이 경우는, 반도체 웨이퍼와 시트형 수지 조성물의 접합 후에, 가고정재와 함께 지지체를 박리하는 공정을 포함하고 있어도 좋다. 반도체 웨이퍼(43)의 어느 회로면과 시트형 수지 조성물(42)을 접합시키는지는, 목적으로 하는 반도체 장치의 구조에 따라서 변경하면 된다.
반도체 웨이퍼(43)로서는, 양면에 접속 부재(44)를 갖는 회로면이 형성되어 있고, 소정의 두께를 갖고 있다는 점을 제외하고, 제1 실시형태의 반도체 웨이퍼와 마찬가지다. 반도체 웨이퍼(43) 양면의 접속 부재(44)끼리는 전기적으로 접속되어 있어도 좋고, 접속되어 있지 않아도 좋다. 접속 부재(44)끼리의 전기적 접속에는, TSV 형식이라고 불리는 비어를 통한 접속에 의한 접속 등을 예로 들 수 있다. 접합 조건으로서는, 제1 실시형태에 있어서의 접합 조건을 적합하게 채용할 수 있다.
[다이싱 공정]
다이싱 공정에서는, 상기 반도체 웨이퍼(43) 및 시트형 수지 조성물(42)을 다이싱하여 상기 시트형 수지 조성물 부착 반도체 소자(45)를 형성한다(도 3B 참조). 다이싱 조건으로서는, 제1 실시형태에 있어서의 제반 조건을 적합하게 채용할 수 있다. 또, 다이싱은, 반도체 웨이퍼(43)의 노출된 회로면에 대하여 행하기 때문에, 다이싱 위치의 검출은 용이하지만, 필요에 따라서 빛을 조사하여 다이싱 위치를 확인한 후, 다이싱을 행하여도 좋다.
[픽업 공정]
픽업 공정에서는, 상기 시트형 수지 조성물(42) 부착 반도체 소자(45)를 상기 다이싱 테이프(41)로부터 박리한다(도 3C). 픽업 조건으로서는, 제1 실시형태에서의 제반 조건을 적합하게 채용할 수 있다.
본 실시형태의 적층 시트에서는, 상기 시트형 수지 조성물의 상기 다이싱 테이프로부터의 박리력이 0.03∼0.10 N/20 mm인 것이 바람직하다. 이에 따라, 시트형 수지 조성물 부착 반도체 소자의 픽업을 용이하게 행할 수 있다.
[실장 공정]
실장 공정에서는, 피착체(66)와 반도체 소자(45) 사이의 공간을 시트형 수지 조성물(42)로 충전하면서 접속 부재(44)를 통해 반도체 소자(45)와 피착체(66)를 전기적으로 접속한다(도 3D 참조). 실장 공정에 있어서의 조건은, 제1 실시형태에 있어서의 제반 조건을 적합하게 채용할 수 있다. 이에 따라, 본 실시형태에 따른 반도체 장치(60)를 제조할 수 있다.
이후, 제1 실시형태와 마찬가지로, 필요에 따라서 시트형 수지 조성물 경화 공정 및 밀봉 공정을 행하여도 좋다.
<제3 실시형태>
제1 실시형태에서는 적층 시트의 구성 부재로서 이면 연삭용 테이프를 이용했지만, 본 실시형태에서는 상기 이면 연삭용 테이프의 점착제층을 마련하지 않고서 기재 단독을 이용한다. 따라서, 본 실시형태의 적층 시트로서는, 기재 상에 시트형 수지 조성물이 적층된 상태가 된다. 본 실시형태에서는 연삭 공정은 임의로 행할 수 있지만, 픽업 공정 전의 자외선 조사는 점착제층의 생략에 의해 행하지 않는다. 이들 점을 제외하면, 제1 실시형태와 같은 공정을 거침으로써 소정의 반도체 장치를 제조할 수 있다.
<그 밖의 실시형태>
제1 실시형태부터 제3 실시형태에서는, 다이싱 공정에 있어서 다이싱 블레이드를 이용하는 다이싱을 채용하고 있지만, 이 대신에, 레이저 조사에 의해 반도체 웨이퍼 내부에 개질 부분을 형성하고, 이 개질 부분을 따라서 반도체 웨이퍼를 분할하여 개편화하는 소위 스텔스 다이싱을 채용하여도 좋다.
실시예
이하에, 본 발명의 적합한 실시예를 예시적으로 상세히 설명한다. 단, 이 실시예에 기재되어 있는 재료나 배합량 등은, 특별히 한정적인 기재가 없는 한, 본 발명의 범위를 이들에만 한정하는 취지의 것이 아니다. 또한, 부라는 것은 중량부를 의미한다.
[실시예 1∼2 및 비교예 1∼3]
<시트형 수지 조성물의 제작>
이하의 성분을 표 1에 나타내는 비율로 메틸에틸케톤에 용해하여, 고형분 농도가 45∼60 중량%가 되는 접착제 조성물의 용액을 조제했다.
아크릴 수지: 아크릴산에틸-메틸메타크릴레이트를 주성분으로 하는 아크릴산에스테르계 폴리머(상품명 「파라크론 W-197CM」, 네가미고교가부시키가이샤 제조)
에폭시 수지 1: 상품명 「에피코트 1004」, JER가부시키가이샤 제조
에폭시 수지 2: 상품명 「에피코트 828」, JER가부시키가이샤 제조
경화제 1: 페놀 수지(상품명 「MEH-7851H」, 메이와가세이(주) 제조)
경화제 2: 산무수물(상품명 「리카시드 HH」, 신닛폰리카가부시키가이샤 제조)
무기 충전제: 구상 실리카(상품명 「SO-25R」, 가부시키가이샤아드마테크스 제조)
열경화 촉진 촉매: 이미다졸 촉매(상품명 「2PHZ-PW」, 시코쿠가세이가부시키가이샤 제조)
플럭스: o-아니스산(상품명 「오르토아니스산」, 도쿄가세이가부시키가이샤 제조)
이 접착제 조성물의 용액을, 박리 라이너(세퍼레이터)로서 실리콘 이형 처리한 두께가 38 ㎛인 폴리에틸렌테레프탈레이트 필름으로 이루어지는 이형 처리 필름 상에 도포한 후, 130℃에서 2분간 건조시킴으로써, 두께 40 ㎛의 시트형 수지 조성물을 제작했다.
[평가]
제작한 시트형 수지 조성물을 이용하여 이하의 항목에 관해서 평가했다. 각각의 평가 결과를 표 1에 나타낸다.
<점도의 측정 방법>
제작한 시트형 수지 조성물의 점도를 점탄성 측정 장치 ARES(레오메트릭사이엔티픽사 제조)를 이용하여 측정했다. 시트형 수지 조성물을 보이드가 들어가지 않게 500∼1000 ㎛의 두께가 되도록 적층하고, 적층한 샘플을 8 mmφ로 펀칭하고, 8 mmφ의 병렬 플레이트에 끼워넣고, 주파수: 1 Hz, 측정 개시 온도: 50℃, 측정 종료 온도: 250℃, 승온 속도: 10℃/분의 측정 조건으로 측정하여, 80℃, 150℃, 200℃에 있어서의 점도의 값을 읽어들임으로써, 점도 η80, 점도 η150, 점도 η200을 구했다.
<실장 평가>
(주)월츠의 테스트 비이클(두께 725 ㎛의 웨이퍼에, 높이 40 ㎛의 범프가 형성된 것)에, 두께 40 ㎛의 시트형 수지 조성물을 접착하여, 샘플 A로 했다. 접착 조건은, 진공도: 100 Pa의 조건 하에 있어서, 온도: 80℃, 접착 압력: 0.5 MPa로 했다.
이어서, 다이싱 테이프(상품명 「WS-01」, 닛토덴코사 제조)에 샘플 A의 웨이퍼 측을 접합시켜 고정하고, 샘플 A를 다이싱함으로써, 시트형 수지 조성물 부착 반도체 칩(칩 사이즈: 가로세로 7 mm)을 제작하여 샘플 B로 했다.
이어서, 픽업한 샘플 B를, 전극을 갖는 실장용 기판(전극의 높이: 15 ㎛)에 실장했다. 실장은, 도레엔지니어링사의 플립 칩 본더(FC3000W)를 이용하여 행했다. 실장 조건은, 하중: 0.5 MPa의 조건 하에, 200℃에서 10초간 유지한 후, 260℃에서 10초 유지한다고 하는 것이었다.
(보이드 평가)
얻어진 실장 후의 샘플을 칩과 평행하게 연마하여, 시트형 수지 조성물을 노출시켰다. 노출한 수지 부분의 보이드 상태를 광학현미경(200배)으로 확인하여, 보이드(최대 직경: 3 ㎛ 넘음)의 발생이 확인되지 않은 경우를 「○」, 1개소에서라도 보이드의 발생이 확인된 경우를 「×」로 하여 평가했다.
(접합 상태 평가)
얻어진 실장 후의 샘플에 통전하여, 실제로 동작 확인을 행함으로써 접합 상태를 확인했다. 도통이 이루어져 정상적으로 작동하고 있으면서 또한 접합 단면에 깨어짐 등이 없는 양호한 접합 상태인 경우를 「○」, 도통이 이루어지지 않았거나, 혹은 불충분하여 정상적으로 작동하지 않았던 경우, 또는 접합 단면에 깨어짐 등의 문제점이 발생하고 있었던 경우를 「×」로 하여 평가했다.
Figure pct00001
표 1로부터, 모든 실시예에 있어서 보이드의 발생 내지 팽창이 억제됨과 더불어, 반도체 칩과 기판의 접합이 양호하고, 접속 신뢰성이 양호한 반도체 장치를 제조할 수 있었음을 알 수 있다. 한편, 비교예 1에서는, 보이드 평가는 양호했지만, 접합 상태가 불충분했다. 이것은, 150℃에서의 점도 η150이 지나치게 높아, 칩의 범프와 기판의 전극의 접합이 불충분했음에 기인한다고 생각된다. 비교예 2 및 3에서는, 접합 상태는 양호했지만 보이드가 확인되었다. 이것은, 비교예 2에서는 150℃에서의 점도 η150, 비교예 3에서는 점도 η150에 더하여 200℃에서의 점도 η200이 각각 지나치게 낮아, 보이드의 팽창이 충분히 억제되지 않았음에 기인한다고 생각된다.
1: 이면 연삭용 테이프, 1a, 11a, 41a: 기재, 1b, 11b, 41b: 점착제층, 2, 42: 시트형 수지 조성물, 3, 43: 반도체 웨이퍼, 5, 45: 반도체 칩(반도체 소자), 16, 66: 피착체, 10: 적층 시트, 11, 41: 다이싱 테이프, 20, 60: 반도체 장치

Claims (10)

  1. 피착체와, 이 피착체와 전기적으로 접속된 반도체 소자 사이의 공간을 충전하기 위한 열경화성의 시트형 수지 조성물로서,
    상기 시트형 수지 조성물의 점도를, 온도 범위 50℃∼250℃, 승온 속도 10℃/분, 주파수 1 Hz의 측정 조건으로 측정했을 때,
    온도 150℃에 있어서의 점도 η150이 0.05 MPa·s≤η150≤2.2 MPa·s이고,
    온도 200℃에 있어서의 점도 η200이 1.0 MPa·s≤η200≤100.0 MPa·s인 시트형 수지 조성물.
  2. 제1항에 있어서, 상기 측정 조건으로 상기 시트형 수지 조성물의 점도를 측정했을 때,
    또한, 온도 80℃에 있어서의 점도 η80이 0.001 MPa·s≤η80≤1.0 MPa·s인 시트형 수지 조성물.
  3. 제2항에 있어서, 상기 점도 η80이 0.01 MPa·s≤η80≤0.1 MPa·s이고,
    상기 점도 η150이 0.1 MPa·s≤η150≤2.2 MPa·s이고,
    상기 점도 η200이 1.0 MPa·s≤η200≤50.0 MPa·s인 시트형 수지 조성물.
  4. 제1항 내지 제3항 중 어느 한 항에 있어서, 에폭시 수지, 경화제, 열가소성 수지, 무기 충전제 및 열경화 촉진 촉매를 함유하는 시트형 수지 조성물.
  5. 제4항에 있어서, 상기 열가소성 수지는, 중량 평균 분자량이 5×105 이상의 아크릴 수지인 시트형 수지 조성물.
  6. 제4항 또는 제5항에 있어서, 상기 무기 충전제의 평균 입경이 10 nm 이상 500 nm 이하인 시트형 수지 조성물.
  7. 제4항 내지 제6항 중 어느 한 항에 있어서, 상기 열경화 촉진 촉매는 질소 원자를 분자 내에 포함하는 유기 화합물이고, 이 유기 화합물의 분자량이 50∼500인 시트형 수지 조성물.
  8. 기재 및 이 기재 상에 형성된 점착제층을 갖는 점착 테이프와,
    상기 점착제층 상에 적층된 제1항 내지 제7항 중 어느 한 항에 기재한 시트형 수지 조성물
    을 구비하는 적층 시트.
  9. 제8항에 있어서, 상기 점착 테이프는, 반도체 웨이퍼의 이면 연삭용 테이프 또는 다이싱 테이프인 적층 시트.
  10. 피착체와, 이 피착체와 전기적으로 접속된 반도체 소자와, 이 피착체와 이 반도체 소자 사이의 공간을 충전하는 시트형 수지 조성물을 구비하는 반도체 장치의 제조 방법으로서,
    제1항 내지 제7항 중 어느 한 항에 기재한 시트형 수지 조성물이 상기 반도체 소자에 접합된 시트형 수지 조성물 부착 반도체 소자를 준비하는 공정과,
    상기 피착체와 상기 반도체 소자 사이 공간을 상기 시트형 수지 조성물로 충전하면서 상기 반도체 소자와 상기 피착체를 전기적으로 접속하는 접속 공정
    을 포함하는 반도체 장치의 제조 방법.
KR1020167029781A 2014-05-13 2015-04-13 시트형 수지 조성물, 적층 시트 및 반도체 장치의 제조 방법 KR20170010307A (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2014099188A JP6502026B2 (ja) 2014-05-13 2014-05-13 シート状樹脂組成物、積層シート及び半導体装置の製造方法
JPJP-P-2014-099188 2014-05-13
PCT/JP2015/061357 WO2015174183A1 (ja) 2014-05-13 2015-04-13 シート状樹脂組成物、積層シート及び半導体装置の製造方法

Publications (1)

Publication Number Publication Date
KR20170010307A true KR20170010307A (ko) 2017-01-26

Family

ID=54479727

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020167029781A KR20170010307A (ko) 2014-05-13 2015-04-13 시트형 수지 조성물, 적층 시트 및 반도체 장치의 제조 방법

Country Status (4)

Country Link
JP (1) JP6502026B2 (ko)
KR (1) KR20170010307A (ko)
TW (1) TW201546230A (ko)
WO (1) WO2015174183A1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20180132620A (ko) * 2016-03-31 2018-12-12 후루카와 덴키 고교 가부시키가이샤 마스크 일체형 표면 보호 테이프

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI611578B (zh) * 2017-06-14 2018-01-11 穩懋半導體股份有限公司 用以減少化合物半導體晶圓變形之改良結構
JP6739478B2 (ja) * 2018-07-18 2020-08-12 デクセリアルズ株式会社 熱伝導性シートの製造方法

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4438973B2 (ja) 2000-05-23 2010-03-24 アムコア テクノロジー，インコーポレイテッド シート状樹脂組成物及びそれを用いた半導体装置の製造方法

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007270125A (ja) * 2006-03-08 2007-10-18 Hitachi Chem Co Ltd 接着シート、一体型シート、半導体装置、及び半導体装置の製造方法
JP5524465B2 (ja) * 2007-10-24 2014-06-18 日立化成株式会社 接着シート及びこれを用いた半導体装置およびその製造方法
JP2010254763A (ja) * 2009-04-22 2010-11-11 Hitachi Chem Co Ltd 接着剤組成物、その製造方法、これを用いた接着シート、一体型シート、その製造方法、半導体装置及びその製造方法
JP2011148937A (ja) * 2010-01-23 2011-08-04 Taisei Plas Co Ltd 溶剤型エポキシ接着剤及び接着方法

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4438973B2 (ja) 2000-05-23 2010-03-24 アムコア テクノロジー，インコーポレイテッド シート状樹脂組成物及びそれを用いた半導体装置の製造方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20180132620A (ko) * 2016-03-31 2018-12-12 후루카와 덴키 고교 가부시키가이샤 마스크 일체형 표면 보호 테이프

Also Published As

Publication number Publication date
JP2015214660A (ja) 2015-12-03
TW201546230A (zh) 2015-12-16
WO2015174183A1 (ja) 2015-11-19
JP6502026B2 (ja) 2019-04-17

Similar Documents

Publication Publication Date Title
JP6157890B2 (ja) アンダーフィル材、封止シート及び半導体装置の製造方法
US9472439B2 (en) Reinforcing sheet and method for producing secondary mounted semiconductor device
WO2014171404A1 (ja) 熱硬化性樹脂組成物及び半導体装置の製造方法
US20130157415A1 (en) Method for producing semiconductor device
JP2014003274A (ja) 半導体装置の製造方法及びアンダーフィル材
KR20140094443A (ko) 접착 필름, 다이싱·다이본딩 필름, 반도체 장치의 제조 방법 및 반도체 장치
JP5961015B2 (ja) アンダーフィル材及び半導体装置の製造方法
WO2015174184A1 (ja) 半導体装置の製造方法
JP2013115186A (ja) 半導体装置の製造方法
KR20170010307A (ko) 시트형 수지 조성물, 적층 시트 및 반도체 장치의 제조 방법
KR20170088864A (ko) 시트형 수지 조성물, 적층 시트 및 반도체 장치의 제조 방법
JP5907717B2 (ja) 半導体装置の製造方法
JP6587519B2 (ja) シート状樹脂組成物、積層シート及び半導体装置の製造方法
JP6147103B2 (ja) アンダーフィル材、積層シート及び半導体装置の製造方法
JP2013127997A (ja) 半導体装置の製造方法
KR20170088865A (ko) 시트형 수지 조성물, 적층 시트 및 반도체 장치의 제조 방법
JP5889625B2 (ja) 半導体装置の製造方法
WO2015046073A1 (ja) 半導体装置の製造方法