KR20170001331A

KR20170001331A - 표시장치

Info

Publication number: KR20170001331A
Application number: KR1020150091146A
Authority: KR
Inventors: 정의현; 조성준
Original assignee: 엘지디스플레이 주식회사
Priority date: 2015-06-26
Filing date: 2015-06-26
Publication date: 2017-01-04
Also published as: KR102360821B1

Abstract

본 발명의 표시장치는 제N(N은 양의 정수) 라인에 배치된 제1 및 제2 서브 픽셀, 상기 제N 라인 아래의 제N+1 라인에 배치된 제3 및 제4 서브 픽셀, 및 상기 제N 라인과 상기 제N+1 라인 사이에 배치된 비 개구 영역을 포함한다. 상기 비 개구 영역은 제1 및 제2 박막 트랜지스터에 연결되는 제n(n은 양의 정수) 게이트 라인, 제3 및 제4 박막 트랜지스터에 연결되는 제n+1 게이트 라인, 상기 제1 박막 트랜지스터를 상기 제1 서브 픽셀의 픽셀 전극에 연결하는 제1 콘택홀, 상기 제2 박막 트랜지스터를 상기 제2 서브 픽셀의 픽셀 전극에 연결하는 제2 콘택홀, 상기 제3 박막 트랜지스터를 상기 제3 서브 픽셀의 픽셀 전극에 연결하는 제3 콘택홀, 상기 제4 박막 트랜지스터를 상기 제4 서브 픽셀의 픽셀 전극에 연결하는 제4 콘택홀, 및 상기 제1 내지 제4 콘택홀들 사이에 배치되는 스페이서를 포함한다.

Description

표시장치{DISPLAY DEVICE}

본 발명은 박막트랜지스터(Thin Film Transistor : 이하 "TFT"라 함)와 픽셀 전극을 연결하기 위한 콘택홀(contact hole)과 스페이서(spacer)를 포함한 표시장치에 관한 것이다.

액정표시장치(Liquid Crystal Display Device: LCD), 유기 발광 다이오드 표시장치(Organic Light Emitting Diode Display : OLED Display), 플라즈마 디스플레이 패널(Plasma Display Panel : PDP), 전기영동 표시장치(Electrophoretic Display Device: EPD) 등 각종 평판 표시장치가 개발되고 있다. 액정표시장치는 액정 분자에 인가되는 전계를 데이터 전압에 따라 제어하여 화상을 표시한다. 액티브 매트릭스(Active Matrix) 구동방식의 액정표시장치에는 픽셀 마다 박막트랜지스터(Thin Film Transistor : 이하 "TFT"라 함)가 형성되어 있다.

액정표시장치는 액정표시패널, 액정표시패널에 빛을 조사하는 백라이트 유닛, 액정표시패널의 데이터 라인들에 데이터전압을 공급하기 위한 소스 드라이브 집적회로(Integrated Circuit, 이하 "IC"라 함), 액정표시패널의 게이트 라인들(또는 스캔라인들)에 게이트 펄스(또는 스캔 펄스)를 공급하기 위한 게이트 드라이브 IC, 및 상기 IC들을 제어하는 제어회로, 백라이트 유닛의 광원을 구동하기 위한 광원 구동회로 등을 구비한다.

픽셀들 각각은 컬러 구현을 위하여 적색(Red : R) 서브 픽셀, 녹색(Green : G) 서브 픽셀, 및 청색(Blue : B) 서브 픽셀을 포함한다. 픽셀들은 백색(White : W) 서브 픽셀을 더 포함할 수 있다. 이하에서, 픽셀들이 RGBW 서브 픽셀들로 나뉘어진 표시장치를 "RGBW 타입 표시장치"라 한다. W 서브 픽셀은 픽셀들 각각의 휘도를 높임으로써 백라이트 유닛의 휘도를 낮추어 액정표시장치의 소비전력을 낮출 수 있다.

모바일 기기는 야외 사용이 많기 때문에 모바일 기기에 사용되는 표시장치는우수한 야외 시인성을 가져야 한다. 야외 시인성을 향상시키기 위해서는 픽셀들의 휘도를 높이는 방법이 있다. 픽셀들의 휘도를 높이기 위하여 백라이트 유닛의 밝기를 높이면 소비 전력이 높기 때문에 픽셀들의 투과율 개선을 통해 휘도를 높이는 방법이 바람직하다. 픽셀들의 투과율을 높이기 위하여, 픽셀들의 개구율을 높일 수 있다.

픽셀들은 신호 배선, TFT, 콘택홀(Contact hole), 스페이서(space) 등으로 인하여 개구율을 높이기가 어렵다. 여기서, 신호 배선은 픽셀들에 연결된 데이터 라인들과 게이트 라인들을 의미한다. 일반적으로, 픽셀 전극과 TFT는 절연층을 사이에 두고 분리된다. 픽셀 전극은 절연막을 관통하는 콘택홀을 통해 TFT와 연결된다. TFT를 덮는 보호막을 유기 보호막(Organic Passivation layer)으로 형성하면 그 두께가 두껍기 때문에 콘택홀의 크기가 커진다. 콘택홀이 커지면, 픽셀들의 개구율이 저하된다. 스페이서는 표시패널의 두 기판들 사이에 배치되어 액정층의 셀갭(cell gap)을 유지한다. 콘택홀이 커지면 콘택홀 위에 스페이서가 배치될 수 없다. 콘택홀을 피하는 픽셀의 개구 영역에 스페이서를 배치할 수 있으나 이는 스페이서로 인하여 픽셀의 개구 영역 감소를 초래한다.

표시장치가 고해상도로 발전함에 따라 픽셀의 PPI(pixel per inch)가 높아지고 픽셀 사이즈가 작아진다. 픽셀 사이즈가 작아지지만, 신호 배선, TFT, 콘택홀, 스페이서 등의 크기를 줄이기가 어렵기 때문에 고해상도에서 픽셀의 개구율은 더 작아진다.

본 발명은 픽셀들의 투과율을 향상시킬 수 있는 표시장치를 제공한다.

본 발명의 표시장치는 제N(N은 양의 정수) 라인에 배치된 제1 및 제2 서브 픽셀, 상기 제N 라인 아래의 제N+1 라인에 배치된 제3 및 제4 서브 픽셀, 및 상기 제N 라인과 상기 제N+1 라인 사이에 배치된 비 개구 영역을 포함한다.

상기 비 개구 영역은 제1 및 제2 박막 트랜지스터에 연결되는 제n(n은 양의 정수) 게이트 라인, 제3 및 제4 박막 트랜지스터에 연결되는 제n+1 게이트 라인, 상기 제1 박막 트랜지스터를 상기 제1 서브 픽셀의 픽셀 전극에 연결하는 제1 콘택홀, 상기 제2 박막 트랜지스터를 상기 제2 서브 픽셀의 픽셀 전극에 연결하는 제2 콘택홀, 상기 제3 박막 트랜지스터를 상기 제3 서브 픽셀의 픽셀 전극에 연결하는 제3 콘택홀, 상기 제4 박막 트랜지스터를 상기 제4 서브 픽셀의 픽셀 전극에 연결하는 제4 콘택홀, 및 상기 제1 내지 제4 콘택홀들 사이에 배치되는 스페이서를 포함한다.

본 발명의 표시장치는 상하로 이웃하는 픽셀들의 비 개구 영역을 합하여 비 개구 영역 내에서 스페이서 배치 공간을 확보한다. 그 결과, 본 발명은 고해상도에서 픽셀 사이즈가 작아지고 콘택홀이 커지더라도 픽셀의 개구 영역을 잠식하는 위치에 스페이서를 배치할 필요 없이 비 개구 영역 내에 스페이서를 배치할 수 있으므로 픽셀들의 투과율을 향상시킬 수 있다.

도 1은 본 발명의 실시예에 따른 표시장치를 보여 주는 블록도이다.
도 2는 본 발명의 실시예에 따른 픽셀 어레이 일부를 보여 주는 등가 회로도이다.
도 3은 본 발명의 제1 실시예에 따른 픽셀의 평면 구조를 보여 주는 도면이다.
도 4는 본 발명의 제2 실시예에 따른 픽셀의 평면 구조를 보여 주는 도면이다.
도 5는 도 3 및 도 4에서 선 "Ⅰ-Ⅰ'"를 따라 절취하여 비 개구 영역의 단면 구조를 보여 주는 단면도이다.
도 6은 본 발명의 제1 실시예에 따른 컬러 필터 배치를 보여 주는 도면이다.
도 7은 본 발명의 제2 실시예에 따른 컬러 필터 배치를 보여 주는 도면이다.

이하 첨부된 도면을 참조하여 본 발명에 따른 바람직한 실시예들을 상세히 설명한다. 명세서 전체에 걸쳐서 동일한 참조번호들은 실질적으로 동일한 구성요소들을 의미한다. 이하의 설명에서, 본 발명과 관련된 공지 기능 혹은 구성에 대한 구체적인 설명이 본 발명의 요지를 불필요하게 흐릴 수 있다고 판단되는 경우, 그 상세한 설명을 생략한다.

도 1 및 도 2를 참조하면, 본 발명의 표시장치는 픽셀 어레이가 형성된 표시패널(100)과, 표시패널(100)에 입력 영상의 데이터를 기입하기 위한 표시패널 구동회로를 구비한다. 표시패널(100)의 아래에는 표시패널(100)에 빛을 균일하게 조사하기 위한 백라이트 유닛이 배치될 수 있다.

표시패널(100)은 액정층(LC)을 사이에 두고 대향하는 상부 기판과 하부 기판을 포함한다. 표시패널(100)의 픽셀 어레이는 데이터 라인들(11)과 게이트 라인들(12)의 교차 구조에 의해 매트릭스 형태로 배열되는 픽셀들을 포함한다. 도 2에서, S1~S4는 데이터 라인들(11)이고, G1~G4는 게이트 라인들(12)이다. 픽셀들 각각은 R 서브 픽셀, G 서브 픽셀, B 서브 픽셀, 및 W 서브 픽셀을 포함한다.

표시패널(100)의 하부 기판에는 데이터 라인들(11), 게이트 라인들(12), TFT, TFT에 접속된 픽셀 전극(1), 및 픽셀 전극(1)에 접속된 스토리지 커패시터(Storage Capacitor, Cst) 등을 포함한다. TFT와 픽셀 전극(1)은 절연층을 관통하는 콘택홀(contact hole)을 통해 연결된다. 도 1에서 "Clc"는 픽셀 전극(1)과 공통 전극(2) 사이의 액정층에 형성된 용량(capacitance)을 나타낸다. TFT는 게이트 라인으로부터의 게이트 펄스에 응답하여 데이터 라인(11)을 통해 인가되는 데이터 전압을 픽셀 전극(1)에 공급하는 스위치 소자이다. 서브 픽셀들 각각은 TFT를 통해 데이터전압을 충전하는 데이터 전압이 공급되는 픽셀 전극(1)과, 공통전압(Vcom)이 인가되는 공통 전극(2)의 전압차에 의해 구동되는 액정 분자들을 이용하여 빛의 투과양을 조절한다.

표시패널(100)의 하부 기판에 형성된 TFT들은 비정질 실리콘(amorphose Si, a-Si) TFT, LTPS(Low Temperature Poly Silicon) TFT, 산화물 TFT(Oxide TFT) 등으로 구현될 수 있다. TFT들은 서브 픽셀들의 픽셀 전극에 1:1로 연결된다.

표시패널(100)의 상부 기판 상에는 블랙 매트릭스(Black matrix, BM)와 컬러 필터(Color filter, CF)를 포함한 컬러 필터 어레이가 형성된다. 공통 전극(2)은 TN(Twisted Nematic) 모드와 VA(Vertical Alignment) 모드와 같은 수직 전계 구동방식의 경우에 상부 기판 상에 형성되며, IPS(In-Plane Switching) 모드와 FFS(Fringe Field Switching) 모드와 같은 수평 전계 구동방식의 경우에 픽셀 전극과 함께 하부 기판 상에 형성될 수 있다.

표시패널(100)의 상부 기판과 하부 기판 각각에는 편광판이 부착되고, 액정의 프리 틸트각(pre-tilt angle)을 설정하기 위한 배향막이 형성된다. 스페이서는 상부 기판과 하부 기판 사이에 배치되어 액정층의 셀갭(cell gap)을 유지한다. 스페이서는 원하는 위치에 패터닝될 수 있는 컬럼 스페이서(column spacer)로 구현될 수 있다.

본 발명의 표시장치는 투과형 액정표시장치, 반투과형 액정표시장치, 반사형 액정표시장치 등 어떠한 형태로도 구현될 수 있다. 투과형 액정표장치와 반투과형 액정표시장치에서는 백라이트 유닛이 필요하다. 백라이트 유닛은 직하형(direct type) 백라이트 유닛 또는, 에지형(edge type) 백라이트 유닛으로 구현될 수 있다.

표시패널 구동회로는 픽셀들에 입력 영상의 데이터를 기입한다. 표시패널 구동회로는 데이터 구동부(102), 게이트 구동부(104), 및 타이밍 콘트롤러(106)를 포함한다.

데이터 구동부(102)는 다수의 소스 드라이브 IC를 포함한다. 소스 드라이브 IC들의 데이터 출력 채널들은 픽셀 어레이의 데이터 라인들(11)에 연결된다. 소스 드라이브 IC들은 타이밍 콘트롤러(106)로부터 입력 영상의 데이터를 입력 받는다. 소스 드라이브 IC들로 전송되는 디지털 비디오 데이터는 R 데이터, G 데이터, B 데이터, 및 W 데이터를 포함한다. 소스 드라이브 IC들은 타이밍 콘트롤러(106)의 제어 하에 입력 영상의 RGBW 디지털 비디오 데이터를 정극성/부극성 감마보상전압으로 변환하여 정극성/부극성 데이터전압을 출력한다. 소스 드라이브 IC들의 출력 전압은 데이터 라인들(S1~Sm)에 공급된다.

게이트 구동부(104)는 타이밍 콘트롤러(106)의 제어 하에 게이트 라인들(12)에 게이트 펄스를 순차적으로 공급한다. 게이트 구동부(104)로부터 출력된 게이트 펄스는 데이터 전압에 동기된다. 게이트 구동부(104)는 IC 비용을 줄이기 위하여, 픽셀 어레이와 함께 표시패널(100)의 하부 기판 상에 직접 형성될 수 있다.

타이밍 콘트롤러(106)는 화이트 게인 산출 알고리즘을 이용하여 호스트 시스템(110)으로부터 수신된 입력 영상의 RGB 데이터를 RGBW 데이터로 변환하여 데이터 구동부(102)로 전송한다. 타이밍 콘트롤러(106)는 입력 영상의 데이터와 동기되는 타이밍 신호들을 수신한다. 타이밍 신호들은 수직 동기신호(Vsync), 수평 동기신호(Hsync), 데이터 인에이블 신호(DE), 메인 클럭(CLK) 등을 포함한다. 타이밍 콘트롤러(106)는 타이밍 신호들(Vsync, Hsync, DE, DCLK)을 바탕으로 데이터 구동부(102)와 게이트 구동부(104)의 동작 타이밍을 제어한다. 화이트 게인 산출 알고리즘은 본원 출원인에 의해 기출원된 대한민국 공개 특허 10-2006-0117025, 10-2006-0133194, 10-2007-0011830, 10-2007-0080140 등에서 제안된 화이트 게인 산출 알고리즘들로 적용될 수 있다.

호스트 시스템(110)은 TV(Television) 시스템, 셋톱박스, 네비게이션 시스템, DVD 플레이어, 블루레이 플레이어, 개인용 컴퓨터(PC), 홈 시어터 시스템, 폰 시스템(Phone system) 중 어느 하나일 수 있다.

본 발명은 도 2 내지 도 4와 같이 상하로 이웃하는 픽셀들 간에 TFT들와 신호 배선들(11, 12)을 미러(mirror) 대칭으로 배치함으로써 그 픽셀들 간의 경계에서 비 개구 영역을 합한다. 상하로 이웃한 픽셀들 간에 합쳐져 확대된 비개구 영역의 크기가 상하로 분리된 비 개구 영역들 각각의 크기의 합 보다 크지 않다는 것에 주의하여야 한다. 본 발명은 상하로 이웃한 픽셀들 간의 확대된 비개구 영역 내에 스페이서를 배치한다. 본 발명은 유기 보호막 적용으로 인하여 콘택홀들이 커지더라도 스페이서를 비 개구 영역 내에 배치될 수 있다. 따라서, 본 발명은 고해상도에서 픽셀 사이즈가 작아지고 콘택홀이 커지더라도 픽셀의 개구 영역을 잠식하는 위치에 스페이서를 배치할 필요 없이 비 개구 영역 내에 스페이서를 배치할 수 있으므로 픽셀들의 투과율을 높일 수 있다.

본 발명의 표시장치는 제N(N은 양의 정수) 라인(도 3 및 도 4에서 L2)에 배치된 제1 및 제2 서브 픽셀(도 3 및 도 4에서 P3, P4), 제N+1 라인(도 3 및 도 4에서 L3) 배치된 제3 및 제4 서브 픽셀, 제N 라인과 제N+1 라인 사이에 배치된 비 개구 영역(도 3 및 도 4에서 B)을 포함한다. 제3 서브 픽셀은 비 개구 영역을 사이에 두고 제1 서브 픽셀 아래에 배치된 제N+1 라인의 서브 픽셀이다. 제4 서브 픽셀은 비 개구 영역을 사이에 두고 제2 서브 픽셀 아래에 배치된 제N+1 라인의 서브 픽셀이다.

비 개구 영역은 제1 및 제2 TFT에 연결되는 제n(n은 양의 정수) 게이트 라인, 제3 및 제4 TFT에 연결되는 제n+1 게이트 라인, 제1 TFT를 제1 서브 픽셀의 픽셀 전극에 연결하는 제1 콘택홀(도 3 및 도 4에서 CH1), 제2 TFT를 제2 서브 픽셀의 픽셀 전극에 연결하는 제2 콘택홀(도 3 및 도 4에서 CH2), 제3 TFT를 제3 서브 픽셀의 픽셀 전극에 연결하는 제3 콘택홀(도 3 및 도 4에서 CH3), 및 제4 TFT를 제4 서브 픽셀의 픽셀 전극에 연결하는 제4 콘택홀(도 3 및 도 4에서 CH4)를 포함한다. 제1 내지 제4 콘택홀들 사이에 스페이서(도 3 및 도 4에서 CS)가 배치된다.

도 3은 본 발명의 제1 실시예에 따른 픽셀의 평면 구조를 보여 주는 도면이다. 도 4는 본 발명의 제2 실시예에 따른 픽셀의 평면 구조를 보여 주는 도면이다.

도 3 및 도 4를 참조하면, 표시패널(100)은 상하로 이웃한 픽셀들 간에 합쳐진 비 개구 영역(B)을 포함한다.

표시패널(100)의 평면에서 볼 때, 비 개구 영역(B) 위에 위치하는 두 라인들(L1, L2)의 픽셀들은 비 개구 영역(B) 없이 넓은 개구 영역(A)을 확보할 수 있다. 또한, 비 개구 영역(B) 아래의 두 라인들(L3, L4)에 배치된 픽셀들은 비 개구 영역 없이 넓은 개구 영역(A)을 확보할 수 있다. 비 개구 영역(B)은 블랙 매트릭스에 의해 덮여진다. 비 개구 영역은 데이터 라인들(S1~S3)을 따르는 세로 비 개구 영역을 더 포함한다.

제1 라인(L1)은 제1 및 제2 서브 픽셀들(P1, P2)을 포함한다. 제2 라인(L2)은 제3 및 제4 서브 픽셀들(P3, P4)을 포함한다. 상하로 이웃한 두 라인들(L1, L2)에 배치된 제1 서브 픽셀(P1)과 제3 서브 픽셀(P3) 사이의 경계에 비 개구 영역이 없다. 따라서, 상하로 이웃한 두 라인들(L1, L2)에 배치된 제1 서브 픽셀(P1)과 제3 서브 픽셀(P3) 사이의 경계에 블랙 매트릭스가 형성되지 않는다.

제2 및 제3 라인(L3)의 픽셀들 사이에 비 개구 영역(B)이 배치된다. 비 개구 영역(B) 내에 게이트 라인들(Gn, Gn+1), TFT, 및 스페이서(CS)가 배치되어 있다. 픽셀 전극(PXL)은 콘택홀(CH1~CH4, CH)을 통해 게이트 라인(Gn, Gn+1) 상에 형성된 TFT에 연결된다. 도 3 및 도 4에서, TFT는 생략되어 있다. 제n 게이트 라인(Gn)은 제1 TFT를 통해 제2 라인(L2)의 서브 픽셀들에 연결된다. 제n+1 게이트 라인(Gn+1)은 제2 TFT를 통해 제3 라인(L3)의 서브 픽셀들에 연결된다.

제3 라인(L3)의 서브 픽셀들과 제4 라인(L4)의 서브 픽셀들 사이의 경계에 비 개구 영역이 없다. 따라서, 상하로 이웃한 두 라인들(L3, L4)에 배치된 서브 픽셀들 사이의 경계에 블랙 매트릭스가 형성되지 않는다.

도 3의 픽셀 구조와 도 4의 픽셀 구조는 상하로 이웃하는 서브 픽셀들의 액정 도메인(domain) 개수에서 차이가 있다. 여기서, 하나의 액정 도메인은 액정 분자들이 같은 배향 각도로 배향된 액정 영역이다.

도 3에서, 제1 서브 픽셀(P1)의 액정 초기 배향 각도는 제3 서브 픽셀(P3)의 액정 초기 배향 각도와 다르다. 따라서, 제1 서브 픽셀(P1)과 제3 서브 픽셀(P3)은 두 개의 액정 도메인들로 나뉘어진다. 제1 서브 픽셀(P1)의 액정 분자들은 제1 방향으로 초기 배향된 제1 액정 도메인을 형성하고, 제3 서브 픽셀(P3)의 액정 분자들은 제1 방향과 다른 제2 방향으로 초기 배향된 제2 액정 도메인을 형성한다. 멀티 도메인은 시청자이 광시야각에서 바라 보더라도 액정의 굴절율 차이를 느끼지 않으므로 광시야각을 구현할 수 있다.

도 4에서, 제1 서브 픽셀(P1)의 액정 초기 배향 각도는 제3 서브 픽셀(P3)의 액정 초기 배향 각도와 동일하다. 따라서, 제1 서브 픽셀(P1)과 제3 서브 픽셀(P3)은 한 개의 액정 도메인으로 연결된다.

도 4에서 멀티 도메인 효과 즉, 광시야각을 구현하기 위하여, 제1 및 제2 라인(L1, L4)의 픽셀들(P1~P4)의 액정 배향 각도와, 제3 및 제4 라인(L3, L4)의 픽셀들(P1~P4)의 액정 배향 각도가 다르다. 제1 및 제2 라인(L1, L2)의 픽셀들은 제1 액정 도메인으로 구동되는 반면, 제3 및 제4 라인(L3, L4)의 픽셀들은 제1 액정 도메인으로 구동된다.

도 3에서 제1 및 제3 서브 픽셀들(P1, P3)은 액정 분자들의 초기 배향 각도가 다른 두 개의 액정 도메인으로 나뉘어진다. 두 개의 액정 도메인 사이에는 액정 분자가 불안정하게 구동되는 디스클리네이션(disclination) 영역이 존재할 수 있다. 디스클리네이션 영역의 휘도가 다른 개구 영역에 비하여 낮아질 수 있다. 이에 비하여, 도 4의 제1 및 제3 서브 픽셀들(P1, P3)은 액정 분자의 초기 배향 각도가 일정한 하나의 액정 도메인으로 연결된다. 제1 및 제3 서브 픽셀들(P1, P3)은 블랙 매트릭스 없이 연결된다. 따라서, 도 4의 제1 및 제3 서브 픽셀들(P1, P3)은 디스클리네이션 없이 하나의 액정 도메인으로 연결되기 때문에 도 3에 비하여 휘도를 더 높일 수 있고 개구율을 더 높일 수 있는 효과가 있다.

도 3 및 도 4에서 비 개구 영역(B)은 동일한 단면 구조를 갖는다. 도 5는 도 3 및 도 4에서 선 "Ⅰ-Ⅰ'"를 따라 절취하여 비 개구 영역(B)의 단면 구조를 보여 준다.

도 5를 참조하면, 표시패널(100)의 하판은 하부 기판(SUBS1) 상에 배치된 TFT 어레이를 포함한다. 표시패널(100)의 상판은 상부 기판(SUBS2) 상에 배치된 컬러 필터 어레이를 포함한다. 컬럼 스페이서(CS)는 컬러 필터 어레이 상에 형성될 수 있다.

TFT 어레이 기판은 신호 배선들(11, 12), TFT, 픽셀 전극(PXL) 및 공통 전극(COM) 등을 포함한다.

하부 기판(SUBS1) 상에 광 쉴드 패턴(Light shield patter, LS)이 형성되고, 그 위에 버퍼 절연막(BUF)이 형성된다. 광 쉴드 패턴(LS)은 TFT의 반도체 패턴(ACT)에서 채널 영역 아래에 배치되어 기판(SUBS1)을 통해 입사되는 외부 광을 차단함으로써 외부 광에 의해 반도체 패턴(ACT)이 노출될 때 발생되는 TFT의 누설 전류를 방지한다. 버퍼 절연막(BUF)은 광 쉴드 패턴을 덮도록 하부 기판(SUBS1) 상에 형성된다. 광 쉴드 패턴(LS)은 금속으로 형성되고, 버퍼 절연막(BUF)은 SiOx 또는 SiNx 등의 무기 절연물질로 형성될 수 있다.

반도체 패턴(ACT)은 게이트 절연막(GI)에 의해 덮여진다. 게이트 금속 패턴은 게이트 절연막(GI) 상에 형성된다. 게이트 금속 패턴은 TFT의 게이트(GE)와, 그 게이트(GE)와 연결된 게이트 라인(Gn, Gn+1)을 포함한다. 게이트 절연막(GI)은 SiOx 또는 SiNx 등의 무기 절연물질로 형성될 수 있다.

층간 절연막(INT)은 게이트 금속 패턴을 덮는다. 층간 절연막(INT)은 SiOx 또는 SiNx 등의 무기 절연물질로 형성될 수 있다. 소스-드레인 금속 패턴은 층간 절연막(INT) 상에 형성된다. 소스-드레인 금속 패턴은 데이터 라인(11)과, TFT의 소스(SE) 및 드레인을 포함한다. TFT의 소스(SE) 및 드레인은 층간 절연막(INT)과 게이트 절연막(GI)을 관통하는 콘택홀(contact hole)을 통해 TFT의 반도체 패턴(ACT)에 접촉된다. TFT의 소스(SE)는 보호막(PAS1, PAS2, PAS3)을 관통하는 콘택홀(CH1~CH4, CH)을 통해 픽셀 전극(PXL)에 연결된다. TFT의 드레인은 데이터 라인과 연결된다.

제1 보호막(PAS1)은 소스-드레인 금속 패턴을 덮는다. 제1 보호막(PAS1) 위에 제2 보호막(PAS2)이 형성된다. 제2 보호막(PAS2)이 식각되어 콘택홀 위치에서 TFT의 소스(SE)가 노출된다. 제2 보호막(PAS2) 상에 공통 전극(COM)이 형성된다. 제3 보호막(PAS3)은 공통 전극(COM)을 덮도록 제2 보호막(PAS2) 상에 형성된다. 제3 보호막(PAS3)이 식각되어 TFT의 소스(SE)를 노출하는 콘택홀(CH1~CH4, CH)이 형성된다. 제3 보호막(PAS3) 상에 픽셀 전극(PXL)이 형성된다. 공통 전극(COM)과 픽셀 전극(PXL)은 ITO(Indium-Tin Oxide)와 같은 투명 전극 재료로 형성된다. 제1 및 제3 보호막(PAS1, PAS3)은 SiOx 또는 SiNx 등의 무기 절연물질로 형성될 수 있다. 제2 보호막(PAS2)은 포토 아크릴(Photo-acryl)과 같은 유기 절연 물질로 형성될 수 있다.

상부 기판(SUBS2) 상에 블랙 매트릭스(BM)와 컬러 필터(CF)가 형성되고, 그 위에 평탄화막(OC)과 스페이서(CS)가 형성된다. 평탄화막(OC)과 스페이서(CS)는 유기 절연물질로 형성된다. 스페이서(CS)는 개구 영역(A)을 잠식하지 않고 콘택홀들(CH1~CH4, CH)을 회피하기 위하여 비 개구 영역(B) 내에서 콘택홀들(CH1~CH4, CH)의 사이에 배치된다. 따라서, 스페이서(CS)는 표시패널(100)의 평면에서 볼 때 콘택홀들(CH1~CH4, CH)을 회피하고, 표시패널(100)의 단면 구조에서 볼 때 콘택홀들(CH1~CH4, CH)과 중첩되지 않는다.

도 6은 본 발명의 제1 실시예에 따른 컬러 필터 배치를 보여 주는 도면이다.

도 6을 참조하면, R 서브 픽셀에는 적색 컬러 필터가 배치된다. G 서브 픽셀에는 녹색 컬러 필터가 배치되고, G 서브 픽셀에는 청색 컬러 필터가 배치된다. 이웃한 서브 픽셀들은 컬러가 다르다. 이 때문에 컬러 필터는 서브 픽셀 단위로 분리된다. 컬러가 서로 다른 컬러 필터들 사이에는 광학적 크로스토크를 방지하기 위하여 블랙 매트릭스(BM)가 배치된다. W 서브 픽셀의 상부 기판(SUBS2)에는 컬러 필터 없이 평탄화막(OC)으로 메워 지거나 단차를 보상하기 위하여 상부 기판(SUBS2)과 평탄화막(OC) 사이에 별도의 투명한 절연 패턴이 형성될 수 있다.

도 7은 본 발명의 제2 실시예에 따른 컬러 필터 배치를 보여 주는 도면이다.

도 7을 참조하면, R 서브 픽셀에는 적색 컬러 필터(CFR)가 배치된다. G 서브 픽셀에는 녹색 컬러 필터(CFG)가 배치되고, B 서브 픽셀에는 청색 컬러 필터(CFB)가 배치된다. 상하로 이웃한 서브 픽셀들은 동일한 컬러의 서브 픽셀들이다. 따라서, 상하로 이웃한 서브 픽셀들에는 동일한 컬러 필터를 공유한다. 이웃한 서브 필터들이 컬러 필터를 공유하면 컬러 필터들 사이에 블랙 매트릭스(BM)가 없기 때문에 개구 영역이 더 확장된다.

도 4에 도시된 픽셀 구조와 도 7의 컬러 필터 배치를 조합하면, 픽셀의 개구율 확대 효과가 더 상승하여 픽셀의 투과율을 더 높일 수 있다.

이상 설명한 내용을 통해 당업자라면 본 발명의 기술사상을 일탈하지 아니하는 범위에서 다양한 변경 및 수정이 가능함을 알 수 있을 것이다. 따라서, 본 발명의 기술적 범위는 명세서의 상세한 설명에 기재된 내용으로 한정되는 것이 아니라 특허 청구의 범위에 의해 정하여져야만 할 것이다.

100 : 표시패널 102 : 데이터 구동부
104 : 게이트 구동부 106 : 타이밍 콘트롤러
110 : 호스트 시스템 CH1~CH4, CH : 콘택홀
CS : 스페이서

Claims

제N(N은 양의 정수) 라인에 배치된 제1 및 제2 서브 픽셀;
상기 제N 라인 아래의 제N+1 라인에 배치된 제3 및 제4 서브 픽셀; 및
상기 제N 라인과 상기 제N+1 라인 사이에 배치된 비 개구 영역을 포함하고,
상기 비 개구 영역은,
제1 및 제2 박막 트랜지스터에 연결되는 제n(n은 양의 정수) 게이트 라인;
제3 및 제4 박막 트랜지스터에 연결되는 제n+1 게이트 라인;
상기 제1 박막 트랜지스터를 상기 제1 서브 픽셀의 픽셀 전극에 연결하는 제1 콘택홀;
상기 제2 박막 트랜지스터를 상기 제2 서브 픽셀의 픽셀 전극에 연결하는 제2 콘택홀;
상기 제3 박막 트랜지스터를 상기 제3 서브 픽셀의 픽셀 전극에 연결하는 제3 콘택홀;
상기 제4 박막 트랜지스터를 상기 제4 서브 픽셀의 픽셀 전극에 연결하는 제4 콘택홀; 및
상기 제1 내지 제4 콘택홀 사이에 배치되는 스페이서를 포함하는 표시장치.
제 1 항에 있어서,
상기 제N 라인 위의 제N-1 라인에 배치된 제5 및 제6 서브 픽셀;
상기 제N+1 라인 아래의 제N+2 라인에 배치된 제7 및 제8 서브 픽셀;
상기 제1 및 제5 서브 픽셀은 비개구 영역 없이 상하로 이웃하고,
상기 제2 및 제6 서브 픽셀은 비개구 영역 없이 상하로 이웃하고,
상기 제3 및 제7 서브 픽셀은 비개구 영역 없이 상하로 이웃하고,
상기 제4 및 제8 서브 픽셀이 비개구 영역 없이 상하로 이웃하는 표시장치.
제 1 항에 있어서,
상기 제1 및 제5 서브 픽셀은 액정의 초기 배향 각도가 서로 다른 두 개의 액정 도메인으로 나뉘어지고,
상기 제2 및 제6 서브 픽셀은 액정의 초기 배향 각도가 서로 다른 두 개의 액정 도메인으로 나뉘어지고,
상기 제3 및 제7 서브 픽셀은 액정의 초기 배향 각도가 서로 다른 두 개의 액정 도메인으로 나뉘어지고,
상기 제4 및 제8 서브 픽셀이 액정의 초기 배향 각도가 서로 다른 두 개의 액정 도메인으로 나뉘어지는 표시장치.
제 1 항에 있어서,
상기 제1 및 제5 서브 픽셀은 액정의 초기 배향 각도가 동일한 하나의 액정 도메인으로 연결되고,
상기 제2 및 제6 서브 픽셀은 액정의 초기 배향 각도가 동일한 하나의 액정 도메인으로 연결되고,
상기 제3 및 제7 서브 픽셀은 액정의 초기 배향 각도가 동일한 하나의 액정 도메인으로 연결되고,
상기 제4 및 제8 서브 픽셀이 액정의 초기 배향 각도가 동일한 하나의 액정 도메인으로 연결되는 표시장치.
제 3 항 또는 제 4 항에 있어서,
상기 제1 서브 픽셀은 제1 컬러의 서브 픽셀이고,
상기 제2 서브 픽셀은 제2 컬러의 서브 픽셀이고,
상기 제5 서브 픽셀은 제3 컬러의 서브 픽셀이고,
상기 제6 서브 픽셀이 제4 컬러의 서브 픽셀인 표시장치.
제 3 항 또는 제 4 항에 있어서,
상기 제1 및 제7 서브 픽셀들 각각은 제1 컬러의 서브 픽셀이고,
상기 제2 및 제8 서브 픽셀들 각각은 제2 컬러의 서브 픽셀이고,
상기 제3 및 제5 서브 픽셀들 각각은 제3 컬러의 서브 픽셀이고,
상기 제4 및 제6 서브 픽셀들 각각이 제4 컬러의 서브 픽셀인 표시장치.
제 3 항 또는 제 4 항에 있어서,
상기 제1 및 제5 서브 픽셀들 각각은 블랙 매트릭스 없이 연결된 제1 컬러의 서브 픽셀이고,
상기 제2 및 제6 서브 픽셀들 각각이 상기 블랙 매트릭스 없이 연결된 제2 컬러의 서브 픽셀인 표시장치.
제 3 항 또는 제 4 항에 있어서,
상기 제1 및 제5 서브 픽셀들 각각은 블랙 매트릭스 없이 연결된 제1 컬러의 서브 픽셀이고,
상기 제2 및 제6 서브 픽셀 각각은 상기 블랙 매트릭스 없이 연결된 제2 컬러의 서브 픽셀이고,
상기 제3 및 제7 서브 픽셀들 각각은 상기 블랙 매트릭스 없이 연결된 제3 컬러의 서브 픽셀이고,
상기 제4 및 제8 서브 픽셀 각각이 상기 블랙 매트릭스 없이 연결된 제4 컬러의 서브 픽셀인 표시장치.