KR20160149753A - 박막증착방법 및 박막증착구조 - Google Patents

박막증착방법 및 박막증착구조 Download PDF

Info

Publication number
KR20160149753A
KR20160149753A KR1020150087337A KR20150087337A KR20160149753A KR 20160149753 A KR20160149753 A KR 20160149753A KR 1020150087337 A KR1020150087337 A KR 1020150087337A KR 20150087337 A KR20150087337 A KR 20150087337A KR 20160149753 A KR20160149753 A KR 20160149753A
Authority
KR
South Korea
Prior art keywords
mixed gas
silicon
thin film
single crystal
layer
Prior art date
Application number
KR1020150087337A
Other languages
English (en)
Other versions
KR101842875B1 (ko
Inventor
이현호
김경민
김지훈
노승완
안태산
이관우
Original Assignee
주성엔지니어링(주)
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주성엔지니어링(주) filed Critical 주성엔지니어링(주)
Priority to KR1020150087337A priority Critical patent/KR101842875B1/ko
Publication of KR20160149753A publication Critical patent/KR20160149753A/ko
Application granted granted Critical
Publication of KR101842875B1 publication Critical patent/KR101842875B1/ko

Links

Images

Classifications

    • H01L21/205—
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02293—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process formation of epitaxial layers by a deposition process
    • H01L21/2033—

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Chemical Vapour Deposition (AREA)

Abstract

박막증착방법의 일 실시예는, 기판에 증착된 실리콘단결정(Si) 및 실리콘산화물(SiO)로 이루어진 에피(epi)층 상에 이루어지는 박막증착방법에 있어서, 상기 에피층에 실란(silane, SiH4) 및 다이실란(disilane, Si2H6) 혼합물이 함유된 혼합가스를 분사하는 혼합가스 분사단계; 상기 에피층 중 상기 실리콘단결정 상면에 실리콘단결정으로 이루어진 실리콘층이 증착되는 증착단계; 및 상기 혼합가스를 공정챔버 외부로 배기하는 혼합가스 퍼지단계를 포함할 수 있다.

Description

박막증착방법 및 박막증착구조{Thin film deposition method and thin film deposition structure}
실시예는, 간단한 방법으로 증착된 박막이 높은 스텝커버리지와 표면조도가 낮은 우수한 품질을 가짐과 동시에, 공정의 진행속도를 높일 수 있는 박막증착방법 및 박막증착구조에 관한 것이다.
이 부분에 기술된 내용은 단순히 실시예에 대한 배경 정보를 제공할 뿐 종래기술을 구성하는 것은 아니다.
일반적으로 반도체 메모리 소자, 액정표시장치, 유기발광장치 등은 기판상에 복수회의 반도체 공정을 실시하여 원하는 형상의 구조물을 적층하여 제조한다. 반도체 제조공정은 기판상에 소정의 박막을 증착하는 공정, 박막의 선택된 영역을 노출시키는 포토리소그래피(photolithography) 공정, 선택된 영역의 박막을 제거하는 식각 공정 등을 포함한다. 이러한 반도체를 제조하는 기판 처리공정은 해당 공정을 위해 최적의 환경이 조성된 공정챔버를 포함하는 기판 처리장치에서 진행된다.
기판 처리공정 중 박막증착공정은 증착된 박막이 높은 스텝커버리지(step coverage)와 표면조도가 낮은 우수한 품질을 가짐과 동시에, 공정의 진행속도를 높여 생산단가를 낮출 필요가 있다.
일반적으로, 상기한 목적달성을 위해 공정의 진행 중 공정 파라미터 즉, 공정챔버의 온도, 압력 및 공정챔버에 유입되는 공정가스의 유량 등을 조절한다.
그러나, 공정챔버의 온도 또는 압력, 공정가스의 유량을 조절하는데는 한계가 있으므로, 공정챔버를 포함하는 기판 처리장치 전체의 복잡한 제어가 필요한 문제가 있다.
따라서, 실시예는, 간단한 방법으로 증착된 박막이 높은 스텝커버리지와 표면조도가 낮은 우수한 품질을 가짐과 동시에, 공정의 진행속도를 높일 수 있는 박막증착방법 및 박막증착구조에 관한 것이다.
실시예가 이루고자 하는 기술적 과제는 이상에서 언급한 기술적 과제로 제한되지 않으며 언급되지 않은 또 다른 기술적 과제들은 아래의 기재로부터 실시예가 속하는 기술분야에서 통상의 지식을 가진자에게 명확하게 이해될 수 있을 것이다.
박막증착방법의 일 실시예는, 기판에 증착된 실리콘단결정(Si) 및 실리콘산화물(SiO)로 이루어진 에피(epi)층 상에 이루어지는 박막증착방법에 있어서, 상기 에피층에 실란(silane, SiH4) 및 다이실란(disilane, Si2H6) 혼합물이 함유된 혼합가스를 분사하는 혼합가스 분사단계; 상기 에피층 중 상기 실리콘단결정 상면에 실리콘단결정으로 이루어진 실리콘층이 증착되는 증착단계; 및 상기 혼합가스를 공정챔버 외부로 배기하는 혼합가스 퍼지단계를 포함할 수 있다.
상기 혼합가스 분사단계, 상기 증착단계 및 상기 혼합가스 퍼지단계는 복수회 반복되는 것일 수 있다.
상기 혼합가스는, 상기 실란 및 상기 다이실란 각각의 분사량이 다이실란:실란 = 1:24~30 비율로 유지되어 상기 기판에 분사되는 것일 수 있다.
상기 실리콘층은 복수의 층으로 형성되고, 상기 혼합가스 분사단계, 상기 증착단계 및 상기 혼합가스 퍼지단계는 상기 실리콘층이 일정한 복수층 및 두께를 형성할 때까지 반복되는 것일 수 있다.
상기 혼합가스는, 상기 실리콘층의 증착을 위한 인큐베이션(incubation) 시간을 지연시키는 것일 수 있다.
상기 인큐베이션 시간에는 상기 실리콘단결정 상면에만 상기 실리콘단결정이 증착되는 것일 수 있다.
상기 혼합가스 퍼지단계는 상기 인큐베이션 시간에 진행되는 것일 수 있다.
상기 에피층 및 상기 실리콘층은 상기 기판의 함몰된 갭(gap) 내부에 적층되어 구비되는 것일 수 있다.
박막증착구조의 일 실시예는, 함몰된 갭이 형성되는 기판; 상기 갭 내부의 하부에 적층되는 에피층; 및 상기 갭 내부에서 상기 에피층의 상면에 적층되는 실리콘층을 포함할 수 있다.
상기 에피층은 실리콘단결정 및 실리콘산화물로 이루어지는 것일 수 있다.
실시예에서는 상기 실란과 다이실란의 비율을 적절히 조합하여 박막증착에 사용함으로써, 증착율을 높이고, 스텝커버리지가 우수하며 표면조도가 낮은 박막증착 기판을 생산할 수 있는 효과가 있다.
실시예에서는 인큐베이션 시간에 혼합가스 퍼지단계를 완료할 수 있으므로 박막증착 시간을 줄일 수 있는 효과가 있다.
실시예에서 실란과 다이실란이 혼합된 혼합가스를 사용하여 박막증착을 진행함으로써 박막의 증착율을 향상시켜 박막증착 시간을 줄일 수 있는 효과가 있다.
또한, 상기 혼합가스에는 식각물질이 함유되지 않으므로, 실리콘단결정의 증착과정에서 상기 실리콘단결정의 일부가 식각되지 않아 박막증착 시간을 줄일 수 있는 효과가 있다.
도 1은 일 실시예에 따른 박막증착방법이 진행되는 기판처리장치 및 공정챔버를 나타낸 도면이다.
도 2는 일 실시예에 따른 박막증착방법을 나타낸 순서도이다.
도 3은 일 실시예에 따른 실란과 다이실란의 분사량과 증착율을 나타낸 그래프이다.
도 4는 일 실시예에 따른 실리콘층의 증착시간과 증착두께의 관계를 설명하기 위한 그래프이다.
도 5는 일 실시예에 따른 박막증착구조를 나타낸 단면도이다.
도 6은 다른 실시예에 따른 박막증착구조를 나타낸 단면도이다.
이하, 첨부된 도면들을 참조하여 실시예를 상세히 설명한다. 실시예는 다양한 변경을 가할 수 있고 여러 가지 형태를 가질 수 있는바, 특정 실시예들을 도면에 예시하고 본문에 상세하게 설명하고자 한다. 그러나 이는 실시예를 특정한 개시 형태에 대해 한정하려는 것이 아니며, 실시예의 사상 및 기술 범위에 포함되는 모든 변경, 균등물 내지 대체물을 포함하는 것으로 이해되어야 한다. 이 과정에서 도면에 도시된 구성요소의 크기나 형상 등은 설명의 명료성과 편의상 과장되게 도시될 수 있다.
"제1", "제2" 등의 용어는 다양한 구성요소들을 설명하는 데 사용될 수 있지만, 상기 구성요소들은 상기 용어들에 의해 한정되어서는 안 된다. 상기 용어들은 하나의 구성요소를 다른 구성요소로부터 구별하는 목적으로만 사용된다. 또한, 실시예의 구성 및 작용을 고려하여 특별히 정의된 용어들은 실시예를 설명하기 위한 것일 뿐이고, 실시예의 범위를 한정하는 것이 아니다.
실시예의 설명에 있어서, 각 element의 "상(위)" 또는 "하(아래)(on or under)"에 형성되는 것으로 기재되는 경우에 있어, 상(위) 또는 하(아래)(on or under)는 두개의 element가 서로 직접(directly)접촉되거나 하나 이상의 다른 element가 상기 두 element사이에 배치되어(indirectly) 형성되는 것을 모두 포함한다. 또한 “상(위)" 또는 "하(아래)(on or under)”로 표현되는 경우 하나의 element를 기준으로 위쪽 방향뿐만 아니라 아래쪽 방향의 의미도 포함할 수 있다.
또한, 이하에서 이용되는 "상/상부/위" 및 "하/하부/아래" 등과 같은 관계적 용어들은, 그런 실체 또는 요소들 간의 어떠한 물리적 또는 논리적 관계 또는 순서를 반드시 요구하거나 내포하지는 않으면서, 어느 한 실체 또는 요소를 다른 실체 또는 요소와 구별하기 위해서만 이용될 수도 있다.
도 1은 일 실시예에 따른 박막증착방법이 진행되는 기판처리장치 및 공정챔버를 나타낸 도면이다.
기판 처리장치는 반응 공간이 구비된 공정챔버(100), 상기 공정챔버(100) 내에 구비되어 적어도 하나의 기판(10)을 지지하는 기판 안착부(200), 상기 기판 안착부(200)와 대향되는 공정챔버(100) 내의 타측에 구비되어 공정가스를 분사하는 가스 분배장치(300), 상기 공정챔버(100) 외측에 구비되어 가스 분배장치(300)로 공정가스를 공급하는 가스 공급부(400)를 포함할 수 있다. 또한, 공정챔버(100) 내부를 배기하기 위한 배기부(500)를 더 포함할 수 있다.
공정챔버(100)는 내부에 기판(10)의 증착을 위한 공간이 구비되는 통 형상으로 구비될 수 있다. 이러한 공정챔버(100)는 기판(10)의 형상에 따라 다양한 형상으로 구비될 수 있다.
이러한 공정챔버(100)의 내부에는 기판 안착부(200)와 가스 분배장치(300)가 서로 대향되도록 구비될 수 있다. 예를 들어, 기판 안착부(200)가 공정챔버(100)의 하측에 구비되고, 가스 분배장치(300)가 공정챔버(100)의 상측에 구비될 수 있다. 또한, 공정챔버(100)에는 기판(10)이 인입 및 인출되는 기판 출입구(110)가 구비될 수 있다. 그리고, 공정챔버(100)에는 공정챔버(100) 내부로 공정가스를 공급하는 가스 공급부(400)와 연결된 가스 유입구(120)가 구비될 수 있다.
또한, 공정챔버(100)에는 공정챔버(100)의 내부 압력을 조절하거나, 공정가스 기타 공정챔버(100) 내부의 이물질 등을 배기하기 위해, 배기구(130)가 구비되고 배기구(130)에 배기부(500)가 연결될 수 있다.
예를 들어, 기판 출입구(110)는 공정챔버(100)의 일 측면에 기판(10)이 출입할 수 있는 정도의 크기로 구비될 수 있고, 가스 유입구(120)는 공정챔버(100)의 상부벽을 관통하여 구비될 수 있으며, 배기구(130)는 기판 안착부(200)보다 낮은 위치의 공정챔버(100)의 측벽 또는 하부벽을 관통하여 구비될 수 있다.
기판 안착부(200)는 공정챔버(100)의 내부에 구비되어 공정챔버 (100) 내부로 유입되는 적어도 하나의 기판(10)이 안착된다. 이러한 기판 안착부(200)는 가스 분배장치(300)와 대향하는 위치에 구비될 수 있다. 예를 들어, 공정챔버(100) 내부의 하측에 기판 안착부(200)가 구비되고, 공정챔버(100) 내부의 상측에 가스 분배장치(300)가 구비될 수 있다.
기판 안착부(200) 하부에는 기판 안착부(200)를 상하로 이동시키는 승강장치(210)가 구비될 수 있다. 승강장치(210)는 기판 안착부(200)의 적어도 일 영역, 예를 들어 중앙부를 지지하도록 구비되고, 기판 안착부(200) 상에 기판(10)이 안착되면 기판 안착부(200)를 가스 분배장치(300)와 근접하도록 이동시킨다.
또한, 기판 안착부(200) 내부에는 히터(미도시)가 장착될 수 있다. 히터는 정해진 온도로 발열하여 기판(10)을 가열함으로써 박막 증착 공정, 식각 공정 등이 기판(10) 상에서 용이하게 실시되도록 할 수 있다.
가스 분배장치(300)는 공정챔버(100) 내부의 상측에 구비되어 기판 안착부(200) 상에 안치된 기판(10)을 향해 공정가스를 분사한다. 이러한 가스 분배장치(300)는 기판 안착부(200)와 마찬가지로 기판(10) 형상에 대응되는 형상으로 제작될 수 있는데, 대략 원형 또는 사각형으로 제작될 수 있다.
한편, 가스 분배장치(300)는 상부판(310), 샤워헤드(320), 측벽판(330)을 포함할 수 있다. 상부판(310)은 상기 공정챔버(100)의 상부벽과 마찬가지로 가스 유입구(120)가 형성되어 가스 공급부(400)와 연결될 수 있다.
샤워헤드(320)는 상기 상부판(310)과 상하방향으로 일정거리 이격되어 구비되고, 복수의 분사홀(미도시)이 형성될 수 있다. 측벽판(330)은 상기 상부판(310)과 샤워헤드(320) 사이의 공간을 밀폐하도록 구비될 수 있다.
가스 공급부(400)는 복수의 공정가스를 각각 공급하는 가스 공급원(410), 가스 공급원(410)으로부터 공정가스를 공정챔버(100) 내부로 공급하는 가스 공급관(420)을 포함할 수 있다. 한편, 공정가스는 박막증착을 위한 소스물질, 식각을 위한 식각물질, 공정챔버 내부의 퍼지를 위한 퍼지가스 등을 포함할 수 있다.
배기부(500)는 배기장치(510)와 공정챔버(100)의 배기구(130)와 연결된 배기관(520)을 포함할 수 있다. 배기장치(510)는 진공 펌프 등이 사용될 수 있으며, 이에 따라 공정챔버(100) 내부를 진공에 가까운 압력, 예를 들어 0.1mTorr 이하의 압력까지 진공 흡입할 수 있도록 구성될 수 있다.
한편, 기판 처리장치에는 RF전원(620), 임피던스 매칭박스(I.M.B (Impedance Matching Box), 610)를 구비하는 RF 전력공급부(600)가 더 포함될 수 있다. RF 전력공급부(600)는 상기 가스 분배장치(300)의 상부판(310)을 플라즈마 전극으로 사용하여 공정가스에 플라즈마를 발생시킬 수 있다.
이를 위해 상부판(310)에는 RF전력을 공급하는 RF전원(620)이 연결되고, 상부판(310)과 RF전원(620)의 사이에는 최대 전력이 인가될 수 있도록 임피던스를 매칭하는 임피던스 매칭박스(610)가 위치할 수 있다.
도 2는 일 실시예에 따른 박막증착방법을 나타낸 순서도이다. 박막증착방법은 혼합가스 분사단계(S110), 증착단계(S120), 혼합가스 퍼지단계(S130)를 포함할 수 있다.
혼합가스 분사단계(S110)에서는 혼합가스를 기판(10)에 증착된 에피층(730)에 분사할 수 있다. 이때, 상기 에피층은, 예를 들어, 실리콘단결정(Si) 및 실리콘산화물(SiO)로 이루어질 수 있다. 즉, 상기 에피층은 실리콘단결정과 실리콘산화물이 혼합된 상태로 형성될 수 있다.
실시예에서, 상기 혼합가스는 복수의 실리콘을 함유하는 전구물질(precursor)이 혼합되는 것일 수 있다. 이때, 상기 전구물질은, 예를 들어, 실란(silane, SiH4) 또는 다이실란(disilane, Si2H6)일 수 있다.
실란은 증착균일도 즉, 스텝커버리지(step coverage)가 우수한 특성을 가진 물질이다. 다이실란은 낮은 열분해 온도와 높은 표면유동성(surface mobility)을 가짐으로 인해, 표면조도(surface roughness)가 낮으며 높은 증착율을 가지는 물질이다.
따라서, 실시예에서는 상기 실란과 다이실란의 비율을 적절히 조합하여 박막증착에 사용함으로써, 증착율 높이고, 스텝커버리지가 우수하며 표면조도가 낮은 박막증착 기판을 생산할 수 있는 효과가 있다.
한편, 상기 혼합가스는, 예를 들어, 실란과 다이실란이 일정한 비율로 혼합된 것일 수 있고, 실란과 다이실란 각각의 분사량을 조절하여, 실란과 다이실란의 일정한 혼합비율을 유지할 수 있다.
이때, 상기 혼합가스는 상기 실란 및 상기 다이실란 각각의 분사량이 다이실란:실란 = 1:24~30 비율로 유지되어 상기 기판에 분사될 수 있다. 더욱 적절하게는, 상기 혼합가스는 상기 실란 및 상기 다이실란 각각의 분사량이 다이실란:실란 = 1:26 비율로 유지될 수 있다.
따라서, 상기 혼합가스는, 상기 실란 및 상기 다이실란 각각의 분사량이 일정한 비율로 유지되어 상기 기판(10)에 분사되고, 상기 실란 및 상기 다이실란에 함유되는 실리콘이 기판(10)에 증착되어 상기 실리콘층(710)이 형성될 수 있다.
한편, 상기 실리콘층(710)은 하측에 구비되는 에피(epi)층(730)의 상면에 증착될 수 있다. 이때, 상기 에피층(730) 및 상기 실리콘층(710)은, 예를 들어, 상기 기판(10)의 함몰된 갭(gap)(11) 내부에 적층되어 구비될 수 있다.
또한, 상기 실리콘층(710)은 상기 갭(11) 내부에서 상기 에피층(730)의 상면에 적층되어 구비될 수 있다. 상기 실리콘층(710) 및 상기 에피층(730)이 적층된 구조는 도 5를 참조하여 구체적으로 설명한다.
증착단계(S120)에서는, 분사되는 혼합가스에 함유된 실란 및 다이실란에 의해, 상기 에피층(730)에 실리콘단결정으로 이루어진 실리콘층(710)이 증착될 수 있다.
실리콘층(710)은 반복되는 상기 혼합가스 분사단계(S110) 및 증착단계(S120)를 통해 형성되는 개별적인 실리콘층이 복수로 적층되어 형성될 수 있다.
따라서, 실리콘층(710)을 형성하는 경우, 한번의 상기 혼합가스 분사단계(S110) 및 증착단계(S120)가 종료되어 단위 실리콘층이 형성된 후, 다시 상기 혼합가스 분사단계(S110) 및 증착단계(S120)를 반복하여 또 다른 단위 실리콘층을 형성할 수 있다.
혼합가스 퍼지단계(S130)에서는 상기 혼합가스를 퍼지(purge)할 수 있다. 즉, 상기 혼합가스 퍼지단계(S130)에서는, 퍼지가스를 사용하여 공정챔버 내부에 잔류하는 혼합가스, 기타 이물질을 공정챔버 외부로 배출할 수 있다.
상기 증착단계(S120)가 종료된 후, 상기 공정챔버에는 퍼지가스가 유입되어 상기 혼합가스 퍼지단계(S130)가 진행될 수 있다. 따라서, 상기 혼합가스 퍼지단계(S130)에서는 증착되는 박막에 불필요한 혼합가스 기타 이물질들을 공정챔버 외부로 배출하고, 이물질이 함유되어 박막의 품질이 저하되는 것을 방지할 수 있다.
상기한 바와 같이, 상기 실리콘층(710)은 복수의 단위 실리콘층이 순차적으로 적층되어 형성될 수 있다. 따라서, 혼합가스 분사단계(S110), 증착단계(S120) 및 혼합가스 퍼지단계(S130)는 복수회 반복될 수 있고, 상기 실리콘층(710)이 단위 실리콘층으로 형성되는 일정한 복수층 및 두께를 형성할 때까지 반복될 수 있다.
표면층증착단계에서는, 상기 실리콘층(710)의 상측에 표면층(720)을 증착할 수 있다. 상기 표면층(720)은 상기 실리콘층(710) 상면 및 상기 기판(10)의 상면에 적층되어 형성될 수 있다.
상기 실리콘층(710)과 마찬가지로, 상기 표면층(720)은 복수의 단위 실리콘층이 순차적으로 적층되어 형성될 수 있다. 따라서, 상기 표면층증착단계는 상기 표면층(720)이 일정한 복수층을 형성할 때까지 반복될 수 있다. 상기 표면층(720)은 도 5를 참조하여 구체적으로 설명한다.
도 3은 일 실시예에 따른 실란과 다이실란의 분사량과 증착율을 나타낸 그래프이다. 도 3에서 그래프의 x축은 실란(SiH4)의 분사량, y축은 다이실란(Si2H6)의 분사량, z축은 기판(10)에 대한 실리콘의 증착율을 나타낸다.
이때, 실란과 다이실란의 분사량은 분당 체적유량(sccm, ㎤/min)으로 표시된다. 또한, 증착율은 분당 박막이 증착되는 두께로 표시된다.
도 3에서 알 수 있듯이, 실란과 다이실란의 분사량이 증가할수록 증착율도 증가할 수 있다. 따라서, 실란과 다이실란의 분사량을 일정한 비율로 조절하여 혼합가스의 분사량 중 실란과 다이실란의 비율을 일정하게 유지할 수 있다.
이때, 실란과 다이실란의 비율은 박막의 증착율, 스텝커버리지, 표면조도 등을 고려하여 적절히 선택할 수 있다.
도 4는 일 실시예에 따른 실리콘층(710)의 증착시간과 증착두께의 관계를 설명하기 위한 그래프이다.
B그래프는, 일 실시예에 따라, 에피층(730)이 실리콘단결정이고 전구물질로 실란과 다이실란의 혼합된 물질을 사용한 경우 실리콘층(710)의 박막의 증착시간에 대한 증착두께의 변화를 나타낸다.
C그래프는 다른 실시예에 따라, 에피층(730)이 실리콘산화물이고 전구물질로 실란과 다이실란의 혼합된 물질을 사용한 경우 실리콘층(710)의 박막의 증착시간에 대한 증착두께의 변화를 나타낸다.
이때, B그래프와 C그래프에서 실란과 다이실란의 혼합비율은 동일 또는 극히 유사하다. 또한, T2와 T3는 B그래프 및 C그래프의 조건에서 각각의 인큐베이션(incubation) 시간을 나타낸다. 인큐베이션 시간은 혼합가스가 기판(10)에 분사된 때부터 최초로 박막증착이 발생하는 시간을 의미한다.
B그래프와 C그래프에서 인큐베이션 시간이 각각 T2와 T3로 차이가 발생한다. 이는 실린콘단결정과 실리콘산화물의 결정구조가 다르기 때문이다.
즉, 실리콘단결정이 동일한 결정구조를 가진 동질의 실리콘단결정 상에 증착되는 경우, 다른 결정구조를 가진 이질의 실리콘산화물 상에 증착되는 경우에 비해 인큐베이션 시간이 짧기 때문이다.
따라서, 그래프에서 보듯이, 실리콘단결정 상에 실리콘단결정이 증착되는 경우의 인큐베이션 시간 T2는, 실리콘산화물 상에 실리콘단결정이 증착되는 경우의 인큐베이션 시간 T3보다 짧다.
인큐베이션 시간은 60초 내지 120초 사이가 적절하고, 대략 120초를 초과하면 실리콘산화물(SiO) 위에도 증착이 발생하므로, 원하는 실리콘단결정(Si) 만으로 이루어진 실리콘층을 형성하기 어렵다.
기판(10)에 혼합가스가 분사됨과 동시에 상기 실리콘단결정이 기판(10)에 증착되지 않고, 일정한 시간이 지난 후에 최초로 증착이 발생하며, 분사시와 증착발생시 사이의 시간 간격을 인큐베이션 시간이라 할 수 있다. 이러한 인큐베이션 시간은 혼합가스의 종류, 증착되는 부위의 재질 등에 따라 달라질 수 있다.
도 4에서와 같이, B그래프 또는 C그래프처럼 전구물질로 실란과 다이실란 혼합물을 사용하는 경우의 인큐베이션 타임(T2, T3)은 전구물질로 실란만을 사용하는 경우보다 길어질 수 있다.
따라서, 실시예의 실란과 다이실란이 혼합된 전구물질은 인큐베이션 시간을 지연시키는 역할을 할 수 있다. 인큐베이션 시간에 혼합가스 퍼지단계(S130)가 진행될 수 있다. 즉, 인큐베이션 시간에 퍼지가스를 분사하여 공정챔버(100) 내부를 퍼지할 수 있다.
즉, 기판(10)의 증착은 혼합가스에 함유되는 전구물질이 분사되어 박막에 접촉한 후 인큐베이션 시간이 지난후에 진행되는 특성을 이용하여 인큐베이션 시간에 공정챔버(100) 내부의 퍼지가 진행될 수 있다.
혼합가스 퍼지단계(S130)에서 불필요한 혼합가스 기타 이물질을 공정챔버(100) 외부로 완전히 배출하기 위해서는 퍼지가스가 분사되는 시간을 충분히 확보할 필요가 있다.
따라서, 실시예에서, 실란과 다이실란을 혼합한 전구물질을 사용하여 인큐베이션 시간을 충분히 지연시켜 인큐베이션 시간에 혼합가스 퍼지단계(S130)를 완료할 수 있다.
인큐베이션 시간에 증착단계(S120)와 혼합가스 퍼지단계(S130)가 순차적으로 진행될 수 있다. 도 4에서 T1과 T2 사이의 시간에 실리콘단결정 상에 실리콘단결정이 증착하지만, 실리콘산화물 상에 실리콘단결정은 증착되지 않는다.
따라서, T1과 T2 사이의 시간에, 먼저 실리콘단결정 상에 실리콘단결정이 증착되는 증착단계(S120)를 진행하고, 다음으로 혼합가스 퍼지단계(S130)을 진행한다.
이러한 경우, 실리콘산화물 상에 실리콘단결정이 증착되지 않으므로, 실리콘단결정 상에 실리콘단결정이 반복적으로 증착되는 실리콘층(710)이 형성될 수 있다.
이로 인해, 실시예에서는 인큐베이션 시간에 혼합가스 퍼지단계(S130)를 완료할 수 있으므로 박막증착 시간을 줄일 수 있는 효과가 있다.
이때, 혼합가스 퍼지단계(S130)를 인큐베이션 시간내에 종료하기 위해, 인큐베이션 시간이 퍼지시간 이상이 되도록 할 필요가 있다. 이를 위해, 혼합가스의 실란과 다이실란의 혼합비율, 에피층(730)의 재질의 조절 등을 통해 인큐베이션 시간을 충분히 지연시킬 필요가 있다.
한편, 도 4에 도시된 바와 같이, B그래프와 C그래프의 증착시간에 대한 증착두께의 변화량 즉, 증착율은 상당히 크다는 것을 알 수 있다. 도시되지는 않았지만, 실란만으로 구성되는 소스물질을 사용하는 경우 증착율은 B그래프 또는 C그래프보다 작다. 이는 실란만으로 구성되는 소스물질보다 실란과 다이실란이 혼합된 소스물질의 증착율이 크다는 것을 의미한다.
또한, 이러한 증착율은, 도 3에서 설명한 바와 같이, 혼합가스에에서 실란과 다이실란의 비율을 다르게 조절함으로써 더욱 향상시킬 수 있다. 따라서, 실시예에서 실란과 다이실란이 혼합된 혼합가스를 사용하여 박막증착을 진행함으로써 박막의 증착율을 향상시켜 박막증착 시간을 줄일 수 있는 효과가 있다.
한편, 실시예에서 상기 혼합가스에는 예를 들어, 염소(Cl2) 또는 염소를 포함하는 화학물질 등의 식각물질을 포함하지 않을 수 있다. 상기 식각물질은 식각공정을 진행하기 위한 물질이 아니라, 증착공정에 사용되는 전구물질에 함유되는 물질을 의미한다.
박막증착을 위해 혼합가스에 함유되는 전구물질에는 상기 식각물질을 포함할 수 있는데, 이러한 식각물질이 포함될 경우, 증착되는 실리콘단결정이 증착과정에서 식각물질에 의해 식각될 수 있다. 따라서, 혼합가스에 식각물질이 함유되는 경우, 박막증착 속도가 줄어들어 박막증착 시간이 늘어날 수 있다.
그러나, 실시예에서 상기 혼합가스에는 식각물질이 함유되지 않으므로, 실리콘단결정의 증착과정에서 상기 실리콘단결정의 일부가 식각되지 않아 박막증착 시간을 줄일 수 있는 효과가 있다.
도 5는 일 실시예에 따른 박막증착구조를 나타낸 단면도이다. 박막증착구조는 상기에 설명한 박막증착방법에 의해 형성될 수 있으며, 기판(10), 에피층(730), 실리콘층(710) 및 표면층(720)을 포함할 수 있다.
기판(10)은 함몰된 갭(11)이 형성되고, 상기 갭(11)과 상기 기판(10)의 상면에는 박막이 증착될 수 있다. 상기 갭(11)에는 에피층(730), 실리콘층(710) 및 표면층(720)의 일부가 차례로 적층되어, 상기 갭(11)이 모두 채워질 수 있다.
에피층(730)은 상기 갭(11) 내부의 하부에 적층될 수 있고, 예를 들어, 실리콘단결정 및 실리콘산화물로 이루어질 수 있다. 상기 에피층(730)의 상면에는 실란과 다이실란이 혼합된 혼합가스가 분사되어 실리콘층(710)이 적층될 수 있다.
실리콘층(710)은 상기 갭(11) 내부에서 상기 에피층(730)의 상면에 적층될 수 있고, 복수의 단위 실리콘층이 순차적으로 적층되어 형성될 수 있다.
실리콘층(710)은, 상기한 바와 같이, 혼합가스 분사단계(S110), 증착단계(S120) 및 혼합가스 퍼지단계(S130)를 반복하여 형성될 수 있다. 한편, 상기 실리콘층(710)은, 상기한 바와 같이, 실리콘단결정으로 이루어질 수 있다.
표면층(720)은 상기 실리콘층(710) 상면 및 상기 기판(10)의 상면에 적층될 수 있다. 구체적으로, 도 5에 도시된 바와 같이, 일부는 제1실리콘의 상면에 적층되어 상기 갭(11)을 채울 수 있고, 나머지는 상기 기판(10)의 상면과 갭(11)이 채워진 부위의 상측에 적층될 수 있다.
또한, 상기 표면층(720)은, 예를 들어, 실리콘단결정 및 실리콘산화물 재질로 구비될 수 있다. 또한, 상기 표면층(720)은, 예를 들어 실리콘층(710)과 마찬가지로, 복수의 단위 실리콘층이 순차적으로 적층되어 형성될 수 있다.
도 6은 다른 실시예에 따른 박막증착구조를 나타낸 단면도이다. 도 6에서는 제2에피층(730-1)이 기판(10)의 표면에 형성되고, 상기 제2에피층(730-1)이 실리콘산화물(SiO)로 형성되는 구조이다. 이 경우, 다음의 방법으로 상기 갭(11)에 실리콘단결정(Si)로 형성되는 실리콘층(710)을 적층할 수 있다.
상기 혼합가스를 분사하면, 도 4에서 설명한 바와 같이, T1과 T2 사이의 시간에, 먼저 실리콘단결정 상에 실리콘단결정이 증착되는 증착단계(S120)를 진행하고, 다음으로 혼합가스 퍼지단계(S130)을 진행한다. 즉, 실리콘산화물에 실리콘단결정이 증착되는 T2시간이 지나기 전에 혼합가스 퍼지단계(S130)을 진행하여 제2에피층(730-1)에 실리콘단결정이 증착되지 않도록 할 수 있다.
이러한 경우, 실리콘산화물로 형성되는 상기 제2에피층(730-1) 상에 실리콘단결정이 증착되지 않고, 갭(11)에 실리콘단결정 상에 실리콘단결정이 반복적으로 증착되는 실리콘층(710)이 형성될 수 있다.
상기의 방법으로 혼합가스 분사단계(S110), 증착단계(S120) 및 혼합가스 퍼지단계(S130)을 반복하면, 상기 제2에피층(730-1)에는 실리콘단결정이 증착되지 않고, 갭(11)에만 실리콘단결정으로 형성되는 실리콘층(710)이 형성될 수 있다.
갭(11)에 실리콘층(710)이 설계된 높이 또는 부피로 형성된 후, 상기한 바와 같이 표면층증착단계을 진행하여 기판(10)에 박막증착공정을 완료할 수 있다.
실시예와 관련하여 전술한 바와 같이 몇 가지만을 기술하였지만, 이외에도 다양한 형태의 실시가 가능하다. 앞서 설명한 실시예들의 기술적 내용들은 서로 양립할 수 없는 기술이 아닌 이상은 다양한 형태로 조합될 수 있으며, 이를 통해 새로운 실시형태로 구현될 수도 있다.
S110: 혼합가스 분사단계
S120: 증착단계
S130: 혼합가스 퍼지단계
10: 기판
11: 갭
710: 실리콘층
720: 표면층
730: 에피층

Claims (10)

  1. 기판에 증착된 실리콘단결정(Si) 및 실리콘산화물(SiO)로 이루어진 에피(epi)층 상에 이루어지는 박막증착방법에 있어서,
    상기 에피층에 실란(silane, SiH4) 및 다이실란(disilane, Si2H6) 혼합물이 함유된 혼합가스를 분사하는 혼합가스 분사단계;
    상기 에피층 중 상기 실리콘단결정 상면에 실리콘단결정으로 이루어진 실리콘층이 증착되는 증착단계; 및
    상기 혼합가스를 공정챔버 외부로 배기하는 혼합가스 퍼지단계
    를 포함하는 박막증착방법.
  2. 제1항에 있어서,
    상기 혼합가스 분사단계, 상기 증착단계 및 상기 혼합가스 퍼지단계는 복수회 반복되는 것을 특징으로 하는 박막증착방법.
  3. 제1항에 있어서,
    상기 혼합가스는,
    상기 실란 및 상기 다이실란 각각의 분사량이 다이실란:실란 = 1:24~30 비율로 유지되어 상기 기판에 분사되는 것을 특징으로 하는 박막증착방법.
  4. 제1항에 있어서,
    상기 실리콘층은 복수의 층으로 형성되고, 상기 혼합가스 분사단계, 상기 증착단계 및 상기 혼합가스 퍼지단계는 상기 실리콘층이 일정한 복수층 및 두께를 형성할 때까지 반복되는 것을 특징으로 하는 박막증착방법.
  5. 제1항에 있어서,
    상기 혼합가스는,
    상기 실리콘층의 증착을 위한 인큐베이션(incubation) 시간을 지연시키는 것을 특징으로 하는 박막증착방법.
  6. 제5항에 있어서,
    상기 인큐베이션 시간에는 상기 실리콘단결정 상면에만 상기 실리콘단결정이 증착되는 것을 특징으로 하는 박막증착방법.
  7. 제5항에 있어서,
    상기 혼합가스 퍼지단계는 상기 인큐베이션 시간에 진행되는 것을 특징으로 하는 박막증착방법.
  8. 제1항에 있어서,
    상기 에피층 및 상기 실리콘층은 상기 기판의 함몰된 갭(gap) 내부에 적층되어 구비되는 것을 특징으로 하는 박막증착방법.
  9. 함몰된 갭이 형성되는 기판;
    상기 갭 내부의 하부에 적층되는 에피층; 및
    상기 갭 내부에서 상기 에피층의 상면에 적층되는 실리콘층
    을 포함하는 박막증착구조.
  10. 제9항에 있어서,
    상기 에피층은 실리콘단결정 및 실리콘산화물로 이루어지는 것을 특징으로 하는 박막증착구조.
KR1020150087337A 2015-06-19 2015-06-19 박막증착방법 및 박막증착구조 KR101842875B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020150087337A KR101842875B1 (ko) 2015-06-19 2015-06-19 박막증착방법 및 박막증착구조

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020150087337A KR101842875B1 (ko) 2015-06-19 2015-06-19 박막증착방법 및 박막증착구조

Publications (2)

Publication Number Publication Date
KR20160149753A true KR20160149753A (ko) 2016-12-28
KR101842875B1 KR101842875B1 (ko) 2018-03-28

Family

ID=57724658

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020150087337A KR101842875B1 (ko) 2015-06-19 2015-06-19 박막증착방법 및 박막증착구조

Country Status (1)

Country Link
KR (1) KR101842875B1 (ko)

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2667664B2 (ja) * 1987-07-06 1997-10-27 三井東圧化学株式会社 シリコン単結晶薄膜の製法
JP5012886B2 (ja) * 2009-12-25 2012-08-29 株式会社デンソー 半導体装置およびその製造方法
JP2012146741A (ja) * 2011-01-07 2012-08-02 Hitachi Kokusai Electric Inc 半導体装置の製造方法および基板処理装置

Also Published As

Publication number Publication date
KR101842875B1 (ko) 2018-03-28

Similar Documents

Publication Publication Date Title
TWI736840B (zh) 基底處理方法
TWI644359B (zh) 用於低溫原子層沉積膜之腔室底塗層準備方法
KR102135229B1 (ko) 커스터마이즈 가능한 유동 주입을 구비하는 에피택셜 챔버
US20080283086A1 (en) Substrate processing apparatus and cleaning method therefor
TWI570890B (zh) 製造具有三維結構之記憶元件的方法與設備
US20120267340A1 (en) Film deposition method and film deposition apparatus
TW201617473A (zh) 二次清洗啟動的原子層沉積系統中噴淋頭背側寄生電漿抑制用方法及設備
US10224185B2 (en) Substrate processing apparatus
KR20010081936A (ko) 반도체 장치의 제조방법 및 반도체 제조장치
CN108220921A (zh) 成膜装置以及成膜方法
KR100769522B1 (ko) 화학기상증착장치의 샤워헤드
KR101832404B1 (ko) 가스분사장치 및 기판처리장치
KR101548347B1 (ko) 반도체 제조에 사용되는 원자층 증착 방법
KR101460557B1 (ko) 플라즈마 처리장치
US20110223760A1 (en) conformality of oxide layers along sidewalls of deep vias
KR101842875B1 (ko) 박막증착방법 및 박막증착구조
KR20060014495A (ko) 화학기상증착장치의 샤워헤드
US20170008015A1 (en) Substrate processing apparatus
KR20080035735A (ko) 플라즈마 화학기상증착설비
KR20220098816A (ko) 배면 보우 보상 증착의 스테이션-대-스테이션 (station-to-station) 제어
KR20060100961A (ko) 샤워헤드 및 이를 구비한 원자층 증착설비
KR101123828B1 (ko) 반도체 제조에 사용되는 원자층 증착 장치
KR101130618B1 (ko) 웨이퍼 증착 장치
KR102181120B1 (ko) 기판 처리 장치
KR101980313B1 (ko) 기판 처리 장치

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
AMND Amendment
E601 Decision to refuse application
AMND Amendment
X701 Decision to grant (after re-examination)
GRNT Written decision to grant