KR20160141322A - 패널 결함 검출 방법 및 유기발광표시장치 - Google Patents

패널 결함 검출 방법 및 유기발광표시장치 Download PDF

Info

Publication number
KR20160141322A
KR20160141322A KR1020150076709A KR20150076709A KR20160141322A KR 20160141322 A KR20160141322 A KR 20160141322A KR 1020150076709 A KR1020150076709 A KR 1020150076709A KR 20150076709 A KR20150076709 A KR 20150076709A KR 20160141322 A KR20160141322 A KR 20160141322A
Authority
KR
South Korea
Prior art keywords
sensing
panel
sub
lines
area
Prior art date
Application number
KR1020150076709A
Other languages
English (en)
Other versions
KR102406975B1 (ko
Inventor
타니료스케
남우진
타카스기신지
조경현
Original Assignee
엘지디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지디스플레이 주식회사 filed Critical 엘지디스플레이 주식회사
Priority to KR1020150076709A priority Critical patent/KR102406975B1/ko
Priority to US15/166,955 priority patent/US10019950B2/en
Priority to CN201610365917.0A priority patent/CN106205439B/zh
Publication of KR20160141322A publication Critical patent/KR20160141322A/ko
Application granted granted Critical
Publication of KR102406975B1 publication Critical patent/KR102406975B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/006—Electronic inspection or testing of displays and display drivers, e.g. of LED or LCD displays
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3275—Details of drivers for data electrodes
    • H01L27/3216—
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3225—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix
    • G09G3/3233—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix with pixel circuitry controlling the current through the light-emitting element
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3275—Details of drivers for data electrodes
    • G09G3/3283—Details of drivers for data electrodes in which the data driver supplies a variable data current for setting the current through, or the voltage across, the light-emitting elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/10—Measuring as part of the manufacturing process
    • H01L22/12—Measuring as part of the manufacturing process for structural parameters, e.g. thickness, line width, refractive index, temperature, warp, bond strength, defects, optical inspection, electrical measurement of structural dimensions, metallurgic measurement of diffusions
    • H01L51/56—
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/02—Improving the quality of display appearance
    • G09G2320/0285—Improving the quality of display appearance using tables for spatial correction of display data
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/02—Improving the quality of display appearance
    • G09G2320/029—Improving the quality of display appearance by monitoring one or more pixels in the display panel, e.g. by monitoring a fixed reference pixel
    • G09G2320/0295—Improving the quality of display appearance by monitoring one or more pixels in the display panel, e.g. by monitoring a fixed reference pixel by monitoring each display pixel
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/04—Maintaining the quality of display appearance
    • G09G2320/043—Preventing or counteracting the effects of ageing
    • G09G2320/046—Dealing with screen burn-in prevention or compensation of the effects thereof
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2330/00—Aspects of power supply; Aspects of display protection and defect management
    • G09G2330/02—Details of power systems and of start or stop of display operation
    • G09G2330/021—Power management, e.g. power saving
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2330/00—Aspects of power supply; Aspects of display protection and defect management
    • G09G2330/08—Fault-tolerant or redundant circuits, or circuits in which repair of defects is prepared
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2330/00—Aspects of power supply; Aspects of display protection and defect management
    • G09G2330/12—Test circuits or failure detection circuits included in a display system, as permanent part thereof
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3266—Details of drivers for scan electrodes
    • H01L2227/32—
    • H01L2251/56—

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Electroluminescent Light Sources (AREA)
  • Control Of El Displays (AREA)
  • Manufacturing & Machinery (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)

Abstract

본 실시예들은, 패널 결함 검출 방법 및 유기발광표시장치에 관한 것으로서, 표시패널의 전체 영역이 아닌 일부 영역에서 미리 정해진 센싱 서브픽셀 라인 개수의 센싱 서브픽셀 라인 상의 서브픽셀에 대한 특성치를 센싱한 결과를 토대로 패널 결함을 검출함으로써, 패널 결함이 발생할 가능성이 높은 영역을 집중적으로 센싱할 수 있게 되어 패널 결함의 검출 속도 및 정확도를 향상시켜줄 수 있는 패널 결함 검출 방법 및 유기발광표시장치에 관한 것이다.

Description

패널 결함 검출 방법 및 유기발광표시장치{PANEL DEFECT DETECTION METHOD AND ORGANIC LIGHT EMITTING DISPLAY DEVICE}
본 실시예들은 패널 결함 검출 방법 및 유기발광표시장치에 관한 것이다.
최근, 표시장치로서 각광받고 있는 유기발광표시장치는 스스로 발광하는 유기발광다이오드(OLED: Organic Light Emitting Diode)를 이용함으로써 응답속도가 빠르고, 발광효율, 휘도 및 시야각 등이 큰 장점이 있다.
이러한 유기발광표시장치의 표시패널에는 각종 배선 및 회로 소자가 배치되는데, 이러한 배선 및 회로 소자는, 이물의 주입, 물리적인 외력 등의 다양한 요인으로 인해 전기적으로 단락(Short)이 되거나 오픈(Open)이 될 수 있다.
이러한 패널 결함이 발생하면, 표시패널의 구동이 오동작하거나 화면 이상이 생길 수 있으며, 심한 경우, 표시패널의 번트(Burnt) 현상이 발생하여 표시패널을 폐기해야 하는 상황이 초래될 수도 있다.
그럼에도, 패널 결함을 정확하게 그리고 신속하게 검출할 수 있는 기술이 개발되지 못하고 있는 실정이다.
본 실시예들의 목적은 효율적인 패널 결함 검출 방법 및 유기발광표시장치를 제공하는 데 있다.
본 실시예들의 다른 목적은 패널 결함 검출을 위한 별도의 회로나 부품 없이도 패널 결함을 검출할 수 있는 방법 및 그 유기발광표시장치를 제공하는 데 있다.
본 실시예들의 또 다른 목적은 패널 결함 검출을 위한 별도의 회로나 부품 없이도, 높은 정확도와 빠른 속도로 패널 결함을 검출할 수 있는 방법 및 그 유기발광표시장치를 제공하는 데 있다.
본 실시예들의 또 다른 목적은 서브픽셀 특성치 보상을 위한 센싱값을 이용하여 패널 결함을 검출할 수 있는 방법 및 그 유기발광표시장치를 제공하는 데 있다.
본 실시예들의 또 다른 목적은 패널 결함 검출을 위한 센싱 동작을 진행함에 있어서, 패널 결함이 발생할 가능성이 높은 영역을 먼저 센싱하여 패널 결함의 검출 속도를 빠르게 해줄 수 있는 방법 및 그 유기발광표시장치를 제공하는 데 있다.
본 실시예들의 또 다른 목적은 패널 결함 검출을 위한 센싱 동작을 진행함에 있어서, 패널 결함이 발생할 가능성이 높은 영역을 집중적으로 센싱하여 패널 결함의 검출 정확도를 높여줄 수 있는 방법 및 그 유기발광표시장치를 제공하는 데 있다.
일 측면에서, 본 실시예들은, 유기발광다이오드와 상기 유기발광다이오드를 구동하기 위한 구동 트랜지스터를 포함하는 서브픽셀이 매트릭스 타입으로 배치된 표시패널과, 다수의 서브픽셀 라인 중 센싱 서브픽셀 라인 상의 서브픽셀 내 구동 트랜지스터의 제1노드와 전기적으로 연결된 센싱 라인의 전압을 센싱하여 센싱값을 출력하는 센싱 처리를 수행하는 센싱부와, 표시패널에서 미리 정해진 적어도 하나 이상의 일부 영역에서 미리 정해진 센싱 서브픽셀 라인 개수만큼의 센싱 서브픽셀 라인별 센싱값을 저장하는 메모리와, 표시패널에서 미리 정해진 적어도 하나 이상의 일부 영역에서 미리 정해진 센싱 서브픽셀 라인 개수만큼의 센싱 서브픽셀 라인별 센싱값을 토대로, 표시패널의 결함 유무를 검출하는 검출부를 포함하는 유기발광표시장치를 제공할 수 있다.
다른 측면에서, 본 실시예들은, 유기발광다이오드와 상기 유기발광다이오드를 구동하기 위한 구동 트랜지스터를 포함하는 서브픽셀이 매트릭스 타입으로 배치된 표시패널과, 표시패널의 상단 또는 하단에 연결된 데이터 드라이버를 포함하는 유기발광표시장치의 패널 결함 검출 방법을 제공할 수 있다.
이러한 패널 결함 검출 방법은, 표시패널에서 미리 정해진 적어도 하나 이상의 일부 영역에서 미리 정해진 센싱 서브픽셀 라인 개수의 센싱 서브픽셀 라인 상의 서브픽셀에 대한 특성치를 센싱하여 센싱값을 출력하는 센싱 처리를 수행하는 센싱 처리 단계와, 미리 정해진 센싱 서브픽셀 라인 개수만큼의 센싱 서브픽셀 라인별 센싱값을 토대로, 패널 결함을 검출하는 패널 결함 검출 단계를 포함할 수 있다.
한 차례의 패널 결함 검출을 위해 센싱 동작이 진행되는 센싱 서브픽셀 라인 개수만큼의 센싱 서브픽셀 라인은, 패널 결함 발생 가능성이 높은 패널 상단부 영역 또는 패널 하단부 영역 내 서브픽셀 라인일 수 있다.
이상에서 설명한 바와 같은 본 실시예들에 의하면, 효율적인 패널 결함 검출 방법 및 유기발광표시장치를 제공할 수 있다.
본 실시예들에 의하면, 패널 결함 검출을 위한 별도의 회로나 부품 없이도 패널 결함을 검출할 수 있는 방법 및 그 유기발광표시장치를 제공할 수 있다.
본 실시예들에 의하면, 패널 결함 검출을 위한 별도의 회로나 부품 없이도, 높은 정확도와 빠른 속도로 패널 결함을 검출할 수 있는 방법 및 그 유기발광표시장치를 제공할 수 있다.
본 실시예들에 의하면, 서브픽셀 특성치 보상을 위한 센싱값을 이용하여 패널 결함을 검출할 수 있는 방법 및 그 유기발광표시장치를 제공할 수 있다.
본 실시예들에 의하면, 패널 결함 검출을 위한 센싱 동작을 진행함에 있어서, 패널 결함이 발생할 가능성이 높은 영역을 먼저 센싱하여 패널 결함의 검출 속도를 빠르게 해줄 수 있는 방법 및 그 유기발광표시장치를 제공할 수 있다.
본 실시예들에 의하면, 패널 결함 검출을 위한 센싱 동작을 진행함에 있어서, 패널 결함이 발생할 가능성이 높은 영역을 집중적으로 센싱하여 패널 결함의 검출 정확도를 높여줄 수 있는 방법 및 그 유기발광표시장치를 제공할 수 있다.
도 1은 본 실시예들에 따른 유기발광표시장치의 시스템 구성도이다.
도 2는 본 실시예들에 따른 유기발광표시장치의 서브픽셀 회로를 나타낸 도면이다.
도 3은 본 실시예들에 따른 유기발광표시장치의 서브픽셀 보상 회로를 나타낸 도면이다.
도 4는 본 실시예들에 따른 유기발광표시장치의 구동 트랜지스터에 대한 문턱전압 센싱 원리를 설명하기 위한 도면이다.
도 5 및 도 6은 본 실시예들에 따른 유기발광표시장치의 구동 트랜지스터에 대한 이동도 센싱 원리를 설명하기 위한 도면이다.
도 7은 본 실시예들에 따른 문턱전압 센싱 및 이동도 센싱의 타이밍을 나타낸 도면이다.
도 8은 본 실시예들에 따른 표시패널 결함과 그 발생 유형을 나타낸 도면이다.
도 9는 본 실시예들에 따른 패널 결함 검출 및 패널 번트 방지 구성을 나타낸 도면이다.
도 10은 본 실시예들에 따른 패널 결함 검출 방식을 설명하기 위한 도면이다.
도 11은 본 실시예들에 따른 제1 센싱 방식에 따른 센싱 처리 시, 센싱 서브픽셀 라인 그룹의 위치 및 센싱 순서를 나타낸 예시도이다.
도 12는 본 실시예들에 따른 제1 센싱 방식에 따른 센싱 처리 시, 시간에 따른 센싱 위치를 나타낸 도면이다.
도 13은 본 실시예들에 따른 제1 센싱 방식에 따른 센싱 처리를 이용하여 표시패널 결함을 검출하는 경우, 패널 결함 검출 성능을 설명하기 위한 도면이다.
도 14는 본 실시예들에 따른 제2 센싱 방식에 따른 센싱 처리 시, 센싱 서브픽셀 라인 그룹의 위치 및 센싱 순서를 나타낸 예시도이다.
도 15는 본 실시예들에 따른 제2 센싱 방식에 따른 센싱 처리 시, 시간에 따른 센싱 위치를 나타낸 도면이다.
도 16은 본 실시예들에 따른 제2 센싱 방식에 따른 센싱 처리를 이용하여 표시패널 결함을 검출하는 경우, 패널 결함 검출 성능을 설명하기 위한 도면이다.
도 17은 본 실시예들에 따른 제3 센싱 방식에 따른 센싱 처리 시, 센싱 서브픽셀 라인 그룹의 위치 및 센싱 순서를 나타낸 예시도이다.
도 18은 본 실시예들에 따른 제3 센싱 방식에 따른 센싱 처리 시, 시간에 따른 센싱 위치를 나타낸 도면이다.
도 19는 본 실시예들에 따른 제3 센싱 방식에 따른 센싱 처리를 이용하여 표시패널 결함을 검출하는 경우, 패널 결함 검출 성능을 설명하기 위한 도면이다.
도 20은 본 실시예들에 따른 제4 센싱 방식에 따른 센싱 처리 시, 센싱 서브픽셀 라인 그룹의 위치와, 패널 결함 검출 성능을 나타낸 예시도이다.
도 21은 본 실시예들에 따른 제5 센싱 방식에 따른 센싱 처리 시, 센싱 서브픽셀 라인 그룹의 위치와, 패널 결함 검출 성능을 나타낸 예시도이다.
도 22는 본 실시예들에 따른 센싱 처리 시, 센싱 진행 위치별 발광 상태를 나타낸 도면이다.
도 23은 본 실시예들에 따른 패널 결함 검출 방법의 흐름도이다.
이하, 본 발명의 일부 실시예들을 예시적인 도면을 참조하여 상세하게 설명한다. 각 도면의 구성요소들에 참조부호를 부가함에 있어서, 동일한 구성요소들에 대해서는 비록 다른 도면상에 표시되더라도 가능한 한 동일한 부호를 가질 수 있다. 또한, 본 발명을 설명함에 있어, 관련된 공지 구성 또는 기능에 대한 구체적인 설명이 본 발명의 요지를 흐릴 수 있다고 판단되는 경우에는 그 상세한 설명은 생략할 수 있다.
또한, 본 발명의 구성 요소를 설명하는 데 있어서, 제 1, 제 2, A, B, (a), (b) 등의 용어를 사용할 수 있다. 이러한 용어는 그 구성 요소를 다른 구성 요소와 구별하기 위한 것일 뿐, 그 용어에 의해 해당 구성 요소의 본질, 차례, 순서 또는 개수 등이 한정되지 않는다. 어떤 구성 요소가 다른 구성요소에 "연결", "결합" 또는 "접속"된다고 기재된 경우, 그 구성 요소는 그 다른 구성요소에 직접적으로 연결되거나 또는 접속될 수 있지만, 각 구성 요소 사이에 다른 구성 요소가 "개재"되거나, 각 구성 요소가 다른 구성 요소를 통해 "연결", "결합" 또는 "접속"될 수도 있다고 이해되어야 할 것이다.
도 1은 본 실시예들에 따른 유기발광표시장치(100)의 개략적인 시스템 구성도이다.
도 1을 참조하면, 본 실시예들에 따른 유기발광표시장치(100)는, 다수의 데이터 라인(DL1~DLm) 및 다수의 게이트 라인(GL1~GLn)이 배치되고, 다수의 서브픽셀(SP: Sub Pixel)이 배치된 표시패널(110)과, 표시패널(110)의 상단 또는 하단에 연결되고 다수의 데이터 라인(DL1~DLm)을 구동하는 데이터 드라이버(120)와, 다수의 게이트 라인(GL1~GLn)을 구동하는 게이트 드라이버(130)와, 데이터 드라이버(120) 및 게이트 드라이버(130)를 제어하는 타이밍 컨트롤러(140) 등을 포함한다.
도 1을 참조하면, 표시패널(110)에는 다수의 서브픽셀(SP)이 매트릭스 타입으로 배치된다.
따라서, 표시패널(110)에는 다수의 서브픽셀 라인(Sub Pixel Line)이 존재하는데, 서브픽셀 라인은 서브픽셀 행(Sub Pixel Row)일 수도 있고, 서브픽셀 열(Sub Pixel Column)일 수도 있다. 아래에서는, 서브픽셀 행을 서브픽셀 라인으로 기재한다.
데이터 드라이버(120)는, 다수의 데이터 라인(DL1~DLm)으로 데이터 전압을 공급함으로써, 다수의 데이터 라인(DL1~DLm)을 구동한다. 여기서, 데이터 드라이버(120)는 소스 드라이버라고도 한다.
게이트 드라이버(130)는, 다수의 게이트 라인(GL1~GLn)으로 스캔 신호를 순차적으로 공급함으로써, 다수의 게이트 라인(GL1~GLn)을 순차적으로 구동한다. 여기서, 게이트 드라이버(130)는 스캔 드라이버라고도 한다.
타이밍 컨트롤러(140)는, 데이터 드라이버(120) 및 게이트 드라이버(130)로 각종 제어신호를 공급하여, 데이터 드라이버(120) 및 게이트 드라이버(130)를 제어한다.
이러한 타이밍 컨트롤러(140)는, 각 프레임에서 구현하는 타이밍에 따라 스캔을 시작하고, 외부에서 입력되는 입력 영상 데이터를 데이터 드라이버(120)에서 사용하는 데이터 신호 형식에 맞게 전환하여 전환된 영상 데이터(Data)를 출력하고, 스캔에 맞춰 적당한 시간에 데이터 구동을 통제한다.
게이트 드라이버(130)는, 타이밍 컨트롤러(140)의 제어에 따라, 온(On) 전압 또는 오프(Off) 전압의 스캔 신호를 다수의 게이트 라인(GL1~GLn)으로 순차적으로 공급하여 다수의 게이트 라인(GL1~GLn)을 순차적으로 구동한다.
게이트 드라이버(130)는, 구동 방식이나 패널 설계 방식 등에 따라서, 도 1에서와 같이, 표시패널(110)의 일 측에만 위치할 수도 있고, 경우에 따라서는, 양측에 위치할 수도 있다.
또한, 게이트 드라이버(130)는, 하나 이상의 게이트 드라이버 집적회로(GDIC: Gate Driver Integrated Circuit)를 포함할 수 있다.
각 게이트 드라이버 집적회로는, 테이프 오토메티드 본딩(TAB: Tape Automated Bonding) 방식 또는 칩 온 글래스(COG) 방식으로 표시패널(110)의 본딩 패드(Bonding Pad)에 연결되거나, GIP(Gate In Panel) 타입으로 구현되어 표시패널(110)에 직접 배치될 수도 있으며, 경우에 따라서, 표시패널(110)에 집적화되어 배치될 수도 있다.
각 게이트 드라이버 집적회로 각각은 쉬프트 레지스터, 레벨 쉬프터 등을 포함할 수 있다.
데이터 드라이버(120)는, 특정 게이트 라인이 열리면, 타이밍 컨트롤러(140)로부터 수신한 영상 데이터(Data)를 아날로그 형태의 데이터 전압(Vdata)으로 변환하여 다수의 데이터 라인(DL1~DLm)으로 공급함으로써, 다수의 데이터 라인(DL1~DLm)을 구동한다.
데이터 드라이버(120)는, 적어도 하나의 소스 드라이버 집적회로(SDIC: Source Driver Integrated Circuit)를 포함하여 다수의 데이터 라인을 구동할 수 있다.
각 소스 드라이버 집적회로는, 테이프 오토메티드 본딩(TAB: Tape Automated Bonding) 방식 또는 칩 온 글래스(COG) 방식으로 표시패널(110)의 본딩 패드(Bonding Pad)에 연결되거나, 표시패널(110)에 직접 배치될 수도 있으며, 경우에 따라서, 표시패널(110)에 집적화되어 배치될 수도 있다.
각 소스 드라이버 집적회로는, 쉬프트 레지스터, 래치 회로 등을 포함하는 로직부와, 디지털 아날로그 컨버터(DAC: Digital Analog Converter)와, 출력 버퍼 등을 포함할 수 있으며, 경우에 따라서, 서브픽셀의 특성(예: 구동 트랜지스터의 문턱전압 및 이동도, 유기발광다이오드의 문턱전압, 서브픽셀의 휘도 등)을 보상하기 위하여 서브픽셀의 특성을 센싱하기 위한 센싱부(도 3의 310)를 더 포함할 수 있다.
또한, 각 소스 드라이버 집적회로는, 칩 온 필름(COF: Chip On Film) 방식으로 구현될 수 있다. 이 경우, 각 소스 드라이버 집적회로의 일 단은 적어도 하나의 소스 인쇄회로기판(Source Printed Circuit Board, 도 8의 800)에 본딩되고, 타 단은 표시패널(110)에 본딩된다.
한편, 타이밍 컨트롤러(140)는, 입력 영상 데이터와 함께, 수직 동기 신호(Vsync), 수평 동기 신호(Hsync), 입력 데이터 인에이블(DE: Data Enable) 신호, 클럭 신호(CLK) 등을 포함하는 각종 타이밍 신호들을 외부(예: 호스트 시스템)로부터 수신한다.
타이밍 컨트롤러(140)는, 외부로부터 입력된 입력 영상 데이터를 데이터 드라이버(120)에서 사용하는 데이터 신호 형식에 맞게 전환하여 전환된 영상 데이터(Data)를 출력하는 것 이외에, 데이터 드라이버(120) 및 게이트 드라이버(130)를 제어하기 위하여, 수직 동기 신호(Vsync), 수평 동기 신호(Hsync), 입력 DE 신호, 클럭 신호 등의 타이밍 신호를 입력받아, 각종 제어 신호들을 생성하여 데이터 드라이버(120) 및 게이트 드라이버(130)로 출력한다.
예를 들어, 타이밍 컨트롤러(140)는, 게이트 드라이버(130)를 제어하기 위하여, 게이트 스타트 펄스(GSP: Gate Start Pulse), 게이트 쉬프트 클럭(GSC: Gate Shift Clock), 게이트 출력 인에이블 신호(GOE: Gate Output Enable) 등을 포함하는 각종 게이트 제어 신호(GCS: Gate Control Signal)를 출력한다.
여기서, 게이트 스타트 펄스(GSP)는 게이트 드라이버(130)를 구성하는 하나 이상의 게이트 드라이버 집적회로의 동작 스타트 타이밍을 제어한다. 게이트 쉬프트 클럭(GSC)은 하나 이상의 게이트 드라이버 집적회로에 공통으로 입력되는 클럭 신호로서, 스캔 신호(게이트 펄스)의 쉬프트 타이밍을 제어한다. 게이트 출력 인에이블 신호(GOE)는 하나 이상의 게이트 드라이버 집적회로의 타이밍 정보를 지정하고 있다.
또한, 타이밍 컨트롤러(140)는, 데이터 드라이버(120)를 제어하기 위하여, 소스 스타트 펄스(SSP: Source Start Pulse), 소스 샘플링 클럭(SSC: Source Sampling Clock), 소스 출력 인에이블 신호(SOE: Souce Output Enable) 등을 포함하는 각종 데이터 제어 신호(DCS: Data Control Signal)를 출력한다.
여기서, 소스 스타트 펄스(SSP)는 데이터 드라이버(120)를 구성하는 하나 이상의 소스 드라이버 집적회로의 데이터 샘플링 시작 타이밍을 제어한다. 소스 샘플링 클럭(SSC)은 소스 드라이버 집적회로 각각에서 데이터의 샘플링 타이밍을 제어하는 클럭 신호이다. 소스 출력 인에이블 신호(SOE)는 데이터 드라이버(120)의 출력 타이밍을 제어한다.
도 1을 참조하면, 타이밍 컨트롤러(140)는, 적어도 하나의 소스 드라이버 집적회로가 본딩된 소스 인쇄회로기판(도 8의 800)과 연성 플랫 케이블(FFC: Flexible Flat Cable) 또는 연성 인쇄 회로(FPC: Flexible Printed Circuit) 등의 연결 매체를 통해 연결된 컨트롤 인쇄회로기판(Control Printed Circuit Board)에 배치될 수 있다.
이러한 컨트롤 인쇄회로기판에는, 표시패널(110), 데이터 드라이버(120) 및 게이트 드라이버(130) 등으로 각종 전압 또는 전류를 공급해주거나 공급할 각종 전압 또는 전류를 제어하는 전원 컨트롤러(미도시)가 더 배치될 수 있다. 이러한 전원 컨트롤러는 전원 관리 집적회로(PMIC: Power Management IC)라고도 한다.
위에서 언급한 소스 인쇄회로기판과 컨트롤 인쇄회로기판은, 하나의 인쇄회로기판으로 되어 있을 수도 있다.
본 실시예들에 따른 유기발광표시장치(100)는 유기발광표시장치(Organic Light Emitting Display Device)로서, 각 서브픽셀(SP)은 유기발광다이오드(OLED: Organic Light Emitting Diode)와, 이를 구동하기 위한 트랜지스터(DRT: Driving Transistor) 등의 회로 소자로 구성되어 있다.
각 서브픽셀(SP)을 구성하는 회로 소자의 종류 및 개수는, 제공 기능 및 설계 방식 등에 따라 다양하게 정해질 수 있다.
한편, 유기발광표시장치(100)에서는, 각 서브픽셀(SP)의 구동 시간이 길어짐에 따라, 유기발광다이오드(OLED), 구동 트랜지스터(DRT) 등의 회로 소자가 열화되고, 이에 따라, 유기발광다이오드(OLED), 구동 트랜지스터(DRT) 등의 회로 소자가 갖는 고유한 특성치(예: 문턱전압, 이동도 등)가 변하게 된다.
회로 소자 간의 특성치 변화 정도는 회로 소자 간의 열화 정도의 차이로 인해 서로 다를 수 있다.
이러한 회로 소자의 특성치 편차로 인해, 각 서브픽셀(SP) 간의 휘도 편차가 발생할 수 있다. 이에 따라, 표시패널(110)의 휘도 균일도가 나빠져 화질이 저하될 수 있다.
이에, 본 실시예들에 따른 유기발광표시장치(100)는 서브픽셀(SP) 간 회로 소자의 특성치 편차를 보상해주는 "서브픽셀 보상(Pixel Compensation) 기능"을 제공할 수 있다.
본 실시예들에 따른 유기발광표시장치(100)에서, 각 서브픽셀(SP)은 서브픽셀 특성치의 센싱과 서브픽셀 특성치 편차의 보상을 가능하게 하는 구조를 갖는다.
또한, 본 실시예들에 따른 유기발광표시장치(100)는 서브픽셀 보상 기능을 제공하여 위하여, 서브픽셀 특성치를 센싱하기 위한 센싱 구성과, 센싱 구성의 센싱 결과를 이용하여 각 서브픽셀 간의 특성치 편차를 보상해주기 위한 보상 구성을 포함할 수 있다.
여기서, 서브픽셀 특성치는, 일 예로, 유기발광다이오드(OLED)의 문턱전압 등의 특성치, 구동 트랜지스터(DRT)의 문턱전압, 이동도 등의 특성치 등을 포함할 수 있다. 아래에서는, 서브픽셀 특성치로서, 구동 트랜지스터(DRT)의 문턱전압, 이동도를 예로 든다.
도 2는 본 실시예들에 따른 유기발광표시장치(100)의 서브픽셀 회로를 나타낸 도면이다.
도 2에서 예로든 서브픽셀은 i번째 데이터 라인(DLi, 1≤i≤m)으로부터 데이터 전압(Vdata)을 공급받는 임의의 서브픽셀로서, 서브픽셀 특성치의 센싱과 서브픽셀 특성치 편차의 보상을 가능하게 하는 구조로 되어 있다.
도 2를 참조하면, 본 실시예들에 따른 유기발광표시장치(100)의 각 서브픽셀은 유기발광다이오드(OLED)와 이를 구동하기 위한 구동 회로로 되어 있다.
구동 회로는 구동 트랜지스터(DRT), 스위칭 트랜지스터(SWT: Switching Transistor), 센싱 트랜지스터(SENT: Sensing Transistor), 스토리지 캐패시터(Cst: Storage Capacitor)를 포함할 수 있다.
구동 트랜지스터(DRT)는 유기발광다이오드(OLED)로 구동 전류를 공급해줌으로써 유기발광다이오드(OLED)를 구동해준다.
이러한 구동 트랜지스터(DRT)는 유기발광다이오드(OLED)와 구동전압(EVDD)을 공급하는 구동전압 라인(DVL) 사이에 연결될 수 있다.
이러한 구동 트랜지스터(DRT)는 소스 노드 또는 드레인 노드에 해당하는 제1노드(N1), 게이트 노드에 해당하는 제2노드(N2), 드레인 노드 또는 소스 노드에 해당하는 제3노드(N3)를 갖는다.
스위칭 트랜지스터(SWT)는 데이터 라인(DLi)과 구동 트랜지스터(DRT)의 제2노드(N2) 사이에 연결되고, 게이트 노드로 스캔 신호(SCAN)를 인가받아 턴 온 된다.
이러한 스위칭 트랜지스터(SWT)는 스캔 신호(SCAN)에 의해 턴 온 되어 데이터 라인(DLi)으로부터 공급된 데이터 전압(Vdata)을 구동 트랜지스터(DRT)의 제2노드(N2)로 전달해준다.
센싱 트랜지스터(SENT)는 구동 트랜지스터(DRT)의 제1노드(N1)와 기준전압(VREF)을 공급하는 기준전압 라인(RVL) 사이에 연결되고, 게이트 노드로 스캔 신호의 일종인 센싱 신호(SENSE)를 인가받아 턴 온 된다.
이러한 센싱 트랜지스터(SENT)는 센싱 신호(SENSE)에 의해 턴 온 되어 기준전압 라인(RVL)을 통해 공급되는 기준전압(VREF)을 구동 트랜지스터(DRT)의 제1노드(N1)에 인가해준다.
이러한 센싱 트랜지스터(SENT)는 센싱 구성이 구동 트랜지스터(DRT)의 제1노드(N1)의 전압을 센싱할 수 있도록 센싱 경로로서의 역할도 해줄 수 있다.
한편, 스캔 신호(SCAN) 및 센싱 신호(SENSE)는 다른 게이트 라인을 통해 스위칭 트랜지스터(SWT)의 게이트 노드 및 센싱 트랜지스터(SENT)의 게이트 노드로 각각 인가될 수도 있다.
경우에 따라서는, 스캔 신호(SCAN) 및 센싱 신호(SENSE)는 동일한 신호로서, 동일한 게이트 라인을 통해 스위칭 트랜지스터(SWT)의 게이트 노드 및 센싱 트랜지스터(SENT)의 게이트 노드로 각각 인가될 수도 있다.
도 3은 본 실시예들에 따른 유기발광표시장치(100)의 서브픽셀 보상 회로를 나타낸 도면이다.
도 3을 참조하면, 본 실시예들에 따른 유기발광표시장치(100)는 서브픽셀 특성치를 센싱하기 위하여 센싱부(310)와, 센싱부(310)의 센싱 결과를 저장하는 메모리(320)와, 서브픽셀 특성치 편차를 보상해주기 위한 보상부(330)를 포함할 수 있다.
여기서, 일 예로, 센싱부(310)는 소스 드라이버 집적회로에 포함될 수 있고, 보상부(330)는 타이밍 컨트롤러(140)에 포함될 수 있다.
본 실시예들에 따른 유기발광표시장치(100)는, 센싱 구동을 제어하기 위하여, 즉, 서브픽셀(SP) 내 구동 트랜지스터(DRT)의 제1노드(N1)의 전압 인가 상태를 서브픽셀 특성치 센싱에 필요한 상태로 제어하기 위하여, 스위치(SW)를 더 포함할 수 있다.
이 스위치(SW)를 통해, 기준전압 라인(RVL)의 일 단(Nc)은 기준전압 공급노드(Na) 또는 센싱부(310)의 노드(Nb)와 연결될 수 있다.
도 3을 참조하면, 기준전압 라인(RVL)은, 기본적으로는, 기준전압(VREF)을 센싱 트랜지스터(SENT)를 통해 구동 트랜지스터(DRT)의 제1노드(N1)로 공급해주는 라인이다.
한편, 기준전압 라인(RVL)에는 라인 캐패시터(Cline)가 형성되는데, 센싱부(310)는 필요한 시점에 기준전압 라인(RVL) 상의 라인 캐패시터(Cline)에 충전된 전압을 센싱한다. 따라서, 아래에서는, 기준전압 라인(RVL)을 센싱 라인이라고도 기재한다.
이러한 기준전압 라인(RVL)은, 일 예로, 서브픽셀 열마다 1개씩 배치될 수도 있고, 둘 이상의 서브픽셀 열마다 1개씩 배치될 수도 있다.
예를 들어, 1개의 픽셀이 4개의 서브픽셀(적색 서브픽셀, 흰색 서브픽셀, 녹색 서브픽셀, 청색 서브픽셀)로 구성된 경우, 1개의 픽셀 열마다 1개씩 배치될 수도 있다.
센싱부(310)는 다수 서브픽셀 라인 중에서 센싱 구동이 이루어지는 센싱 서브픽셀 라인(SSPL: Sensing Sub Pixel Line) 상의 서브픽셀 내 구동 트랜지스터(DRT)의 제1노드(N1)와 전기적으로 연결된 센싱 라인(RVL)의 전압을 센싱하여 센싱값을 출력함으로써, 센싱 처리를 수행할 수 있다.
센싱부(310)는, 센싱 라인(RVL)으로 흐르는 전류에 의해 센싱 라인(RVL) 상의 라인 캐패시터(Cline)에 충전된 전압을 센싱할 수 있다.
여기서, 라인 캐패시터(Cline)에 충전된 전압은 센싱 라인(RVL)의 전압이고, 구동 트랜지스터(DRT)의 특성치(문턱전압, 이동도) 성분을 반영하는 구동 트랜지스터(DRT)의 제1노드(N1)의 전압을 나타낸다.
센싱 구동 시, 구동 트랜지스터(DRT)의 제1노드(N1)의 전압을 라인 캐패시터(Cline)에 저장해두고, 센싱부(310)는 구동 트랜지스터(DRT)의 제1노드(N1)의 전압을 직접 센싱하는 것이 아니라, 구동 트랜지스터(DRT)의 제1노드(N1)의 전압을 저장하고 있는 라인 캐패시터(Cline)의 충전 전압을 센싱하기 때문에, 센싱 트랜지스터(SENT)의 턴 오프 시에도, 구동 트랜지스터(DRT)의 제1노드(N1)의 전압을 센싱할 수 있다.
각 서브픽셀은 구동 트랜지스터(DRT)의 문턱전압 센싱을 위해 구동될 수도 있고 구동 트랜지스터(DRT)의 이동도 센싱을 위해 구동될 수도 있다.
이에 따라, 센싱부(310)에서 센싱되는 센싱값은, 구동 트랜지스터(DRT)의 문턱전압(Vth)을 센싱하기 위한 센싱값일 수도 있고, 구동 트랜지스터(DRT)의 이동도를 센싱하기 위한 센싱값일 수도 있다.
서브픽셀이 구동 트랜지스터(DRT)의 문턱전압 센싱을 위해 구동되는 경우, 이러한 문턱전압 센싱 구동에 따라, 구동 트랜지스터(DRT)의 제1노드(N1)와 제2노드(N2) 각각은 문턱전압 센싱 구동용 데이터 전압(Vdata)과 기준전압(VREF)으로 초기화되고, 이후, 구동 트랜지스터(DRT)의 제1노드(N1)가 플로팅 되어, 구동 트랜지스터(DRT)의 제1노드(N1)의 전압이 상승하게 되고, 일정 시간이 지나면, 구동 트랜지스터(DRT)의 제1노드(N1)의 전압이 포화된다.
이때, 구동 트랜지스터(DRT)의 제1노드(N1)의 포화된 전압(Vdata-Vth)은 센싱 라인(RVL) 상의 라인 캐패시터(Cline)에 충전된다.
센싱부(310)는 센싱 타이밍(샘플링 타이밍)이 되면, 라인 캐패시터(Cline)에 충전된 전압을 센싱한다. 이때, 센싱된 전압(Vsense)은 데이터 전압(Vdata)에서 구동 트랜지스터(DRT)의 문턱전압(Vth)을 뺀 전압에 해당한다.
서브픽셀이 구동 트랜지스터(DRT)의 문턱전압 센싱을 위해 구동되는 경우, 이러한 이동도 센싱 구동에 따라, 구동 트랜지스터(DRT)의 제1노드(N1)와 제2노드(N2) 각각은 문턱전압 센싱 구동용 데이터 전압(Vdata)과 기준전압(VREF)으로 초기화되고, 이후, 구동 트랜지스터(DRT)의 제1노드(N1)와 제2노드(N2)가 모두 플로팅되어 전압이 상승한다.
이때, 전압 상승 속도(시간에 대한 전압 상승치의 변화량)는 구동 트랜지스터(DRT)의 전류 능력, 즉 이동도을 나타낸다. 따라서, 전류 능력(이동도)가 큰 구동 트랜지스터(DRT)일 수록, 구동 트랜지스터(DRT)의 제1노드(N1)의 전압이 더욱 가파르게 상승한다.
이러한 전압 상승에 따라 구동 트랜지스터(DRT)를 통해 센싱 라인(RVL)으로 흐르는 전류에 의해 센싱 라인(RVL) 상의 라인 캐패시터(Cline)가 충전된다.
센싱부(310)는 센싱 라인(RVL) 상의 라인 캐패시터(Cline)에 충전된 전압(Vsense)을 센싱한다.
메모리(320)는 미리 정해진 센싱 서브픽셀 라인 개수(N)만큼의 센싱 서브픽셀 라인(SSPL)별 센싱값을 저장할 수 있다.
미리 정해진 센싱 서브픽셀 라인 개수(N)는, 메모리(320)의 가용 용량 등에 따라, 표시패널(110)에 존재하는 모든 서브픽셀 라인의 개수와 동일할 수 있고, 모든 서브픽셀 라인의 개수보다 적을 수도 있다.
아래에서, 미리 정해진 센싱 서브픽셀 라인 개수(N)는, 모든 서브픽셀 라인의 개수보다 적은 경우로 한정하여 설명한다. 예시적으로는, 센싱 서브픽셀 라인 개수(N)가 35개인 것으로 예시적으로 설명한다.
예를 들어, 유기발광표시장치(100)가 RWGB 픽셀 구조이고 1920×1080 해상도인 경우(즉, m=4×1920, n=1080)일 때, 1080개의 서브픽셀 라인 중에서 35개의 서브픽셀 라인만을 센싱 서브픽셀 라인으로서 센싱한다.
보상부(330)는 메모리(320)에 저장된 센싱값을 토대로 해당 서브픽셀 내 구동 트랜지스터(DRT)의 특성치(예: 문턱전압, 이동도)를 파악하여 특성치 보상 처리를 수행할 수 있다.
여기서, 특성치 보상 처리는, 구동 트랜지스터(DRT)의 문턱전압을 보상하는 문턱전압 보상 처리와, 구동 트랜지스터(DRT)의 이동도를 보상하는 이동도 보상 처리를 포함할 수 있다.
문턱전압 보상 처리는 문턱전압을 보상하기 위한 보상값을 연산하고, 연산된 보상값을 메모리(320)에 저장하거나, 연산된 보상값으로 해당 영상 데이터(Data)를 변경하는 처리를 포함할 수 있다.
이동도 보상 처리는 이동도를 보상하기 위한 보상값을 연산하고, 연산된 보상값을 메모리(320)에 저장하거나, 연산된 보상값으로 해당 영상 데이터(Data)를 변경하는 처리를 포함할 수 있다.
보상부(330)는 문턱전압 보상 처리 또는 이동도 보상 처리를 통해 영상 데이터(Data)를 변경하여 변경된 데이터를 소스 드라이버 집적회로로 공급해줄 수 있다.
이때, 소스 드라이버 집적회로 내 디지털 아날로그 컨버터(DAC: Digital Analog Converter, 300)가 아날로그 전압에 해당하는 데이터 전압(Vdata)으로 변환하여 해당 서브픽셀로 공급해줌으로써, 특성치 보상(문턱전압 보상, 이동도 보상)이 실제로 적용된다.
전술한 보상부(330)를 통해, 구동 트랜지스터의 특성치를 보상해주어, 서브픽셀 간의 휘도 편차를 줄여주거나 방지해줄 수 있다.
아래에서는, 구동 트랜지스터(DRT) 간의 문턱전압 편차를 보상하기 위하여, 구동 트랜지스터(DRT)의 문턱전압(Threshold Voltage, Vth)을 센싱하는 원리를 도 4를 참조하여 간략하게 설명한다. 이어서, 구동 트랜지스터(DRT) 간의 이동도 편차를 보상하기 위하여, 구동 트랜지스터(DRT)의 이동도(Mobility)를 센싱하는 원리를 도 5를 참조하여 간략하게 설명한다.
전술한 센싱부(310)는 아날로그 전압값을 디지털 값으로 변환하는 아날로그 디지털 컨버터(ADC: Analog Digital Converter)로 구현될 수 있다.
이러한 센싱부(310)는, 데이터 드라이버(120)의 내부에 포함될 수 있고, 경우에 따라서는, 데이터 드라이버(120)의 외부에 포함될 수도 있고, 타이밍 컨트롤러(140)에 포함될 수도 있을 것이다.
도 4는 본 실시예들에 따른 유기발광표시장치(100)의 구동 트랜지스터(DRT)에 대한 문턱전압 센싱 원리를 설명하기 위한 도면이다. 단, 구동 트랜지스터(DRT)의 제1노드(N1)는 소스 노드인 것으로 가정한다.
도 4를 참조하여, 문턱전압 센싱 원리를 간단하게 설명하면, 구동 트랜지스터(DRT)의 소스 노드(N1)의 전압(Vs)이 게이트 노드(N2)의 전압(Vg)을 팔로잉(Following) 하는 소스 팔로잉(Source Following) 동작을 하도록 만들어 주고, 구동 트랜지스터(DRT)의 소스 노드(N1)의 전압(Vs)이 포화한 이후, 구동 트랜지스터(DRT)의 소스 노드(N1)의 전압(Vs)을 센싱 전압(Vsense)으로서 센싱한다. 이때 센싱된 센싱 전압(Vsense)을 토대로 구동 트랜지스터(DRT)의 문턱전압 변동을 파악할 수 있다.
이러한 구동 트랜지스터(DRT)의 문턱전압 센싱은, 구동 트랜지스터(DRT)가 턴-오프(Turn-Off) 될 때까지 기다려야 하므로 센싱 속도가 느리다는 특징이 있다. 따라서, 문턱전압 센싱 모드를 슬로우 모드(S-Mode)라고도 한다.
구동 트랜지스터(DRT)의 게이트 노드(N2)에 인가된 전압(Vg)은 해당 소스 드라이버 집적회로(SDIC)에서 공급된 데이터전압(Vdata)이다.
도 5 및 도 6은 본 실시예들에 따른 유기발광표시장치(100)의 구동 트랜지스터(DRT)에 대한 이동도 센싱 원리를 설명하기 위한 도면이다.
도 5를 참조하여, 구동 트랜지스터(DRT)에 대한 이동도 센싱 원리를 간단하게 설명하면, 구동 트랜지스터(DRT)의 게이트 노드(N2)에 데이터 전압(Vdata)에 일정 전압(Vth_comp)를 더해진 전압을 인가해준다. 여기서, 일정 전압(Vth_comp)은 문턱전압 보상값에 해당하는 전압이다.
이렇게 해서 일정 시간 동안 라인 캐패시터(Cline)에 충전된 전압의 양(△V)을 통해서, 구동 트랜지스터(DRT)의 전류능력(즉, 이동도)을 상대적으로 파악할 수 있고, 이를 통해 보상을 위한 보정 게인(Gain)을 구해낸다.
이러한 이동도 센싱은 구동 트랜지스터(DRT)가 기본적으로 턴-온(Turn-On) 되어 있으므로, 센싱 속도가 빠르다는 특징이 있다. 따라서, 이동도 센싱 모드를 패스트 모드(F-Mode)라고도 한다.
전술한 이동도 센싱을 통한 이동도 보상은, 화면 구동 시 일정 시간을 할애하여 진행될 수 있다. 이렇게 함으로써 실시간으로 변동되는 구동 트랜지스터(DRT)의 파라미터를 센싱하고 보상할 수 있다.
도 6은 이동도 센싱 구동 시, 센싱 시간에 따른 구동 트랜지스터(DRT)의 제1노드(N1)의 전압 변화를 나타낸 그래프이다.
도 6을 참조하면, 이동도 센싱을 위해, 센싱부(310)에 의해 센싱된 센싱값은 디지털 값으로 변환된다.
센싱부(310)는 m [V]에 대응되는 디지털 값(0)에서 M [V]에 대응되는 디지털 값(1023)까지의 아날로그 디지털 변환 범위(ADC Range)를 갖는다.
표시패널(110)에서 모든 서브픽셀에 대한 센싱값은 어떠한 분포(600)를 갖는다. 이 분포(600)는 표시패널(110)에서 모든 서브픽셀에서의 구동 트랜지스터(DRT)의 이동도에 대한 분포와 대응된다.
만약, 어떠한 서브픽셀에서 센싱된 센싱값(X [V])이 참조값(REF_TARGET)과 차이가 나는 경우, 보상부(320)는 그 차이에 해당하는 보상값으로 원래의 데이터를 변경하여 이동도 보상이 이루어지도록 해줄 수 있다.
도 7은 본 실시예들에 따른 문턱전압 센싱 및 이동도 센싱의 타이밍을 나타낸 도면이다.
전술한 바와 같이, 문턱전압 센싱은 이동도 센싱에 비해 상대적으로 오랜 시간이걸릴 수 있다.
이러한 점을 고려할 때, 사용자의 불편을 최소화하기 위하여, 문턱전압 센싱은, 일 예로, 파워 오프 신호가 입력된 경우에 이루어질 수 있다.
예를 들어, 파워 오프 신호가 입력되면, 표시패널(110)에 배치된 모든 서브픽셀 또는 일부의 서브픽셀에 대하여 문턱전압 센싱을 수행하고, 문턱전압 센싱이 완료되면, 파워 오프 신호 발생시 기존에 수행되던 파워 오프 처리를 수행한다. 물론, 파워 오프 신호 입력 후, 이동도 센싱이 진행될 수도 있다.
한편, 이동도 센싱은 문턱전압 센싱에 비해 상대적으로 짧은 시간이 걸리기 때문에, 화면 구동이 되고 있는 동안, 진행될 수 있다.
예를 들어, 도 7에 도시된 바와 같이, 수직동기신호(VSYNC)를 기준으로, 블랭크 타임 구간 동안, 하나 이상의 서브픽셀 라인에 대한 이동도 센싱을 진행할 수 있다. 물론, 문턱전압 센싱 시간을 고려하여, 블랭크 타임 구간 동안, 하나 이상의 서브픽셀 라인에 대한 문턱전압 센싱을 진행할 수도 있다.
이러한 이동도 센싱에 따라, 블랭크 타임 구간마다 해당 서브픽셀 라인에 포함된 서브픽셀이 구동(이동도 센싱 구동)되고, 센싱부(310)는 블랭크 타임 구간마다 센싱 처리(전압 측정 및 변환 처리)를 수행할 수 있다.
전술한 바와 같이, 블랭크 타임 구간에 이동도 센싱을 위한 센싱 구동 및 센싱 처리가 이루어지기 때문에, 화면 표시에 큰 영향을 주지 않고 이동도 센싱을 할 수 있다.
전술한 바와 같이, 이동도 센싱이 각 프레임 표시 구동 구간에 해당하는 액티브 타임 구간이 아니라, 블랭크 타임 구간 동안 진행되더라도, 이동도 센싱이 진행되는 서브픽셀 라인에서는 발광이 되지 않아, 이동도 센싱이 진행되는 서브픽셀 라인(센싱 서브픽셀 라인)이 화면으로 보이는 현상이 발생할 수 있다. 이 현상을 "센싱 서브픽셀 라인 보임 현상"이라고 한다.
이러한 센싱 서브픽셀 라인 보임 현상의 완화를 위해, 표시패널(110)에 존재하는 다수의 서브픽셀 라인을 순차적으로 센싱하는 것이 아니라, 표시패널(110)에 존재하는 다수의 서브픽셀 라인 중 임의의 하나를 선택하여 센싱할 수 있다.
즉, 표시패널(110)에서 센싱 서브픽셀 라인의 위치가 순차적으로 변하는 것이 아니라 랜덤으로 바꾸는 랜덤 센싱 순서 방식에 따라, 센싱 서브픽셀 라인 보임 현상을 완화해줄 수 있다.
한편, 블랭크 타임 구간이 되어 이동도 센싱 구동 및 센싱 처리가 진행되면, 이동도 센싱 구동 및 센싱 처리 이전의 액티브 타임 구간에서 표시되던 화면이 이동도 센싱 구동 및 센싱 처리 이후의 액티브 타임 구간에서도 연속적으로 표시되는 것처럼 해주기 위하여, 회복(Recovery) 처리를 해줄 필요가 있다.
이에 따라, 본 실시예들에 따른 타이밍 컨트롤러(140)는, 블랭크 타임 구간 동안 어떠한 서브픽셀에 대한 이동도 센싱이 진행된 이후, 이전 액티브 타임 구간에서의 영상 데이터(노말 구동 데이터(Normal Driving Data)라고도 함)에 일정 값만큼 더한 회복 영상 데이터(회복 구동 데이터(Recovery Driving Data)라고도 함)를 해당 서브픽셀로 공급해줄 수 있다.
여기서, 회복 구동 데이터로 발광하는 시간의 길이(Trcv)와 노말 구동 데이터로 발광하는 시간의 길이(Tnrm)의 차이에 따라, 이전 액티브 타임 구간에서의 영상 데이터(노말 구동 데이터)에 더할 값의 크기를 다르게 결정할 수 있다.
예를 들어, 회복 구동 데이터로 발광하는 시간의 길이(Trcv)와 노말 구동 데이터로 발광하는 시간의 길이(Tnrm)의 차이가 크면 클수록, 이전 액티브 타임 구간에서의 영상 데이터(노말 구동 데이터)에 더할 값을 작게 할 수 있다.
회복 구동 데이터로 발광하는 시간의 길이(Trcv)와 노말 구동 데이터로 발광하는 시간의 길이(Tnrm)의 차이가 작을수록, 이전 액티브 타임 구간에서의 영상 데이터(노말 구동 데이터)에 더할 값을 크게 할 수 있다.
전술한 바와 같은 이동도 센싱 이후의 영상 회복 처리에 따라, 데이터 드라이버(120)는, 센싱 처리 이후의 프레임 구간에, 구동 트랜지스터(DRT)의 제2노드(N2)로 회복 영상 데이터 전압(회복 영상 데이터(회복 구동 데이터)를 아날로그로 변환한 아날로그 전압)을 공급한다.
이때, 회복 영상 데이터 전압은, 센싱 처리 이전의 프레임 구간 동안 구동 트랜지스터(DRT)의 제2노드로 공급되던 영상 데이터 전압에 회복 전압(이전 액티브 타임 구간에서의 영상 데이터(노말 구동 데이터)에 더해진 값에 대응되는 전압)을 가산한 전압일 수 있다.
전술한 바와 같이, 블랭크 타임 구간 동안의 이동도 센싱 후, 영상 회복 처리를 수행함으로써, 이동도 센싱에 따른 프레임 간의 화면 이질감을 줄여줄 수 있다.
도 8은 본 실시예들에 따른 표시패널 결함과 그 발생 유형을 나타낸 도면이다.
도 8을 참조하면, 표시패널(110)에는 데이터 라인들(DL1~DLm), 게이트 라인들(GL1~GLn), 구동전압 라인(DVL), 기준전압 라인(RVL) 등의 많은 배선들이 존재한다.
이러한 표시패널(110) 상의 배선들은 물론, 여러 가지 회로 소자(트랜지스터 등)는, 이물의 주입, 물리적인 외력 등의 다양한 요인으로 전기적으로 단락(Short)이 되거나 오픈(Open)이 될 수 있다. 이러한 상황을 패널 결함(Panel Defect)라고 한다.
이러한 패널 결함은 패널 제작 공정 시에도 발생할 수도 있고, 출하 후, 외력에 의해 발생할 수도 있으며, 플렉서블 디스플레인 경우, 패널 벤딩 시 발생할 수도 있을 것이다.
한편, 발생 위치, 발생 크기 또는 길이에 따라, 패널 결함의 유형에는, 크랙(CR1)이 발생한 지점부터 수백 개의 서브픽셀 라인 이상의 매우 긴 길이(L1)로 결함이 발생하는 유형(Case 1)과, 표시패널(110)의 화면 표시 영역에 해당하는 액티브 영역(A/A) 내에서 크랙(CR2)이 발생하여 그 길이(L2)가 수십 개의 서브픽셀 라인에 해당하는 유형(Case 2)과, 표시패널(110)의 액티브 영역(A/A)의 외곽부에 대략 수 개에서 수십 개의 서브픽셀 라인에 해당하는 크기(L3)의 크랙(CR3)이 발생하는 유형(Case 3)이 있다.
아래에서는, 패널 결함, 패널 결함 검출, 센싱 위치 등의 설명 편의를 위하여, 표시패널(110)에서 데이터 드라이버(120)의 소스 드라이버 집적회로(810)가 본딩되는 지점 또는 인쇄회로기판(800)이 위치하는 쪽을 "패널 하단"이라고 하고, 그 반대편을 "패널 상단"이라고 한다.
여기서, 상단과 하단은 설명 편의를 위하여 구분한 것일 뿐, 반드시, 위와 아래를 의미하는 것은 아니다. 경우에 따라서는, 상단과 하단은 아래와 위를 의미할 수도 있고, 좌측과 우측을 의미하거나 우측과 좌측을 의미할 수 있다.
전술한 패널 결함이 발생하면, 표시패널(110)의 구동이 오동작하거나 화면 이상이 생길 수 있으며, 심한 경우, 표시패널(110)의 번트(Burnt) 현상이 발생하여 표시패널(110)을 폐기해야 하는 상황이 초래될 수도 있다.
따라서, 본 실시예들은 패널 결함 검출과 패널 번트 방지를 위한 방법 및 구성을 제공할 수 있다. 특히, 본 실시예들은 패널 결함의 검출 능력을 향상시킬 수 있는 방법을 제공할 수 있다.
한편, 본 실시예들은 센싱 동작(문턱전압 센싱 동작, 이동도 센싱 동작 등)을 통해 얻어진 센싱값을 이용하여 패널 결함을 검출하는 방법과 그 구성을 제공할 수 있다.
본 실시예들은 센싱 동작은 문턱전압 센싱 동작, 이동도 센싱 동작일 수 있는데, 구동 트랜지스터(DRT)의 제1노드(N1)의 전압이 구동 트랜지스터(DRT)의 문턱전압 또는 이동도를 반영할 수 있는 전압 상태가 되도록 해당 서브픽셀을 구동하는 "센싱 구동"과, 센싱부(310)가 구동 트랜지스터(DRT)의 문턱전압 또는 이동도가 반영된 구동 트랜지스터(DRT)의 제1노드(N1)의 전압, 즉, 센싱 라인(RVL) 상의 라인 캐패시터(Cline)에 충전된 전압을 샘플링하여 측정(센싱)하는 "센싱 처리"를 포함할 수 있다.
아래에서는, 센싱 동작을 이용하여 패널 결함을 검출하는 방법과 그 구성을 설명한다. 단, 설명의 편의를 위해, 패널 결함 검출에 이용되는 센싱 동작은 블랭크 타임 구간 동안에 진행될 수 있는 센싱 동작(이동도 센싱 동작, 문턱전압 센싱 동작)인 것으로 가정한다.
도 9는 본 실시예들에 따른 패널 결함 검출 및 패널 번트 방지 구성을 나타낸 도면이다.
도 9를 참조하면, 패널 결함 검출 및 패널 번트 방지를 위해, 본 실시예들에 따른 유기발광표시장치(100)는, 센싱부(310), 메모리(320), 검출부(910), 패널 번트 방지부(920) 등을 포함할 수 있다.
센싱부(310)는 표시패널(110)에 존재하는 다수의 서브픽셀 라인 중 센싱 서브픽셀 라인(SSPL) 상의 서브픽셀 내 구동 트랜지스터(DRT)의 제1노드(N1)와 전기적으로 연결된 센싱 라인(RVL)의 전압을 센싱하여 센싱값을 출력하는 센싱 처리를 수행한다.
센싱부(310)는, 각 일부 영역에서 미리 정해진 센싱 서브픽셀 라인 개수만큼의 센싱 서브픽셀 라인 각각에 대한 센싱 처리를 순차적인 순서에 따라 수행하거나 랜덤 순서에 따라 수행할 수 있다.
예를 들어, 일부 영역이 50개의 서브픽셀 라인이 있는 패널 상단부 영역에서 35개(센싱 서브픽셀 라인 개수)의 서브픽셀 라인(센싱 서브픽셀 라인, SSPL 1-1, SSPL 1-2, … , SSPL 1-35 ) 각각에 대하여 센싱 처리를 할 때, 35개의 센싱 서브픽셀 라인은 위에서 아래 방향으로 또는 아래에서 위 방향으로 순차적으로 센싱 처리될 수 있거나(예: SSPL 1-1 →SSPL 1-2 → … → SSPL 1-35), 35개의 센싱 서브픽셀 라인 각각의 센싱 처리가 랜덤 순서로 센싱 처리될 수도 있다(예: SSPL 1-3 →SSPL 1-10 →SSPL 1-5 → … → SSPL 1-22).
여기서, 센싱값은 이동도 센싱을 위해 센싱된 값일 수 있고, 문턱전압 센싱을 위해 센싱된 값일 수도 있다. 경우에 따라서, 유기발광다이오드(OLED)의 열화 센싱 값일 수도 있다.
메모리(320)는 표시패널에서 미리 정해진 적어도 하나 이상의 일부 영역에서 미리 정해진 센싱 서브픽셀 라인 개수(N)만큼의 센싱 서브픽셀 라인(SSPL)별 센싱값을 저장한다. 여기서, 센싱 서브픽셀 라인 개수(N)는 서브픽셀 라인(서브픽셀 행)의 총 개수 이하이고, 검출 효율성을 위해, 서브픽셀 라인(서브픽셀 행)의 총 개수보다 작은 값으로 설정될 수 있다.
검출부(910)는 메모리(320)에 저장된 센싱 서브픽셀 라인 개수(N)만큼의 센싱 서브픽셀 라인(SSPL)별 센싱값, 즉, 표시패널(110)에서 미리 정해진 적어도 하나 이상의 일부 영역에서 미리 정해진 센싱 서브픽셀 라인 개수(N)만큼의 센싱 서브픽셀 라인(SSPL)별 센싱값을 토대로, 표시 결함을 검출할 수 있다.
여기서, 적어도 하나 이상의 일부 영역은 패널 제1영역(예: 패널 상단부 영역), 패널 제2영역(예: 패널 하단부 영역) 및 패널 제3영역(예: 패널 중앙부 영역) 등 중 적어도 하나 이상일 수 있다.
아래에서는, 설명의 편의를 위해, 패널 제1영역을 패널 상단부 영역, 패널 제2영역을 패널 하단부 영역, 패널 제3영역을 패널 중앙부 영역으로 기재한다.
전술한 바와 같이, 구동 트랜지스터(DRT)의 이동도, 문턱전압 등에 대한 서브픽셀 특성치를 센싱하는 동작을 이용하여 패널 결함을 검출함으로써, 패널 결함 검출을 위한 전용 회로나 부품을 추가하지 않고, 패널 결함을 검출할 수 있다.
패널 번트 방지부(920)는 검출부(910)에 의해 표시패널(110)의 결함이 발생한 것으로 검출된 경우, 결함 검출 결과 코드값(예: 1 또는 0) 및 결함 검출 위치 정보(예: 서브픽셀 라인의 식별정보, 패널 상의 좌표 값 등) 중 적어도 하나를 저장하거나, 표시패널(110)의 전원을 오프시킬 수 있다.
이에 따라, 패널 결함이 발생한 경우, 전원 오프를 통해 패널 결함에 따른 패널 번트를 사전에 방지할 수 있다. 또한, 패널 번트 방지부(920)가 결함 검출 위치 정보(예: 서브픽셀 라인의 식별정보, 패널 상의 좌표 값 등)를 저장해두는 경우, 표시패널(110)의 수리 시, 패널 결함이 발생한 위치를 쉽고 정확하게 파악할 수 있어 수리가 쉬어질 수 있다.
전술한 검출부(910), 패널 번트 방지부(920)는 타이밍 컨트롤러(140)의 내부에 포함될 수도 있고, 경우에 따라서는, 타이밍 컨트롤러(140)의 외부에 포함될 수도 있으며, 데이터 드라이버(120)의 내부에 포함될 수도 있다.
도 10은 본 실시예들에 따른 패널 결함 검출 방식을 설명하기 위한 도면이다.
도 10을 참조하면, 검출부(910)는 센싱 서브픽셀 라인 개수(N, 예: N=35)만큼의 센싱 서브픽셀 라인(SSPL)별 센싱값을 모두 합한 값과, 센싱 서브픽셀 라인 개수(N)와 미리 설정된 정상 센싱값을 곱한 값의 차이값을 산출하고, 산출된 차이값이 미리 설정된 임계값을 초과하면, 표시패널(110)의 결함이 발생한 것으로 검출할 수 있다. 여기서, 센싱 서브픽셀 라인 개수(N, 예: N=35)만큼의 센싱 서브픽셀 라인(SSPL)을 센싱 서브픽셀 라인 그룹이라고 한다.
전술한 패널 결함 검출 연산 방식에 따라, 패널 결함을 신속하고 효율적으로 검출할 수 있다.
아래에서는, 도 10을 참조하여 패널 결함 검출 방식을 예시적으로 더 구체적으로 설명한다. 단, RWGB 픽셀 구조이고, 1920개의 픽셀 열(즉, 4*1920개의 서브픽셀 열)이 존재하며, 센싱 서브픽셀 라인 개수(N)가 35개인 것으로 가정한다. 또한, 적색 서브픽셀에 대하여 센싱 처리를 진행한 경우를 가정한다.
도 10에서, R1, R2, ... , R1920은 1920개의 적색 서브픽셀 열을 나타낸다. SSPL 1, SSPL 2, ... , SSPL 35는, 35개의 센싱 서브픽셀 라인을 나타낸다.
그리고, SR 1_1, SR 1_2, ... , SR 1_1920은, SSPL 1에서 1920개의 적색 서브픽셀에 대한 센싱값을 나타내고, SR 2_1, SR 2_2, ... , SR 2_1920은, SSPL 2에서 1920개의 적색 서브픽셀에 대한 센싱값을 나타내고, SR 35_1, SR 35_2, ... , SR 35_1920은, SSPL 35에서 1920개의 적색 서브픽셀에 대한 센싱값을 나타낸다.
이러한 센싱값들과 미리 설정된 정상 센싱값인 SREF의 차이값들을 모두 합산하여, 그 합산 값(BDP1+BDP2+... +BDP1920)을 미리 설정된 임계값과 비교하여, 합산 값(BDP1+BDP2+... +BDP1920)이 임계값을 초과한 경우, 표시패널(110)의 결함이 발생한 것으로 검출할 수 있다.
여기서, 임계값을 작게 설정할수록, 패널 결함을 모두 검출할 수는 있지만, 패널 결함으로 오인되어 검출되는 상황이 커질 수 있다. 반대로, 임계값을 크게 설정할수록, 패널 결함으로 오인되어 검출되는 상황은 줄어들지만, 실제로는 패널 결함인데 검출되지 못하는 상황이 발생하는 가능성이 커질 수 있다.
따라서, 패널 결함 검출 성능의 정확도와 효율성을 고려하여, 정밀하게 설정되어야 할 것이다.
한편, 패널 결함은 표시패널(110)의 그 어떠한 위치에서도 발생할 수 있지만, 유기발광표시장치(100)의 특성 또는 시스템 구조적인 특성상, 얇은 위치, 패널 외곽, 패널 모서리에서 발생할 가능성이 상대적으로 크다.
아래에서는, 위치별 패널 결함 발생 가능성을 고려하지 않고 패널 결함을 검출하는 방식에 대하여, 도 11 내지 도 13을 참조하여 설명한다.
이어서, 위치별 패널 결함 발생 가능성을 고려하여, 정확하고 효율적인 패널 결함 방식에 대하여, 도 14 내지 도 22를 참조하여 설명한다.
도 11은 본 실시예들에 따른 제1 센싱 방식에 따른 센싱 처리 시, 센싱 서브픽셀 라인(SSPL) 그룹의 위치 및 센싱 순서를 나타낸 예시도이다.
도 11을 참조하면, 본 실시예들에 따른 제1 센싱 방식에 따른 센싱 처리 시, 1차례의 패널 결함 검출 처리에 필요한 센싱 서브픽셀 라인 개수(N)의 센싱 서브픽셀 라인(SSPL 1, SSPL 2, ... , SSPL 35)을 포함하는 센싱 서브픽셀 라인 그룹(SSPL Group)은, 표시패널(110)의 전체 영역에 존재할 수 있다.
도 11을 참조하면, 센싱 서브픽셀 라인 개수(N)만큼의 센싱 서브픽셀 라인(SSPL)은, 다수의 서브픽셀 라인 중에서 랜덤 방식으로 선택되어 센싱된 센싱 서브픽셀 라인 개수(N)만큼의 서브픽셀 라인이다.
센싱 서브픽셀 라인 개수(N)만큼의 센싱 서브픽셀 라인(SSPL)의 센싱 순서는 순차적이지 않고 랜덤 순서이다.
이에 따라, 센싱 서브픽셀 라인 보임 현상이 완화될 수 있다.
표시패널(110)의 전체 영역에서 랜덤 방식으로 선택된 센싱 서브픽셀 라인 개수(N)만큼의 센싱 서브픽셀 라인(SSPL)에 대한 센싱 구동이 이루어진 이후, 센싱부(310)는, 표시패널(110)의 전체 영역에서 랜덤 방식으로 선택된 센싱 서브픽셀 라인 개수(N)만큼의 센싱 서브픽셀 라인(SSPL)에 대한 센싱 처리를 수행할 수 있다.
검출부(910)는, 표시패널(110)의 전체 영역에서의 센싱 서브픽셀 라인 개수(N)만큼의 센싱 서브픽셀 라인(SSPL)별 센싱값을 토대로, 표시패널(110)의 전체 영역에서의 패널 결함 유무에 대한 패널 결함 검출 처리를 수행할 수 있다.
전술한 방식에 따라, 표시패널(110)에 존재하는 모든 서브픽셀 라인에 대하여, 센싱 구동 및 센싱 처리를 수행하여 패널 결함 검출 처리를 수행할 수 있다.
한편, 센싱 구동 및 센싱 처리, 그리고 패널 결함 검출 처리는 색상별로 이루어질 수 있다.
예를 들어, 적색 서브픽셀에 대하여 센싱 구동 및 센싱 처리, 그리고 패널 결함 검출 처리를 진행하고, 흰색 서브픽셀에 대하여 센싱 구동 및 센싱 처리, 그리고 패널 결함 검출 처리를 진행하고, 녹색 서브픽셀에 대하여 센싱 구동 및 센싱 처리, 그리고 패널 결함 검출 처리를 진행하고, 청색 서브픽셀에 대하여 센싱 구동 및 센싱 처리, 그리고 패널 결함 검출 처리를 진행할 수 있다.
도 12는 본 실시예들에 따른 제1 센싱 방식에 따른 센싱 처리 시, 시간에 따른 센싱 위치를 나타낸 도면이다.
도 12는 시간에 따라, 일 예로, 제1 서브픽셀(적색 서브픽셀)에 대하여 센싱 구동 및 센싱 처리가 진행된 위치와 제2 서브픽셀(흰색 서브픽셀)에 대하여 센싱 구동 및 센싱 처리가 진행된 위치를 나타낸 것으로서, 표시패널(110)의 전체 영역에 센싱 위치가 균일하게 분포된 것을 확인할 수 있다.
전술한 제1 센싱 방식에 따른 센싱 처리를 이용하여 표시패널 결함을 검출하는 경우, 패널 결함 검출 성능을 살펴보면, 전체 서브픽셀 라인 개수에 비해 센싱 서브픽셀 라인 개수(N)가 상당히 적다고 할 때, 제1 센싱 방식에 따르면, 표시패널(110)의 전체 영역에서 랜덤 방식으로 선택된 센싱 서브픽셀 라인 개수(N)만큼의 센싱 서브픽셀 라인(SSPL)에 대한 센싱 구동 및 센싱 처리가 진행된 이후, 패널 결함 검출 처리가 진행되기 때문에, 센싱 서브픽셀 라인 개수(N)만큼의 센싱 서브픽셀 라인(SSPL)별 센싱값 중에서 문제가 있는 센싱값이 존재할 가능성이 낮아질 수 있고, 결국에는, 패널 결함이 실제로는 존재함에도, 패널 결함이 검출되지 않을 가능성이 커질 수 있다.
도 13은 본 실시예들에 따른 제1 센싱 방식에 따른 센싱 처리를 이용하여 표시패널 결함을 검출하는 경우, 패널 결함 검출 성능을 설명하기 위한 도면이다.
도 13의 예를 참조하면, 본 실시예들에 따른 제1 센싱 방식에 따른 센싱 구동 및 센싱 처리를 하는 경우, 실제로는, 표시패널(110)에 다수의 패널 결함(Da, Db, Dc, Dd, ... )이 존재하지만, 패널 결함이 있는 위치가 센싱되지 못하거나, 적은 개수의 패널 결함이 있는 위치만이 센싱될 가능성이 크다.
따라서, 도 10을 참조하여 전술한 패널 결함 검출 방식에 따르면, 패널 결함이 있는 위치가 센싱되지 못하거나, 적은 개수의 패널 결함이 있는 위치만이 센싱될 경우, 최종적으로는 패널 결함이 존재하지 않는 것으로 결론이 날 수 있다. 특히, 도 8에서 패널 결함의 2번째 유형(Case 2)과 3번째 유형(Case 3)에 대해서는 검출하지 못할 가능성이 크다.
즉, 전술한 제1 센싱 방식을 이용하여 패널 결함 검출을 하는 경우, 검출의 정확도가 상당히 낮을 수 있다.
이는 위치별 패널 결함 발생 가능성을 고려하지 않고, 표시패널(110)의 전체 영역에서 정해진 센싱 서브픽셀 라인 개수(N)만큼의 센싱 서브픽셀 라인이 선택되기 때문이다.
도 14는 본 실시예들에 따른 제2 센싱 방식에 따른 센싱 처리 시, 센싱 서브픽셀 라인 그룹(SSPL Group 1, SSPL Group 2, SSPL Group 3)의 위치 및 센싱 순서를 나타낸 예시도이다. 도 15는 본 실시예들에 따른 제2 센싱 방식에 따른 센싱 처리 시, 시간에 따른 센싱 위치를 나타낸 도면이다. 도 16은 본 실시예들에 따른 제2 센싱 방식에 따른 센싱 처리를 이용하여 표시패널 결함을 검출하는 경우, 패널 결함 검출 성능을 설명하기 위한 도면이다.
도 14를 참조하면, 본 실시예들에 따른 제2 센싱 방식의 경우, 패널 상단부 영역(UA)에서의 센싱 서브픽셀 라인 그룹 1(SSPL Group 1) 또는 패널 하단부 영역(DA)에서의 센싱 서브픽셀 라인 그룹 2(SSPL Group 2)에 대한 센싱 동작(센싱 구동 및 센싱 처리)을 진행하여 패널 결함 검출 처리를 먼저 진행한다.
패널 상단부 영역(UA) 또는 패널 하단부 영역(DA)에서 패널 결함이 검출되지 않는 경우, 패널 하단부 영역(DA)에서의 센싱 서브픽셀 라인 그룹 2(SSPL Group 2) 또는 패널 상단부 영역(UA)에서의 센싱 서브픽셀 라인 그룹 1(SSPL Group 1)에 대한 센싱 동작(센싱 구동 및 센싱 처리)을 진행하여 패널 결함 검출 처리를 다음으로 진행한다.
패널 하단부 영역(DA) 또는 패널 상단부 영역(UA)에서 패널 결함이 검출되지 않는 경우, 마지막으로, 패널 중앙부 영역(CA)에서의 센싱 서브픽셀 라인 그룹 3(SSPL Group 3)에 대한 센싱 동작(센싱 구동 및 센싱 처리)을 진행하여 패널 결함 검출 처리를 진행할 수 있으며, 경우에 따라서는, 패널 중앙부 영역(CA)에서의 센싱 서브픽셀 라인 그룹 3(SSPL Group 3)에 대한 센싱 동작(센싱 구동 및 센싱 처리)과 패널 결함 검출 처리를 진행하지 않을 수 있다.
제2 센싱 방식에 따르면, 1차례의 패널 결함 검출에 이용되는 센싱 서브픽셀 라인 개수(N)만큼의 센싱 서브픽셀 라인은, 다수의 서브픽셀 라인 중에서 패널 상단부 영역(UA) 내 센싱 서브픽셀 라인 개수(N)만큼의 서브픽셀 라인(SSPL 1-1, SSPL 1-2, ... , SSPL 1-35)만을 포함하거나, 다수의 서브픽셀 라인 중에서 패널 하단부 영역(DA) 내 센싱 서브픽셀 라인 개수(N)만큼의 서브픽셀 라인(SSPL 2-1, SSPL 2-2, ... , SSPL 2-35)만을 포함하거나, 다수의 서브픽셀 라인 중에서 패널 중앙부 영역(CA) 내에서 임의로 선택된 센싱 서브픽셀 라인 개수(N)만큼의 서브픽셀 라인(SSPL 3-1, SSPL 3-2, ... , SSPL 3-35)만을 포함할 수 있다.
이에 따라, 패널 영역 별로 패널 결함을 검출할 수 있다.
또한, 패널 결함 발생 가능성이 상대적으로 높은 패널 상단부 영역(UA) 또는 패널 하단부 영역(DA)에서 센싱 동작과 패널 결함 검출 처리를 먼저 진행할 수 있게 되어, 패널 결함을 더욱 빨리 검출할 수 있다.
센싱부(310)는, 패널 상단부 영역(UA) 내 센싱 서브픽셀 라인 개수(N)만큼의 센싱 서브픽셀 라인(SSPL 1-1, SSPL 1-2, ... , SSPL 1-35)에 대한 패널 상단부 센싱 처리와, 패널 하단부 영역(DA) 내 센싱 서브픽셀 라인 개수(N)만큼의 센싱 서브픽셀 라인(SSPL 2-1, SSPL 2-2, ... , SSPL 2-35)에 대한 패널 하단부 센싱 처리와, 패널 중앙부 영역(CA) 내 센싱 서브픽셀 라인 개수(N)만큼의 센싱 서브픽셀 라인(SSPL 3-1, SSPL 3-2, ... , SSPL 3-35)에 대한 패널 중앙부 센싱 처리를 정해진 센싱 순서에 따라 수행할 수 있다.
센싱부(310)는, 패널 상단부 영역(UA)에 대한 패널 상단부 센싱 처리 및 패널 하단부 영역(DA)에 대한 패널 하단부 센싱 처리 중 어느 하나를 먼저 수행하고 나머지는 나중에 수행하며, 패널 중앙부 영역(CA)에 대한 패널 중앙부 센싱 처리를 마지막에 수행할 수 있다(UA⇒DA⇒CA 또는 DA⇒UA⇒CA).
일 예로, 시간에 따른 센싱 위치를 나타낸 도 15를 참조하면, 패널 상단부 영역(UA)에 대한 센싱 동작은 대략 0초~0.3초 사이에 집중적으로 진행되고, 패널 하단부 영역(DA)에 대한 센싱 동작은 대략 0.3초~ 0.6초 사이에 집중적으로 진행되며, 패널 중앙부 영역(CA)에 대한 센싱 동작은 대략 0.6초~9초 사이에 덜 집중적으로 진행될 수 있다. 여기서, 집중의 의미는, 해당 영역 내 모든 서브픽셀 라인 중에서 한 차례의 패널 결함 검출 처리를 위해 실제로 센싱 동작이 이루어지는 서브픽셀 라인(센싱 서브픽셀 라인)이 차지하는 비율이 높고 낮음을 나타낸다. 비율이 높다는 것은 센싱 동작이 집중적으로 이루어진다는 것을 의미하고, 비율이 낮다는 것은 센싱 동작이 덜 집중적으로 이루어진다는 것을 의미한다.
전술한 바와 같이, 패널 결함 발생 가능성이 상대적으로 높은 패널 상단부 영역(UA) 또는 패널 하단부 영역(DA)에서 센싱 동작을 먼저 진행하기 때문에, 센싱 결과를 이용하여 패널 결함을 검출할 때, 더욱 높은 정확도로 패널 결함을 신속하게 검출할 수 있다.
검출부(910)는, 패널 상단부 영역(UA)에서의 센싱 서브픽셀 라인 개수(N, 예: N=35)만큼의 센싱 서브픽셀 라인(SSPL 1-1, SSPL 1-2, ... , SSPL 1-35)별 센싱값을 토대로, 표시패널(110)의 패널 상단부 영역(UA)의 결함 유무에 대한 패널 상단부 결함 검출 처리와, 패널 하단부 영역(DA)에서의 센싱 서브픽셀 라인 개수(N, 예: N=35)만큼의 센싱 서브픽셀 라인(SSPL 2-1, SSPL 2-2, ... , SSPL 2-35)별 센싱값을 토대로, 표시패널(110)의 패널 하단부 영역(DA)의 결함 유무에 대한 패널 하단부 결함 검출 처리와, 패널 중앙부 영역(CA)에서의 센싱 서브픽셀 라인 개수(N, 예: N=35)만큼의 센싱 서브픽셀 라인(SSPL 3-1, SSPL 3-2, ... , SSPL 3-35)별 센싱값을 토대로, 표시패널(110)의 패널 중앙부 영역(CA)의 결함 유무에 대한 패널 중앙부 결함 검출 처리를 수행할 수 있다.
도 15 및 도 16에 도시된 바와 같이, 전술한 패널 결함 발생 가능성이 상대적으로 높은 패널 상단부 영역(UA) 또는 패널 하단부 영역(DA)에서 센싱 동작과 패널 결함 검출 처리를 먼저 진행하고 집중적으로 진행하기 때문에, 패널 결함을 더욱 빨리 그리고 더욱 정확하게 검출할 수 있다.
한편, 패널 상단부 영역(UA) 및 패널 하단부 영역(DA)에 배치된 서브픽셀 라인의 개수는 센싱 서브픽셀 라인 개수(N)와 동일하거나 센싱 서브픽셀 라인 개수(N)보다 약간 많은 정도이다. 이에 비해, 패널 중앙부 영역(CA)에 배치된 서브픽셀 라인의 개수는 센싱 서브픽셀 라인 개수(N)보다 훨씬 많다.
예를 들어, 1920×1080 해상도의 경우, 표시패널(110)에서 총 서브픽셀 라인 개수는 1080개이고, 센싱 서브픽셀 라인 개수(N)는 35개일 때, 패널 상단부 영역(UA)을 패널 상단부 끝 지점에서 35개의 서브픽셀 라인이 배치되는 영역으로 설정하고, 패널 하단부 영역(DA)을 패널 하단부 끝 지점에서 35개의 서브픽셀 라인이 배치되는 영역으로 설정하면, 패널 상단부 영역(UA) 및 패널 하단부 영역(DA)에 배치된 35개의 서브픽셀 라인은 모두 센싱 서브픽셀 라인이 된다. 그리고, 패널 중앙부 영역(CA)에는 1010개(=1080-35-35)의 서브픽셀 라인이 되며, 1010개의 서브픽셀 라인 중에서 35개의 서브픽셀 라인만 센싱 서브픽셀 라인이 된다.
즉, 패널 상단부 영역(UA) 및 패널 하단부 영역(DA)은 패널 중앙부 영역(CA)의 크기에 비해 상당히 작다.
따라서, 패널 상단부 영역(UA)에 대한 센싱 동작은, 패널 상단부 영역(UA)에 존재하는 모든 또는 대부분의 서브픽셀 라인에 대하여 이루어지기 때문에, 패널 상단부 영역(UA)에 실제로 존재하는 패널 결함이 반드시 검출되거나 검출될 확률이 상당히 높아질 수 있다.
마찬가지로, 패널 하단부 영역(DA)에 대한 센싱 동작은, 패널 하단부 영역(DA)에 존재하는 모든 또는 대부분의 서브픽셀 라인에 대하여 이루어지기 때문에, 패널 하단부 영역(DA)에 실제로 존재하는 패널 결함이 반드시 검출되거나 검출될 확률이 상당히 높아질 수 있다.
전술한 바에 따르면, 도 15 및 도 16에 도시된 바와 같이, 패널 결함 발생 가능성이 높은 패널 상단부 영역(UA) 및 패널 하단부 영역(DA)에 대하여 센싱 동작이 집중적으로 진행되기 때문에, 즉, 패널 상단부 영역(UA) 및 패널 하단부 영역(DA)에 존재하는 모든 또는 대부분의 서브픽셀 라인이 센싱 서브픽셀 라인으로서 센싱되기 때문에, 패널 결함의 검출 성능이 매우 높아질 수 있다.
특히, 도 8에서 패널 결함의 1번째 유형(Case 1)은 물론, 2번째 유형(Case 2)과 3번째 유형(Case 3)에 대해서도 검출 가능성이 매우 높아진다.
또한, 도 15에 도시된 바와 같이, 패널 상단부 영역(UA) 및 패널 하단부 영역(DA)에 대하여 센싱 동작이 패널 중앙부 영역(CA)에 비해 먼저 진행되기 때문에, 패널 결함을 더욱 빠르게 검출할 수 있다.
한편, 패널 상단부 영역(UA)에서의 센싱 서브픽셀 라인 개수(N)만큼의 센싱 서브픽셀 라인(SSPL 1-1, SSPL 1-2, ... , SSPL 1-35)에 대한 센싱 처리 진행 순서는 랜덤 방식으로 선택될 수 있다. 예를 들어, SSPL 2, SSPL 14, SSPL 32, .... , SSPL 17 등과 같이 렌덤 순서로 센싱 동작이 진행될 수 있다.
마찬가지로, 패널 하단부 영역(DA)에서의 센싱 서브픽셀 라인 개수(N)만큼의 센싱 서브픽셀 라인(SSPL 2-1, SSPL 2-2, ... , SSPL 2-35)에 대한 센싱 처리 진행 순서는 랜덤 방식으로 선택될 수 있다.
마찬가지로, 패널 중앙부 영역(CA)에서의 센싱 서브픽셀 라인 개수(N)만큼의 센싱 서브픽셀 라인(SSPL 3-1, SSPL 3-2, ... , SSPL 3-35)에 대한 센싱 처리 진행 순서는 랜덤 방식으로 선택될 수 있다.
전술한 1개의 센싱 서브픽셀 그룹 내 미리 정해진 센싱 서브픽셀 라인 개수(N)의 센싱 서브픽셀 라인의 센싱 처리 진행 순서가 랜덤 순서이기 때문에, 센싱 서브픽셀 라인 보임 현상을 상당히 완화해줄 수 있다.
아래에서는, 구조적으로, 패널 상단부 영역(UA)에서 패널 결함이 발생할 가능성이 높고, 나머지 영역에서는 패널 결함이 발생할 가능성이 상대적으로 낮은 경우에 대한 제3 센싱 방식을 설명한다.
이러한 제3 센싱 방식에서의 패널 상단부 영역(UA)은 제2 센싱 방식에서의 패널 상단부 영역(UA)과 동일하고, 제3 센싱 방식에서의 패널 하단부 영역(DA)은 제2 센싱 방식에서의 패널 중앙부 영역(CA)과 패널 하단부 영역(DA)을 합한 패널 영역일 수 있다.
도 17은 본 실시예들에 따른 제3 센싱 방식에 따른 센싱 처리 시, 센싱 서브픽셀 라인 그룹(SSPL Group 1, SSPL Group 2)의 위치 및 센싱 순서를 나타낸 예시도이다. 도 18은 본 실시예들에 따른 제3 센싱 방식에 따른 센싱 처리 시, 시간에 따른 센싱 위치를 나타낸 도면이다. 도 19는 본 실시예들에 따른 제3 센싱 방식에 따른 센싱 처리를 이용하여 표시패널 결함을 검출하는 경우, 패널 결함 검출 성능을 설명하기 위한 도면이다.
도 17을 참조하면, 본 실시예들에 따른 제3 센싱 방식의 경우, 패널 상단부 영역(UA)에서의 센싱 서브픽셀 라인 그룹 1(SSPL Group 1)에 대한 센싱 동작(센싱 구동 및 센싱 처리)을 진행하여 패널 결함 검출 처리를 먼저 진행한다.
패널 상단부 영역(UA)에서 패널 결함이 검출되지 않는 경우, 마지막으로, 패널 하단부 영역(DA)에서의 센싱 서브픽셀 라인 그룹 2(SSPL Group 2)에 대한 센싱 동작(센싱 구동 및 센싱 처리)을 진행하여 패널 결함 검출 처리를 진행한다.
이에 따라, 1차례의 패널 결함 검출에 이용되는 센싱 서브픽셀 라인 개수(N)만큼의 센싱 서브픽셀 라인은, 다수의 서브픽셀 라인 중에서 패널 상단부 영역(UA) 내 센싱 서브픽셀 라인 개수(N)만큼의 서브픽셀 라인(SSPL 1-1, SSPL 1-2, ... , SSPL 1-35)만을 포함하거나, 다수의 서브픽셀 라인 중에서 패널 하단부 영역(DA) 내 센싱 서브픽셀 라인 개수(N)만큼의 서브픽셀 라인(SSPL 2-1, SSPL 2-2, ... , SSPL 2-35)만을 포함할 수 있다.
전술한 바와 같이, 패널 결함 발생 가능성이 상대적으로 높은 패널 상단부 영역(UA)에서 센싱 동작과 패널 결함 검출 처리를 먼저 진행하기 때문에, 패널 결함을 더욱 빨리 검출할 수 있다.
센싱부(310)는, 패널 상단부 영역(UA) 내 센싱 서브픽셀 라인 개수(N)만큼의 센싱 서브픽셀 라인(SSPL 1-1, SSPL 1-2, ... , SSPL 1-35)에 대한 패널 상단부 센싱 처리와, 패널 하단부 영역(DA) 내 센싱 서브픽셀 라인 개수(N)만큼의 센싱 서브픽셀 라인(SSPL 2-1, SSPL 2-2, ... , SSPL 2-35)에 대한 패널 하단부 센싱 처리를 정해진 센싱 순서에 따라 수행할 수 있다.
센싱부(310)는 패널 상단부 영역(UA)에 대한 패널 상단부 센싱 처리를 먼저 수행하고, 패널 하단부 영역(DA)에 대한 패널 중앙부 센싱 처리를 마지막에 수행할 수 있다(UA⇒DA).
전술한 바와 같이, 패널 결함 발생 가능성이 상대적으로 높은 패널 상단부 영역(UA)에서 센싱 동작을 먼저 진행하기 때문에, 센싱 결과를 이용하여 패널 결함을 검출할 때, 더욱 높은 정확도로 패널 결함을 신속하게 검출할 수 있다.
검출부(910)는, 패널 상단부 영역(UA)에서의 센싱 서브픽셀 라인 개수(N, 예: N=35)만큼의 센싱 서브픽셀 라인(SSPL 1-1, SSPL 1-2, ... , SSPL 1-35)별 센싱값을 토대로, 표시패널(110)의 패널 상단부 영역(UA)의 결함 유무에 대한 패널 상단부 결함 검출 처리와, 패널 하단부 영역(DA)에서의 센싱 서브픽셀 라인 개수(N, 예: N=35)만큼의 센싱 서브픽셀 라인(SSPL 2-1, SSPL 2-2, ... , SSPL 2-35)별 센싱값을 토대로, 표시패널(110)의 패널 하단부 영역(DA)의 결함 유무에 대한 패널 하단부 결함 검출 처리를 수행할 수 있다.
도 18 및 도 19에 도시된 바와 같이, 전술한 패널 결함 발생 가능성이 상대적으로 높은 패널 상단부 영역(UA)에서 센싱 동작과 패널 결함 검출 처리를 먼저 진행하고 집중적으로 진행하기 때문에, 패널 결함을 더욱 빨리 그리고 더욱 정확하게 검출할 수 있다.
한편, 패널 상단부 영역(UA)에 배치된 서브픽셀 라인의 개수는 센싱 서브픽셀 라인 개수(N)와 동일하거나 센싱 서브픽셀 라인 개수(N)보다 약간 많은 정도이다. 이에 비해, 패널 하단부 영역(DA)에 배치된 서브픽셀 라인의 개수는 센싱 서브픽셀 라인 개수(N)보다 훨씬 많다.
예를 들어, 1920×1080 해상도의 경우, 표시패널(110)에서 총 서브픽셀 라인 개수는 1080개이고, 센싱 서브픽셀 라인 개수(N)는 35개일 때, 패널 상단부 영역(UA)을 패널 상단부 끝 지점에서 35개의 서브픽셀 라인이 배치되는 영역으로 설정하고, 패널 상단부 영역(UA)에 배치된 35개의 서브픽셀 라인은 모두 센싱 서브픽셀 라인이 된다. 그리고, 나머지 영역에 해당하는 패널 하단부 영역(DA)에는 1045개(=1080-35)의 서브픽셀 라인이 되며, 1045개의 서브픽셀 라인 중에서 35개의 서브픽셀 라인만 센싱 서브픽셀 라인이 된다.
즉, 패널 상단부 영역(UA)은 패널 하단부 영역(DA)의 크기에 비해 상당히 작다.
따라서, 패널 상단부 영역(UA)에 대한 센싱 동작은, 패널 상단부 영역(UA)에 존재하는 모든 또는 대부분의 서브픽셀 라인에 대하여 이루어지기 때문에, 패널 상단부 영역(UA)에 실제로 존재하는 패널 결함이 반드시 검출되거나 검출될 확률이 상당히 높아질 수 있다.
특히, 도 8에서 패널 결함의 1번째 유형(Case 1)은 물론, 2번째 유형(Case 2)과 3번째 유형(Case 3)에 대해서도 검출 가능성이 매우 높아진다.
전술한 바에 따르면, 도 18 및 도 19에 도시된 바와 같이, 패널 결함 발생 가능성이 높은 패널 상단부 영역(UA)에 대하여 센싱 동작이 집중적으로 진행되기 때문에, 즉, 패널 상단부 영역(UA)에 존재하는 모든 또는 대부분의 서브픽셀 라인이 센싱 서브픽셀 라인으로서 센싱되기 때문에, 패널 결함의 검출 성능이 매우 높아질 수 있다.
또한, 도 18에 도시된 바와 같이, 패널 상단부 영역(UA)에 대하여 센싱 동작이 패널 하단부 영역(DA)에 비해 먼저 진행되기 때문에, 패널 결함을 더욱 빠르게 검출할 수 있다.
한편, 패널 상단부 영역(UA)에서의 센싱 서브픽셀 라인 개수(N)만큼의 센싱 서브픽셀 라인(SSPL 1-1, SSPL 1-2, ... , SSPL 1-35)에 대한 센싱 처리 진행 순서는 랜덤 방식으로 선택될 수 있다. 예를 들어, SSPL 2, SSPL 14, SSPL 32, .... , SSPL 17 등과 같이 렌덤 순서로 센싱 동작이 진행될 수 있다.
마찬가지로, 패널 하단부 영역(DA)에서의 센싱 서브픽셀 라인 개수(N)만큼의 센싱 서브픽셀 라인(SSPL 2-1, SSPL 2-2, ... , SSPL 2-35)에 대한 센싱 처리 진행 순서는 랜덤 방식으로 선택될 수 있다.
전술한 1개의 센싱 서브픽셀 그룹 내 미리 정해진 센싱 서브픽셀 라인 개수(N)의 센싱 서브픽셀 라인의 센싱 처리 진행 순서가 랜덤 순서이기 때문에, 센싱 서브픽셀 라인 보임 현상을 상당히 완화해줄 수 있다.
도 20은 본 실시예들에 따른 제4 센싱 방식에 따른 센싱 처리 시, 센싱 서브픽셀 라인 그룹(SSPL Group 1)의 위치와, 패널 결함 검출 성능을 나타낸 예시도이다.
도 20을 참조하면, 본 실시예들에 따른 제4 센싱 방식의 경우, 패널 결함 검출 가능성이 높은 패널 상단부 영역(UA)에서의 센싱 서브픽셀 라인 개수(N)만큼의 센싱 서브픽셀 라인(SSPL 1-1, SSPL 1-2, ... , SSPL 1-35)에 대한 센싱 동작(센싱 구동, 센싱 처리)을 진행한 이후, 효율성을 위해, 패널 상단부 영역(UA)을 제외한 나머지 영역에 대해서는 센싱 동작을 진행하지 않을 수도 있다.
도 21은 본 실시예들에 따른 제5 센싱 방식에 따른 센싱 처리 시, 센싱 서브픽셀 라인 그룹(SSPL Group 2)의 위치와, 패널 결함 검출 성능을 나타낸 예시도이다.
도 21을 참조하면, 본 실시예들에 따른 제5 센싱 방식의 경우, 패널 결함 검출 가능성이 높은 패널 하단부 영역(DA)에서의 센싱 서브픽셀 라인 개수(N)만큼의 센싱 서브픽셀 라인(SSPL 2-1, SSPL 2-2, ... , SSPL 2-35)에 대한 센싱 동작(센싱 구동, 센싱 처리)을 진행한 이후, 효율성을 위해, 패널 하단부 영역(DA)을 제외한 나머지 영역에 대해서는 센싱 동작을 진행하지 않을 수도 있다.
도 22는 본 실시예들에 따른 센싱 처리 시, 센싱 진행 위치별 발광 상태를 나타낸 도면이다.
도 22를 참조하면, 본 실시예들에 따른 유기발광표시장치(100)는, 액티브 타임 구간 동안 i 프레임에 대한 영상 구동을 하고, 블랭크 타임 구간이 되면, 센싱 구동 및 센싱 처리가 진행한다. 블랭크 타임 구간 이후, 다음 액티브 타임 구간 동안 i+1 프레임에 대한 영상 구동을 한다.
도 22를 참조하면, 블랭크 타임 구간 동안의 센싱 동작 전후로, 프레임 간 화면 이질감을 줄여주기 위하여, 영상 회복(Recovery) 처리를 해줄 필요가 있다.
이에, 본 실시예들에 따른 타이밍 컨트롤러(140)는, 블랭크 타임 구간 동안 센싱이 진행된 이후, i+1 프레임에 대한 영상 구동을 위해, i 프레임을 위한 이전 액티브 타임 구간에서의 영상 데이터(노말 구동 데이터(Normal Driving Data)라고도 함)에 회복량을 더한 회복 영상 데이터(회복 구동 데이터(Recovery Driving Data)라고도 함)를 해당 서브픽셀로 공급해줄 수 있다.
여기서, 회복 구동 데이터로 발광하는 시간의 길이(Trcv)와 노말 구동 데이터로 발광하는 시간의 길이(Tnrm)의 차이에 따라, 이전 액티브 타임 구간에서의 영상 데이터(노말 구동 데이터)에 더할 회복량의 크기를 다르게 결정할 수 있다.
회복 구동 데이터로 발광하는 시간의 길이(Trcv)와 노말 구동 데이터로 발광하는 시간의 길이(Tnrm)의 차이가 크면 클수록, 이전 액티브 타임 구간에서의 영상 데이터(노말 구동 데이터)에 더할 회복량을 작게 할 수 있다.
회복 구동 데이터로 발광하는 시간의 길이(Trcv)와 노말 구동 데이터로 발광하는 시간의 길이(Tnrm)의 차이가 작을수록, 이전 액티브 타임 구간에서의 영상 데이터(노말 구동 데이터)에 더할 회복량을 크게 할 수 있다.
여기서, 회복량은 회복 구동 데이터로 발광하는 시간의 길이(Trcv)와 노말 구동 데이터로 발광하는 시간의 길이(Tnrm)의 차이의 정도에 반비례할 수 있다.
차이가 적게 날수록 회복량은 커진다. 즉, 차이가 적게 날수록 회복 구동 데이터는 노말 구동 데이터보다 커진다.
차이가 많이 날수록 회복량은 작아진다. 즉, 차이가 많이 날수록 회복 구동 데이터는 노말 구동 데이터와 동일해진다.
도 22를 참조하면, 패널 중앙부 영역(CA) 내 서브픽셀 라인을 센싱하는 경우(Case 1), 회복 구동 데이터로 발광하는 시간의 길이(Trcv)와 노말 구동 데이터로 발광하는 시간의 길이(Tnrm)의 차이가 작기 때문에, 회복량이 커져서, 회복 구동 데이터는 노말 구동 데이터에 비해 큰 데이터 값을 갖는다.
도 22를 참조하면, 패널 상단부 영역(UA) 내 최상단 서브픽셀 라인을 센싱하는 경우(Case 2), 회복 구동 데이터로 발광하는 시간의 길이(Trcv)는 노말 구동 데이터로 발광하는 시간의 길이(Tnrm)에 비해 매우 짧기 때문에, 회복 구동 데이터로 발광하는 시간의 길이(Trcv)와 노말 구동 데이터로 발광하는 시간의 길이(Tnrm)의 차이가 매우 커기 때문에, 회복량이 매우 작아져, 노말 구동 데이터와 회복 구동 데이터는 동일하거나 거의 동일할 수 있다.
도 22를 참조하면, 패널 하단부 영역(UA) 내 최하단 서브픽셀 라인을 센싱하는 경우(Case 3), 회복 구동 데이터로 발광하는 시간의 길이(Trcv)는 노말 구동 데이터로 발광하는 시간의 길이(Tnrm)에 비해 매우 길기 때문에, 즉, 회복 구동 데이터로 발광하는 시간의 길이(Trcv)와 노말 구동 데이터로 발광하는 시간의 길이(Tnrm)의 차이가 매우 커기 때문에, 회복량이 매우 작아져, 노말 구동 데이터와 회복 구동 데이터는 동일하거나 거의 동일할 수 있다.
전술한 바에 따르면, 본 실시예들에 따른 패널 결함 검출을 위해 센싱 동작이 패널 상단부 영역(UA) 또는 패널 하단부 영역(DA)에서 먼저 진행되는 경우, 회복 구동 데이터를 노말 구동 데이터와 동일하게 해주어도 되기 때문에, 회복량을 별도로 연산하는 알고리즘을 적용하지 않아도 되는 장점도 있다.
도 23은 본 실시예들에 따른 패널 결함 검출 방법의 흐름도이다.
본 실시예들에 따른 패널 결함 검출 방법은, 다수의 서브픽셀 라인 중 센싱 서브픽셀 라인에 포함된 서브픽셀에 대한 센싱 구동을 진행하여, 해당 서브픽셀 내 구동 트랜지스터(DRT)의 이동도, 문턱전압 등의 특성치를 센싱할 수 있는 상태가 되면, 센싱부(310)가 다수의 서브픽셀 라인 중 센싱 서브픽셀 라인 상의 서브픽셀 내 구동 트랜지스터(DRT)의 제1노드(N1)와 전기적으로 연결된 센싱 라인(RVL)의 전압을 센싱하여 센싱값을 출력하는 센싱 처리를 수행하는 센싱 처리 단계와, 미리 정해진 센싱 서브픽셀 라인 개수(N)만큼의 센싱 서브픽셀 라인 별 센싱값을 토대로, 패널 결함을 검출하는 패널 결함 검출 단계 등을 포함한다.
한 차례의 패널 결함 검출을 위해 센싱 동작이 이루어지는 센싱 서브픽셀 라인 개수만큼의 센싱 서브픽셀 라인은, 패널 상단부 영역 또는 패널 하단부 영역 내 서브픽셀 라인일 수 있다.
패널 상단부 영역(UA) 또는 패널 하단부 영역(DA)이 패널 결함 발생 가능성이 높은 영역인 점을 고려하여, 패널 상단부 영역(UA) 또는 패널 하단부 영역(DA)에 대한 센싱 동작 및 패널 결함 검출 동작을 먼저 진행한다.
이러한 경우에 대한 본 실시예들에 따른 패널 결함 검출 방법을 아래에서 도 23을 참조하여 설명한다.
도 23을 참조하면, 먼저, 패널 상단부 영역(UA) 내 센싱 서브픽셀 라인 개수(N)만큼의 센싱 서브픽셀 라인 상의 서브픽셀 내 구동 트랜지스터(DRT)의 제1노드(N1)와 전기적으로 연결된 센싱 라인(RVL)의 전압을 센싱하여 센싱값을 출력하는 센싱 처리를 수행한다(S2300).
패널 상단부 센싱 처리 단계(S2300) 이후, 패널 상단부 센싱 처리 단계(S2300)에서 얻어진 패널 상단부 영역(UA) 내 센싱 서브픽셀 라인 개수(N)만큼의 센싱 서브픽셀 라인(SSPL)별 센싱값을 토대로, 패널 상단부 영역(UA)의 결함을 검출한다(S2302).
패널 상단부 결함 검출 단계(S2302)의 패널 상단부 영역(UA)의 결함 검출 결과를 토대로 패널 상단부 결함이 존재하는지를 판단한다(S2304).
패널 상단부 결함이 존재하는 것을 판단되면, 패널 번트를 방지하기 위한 처리를 진행한다(S2318).
패널 상단부 결함이 존재하지 않는 것을 판단되면, 패널 하단부 영역(DA) 내 센싱 서브픽셀 라인 개수(N)만큼의 센싱 서브픽셀 라인 상의 서브픽셀 내 구동 트랜지스터(DRT)의 제1노드와 전기적으로 연결된 센싱 라인(RVL)의 전압을 센싱하여 센싱값을 출력하는 센싱 처리를 수행한다(S2306).
패널 하단부 센싱 처리 단계(S2306) 이후, 패널 하단부 센싱 처리 단계(S2306)에서 얻어진 패널 하단부 영역(DA) 내 센싱 서브픽셀 라인 개수(N)만큼의 센싱 서브픽셀 라인 별 센싱값을 토대로, 패널 하단부 영역(DA)의 결함을 검출한다(S2308).
패널 하단부 결함 검출 단계(S2308)의 패널 하단부 영역(DA)의 결함 검출 결과를 토대로 패널 하단부 결함이 존재하는지를 판단한다(S2310).
패널 하단부 결함이 존재하는 것을 판단되면, 패널 번트를 방지하기 위한 처리를 진행한다(S2318).
패널 하단부 결함이 존재하지 않는 것을 판단되면, 패널 중앙부 영역(CA) 내 센싱 서브픽셀 라인 개수(N)만큼의 센싱 서브픽셀 라인 상의 서브픽셀 내 구동 트랜지스터(DRT)의 제1노드와 전기적으로 연결된 센싱 라인(RVL)의 전압을 센싱하여 센싱값을 출력하는 센싱 처리를 수행한다(S2312).
패널 중앙부 센싱 처리 단계(S2312) 이후, 패널 중앙부 센싱 처리 단계(S2312)에서 얻어진 패널 중앙부 영역(CA) 내 센싱 서브픽셀 라인 개수(N)만큼의 센싱 서브픽셀 라인 별 센싱값을 토대로, 패널 중앙부 영역(CA)의 결함을 검출한다(S2314).
패널 중앙부 결함이 존재하는 것을 판단되면, 패널 번트를 방지하기 위한 처리를 진행한다(S2318).
전술한 패널 상단부 센싱 처리 단계(S2300), 패널 하단부 센싱 처리 단계(S2306) 및 패널 중앙부 센싱 처리 단계(S2312)는, 블랭크 타임 구간마다 진행되는 센싱 처리 단계일 수 있다.
표시패널(110)의 패널 상단부 영역(UA) 및 패널 하단부 영역(DA)에 배치된 서브픽셀 라인의 개수는 센싱 서브픽셀 라인 개수(N)와 동일하거나 센싱 서브픽셀 라인 개수(N)보다 조금 많은 정도이다. 하지만, 패널 중앙부 영역(CA)에 배치된 서브픽셀 라인의 개수는 센싱 서브픽셀 라인 개수(N)보다 상당히 많을 수 있다.
패널 상단부 영역(UA) 및 패널 하단부 영역(DA)에서는, 모든 서브픽셀 라인 중에서 센싱 동작이 진행되는 서브픽셀 라인(센싱 서브픽셀 라인)이 차지하는 비율이 미리 설정된 특정 비율(예: 30~8O) 이상이고 100% 이하일 수 있다.
패널 중앙부 영역(CA)에서는, 모든 서브픽셀 라인 중에서 센싱 동작이 진행되는 서브픽셀 라인(센싱 서브픽셀 라인)이 차지하는 비율이 특정 비율(예: 30) 미만일 수 있다.
이상에서 설명한 바와 같은 본 실시예들에 의하면, 효율적인 패널 결함 검출 방법 및 유기발광표시장치(100)를 제공할 수 있다.
본 실시예들에 의하면, 패널 결함 검출을 위한 별도의 회로나 부품 없이도 패널 결함을 검출할 수 있는 방법 및 그 유기발광표시장치(100)를 제공할 수 있다.
본 실시예들에 의하면, 패널 결함 검출을 위한 별도의 회로나 부품 없이도, 높은 정확도와 빠른 속도로 패널 결함을 검출할 수 있는 방법 및 그 유기발광표시장치(100)를 제공할 수 있다.
본 실시예들에 의하면, 서브픽셀 특성치 보상을 위한 센싱값을 이용하여 패널 결함을 검출할 수 있는 방법 및 그 유기발광표시장치(100)를 제공할 수 있다.
본 실시예들에 의하면, 패널 결함 검출을 위한 센싱 동작을 진행함에 있어서, 패널 결함이 발생할 가능성이 높은 영역을 먼저 센싱하여 패널 결함의 검출 속도를 빠르게 해줄 수 있는 방법 및 그 유기발광표시장치(100)를 제공할 수 있다.
본 실시예들에 의하면, 패널 결함 검출을 위한 센싱 동작을 진행함에 있어서, 패널 결함이 발생할 가능성이 높은 영역을 집중적으로 센싱하여 패널 결함의 검출 정확도를 높여줄 수 있는 방법 및 그 유기발광표시장치(100)를 제공할 수 있다.
이상에서의 설명 및 첨부된 도면은 본 발명의 기술 사상을 예시적으로 나타낸 것에 불과한 것으로서, 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자라면 본 발명의 본질적인 특성에서 벗어나지 않는 범위에서 구성의 결합, 분리, 치환 및 변경 등의 다양한 수정 및 변형이 가능할 것이다. 따라서, 본 발명에 개시된 실시예들은 본 발명의 기술 사상을 한정하기 위한 것이 아니라 설명하기 위한 것이고, 이러한 실시예에 의하여 본 발명의 기술 사상의 범위가 한정되는 것은 아니다. 본 발명의 보호 범위는 아래의 청구범위에 의하여 해석되어야 하며, 그와 동등한 범위 내에 있는 모든 기술 사상은 본 발명의 권리범위에 포함되는 것으로 해석되어야 할 것이다.
100: 유기발광표시장치
110: 표시패널
120: 데이터 드라이버
130: 게이트 드라이버
140: 타이밍 컨트롤러
310: 센싱부
320: 메모리
330: 보상부
910: 검출부
920: 패널 번트 방지부

Claims (17)

  1. 유기발광다이오드와 상기 유기발광다이오드를 구동하기 위한 구동 트랜지스터를 포함하는 서브픽셀이 매트릭스 타입으로 배치된 표시패널;
    다수의 서브픽셀 라인 중 센싱 구동이 되는 서브픽셀 라인에 해당하는 센싱 서브픽셀 라인 상의 서브픽셀 내 구동 트랜지스터의 제1노드와 전기적으로 연결된 센싱 라인의 전압을 센싱하여 센싱값을 출력하는 센싱 처리를 수행하는 센싱부; 및
    상기 표시패널에서 미리 정해진 적어도 하나 이상의 일부 영역에서 미리 정해진 센싱 서브픽셀 라인 개수만큼의 센싱 서브픽셀 라인별 센싱값을 토대로, 패널 결함을 검출하는 검출부를 포함하는 유기발광표시장치.
  2. 제1항에 있어서,
    상기 센싱부는,
    상기 각 일부 영역에서 미리 정해진 센싱 서브픽셀 라인 개수만큼의 센싱 서브픽셀 라인 각각에 대한 센싱 처리를 순차적인 순서에 따라 수행하거나 랜덤 순서에 따라 수행하는 유기발광표시장치.
  3. 제1항에 있어서,
    상기 적어도 하나 이상의 일부 영역은,
    패널 상단부 영역, 패널 하단부 영역 및 패널 중앙부 영역 중 적어도 하나 이상인 유기발광표시장치.
  4. 제1항에 있어서,
    상기 검출부는,
    상기 센싱 서브픽셀 라인 개수만큼의 센싱 서브픽셀 라인별 센싱값을 모두 합한 값과, 상기 센싱 서브픽셀 라인 개수와 미리 설정된 정상 센싱값을 곱한 값의 차이값을 산출하고, 산출된 차이값이 임계값을 초과하면, 패널 결함이 발생한 것으로 검출하는 유기발광표시장치.
  5. 제1항에 있어서,
    상기 검출부에 의해 상기 표시패널의 결함이 발생한 것으로 검출된 경우, 결함 검출 결과 코드값 및 결함 검출 위치 정보 중 적어도 하나를 저장하거나, 상기 표시패널의 전원을 오프시키는 패널 번트 방지부를 더 포함하는 유기발광표시장치.
  6. 제1항에 있어서,
    상기 센싱부는,
    패널 제1영역 내 상기 센싱 서브픽셀 라인 개수만큼의 센싱 서브픽셀 라인에 대한 패널 상단부 센싱 처리와, 패널 제2영역 내 상기 센싱 서브픽셀 라인 개수만큼의 센싱 서브픽셀 라인에 대한 패널 제2영역 센싱 처리와, 패널 제3영역 내 상기 센싱 서브픽셀 라인 개수만큼의 센싱 서브픽셀 라인에 대한 패널 제3영역 센싱 처리를 정해진 순서에 따라 수행하고,
    상기 검출부는,
    상기 패널 제1영역에서의 상기 센싱 서브픽셀 라인 개수만큼의 센싱 서브픽셀 라인별 센싱값을 토대로 상기 패널 제1영역에서의 결함을 검출하는 패널 제1영역 결함 검출 처리와, 상기 패널 제2영역에서의 상기 센싱 서브픽셀 라인 개수만큼의 센싱 서브픽셀 라인별 센싱값을 토대로 상기 패널 제2영역에서의 결함을 검출하는 패널 제2영역 결함 검출 처리와, 상기 패널 제3영역에서의 상기 센싱 서브픽셀 라인 개수만큼의 센싱 서브픽셀 라인별 센싱값을 토대로 상기 패널 제3영역에서의 결함을 검출하는 패널 제3영역 결함 검출 처리를 수행하는 유기발광표시장치.
  7. 제6항에 있어서,
    상기 패널 제1영역 및 상기 패널 제2영역에서 모든 서브픽셀 라인에서 센싱 서브픽셀 라인이 차지하는 비율은 미리 설정된 특정 비율 이상이고 100% 이하이며,
    상기 패널 제3영역에서 모든 서브픽셀 라인에서 센싱 서브픽셀 라인이 차지하는 비율은 상기 특정비율 미만인 유기발광표시장치.
  8. 제6항에 있어서,
    상기 센싱부는,
    상기 패널 제1영역 센싱 처리 및 상기 패널 제2영역 센싱 처리 중 어느 하나를 먼저 수행하고 나머지는 나중에 수행하며,
    상기 패널 제3영역 센싱 처리를 마지막에 수행하는 유기발광표시장치.
  9. 제1항에 있어서,
    상기 센싱부는,
    패널 제1영역 내 상기 센싱 서브픽셀 라인 개수만큼의 센싱 서브픽셀 라인에 대한 패널 제1영역 센싱 처리와, 상기 패널 제1영역을 제외한 나머지 패널 제2영역 내 상기 센싱 서브픽셀 라인 개수만큼의 센싱 서브픽셀 라인에 대한 패널 제2영역 센싱 처리를 정해진 순서에 따라 수행하고,
    상기 검출부는,
    상기 패널 제1영역에서의 상기 센싱 서브픽셀 라인 개수만큼의 센싱 서브픽셀 라인별 센싱값을 토대로 상기 패널 제1영역에서의 결함을 검출하는 패널 제1영역 결함 검출 처리와, 상기 패널 제2영역에서의 상기 센싱 서브픽셀 라인 개수만큼의 센싱 서브픽셀 라인별 센싱값을 토대로 상기 패널 제2영역에서의 결함을 검출하는 패널 제2영역 결함 검출 처리를 수행하는 유기발광표시장치.
  10. 제9항에 있어서,
    상기 패널 제1영역에서 모든 서브픽셀 라인에서 센싱 서브픽셀 라인이 차지하는 비율은 미리 설정된 특정 비율 이상이고 100% 이하이며,
    상기 패널 제2영역에서 모든서브픽셀 라인에서 센싱 서브픽셀 라인이 차지하는 비율은 상기 특정비율 미만인 유기발광표시장치.
  11. 제9항에 있어서,
    상기 센싱부는,
    상기 패널 제1영역 센싱 처리를 먼저 수행하고, 상기 패널 제2영역 센싱 처리를 나중에 수행하는 유기발광표시장치.
  12. 제1항에 있어서,
    상기 센싱값을 토대로 해당 서브픽셀 내 구동 트랜지스터의 특성치를 파악하여 특성치 보상 처리를 수행하는 보상부를 더 포함하는 유기발광표시장치.
  13. 제1항에 있어서,
    상기 센싱부는 블랭크 타임 구간마다 상기 센싱 처리를 수행하는 유기발광표시장치.
  14. 제1항에 있어서,
    상기 표시패널에서의 데이터 라인을 구동하는 데이터 드라이버를 더 포함하되, 상기 데이터 드라이버는,
    상기 센싱 처리 이후의 프레임 구간에, 상기 구동 트랜지스터의 제2노드로 회복 영상 데이터 전압을 공급하고,
    상기 회복 영상 데이터 전압은,
    상기 센싱 처리 이전의 프레임 구간 동안 상기 구동 트랜지스터의 제2노드로 공급되던 영상 데이터 전압에 회복 전압을 가산한 전압인 유기발광표시장치.
  15. 유기발광다이오드와 상기 유기발광다이오드를 구동하기 위한 구동 트랜지스터를 포함하는 서브픽셀이 매트릭스 타입으로 배치된 표시패널과, 상기 표시패널의 상단 또는 하단에 연결된 데이터 드라이버를 포함하는 유기발광표시장치의 패널 결함 검출 방법에 있어서,
    상기 표시패널에서 미리 정해진 적어도 하나 이상의 일부 영역에서 미리 정해진 센싱 서브픽셀 라인 개수의 센싱 서브픽셀 라인 상의 서브픽셀에 대한 특성치를 센싱하여 센싱값을 출력하는 센싱 처리를 수행하는 센싱 처리 단계; 및
    상기 미리 정해진 센싱 서브픽셀 라인 개수만큼의 센싱 서브픽셀 라인별 센싱값을 토대로, 패널 결함을 검출하는 패널 결함 검출 단계를 포함하는 패널 결함 검출 방법.
  16. 제15항에 있어서,
    상기 미리 정해진 센싱 서브픽셀 라인 개수만큼의 센싱 서브픽셀 라인은, 패널 상단부 영역 또는 패널 하단부 영역 내 서브픽셀 라인인 패널 결함 검출 방법.
  17. 제16항에 있어서,
    상기 센싱 처리 단계는,
    상기 각 일부 영역에서 미리 정해진 센싱 서브픽셀 라인 개수만큼의 센싱 서브픽셀 라인 각각에 대한 센싱 처리를 순차적인 순서에 따라 수행하거나 랜덤 순서에 따라 수행하는 패널 결함 검출 방법.
KR1020150076709A 2015-05-29 2015-05-29 패널 결함 검출 방법 및 유기발광표시장치 KR102406975B1 (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1020150076709A KR102406975B1 (ko) 2015-05-29 2015-05-29 패널 결함 검출 방법 및 유기발광표시장치
US15/166,955 US10019950B2 (en) 2015-05-29 2016-05-27 Panel defect detection method and organic light-emitting display device using the same
CN201610365917.0A CN106205439B (zh) 2015-05-29 2016-05-27 面板缺陷检测方法和使用该方法的有机发光显示装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020150076709A KR102406975B1 (ko) 2015-05-29 2015-05-29 패널 결함 검출 방법 및 유기발광표시장치

Publications (2)

Publication Number Publication Date
KR20160141322A true KR20160141322A (ko) 2016-12-08
KR102406975B1 KR102406975B1 (ko) 2022-06-13

Family

ID=57399744

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020150076709A KR102406975B1 (ko) 2015-05-29 2015-05-29 패널 결함 검출 방법 및 유기발광표시장치

Country Status (3)

Country Link
US (1) US10019950B2 (ko)
KR (1) KR102406975B1 (ko)
CN (1) CN106205439B (ko)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20190010174A (ko) * 2017-07-21 2019-01-30 주식회사 실리콘웍스 표시장치, 센싱회로 및 소스드라이버집적회로
CN109308879A (zh) * 2017-07-27 2019-02-05 乐金显示有限公司 有机发光显示器和感测其劣化的方法

Families Citing this family (24)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102192522B1 (ko) * 2014-08-06 2020-12-18 엘지디스플레이 주식회사 유기 발광 표시 장치
KR102120467B1 (ko) * 2015-06-30 2020-06-09 엘지디스플레이 주식회사 선택적 센싱을 구동하는 타이밍 컨트롤러 및 이를 포함하는 유기발광표시장치
KR102469735B1 (ko) 2016-04-12 2022-11-23 삼성디스플레이 주식회사 표시 장치
KR102407410B1 (ko) * 2017-08-11 2022-06-10 엘지디스플레이 주식회사 유기 발광 표시 장치
US10909914B2 (en) 2017-10-12 2021-02-02 Innolux Corporation Display device and driving method thereof having a display area in a peripheral region
CN109658837A (zh) * 2017-10-12 2019-04-19 群创光电股份有限公司 半导体装置以及驱动半导体装置的方法
CN107833559B (zh) * 2017-12-08 2023-11-28 合肥京东方光电科技有限公司 像素驱动电路、有机发光显示面板及像素驱动方法
US10984691B2 (en) * 2018-03-29 2021-04-20 Solomon Systech (Shenzhen) Limited Panel defect detection method and a display driver apparatus incorporating the same
CN108281105B (zh) * 2018-03-30 2021-02-05 京东方科技集团股份有限公司 扫描信号调节方法、装置及显示装置
KR102565299B1 (ko) * 2018-05-04 2023-08-09 엘지디스플레이 주식회사 데이터 구동 회로, 디스플레이 패널 및 디스플레이 장치
KR102578708B1 (ko) 2018-09-03 2023-09-15 엘지디스플레이 주식회사 발광표시장치 및 이의 구동방법
CN110520922B (zh) * 2018-09-20 2021-08-24 京东方科技集团股份有限公司 显示驱动电路、方法、以及显示设备
CN109346006B (zh) * 2018-10-10 2021-06-08 固安翌光科技有限公司 一种oled屏体恒流源驱动电路
KR102589012B1 (ko) * 2018-11-06 2023-10-16 삼성디스플레이 주식회사 유기 발광 표시 장치의 센싱 동작 수행 방법, 및 유기 발광 표시 장치
CN110264957B (zh) * 2019-06-24 2021-01-26 京东方科技集团股份有限公司 一种像素电路的补偿方法、装置、显示设备
CN110264949B (zh) * 2019-06-26 2023-01-10 京东方科技集团股份有限公司 一种像素单元及其补偿方法和显示装置
CN110517631B (zh) * 2019-08-30 2021-05-18 成都辰显光电有限公司 像素驱动电路、显示面板和像素驱动电路的驱动方法
KR102660305B1 (ko) * 2019-12-11 2024-04-25 엘지디스플레이 주식회사 표시 장치
KR20210082601A (ko) * 2019-12-26 2021-07-06 엘지디스플레이 주식회사 유기 발광 다이오드 표시 장치
KR20210116791A (ko) * 2020-03-16 2021-09-28 삼성디스플레이 주식회사 표시장치 및 표시장치의 구동방법
CN111754500B (zh) * 2020-06-30 2023-06-27 中国科学院地质与地球物理研究所 一种岩石压裂缝网拓扑结构刻画系统
KR20220014197A (ko) * 2020-07-28 2022-02-04 엘지디스플레이 주식회사 전계 발광 표시장치
KR102648002B1 (ko) * 2020-11-13 2024-03-15 엘지디스플레이 주식회사 디스플레이 장치 및 구동 방법
CN116452580B (zh) * 2023-06-13 2023-09-01 山东古天电子科技有限公司 一种笔记本外观质量检测方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008216874A (ja) * 2007-03-07 2008-09-18 Hitachi Displays Ltd 有機ｅｌ表示装置
US20090174628A1 (en) * 2008-01-04 2009-07-09 Tpo Display Corp. OLED display, information device, and method for displaying an image in OLED display
KR20150052606A (ko) * 2013-11-06 2015-05-14 엘지디스플레이 주식회사 유기발광 표시장치와 그의 이동도 보상방법

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101319341B1 (ko) * 2008-08-26 2013-10-16 엘지디스플레이 주식회사 영상 표시 장치의 결함 보상 영역 생성 방법
KR101101070B1 (ko) * 2009-10-12 2011-12-30 삼성모바일디스플레이주식회사 유기전계발광 표시장치
US8488055B2 (en) * 2010-09-30 2013-07-16 Apple Inc. Flash synchronization using image sensor interface timing signal
KR101935588B1 (ko) * 2012-07-25 2019-01-07 삼성디스플레이 주식회사 표시 장치 및 그 구동 방법
KR20140015887A (ko) * 2012-07-26 2014-02-07 삼성디스플레이 주식회사 표시 장치의 안전 구동 시스템 및 표시 장치의 안전 구동 방법
KR102016391B1 (ko) * 2012-12-03 2019-08-30 엘지디스플레이 주식회사 유기 발광 표시 장치 및 그 구동방법

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008216874A (ja) * 2007-03-07 2008-09-18 Hitachi Displays Ltd 有機ｅｌ表示装置
US20090174628A1 (en) * 2008-01-04 2009-07-09 Tpo Display Corp. OLED display, information device, and method for displaying an image in OLED display
KR20150052606A (ko) * 2013-11-06 2015-05-14 엘지디스플레이 주식회사 유기발광 표시장치와 그의 이동도 보상방법

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20190010174A (ko) * 2017-07-21 2019-01-30 주식회사 실리콘웍스 표시장치, 센싱회로 및 소스드라이버집적회로
CN109308879A (zh) * 2017-07-27 2019-02-05 乐金显示有限公司 有机发光显示器和感测其劣化的方法

Also Published As

Publication number Publication date
CN106205439A (zh) 2016-12-07
US20160351095A1 (en) 2016-12-01
CN106205439B (zh) 2019-11-22
KR102406975B1 (ko) 2022-06-13
US10019950B2 (en) 2018-07-10

Similar Documents

Publication Publication Date Title
KR20160141322A (ko) 패널 결함 검출 방법 및 유기발광표시장치
CN107799040B (zh) 有机发光显示面板、有机发光显示装置及短路检测方法
US10896637B2 (en) Method of driving organic light emitting display device
EP3040970B1 (en) Display device
KR102537376B1 (ko) 게이트 구동 방법, 센싱 구동 방법, 게이트 드라이버 및 유기발광표시장치
KR20180025385A (ko) 데이터 드라이버, 유기발광표시장치 및 유기발광표시장치의 구동 방법
KR102510121B1 (ko) 유기발광표시장치, 데이터구동회로, 컨트롤러 및 구동방법
KR20170036569A (ko) 유기발광표시패널, 유기발광표시장치 및 그 구동방법
KR102320459B1 (ko) 슈퍼픽셀에서의 다중 센싱 방법 및 이를 적용하는 유기발광표시장치
KR102449681B1 (ko) 유기발광표시패널, 유기발광표시장치 및 그 구동 방법
KR102423045B1 (ko) 유기발광 표시장치 및 그 구동방법
KR102222195B1 (ko) 표시장치 및 게이트신호 센싱회로, 데이터 구동부
CN112017573B (zh) 显示装置、控制器、驱动电路和驱动方法
KR20200073419A (ko) 게이트 드라이버와 이를 포함한 유기발광다이오드 표시장치 및 그 구동방법
KR102572575B1 (ko) 유기발광표시장치 및 그 구동방법
KR20170006350A (ko) 유기발광표시장치
KR102561589B1 (ko) 게이트 구동 방법, 센싱 구동 방법, 게이트 드라이버 및 유기발광표시장치
KR102215935B1 (ko) 유기발광표시장치 및 그 구동방법
KR20170015596A (ko) 컨트롤러, 유기발광표시장치 및 그 구동방법
KR20120040867A (ko) 유기전계발광표시장치와 이의 구동방법
KR20170080364A (ko) 컨트롤러, 유기발광 표시장치 및 그 구동방법
KR20220084473A (ko) 데이터 구동 회로 및 디스플레이 장치
KR20170081048A (ko) 유기발광표시장치 및 유기발광표시장치의 구동 방법
KR102463830B1 (ko) 유기발광표시패널, 유기발광표시장치 및 그 구동방법
KR20160078692A (ko) 유기발광표시장치 및 그 구동방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right