KR20160136727A - 신호대 잡음비 및 랜덤 노이즈를 개선하는 이미지 센서 및 이를 포함하는 이미지 처리 시스템 - Google Patents

신호대 잡음비 및 랜덤 노이즈를 개선하는 이미지 센서 및 이를 포함하는 이미지 처리 시스템 Download PDF

Info

Publication number
KR20160136727A
KR20160136727A KR1020150070652A KR20150070652A KR20160136727A KR 20160136727 A KR20160136727 A KR 20160136727A KR 1020150070652 A KR1020150070652 A KR 1020150070652A KR 20150070652 A KR20150070652 A KR 20150070652A KR 20160136727 A KR20160136727 A KR 20160136727A
Authority
KR
South Korea
Prior art keywords
sub
pixel
signal
pixels
photodiode
Prior art date
Application number
KR1020150070652A
Other languages
English (en)
Other versions
KR102382183B1 (ko
Inventor
임무섭
김승식
서성영
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020150070652A priority Critical patent/KR102382183B1/ko
Priority to US15/156,634 priority patent/US10154214B2/en
Priority to TW105115407A priority patent/TWI757235B/zh
Publication of KR20160136727A publication Critical patent/KR20160136727A/ko
Application granted granted Critical
Publication of KR102382183B1 publication Critical patent/KR102382183B1/ko

Links

Images

Classifications

    • H04N5/3745—
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/76—Addressed sensors, e.g. MOS or CMOS sensors
    • H04N25/77—Pixel circuitry, e.g. memories, A/D converters, pixel amplifiers, shared circuits or shared components
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/60—Noise processing, e.g. detecting, correcting, reducing or removing noise
    • H04N25/618—Noise processing, e.g. detecting, correcting, reducing or removing noise for random or high-frequency noise
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/76—Addressed sensors, e.g. MOS or CMOS sensors
    • H04N25/78—Readout circuits for addressed sensors, e.g. output amplifiers or A/D converters
    • H04N5/374—
    • H04N5/37455—
    • H04N5/378—
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/40—Extracting pixel data from image sensors by controlling scanning circuits, e.g. by modifying the number of pixels sampled or to be sampled
    • H04N25/46—Extracting pixel data from image sensors by controlling scanning circuits, e.g. by modifying the number of pixels sampled or to be sampled by combining or binning pixels

Landscapes

  • Engineering & Computer Science (AREA)
  • Multimedia (AREA)
  • Signal Processing (AREA)
  • Transforming Light Signals Into Electric Signals (AREA)
  • Solid State Image Pick-Up Elements (AREA)

Abstract

신호대 잡음비 및 랜덤 노이즈를 개선하는 이미지 센서 및 이를 포함하는 이미지 처리 시스템이 개시된다. 본 발명에 따른 이미지 센서는 각각이 제1 내지 제m(2 이상의 정수) 칼럼 라인들 중 해당 칼럼 라인에 연결되어, 픽셀 신호를 출력하는 제1 내지 제m 픽셀을 포함하는 픽셀 어레이, 각각이 제1 내지 제m 칼럼 라인들 중 대응하는 픽셀 신호를 수신하고, 수신한 픽셀 신호를 램프 신호와 비교하여, 상기 픽셀 신호를 디지털 픽셀 신호로 변환하는 제1 내지 제m 아날로그-디지털 변환기들을 포함하며, 상기 제1 내지 제m 픽셀 각각은 복수(2 이상)의 서브 픽셀들을 포함하고, 동일한 픽셀에 속하는 복수의 서브 픽셀들은 동시에 선택되어, 상기 복수의 서브 픽셀들로부터 출력되는 아날로그 신호의 에버리징 신호가 상기 제1 내지 제m 아날로그-디지털 변환기 중 해당 아날로그-디지털 변환기로 입력된다.

Description

신호대 잡음비 및 랜덤 노이즈를 개선하는 이미지 센서 및 이를 포함하는 이미지 처리 시스템{Image Sensor For Improving Signal-to-Noise Ratio and Random Noise, and Image Processing System Including The Same}
본 발명의 개념에 따른 실시예는 이미지 센서에 관한 것으로, 보다 상세하게는 신호대 잡음비 및 랜덤 노이즈를 개선할 수 있는 이미지 센서 및 이를 포함하는 이미지 처리 시스템에 관한 것이다.
CMOS 이미지 센서는 상보형 금속산화반도체(Complementary Metal-Oxide Semiconductor, CMOS)를 이용한 고체 촬상 소자이다. CMOS 이미지 센서는 고전압 아날로그 회로를 가지는 CCD 이미지 센서와 비교해 제조 단가가 낮고 소자의 크기가 작아서 소비 전력이 적다는 장점이 있다. 또한, 개발 초기보다 CMOS 이미지 센서의 성능이 향상되어 스마트 폰, 디지털 카메라 등의 휴대용 기기를 비롯한 전자 시스템에 주로 CMOS 이미지 센서가 탑재되고 있다.
CMOS 이미지 센서로부터 발생되는 이미지의 품질은 CMOS 이미지 센서의 신호대 잡음비(SNR: signal to noise ratio) 및 랜덤 노이즈(Random noise)의 영향을 받는다.
본 발명이 이루고자 하는 기술적인 과제는 이미지 센서의 신호대 잡음비 및 랜덤 노이즈를 개선하여 이미지의 품질을 높일 수 있는 이미지 센서 및 이를 포함하는 이미지 처리 시스템을 제공하는 것이다.
상기 기술적 과제를 달성하기 위한 본 발명의 일 실시예에 따르면, 각각이 제1 내지 제m(2이상의 정수) 칼럼 라인들 중 해당 칼럼 라인에 연결되어, 픽셀 신호(PS1~PSm)를 출력하는 제1 내지 제m 픽셀을 포함하는 픽셀 어레이; 및 각각이 제1 내지 제m 칼럼 라인들 중 대응하는 픽셀 신호(PS1~PSm)를 수신하고, 수신한 픽셀 신호를 램프 신호와 비교하여, 상기 픽셀 신호를 디지털 픽셀 신호로 변환하는 제1 내지 제m 아날로그-디지털 변환기들을 포함하는 이미지 센서가 제공된다.
상기 제1 내지 제m 픽셀 각각은 복수(2이상)의 서브 픽셀들을 포함하고, 동일한 픽셀에 속하는 복수의 서브 픽셀들은 동시에 선택되어, 상기 복수의 서브 픽셀들로부터 출력되는 아날로그 신호의 에버리징 신호가 상기 제1 내지 제m 아날로그-디지털 변환기 중 해당 아날로그-디지털 변환기로 입력된다.
실시예에 따라, 상기 복수의 서브 픽셀들은 칼럼 방향으로 배열된 제1 및 제2 서브 픽셀들을 포함한다.
실시예에 따라, 상기 제1 내지 제2 서브 픽셀들 각각은 하나의 마이크로 렌즈를 통과한 입사광의 세기에 따른 광전하를 축적하는 포토 다이오드; 및 상기 포토 다이오드(PD1)에 의해 생성된 광전하를 전기 신호로 변환하여 출력하기 위한 적어도 하나의 트랜지스터를 포함한다.
실시예에 따라, 상기 적어도 하나의 트랜지스터는 전송 제어 신호에 응답하여 상기 포토 다이오드(PD1)에 의해 생성된 광전하를 플로팅 디퓨전 노드로 전송하는 전송 트랜지스터; 및 선택 제어 신호에 응답하여 상기 전기 신호를 해당 칼럼 라인으로 출력하는 선택 트랜지스터를 포함하며, 상기 제1 내지 제2 서브 픽셀의 상기 선택 제어 신호는 동일한 타이밍을 가진다.
실시예에 따라, 상기 복수의 서브 픽셀들은 상기 칼럼 방향으로 배열된 제3 및 제4 서브 픽셀들을 더 포함한다.
실시예에 따라, 상기 제1 칼럼 라인은 제1 및 제2 서브 칼럼 라인을 포함하고, 상기 제1 및 제2 서브 픽셀들은 동시에 제1 및 제2 서브 픽셀 신호들을 상기 제1 서브 칼럼 라인으로 출력하고, 상기 제3 및 제4 서브 픽셀들은 동시에 제3 및 제4 서브 픽셀 신호들을 상기 제2 서브 칼럼 라인으로 출력한다.
실시예에 따라, 상기 이미지 센서는 상기 제1 서브 칼럼 라인 및 상기 제2 서브 칼럼 라인 사이에 연결되는 스위치를 더 포함한다.
상기 기술적 과제를 달성하기 위한 본 발명의 다른 실시예에 따르면, 각각이 제1 내지 제m(2이상의 정수) 칼럼 라인들 중 해당 칼럼 라인에 연결되며, 제1 내지 제m 픽셀 신호(PS1~PSm)를 출력하는 제1 내지 제m 픽셀들을 포함하는 이미지 센서; 상기 이미지 센서를 제어하는 프로세서; 및 상기 이미지 센서로부터 출력되는 신호에 기초하여 이미지 데이터를 디스플레이하는 디스플레이 유닛을 포함하는 이미지 처리 시스템이 제공된다.
상기 제1 내지 제m 픽셀 각각은 복수(2이상)의 서브 픽셀들을 포함하고, 동일한 픽셀에 속하는 복수의 서브 픽셀들은 동시에 선택되어, 상기 복수의 서브 픽셀들로부터 동시에 출력되는 아날로그 신호들이 하나의 아날로그-디지털 변환기로 입력된다.
상기 기술적 과제를 달성하기 위한 본 발명의 또 다른 실시예에 따르면, 각각이 제1 내지 제m(2이상의 정수) 칼럼 라인들 중 해당 칼럼 라인에 연결되어, 픽셀 신호(PS1~PSm)를 출력하는 제1 내지 제m 픽셀을 포함하는 픽셀 어레이; 및 각각이 제1 내지 제m 칼럼 라인들 중 대응하는 픽셀 신호(PS1~PSm)를 수신하고, 수신한 픽셀 신호를 램프 신호와 비교하여, 상기 픽셀 신호를 디지털 픽셀 신호로 변환하는 제1 내지 제m 아날로그-디지털 변환기들을 포함하며, 상기 제1 내지 제m 픽셀 각각은 제1 및 제2 서브 픽셀들을 포함하고, 동일한 픽셀에 속하는 상기 제1 및 제2 서브 픽셀들 각각은 하나의 마이크로 렌즈를 통과한 입사광의 세기에 따른 광전하를 축적하는 포토 다이오드; 및 상기 포토 다이오드에 의해 생성된 광전하를 전기 신호로 변환하여, 상기 제1 내지 제m 아날로그-디지털 변환기 중 해당 아날로그-디지털 변환기의 입력 신호로서 동시에 출력하는 적어도 하나의 트랜지스터를 포함하는 이미지 센서가 제공된다.
본 발명의 실시예에 따른 이미지 센서에 의하면, 각 픽셀의 포토 다이오드(들)에 최대 저장 가능한 전하 수인 최대 우물 용량(FWC)과, 변환 이득을 동시에 증가시키는 효과를 얻을 수 있다. 따라서, 이미지 센서의 랜덤 노이즈는 줄고, 신호대 잡음비(SNR)는 증가됨으로써, 궁극적으로 이미지 신호의 품질을 향상시킬 수 있다.
도 1은 본 발명의 실시예에 따른 이미지 센서를 포함하는 이미지 처리 시스템을 나타내는 블록도이다.
도 2는 도 1에 도시된 이미지 센서를 보다 구체적으로 나타내기 위한 도면이다.
도 3a 내지 도 3c 각각은 도 2에 도시된 픽셀의 실시예를 개략적으로 도시한 도면이다.
도 4는 도 3a에 도시된 픽셀의 일 실시예를 나타내는 회로도이다.
도 5는 본 발명의 일 실시예에 따른 이미지 센서의 노말 모드에서의 동작을 설명하기 위한 도면이다.
도 5는 도 3b에 도시된 픽셀의 일 실시예를 나타내는 회로도이다.
도 6은 도 3c에 도시된 픽셀의 일 실시예를 나타내는 회로도이다.
도 7a 내지 도 7c는 각각 도 2에 도시된 픽셀 어레이의 일 실시예를 나타낸 도면이다.
도 8은 도 7a 내지 도 7c에 도시된 제1 픽셀의 단면의 일 실시예를 나타내는 도면이다.
도 9는 도 1에 도시된 이미지 센서를 포함하는 전자 시스템 및 인터페이스를 나타낸다.
도 10은 도 1에 도시된 이미지 센서를 포함하는 이미지 처리 시스템의 블록도를 나타낸다.
본 명세서 또는 출원에 개시되어 있는 본 발명의 실시 예들에 대해서 특정한 구조적 내지 기능적 설명들은 단지 본 발명에 따른 실시 예를 설명하기 위한 목적으로 예시된 것으로, 본 발명에 따른 실시 예들은 다양한 형태로 실시될 수 있으며 본 명세서 또는 출원에 설명된 실시예들에 한정되는 것으로 해석되어서는 아니 된다.
본 발명에 따른 실시예는 다양한 변경을 가할 수 있고 여러가지 형태를 가질 수 있으므로 특정실시 예들을 도면에 예시하고 본 명세서 또는 출원에 상세하게 설명하고자 한다. 그러나, 이는 본 발명의 개념에 따른 실시 예를 특정한 개시 형태에 대해 한정하려는 것이 아니며, 본 발명의 사상 및 기술 범위에 포함되는 모든 변경, 균등물 내지 대체물을 포함하는 것으로 이해되어야 한다.
제1 및/또는 제2 등의 용어는 다양한 구성 요소들을 설명하는데 사용될 수 있지만, 상기 구성 요소들은 상기 용어들에 의해 한정되어서는 안된다. 상기 용어들은 하나의 구성 요소를 다른 구성 요소로부터 구별하는 목적으로만, 예컨대 본 발명의 개념에 따른 권리 범위로부터 이탈되지 않은 채, 제1 구성요소는 제2 구성요소로 명명될 수 있고, 유사하게 제2 구성요소는 제1 구성요소로도 명명될 수 있다.
어떤 구성요소가 다른 구성요소에 "연결되어" 있다거나 "접속되어" 있다고 언급된 때에는, 그 다른 구성요소에 직접적으로 연결되어 있거나 또는 접속되어 있을수도 있지만, 중간에 다른 구성요소가 존재할 수도 있다고 이해되어야 할 것이다. 반면에, 어떤 구성요소가 다른 구성요소에 "직접 연결되어" 있다거나 "직접 접속되어" 있다고 언급된 때에는, 중간에 다른 구성요소가 존재하지 않는 것으로 이해되어야 할 것이다. 구성요소들 간의 관계를 설명하는 다른 표현들, 즉 "~사이에"와 "바로 ~사이에" 또는 "~에 이웃하는"과 "~에 직접 이웃하는" 등도 마찬가지로 해석되어야 한다.
본 명세서에서 사용한 용어는 단지 특정한 실시예를 설명하기 위해 사용된 것으로, 본 발명을 한정하려는 의도가 아니다. 단수의 표현은 문맥상 명백하게 다르게 뜻하지 않는 한, 복수의 표현을 포함한다. 본 명세서에서, "포함하다" 또는 "가지다" 등의 용어는 설시된 특징, 숫자, 단계, 동작, 구성요소, 부분품 또는 이들을 조합한 것이 존재함을 지정하려는 것이지, 하나 또는 그 이상의 다른 특징들이나 숫자, 단계, 동작, 구성요소, 부분품 또는 이들을 조합한 것들의 존재 또는 부가가능성을 미리 배제하지 않는 것으로 이해되어야 한다.
다르게 정의되지 않는 한, 기술적이거나 과학적인 용어를 포함해서 여기서 사용되는 모든 용어들은 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자에 의해 일반적으로 이해되는 것과 동일한 의미를 가지고 있다. 일반적으로 사용되는 사전에 정의되어 있는 것과 같은 용어들은 관련 기술의 문맥상 가지는 의미와 일치하는 의미를 가지는 것으로 해석되어야 하며, 본 명세서에서 명백하게 정의하지 않는 한, 이상적이거나 과도하게 형식적인 의미로 해석되지 않는다.
이하, 첨부한 도면을 참조하여 본 발명의 바람직한 실시 예를 설명함으로써, 본 발명을 상세히 설명한다. 각 도면에 제시된 동일한 참조부호는 동일한 부재를 나타낸다.
도 1은 본 발명의 실시예에 따른 이미지 센서를 포함하는 이미지 처리 시스템을 나타내는 블록도이다.
도 1을 참조하면, 본 발명의 실시예에 따른 이미지 처리 시스템(Image Process system, 10)은 이미지 센서(Image sensor, 100), 이미지 프로세서(DSP, 200), 디스플레이 유닛(Display Unit, 300) 및 렌즈(500)를 포함할 수 있다.
이미지 센서(100)는 픽셀 어레이(pixel array, 110), 로우 드라이버(row driver, 120), 리드아웃 블록(130), 아날로그 디지털 컨버터(Analog Digital Converter; 이하 ADC) 블록(140), 칼럼 드라이버(column driver, 150), 램프 신호 발생기(ramp signal generator, 160), 타이밍 제네레이터(timing generator, 170), 제어 레지스터 블록(control Register Block, 180) 및 버퍼(Buffer, 190)를 포함할 수 있다.
이미지 센서(100)는 이미지 프로세서(200)의 제어에 의해 렌즈(500)를 통해 촬상된 대상물(object, 400)을 센싱하고, 이미지 프로세서(DSP, 200)는 이미지 센서(100)에 의해 센싱되어 출력된 이미지를 디스플레이 유닛(300)에 출력할 수 있다. 이때, 디스플레이 유닛(300)은 영상을 출력할 수 있는 모든 장치를 포함한다. 예컨대, 디스플레이 유닛(300)은 컴퓨터, 휴대폰, 또는 카메라가 구비된 전자 장치 등으로 구현될 수 있다.
이때, 이미지 프로세서(DSP, 200)는 카메라 컨트롤(210), 이미지 신호 프로세서(220) 및 PC I/F(230)를 포함할 수 있다. 카메라 컨트롤(210)은 제어 레지스터 블록(180)을 제어한다. 이때, 카메라 컨트롤(210)은 I2C(Inter-Integrated Circuit)를 이용하여 이미지 센서(100), 즉, 제어 레지스터 블록(180)을 제어할 수 있으나, 본 발명의 범위가 이에 한정되는 것은 아니다.
이미지 신호 프로세서(Image Signal Processor; 이하 ISP, 220)는 버퍼(190)의 출력 신호인 이미지 데이터를 입력받아 사람이 보기 좋도록 가공/처리하여 가공/처리된 이미지를 PC I/F(230)를 통해 디스플레이 유닛(300)으로 출력한다.
ISP(220)는 도 1에서는 DSP(200) 내부에 위치하는 것으로 도시하였으나, 이는 당업자에 의해 설계 변경이 가능하다. 예컨대, ISP(220)는 이미지 센서(100) 내부에 위치할 수도 있다.
픽셀 어레이(110)는 각각이 광전 변환 소자, 예컨대 포토(photo) 다이오드 또는 핀드 포토 다이오드(pinned photo diode) 등을 포함하는 복수의 픽셀들(도 2의 115)을 포함한다. 각 픽셀(115)은 광전 변환 소자를 이용하여 빛을 감지하고, 이를 전기적 신호로 변환하여 영상 신호를 생성한다.
타이밍 제네레이터(170)는 로우 드라이버(120), 램프 신호 발생기(160) 및 칼럼 드라이버(150) 각각에 제어 신호 또는 클럭 신호를 출력하여 로우 드라이버(120), 램프 신호 발생기(160) 및 칼럼 드라이버(150)의 동작 또는 타이밍을 제어할 수 있으며, 제어 레지스터 블록(180)은 DSP(200)로부터 수신한 제어 신호 또는 클럭 신호를 타이밍 제네레이터(170)에 제공할 수 있다.
로우 드라이버(120)는 픽셀 어레이(110)를 행(row) 단위로 구동한다. 예컨대, 로우 드라이버(120)는 픽셀 어레이(110)을 구성하는 각 픽셀(115)을 제어하기 위한 제어 신호(도 2의 RCS1~RCSn)를 생성할 수 있다. 픽셀 어레이(110)는 로우 드라이버(120)의 제어 신호(RCS1~RCSn)에 의해 선택되는 행(row)으로부터 픽셀 신호(도 2의 PS1~PSm)를 ADC 블록(140)으로 출력한다. 픽셀 신호(도 2의 PS1~PSm)는 아날로그 신호이다.
ADC 블록(140)은 램프 신호 발생기(160)로부터 제공된 램프 신호(도 2의 Ramp)를 이용하여 픽셀 어레이(110)로부터 출력되는 픽셀 신호(도 2의 PS1~PSm)를 디지털 픽셀 신호(도 2의 DP1~DPm)로 변환하여 버퍼(190)로 출력한다.
칼럼 드라이버(150)는 타이밍 제네레이터(170)의 제어에 따라 ADC 블록(140), 및 버퍼(190)의 동작을 제어할 수 있다. 즉, 칼럼 드라이버(150)는 픽셀 어레이(110)의 각 칼럼 별 픽셀 신호의 출력 여부, 디지털 픽셀 신호의 생성 및 출력 타이밍을 제어할 수 있다.
버퍼(190)는 ADC 블록(140)으로부터 출력된 디지털 픽셀 신호(도 2의 DP1~DPm)를 임시 저장한 후 센싱하고 증폭하여 출력한다.
도 2는 도 1에 도시된 이미지 센서를 보다 구체적으로 나타내기 위한 도면이다.
도 1 내지 도 2를 참조하면, 도 2의 이미지 센서(100a)는 도 1에 도시된 이미지 센서(100)의 동작 방법을 설명하기 위해 이미지 센서(100)의 일부를 나타낸 것이다.
이미지 센서(100a)는 픽셀 어레이(110), 로우 드라이버(120), ADC 블록(140), 칼럼 드라이버(150), 램프 신호 생성기(160) 및 버퍼(190)를 포함한다.
픽셀 어레이(110)는 각각 복수의 로우(row) 라인들 및 복수의 칼럼(column) 라인들(COL1~COLm)과 접속되는 복수의 픽셀들(P11~Pnm;115)을 포함할 수 있다.
복수의 픽셀들(115)은 로우 드라이버(120)로부터 로우 제어 신호(RCS1~RCSn)에 따라 순차적으로 활성화되어 각 칼럼 라인(COL1~COLm)으로 출력 신호(PS1~PSm)를 출력할 수 있다.
도 2에는 도시되지 않지만, 각 칼럼 라인(COL1~COLm)은 해당 칼럼 라인에 연결되어 해당 칼럼 라인에 소정의 전류가 흐르도록 하는 전류원(예컨대, 도 4 내지 도 6의 IS1, IS2)에 연결될 수 있다.
ADC 블록(140)은 제1 내지 제m ADC 유닛(142-1~142-m)을 포함할 수 있다.
제1 내지 제m ADC 유닛(142-1~142-m)은 각각 제1 내지 제m 칼럼 라인(COL1~COLm) 중 해당 칼럼 라인에 연결된다.
제1 내지 제m ADC 유닛(142-1~142-m) 각각은 램프 신호 발생기(160)로부터 수신되는 램프 신호(RAMP)와 제1 내지 제m 픽셀 신호(PS1~PSm) 중 해당 픽셀 신호를 수신하고, 램프 신호(RAMP)를 이용하여 해당 픽셀 신호를 디지털 픽셀 신호(DP1~DPm)로 변환할 수 있다.
예를 들어, 제1 내지 제m ADC 유닛(142-1~142-m) 각각은 램프 신호(RAMP)를 해당 픽셀 신호(PS)와 비교하여 비교 결과에 따라 비교 신호(미도시)를 생성하고, 비교 신호를 카운팅하여 디지털 픽셀 신호(DP1~DPm)를 발생할 수 있다. 디지털 픽셀 신호(DP1~DPm)는 버퍼(190)에 저장될 수 있다.
버퍼(190)는 제1 내지 제m ADC 유닛(142-1~142-m) 각각에 연결되는 제1 내지 제m 메모리(192-1~192-m) 및 센스 앰프(194)를 포함할 수 있다.
제1 내지 제m 메모리(192-1~192-m)는 디지털 픽셀 신호를 임시 저장한 후 칼럼 드라이버(150)의 제어에 따라 순차적으로 센스 앰프(194)로 출력할 수 있다. 센스 앰프(194)는 상기 디지털 픽셀 신호를 센싱하고 증폭해 ISP(220)로 출력할 수 있다.
ISP(220)는 상기 디지털 픽셀 신호를 처리할 수 있다.
복수의 픽셀들(115) 중 대표적인 하나의 개략적인 실시예가 도 3a 내지 3c에 도시되어 있다.
도 3a를 참조하면, 하나의 픽셀은 복수의 서브 픽셀 신호를 생성하는 복수의 서브 픽셀들(121-1, 121-2)을 포함할 수 있다.
도 3a의 실시예에서는 하나의 픽셀(115-1)은 수직 방향(예컨대, 칼럼 방향)으로 배열된 두 개의 서브 픽셀(121-1, 121-2)을 포함하고, 도 3b의 실시예서는, 하나의 픽셀(115-2)은 수평 방향(예컨대, 로우 방향)으로 배열된 두 개의 서브 픽셀(121-1, 121-3)을 포함하며, 도 3c의 실시예에서는 하나의 픽셀(115-3)은 수직 및 수평 방향으로 배열된 4개의 서브 픽셀들(121-1, 121-2, 121-3, 121-4)을 포함한다.
하나의 픽셀에 속하는 복수의 서브 픽셀들은 동시에 선택될 수 있다. 이에 따라 복수의 서브 픽셀들은 동시에 서브 픽셀 신호들을 출력할 수 있다. 상기 복수의 서브 픽셀들로부터 출력되는 서브 픽셀 신호들은 에버리징되어 하나의 아날로그-디지털 변환기로 입력된다.
도 4는 도 3a에 도시된 픽셀의 일 실시예를 나타내는 회로도이다.
도 3a 및 도 4를 참조하면, 픽셀(115-1)은 제1 서브 픽셀(121-1) 및 제2 서브 픽셀(121-2)를 포함한다. 도 2에 도시된 복수의 픽셀들 각각은 회로적인 측면에서 도 4의 픽셀(115-1)과 동일한 구성과 동작을 가질 수 있으므로, 설명의 편의를 위하여, 도 4에서는 하나의 픽셀(도 2의 P11)만을 도시한다.
제1 서브 픽셀(121-1)은 제1 포토 다이오드(PD1), 제1 전송 트랜지스터(TX1), 제1 플로팅 디퓨젼 노드(FD1), 제1 드라이브 트랜지스터(DX1) 및 제1 선택 트랜지스터(SX1)를 포함할 수 있다.
제2 서브 픽셀(121-2)은 제2 포토 다이오드(PD2), 제2 전송 트랜지스터(TX2), 제2 플로팅 디퓨젼 노드(FD2), 제2 드라이브 트랜지스터(DX2) 및 제2 선택 트랜지스터(SX2)를 포함할 수 있다.
제1 포토 다이오드(PD1) 및 제2 포토 다이오드(PD2)는 광전 변환 소자의 예시로서, 포토트랜지스터(photo transistor), 포토 게이트(photo gate), 핀드 포토다이오드(pinned photo diode(PPD)) 및 이들의 조합 중 적어도 하나를 포함할 수 있다.
제1 및 제2 전송 제어 신호(TG1, TG2)와 제1 및 제2 선택 제어 신호(SEL1, SEL2)는 로우 드라이버(160)로부터 출력되는 제어 신호들이고, 픽셀 어레이(110)의 동일한 로우에 속한 픽셀들(예컨대, P11~P1m)은 동일한 타이밍의 제1 및 제2 전송 제어 신호(TG1, TG2)와 동일한 타이밍의 제1 및 제2 선택 제어 신호(SEL1, SEL2)를 수신할 수 있다.
제1 서브 픽셀(121-1)의 동작을 살펴보면, 제1 포토 다이오드(PD1)는 대상물(350)로부터 입사되는 광의 세기에 따른 광전하를 생성한다.
제1 포토 다이오드(PD1)의 일측단은 제1 전송 트랜지스터(TX1)와 접속되고, 타측단은 접지 전압(VSS)에 접속될 수 있다. 접지 전압(VSS)은 예컨대, 0V 일 수 있다.
제1 전송 트랜지스터(TX1)는 제1 포토 다이오드(PD1)에 의해 생성된 광전하를 제1 전송 제어 신호(TG1)에 응답하여 제1 플로팅 디퓨젼 노드(FD1)로 전송할 수 있다.
제1 드라이브 트랜지스터(DX1)는 제1 플로팅 디퓨젼 노드(FD1)에 축적된 광전하에 따른 전위에 따라 제1 선택 트랜지스터(SX1)로 상기 광전하를 증폭하여 전송할 수 있다.
제1 선택 트랜지스터(SX1)는 드레인 단자가 상기 제1 드라이브 트랜지스터(DX1)의 소스 단자에 연결되고, 제1 선택 제어 신호(SEL1)에 따라 픽셀(115-1)에 연결된 칼럼 라인(COL1)으로 제1 서브 픽셀 신호(PS1-1)를 출력할 수 있다.
제1 서브 픽셀(121-1)은 리셋 제어 신호(미도시)에 따라 제1 플로팅 디퓨젼 노드(FD1)를 전원 전압(VDD)으로 리셋하기 위한 제1 리셋 트랜지스터(미도시)를 더 포함할 수 있다. 전원 전압(VDD)은 픽셀 어레이(110)의 구동 전압을 의미하며, 예컨대 2V에서 5V의 범위를 가질 수 있다.
제2 서브 픽셀(121-2)의 구성 및 동작은 제1 서브 픽셀(121-1)의 구성 및 동작과 유사하다. 제2 서브 픽셀(121-2)의 동작을 살펴보면, 제2 포토 다이오드(PD2)는 대상물(350)로부터 입사되는 광의 세기에 따른 광전하를 생성한다.
제2 포토 다이오드(PD2)의 일측단은 제2 전송 트랜지스터(TX2)와 접속되고, 타측단은 접지 전압(VSS)에 접속될 수 있다.
제2 전송 트랜지스터(TX2)는 제2 포토 다이오드(PD2)에 의해 생성된 광전하를 제2 전송 제어 신호(TG2)에 응답하여 제2 플로팅 디퓨젼 노드(FD2)로 전송할 수 있다.
제2 드라이브 트랜지스터(DX2)는 제2 플로팅 디퓨젼 노드(FD2)에 축적된 광전하에 따른 전위에 따라 제2 선택 트랜지스터(SX2)로 상기 광전하를 증폭하여 전송할 수 있다.
제2 선택 트랜지스터(SX2)는 드레인 단자가 상기 제2 드라이브 트랜지스터(DX2)의 소스 단자에 연결되고, 제2 선택 제어 신호(SEL2)에 따라 픽셀(115-1)에 연결된 칼럼 라인(COL1)으로 제2 서브 픽셀 신호(PS1-2)를 출력할 수 있다.
제2 서브 픽셀(121-1)은 리셋 제어 신호(미도시)에 따라 제2 플로팅 디퓨젼 노드(FD2)를 전원 전압(VDD)으로 리셋하기 위한 제2 리셋 트랜지스터(미도시)를 더 포함할 수 있다.
픽셀(115-1)의 동작을 타이밍적으로 살펴보면, 제1 및 제2 플로팅 디퓨젼 노드(FD1, FD2)가 리셋된 후, 제1 및 제2 서브 픽셀(121-1) 및 제2 서브 픽셀(121-2)로부터 리셋 상태에 대응하는 리셋 신호가 동시에 컬럼 라인(COL1)으로 출력될 수 있다.
이후, 제1 전송 트랜지스터(TX1)는 제1 포토 다이오드(PD1)에 축적된 광전하를 제1 플로팅 디퓨젼 노드(FD1)로 전송하고, 제1 드라이브 트랜지스터(DX1)와 제1 선택 트랜지스터(SX1)의 동작에 의해 제1 포토 다이오드(PD1)의 광전하에 대응하는 제1 서브 픽셀 신호(PS1-1)가 컬럼 라인(COL1)으로 출력된다.
한편, 제2 전송 트랜지스터(TX2)는 제2 포토 다이오드(PD2)에 축적된 광전하를 플로팅 디퓨젼 노드(FD2)로 전송하고, 제2 드라이브 트랜지스터(DX2)와 제2 선택 트랜지스터(SX2)의 동작에 의해 제2 포토 다이오드(PD2)의 광전하에 대응하는 제2 서브 픽셀 신호(PS1-2)가 제1 서브 픽셀 신호(PS1-1)와 동시에 컬럼 라인(COL1)으로 출력된다.
따라서, 제1 서브 픽셀 신호(PS1-1)와 제2 서브 픽셀 신호(PS1-2)의 에버리징(voltage averaging) 신호(PS1)가 제1 ADC(142-1)로 입력되어 디지털 신호로 변환된다. 실시예에 따라, 제1 서브 픽셀 신호(PS1-1)와 제2 서브 픽셀 신호(PS1-2)는 각각 아날로그 전압 신호일 수 있다. 따라서, 제1 ADC(142-1)의 입력 신호(PS1)는 제1 서브 픽셀 신호(PS1-1)의 전압 레벨과 제2 서브 픽셀 신호(PS1-2)의 전압 레벨의 평균 전압 레벨을 가질 수 있다.
도 4의 실시예에 따르면, 하나의 픽셀을 각각이 포토 다이오드(PD1 또는 PD2) 및 플로팅 디퓨젼 노드(FD1 또는 FD2)를 갖는 복수의 서브 픽셀들로 구성함으로써, 최대 우물 용량(full well capacity;FWC)을 높일 수 있다.
최대 우물 용량은 단위 픽셀의 포토 다이오드(들)에 최대 저장 가능한 전하 수를 의미할 수 있다.
또한, 도 4의 실시예에 따르면, 제1 서브 픽셀(121-1)의 제1 플로팅 디퓨젼 노드(FD1)에 저장된 광전하를 제1 드라이브 트랜지스터(DX1)와 제1 선택 트랜지스터(SX1)를 통해 출력하고, 제2 서브 픽셀(121-2)의 제2 플로팅 디퓨젼 노드(FD2) 에 저장된 광전하를 제2 드라이브 트랜지스터(DX2)와 제2 선택 트랜지스터(SX2)를 통해 출력한다. 따라서, 제1 및 제2 포토 다이오드(PD1, PD2)에 의해 생성된 광전하를 각각 ADC의 입력 신호로 변환하므로, 변환 이득을 증가시키는 효과를 얻을 수 있다.
포토다이오드에 의해 생성된 광전하를 ADC의 입력 신호로 변환할 때 중요한 파라미터는 변환 이득(CG: conversion gain)이다.
변환 이득이 클수록 랜덤 노이즈(random noise)가 줄어들기 때문에 이미지 신호의 품질 면에서 유리하다. 한편, 신호대 잡음비(SNR)을 높이기 위해서는 상술한 최대 우물 용량(FWC)이 증가될 필요가 있다. 따라서, 변환 이득(CG)와 최대 우물 용량(FWC)을 모두 증가시키면 신호의 품질을 향상시킬 수 있다.
변환 이득(CG)와 최대 우물 용량(FWC)을 모두 증가시키면 최대 우물 용량(FWC)과 변환 이득(CG)을 곱한 값에 의해 결정되는 ADC의 입력 신호가 따라서 증가한다.
한편, ADC의 입력 신호의 범위는 ADC에 제공되는 전원 전압(VDD)에 의해 제한된다. 이와 같이, ADC의 입력 신호의 범위가 제한되는 경우에는 최대 우물 용량(FWC)과 변환 이득(CG)을 동시에 증가시키기는 어려우며, 최대 우물 용량(FWC)을 증가시키면 변환 이득(CG)을 줄여야 하거나, 변환 이득(CG)을 증가시키면 최대 우물 용량(FWC)을 줄여야 하는 트레이드오프 관계가 발생할 수 있다.
상술한 바와 같이, 본 발명의 실시예에 따르면, 각 픽셀을 복수의 서브 픽셀들로 구성함으로써, 최대 우물 용량(FWC)과 변환 이득(CG)을 동시에 증가시키는 효과를 얻을 수 있다. 이에 따라, 랜덤 노이즈는 줄고, 신호대 잡음비(SNR)는 증가됨으로써, 궁극적으로 이미지 신호의 품질을 향상시킬 수 있다.
도 5는 도 3b에 도시된 픽셀의 일 실시예를 나타내는 회로도이다.
도 3b 및 도 5를 참조하면, 픽셀(115-2)은 제1 서브 픽셀(121-1) 및 제3 서브 픽셀(121-3)를 포함한다. 도 2에 도시된 복수의 픽셀들 각각은 회로적인 측면에서 도 5의 픽셀(115-2)과 실질적으로 동일한 구성과 동작을 가질 수 있으므로, 설명의 편의를 위하여, 도 5에서는 하나의 픽셀(도 2의 P11)만을 도시한다.
제1 서브 픽셀(121-1)은 도 4에 도시된 제1 서브 픽셀(121-1)과 동일하므로, 설명의 중복을 피하기 위하여 상세한 설명은 생략한다.
제3 서브 픽셀(121-3)의 구성 및 동작 역시 제1 서브 픽셀(121-1)의 구성 및 동작과 유사하다.
제3 서브 픽셀(121-3)은 제3 포토 다이오드(PD3), 제3 전송 트랜지스터(TX3), 제3 플로팅 디퓨젼 노드(FD3), 제3 드라이브 트랜지스터(DX3) 및 제3 선택 트랜지스터(SX3)를 포함할 수 있다.
제1 및 제3 전송 제어 신호(TG1, TG3)와 제1 및 제3 선택 제어 신호(SEL1, SEL3)는 로우 드라이버(160)로부터 출력되는 제어 신호들이고, 픽셀 어레이(110)의 동일한 로우에 속한 픽셀들(예컨대, P11~P1m)은 동일한 타이밍의 제1 및 제3 전송 제어 신호(TG1, TG3)와 동일한 타이밍의 제1 및 제3 선택 제어 신호(SEL1, SEL3)를 수신할 수 있다.
제1 서브 픽셀(121-1)은 제1 포토 다이오드(PD1)에 의해 생성된 광전하에 상응하는 제1 서브 픽셀 신호(PS1-1)를 제1 서브 칼럼 라인(COL1-1)으로 출력한다.
제3 서브 픽셀(121-3)은 제3 포토 다이오드(PD3)에 의해 생성된 광전하에 상응하는 제3 서브 픽셀 신호(PS1-3)를 제2 서브 칼럼 라인(COL1-2)으로 출력한다.
제1 서브 칼럼 라인(COL1-1) 및 제2 서브 칼럼 라인(COL1-2)은 스위치(SW1)에 의해 연결될 수 있다. 스위치(SW1)는 항상 턴온 상태(closed state)일 수도 있고, 모드에 따라 선택적으로 턴온 상태가 될 수도 있다. 예컨대, 스위치(SW1)를 제어하기 위한 스위치 제어 신호(CSW)는 고정된 값(예컨대 '1')으로 설정될 수도 있고, 모드에 따라 가변되도록 설정될 수도 있다.
다른 실시예에서는, 스위치(SW1) 없이, 제1 서브 칼럼 라인(COL1-1) 및 제2 서브 칼럼 라인(COL1-2)이 직접 연결될 수도 있다.
제1 서브 칼럼 라인(COL1-1)과 스위치(SW1)의 일 노드 사이에는 제1 커패시터(C1)가 연결되고, 제2 서브 칼럼 라인(COL1-2)과 스위치(SW1)의 다른 노드 사이에는 제2 커패시터(C2)가 연결될 수 있다.
제1 서브 칼럼 라인(COL1-1)으로 출력된 제1 서브 픽셀 신호(PS1-1)와 제2 서브 칼럼 라인(COL1-2)으로 출력된 제3 서브 픽셀 신호(PS1-3)는 커패시터들(C1, C2)에 의하여 에버리징될 수 있다. 이에 따라 제1 서브 픽셀 신호(PS1-1)와 제2 서브 픽셀 신호(PS1-3)의 에버리징 신호가 제1 ADC(142-1)로 입력된다.
도 5의 실시예에 따르면, 하나의 픽셀을 복수의 서브 픽셀들로 구성함으로써, 최대 우물 용량(FWC)과 변환 이득(CG)을 동시에 증가시키는 효과를 얻을 수 있다. 이에 따라, 랜덤 노이즈는 줄고 신호대 잡음비(SNR)는 증가됨으로써, 궁극적으로 이미지 신호의 품질을 향상시킬 수 있다.
도 6은 도 3c에 도시된 픽셀의 일 실시예를 나타내는 회로도이다.
도 3c 및 도 6을 참조하면, 픽셀(115-1)은 제1 서브 픽셀(121-1) 내지 제4 서브 픽셀(121-4)를 포함한다. 도 2에 도시된 복수의 픽셀들 각각은 회로적인 측면에서 도 6의 픽셀(115-3)과 실질적으로 동일한 구성과 동작을 가질 수 있으므로, 설명의 편의를 위하여, 도 6에서는 하나의 픽셀(도 2의 P11)만을 도시한다.
제1 서브 픽셀(121-1) 내지 제4 서브 픽셀(121-4)의 각 구성 및 동작은 실질적으로 동일하다.
제1 내지 제4 전송 제어 신호(TG1~ TG4)와 제1 내지 제4 선택 제어 신호(SEL1~ SEL4)는 로우 드라이버(160)로부터 출력되는 제어 신호들이고, 픽셀 어레이(110)의 동일한 로우에 속한 픽셀들(예컨대, P11~P1m)은 동일한 타이밍의 제1 내지 제4 전송 제어 신호(TG1~ TG4)와 동일한 타이밍의 제1 내지 제4 선택 제어 신호(SEL1~ SEL4)를 수신할 수 있다.
제1 및 제2 서브 픽셀들(121-1, 121-2)은 동시에 제1 및 제2 서브 픽셀 신호들(PS-1, PS-2)을 제1 서브 칼럼 라인(COL1-1)으로 출력한다.
제3 및 제4 서브 픽셀들(121-3, 121-4)은 동시에 제3및 제4 서브 픽셀 신호들(PS-3, PS-4)을 제2 서브 칼럼 라인(COL1-2)으로 출력한다.
상기 제1 서브 칼럼 라인(COL1-1) 및 상기 제2 서브 칼럼 라인(COL1-2)은 스위치(SW1)에 의해 연결될 수 있다. 스위치(SW1)는 항상 턴온 상태일 수도 있고, 모드에 따라 선택적으로 턴온 상태가 될 수도 있다. 예컨대, 스위치(SW1)를 제어하기 위한 스위치 제어 신호(CSW)는 고정된 값(예컨대 '1')으로 설정될 수도 있고, 모드에 따라 가변되도록 설정될 수도 있다.
제1 서브 칼럼 라인(COL1-1)과 스위치(SW1)의 일 노드 사이에는 제1 커패시터(C1)가 연결되고, 제2 서브 칼럼 라인(COL1-2)과 스위치(SW1)의 다른 노드 사이에는 제2 커패시터(C2)가 연결될 수 있다.
이에 따라, 도 6의 실시예에 따르면, 하나의 픽셀에 대하여, 수직 방향으로는 전압 에버리징 효과를 얻을 수 있고, 수평 방향으로 커패시터를 이용한 에버리링 효과를 얻을 수 있다.
따라서, 제1 내지 제4 서브 픽셀 신호(PS1-1, PS1-2, PS1-3, PS1-4)의 에버리징 신호가 제1 ADC(142-1)로 입력된다.
도 6의 실시예에 따르면, 하나의 픽셀을 수직 및 수평 방향으로 배열되는 복수의 서브 픽셀들로 구성함으로써, 최대 우물 용량(FWC)과 변환 이득(CG)을 동시에 증가시키는 효과를 얻을 수 있다. 이에 따라, 랜덤 노이즈는 줄고 신호대 잡음비(SNR)는 증가됨으로써, 궁극적으로 이미지 신호의 품질을 향상시킬 수 있다.
도 4 내지 도 6의 실시예에서는 각 픽셀이, 두(2) 개 또는 네(4) 개의 서브 픽셀들로 구성되는 예를 도시하나, 이는 하나의 실시예에 불과하며, 각 픽셀을 구성하는 서브 픽셀들의 수는 달라질 수 있다.
또한, 도 4 내지 도 6의 실시예에서는 각 서브 픽셀이 하나의 포토다이오드(PD)와 3개의 MOS트랜지스터들(TX, DX, 및 SX)을 포함하는 구성을 예시하고 있지만, 본 발명에 따른 실시 예가 이에 한정되는 것은 아니며, 포토다이오드(PD)와, 포토다이오드(PD)에 의해 생성된 광전하를 전기 신호로 변환하기 위한 트랜지스터를 포함하는 모든 회로들에 본 발명에 따른 실시 예가 적용될 수 있다.
도 7a 내지 도 7c는 각각 도 2에 도시된 픽셀 어레이(110)의 일 실시예를 나타낸 도면이다. 도 7a 내지 도 7c각각에는 픽셀 어레이(110)의 일부인 4개의 픽셀(예컨대, 도 7a의 115-1A~115-1D) 만이 도시되어 있다. 이는 설명의 편의를 위하여 픽셀 어레이(110)의 일부만이 도시될 뿐 상기 4개의 픽셀 이외의 영역에도 상기 4개의 픽셀과 실질적으로 동일한 구성을 가진 픽셀들이 포함될 수 있다.
도 7a에 도시된 픽셀 어레이(110-1)는 베이어 패턴(bayer pattern)으로 배열된 제1 픽셀(115-1A) 내지 제4 픽셀(115-1D)을 포함할 수 있다. 즉, 제1 픽셀(115-1A)은 블루 필터(blue filter, 미도시)를 포함하는 블루 픽셀(B: blue pixel), 제2 픽셀(115-1B)은 그린 필터(green filter, 미도시)를 포함하는 그린-온-블루 픽셀(Gb: green-on-blue pixel), 제3 픽셀(115-1C)은 그린 필터(미도시)를 포함하는 그린-온-레드 픽셀(Gr: green-on-red pixel), 그리고 제4 픽셀(115-1D)은 레드 필터(red filter, 미도시)를 포함하는 레드 픽셀(R: red pixel)일 수 있다.
제1 픽셀(115-1A) 내지 제4 픽셀(115-1D) 각각은 제1 픽셀(115-1A) 내지 제4 픽셀(115-1D) 각각에 대응하는 넓이를 가진 마이크로 렌즈(122)를 가질 수 있다.
또한, 제1 픽셀(115-1A) 내지 제4 픽셀(115-1D) 각각은 도 4에 도시된 픽셀(115-1)과 동일한 구성 및 동작을 가질 수 있다.
이를 위하여, 제1 픽셀(115-1A) 내지 제4 픽셀(115-1D) 각각은 2개씩 포토 다이오드들(B1과 B2, Gb1과 Gb2, Gr1과 Gr2, 또는 R1과 R2)을 포함할 수 있다. 상기 2개씩의 포토 다이오드들(예컨대, B1과 B2)은 하나의 픽셀(예컨대, 115-1A)에서 로우 방향(A-A'과 평행인 방향)을 따라 배열될 수 있다.
도 7b에 도시된 픽셀 어레이(110-2)는 베이어 패턴으로 배열된 제1 픽셀(115-2A) 내지 제4 픽셀(115-2D)을 포함할 수 있다. 픽셀 어레이(110-2)는 후술할 차이점 이외에는 도 7a에 도시된 픽셀 어레이(110-1)와 실질적으로 동일한바 중복된 설명은 생략하기로 한다.
제1 픽셀(115-2A) 내지 제4 픽셀(115-2D) 각각은 도 5에 도시된 픽셀(115-2)과 동일한 구성 및 동작을 가질 수 있다.
이를 위하여, 제1 픽셀(115-2A) 내지 제4 픽셀(115-2D) 각각은 2개씩의 포토 다이오드들(B1과 B2, Gb1과 Gb2, Gr1과 Gr2, 또는 R1과 R2)을 포함할 수 있다. 상기 2개씩의 포토 다이오드들(예컨대, B1과 B2)은 하나의 픽셀(예컨대, 115-2A)에서 칼럼 방향(B-B'과 평행인 방향)을 따라 배열될 수 있다.
도 7c에 도시된 픽셀 어레이(110-3) 역시 베이어 패턴으로 배열된 제1 픽셀(115-3A) 내지 제4 픽셀(115-3D)을 포함할 수 있다. 픽셀 어레이(110-3)는 후술할 차이점 이외에는 도 7a에 도시된 픽셀 어레이(110-1)와 실질적으로 동일한바 중복된 설명은 생략하기로 한다.
제1 픽셀(115-3A) 내지 제4 픽셀(115-3D) 각각은 도 6에 도시된 픽셀(115-3)과 동일한 구성 및 동작을 가질 수 있다.
이를 위하여, 제1 픽셀(115-3A) 내지 제4 픽셀(115-3D) 각각은 4개씩의 포토 다이오드들(B1~B4, Gb1~Gb4, Gr1~Gr4, 또는 R1~R4)을 포함할 수 있다. 상기 4개씩의 포토 다이오드들(예컨대, B1~B4)은 하나의 픽셀(예컨대, 115-3A)에서 매트릭스 형태로 배열될 수 있다.
제1 픽셀(115-3A) 내지 제4 픽셀(115-3D) 각각은 별도의 포토 다이오드 및 해당 포토 다이오드에서 생성된 광전하를 ADC 입력 신호로 변환하기 위한 별도의 트랜지스터들을 포함하는 복수의 서브 픽셀들을 포함하므로, 상술한 바와 같이 제1 내지 제4 서브 픽셀 신호(PS1-1, PS1-2, PS1-3, PS1-4)를 생성할 수 있다.
상기 제1 내지 제4 서브 픽셀 신호(PS1-1, PS1-2, PS1-3, PS1-4)는 각 픽셀(예컨대, 115-3A) 내에서 동일한 마이크로 렌즈를 통과한 빛을 수광하여 생성된 광전하가 서로 다른 4개의 포토 다이오드(예컨대, B1~B4)에 축적되어 발생되는 신호이다.
제1 내지 제4 서브 픽셀 신호(PS1-1, PS1-2, PS1-3, PS1-4)들은 동시에 출력되어 하나의 ADC로 입력된다.
도 8은 도 7a 내지 도 7c에 도시된 제1 픽셀의 단면의 일 실시예를 나타내는 도면이다.
도 7a 내지 도 8을 참조하면, 도 8에 도시된 픽셀(400-1)은 도 7a의 A-A', 도 7b의 B-B', 또는 도 7c의 C-C'를 따라 수직으로 자른 수직 단면의 일 실시예를 나타낸다. 여기서는, 설명의 편의를 위하여, 도 7a의 A-A'를 따라 수직으로 자른 수직 단면의 일 실시예로 가정한다.
픽셀(400-1)은 입사층(incidence layer, 410), 반도체 기판(450-1), 및 배선층(wiring layer, 470)을 포함할 수 있다.
입사층(410)은 마이크로 렌즈(micro lens, 412), 제1 평탄층(first flat layer, 414), 컬러 필터(color filter, 416), 및 제2 평탄층(second flat layer, 418)을 포함할 수 있다.
마이크로 렌즈(412)는 픽셀(400-1)의 상부(입사광이 먼저 도달하는 위치를 상부라 가정함)에 픽셀(400-1)에 대응하는 위치에 형성될 수 있으며, 마이크로 렌즈(412)는 집광력(light gathering power)을 높여 이미지 품질을 높이기 위해 사용될 수 있다. 마이크로 렌즈(412)는 도 7a 에 도시된 마이크로 렌즈(122)일 수 있다.
컬러 필터(416)는 마이크로 렌즈(412)의 하부에 형성될 수 있고, 특정 파장의 빛(예컨대, 레드(Red), 그린(Green), 블루(Blue), 마젠타(Magenta), 옐로우(Yellow), 사이언(Cyan))을 선택적으로 투과시킬 수 있다. 픽셀(400-1)은 도 7a의 A-A', 도 7b의 B-B', 또는 도 7c의 C-C'의 수직 단면이므로 블루 파장의 빛을 선택적으로 투과시키는 블루 필터(blue filter)이다.
제1 평탄층(414)과 제2 평탄층(418)은 컬러 필터(416)의 상부와 하부에 각각 형성될 수 있고, 마이크로 렌즈(412) 및 컬러 필터(416)를 통해 입사하는 입사광이 반사되는 것을 방지할 수 있다. 즉, 제1 평탄층(414)과 제2 평탄층(418)은 입사광을 효율적으로 투과시킴으로써 이미지 센서(100)의 성능(예컨대, 수광 효율 및 광 감도)을 향상시킬 수 있다.
반도체 기판(450-1)은 제1 포토 다이오드(B1), 제2 포토 다이오드(B2), P-WELL(452), 제1 트렌치(first trench, D1), 및 제2 트렌치(second trench, D2)를 포함할 수 있다.
제1 포토 다이오드(B1) 및 제2 포토 다이오드(B2) 각각은 하나의 마이크로 렌즈(412)를 통과한 입사광의 세기에 따라 생성된 광전하를 축적할 수 있다.
제1 포토 다이오드(B1) 및 제2 포토 다이오드(B2) 각각은 이온 주입(ion implantation) 공정을 수행함으로써 P-WELL(452) 내에 n형 영역으로 형성될 수 있다. 실시예에 따라, 제1 포토 다이오드(B1) 및 제2 포토 다이오드(B2) 각각은 복수의 도핑 영역들이 적층된 형태로 형성될 수 있다. 이 경우 상부 도핑 영역은 n+형 이온이 주입되어 형성될 수 있고, 하부 도핑 영역은 n-형 이온이 주입되어 형성될 수 있다.
P-WELL(452)은 제1 포토 다이오드(B1) 및 제2 포토 다이오드(B2)를 감싸는 형태로 형성될 수 있고, 제1 포토 다이오드(B1) 및 제2 포토 다이오드(B2) 각각의 주변과 포토 다이오드(470)를 전기적으로 절연시킬 수 있다. 또한, 각 트랜지스터(TX1~TX2, DX1~DX2, SX1~SX2)의 게이트(472)와 인접하여 n++로 도핑되는 영역(미도시)은 각 트랜지스터(TX1~TX2, DX1~DX2, SX1~SX2)의 소스 및 드레인 단자로 동작할 수 있다.
제1 트렌치(D1)와 제2 트렌치(D2) 각각은 트렌치 공정(trench process)으로 형성될 수 있다. 상기 트렌치 공정은 픽셀(400-1)을 포함하는 반도체 기판(450-1)에 적당한 깊이의 트렌치를 형성하는 것으로, 상기 트렌치의 깊이가 상대적으로 깊은 DTI(Deep Trench Isolation) 공정과 상대적으로 얕은 STI(Shallow Trench Isolation) 공정으로 나뉠 수 있다. 즉, 제1 트렌치(D1)와 제2 트렌치(D2) 각각은 DTI 공정으로 형성되는 DTI 또는 STI 공정으로 형성되는 STI일 수 있다.
제1 트렌치(D1)는 복수의 포토 다이오드들(예컨대, B1~B4) 중 인접하는 포토 다이오드들(예컨대, B1과 B2 또는 B1과 B3) 사이를 전기적으로 분리할 수 있다.
제2 트렌치(D2)는 제1 픽셀(115-1A, 115-2A, 115-3A)에 인접하는 다른 픽셀(예컨대, 115-1B, 115-2B, 115-3B)의 포토 다이오드(예컨대, Gb1)를 제1 픽셀(115-1A, 115-2A, 115-3A)의 포토 다이오드(예컨대, B2)를 전기적으로 분리할 수 있다.
제1 트렌치(D1)와 제2 트렌치(D2) 각각은 반도체 기판(450-1)의 수직 길이의 전부에 걸쳐 형성될 수 있다. 제1 트렌치(D1)와 제2 트렌치(D2) 각각은 입사층(410) 쪽으로부터 트렌치를 시작하는 백 트렌치 공정(back trench process) 또는 배선층(470) 쪽으로부터 트렌치를 시작하는 프런트 트렌치 공정(front trench prcess)에 의해 형성될 수 있다.
반도체 기판(450-1)은 플로팅 디퓨젼 노드(미도시), 및 접지 단자(미도시)를 더 포함할 수 있다.
배선층(470)은 각 트랜지스터((TX1~TX2, DX1~DX2, SX1~SX2)의 게이트(472) 및 다층의 도전 라인들(474)을 포함할 수 있다.
각 트랜지스터((TX1~TX2, DX1~DX2, SX1~SX2))의 게이트(472)는 각각의 제어 신호를 입력받거나 플로팅 디퓨젼 노드(미도시)에 연결될 수 있다. 각 트랜지스터((TX1~TX2, DX1~DX2, SX1~SX2)의 게이트(472)와 반도체 기판(450-1) 사이에는 게이트 절연막(미도시)이 형성될 수 있다.
게이트 절연막(미도시)은 SiO2,　SiON, SiN, Al2O3, Si3N4, GexOyNz, GexSiyOz 또는 고유전율 물질일 수 있고, 고유전율 물질은 HfO2, ZrO2, Al2O3, Ta2O5, 하프늄 실리케이트, 지르코늄 실리케이트 또는 이들의 조합 등을 원자층 증착법으로 형성된 것일 수 있다.
다층의 도전 라인들(474)은 각 트랜지스터((TX1~TX2, DX1~DX2, SX1~SX2) 간의 또는 픽셀(450-1)과 외부 간의 신호를 전달할 수 있다. 다층의 도전 라인들(474)은 예를 들어, 구리, 알루미늄과 같은 금속 물질을 포함하는 도전 물질을 패터닝하는 방식으로 형성될 수 있다.
도 9는 도 1에 도시된 이미지 센서를 포함하는 전자 시스템 및 인터페이스를 나타낸다.
도 9를 참조하면, 전자 시스템(1000)은 MIPI 인터페이스를 사용 또는 지원할 수 있는 데이터 처리 장치, 예컨대 이동 전화기, PDA, PMP, IPTV 또는 스마트 폰으로 구현될 수 있다.
전자 시스템(1000)은 어플리케이션 프로세서(1010), 이미지 센서(100), 및 디스플레이(1050)를 포함한다.
어플리케이션 프로세서(1010)에 구현된 CSI 호스트(1012)는 카메라 시리얼 인터페이스(camera serial interface(CSI))를 통하여 이미지 센서(100)의 CSI 장치(1041)와 시리얼 통신할 수 있다. 예컨대, CSI 호스트(1012)에는 광 디시리얼라이저가 구현될 수 있고, CSI 장치(1041)에는 광 시리얼라이저가 구현될 수 있다.
어플리케이션 프로세서(1010)에 구현된 DSI 호스트(1011)는 디스플레이 시리얼 인터페이스(display serial interface(DSI))를 통하여 디스플레이(1050)의 DSI 장치(1051)와 시리얼 통신할 수 있다. 예컨대, DSI 호스트(1011)에는 광 시리얼라이저가 구현될 수 있고, DSI 장치(1051)에는 광 디시리얼라이저가 구현될 수 있다.
전자 시스템(1000)은 어플리케이션 프로세서(1010)와 통신할 수 있는 RF 칩(1060)을 더 포함할 수 있다. 전자 시스템(1000)의 PHY(1013)와 RF 칩(1060)의 PHY(1061)는 MIPI DigRF에 따라 데이터를 주고받을 수 있다.
전자 시스템(1000)은 GPS(1020), 스토리지(1070), 마이크(1080), DRAM(1085) 및 스피커(1090)를 더 포함할 수 있으며, 전자 시스템(1000)은 Wimax(1030), WLAN(1100) 및 UWB(1110) 등을 이용하여 통신할 수 있다.
도 10은 도 1에 도시된 이미지 센서를 포함하는 이미지 처리 시스템의 블록도를 나타낸다. 도 10을 참조하면, 이미지 처리 시스템(1100)은 이동 전화기, PDA, PMP, IPTV 또는 스마트 폰으로 구현될 수 있으나, 이에 한정되는 것은 아니다.
이미지 처리 시스템(1100)은 프로세서(1110), 메모리(1120), 이미지 센서(100), 디스플레이 유닛(1130) 및 인터페이스(1140)를 포함할 수 있다.
프로세서(1110)는 이미지 센서(100)의 동작을 제어할 수 있다. 메모리(1120)는 프로세서(1110)의 제어에 따라 버스(1150)를 통하여 이미지 센서(100)의 동작을 제어하기 위한 프로그램과 상기 생성된 이미지를 저장할 수 있고, 프로세서(1110)는 저장된 정보를 액세스하여 상기 프로그램을 실행시킬 수 있다. 메모리(1120)는 예컨대, 비휘발성 메모리(non-volatile memory)로 구현될 수 있다.
이미지 센서(100)는 프로세서(1110)의 제어에 따라 동작하여, 이미지 정보를 생성할 수 있다. 이미지 센서(100)는 카메라 모듈(미도시)의 일부로서 구현될 수 있다.
디스플레이 유닛(1130)은 상기 생성된 이미지를 프로세서(1110) 또는 메모리(1120)로부터 수신하여 디스플레이(예컨대, LCD, AMOLED)를 통하여 디스플레이할 수 있다.
인터페이스(1140)는 사용자로부터의 입력을 수신할 수도 있고, 이미지를 입출력하기 위한 인터페이스일 수도 있다. 실시 예에 따라, 인터페이스(1140)는 무선 인터페이스로 구현될 수 있다.
본 발명은 또한 컴퓨터로 읽을 수 있는 기록매체에 컴퓨터가 읽을 수 있는 코드로서 구현하는 것이 가능하다. 컴퓨터가 읽을 수 있는 기록매체는 컴퓨터 시스템에 의하여 읽혀질 수 있는 데이터가 저장되는 모든 종류의 기록장치를 포함한다.
컴퓨터가 읽을 수 있는 기록매체의 예로는 ROM, RAM, CD-ROM, 자기 테이프, 플로피 디스크, 광 데이터 저장장치 등이 있으며, 또한 본 발명에 따른 객체 정보 추정 방법을 수행하기 위한 프로그램 코드는 캐리어 웨이브(예를 들어, 인터넷을 통한 전송)의 형태로 전송될 수도 있다.
또한 컴퓨터가 읽을 수 있는 기록매체는 네트워크로 연결된 컴퓨터 시스템에 분산되어, 분산방식으로 컴퓨터가 읽을 수 있는 코드가 저장되고 실행될 수 있다. 그리고 본 발명을 구현하기 위한 기능적인(functional) 프로그램, 코드 및 코드 세그먼트들은 본 발명이 속하는 기술분야의 프로그래머들에 의해 용이하게 추론될 수 있다.
본 발명은 도면에 도시된 일 실시 예를 참고로 설명되었으나 이는 예시적인 것에 불과하며, 본 기술 분야의 통상의 지식을 가진 자라면 이로부터 다양한 변형 및 균등한 타 실시 예가 가능하다는 점을 이해할 것이다. 따라서, 본 발명의 진정한 기술적 보호 범위는 첨부된 등록청구범위의 기술적 사상에 의해 정해져야 할 것이다.
이미지 처리 시스템(10)
이미지 센서(100)
픽셀 어레이(110)
로우 드라이버(120)
리드아웃 블록(130)
ADC 블록(140)
칼럼 드라이버(150)
램프 신호 발생기(160)
타이밍 제네레이터(170)
제어 레지스터 블록(180)
버퍼(190)
이미지 프로세서(200)
디스플레이 유닛(300, 1130)

Claims (20)

  1. 각각이 제1 내지 제m(2 이상의 정수) 칼럼 라인들 중 해당 칼럼 라인에 연결되어, 픽셀 신호를 출력하는 제1 내지 제m 픽셀을 포함하는 픽셀 어레이; 및
    각각이 제1 내지 제m 칼럼 라인들 중 대응하는 픽셀 신호를 수신하고, 수신한 픽셀 신호를 램프 신호와 비교하여, 상기 픽셀 신호를 디지털 픽셀 신호로 변환하는 제1 내지 제m 아날로그-디지털 변환기들을 포함하며,
    상기 제1 내지 제m 픽셀 각각은
    복수(2 이상)의 서브 픽셀들을 포함하고,
    동일한 픽셀에 속하는 복수의 서브 픽셀들은 동시에 선택되어, 상기 복수의 서브 픽셀들로부터 출력되는 아날로그 신호의 에버리징 신호가 상기 제1 내지 제m 아날로그-디지털 변환기 중 해당 아날로그-디지털 변환기로 입력되는 이미지 센서.
  2. 제1항에 있어서, 상기 복수의 서브 픽셀들은
    칼럼 방향으로 배열된 제1 및 제2 서브 픽셀들을 포함하는 이미지 센서.
  3. 제2항에 있어서, 상기 제1 내지 제2 서브 픽셀들 각각은
    하나의 마이크로 렌즈를 통과한 입사광의 세기에 따른 광전하를 축적하는 포토 다이오드; 및
    상기 포토 다이오드에 의해 생성된 광전하를 전기 신호로 변환하여 출력하기 위한 적어도 하나의 트랜지스터를 포함하는 이미지 센서.
  4. 제3항에 있어서, 상기 적어도 하나의 트랜지스터는
    전송 제어 신호에 응답하여 상기 포토 다이오드에 의해 생성된 광전하를 플로팅 디퓨전 노드로 전송하는 전송 트랜지스터; 및
    선택 제어 신호에 응답하여 상기 전기 신호를 해당 칼럼 라인으로 출력하는 선택 트랜지스터를 포함하며,
    상기 제1 내지 제2 서브 픽셀의 상기 선택 제어 신호는 동일한 타이밍을 가지는 이미지 센서.
  5. 제2항에 있어서, 상기 복수의 서브 픽셀들은
    상기 칼럼 방향으로 배열된 제3 및 제4 서브 픽셀들을 더 포함하는 이미지 센서.
  6. 제5항에 있어서,
    상기 제1 칼럼 라인은 제1 및 제2 서브 칼럼 라인을 포함하고,
    상기 제1 및 제2 서브 픽셀들은 동시에 제1 및 제2 서브 픽셀 신호들을 상기 제1 서브 칼럼 라인으로 출력하고,
    상기 제3 및 제4 서브 픽셀들은 동시에 제3 및 제4 서브 픽셀 신호들을 상기 제2 서브 칼럼 라인으로 출력하는 이미지 센서.
  7. 제5항에 있어서, 상기 이미지 센서는
    상기 제1 서브 칼럼 라인 및 상기 제2 서브 칼럼 라인 사이에 연결되는 스위치를 더 포함하는 이미지 센서.
  8. 제7항에 있어서, 상기 스위치는
    모드에 따라 선택적으로 턴온되는 이미지 센서.
  9. 제7항에 있어서, 상기 제1 내지 제4 서브 픽셀들 각각은
    하나의 마이크로 렌즈를 통과한 입사광의 세기에 따른 광전하를 축적하는 포토 다이오드; 및
    상기 포토 다이오드에 의해 생성된 광전하를 전기 신호로 변환하여 출력하기 위한 적어도 하나의 트랜지스터를 포함하는 이미지 센서.
  10. 제9항에 있어서, 상기 적어도 하나의 트랜지스터는
    전송 제어 신호에 응답하여 상기 포토 다이오드에 의해 생성된 광전하를 플로팅 디퓨전 노드로 전송하는 전송 트랜지스터; 및
    선택 제어 신호에 응답하여 상기 전기 신호를 출력하는 선택 트랜지스터를 포함하며,
    상기 제1 내지 제4 서브 픽셀의 상기 선택 제어 신호는 동일한 타이밍을 가지는 이미지 센서.
  11. 제1항에 있어서, 상기 복수의 서브 픽셀들은
    로우 방향으로 배열된 제1 및 제2 서브 픽셀들을 포함하는 이미지 센서.
  12. 제11항에 있어서,
    상기 제1 칼럼 라인은 제1 및 제2 서브 칼럼 라인을 포함하고,
    상기 제1 서브 픽셀은 제1 서브 픽셀 신호들을 상기 제1 서브 칼럼 라인으로 출력하고,
    상기 제2 서브 픽셀은 상기 제1 서브 픽셀과 동시에 제2 서브 픽셀 신호들을 상기 제2 서브 칼럼 라인으로 출력하는 이미지 센서.
  13. 제12항에 있어서, 상기 제1 내지 제2 서브 픽셀들 각각은
    하나의 마이크로 렌즈를 통과한 입사광의 세기에 따른 광전하를 축적하는 포토 다이오드;
    전송 제어 신호에 응답하여 상기 포토 다이오드에 의해 생성된 광전하를 플로팅 디퓨전 노드로 전송하는 전송 트랜지스터;
    상기 플로팅 디퓨전 노드에 축적된 광전하를 전기 신호로 변환하는 드라이브 트랜지스터; 및
    선택 제어 신호에 응답하여 상기 변환된 전기 신호를 해당 서브 칼럼 라인으로 출력하는 선택 트랜지스터를 포함하며,
    상기 제1 내지 제2 서브 픽셀의 상기 선택 제어 신호는 동일한 타이밍을 가지는 이미지 센서.
  14. 각각이 제1 내지 제m(2 이상의 정수) 칼럼 라인들 중 해당 칼럼 라인에 연결되며, 제1 내지 제m 픽셀 신호를 출력하는 제1 내지 제m 픽셀들을 포함하는 이미지 센서;
    상기 이미지 센서를 제어하는 프로세서; 및
    상기 이미지 센서로부터 출력되는 신호에 기초하여 이미지 데이터를 디스플레이하는 디스플레이 유닛을 포함하며,
    상기 제1 내지 제m 픽셀 각각은
    복수(2 이상)의 서브 픽셀들을 포함하고,
    동일한 픽셀에 속하는 복수의 서브 픽셀들은 동시에 선택되어, 상기 복수의 서브 픽셀들로부터 동시에 출력되는 아날로그 신호들이 하나의 아날로그-디지털 변환기로 입력되는 이미지 처리 시스템.
  15. 제14항에 있어서, 상기 동일한 픽셀에 속하는 상기 복수의 서브 픽셀들은
    칼럼 방향으로 배열된 제1 및 제2 서브 픽셀들을 포함하는 이미지 처리 시스템.
  16. 제15항에 있어서, 상기 제1 내지 제2 서브 픽셀들 각각은
    하나의 마이크로 렌즈를 통과한 입사광의 세기에 따른 광전하를 축적하는 포토 다이오드; 및
    상기 포토 다이오드에 의해 생성된 광전하를 전기 신호로 변환하여 출력하기 위한 적어도 하나의 트랜지스터를 포함하는 이미지 처리 시스템.
  17. 제16항에 있어서, 상기 적어도 하나의 트랜지스터는
    전송 제어 신호에 응답하여 상기 포토 다이오드에 의해 생성된 광전하를 플로팅 디퓨전 노드로 전송하는 전송 트랜지스터; 및
    선택 제어 신호에 응답하여 상기 전기 신호를 해당 칼럼 라인으로 출력하는 선택 트랜지스터를 포함하며,
    상기 제1 내지 제2 서브 픽셀의 상기 선택 제어 신호는 동일한 타이밍을 가지는 이미지 처리 시스템.
  18. 제15항에 있어서, 상기 동일한 픽셀에 속하는 상기 복수의 서브 픽셀들은
    상기 칼럼 방향으로 배열된 제3 및 제4 서브 픽셀들을 더 포함하는 이미지 처리 시스템.
  19. 제18항에 있어서,
    상기 제1 칼럼 라인은 제1 및 제2 서브 칼럼 라인을 포함하고,
    상기 제1 및 제2 서브 픽셀들은 동시에 제1 및 제2 서브 픽셀 신호들을 상기 제1 서브 칼럼 라인으로 출력하고,
    상기 제3 및 제4 서브 픽셀들은 동시에 제3 및 제4 서브 픽셀 신호들을 상기 제2 서브 칼럼 라인으로 출력하는 이미지 처리 시스템.
  20. 제19항에 있어서, 상기 이미지 센서는
    상기 제1 서브 칼럼 라인 및 상기 제2 서브 칼럼 라인 사이에 연결되어, 모드에 따라 선택적으로 개폐되는 스위치를 더 포함하는 이미지 처리 시스템.
KR1020150070652A 2015-05-20 2015-05-20 신호대 잡음비 및 랜덤 노이즈를 개선하는 이미지 센서 및 이를 포함하는 이미지 처리 시스템 KR102382183B1 (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1020150070652A KR102382183B1 (ko) 2015-05-20 2015-05-20 신호대 잡음비 및 랜덤 노이즈를 개선하는 이미지 센서 및 이를 포함하는 이미지 처리 시스템
US15/156,634 US10154214B2 (en) 2015-05-20 2016-05-17 Image sensor having improved signal-to-noise ratio and reduced random noise and image processing system
TW105115407A TWI757235B (zh) 2015-05-20 2016-05-19 具有改善之訊號雜訊比與降低之隨機雜訊的影像感測器以及影像處理系統

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020150070652A KR102382183B1 (ko) 2015-05-20 2015-05-20 신호대 잡음비 및 랜덤 노이즈를 개선하는 이미지 센서 및 이를 포함하는 이미지 처리 시스템

Publications (2)

Publication Number Publication Date
KR20160136727A true KR20160136727A (ko) 2016-11-30
KR102382183B1 KR102382183B1 (ko) 2022-04-01

Family

ID=57326054

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020150070652A KR102382183B1 (ko) 2015-05-20 2015-05-20 신호대 잡음비 및 랜덤 노이즈를 개선하는 이미지 센서 및 이를 포함하는 이미지 처리 시스템

Country Status (3)

Country Link
US (1) US10154214B2 (ko)
KR (1) KR102382183B1 (ko)
TW (1) TWI757235B (ko)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10110840B2 (en) * 2016-10-25 2018-10-23 Semiconductor Components Industries, Llc Image sensor pixels with overflow capabilities
US11272122B2 (en) * 2017-04-05 2022-03-08 Nikon Corporation Image sensor and imaging device
EP3432573A4 (en) * 2017-05-26 2019-04-10 Shenzhen Goodix Technology Co., Ltd. PIXEL BUTTON UNIT AND PICTURE DEVICE
JP2019193085A (ja) * 2018-04-24 2019-10-31 キヤノン株式会社 撮像素子及びその制御方法、及び撮像装置
CN109862289B (zh) * 2019-01-09 2021-05-28 宁波大学 像素信息采集相关双采样读取电路
KR20210002966A (ko) * 2019-07-01 2021-01-11 삼성전자주식회사 이미지 센서 및 그것의 구동 방법

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20140047494A (ko) * 2012-10-12 2014-04-22 삼성전자주식회사 서브픽셀, 이를 포함하는 이미지 센서, 및 이미지 센싱 시스템

Family Cites Families (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002330349A (ja) 2001-04-26 2002-11-15 Fujitsu Ltd Ｘｙアドレス型固体撮像装置
JP2003007995A (ja) 2001-06-20 2003-01-10 Iwate Toshiba Electronics Co Ltd Ｃｍｏｓイメージセンサ
TWI346496B (en) * 2007-12-06 2011-08-01 Avision Inc Image acquiring apparatus and image aquiring method
JP5341636B2 (ja) 2009-06-24 2013-11-13 キヤノン株式会社 撮像装置の読み出し方法、及び撮像装置
JP5926529B2 (ja) 2011-10-18 2016-05-25 キヤノン株式会社 撮像素子及び撮像装置
US9055241B2 (en) 2011-12-01 2015-06-09 Olympus Corporation Solid-state image pickup device, image pickup device, and signal reading method including an averaging circuit for averaging accumulated signals
JP5895525B2 (ja) 2011-12-28 2016-03-30 株式会社ニコン 撮像素子
JP6004656B2 (ja) 2012-01-31 2016-10-12 キヤノン株式会社 撮像装置、その制御方法、および制御プログラム
CN102595062A (zh) * 2012-03-01 2012-07-18 西北工业大学 Cmos图像传感器黑光噪声抑制方法
JP6164846B2 (ja) 2012-03-01 2017-07-19 キヤノン株式会社 撮像装置、撮像システム、撮像装置の駆動方法
CN102595066B (zh) * 2012-03-05 2013-07-24 天津大学 低功耗数字域累加cmos-tdi图像传感器
JP6013039B2 (ja) 2012-06-25 2016-10-25 ソニーセミコンダクタソリューションズ株式会社 固体撮像装置およびその制御方法、並びに、電子機器
DE102012218834B4 (de) * 2012-10-12 2016-07-14 Fraunhofer-Gesellschaft zur Förderung der angewandten Forschung e.V. Bildsensor und system zur optischen abbildung
JP6166562B2 (ja) 2013-03-21 2017-07-19 キヤノン株式会社 撮像素子及びその駆動方法、及び撮像装置
JP6274788B2 (ja) * 2013-08-28 2018-02-07 キヤノン株式会社 撮像装置、撮像システム及び撮像装置の駆動方法
JP6239975B2 (ja) * 2013-12-27 2017-11-29 キヤノン株式会社 固体撮像装置及びそれを用いた撮像システム
US9888198B2 (en) * 2014-06-03 2018-02-06 Semiconductor Components Industries, Llc Imaging systems having image sensor pixel arrays with sub-pixel resolution capabilities
KR101585978B1 (ko) * 2014-07-29 2016-01-15 주식회사 동부하이텍 이미지 센서
KR101580178B1 (ko) * 2014-07-30 2015-12-24 주식회사 동부하이텍 이미지 센서
US9749556B2 (en) * 2015-03-24 2017-08-29 Semiconductor Components Industries, Llc Imaging systems having image sensor pixel arrays with phase detection capabilities
JP6598496B2 (ja) * 2015-04-22 2019-10-30 キヤノン株式会社 撮像装置及び信号処理方法

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20140047494A (ko) * 2012-10-12 2014-04-22 삼성전자주식회사 서브픽셀, 이를 포함하는 이미지 센서, 및 이미지 센싱 시스템
KR20140047501A (ko) * 2012-10-12 2014-04-22 삼성전자주식회사 이미지 센서, 이를 포함하는 이미지 처리 시스템 및 상기 이미지 처리 시스템의 동작 방법

Also Published As

Publication number Publication date
US20160344963A1 (en) 2016-11-24
TW201711451A (zh) 2017-03-16
US10154214B2 (en) 2018-12-11
KR102382183B1 (ko) 2022-04-01
TWI757235B (zh) 2022-03-11

Similar Documents

Publication Publication Date Title
CN112911173B (zh) 图像传感器
KR102286109B1 (ko) 이미지 픽셀, 이를 포함하는 이미지 센서, 및 이를 포함하는 이미지 처리 시스템
KR102382183B1 (ko) 신호대 잡음비 및 랜덤 노이즈를 개선하는 이미지 센서 및 이를 포함하는 이미지 처리 시스템
KR101967835B1 (ko) 이미지 센서의 단위 픽셀 및 이를 포함하는 픽셀 어레이
KR102374112B1 (ko) 오토 포커싱 픽셀을 포함하는 이미지 센서, 및 이를 포함하는 이미지 처리 시스템
JP4937380B2 (ja) Ｃｍｏｓイメージセンサー
KR20160044879A (ko) 픽셀, 상기 픽셀을 포함하는 이미지 센서, 및 상기 픽셀을 포함하는 이미지 처리 시스템
CN110072068B (zh) 图像传感器
US20180227551A1 (en) Imaging device and camera system
KR20130040439A (ko) 유기 포토다이오드를 포함하는 유기 픽셀, 이의 제조 방법, 및 상기 유기 픽셀을 포함하는 장치들
US10084007B2 (en) Image sensor having pickup region
JP2011103651A (ja) イメージセンサー及びその動作方法
KR20160103849A (ko) 다른 기판 바이어스 전압들을 갖는 이미지 센서
KR20150068219A (ko) 이미지 센서, 이의 제조 방법 및 이를 포함하는 이미지 처리 시스템
KR102244679B1 (ko) 이미지 센서 및 이미지 센서의 동작 방법
CN101902583A (zh) 影像传感器及具有高转换增益的低噪声像素读出电路
KR20210066048A (ko) 이미지 센서, 그것을 포함하는 이미지 장치, 및 그것의 동작 방법
KR102017713B1 (ko) 시모스 이미지 센서
KR20180060308A (ko) 이미지 센서
WO2018086342A1 (zh) 像素感应电路及其驱动方法、图像传感器、电子设备
KR20120122627A (ko) 광역 동적범위를 가지는 이미지 센서의 화소 회로 및 그 구동 방법
KR20160074323A (ko) 채널 편차를 감소시키는 이미지 센서 및 이를 포함하는 이미지 처리 시스템
KR20150029262A (ko) 이미지 센서, 이를 포함하는 이미지 처리 시스템 및 이의 동작 방법
KR102006387B1 (ko) 이미지 센서, 이의 동작 방법 및 이를 포함하는 이미지 처리 시스템
KR102678455B1 (ko) 이미지 센서

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E90F Notification of reason for final refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant