KR20160135041A - 표시 장치 - Google Patents

표시 장치 Download PDF

Info

Publication number
KR20160135041A
KR20160135041A KR1020150067875A KR20150067875A KR20160135041A KR 20160135041 A KR20160135041 A KR 20160135041A KR 1020150067875 A KR1020150067875 A KR 1020150067875A KR 20150067875 A KR20150067875 A KR 20150067875A KR 20160135041 A KR20160135041 A KR 20160135041A
Authority
KR
South Korea
Prior art keywords
substrate
pattern
insulation pattern
data line
film transistor
Prior art date
Application number
KR1020150067875A
Other languages
English (en)
Other versions
KR102343411B1 (ko
Inventor
한지훈
김수철
신재용
윤재형
Original Assignee
삼성디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성디스플레이 주식회사 filed Critical 삼성디스플레이 주식회사
Priority to KR1020150067875A priority Critical patent/KR102343411B1/ko
Priority to US15/040,096 priority patent/US10162237B2/en
Publication of KR20160135041A publication Critical patent/KR20160135041A/ko
Application granted granted Critical
Publication of KR102343411B1 publication Critical patent/KR102343411B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/133345—Insulating layers
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136227—Through-hole connection of the pixel electrode to the active element through an insulation layer
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136286—Wiring, e.g. gate line, drain line
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/1368—Active matrix addressed cells in which the switching element is a three-electrode device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • H01L27/1244—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits for preventing breakage, peeling or short circuiting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1248—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition or shape of the interlayer dielectric specially adapted to the circuit arrangement
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
    • H01L29/78633—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device with a light shield
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1339—Gaskets; Spacers; Sealing of cells
    • G02F1/13394—Gaskets; Spacers; Sealing of cells spacers regularly patterned on the cell subtrate, e.g. walls, pillars
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136222—Colour filters incorporated in the active matrix substrate
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136254—Checking; Testing
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136286—Wiring, e.g. gate line, drain line
    • G02F1/136295—Materials; Compositions; Manufacture processes
    • G02F2001/136222—

Abstract

표시장치가 제공된다. 표시 장치는 표시영역 및 상기 표시영역 주변에 위치하는 주변영역을 포함하는 제1기판, 상기 제1기판의 표시영역 상에 위치하는 게이트선, 상기 게이트선과 절연되어 교차하고, 상기 제1기판의 표시영역 상에 위치하는 제1부분 및 상기 제1부분과 연결되고 상기 제1기판의 주변영역 상에 위치하는 제2부분을 포함하는 데이터선, 상기 제1기판의 표시영역 상에 위치하고, 상기 게이트선 및 상기 데이터선과 연결된 박막 트랜지스터, 상기 박막 트랜지스터 상에 위치하는 제1절연패턴, 상기 제1기판의 주변영역 상에 위치하고 상기 제2부분의 적어도 일부를 커버하는 제2절연패턴을 포함하고, 상기 제2절연패턴은 상기 제1절연패턴과 동일한 물질로 이루어질 수 있다.

Description

표시 장치{DISPLAY DEVICE}
본 발명은 표시 장치에 관한 것이다.
일반적으로 액정 표시 장치는 복수의 게이트선, 복수의 데이터선 및 복수의 화소들이 형성된 어레이 기판과 상기 게이트선에 게이트 신호를 출력하는 게이트 구동회로 및 상기 데이터선에 데이터 신호를 출력하는 데이터 구동회로를 포함할 수 있다.
각 화소는 화소 전극 및 박막 트랜지스터를 포함하고, 상기 박막 트랜지스터는 상기 데이터선, 상기 게이트선 및 상기 화소 전극과 연결되어, 상기 화소를 구동한다.
상술한 액정 표시 장치는 제조과정에서 다양한 검사가 수행될 수 있다. 예시적으로 액정 표시 장치는 제조과정에서 접촉식 방식 또는 비접촉식 방식에 의해 상기 데이터선의 단선(open)여부, 단락(short)여부에 대한 검사가 수행될 수 있다.
상술한 검사과정에서 상기 데이터선에 물리적 손상이 발생하거나 의도치 않은 끝티(burr) 등이 발생되어 액정 표시 장치의 신뢰도가 저하될 수 있다.
본 발명이 해결하고자 하는 과제는 신뢰도가 향상된 표시 장치를 제공하는 데 있다.
본 발명의 과제들은 이상에서 언급한 기술적 과제로 제한되지 않으며, 언급되지 않은 또 다른 기술적 과제들은 아래의 기재로부터 당업자에게 명확하게 이해될 수 있을 것이다.
상기 과제를 달성하기 위한 본 발명의 일 실시예에 따른 표시 장치는, 표시영역 및 상기 표시영역 주변에 위치하는 주변영역을 포함하는 제1기판; 상기 제1기판의 표시영역 상에 위치하는 게이트선; 상기 게이트선과 절연되어 교차하고, 상기 제1기판의 표시영역 상에 위치하는 제1부분 및 상기 제1부분과 연결되고 상기 제1기판의 주변영역 상에 위치하는 제2부분을 포함하는 데이터선; 상기 제1기판의 표시영역 상에 위치하고, 상기 게이트선 및 상기 데이터선과 연결된 박막 트랜지스터; 상기 박막 트랜지스터 상에 위치하는 제1절연패턴; 상기 제1기판의 주변영역 상에 위치하고 상기 제2부분의 적어도 일부를 커버하는 제2절연패턴; 을 포함하고, 상기 제2절연패턴은 상기 제1절연패턴과 동일한 물질로 이루어질 수 있다.
상기 과제를 달성하기 위한 본 발명의 일 실시예에 따른 표시 장치에 있어서, 상기 제2부분 상에 위치하는 돌출패턴을 더 포함하고, 상기 제2절연패턴은, 상기 돌출패턴 전체를 커버할 수 있다.
상기 과제를 달성하기 위한 본 발명의 일 실시예에 따른 표시 장치에 있어서, 상기 돌출패턴은, 상기 제2부분과 동일한 물질로 이루어질 수 있다.
상기 과제를 달성하기 위한 본 발명의 일 실시예에 따른 표시 장치에 있어서, 상기 제1절연패턴은, 색필터일 수 있다.
상기 과제를 달성하기 위한 본 발명의 일 실시예에 따른 표시 장치에 있어서, 상기 제1절연패턴 상에 위치하는 셀갭 스페이서를 더 포함하고, 상기 셀갭 스페이서는 상기 박막 트랜지스터와 중첩할 수 있다.
상기 과제를 달성하기 위한 본 발명의 일 실시예에 따른 표시 장치는, 상기 제1절연패턴 상에 위치하고 상기 제1절연패턴에 형성된 컨택홀을 통해 상기 박막 트랜지스터와 접속하는 화소전극; 상기 제1기판과 대향하는 제2기판; 상기 제1기판과 마주보는 상기 제2기판의 일면 상에 위치하고, 상기 박막 트랜지스터 및 상기 데이터선과 중첩하는 차광부재; 상기 제2기판의 일면 및 상기 차광부재 상에 위치하는 공통전극; 을 더 포함할 수 있다.
상기 과제를 달성하기 위한 본 발명의 다른 실시예에 따른 표시 장치는, 표시영역 및 상기 표시영역 주변에 위치하는 주변영역을 포함하는 제1기판; 상기 제1기판의 표시영역 상에 위치하는 게이트선; 상기 게이트선과 절연되어 교차하고, 상기 제1기판의 표시영역 상에 위치하는 제1부분 및 상기 제1부분과 연결되고 상기 제1기판의 주변영역 상에 위치하는 제2부분을 포함하는 데이터선; 상기 제1기판의 표시영역 상에 위치하고, 상기 게이트선 및 상기 데이터선과 연결된 박막 트랜지스터; 상기 박막 트랜지스터 상에 위치하는 제1절연패턴; 상기 제1절연패턴 상에 위치하고 상기 데이터선 및 상기 박막 트랜지스터와 중첩하는 차광부재; 상기 제1기판의 주변영역 상에 위치하고 상기 제2부분의 적어도 일부를 커버하는 제2절연패턴; 을 포함하고, 상기 제2절연패턴은 상기 차광부재와 동일한 물질로 이루어질 수 있다.
상기 과제를 달성하기 위한 본 발명의 다른 실시예에 따른 표시 장치에 있어서, 상기 제2부분 상에 위치하는 돌출패턴을 더 포함하고, 상기 제2절연패턴은, 상기 돌출패턴 전체를 커버할 수 있다.
상기 과제를 달성하기 위한 본 발명의 다른 실시예에 따른 표시 장치에 있어서, 상기 돌출패턴은, 상기 제2부분과 동일한 물질로 이루어질 수 있다.
상기 과제를 달성하기 위한 본 발명의 다른 실시예에 따른 표시 장치에 있어서, 상기 제1절연패턴은, 색필터일 수 있다.
상기 과제를 달성하기 위한 본 발명의 다른 실시예에 따른 표시 장치에 있어서, 상기 차광부재 상에 위치하는 셀갭 스페이서를 더 포함하고, 상기 셀갭 스페이서는 상기 박막 트랜지스터와 중첩할 수 있다.
상기 과제를 달성하기 위한 본 발명의 다른 실시예에 따른 표시 장치에 있어서, 상기 셀갭 스페이서는, 상기 차광부재와 동일한 물질로 이루어질 수 있다.
상기 과제를 달성하기 위한 본 발명의 다른 실시예에 따른 표시 장치는, 상기 제1절연패턴 상에 위치하고 상기 제1절연패턴에 형성된 컨택홀을 통해 상기 박막 트랜지스터와 접속하는 화소전극; 상기 제1기판과 대향하는 제2기판; 상기 제1기판과 마주보는 상기 제2기판의 일면 상에 위치하는 공통전극; 을 더 포함할 수 있다.
상기 과제를 달성하기 위한 본 발명의 또 다른 실시예에 따른 표시 장치는, 표시영역 및 상기 표시영역 주변에 위치하는 주변영역을 포함하는 제1기판; 상기 제1기판의 표시영역 상에 위치하는 게이트선; 상기 게이트선과 절연되어 교차하고, 각각이 상기 제1기판의 표시영역 상에 위치하는 제1부분 및 상기 제1부분과 연결되고 상기 제1기판의 주변영역 상에 위치하는 제2부분을 포함하는 제1데이터선 및 제2데이터선; 상기 제1기판의 표시영역 상에 위치하고, 상기 게이트선 및 상기 제1데이터선과 연결된 제1박막 트랜지스터; 상기 제1박막 트랜지스터 상에 위치하고 제1컨택홀을 포함하는 제1절연패턴; 상기 제1절연패턴 상에 위치하고 상기 제1컨택홀을 통해 상기 제1박막 트랜지스터와 접속하는 제1화소전극; 상기 제1기판의 표시영역 상에 위치하고, 상기 게이트선 및 상기 제2데이터선과 연결된 제2박막 트랜지스터; 상기 제2박막 트랜지스터 상에 위치하고 제2컨택홀을 포함하는 제2절연패턴; 상기 제2절연패턴 상에 위치하고 상기 제2컨택홀을 통해 상기 제2박막 트랜지스터와 접속하는 제2화소전극; 상기 제1기판의 주변영역 상에 위치하고 상기 제1데이터선의 제2부분 중 적어도 일부를 커버하는 제3절연패턴; 상기 제1기판의 주변영역 상에 위치하고 상기 제2데이터선의 제2부분 중 적어도 일부를 커버하는 제4절연패턴; 을 포함하고, 상기 제3절연패턴 및 상기 제4절연패턴 중 적어도 어느 하나는 상기 제1절연패턴과 동일한 물질을 포함할 수 있다.
상기 과제를 달성하기 위한 본 발명의 또 다른 실시예에 따른 표시 장치에 있어서, 상기 제1데이터선의 제2부분 상에 위치하는 돌출패턴을 더 포함하고, 상기 제3절연패턴은, 상기 돌출패턴 전체를 커버할 수 있다.
상기 과제를 달성하기 위한 본 발명의 또 다른 실시예에 따른 표시 장치에 있어서, 상기 돌출패턴은, 상기 제1데이터선의 제2부분과 동일한 물질로 이루어질 수 있다.
상기 과제를 달성하기 위한 본 발명의 또 다른 실시예에 따른 표시 장치에 있어서, 상기 제1절연패턴은 제1색필터이고, 상기 제2절연패턴은 상기 제1색필터와 상이한 색상을 갖는 제2색필터일 수 있다.
상기 과제를 달성하기 위한 본 발명의 또 다른 실시예에 따른 표시 장치에 있어서, 상기 제3절연패턴은, 상기 제1절연패턴 및 상기 제4절연패턴과 동일한 물질로 이루어질 수 있다.
상기 과제를 달성하기 위한 본 발명의 또 다른 실시예에 따른 표시 장치에 있어서, 상기 제3절연패턴은 상기 제1절연패턴과 동일한 물질로 이루어지고, 상기 제4절연패턴은 상기 제2절연패턴과 동일한 물질로 이루어질 수 있다.
상기 과제를 달성하기 위한 본 발명의 또 다른 실시예에 따른 표시 장치에 있어서, 상기 제3절연패턴은 상기 제2절연패턴과 동일한 물질로 이루어지고, 상기 제4절연패턴은 상기 제1절연패턴과 동일한 물질로 이루어질 수 있다.
기타 실시예들의 구체적인 사항들은 상세한 설명 및 도면들에 포함되어 있다.
본 발명의 실시예들에 의하면 적어도 다음과 같은 효과가 있다.
즉, 신뢰도가 향상된 표시 장치를 제공할 수 있다.
본 발명에 따른 효과는 이상에서 예시된 내용에 의해 제한되지 않으며, 더욱 다양한 효과들이 본 명세서 내에 포함되어 있다.
도 1은 본 발명의 일 실시예에 따른 표시 장치를 개략적으로 도시한 것이다.
도 2는 도 1의 Q부분을 확대 도시한 평면도이다.
도 3은 도 2의 Ⅰ-Ⅰ' 및 Ⅱ-Ⅱ' 선을 따라 절단한 단면도이다.
도 4 내지 도 14는 도 3에 도시된 표시 장치의 제조 과정을 공정 단계별로 나타낸 개략적인 단면도이다.
도 15는 본 발명의 다른 실시예에 따른 표시 장치의 단면도이다.
도 16 내지 도 21은 도 15에 도시된 표시 장치의 제조 과정을 공정 단계별로 나타낸 개략적인 단면도이다.
도 22는 본 발명의 또 다른 실시예에 따른 표시 장치를 개략적으로 도시한 것이다.
도 23은 도 22의 R부분을 확대 도시한 평면도이다.
도 24는 도 23의 Ⅰ-Ⅰ' 및 Ⅲ-Ⅲ'선을 따라 절단한 단면도이다.
도 25는 도 23의 Ⅱ-Ⅱ' 및 Ⅳ-Ⅳ'선을 따라 절단한 단면도이다.
본 발명의 이점 및 특징, 그리고 그것들을 달성하는 방법은 첨부되는 도면과 함께 상세하게 후술되어 있는 실시예들을 참조하면 명확해질 것이다. 그러나 본 발명은 이하에서 개시되는 실시예들에 한정되는 것이 아니라 서로 다른 다양한 형태로 구현될 것이며, 단지 본 실시예들은 본 발명의 개시가 완전하도록 하며, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 발명의 범주를 완전하게 알려주기 위해 제공되는 것이며, 본 발명은 청구항의 범주에 의해 정의될 뿐이다.
공간적으로 상대적인 용어인 "아래(below)", "아래(beneath)", "하부(lower)", "위(above)", "상부(upper)" 등은 도면에 도시되어 있는 바와 같이 하나의 소자 또는 구성 요소들과 다른 소자 또는 구성 요소들과의 상관관계를 용이하게 기술하기 위해 사용될 수 있다. 공간적으로 상대적인 용어는 도면에 도시되어 있는 방향에 더하여 사용시 또는 동작시 소자의 서로 다른 방향을 포함하는 용어로 이해되어야 한다. 예를 들면, 도면에 도시되어 있는 소자를 뒤집을 경우, 다른 소자의 "아래(below 또는 beneath)"로 기술된 소자는 다른 소자의 "위(above)"에 놓여질 수 있다. 따라서, 예시적인 용어인 "아래"는 아래와 위의 방향을 모두 포함할 수 있다. 소자는 다른 방향으로도 배향될 수 있으며, 이 경우 공간적으로 상대적인 용어들은 배향에 따라 해석될 수 있다.
비록 제1, 제2 등이 다양한 구성요소들을 서술하기 위해서 사용되나, 이들 구성요소들은 이들 용어에 의해 제한되지 않음은 물론이다. 이들 용어들은 단지 하나의 구성요소를 다른 구성요소와 구별하기 위하여 사용하는 것이다. 따라서, 이하에서 언급되는 제1 구성요소는 본 발명의 기술적 사상 내에서 제2 구성요소일 수도 있음은 물론이다. 단수의 표현은 문맥상 명백하게 다르게 뜻하지 않는 한, 복수의 표현을 포함한다. 또한 "포함하다" 또는 "가지다" 등의 용어는 명세서 상에 기재된 특징, 숫자, 단계, 동작, 구성요소, 부분품 또는 이들을 조합한 것이 존재함을 지정하려는 것이지, 하나 또는 그 이상의 다른 특징들이나 숫자, 단계, 동작, 구성요소, 부분품 또는 이들을 조합한 것들의 존재 또는 부가 가능성을 미리 배제하지 않는다.
이하, 도면을 참조하여 본 발명의 실시예들에 대하여 설명한다.
도 1은 본 발명의 일 실시예에 따른 표시 장치를 개략적으로 도시한 것이다.
도 1을 참조하면, 본 실시예에 따른 표시 장치(1)는, 어레이 기판 및 어레이 기판과 대향하는 대향 기판(도면 미도시)을 포함할 수 있으며, 상기 어레이 기판은 제1기판(100), 복수의 게이트선(G1, G2, …, Gn) (n은 자연수), 복수의 게이트선(G1, G2, …, Gn)과 절연되어 교차하는 복수의 데이터선(D1, D2, …, Da, Db, …,Dm)(a, b, m은 a<b<m 관계에 있는 자연수), 게이트 구동부(800) 및 데이터 구동부(900)을 포함할 수 있다.
제1기판(100)은 박막 트랜지스터와 화소전극을 포함하는 화소(PX)들이 정의된 표시영역(DA)과 표시영역(DA)를 제외한 주변영역(PA)을 포함할 수 있다.
제1기판(100)의 표시영역(300) 상에는 일 방향(예시적으로 도면 기준 가로방향)으로 연장된 복수의 게이트선(G1, G2, …, Gn) 및 복수의 게이트선(G1, G2, …, Gn)(과 절연되어 교차하는 복수의 데이터선(D1, D2, …, Da, Db, …,Dm) 이 위치할 수 있다. 그리고 복수의 게이트선(G1, G2, …, Gn)과 복수의 데이터선(D1, D2, …, Da, Db, …,Dm) 각각이 교차하는 부분에는 화소(PX)가 위치할 수 있다.
주변영역(PA)에는 복수의 게이트선(G1, G2, …, Gn)에 게이트 전압을 인가하는 게이트 구동부(800) 및 복수의 데이터선(D1, D2, …, Da, Db, …,Dm)에 데이터 전압을 인가하는 데이터 구동부(900)가 위치할 수 있다. 몇몇 실시예에서 게이트 구동부(800) 및 데이터 구동부(900) 중 적어도 하나는 제1기판(100) 상에 실장될 수 있다. 다만 이에 한정되는 것은 아니며, 게이트 구동부(800) 및 데이터 구동부(900) 중 적어도 어느 하나는 제1기판(100) 상에 실장되지 않을 수도 있다. 예컨대 데이터 구동부(900)가 제1기판(100) 상에 실장되지 않는 경우, 주변영역(PA)에는 도면에 도시된 바와는 달리, 데이터 구동부(900)와 데이터선(D1, D2, …, Da, Db, …,Dm)을 전기적으로 연결하기 위한 복수의 패드가 구비될 수도 있다. 이하에서는 설명의 편의를 위해 데이터 구동부(900)가 기판(100)의 주변영역(PA)상에 위치하는 경우를 예시로 설명하나, 이에 한정되는 것은 아니다.
데이터선(D1, D2, …, Da, Db, …,Dm)의 적어도 일부는 주변영역(PA)까지 연장될 수 있다. 예시적으로 주변영역(PA) 중 데이터 구동부(900)가 위치하는 영역을 제1주변영역(PA1)라 지칭하고, 표시영역(DA)을 사이에 두고 제1주변영역(PA1)과 마주보는 영역을 제2주변영역(PA2)라 지칭하면, 데이터선(D1-Dm)의 적어도 일부는 제1주변영역(PA1) 뿐만 아니라 제2주변영역(PA2)까지 연장될 수 있다. 몇몇 실시예에서 제2주변영역(PA2)은 데이터선(D1-Dm)의 단선(open) 또는 단락(short)여부를 검사하는 검사영역일 수 있다. 보다 구체적인 내용을 후술한다.
도 2는 도 1의 Q부분을 확대 도시한 평면도로서 보다 구체적으로 하나의 화소 및 제2주변영역의 일부를 확대 도시한 평면도, 도 3은 도 2의 Ⅰ-Ⅰ' 및 Ⅱ-Ⅱ' 선을 따라 절단한 표시 장치의 단면도이다.
도 1 내지 도 3을 참조하면, 표시 장치(1)는 도 1의 설명에서 상술한 바와 같이 어레이 기판(10) 및 어레이 기판(10)과 대향하는 대향 기판(20), 어레이 기판(10)과 대향 기판(20) 사이에 위치하는 액정층(300)을 포함할 수 있다.
어레이 기판(10)은 제1기판(100), 게이트 절연막(110), 제1게이트선(Gn), 제1데이터선(Da), 스위칭 소자인 제1 박막 트랜지스터(Ta), 패시베이션층(130), 제1절연패턴(150), 제2절연패턴(160), 제1 화소전극(PEa), 제1 셀갭 스페이서(CS1) 및 제1배향막(190) 등을 포함할 수 있다.
제1기판(100)은 투명 절연 기판일 수 있다. 예를 들면, 제1기판(100)은 유리 기판, 석영 기판, 투명 수지 기판 등으로 이루어질 수 있다. 또한, 기판(10)은 고내열성을 갖는 고분자를 포함할 수 있다. 예컨대, 제1기판(100)은, 폴리에테르술폰(PES, polyethersulphone), 폴리아크릴레이트(PAR, polyacrylate), 폴리에테르 이미드(PEI, polyetherimide), 폴리에틸렌 나프탈레이트(PEN, polyethyelenen napthalate), 폴리에틸렌 테레프탈레이드(PET, polyethyeleneterepthalate), 폴리페닐렌설파이드(polyphenylene sulfide: PPS), 폴리아릴레이트(polyallylate), 폴리이미드(polyimide: PI), 폴리카보네이트(PC), 셀룰로오스 트리 아세테이트(cellulose triacetate), 셀룰로오스 아세테이트 프로피오네이트(cellulose acetate propionate: CAP), 폴리아릴렌에테르 술폰(poly(aryleneether sulfone)) 및 이들의 조합으로 이루어진 그룹에서 선택된 어느 하나를 포함할 수 있다.
몇몇 실시예에서 제1기판(100)은 가요성을 가질 수도 있다. 즉, 제1기판(100)은 롤링(rolling), 폴딩(folding), 벤딩(bending) 등으로 형태 변형이 가능한 기판일 수 있다.
제1기판(100)은 상술한 바와 같이 표시영역(DA) 및 제2주변영역(PA2)을 포함한 주변영역(도 1의 PA)을 포함할 수 있다.
제1게이트선(Gn)은 제1기판(100) 상에 일 방향(예시적으로 도면 기준 가로 방향)을 따라 연장될 수 있다. 제1게이트선(Gn)은 제1기판(100)의 표시영역(DA) 상에 위치할 수 있으며, 적어도 일부가 제1기판(100)의 주변영역(도 1의 PA)까지 연장될 수 있다. 제1게이트선(Gn)은 탄탈륨(Ta), 텅스텐(W), 티타늄(Ti), 몰리브덴(Mo), 알루미늄(Al), 동(Cu), 크롬(Cr), 네오듐(Nd)으로부터 선택된 원소, 또는 상기 원소를 주성분으로 하는 합금재료 또는 화합물 재료로 이루어질 수 있으나 이에 한정되는 것은 아니다.
게이트 절연층(110)은 제1게이트선(Gn)을 덮도록 제1기판(100) 상에 형성될 수 있다. 게이트 절연층(110)은 제1기판(100)의 표시영역(DA) 상부뿐만 아니라 제1기판(100)의 제2주변영역(PA2) 상부에 위치할 수 있다. 몇몇 실시예에서 게이트 절연층(110)은 무기절연물질 예를들면 산화실리콘(SiO2) 또는 질화실리콘(SiNx)으로 이루어질 수 있다.
제1데이터선(Da)은 게이트 절연층(110) 상에 위치할 수 있으며, 상기 일 방향과는 다른 타 방향(예시적으로 도면 기준 세로방향)으로 연장될 수 있다. 즉, 제1데이터선(Da)은 제1게이트선(Gn)과 절연되어 교차할 수 있다. 제1데이터선(Da)은 제1기판(100)의 표시영역(DA) 상에 위치할 수 있으며, 적어도 일부가 제1기판(100)의 주변영역(도 1의 PA)까지 연장될 수 있다. 예시적인 실시예에서, 제1데이터선(Da)은 제1기판(100)의 표시영역(DA) 상에 위치하는 제1부분(Da1) 및 제1부분(Da1)과 연결되고 제1기판(100)의 제2주변영역(PA2) 상에 위치하는 제2부분(Da2)을 포함할 수 있다. 몇몇 실시예에서 제1데이터선(Da)은 Ag, Au, Cu, Ni, Pt, Pd, Ir, Rh, W, Al, Ta, Mo, Cd, Zn, Fe, Ti, Si, Ge, Zr, Ba 등의 금속 또는 그 합금, 또는 그 금속 질화물로 이루어질 수 있으나, 이에 한정되는 것은 아니다.
몇몇 실시예에서 제1데이터선(Da)의 제2부분(Da2) 상에는 제1돌출패턴(PTa)이 더 위치할 수 있다. 제1돌출패턴(PTa)은 제1데이터선(Da)의 단선(short) 또는 단락(open) 검사 과정에서 제2부분(Da2) 상에 발생한 끝티(burr)일 수 있으며, 제1돌출패턴(PTa)과 제1데이터선(Da)은 서로 동일한 물질로 이루어질 수 있다.
제1 박막 트랜지스터(Ta)는 제1기판(100)의 표시영역(DA) 상에 위치할 수 있다. 제1 박막 트랜지스터(Ta)는 제1게이트선(Gn)과 연결된 제1게이트 전극(GEa), 제1게이트 전극(GEa)과 중첩하고 게이트 절연층(110) 상에 위치하는 제1액티브 패턴(APa), 제1데이터선(Da)의 제1부분(Da1)과 연결되고 제1액티브 패턴(APa) 상에 위치하며 제1액티브패턴(APa)과 중첩하는 제1소스전극(SEa), 제1소스전극(SEa)과 이격되고, 제1액티브 패턴(APa) 상에 제1액티브 패턴(APa)과 중첩하도록 배치된 제1드레인 전극(DEa)을 포함할 수 있다. 몇몇 실시예에서 제1게이트 전극(GEa)은 제1게이트선(Gn)과 동일한 물질로 이루어질 수 있으며, 제1소스전극(Sea) 및 제1드레인전극(DEa)은 제1데이터선(Da)과 동일한 물질로 이루어질 수 있다. 또한 제1액티브패턴(APa)은 비정질 반도체, 미세결정 반도체, 다결정 반도체, 산화물 반도체 중 어느 하나로 이루어질 수 있다.
패시베이션층(130)은 제1데이터선(Da), 제1소스전극(SEa), 제1드레인전극 (DEa)을 커버하도록 게이트 절연층(110) 상에 위치할 수 있다. 패시베이션층(130)은 제1기판(100)의 표시영역(DA) 상부에 위치하는 제1데이터선(Da)의 제1부분(Da1) 뿐만 아니라 제2주변영역(PA2) 상부에 위치하는 제1데이터선(Da)의 제2부분(Da2)도 커버할 수 있다. 몇몇 실시예에서 패시베이션층(130)은 무기절연물질 예를 들면 산화실리콘(SiO2) 또는 질화실리콘(SiNx)으로 이루어질 수 있다. 다른 실시예에서 패시베이션층(130)은 생략될 수도 있다.제1돌출패턴(PTa)이 존재하는 경우, 몇몇 실시예에서 패시베이션층(130)은 제1돌출패턴(PTa)을 완전히 커버하지 못할 수 있다. 바꾸어 말하면 제1돌출패턴(PTa)의 적어도 일부는 패시베이션층(130)을 관통하여 제1기판(100)의 상부로 돌출될 수 있다.
제1절연패턴(150)은 제1기판(100)의 표시영역(DA) 상부에 위치할 수 있으며, 제1박막 트랜지스터(TA)를 커버할 수 있다. 제1절연패턴(150)은 어레이 기판(10)을 평탄화시킬 수 있다. 몇몇 실시예에서 제1절연패턴(150)은 제1데이터선(Da), 제1소스전극(SEa), 제1드레인전극 (DEa)을 커버하는 패시베이션층(130) 상에 위치할 수 있다.
몇몇 실시예에서 제1절연패턴(150)은 유기 절연물질로 이루어질 수 있으며, 상기 유기 절연물질은 감광성 유기 조성물로 이루어질 수 있다. 또한 제1절연패턴(150)은 색필터일 수 있다. 상기 색필터는 감광성 유기 조성물에 색을 구현하기 위한 안료가 포함된 물질로 이루어질 수 있다. 예를 들어, 상기 색필터는 감광성 유기 조성물에 적색, 녹색 또는 청색의 안료 중 어느 하나를 포함할 수 있다. 즉, 상기 색필터는 적색, 녹색 및 청색 컬러 필터 중 어느 하나일 수 있다.
제2절연패턴(160)은 제1기판(100)의 제2주변영역(PA2) 상부에 위치할 수 있으며, 제1데이터선(Da)의 제2부분(Da2) 중 적어도 일부를 커버할 수 있다.
제2부분(Da2) 상에 제1돌출패턴(PTa)이 위치하는 경우, 제2절연패턴(160)은 제1돌출패턴(PTa) 전체를 커버할 수 있다. 바꾸어 말하면, 제1돌출패턴(PTa)은 제2절연패턴(160)에 의해 완전히 커버되어 제2절연패턴(160) 상부로 노출되지 않을 수 있다.
몇몇 실시예에서 제2절연패턴(160)은 제1절연패턴(150)과 동일한 물질로 이루어질 수 있으며, 제1절연패턴(150)과 제2절연패턴(160)은 동일 공정 내에서 형성될 수 있다. 예컨대, 제1절연패턴(150)이 상기 색필터로 이루어지는 경우, 제2절연패턴(160)도 상기 색필터로 이루어질 수 있으며, 상기 색필터의 색상은 제1절연패턴(150)과 동일할 수 있다. 또한 제1절연패턴(150)이 색상을 구현하는 안료가 포함된 감광성 유기 조성물을 도포하고, 마스크를 이용하여 상기 감광성 유기 조성물을 패터닝하는 과정을 통해 형성되는 경우, 제2절연패턴(160)도 제1절연패턴(150) 형성시 사용되는 마스크를 이용하여 제1절연패턴(150)과 동시에 형성될 수 있다. 바꾸어 말하면 제1절연패턴(150)과 제2절연패턴(160)은 동일한 마스크 공정을 통해 형성될 수 있다.
제1화소전극(PEa)은 제1절연패턴(150) 상에 위치할 수 있으며, 투명하고 도전성이 있는 물질로 형성될 수 있다. 제1화소전극(PEa)은 제1절연패턴(150) 및 패시베이션층(130)을 관통하는 제1컨택홀(CH1)을 통해서 제1드레인전극(DEa)과 컨택할 수 있다. 이에 따라, 제1화소전극(PEa)은 제1 박막 트랜지스터(Ta)와 전기적으로 연결될 수 있다.
제1절연패턴(150) 상에는 제1 셀갭 스페이서(CS1)이 위치할 수 있다. 제1 셀갭 스페이서(CS1)는 어레이 기판(10)과 대향 기판(20) 사이의 간격을 유지해주는 역할을 할 수 있다. 몇몇 실시예에서 제1 셀갭 스페이서(CS1)는 제1박막 트랜지스터(Ta)와 적어도 일부가 중첩하도록 배치될 수 있다.
제1절연패턴(150), 제1 셀갭 스페이서(CS1), 제1화소전극(PEa) 및 제2절연패턴(160) 상에는 제1배향막(190)이 위치할 수 있다. 즉, 제1배향막(190)은 어레이 기판(10)의 전체면에 형성될 수 있다. 제1배향막(190)에는 일축 배향처리(예컨대, 러빙처리, 광배향처리 등)가 될 수 있다. 제1배향막(190) 중 제1 셀갭 스페이서(CS1) 상부에 위치하는 부분은 적어도 일부가 대향 기판(20)과 접촉할 수 있다.
대향 기판(20)은 어레이 기판(10)과 대향하는 제2기판(200), 차광부재(210), 오버 코트층(230), 공통전극(250) 및 제2배향막(270)을 포함할 수 있다.
제2기판(200)은 제1기판(100)과 마찬가지로 투명 절연 기판일 수 있다. 예를 들면, 제1기판(100)은 유리 기판, 석영 기판, 투명 수지 기판 등으로 이루어질 수 있다. 또한, 제2기판(200)은 고내열성을 갖는 고분자를 포함할 수 있다. 몇몇 실시예에서 제2기판(200)은 제1기판(100)과 마찬가지로 가요성을 가질 수도 있다. 즉, 제2기판(200)은 롤링(rolling), 폴딩(folding), 벤딩(bending) 등으로 형태 변형이 가능한 기판일 수 있다.
차광부재(210)는 어레이 기판(10)과 마주보는 제2기판(200)의 일면에 위치할 수 있으며, 제1게이트선(Gn), 제1데이터선(Da), 제1박막 트랜지스터(Ta) 및 제2주변영역(PA2)과 중첩하도록 배치될 수 있다.
오버 코트층(230)은 차광부재(210) 및 제2기판(2000 상에 형성되어 대향 기판(20)을 평탄화시킬 수 있다. 몇몇 실시예에서 오버 코트층(230)은 생략될 수도 있다.
공통 전극(250)은 오버 코트층(230) 상에 형성될 수 있다. 공통 전극(250)은 투명하고 도전성이 있는 물질로 형성될 수 있다.
제2배향막(270)은 공통전극(250)이 형성된 제2기판(200) 상부에 형성될 수 있다. 제2배향막(270)은 어레이 기판(10)을 향하는 대향 기판(20)의 전체면에 형성될 수 있다. 제2배향막(270)에는 일축 배향처리(예컨대, 러빙처리, 광배향처리 등)가 될 수 있다.
액정층(300)은 어레이 기판(10)과 대향 기판(20) 사이에 개재될 수 있으며, 액정분자들을 포함하는 액정 조성물로 이루어질 수 있다. 몇몇 실시예에서 상기 액정 조성물은 상기 액정분자들 뿐만 아니라 반응성 메조겐(Reactive Mesogen) 폴리머를 더 포함할 수도 있다.
도 4 내지 도 14는 도 3에 도시된 표시 장치의 제조 과정을 공정 단계별로 나타낸 개략적인 단면도이다.
도 2 내지 도 4를 참조하면, 제1기판(100) 상에 제1금속층(도면 미도시)를 형성하고 상기 제1금속층을 패터닝하여 제1게이트선(Gn) 및 제1게이트전극(GEa)를 형성한다. 제1게이트전극(GEa)는 제1기판(100)의 표시영역(DA) 상에 형성될 수 있음은 도 2 및 도 3의 설명에서 상술한 바와 같다. 몇몇 실시예에서 상기 제1금속층은 탄탈륨(Ta), 텅스텐(W), 티타늄(Ti), 몰리브덴(Mo), 알루미늄(Al), 동(Cu), 크롬(Cr), 네오듐(Nd)으로부터 선택된 원소, 또는 상기 원소를 주성분으로 하는 합금재료 또는 화합물 재료를 포함할 수 있다.
도 2, 도 3 및 도 5를 참조하면, 이어서 제1게이트선(Gn), 제1게이트전극(GEa) 및 제1기판(100) 상에 게이트 절연막(110)을 형성한다. 몇몇 실시예에서 게이트 절연막(110)은 화학기상증착법 등에 의해 형성될 수 있으며, 게이트 절연막(110)은 제1기판(100)의 표시영역(DA) 상부 뿐만 아니라 제2주변영역(PA2)을 포함한 주변영역의 상부에도 형성될 수 있다.
도 2, 도 3 및 도 6을 참조하면, 게이트 절연막(110) 상에 액티브층(도면 미도시)을 증착하고 이를 패터닝하여 제1게이트전극(GEa)과 중첩하는 제1액티브패턴(APa)을 형성한다.
이어서 도 2, 도 3 및 도 7을 참조하면, 제1액티브패턴(APa)이 형성된 제1기판(200) 상부에 제2금속층(도면 미도시)을 형성하고, 상기 제2금속층을 패터닝하여 제1데이터선(Da), 제1소스전극(SEa), 제1드레인전극(DEa)을 형성한다. 이에 따라 제1기판(100)의 표시영역(DA) 상에는 제1게이트전극(GEa), 제1액티브 패턴(APa), 제1소스전극(SEa) 및 제1드레인전극(DEa)을 포함하는 제1박막 트랜지스터(TA)가 형성된다.
제1데이터선(Da)은 제1기판(100)의 표시영역(DA) 상부에 위치하는 제1부분(Da1) 및 제1기판(100)의 제2주변영역(PA2)에 위치하는 제2부분(Da2)을 포함할 수 있음은 도 2 및 도 3의 설명에서 상술한 바와 같다. 몇몇 실시예에서 상기 제2금속층은 Ag, Au, Cu, Ni, Pt, Pd, Ir, Rh, W, Al, Ta, Mo, Cd, Zn, Fe, Ti, Si, Ge, Zr, Ba 등의 금속 또는 그 합금, 또는 그 금속 질화물을 포함할 수 있다.
이어서 제1데이터선(Da)의 단선 또는 단락여부를 검사하는 검사과정이 수행될 수 있다.
예컨대, 도 8a에 도시된 바와 같이 제1데이터선(Da)의 제2부분(Da2) 상에 프로브 핀 등의 검사부재(TP)를 제1방향(또는 Y방향)으로 이동시켜 제2부분(Da2)에 접촉시키고, 제2부분(Da2)에 전압을 인가하여 전류특성을 측정함으로써 제1데이터선(Da)의 단선/단락 검사를 수행할 수 있다. 즉, 접촉방식에 의해 제1데이터선(Da)의 단선/단락 검사를 수행할 수 있다. 이러한 접촉방식에 의한 검사과정에서 검사부재(TP)와 제2부분(Da2)은 접촉하게 되는 바, 제2부분(Da2)은 물리적으로 손상되거나 변형될 수 있다. 또한 의도치 않은 제1돌출부재(PTa)와 같은 끝티(burr)가 제2부분(Da2) 상에 형성될 수 있다.
또는 도 8b에 도시된 바와 같이 제1데이터선(Da)에 교류 전압을 인가하고 제1데이터선(Da)의 제2부분(Da2) 상에 검사부재(TP)를 제2방향(또는 X방향)으로 이동시키면 커패시티브 커플링에 의해 전류가 유도될 수 있다. 그리고 유도된 전류에 의한 자기장을 측정함으로써 제1데이터선(Da)의 단선/단락 검사를 수행할 수도 있다. 즉, 비접촉방식에 의해 제1데이터선(Da)의 단선/단락 검사를 수행할 수도 있다. 이러한 비접촉방식에 의한 검사과정에서 검사부재(TP)가 의도치 않게 제2부분(Da2)과 접촉할 수도 있으며, 이에 따라 제2부분(Da2)은 물리적으로 손상되거나 변형될 가능성이 존재한다. 또한 의도치 않은 제1돌출부재(PTa)와 같은 끝티(burr)가 제2부분(Da2) 상에 형성될 수도 있다.
이어서 도 2, 도 3 및 도 9를 참조하면 제1박막 트랜지스터(Ta)가 형성된 제1기판(100) 상에 화학 기상 증착법 등을 이용하여 패시베이션층(130)을 형성한다. 패시베이션층(130)은 일례로, 질화 실리콘 내지는 산화 실리콘으로 형성할 수 있다.
몇몇 실시예에서 제1데이터선(Da)의 제2부분(Da2) 상에 제1돌출패턴(PTa)가 형성된 경우, 패시베이션층(130)은 제1돌출패턴(PTa) 전체를 커버하지 못할 수 있다. 이러한 경우 제1돌출패턴(PTa)의 일부는 패시베이션층(130)을 관통하여 제1기판(100) 상부로 노출될 수 있다.
이어서 도 2, 도 3 및 도 10을 참조하면, 패시베이션층(130) 상에 색안료를 포함하는 유기 절연층(도면 미도시)을 형성하고, 상기 유기 절연층을 패터닝하여 제1절연패턴(150) 및 제2절연패턴(160)을 형성한다. 제1절연패턴(150)은 제1기판(100)의 표시영역(DA) 상부에 형성될 수 있으며, 제1박박 트랜지스터(Ta)를 커버할 수 있다. 또한 제2절연패턴(160)은 제1기판(100)의 제2주변영역(PA2) 상부에 형성될 수 있으며, 제1돌출패턴(PTa)을 완전히 커버할 수 있다. 몇몇 실시예에서 상기 유기 절연층은 감광성을 갖는 유기 조성물로 이루어질 수 있으며, 또한 색안료 물질을 포함할 수 있다.
이어서 도 2, 도 3 및 도 11을 참조하면, 제1절연패턴(150) 및 패시베이션층(130)을 식각하여 제1컨택홀(CH1)을 형성한다. 제1컨택홀(CH1)을 통해 제1드레인전극(DEa)의 일부가 노출될 수 있다.
이어서 도 2, 도 3 및 도 12를 참조하면, 제1컨택홀(CH1)이 형성된 제1절연패턴(150) 및 제2절연패턴(160) 상에 투명 전극층(도면 미도시)을 형성하고, 상기 투명 전극층을 패터닝하여 제1화소전극(PEa)을 형성한다. 제1화소전극(PEa)은 제1기판(100)의 표시영역(DA) 상부에 형성될 수 있으며, 제1컨택홀(CH1)을 통해 제1박막 트랜지스터(Ta)와 전기적으로 연결될 수 있다. 상기 투명 전극층을 형성하는 물질의 예로서는, 인듐 틴 옥사이드(Indium tin oxide, ITO), 인듐 징크 옥사이드(Indium zinc oxide, IZO) 등을 들 수 있다.
이어서 도 2, 도 3 및 도 13을 참조하면, 제1절연패턴(150), 제1화소전극(PEa) 및 제2절연패턴(160) 상에 감광성 절연층(도면 미도시)을 형성하고, 이를 패터닝하여 제1 셀갭 스페이서(CS1)를 형성한다. 제1 셀갭 스페이서(CS1)는 제1절연패턴(150) 상에 형성될 수 있으며, 제1박막 트랜지스터(Ta)와 중첩하는 부분에 형성될 수 있다.
이후 제1절연패턴(150), 제2절연패턴(160), 제1 셀갭 스페이서(CS1) 및 제1화소전극(PEa) 상에 제1배향막(190)을 형성한다. 이에 따라 어레이 기판(10)이 제조될 수 있다.
이어서 도 2, 도 3 및 도 14를 참조하면, 어레이 기판(10) 상에 대향 기판(20)을 배치하고 양 기판(10, 20) 사이에 액정 조성물을 개재하여 액정층(300)을 형성할 수 있으며, 이에 따라 표시 장치(1)가 제조될 수 있다. 대향 기판(20)은 제2기판(200), 차광부재(210), 오버 코트층(230), 공통전극(250) 및 제2배향막(270)을 포함할 수 있다. 대향 기판(20)의 각 구성에 대한 설명은 도 2 및 도 3의 설명에서 상술한 바와 동일한 바, 생략한다.
상술한 본 발명에 따른 표시 장치는, 제1데이터선(Da)의 단락/단선 검사과정에서 발생 가능한 제1돌출패턴(PTa)을 제2절연패턴(160)으로 완전히 커버하는 바, 제1돌출패턴(PTa)에 의해 발생 가능한 불량을 방지할 수 있는 이점이 존재한다. 예컨대, 제1돌출패턴(PTa)이 존재하는 경우, 대향 기판(20)의 처짐 등에 의해 제1돌출패턴(PTa)과 공통전극(250)이 접촉하여 불량이 발생할 가능성이 존재한다. 특히 어레이 기판(10)과 대향 기판(20)을 벤딩(bending)한 경우, 즉 표시 장치(1)를 곡면 표시 장치로 구현하는 경우 상술한 접촉 불량 발생가능성은 보다 높아진다. 그러나 본 발명에 따른 표시 장치는 제1데이터선(Da) 중 주변영역에 위치하는 제2부분(Da2)을 제2절연패턴(160)으로 커버함으로써 상술한 접촉 불량 발생가능성을 낮출 수 있는 이점을 갖는다. 특히 제1돌출패턴(PTa)과 같은 끝티(burr)가 단락/단선 검사과정에서 발생하더라도, 제1돌출패턴(PTa) 자체를 제2절연패턴(160)으로 완전히 커버할 수 있는 바, 본 발명에 따른 표시 장치는 신뢰도가 향상되는 이점을 갖는다.
또한, 상술한 제2절연패턴(160)을 추가적인 공정 진행 없이 제1절연패턴(150)의 형성 과정에서 동시에 형성할 수 있는 이점도 존재한다.
도 15는 본 발명의 다른 실시예에 따른 표시 장치의 단면도로서 보다 구체적으로 도 2의 Ⅰ-Ⅰ' 및 Ⅱ-Ⅱ' 선을 따라 절단한 본 발명의 다른 실시예에 따른 표시 장치의 단면도이다.
도 15를 참조하면, 본 실시예에 따른 표시 장치(2)는 어레이 기판(10a) 이 차광부재(170)를 포함하고, 대향 기판(20a)이 차광부재를 포함하지 않는 점에서 도 3에서 설명한 표시 장치(도 3의 1)와는 상이하며, 이외의 구성은 실질적으로 동일하거나 유사하다. 이하에서는 설명의 중복을 피하기 위해 차이점을 위주로 설명한다.
본 실시예에 따른 표시 장치(1)는 어레이 기판(10a), 어레이 기판(10a)과 대향 배치된 대향 기판(20a) 및 양 기판(10a, 20a) 사이에 개재된 액정층(300)을 포함할 수 있다.
어레이 기판(10a)은 제1기판(100), 게이트 절연막(110), 제1게이트선(Gn), 제1데이터선(Da), 스위칭 소자인 제1 박막 트랜지스터(Ta), 패시베이션층(130), 제1절연패턴(150), 제2절연패턴(180), 제1화소전극(PEa), 제1 셀갭 스페이서(CS1a) 및 제1배향막(190) 등을 포함할 수 있다.
제1기판(100), 게이트 절연막(110), 제1게이트선(Gn), 제1데이터선(Da), 제1 박막 트랜지스터(Ta), 패시베이션층(130), 제1절연패턴(150), 제1화소전극(PEa) 에 대한 설명은 도 2 및 도 3의 설명에서 상술한 바와 동일한 바, 생략한다.
제1절연패턴(150) 상에는 차광부재(170)가 위치할 수 있다. 차광부재(170)는 제1게이트선(Gn), 제1데이터선(Da), 제1박막 트랜지스터(Ta)와 중첩하도록 배치될 수 있다. 몇몇 실시예에서 차광부재(170)의 적어도 일부는 제1화소전극(PEa)과 중첩할 수 있으며, 제1컨택홀(CH1) 내에 위치할 수 있다.
차광부재(170) 상에는 제1 셀갭 스페이서(CS1a)이 위치할 수 있다. 제1 셀갭 스페이서(CS1)는 어레이 기판(10a)과 대향 기판(20a) 사이의 간격을 유지해주는 역할을 할 수 있다. 제1 셀갭 스페이서(CS1a)는 제1박막 트랜지스터(Ta)와 적어도 일부가 중첩하도록 배치될 수 있다.
차광부재(170)와 제1 셀갭 스페이서(CS1a)는 동일한 물질로 이루어질 수 있으며, 일체로 형성될 수 있다. 또한 차광부재(170)와 제1 셀갭 스페이서(CS1a)는 동일 공정 내에서 형성될 수 있다. 몇몇 실시예에서 차광부재(170)와 제1 셀갭 스페이서(CS1a)는 차광물질으로 포함하는 감광성 유기 조성물로 이루어질 수 있으며 하프톤 마스크 또는 멀티톤 마스크를 이용하여 동시에 형성될 수 있다. 예시적으로 상기 차광물질은 크롬, 카본, 티탄일 수 있으나 이에 한정되는 것은 아니다.
제2절연패턴(180)은 제1기판(100)의 제2주변영역(PA2) 상부에 위치할 수 있으며, 제1데이터선(Da)의 제2부분(Da2) 중 적어도 일부를 커버할 수 있다.
제2부분(Da2) 상에 제1돌출패턴(PTa)이 위치하는 경우, 제2절연패턴(180)은 제1돌출패턴(PTa) 전체를 커버할 수 있다. 바꾸어 말하면, 제1돌출패턴(PTa)은 제2절연패턴(180)에 의해 완전히 커버되어 제2절연패턴(180) 상부로 노출되지 않을 수 있다.
몇몇 실시예에서 제2절연패턴(180)은 차광부재(170)과 동일한 물질로 이루어질 수 있으며, 차광부재(170)과 제2절연패턴(180)은 동일 공정 내에서 형성될 수 있다. 예컨대, 제2절연패턴(180)은 차광부재(170)와 마찬가지로 차광물질으로 포함하는 감광성 유기 조성물로 이루어질 수 있으며, 차광부재(170)와 제2절연패턴(180)은 동일한 마스크 공정을 이용하여 형성될 수 있다. 아울러, 차광부재(170)와 제1 셀갭 스페이서(CS1a)는 동일한 물질로 이루어질 수 있는 바, 제2절연패턴(180)과 제1 셀갭 스페이서(CS1a) 또한 동일한 물질로 이루어질 수 있다.
제1절연패턴(150), 제1 셀갭 스페이서(CS1a), 차광부재(170), 제1화소전극(PEa) 및 제2절연패턴(180) 상에는 제1배향막(190)이 위치할 수 있다. 즉, 제1배향막(190)은 어레이 기판(10a)의 전체면에 형성될 수 있다. 제1배향막(190) 중 제1 셀갭 스페이서(CS1a) 상부에 위치하는 부분은 적어도 일부가 대향 기판(20a)과 접촉할 수 있다.
대향 기판(20a)은 제2기판(200), 공통전극(250) 및 제2배향막(270)을 포함할 수 있다.
공통 전극(250)은 제2기판(200) 상에 형성될 수 있다. 공통 전극(250)은 투명하고 도전성이 있는 물질로 형성될 수 있다.
제2배향막(270)은 공통전극(250)이 형성된 제2기판(200) 상부에 형성될 수 있다. 제2배향막(270)은 어레이 기판(10)을 향하는 대향 기판(20)의 전체면에 형성될 수 있다.
도 16 내지 도 21은 도 15에 도시된 표시 장치의 제조 과정을 공정 단계별로 나타낸 개략적인 단면도이다.
도 2, 도 4 내지 도 9, 도 15 내지 도 21을 참조하면, 제1게이트선(Gn) , 제1게이트전극(GEa), 게이트 절연막(110), 제1액티브패턴(APa), 제1데이터선(Da), 제1소스전극(SEa), 제1드레인전극(DEa)을 형성하는 과정은 도 4 내지 도 7의 설명에서 상술한 바와 동일하며, 제1데이터선(Da)의 단선/단락검사를 수행하는 과정은 도 8a 및 도 8b의 설명에서 상술한 바와 실질적으로 동일하다. 또한 패시베이션층(130)을 형성하는 과정은 도 9의 설명에서 상술한 바와 동일하다.
이어서, 도 2, 도 15, 도 16을 참조하면, 패시베이션층(130) 상에 유기 절연층(도면 미도시)을 형성하고, 상기 유기 절연층을 패터닝하여 제1절연패턴(150)을 형성한다. 제1절연패턴(150)은 제1기판(100)의 표시영역(DA) 상부에 형성될 수 있으며, 제1박박 트랜지스터(Ta)를 커버할 수 있다. 몇몇 실시예에서 상기 유기 절연층은 감광성을 갖는 유기 조성물로 이루어질 수 있으며, 또한 색필터 물질로 이루어질 수 있다.
이어서 도 2, 도 15, 도 17을 참조하면, 제1절연패턴(150) 및 패시베이션층(130)을 식각하여 제1컨택홀(CH1)을 형성한다. 제1컨택홀(CH1)을 통해 제1드레인전극(DEa)의 일부가 노출될 수 있다.
이어서 도 2, 도 15 및 도 18을 참조하면, 제1컨택홀(CH1)이 형성된 제1절연패턴(150) 상에 투명 전극층(도면 미도시)을 형성하고, 상기 투명 전극층을 패터닝하여 제1화소전극(PEa)을 형성한다. 제1화소전극(PEa)은 제1기판(100)의 표시영역(DA) 상부에 형성될 수 있으며, 제1컨택홀(CH1)을 통해 제1박막 트랜지스터(Ta)와 전기적으로 연결될 수 있다. 상기 투명 전극층을 형성하는 물질의 예로서는, 인듐 틴 옥사이드(Indium tin oxide, ITO), 인듐 징크 옥사이드(Indium zinc oxide, IZO) 등을 들 수 있다.
이어서 도 2, 도 15 및 도 19를 참조하면, 제1절연패턴(150), 제1화소전극(PEa), 패시베이션층(130) 및 제1돌출패턴(PTa) 상에 감광성 절연층(도면 미도시)을 형성하고, 이를 하프톤 마스크 또는 멀티톤 마스크를 이용하여 패터닝함으로써 차광부재(170), 제1 셀갭 스페이서(CS1a) 및 제2절연패턴(180)을 형성한다. 상기 감광성 절연층은 차광물질으로 포함하는 감광성 유기 조성물로 이루어질 수 있다. 차광부재(170)는 는 제1게이트선(Gn), 제1데이터선(Da), 제1박막 트랜지스터(Ta)와 중첩하도록 형성될 수 있으며, 제2절연패턴(180)은 제1돌출패턴(PTa)를 완전히 커버하도록 제1기판(100)의 제2주변영역(PA2) 상에 형성될 수 있다. 또한 도면에는 미도시하였으며, 제2절연패턴(180)은 제1기판(100)의 제2주변영역(PA2) 뿐만 아니라, 주변영역(PA) 중 제2주변영역(PA2)을 제외한 부분에도 형성될 수 있다.
이어서 도 2, 도 15 및 도 20을 참조하면 제1절연패턴(150), 제2절연패턴(180), 차광부재(170), 제1 셀갭 스페이서(CS1a) 및 제1화소전극(PEa) 상에 제1배향막(190)을 형성한다. 이에 따라 어레이 기판(10a)이 제조될 수 있다.
이어서 도 2, 도 3 및 도 21을 참조하면, 어레이 기판(10a) 상에 대향 기판(20a)을 배치하고 양 기판(10a, 20a) 사이에 액정 조성물을 개재하여 액정층(300)을 형성할 수 있으며, 이에 따라 표시 장치(2)가 제조될 수 있다. 대향 기판(20a)은 제2기판(200), 공통전극(250) 및 제2배향막(270)을 포함할 수 있다. 대향 기판(20)의 각 구성에 대한 설명은 도 2, 도 3 및 도 15의 설명에서 상술한 바와 동일한 바, 생략한다.
본 실시예에 따르면, 제1돌출패턴(PTa)과 같은 끝티(burr)가 단락/단선 검사과정에서 발생하더라도, 제1돌출패턴(PTa) 자체를 제2절연패턴(180)으로 완전히 커버할 수 있는 바, 본 발명에 따른 표시 장치는 신뢰도가 향상되는 이점을 갖는다. 또한, 상술한 제2절연패턴(180)과 차광부재(170) 및 제1 셀갭 스페이서(CS1a)를 동시에 형성할 수 있는 바, 공정 효율성이 향상되는 이점도 존재한다.
도 22는 본 발명의 또 다른 실시예에 따른 표시 장치를 개략적으로 도시한 것이다.
도 22를 참조하면, 본 실시예에 따른 표시 장치(3)는, 어레이 기판 및 어레이 기판과 대향하는 대향 기판(도면 미도시)을 포함할 수 있으며, 상기 어레이 기판은 제1기판(100), 복수의 게이트선(G1, G2, …, Gn) (n은 자연수), 복수의 게이트선(G1, G2, …, Gn)과 절연되어 교차하는 복수의 데이터선(D1, D2, …, Da, Db, …,Dm)(a, b, m은 a<b<m 관계에 있는 자연수), 게이트 구동부(800) 및 데이터 구동부(900)을 포함할 수 있다. 구체적 설명은 도 1의 설명에서 상술한 바와 동일한 바, 생략한다.
도 23은 도 22의 R부분을 확대 도시한 평면도로서 보다 구체적으로 두개의 화소 및 제2주변영역의 일부를 확대 도시한 평면도, 도 24는 도 23의 Ⅰ-Ⅰ' 및 Ⅲ-Ⅲ'선을 따라 절단한 단면도, 도 25는 도 23의 Ⅱ-Ⅱ' 및 Ⅳ-Ⅳ'선을 따라 절단한 단면도이다. 이하에서는 설명의 편의를 위해 도 1 내지 도 3의 설명에서 상술한 바와 동일하거나 유사한 구성에 대한 설명은 간략히 하거나 생략한다.
도 23 내지 도 25을 참조하면, 표시 장치(3)는 도 22의 설명에서 상술한 바와 같이 어레이 기판(10b) 및 어레이 기판(10b)과 대향하는 대향 기판(20b), 어레이 기판(10b)과 대향 기판(20b) 사이에 위치하는 액정층(300)을 포함할 수 있다.
어레이 기판(10b)은 제1기판(100), 게이트 절연막(110), 제1게이트선(Gn), 제1데이터선(Da), 제2데이터선(Da), 제1 박막 트랜지스터(Ta), 제2 박막 트랜지스터(Tb), 패시베이션층(130), 제1절연패턴(150a), 제2절연패턴(150b), 제3절연패턴(160a), 제4절연패턴(160b), 제1화소전극(PEa), 제2화소전극(PEb), 제1 셀갭 스페이서(CS1), 제2 셀갭 스페이서(CS2) 및 제1배향막(190) 등을 포함할 수 있다.
제1기판(100)은 투명 절연 기판일 수 있으며, 몇몇 실시예에서 제1기판(100)은 가요성을 가질 수도 있음은 도 1의 설명에서 상술한 바와 같다.
제1기판(100)은 상술한 바와 같이 표시영역(DA) 및 제2주변영역(PA2)을 포함한 주변영역(도 22의 PA)을 포함할 수 있다.
제1게이트선(Gn)은 제1기판(100) 상에 일 방향(예시적으로 도면 기준 가로 방향)을 따라 연장될 수 있다.
게이트 절연층(110)은 제1게이트선(Gn)을 덮도록 제1기판(100) 상에 형성될 수 있다. 게이트 절연층(110)은 제1기판(100)의 표시영역(DA) 상부뿐만 아니라 제1기판(100)의 제2주변영역(PA2) 상부에 위치할 수 있다.
제1데이터선(Da) 및 제2데이터선(Db)은 게이트 절연층(110) 상에 위치할 수 있으며, 상기 일 방향과는 다른 타 방향(예시적으로 도면 기준 세로방향)으로 연장될 수 있다. 즉, 제1데이터선(Da) 및 제2데이터선(Db)은 제1게이트선(Gn)과 절연되어 교차할 수 있다. 제1데이터선(Da) 및 제2데이터선(Db)은 제1기판(100)의 표시영역(DA) 상에 위치할 수 있으며, 적어도 일부가 제1기판(100)의 주변영역(도 1의 PA)까지 연장될 수 있다. 예시적인 실시예에서, 제1데이터선(Da)은 제1기판(100)의 표시영역(DA) 상에 위치하는 제1부분(Da1) 및 제1부분(Da1)과 연결되고 제1기판(100)의 제2주변영역(PA2) 상에 위치하는 제2부분(Da2)을 포함할 수 있다. 마찬가지로 제2데이터선(Db)은 제1기판(100)의 표시영역(DA) 상에 위치하는 제1부분(Db1) 및 제1부분(Db1)과 연결되고 제1기판(100)의 제2주변영역(PA2) 상에 위치하는 제2부분(Db2)을 포함할 수 있다.
몇몇 실시예에서 제1데이터선(Da)의 제2부분(Da2) 상에는 제1돌출패턴(PTa)이 더 위치할 수 있으며, 또는 제2데이터선(Db)의 제2부분(Db2) 상에는 제2돌출패턴(PTb)이 더 위치할 수도 있다.. 제1돌출패턴(PTa) 및 제2돌출패턴(PTb)은 제1데이터선(Da) 또는 제2데이터선(Db)의 단선/단락 검사과정에서 발생한 끝티(burr)일 수 있다. 제1데이터선(Da)과 제1돌출패턴(PTa)은 동일한 물질로 이루어질 수 있으며, 마찬가지로 제2데이터선(Db)과 제2돌출패턴(PTb)은 동일한 물질로 이루어질 수 있다.
제1 박막 트랜지스터(Ta) 및 제2 박막 트랜지스터(Tb)는 제1기판(100)의 표시영역(DA) 상에 위치할 수 있다. 제1 박막 트랜지스터(Ta)는 제1게이트선(Gn)과 연결된 제1게이트 전극(GEa), 제1게이트 전극(GEa)과 중첩하고 게이트 절연층(110) 상에 위치하는 제1액티브 패턴(APa), 제1데이터선(Da)의 제1부분(Da1)과 연결되고 제1액티브 패턴(APa) 상에 위치하며 제1액티브패턴(APa)과 중첩하는 제1소스전극(SEa), 제1소스전극(SEa)과 이격되고, 제1액티브 패턴(APa) 상에 제1액티브 패턴(APa)과 중첩하도록 배치된 제1드레인 전극(DEa)을 포함할 수 있다. 마찬가지로 제2 박막 트랜지스터(Tb)는 제1게이트선(Gn)과 연결된 제2게이트 전극(GEb), 제2게이트 전극(GEb)과 중첩하고 게이트 절연층(110) 상에 위치하는 제2액티브 패턴(APb), 제2데이터선(Da)의 제1부분(Db1)과 연결되고 제2액티브 패턴(APb) 상에 위치하며 제2액티브 패턴(APb)과 중첩하는 제2소스전극(SEb), 제2소스전극(SEb)과 이격되고, 제2액티브 패턴(APb) 상에 제2액티브 패턴(APb)과 중첩하도록 배치된 제2드레인 전극(DEb)을 포함할 수 있다.
패시베이션층(130)은 제1데이터선(Da), 제2데이터선(Db), 제1소스전극(SEa), 제1드레인전극(DEa), 제2소스전극(SEb), 제2드레인전극(DEb)을 커버하도록 게이트 절연층(110) 상에 위치할 수 있다. 패시베이션층(130)은 제1기판(100)의 제2주변영역(PA2) 상부에 위치하는 제1데이터선(Da)의 제2부분(Da2) 및/또는 제2데이터선(Db)의 제2부분(Db2)도 커버할 수 있다. 제1돌출패턴(PTa) 또는 제2돌출패턴(PTb)이 존재하는 경우, 몇몇 실시예에서 패시베이션층(130)은 제1돌출패턴(PTa)과 제2돌출패턴(PTb)을 완전히 커버하지 못할 수 있다.
제1절연패턴(150a)은 제1기판(100)의 표시영역(DA) 상부에 위치할 수 있으며, 제1박막 트랜지스터(Ta)를 커버할 수 있다. 또한 제2절연패턴(150b)은 제1기판(100)의 표시영역(DA) 상부에 위치할 수 있으며, 제2박막 트랜지스터(Tb)를 커버할 수 있다. 몇몇 실시예에서 제1절연패턴(150a) 및 제2절연패턴(150b)은 패시베이션층(130) 상에 위치할 수 있다.
몇몇 실시예에서 제1절연패턴(150a)은 유기 절연물질로 이루어질 수 있으며, 상기 유기 절연물질은 감광성 유기 조성물로 이루어질 수 있다. 또한 제1절연패턴(150a)은 제1색필터일 수 있다. 즉, 상기 제1색필터는 적색, 녹색 및 청색 컬러 필터 중 어느 하나일 수 있다.
또한, 제2절연패턴(150b)은 유기 절연물질로 이루어질 수 있으며, 상기 유기 절연물질은 감광성 유기 조성물로 이루어질 수 있다. 또한 제2절연패턴(150b)은 제2색필터일 수 있으며, 상기 제1색필터와는 상이한 색상을 가질 수 있다. 예시적으로 상기 제1색필터가 청색 컬러 필터인 경우, 상기 제2색필터는 적색 컬러 필터 또는 녹색 컬러 필터일 수 있다.
제3절연패턴(160a)은 제1기판(100)의 제2주변영역(PA2) 상부에 위치할 수 있으며, 제1데이터선(Da)의 제2부분(Da2) 중 적어도 일부를 커버할 수 있다.
제2부분(Da2) 상에 제1돌출패턴(PTa)이 위치하는 경우, 제3절연패턴(160a)은 제1돌출패턴(PTa) 전체를 커버할 수 있다. 바꾸어 말하면, 제1돌출패턴(PTa)은 제2절연패턴(160a)에 의해 완전히 커버되어 제2절연패턴(160a) 상부로 노출되지 않을 수 있다.
마찬가지로 제4절연패턴(160b)은 제1기판(100)의 제2주변영역(PA2) 상부에 위치할 수 있으며, 제2데이터선(Db)의 제2부분(Db2) 중 적어도 일부를 커버할 수 있다.
제2데이터선(Db)의 제2부분(Db2)상에 제2돌출패턴(PTb)이 위치하는 경우, 제4절연패턴(160b)은 제2돌출패턴(PTb) 전체를 커버할 수 있다.
몇몇 실시예에서 제3절연패턴(160a)과 제4절연패턴(160b)은 제1절연패턴(150a)과 동일한 물질로 이루어질 수 있다. 그리고, 제1절연패턴(150a), 제3절연패턴(160a) 및 제4절연패턴(160b)은 동일 공정 내에서 형성될 수 있다. 예컨대, 제1절연패턴(150a)이 상기 제1색필터로 이루어지는 경우, 제3절연패턴(160a) 및 제4절연패턴(160b)도 상기 제1색필터로 이루어질 수 있다. 또한 제1절연패턴(150a)이 제1색을 구현하는 안료가 포함된 감광성 유기 조성물을 도포하고, 마스크를 이용하여 상기 감광성 유기 조성물을 패터닝하는 과정을 통해 형성되는 경우, 제3절연패턴(160a) 및 제4절연패턴(160b) 도 제1절연패턴(150a)과 동일한 마스크 공정을 통해 형성될 수 있다.
또는, 제3절연패턴(160a)은 제1절연패턴(150a)과 동일한 물질로 이루어지고, 제4절연패턴(160b)은 제2절연패턴(150b)과 동일한 물질로 이루어질 수도 있다. 그리고, 제1절연패턴(150a)과 제3절연패턴(160a)은 동일 공정 내에서 형성되고, 제2절연패턴(150b)과 제4절연패턴(160b)은 동일 공정 내에서 형성될 수 있다. 예컨대, 제1절연패턴(150a)이 상기 제1색필터로 이루어지는 경우, 제3절연패턴(160a)도 상기 제1색필터로 이루어질 수 있다. 그리고 제3절연패턴(160a)과 제1절연패턴(150)은 동일한 마스크 공정을 통해 형성될 수 있다. 마찬가지로 제2절연패턴(150b)이 상기 제1색필터와는 다른 색상을 갖는 제2색필터로 이루어지는 경우, 제4절연패턴(160b)도 상기 제2색필터로 이루어질 수 있다. 그리고 제4절연패턴(160b)과 제2절연패턴(150b)은 동일한 마스크 공정을 통해 형성될 수 있다.
또는, 제3절연패턴(160a)은 제2절연패턴(150b)과 동일한 물질로 이루어지고, 제4절연패턴(160b)은 제1절연패턴(150a)과 동일한 물질로 이루어질 수도 있다. 그리고, 제1절연패턴(150a)과 제4절연패턴(160b)은 동일 공정 내에서 형성되고, 제2절연패턴(150b)과 제3절연패턴(160a)은 동일 공정 내에서 형성될 수 있다. 예컨대, 제1절연패턴(150a)이 상기 제1색필터로 이루어지는 경우, 제4절연패턴(160b)도 상기 제1색필터로 이루어질 수 있다. 그리고 제4절연패턴(160b)과 제1절연패턴(150a)은 동일한 마스크 공정을 통해 형성될 수 있다. 마찬가지로 제2절연패턴(150b)이 상기 제1색필터와는 다른 색상을 갖는 제2색필터로 이루어지는 경우, 제3절연패턴(160a)도 상기 제2색필터로 이루어질 수 있다. 그리고 제3절연패턴(160a)과 제2절연패턴(150b)은 동일한 마스크 공정을 통해 형성될 수 있다.
제1화소전극(PEa)은 제1절연패턴(150a) 상에 위치할 수 있으며, 투명하고 도전성이 있는 물질로 형성될 수 있다. 제1화소전극(PEa)은 제1절연패턴(150a) 및 패시베이션층(130)을 관통하는 제1컨택홀(CH1)을 통해서 제1드레인전극(DEa)과 컨택할 수 있다. 이에 따라, 제1화소전극(PEa)은 제1 박막 트랜지스터(Ta)와 전기적으로 연결될 수 있다.
마찬가지로 제2화소전극(PEb)은 제2절연패턴(150b) 상에 위치할 수 있으며, 투명하고 도전성이 있는 물질로 형성될 수 있다. 제2화소전극(PEb)은 제2절연패턴(150b) 및 패시베이션층(130)을 관통하는 제2컨택홀(CH2)을 통해서 제2드레인전극(DEb)과 컨택할 수 있다. 이에 따라, 제2화소전극(PEb)은 제2 박막 트랜지스터(Tb)와 전기적으로 연결될 수 있다.
제1절연패턴(150a) 상에는 제1 셀갭 스페이서(CS1)가 위치할 수 있으며, 제2절연패턴(150b) 상에는 제2 셀갭 스페이서(CS2)가 위치할 수 있다. 제1 셀갭 스페이서(CS1) 및 제2 셀갭 스페이서(CS2)는 어레이 기판(10b)과 대향 기판(20b) 사이의 간격을 유지해주는 역할을 할 수 있다. 몇몇 실시예에서 제1 셀갭 스페이서(CS1)는 제1박막 트랜지스터(Ta)와 적어도 일부가 중첩하도록 배치될 수 있다. 마찬가지로 제2 셀갭 스페이서(CS2)는 제2박막 트랜지스터(Tb)와 적어도 일부가 중첩하도록 배치될 수 있다.
제1절연패턴(150a), 제2절연패턴(150b), 제1 셀갭 스페이서(CS1), 제2 셀갭 스페이서(CS2), 제1화소전극(PEa), 제2화소전극(PEb), 제3절연패턴(160a) 및 제4절연패턴(160b) 상에는 제1배향막(190)이 위치할 수 있다. 제1배향막(190) 중 제1 셀갭 스페이서(CS1) 또는 제2 셀갭 스페이서(CS2) 상부에 위치하는 부분은 적어도 일부가 대향 기판(20b)과 접촉할 수 있다.
대향 기판(20b)은 어레이 기판(10b)과 대향하는 제2기판(200), 차광부재(210), 오버 코트층(230), 공통전극(250) 및 제2배향막(270)을 포함할 수 있다.
제2기판(200)은 제1기판(100)과 마찬가지로 투명 절연 기판일 수 있다.
차광부재(210)는 어레이 기판(10)과 마주보는 제2기판(200)의 일면에 위치할 수 있으며, 제1게이트선(Gn), 제1데이터선(Da), 제2데이터선(Db), 제1박막 트랜지스터(Ta), 제2박막 트랜지스터(Tb) 및 제2주변영역(PA2)과 중첩하도록 배치될 수 있다.
오버 코트층(230)은 차광부재(210) 및 제2기판(2000 상에 형성되어 대향 기판(20)을 평탄화시킬 수 있다. 몇몇 실시예에서 오버 코트층(230)은 생략될 수도 있다.
공통 전극(250)은 오버 코트층(230) 상에 형성될 수 있다. 공통 전극(250)은 투명하고 도전성이 있는 물질로 형성될 수 있다.
제2배향막(270)은 공통전극(250)이 형성된 제2기판(200) 상부에 형성될 수 있다.
액정층(300)은 어레이 기판(10b)과 대향 기판(20b) 사이에 개재될 수 있으며, 액정분자들을 포함하는 액정 조성물로 이루어질 수 있다.
본 발명에 따르면 단락/단선 검사과정에서 제1돌출패턴(PTa) 또는 제2돌출패턴(PTb)와 같은 끝티(burr)가 발생하더라도, 이를 제3절연패턴(160a) 또는 제4절연패턴(160b)로 커버할 수 있어, 결과적으로 표시 장치의 신뢰도가 향상되는 이점을 갖는다.
또한, 상술한 제3절연패턴(160a) 또는 제4절연패턴(160b)을 별도의 추가적인 공정 진행 없이 형성할 수 있는 이점도 존재한다.
이상에서 본 발명의 실시예를 중심으로 설명하였으나 이는 단지 예시일 뿐 본 발명을 한정하는 것이 아니며, 본 발명이 속하는 분야의 통상의 지식을 가진 자라면 본 발명의 실시예의 본질적인 특성을 벗어나지 않는 범위에서 이상에 예시되지 않은 여러 가지의 변형과 응용이 가능함을 알 수 있을 것이다. 예를 들어, 본 발명의 실시예에 구체적으로 나타난 각 구성 요소는 변형하여 실시할 수 있다. 그리고 이러한 변형과 응용에 관계된 차이점들은 첨부된 청구 범위에서 규정하는 본 발명의 범위에 포함되는 것으로 해석되어야 할 것이다.

Claims (20)

  1. 표시영역 및 상기 표시영역 주변에 위치하는 주변영역을 포함하는 제1기판;
    상기 제1기판의 표시영역 상에 위치하는 게이트선;
    상기 게이트선과 절연되어 교차하고, 상기 제1기판의 표시영역 상에 위치하는 제1부분 및 상기 제1부분과 연결되고 상기 제1기판의 주변영역 상에 위치하는 제2부분을 포함하는 데이터선;
    상기 제1기판의 표시영역 상에 위치하고, 상기 게이트선 및 상기 데이터선과 연결된 박막 트랜지스터;
    상기 박막 트랜지스터 상에 위치하는 제1절연패턴;
    상기 제1기판의 주변영역 상에 위치하고 상기 제2부분의 적어도 일부를 커버하는 제2절연패턴;
    을 포함하고,
    상기 제2절연패턴은 상기 제1절연패턴과 동일한 물질로 이루어진 표시 장치.
  2. 제1항에 있어서,
    상기 제2부분 상에 위치하는 돌출패턴을 더 포함하고,
    상기 제2절연패턴은,
    상기 돌출패턴 전체를 커버하는 표시 장치.
  3. 제2항에 있어서,
    상기 돌출패턴은,
    상기 제2부분과 동일한 물질로 이루어진 표시 장치.
  4. 제1항에 있어서,
    상기 제1절연패턴은,
    색필터인 표시 장치.
  5. 제1항에 있어서,
    상기 제1절연패턴 상에 위치하는 셀갭 스페이서를 더 포함하고,
    상기 셀갭 스페이서는 상기 박막 트랜지스터와 중첩하는 표시 장치.
  6. 제1항에 있어서,
    상기 제1절연패턴 상에 위치하고 상기 제1절연패턴에 형성된 컨택홀을 통해 상기 박막 트랜지스터와 접속하는 화소전극;
    상기 제1기판과 대향하는 제2기판;
    상기 제1기판과 마주보는 상기 제2기판의 일면 상에 위치하고, 상기 박막 트랜지스터 및 상기 데이터선과 중첩하는 차광부재;
    상기 제2기판의 일면 및 상기 차광부재 상에 위치하는 공통전극; 을 더 포함하는 표시 장치.
  7. 표시영역 및 상기 표시영역 주변에 위치하는 주변영역을 포함하는 제1기판;
    상기 제1기판의 표시영역 상에 위치하는 게이트선;
    상기 게이트선과 절연되어 교차하고, 상기 제1기판의 표시영역 상에 위치하는 제1부분 및 상기 제1부분과 연결되고 상기 제1기판의 주변영역 상에 위치하는 제2부분을 포함하는 데이터선;
    상기 제1기판의 표시영역 상에 위치하고, 상기 게이트선 및 상기 데이터선과 연결된 박막 트랜지스터;
    상기 박막 트랜지스터 상에 위치하는 제1절연패턴;
    상기 제1절연패턴 상에 위치하고 상기 데이터선 및 상기 박막 트랜지스터와 중첩하는 차광부재;
    상기 제1기판의 주변영역 상에 위치하고 상기 제2부분의 적어도 일부를 커버하는 제2절연패턴;
    을 포함하고,
    상기 제2절연패턴은 상기 차광부재와 동일한 물질로 이루어진 표시 장치.
  8. 제7항에 있어서,
    상기 제2부분 상에 위치하는 돌출패턴을 더 포함하고,
    상기 제2절연패턴은,
    상기 돌출패턴 전체를 커버하는 표시 장치.
  9. 제8항에 있어서,
    상기 돌출패턴은,
    상기 제2부분과 동일한 물질로 이루어진 표시 장치.
  10. 제7항에 있어서,
    상기 제1절연패턴은,
    색필터인 표시 장치.
  11. 제7항에 있어서,
    상기 차광부재 상에 위치하는 셀갭 스페이서를 더 포함하고,
    상기 셀갭 스페이서는 상기 박막 트랜지스터와 중첩하는 표시 장치.
  12. 제11항에 있어서,
    상기 셀갭 스페이서는,
    상기 차광부재와 동일한 물질로 이루어진 표시 장치.
  13. 제7항에 있어서,
    상기 제1절연패턴 상에 위치하고 상기 제1절연패턴에 형성된 컨택홀을 통해 상기 박막 트랜지스터와 접속하는 화소전극;
    상기 제1기판과 대향하는 제2기판;
    상기 제1기판과 마주보는 상기 제2기판의 일면 상에 위치하는 공통전극; 을 더 포함하는 표시 장치.
  14. 표시영역 및 상기 표시영역 주변에 위치하는 주변영역을 포함하는 제1기판;
    상기 제1기판의 표시영역 상에 위치하는 게이트선;
    상기 게이트선과 절연되어 교차하고, 각각이 상기 제1기판의 표시영역 상에 위치하는 제1부분 및 상기 제1부분과 연결되고 상기 제1기판의 주변영역 상에 위치하는 제2부분을 포함하는 제1데이터선 및 제2데이터선;
    상기 제1기판의 표시영역 상에 위치하고, 상기 게이트선 및 상기 제1데이터선과 연결된 제1박막 트랜지스터;
    상기 제1박막 트랜지스터 상에 위치하고 제1컨택홀을 포함하는 제1절연패턴;
    상기 제1절연패턴 상에 위치하고 상기 제1컨택홀을 통해 상기 제1박막 트랜지스터와 접속하는 제1화소전극;
    상기 제1기판의 표시영역 상에 위치하고, 상기 게이트선 및 상기 제2데이터선과 연결된 제2박막 트랜지스터;
    상기 제2박막 트랜지스터 상에 위치하고 제2컨택홀을 포함하는 제2절연패턴;
    상기 제2절연패턴 상에 위치하고 상기 제2컨택홀을 통해 상기 제2박막 트랜지스터와 접속하는 제2화소전극;
    상기 제1기판의 주변영역 상에 위치하고 상기 제1데이터선의 제2부분 중 적어도 일부를 커버하는 제3절연패턴;
    상기 제1기판의 주변영역 상에 위치하고 상기 제2데이터선의 제2부분 중 적어도 일부를 커버하는 제4절연패턴;
    을 포함하고,
    상기 제3절연패턴 및 상기 제4절연패턴 중 적어도 어느 하나는 상기 제1절연패턴과 동일한 물질을 포함하는 표시 장치.
  15. 제14항에 있어서,
    상기 제1데이터선의 제2부분 상에 위치하는 돌출패턴을 더 포함하고,
    상기 제3절연패턴은,
    상기 돌출패턴 전체를 커버하는 표시 장치.
  16. 제15항에 있어서,
    상기 돌출패턴은,
    상기 제1데이터선의 제2부분과 동일한 물질로 이루어진 표시 장치.
  17. 제14항에 있어서,
    상기 제1절연패턴은 제1색필터이고,
    상기 제2절연패턴은 상기 제1색필터와 상이한 색상을 갖는 제2색필터인 표시 장치.
  18. 제17항에 있어서,
    상기 제3절연패턴은,
    상기 제1절연패턴 및 상기 제4절연패턴과 동일한 물질로 이루어진 표시 장치.
  19. 제17항에 있어서,
    상기 제3절연패턴은 상기 제1절연패턴과 동일한 물질로 이루어지고,
    상기 제4절연패턴은 상기 제2절연패턴과 동일한 물질로 이루어진 표시 장치.
  20. 제17항에 있어서,
    상기 제3절연패턴은 상기 제2절연패턴과 동일한 물질로 이루어지고,
    상기 제4절연패턴은 상기 제1절연패턴과 동일한 물질로 이루어진 표시 장치.
KR1020150067875A 2015-05-15 2015-05-15 표시 장치 KR102343411B1 (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020150067875A KR102343411B1 (ko) 2015-05-15 2015-05-15 표시 장치
US15/040,096 US10162237B2 (en) 2015-05-15 2016-02-10 Display device being resistant to short-circuiting

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020150067875A KR102343411B1 (ko) 2015-05-15 2015-05-15 표시 장치

Publications (2)

Publication Number Publication Date
KR20160135041A true KR20160135041A (ko) 2016-11-24
KR102343411B1 KR102343411B1 (ko) 2021-12-24

Family

ID=57705625

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020150067875A KR102343411B1 (ko) 2015-05-15 2015-05-15 표시 장치

Country Status (2)

Country Link
US (1) US10162237B2 (ko)
KR (1) KR102343411B1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20190095639A (ko) * 2018-02-06 2019-08-16 삼성디스플레이 주식회사 표시 패널 및 이의 제조 방법

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN206671707U (zh) * 2017-02-22 2017-11-24 合肥鑫晟光电科技有限公司 调制器和阵列基板检测系统
KR102512725B1 (ko) 2018-02-28 2023-03-23 삼성디스플레이 주식회사 디스플레이 장치
KR20200094872A (ko) * 2019-01-30 2020-08-10 삼성디스플레이 주식회사 표시 장치
KR20200143602A (ko) * 2019-06-14 2020-12-24 삼성디스플레이 주식회사 표시 장치 및 표시 장치의 제조 방법

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20070111351A (ko) * 2006-05-16 2007-11-21 가부시키가이샤 한도오따이 에네루기 켄큐쇼 액정표시장치 및 반도체 장치
KR20090058293A (ko) * 2007-12-04 2009-06-09 삼성전자주식회사 표시 장치 및 표시 장치의 제조 방법
KR20090117314A (ko) * 2008-05-09 2009-11-12 삼성전자주식회사 표시 기판 및 이의 제조 방법

Family Cites Families (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001005038A (ja) * 1999-04-26 2001-01-12 Samsung Electronics Co Ltd 表示装置用薄膜トランジスタ基板及びその製造方法
JP2003172946A (ja) * 2001-09-28 2003-06-20 Fujitsu Display Technologies Corp 液晶表示装置用基板及びそれを用いた液晶表示装置
KR100475637B1 (ko) * 2002-12-20 2005-03-10 엘지.필립스 엘시디 주식회사 반사형 액정표시장치 및 그의 제조방법
KR101006435B1 (ko) * 2003-09-01 2011-01-06 삼성전자주식회사 노광 마스크, 이를 포함하는 노광 장치 및 이를 이용한표시 장치용 표시판의 제조 방법
US7612860B2 (en) * 2003-12-01 2009-11-03 Lg Display Co., Ltd. Color filter on thin film transistor type liquid crystal display device and method of fabricating the same with an alignment key formed with the orientation layer
KR101051012B1 (ko) * 2004-08-06 2011-07-21 삼성전자주식회사 표시 패널용 모기판 및 그의 제조 방법
KR101051008B1 (ko) * 2004-08-24 2011-07-21 삼성전자주식회사 어레이 기판의 제조 방법과, 이에 의해 제조된 어레이 기판
US7753751B2 (en) 2004-09-29 2010-07-13 Semiconductor Energy Laboratory Co., Ltd. Method of fabricating the display device
KR20070002711A (ko) 2005-06-30 2007-01-05 삼성전자주식회사 반사-투과형 액정표시장치의 제조방법
KR101418588B1 (ko) * 2007-11-14 2014-07-16 삼성디스플레이 주식회사 표시 기판 및 이의 제조 방법
KR20100019666A (ko) * 2008-08-11 2010-02-19 삼성전자주식회사 박막 트랜지스터 표시판, 이를 포함하는 액정 표시 장치, 그리고 액정 표시 장치의 제조 방법
CN101661174B (zh) * 2008-08-29 2011-04-27 群康科技(深圳)有限公司 液晶显示面板及其制造方法
KR101572081B1 (ko) * 2009-04-22 2015-11-26 삼성디스플레이 주식회사 액정 표시 장치 및 그 제조 방법
KR101695415B1 (ko) * 2010-01-25 2017-01-12 삼성디스플레이 주식회사 표시 기판 및 이의 제조 방법
KR101848827B1 (ko) 2011-08-04 2018-04-17 엘지디스플레이 주식회사 액정표시장치
KR101611923B1 (ko) 2012-02-27 2016-04-14 엘지디스플레이 주식회사 액정 표시 장치 및 이의 제조 방법
JP6120261B2 (ja) 2012-10-11 2017-04-26 昭和電工株式会社 磁気記録媒体、磁気記録媒体の製造方法および磁気記録再生装置

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20070111351A (ko) * 2006-05-16 2007-11-21 가부시키가이샤 한도오따이 에네루기 켄큐쇼 액정표시장치 및 반도체 장치
KR20090058293A (ko) * 2007-12-04 2009-06-09 삼성전자주식회사 표시 장치 및 표시 장치의 제조 방법
KR20090117314A (ko) * 2008-05-09 2009-11-12 삼성전자주식회사 표시 기판 및 이의 제조 방법

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20190095639A (ko) * 2018-02-06 2019-08-16 삼성디스플레이 주식회사 표시 패널 및 이의 제조 방법

Also Published As

Publication number Publication date
US10162237B2 (en) 2018-12-25
KR102343411B1 (ko) 2021-12-24
US20170023839A1 (en) 2017-01-26

Similar Documents

Publication Publication Date Title
US8659710B2 (en) Liquid crystal display device and method of fabricating the same
CN106990631B (zh) 液晶显示装置
KR20160135041A (ko) 표시 장치
US9881974B2 (en) Display substrate and method of manufacturing the same
US20080068364A1 (en) Thin Film Transistor Panel and Liquid Crystal Display Apparatus Having the Same
KR102398939B1 (ko) 표시 기판 및 표시 기판의 리페어 방법
US20160126256A1 (en) Thin film transistor substrate and method of manufacturing the same
US10197873B2 (en) Display device
KR20150132610A (ko) 표시 기판 및 이의 제조 방법
CN104035250B (zh) 主动元件阵列基板
KR20170018172A (ko) 표시 장치
KR20120110447A (ko) 표시 장치
JP2017011266A (ja) マスク及びこれを利用した表示装置の製造方法
KR102184723B1 (ko) 표시 기판 및 이의 제조 방법
KR20200115750A (ko) 표시 장치 및 표시 장치의 검사 방법
US10108059B2 (en) Display substrate, liquid crystal display comprising the same, and method of manufacturing the same
US9224824B2 (en) Display device substrate and display device equipped with same
CN101673017B (zh) 主动元件阵列基板及其制造方法
US20170227826A1 (en) Display device
CN107367875A (zh) 显示装置
EP3041054A1 (en) Thin film transistor and display device including the same
CN107436517B (zh) 液晶显示设备及其制造方法
KR20170065881A (ko) 터치스크린 내장형 표시장치 및 제조방법
US10068930B2 (en) Display device
CN110783344B (zh) 薄膜晶体管基板和薄膜晶体管基板的制造方法

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant