KR20160134086A - 반도체 장치 및 이를 포함하는 반도체 시스템 - Google Patents

반도체 장치 및 이를 포함하는 반도체 시스템 Download PDF

Info

Publication number
KR20160134086A
KR20160134086A KR1020150067524A KR20150067524A KR20160134086A KR 20160134086 A KR20160134086 A KR 20160134086A KR 1020150067524 A KR1020150067524 A KR 1020150067524A KR 20150067524 A KR20150067524 A KR 20150067524A KR 20160134086 A KR20160134086 A KR 20160134086A
Authority
KR
South Korea
Prior art keywords
supply voltage
power supply
internal
signal
output data
Prior art date
Application number
KR1020150067524A
Other languages
English (en)
Inventor
홍윤석
Original Assignee
에스케이하이닉스 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 에스케이하이닉스 주식회사 filed Critical 에스케이하이닉스 주식회사
Priority to KR1020150067524A priority Critical patent/KR20160134086A/ko
Priority to US14/850,126 priority patent/US9568934B2/en
Publication of KR20160134086A publication Critical patent/KR20160134086A/ko

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C5/00—Details of stores covered by group G11C11/00
    • G11C5/14—Power supply arrangements, e.g. power down, chip selection or deselection, layout of wirings or power grids, or multiple supply levels
    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
    • G05F3/00—Non-retroactive systems for regulating electric variables by using an uncontrolled element, or an uncontrolled combination of elements, such element or such combination having self-regulating properties
    • G05F3/02—Regulating voltage or current
    • G05F3/08—Regulating voltage or current wherein the variable is dc
    • G05F3/10—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics
    • G05F3/16—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1078—Data input circuits, e.g. write amplifiers, data input buffers, data input registers, data input level conversion circuits
    • G11C7/1084—Data input buffers, e.g. comprising level conversion circuits, circuits for adapting load
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/22—Read-write [R-W] timing or clocking circuits; Read-write [R-W] control signal generators or management 
    • G11C7/225—Clock input buffers

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Electromagnetism (AREA)
  • General Physics & Mathematics (AREA)
  • Radar, Positioning & Navigation (AREA)
  • Automation & Control Theory (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Power Engineering (AREA)
  • Logic Circuits (AREA)

Abstract

반도체시스템은 커맨드신호 및 제1 전원전압, 제2 전원전압 및 제3 전원전압을 출력하는 제1 반도체장치 및 상기 커맨드신호를 디코딩하여 생성된 내부커맨드신호에 응답하여 내부전원전압을 상기 제1 전원전압으로 구동하고, 상기 내부전원전압과 상기 제2 전원전압을 공급받아 제1 내부데이터로부터 제1 출력데이터를 생성하며, 상기 내부전원전압과 상기 제2 전원전압을 공급받아 제2 내부데이터로부터 제2 출력데이터를 생성하는 제2 반도체장치를 포함한다.

Description

반도체 장치 및 이를 포함하는 반도체 시스템{SEMICONDUCTOR DEVICE AND SEMICONDUCTOR SYSTEM USING THE SAME}
본 발명은 반도체장치 및 반도체시스템에 관한 것이다.
일반적으로, 휴대폰 및 노트북 컴퓨터등과 같은 휴대용기기는 전원을 공급하는 배터리가 있는데, 휴대용기기에서 사용되는 반도체장치의 소모전력을 감소시킬수록 사용시간을 오래 지속시킬 수 있다. 휴대용기기의 경우 기술이 발전함에 따라 빠른 동작속도가 요구되고, 이에 따라 반도체장치의 데이터전송속도는 휴대용기기의 동작속도를 결정하는 중요한 요소로 작용하고 있다.
한편, 반도체장치는 출력데이터를 생성하여 출력하는 출력데이터생성회로를 포함한다. 출력데이터생성회로는 전원전압을 공급받아 동작하고, 리드동작시 내부데이터로부터 출력데이터를 구동하여 반도체장치 외부로 출력한다. 출력데이터생성회로가 동작하지 않는 경우에도 출력데이터생성회로에 전원전압이 공급되는 것은 반도체장치의 전류소모를 증가시키는 요인이 된다. 또한, 출력데이터생성회로에서 출력데이터를 구동하는 구동력은 반도체장치에서 내부데이터가 출력되는 동작속도에 영향을 끼친다. 출력데이터생성회로의 구동력이 약한경우 반도체장치의 동작속도가 느려지고, 출력데이터의 정확성이 떨어져 오동작의 원인이 된다.
본 발명은 구동력을 높이고 누설전류를 감소시킬수 있는 반도체시스템을 제공한다.
이를 위해 본 발명은 커맨드신호 및 제1 전원전압, 제2 전원전압 및 제3 전원전압을 출력하는 제1 반도체장치 및 상기 커맨드신호를 디코딩하여 생성된 내부커맨드신호에 응답하여 내부전원전압을 상기 제1 전원전압으로 구동하고, 상기 내부전원전압과 상기 제2 전원전압을 공급받아 제1 내부데이터로부터 제1 출력데이터를 생성하며, 상기 내부전원전압과 상기 제2 전원전압을 공급받아 제2 내부데이터로부터 제2 출력데이터를 생성하는 제2 반도체장치를 포함하는 반도체시스템을 제공한다.
또한, 본 발명은 내부커맨드신호에 응답하여 내부전원전압을 제1 전원전압으로 구동하는 내부전원전압구동부, 상기 내부전원전압과 상기 제2 전원전압을 공급받아 제1 내부데이터로부터 제1 출력데이터를 생성하는 제1 출력데이터생성부 및 상기 내부전원전압과 상기 제2 전원전압을 공급받아 제2 내부데이터로부터 제2 출력데이터를 생성하는 제2 출력데이터생성부를 포함하는 반도체장치를 제공한다.
또한, 본 발명은 리드동작이 수행되는 경우 내부커맨드신호에 응답하여 내부전원전압을 제1 전원전압으로 구동하는 내부전원전압구동부, 제2 전원전압을 공급받아 내부데이터로부터 풀업신호 및 풀다운신호를 생성하는 구동신호생성부 및 상기 내부전원전압을 공급받아 상기 풀업신호 및 상기 풀다운신호로부터 출력데이터를 구동하는 출력드라이버를 포함하는 반도체장치를 제공한다.
본 발명에 의하면 리드동작에서만 출력데이터생성부에 내부전원전압을 공급하여 전류소모를 감소시킬 수 있는 효과가 있다.
또한, 출력드라이버에 공급되는 전압보다 프리드라이버에 높은 전압을 공급함으로써 출력데이터의 구동력을 높이는 효과가 있다.
도 1은 본 발명의 일 실시예에 따른 반도체 시스템의 구성을 도시한 블럭도이다.
도 2는 도 1에 도시된 내부전원전압구동부의 구성을 도시한 도면이다.
도 3은 도 1에 도시된 제1 출력데이터생성부의 구성을 도시한 도면이다.
도 4는 도 1에 도시된 제1 출력데이터생성부의 다른 실시예에 따른 구성을 도시한 도면이다.
도 5는 도 1에 도시된 제2 출력데이터생성부의 구성을 도시한 도면이다.
도 6은 도 1에 도시된 제2 출력데이터생성부의 다른 실시예에 따른 구성을 도시한 도면이다.
도 7은 본 발명의 다른 실시예에 따른 패드 및 내부전압구동부를 도시한 도면이다.
이하, 실시예를 통하여 본 발명을 더욱 상세히 설명하기로 한다. 이들 실시예는 단지 본 발명을 예시하기 위한 것이며, 본 발명의 권리 보호 범위가 이들 실시예에 의해 제한되는 것은 아니다.
도 1에 도시된 바와 같이, 본 실시예에 따른 반도체시스템은 제1 반도체장치(11) 및 제2 반도체장치(12)를 포함할 수 있다.
제1 반도체장치(11)는 커맨드신호(CMD), 제1 전원전압(VDD1), 제2 전원전압(VDD2) 및 제3 전원전압(VDD3)을 제2 반도체장치(12)에 인가할 수 있다. 커맨드신호(CMD)는 외부어드레스(미도시)와 동일한 전송라인들(미도시)을 통해 제2 반도체장치(12)에 인가되거나 상이한 전송라인들(미도시)을 통해 제2 반도체장치(12)에 인가되도록 구현될 수 있다. 제1 전원전압(VDD1)은 제2 전원전압(VDD2)보다 낮은 레벨을 갖고, 제2 전원전압(VDD2)은 제3 전원전압(VDD3)보다 낮은 레벨을 갖도록 설정될 수 있다. 실시예에 따라서, 제1 전원전압(VDD1), 제2 전원전압(VDD2) 및 제3 전원전압(VDD3)은 제2 반도체장치(12) 내부에서 생성되도록 구현할 수도 있다.
제2 반도체장치(12)는 제1 패드부(121), 제2 패드부(122), 커맨드디코더(123), 내부전원전압구동부(124), 제1 출력데이터생성부(125) 및 제2 출력데이터생성부(126)를 포함할 수 있다.
제1 패드부(121)는 제1 패드(1211)를 포함할 수 있다. 커맨드신호(CMD)는 제1 패드(1211)를 통하여 커맨드디코더(123)로 입력될 수 있다. 커맨드신호(CMD)는 다수의 신호가 포함될 수 있고, 커맨드신호(CMD)가 다수의 신호를 포함하는 경우 제1 패드부(121)는 다수의 신호를 입력받는 다수의 패드를 포함할 수 있다.
제2 패드부(122)는 제2 패드(1221), 제3 패드(1222) 및 제4 패드(1223)을 포함할 수 있다. 제2 반도체장치(12)는 제2 패드(1221)를 통하여 제1 전원전압(VDD1)을 공급받고, 제3 패드(1222)를 통하여 제2 전원전압(VDD2)을 공급받으며, 제4 패드(1223)를 통하여 제3 전원전압(VDD3)을 공급받을 수 있다.
커맨드디코더(123)는 제1 패드(1211)를 통하여 입력받은 커맨드신호(CMD)를 디코딩하여 내부커맨드신호(ICMD)를 생성할 수 있다. 내부커맨드신호(ICMD)는 리드동작이 수행되는 경우 로직하이레벨로 인에이블될 수 있다. 내부커맨드신호(ICMD)가 인에이블되는 로직레벨은 실시예에 따라서 다양하게 구현될 수 있다.
내부전원전압구동부(124)는 내부커맨드신호(ICMD)에 응답하여 내부전원전압(IVDD)을 제1 전원전압(VDD1)으로 구동할 수 있다. 내부전원전압구동부(124)는 리드동작이 수행되는 경우 내부전원전압(IVDD)을 제1 전원전압(VDD1)으로 구동할 수 있다. 내부전원전압구동부(124)는 제1 전원전압(VDD1)이 입력되는 제2 패드(1221)와 인접하게 위치할 수 있다. 내부전원전압구동부(124)의 보다 구체적인 구성 및 동작은 도 2를 참고하여 후술한다.
제1 출력데이터생성부(125)는 내부전원전압(IVDD)과 제2 전원전압(VDD2)을 공급받아 제1 내부데이터(IDATA1)로부터 제1 출력데이터(DOUT1)를 생성할 수 있다. 제1 내부데이터(IDATA1)는 리드동작시 제2 반도체장치(12)에 포함된 메모리셀어레이(미도시)로부터 출력될 수 있다. 제1 출력데이터생성부(125)의 보다 구체적인 구성 및 동작은 도 3 및 도 4를 참고하여 후술한다.
제2 출력데이터생성부(126)는 내부전원전압(IVDD)과 제2 전원전압(VDD2)을 공급받아 제2 내부데이터(IDATA2)로부터 제2 출력데이터(DOUT2)를 생성할 수 있다. 제2 내부데이터(IDATA2)는 리드동작시 제2 반도체장치(12)에 포함된 메모리셀어레이(미도시)로부터 출력될 수 있다. 제2 출력데이터생성부(126)의 보다 구체적인 구성 및 동작은 도 5 및 도 6를 참고하여 후술한다.
도 2를 참고하면, 내부전원전압구동부(124)는 인버터(IV21) 및 PMOS 트랜지스터(P21)를 포함할 수 있다. 인버터(IV21)는 제3 전원전압(VDD3) 및 접지전압(VSS)을 공급받아, 내부커맨드(ICMD)를 반전버퍼링하여 구동제어신호(DRV)를 생성하는 버퍼소자로 동작할 수 있다. PMOS 트랜지스터(P21)는 구동제어신호(DRV)에 응답하여 턴온되어 내부전원전압(IVDD)을 제1 전원전압(VDD1)으로 구동하는 구동소자로 동작할 수 있다.
내부전원전압구동부(124)는 리드동작이 수행되는 경우 로직하이레벨로 인에이블되는 내부커맨드(ICMD)에 따라 구동제어신호(DRV)를 접지전압(VSS) 레벨로 구동하고, 내부전원전압(IVDD)을 제1 전원전압(VDD1)으로 구동할 수 있다. 내부전원전압구동부(124)는 리드동작이 수행되지 않는 경우에는 로직로우레벨로 디스에이블되는 내부커맨드(ICMD)에 따라 구동제어신호(DRV)를 제3 전원전압(VDD3) 레벨로 구동할 수 있다. PMOS 트랜지스터(P21)의 게이트에 인가되는 제3 전원전압(VDD3)은 PMOS 트랜지스터(P21)의 소스에 공급되는 제1 전원전압(VDD1)보다 높은 레벨이므로, PMOS 트랜지스터(P21)를 통한 누설전류가 감소될 수 있다.
도 3을 참고하면, 제1 출력데이터생성부(125)는 제1 구동신호생성부(31) 및 제1 출력드라이버(32)를 포함할 수 있다.
제1 구동신호생성부(31)는 제1 파이프래치부(311) 및 제1 프리드라이버(312)를 포함할 수 있다. 제1 파이프래치부(311)는 제2 전원전압(VDD2)을 공급받아 제1 내부데이터(IDATA1)를 정렬하고 래치하여 제1 래치데이터(ID_LAT1)로 출력할 수 있다. 제1 프리드라이버(312)는 제2 전원전압(VDD2)을 공급받아 제1 래치데이터(ID_LAT1)에 응답하여 제1 풀업신호(PU1) 및 제1 풀다운신호(PD1)를 생성할 수 있다.
제1 출력드라이버(32)는 PMOS트랜지스터(P31) 및 NMOS트랜지스터(N31)를 포함할 수 있다. PMOS트랜지스터(P31)는 제1 풀업신호(PU1)에 응답하여 제1 출력데이터(DOUT1)를 내부전원전압(IVDD)으로 구동할 수 있다. NMOS트랜지스터(N31)는 제1 풀다운신호(PD1)에 응답하여 제1 출력데이터(DOUT1)를 접지전압(VSS)으로 구동할 수 있다.
이상 살펴본 바와 같이, 제1 구동신호생성부(31) 및 제1 출력드라이버(32)의 동작을 제1 내부데이터(IDATA1)가 로직하이레벨인 경우와 로직로우레벨인 경우를 나누어 살펴보면 다음과 같다.
제1 내부데이터(IDATA1)가 로직하이레벨인 경우 제1 구동신호생성부(31)는 접지전압(VSS) 레벨로 구동된 제1 풀업신호(PU1) 및 제1 풀다운신호(PD1)를 생성할 수 있다. 제1 출력드라이버(32)는 제1 풀업신호(PU1) 및 제1 풀다운신호(PD1)를 입력받아 제1 출력데이터(DOUT1)를 내부전원전압(IVDD)으로 구동할 수 있다.
제1 내부데이터(IDATA1)가 로직로우레벨인 경우 제1 구동신호생성부(31)는 제2 전원전압(VDD2) 레벨로 구동된 제1 풀업신호(PU1) 및 제1 풀다운신호(PD1)를 생성한다. 제1 출력드라이버(32)는 제1 풀업신호(PU1) 및 제1 풀다운신호(PD1)를 입력받아 제1 출력데이터(DOUT1)를 접지전압(VSS)으로 구동할 수 있다. PMOS트랜지스터(P31)의 게이트단자에 인가되는 제2 전원전압(VDD2)은 PMOS트랜지스터(P31)의 소스단자에 공급되는 내부전원전압(IVDD)보다 높은 레벨이므로, PMOS트랜지스터(P31)를 통한 누설전류가 감소된다. NMOS트랜지스터(N31)의 게이트단자에 인가되는 제2 전원전압(VDD2)은 제1 출력드라이버(32)에 공급되는 내부전원전압(IVDD)보다 높은 레벨이므로, NMOS트랜지스터(N31)의 구동력은 증가될 수 있다.
도 4는 제1 출력데이터생성부(125)의 다른 실시예를 나타낸 도면이다. 도 4를 참고하면, 제1 구동신호생성부(41)는 제1 파이프래치부(411) 및 제1 프리드라이버(412)를 포함할 수 있다. 제1 파이프래치부(411)는 제2 전원전압(VDD2)을 공급받아 제1 내부데이터(IDATA1)를 정렬하고 래치하여 제1 래치데이터(ID_LAT1)로 출력할 수 있다. 제1 프리드라이버(412)는 제2 전원전압(VDD2)을 공급받아 제1 래치데이터(ID_LAT1)에 응답하여 제1 풀업신호(PU1), 제1 반전풀업신호(PUB1) 및 제1 풀다운신호(PD1)를 생성할 수 있다.
제1 출력드라이버(42)는 PMOS트랜지스터(P41) 및 NMOS트랜지스터들(N41, N42)를 포함할 수 있다. PMOS트랜지스터(P41)는 제1 풀업신호(PU1)에 응답하여 제1 출력데이터(DOUT1)를 내부전원전압(IVDD)으로 구동할 수 있다. NMOS트랜지스터(N41)는 제1 반전풀업신호(PUB1)에 응답하여 제1 출력데이터(DOUT1)를 내부전원전압(IVDD)으로 구동할 수 있다. NMOS트랜지스터(N31)는 제1 풀다운신호(PD1)에 응답하여 제1 출력데이터(DOUT1)를 접지전압(VSS)으로 구동할 수 있다.
이상 살펴본 바와 같이, 제1 구동신호생성부(41) 및 제1 출력드라이버(42)의 동작을 제1 내부데이터(IDATA1)가 로직하이레벨인 경우와 로직로우레벨인 경우를 나누어 살펴보면 다음과 같다.
제1 내부데이터(IDATA1)가 로직하이레벨인 경우 제1 구동신호생성부(41)는 접지전압(VSS) 레벨로 구동된 제1 풀업신호(PU1), 제2 전원전압(VDD2) 레벨로 구동된 제1 반전풀업신호(PUB1) 및 접지전압(VSS) 레벨로 구동된 제1 풀다운신호(PD1)를 생성할 수 있다. 제1 출력드라이버(42)는 제1 풀업신호(PU1), 제1 반전풀업신호(PUB1) 및 제1 풀다운신호(PD1)를 입력받아 제1 출력데이터(DOUT1)를 내부전원전압(IVDD)으로 구동할 수 있다. 일반적으로, PMOS트랜지스터는 높은 레벨의 전압을 구동하는 경우 구동력이 좋고, NMOS트랜지스터는 낮은 레벨의 전압을 구동하는 경우 구동력이 좋다. 따라서, PMOS트랜지스터(P41) 및 NMOS트랜지스터(N41)를 사용하여 풀업구동하는 경우, 제1 출력데이터(DOUT1)가 내부전원전압(IVDD) 레벨로 상승하는 초기구간에는 NMOS트랜지스터(N41)로 구동되고, 초기구간 이후는 PMOS트랜지스터(P41)로 구동되어 구동력이 증가될 수 있다.
제1 내부데이터(IDATA1)가 로직로우레벨인 경우 제1 구동신호생성부(41)는 제2 전원전압(VDD2) 레벨로 구동된 제1 풀업신호(PU1), 접지전압(VSS) 레벨로 구동된 제1 반전풀업신호(PUB1) 및 제2 전원전압(VDD2) 레벨로 구동된 제1 풀다운신호(PD1)를 생성할 수 있다. 제1 출력드라이버(32)는 제1 풀업신호(PU1), 제1 반전풀업신호(PUB1) 및 제1 풀다운신호(PD1)를 입력받아 제1 출력데이터(DOUT1)를 접지전압(VSS)으로 구동할 수 있다. NMOS트랜지스터(N42)의 게이트단자에 인가되는 제2 전원전압(VDD2)은 제1 출력드라이버(42)에 공급되는 내부전원전압(IVDD)보다 높은 레벨이므로, NMOS트랜지스터(N41)의 구동력은 증가될 수 있다.
도 5를 참고하면, 제2 출력데이터생성부(126)는 제2 구동신호생성부(51) 및 제2 출력드라이버(52)를 포함할 수 있다.
제2 구동신호생성부(51)는 제2 파이프래치부(511) 및 제2 프리드라이버(512)를 포함할 수 있다. 제2 파이프래치부(511)는 제2 전원전압(VDD2)을 공급받아 제2 내부데이터(IDATA2)를 정렬하고 래치하여 제2 래치데이터(ID_LAT2)로 출력할 수 있다. 제2 프리드라이버(512)는 제2 전원전압(VDD2)을 공급받아 제2 래치데이터(ID_LAT2)에 응답하여 제2 풀업신호(PU2) 및 제2 풀다운신호(PD2)를 생성할 수 있다.
제2 출력드라이버(52)는 PMOS트랜지스터(P51) 및 NMOS트랜지스터(N51)를 포함할 수 있다. PMOS트랜지스터(P51)는 제2 풀업신호(PU2)에 응답하여 제2 출력데이터(DOUT2)를 내부전원전압(IVDD)으로 구동할 수 있다. NMOS트랜지스터(N51)는 제2 풀다운신호(PD2)에 응답하여 제2 출력데이터(DOUT2)를 접지전압(VSS)으로 구동할 수 있다.
이상 살펴본 바와 같이, 제2 구동신호생성부(51) 및 제2 출력드라이버(52)의 동작을 제1 내부데이터(IDATA1)가 로직하이레벨인 경우와 로직로우레벨인 경우를 나누어 살펴보면 다음과 같다.
제2 내부데이터(IDATA2)가 로직하이레벨인 경우 제2 구동신호생성부(51)는 접지전압(VSS) 레벨로 구동된 제2 풀업신호(PU2) 및 제2 풀다운신호(PD2)를 생성할 수 있다. 제2 출력드라이버(52)는 제2 풀업신호(PU2) 및 제2 풀다운신호(PD2)를 입력받아 제2 출력데이터(DOUT2)를 내부전원전압(IVDD)으로 구동할 수 있다.
제2 내부데이터(IDATA2)가 로직로우레벨인 경우 제2 구동신호생성부(51)는 제2 전원전압(VDD2) 레벨로 구동된 제2 풀업신호(PU2) 및 제2 풀다운신호(PD2)를 생성한다. 제2 출력드라이버(52)는 제2 풀업신호(PU2) 및 제2 풀다운신호(PD2)를 입력받아 제2 출력데이터(DOUT2)를 접지전압(VSS)으로 구동할 수 있다. PMOS트랜지스터(P51)의 게이트단자에 인가되는 제2 전원전압(VDD2)은 PMOS트랜지스터(P51)의 소스단자에 공급되는 내부전원전압(IVDD)보다 높은 레벨이므로, PMOS트랜지스터(P51)를 통한 누설전류가 감소된다. NMOS트랜지스터(N51)의 게이트단자에 인가되는 제2 전원전압(VDD2)은 제1 출력드라이버(52)에 공급되는 내부전원전압(IVDD)보다 높은 레벨이므로, NMOS트랜지스터(N51)의 구동력은 증가될 수 있다.
도 6은 제2 출력데이터생성부(126)의 다른 실시예를 나타낸 도면이다. 도 6을 참고하면, 제2 구동신호생성부(61)는 제2 파이프래치부(611) 및 제2 프리드라이버(612)를 포함할 수 있다. 제2 파이프래치부(611)는 제2 전원전압(VDD2)을 공급받아 제2 내부데이터(IDATA2)를 정렬하고 래치하여 제2 래치데이터(ID_LAT2)로 출력할 수 있다. 제2 프리드라이버(612)는 제2 전원전압(VDD2)을 공급받아 제2 래치데이터(ID_LAT2)에 응답하여 제2 풀업신호(PU2), 제2 반전풀업신호(PUB2) 및 제2 풀다운신호(PD2)를 생성할 수 있다.
제2 출력드라이버(62)는 PMOS트랜지스터(P61) 및 NMOS트랜지스터들(N61, N62)를 포함할 수 있다. PMOS트랜지스터(P61)는 제2 풀업신호(PU2)에 응답하여 제1 출력데이터(DOUT1)를 내부전원전압(IVDD)으로 구동할 수 있다. NMOS트랜지스터(N61)는 제2 반전풀업신호(PUB2)에 응답하여 제2 출력데이터(DOUT2)를 내부전원전압(IVDD)으로 구동할 수 있다. NMOS트랜지스터(N61)는 제2 풀다운신호(PD2)에 응답하여 제2 출력데이터(DOUT2)를 접지전압(VSS)으로 구동할 수 있다.
이상 살펴본 바와 같이, 제2 구동신호생성부(61) 및 제2 출력드라이버(62)의 동작을 제1 내부데이터(IDATA1)가 로직하이레벨인 경우와 로직로우레벨인 경우를 나누어 살펴보면 다음과 같다.
제2 내부데이터(IDATA2)가 로직하이레벨인 경우 제2 구동신호생성부(61)는 접지전압(VSS) 레벨로 구동된 제2 풀업신호(PU2), 제2 전원전압(VDD2) 레벨로 구동된 제2 반전풀업신호(PUB2) 및 접지전압(VSS) 레벨로 구동된 제2 풀다운신호(PD2)를 생성할 수 있다. 제2 출력드라이버(62)는 제2 풀업신호(PU2), 제2 반전풀업신호(PUB2) 및 제2 풀다운신호(PD2)를 입력받아 제2 출력데이터(DOUT2)를 내부전원전압(IVDD)으로 구동할 수 있다. 일반적으로, PMOS트랜지스터는 높은 레벨의 전압을 구동하는 경우 구동력이 좋고, NMOS트랜지스터는 낮은 레벨의 전압을 구동하는 경우 구동력이 좋다. 따라서, PMOS트랜지스터(P61) 및 NMOS트랜지스터(N61)로 풀업구동하는 경우, 제2 출력데이터(DOUT2)가 내부전원전압(IVDD)의 레벨로 상승하는 초기구간에는 NMOS트랜지스터(N61)로 구동되고, 초기구간 이후는 PMOS트랜지스터(P61)로 구동되어 구동력이 증가될 수 있다.
제2 내부데이터(IDATA2)가 로직로우레벨인 경우 제2 구동신호생성부(61)는 제2 전원전압(VDD2) 레벨로 구동된 제2 풀업신호(PU2), 접지전압(VSS) 레벨로 구동된 제2 반전풀업신호(PUB2) 및 제2 전원전압(VDD2) 레벨로 구동된 제2 풀다운신호(PD2)를 생성할 수 있다. 제2 출력드라이버(62)는 제2 풀업신호(PU2), 제2 반전풀업신호(PUB2) 및 제2 풀다운신호(PD2)를 입력받아 제2 출력데이터(DOUT2)를 접지전압(VSS)으로 구동할 수 있다. NMOS트랜지스터(N62)의 게이트단자에 인가되는 제2 전원전압(VDD2)은 제2 출력드라이버(62)에 공급되는 내부전원전압(IVDD)보다 높은 레벨이므로, NMOS트랜지스터(N61)의 구동력은 증가될 수 있다.
도 7은 제1 전원전압(VDD1)이 다수의 패드들(1221-1, 1221-2, 1221-3, 1221-4)을 통하여 공급되는 다른 실시예를 나타낸 도면이다. 다수의 패드들(1221-1, 1221-2, 1221-3, 1221-4)을 통해 제1 전원전압(VDD1)이 공급되는 경우 다수의 내부전원전압구동부들(124-1, 124-2, 124-3, 124-4)은 다수의 패드들(1221-1, 1221-2, 1221-3, 1221-4)과 각각 인접한 곳에 위치하여 제1 전원전압(VDD1)을 공급받는다. 패드들(1221-1, 1221-2, 1221-3, 1221-4)과 내부전원전압구동부들(124-1, 124-2, 124-3, 124-4)이 각각 인접하는 경우 제1 전원전압(VDD1)을 전송하는 전송라인들(71, 72, 73, 74)의 길이가 짧아져 누설전류를 감소시킬 수 있다. 내부전원전압구동부들(124-1, 124-2, 124-3, 124-4)은 도 2에 도시된 내부전압구동부(124)와 동일한 회로로 구현되어 동일한 동작을 수행하므로 구체적인 설명은 생략한다.
11: 제1 반도체장치 12: 제2 반도체 장치
121: 제1 패드부 122: 제2 패드부
123: 커맨드디코더 124: 내부전원전압구동부
125: 제1 출력데이터생성부 126: 제2 출력데이터생성부
31: 제1 구동신호생성부 311: 제1 파이프래치부
312: 제1 프리드라이버 32: 제1 출력드라이버
51: 제2 구동신호생성부 511: 제2 파이프래치부
512: 제2 프리드라이버 52: 제2 출력드라이버

Claims (20)

  1. 커맨드신호 및 제1 전원전압, 제2 전원전압 및 제3 전원전압을 출력하는 제1 반도체장치; 및
    상기 커맨드신호를 디코딩하여 생성된 내부커맨드신호에 응답하여 내부전원전압을 상기 제1 전원전압으로 구동하고, 상기 내부전원전압과 상기 제2 전원전압을 공급받아 제1 내부데이터로부터 제1 출력데이터를 생성하며, 상기 내부전원전압과 상기 제2 전원전압을 공급받아 제2 내부데이터로부터 제2 출력데이터를 생성하는 제2 반도체장치를 포함하는 반도체시스템.
  2. 제 1 항에 있어서, 리드동작이 수행되는 경우 상기 내부전원전압은 상기 제1 전원전압으로 구동되는 반도체시스템.
  3. 제 1 항에 있어서, 상기 제1 전원전압은 상기 제2 전원전압보다 낮은 레벨을 갖고, 상기 제2 전원전압은 상기 제3 전원전압보다 낮은 레벨을 갖는 반도체시스템.
  4. 제 1 항에 있어서, 상기 제2 반도체장치는
    상기 내부커맨드신호에 응답하여 상기 내부전원전압을 상기 제1 전원전압으로 구동하는 내부전원전압구동부;
    상기 내부전원전압과 상기 제2 전원전압을 공급받아 상기 제1 내부데이터로부터 상기 제1 출력데이터를 생성하는 제1 출력데이터생성부; 및
    상기 내부전원전압과 상기 제2 전원전압을 공급받아 상기 제2 내부데이터로부터 상기 제2 출력데이터를 생성하는 제2 출력데이터생성부를 포함하는 반도체시스템.
  5. 제 4 항에 있어서, 상기 제2 반도체장치는 상기 제1 전원전압이 입력되는 패드를 포함하고, 상기 내부전원전압구동부는 상기 패드와 인접하게 위치하는 반도체시스템.
  6. 제 4 항에 있어서, 상기 내부전원전압구동부는
    상기 제3 전원전압을 공급받아 상기 내부커맨드신호를 버퍼링 하여 구동제어신호를 생성하는 버퍼소자; 및
    상기 구동제어신호에 응답하여 상기 내부전원전압을 상기 제1 전원전압으로 구동하는 구동소자를 포함하되, 리드동작이 수행되지 않는 경우 상기 구동소자는 상기 제3 전원전압으로 구동된 상기 구동제어신호에 응답하여 상기 내부전원전압의 구동을 차단하는 반도체시스템.
  7. 제 4 항에 있어서, 상기 제1 출력데이터생성부는
    상기 제2 전원전압을 공급받아 상기 제1 내부데이터로부터 풀업신호 및 풀다운신호를 생성하는 구동신호생성부; 및
    상기 내부전원전압을 공급받아 상기 풀업신호 및 상기 풀다운신호로부터 상기 제1 출력데이터를 구동하는 출력드라이버를 포함하는 반도체시스템.
  8. 제 7 항에 있어서, 상기 구동신호생성부는
    상기 제2 전원전압을 공급받아 상기 제1 내부데이터를 정렬하고 래치하여 래치데이터로 출력하는 파이프래치부; 및
    상기 제2 전원전압을 공급받아 상기 래치데이터에 응답하여 상기 풀업신호 및 상기 풀다운신호를 생성하는 프리드라이버를 포함하는 반도체시스템.
  9. 제 7 항에 있어서, 상기 출력드라이버는
    상기 풀업신호에 응답하여 상기 제1 출력데이터를 상기 내부전원전압으로 구동하는 제1 MOS트랜지스터; 및
    상기 풀다운신호에 응답하여 상기 제1 출력데이터를 접지전압으로 구동하는 제2 MOS트랜지스터를 포함하는 반도체시스템.
  10. 제 9 항에 있어서, 상기 구동신호생성부는 상기 제1 내부데이터로부터 반전풀업신호를 더 생성하는 반도체시스템.
  11. 제 10 항에 있어서, 상기 출력드라이버는
    상기 반전풀업신호에 응답하여 상기 제1 출력데이터를 상기 내부전원전압으로구동하는 제3 MOS트랜지스터를 더 포함하는 반도체시스템.
  12. 내부커맨드신호에 응답하여 내부전원전압을 제1 전원전압으로 구동하는 내부전원전압구동부;
    상기 내부전원전압과 상기 제2 전원전압을 공급받아 제1 내부데이터로부터 제1 출력데이터를 생성하는 제1 출력데이터생성부; 및
    상기 내부전원전압과 상기 제2 전원전압을 공급받아 제2 내부데이터로부터 제2 출력데이터를 생성하는 제2 출력데이터생성부를 포함하는 반도체장치.
  13. 제 12 항에 있어서, 리드동작이 수행되는 경우 상기 내부전원전압은 상기 제1 전원전압으로 구동되는 반도체장치.
  14. 제 12 항에 있어서, 상기 내부전원전압구동부는
    제3 전원전압을 공급받아 상기 내부커맨드신호를 버퍼링 하여 구동제어신호를 생성하는 버퍼소자; 및
    상기 구동제어신호에 응답하여 상기 내부전원전압을 상기 제1 전원전압으로 구동하는 구동소자를 포함하되, 리드동작이 수행되지 않는 경우 상기 구동소자는 상기 제3 전원전압으로 구동된 상기 구동제어신호에 응답하여 상기 내부전원전압의 구동을 차단하는 반도체장치.
  15. 제 14 항에 있어서, 상기 제1 전원전압은 상기 제2 전원전압보다 낮은 레벨을 갖고, 상기 제2 전원전압은 상기 제3 전원전압보다 낮은 레벨을 갖는 반도체장치.
  16. 리드동작이 수행되는 경우 내부커맨드신호에 응답하여 내부전원전압을 제1 전원전압으로 구동하는 내부전원전압구동부;
    제2 전원전압을 공급받아 내부데이터로부터 풀업신호 및 풀다운신호를 생성하는 구동신호생성부; 및
    상기 내부전원전압을 공급받아 상기 풀업신호 및 상기 풀다운신호로부터 출력데이터를 구동하는 출력드라이버를 포함하는 반도체장치.
  17. 제 16 항에 있어서, 상기 제1 전원전압은 상기 제2 전원전압보다 낮은 레벨을 갖는 반도체장치.
  18. 제 16 항에 있어서, 상기 출력드라이버는
    상기 풀업신호에 응답하여 상기 출력데이터를 상기 내부전원전압으로 구동하는 제1 MOS트랜지스터; 및
    상기 풀다운신호에 응답하여 상기 출력데이터를 접지전압으로 구동하는 제2 MOS트랜지스터를 포함하는 반도체장치.
  19. 제 18 항에 있어서, 상기 구동신호생성부는 상기 내부데이터로부터 반전풀업신호를 더 생성하는 반도체장치.
  20. 제 19 항에 있어서, 상기 출력드라이버는
    상기 반전풀업신호에 응답하여 상기 출력데이터를 상기 내부전원전압으로 구동하는 제3 MOS트랜지스터를 포함하는 반도체장치.
KR1020150067524A 2015-05-14 2015-05-14 반도체 장치 및 이를 포함하는 반도체 시스템 KR20160134086A (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020150067524A KR20160134086A (ko) 2015-05-14 2015-05-14 반도체 장치 및 이를 포함하는 반도체 시스템
US14/850,126 US9568934B2 (en) 2015-05-14 2015-09-10 Semiconductor device and semiconductor system including the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020150067524A KR20160134086A (ko) 2015-05-14 2015-05-14 반도체 장치 및 이를 포함하는 반도체 시스템

Publications (1)

Publication Number Publication Date
KR20160134086A true KR20160134086A (ko) 2016-11-23

Family

ID=57276983

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020150067524A KR20160134086A (ko) 2015-05-14 2015-05-14 반도체 장치 및 이를 포함하는 반도체 시스템

Country Status (2)

Country Link
US (1) US9568934B2 (ko)
KR (1) KR20160134086A (ko)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10812138B2 (en) 2018-08-20 2020-10-20 Rambus Inc. Pseudo-differential signaling for modified single-ended interface
US11587598B2 (en) 2020-09-09 2023-02-21 Samsung Electronics Co., Ltd. Memory device for generating pulse amplitude modulation-based DQ signal and memory system including the same

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006279883A (ja) 2005-03-30 2006-10-12 Sanyo Electric Co Ltd ドライバ回路
JP2012038389A (ja) * 2010-08-09 2012-02-23 Elpida Memory Inc 半導体装置
KR20140146330A (ko) 2013-06-17 2014-12-26 에스케이하이닉스 주식회사 구동 장치

Also Published As

Publication number Publication date
US20160334827A1 (en) 2016-11-17
US9568934B2 (en) 2017-02-14

Similar Documents

Publication Publication Date Title
US8446784B2 (en) Level shifting circuit
TWI723372B (zh) 用於功率效率驅動電路之裝置
JP5627377B2 (ja) ネガティブレベルシフタ
US20150123826A1 (en) Serializers
JP4041461B2 (ja) スリープ・モード中の信号状態および漏れ電流の制御
US7403036B2 (en) Interface circuit
JP2004005571A (ja) メモリシステム及びメモリ装置
US9236859B1 (en) Power control device
US9337840B2 (en) Voltage level shifter and systems implementing the same
CN109493889A (zh) 存储器系统及其操作方法
KR20160134086A (ko) 반도체 장치 및 이를 포함하는 반도체 시스템
US9142282B2 (en) Power supply scheme for small swing data line and method of operating the same
US11575365B2 (en) Input and output circuits and integrated circuits using the same
WO2018094728A1 (zh) 动态电源电路及芯片
US10250261B1 (en) Signal transmitting circuit
KR101204670B1 (ko) 레벨 시프터
US20210201983A1 (en) Memory device including data input/output circuit
US20090243693A1 (en) Circuit for providing deterministic logic level in output circuit when a power supply is grounded
US9312857B2 (en) Semiconductor circuit
KR101858470B1 (ko) 반도체 장치
JP2023043865A (ja) 複数のバイアス電圧に基づいて出力電圧を生成する出力ドライビング回路、及び、その動作方法
KR20090099379A (ko) 구동능력 조절회로 및 데이터 출력회로
KR102468863B1 (ko) 반도체 메모리 장치
KR100321155B1 (ko) 반도체 장치의 어드레스 버퍼 회로
KR100557928B1 (ko) 데이타 출력 버퍼