KR20160131863A - 고 유전 상수 유전체 층 형성 방법, 이미지 센서 디바이스 및 그 제조 방법 - Google Patents

고 유전 상수 유전체 층 형성 방법, 이미지 센서 디바이스 및 그 제조 방법 Download PDF

Info

Publication number
KR20160131863A
KR20160131863A KR1020160011475A KR20160011475A KR20160131863A KR 20160131863 A KR20160131863 A KR 20160131863A KR 1020160011475 A KR1020160011475 A KR 1020160011475A KR 20160011475 A KR20160011475 A KR 20160011475A KR 20160131863 A KR20160131863 A KR 20160131863A
Authority
KR
South Korea
Prior art keywords
substrate
dielectric layer
image sensor
sensor device
chloride
Prior art date
Application number
KR1020160011475A
Other languages
English (en)
Inventor
충한 차이
홍후에이 쳉
신치에 후앙
춘하오 초우
쿠오청 리
융룽 수
윤웨이 청
Original Assignee
타이완 세미콘덕터 매뉴팩쳐링 컴퍼니 리미티드
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 타이완 세미콘덕터 매뉴팩쳐링 컴퍼니 리미티드 filed Critical 타이완 세미콘덕터 매뉴팩쳐링 컴퍼니 리미티드
Publication of KR20160131863A publication Critical patent/KR20160131863A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14683—Processes or apparatus peculiar to the manufacture or treatment of these devices or parts thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/1462—Coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02041—Cleaning
    • H01L21/02057—Cleaning during device manufacture
    • H01L21/0206—Cleaning during device manufacture during, before or after processing of insulating layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02172—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides
    • H01L21/02175—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal
    • H01L21/02181—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal the material containing hafnium, e.g. HfO2
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H01L21/0228—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition deposition by cyclic CVD, e.g. ALD, ALE, pulsed CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/28008—Making conductor-insulator-semiconductor electrodes
    • H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
    • H01L21/28158—Making the insulator
    • H01L21/28167—Making the insulator on single crystalline silicon, e.g. using a liquid, i.e. chemical oxidation
    • H01L21/28194—Making the insulator on single crystalline silicon, e.g. using a liquid, i.e. chemical oxidation by deposition, e.g. evaporation, ALD, CVD, sputtering, laser deposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76822—Modification of the material of dielectric layers, e.g. grading, after-treatment to improve the stability of the layers, to increase their density etc.
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14603—Special geometry or disposition of pixel-elements, address-lines or gate-electrodes
    • H01L27/14607—Geometry of the photosensitive area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/1464—Back illuminated imager structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14683—Processes or apparatus peculiar to the manufacture or treatment of these devices or parts thereof
    • H01L27/14685—Process for coatings or optical elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/1462—Coatings
    • H01L27/14621—Colour filter arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14625—Optical elements or arrangements associated with the device
    • H01L27/14627—Microlenses
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/1463—Pixel isolation structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14636—Interconnect structures

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Electromagnetism (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Solid State Image Pick-Up Elements (AREA)
  • Inorganic Chemistry (AREA)

Abstract

기판 상에 고 유전 상수(하이 k) 유전체 층을 형성하기 위한 방법은 기판의 표면 상에 프리클린 공정을 수행하는 단계를 포함한다. 염화물 프리커서가 기판 상에 도입된다. 표면에 산화제가 도입되어 기판 상에 하이 k 유전체 층을 형성한다. 하이 k 유전체 층의 염화물 농도는 약 8atoms/㎤보다 낮다.

Description

고 유전 상수 유전체 층 형성 방법, 이미지 센서 디바이스 및 그 제조 방법{HIGH DIELECTRIC CONSTANT DIELECTRIC LAYER FORMING METHOD, IMAGE SENSOR DEVICE, AND MANUFACTURING METHOD THEREOF}
본 출원은 2015년 5월 7일에 출원된 미국 가출원 제 62/158,437 호에 우선권을 주장하며, 이 가출원은 참조로서 본원에 포함된다.
집적 회로(integrated circuit; IC) 기술들은 지속적으로 향상되고 있다. 그러한 향상은 종종 보다 낮은 제작 비용, 보다 높은 디바이스 집적 밀도, 보다 높은 속도, 및 보다 양호한 성능을 달성하기 위해 디바이스 기하학구조들을 스케일링 다운하는 것을 포함한다. 기하학구조 사이즈를 감소시킴으로써 실현되는 이점들에 따라, IC 디바이스들에 직접적으로 향상이 이루어지고 있다. 하나의 그러한 IC 디바이스는 이미지 센서 디바이스이다. 이미지 센서 디바이스는 광을 감지하고 감지된 광의 세기(휘도)를 기록하기 위한 픽셀 어레이(또는 그리드)을 포함한다. 픽셀 어레이는 광에 응답하여 전하를 축적하는데, 예를 들면 광의 세기가 높을수록 픽셀 어레이 내에 축척되는 전하가 많아진다. 나중에, 축적된 전하는 (예를 들면, 다른 회로에 의해) 디지털 카메라와 같은 적절한 응용예에서 사용하기 위한 컬러 및 휘도를 제공하는데 사용된다.
하나의 유형의 이미지 센서 디바이스는 후면 조사형(backside illuminated; BSI) 이미지 센서 디바이스이다. BSI 이미지 센서 디바이스들은 (BSI 이미지 센서 디바이스의 이미지 센서 회로를 지지하는) 기판의 후측면을 향해 투사되는 광의 양(volume)을 감지하기 위해 사용된다. 픽셀 그리드가 기판의 전방측에 위치되고, 기판은 기판의 후측면을 향해 투사되는 광이 픽셀 그리드에 도달할 수 있을 만큼 충분히 얇다. BSI 이미지 센서 디바이스들은 전면 조사형(front side illuminated; FSI) 이미지 센서 디바이스들에 비해, 높은 필 팩터(fill factor) 및 감소된 상쇄 간섭(destructive interference)을 제공한다. 디바이스의 스케일링으로 인해, BSI 기술의 향상이 지속적으로 이루어져, BSI 이미지 센서 디바이스들의 이미지 품질이 더욱 향상되고 있다.
본 개시의 양태들은 첨부 도면들과 함께 읽혀질 때 이어지는 상세한 설명으로부터 최상으로 이해된다. 본 산업계에서의 표준적인 관행에 따라, 다양한 피처들은 실척도로 작도되지 않았음을 유념한다. 실제로, 다양한 피처들의 치수는 설명의 명료함을 위해 임의적으로 증가되거나 또는 감소될 수 있다.
도 1a 내지 도 1f는 본 개시의 몇몇 실시예들에 따른 다양한 스테이지들에서 이미지 센서 디바이스를 제조하기 위한 방법의 단면도들이다.
도 2는 도 1f의 이미지 센서 디바이스의 컬러 필터, 하이 k 유전체 층, 및 기판의 다양한 원자 농도 대 깊이의 그래프이다.
이어지는 개시는 제공되는 본 발명내용의 상이한 피처들을 구현하기 위한 다수의 상이한 실시예들 또는 예시들을 제공한다. 본 개시를 단순화하기 위해 컴포넌트들 및 배열들의 특정예들이 아래에 설명된다. 물론, 이것들은 단지 예시들에 불과하며, 한정적으로 의도되지 않는다. 예를 들면, 이어지는 설명에서 제 2 피처 위의 또는 제 2 피처 상의 제 1 피처의 형성은 제 1 및 제 2 피처들이 직접적으로 접촉하여 형성되는 실시예들을 포함할 수 있으며, 또한 제 1 및 제 2 피처들이 직접적으로 접촉하지 않을 수 있도록 추가적인 피처들이 제 1 및 제 2 피처들 사이에 형성될 수 있는 실시예들을 포함할 수 있다. 또한, 본 개시는 다양한 예시들에서 참조 부호들 및/또는 문자들을 반복할 수 있다. 이러한 반복은 단순화 및 명료화를 위한 것이며, 그 자체가 논의되는 다양한 실시예들 및/또는 구성들 사이의 관계에 영향을 주는 것은 아니다.
또한, "밑", "아래", "보다 아래", "위", "보다 위" 등과 같은 공간 상대적 용어들은, 도면들에 예시된 바와 같이, 다른 엘리먼트(들) 또는 피처(들)에 대한 하나의 엘리먼트 또는 피처의 관계를 설명하도록 설명의 용이성을 위해 본원에서 사용될 수 있다. 공간 상대적 용어들은 도면들에 도시된 배향에 더하여, 사용 중이거나 또는 동작 중인 디바이스의 상이한 배향들을 망라하도록 의도된 것이다. 장치는 이와 다르게 배향(90°또는 다른 배향으로 회전)될 수 있으며, 본원에서 사용되는 공간 상대적 기술어들이 그에 따라 유사하게 해석될 수 있다.
후면 조사형(BSI) 이미지 센서 디바이스를 형성하는 몇몇 실시예들에서, 고 유전 상수(하이 k) 유전체 층이 기판 상에 형성되어 이미지 센서 디바이스의 바닥 반사 방지 코팅(bottom anti-reflective coating; BARC)층으로 된다. 하이 k 유전체 층으로 형성된 BARC층은 다크 전류, 화이트 픽셀, 및 다크 이미지 비균일성(dark image non uniformity; DINU) 품질 문제들을 향상시키는 전하 축적 능력을 갖는다. 몇몇 실시예들에서, 하이 k 유전체 층은 금속 염화물을 프리커서(precursor)로서 사용하여 원자층 증착(atomic layer deposition; ALD) 공정에 의해 형성된다. 형성된 하이 k 유전체 층의 염화물 농도는 하이 k 유전체 층과 기판 사이의 접착력과 관련된다. 하이 k 유전체 층의 접착력 및 박리(delamination) 문제들을 향상시키기 위해, 이미지 센서 디바이스 및 이미지 센서 디바이스를 제조하기 위한 방법이 이어지는 단락들에서 제공된다.
도 1a 내지 도 1f는 본 개시의 몇몇 실시예들에 따른 다양한 스테이지들에서 이미지 센서 디바이스를 제조하기 위한 방법의 단면도들이다. 이미지 센서 디바이스는 픽셀들(P)의 어레이를 포함하고, 픽셀들(P)은 열들과 행들로 배열될 수 있다. 용어 "픽셀"은 전자기 방사선을 전기 신호로 변환하기 위한 피처들(예를 들면, 다양한 반도체 디바이스들을 포함할 수 있는 광검출기 및 다양한 회로)을 포함하는 단위 셀을 지칭한다. 간략화를 위해, 단일 픽셀(P)을 포함하는 이미지 센서 디바이스가 본 개시에서 설명되지만, 일반적으로 그러한 픽셀들의 어레이가 도 1a에 예시된 이미지 센서 디바이스를 형성할 수 있다.
픽셀들(P)은 포토다이오드들, 상보형 금속 산화물 반도체(complementary metal oxide semiconductor; CMOS) 이미지 센서 디바이스들, 전하 결합 디바이스(charged coupling device; CCD) 센서들, 능동 센서들, 수동 센서들, 다른 센서들, 또는 이들의 조합을 포함할 수 있다. 픽셀들(P)은 다양한 센서 유형들을 갖도록 설계될 수 있다. 예를 들면, 하나의 그룹의 픽셀들(P)은 CMOS 이미지 센서 디바이스들일 수 있고, 다른 그룹의 픽셀들(P)은 수동 센서들일 수 있다. 또한, 픽셀들(P)은 컬러 이미지 센서 디바이스들 및/또는 단색(monochromatic) 이미지 센서 디바이스들을 포함할 수 있다. 예시에서, 픽셀들(P) 중 적어도 하나는 CMOS 이미지 센서 디바이스와 같은 능동 픽셀 센서이다. 도 1a에서, 픽셀(P)은 광(방사선)의 세기 또는 휘도를 기록하기 위해, 포토게이트형 포토디텍터와 같은 포토디텍터를 포함할 수 있다. 픽셀(P)은 또한 트랜스퍼 트랜지스터, 리셋 트랜지스터, 소스 팔로워 트랜지스터, 선택 트랜지스터, 다른 적절한 트랜지스터, 또는 이들의 조합을 포함하는 다양한 트랜지스터들과 같은 다양한 반도체 디바이스들을 포함할 수 있다. 픽셀(P)을 위한 동작 환경을 제공하고 픽셀(P)과의 외부 통신들을 지원하도록, 추가적인 회로, 입력 및/또는 출력이 픽셀 어레이에 결합될 수 있다. 예를 들면, 픽셀 어레이는 판독 회로 및/또는 제어 회로와 결합될 수 있다. 픽셀(P)은 개략적으로 동일하게 도시되었지만, 상이한 접합 깊이들, 두께들, 폭들 등을 갖도록 서로 다를 수 있다.
도 1a에서, 이미지 센서 디바이스는 BSI 이미지 센서 디바이스이다. 이미지 센서 디바이스는 저항기들, 캐패시터들, 인덕터들, 다이오드들, 금속 산화물 반도체 전계 효과 트랜지스터(metal oxide semiconductor field effect transistor; MOSFET)들, CMOS 트랜지스터들, 바이폴라 접합 트랜지스터(bipolar junction transistor; BJT)들, 측면 확산 MOS(laterally diffused MOS; LDMOS) 트랜지스터들, 고전력 MOS 트랜지스터들, 핀형 전계 효과 트랜지스터(fin like field effect transistor; FinFET)들, 다른 적절한 컴포넌트들, 또는 이들의 조합과 같은 다양한 수동 및 능동 마이크로전자 컴포넌트들을 포함하는 집적 회로(IC) 칩, 시스템 온 칩(system on chip; SoC), 또는 그 일부일 수 있다. 도 1a는 본 개시의 발명적 개념들을 보다 잘 이해하도록 명확성을 위해 단순화되었다. 추가적인 피처들이 이미지 센서 디바이스 내에 추가될 수 있고, 아래에 설명되는 피처들 중 몇몇은 이미지 센서 디바이스의 다른 실시예들을 위해 교체되거나 또는 제거될 수 있다.
이미지 센서 디바이스는 전측면(112) 및 후측면(114)을 갖는 기판(110)을 포함한다. 도 1a에서, 기판(110)은 실리콘을 포함하는 반도체 기판이다. 대안적으로 또는 추가적으로, 기판(110)은 게르마늄 및 또는 다이아몬드와 같은 또 다른 원소 반도체; 실리콘 카바이드, 갈륨 비소, 갈륨 인, 인듐 인, 인듐 비소, 및/또는 인듐 안티몬을 포함한 화합물 반도체; SiGe, GaAsP, AlInAs, AlGaAs, GaInAs, GaInP, 및/또는 GaInAsP를 포함한 합금 반도체; 또는 이들의 조합을 포함한다. 기판(110)은 반도체 온 절연체(semiconductor on insulator; SOI)일 수 있다. 기판(110)은 구배 반도체층 및/또는 실리콘 게르마늄층 상의 실리콘층과 같은 상이한 유형의 또 다른 반도체층 위에 놓인 반도체층을 포함할 수 있다. 도 1a에서, 기판(110)은 p형 기판일 수 있다. 기판(110)에 도핑되는 p형 도펀트들은 붕소, 갈륨, 인듐, 다른 적절한 p형 도펀트들, 또는 이들의 조합을 포함한다. 기판(110)은 대안적으로 n형 도핑 기판일 수 있다. 기판(110)에 도핑될 수 있는 n형 도펀트들은 인, 비소, 다른 적절한 n형 도펀트들, 또는 이들의 조합을 포함한다. 기판(110)은 다양한 p형 도핑 영역들 및/또는 n형 도핑 영역들을 포함할 수 있다. 도핑은 다양한 단계들 및 기술들로 이온 주입 또는 확산과 같은 프로세스를 사용하여 구현될 수 있다. 기판(110)의 두께는 약 100미크론(㎛) 내지 약 3000㎛ 사이의 범위일 수 있다.
기판(110)은 기판(110) 상에 또는 기판(110) 내에 형성되는 다양한 영역들 및/또는 디바이스들을 분리(또는 격리)하도록 실리콘 국부 산화(local oxidation of silicon; LOCOS) 및/또는 얕은 트렌치 격리(shallow trench isolation; STI)와 같은 격리 피처들(120)을 포함한다. 예를 들면, 격리 피처들(120)은 픽셀(P)을 인접한 픽셀들로부터 격리시킨다. 도 1a에서, 격리 피처들(120)은 STI들이다. 격리 피처들(120)은 실리콘 산화물, 실리콘 질화물, 실리콘 산화질화물, 다른 절연 재료 또는 이들의 조합을 포함할 수 있다. 격리 피처들(120)은 임의의 적절한 프로세스에 의해 형성된다. 몇몇 예시들로서, STI를 형성하는 단계는 포토리소그래피 공정, (가령, 건식 에칭, 습식 에칭, 또는 이들의 조합을 사용하는 것과 같이) 기판 내에 트렌치를 에칭하는 단계, 및 (예를 들어, 화학적 기상 증착 공정을 이용함으로써) 하나 이상의 유전체 재료들로 트렌치를 채우는 단계를 포함한다. 몇몇 예시들에서, 채워진 트렌치는 실리콘 질화물 또는 실리콘 산화물로 채워진 열 산화물 라이너층과 같은 다중층 구조물을 가질 수 있다. 몇몇 다른 예시들에서, STI 구조물은 패드 산화물을 성장시키는 단계, 패드 산화물 위에 저압 화학적 기상 증착(low pressure chemical vapor deposition; LPCVD) 질화물층을 형성하는 단계, 포토레지스트 및 마스킹을 사용하여 패드 산화물 및 질화물층 내에 STI 개구를 패터닝하는 단계, STI 개구 내의 기판 내에 트렌치를 에칭하는 단계, 트렌치 계면을 향상시키기 위해 열 산화물 트렌치 라이너를 선택적으로 성장시키는 단계, 트렌치를 산화물로 채우는 단계, 에치백 및 평탄화를 위해 화학적 기계적 폴리싱(chemical mechanical polishing; CMP) 공정을 사용하는 단계, 및 질화물층을 제거하기 위해 질화물 스트리핑 공정을 사용하는 단계와 같은 공정 시퀀스를 사용하여 생성될 수 있다.
위에서 언급된 바와 같이, 픽셀(P)은 기판(110) 내에 형성된다. 픽셀(P)은 기판(110)의 후측면(114)쪽으로 지향되는 방사선의 세기(휘도)를 감지한다. 입사 방사선은 가시광이다. 대안적으로, 방사선은 적외선(infrared; IR), 자외선(ultraviolet; UV), 엑스레이, 마이크로파, 다른 적절한 유형의 방사선, 또는 이들의 조합이다. 픽셀(P)은 레드, 그린, 또는 블루 광 파장과 같은 특정 광 파장에 대응하여 구성될 수 있다. 환언하면, 픽셀(P)은 광의 특정 파장의 세기(휘도)를 감지하도록 구성될 수 있다. 도 1a에서, 픽셀(P)은 광 감지 영역(또는 광 감지 영역)(102)을 포함하는, 포토다이오드와 같은 포토디텍터를 포함한다. 광 감지 영역(102)은 기판(110)의 전측면(112)을 따라 기판(110) 내에 형성되는 n형 및/또는 p형 도펀트들을 갖는 도핑 영역이어서, 광 감지 영역(102)은 전측면(112)과 마주하고 있다. 도 1a에서, 광 감지 영역(102)은 n형 도핑 영역일 수 있다. 광 감지 영역(102)은 확산 및/또는 이온 주입과 같은 방법에 의해 형성된다. 도 1a에 도시되지 않았지만, 픽셀(P)은 트랜스퍼 게이트와 연관된 트랜스퍼 트랜지스터, 리셋 게이트와 연관된 리셋 트랜지스터, 소스 팔로워 트랜지스터, 선택 트랜지스터, 다른 적절한 트랜지스터, 또는 이들의 조합과 같은 다양한 트랜지스터들을 더 포함할 수 있다. 광 감지 영역(102) 및 다양한 트랜지스터들(이것들을 픽셀 회로로서 총칭할 수 있다)은 픽셀(P)이 특정 광 파장의 세기를 감지할 수 있도록 한다. 픽셀(P)을 위한 동작 환경을 제공하고/제공하거나 픽셀(P)과의 통신을 지원하도록 추가적인 회로, 입력들, 및/또는 출력들이 픽셀(P)을 위해 제공될 수 있다.
이어서, 상호연결 구조물(130)이 픽셀(P) 위를 포함하여 기판(110)의 전측면(112) 위에 형성된다. 상호연결 구조물(130)이 픽셀(P)과 같은 BSI 이미지 센서 디바이스의 다양한 컴포넌트들과 결합되어, BSI 이미지 센서 디바이스의 다양한 컴포넌트들이 조사되는 광(이미징 방사선)에 적절히 응답하여 동작가능하다. 상호연결 구조물(130)은 이미지 센서 디바이스의 다양한 도핑 피처들, 회로, 및 입력/출력 사이의 상호연결부들(예를 들어, 배선)을 제공하는 복수의 패턴화된 유전체 층들 및 도전층들을 포함할 수 있다. 상호연결 구조물(130)은 층간 유전체(interlayer dielectric; ILD) 및 다층 상호연결(multilayer interconnect; MLI) 구조물을 더 포함할 수 있다. 도 1a에서, 상호연결 구조물(130)은 비아들(132)과 같은 수직 상호연결부들 및/또는 라인들(134)과 같은 수평 상호연결부들일 수 있는 다양한 도전성 피처들을 포함한다. 다양한 도전성 피처들[즉, 비아들(132) 및 라인들(134)]은 금속과 같은 도전성 재료들을 포함한다. 몇몇 예시들에서, 알루미늄, 알루미늄/실리콘/구리 합금, 티타늄, 티타늄 질화물, 텅스텐, 폴리실리콘, 금속 규화물, 또는 이들의 조합을 포함하는 금속이 사용될 수 있다. 몇몇 실시예들에서, 다양한 도전성 피처들[즉, 비아들(132) 및 라인들(134)]은 알루미늄 상호연결부들로 지칭될 수 있다. 알루미늄 상호연결부들은 물리적 기상 증착(physical vapor deposition; PVD), 화학적 기상 증착(chemical vapor deposition; CVD), 또는 이들의 조합을 포함하는 공정에 의해 형성될 수 있다. 다양한 도전성 피처들[즉, 비아들(132) 및 라인들(134)]을 형성하는데 사용되는 다른 제조 기술들은 수직 및 수평 연결부들을 형성하도록 도전성 재료들을 패터닝하기 위한 포토리소그래피 공정 및 에칭을 포함할 수 있다. 금속 규화물을 형성하기 위한 열 어닐링과 같은, 또 다른 제조 공정이 상호연결 구조물(130)을 형성하기 위해 이행될 수 있다. 다층 상호연결부에 사용되는 금속 규화물은 니켈 규화물, 코발트 규화물, 텅스텐 규화물, 탄탈륨 규화물, 티타늄 규화물, 플래티늄 규화물, 에르븀 규화물, 팔라듐 규화물, 또는 이들의 조합을 포함할 수 있다. 대안적으로, 다양한 도전성 피처들[즉, 비아들(132) 및 라인들(134)]은 구리, 구리 합금, 티타늄, 티타늄 질화물, 탄탈륨, 탄탈륨 질화물, 텅스텐, 폴리실리콘, 금속 규화물, 또는 이들의 조합을 포함하는 구리 다층 상호연결부들일 수 있다. 구리 상호연결부는 PVD, CVD, 또는 이들의 조합을 포함하는 공정에 의해 형성될 수 있다. 예시된 도전성 피처들[즉, 비아들(132) 및 라인들(134)]이 예시적이며, 도전성 피처들[즉, 비아들(132) 및 라인들(134)]의 실제적인 포지셔닝 및 구성이 설계 요구에 따라 변경될 수 있다는 것을 이해해야 한다.
몇몇 실시예들에서, 버퍼층(140)이 상호연결 구조물(130) 상에 형성될 수 있다. 도 1a에서, 버퍼층(140)은 실리콘 산화물과 같은 유전 재료를 포함한다. 대안적으로, 버퍼층(140)은 실리콘 질화물을 선택적으로 포함할 수 있다. 버퍼층(150)은 CVD, PVD, 또는 다른 적절한 기술들에 의해 형성된다. 버퍼층(150)은 매끈한(smooth) 표면을 형성하도록 CMP 공정에 의해 평탄화될 수 있다.
이어서, 기판(110)의 후측면(114)을 프로세싱하는 단계가 수행될 수 있도록, 캐리어 웨이퍼(150)가 또한 버퍼층(140)을 통해 기판(110)과 본딩될 수 있다. 본 실시예의 캐리어 웨이퍼(150)는 기판(110)과 유사하며, 실리콘 재료를 포함한다. 대안적으로, 캐리어 웨이퍼(150)는 글래스 기판 또는 다른 적절한 재료를 포함할 수 있다. 캐리어 웨이퍼(150)는 분자력에 의해 - 다이렉트 본딩 또는 광학 퓨전 본딩으로 알려진 기술 - 또는 금속 확산 또는 어노딕(anodic) 본딩과 같은 기술분야에 알려진 다른 본딩 기술들에 의해 기판(110)에 본딩될 수 있다.
버퍼층(140)은 기판(110)과 캐리어 웨이퍼(150) 사이에 전기적 격리를 제공한다. 캐리어 웨이퍼(150)는 픽셀(P)과 같은 기판(110)의 전측면(112) 상에 형성되는 다양한 피처들을 위한 보호를 제공한다. 캐리어 웨이퍼(150)는 또한 아래에서 논의되는 바와 같이 기판(110)의 후측면(114)을 프로세싱하기 위한 기계적 강도 및 지지력을 제공한다. 본딩 후에, 기판(110) 및 캐리어 웨이퍼(150)는 본딩 강도를 증대시키도록 선택적으로 어닐링될 수 있다.
도 1b를 참조한다. 기판(110)의 전측면(112)에 대한 CMOS 공정들을 마친 후에, 기판(110)이 뒤집어지고 기판(110)을 얇게하기 위해 후측면(114)으로부터 시닝 공정이 수행될 수 있다. 시닝 공정은 기계적 그라운딩 공정 및 화학적 시닝 공정을 포함할 수 있다. 제일 먼저, 기계적 그라인딩 공정 동안 상당한 양의 기판 재료가 기판(110)으로부터 제거될 수 있다. 그 후, 화학적 시닝 공정은 원하는 두께까지 기판(110)을 더 얇게 하기 위해 기판(110)의 후측면(114)에 에칭 화학물을 도포할 수 있다. 기판(110)이 SOI형일 때, 임베딩된 매립형 산화물층(buried oxide layer; BOX)이 에칭 저지층으로서 역할할 수 있다. BSI 이미지 센서 디바이스 내의 기판(110)의 두께는 약 5 내지 10㎛이다. 몇몇 실시예들에서, 이 두께는 약 5㎛보다 작거나, 더 나아가 약 2 내지 3㎛ 아래일 수 있다. 기판(110)의 두께는 이미지 센서 디바이스의 응용들의 유형에 따라 구현될 수 있다.
이어서, 고 유전 상수(하이 k) 유전체 층(160)(도 1e를 보라)이 기판(110)의 후측면(114) 상에 형성된다. 하이 k 유전체 층(160)은 이미지 센서 디바이스의 바닥 반사 방지 코팅(BARC)층일 수 있다. 보다 더 상세하게, 기판(110)의 후측면(114)의 프리 클린(pre clean) 공정은 후측면(114) 상의 자연 산화물을 제거하여 수소 종단화된 (OH) 표면을 생성하도록 수행될 수 있다. 이는 적절한 시간 동안 희석된 불화수소산(diluted hydrofluoric acid; DHF) 처리 또는 기상 불화수소산(vapor hydrofluoric acid; VHF) 처리를 사용하여 달성될 수 있다.
도 1c 및 도 1d를 참조한다. 일련의 염화물 프리커서(210)가 제 1 시구간 동안 기판(110)의 후측면(114) 상에 도입된다. 몇몇 실시예에서, 염화물 프리커서는 란타늄 염화물(LaCl3), 하프늄 테트라염화물(HfCl4), 또는 지르코늄 테트라염화물(ZrCl4)과 같은 금속 염화물이다. 도 1c의 염화물 프리커서(210)는 도 1d에 도시된 바와 같이 OH 표면[즉, 후측면(114)]과 반응하여 금속 산화물 본딩(162)을 형성한다. 염화물 프리커서(210)의 비반응 부분은 후측면(114)으로부터 제거된다. 몇몇 실시예들에서, 제 1 시구간은 실제 상황들에 따라 약 0.5초 내지 약 2초이다.
도 1d 및 도 1e를 참조한다. 이어서, 산화제(220)가 제 2 시구간 동안 후측면(114)에 도입된다. 몇몇 실시예들에서, 산화제(220)는 물(H2O)이다. 물 분자들은 금속 산화물 본딩(162)과 반응한다. 금속 산화물 본딩(162)의 염화물이 물의 OH 이온들로 대체될 수 있어서, 도 1e에 도시된 바와 같이 하이 k 유전체 층(160)이 형성된다. 몇몇 실시예들에서, 하이 k 유전체 층(160)은 란타늄 산화물, 하프늄 산화물, 지르코늄 산화물, 또는 이들의 조합이다. 하이 k 유전체 층(160)의 유전 상수는 SiO2의 유전 상수보다 크다, 즉, k는 약 3.9보다 크다. 공정 사이클은, 예를 들어 OH 종단화된 표면과 반응하도록 염화물 프리커서를 도입함으로써 지속될 수 있다. 몇몇 실시예들에서, 제 2 시구간은 약 0.5초보다 길거나 또는 이와 동일하다. 몇몇의 다른 실시예들에서, 제 2 시구간은 실제 상황들에 따라 약 0.5초 내지 약 1.5초이다.
몇몇 실시예들에서, 산화제(220)가 도입된 후, 제 2 시구간 동안 금속 산화제 본딩(162)의 염화물을 더 대체하도록 후측면(114)에 다른 산화제가 도입될 수 있다. 산화제는 오존일 수 있다. 염화물이 효과적으로 대체되기 때문에, 하이 k 유전체 층(160)의 염화물이 더욱 감소될 수 있다. 몇몇 실시예들에서, 하이 k 유전체 층의 염화물 농도는 약 8 atoms/㎤보다 낮다. 몇몇의 다른 실시예들에서, 하이 k 유전체 층의 염화물 농도는 약 5 atoms/㎤보다 낮다.
이미지 센서 디바이스의 제조 공정 동안, 물이 사용되고 이내 해리(dissociation)되어 수소 이온들을 공급하고, 이 수소 이온들은 염화물과 반응하여 염산(hydrochloric acid; HCI)을 형성한다. 염산은 하이 k 유전체 층(160)을 이내 부식시킴으로써, 하이 k 유전체 층(160)과 기판(110) 사이의 접착력을 감소시키고, 하이 k 유전체 층(160)을 박리시킨다. 그러나, 도 1e에서, 하이 k 유전체 층(160)의 염화물 농도가 약 8 atoms/㎤보다 낮기 때문에, 형성된 염산의 농도는 상대적으로 낮다. 따라서, 다음의 표 1에 나타낸 바와 같이 접착력 및 박리 문제가 향상될 수 있다.
표 1은 하이 k 유전체 층과 기판 사이의 박리 결함 밀도의 실험적 결과들이다. 표 1에서, 하이 k 유전체 층은 HfO2로 이루어졌고, 기판은 실리콘으로 이루어졌으며, 염화물 프리커서는 HfCl4였다. 표 1은 제 2 시구간이 증가되었을 때 염화물(Cl) 농도가 감소된 것과, 하이 k 유전체 층의 염화물 농도가 낮아졌을 때 결함 밀도가 감소된 것을 보여준다. 예를 들어, 제 2 시구간이 약 0.5초일 때, 염화물 농도가 약 8 atoms/㎤로 감소되었고, 결함 밀도는 약 55NO./㎟으로부터 약 16NO./㎟로 내려갔다. 또한, 제 2 시구간이 약 1.5초일 때, 염화물 농도가 약 5 atoms/㎤로 감소되었고, 결함 밀도는 약 0NO./㎟로 더 내려갔다.
Figure pat00001
도 1e를 참조한다. BARC층으로서 하이 k 유전체 층(160)은 대부분 축적된 전하들(대부분 네거티브이지만, 몇몇 경우 포지티브)을 갖는다 하이 k 유전체 층(160)의 전하 축적 능력은 이미지 센서 디바이스 상으로의 입사광의 부재시에 이미지 센서 디바이스 내에 흐르는 전류인 다크 전류와, 과도한 양의 전류 누출이 픽셀들로부터 비정상적인 고신호를 야기하는 경우에 발생하는 화이트 픽셀과, 다크 이미지 비균일성(dark image non uniformity; DINU) 품질 문제들을 향상시킨다. 하이 k 유전체 층(160)이 축적된 네거티브(포지티브) 전하들을 가질 때, 이 전하들은 기판(110) 내의 포지티브(네거티브) 전하들을 하이 k 유전체 층/기판 계면쪽으로 끌어당겨서 전기 쌍극자를 형성한다. 즉, 네거티브(포지티브) 전하들은 계면에서의 정공(전자) 축적을 증가시키고, 이 계면에서 또는 계면 근방에서 공핍(depletion) 영역을 생성한다. 전자 쌍극자가 전하 장벽의 역할을 하여 단글링 결합(dangling bond)들과 같은 결점들 또는 결함들을 가둔다.
도 1f를 참조한다. 이미지 센서 디바이스의 제조를 완료하기 위해 추가적인 공정이 수행될 수 있다. 예를 들어, 보호를 위해(예를 들어, 먼지 또는 습기에 대비하여) 이미지 센서 디바이스 주위에 패시베이션층이 형성될 수 있다. 컬러 필터(170)가 하이 k 유전체 층(160) 상에 형성되고 픽셀(P)의 광감지 영역(102)과 정렬된다. 컬러 필터(170)는 입사되는 광이 컬러 필터(170) 상에 조사되어 이 컬러 필터(170)를 관통하도록 위치될 수 있다. 컬러 필터(170)는 컬러 스펙트럼(예를 들어, 레드, 그린, 및 블루)에 대응하는, 입사하는 광의 특정 파장 대역을 필터링하기 위한 염료계(또는 안료계) 폴리머 또는 수지를 포함할 수 있다.
몇몇 실시예들에서, 입사하는 광을, 픽셀(P)과 같은, 기판(110) 내의 특정 방사선 감지 영역들쪽으로 지향시키고 포커싱시키기 위해 마이크로렌즈가 컬러 필터(170) 상에 형성된다. 마이크로렌즈는 마이크로렌즈용으로 사용되는 재료의 굴절률 및 센서 표면으로부터의 거리에 따라 다양한 배치로 위치되고 다양한 형상을 가질 수 있다. 또한, 컬리 필터(170) 또는 마이크로렌즈의 형성 전에, 기판(110)이 또한 선택적 레이저 어닐링 공정을 거칠 수 있다는 것을 이해해야 한다.
도 2는 도 1f의 이미지 센서 디바이스의 컬러 필터(170), 하이 k 유전체 층(160), 및 기판(110)의 다양한 원자 농도 대 깊이의 그래프이다. 도 2에서, 컬러 필터(170)는 산화물로 이루어졌고, 하이 k 유전체 층(160)은 HfO2로 이루어졌으며, 기판(110)은 실리콘으로 이루어졌다. 라인(202)은 염화물 농도를 나타내고, 라인(204)은 불소 농도를 나타내며, 라인(206)은 탄소 농도를 나타낸다. 도 2에서, Cl 농도는 1 atom/㎤보다 낮았다.
앞서 언급한 실시예들에 따르면, 하이 k 유전체 층은 ALD 공정을 사용하여 형성될 수 있다. 염화물 프리커서는 하이 k 유전체 층을 형성하는데 사용된다. 산화제가 ALD 공정 동안에서 약 0.5초와 실질적으로 같거나 또는 이보다 긴 시간 동안 도입되기 때문에, 염화물 프리커서의 염화물이 산화제의 이온들로 효과적으로 대체될 수 있어서, 형성된 하이 k 유전체 층의 염화물 농도가 감소될 수 있고 약 8 atoms/㎤보다 낮아진다. 낮은 염화물 농도는 하이 k 유전체 층의 박리 문제를 향상시키고, 하이 k 유전체 층과 기판 사이의 접착력을 증가시킨다.
본 개시의 몇몇 실시예들에 따르면, 기판 상에 고 유전 상수(하이 k) 유전체 층을 형상하기 위한 방법은 기판의 표면 상에 염화물 프리커서를 도입하는 단계를 포함한다. 표면에 산화제가 도입되어 기판 상에 하이 k 유전체 층을 형성한다. 하이 k 유전체 층의 염화물 농도는 약 8 atoms/㎤보다 낮다.
본 개시의 몇몇 실시예들에 따르면, 이미지 센서 디바이스를 제조하기 위한 방법은 기판 내에 광 감지 영역을 형성하는 단계를 포함한다. 광 감지 영역은 기판의 전측면과 마주한다. 고 유전 상수(하이 k) 유전체 층은 원자층 증착(ALD) 공정을 사용함으로써 전측면에 대향하는 기판의 후측면 상에 형성된다. ALD 공정의 프리커서는 염화물을 포함하고, 산화제는 ALD 공정 동안에 약 0.5초와 실질적으로 같거나 또는 이보다 긴 시간 동안 도입된다.
본 개시의 몇몇 실시예들에 따르면, 이미지 센서 디바이스는 기판 및 고 유전 상수(하이 k) 유전체 층을 포함한다. 기판은 전측면 및 전측면에 대향하는 후측면을 갖는다. 기판은 전측면과 마주하고 있는 광 감지 영역을 더 갖는다. 고 유전 상수(하이 k) 유전체 층은 기판의 후측면 상에 배치된다. 하이 k 유전체 층의 염화물 농도는 약 8 atoms/㎤보다 낮다.
상술한 것은 당업자가 본 개시의 양상들을 더 잘 이해할 수 있도록 몇몇 실시예들의 특징들의 개요를 서술한 것이다. 당업자는, 본원에 소개되는 실시예들과 동일한 목적들을 실행하거나 및/또는 동일한 장점들을 달성하도록, 다른 프로세스들 및 구조들을 설계하거나 또는 변경하기 위한 기반으로서, 그들이 본 개시를 쉽게 사용할 수 있다는 것을 인식해야 한다. 당업자는 그러한 균등한 구성들이 본 개시의 사상 및 범위로부터 벗어나지 않으며, 본 개시의 사상 및 범위로부터 벗어나지 않고 본원의 다양한 변경, 대체, 및 변형을 할 수 있음을 또한 인식할 것이다.

Claims (10)

  1. 기판 상에 고 유전 상수(하이 k) 유전체 층을 형성하기 위한 방법에 있어서,
    상기 기판의 표면 상에 염화물 프리커서(chloride precursor)를 도입하는(introducing) 단계와,
    상기 표면에 산화제를 도입하여 상기 기판 상에 상기 하이 k 유전체 층을 형성하는 단계 - 상기 하이 k 유전체 층의 염화물 농도는 8 atoms/㎤보다 낮음 - 를 포함하는 고 유전 상수 유전체 층을 형성하기 위한 방법.
  2. 제 1 항에 있어서,
    상기 염화물 프리커서를 도입하기 전에, 상기 기판의 표면 상에 프리클린(pre-clean) 공정을 수행하는 단계를 더 포함하는 고 유전 상수 유전체 층을 형성하기 위한 방법.
  3. 이미지 센서 디바이스를 제조하기 위한 방법에 있어서,
    기판 내에 광 감지 영역을 형성하는 단계 - 상기 광 감지 영역은 상기 기판의 전측면과 마주하고 있음 - 와,
    원자층 증착(atomic layer deposition; ALD) 공정을 사용함으로써 상기 전측면에 대향하는 상기 기판의 후측면 상에 고 유전 상수(하이 k) 유전체 층을 형성하는 단계 - 상기 ALD 공정의 프리커서는 염화물을 포함하고, 산화제는 상기 ALD 공정 동안에 0.5초와 같거나 또는 이보다 긴 시간 동안 도입됨 - 를 포함하는 이미지 센서 디바이스를 제조하기 위한 방법.
  4. 제 3 항에 있어서,
    상기 ALD 공정은 하이 k 유전체 층이 그 위에 형성될 상기 기판의 표면 상의 자연 산화물을 제거하는 단계를 포함하는 것인 이미지 센서 디바이스를 제조하기 위한 방법.
  5. 제 4 항에 있어서,
    상기 제거 단계는 희석된 불화수소산(diluted hydrofluoric acid; DHF) 처리 또는 기상 불화수소산(vapor hydrofluoric acid; VHF) 처리를 사용함으로써 수행되는 것인 이미지 센서 디바이스를 제조하기 위한 방법.
  6. 이미지 센서 디바이스에 있어서,
    전측면 및 상기 전측면에 대향하는 후측면을 갖는 기판 - 상기 기판은 상기 전측면과 마주하고 있는 광 감지 영역을 더 가짐 - 과,
    상기 기판의 후측면 상에 배치되는 고 유전 상수(하이 k) 유전체 층 - 상기 하이 k 유전체 층의 염화물 농도는 8 atoms/㎤보다 낮음 - 을 포함하는 이미지 센서 디바이스.
  7. 제 6 항에 있어서,
    상기 하이 k 유전체 층의 염화물 농도는 5 atoms/㎤보다 낮은 것인 이미지 센서 디바이스.
  8. 제 6 항에 있어서,
    상기 하이 k 유전체 층은 란타늄 산화물, 하프늄 산화물, 지르코늄 산화물, 또는 이들의 조합으로 제조된 것인 이미지 센서 디바이스.
  9. 제 6 항에 있어서,
    상기 기판은 실리콘으로 제조된 것인 이미지 센서 디바이스.
  10. 제 6 항에 있어서,
    상기 하이 k 유전체 층은 바닥 반사 방지 코팅(bottom anti reflective coating; BARC)층인 것인 이미지 센서 디바이스.
KR1020160011475A 2015-05-07 2016-01-29 고 유전 상수 유전체 층 형성 방법, 이미지 센서 디바이스 및 그 제조 방법 KR20160131863A (ko)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
US201562158437P 2015-05-07 2015-05-07
US62/158,437 2015-05-07
US14/934,648 US10177185B2 (en) 2015-05-07 2015-11-06 High dielectric constant dielectric layer forming method, image sensor device, and manufacturing method thereof
US14/934,648 2015-11-06

Related Child Applications (1)

Application Number Title Priority Date Filing Date
KR1020180059003A Division KR102010703B1 (ko) 2015-05-07 2018-05-24 고 유전 상수 유전체 층 형성 방법, 이미지 센서 디바이스 및 그 제조 방법

Publications (1)

Publication Number Publication Date
KR20160131863A true KR20160131863A (ko) 2016-11-16

Family

ID=57178981

Family Applications (2)

Application Number Title Priority Date Filing Date
KR1020160011475A KR20160131863A (ko) 2015-05-07 2016-01-29 고 유전 상수 유전체 층 형성 방법, 이미지 센서 디바이스 및 그 제조 방법
KR1020180059003A KR102010703B1 (ko) 2015-05-07 2018-05-24 고 유전 상수 유전체 층 형성 방법, 이미지 센서 디바이스 및 그 제조 방법

Family Applications After (1)

Application Number Title Priority Date Filing Date
KR1020180059003A KR102010703B1 (ko) 2015-05-07 2018-05-24 고 유전 상수 유전체 층 형성 방법, 이미지 센서 디바이스 및 그 제조 방법

Country Status (5)

Country Link
US (4) US10177185B2 (ko)
KR (2) KR20160131863A (ko)
CN (1) CN106129073B (ko)
DE (1) DE102016100020A1 (ko)
TW (1) TWI624906B (ko)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6879919B2 (ja) * 2015-09-17 2021-06-02 ソニーセミコンダクタソリューションズ株式会社 固体撮像素子、電子機器、及び、固体撮像素子の製造方法
US10134801B2 (en) * 2015-11-30 2018-11-20 Taiwan Semiconductor Manufacturing Company Limited Method of forming deep trench isolation in radiation sensing substrate and image sensor device
CN107578990A (zh) * 2017-09-06 2018-01-12 德淮半导体有限公司 图像传感器的形成方法
CN110828490B (zh) * 2018-08-07 2023-05-23 联华电子股份有限公司 背照式影像传感器

Family Cites Families (23)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6780704B1 (en) * 1999-12-03 2004-08-24 Asm International Nv Conformal thin films over textured capacitor electrodes
US6613695B2 (en) 2000-11-24 2003-09-02 Asm America, Inc. Surface preparation prior to deposition
US7034387B2 (en) 2003-04-04 2006-04-25 Chippac, Inc. Semiconductor multipackage module including processor and memory package assemblies
KR101159070B1 (ko) 2003-03-11 2012-06-25 삼성전자주식회사 고유전율 산화막 형성방법, 이 방법으로 형성된 유전막이구비된 커패시터 및 그 제조방법
US6930060B2 (en) * 2003-06-18 2005-08-16 International Business Machines Corporation Method for forming a uniform distribution of nitrogen in silicon oxynitride gate dielectric
US20050059233A1 (en) 2003-09-12 2005-03-17 Ming-Tsong Wang Process for forming metal damascene structure to prevent dielectric layer peeling
US8486845B2 (en) 2005-03-21 2013-07-16 Tokyo Electron Limited Plasma enhanced atomic layer deposition system and method
US7265015B2 (en) 2005-06-30 2007-09-04 Promos Technologies Inc. Use of chlorine to fabricate trench dielectric in integrated circuits
US7402534B2 (en) 2005-08-26 2008-07-22 Applied Materials, Inc. Pretreatment processes within a batch ALD reactor
JP4992446B2 (ja) 2006-02-24 2012-08-08 ソニー株式会社 固体撮像装置及びその製造方法、並びにカメラ
FR2933143B1 (fr) 2008-06-26 2011-06-10 Airbus France Nacelle pour aeronef comportant des moyens inverseurs de poussee et aeronef comportant au moins une telle nacelle
US8313994B2 (en) 2009-03-26 2012-11-20 Tokyo Electron Limited Method for forming a high-K gate stack with reduced effective oxide thickness
JP5365345B2 (ja) * 2009-05-28 2013-12-11 ソニー株式会社 半導体装置の製造方法
US8802201B2 (en) * 2009-08-14 2014-08-12 Asm America, Inc. Systems and methods for thin-film deposition of metal oxides using excited nitrogen-oxygen species
US8883270B2 (en) 2009-08-14 2014-11-11 Asm America, Inc. Systems and methods for thin-film deposition of metal oxides using excited nitrogen—oxygen species
KR20110105159A (ko) 2010-03-18 2011-09-26 주식회사 하이닉스반도체 적층 반도체 패키지 및 그 형성방법
US8890273B2 (en) * 2012-01-31 2014-11-18 Taiwan Semiconductor Manufacturing Company, Ltd. Methods and apparatus for an improved reflectivity optical grid for image sensors
US9659981B2 (en) 2012-04-25 2017-05-23 Taiwan Semiconductor Manufacturing Co., Ltd. Backside illuminated image sensor with negatively charged layer
US8803306B1 (en) 2013-01-18 2014-08-12 Taiwan Semiconductor Manufacturing Company, Ltd. Fan-out package structure and methods for forming the same
US9147736B2 (en) * 2013-03-01 2015-09-29 Taiwan Semiconductor Manufacturing Company, Ltd. High-K film apparatus and method
US9691809B2 (en) 2013-03-14 2017-06-27 Taiwan Semiconductor Manufacturing Company, Ltd. Backside illuminated image sensor device having an oxide film and method of forming an oxide film of a backside illuminated image sensor device
US10109507B2 (en) * 2016-06-01 2018-10-23 Taiwan Semiconductor Manufacturing Co., Ltd. Fluorine contamination control in semiconductor manufacturing process
JP2019029448A (ja) * 2017-07-27 2019-02-21 キヤノン株式会社 撮像装置、カメラおよび撮像装置の製造方法

Also Published As

Publication number Publication date
CN106129073B (zh) 2019-10-08
US20190157320A1 (en) 2019-05-23
US20200127024A1 (en) 2020-04-23
TWI624906B (zh) 2018-05-21
TW201640612A (zh) 2016-11-16
US11195867B2 (en) 2021-12-07
US10177185B2 (en) 2019-01-08
US20200343279A1 (en) 2020-10-29
US10720460B2 (en) 2020-07-21
KR20180062441A (ko) 2018-06-08
US10636824B2 (en) 2020-04-28
KR102010703B1 (ko) 2019-08-13
US20160329364A1 (en) 2016-11-10
DE102016100020A1 (de) 2016-11-10
CN106129073A (zh) 2016-11-16

Similar Documents

Publication Publication Date Title
US10062728B2 (en) Image sensor device and method
KR101864481B1 (ko) 이미지 센서 및 이미지 센서의 형성 방법
US9659981B2 (en) Backside illuminated image sensor with negatively charged layer
US9142709B2 (en) Process for enhancing image quality of backside illuminated image sensor
JP5875053B2 (ja) 裏面照射型画像センサの反射防止層
US10886320B2 (en) Mechanisms for forming image-sensor device with epitaxial isolation feature
US8390089B2 (en) Image sensor with deep trench isolation structure
US8628990B1 (en) Image device and methods of forming the same
US11195867B2 (en) High dielectric constant dielectric layer forming method, image sensor device, and manufacturing method thereof
US20080157141A1 (en) Cmos device and method of manufacturing the same
US9356060B2 (en) Image sensor device and method
KR101420503B1 (ko) 이미지 센서에서 암전류를 줄이기 위한 장치 및 방법
US20130082342A1 (en) Polishing process for enhancing image quality of backside illuminated image sensor
US20230131599A1 (en) Image sensor pixel with deep trench isolation structure

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E90F Notification of reason for final refusal
A107 Divisional application of patent
E601 Decision to refuse application