KR20160111471A - 파급 고장의 검출 - Google Patents

파급 고장의 검출 Download PDF

Info

Publication number
KR20160111471A
KR20160111471A KR1020167022673A KR20167022673A KR20160111471A KR 20160111471 A KR20160111471 A KR 20160111471A KR 1020167022673 A KR1020167022673 A KR 1020167022673A KR 20167022673 A KR20167022673 A KR 20167022673A KR 20160111471 A KR20160111471 A KR 20160111471A
Authority
KR
South Korea
Prior art keywords
circuit
ripple
output
signal
disturbance parameter
Prior art date
Application number
KR1020167022673A
Other languages
English (en)
Other versions
KR101882118B1 (ko
Inventor
토마스 제틀러
키르크 헤르푸르스
Original Assignee
인피니언 테크놀로지스 아게
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 인피니언 테크놀로지스 아게 filed Critical 인피니언 테크놀로지스 아게
Publication of KR20160111471A publication Critical patent/KR20160111471A/ko
Application granted granted Critical
Publication of KR101882118B1 publication Critical patent/KR101882118B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01H—ELECTRIC SWITCHES; RELAYS; SELECTORS; EMERGENCY PROTECTIVE DEVICES
    • H01H71/00—Details of the protective switches or relays covered by groups H01H73/00 - H01H83/00
    • H01H71/10—Operating or release mechanisms
    • H01H71/12—Automatic release mechanisms with or without manual release
    • H01H71/123—Automatic release mechanisms with or without manual release using a solid-state trip unit
    • H01H71/125—Automatic release mechanisms with or without manual release using a solid-state trip unit characterised by sensing elements, e.g. current transformers
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/282—Testing of electronic circuits specially adapted for particular applications not provided for elsewhere
    • G01R31/2827—Testing of electronic protection circuits
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01K—MEASURING TEMPERATURE; MEASURING QUANTITY OF HEAT; THERMALLY-SENSITIVE ELEMENTS NOT OTHERWISE PROVIDED FOR
    • G01K13/00—Thermometers specially adapted for specific purposes
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01L—MEASURING FORCE, STRESS, TORQUE, WORK, MECHANICAL POWER, MECHANICAL EFFICIENCY, OR FLUID PRESSURE
    • G01L1/00—Measuring force or stress, in general
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01N—INVESTIGATING OR ANALYSING MATERIALS BY DETERMINING THEIR CHEMICAL OR PHYSICAL PROPERTIES
    • G01N27/00—Investigating or analysing materials by the use of electric, electrochemical, or magnetic means
    • G01N27/02—Investigating or analysing materials by the use of electric, electrochemical, or magnetic means by investigating impedance
    • G01N27/22—Investigating or analysing materials by the use of electric, electrochemical, or magnetic means by investigating impedance by investigating capacitance
    • G01N27/223—Investigating or analysing materials by the use of electric, electrochemical, or magnetic means by investigating impedance by investigating capacitance for determining moisture content, e.g. humidity
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R15/00—Details of measuring arrangements of the types provided for in groups G01R17/00 - G01R29/00, G01R33/00 - G01R33/26 or G01R35/00
    • G01R15/04—Voltage dividers
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R29/00—Arrangements for measuring or indicating electric quantities not covered by groups G01R19/00 - G01R27/00
    • G01R29/08—Measuring electromagnetic field characteristics
    • G01R29/0864—Measuring electromagnetic field characteristics characterised by constructional or functional features
    • G01R29/0878—Sensors; antennas; probes; detectors
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/2801—Testing of printed circuits, backplanes, motherboards, hybrid circuits or carriers for multichip packages [MCP]
    • G01R31/2803—Testing of printed circuits, backplanes, motherboards, hybrid circuits or carriers for multichip packages [MCP] by means of functional tests, e.g. logic-circuit-simulation or algorithms therefor
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/2801—Testing of printed circuits, backplanes, motherboards, hybrid circuits or carriers for multichip packages [MCP]
    • G01R31/2806—Apparatus therefor, e.g. test stations, drivers, analysers, conveyors
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/2801—Testing of printed circuits, backplanes, motherboards, hybrid circuits or carriers for multichip packages [MCP]
    • G01R31/281—Specific types of tests or tests for a specific type of fault, e.g. thermal mapping, shorts testing
    • G01R31/2817—Environmental-, stress-, or burn-in tests
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/282—Testing of electronic circuits specially adapted for particular applications not provided for elsewhere
    • G01R31/2829—Testing of circuits in sensor or actuator systems
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/2832—Specific tests of electronic circuits not provided for elsewhere
    • G01R31/2836—Fault-finding or characterising
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01T—MEASUREMENT OF NUCLEAR OR X-RADIATION
    • G01T1/00—Measuring X-radiation, gamma radiation, corpuscular radiation, or cosmic radiation

Landscapes

  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Electromagnetism (AREA)
  • Health & Medical Sciences (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Life Sciences & Earth Sciences (AREA)
  • Electrochemistry (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Analytical Chemistry (AREA)
  • Biochemistry (AREA)
  • General Health & Medical Sciences (AREA)
  • Immunology (AREA)
  • Pathology (AREA)
  • High Energy & Nuclear Physics (AREA)
  • Molecular Biology (AREA)
  • Spectroscopy & Molecular Physics (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Tests Of Electronic Circuits (AREA)

Abstract

외란 파라미터가 사전 결정된 범위를 벗어남을 검출하는 것을 촉진하는 장치 및 방법이 제공된다. 이러한 외란 파라미터는 여분 회로, 가령, 동일한 기판 상에 배열된 여분 회로에서 파급 고장을 초래할 수 있다.

Description

파급 고장의 검출{DETECTION OF DEPENDENT FAILURES}
본 발명에 의해, 예를 들어 둘 이상의 여분 회로(redundant circuit)에 영향을 미치는 파급 고장를 검출할 수 있다.
안전이 중요한 환경, 가령, 운전자 보조 시스템 및 자율 주행을 위한 자동차 응용예에서 전자 시스템을 사용하는 것은 전자 시스템의 조작에 의존하는 사람, 가령, 승객 또는 자동차 적용예의 경우의 그 밖의 다른 사람의 위험을 피하기 위해 이러한 전자 시스템이 신뢰할 만하게 동작할 것을 요구한다.
안전을 향상시키기 위해, 여분 회로(redundant circuit)를 제공하는 것, 즉, 본질적으로 동일한 기능을 수행하는 둘 이상의 회로를 제공하는 것이 종종 취해지는 조치이다. 여분 회로들 중 하나가 고장날 때, 다른 여분 회로가 여전히 이용 가능하다. 또한, 예를 들어, 2개의 여분 회로 중 하나가 고장난 경우, 두 여분 회로의 출력 신호가 서로 상이할 것이기 때문에, 여분 회로들 중 하나의 고장은 보통 쉽게 검출 가능하다. 또 다른 접근법은 특정 기능을 수행하는 제1 회로와 상기 제1 회로의 올바른 동작을 모니터링하는 제2 회로를 제공하는 것이다.
그러나 2개의 여분 회로의 동시 오작동 또는 고장을 초래하거나, 특정 기능을 수행하는 제1 회로와 상기 제1 회로를 모니터링하는 제2 회로의 동시 고장을 초래할 수 있는 파급 고장(dependent failure)이라고 지칭되는 고장의 유형이 존재한다. 이들 파급 고장은 특히 둘 이상의 여분 회로 또는 그 밖의 다른 방식으로 관련된 회로가 하나의 단일 기판 상에 마련되는 경우, 가령, 단일 기판 상에 집적되는 경우에 발생할 수 있는데, 왜냐하면 이 경우 회로가 서로 가까이 위치하고 기판을 통해 연결되기 때문이다.
실시예에 따르면, 청구항 제1항 또는 제17항에서 정의된 장치 및 청구항 제28항 또는 제30항에서 정의된 방법이 제공된다. 종속 청구항들이 추가 실시예를 정의한다.
이러한 간략한 개요는, 일부 실시예에 대한 요약을 제공하기 위한 것으로, 배타적으로 해석되거나 본 출원의 핵심적이거나 필수인 요소를 가라키는 것으로 해석되어서는 안 된다. 실제로 개요는 이하의 상세한 설명에 대한 도입부로서 제공된 것에 불과하다.
도 1은 일 실시예에 따른 회로의 개략도이다.
도 2는 일 실시예에 따른 일반 회로를 도시하는 블록도이다.
도 3은 도 2의 회로의 거동의 예시를 도시하는 블록도이다.
도 4는 일 실시예에 따른 방법을 도시하는 흐름도이다.
도 5 내지 도 8은 기판에 영향을 미치는 서로 다른 외란을 도시하는 개략도이다.
도 9(a) 및 도 9(b)는 일부 실시예에서 신호의 거동을 나타내는 도면이다.
도 10은 일 실시예에 따른 회로의 블록도이다.
도 11은 일 실시예에 따른 회로의 블록도이다.
도 12는 일 실시예에 따른 회로의 블록도이다.
도 13은 일 실시예에 따른 회로의 블록도이다.
도 14는 일 실시예에 따른 회로를 나타내는 도면이다.
도 15는 일부 실시예에서 사용 가능한 슈미트 트리거의 히스테레시스 거동을 도시한 도면이다.
도 16은 일 실시예에 따른 회로를 나타내는 도면이다.
도 17은 일 실시예에 따른 회로를 나타내는 도면이다.
도 18은 일부 실시예에서 사용될 수 있는 커패시턴스를 도시하는 도면이다.
도 19는 일부 실시예에서 사용 가능한 커패시턴스를 도시하는 도면이다.
도 20(a) 및 도 20(b)는 일부 실시예에서 사용 가능한 오실레이터 회로를 도시하는 도면이다.
도 21은 실시예에 따르는 파급 차단 회로이다.
도 22는 일부 실시예에서 사용 가능한 레지스터이다.
도 23은 일부 실시예에서 사용 가능한 밴드갭 기준 회로이다.
도 24는 일 실시예에 따른 2개의 밴드갭 기준 회로의 거동이다.
도 25는 일 실시예에 따른 방법을 도시하는 흐름도이다.
도 26은 또 다른 실시예에 따르는 방법을 도시하는 흐름도이다.
이하에서, 다양한 실시예가 첨부된 도면을 참조하여 상세히 기재될 것이다. 이들 실시예는 본 출원의 범위를 어떠한 식으로도 한정하는 것으로 해석되지 않고, 예시로서 제공된 것에 불과하다. 예를 들어, 복수의 요소를 갖는 실시예를 기술하는 것이 이들 모든 요소가 실시예를 구현하는 데 필수라고 가리키는 것으로 해석되어서는 안되며, 그 밖의 다른 실시예에서, 이들 특징 중 일부가 생략되거나 대안적 요소에 의해 대체될 수 있다. 덧붙여, 달리 특정하게 언급되지 않는 한 서로 다른 실시예로부터의 요소가 추가 실시예를 생성하도록 조합될 수 있다.
실시예들 중 일부가 여분 회로를 포함할 수 있다. 이와 관련하여 여분(redundant)라는 것은, 회로들이 서로 동일하거나 동등한 기능을 수행하도록 설계되었다는 것을 나타낼 수 있다. 여분 회로는 단일 회로, 예를 들어 기판 상의 단일 집적 회로의 일부일 수 있다. 일반적으로, 본 발명의 맥락에서, 용어 "회로"는 회로의 부분만을 지칭하는 것으로 사용될 수 있다. 다시 말하면, 회로는 복수의 회로 부분으로 형성될 수 있고, 이들 회로 부분은 또한 단순히 회로라고 지칭될 수 있다. 예를 들어, 단일 집적 회로에서 둘 이상의 회로가 기판 상에 서로 집적될 수 있다. 동일한 또는 동등한 기능을 제공하기 위해, 일부 실시예에서, 회로는 명목상(nominally) 동일할 수 있는데, 가령, 동일한 회로 레이아웃이 두 회로에 대해 사용된다. 이 맥락에서 "명목상(nominally)"은 편차가 예를 들어 제조 또는 그 밖의 다른 공차로 인해 여전히 존재할 수 있음을 가리킨다. 또 다른 실시예에서, 기능적으로 동등한 회로들은 동일한 기능을 수행하는 서로 다른 회로 설계를 가질 수 있다. 예를 들어, 원하는 기능이 아날로그-디지털 변환인 경우, 하나의 회로가 제1 유형의 아날로그-디지털 변환기(예를 들어, 플래시 아날로그-디지털 변환기(flash analog-to-digital converter))일 수 있고, 또 다른 회로는 제2 유형의 아날로그-디지털 변환기(가령, 시그마-델타 아날로그-디지털 변환기)일 수 있다.
다양한 외란 파라미터(disturbance parameter)가 회로에 작용할 수 있다. 일반적으로 본 발명의 맥락에서 외란 파라미터는 회로의 작동에 영향을 미칠 수 있는 파라미터를 지칭할 수 있다. 예를 들어, 회로의 거동이 회로의 온도에 따라 달라질 수 있고, 이 경우 온도가 외란 파라미터이다. 외란 파라미터의 추가 예시가 이하에서 더 상세히 설명될 것이다. 일반적으로 회로는 외란 파라미터의 특정 범위 내에서 동작하도록 특정될 수 있지만, 이 범위 밖에서는 올바른 작동이 보장되지 않을 수 있다. 많은 경우, 외란 파라미터에 대해 특정된 범위가 회로의 적용에 따라 달라질 수 있다. 예를 들어, 자동차의 연소기관에서 또는 그 근처에서 사용되는 회로가 일반적으로 광범위한 온도에 걸쳐 신뢰할만하게 동작할 필요가 있는 반면에, 비교적 온도 안정적인 환경, 가령 실내에서 동작하는 회로는 비교적 좁게 특정된 범위를 가질 수 있다.
여분(redundancy)은 기능 안전을 향상시키는 데 사용될 수 있다. 전자 시스템의 기능 안전은 다양한 표준으로 특정될 수 있다. 예를 들어, 승객 차량의 전자 시스템의 기능 안전에 대한 요건은 ISO 26262에 특정되어 있다. 용어 "기능 안전"은 ISO 26262, 파트 1, 1.5.1에 "전기 또는 전자 시스템의 오작동 거동에 의해 초래되는 위험으로 인한 부적절한 리스크의 부재"로 정의되어 있으며, 본 명세서에서 이러한 관점에서 사용된다.
일부 실시예에 따르면, 파급 차단 회로(dependency breaking circuit)가 제공될 수 있으며, 이 회로는 적어도 하나의 외란 파라미터에 감응하는 감지 소자, 및 감지 소자에 연결되는 출력단을 포함하고, 출력단에서의 신호는 지정된 방식으로 적어도 하나의 외란 파라미터에 따라 달라진다. 이와 관련해 지정된 방식은, 출력을 모니터링함으로써 적어도 하나의 외란 파라미터가 모니터링되어, 특히, 적어도 하나의 외란 파라미터가 특정된 범위 밖에 있는 경우 검출될 수 있도록 함을 가리킨다. 다시 말하면, 적어도 하나의 외란 파라미터에 대한 출력단에서의 신호의 응답이 지정된다는 것이다. 용어 "응답"은 본 명세서에서 파라미터, 가령, 외란 파라미터에 따라 달라지는 신호, 가령 출력 신호의 거동을 기술하도록 사용될 수 있다. 지정된 방식은 특정 경우에 따라 적절하게 선택될 수 있으며 특히, 적어도 하나의 외란 파라미터가 특정된 범위 밖에 있을 때, 가령 검출하기 쉬운 응답을 제공함으로써, 쉽게 검출될 수 있도록 선택될 수 있다. 이러한 응답 및 지정된 방식에 대한 예시가 이하에서 더 상세히 제공될 것이다. 일반적으로 장치의 고장을 초래할 가능성이 있는 외란 파라미터가 장치에 미치는 영향을 기술한다. 따라서 외란 파라미터에 대한 특정 범위를 벗어나는 외란 파라미터를 검출하는 수단을 제공하는 것에 관심이 있다.
이러한 파급 차단 회로는 특히 안전 적용예에서, 가령, 이른바, 파급 고장을 검출하는 데 사용될 수 있다. 이러한 파급 고장은 특정된 범위에서 벗어나는 적어도 하나의 외란 파라미터에 의해 유발될 수 있으며, 이는 이하에서 더 상세히 기재될 것이다.
일부 실시예는 앞서 언급된 바의 제1 파급 차단 회로 및 앞서 언급된 바의 제2 파급 차단 회로를 포함할 수 있다. 출력이 적어도 하나의 외란 파라미터에 따라 달라지는 지정된 방식이, 예를 들어, 적어도 하나의 외란 파라미터가 특정된 범위를 벗어날 때 상이한 기울기 또는 상이한 방향으로의 신호 점프를 보임으로써, 제1 회로와 제1 회로별로 상이할 수 있다. 다시 말하면, 제1 파급 차단 회로 및 제2 파급 차단 회로의 출력 신호의 응답이 상이한데, 즉, 적어도 하나의 외란 파라미터가 특정된 범위를 벗어날 때의 제1 파급 차단 회로의 출력단에서의 신호의 제1 응답이 적어도 하나의 외란 파라미터가 특정된 범위를 벗어날 때의 제2 파급 차단 회로의 출력단에서의 신호의 제2 응답과는 상이하다.
또 다른 실시예에서, 기능 안전 장치가 제공되는데, 상기 장치는 사전 결정된 기능을 제공하는 제1 회로, 상기 사전 결정된 기능을 제공하여 여분을 제공하는 제2 회로, 및 앞서 언급된 바의 파급 차단 회로를 포함하며, 상기 파급 차단 회로는 적어도 하나의 외란 파라미터가 특정된 범위 밖에 있을 때 제1 회로에 연결되어 제1 회로의 출력을 수정할 수 있다. 이러한 실시예에서, 적어도 하나의 외란 파라미터가 특정된 범위를 벗어날 때, 수정을 통해, 제1 회로 및 제2 회로에 의해 출력되는 신호가 서로 구별 가능해진다. 따라서 이러한 실시예에서, 이들 신호를 모니터링함으로써 적어도 하나의 외란 파라미터가 특정된 범위를 벗어날 때가 검출될 수 있다.
추가 실시예에서, 기능 안전 장치가 제공되며, 상기 장치는 적어도 하나의 외란 파라미터가 특정된 범위 내에 있을 때 사전 결정된 기능을 제공하는 제1 회로, 및 적어도 하나의 외란 파라미터가 특정된 범위 내에 있을 때 상기 사전 결정된 기능을 제공하여 여분을 제공하는 제2 회로를 포함하며, 이때 적어도 하나의 외란 파라미터가 특정된 범위에서 벗어날 때 제1 회로는 제2 회로에 대해 디튜닝(detune)되어 제1 신호가 사전 결정된 공차(tolerance) 이상 제2 신호와 차이가 나게 할 수 있다. 이러한 실시예에서, 디튜닝을 통해, 제1 신호 및 제2 신호를 모니터링함으로써 적어도 하나의 외란 파라미터가 특정된 범위를 벗어날 때가 검출될 수 있다.
그 밖의 다른 일부 실시예에 따라, 장치가 제공되며, 상기 장치는 제1 출력단 및 제2 출력단을 포함한다. 일 실시예에서, 외란 파라미터의 특정된 범위 내에서, 제1 출력단에서의 제1 신호가 사전 결정된 공차 내에서 제2 출력단에서의 제2 신호에 대응한다. 또한, 외란 파라미터의 특정된 범위를 벗어나는 일 실시예에서, 제1 신호가 사전 결정된 공차 이상 제2 신호와 차이 난다. 예를 들어, 외란 파라미터의 특정된 범위까지의 거리가 증가할수록 제1 신호와 제2 신호 간 차이가 증가할 수 있다. 이러한 실시예에서, 따라서 가령, 제1 신호를 제2 신호에 비교함으로써, 외란 파라미터가 특정된 범위를 벗어남이 검출될 수 있다.
일 실시예에서, 제1 출력단이 제1 회로의 출력단일 수 있고 제2 출력단이 제2 회로의 출력단일 수 있다. 일 실시예에서, 제1 회로 및 제2 회로가 여분 회로를 포함할 수 있으며, 가령, 외란 파라미터의 특정된 범위 내에서 사전 결정된 기능을 제공할 수 있다. 이러한 실시예에서, 제1 회로 및 제2 회로는, 외란 파라미터가 특정된 범위를 벗어날 때, 이들의 출력 신호가 서로 차이 나서, 특정된 범위를 벗어 났음이 검출될 수 있도록, 설계된다. 일부 실시예에서, 제1 회로 및 제2 회로는 단일 기판 상에 마련될 수 있다.
예를 들어 이러한 장치는 외란 파라미터가 특정된 범위를 벗어남에 응답하여 제1 회로 및 제2 회로에 기능적으로 동등한 하나 이상의 추가 구조물을 추가함으로써 획득될 수 있다. 예를 들어, 제1 회로 및/또는 제2 회로가 앞서 정의된 바와 같은 파급 차단 회로를 포함할 수 있다. 또 다른 실시예에서, 기능적으로 동등한 제1 회로 및 제2 회로의 소자들이, 특정된 범위 밖에서는 이들의 출력 신호가 차이나도록 수정될 수 있다.
또 다른 실시예에 따르면, 기판이 제공될 수 있으며, 상기 기판은 제1 회로, 상기 제1 회로에 대한 안전 수단을 제공하는 제2 회로, 및 제3 회로를 포함하며, 상기 제3 회로의 출력 신호는 외란 파라미터가 특정된 범위 밖에 있는 것에 감응한다. 예를 들어, 제3 회로는 앞서 언급된 바와 같은 파급 차단 회로를 포함할 수 있다.
일부 실시예에서, 제2 회로는 제1 회로와 명목상 동등하여 여분을 제공할 수 있다. 이와 관련하여 "명목상 동등(명목상 동등한)"은 제1 회로 및 제2 회로가 동일한 기능을 수행하도록 설계됨을 의미한다. 또 다른 실시예에서, 제2 회로는 제1 회로에 대한 모니터링 기능을 수행할 수 있다.
일부 실시예에서, 제3 회로를 이용함으로써, 외란 파라미터가 특정된 범위 밖에 있어서, 일부 실시예에서, 제1 회로 및 제2 회로의 기능에 부정적인 영향을 미칠 수 있는 때가 검출될 수 있다.
또 다른 실시예에서, 방법이 제공되며, 상기 방법은, 기판 상의 회로의 제1 출력단에서 제1 신호를 측정하는 단계 - 상기 회로는 적어도 하나의 외란 파라미터에 감응함 - ,
회로의 제2 출력단에서 제2 신호를 측정하는 단계, 및
제1 신호의 속성이 제2 신호의 속성과 사전 결정된 공차 이상 차이가 나는 경우, 적어도 하나의 외란 파라미터가 특정된 범위 밖에 있다고 결정하는 단계
를 포함한다.
도면을 살펴보면, 도 1에서, 회로, 가령, 일 실시예에 따른 여분 회로가 도시된다. 도 1의 실시예의 회로는 공통 기판(10) 상에 배열된 제1 회로(11) 및 제2 회로(12)를 포함한다. 제1 회로(11) 및 제2 회로(12)는 명목상 동등할 수 있는데, 가령, 실질적으로 동일한 기능을 수행하도록 설계될 수 있다.
차후 설명될 바와 같이, 제1 회로(11) 및 제2 회로(12)는 특정 추가 회로, 이른바, 파급 차단 구조 또는 파급 차단 회로를 추가함으로써 또는 외란 파라미터의 특정된 범위 밖에서, 제1 및 제2 회로(11, 12)의 거동이 서로 차이 나도록 회로의 소자를 수정함으로써, 수정될 수 있다. 이를 더 설명하기 위해, 예시 목적으로 사용되는 일부 회로 모델이 도 2 및 3을 참조하여 설명될 것이다.
도 2에서, 제1 회로(11) 또는 제2 회로(12) 같은 회로에 대한 단순화된 모델(20)이 나타난다. 회로(20)는 신호 o를 출력한다. 일부 실시예에서, 회로(20)는 입력 신호 i에 응답하여 신호 o를 출력할 수 있다. 또 다른 경우, 신호 o는 어떠한 입력 신호 i에도 무관하게 출력될 수 있다. 입력 신호 i는 전기 신호일 필요는 없으며 상이한 유형의 신호, 가령, 회로(20)가 자기장 센서인 경우 자기장일 수도 있다. 회로(20)는 단순화된 모델이며, 또 다른 회로에서, 예를 들어 둘 이상의 입력단 및/또는 둘 이상의 출력단이 제공될 수도 있다. 또한, 회로(20)는 공급 전압을 수신하는 공급 단자(도 2에서 공급기로 표시됨)를 가질 수 있고, 도 2의 x는 이하에서 설명되겠지만, 하나 이상의 외란 파라미터, 예컨대, 온도 또는 그 밖의 다른 외란 파라미터를 지시한다. 도 1의 회로에서, 예를 들어 기판(10)을 통해, 주변 공기를 통해 또는 그 밖의 다른 주변 가스를 통해, 외란 파라미터 x는 제1 회로(11)와 제2 회로(12) 모두에 영향을 미칠 수 있다. 종래의 여분 회로에서, 외란 파라미터 x가 제1 회로 및 제2 회로(11, 12)에 동일한 방식으로 영향을 미칠 때 외란 파라미터의 영향은 검출하기 어려울 수 있다. 그러나 이하에서 더 상세히 설명되겠지만, 일부 실시예에서, 특정된 범위 밖에 있는 외란 파라미터를 검출 가능하게 만드는 수단이, 특히, 신뢰할 수 있는 방식으로 이뤄진다.
도 3에서, 도 2의 회로 모델의 예시적 거동이 도시된다. 도 3에 도시된 바와 같이, 출력 값 o이 입력 신호 i에 따라서 변한다. 예를 들어, 값 i1을 갖는 입력 신호에서 값 o1을 갖는 출력 신호가 출력된다. 입력 없는 예시에서, 값 o1이 일반적으로 예를 들어 기준 신호로서 출력된다. 이하에서 설명되겠지만, 외란 파라미터 x는 출력 신호의 값 o1에 영향을 미칠 수 있다.
앞서 이미 언급된 바와 같이, 도 1의 실시예에서, 제1 회로(11) 및 제2 회로(12)는 외란 파라미터 x가 제1 및 제1 회로(11, 12) 모두에 작용하는 경우라도, 외란 파라미터 x에 초래되는 오류 또는 고장이 검출될 수 있도록 설계될 수 있다.
도 4에서, 도 1의 실시예의 회로 같은 회로를 설계하기 위해 사용될 수 있는 일 실시예에 따른 방법이 도시된다. 단계 40에서, 회로에서 발생할 수 있는 파급 고장이 분석된다. 이와 관련하여 파급 고장은 둘 이상의 여분 회로, 또는 하나의 기능을 수행하는 제1 회로 및 동일하거나 유사한 방식으로 상기 제1 회로를 모니터링하는 제2 회로에 영향을 미치는 고장일 수 있다. 따라서 파급 고장은 검출하기 어려울 수 있다. 단계 40에서, 일부 실시예에서, 특히 동일한 기판, 가령, 도 1의 기판(10)을 통한 결합과 관련된 파급 고장 및/또는 2개의 여분 회로 또는 그 밖의 다른 방식으로 관련된 회로가 하나의 동일 칩 상에 집적될 때 발생할 가능성이 높은 파급 고장이 분석될 수 있다.
단계 41에서, 문제가 될 가능성이 있는 파급 고장이 식별된다. 이와 관련하여, 단계 40에서의 분석에 의해 발견되는 파급 고장 중 일부는 특정 경우 문제가 되지 않을 수 있으며 따라서 무시될 수 있다. 예를 들어, 온도 안정 환경에서 사용될 회로의 경우, 큰 온도 변동에 의해 야기되는 파급 고장은 문제가 아닐 수 있다.
단계 42에서, 하나 이상의 출력 신호를 통해 파급 고장을 검출 가능하게 만들도록 회로가 설계된다. 예를 들어, 도 1의 실시예에서, 단계 41에서 식별된 파급 고장과 연관된 하나 이상의 외란 파라미터가 특정된 범위 밖에 있을 때 제1 및 제2 회로(11, 12)의 출력 신호가 서로 차이 나게 될 수 있다.
다음으로, 이를 더 설명하기 위해, 파급 고장의 추가 다양한 예시, 예를 들어, 하나의 기판을 통한 연결과 관련된 파급 고장이 설명될 것이다. 설명되는 예시는 한정으로 해석되어서는 안 되며, 또 다른 실시예에서 또 다른 유형의 파급 고장이 고려될 수 있다. 실시예는 하나 이상의 유형의 파급 고장 및/또는 이와 연관된 외란 파라미터를 고려하도록 설계될 수 있다.
파급 고장은, 예를 들어, 둘 이상의 여분 회로, 또는 한 기능을 수행하는 제1 회로 및 상기 제1 회로를 모니터링하는 제1 회로에 영향을 미치는 물리적 결함에 의해 야기될 수 있는 하드웨어 고장을 포함할 수 있다. 또 다른 유형의 파급 고장은 개발 오류(development fault), 가령, 개발 중에 도입되며 파급 고장을 초래할 수 있는 오류이며 예컨대, 여분 회로 간 혼선, 기능의 잘못된 구현, 규격 오차 또는 잘못된 마이크로제어 설정으로 인한 오류이다.
또한 파급 고장은 설치 오류, 가령, 설치 중에 도입되며 파급 고장을 초래할 수 있는 오류이며 예컨대, 회로 또는 장치의 인접 부품들 간 간섭, 또는 오작동하는 마이크로제어기 PCB(인쇄 회로 기판) 연결로 인한 오류이다. 또한 파급 고장은 파급 고장, 가령, 메모리 구성요소의 잘못된 설치로 인해 메모리 예비 컬럼/로우에서 고장을 초래할 수 있는 수리에 의해 초래될 수 있다.
파급 고장은 또한, 공통 고장, 즉, 공유 자원, 내부 자원 및/또는 외부 자원의 고장을 포함할 수 있다. 예를 들어, 마이크로제어기 또는 그 밖의 다른 디지털 회로에서, 공유 자원은, 클록, 리셋 및 배전기를 포함하는 전력 공급기를 포함할 수 있다. 따라서 예를 들어 공유 클록 신호의 부정확성이 이 클록 신호를 이용하는 2개의 여분 회로의 작동에 부정적인 영향을 미칠 수 있다. 또한, 특정 상황, 가령, 마모 또는 노후, 가령, 전자이주(electromigration)로 인한 스트레스가 파급 고장을 초래할 수 있다. 마지막으로, 또한 환경적 요인, 가령, 앞서 언급된 온도, 전자기 간섭(EMI), 습기, 기계적 응력 등이 파급 고장을 초래할 수 있다.
파급 고장에 대한 추가 원인이 방사파, 가령, α-입자 같은 입자 방사파 (particle radiation)일 수 있다. 이러한 α-입자는 다양한 원인, 가령, 저렴한 하우징으로부터 야기될 수 있다. 일부 경우, 이러한 α-는 기판, 가령, 반도체 기판으로 기판의 평면에 평행인 방향으로 전파되고 따라서 기판의 서로 다른 회로 또는 회로 부분, 가령, 여분 회로에 영향을 미칠 수 있다. 그 후 이는 파급 고장을 초래할 수 있다.
앞서 제공된 예시로부터, 파급 고장은 무작위 고장(random failure) 및/또는 계통 고장(systematic failure)로부터 초래될 수 있음을 알 수 있다. 무작위 고장은, 예를 들어, 하드 에러, 가령, 결함에 의해 야기되는 단락 및/또는 과도 에러, 가령, 소프트 에러, 예컨대, 메모리 셀의 내용이 입자 방사파에 의해 변경되는 것을 포함한다. 계통 고장은 예를 들어, 개발 오류 및/또는 소프트웨어 오류를 포함한다.
이하에서, 비제한적 예시로서, 파급 고장을 초래할 수 있는 일부 유형의 외란 파라미터가 더 상세히 설명될 것이다. 일부 경우, 이러한 파급 고장은 기판, 가령, 2개의 여분 회로 또는 하나의 회로와 이와 연관된 모니터링 회로가 형성되는 반도체 기판과 연관 또는 이에 의해 강화될 수 있다. 이러한 파급 고장은, 가령, 도 1을 참조하여 설명된 회로 또는 이하에서 더 설명될 회로 중 적어도 일부에서 발생할 수 있다. 이하에서 더 상세히 취급될 이러한 파급 고장을 야기하는 외란 파라미터에 대한 일부 예시로는, 기판에서의 온도, 전자기 간섭, 습기, 기계적 응력 및 전기 전하가 있다.
도 5에서, 예를 들어 2개의 온도 TA 및 TB(즉, 온도 구배)를 갖는 기판(50)이 예시로서 도시된다. 열 에너지 흐름 E가 온도 구배에 의해 야기되며 결국 온도의 균형상태를 야기한다. 즉, 기판(50)의 상이한 부분들(가령, 여분 회로, 가령, 도 1의 회로(11 및 12)가 제공될 수 있는 부분)이 열적으로 연결되며, 하나의 부분에서의 온도 변화가 또한 다른 부분에 영향을 미칠 수 있다. 따라서 특정된 범위를 벗어나는 온도가 기판의 상이한 부분에서의 회로, 가령, 도 1의 회로(11 또는 12)의 고장 또는 오작동을 야기할 수 있다.
온도의 변화, 가령, 반도체 소자의 pn 접합에서의 온도의 변화가 반도체 소자, 가령, 트랜지스터 또는 다이오드의 전류 및 동작 범위의 변화를 야기할 수 있다.
도 6에서, 2개의 상이한 반송자 밀도(예시에서는 정공이 도시되어 있지만, 그 밖의 다른 반송자 유형, 가령, 전자에도 적용 가능함) DA, DB가 도시된다. 전류 I가 반송자 밀도의 균형 상태를 야기한다. 따라서 도 5에 도시된 온도 결합과 다소 유사하게, 도 6에서 기판(60)의 상이한 부분들 간 전기 결합이 존재하며 따라서 특정된 범위를 벗어나는 반송자 밀도가, 가령, 기판의 서로 다른 부분들에서의 2개의 여분 회로에 영향을 미치고 따라서 파급 고장을 초래할 수 있다.
기판에서의 반송자의 영향이 도 8을 참조하여 설명될 것이다. 도 8에서, 기판(80)에 형성된 NMOS 전계 효과 트랜지스터가 도시된다. NMOS 트랜지스터는 폴리실리콘 게이트(81), 게이트 절연체(82)(가령, 산화물 층), p-웰(84)에 형성된 2개의 n+ 소스/드레인 영역(83) 및 n+ 도핑된 웰 콘택트(86)를 포함한다.
소스/드레인 영역(83) 및 웰 콘택트(86)가 가령 텅스텐으로 만들어진 각자의 금속 콘택트(85)를 통해 접촉 가능하다. 예를 들어 p-웰(84)은 도 6에 지시된 바와 같이, 이른바 백 바이어싱 효과를 통해 양으로 대전되고(고 정공 농도), 이는 NMOS 트랜지스터의 임계 전압의 변화를 야기하며 따라서 트랜지스터의 동작 범위에서, 가령, 선형 범위에서 트랜지스터 전류의 변화까지 야기할 수 있다. 다시 말하면, 트랜지스터의 유효 저항이 기판의 반송자에 의해 수정될 수 있고, 이는 트랜지스터를 포함하는 기판 상의 회로의 잘못된 거동을 야기할 수 있다.
도 7에서, 제1 부분에서 기계적 응력 SA를 갖고 기판의 제2 부분에서 (SA와 동일하거나 상이할 수 있는) 기계적 응력 SB를 갖는 기판(70)이 도시된다. 많은 경우에, 기판의 하나의 부분에서 응력이 나타나면, 또 따른 부분에서 또한 (가령, 전체 기판의 휨으로 인한) 응력이 나타나고, 이는 파급 고장을 초래할 수 있다.
기계적 응력은 반도체 기판 및/또는 기판 상에 형성된 회로에서 반송자 이동도에 영향을 미칠 수 있다. 그 후 이는 트랜지스터 전류의 변화를 야기할 수 있다.
상기의 설명으로부터, 다양한 외란 파라미터가 전기 회로의 거동, 가령, 트랜지스터 전류에 영향을 미칠 수 있음을 알 수 있다. 이는 예를 들어, 회로의 신뢰할 만한 동작이 더는 보장되지 않을 정도로 트랜지스터 전류가 변경될 때, 여분 회로에서의 파급 고장을 초래할 수 있다.
특히, 일반적으로 회로는 외란 파라미터가 특정 범위 내에 있는 한 적절하게 동작하도록 설계되며, 외란 파라미터가 특정된 범위를 벗어날 때 신뢰할만한 동작이 더는 보장되지 않는다.
종래의 방식에서, 예를 들어, 외란 파라미터가 특정된 범위에서 벗어나는 경우라도, 고장에도 불구하고, 2개의 여분 회로가 여전히 동일한 결과를 생성할 수 있다. 이와 달리, 일부 실시예에서, 외란 파라미터가 특정된 범위를 벗어날 때 여분 회로들은 서로 상이한 결과를 생성하도록 수정된다. 특히, 일부 실시예에서, 외란 파라미터가 특정된 범위를 벗어날 때, 여분 회로들은 심지어 발산되거나, 상보적, 또는 반대 결과를 생성할 수 있다. 예를 들어, 도 1의 실시예의 회로(11, 12)는, 예를 들어, 외란 파라미터가 특정된 범위 내에 있는 한, 제조 공차 또는 특정 적용예의 허용 가능한 공차로 인해 발생할 수 있는 사전 결정된 공차 내에서, 출력 o에서 동일한 결과(가령, 도 3에 도시된 바와 같이 입력 신호 i1에 대한 출력 신호 o1)를 생성하도록 설정될 수 있다. 그러나 특정된 범위를 벗어나는 실시예에서, 출력 신호들은 차이 날 수 있고 사전 결정된 거동, 즉, 구별되는 응답을 보여서, 외란 파라미터가 특정된 범위를 벗어남이 쉽게 검출될 수 있다.
이는 도 9(a) 및 도 9(b)에서 나타난 도면에의 단순 예시를 이용해 도시된다. 도 9(a)에서, 외란 파라미터 x의 특정된 범위(가령, 앞서 언급된 외란 파라미터, 가령, 온도, 응력, 습기, 기판의 반송자 또는 전자기 간섭)가 SP로 표시된다. 이 특정된 범위 SP 내에서, 2개의 회로, 가령, 2개의 여분 회로 또는 2개의 파급 차단 회로, 가령, 도 1의 회로(11, 12)가 곡선 부분(91)에 의해 도시되는 출력 신호와 실질적으로 동일한 출력 신호, 가령, 도 9(a)에 도시되는 값 o1을 갖는 출력 신호를 생성한다.
외란 파라미터 x가 특정된 범위 SP를 벗어날 때, 실시예에서, 2개의 회로로부터의 출력 신호가 서로 차이난다. 예를 들어, 도 1의 회로(11)는 도 9(a)의 곡선 부분(92 및 94)에 의해 도시되는 것과 같은 거동을 갖고 도 1의 회로(12)는 도 9(a)의 곡선 부분(93 및 95)에 의해 도시되는 것과 같은 거동을 가질 수 있으며, 그 반대의 경우도 가능하다. 그 밖의 다른 거동이 또한 가능하다. 또 다른 실시예에서 예를 들어, 곡선 부분(92 및 95)이 도 1의 회로(11)의 거동에 대응하고 곡선 부분(93 및 94)이 도 1의 회로(12)의 거동에 대응할 수 있으며, 그 반대의 경우도 가능하다.
도 9의 예시에서, 적어도 외란 파라미터의 특정 범위에 대해 외란 파라미터 x와 특정된 범위 SP 간 거리가 증가할수록 2개의 회로의 출력단들 간 차이(즉 곡선(92 및 83) 간 차이 및 곡선 부분(94 및 96) 간 차이)가 증가한다. 또 다른 실시예에서, 2개의 회로로부터의 신호가 특정된 범위 SP 밖에서 확연히 구별 가능한 한 신호의 거동이 도 9(a)에 도시된 거동과 차이날 수 있다. 예를 들어, 도 9(a)에서 특정된 범위 밖에서, 회로들 중 하나의 회로의 출력 신호가 양의 기울기를 갖고, 다른 회로의 출력 신호가 음의 기울기를 가질 수 있거나, 또 다른 실시예에서, 두 회로에 대한 곡선의 기울기가 동일한 부호를 가지나 상이한 크기(가령, 급격한 증가 및 느린 증가, 급격한 감소 및 느린 감소 등)를 가질 수 있거나, 그 밖의 다른 방식으로 구별 가능해질 수 있다, 특히, 외란 파라미터가 특정된 범위를 벗어남을 확실히 검출할 수 있도록 구별 가능해질 수 있다.
또 다른 예를 들면, 도 9(b)가 일부 실시예에 따르는 2개의 회로, 가령, 도 1의 회로(11 및 12)의 거동의 추가 예시를 도시한다. 도 9(b)에서, 외란 파라미터 x(외란 파라미터의 예를 들면, 온도, 응력, 습기, 기판의 반송자 또는 전자기 간섭)의 특정된 범위가 다시 SP로 표시된다. 이 특정된 범위 SP 내에서, 2개의 회로, 가령, 2개의 여분 회로 또는 2개의 파급 차단 회로, 가령, 도 1의 회로(11, 12)가 실질적으로 곡선 부분(96)에 의해 도시되는 것과 동일한 출력 신호, 가령, 도 9(b)에 도시된 값 o1를 갖는 출력 신호를 생성한다.
외란 파라미터 x가 특정된 범위 SP를 벗어날 때, 실시예에서, 2개의 회로로부터의 출력 신호가 서로 차이 난다. 예를 들어 도 1의 회로(11)는 도 9(b)에서 곡선 부분(97 및 99)에 의해 도시되는 거동을 갖고 도 1의 회로(12)는 도 9(b)의 곡선 부분(98 및 910)에 의해 도시되는 거동을 가질 수 있거나, 그 반대의 경우도 가능하다. 그 밖의 다른 거동이 또한 가능하다. 예를 들어, 또 다른 실시예에서, 곡선 부분(97 및 910)이 도 1의 회로(11)의 거동에 대응하고 곡선 부분(98 및 99)이 도 1의 회로(12)의 거동에 대응할 수 있으며 이 반대의 경우도 가능하다. 도시된 바와 같이, 도 9(a)에 나타난 기울기와 달리, 도 9(b)에서 특정된 범위 SP를 벗어나면, 2개의 회로에 의해 출력되는 신호들 중 하나가 양의 신호 값, 가령, 양의 전압, 가령, 양의 공급 전압으로 "점프"하고, 2개의 회로에 의해 출력되는 신호 중 다른 하나는 음의 신호 값, 가령, 음의 전압, 가령, 음의 공급 전압 또는 접지로 "점프"한다.
따라서 이러한 실시예에서, 2개의 회로의 출력 신호들을 비교함으로써, 외란 파라미터 x가 특정된 범위 SP 밖에 있음이 검출될 수 있다. 예를 들어, 출력 신호들 간 차이가 사전 결정된 공차를 초과할 때 외란 파라미터가 특정된 범위 밖에 있다고 결정될 수 있다. 일부 실시예에서, 이를 달성하기 위해, 외란 파라미터가 특정된 범위를 벗어날 때 출력이 명백히 구별 가능해지도록 2개의 여분 회로의 출력이 하나 이상의 파급 차단 구조, 가령, 회로에 의해 수정될 수 있다.
도 9(a) 및 도 9(b)의 예시에서, 신호는 예를 들어 전압 신호 또는 전류 신호일 수 있으며, 그렇다면 o1는 특정 전압 값 또는 전류 값일 수 있다. 또 다른 실시예에서, 출력 신호를 모니터링함으로써 외란 파라미터 x가 특정된 범위를 벗어날 때를 검출할 수 있는 한 외란 파라미터가 특정된 범위를 벗어날 때 출력 신호의 그 밖의 다른 양, 가령, 주파수, 듀티 사이클 또는 펄스 폼이 차이 날 수 있다.
도 9(a) 및 도 9(b)에서, 특정된 범위 SP가 하한 및 상한을 가진다. 또 다른 경우, 하나의 한계만 존재할 수 있다. 예를 들어, 일부 외란 파라미터는 임계적일 수 있는데, 가령, 임의의 한계를 벗어날 때, 파급 고장을 초래할 가능성이 높을 수 있다.
이제 도 9(a) 또는 9(b)에 도시된 바와 같은 거동, 또는 그 밖의 다른 거동이 어떻게 특정된 범위를 벗어나는 외란 파라미터를 검출할 수 있게 하는지를 설명하는 다양한 실시예가 상세히 언급될 것이다.
도 10에서, 일 실시예의 개략도가 도시된다.
도 10의 실시예에서, 2개의 회로(101, 103)가 기판(100), 가령, 반도체 기판, 예컨대, 실리콘 기판 상에 마련된다. 제1 회로(101) 및 제2 회로(103)가 명목상 동등한 회로일 수 있으며, 즉, 이들은 동일한 기능을 수행하도록 설계될 수 있다. 예를 들어, 제1 회로(101) 및 제2 회로(103)가 동일한 회로 설계를 가질 수 있으며 예를 들어, 제조 공차 및 유사한 효과로 인해서만 서로 차이날 수 있다.
일부 실시예에서, 제1 및 제2 회로(101, 103)는 예를 들어 자동차 환경에서의 안전 중요 기능, 가령, 에어백 전개, 자동화 제동, 자율 주행 등과 관련된 기능을 수행할 수 있다.
또한 도 10의 실시예는 제1 회로(101)의 출력단에 연결된 제1 파급 차단 구조물(102) 및 제2 회로(103)의 출력단에 연결된 구조물(104)을 포함한다. 본 출원의 맥락에서 파급 차단 구조물은 일반적으로 외란 파라미터, 특히, 특정된 범위를 벗어난 외란 파라미터에 감응하는 회로를 지칭한다. 예를 들어, 도 1-의 실시예에서, 외란 파라미터가 특정된 범위 내에 있는 한 제1 및 제2 파급 차단 구조물(102, 104)은 제1 및 제1 회로(101, 103)의 출력 신호를 각각 실질적으로 수정 없이 전달할 수 있다. 외란 파라미터가 특정된 범위를 벗어날 때, 파급 차단 구조물(102, 104)은 제1 및 제2 회로(101, 103)로부터 출력되는 신호를 서로 구별 가능해 지도록, 가령, 도 9(a) 또는 9(b)를 참조하여 설명된 거동을 야기하도록 수정할 수 있다. 다시 말하면, 도 10의 실시예에서, 제1 및 제2 파급 차단 구조물(102, 104)은 각각 제1 및 제2 회로(101, 103)를 수정하여, 외란 파라미터가 특정된 범위를 벗어날 때 거동이 명백하게 구별 가능해 지게 할 수 있다. 표현의 편의를 위해, "하나의" 외란 파라미터가 설명 목적으로 사용되지만, 파급 차단 구조물은 둘 이상의 외란 파라미터에 감응할 수 있어서, 이 맥락에서의 "하나의"는 "적어도 하나"로 이해되어야 한다.
파급 차단 구조물의 구현에 대한 특정 예시가 이하에서 더 상세히 설명될 것이다.
일부 실시예에서, 제1 및 제2 회로(101, 103) 및 제1 및 제2 파급 차단 구조물(102, 104)이 하나의 단일 회로에 집적되거나 및/또는 하나의 단일 칩 또는 기판 상에 제공될 수 있다.
도 11에서, 추가 실시예가 개략적으로 도시된다. 도 11의 실시예에서, 제1 회로(111) 및 제2 회로(113)가 기판(110) 상에 마련된다. 제1 및 제2 회로(111, 113)는 안전 중요 적용예에 대해 여분을 제공하는 명목상 동등한 회로일 수 있다. 일부 실시예에서, 제1 및 제2 회로(111, 113)뿐 아니라 기판(110)은 도 10에 대해 설명되는 제1 및 제2 회로(101, 103) 및 기판(100)에 대응할 수 있고, 도 10과 관련된 이들 소자와 관련된 임의의 설명이 도 11의 실시예에 또한 적용될 수 있다.
도 10의 실시예와 달리, 도 11의 실시예는 제1 회로(111)의 출력을 수정하는 단 하나의 파급 차단 구조물(112)만 포함한다. 실시예에서, 파급 차단 구조물(112)은 외란 파라미터가 특정된 범위 내에 있는 한 제1 회로(111)의 출력 신호를 실질적으로 변하지 않게 남겨둘 수 있고 외란 파라미터가 특정된 범위를 벗어날 때 출력 신호를 수정할 수 있다. 대안적 실시예에서, 파급 차단 구조물(112)은 제1 회로(111)의 출력 대신 제2 회로(113)의 출력을 수정할 수 있다. 다시 말하면, 도 11의 실시예에서 파급 차단 구조물(112)은 제1 회로(111) 또는 제2 회로(113)의 거동을 수정하여, 외란 파라미터가 특정된 범위를 벗어날 때 제1 및 제2 회로(111, 113)의 거동이 명백하게 서로 구별 가능해지도록 한다.
또한 도 11의 실시예에서, 외란 파라미터가 특정된 범위 밖에 있을 때 파급 차단 구조물(112)에 의해 도입되는 수정을 통해, 제2 회로(113)의 출력 신호가 파급 차단 구조물(112)에 의해 수정된 제1 회로(111)의 출력 신호와 구별 가능해진다. 따라서 외란 파라미터가 특정된 범위에서 벗어남이 검출될 수 있다. 도 10의 실시예에서, 2개의 파급 차단 구조물의 제공을 통해, 외란 파라미터가 특정된 범위를 벗어날 때 출력 신호들 간 차이가 더 두드러질 수 있고 따라서 단 하나의 파급 차단 구조물(112)이 제공되는 도 11의 실시예의 경우보다 검출하기 더 용이하다. 다른 한편으로, 도 11의 실시예의 경우, 단 하나의 파급 차단 구조물(112)을 제공함으로써 칩 영역이 덜 필요하고 따라서 구현 비용이 낮아질 수 있다. 환경과 요건에 따라서, 어느 실시예라도 선택될 수 있다.
도 10 및 11의 실시예에서, 파급 차단 구조물이 가령 안전 중요 기능을 수행할 수 있는 회로로부터 출력되는 신호를 수정한다. 또 다른 실시예에서, 파급 차단 구조물이 개별적인 출력을 가질 수 있다. 대응하는 실시예가 도 12 및 13에 도시된다.
도 12에서, 제1 및 제2 회로(121, 123)가 기판(120) 상에 마련된다. 도 10 및 11과 관련하여 이미 설명된 것과 유사하게, 제1 및 제2 회로(121, 123)가 여분 안전 회로 기능을 제공할 수 있다, 즉, 이들은 명목상 동등한 기능을 가질 수 있다.
또한, 2개의 파급 차단 구조물(122, 124)이 기판(120) 상에 마련된다. 도 10 및 11의 실시예와 달리, 파급 차단 구조물(122, 124)은 회로(121, 123)의 출력 신호를 수정하지 않고 이들의 출력 신호가 개별적으로 출력된다. 이외에는, 파급 차단 구조물(122, 124)의 기능이 도 10 및 11과 관련하여 설명된 것과 유사할 수 있다. 특히, 이들은 외란 파라미터가 특정된 범위를 벗어남을 가리키는 신호를 출력할 수 있고 특히 외란 파라미터가 특정된 범위를 벗어날 때 명백히 상이한 거동을 보일 수 있다. 예를 들어 외부 평가 회로(도시되지 않음)가 파급 차단 구조물(122, 124)의 출력 신호를 평가하고 외란 파라미터가 특정된 범위를 벗어난다고 검출될 때 경고를 발생시키거나 그 밖의 다른 적절한 조치를 취할 수 있다.
추가 실시예가 도 13에 도시된다. 도 13의 경우, 도 10-12에 대해 설명된 것과 유사하게 2개의 회로(131, 133)가 기판(130) 상에 마련된다. 특히, 앞서 설명된 바와 같이 제1 및 제2 회로(131, 133)가 명목상 동일한 기능을 가져 안전 중요 기능에 대해 여분을 제공할 수 있거나, 희망 기능을 수행하는 제1 회로 및 상기 제1 회로의 올바른 작동을 모니터링하는 제2 회로를 포함할 수 있다. 도 12의 실시예와 달리, 단 하나의 파급 차단 구조물(132)만 기판(130) 상에 마련되며, 이의 출력은 외부 기판(130)으로부터 접근 가능하고 평가되어 외란 파라미터가 특정된 범위를 벗어남을 검출할 수 있다. 또 다른 실시예에서, 셋 이상의 파급 차단 구조물이 제공될 수 있다.
예를 들어 칩 하우징에 패키징될 때, 도 12 및 13 같은 실시예는 파급 차단 구조물에 대한 어떠한 추가 출력도 필요하지 않은 도 10 및 11의 실시예보다 많은 핀을 필요로 할 수 있다. 다른 한편으로, 도 12 및 13의 실시예에서, 가령 안전 중요 기능을 제공하는 제1 및 제2 회로로부터의 출력 신호를 수정하지 않기 때문에, 파급 차단 구조물에 대한 설계의 자유가 더 많을 수 있다. 환경 및 요건에 따라 해당 분야의 통상의 기술자에 의해 적절한 실시예가 선택될 수 있다.
회로(101)와 도 4에서의 파급 차단 구조물(102)의 조합이 도 1의 회로(11)에 대한 예시이며, 회로(103)와 파급 차단 구조물(104)의 조합이 도 1의 회로(12)에 대한 예시이다.
도 14에서, 파급 차단 구조물의 가능한 구현을 도시하는 실시예가 도시된다. 도 14의 실시예는 도 10의 실시예의 예시적 구현으로서 나타날 수 있고 제1 회로(140) 및 제2 회로(141)를 포함한다. 제1 및 제2 부분(140, 141)이 명목상 동등할 수 있으며, 가령, 안전 적용예에서 여분을 제공할 수 있다. 제1 파급 차단 구조물(142)이 제1 회로(140)와 연관되고 제2 파급 차단 구조물(143)이 제1 회로(141)와 연관된다.
파급 차단 구조물(142)은 트랜지스터 T1 및 가령 양의 공급 전압(144)과 접지 사이에 연결되는 저항 R1에 의해 형성되는 분압기를 포함한다. 이 분압기는 트랜지스터 T1과 저항기 R1 사이에의 노드에서 전압 Ue1을 출력한다. 앞서 언급된 바와 같이, 기계적 응력, 기판에서의 반송자 또는 온도 변동이 트랜지스터 T1의 거동의 변화, 가령, 트랜지스터 전류의 변경 또는 유효 저항의 변경을 야기할 수 있다. 또 다른 실시예에서, 적어도 하나의 외란 파라미터에 따라 달라지는 가변 임피던스, 가령 저항을 갖는 그 밖의 다른 소자, 가령, 저항기가 사용될 수 있다. 따라서 도 14의 실시예에서의 이들 외란 파라미터가 트랜지스터 T1의 거동에 영향을 미치기 때문에, 외란 파라미터에 따라서, 전압 Ue1이 달라진다. 전압 Ue1이 전압 폴로워(voltage follower)(단위 이득 버퍼)로 공급되고, 전압 폴로워가 분압기로부터 분리된 전압 Ue1을 출력한다. 전압 폴로워 SF1의 출력이 슈미트 트리거 ST1으로 공급된다. 슈미트 트리거는, 공지 기술에서 알려진 바와 같이, 본질적으로, 도 15의 곡선(150)에 의해 나타나는 히스테레시스를 갖는 스위칭 거동을 가진다.
특정된 범위 내에 있는 하나 이상의 외란 파라미터를 갖는 정규 동작을 가정할 수 있다. 슈미트 트리거로 공급되는 전압이 예를 들어 UeB이며, 도 15에 도시된 바와 같이, 이 전압이 슈미트 트리거 ST1의 논리적 하이(high) 출력 신호를 도출하고, 이 출력 신호가 PMOS 트랜지스터 PMOS1으로 공급된다. 전압 Ue1이 도 15에 도시된 바와 같이 UeB이고 슈미트 트리거 ST1가 논리적 하이 신호를 출력할 때, PMOS 트랜지스터 PMOS1이 차단 거동(blocking behavior)을 가지며 따라서 양의 공급 전압(144)을 제1 회로(140)의 출력으로부터 분리한다. 이제 예를 들어, 외란 파라미터 x(가령, 온도, 기계적 응력 또는 기판 내 반송자)가 트랜지스터 T1의 트랜지스터 전류를 감소시킬 때, 저항기 R1을 통해 전압 Ue1이 접지, 즉, 더 낮은 값으로 이동(pull toward)된다. 전압 Ue1이 도 15에 도시된 바와 같은 UeA에 도달할 때, 슈미트 트리거 ST2의 출력이 논리적 로우(low) 상태로 스위칭하고 PMOS 트랜지스터 PMOS1이 전도 상태가 된다. 그 후 이는 양의 공급 전압(144)을 제1 회로(140)의 출력단에 연결한다. 따라서, 제1 회로(140)의 출력이 양의 공급 전압으로 이동(pull toward)되며, 일부 실시예에서 이는 도 9의 곡선 부분(92, 94)과 유사한 거동에 대응할 수 있다. 실시예에서, 트랜지스터 T1의 크기는 외란 파라미터 x가 특정된 범위를 벗어날 때 전압 UeA에 도달하도록 선택된다. 따라서 슈미트 트리거 ST1가 PMOS 트랜지스터를 제어하는 것을 고려할 수 있다. (슈미트 트리거 ST1의 출력 신호를 스위칭하기 위한 2개의 임계 값 UeA 및 UeB에 대응하는) 히스테레시스를 갖는 슈미트 트리거 ST1의 사용을 통해, 일부 실시예에서, Ue1이 UeA 및 UeB에 근접할 때 PMOS 트랜지스터를 제어하는 신호의 빠른 연속 토글링이 피해질 수 있다. 그럼에도, 슈미트 트리거 ST1 대신 그리고 이하에서 언급된 또 다른 슈미트 트리거 대신 단일 임계 값을 갖는 소자, 가령, 단순 비교기가 사용될 수 있다.
따라서 도 14의 실시예의 제1 회로(140)의 출력 신호는, 외란 파라미터가 특정된 범위 내에 있는 동안, 파급 차단 구조물(142)에 의해 수정되지 않거나 적어도 유의미하게 수정되지 않는데 반해, 특정된 범위 밖에서는 양의 공급 전압으로 이동(pull toward)된다.
제2 파급 차단 구조물(143)은 제2 회로(141)의 출력단과 접지 사이에 연결되며 풀-다운 트랜지스터(pull-down transistor)로서 역할 하는 NMOS 트랜지스터 NMOS2를 가짐을 제외하고, 제1 파급 차단 구조물(142)과 어느 정도 유사하게 설정된다. 덧붙여, 제2 파급 차단 구조물(143) 내 분압기는 저항기 R2 및 양의 공급 전압(144)과 접지 사이에 연결된 트랜지스터 T2를 포함한다. 이 분압기는 전압 폴로워 SF2 및 트랜지스터 NMOS2를 제어하는 뒤 이은 슈미트 트리거 ST2에 공급되는 전압 Ue2를 생성한다. 따라서 제2 파급 차단 구조물(143)의 분압기에서, 양의 공급 전압(144)과 접지 사이의 저항기 및 트랜지스터의 "순서"가 제1 파급 차단 구조물(142)에 비해 반전된다.
트랜지스터 T2는, 외란 파라미터가 특정된 범위 내에 있는 한 전압 Ue2가 도 15의 UeB보다 작도록 가령 UeA 이하이도록 설계된다. 제1 파급 차단 구조물(142)에 대해 설명한 바와 유사하게, 예를 들어, 외란 파라미터가 특정된 범위 밖에 있을 때, T2의 트랜지스터 전류가 더 작아진다. 도 14의 경우, 트랜지스터 및 저항기의 반전된 순서 때문에, 이는 전압 Ue2의 증가를 야기한다. 전압이 도 15의 UeB에 도달할 때, 도 14의 제2 파급 차단 구조물(143)의 슈미트 트리거 ST2의 출력이 하이(high)가 되어, NMOS 트랜지스터 NMOS2가 전도 상태가 되고 제2 회로(141)의 출력을 접지로 이동한다. 다시 말하면, 외란 파라미터가 특정된 범위를 벗어날 때 양의 공급 전압으로의 이동이 이뤄지는 제1 파급 차단 구조물(142)에 비교할 때 반대 효과(접지로의 이동)가 얻어진다. 따라서 일부 실시예에서, 외란 파라미터가 특정된 범위에서 벗어날 때, 도 14의 실시예의 출력 신호가 서로 발산(diverge)되는, 즉, 하나는 양의 공급 전압(144)으로 이동되고 다른 하나는 접지로 이동되는 도 9(b)에 도시된 효과가 달성될 수 있다. 따라서 도 9(b)에 도시된 바와 같이 출력 신호들의 발산 거동이 얻어질 수 있다. 그러나 구현예에 따라, 거동은 도 9(b)에 도시된 것과 다를 수 있다.
도 14의 실시예에서, 출력 신호가 양의 공급 전압 및 접지로 각각 이동(pull toward)되지만, 그 밖의 다른 실시예에서, 일반적으로 신호는 2개의 서로 다른 신호 레벨로 이동될 수 있다. 예를 들어, 또 다른 실시예에서, 양의 공급 전압 및 음의 공급 전압이 도 14의 양의 공급 전압 및 접지를 대신하여 2개의 서로 다른 신호 레벨로서 사용될 수 있다.
그 후 출력 신호가 외부 유닛, 가령, 전자 제어 유닛(ECU)(145)에 의해 평가될 수 있다. 일부 실시예에서, 전자 제어 유닛(145)은, 두 출력 신호가 사전 결정된 공차 이상 차이가 나서, 외란 파라미터가 특정된 범위를 벗어났다고 표시할 때 경고를 발생시킬 수 있다. ECU(145)는 소자(140 내지 143)와 분리된 개체일 수 있다. 예를 들어, 소자(140 내지 143)는 (도 1 또는 도 10-13의 실시예와 관련하여 설명된 바와 같이) 하나의 단일 칩 상에 집적될 수 있고, ECU(145)는 이들과 분리되어 제공될 수 있다. ECU(145)는 예를 들어, 자동차의 ECU이거나 그 밖의 다른 개체일 수 있으며 일부 실시예에서는 외부 파라미터가 특정된 범위 내에 있는 동안 다른 기능을 수행하는 데 출력 신호를 평가 및 이용할 수 있다.
도 14의 실시예에서, 예를 들어, 아날로그 시뮬레이션을 수행함으로써, 파급 차단 구조물(142, 143)을 설계할 때, 트랜지스터 T1, T2에 미치는 검출될 하나 이상의 외란 파라미터의 영향이 최대화되고, 파급 차단 구조물(142, 143)의 나머지 회로의 기능이 외란 파라미터와 거의 독립적인 것으로 간주된다.
또 다른 실시예에서, 파급 차단 구조물의 출력 신호를 평가하는 회로가 회로 및 파급 차단 구조물과 함께 집적될 수 있다. 대응하는 실시예가 도 16에 개략적으로 도시되어 있다. 도 16의 실시예에서, 다시 제1 회로(161) 및 제2 회로(163)가 제공되며, 일 실시예에서 앞서 설명된 바와 같이, 이들 회로는 기능적으로 동등하고 예를 들어, 안전 기능에서 관심 기능에 대한 여분을 제공할 수 있다. 또한 제1 파급 차단 구조물(162) 및 제2 파급 차단 구조물(164)이 제공된다. 도 16에서, 제1 및 제2 파급 차단 구조물(162, 164)의 출력이 제1 및 제2 회로(161, 163)의 출력을 수정하지 않으며, 이와 관련하여 도 16의 실시예는 도 12의 실시예와 유사하다. 다른 실시예에서, 이들은 제1 및 제2 회로(161, 162)의 출력을 수정할 수 있고, 따라서 적어도 외란 파라미터가 특정된 범위를 벗어날 때 이들의 기능을 변경한다. 제1 및 제2 파급 차단 구조물(161, 162) 각각은 분압기를 포함한다. 제1 파급 차단 구조물(162)의 분압기는 트랜지스터 T1 및 양의 공급 전압과 접지 사이에 연결된 저항기 R1을 포함한다. 제2 파급 차단 구조물(164)의 분압기는 저항기 R2 및 양의 공급 전압과 접지 사이에 연결된 트랜지스터 T2를 포함한다. 실시예에서, 이들 분압기는 앞서 도 14와 관련하여 기재된 파급 차단 구조물(142, 143)의 분압기에 대응한다. 도 14의 실시예와 유사하게, 파급 차단 구조물(162, 164)가 기계적 응력, 온도 또는 기판 내 반송자에 감응할 수 있고 따라서 하나 이상의 외란 파라미터를 모니터링할 수 있다. 특히, 제2 파급 차단 구조물(164) 내 저항기 및 트랜지스터의 순서가 제1 파급 차단 구조물(162)에 비교할 때 반전되기 때문에, 가변 외란 파라미터에 대한 제1 및 제2 파급 차단 구조물(162, 164)의 응답들이 각각 반대 부호의 기울기를 가진다(가령, 양의 공급 전압으로의 이동 대(vs) 접지로의 이동).
도 16의 실시예에서, 파급 차단 구조물(162, 164)로부터의 출력 신호가 또한 안전 수단(safety mechanism)이라고도 지칭될 수 있는 평가 회로(165)로 공급된다. 일부 실시예에서 평가 회로(165)는 하나의 공통 기판 상에 파급 차단 구조물(162 및 164) 및 회로(161 및 163)와 함께 집적될 수 있다. 또 다른 실시예에서, 평가 회로, 가령, 평가 회로(165)가 외부 유닛, 가령, 도 14의 ECU(145)에서 제공될 수 있다.
평가 회로(164)는 연산 증폭기 OP를 포함한다. 제1 파급 차단 구조물(162)의 출력 신호가 저항기 R3을 통해 연산 증폭기 OP의 음의 입력으로 공급되고 제2 파급 차단 구조물(164)의 출력 신호가 추가 저항기 R3를 통해 연산 증폭기 OP의 양의 입력으로 공급된다. 연산 증폭기 OP의 출력이 피드백 저항기 R4를 통해 연산 증폭기 OP의 음의 입력으로 공급되고 연산 증폭기 OP의 양의 입력이 추가 저항기 R4를 통해 접지에 연결된다.
연산 증폭기 OP의 출력이 슈미트 트리거 ST로 더 공급된다. 연산 증폭기 OP의 출력 전압 Uα이 제1 파급 차단 구조물(162)의 출력 전압 Ue1과 제2 파급 차단 구조물(164)의 출력 신호 Ue2에 따라 다음과 같이 달라진다:
Uα = (Ue2-Ue1)·(R4/R3)
슈미트 트리거 ST를 이에 따라 설계함으로써, 제1 및 제2 파급 차단 구조물(162, 164)의 출력이 임계 값 초과만큼 차이날 때, 평가 회로(165)는 예를 들어 논리적 하이 값을 출력하고 그 밖의 다른 경우 논리적 로우 값을 출력할 수 있으며, 반대 경우도 가능하다. 평가 회로(165)의 출력 신호가 외란 파라미터가 특정된 범위를 벗어났다는 지시자로서 직접 사용될 수 있다. 이러한 실시예에서 소자(162, 164 및 165)는 함께 도 13의 실시예의 파급 차단 구조물(132)로서 사용될 수 있다. 대안적 실시예에서, 평가 회로(165)의 출력이 사용되어 제1 회로(161) 또는 제2 회로(163)의 출력을 수정하는 데 사용될 수 있다. 이러한 대안적 실시예에서, 소자(162, 164 및 165)는 도 11의 실시예의 파급 차단 구조물(112)로서 사용될 수 있다.
도 17에 추가 실시예가 도시된다. 도 17의 실시예는 외란 파라미터로서의 전자기 복사, 가령, 전자기 간섭(EMI)에 감응한다. 도 17의 실시예는 단일 칩 내 기판 상에 구현될 수 있다. 도 17의 실시예에서, 기능적으로 동등하고 가령 안전 적용예에서 여분을 제공하는 제1 회로(170) 및 제2 회로(171)가 제공된다. 또한 제1 파급 차단 구조물(172)이 제1 회로(170)와 연관되고 제2 파급 차단 구조물(173)이 제2 회로(171)와 연관된다. 제1 파급 차단 구조물(172)은 외란 파라미터(가령, 전자기 복사)가 특정된 범위를 벗어날 때 제1 파급 차단 구조물(170)의 출력을 수정, 구체적으로, 제1 회로(170)의 출력을 접지로 이동시키도록 구성되고, 제2 파급 차단 구조물(173)은, 외란 파라미터(가령, 전자기 복사)가 특정된 범위를 벗어날 때 제2 회로(171)의 출력을 수정, 가령, 제2 회로(171)의 출력을 양의 공급 전압으로 이동시키도록 구성된다.
제1 파급 차단 구조물(171)은 전자기 복사를 수신하기 위한 안테나 A1 및 이에 뒤따르는 증폭기 V1를 포함한다. 증폭기 V1의 출력이 슈미트 트리거 ST1으로 공급된다. 슈미트 트리거 ST1의 출력이 NMOS 트랜지스터 NMOS1을 제어한다. 안테나 A1에 의해 수신된 전자기 복사가 임계치 미만인 한, 슈미트 트리거 ST1은 예를 들어 논리적 로우 값(가령, V1에 의해 출력되는 전압이 도 15의 전압 UeB 미만)을 출력하여, 트랜지스터 NMOS1이 비전도 상태가 되게 한다. 전자기 복사가 상승될 때, 증폭기 V1의 출력이 슈미트 트리거 ST1가 논리적 하이 출력 전압으로 스위칭하여 트랜지스터 NMOS1을 전도 상태로 만들 때까지 증가되어, 제1 회로(170)의 출력을 접지로 이동시킨다.
제2 파급 차단 구조물(173)은 상기 제1 파급 차단 구조물(172)과 유사하게 구성되며 안테나 A2 및 슈미트 트리거 ST2를 포함한다. 증폭기 V1 대신, 반전 증폭기(inverting amplifier) IV2가 제공된다. 따라서 전자기 복사가 증가하는 경우, 반전 증폭기 IV2에 의해 출력되는 전압이 감소한다. 또한, NMOS 트랜지스터 대신, 파급 차단 구조물(173)은 제2 회로(171)와 양의 공급 전압 사이에 연결된 PMOS 트랜지스터 PMOS2를 포함한다. 따라서 제2 파급 차단 구조물(173)의 경우, 복사가 임계치를 초과할 때, 트랜지스터 PMOS2가 전도 상태가 되고, 제2 회로(171)의 출력이 양의 공급 전압으로 이동된다. 따라서 파급 차단 구조물(172, 173)을 이용하여, 외란 파라미터(이 경우 전자기 복사)가 특정된 범위를 벗어날 때, 도 17의 실시예에 의해 출력되는 출력 신호들이, 가령 도 9에 도시된 거동과 유사하게, 서로 발산될 것이다. 이들 신호의 평가가 도 14를 참조하여 설명된 바와 같이 또는 도 16을 참조하여 설명된 바와 같이, 가령, 외부 또는 내부 평가 회로에 의해, 수행될 수 있다.
이제 외란 파라미터로서 습기를 고려한 실시예가 도 18-22를 참조하여 기재될 것이다. 일부 실시예에서, 커패시턴스가 습기를 검출하는 데 사용될 수 있다. 적합한 커패시터의 제1 실시예가 도 18에 도시되어 있다. 도 18의 커패시터는 제1 전극(180) 및 제2 전극(181)을 포함하고 이들 사이에 가스(가령, 공기) 또는 진공이 존재한다. 전극(180, 181)은 예를 들어, 마이크로-기계 공정에 의해, 가령, 실리콘 기판의 대응하는 식각에 의해 제작될 수 있다. 습기, 가령, 물(H2O) 또는 그 밖의 다른 액체가 상기 제1 전극(180)과 제2 전극(181) 사이의 틈새에 들어갈 때, 이는 도 18의 커패시터의 커패시턴스 값을 변화시킨다. 이하에서 도 20 및 21을 참조하여 설명될 바와 같이, 이 커패시티의 변화는 외란 파라미터로서 습기를 검출하는 데 사용될 수 있다. 이를 위해, 도 18의 커패시터가 회로 내에, 가령, 파급 차단 회로 내에 집적될 수 있고, 이는 도 20 및 21을 참조하여 이하에서 설명될 것이다.
습기를 검출하는 데 사용될 수 있는 커패시터의 추가 실시예가 도 19에 도시되어 있다. 도 19의 커패시터는 제1 및 제2 전극(190, 191)을 포함하고, 상기 제1 전극(190)과 제2 전극(191) 사이에 유전 물질(192)이 제공된다. 도 19의 구조물은 가령, 반도체 공정, 가령, 제2 전극(191), 유전 물질(192) 및 제1 전극(190)의 증착에 의해 제공될 수 있다. 습기, 가령, 물(H2O) 또는 또 다른 액체가 유전 물질(192)에 들어갈 때, 도 19의 구조물의 커패시턴스 값, 즉, 제1 전극(190)과 제2 전극(191) 간 커패시턴스가 변한다. 일부 실시예에서, 습기가 쉽게 들어가는 유전 물질, 가령, 특정 공극률을 갖는 유전 물질 또는 습기를 흡수하는 흡습성 유전 물질이 선택될 수 있다.
도 20(a)에서, 오실레이터 회로(200) OSC1이 커패시터 C를 포함하는 것으로 도시된다. 커패시터 C는 도 18 및 19를 참조하여 설명된 바와 같이 구현될 수 있다, 즉, 습기에 따라 자신의 커패시턴스 값을 변경하도록 구성될 수 있다. 오실레이터 회로(200)는 도 20에서 나타난 바와 같이 연결되어 있는 저항기 R 및 2개의 인버터(201, 202)를 포함한다. 도 20(a)의 오실레이터 회로에서, 커패시턴스 C가 증가할 때, 출력에서의 주파수가 감소한다.
도 20(b)에서, 대안적 오실레이터 회로(205) OSC1'이 또한 커패시터 C를 포함하는 것으로 도시된다. 커패시터 C는 도 18 및 19를 참조하여 설명된 바와 같이 구현될 수 있는데, 즉, 습기에 따라 자신의 커패시턴스 값을 변경하도록 구현될 수 있다. 오실레이터 회로(205)는 저항기 R을 더 포함한다. 도 20(a)와 달리, 도 20(b)의 실시예에서, 커패시터 C는 저항기 R와 병렬 연결된다. 또한 오실레이터 회로(205)는 도 20에 나타난 바와 같이 연결된 2개의 인버터(206, 207)를 포함한다. 도 20(a)의 오실레이터 회로에서, 커패시턴스 C가 증가할 때 출력에서의 주파수가 증가한다, 즉, 도 20(a)의 오실레이터 회로(200)의 거동에 반대된다. 해당 분야의 통상의 기술자라면 도 20(a) 및 도 20(b)와 관련하여 설명된 바와 같이 오실레이터 회로의 반대되는 거동을 구현하는 대안적 방식에 대해 쉽게 알 수 있을 것이다.
도 20(a) 및/또는 도 20(b)의 오실레이터 회로의 이러한 거동이 도 21에서 나타난 바와 같이 파급 차단 구조물을 구현하는 데 사용될 수 있다. 도 21의 실시예는 도 20(a)를 참조하여 설명된 바와 같이 구현될 수 있는 제1 오실레이터(212)를 포함한다. 다시 말하면, 제1 오실레이터(212)는 습기의 레벨에 따라 달라지는 출력 주파수를 가진다.
제1 오실레이터(212)의 출력이 카운터(213)의 클록 입력으로 공급되며, 이는 제1 오실레이터(212)에 의해 출력된 신호의 각각의 상승 에지, 각각의 하강 에지 또는 각각의 상승 에지와 하강 에지 모두에서 출력 신호를 증가시킨다. 카운터(213)의 출력 신호는 도 21에 도시된 바와 같이 디지털 n-비트 신호일 수 있다.
또한 도 21의 실시예에서, 카운터(213)는 카운팅이 리셋될 수 있는, 가령, 0으로 리셋될 수 있는 리셋 입력을 포함한다. 제2 오실레이터(214)의 신호가 카운터(213)의 리셋 입력으로 공급된다. 제2 오실레이터(214)는 제1 오실레이터(212)의 주파수보다, 가령, 적어도 한 자릿수만큼 작은 고정 주파수에서 동작할 수 있다.
이러한 구성에서, 카운터(213)의 n-비트 출력 신호가 제1 오실레이터(212)의 출력 신호의 주파수 f를 나타낸다, 예컨대, 주파수 f에 비례한다. 이 출력 신호가 비교기(216)의 제1 입력단으로 공급된다. 또한 블록(215)에 의해 임계 주파수 f0를 나타내는 고정 값이 비교기(216)의 제2 비교기 입력단으로 공급된다. 블록(215)에 의해 출력되는 고정 값은 설정 가능하거나, 하드와이어링(hardwire)될 수 있다.
도 21의 실시예에서, 비교기(216)는 2개의 출력, 즉, 카운터(213)에 의해 출력된 값이 블록(215)에 의해 출력된 값을 초과할 때 활성화되는 출력이며 제1 오실레이터(212)의 주파수 f가 블록(215)에 의해 출력되는 값에 의해 나타나는 주파수 f0보다 큰 상황에 대응하는 제1 출력, 및 f가 f0 이하일 때 활성화되는 제2 출력을 가진다. 일부 실시예에서 제1 출력은 또한 생략될 수 있다. 제2 출력은 출력 라인(211)과 접지 사이에 연결될 수 있는 NMOS 트랜지스터(210)를 제어한다. 출력 라인(211)은 예를 들어, 여분을 제공하는 회로의 출력 라인일 수 있다.
이 경우, 주파수f가 f0 미만으로 낮아질 때, 도 14의 파급 차단 구조물(143)의 NMOS 트랜지스터 NMOS2가 제2 회로(141)의 출력을 접지로 이동시키는 것과 유사하게, NMOS 트랜지스터(210)가 라인(211)에서의 신호를 접지로 이동시킨다. 도 21의 실시예에서, 하강 주파수는 예를 들어 증가하는 습기와 연관되고 f0 미만으로 낮아지는 f는 습기가 특정된 범위를 벗어났음을 가리킬 수 있다.
일부 실시예에서, 제1 출력이 양의 공급 전압(218)과 라인(219) 사이에 연결된 PMOS 트랜지스터(217)로 더 연결될 수 있다. 라인(219)은 여분을 제공하는 추가 회로의 출력 라인일 수 있다. 주파수 f가 f0 미만으로 낮아질 때, 비교기(216)의 제1 출력이 로우이며 따라서 PMOS 트랜지스터(217)가 전도 상태가 된다. 따라서 라인(219) 상의 신호가 양의 고급 전압(218)으로 이동된다. 이러한 방식으로 습기가 특정된 범위를 벗어날 때 라인(211, 219) 상에서 반대되는 거동이 얻어질 수 있다.
또 다른 실시예에서, NMOS 트랜지스터(210) 및 PMOS 트랜지스터(217)가 생략될 수 있고 비교기(216)의 출력이 직접 평가될 수 있다(예를 들어, 이는 도 21의 파급 차단 구조물이 도 13의 실시예에서 나타난 바와 같은 자신 고유의 출력을 갖는 상황에 대응할 것이다).
또한 제1 오실레이터 회로(212)를 도 20(a)에 도시된 바와 같이 구현하는 대신, 또 다른 실시예에서, 제1 오실레이션 회로(212)는 도 20(b)에 도시된 바와 같이 구현될 수 있으며, NMOS 트랜지스터(210) 및/또는 PMOS 트랜지스터(217)를 제어하는 평가 로직이 반전될 수 있다. 반전은 예를 들어, NMOS 트랜지스터(10)를 비교기(216)의 제1 출력(f > f0)에 연결하고, PMOS 트랜지스터(217)를 비교기(216)의 제2 출력(f<=f0)에 연결함으로써 이뤄질 수 있다.
또 다른 실시예에서, 도 21에 도시된 바의 2개의 파급 차단 구조물, 즉, 도 20(a)에 나타난 오실레이터를 제1 오실레이터(212)로서 이용하는 파급 차단 구조물, 및 도 20(b)에 도시된 오실레이터를 제1 오실레이터(212)로서 이용하는 또 다른 파급 차단 구조물이 사용될 수 있다. 이러한 실시예에서, 외란 파라미터 습기의 검출을 위해, 반대 거동을 갖는 2개의 구조물(도 20(a) 및 도 20(b)의 오실레이터)가 사용된다.
가변 커패시턴스 외에 습기를 검출할 수 있는 추가 가능성이 가변 저항을 이용하는 것이다. 도 22에서, 일 실시예에 따른 가변 저항기에 대한 예시가 나타난다. 도 22의 저항기는 제1 빗살형 전극(comb-shaped electrode)(220) 및 제2 빗살형 전극(221)을 포함하며, 이들은 일부 실시예에서 평면 반도체 공정, 가령, 금속처리 층 또는 폴리실리콘 층에 의해 제조될 수 있다. 빗살형 전극(220, 221)의 "살"은 도 22에 도시된 바와 같이 엮임 방식으로 배열된다. 습기가 "살"들 사이의 영역(222)에 들어올 때, 전극(221, 220) 간 저항 값이 변한다, 가령, 감소한다 이는 습기에 감응하는 파급 차단 구조물을 제공하는 데 사용될 수 있다.
예를 들어, 도 14 또는 16의 실시예에서, 분압기에서 (외란 파라미터, 가령, 응력, 기판 내 반송자 또는 온도에 응답하는 가변 저항을 실질적으로 제공하는) 트랜지스터 T1, T2가 도 22에 도시된 것과 같은 (습기에 반응하는 가변 저항을 제공하는) 저항기 구조로 대체될 수 있다. 그 후 분압기의 연관된 저항 R1, R2은 원하는 결과를 도출하도록 크기가 정해질 수 있다, 가령, 높은 저항 값(높은 옴 저항)이 제공될 수 있다.
이들 변형예에서, 도 14 및 16의 파급 차단 구조물은 습도가 특정된 범위를 벗어남을 출하는 데 사용될 수 있다.
도 10 내지 도 22를 참조하여 지금까지 설명된 실시예에서, 파급 차단 구조물은 실제 원하는 기능을 수행하는 회로에 개별적으로 제공된다. 또 다른 실시예에서, 여분 회로 자체가 원하는 파급 차단 효과를 갖도록 수정될 수 있다. 이는 도 23 및 24를 참조하여 더 설명될 것이다.
도 23에서, 출력 단자(235)와 출력 단자(2310) 사이에 기준 전압을 출력하는 밴드갭 회로가 도시된다. 230은 양의 공급 전압을 가리키며 2311은 접지를 나타낸다. 도 23의 밴드갭 기준 회로는 트랜지스터(232, 236 및 238), 저항기(233, 234 및 239), 및 전류 소스(231)를 포함한다. 도 23의 회로 가체가 종래의 밴드갭 기준 회로이며 또한 와이들러(Widlar) 밴드갭 기준 회로라고도 지칭된다.
이러한 회로의 출력 값은 어느 정도까지 회로의 온도에 따라 달라져서, 온도가 도 23의 회로에 대한 외란 파라미터일 수 있다. 실시예에서, 2개의 밴드갭 기준 회로(23)가 도 1의 실시예에의 제1 회로(11) 및 제2 회로(12)로서 제공되어, 기준 전압에 여분을 제공할 수 있다. 또한 일 실시예에서, 2개의 밴드갭 기준 회로가 서로에 대해 디튜닝되어, 외란 파라미터(가령, 온도)의 특정된 범위 밖에서 서로 상당히 상이한 결과를 생성할 수 있다. 이러한 디튜닝은 예를 들어, 트랜지스터 설계를 변경하거나 저항 값을 변경함으로써 수행될 수 있다. 일부 실시예에서, 이들은 도 24에 나타난 거동을 야기할 수 있다. 도 24에서, 제1 곡선(240)은 예를 들어, 도 23의 제1 밴드갭 기준 회로에 대한 출력 전압 대 온도를 보여주고, 제2 곡선(241)은 도 23의 제2 밴드갭 기준 회로에 대한 출력 전압 대 온도를 보여주며, 이때 제2 밴드갭 기준 전압은 제1 밴드갭 기준 전압에 대해 디튜닝된다. 도 24에서 나타나는 바와 같이, 특정된 범위 SP에서의 2개의 곡선(240, 241)이 예를 들어 기준 전압에 대해 허용 가능한 공차 내에서 비교적 작다.
특정된 범위 SP 밖에서, 곡선(240)과 곡선(241) 간 차이가 더 커진다. 따라서 예를 들어, 2개의 밴드갭 기준 회로의 출력들 간 차이를 임계치에 비교함으로써 온도가 특정된 범위 SP를 벗어남이 검출될 수 있다. 이러한 검출은 도 14 및 16dfm 참조하여 설명된 바와 같이 내부 또는 외부 회로에 의해 수행될 수 있다.
도 24의 실시예의 경우, 온도가 특정된 범위 SP를 벗어나자마자 온도 및 특정된 범위 SP 간 거리가 증가함에 따라 곡선(240, 241) 간 차이가 증가함으로써, 일부 실시예에서 온도가 특정된 범위를 벗어남에 대한 신뢰할만한 검출이 보장될 수 있다. 실시예에서, 그 밖의 다른 영역 또는 범위에서, 예를 들어, 특정된 범위 SP로부터 멀리 벗어난 영역 또는 범위에서는 반드시 그럴 필요는 없다. 일부 실시예에서, 외란 파라미터의 특정된 범위 SP 이탈의 신뢰할만한 검출을 보장할 정도로, 온도와 특정된 범위 SP 간 거리가 증가함에 따라 곡선(240, 241) 간 차이가 증가하는 영역이 크게 만들어지도록 2개의 밴드갭 기준 회로가 설계된다.
도 23의 밴드갭 기준 회로는 단지 예시에 불과하며 두 개의 회로를 서로에 대해 디튜닝하는 방식은 도 24에 예시로서 도시된 바와 같이 차이가 특정된 범위 밖에서 증가하는 한 두 회로의 출력 간 차이가 특정된 범위 내 허용 가능한 공차 내로 유지될 수 있다면 취해질 수 있다.
이제 도 25 및 26을 참조하여, 실시예에 따르는 방법이 상세히 설명될 것이다. 이들 방법은 일련의 동작 또는 이벤트로서 도시되며, 이들 동작 또는 이벤트가 나열된 순서는 한정으로 해석되지 않는다.
도 25에서, 가령, 도 1, 10, 11, 12, 14, 17, 21의 회로 또는 도 23을 참조하여 설명된 바와 같이, 외란 파라미터가 특정된 범위를 벗어날 때 2개의 출력이 발산 거동을 보이는 회로와 함께 사용될 수 있는 방법의 예시가 도시된다. 그러나 도 25의 방법의 사용은 앞서 언급된 회로 및 장치에 한정되지 않는다.
단계 250에서, 회로의 제1 출력단, 가령, 파급 차단 구조물에 연결된 제1 출력단 또는 추가 회로에 대해 디튜닝된 회로에 연결된 제1 출력단에서의 제1 신호가 측정된다. 단계 251에서, 제2 출력단, 가령, 추가 파급 차단 구조물에 연결된 제2 출력단 또는 파급 차단 구조물 없는 출력단 또는 앞서 언급된 회로에 대해 디튜닝된 추가 회로에 연결된 출력단에서 제2 신호가 측정된다.
단계 252에서, 제1 신호의 속성과 제2 신호의 속성 간 차이가 사전 결정된 임계치를 초과하는지 여부가 평가된다. 속성의 예로는, 전압, 전류, 듀티 사이클, 주파수 또는 펄스 폼 등일 수 있다. 단계 253에서, 차이가 임계치를 초과하는 경우, 방법은 외란 파라미터가 특정된 범위를 벗어났다고 결정한다. 이 결정을 기초로, 경고 발생, 기능 비활성화, 기능 셧 다운 또는 그 밖의 다른 임의의 적절한 조치가 취해질 수 있다.
단계 252에서 차이가 임계치를 초과하지 않는 경우, 실시예에서, 방법은 단계 250로 가서 연속 모니터링을 제공할 수 있다. 또 다른 실시예에서, 방법은 예를 들어 규칙적 또는 불규칙적 간격으로 수행될 수 있다.
도 26에서, 추가 실시예에 따르는 방법이 개략적으로 도시된다. 단계 261에서, 파급 차단 구조물의 출력단에서의 신호가 측정된다. 예를 들어, 도 13의 파급 차단 구조물(132)의 출력 또는 평가 회로(165)의 출력이 측정될 수 있다.
단계 262에서, 측정된 신호의 값 또는 속성이 정상 범위, 즉, 외란 파라미터의 특정된 범위에 대응하는 범위를 벗어나는지 여부가 평가된다. 벗어난다고 평가되는 경우, 단계 263에서 외란 파라미터가 특정된 외란 파라미터 범위를 벗어났다고 결정되고, 다시 적절한 조치가 취해질 수 있다. 측정된 신호의 값 또는 속성이 정상 범위 내에 있는 경우, 방법은 단계 261로 가서 연속 모니터링을 제공할 수 있다. 또 다른 실시예에서, 상기 방법은 주기적 또는 비주기적 간격으로 수행될 수 있다.
여러 다른 실시예가 기재됐지만, 이들 실시예는 한정으로 해석되지 않는다. 예를 들어, 도면을 참조하여 기재된 회로 같은 여분 회로가 특정 적용예에서 요구되는 어떠한 희망 기능이라고 수행하는 데 사용될 수 있다. 외란 파라미터의 특정된 범위 이탈을 검출하기 위해 본 명세서에 기재된 기법 및 방식의 사용 회로의 정확한 기능에 종속되지 않으며, 기법은 실질적으로 어떠한 유형의 희망 회로에라도 적용 가능하다.
덧붙여, 파급 차단 회로가 직접 평가되는 실시예(가령, 도 12, 13 및 16의 실시예)에서, 적절하게 동작할 때 실질적으로 동일한 출력 신호를 발생하는 두 개의 여분 회로 대신, 특정 기능을 수행하는 제1 회로 및 상기 제1 회로의 올바른 작동을 모니터링하는 제2 회로가 사용될 수 있다. 여분 회로들은 동일한 설계를 갖거나, 동일한 기능을 수행하는 상이한 설계를 가질 수 있다(가령 상이한 유형의 아날로그-디지털 변환기). 덧붙여, 표현의 편의를 위해 실시예에서 2개의 여분 회로가 기재되었지만, 셋 이상의 여분 회로가 역시 사용될 수 있다. 이러한 경우, 예를 들어, 여분 회로 중 하나, 여분 회로 중 2개, 또는 여분 회로 중 셋 이상이 연관된 파급 차단 구조물을 가질 수 있거나 및/또는 서로에 대해 디튜닝될 수 있다.
따라서 상기의 설명으로부터, 다양한 변형 및 변경이 본 발명의 범위 내에서 가능함이 자명하다.

Claims (27)

  1. 파급 차단 회로(dependency breaking circuit)로서,
    적어도 하나의 외란 파라미터(disturbance parameter)에 감응하는 감지 소자, 및
    상기 감지 소자에 연결된 출력단 - 상기 출력단에서의 신호는 상기 적어도 하나의 외란 파라미터에 따라서, 지정된 방식으로(in a well-defined manner) 달라짐 - 을 포함하는
    파급 차단 회로.
  2. 제1항에 있어서,
    상기 출력단과 기준 전위 사이에 연결된 트랜지스터 - 상기 트랜지스터의 제어 입력단이 상기 감지 소자에 연결됨 - 를 더 포함하는
    파급 차단 회로.
  3. 제1항 또는 제2항에 있어서,
    상기 감지 소자는 분압기(voltage divider)를 포함하고,
    상기 분압기는 상기 외란 파라미터에 감응하는 임피던스를 갖는 구성요소를 포함하는
    파급 차단 회로.
  4. 제3항에 있어서,
    상기 구성요소는, 저항기 및 트랜지스터로 이루어진 그룹 중에서 선택되는
    파급 차단 회로.
  5. 제1항 내지 제4항 중 어느 한 항에 있어서,
    상기 감지 소자는 오실레이터를 포함하고,
    상기 오실레이터는 상기 외란 파라미터의 변동에 감응하는
    파급 차단 회로.
  6. 제5항에 있어서,
    상기 오실레이터는 습기에 감응하는 커패시터를 포함하는
    파급 차단 회로.

  7. 제1항 내지 제6항 중 어느 한 항에 있어서,
    상기 감지 소자는 안테나를 포함하는
    파급 차단 회로.
  8. 제1항 내지 제7항 중 어느 한 항에 있어서,
    상기 외란 파라미터는, 기계적 응력, 기판 내 반송자, 전자기 복사, 습기, 입자 방사파, 또는 온도로 이루어진 그룹 중에서 선택된 적어도 하나의 파라미터를 포함하는
    파급 차단 회로.
  9. 기능 안전 장치로서,
    청구항 제1항 내지 제8항 중 어느 한 항에 따르는 제1 파급 차단 회로, 청구항 제1항 내지 제8항 중 어느 한 항에 따르는 제2 파급 차단 회로를 포함하며,
    적어도 하나의 외란 파라미터가 특정된 범위를 벗어날 때의 상기 제1 파급 차단 회로의 출력단에서의 신호의 제1 응답은, 상기 적어도 하나의 외란 파라미터가 상기 특정된 범위를 벗어날 때의 상기 제2 파급 차단 회로의 출력단에서의 신호의 제2 응답과는 상이한,
    기능 안전 장치.
  10. 기능 안전 장치로서,
    사전 결정된 기능을 제공하는 제1 회로 및 상기 사전 결정된 기능을 제공하여 여분(redundancy)을 제공하는 제2 회로, 및
    청구항 제1항 내지 제8항 중 어느 한 항에 따르는 파급 차단 회로 - 상기 파급 차단 회로는 상기 제1 회로에 연결되어 상기 적어도 하나의 외란 파라미터가 특정된 범위를 벗어날 때 상기 제1 회로의 출력을 수정함 - 를 포함하는
    기능 안전 장치.
  11. 제9항에 있어서,
    상기 제1 응답은 제1 기울기를 가지며, 상기 제2 응답은 상기 제1 기울기와는 상이한 제2 기울기를 갖는
    기능 안전 장치.
  12. 제11항에 있어서,
    상기 제1 기울기의 부호는 상기 제2 기울기의 부호와는 상이한,
    기능 안전 장치.
  13. 제9항 또는 제11항에 있어서,
    상기 제1 응답은 제1 신호 레벨로의 이동(pull toward)을 포함하고, 상기 제2 응답은 상기 제1 신호 레벨과는 상이한 제2 신호 레벨로의 이동을 포함하는,
    기능 안전 장치.
  14. 제13항에 있어서,
    상기 제1 신호 레벨은 제1 전압 전위이고, 상기 제2 신호 레벨은 상기 제1 전압 전위와는 상이한 제2 전압 전위인,
    기능 안전 장치.
  15. 제9항, 제11항 내지 제14항 중 어느 한 항에 있어서,
    상기 제1 파급 차단 회로 및 상기 제2 파급 차단 회로는 단일 기판 상에 구현되는
    기능 안전 장치.
  16. 제9항, 제11항 내지 제15항 중 어느 한 항에 있어서,
    평가 회로를 더 포함하고,
    상기 평가 회로는 상기 제1 파급 차단 회로의 출력단에서의 신호와 상기 제2 파급 차단 회로의 출력단에서의 신호 사이의 차이에 반응하는
    기능 안전 장치.
  17. 제9항, 제11항 내지 제16항 중 어느 한 항에 있어서,
    사전 결정된 기능을 제공하는 제1 회로, 및 상기 사전 결정된 기능을 제공하여 여분을 제공하는 제2 회로를 더 포함하는
    기능 안전 장치.
  18. 제17항에 있어서,
    상기 제1 파급 차단 회로는 상기 제1 회로에 연결되어, 상기 적어도 하나의 외란 파라미터가 상기 특정된 범위를 벗어날 때 상기 제1 회로의 출력을 수정하고,
    상기 제2 파급 차단 회로는 상기 제2 회로에 연결되어, 상기 적어도 하나의 외란 파라미터가 상기 특정된 범위를 벗어날 때 상기 제2 회로의 출력을 수정하며, 상기 제1 회로의 출력의 수정은 상기 제2 회로의 출력의 수정과는 상이한,
    기능 안전 장치.
  19. 제10항, 제17항, 및 제18항 중 어느 한 항에 있어서,
    상기 제1 회로 및 상기 제2 회로는 단일 기판 상에 마련되는
    기능 안전 장치.
  20. 제10항, 제17항 내지 제19항 중 어느 한 항에 있어서,
    상기 제1 회로는 상기 제2 회로와 실질적으로 동일한 회로 설계를 갖는
    기능 안전 장치.
  21. 기능 안전 장치로서,
    적어도 하나의 외란 파라미터가 특정된 범위 내에 있을 때 사전 결정된 기능을 제공하는 제1 회로, 및
    상기 적어도 하나의 외란 파라미터가 상기 특정된 범위 내에 있을 때 상기 사전 결정된 기능을 제공하여 여분을 제공하는 제2 회로 - 상기 제1 회로는 상기 제2 회로에 대해 디튜닝(detune)되어, 상기 적어도 하나의 외란 파라미터가 상기 특정된 범위를 벗어날 때 제1 신호가 제2 신호와 사전 결정된 공차(tolerance) 이상 차이가 나도록 함 - 를 포함하는
    기능 안전 장치.
  22. 제21항에 있어서,
    상기 제1 회로는 밴드갭 기준 회로를 포함하고, 상기 제2 회로는 상기 제1 밴드갭 기준 회로에 대해 디튜닝된 밴드갭 기준 회로를 포함하는,
    기능 안전 장치.
  23. 제21항 또는 제22항에 있어서,
    상기 제1 회로는 상기 제2 회로와 실질적으로 동일한 회로 설계를 가지며,
    상기 제1 회로의 구성요소는 상기 디튜닝을 제공하도록 상기 제2 회로에 비해서 수정되는,
    기능 안전 장치.
  24. 기판 상의 회로의 제1 출력단에서 제1 신호를 측정하는 단계 - 상기 회로는 적어도 하나의 외란 파라미터에 감응함 - ,
    상기 회로의 제2 출력단에서 제2 신호를 측정하는 단계, 및
    상기 제1 신호의 속성이 상기 제2 신호의 속성과 사전 결정된 공차 이상 상이한 경우에 상기 적어도 하나의 외란 파라미터가 특정 범위를 벗어났다고 결정하는 단계를 포함하는
    방법.
  25. 제24항에 있어서,
    상기 회로는, 청구항 제9항, 제11항 내지 제18항 중 어느 한 항에 따르는 장치를 포함하고,
    상기 회로의 제1 출력단은 상기 청구항 제9항, 제11항 내지 제18항 중 어느 한 항에 따르는 장치의 상기 제1 파급 차단 회로의 출력단에 연결되며, 상기 회로의 상기 제2 출력단은 청구항 제9항, 제11항 내지 제18항 중 어느 한 항에 따르는 상기 제2 파급 차단 회로의 출력단에 연결되는
    방법.
  26. 제24항에 있어서,
    상기 회로는 청구항 제10항, 제19항 내지 제23항 중 어느 한 항에 따르는 장치를 포함하고, 상기 회로의 상기 제1 출력단은 청구항 제10항, 제19항 내지 제23항 중 어느 한 항에 따르는 장치의 상기 제1 회로의 출력단에 연결되며, 상기 회로의 상기 제2 출력단은 청구항 제10항, 제19항 내지 제23항 중 어느 한 항에 따르는 상기 제2 회로의 출력단에 연결되는
    방법.
  27. 제24항 내지 제26항 중 어느 한 항에 있어서,
    상기 속성은 전압, 전류, 듀티 사이클, 주파수 또는 펄스 폼으로 이루어진 그룹 중에서 선택되는
    방법.
KR1020167022673A 2014-02-19 2014-02-19 파급 고장의 검출 KR101882118B1 (ko)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/EP2014/053214 WO2015124178A1 (en) 2014-02-19 2014-02-19 Detection of dependent failures

Publications (2)

Publication Number Publication Date
KR20160111471A true KR20160111471A (ko) 2016-09-26
KR101882118B1 KR101882118B1 (ko) 2018-07-25

Family

ID=50382409

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020167022673A KR101882118B1 (ko) 2014-02-19 2014-02-19 파급 고장의 검출

Country Status (6)

Country Link
US (1) US10229805B2 (ko)
JP (1) JP6355745B2 (ko)
KR (1) KR101882118B1 (ko)
CN (1) CN106574945B (ko)
DE (1) DE112014006383T5 (ko)
WO (1) WO2015124178A1 (ko)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102014107540B4 (de) * 2014-05-28 2016-01-28 Infineon Technologies Ag Verfahren und Vorrichtung zur Messung einer störbehafteten Größe
US10677837B2 (en) * 2016-06-01 2020-06-09 Kyzen Corporation System and method for electrical circuit monitoring
EP3543718B1 (en) * 2018-03-19 2020-08-19 Melexis Technologies NV Method for detecting a failure in an electronic system

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH01259151A (ja) * 1988-04-11 1989-10-16 Kobe Steel Ltd 耳率の低い軟質高成形性アルミニウム合金板の製造法
JPH07320453A (ja) * 1994-05-25 1995-12-08 Nec Field Service Ltd 磁気ヘッド吸着防止機構付き磁気ディスク装置
JP2000100056A (ja) * 1998-09-22 2000-04-07 Fujitsu Ltd 冗長構成された磁気ディスク装置制御方式
JP2006246558A (ja) * 2005-02-28 2006-09-14 Melco Technorex Co Ltd ブラシレスモータ駆動回路

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH01259251A (ja) * 1988-04-09 1989-10-16 Nisshinbo Ind Inc 湿度測定装置
ATE114835T1 (de) * 1991-07-22 1994-12-15 Siemens Ag Verfahren zur fehlererkennung und -lokalisierung von redundanten signalgebern einer automatisierungsanlage.
EP0947994A3 (en) * 1998-03-30 2004-02-18 Siemens Aktiengesellschaft Reduced signal test for dynamic random access memory
SE9901045D0 (sv) * 1999-03-21 1999-03-21 Carl Tyren The stress-wire antenna
US6469525B2 (en) * 2001-01-04 2002-10-22 Hewlett-Packard Company Method for sensing humidity in a tape library
DE10249846B4 (de) * 2002-10-25 2007-08-16 Siemens Ag Redundante Anordnung von Feldgeräten mit Stromausgang sowie Feldgerät für eine derartige Anordnung
US20070011288A1 (en) * 2005-05-31 2007-01-11 International Business Machines Corporation Apparatus and method for achieving thermal management through the allocation of redundant data processing devices
JP2007221880A (ja) * 2006-02-15 2007-08-30 Hitachi Ltd 電源装置、電源システム、および電子装置
CN1851491A (zh) * 2006-02-20 2006-10-25 华为技术有限公司 一种故障定位方法
US7336164B2 (en) * 2006-02-23 2008-02-26 Dymos Co., Ltd. Tire pressure monitoring system and sensor therefor
US7994798B2 (en) * 2007-11-30 2011-08-09 Caterpillar Inc. Power converter current sensor testing method
DE202009017430U1 (de) * 2009-12-23 2011-05-05 Liebherr-Werk Ehingen Gmbh Sensor
US8828570B2 (en) * 2011-06-29 2014-09-09 Hewlett-Packard Development Company, L.P. Battery temperature sensor
US9568969B2 (en) 2011-12-27 2017-02-14 Mitsubishi Electric Corporation Power supply device
JP5966486B2 (ja) * 2012-03-22 2016-08-10 日本電気株式会社 電源システム、制御方法及び制御プログラム

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH01259151A (ja) * 1988-04-11 1989-10-16 Kobe Steel Ltd 耳率の低い軟質高成形性アルミニウム合金板の製造法
JPH07320453A (ja) * 1994-05-25 1995-12-08 Nec Field Service Ltd 磁気ヘッド吸着防止機構付き磁気ディスク装置
JP2000100056A (ja) * 1998-09-22 2000-04-07 Fujitsu Ltd 冗長構成された磁気ディスク装置制御方式
JP2006246558A (ja) * 2005-02-28 2006-09-14 Melco Technorex Co Ltd ブラシレスモータ駆動回路

Also Published As

Publication number Publication date
CN106574945A (zh) 2017-04-19
US20160365213A1 (en) 2016-12-15
JP2017506341A (ja) 2017-03-02
CN106574945B (zh) 2019-09-06
JP6355745B2 (ja) 2018-07-11
KR101882118B1 (ko) 2018-07-25
DE112014006383T5 (de) 2016-11-24
WO2015124178A1 (en) 2015-08-27
US10229805B2 (en) 2019-03-12

Similar Documents

Publication Publication Date Title
US8575723B2 (en) Detection circuit and method for detecting damage to a semiconductor chip
US10613566B2 (en) Real-time slope control apparatus for voltage regulator and operating method thereof
US10429434B2 (en) On-chip reliability monitor and method
CN107086862B (zh) 用于产生内部的复位信号的装置和方法
EP2038668B1 (en) Semiconductor device with test structure and semiconductor device test method
US10229805B2 (en) Detection of dependent failures
TW201530175A (zh) 磁性感測器電路
KR102184697B1 (ko) 반도체 장치
US9846191B2 (en) Systems and methods for internal and external error detection in sensor output interfaces
JP5830458B2 (ja) 電子制御装置
Acharya et al. LDO-based odometer to combat IC recycling
US20230221364A1 (en) Device and method for outputting result of monitoring
JP6588229B2 (ja) 過熱保護回路並びにこれを用いた半導体集積回路装置及び車両
CN110707014A (zh) 一种测试芯片工艺角偏移的方法
US20230085919A1 (en) Ldo-based odometer to combat ic recycling
JP6242183B2 (ja) 半導体集積回路及び該半導体集積回路の試験方法並びに該半導体集積回路におけるラッシュカレントの抑制方法
US10877064B2 (en) Evaluation circuit for a capacitive acceleration sensor and device for detecting an acceleration
EP3411722B1 (en) Short-resistant output pin circuitry
US20140285032A1 (en) Integrated circuit arrangement, method and system for use in a safety-critical application
Aryan et al. Reliability monitoring of digital circuits by in situ timing measurement
McWilliam et al. Stuck-at Fault Resilience using Redundant Transistor Logic Gates
Gielen et al. Methodology towards sub-ppm testing of analog and mixed-signal ICs for cyber-physical systems
Ali et al. Design of a Current Sensor for IDDQ Testing of CMOS IC
Carlsten et al. An approach to detect negative bias temperature instability (nbti) in ultra-deep submicron technologies
JP5488480B2 (ja) スイッチング素子の劣化診断回路及びその動作方法

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant