KR20160110241A - 전력 변환기 회로를 동작시키기 위한 방법 및 전력 변환기 회로 - Google Patents

전력 변환기 회로를 동작시키기 위한 방법 및 전력 변환기 회로 Download PDF

Info

Publication number
KR20160110241A
KR20160110241A KR1020160029422A KR20160029422A KR20160110241A KR 20160110241 A KR20160110241 A KR 20160110241A KR 1020160029422 A KR1020160029422 A KR 1020160029422A KR 20160029422 A KR20160029422 A KR 20160029422A KR 20160110241 A KR20160110241 A KR 20160110241A
Authority
KR
South Korea
Prior art keywords
transducer
power converter
circuit
cells
cell
Prior art date
Application number
KR1020160029422A
Other languages
English (en)
Other versions
KR101820232B1 (ko
Inventor
제랄드 디보이
케니스 킨 레옹
Original Assignee
인피니언 테크놀로지스 오스트리아 아게
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 인피니언 테크놀로지스 오스트리아 아게 filed Critical 인피니언 테크놀로지스 오스트리아 아게
Publication of KR20160110241A publication Critical patent/KR20160110241A/ko
Application granted granted Critical
Publication of KR101820232B1 publication Critical patent/KR101820232B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M3/00—Conversion of dc power input into dc power output
    • H02M3/02—Conversion of dc power input into dc power output without intermediate conversion into ac
    • H02M3/04—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters
    • H02M3/10—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode
    • H02M3/145—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal
    • H02M3/155—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only
    • H02M3/156—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only with automatic control of output voltage or current, e.g. switching regulators
    • H02M3/158—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only with automatic control of output voltage or current, e.g. switching regulators including plural semiconductor devices as final control devices for a single load
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M1/00—Details of apparatus for conversion
    • H02M1/08—Circuits specially adapted for the generation of control voltages for semiconductor devices incorporated in static converters
    • H02M1/083—Circuits specially adapted for the generation of control voltages for semiconductor devices incorporated in static converters for the ignition at the zero crossing of the voltage or the current
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M3/00—Conversion of dc power input into dc power output
    • H02M3/02—Conversion of dc power input into dc power output without intermediate conversion into ac
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M1/00—Details of apparatus for conversion
    • H02M1/0048—Circuits or arrangements for reducing losses
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M1/00—Details of apparatus for conversion
    • H02M1/0067—Converter structures employing plural converter units, other than for parallel operation of the units on a single load
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M1/00—Details of apparatus for conversion
    • H02M1/0067—Converter structures employing plural converter units, other than for parallel operation of the units on a single load
    • H02M1/0074—Plural converter units whose inputs are connected in series
    • H02M2003/1586—
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M3/00—Conversion of dc power input into dc power output
    • H02M3/02—Conversion of dc power input into dc power output without intermediate conversion into ac
    • H02M3/04—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters
    • H02M3/10—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode
    • H02M3/145—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal
    • H02M3/155—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only
    • H02M3/156—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only with automatic control of output voltage or current, e.g. switching regulators
    • H02M3/158—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only with automatic control of output voltage or current, e.g. switching regulators including plural semiconductor devices as final control devices for a single load
    • H02M3/1584—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only with automatic control of output voltage or current, e.g. switching regulators including plural semiconductor devices as final control devices for a single load with a plurality of power processing stages connected in parallel
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02B—CLIMATE CHANGE MITIGATION TECHNOLOGIES RELATED TO BUILDINGS, e.g. HOUSING, HOUSE APPLIANCES OR RELATED END-USER APPLICATIONS
    • Y02B70/00—Technologies for an efficient end-user side electric power management and consumption
    • Y02B70/10—Technologies improving the efficiency by using switched-mode power supplies [SMPS], i.e. efficient power electronics conversion e.g. power factor correction or reduction of losses in power supplies or efficient standby modes

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Dc-Dc Converters (AREA)

Abstract

한 실시형태에 따르면, 한 방법은, 공급 회로에 커플링되는 복수의 변환기 셀을 구비하는 전력 변환기 회로에 의해 전력을 변환하는 것을 포함한다. 전력을 변환하는 것은 복수의 연속적인 활성화 시퀀스를 포함하고, 각각의 활성화 시퀀스에서, 복수의 변환기 셀 중 적어도 몇 개를 활성화 주파수에서 활성화하는 것을 포함한다. 활성화 주파수는, 전력 변환기 회로의 출력 전력 및 출력 전류 중 적어도 하나에 의존한다.

Description

전력 변환기 회로를 동작시키기 위한 방법 및 전력 변환기 회로{METHOD FOR OPERATING A POWER CONVERTER CIRCUIT AND POWER CONVERTER CIRCUIT}
본 발명의 실시형태는 전기 전력을 변환하기 위한 방법 및 전력 변환기 회로에 관한 것으로, 특히, 복수의 변환기 스테이지(변환기 셀)를 갖는 스위치 모드 전력 변환기 회로에 관한 것이다.
스위치 모드 전력 변환기는, 입력 전압을 부하에 의해 수신되는 출력 전압으로 변환하기 위한 자동차 업계 애플리케이션, 소비자 가전기기 애플리케이션 또는 정보 기술(information technology; IT) 애플리케이션에서 널리 사용된다. CPU(Central Processing Unit; 중앙 처리 유닛) 전력 공급 애플리케이션과 같은 많은 애플리케이션에서, 더 높은 전압 레벨을 갖는 입력 전압으로부터 상대적으로 낮은 레벨을 갖는 출력 전압을 생성하는 것이 요구된다.
전력 변환기의 설계에서 하나의 중요한 이슈는 전력 손실의 감소이다. 하나의 유망한 변환기 토폴로지는, 셀 입력 및 셀 출력을 각각 구비하는 복수의 변환기 스테이지(변환기 셀)를 갖는 다상 변환기 토폴로지인데, 각각의 변환기 셀은 셀 입력 전압으로서 전력 변환기의 전체 입력 전압의 할당분(share)을 수신하고, 셀 출력은 병렬로 연결되도록 구성된다.
이 타입의 다상 전력 변환기에서 전력 손실을 추가로 감소시키는 것이 바람직하다.
일 실시형태는 방법에 관한 것이다. 그 방법은, 전력 변환기 회로의 충전 싸이클에서, 전력 변환기 회로의 입력 노드 사이에 복수의 커패시터를 직렬로 연결하는 것 - 전력 변환기 회로는 복수의 변환기 셀을 더 포함하고, 각각의 변환기 셀은 복수의 커패시터 중 하나에 연결됨 - 과, 충전 싸이클 이후에 그리고 복수의 변환기 셀 중 적어도 하나를 활성화하기 이전에, 복수의 변환기 셀 중 적어도 하나의 다른 변환기 셀의 그라운드 스위치를 스위치 온하는 것에 의해 복수의 변환기 셀 중 적어도 하나의 제1 입력 노드에서의 전위를 감소시키는 것 - 그라운드 스위치는 복수의 변환기 셀 중 다른 변환기 셀의 제2 입력 노드와 그라운드 노드 사이에 연결됨 - 과, 복수의 변환기 셀 중 적어도 하나를 활성화하여 복수의 변환기 셀 중 적어도 하나에 연결되는 커패시터로부터의 전력을 전력 변환기 회로의 출력으로 전달하는 것을 포함한다.
일 실시형태는 전력 변환기 회로에 관한 것이다. 전력 변환기 회로는, 전력 변환기 회로의 입력 노드 사이에 직렬로 연결되도록 구성되는 복수의 커패시터, 복수의 변환기 셀 - 복수의 변환기 셀의 각각은 복수의 커패시터 중 하나에 연결됨 - , 및 제어 회로를 포함한다. 제어 회로는, 전력 변환기 회로의 충전 싸이클에서, 전력 변환기 회로의 입력 노드 사이에서 복수의 커패시터를 직렬로 연결하도록, 충전 싸이클 이후에 그리고 복수의 변환기 셀 중 적어도 하나를 활성화하기 이전에, 복수의 변환기 셀 중 적어도 하나의 다른 변환기 셀의 그라운드 스위치를 스위치 온하는 것에 의해 복수의 변환기 셀 중 적어도 하나의 제1 입력 노드에서의 전위를 감소시키도록 - 그라운드 스위치는 복수의 변환기 셀 중 다른 변환기 셀의 제2 입력 노드와 그라운드 노드 사이에 연결됨 - , 복수의 변환기 셀 중 적어도 하나를 활성화하여 복수의 변환기 셀 중 적어도 하나에 연결되는 커패시터로부터의 전력을 전력 변환기 회로의 출력으로 전달하도록 구성된다.
다른 실시형태는 방법에 관한 것이다. 방법은 공급 회로에 커플링되는 복수의 변환기 회로를 구비하는 전력 변환기 회로에 의해 전력을 변환하는 것을 포함한다. 전력을 변환하는 것은 복수의 연속적인 활성화 시퀀스, 및, 각각의 활성화 시퀀스에서, 복수의 변환기 셀 중 적어도 몇몇을 활성화 주파수에서 활성화하는 것을 포함한다. 활성화 주파수는, 전력 변환기 회로의 출력 전력 및 출력 전류 중 적어도 하나에 의존한다.
다른 실시형태는 전력 변환기 회로에 관한 것이다. 전력 변환기 회로는, 제어 회로 및 공급 회로에 커플링되는 복수의 변환기 회로를 포함한다. 제어 회로는 복수의 변환기 셀을 복수의 연속하는 활성화 시퀀스에서 동작시키도록, 그리고, 각각의 활성화 시퀀스에서는, 복수의 변환기 셀 중 적어도 몇몇을 활성화 주파수에서 활성화하도록 구성된다. 활성화 주파수는, 전력 변환기 회로의 출력 전력 및 출력 전류 중 적어도 하나에 의존한다.
도면을 참조로 하기에 예가 설명된다. 도면은 기본 원리를 예시하도록 기능하며, 따라서 기본 원리를 이해하는 데 필요한 양태만이 예시된다. 도면은 일정 축척이 아니다. 도면에서 동일한 참조 문자는 동일한 피쳐를 나타낸다.
도 1은, 전력 공급 회로, 전력 공급 회로에 커플링되는 복수의 변환기 셀, 및 제어 회로를 포함하는 전력 변환기 회로의 일 실시형태를 예시한다;
도 2는 전력 공급 회로의 일 실시형태를 예시한다;
도 3은 MOSFET 스위치를 가지고 구현되는 전력 공급 셀의 일 실시형태를 예시한다;
도 4는 전력 공급 회로의 다른 실시형태를 예시한다;
도 5는 도 4에서 도시되는 전력 공급 회로의 동작의 한 방식을 예시한다;
도 6은 도 1에서 도시되는 복수의 변환기 셀 중 하나의 일 실시형태를 더 상세하게 예시한다;
도 7은 도 6에서 도시되는 변환기 셀의 동작의 한 방식을 예시하는 타이밍도를 도시한다;
도 8은 도 1에서 도시되는 복수의 변환기 셀 중 하나의 다른 실시형태를 더 상세하게 예시한다;
도 9는 도 8에서 도시되는 변환기 셀의 동작의 한 방식을 예시하는 타이밍도를 도시한다;
도 10은 도 1에서 도시되는 복수의 변환기 셀 중 하나의 다른 실시형태를 더 상세하게 예시한다;
도 11은 도 8에서 도시되는 변환기 셀의 동작의 한 방식을 예시하는 타이밍도를 도시한다;
도 12는 도 2 및 도 4 중 하나에서 도시되는 바와 같은 공급 회로를 포함하는 전력 변환기 회로의 동작의 한 방식을 예시하는 타이밍도를 도시한다;
도 13은 도 2 및 도 4 중 하나에서 도시되는 바와 같은 공급 회로를 포함하는 전력 변환기 회로의 동작의 다른 방식을 예시하는 타이밍도를 도시한다;
도 14는 도 2 및 도 4 중 하나에서 도시되는 바와 같은 공급 회로를 포함하는 전력 변환기 회로의 동작의 다른 방식을 예시하는 타이밍도를 도시한다;
도 15는 제어 회로의 일 실시형태를 예시한다;
도 16은 도 15에서 도시되는 제어 회로의 동작의 한 방식을 예시하는 타이밍도를 도시한다;
도 17은 공급 회로를 포함하는 전력 변환기 회로의 다른 실시형태를 예시한다;
도 18은 도 17에서 도시되는 전력 변환기 회로의 동작의 한 방식을 예시하는 타이밍도를 도시한다;
도 19는 공급 회로를 포함하는 전력 변환기 회로의 추가 실시형태를 예시한다;
도 20은 도 19에서 도시되는 전력 변환기 회로의 동작의 한 방식을 예시하는 타이밍도를 도시한다;
도 21은 복수의 변환기 셀 중 하나에서의 제1 스위치의 일 실시형태를 예시한다;
도 22는 n=6 개의 변환기 셀을 갖는 전력 변환기 회로의 구동 방식의 일 실시형태를 예시한다;
도 23은 n=6 개의 변환기 셀을 갖는 전력 변환기 회로의 변환기 셀의 부분 및 공급 회로를 도시한다;
도 24a 및 도 24b를 포함하는 도 24는 도 22에서 도시되는 타입의 구동 방식의 다른 표현을 도시한다;
도 25는 n=6 개의 변환기 셀을 갖는 전력 변환기 회로의 구동 방식의 다른 실시형태를 예시한다;
도 26은 병렬로 연결된 두 개의 전력 변환기 회로를 포함하는 전자 회로의 일 실시형태를 도시한다;
도 27은, 도 26에서 도시되는 전력 변환기 회로의 각각에서의 변환기 셀이 활성화될 수도 있는 순서를 예시한다;
도 28a 및 도 28b를 포함하는 도 28은, 도 26에서 도시되는 전자 회로에 대한 구동 방식의 실시형태를 도시한다;
도 29는, 세 개의 병렬 연결된 전력 변환기 회로의 각각에서의 변환기 셀이 활성화될 수도 있는 순서를 예시한다;
도 30은, 병렬로 연결된 세 개의 전력 변환기 회로를 포함하는 전자 회로에 대한 구동 방식의 일 실시형태를 도시한다;
도 31a 내지 도 31c를 포함하는 도 31은, 가변 활성화 주파수에서 전력 변환기 회로를 동작시키기 위한 방법의 일 실시형태를 도시한다; 그리고
도 32는, 가변 활성화 주파수에서 전력 변환기 회로를 동작시키기 위한 방법의 다른 실시형태를 도시한다.
하기의 상세한 설명에서는, 첨부의 도면에 대한 참조가 이루어진다. 도면은 설명의 일부를 형성하며, 예시로서, 본 발명이 실시될 수도 있는 특정 실시형태를 도시한다. 본원에서 설명되는 다양한 실시형태의 피쳐는, 그렇지 않다고 구체적으로 언급되지 않는 한, 서로 결합될 수도 있다는 것이 이해되어야 한다.
도 1은 전력 변환기 회로(1)의 일 실시형태를 예시한다. 전력 변환기 회로(1)는 입력 전압(Vin) 및 입력 전류(Iin)을 수신하기 위한 입력(11, 12), 및 출력 전압(Vout) 및 출력 전류(Iout)를 출력하기 위한 출력(17, 18)을 포함한다. 일 실시형태에 따르면, 입력 전압(Vin)은 직류 전압(DC 전압)이다. 이 입력 전압(Vin)은, 스위치 모드 파워 서플라이, 배터리 등등과 같은 종래의 전원(power source)(VS)(도 1에서 점선으로 예시됨)에 의해 제공될 수도 있다. 입력 전압(Vin)의 전압 레벨은, 예를 들면, 5V와 100V 사이, 특히 10V와 60V 사이에 있다.
출력 전압(Vout) 및 출력 전류(Iout)는 부하(Z)(도 1에서 점선으로 예시된)로 공급될 수 있다. 일 실시형태에 따르면, 출력 전압(Vout)은 입력 전압(Vin)보다 더 낮다. 예를 들면, 출력 전압(Vout)은 약 1.2V, 1.8V, 또는 약 3V이다. 예를 들면, 부하(Z)는 컴퓨터 서버 애플리케이션 또는 전화 애플리케이션에서의 마이크로프로세서이다.
일 실시형태에 따르면, 전력 변환기 회로(1)는, 출력 전압(Vout)이 실질적으로 일정하게 되게 제어하도록 구성된다. 이 경우, 출력 전류(Iout)는 부하(Z)의 소비 전력에 의존하여 변할 수도 있다. 예를 들면, 입력 전압(Vin)이 실질적으로 일정할 때, 입력 전류(Iin)는 부하(Z)의 소비 전력에 의존하여 변할 수도 있다.
출력(17, 18)은, 본 실시형태에서, 제1 출력 노드(17) 및 제2 출력 노드(18)를 포함한다. 옵션사항으로서, 제1 및 제2 노드(17, 18) 사이에 출력 커패시터(19)가 커플링된다. 출력 전압(Vout)은 출력 노드(17, 18) 사이의 전압이다. 등가적으로, 입력(11, 12)은 제1 입력 노드(11), 및 제2 입력 노드(12)를 포함한다. 입력 전압(Vin)은 제1 및 제2 입력 노드(11, 12) 사이의 전압이다.
일 실시형태에 따르면, 입력 전압(Vin) 및 출력 전압(Vout)은 동일한 회로 노드를 기준으로 하고, 그 동일한 회로 노드는 하기에서는 그라운드 노드로 칭해질 것이다. 이 경우, 제2 입력 노드(12), 및 제2 출력 노드(18) 둘 다는, 그라운드 전위가 이용가능한 그라운드 노드에 연결된다.
도 1을 참조하면, 전력 변환기 회로(1)는 입력(11, 12)에 커플링되는 전력 공급 회로(2)를 포함한다. 전력 공급 회로(2)는 입력 전압(Vin) 및 입력 전류(Iin)를 수신하도록 그리고 입력 전압(Vin)으로부터 복수의 공급 전압(V1, V2, Vn)을 출력하도록 구성된다. 이들 공급 전압(V1, V2, Vn)은 또한 DC 링크 전압으로 칭해질 수도 있다. 또한, 전력 변환기 회로(1)는 복수의 변환기 셀(31, 32, 3n)을 포함하는데, 이들 변환기 셀(31-3n)의 각각은 복수의 공급 전압(V1-Vn) 중 하나를 수신하고 출력 전류(I1-In)를 출력(17, 18)으로 공급하도록 구성된다. 전력 변환기 회로(1)의 출력 전류(Iout)는, 개개의 변환기 셀(31-3n)의 출력 전류(I1-In)의 합과 동일하다. 개개의 변환기 셀(31-3n)은, 출력 전압(Vout)이 미리 정의된 설정값을 갖도록, 그들의 출력 전류(I1-In)를 제어한다. 개개의 변환기 셀(31-3n)의 동작의 한 방식은, 본원의 하기에서 더 상세히 설명된다. 도 1에서 묘사되는 전력 변환기 회로(1)에서, 전력 공급 회로(2)는 n=3 개의 공급 전압(V1-Vn)을 출력하고, n=3 개의 변환기 셀(31-3n)은 전력 공급 회로(2)에 커플링된다. 그러나, 이것은 단지 예에 불과하다. 전력 변환기 회로(1)에서 구현되는 변환기 셀의 수(n)는 임의적이고 n=3으로 제한되지 않는다.
도 1을 참조하면, 변환기 셀(31-3n)의 각각은 제1 입력 노드(131-13n) 및 제2 입력 노드를 갖는 셀 입력을 포함하고 각각의 셀 입력에서 공급 전압(V1-Vn) 중 하나를 수신한다. 또한, 복수의 변환기 셀(31-3n)의 각각은, 제1 출력 노드(151-15n) 및 제2 출력 노드(161-16n)를 갖는 셀 출력을 포함한다. 개개의 변환기 셀(31-3n)의 제1 출력 노드(151-15n)는 전력 변환기 회로(1)의 제1 출력 노드(17)에 커플링되고, 제2 출력 노드(161-16n)는 전력 변환기 회로(1)의 제2 출력 노드(18)에 커플링된다.
도 1을 참조하면, 제어 회로(4)는 공급 회로(2)의 그리고 개개의 변환기 셀(31-3n)의 동작을 제어한다. 도 1에서는, 공급 회로(2)에 의해 그리고 개개의 변환기 셀(31-3n)에 의해 각각 수신되는 제어 신호(S2, S31-S3n)만이 개략적으로 예시된다. 공급 회로(2)의 그리고 개개의 변환기 셀(31-3n)의 특정 구현예에 의존하여, 이들 회로의 각각은 두 개 이상의 제어 신호를 수신할 수도 있고, 따라서, 도 1에서 예시되는 제어 신호(S2, S31-S3n)는 하나의 제어 신호 또는 둘 이상의 제어 신호를 나타낼 수도 있다.
도 2는 전력 공급 회로(2)의 제1 실시형태를 예시한다. 이 전력 공급 회로(2)는, 제1 및 제2 입력 노드(11, 12) 사이에서 직렬로 연결되는 복수의 전력 공급 셀(공급 셀)(21-2n)을 포함한다. 이들 공급 셀(21-2n)의 각각은 공급 전압(V1-Vn) 중 하나를 출력하도록 구성된다. 공급 셀(21-2n)의 각각은, 제1 스위치(211-21n) 및 제1 용량성 저장 엘리먼트(커패시터)(221-22n)를 갖는 직렬 회로를 포함하는데, 공급 전압(V1-Vn)은 공급 셀(21-2n)의 제1 커패시터(221-22n) 양단에서 이용가능하다.
도 2에서 도시되는 공급 회로(2)에서뿐만 아니라, 하기에서 개시되는 공급 회로(2)의 다른 실시형태에서, 개개의 공급 셀(21-2n)의 동일한 피쳐는, 첨자 인덱스 "1", "2", "n"이 서로 상이한 동일한 참조 문자를 갖는다. 하기에서, 공급 셀(21-2n)의 각각에 그리고 그들의 개개의 컴포넌트에 동등하게 설명이 적용되면, 인덱스가 없는 참조 문자가 사용될 것이다. 등가적으로, 변환기 셀(31-3n) 및 그들의 컴포넌트는, 첨자 인덱스 "1", "2", "n"이 서로 상이한 동일한 참조 문자를 갖는다. 하기에서, 어떤 설명이 변환기 셀(31-3n)의 각각에 그리고 그들의 개개의 컴포넌트에 동등하게 적용되면, 인덱스가 없는 참조 문자가 사용될 것이다. 개개의 공급 셀(21-2n)의 각각은 공급 전압(V1-Vn) 중 하나를 출력하고, 따라서, 그들에게 연결된 변환기 셀(도 1에서의 31-3n)로 공급한다.
도 2를 참조하면, 복수의 공급 셀(2)의 각각은 복수의 변환기 셀(3) 중 하나에 연결된다(그 하나와 관련된다). 공급 셀(2)의 각각은, 자신이 관련 변환기 셀(3)로 공급하는 에너지를 입력 노드(11, 12)로부터 수신한다. 공급 셀(2)의 각각은 충전 모드에서, 그리고 공급 모드에서 동작될 수 있다. 충전 모드에서, 공급 셀(2)은, 공급 셀(2)의 제1 커패시터(22)가 충전되도록, 입력 노드(11, 12)로부터 에너지를 수신한다. 공급 모드에서, 공급 셀(2)은 자신에게 연결된 관련 변환기 셀(3)로 에너지를 제공할 준비가 되어 있다, 즉, 공급 셀(2)은 제1 커패시터(22)를 방전시킬 준비가 되어 있다. 공급 모드에서, 하나의 공급 셀(2)이 관련 변환기 셀(3)로 에너지를 실제로 공급하는지의 여부는, 변환기 셀(3)의 동작 모드에 의존한다. 이것은 하기에서 더 상세히 설명된다.
도 2에서 묘사되는 공급 회로(2) 실시형태에서, 개개의 공급 셀(21-2n)은 동시에 충전 모드에서 동작된다. 충전 모드에서, 제어 회로(4)(도 2에서 예시되지 않음)는 개개의 공급 셀(21-2n)의 제1 스위치(211-21n)를 스위치 온한다. 제1 스위치(211-21n)가 스위치 온되면, 개개의 공급 셀(21-2n)의 커패시터(221-22n)는 제1 및 제2 입력 노드(11, 12) 사이에서 직렬로 연결된다. 그 다음, 개개의 커패시터(221-22n)는 각각 공급 전압(V1-Vn)으로 충전된다. 각각의 공급 셀의 공급 전압(V1-Vn)은 각각의 커패시터(221-22n)의 커패시턴스 및 입력 전압(Vin)에 의존한다. 일 실시형태에 따르면, 개개의 커패시터(221-22n)의 커패시턴스는 실질적으로 동일하다. 이 경우, 충전 단계의 끝에서, 개개의 커패시터(221-22n)는 실질적으로 동일한 전압 레벨을 갖는다, 즉,
Figure pat00001
인데, 여기서 n은 공급 회로(2)에서의 공급 셀(21-2n)의 수이다.
개개의 제1 커패시터(221-22n)가 (앞서 설명된 실시형태에서의 전압(Vin/n)까지) 완전히 충전되는지의 여부 또는 개개의 커패시터(221-22n)가 (Vin/n보다 작은 전압까지) 단지 부분적으로 충전되는지의 여부는, 충전 단계의 지속시간에 의존한다. 일 실시형태에 따르면, 충전 단계의 지속시간은, 충전 단계 동안 제1 커패시터(221-22n)가 완전히 충전되도록, 선택된다. 충전 단계의 끝에서, 제어 회로(4)는 제1 스위치(211-21n)를 개방하고 개개의 커패시터(221-22n)는 개개의 변환기 셀(31-3n)에 의해 방전될 준비가 된다. 이 실시형태에서, 제1 스위치(211-21n)는 동시에 스위치 온 및 스위치 오프되고, 따라서 제어 회로(4)로부터 수신되는 하나의 제어 신호(S2)는 개개의 제1 스위치(211-21n)를 제어하는 데 사용될 수 있다.
제1 스위치(211-21n)는 종래의 전자적 스위치로서 구현될 수 있다. 일 실시형태에 따르면, 제1 스위치(211-21n)는 트랜지스터이다. 다른 실시형태에 따르면, 제1 스위치(211-21n)는 중계기이다. 도 3은, 트랜지스터로서 구현되는 제1 스위치(21i)를 포함하는 하나의 공급 셀(2i)의 일 실시형태를 예시한다. 이 특정 실시형태에서, 트랜지스터(21i)는 MOSFET이다. 이 MOSFET는 n 타입 MOSFET로서 또는 p 타입 MOSFET로서 구현될 수 있고 인핸스먼트(노멀리 오프) 트랜지스터로서 또는 공핍형(노멀리 온) 트랜지스터로서, 예컨대 공핍형 MOSFET 또는 JFET(Junction Field-Effect Transistor; 접합형 전계 효과 트랜지스터)로서 구현될 수 있다. 트랜지스터는 종래의 반도체 재료, 예컨대 실리콘(Si), 실리콘 카바이드(SiC), 갈륨 비소(GaAs), 갈륨 질화물(GaN) 등등을 사용하여 구현될 수 있다. MOSFET는 커패시터(22i)와 직렬로 연결되는 부하 경로(드레인-소스 경로) 및 제어 신호(S2)를 수신하기 위한 제어 단자(게이트 단자)를 구비한다. 제어 회로(4)는, 공급 셀(2i)이 충전 모드에 있을 때 MOSFET가 스위치 온되도록 그리고 공급 셀(2i)이 공급 모드에 있을 때 MOSFET가 스위치 오프되도록, MOSFET의 특정 타입에 의존하여 제어 신호(S2)의 신호 레벨을 생성하도록 구성된다. MOSFET(21i)는, 도 3에서 또한 예시되는 내부 바디 다이오드를 포함할 수도 있다. 이 바디 다이오드의 극성은, 공급 셀(2)의 커패시터(22)가 바디 다이오드를 통해 충전될 수 없도록, 선택될 수도 있다. 이 때문에, 바디 다이오드의 애노드는 도 3의 실시형태에서 커패시터(22i)에 연결된다. 스위치(21i)를 n 타입 MOSFET로서 구현하는 것은 단지 예에 불과하다. 임의의 다른 타입의 전자적 스위치, 예컨대 다른 타입의 MOSFET, 또는 다른 타입의 트랜지스터, 예컨대 BJT(Bipolar Junction Transistor; 바이폴라 접합 트랜지스터), JFET(접합형 전계 효과 트랜지스터), 또는 GaN-HEMT(Gallium-Nitride High Electron-Mobility Transistor; 갈륨 질화물 고 전자 이동도 트랜지스터)가 또한 사용될 수도 있다. 일 실시형태에 따르면, 스위치(211-21n)는 횡형 파워 트랜지스터(lateral power transistor)를 지원하는 파워 IC 기술을 사용하여 구현된다.
도 4는 공급 회로(2)의 추가 실시형태를 예시한다. 도 4의 실시형태에서, 공급 회로(2)는 공급 셀(21-2n)과 직렬로 연결되는 인덕터(23)를 포함한다. 도 2에서 도시되는 공급 회로에서, 입력 전류(Iin)는 충전 단계(충전 모드)의 시작에서 상대적으로 높은 전류 레벨을 가질 수도 있다. 이 전류 레벨은, 얼마나 많은 개개의 커패시터(221-22n)가 이전에 방전되었는지에 의존한다. 도 4의 공급 회로(2)에서, 인덕터(23)는 입력 전류(Iin)의 전류 레벨을 제한하는 것을 도울 수 있다. 또한, 인덕터(23)는, 인덕터(23) 및 스위치(211-21n)를 통과하는 전류가 실질적으로 제로일 때, 공급 셀(21-2n)의 스위치(211-21n)를 스위치 온하고 스위치 오프하는 것을 가능하게 한다. 도 4를 참조하면, 옵션사항인 환류 엘리먼트(freewheeling element; 26), 예컨대 다이오드가 인덕터(23)와 병렬로 연결된다. 환류 엘리먼트(26)는, 인덕터(23)가 완전히 소자되기(demagnetized) 이전에 스위치(211-21n)가 스위치 오프되면, 인덕터(23)를 통과하는 전류를 취한다. 인덕터(23)는 반드시 별개의 디바이스일 필요는 없지만, 제1 입력 노드(11)와 제2 입력 노드(12) 사이에 커패시터 직렬 회로를 포함하는 전류 경로에서의 총 부유 인덕턴스(stray inductance)에 의해 실현될 수도 있다.
도 4의 공급 회로의 동작의 한 방식은 도 5를 참조로 설명되는데, 도 5에서는, 입력 전류(Iin)의 그리고 공급 회로(2)의 동작 모드의 타이밍도가 예시된다. 동작 모드는 제어 신호(S2)에 의해 표현된다. 설명의 목적을 위해, 제어 신호(S2)는, 공급 회로(2)가 충전 모드에 있을 때 하이 레벨(개개의 제1 스위치(211-21n)를 스위치 온시킨다)을 그리고 공급 회로가 공급 모드에 있을 때 로우 레벨을 갖는다는 것이 가정된다. 설명의 목적을 위해, 개개의 커패시터(221-22n)는 충전 모드의 시작에서 완전히 충전되지 않는다는 것, 즉 개개의 공급 전압(V1-Vn)의 합이 입력 전압(Vin)보다 더 낮다는 것이 또한 가정된다:
Figure pat00002
이 경우, 입력 전류(Iin)는 충전 모드의 시작에서 증가하는데, 충전 모드의 시작은 도 5에서 시간 t1에 의해 표현된다. 도 5를 참조하면, 입력 전류(Iin)는 최대 입력 전류(Iinmax)까지 증가하고 그 다음 제로로 감소한다. 최대 입력 전류(Iinmax)는, 입력 전압(Vin)의 전압 레벨과 충전 단계의 시작에서의 커패시터(221-22n)를 갖는 직렬 회로 양단의 전압의 전압 레벨 사이의 차이에 의존하는데, 최대 입력 전류(IinMAX)은 전압 차이가 증가함에 따라 증가한다. 시간 t1의 충전 기간의 시작과 입력 전류(Iin)가 제로로 감소될 때의 시간 t2 사이의 시구간인 충전 기간(T)은 전압 차이와 무관하며, 복수의 커패시터(221-22n)를 갖는 커패시터 직렬 회로의 총 커패턴스 그리고 인덕터(23)의 인덕턴스에만 의존한다. 일 실시형태에 따르면, 공급 회로(2)가 충전 모드에서 동작되는 시구간은 충전 기간(T)에 대응하거나 또는 심지어 더 짧다.
도 4에서 도시되는 실시형태에서, 충전 기간의 끝에서의 커패시터 직렬 회로 양단의 전체 전압은 입력 전압(Vin)보다 더 높을 수 있다, 즉:
Figure pat00003
이다.
전체 전압이 입력 전압(Vin)보다 더 높은지의 여부는, 스위치(211-21n)가 턴오프되고 있을 때의 시간의 지점에 의존한다. 일 실시형태에 따르면, 스위치(211-21n)는, 입력 전류(Iin)가 최대 레벨(이것은 도 5에서 t1과 t2 사이에 있다)에 실질적으로 도달한 경우 턴오프한다. 이 경우, 전체 전압은 입력 전압에 대응한다. 그러나, 스위치(211-21n)가 나중에 스위치 오프하면, 인덕터(23)에 (자기적으로) 저장되었던 에너지는, 제1 시간 t1과 입력 전류(Iin)가 최대치에 도달하는 때의 시간 사이에서, 커패시터(221-22n)로 전달되고 전체 전압이 입력 전압(Vin) 위로 증가하게 한다. 일 실시형태에 따르면, 커패시터(221-22n)가 방전되는 것을 방지하기 위해, 스위치(211-21n)는, 입력 전류(Iin)가 제로로 될 때 또는 제로로 되기 이전에, 스위치 오프된다.
충전 모드, 개개의 공급 셀(21-2n)에 의해 출력되는 공급 전압(V1-Vn)은 상이한 전위를 기준으로 한다. 제2 입력 노드(12)에 직접적으로 연결되는 공급 셀(2n)의 공급 전압(Vn)은 제2 입력 노드(12)의 전위를 기준을 한다. 제2 입력 노드(12)의 이 전위는, 하기에서 제1 그라운드 전위로 칭해질 것이다. 제2 입력 노드(12)에 직접적으로 연결되는 공급 셀(2n)은 하기에서 최하부 공급 셀로 칭해질 것이고, 최하부 공급 셀(2n)에 커플링되는 변환기 셀(3n)은 하기에서 최하부 변환기 셀로 칭해질 것이다.
최하부 공급 셀(2n)에 인접한 공급 셀(22)의 공급 전압(V2)은 P12+Vn을 기준으로 하는데, 여기서 P12는 제1 그라운드 전위를 나타내고 Vn은 최하부 공급 셀(2n)의 공급 전압을 나타낸다. 등가적으로, 공급 셀(21)의 공급 전압(V1)은 P12+Vn+V2를 기준으로 한다. 일반적으로, 충전 모드에서, 공급 셀(2i)(여기서 2i는 공급 셀(21-2n) 중 임의의 것을 나타낸다)의 공급 전압(Vi)은
Figure pat00004
을 기준으로 한다.
공급 모드에서, 각각의 공급 셀(21-2n)의 공급 전압(V1-Vn)은 제2 출력 노드(18)의 전위를 기준으로 하는데, 제2 출력 노드(18)의 전위는 하기에서 제2 그라운드 전위로 칭해질 것이다. 이 목적을 위해, 변환기 셀(31-3n)의 각각은, 대응하는 공급 셀(21-2n)의 커패시터(221-22n)와 제2 출력 노드(18) 사이에 연결되는 제2 스위치(311-31n)를 포함한다. 하기에서 그라운드 스위치로 또한 칭해질 이들 제2 스위치는, 도 2 및 도 4의 변환기 셀(31-3n)에서 개략적으로 예시된다. 제어 회로(4)는, 대응하는 공급 셀(21-2n)이 충전 모드에 있을 때, 이들 제2 스위치(211-21n)가 스위치 오프되도록(개방되도록) 제어한다. 최하부 변환기 셀(3n)에서, 제2 스위치(31n)는 옵션사항이며 생략될 수도 있다.
충전 모드 및 공급 모드 외에, 공급 셀(2)의 각각은 스탠바이 모드에 있을 수 있는데, 스탠바이 모드에서는, 커패시터(22)가 충전되어 있고 제1 스위치(21) 및 제2 스위치(31)가 개방되어 있다. 이 동작 모드에서, 각각의 공급 셀에 의해 제공되는 공급 전압(V)은 유동적이다(floating).
옵션사항으로서, 공급 셀(21-2n)을 갖는 직렬 회로와 제2 입력 노드(12) 사이에 추가 스위치(24)가 연결된다. 이 추가 스위치(24)는 제1 스위치(211-21n)와 동시에 스위치 온되고 스위치 오프된다. 이 실시형태에서, 최하부 변환기 셀(3n)은 또한 제2 스위치(31n)를 포함한다. 이 실시형태에서, 입력 전압(Vin) 및 출력 전압(Vout)은 상이한 그라운드 전위를 기준으로 할 수 있다. 즉, 입력 전압(Vin)은 제1 그라운드 전위, 즉, 제2 입력 노드(12)의 전위를 기준으로 할 수 있고, 출력 전압(Vout)은 제2 그라운드 전위, 즉 이를테면 제2 출력 노드(18)의 전위를 기준으로 할 수 있다.
추가 실시형태에 따르면, 최하부 변환기 셀(3n)이 아닌 변환기 셀(31-3n) 중 하나의 제2 스위치는 생략되고, 한편 최하부 변환기 셀(3n)은 제2 스위치(31n)를 포함한다. 만약, 예를 들어, 제2 변환기 셀(32)의 제2 스위치(312)가 생략되면, 출력 전압(Vout)은, 제2 변환기 셀(32)과 관련되는 커패시터(222)의 단자 중 하나의 전위를 기준으로 한다.
개개의 변환기 셀(31-3n)을 구현하기 위한 상이한 토폴로지가 가능하다. 도 6 및 도 8을 참조로 두 개의 가능한 구현예가 하기에서 설명된다.
도 6은 변환기 셀(3i)(여기서 3i는 변환기 셀(31-3n) 중 임의의 하나를 나타낸다)의 일 실시형태를 도시한다. 이 변환기 셀(3i)은 벅 변환기(buck converter) 토폴로지를 가지고 구현되며, 제1 입력 노드(13i)와 제1 출력 노드(15i) 사이에 연결되는 제3 스위치(32i)와 인덕터(33i)를 갖는 직렬 회로를 포함하는데, 제1 출력 노드(15i)는 전력 변환기 회로(1)의 제1 출력 노드(17)에 연결된다. 제3 스위치(32) 및 인덕터(33i)에 공통인 회로 노드와 제2 출력 노드(16i) 사이에 환류 엘리먼트(34i)가 연결된다. 제2 출력 노드(16i)는, 전력 변환기 회로(1)의 제2 출력 노드(18)에 연결되는 출력 노드이다. 환류 엘리먼트(34i)는 종래의 환류 엘리먼트, 예컨대 다이오드 또는 동기식 정류기(synchronous rectifier; SR) MOSFET로서 구현될 수 있다. 제3 스위치(32i)는 하기에서 제어 스위치로서 칭해질 것이다.
도 6에서 도시되는 변환기 셀(3i)의 동작의 한 방식은, 제2 스위치(31i)를 제어하는 제어 신호(S31i), 제어 스위치(32i)를 제어하는 제어 신호(S32i), 및 변환기 셀(3i)의 출력 전류(Ii)의 타이밍도를 도시하는 도 7을 참조로 설명된다. 제2 스위치(31i)를 제어하는 제어 신호(S31i)는 하기에서 공급 모드 제어 신호로 칭해질 것이고, 제어 스위치(32i)를 제어하는 제어 신호(S32i)는 전류 제어 신호로 칭해질 것인데, 그 이유는 이 제어 신호가 출력 전류(Ii)를 제어하는 것을 돕기 때문이다. 이것은 하기에서 더 상세히 설명된다.
일 실시형태에 따르면, 제어 신호(S32i)는, 제어 스위치(32i)를 펄스폭 변조(pulse-width modulated; PWM) 양식으로 구동하는 펄스폭 변조(PWM) 신호이다. 즉, 복수의 후속하는 구동 기간이 존재하는데, 각각의 구동 기간에서, 제어 신호(S32i)는 온 기간(TON) 동안 제어 스위치(32i)을 스위치 온하고 오프 기간(TOFF) 기간 동안 제어 스위치(32i)를 스위치 오프한다. 일 실시형태에 따르면, 개개의 구동 싸이클의 기간(TPWM)은 동일한데, 온 기간(TON)의 지속시간과 구동 싸이클의 지속시간(TPWM) 사이의 비율인 듀티 사이클은 변할 수도 있다. 단지 설명의 목적을 위해, 도 7의 구동 신호(S32i)의 하이 레벨은 제어 스위치(32i)의 온 상태를 나타내고, 한편 구동 신호(S32i)의 로우 레벨은 제어 스위치(32i)의 오프 상태를 나타낸다는 것이 가정된다.
도 7을 참조하면, 출력 전류(Ii)는 온 기간(TON) 동안 증가하고 오프 기간(TOFF) 동안 감소한다. 도 7은, 변환기 셀(3i)의 정상 상태(steady state)에서의 그리고 연속 전류 모드(continuous current mode; CCM)에서의 출력 전류(Ii)의 타이밍도를 도시한다. CCM은, 오프 기간(TOFF) 동안 출력 전류(Ii)가 제로로 감소하지 않는 동작 모드이다. 평균 출력 전류(Ii)는, 제어 신호(S32i)의 듀티 싸이클을 변경시키는 것에 의해 변경될 수 있다. 평균 출력 전류는 듀티 싸이클을 일시적으로 증가시키는 것에 의해 증가될 수 있고, 평균 출력 전류는 듀티 싸이클을 일시적으로 감소시키는 것에 의해 감소될 수 있다. 제어 스위치(32i)를 제어하는 제어 신호(S32i)는 또한, 하기에서 전류 제어 신호로 칭해질 것이다. 정상 상태에서, 듀티 싸이클은, 예를 들면, 약 0.25(예를 들어 n=4이고 Vout이 약 1V인 경우)와 같이, 실질적으로 일정하다. CCM에서 변환기 셀(3i)을 동작시키는 것은 단지 예에 불과하다. 오프 기간(TOFF) 동안 출력 전류(Ii)가 제로로 감소하는 비연속 전류 모드(discontinuous current mode; DCM)에서 변환기 셀(3i)을 동작시키는 것도 또한 가능하다.
온 기간(TON) 동안, 에너지는 인덕터(33i)에 자기적으로 저장된다. 오프 기간 동안, 인덕터(33i)에 저장된 에너지는 출력 전류(Ii)로 하여금 계속 흐르게 하는데, 환류 엘리먼트(34i)는 출력 전류(Ii)가 계속 흐르는 것을 허용하는 환류 경로를 제공한다.
도 6에서 도시되는 변환기 셀(3i)에서, 그라운드 스위치(31i)는, 제2 스위치(31i)가 스위치 오프되었을 때 환류 전류가 흐를 수 있도록, 정류기 엘리먼트(34i)와 인덕터(33i)를 갖는 환류 전류 경로와 제2 입력 노드(14i) 사이에 연결된다. 앞서의 설명을 참조하면, 변환기 셀(3i)은, 제2 스위치(31i)가 스위치 온될 때 공급 모드에 있다. 일 실시형태(도 7에서 실선으로 예시됨)에 따르면, 그라운드 스위치(31i) 및 제어 스위치(32i)는, 그들의 대응하는 제어 신호(S31i, S32i)에 의해 동시에 스위치 온되고 스위치 오프된다. 이 경우, 그라운드 스위치(31i) 및 제어 스위치(32i)는 공통 제어 신호(S3i)에 의해 제어될 수 있고, 변환기 셀(3i)에 커플링되는 공급 셀(도 6에서 도시되지 않음)은, 제어 스위치(32i)가 스위치 온될 때에만 공급 모드에 있게 된다. 공급 셀은, 제어 스위치(32i)의 후속하는 온 시간 사이에서 재충전될 수도 있다.
추가 실시형태에 따르면, 그라운드 스위치(31i)는 제어 스위치(32i)가 스위치 온하기 이전에 스위치 온되고, 따라서 제어 스위치(32i)와 그라운드 스위치(31i)의 스위칭 온 사이에 지연 시간이 존재한다.
추가 실시형태에 따르면, 관련 공급 셀이 재충전되기 이전에 제어 스위치(32i)의 둘 이상의 구동 싸이클이 존재한다. 이 경우, 그라운드 스위치(31i)는 여러 구동 싸이클 동안 온 상태에서 유지될 수도 있다. 이것은 도 7에서 일점쇄선(dashed-and-dotted line)에서 예시된다.
또 다른 실시형태에 따르면, 그라운드 스위치(31i)는 제어 스위치로서 동작되고, 제어 스위치(32i)는 전위를 정합시키도록 기능한다. 즉, 이 실시형태에서, 그라운드 스위치(31i)는, 앞서 본원에서 제어 스위치(32i)와 연계하여 설명된 바와 같이 PWM 양식으로 구동되고, 제어 스위치(32i)는, 앞서 본원에서 설명된 그라운드 스위치(31i)처럼 동작될 수 있다. 이것은, 환류 엘리먼트(34) 및 제1 스위치(311)가 트랜지스터로서, 특히 MOSFET로서 구현될 때, 유익하다. 이 경우, 이들 트랜지스터는, 동일한 기준 전위(reference potential), 즉 제2 스위치(311)와 환류 엘리먼트(34i)에 공통인 회로 노드의 전위를 기준으로 할 수 있는 구동 전압을 사용하여 구동될 수 있고, 따라서 이들 구동 전압은 공통 드라이버에 의해 생성될 수 있다.
도 6에서 도시되는 다이오드(34i)가, 환류 엘리먼트로서 작용하는 스위치로 대체되면, 변환기 셀(3i)은 제로 전압 스위칭(zero-voltage switching; ZVS) 모드에서 동작될 수 있다. 제로 전압 모드는, 특히, 제어 스위치(32i)가, 제어 스위치(32i)가 스위치 오프하면 충전하는 출력 커패시턴스를 갖는 전자적 스위치일 때, 유용하다. 도 8은, 스위치(34i)를 환류 엘리먼트로서 포함하는 그리고 출력 커패시턴스(COSS)를 갖는 MOSFET를 제어 스위치(32i)로서 포함하는 변환기 셀(3i)의 일 실시형태를 도시한다. 제로 전압 스위칭 모드에서의 이 변환기 셀(3i)의 동작의 한 방식은, 출력 전류(Ii), 제어 스위치(32i)의 제어 신호(S32i), 및 환류 스위치(34i)의 제어 신호(S34i)의 타이밍도를 도시하는 도 9를 참조로 설명된다.
제로 전압 스위칭 모드, 환류 스위치(34i)는 제어 스위치(32i)가 스위치 오프하면 스위치 온하고, 환류 스위치(34i)는 출력 전류(Ii)가 전류 흐름 방향을 변경할 때까지(음으로 전환할 때까지) 온 상태에서 머무른다. 이 음의 전류는 인덕터(33i)를 (약간) 자화시킨다. 제어 스위치(32i)의 출력 커패시터(COSS) 양단의 전압은, 제어 스위치(32i)가 오프 상태에 있을 때, 입력 전압(Vi)과 출력 전압(Vout) 사이의 차이에 실질적으로 대응한다. 환류 스위치(34i)가 스위치 오프하면, 자화된 인덕터(33i)에 의해 유도되는 전류는 제어 스위치(32i)의 출력 커패시터(COSS)를 방전시키고, 따라서 제어 스위치(32i)는, 제어 스위치(32i) 양단의 전압이 실질적으로 제로인 경우, 스위치 온될 수 있다. 이것은 스위칭 손실을 감소시키는 것을 돕는다.
특히 변환기 셀(3i)이 DCM에서 또는 ZVS 모드에서 동작되는 경우, 인덕터는 CCM 모드에서보다 더 낮은 인덕턴스를 가지고 구현될 수 있다. PWM 양식으로 구동되는 스위치(즉 제어 스위치(32i) 또는 제1 스위치(31i))의 스위칭 주파수는, 예를 들면, 수 MHz, 예컨대 10MHz, 또는 그 이상이다.
도 6에서 도시되는 변환기 셀(3i)에서, 출력 전압(Vout)의 최대 전압 레벨은 공급 전압(Vi)의 전압 레벨보다 더 낮다. 도 10은, 공급 전압(Vi)보다 더 높은 전압 레벨을 갖는 출력 전압(Vout)을 생성할 수 있는 변환기 셀(3i)의 한 실시형태를 도시한다. 이 변환기 셀(3i)은 부스트 변환기 토폴로지를 갖는다. 이 실시형태에서, 인덕터(33i) 및 제어 스위치(32i)를 갖는 직렬 회로는 입력 노드(13i, 14i) 사이에 연결된다. 또한, 인덕터(33i) 및 제어 스위치(32i)에 공통인 회로 노드와 제1 출력 노드(15i) 사이에 정류기 엘리먼트(34i)가 연결된다. 도 6의 실시형태에서와 같이, 제어 스위치(32i)는 PWM 양식으로 구동되는데, 스위치(32i)가 스위치 온될 때마다, 인덕터(33i)에 에너지가 자기적으로 저장된다. 인덕터(33i)에 저장된 에너지는, 제어 스위치(32i)가 스위치 오프될 때, 출력 노드(15i, 16i)로 적어도 부분적으로 전달된다. 제어 스위치(32i) 및 제2 스위치(31i)는 동시에 스위치 온되고 스위치 오프될 수 있다. 제2 스위치(31i)가 스위치 오프되었다면, 추가적인 정류기 엘리먼트(35i)는 출력 전류(Ii)가 흐르는 것을 허용한다.
출력 전류(Ii)와 제어 스위치(32i)의 제어 신호(S32i)의 타이밍도는 도 11에서 예시된다. 이 실시형태에서, 출력 전류(Ii)는 오프 기간 동안에만 흐른다. 도 6의 실시형태와 같이, 출력 전류(Ii)의 평균은, 제어 신호(S32i)의 듀티 싸이클을 조정하는 것에 의해 제어될 수 있다.
앞서 설명된 변환기 셀(3i)의 각각은, 연속 전류 모드(CCM), 비연속 전류 모드(DCM)에서, 또는 ZVS 모드에서 동작될 수 있다. 또한, 변환기 셀(3i)은, (도 6 및 도 8에서 도시된 바와 같은) 벅 변환기 토폴로지 및 (도 10에서 도시된 바와 같은) 부스트 변환기 토폴로지 이외의 토폴로지를 가지고 또한 구현될 수 있다. 이들 다른 변환기 셀 토폴로지의 예는, 두 개만 예를 들자면, 벅 부스트 변환기 토폴로지, 또는 부스트 벅 변환기 토폴로지를 포함한다.
도 12는, 도 2 및 도 4 중 하나에서 도시되는 바와 같은 공급 회로(2)를 가지고 그리고 도 6 및 도 8 중 하나에서 도시되는 바와 같은 복수의 변환기 셀(31-3n)을 가지고 구현될 때의, 도 1에서 도시되는 타입의 전력 변환기 회로(1)의 동작의 한 방식을 예시하는 타이밍도를 도시한다. 도 12는 각각의 변환기 셀(31-3n)의 제어 스위치(32i)의 제어 신호(S321-S32n)의 타이밍도를 도시한다. 그라운드 스위치(31i)는 앞서 설명된 바와 같이 제어될 수 있다, 즉, 각각의 하나의 변환기 셀(3i)의 제어 스위치(32i) 및 그라운드 스위치(31i)는 동시에 제어될 수 있거나, 또는 그라운드 스위치(31i)는 제어 스위치가 스위치 온하기 이전에 이미 온 상태에 있을 수 있다. 도 12는 PWM 제어 신호(S31, S32, S3n)의 타이밍도를 도시하는데, 이들 제어 신호의 각각은, 변환기 셀(31-3n) 중 하나의 제2 스위치(도 6 및 도 8의 31i) 및 제어 스위치(도 6 및 도 8의 32i)를 제어한다. 도 12는 또한, 개개의 공급 셀(21-2n)의 충전 모드를 제어하는 공급 회로 제어 신호(S2)의 타이밍도를 도시한다. 이 실시형태에서, 개개의 공급 셀(21-2n)은 충전 모드에서 동시에 동작된다.
도 12를 참조하면, 제어 신호(S31-S3n)의 각각은 온 레벨 및 오프 레벨 중 하나를 가질 수 있다. 설명의 목적을 위해, 변환기 셀(31-3n)에 의해 수신되는 제어 신호(S31-S3n)의 하이 레벨은 온 레벨에 대응하고 변환기 셀(31-3n)의 그라운드 스위치(311-31n) 및 제어 스위치(도 6 및 도 8의 32i)를 스위치 온하고, 한편 로우 레벨은 오프 레벨에 대응하고 제어 스위치 및 그라운드 스위치를 스위치 오프한다고 가정된다. 등가적으로, 공급 회로 제어 신호(S2)의 하이 레벨은 공급 셀(21-2n)의 충전 모드를 나타낸다.
도 12에서 예시되는 동작 시나리오에서, 제어 회로(4)는, 한 번에 단지 하나의 변환기 셀(31-3n)의 제어 스위치가 스위치 온되도록, 개개의 변환기 셀(31-3n)을 동작시킨다. 즉, 개개의 변환기 셀(31-3n)에서의 제어 스위치의 온 기간(TON1, TON2, TONn)은 시간적으로 중첩하지 않는다. 상기 설명을 참조하면, 개개의 변환기 셀(31-3n)은, DCM 모드, ZVS 모드, 및 CCM 모드 중 하나에서 동작될 수 있는데, ZVS 모드는 최저 스위칭 손실을 나타낸다. 도 12에서, 제어 신호(S3n)는 최하부 공급 셀(2n)에 커플링되는 최하부 변환기 셀(3n)의 제어 신호이다. 입력 전압(Vin) 및 출력 전압(Vout)이 동일한 그라운드 전위를 기준으로 하면, 즉, 상기에서 설명되는 제1 그라운드 전위 및 제2 그라운드 전위가 동일하면, 최하부 공급 셀(2n)은 충전 모드에서 그리고 공급 모드에서 동시에 동작될 수 있다. 즉, 최하부 변환기 셀(3n)의 제어 스위치는, 커패시터(22n)가 입력(11, 12)에 커플링되는 동안, 최하부 공급 셀(2n)로부터 전력을 수신하도록 스위치 온될 수 있다. 따라서, 도 12에서 도시되는 실시형태에서, 최하부 공급 셀(2n)의 충전 모드 기간 및 최하부 변환기 셀(3n)의 제어 스위치의 온 기간(TONn)은 중첩할 수도 있다. 공급 셀의 "충전 모드 기간"은, 공급 셀이 충전 모드에 있을 때의 시구간이다.
도 13은 전력 변환기 회로(1)를 동작시키기 위한 추가 실시형태를 예시한다. 이 실시형태에서, 개개의 변환기 셀(31-3n)에서의 제어 스위치는, 공통의 온 기간이 존재하도록, 실질적으로 동시에 스위치 온되고 스위치 오프된다. 이 실시형태에서, 최하부 변환기 셀(3n)의 온 기간(TONn) 및 충전 모드 기간은 중첩하지 않는다. 공급 회로(2)는, 공통 온 기간(TON1, TON2, TONn) 이후 충전 모드에 동작된다. 이 모드는 출력 전류를 극도로 빠르게 증가시키는 것을 가능하게 한다. 예를 들면, 이 동작 모드는, 부하의 급격한 변경 이후 출력 전압(Vout)을 재조정하기 위해 사용된다.
도 14에서 예시되는 추가 실시형태에 따르면, 개개의 변환기 셀은, 개개의 변환기 셀(31-3n)에서의 제어 스위치(및 제2 스위치)의 온 기간(TON1, TON2, TONn)이 중첩하도록, 인터리브 양식(interleaved fashion)으로 동작된다. 입력 전압(Vin) 및 출력 전압(Vout)이 동일한 그라운드 전위를 기준으로 하는 경우, 최하부 변환기 셀(3n)에서의 제어 스위치의 온 기간(TONn) 및 충전 모드 기간은 중첩할 수도 있다. 그러나, 충전 모드 기간은, 다른 제어 스위치의 어느 것도 스위치 온되지 않는 온 기간의 일부(TONn)와만 중첩할 수도 있다. 즉, 충전 모드 기간은 다른 온 기간(TON1, TON2) 중 하나와 중첩하지 않아야 한다.
도 12 내지 도 14가 n=3개의 변환기 셀을 갖는 전력 변환기 회로의 동작의 한 방식을 예시하지만, 이들 도 12 내지 도 14를 참조로 설명되는 동작은 n=3 개의 변환기 셀을 갖는 전력 변환기 회로로 한정되지 않으며, 단지 두 개(n=2)의 또는 세 개보다 많은(n>3) 변환기 셀을 갖는 전력 변환기 회로에도 등가적으로 적용된다.
도 12 내지 도 14를 참조로 설명되는 실시형태의 각각에서, 제어 회로(4)는, 출력 전압(Vout)의 (평균) 레벨이 미리 정의된 기준 전압과 동일하도록, 개개의 변환기 셀(31-3n)의 출력 전류를 제어할 수도 있거나, 또는 출력 전류(Iout)의 (평균) 레벨이 미리 정의된 기준 전류와 동일하도록, 개개의 변환기 셀(31-3n)의 출력 전류를 제어할 수도 있다. 변환기 셀(31-3n)이 출력 전류(Iout)를 제어하는 동작 모드에서, 옵션사항인 출력 커패시터(도 1에서 점선으로 예시됨)는 생략될 수 있다.
제어 회로(4)는, 제어 신호(S321-S32n)가 하나의 구동 싸이클(TPWM)에서 동일한 듀티 싸이클을 갖도록, 개개의 변환기 셀(31-3n)을 제어할 수도 있다. 추가 실시형태에 따르면, 제어 회로(4)는, 대응하는 제어 신호(S31)의 듀티 싸이클이 출력 전압(Vout)에 의존하도록(또는 출력 전류(Iout)에 의존하도록), 변환기 셀 중 하나, 예컨대 변환기 셀(31)을 마스터 변환기 셀로서 제어하고, 이들 다른 변환기 셀의 출력 전류(I2-In)가 마스터 변환기 셀(31)의 출력 전류(I1)와 실질적으로 동일하도록, 다른 변환기 셀, 예컨대 변환기 셀(32-3n)을 슬레이브 변환기 셀로서 제어한다. 슬레이브 변환기 셀의 출력 전류는 제어 신호(S311-S32n)의 듀티 싸이클을 조정하는 것에 의해 제어될 수 있다. 이 실시형태에서, 개개의 변환기 셀(31-3n)의 출력 전류(I1-In)는 실질적으로 균형이 맞춰진다. 이 실시형태에서, 변환기 셀(31)은 마스터 변환기 셀로서 작용하고 다른 변환기 셀(32-3n)은 슬레이브 셀로서 작용한다.
다른 실시형태에 따르면, 개개의 변환기 셀(31-3n)은, 각각의 변환기 셀(31-3n)이 출력(17, 18)에 미리 정의된 출력 전류를 공급하도록, 서로 독립적으로 제어되는데, 개개의 변환기 셀(31-3n)의 출력 전류(I1-In)는 상호 상이할 수 있다. 또 다른 실시형태에 따르면, 개개의 변환기 셀(31-3n)은 출력(17, 18)에서 동일한 미리 정의된 출력 전압 레벨을 생성하기 위해 서로 독립적으로 제어된다.
도 15는, 도 12에서 예시되는 동작 시나리오에 따라 그리고 개개의 제어 신호(S31-S3n)가 동일한 듀티 싸이클을 가지도록, 전력 변환기 회로(1)를 동작시키도록 구성되는 제어 회로(4)의 일 실시형태를 예시한다. 도 15를 참조하면, 제어 회로(4)는, 출력 전류(Iout) 및 출력 전압(Vout) 중 하나를 나타내는 출력 신호(SOUT) 및 기준 신호(SREF)를 수신하도록 구성되는 PWM 생성기(41)를 포함한다. PWM 생성기(41)는 기준 신호(SREF) 및 출력 신호(SOUT)에 의존하여 PWM 신호(S3)를 출력하도록 구성된다. 도 15의 실시형태에서, PWM 생성기(41)는, 출력 신호(SOUT)와 기준 신호(SREF) 사이의 관계에 의존하여 조정 신호(S411)를 출력하도록 구성되는 컨트롤러(411)를 포함한다. 보상기(412)는 톱니파 생성기(413)로부터의 톱니파 신호(S413) 및 조정 신호(S411)를 수신한다. 플립 플랍(414)은 톱니파 신호(S413)의 하강 에지가 발생할 때마다 세트되고 톱니파 신호가 조정 신호(S411)에 도달할 때마다 리셋된다. PWM 신호(S3)는 플립 플랍(414)의 출력에서 이용가능하다. PWM 생성기(41)에 의해 생성되는 PWM 신호(S3)는 변환기 셀(31)에서 제어 신호(S31)로서 사용된다. 또한, 이 PWM 신호(S3)의 시간 지연된 버전은 제1 및 제2 지연 엘리먼트(421, 422)를 사용하여 생성되는데, 제1 지연 엘리먼트(421)는 제1 제어 신호(S31)를 지연시키고 변환기 셀(32)에 대한 제어 신호(S32)를 출력하고, 제2 지연 엘리먼트(422)는 제2 제어 신호(S322)를 지연시키고 제어 신호(S3n)를 최하부 변환기 셀(3n)로 출력한다. 이 실시형태에서, 공급 회로 제어 신호(S2)는 최하부 변환기 셀(3n)의 제어 신호(S3n)에 대응한다.
도 15에서 도시되는 제어 회로(4)의 동작의 한 방식은 도 16에서 예시되는데, 도 16에서는, 톱니파 신호(S413), 조정 신호(S411) 및 제어 신호(S31-S3n)의 타이밍도가 예시된다. 하나의 변환기 셀의 하나의 구동 싸이클의 기간은 톱니파 신호의 주파수에 의해 정의되는데, TPWM=1/fSW이고, 여기서 fSW는 톱니파 신호의 주파수이다. 지연 엘리먼트(421, 422)의 각각에 의해 도입되는 지연 시간은 n=3 개의 변환기 셀을 갖는 전력 변환기 회로에서 TPWM/3이다. 일반적으로, n 개의 상이한 변환기 셀에 대한 n 개의 제어 신호를 생성하기 위해서는 n-1 개의 지연 엘리먼트가 요구되는데, 지연 엘리먼트의 각각에 의해 도입되는 지연 시간은 TPWM/n이다. 개개의 제어 신호의 듀티 싸이클은 동일하며 출력 신호(SOUT)와 기준 신호(SREF) 사이의 관계에 의존한다. 컨트롤러(411)는 조정 신호(S411)를 제공한다. 컨트롤러는 종래의 P 컨트롤러, I 컨트롤러, PI 컨트롤러, 또는 PID 컨트롤러일 수 있다.
옵션사항으로서, 제어 신호(S31-S3n)의 듀티 싸이클은 미리 정의된 최대 듀티 싸이클(SMAX)로 제한된다. 이러한 제한은, PMW 생성기의 비교기(412)에 대응하는 비교기(432), 및 PWM 생성기(41)의 플립 플랍(414)에 대응하는 플립 플랍(434)을 포함하는 듀티 싸이클 제한 회로(43)에 의해 수행될 수도 있다. 제한 회로(43)의 비교기(432)는 조정 신호 대신 최대 듀티 싸이클 신호(DCMAX)를 수신한다. 제한 회로(43)에 의해 출력되는 PWM 신호(S3MAX)는 최대 듀티 싸이클을 갖는 PWM 신호를 나타낸다. 옵션사항인 로직 게이트(44)는 PWM 생성기(32)에 의해 출력되는 PWM 신호(S3) 및 최대 PWM 신호(S3MAX)를 수신한다. 이 실시형태에 제1 제어 신호(S321)는 PWM 생성기(41)에 의해 출력되는 PWM 신호(S3)이거나 또는 최대 PWM 신호(S43) 중 어느 하나인데, 어느 것이든 간에 더 낮은 듀티 싸이클을 갖는다. 일 실시형태에 따르면, 로직 게이트(44)는 AND 게이트이다.
도 2에서 묘사되는 공급 회로에서, 개개의 공급 셀(21-2n)은 동시에 충전 모드에서 동작된다. 도 17은, 개개의 공급 셀(21-2n)이 충전 모드에서 독립적으로 동작될 수 있는 공급 회로(2)의 한 실시형태를 예시한다. 이 실시형태에서, 공급 회로(2)는 입력 노드(11, 12) 사이에서 직렬로 연결되는 복수의 제2 용량성 저장 엘리먼트(커패시터)(251-25n)를 포함한다. 이들 제2 커패시터(251-25n)의 각각은 공급 셀(21-2n) 중 하나와 병렬로 연결되는데, 개개의 공급 셀(21-2n)은 입력 노드(11, 12) 사이에서 직렬로 연결된다. 도 2에서 도시되는 엘리먼트에서와 같이, 공급 셀(21-2n)의 각각은 커패시터(221-22n) 및 커패시터(221-22n)와 직렬로 연결되는 제1 스위치(211-21n)를 포함한다. 또한, 각각의 공급 셀(21-2n)은 커패시터(221-22n) 및 제1 스위치(211-21n)와 직렬로 연결되는 인덕터(231-23n)를 포함한다. 또한, 최하부 공급 셀(2n)을 제외하면, 각각의 공급 셀(21-2n)은, 커패시터(221-22n), 제1 스위치(211-21n) 및 인덕터(231-23n)와 직렬로 연결되는 추가 스위치(241-24n)를 포함한다. 하나의 공급 셀(21-2n)의 커패시터, 제1 스위치, 인덕터 및 추가 스위치를 갖는 직렬 회로는, 대응하는 공급 셀(21-2n)에 커플링되는 제2 커패시터(251-25n)와 병렬로 연결된다.
최하부 공급 셀(2n)의 추가 스위치(24n)는 옵션사항이다. 제1 스위치(211-21n) 및 추가 스위치(241-24n)를 포함하는 공급 셀(21-2n)의 각각에서, 커패시터(221-22n)는 이들 스위치 사이에 연결된다. 개개의 공급 셀(21-2n)에 의해 공급되는 공급 전압(V1-Vn)은, 각각의 공급 셀(21-2n)의 커패시터(221-22n) 양단의 전압이다.
도 17에서 도시되는 공급 회로(2)에서, 제2 커패시터(251-25n)의 각각은 입력 전압(Vin1-Vinn)을 하나의 공급 셀(21-2n)로 공급한다. 개개의 입력 전압(Vin1-Vinn)의 전압 레벨은 입력 노드(11, 12) 사이의 전체 입력 전압(Vin)에 의존하며 개개의 제2 커패시터(251-25n)의 커패시턴스에 의존한다. 일 실시형태에 따르면, 개개의 제2 커패시터(251-25n)의 커패시턴스는 실질적으로 동일하다. 이 경우, 개개의 입력 전압(Vin1-Vinn)은 동일하며 Vin/n에 대응한다. 개개의 공급 셀(21-2n)에서의 인덕터(231-23n)는 옵션사항이다. 도 4를 참조로 설명된 실시형태에서와 같이, 이들 인덕터는, 개개의 공급 셀(21-2n)의 제1 커패시터(221-22n)로의 높은 돌입(inrush) 전류를 방지하는 것을 돕는다. 공급 셀(21-2n)의 몇몇을 인덕터를 가지고 구현하고 공급 셀(21-2n)의 다른 것을 인덕터 없이 구현하는 것도 또한 가능하다.
개개의 공급 셀(21-2n)은 동일한 방식으로 동작될 수도 있다. 하나의 공급 셀(2)(여기서 참조 문자 2는 공급 셀(21-2n) 중 하나를 나타낸다)의 동작의 한 방식이 하기에서 설명된다. 공급 셀(2)은, 제1 스위치(21) 및 제2 스위치(24)가 스위치 온되면 충전 모드에서 동작된다. 이 경우, 제1 커패시터(22)는 제2 커패시터(25)와 병렬로 연결되고, 따라서 제1 커패시터(22)는 제2 커패시터(25)에 의해 제공되는 공급 전압까지(또는, 인덕터(231-23n)에 의해, 이 공급 전압보다 더 높은 전압까지) 충전된다. 충전 모드의 끝에서, 제1 스위치(21) 및 추가 스위치(24)는 스위치 오프된다. 충전 단계 이후에, 제1 커패시터(22)는 공급 모드에서 동작될 수 있다. 이 목적을 위해, 제1 커패시터(22)는 공급 셀(2)에 커플링되는 변환기 셀(3)의 제2 스위치(31)를 통해 제2 출력 노드(18)에 커플링된다.
공급 셀(21-2n)의 추가 스위치(241-24n)는, 공급 셀(21-2n)이 공급 모드에서 동작되고 있을 때, 제2 커패시터(251-25n)가 방전되는 것을 방지한다. 최하부 공급 셀(2n)은, 제2 입력 노드(12) 및 제2 출력 노드(18)가 동일한 그라운드 전위를 기준으로 하면, 충전 모드에서 그리고 공급 모드에서 동시에 동작될 수 있다. 제2 입력 노드(12) 및 제2 출력 노드(18)가 상이한 그라운드 전위를 기준으로 하는 경우, 최하부 공급 셀(21)은 추가 스위치(24n)를 포함하고, 최하부 공급 셀(2n)에 커플링되는 변환기 셀(3n)은 그라운드 스위치(31n)를 포함한다.
도 17에서 도시되는 타입의 공급 회로(2)를 포함하는 전력 변환기 회로의 동작의 한 방식은, 도 18을 참조로 하기에서 설명된다. 설명의 목적을 위해, 공급 회로(2)는 n=6 개의 공급 셀을 포함하는 것이 가정되는데, 이들 공급 셀의 각각은 n=6 개의 변환기 셀 중 하나를 공급한다. 도 18은 제어 신호(S321-S32n)의 타이밍도를 도시하는데, 이들 제어 신호의 각각은 변환기 셀 중 하나에서의 제어 스위치를 제어한다. 또한, 공급 회로 제어 신호(S21-S2n)의 타이밍도가 예시된다. 이들 공급 회로 제어 신호(S21-S2n)의 각각은 공급 셀(21-2n) 중 하나의 동작을 제어하는데, 공급 회로 제어 신호(S21)는, 제어 신호(S31)를 수신하는 변환기 셀(31)에 커플링되는 공급 셀(21)의 동작을 제어하고, 공급 회로 제어 신호(S22)는, 제어 신호(S32)를 수신하는 변환기 셀(32)에 커플링되는 공급 셀(22)의 동작을 제어하고, 등등이다.
도 18에서 도시되는 실시형태에서, 하나의 공급 회로 제어 신호(S21-S2n)의 하이 레벨은 대응하는 공급 셀(21-2n)의 충전 모드를 나타내고, 변환기 제어 신호(S31-S3n)의 하이 레벨은, 변환기 셀(31-3n)이 대응하는 공급 셀(21-2n)로부터 에너지를 수신하는 시구간을 나타낸다. 즉, 하나의 변환기 제어 신호(S31-S3n)의 하이 레벨은, 대응하는 공급 셀(21-2n)의 공급 모드를 나타낸다.
도 18에서 도시되는 실시형태에서, 개개의 변환기 셀은, 관련 변환기 셀의 제어 스위치가 스위치 오프된 이후 각각의 공급 셀이 재충전되는 인터리브 양식으로 동작된다. 즉, 공급 회로 제어 신호(S21-S2n)는, 공급 셀에 커플링되는 변환기 셀(31-3n)의 제어 신호(S321-S32n)가 오프 레벨로 변한 이후 대응하는 공급 셀(21-2n)을 충전 모드에서 동작시키는 신호 레벨(본 실시형태에서는 하이 레벨)로 변한다. 충전 싸이클의 지속시간은, 많아 봐야, 대응하는 변환기 셀(3i)의 제어 스위치(32i)가 오프 상태에 있는 지속시간이다.
도 19는 전력 변환기 회로의 추가 실시형태를 예시한다. 이 전력 변환기 회로는 도 2 및 도 17을 참조로 설명되는 전력 변환기 회로의 조합이다. 도 19의 실시형태에서, 입력 노드(11, 12) 사이에 m 개의 제2 커패시터(251, 25m)가 연결되는데, 이들 제2 커패시터(251, 25m)의 각각은 복수의 공급 셀(21-2n) 중 몇몇을 포함하는 직렬 회로와 병렬로 연결된다. 도 19의 실시형태에서, 입력 노드(11, 12) 사이에 두 개의 제2 커패시터(251-25m)가 존재하고, 세 개의 공급 셀을 갖는 직렬 회로가 각각의 제2 커패시터(251, 25m)와 병렬로 연결된다. 공급 셀의 각각은 제1 커패시터(221-22n) 및 제1 스위치(211-21n)를 포함한다. 옵션사항으로서, 인덕터(231, 23m)가 공급 셀 직렬 회로의 각각과 직렬로 연결된다. 하나의 제2 커패시터(251, 25m)와 병렬로 연결되는 공급 셀 직렬 회로의 각각은 최하부 공급 셀을 갖는데, 최하부 공급 셀은 제2 커패시터(251)와 병렬로 연결되는 직렬 회로에서는 공급 셀(23)이고, 최하부 공급 셀은 제2 커패시터(25m)와 병렬로 연결되는 직렬 회로에서는 공급 셀(2n)이다. 공급 셀(2n)은 전체 직렬 회로의 최하부 공급 셀이다. 하나의 제2 커패시터(251-25m)와 병렬로 연결되는 각각의 직렬 회로의 최하부 공급 셀(23, 2n) 사이에 추가 스위치(241, 24m)가 연결되는데, 전체 공급 셀 직렬 회로(21-2n)의 최하부 공급 셀(2n)에 연결되는 추가 스위치(24m)는 옵션사항이다.
도 19에서 도시되는 공급 회로(2)에서, 하나의 제2 커패시터(251, 25m)에 커플링되는 공급 셀은 충전 모드에서 동시에 동작되고 공급 모드에서 독립적으로 동작될 수 있다. 도 20은 도 19에서 도시되는 전력 변환기 회로의 동작의 한 방식을 예시하는 타이밍도를 도시한다. 도 20에서, S21은, 제1 직렬 회로의 공급 셀(21-23)의 충전 모드를 제어하는 공급 회로 제어 신호를 나타내고, S2m은, 제1 직렬 회로의 공급 셀(23-2n)의 충전 모드를 제어하는 공급 회로 제어 신호를 나타내며, S2m은 제2 직렬 회로의 공급 셀(23-2n)의 충전 모드를 제어하는 공급 회로 제어 신호를 나타낸다. S31-S3n은, 공급 셀에 연결되는 개개의 변환기 셀의 변환기 제어 신호를 나타낸다. 도 20을 참조하면, 개개의 변환기 셀은 인터리브 양식으로 동작될 수도 있다. 본 실시형태에서, 듀티 싸이클을 실질적으로 D=0,5이다. 제1 직렬 회로의 공급 셀(21-2n)은, 제1 직렬 회로의 공급 셀(21-23)에 커플링되는 변환기 셀(31-3n)의 각각이 활성화되는 활성화 시퀀스 이후에 재충전되고, 제2 직렬 회로의 공급 셀(24-2n)은, 제2 직렬 회로의 공급 셀(24-2n)에 연결되는 변환기 셀(34-3n)의 각각이 활성화되는 활성화 시퀀스 이후에 재충전된다.
일 실시형태에 따르면, 전력 변환기 회로(1)는 m=2 개의 제2 커패시터(251-25m) 및 이들 m=2 개의 제2 커패시터(251-25m)의 각각과 병렬로 연결되는 세 개의 공급 셀을 갖는 직렬 회로를 포함한다. 이것은 6 개(=m×3)의 공급 셀의 총 수로 귀결된다. 그러나, 이것은 단지 예에 불과하다. 제2 커패시터(251-25m)의 수는 m=2로 제한되지 않는다. m=2보다 더 많은 제2 커패시터(251-25m)가 또한 사용될 수 있으며, 두 개 이상의 공급 셀을 갖는 직렬 회로가 각각의 제2 커패시터(251-25m)와 병렬로 연결될 수도 있다.
앞서 설명된 실시형태에서, 공급 셀(3i)의 각각은 두 개의 후속하는 충전 싸이클 사이에서 적어도 한 번 공급 모드에서 동작된다. 그러나, 이것은 단지 예에 불과하다. 예를 들면, 부하(Z)의 소비 전력이 아주 낮은(경부하(light load) 동작) 경우, 두 개의 충전 싸이클 사이에서 하나 이상의 변환기 셀을 비활성화하는 것도 또한 가능하다. "비활성화"는, 대응하는 커패시터(22i)가 충전되었지만, 두 개의 후속하는 충전 싸이클 사이의 시간에서 대응하는 변환기 셀(3i)이 공급 모드에서 동작되지 않는 것을 의미한다. 비활성화되는 적어도 하나의 변환기 셀(3i)은 충전 싸이클마다 순환적으로 변할 수도 있다.
앞서 설명된 전력 변환기 회로는, 상이한 전압 차단 능력을 갖는 전자적 스위치를 가지고 구현될 수 있다. 최상부 공급 셀(21)에 연결되는 변환기 셀(31)의 제2 스위치(311)는 최고 전압 차단 능력을 필요로 하는데, 최고 전압 차단 능력은 도 1의 실시형태에서는 V2+Vn이다. 일반적으로, 제2 스위치(31i)의 전압 차단 능력(V31MAXi)은 적어도:
Figure pat00005
이다.
공급 모드에서, 하나의 변환기 셀의 제어 스위치(32i) 양단의 최대 전압은, 실질적으로, 변환기 셀(3i)의 입력 전압(Vi)과 출력 전압(Vout) 사이의 차이이다. 그러나, 충전 모드에서, 제어 스위치(32i) 양단의 최대 전압은 더 높으며, 제어 스위치(32i)가 구현되는 변환기 셀(3i)에 의존한다. 예를 들면, 제1 변환기 셀(3i)의 제어 스위치(321) 양단의 최대 전압(V32MAX1)은 (V1+V2+Vn)-Vout = Vin-Vout이다. 일반적으로, 하나의 제어 스위치(32i) 양단의 최대(정적) 전압(V32MAXi)은 실질적으로
Figure pat00006
이다.
환류 엘리먼트(34i) 양단의 최대 전압은 출력 전압(Vout)에 대응한다.
일 실시형태에 따르면, 공급 회로(2), 개개의 변환기 셀(31-3n), 및 옵션사항으로서 인덕터(33I)는 제1 반도체 칩에 통합되고, 제어 회로(4)는 제2 반도체 칩에 통합된다. 일 실시형태에 따르면, 제어 회로(4)는 CMOS 기술에서 구현된다.
일 실시형태에 따르면, 개개의 변환기 셀(31-3n)의 제1 스위치(311-31n)는 더 낮은 전압 차단 능력을 갖는 여러 스위치(트랜지스터)를 사용하여 구현된다. 도 21은 제2 스위치(32i)의 일 실시형태를 도시한다. 이 제2 스위치(32i)는 제1 트랜지스터(32i1) 및 적어도 하나의 제2 트랜지스터(32i2, 32i3), 즉 이 실시형태에서는 두 개의 제2 트랜지스터(32i2, 32i3)를 포함한다. 제1 트랜지스터(32i1) 및 적어도 하나의 제2 트랜지스터(32i2, 32i3)는 직렬로 연결된다. 제1 트랜지스터(32i1)는 제어 신호(S3i)를 수신하고 제어 신호(S3i)에 의존하여 스위치 온 및 스위치 오프한다. 제2 트랜지스터(32i2, 32i3)는, 이들 트랜지스터의 각각이 구동 전압으로서 제1 트랜지스터(32i1)의 부하 경로 전압 또는 다른 제2 트랜지스터의 부하 경로 전압을 수신하도록, 연결된다. 본 실시형태에서, 제1 및 제2 트랜지스터 중 하나의 부하 경로 전압은 트랜지스터의 드레인-소스 전압(V32i1, V32i2, V32i3)이고, 구동 전압은 게이트-소스 전압(게이트 단자와 소스 단자 사이의 전압)이다. 본 실시형태에서, 제2 트랜지스터 중 제1의 것(32i2)은 구동 전압으로서 제1 트랜지스터의 부하 경로 전압(V32i1)을 수신하고, 제2 트랜지스터의 제2의 것(32i3)은 구동 전압으로서 제2 트랜지스터(32i2)의 부하 경로 전압(V32i2)을 수신한다.
제1 트랜지스터(32i1)의 동작 상태는 제1 스위치(32i)의 동작 상태를 지배한다. 즉, 제1 스위치(32i)는, 제1 트랜지스터(32i1)가 스위치 온되면 스위치 온되고, 제1 스위치(32i)는, 제1 트랜지스터(32i1)가 스위치 오프되면 스위치 오프된다. 제2 트랜지스터는, 제1 트랜지스터(32i1)가 스위치 오프하면 트랜지스터(32i2)가 스위치 오프하고 제1 트랜지스터(32i1)의 부하 경로 전압이 증가하도록, 구성된다. 트랜지스터(32i2)가 스위치 오프하면, 이 트랜지스터의 부하 경로 전압이 증가하고, 따라서 트랜지스터(32i3)는 스위치 오프된다. 일 실시형태에 따르면, 제1 트랜지스터(32i1)는 인핸스먼트(노멀리 온) MOSFET로서 구현되고 제2 트랜지스터(32i2, 32i3)는 공핍형(노멀리 온) MOSFET로서 또는 접합 FET(JFET)로서 구현된다.
도 21에서 예시되는 제2 스위치(32i)의 전체 전압 차단 능력은, 직렬로 연결되는 개개의 트랜지스터(32i1-32i3)의 전압 차단 능력에 그리고 제1 트랜지스터(32i1)와 직렬로 연결되는 제2 트랜지스터(32i2-32i3)의 수에 의존하는데, 전압 차단 능력은, 직렬로 연결되는 트랜지스터(32i2-32i3)의 수가 증가함에 따라 증가한다. 따라서, 제1 트랜지스터(32i1)와 직렬로 연결되는 제2 트랜지스터(32i1-32i3)의 수를 단순히 변경하는 것에 의해, 상이한 전압 차단 능력을 갖는 제1 스위치(32i)가 실현될 수 있다.
상기 설명을 참조하면, 도 2에서 도시되는 바와 같은 전력 변환기 회로에서, 충전 싸이클 이후에, 개개의 변환기 셀(31-3n)의 제1 입력 노드(131-13n)는 상이한 전위를 갖는다. 예를 들면, 최상부 변환기 셀(31)의 제1 입력 노드(131)에서의 전위(P131)는, 제1 그라운드 전위(제2 입력 노드(12)에서의 전위)를 기준으로 Vin이다. 제1 변환기 셀(32)의 제1 입력 노드(132)에서의 전위는 Vin-V1이고, 계속 그런 식이다. 일반적으로, 개개의 변환기 셀(31-3n)의 입력 전압(V1-Vn)이 실질적으로 동일(Vin/n)하도록, 제1 커패시터(221-22n)의 커패시턴스가 선택되는 n 개의 변환기 스테이지를 갖는 전력 변환기 회로에서, 임의의 변환기 셀(3i)의 제1 입력 노드(13i)에서의 전위(P13i)는 다음과 같이 주어진다:
Figure pat00007
.
만약, 예를 들어, 변환기 셀(31-3n)이 도 6에서 도시되는 바와 같은 벅 변환기 토폴로지를 가지고 구현되고 변환기 셀(31-3n)이, 하나의 충전 싸이클 이후에, 도 12에서 도시되는 바와 같은 순서로 활성화되면, 개개의 변환기 셀(31-3n)의 제어 스위치(도 6에서의 32i) 양단의 전압은, 각각의 제어 스위치를 스위치 온 하기 직전에, 상이하다. 만약, 예를 들어, 제1 그라운드 전위(제2 입력 노드(12)에서의 전위)가 제2 그라운드 전위(제2 출력 노드(18)에서의 전위)와 동일하면, 제1 변환기 셀(31)에서의 제어 스위치 양단의 전압은
Figure pat00008
이고,
제2 변환기 셀(32)의 제어 스위치 양단의 전압은
Figure pat00009
이고, 계속 그런 식이다. 제어 스위치(32i)를 스위치 온하기 직전의 제어 스위치(32i) 양단의 전압은 스위칭 손실에 영향을 주지만, 반면, 제어 스위치를 스위치 온하기 이전의 제어 스위치(32i) 양단의 전압이 높을수록, 스위칭 손실은 더 높다. 또한, 스위치 온하기 이전의 제어 스위치(32i) 양단의 전압이 높을수록, 상기에서 설명된 제로 전압 스위칭(ZVS)을 획득하는 데 더 많은 에너지가 요구된다.
따라서, 각각의 제어 스위치를 스위치 온하기 직전의 개개의 변환기 셀(31-3n)에서의 제어 스위치 양단의 전압이 가능한 한 낮도록, 전력 변환기 회로를 동작시키는 것이 바람직할 수도 있다.
도 22는, 변환기 셀(31-3n) 중 적어도 몇 개의 제어 스위치 양단에, 도 12를 참조로 설명되는 구동 방식보다 더 낮은 전압을 제공하는 구동 방식의 일 실시형태를 예시한다. 도 22에서 도시되는 구동 방식은, n=6 개의 변환기 셀을 갖는, 도 2에서 도시되는 타입의 전력 변환기 회로에 기초한다. 도 22는, 공급 회로 제어 신호(S2), 그라운드 스위치 제어 신호(S311-S31n), 및 개개의 변환기 셀(31-3n)의 제1 입력 노드(131-13n)에서의 전위(P131-P13n)의 타이밍도를 도시한다. 도 22에서 도시되는 구동 방식은, 최하부 변환기 셀(3n)을 제외한 각각의 변환기 셀의 제어 스위치 양단의 전압이 각각의 제어 스위치를 스위치 온하기 직전에 2Vin/n-Vout이고, 한편 최하부 변환기 셀(3n)의 제어 스위치 양단의 전압은 제어 스위치를 스위치 온하기 직전에 Vin/n-Vout이다는 효과를 갖는다.
도 22에서 도시되는 타이밍도는 충전 싸이클로 시작한다. 충전 싸이클 동안, 공급 회로(2)에서의 제1 커패시터(도 2에서의 221-22n)는, 이들 커패시터(221-22n) 양단의 전압이 증가하도록, 충전된다. 결과적으로, 개개의 변환기 셀(31-3n)의 제1 입력 노드(131-13n)에서의 전위(P131-P13n)는 증가한다. 이러한 증가는 도 22에서 개략적으로 도시된다. 충전 싸이클의 끝에서, 제1 입력 노드(131-13n)에서의 전위(P131-P13n)의 각각은 식 (6)에 의해 주어진다.
도 22에서 도시되는 구동 방식은, 변환기 셀(31-3n)의 몇 개의 제어 스위치를 스위치 온하기 이전에, 제1 입력 노드에서의 전위(P131-P13n)가 적어도 하나의 다른 변환기 셀의 그라운드 스위치를 스위치 온하는 것에 의해 감소되도록 하는 그런 것이다. 도 22에서 도시되는 이 특정 실시형태에서, 변환기 셀(31-34)의 제1 입력 노드에서의 전위(P131-P134)는, 각각의 변환기 셀과 제2 입력 노드(12)와 제2 출력 노드(18) 사이에 각각 위치되는 적어도 하나의 변환기 셀의 그라운드 스위치를 스위치 온하는 것에 의해 감소된다. 이것은 하기에서 설명된다.
도 22에서 도시되는 실시형태에서, 충전 싸이클 이후, 변환기 셀은 다음의 순서: 35-34-33-32-31-3n로 활성화된다. 일 실시형태에 따르면, "하나의 변환기 셀을 활성화하는 것"은, 각각의 변환기 셀(31-3n)의 제어 스위치(도 6에서의 32i) 및 그라운드 스위치(311-31n)를 스위치 온하는 것을 의미한다. 변환기 셀(32-35) 중 하나가 활성화될 때마다, 제1 변환기 셀(31)의 제1 입력 노드(131)에서의 전위(P131)는, 이 변환기 셀(31)이 활성화되기 직전에 이 전위(P131)가 2Vin/n까지 감소하도록, 감소한다. 등가적으로, 제2 변환기 셀(32)의 제1 입력 노드(132)에서의 전위(P132)는, 이 변환기 셀(32)이 활성화되기 직전에 이 전위(P132)가 2Vin/n까지 감소하도록, 변환기 셀(33-35)이 활성화될 때마다 감소하고, 계속 그런식이다. 제5 변환기 셀(최하부 변환기 셀(3n)에 인접한 변환기 셀)의 제1 입력 노드에서의 전위(P135)는 충전 싸이클 직후 2Vin/n이며, 최하부 변환기 셀(3n)의 제1 입력 노드에서의 전위(P13n)는 충전 싸이클 직후 Vin/n이다. 각각의 경우, 변환기 셀이 활성화된 이후, 각각의 제1 입력 노드(13i)에서의 전위는, 다음 충전 싸이클까지, Vin/n에서 유지된다(또는 활성화 단계 동안 각각의 커패시터(22i)가 방전될 수도 있기 때문에, 더 낮다).
변환기 셀(3i)과 최하부 변환기 셀(3n) 사이에 위치되는 다른 변환기 셀의 그라운드 스위치를 스위치 온하는 것에 의해 임의의 변환기 셀(3i)의 제1 입력 노드(13i)에서의 전위(P13i)의 감소는, 도 23을 참조로 하기에서 설명된다. 도 23은, n=6 개의 변환기 셀, 제1 및 제2 입력 노드(131-13n, 141-14n) 및 각각의 변환기 셀의 그라운드 스위치(311-31n)를 갖는 전력 변환기 회로의 공급 회로(2)만을 도시한다. 도 23을 참조하면, 공급 회로(2)의 제1 스위치(211-21n)의 각각은 실제 스위치와 병렬인 기생 커패시턴스를 갖는다. 만약, 예를 들면, 제1 스위치(211-21n)가 MOSFET로서 구현되면, 이들 기생 커패시턴스는 이들 MOSFET의 드레인-소스 커패시턴스이다. 충전 싸이클 동안, 제1 스위치가 스위치 온되면, 제1 커패시터(221-22n)는 제1 입력 노드(11)와 제2 입력 노드(12) 사이에 용량성 분압기(capacitive voltage divider)를 형성한다. 충전 싸이클 동안, 제1 스위치(211-21n)의 기생 커패시턴스는 방전된다.
충전 싸이클 이후에, 제1 커패시터(221-22n) 및 제1 스위치(211-21n)의 기생 커패시턴스는 제1 입력 노드(11)와 제2 입력 노드(12) 사이에 용량성 분압기를 형성하는데, 변환기 셀(31-3n)은 개개의 커패시터(221-22n)로부터 에너지를 취하고 그 에너지를 출력으로 전달할 수도 있다.
그라운드 스위치(311-315) 중 하나를 스위치 온하는 것에 의해, 용량성 분압기에서의 하나의 회로 노드의 전위가 그라운드로 풀링될(pulled) 때마다, 이 회로 노드와 제1 입력 노드(11) 사이에 위치되는 제1 입력 노드의 전위(P13i)는 등가적으로 풀다운된다. 예를 들면, 만약, 충전 싸이클 이후, 변환기 셀(35)의 제2 입력 노드(145)에서의 전위가, 이 변환기 셀(35)의 그라운드 스위치(315)를 스위치 온하는 것에 의해 그라운드로 풀다운되면, 이 회로 노드(145)에서의 전위는 Vn으로부터 제로로 감소한다. 결과적으로, 제1 입력 노드(131, 132, 133, 134)에서의 전위는 Vn에 대해 감소되는데, 충전 싸이클 이후 입력 전압(V1-Vn)이 실질적으로 동일하면 Vn은 Vin/n이다. 그라운드 스위치(315)가 스위치 오프된(개방된) 이후, 제1 입력 노드(131-134)에서의 전위는 이들 감소된 레벨에서 유지된다. 이들 회로 노드(131-134)에서의 전위가 풀다운되면, 최상부 제1 스위치(211) 양단의 전압은 증가한다.
제1 스위치(211-21n)가 MOSFET로서 구현되면, 이들은 실제 스위치와 병렬로 내부 다이오드(바디 다이오드)를 포함한다. 이들 다이오드는 도 23에서 또한 도시된다. 일 실시형태에 따르면, 최상부 제1 스위치(211)는, 바디 다이오드가 도 23에서 도시되는 바와 같이 배향되도록, 연결된다. 이 경우, 캐소드는, 충전 싸이클 이후, 최상부(제1) 변환기(31)의 제1 입력 노드(131)에서의 전위가 전력 변환기 회로의 제1 입력 노드(11)의 전위 아래로 떨어질 수 있도록, 제1 입력 노드(11)와 마주본다. 다른 제1 스위치(212-21n)는, 그들의 바디 다이오드가 제1 스위치(211)에서의 바디 다이오드의 방위에 대향하여(백 투 백(back-to-back)으로) 배향되도록, 연결될 수도 있다. 즉, 이들 스위치(212-21n)에서의 바디 다이오드의 캐소드는 전력 변환기 회로의 제2 입력 노드(12)와 마주본다. 따라서, 이들 다이오드는, 관련 변환기 셀의 그라운드 스위치 이외의 그라운드 스위치가 닫힐 때, 커패시터(221-22n)가 방전되는 것을 방지한다. 예를 들면, 제1 변환기 셀(31)의 그라운드 스위치(311)가 스위치 온하면, 제1 스위치(212-21n)에서의 다이오드의 극성은, 커패시터(222-22n)가 이들 다이오드 및 그라운드 스위치(311)를 통해 방전될 수 없도록 하는 그런 것이다.
도 22에서 도시되는 실시형태에서, 최하부 변환기 셀(3n) 및 최하부 변환기 셀(3n)에 직접적으로 인접하는 변환기 셀 이외의 각각의 변환기 셀(31-34)의 제1 입력 노드에서의 전위는, 각각의 변환기 셀(31-34)을 활성화하기 이전에 감소된다(풀다운된다). 최하부 변환기 셀(3n)에 직접적으로 인접하는 변환기 셀은, 도 23에서 도시되는 실시형태에서는 변환기 셀(35)이며, 일반적으로는 변환기 셀(3n-1)이다. 하나의 변환기 셀의 제1 입력 노드에서의 전위를 감소시키는 것은, 각각의 변환기 셀과 최하부 변환기 셀(3n) 사이에 위치되는 다른 변환기 셀의 그라운드 스위치를 스위치 온하는 것을 포함한다. 일반적으로, 하나의 변환기 셀의 제1 입력 노드(13i)에서의 전위를 감소시키는 것은, 적어도 하나의 다른 변환기 셀(3k)의 그라운드 스위치를 스위치 온하는 것을 포함하는데, i는 도 23의 실시형태에서는 1, 2, 3, 4 중 하나이고, k는 도 23에서 도시되는 실시형태에서는 i-1 내지 5로부터 선택된다.
도 22에서 도시되는 실시형태에서, 최하부 변환기 셀(3n)은, 최상부(제1) 변환기 셀(31) 이후에 그리고 충전 싸이클 이전에 활성화된다. 그러나, 이것은 단지 예에 불과하다. 최하부 변환기 셀(3n)의 활성화는 활성화 시퀀스의 임의의 위치에 삽입될 수 있다. 일 실시형태(도시되지 않음)에 따르면, 최하부 변환기 셀(3n)은 충전 싸이클 직후에 활성화된다. 이 경우, 새로운 활성화 시퀀스의 충전 싸이클은, 최상부(제1) 변환기 셀(31)의 활성화 기간을 직접적으로 따른다.
일 실시형태에 따르면, 개개의 변환기 셀(31-3n)의 활성화 기간은 중첩하지 않는다. 즉, 복수의 변환기 셀(31-3n) 중 하나만이 동시에 활성화된다. 다른 실시형태에 따르면, 최하부 변환기 셀(3n)은, 다른 변환기 셀 중 하나와 함께, 즉, 변환기 셀(31-3n-1) 중 하나와 함께 활성화된다.
도 24a는 도 22에서 도시되는 구동 방식의 다른 표현이다. 도 24a는, 충전 싸이클 이후에 개개의 변환기 셀(31-3n)이 활성화되는 순서를 예시한다. 이 순서는 도 24a에서 도시되는 실시형태에서는 35-34-33-32-31-3n이다. 도 24b는, 도 22 및 도 24a에서 도시되는 구동 방식의 수정예를 예시한다. 이 실시형태에서, 최하부 변환기 셀(3n)은, 연속하는 구동 시퀀스의 충전 싸이클이 최상위 변환기 셀(31)의 활성화 기간을 직접 따르도록, 충전 싸이클 직후에 활성화된다. 도 24a 및 도 24b에서, "CH"는 충전 싸이클을 나타낸다.
상기의 것을 참조하면, 복수의 변환기 셀 중 하나(3i)를 활성화하는 것은, 각각의 변환기 셀(3i)의 제어 스위치(32i) 및 그라운드 스위치(31i)를 PWM 양식으로 동작시키는 것을 포함할 수도 있고, 반면, 듀티 싸이클은, 출력 전압(Vout) 및 출력 전류(Iout) 중 하나를 제어하기 위해 상기에서 설명된 방식으로 제어될 수도 있다. 하나의 활성화 기간 동안, 제어 스위치(32i)의 하나의 PWM 구동 싸이클(하나의 온 기간)이 존재할 수도 있거나 또는 여러 PWM 구동 싸이클이 존재할 수도 있다.
도 25는 구동 방식의 다른 실시형태를 예시한다. 이 실시형태에서, 충전 싸이클 이후, 제1 입력 노드(131-13n-1)에서의 전위를 2Vin/n으로 풀다운하도록 제2 입력 노드(141-14n-1)를 접지시키기 위해, 그라운드 스위치의 각각이 한 번 스위치 온 되는 지락 시퀀스(grounding sequence)가 존재한다. 이 지락 시퀀스 이후, 변환기 셀(31-3n-1)의 각각이 한 번 활성화되는 활성화 시퀀스가 존재하는데, 변환기 셀을 활성화하는 것은, 각각의 변환기 셀의 제어 스위치 및 그라운드 스위치를 스위치 온하는 것을 포함한다. 지락 시퀀스에서, 그라운드 스위치(311-31n-1)는 임의의 순서로 스위치 온될 수 있다, 즉, 이들 그라운드 스위치를 스위치 온하는 순서는 도 25에서 도시되는 순서로 제한되지 않는다. 또한, 지락 시퀀스 이후, 변환기 셀(31-3n)은 임의의 순서로 활성화될 수 있다, 즉, 변환기 셀(31-3n)을 활성화하는 순서는 도 25에서 도시되는 순서로 제한되지 않는다. 최하부 변환기 셀(3n)은 이 시퀀스에서 임의의 시간에 활성화될 수 있다. 이 실시형태에서, 각각의 변환기 셀(31-3n)의 제1 입력 노드(131-13n)에서의 전위는 지락 시퀀스에서 Vin/n으로 풀링된다.
도 22 및 도 24에서 도시되는 활성화 방식은, 각각의 변환기 셀이 활성화되기 이전에 변환기 셀(31-34)(일반적으로, 31-3n-4)의 각각의 제1 입력 노드에서의 전위가 Vin/n으로 풀다운되도록 하는 그런 것이다. 그러나, 이것은 단지 예에 불과하다. 하나의 변환기 셀의 제1 입력 노드에서의 전위의 임의의 감소는 스위칭 손실을 감소시키지만, 그것이 최소 손실로 나타나지는 않을 수도 있다. 예를 들면, 충전 싸이클 이후의 구동 방식이 35-31-32-33-34-3n이면, 변환기 셀(31, 32, 33, 34)의 제1 입력 노드에서의 전위는 단지 한 번만, 즉 Vin/n에 대해 감소된다.
도 26은, 두 개의 전력 변환기 회로(11, 12)를 포함하는 전자 회로의 일 실시형태를 도시한다. 이들 전력 변환기 회로(11, 12)는 병렬로 연결된다, 즉, 이들 전력 변환기 회로(11, 12)의 각각은 각각의 입력에서 입력 전압(Vin)을 수신하고, 이들 전력 변환기 회로(11, 12)의 출력은 연결된다. 특히, 이들 전력 변환기 회로(11, 12)의 제1 출력 노드(171, 172)는 연결되고, 이들 전력 변환기 회로(11, 12)의 제2 출력 노드(181, 182)는 연결된다. 공통의 제1 출력 노드(171, 172)와 공통의 제2 출력 노드(181, 182) 사이에 옵션사항인 출력 커패시터(19)가 연결된다. 도 26에서 도시되는 실시형태에서, 제1 전력 변환기 회로(11)만이 상세히 도시된다. 제2 전력 변환기 회로(12)는 동일한 방식으로 구현된다. 일 실시형태에 따르면, 제1 전력 변환기 회로(11) 및 제2 전력 변환기 회로(12)는 동일한 수의 변환기 셀로 구현된다.
도 26은 제1 전력 변환기 회로(11)에서 n1=3 개의 변환기 셀을 도시한다. 그러나, 이것은 단지 예에 불과하며 설명의 목적을 위한 것이다. 하기에서, 311-3n1은 제1 전력 변환기 회로(11)의 변환기 셀을 나타내고, 312-3n2은 제2 전력 변환기 회로(12)의 변환기 셀을 나타내지만, 반면 이들 전력 변환기 회로(11, 12)의 각각에서 3n1 및 3n2은 최하부 변환기 셀이고 311, 312은 최상부(제1) 변환기 셀이다. 제1 전력 변환기 회로(11) 및 제2 전력 변환기 회로(12)의 각각에서, 개개의 변환기 셀은, 본원에서 앞서 도 23 내지 도 25를 참조로 설명된 방식 중 하나의 방식으로, 충전 싸이클 이후, 활성화될 수 있다.
도 27은, 도 24에서 도시되는 실시형태에 기초하는 제1 전력 변환기 회로(11)에 대한 활성화 방식, 및 도 24에서 도시되는 실시형태에 기초하는 제2 전력 변환기 회로(12)에 대한 활성화 방식을 도시한다. 이들 활성화 방식은, n1=6 개의 변환기 셀을 갖는 제1 전력 변환기 회로(11) 및 n2=6 개의 변환기 셀을 갖는 제2 전력 변환기 회로(12)에 기초한다. 이들 활성화 방식은 연속적으로 수행될 수 있다. 즉, 먼저, 제1 전력 변환기 회로(11)가 도 27에서 도시되는 활성화 방식에 따라 동작될 수도 있고, 그 다음, 제2 전력 변환기 회로(12)가 도 27에서 도시되는 활성화 방식에 따라 동작될 수도 있다. 다른 실시형태에 따르면, 도 27에서 도시되는 활성화 방식은 인터리브된다.
도 28a 및 도 28b는, 이들 활성화 방식이 어떻게 인터리브될 수도 있는지의 두 개의 실시형태를 도시한다. 각각의 시간에서 제1 전력 변환기 회로(11) 또는 제2 전력 변환기 회로(12) 중 어느 하나의 단지 하나의 변환기 셀만이 활성화되는데, 전력 변환기 회로(11, 12)의 각각의 변환기 셀이 활성화되는 순서는 도 27을 따른다. 도 28a 및 도 28b에서 도시되는 실시형태에서, 제1 전력 변환기 회로(11)의 변환기 셀 및 제2 전력 변환기 회로(12)의 변환기 셀은 교대적으로 활성화된다. 그러나, 이것은 단지 예에 불과하다. 하나의 전력 변환기 회로의 둘 이상의 변환기 셀을 연속적으로 활성화하고 그 다음 다른 전력 변환기 회로의 둘 이상의 변환기 셀을 연속적으로 활성화하는 것도 또한 가능하다.
도 26에서 도시되는 실시형태는, 병렬로 연결되는 단지 두 개의 전력 변환기 회로(11, 12)만을 구비하도록 제한되지 않는다. 다른 실시형태에 따르면, 세 개 이상의 전력 변환기 회로가 병렬로 연결된다. 도 29는 세 개의 전력 변환기 회로(11, 12, 13)의 활성화 방식을 도시하는데, 그 각각은 n=3 개의 변환기 셀을 포함한다. 하기에서, 311-3n1은 제1 전력 변환기 회로(11)의 변환기 셀을 나타내고, 312-3n2는 제2 전력 변환기 회로(12)의 변환기 셀을 나타내며 313-3n3은 제3 전력 변환기 회로(13)의 변환기 셀을 나타낸다. 도 29에서 도시되는 활성화 방식은 연속적으로 수행될 수 있다. 그러나, 개개의 활성화 방식을 인터리브하는 것도 또한 가능하다. 도 30은, 이들 활성화 방식이 어떻게 인터리브될 수도 있는지의 하나의 실시형태를 도시한다.
하나의 전력 변환기 회로(1)에서 또는 여러 개의 병렬 연결된 전력 변환기 회로(11, 12)에서 스위칭 손실이 어떻게 감소될 수 있는지의 방법이, 상기한 본원의 도 22 내지 도 30을 참조로 설명된다. 도 31은, 손실이 어떻게 감소될 수도 있는지의 방법의 다른 실시형태를 도시한다. 이 방법은, 충전 싸이클 이후 개개의 변환기 셀이 활성화되는 유효 주파수를 감소시키는 것을 포함한다.
도 31a는 정상적인 부하(풀 부하) 상태 하에서의 활성화 방식을 도시한다. 이 실시형태에서, 충전 싸이클 이후, 개개의 변환기 셀은 활성화 주파수(fact)에서 활성화된다. 각각의 시구간 T=1/fact 동안, 변환기 셀 중 하나가 활성으로 된다, 즉, 각각의 공급 셀로부터의 전력을 출력으로 전달한다. 활성 상태에서, 각각의 변환기 셀(3i)에서의 제어 스위치(도 6 및 도 9에서의 32i)는 PWM 양식으로 동작되는데, 각각의 활성화 상태에서 적어도 하나의 구동 싸이클이 존재한다. 앞서 설명된 바와 같이, 듀티 싸이클은 변환기 셀의 소망의 (평균) 출력 전력에 의존한다. 도 31a에서 도시되는 실시형태에서, 한 번에 단지 하나의 변환기 셀만이 활성화된다. 도 31a에서 CH로 라벨링되는 충전 싸이클의 지속시간은, 하나의 활성화 기간(T)의 지속 시간에 대응할 수도 있거나 또는 그와는 상이할 수도 있다.
개개의 변환기 셀이 활성화되는 순서는, 앞서 설명된 순서 중 하나일 수 있다. 도 24를 참조로 설명되는 순서에 대응하는 도 31a에서 도시되는 특정 순서는 단지 한 예에 불과하다. 전력 변환기 회로, 특히 변환기 셀은, 앞서 본원에서 설명된 토폴로지 중 임의의 것으로 구현될 수 있다.
일 실시형태에 따르면, 활성화 주파수(fact)는 전력 변환기 회로의 출력 전류(Iout) 및 출력 전력 중 적어도 하나에 의존하는데, 활성화 주파수(fact)는 출력 전력 및 출력 전류(Iout) 중 적어도 하나가 감소함에 따라 감소한다. 도 31에서 도시되는 실시형태에서, 활성화 주파수(fact)는 fact=1/T에 의해 주어지는데, 여기서 T는 하나의 활성화 기간이다. 일 실시형태에 따르면, 활성화 주파수를 감소시키는 것은, 변환기 셀 중 어느 것도 활성이 아닌 시구간(T)을 삽입하는 것을 수반한다. 이들 시구간의 지속시간은 (변환기 셀이 활성인) 활성화 기간의 지속시간에 대응할 수도 있다. 이들 시구간은 하기에서 포즈 기간(pause period)으로 칭해질 것이다.
도 31b는, 활성화 주파수(fact)를 fact = 1/2T로 감소시키기 위해, 모든 활성화 기간 이후 하나의 포즈 기간이 삽입되는 일 실시형태를 도시하는데, fact = 1/2T은 도 31a에서 도시되는 정상 모드와 비교했을 때 50%이다. 도 31c에서 도시되는 다른 실시형태는, 활성화 주파수를 fact=1/3T로 감소시키기 위해, 각각의 활성화 기간 이후에 두 개의 포즈 기간을 삽입하는 것을 포함하는데, fact=1/3T는 정상 모드와 비교했을 때 33%이다.
도 32는 구동 방식의 또 다른 실시형태를 도시한다. 이 실시형태에서는, 두 개의 직접 연속하는 활성화 기간 이후에, 하나의 포즈 기간이 삽입된다. 이 경우, 유효 활성화 주파수는 fact=2/3T인데, 이것은 도 31a에서 도시되는 정상 모드에서의 활성화 주파수의 66%이다.
앞선 본원의 설명에서, 방향적 용어, 예컨대, "상부(top)", "하부(bottom)", "앞쪽(front)", "뒷쪽(back)", "선행하는(leading)", "후행하는(trailing)" 등등은, 설명되고 있는 도면의 방위를 참조로 사용된다. 실시형태의 컴포넌트가 다수의 상이한 방위로 위치될 수 있기 때문에, 방향적 용어는 예시의 목적을 위해 사용되며 어떤 방식으로든 제한하는 것은 아니다. 다른 실시형태가 활용될 수도 있으며 구조적 또는 논리적 변경예가 본 발명의 범위를 벗어나지 않으면서 이루어질 수도 있다는 것이 이해되어야 한다. 따라서, 하기의 상세한 설명은 제한적 의미로서 취해져선 안되며, 본 발명의 범위는 첨부된 청구범위에 의해 정의된다.
본 발명의 다양하고 예시적인 실시형태가 개시되었지만, 본 발명의 취지와 범위를 벗어나지 않으면서 본 발명의 이점 중 일부를 달성할 다양한 변경예 및 수정예가 이루어질 수 있다는 것이 기술분야의 숙련된 자에게는 명백할 것이다. 동일한 기능을 수행하는 다른 컴포넌트가 적절히 대체될 수도 있다는 것이 기술분야에서 상당히 숙련된 자에게는 명백할 것이다. 특정 도면을 참조로 설명되는 피쳐는 다른 도면의 피쳐와 결합될 수도 있다는 것이, 이것이 명시적으로 언급되지 않은 경우에서도, 언급되어야 한다. 또한, 본 발명의 방법은, 적절한 프로세서 명령어를 사용한 모든 소프트웨어 구현예, 또는 동일한 결과를 달성하기 위해 하드웨어 로직과 소프트웨어 로직의 조합을 활용하는 하이브리드 구현예 중 어느 하나에서 달성될 수도 있다. 본 발명의 개념에 대한 이러한 수정예는 첨부의 청구범위에 의해 포괄되도록 의도된다.
공간적으로 상대적인 용어 예컨대 "아래에", "하에", "아래 쪽의", "위의", "위쪽의" 등등은, 제2 엘리먼트를 기준으로 하는 한 엘리먼트의 위치결정을 설명하기 위한 설명의 용이성을 위해 사용된다. 이들 용어는, 도면에서 묘사되는 방위와는 상이한 방위 외에, 디바이스의 상이한 방위를 포괄하도록 의도된다. 또한, "제1", "제2" 등등과 같은 용어는, 다양한 엘리먼트, 영역, 섹션 등등을 설명하기 위해 또한 사용되며, 역시 제한하는 것으로 의도되지는 않는다. 설명의 전체에 걸쳐 동일한 용어는 동일한 엘리먼트를 가리킨다.
본원에서 사용되는 바와 같이, 용어 "구비하는(having)", "포함하는(containing)", "포함하는(including)", 포함하는(comprising)" 등등은, 언급된 엘리먼트 또는 피쳐의 존재를 나타내지만, 추가적인 엘리먼트 또는 피쳐를 배제하지 않는 개방형 용어(open ended term)이다. 관사 "a(한)", "an(한)" 및 "the(그)"는, 문맥상 그렇지 않다고 명시적으로 나타내지 않는 한, 단수형뿐만 아니라 복수형도 포함하도록 의도된다.
변동 및 적용의 상기 범위를 염두에 둔 상태에서, 본 발명은 상기 설명에 의해 제한되지 않으며, 또한 첨부의 도면에 의해서도 제한되지 않는다는 것이 이해되어야 한다. 대신, 본 발명은 하기의 청구범위 및 그들의 법적 등가물에 의해서만 제한된다.
본원에서 설명되는 다양한 실시형태의 피쳐는, 그렇지 않다고 구체적으로 언급되지 않는 한, 서로 결합될 수도 있다는 것이 이해되어야 한다.

Claims (30)

  1. 방법으로서,
    전력 변환기 회로의 충전 싸이클에서, 상기 전력 변환기 회로의 입력 노드 사이에 복수의 커패시터를 직렬로 연결하는 단계 - 상기 전력 변환기 회로는 복수의 변환기 셀을 더 포함하고, 각각의 변환기 셀은 상기 복수의 커패시터 중 하나에 연결됨 - 와;
    상기 충전 싸이클 이후에 그리고 상기 복수의 변환기 셀 중 적어도 하나를 활성화하기 이전에, 상기 복수의 변환기 셀 중 상기 적어도 하나와 다른 변환기 셀의 그라운드 스위치를 스위치 온하는 것에 의해 상기 복수의 변환기 셀 중 상기 적어도 하나의 제1 입력 노드에서의 전위를 감소시키는 단계 - 상기 그라운드 스위치는 상기 복수의 변환기 셀 중 상기 다른 변환기 셀의 제2 입력 노드와 그라운드 노드 사이에 연결됨 - 와;
    상기 복수의 변환기 셀 중 상기 적어도 하나를 활성화하여 상기 복수의 변환기 셀 중 상기 적어도 하나에 연결되는 상기 커패시터로부터의 전력을 상기 전력 변환기 회로의 출력으로 전달하는 단계를 포함하는
    방법.
  2. 제 1 항에 있어서,
    상기 복수의 변환기 셀 중 상기 적어도 하나의 제1 입력 노드에서의 전위를 감소시키는 단계는, 상기 복수의 변환기 셀 중 두 개 각각의 상기 제1 입력 노드에서의 상기 전위를 감소시키는 단계를 포함하는
    방법.
  3. 제 1 항에 있어서,
    두 개의 연속하는 충전 싸이클 사이에서, 상기 복수의 변환기 셀의 각각을 한 번 활성화하는 단계를 더 포함하는
    방법.
  4. 제 1 항에 있어서,
    상기 복수의 변환기 셀 중 상기 적어도 하나를 활성화하는 단계는:
    상기 복수의 변환기 셀 중 상기 적어도 하나에서의 제어 스위치를 펄스폭 변조 양식으로 동작시키는 단계를 포함하는
    방법.
  5. 제 4 항에 있어서,
    상기 복수의 변환기 셀 중 상기 적어도 하나는 벅 변환기 토폴로지(buck-converter topology)를 포함하는
    방법.
  6. 제 5 항에 있어서,
    상기 적어도 하나의 변환기 셀은:
    상기 적어도 하나의 변환기 셀의 제1 출력 노드와 상기 제1 입력 노드 사이에 연결되는 인덕터 및 상기 제어 스위치를 갖는 직렬 회로와;
    상기 적어도 하나의 변환기 셀의 제2 출력 노드와 제2 입력 노드 사이에 연결되는 그라운드 스위치와;
    상기 인덕터 및 상기 제어 스위치에 공통인 회로 노드와 상기 제2 출력 노드 사이에 연결되는 환류 엘리먼트(freewheeling element)를 포함하는
    방법.
  7. 제 1 항에 있어서,
    상기 전력 변환기 회로는 병렬로 연결되는 적어도 두 개의 전력 변환기 회로 중 하나인
    방법.
  8. 제 7 항에 있어서,
    상기 적어도 두 개의 전력 변환기 회로에서의 변환기 셀을 인터리브 양식(interleaved fashion)으로 활성화하는 단계를 더 포함하는
    방법.
  9. 전력 변환기 회로로서,
    상기 전력 변환기 회로의 입력 노드 사이에 직렬로 연결되도록 구성되는 복수의 커패시터와;
    복수의 변환기 셀 - 상기 복수의 변환기 셀의 각각은 상기 복수의 커패시터 중 하나에 연결됨 - 과;
    제어 회로를 포함하고,
    상기 제어 회로는,
    상기 전력 변환기 회로의 충전 싸이클에서, 상기 전력 변환기 회로의 상기 입력 노드 사이에서 상기 복수의 커패시터를 직렬로 연결하고,
    상기 충전 싸이클 이후에 그리고 상기 복수의 변환기 셀 중 적어도 하나를 활성화하기 이전에, 상기 복수의 변환기 셀 중 상기 적어도 하나와 다른 변환기 셀의 그라운드 스위치를 스위치 온하는 것에 의해 상기 복수의 변환기 셀 중 상기 적어도 하나의 제1 입력 노드에서의 전위를 감소시키고 - 상기 그라운드 스위치는 상기 복수의 변환기 셀 중 상기 다른 변환기 셀의 제2 입력 노드와 그라운드 노드 사이에 연결됨 - ;
    상기 복수의 변환기 셀 중 상기 적어도 하나를 활성화하여 상기 복수의 변환기 셀 중 상기 적어도 하나에 연결되는 상기 커패시터로부터의 전력을 상기 전력 변환기 회로의 출력으로 전달하도록
    구성되는
    전력 변환기 회로.
  10. 제 9 항에 있어서,
    상기 제어 회로는 상기 복수의 변환기 셀 중 두 개 각각의 상기 제1 입력 노드에서의 상기 전위를 감소시키도록 구성되는
    전력 변환기 회로.
  11. 제 9 항에 있어서,
    상기 제어 회로는, 두 개의 연속하는 충전 싸이클 사이에서, 상기 복수의 변환기 셀의 각각을 한 번 활성화하도록 구성되는
    전력 변환기 회로.
  12. 제 9 항에 있어서,
    상기 제어 회로는, 상기 복수의 변환기 셀 중 상기 적어도 하나에서의 제어 스위치를 펄스폭 변조 양식으로 동작시키는 것에 의해 상기 복수의 변환기 셀 중 상기 적어도 하나를 활성화하도록 구성되는
    전력 변환기 회로.
  13. 제 12 항에 있어서,
    상기 복수의 변환기 셀 중 상기 적어도 하나는 벅 변환기 토폴로지를 포함하는
    전력 변환기 회로.
  14. 제 13 항에 있어서,
    상기 적어도 하나의 변환기 셀은:
    상기 적어도 하나의 변환기 셀의 제1 출력 노드와 상기 제1 입력 노드 사이에 연결되는 인덕터 및 상기 제어 스위치를 갖는 직렬 회로와;
    상기 적어도 하나의 변환기 셀의 제2 출력 노드와 제2 입력 노드 사이에 연결되는 그라운드 스위치와;
    상기 인덕터 및 상기 제어 스위치에 공통인 회로 노드와 상기 제2 출력 노드 사이에 연결되는 환류 엘리먼트를 포함하는
    전력 변환기 회로.
  15. 방법으로서,
    공급 회로에 커플링되는 복수의 변환기 셀을 포함하는 전력 변환기 회로에 의해 전력을 변환하는 단계를 포함하고,
    전력을 변환하는 단계는, 복수의 연속적인 활성화 시퀀스를 포함하고, 각각의 활성화 시퀀스에서, 상기 복수의 변환기 셀 중 적어도 몇 개를 활성화 주파수에서 활성화하는 단계를 포함하고,
    상기 활성화 주파수는, 상기 전력 변환기 회로의 출력 전력 및 출력 전류 중 적어도 하나에 의존하는
    방법.
  16. 제 15 항에 있어서,
    상기 활성화 주파수는 상기 출력 전력 및 상기 출력 전류 중 상기 적어도 하나가 감소함에 따라 감소하는
    방법.
  17. 제 15 항에 있어서,
    상기 공급 회로는:
    상기 전력 변환기 회로의 입력 노드에 연결되도록 구성되는 복수의 커패시터를 포함하고, 상기 복수의 변환기 셀의 각각은 상기 복수의 커패시터 중 하나에 연결되는
    방법.
  18. 제 15 항에 있어서,
    상기 공급 회로는:
    상기 전력 변환기 회로의 입력 노드 사이에 직렬로 연결되는 제1 복수의 커패시터와;
    제2 복수의 커패시터를 포함하고, 상기 제2 복수의 커패시터의 각각은 상기 제1 복수의 커패시터 중 하나에 커플링되도록 구성되고, 상기 복수의 변환기 셀의 각각은 상기 복수의 제2 커패시터 중 하나에 연결되는
    방법.
  19. 제 15 항에 있어서,
    상기 복수의 변환기 셀의 각각은 벅 변환기 토폴로지를 포함하는
    방법.
  20. 제 15 항에 있어서,
    상기 복수의 변환기 셀 중 적어도 몇몇은 변환기 셀 입력 노드와 그라운드 노드 사이에 연결되는 그라운드 스위치를 포함하는
    방법.
  21. 제 15 항에 있어서,
    전력을 변환하는 단계는, 각각의 활성화 시퀀스에서, 상기 복수의 변환기 셀의 각각을 상기 활성화 주파수에서 활성화하는 단계를 포함하는
    방법.
  22. 제 15 항에 있어서,
    각각의 활성화 시퀀스는 상기 공급 회로를 충전하기 위한 충전 싸이클을 포함하는
    방법.
  23. 전력 변환기 회로로서,
    공급 회로에 커플링되는 복수의 변환기 셀과;
    제어 회로를 포함하고,
    상기 제어 회로는, 상기 복수의 변환기 셀을 복수의 연속하는 활성화 시퀀스에서 동작시키고, 각각의 활성화 시퀀스에서, 상기 복수의 변환기 셀 중 적어도 몇 개를 활성화 주파수에서 활성화하도록 구성되고,
    상기 활성화 주파수는, 상기 전력 변환기 회로의 출력 전력 및 출력 전류 중 적어도 하나에 의존하는
    전력 변환기 회로.
  24. 제 23 항에 있어서,
    상기 제어 회로는, 상기 출력 전력 및 상기 출력 전류 중 상기 적어도 하나가 감소함에 따라, 상기 활성화 주파수를 감소시키도록 구성되는
    전력 변환기 회로.
  25. 제 23 항에 있어서,
    상기 공급 회로는:
    상기 전력 변환기 회로의 입력 노드에 연결되도록 구성되는 복수의 커패시터를 포함하고, 상기 복수의 변환기 셀의 각각은 상기 복수의 커패시터 중 하나에 연결되는
    전력 변환기 회로.
  26. 제 23 항에 있어서,
    상기 공급 회로는:
    상기 전력 변환기 회로의 입력 노드 사이에 직렬로 연결되는 제1 복수의 커패시터와;
    제2 복수의 커패시터를 포함하고,
    상기 제2 복수의 커패시터의 각각은 상기 제1 복수의 커패시터 중 하나에 커플링되도록 구성되고, 상기 복수의 변환기 셀의 각각은 상기 복수의 제2 커패시터 중 하나에 연결되는
    전력 변환기 회로.
  27. 제 23 항에 있어서,
    상기 복수의 변환기 셀의 각각은 벅 변환기 토폴로지를 포함하는
    전력 변환기 회로.
  28. 제 23 항에 있어서,
    상기 복수의 변환기 셀 중 적어도 몇몇은 변환기 셀 입력 노드와 그라운드 노드 사이에 연결되는 그라운드 스위치를 포함하는
    전력 변환기 회로.
  29. 제 23 항에 있어서,
    상기 제어 회로는, 각각의 활성화 시퀀스에서, 상기 복수의 변환기 셀의 각각을 상기 활성화 주파수에서 활성화하도록 구성되는
    전력 변환기 회로.
  30. 제 23 항에 있어서,
    상기 제어 회로는 또한, 각각의 활성화 시퀀스에서, 상기 공급 회로를 충전 싸이클에서 충전하도록 구성되는
    전력 변환기 회로.
KR1020160029422A 2015-03-13 2016-03-11 전력 변환기 회로를 동작시키기 위한 방법 및 전력 변환기 회로 KR101820232B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US14/657,974 US9647548B2 (en) 2015-03-13 2015-03-13 Method for operating a power converter circuit and power converter circuit
US14/657,974 2015-03-13

Publications (2)

Publication Number Publication Date
KR20160110241A true KR20160110241A (ko) 2016-09-21
KR101820232B1 KR101820232B1 (ko) 2018-01-18

Family

ID=56801188

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020160029422A KR101820232B1 (ko) 2015-03-13 2016-03-11 전력 변환기 회로를 동작시키기 위한 방법 및 전력 변환기 회로

Country Status (4)

Country Link
US (3) US9647548B2 (ko)
KR (1) KR101820232B1 (ko)
CN (2) CN106130338B (ko)
DE (1) DE102016104294B4 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102484397B1 (ko) * 2021-11-12 2023-01-03 울산과학기술원 돌입전류 저감을 위한 벅 컨버터 장치

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9793803B2 (en) * 2013-03-15 2017-10-17 Infineon Technologies Austria Ag Power converter circuit
GB201610901D0 (en) * 2016-06-22 2016-08-03 Eaton Ind Austria Gmbh Hybrid DC circuit breaker
US10141849B1 (en) * 2017-08-11 2018-11-27 Google Llc Multi-phase converter
KR20200112287A (ko) * 2019-03-21 2020-10-05 삼성전자주식회사 스위칭 레귤레이터 및 이를 포함하는 전자 장치
US11888411B2 (en) * 2019-07-01 2024-01-30 Mitsubishi Electric Corporation Power conversion device
US11463483B2 (en) 2020-07-06 2022-10-04 Cisco Technology, Inc. Systems and methods for determining effectiveness of network segmentation policies

Family Cites Families (43)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3113159B2 (ja) * 1994-11-14 2000-11-27 富士通株式会社 電源装置
DE19630284A1 (de) 1996-07-26 1998-01-29 Abb Patent Gmbh Antriebssystem für ein Schienenfahrzeug und Ansteuerverfahren hierzu
DE19841132A1 (de) * 1998-09-09 2000-03-16 Abb Daimler Benz Transp Modular aufgebaute Schaltungsanordnung, insbesondere für einen Antrieb eines Schienenfahrzeugs
US6316917B1 (en) * 1999-03-09 2001-11-13 Asahi Glass Company, Limited Apparatus having plural electric double layer capacitors and method for adjusting voltages of the capacitors
US6278264B1 (en) 2000-02-04 2001-08-21 Volterra Semiconductor Corporation Flip-chip switching regulator
US7005835B2 (en) 2002-06-28 2006-02-28 Microsemi Corp. Method and apparatus for load sharing in a multiphase switching power converter
JP4485366B2 (ja) * 2002-12-05 2010-06-23 エヌエックスピー ビー ヴィ 多出力ｄｃ−ｄｃコンバータ
US7190210B2 (en) 2004-03-25 2007-03-13 Integral Wave Technologies, Inc. Switched-capacitor power supply system and method
US7573238B2 (en) * 2005-08-09 2009-08-11 Panasonic Ev Energy Co., Ltd. Voltage detection device and electric vehicle including voltage detection device
WO2007148354A1 (en) * 2006-06-21 2007-12-27 Stmicroelectronics S.R.L. Control device of a plurality of switching converters
WO2008047374A2 (en) 2006-10-20 2008-04-24 Itamar Levin Switched resonant-tank, cell based power converter
US7786712B2 (en) 2006-12-30 2010-08-31 Advanced Analogic Technologies, Inc. High-efficiency DC/DC voltage converter including up inductive switching pre-regulator and capacitive switching post-converter
TWI367623B (en) * 2008-03-14 2012-07-01 Delta Electronics Inc Parallel-connected resonant converter circuit and controlling method thereof
EP2148417B1 (de) * 2008-07-22 2018-01-10 SMA Solar Technology AG Wechselrichterschaltungsanordnung für einen Photovoltaikgenerator mit mehreren eingangs seriell geschalteten Stromrichtern
US8536735B2 (en) * 2009-02-27 2013-09-17 Delta Electronics (Shanghai) Co., Ltd. Converter with input voltage balance circuit
CN106887950B (zh) * 2009-12-01 2020-12-11 天工方案公司 电压转换系统
KR101094002B1 (ko) * 2009-12-16 2011-12-15 삼성에스디아이 주식회사 전원 변환 장치
CN101740827B (zh) * 2009-12-25 2015-07-01 奇瑞汽车股份有限公司 一种锂离子动力电池的主动均衡系统及其均衡方法
US8390261B2 (en) * 2010-05-21 2013-03-05 Infineon Technologies Austria Ag Maximum power point tracker bypass
US9006930B2 (en) * 2010-07-08 2015-04-14 Delta Electronics Inc. Power supply having converters with serially connected inputs and parallel connected outputs
CN102638167A (zh) 2011-02-12 2012-08-15 艾默生网络能源系统北美公司 一种并联谐振变换器电路
CN102647099A (zh) 2011-02-22 2012-08-22 艾默生网络能源系统北美公司 一种组合开关以及同步整流电路
EP2493060A1 (en) 2011-02-22 2012-08-29 ST-Ericsson SA Low ripple step-up/step-down converter
JP2012210066A (ja) * 2011-03-30 2012-10-25 Meidensha Corp マルチレベル変換装置
US20120249101A1 (en) * 2011-04-01 2012-10-04 Akey David W Consistently balanced thermal load dc-dc converter
US20130009700A1 (en) * 2011-07-08 2013-01-10 Infineon Technologies Ag Power Converter Circuit with AC Output
US9401663B2 (en) * 2012-12-21 2016-07-26 Infineon Technologies Austria Ag Power converter circuit with AC output
US20150008748A1 (en) * 2012-01-17 2015-01-08 Infineon Technologies Austria Ag Power Converter Circuit, Power Supply System and Method
US9673732B2 (en) * 2012-01-24 2017-06-06 Infineon Technologies Austria Ag Power converter circuit
US8988039B2 (en) * 2012-05-15 2015-03-24 Infineon Technologies Ag Power converter circuit
DE102013220125A1 (de) * 2012-10-05 2014-04-10 Lear Corporation Vorrichtung und Verfahren für eine Alterungskompensationssteuerung für einen Leistungswandler
US20140153294A1 (en) 2012-12-05 2014-06-05 Infineon Technologies Austria Ag AC/DC Power Converter Arrangement
US9793803B2 (en) * 2013-03-15 2017-10-17 Infineon Technologies Austria Ag Power converter circuit
US9602025B2 (en) * 2013-07-12 2017-03-21 Infineon Technologies Austria Ag Multiphase power converter circuit and method
US20150207400A1 (en) * 2014-01-21 2015-07-23 Texas Instruments Incorporated Control apparatus and method for thermal balancing in multiphase dc-dc converters
KR101538017B1 (ko) 2014-05-23 2015-07-22 대성전기공업 주식회사 속응성을 향상된 비절연 멀티페이즈형 dc-dc 컨버터 및 그 구동 방법
US9837921B2 (en) * 2014-09-08 2017-12-05 Infineon Technologies Austria Ag Multi-cell power conversion method and multi-cell power converter
US9584034B2 (en) * 2014-09-08 2017-02-28 Infineon Technologies Austria Ag Power converter circuit and method with asymmetrical half bridge
US9929662B2 (en) * 2014-09-08 2018-03-27 Infineon Technologies Austria Ag Alternating average power in a multi-cell power converter
US9762134B2 (en) * 2014-09-08 2017-09-12 Infineon Technologies Austria Ag Multi-cell power conversion method and multi-cell power converter
US20160072395A1 (en) * 2014-09-08 2016-03-10 Infineon Technologies Austria Ag Multi-cell power conversion method and multi-cell power converter
US9755537B2 (en) * 2015-03-04 2017-09-05 Infineon Technologies Austria Ag Multi-cell power conversion method with failure detection and multi-cell power converter
CN106160457B (zh) * 2015-04-17 2019-03-29 台达电子工业股份有限公司 直流变换装置及其运作方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102484397B1 (ko) * 2021-11-12 2023-01-03 울산과학기술원 돌입전류 저감을 위한 벅 컨버터 장치

Also Published As

Publication number Publication date
US20190052172A1 (en) 2019-02-14
US20160268898A1 (en) 2016-09-15
US20170194866A1 (en) 2017-07-06
CN106130338A (zh) 2016-11-16
DE102016104294B4 (de) 2020-12-10
DE102016104294A1 (de) 2016-09-15
US10122276B2 (en) 2018-11-06
CN110022057B (zh) 2021-06-25
KR101820232B1 (ko) 2018-01-18
US9647548B2 (en) 2017-05-09
CN106130338B (zh) 2019-03-26
US10673334B2 (en) 2020-06-02
CN110022057A (zh) 2019-07-16

Similar Documents

Publication Publication Date Title
KR101820232B1 (ko) 전력 변환기 회로를 동작시키기 위한 방법 및 전력 변환기 회로
CN106664020B (zh) 用于多相位降压转换器电路的共享式自举电容器及方法
KR101324806B1 (ko) 동기식 프리휠링 ｍｏｓｆｅｔ를 구비한 부스트 및 업다운 스위칭 레귤레이터
US10763748B2 (en) Buck-boost DC-DC converter
US9793803B2 (en) Power converter circuit
US11626801B2 (en) Stacked buck converters and associated method of operation
US8674669B2 (en) Switching regulator with a single inductor in a multiple output power supply configuration
US9806616B2 (en) Control circuit for multiple high side switches
US20090040794A1 (en) Time-Multiplexed Multi-Output DC/DC Converters and Voltage Regulators
US9570992B2 (en) Regulated multiple output isolated DC to DC converter
US8519685B2 (en) Device for controlling a power supply with DC DC splitting of the type including N interlaced paths
US8638082B2 (en) Control circuit for step-down and boost type switching supply circuit and method for switching supply circuit
US9837901B1 (en) Single-input multiple-output inverting and non-inverting buck/boost switching regulator control method and apparatus
US20140333277A1 (en) Fast transient buck regulator with dynamic charge/discharge capability
CN212572391U (zh) 电子电路
JP2022553339A (ja) 例えば力率補正で使用するための、インバータ回路及び方法
CN107302309B (zh) 用于零电压转变功率转换器的自适应计时的方法及设备

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right