KR20160109815A - 질화갈륨계 고효율 발광다이오드 및 그의 제조방법 - Google Patents

질화갈륨계 고효율 발광다이오드 및 그의 제조방법 Download PDF

Info

Publication number
KR20160109815A
KR20160109815A KR1020150034916A KR20150034916A KR20160109815A KR 20160109815 A KR20160109815 A KR 20160109815A KR 1020150034916 A KR1020150034916 A KR 1020150034916A KR 20150034916 A KR20150034916 A KR 20150034916A KR 20160109815 A KR20160109815 A KR 20160109815A
Authority
KR
South Korea
Prior art keywords
type semiconductor
semiconductor layer
gallium nitride
layer
emitting diode
Prior art date
Application number
KR1020150034916A
Other languages
English (en)
Other versions
KR101701316B1 (ko
Inventor
오문식
김현수
Original Assignee
전북대학교산학협력단
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 전북대학교산학협력단 filed Critical 전북대학교산학협력단
Priority to KR1020150034916A priority Critical patent/KR101701316B1/ko
Publication of KR20160109815A publication Critical patent/KR20160109815A/ko
Application granted granted Critical
Publication of KR101701316B1 publication Critical patent/KR101701316B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/40—Materials therefor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0062—Processes for devices with an active region comprising only III-V compounds
    • H01L33/0075—Processes for devices with an active region comprising only III-V compounds comprising nitride compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02587—Structure
    • H01L21/0259—Microstructure
    • H01L21/02603—Nanowires
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/0004—Devices characterised by their operation
    • H01L33/0008—Devices characterised by their operation having p-n or hi-lo junctions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/14—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a carrier transport control structure, e.g. highly-doped semiconductor layer or current-blocking structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/40—Materials therefor
    • H01L33/42—Transparent materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12041—LED

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Nanotechnology (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Led Devices (AREA)

Abstract

본 발명은 기판; 질화갈륨 계열의 n형 반도체층; 질화갈륨 계열의 p형 반도체층; 및 상기 n형 반도체층과 상기 p형 반도체층 사이에 개재된 활성층;을 포함하는 질화갈륨계 고효율 발광다이오드에 있어서,
상기 질화갈륨 계열의 p형 반도체층에 접촉되는 투명전극이 Ag 나노와이어를 포함하여 형성된 것임을 특징으로 하는 질화갈륨계 고효율 발광다이오드 및 그의 제조방법을 제공한다.

Description

질화갈륨계 고효율 발광다이오드 및 그의 제조방법{High-efficiency GaN-based light-emitting diodes and method of manufacturing the same}
본 발명은 질화갈륨계 고효율 발광다이오드 및 그의 제조방법에 관한 것이다.
고효율/고출력을 갖는 질화갈륨계 발광다이오드를 제작하기 위하여 수평형 구조의 발광다이오드가 가장 널리 사용되며 이에 대한 광범위한 연구가 진행되고 있다. 특히, 이러한 구조에 관한 가장 큰 이슈는 p형 GaN에 접촉시키는 물질에 대한 투명전극으로서의 활용도이며, 이러한 투명전극에 대한 전류퍼짐(current spreading) 효과, 낮은 접촉저항, 높은 광투과도 획득은 반드시 해결해야 할 중요한 과제로 인식되고 있다.
상기와 같은 과제에 관한 선행기술(대한민국 특허 제2001-0002265호)로서 A12O3(ITO), 니켈/금(Ni/Au) 계의 물질 등을 활용하여 투명전극을 형성함으로써 저저항/고투과도 특성 및 고효율 특성을 갖는 발광 다이오드를 제조하려는 시도가 이루어진 바 있다.
그러나, 상기 투명전극용 물질들은 전류밀집(current crowding) 효과로 인하여 소자면적 대비 광추출이 낮은 단점을 가지며, 특히, 200~400 nm 사이의 자외선 영역에서 급격한 광흡수로 인하여 투과도 특성이 저하되므로 낮은 파장(deep-UV)의 영역에서는 매우 취약한 것으로 확인되고 있다.
대한민국 특허 제2001-0002265호
본 발명은 종래기술의 상기와 같은 문제를 해결하기 위하여 안출된 것으로서, 전류퍼짐(current spreading) 효과가 우수하며, 낮은 접촉저항을 제공하며, 및 가시광선 영역은 물론 낮은 파장(deep-UV)의 영역에서도 우수한 광투과율을 제공하는 질화갈륨계 고효율 발광다이오드 및 그의 제조방법을 제공하는 것을 목적으로 한다.
본 발명은, 기판; 질화갈륨 계열의 n형 반도체층; 질화갈륨 계열의 p형 반도체층; 및 상기 n형 반도체층과 상기 p형 반도체층 사이에 개재된 활성층;을 포함하는 질화갈륨계 고효율 발광다이오드에 있어서, 상기 질화갈륨 계열의 p형 반도체층에 접촉되는 투명전극이 Ag 나노와이어를 포함하여 형성된 것임을 특징으로 하는 질화갈륨계 고효율 발광다이오드를 제공한다.
또한, 본 발명은 기판; 질화갈륨 계열의 n형 반도체층; 질화갈륨 계열의 p형 반도체층; 및 상기 n형 반도체층과 상기 p형 반도체층 사이에 개재된 활성층;을 포함하는 질화갈륨계 고효율 발광다이오드의 제조방법 있어서, Ag 나노와이어를 분산시킨 디스퍼젼을 코팅하여 상기 질화갈륨 계열의 p형 반도체층에 접촉되는 투명전극을 형성하는 단계를 포함하는 것을 특징으로 하는 질화갈륨계 고효율 발광다이오드의 제조방법을 제공한다.
본 발명에 의한 질화갈륨계 고효율 발광다이오드는 전류퍼짐(current spreading) 효과가 우수하며, 낮은 접촉저항을 나타내며, 가시광선 영역은 물론 낮은 파장(deep-UV)의 영역에서의 우수한 광투과율을 제공한다.
또한, 본 발명의 질화갈륨계 고효율 발광다이오드의 제조방법은 간단한 방법에 의해 상기와 같은 우수한 효과를 갖는 질화갈륨계 고효율 발광다이오드를 제공하므로, 이 분야에서 매우 유용하게 사용될 것으로 기대된다.
도 1은 AgNW 막의 급속 가열 어닐링 전과 후의 SEM 이미지를 나타낸다.
도 2는 코팅 된 AgNW 막의 열처리에 따른 투과도 측정 결과, Ni/Au 막의 두께에 따르는 투과도 측정 결과, 현재 양산수준 두께의 ITO 막의 투과도 측정 결과를 나타낸 그래프이다.
도 3은 AgNW 막, Ni/Au 막, 및 ITO 막의 광투과율 및 면저항(R sh)을 측정하여 나타낸 그래프이다.
도 4는 AgNW 전극의 전기적 특성 평가하기 위해 TLM(transmission line model)법에 의해 형성된 AgNW 전극소자 및 Ni/Au 전극소자를 도시한 것이다.
도 5는 본 발명의 AgNW-LED와 레퍼런스인 Ni/Au-LED를 모식적으로 나타내고, 상기 LED에서 나오는 광량을 촬영하여 나타낸 도면이다.
도 6은 본 발명의 AgNW-LED와 레퍼런스인 Ni/Au-LED의 전기적 특성을 나타낸 그래프이다.
도 7은 본 발명의 AgNW-LED와 레퍼런스인 Ni/Au-LED의 광학적 특성을 나타낸 그래프이다.
도 8은 본 발명의 AgNW-LED와 레퍼런스인 Ni/Au-LED의 발광 이미지이다.
도 9는 도 8에 나타낸 발광 이미지를 정량적으로 분석하기 위하여, 전류 퍼짐 길이를 이론적으로 추출하여 나타낸 그래프이다.
도 10은 미들-칩 사이즈(500 x 500 ㎛)인 본 발명의 AgNW-LED와 레퍼런스인 Ni/Au-LED의 현미경 이미지, EL 이미지, confocal 발광 이미지, 및 confocal EL 이미지를 나타낸 것이다.
도 11은 본 발명에 적용된 질화갈륨계 고효율 발광다이오드의 공정 프로세스를 모식적으로 도시한 것이다.
이하, 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자가 용이하게 실시할 수 있도록 본 발명의 실시예에 대하여 첨부한 도면을 참고로 하여 상세히 설명한다. 그러나 본 발명은 여러 가지 상이한 형태로 구현될 수 있으며 여기에서 설명하는 실시예에 한정되지 않는다.
본 발명은, 기판; 질화갈륨 계열의 n형 반도체층; 질화갈륨 계열의 p형 반도체층; 및 상기 n형 반도체층과 상기 p형 반도체층 사이에 개재된 활성층;을 포함하는 질화갈륨계 고효율 발광다이오드에 있어서,
상기 질화갈륨 계열의 p형 반도체층에 접촉되는 투명전극이 Ag 나노와이어를 포함하여 형성된 것임을 특징으로 하는 질화갈륨계 고효율 발광다이오드에 관한 것이다.
본 발명의 질화갈륨계 고효율 발광다이오드는 11.7 Ω/sq의 매우 낮은 면저항과 3.5×10-3 Ω·cm2의 낮은 접촉 저항을 제공하며, 450 nm에서 97% 및 260 nm에서 88%의 광투과율을 제공하므로 가시광선 영역뿐만 아니라 낮은 파장(deep-UV)의 영역에서도 우수한 광투과율을 제공한다. 또한, 최대 141 ㎛(3V)의 전류 퍼짐 길이를 가짐으로써 넓은 면적의 소자에서 전류밀집(current crowding) 현상을 효과적으로 방지할 수 있다. 이하 하기 실시예를 통하여 자세히 설명한다.
상기 Ag 나노와이어를 포함하여 형성된 투명전극은 10 nm ~ 200 nm의 두께를 가질 수 있다.
상기 Ag 나노와이어를 포함하여 형성된 투명전극은 Ag 나노와이어를 분산시킨 디스퍼젼을 질화갈륨 계열의 p형 반도체층 상에 코팅하여 형성할 수 있으며, 상기 Ag 나노와이어를 분산시킨 디스퍼젼은 디스퍼젼 총 중량에 대하여 Ag 나노와이어 2 내지 20 중량% 및 용매 80 내지 98 중량%를 포함하는 것이 바람직하게 사용될 수 있다. 상기 용매는 DI water일 수 있다.
본 발명의 질화갈륨계 고효율 발광다이오드는 사파이어(Sapphire) 기판; 상기 기판 상부에 위치하는 하부 GaN층; 상기 하부 GaN층 상에 위치하는 질화갈륨 계열의 n형 반도체층; 상기 n형 반도체층 상에 위치하는 질화갈륨 계열의 p형 반도체층; 및 상기 n형 반도체층과 상기 p형 반도체층 사이에 개재된 활성층;을 포함하며, 상기 활성층은 InGaN/GaN층으로 형성되는 것일 수 있다.
본 발명의 질화갈륨계 고효율 발광다이오드의 특징은 질화갈륨 계열의 p형 반도체층에 접촉되는 투명전극이 Ag 나노와이어를 포함하여 형성된 것이라는 점에 있기 때문에, 상기 및 하기에서 특별히 한정된 내용을 제외하고는 이 분야에서 질화갈륨계 고효율 발광다이오드에 관하여 적용되고 있는 공지의 기술들은 본 발명에 제한 없이 채용될 수 있다.
본 발명은 또한, 기판; 질화갈륨 계열의 n형 반도체층; 질화갈륨 계열의 p형 반도체층; 및 상기 n형 반도체층과 상기 p형 반도체층 사이에 개재된 활성층;을 포함하는 질화갈륨계 고효율 발광다이오드의 제조방법 있어서,
Ag 나노와이어를 분산시킨 디스퍼젼을 코팅하여 상기 질화갈륨 계열의 p형 반도체층에 접촉되는 투명전극을 형성하는 단계를 포함하는 것을 특징으로 하는 질화갈륨계 고효율 발광다이오드의 제조방법에 관한 것이다.
상기에서 Ag 나노와이어를 분산시킨 디스퍼젼은 디스퍼젼 총 중량에 대하여 Ag 나노와이어 2 내지 20 중량% 및 용매 80 내지 98 중량%를 포함하는 것이 바람직하게 사용될 수 있다.
상기 질화갈륨계 고효율 발광다이오드의 제조방법은 사파이어(Sapphire) 기판 상부에 하부 GaN층을 적층하는 단계; 상기 하부 GaN층 상에 질화갈륨 계열의 n형 반도체층을 형성하는 단계; 상기 n형 반도체층 상에 InGaN/GaN 활성층을 형성하는 단계; 상기 활성층 상에 질화갈륨 계열의 p형 반도체층을 형성하는 단계; n 전극을 형성하기 위하여 건식식각 공정에 의해 상기 n형 반도체층을 노출시키는 단계; 상기 노출된 n형 반도체층 상에 n전극을 증착하는 단계; 및 상기 p형 반도체층에 프로빙 패드(probing pad)를 형성하고, 노출된 p형 반도체층 및 상기 프로빙 패드 위에 리프트-오프 기술 수단에 의해 선택적으로 Ag 나노와이어 디스퍼젼을 코팅하는 단계;를 포함하는 것을 특징으로 한다.
본 발명에서 상기 Ag 나노와이어 디스퍼젼을 코팅하는 단계 후에는 코팅된 Ag 나노와이어 디스퍼젼에 대하여 열처리를 하지 않는 것이 바람직하다. 왜냐하면, Ag 나노와이어 대한 열처리가 진행됨에 따라, Ag가 녹으며 와이어가 끊어지는 현상이 발생하기 때문이다.
상기 Ag 나노와이어 디스퍼젼으로 형성된 투명전극의 두께는 10 nm ~ 200 nm일 수 있다.
이하에서, 실시예를 통하여 본 발명을 보다 상세히 설명한다. 그러나, 하기의 실시예는 본 발명을 더욱 구체적으로 설명하기 위한 것으로서, 본 발명의 범위가 하기의 실시예에 의하여 한정되는 것은 아니다. 하기의 실시예는 본 발명의 범위 내에서 당업자에 의해 적절히 수정, 변경될 수 있다.
실시예 1: AgNW 막, Ni / Au 막 및 ITO 막 형성 및 이들의 물성 평가
Ag 은나노와이어(이하, "AgNW"로 칭함) 막을 형성하기 위하여 AgNW(Cambrios ClearOhm Ink)를 함유하는 준완성 디스퍼젼(an as-received dispersion)을 300초 동안 초음파 처리하고 잘 진탕시킨 후, 미리 세정된 사파이어 기판 위에 40초 동안 800 rpm으로 스핀코팅시켰다.
AgNW 막을 급속 가열 어닐링 하기 전과 후로 나누어 평가하였으며, 상기 급속 가열 어닐링은 질소 분위기의 100 ℃ 및 150 ℃의 온도에서 1분 동안 수행되었다.
비교 평가를 위하여, 비교 전극으로서 3.5/3.5, 5/5, 7/7 nm 의 다른 두께를 갖는 Ni/Au 이중막을 사파이어 기판 위에 e-빔 증착기(e-beam evaporator)를 사용하여 증착시키고, 산소 분위기의 550 ℃의 온도 하에서 1분 동안 급속 가열 어닐링을 수행하였다.
또한, ITO 막을 사파이어 기판 위에 e-빔 증착기(e-beam evaporator) 또는 100W의 RF 파워를 갖는 RF마그네트론 스퍼터링 시스템을 사용하여 500 ℃의 온도, Ar:O2 가스(10:2의 비율) 분위기, 및 10 mTorr의 작동압력 하에서 6분간 증착시킨 후, 산소 분위기의 550 ℃의 온도 하에서 1분 동안 급속 가열 어닐링을 수행하였다.
스핀코팅된 AgNW 막은 SEM에 의해 분석되었으며, 그들의 전체적인 두께는 대략 70 nm로 나타났다. AgNW 막, Ni/Au 이중막 및 ITO 막의 광투과율 및 R sh는 UV/VIS 분광기(V-670EX) 및 4 탐침 장치(four-point probe system, CMT-SR1000N)를 사용하여 측정되었다.
도 1은 AgNW 막의 급속 가열 어닐링 전과 후의 SEM 이미지를 나타낸다. 도 1에서 확인되는 바와 같이, AgNW 막에 대한 열처리가 진행됨에 따라, Ag가 녹으며 와이어가 끊어지는 현상이 관찰되었다. 따라서 본 발명에서는 열처리 공정 없이 AgNW 막 전극을 형성해야 함을 알 수 있었다.
도 2는 코팅 된 AgNW 막의 열처리에 따른 투과도 측정 결과, Ni/Au 막의 두께에 따르는 투과도 측정 결과, ITO 막의 투과도 측정 결과를 나타낸 그래프이다. 도 2로부터 AgNW막이 코팅 된 샘플이 기존의 ITO 막, Ni/Au 막에서보다 blue 파장(~450nm)은 물론 near-UV 영역(200~400 nm)에서도 높은 광투과도를 나타냄을 확인할 수 있다.
도 3은 AgNW 막, Ni/Au 막 및 ITO 막의 광투과율 및 면저항(R sh)을 측정하여 나타낸 그래프이다. 도 3으로부터 확인되는 바와 같이, AgNW 막은 Ni/Au 막 및 ITO 막과 비교하여 광투과율이 우수할 뿐만 아니라, 면저항(R sh)도 매우 낮은 것이 확인되었다.
실시예 2: AgNW 전극의 접촉성 평가
인접한 SiO2/Pt 패드를 조사하는 것에 의해 p-GaN에 대한 AgNW전극의 접촉성을 측정하기 위하여 특별하게 디자인된 TLM 패턴을 도 4에 나타낸 대로 형성하였다.
먼저, 20 nm 두께 SiO2 막을 LED 웨이퍼의 p층 위에 e-빔 증착기(e-beam evaporator)에 의해 증착시키고, SiO2 막의 선택적 습식 식각(버퍼된 옥사이드 식각액 사용)을 수행하여 AgNW 접촉을 위한 상기 p 층 표면을 노출시켰다. 그리고 나서, 10 nm 두께의 Pt 패드를 상기 노출된 p층의 가장자리 위에 선택적으로 증착시키고, 상기 노출된 p층과 상기 Pt 패드 위에 동시에 AgNWs의 선택적 코팅을 수행하였다.
상기 Pt 패드 및 AgNW 접촉의 선택적 적층을 위해 포토리소그래피에 의한 리프트-오프(lift-off) 기술이 사용되었다.
상기에서 AgNW에 probe-tip이 직접적으로 컨텍하기 힘들어, 본딩 메탈을 미리 증착한 뒤, AgNW를 코팅하는 방법을 이용하였다.
비교를 위하여, 도 4에 나타낸 바와 같이, 산화된 Ni/Au 전극을 표준 TLM 패턴을 사용하여 평가하였다.
상기 AgNW 전극을 위하여, 상기 TLM 패턴은 150×200 ㎛ 접촉 패드 및 10, 20, 40, 및 60 ㎛의 공간(간격)을 포함하며; 상기 Ni/Au 전극을 위하여, 상기 TLM 패턴은 100×200 ㎛ 접촉 패드 및 5, 10, 15, 20, 25, 및 30 ㎛의 공간(간격)을 포함하였다. 상기 접촉의 전기적 성질을 파라미터 분석기(parameter analyzer, HP4156A)를 사용하여 평가하였다.
실시예 3: AgNW - LEDs 의 성능 시험
AgNW TCEs를 가진 LED를 제조하기 위하여, 상기 AgNW TLM 패턴을 형성하기 위하여 사용된 것과 동일한 방법이 사용되었다.
구체적으로, 도 5에 도시된 바와 같이, 직사각 메사(mesa)는 유도결합 플라즈마 반응성 이온식각 시스템(inductively coupled plasma reactive ion etching system)을 사용하여 n 층을 노출시키기 위하여 ~1.0 ㎛의 두께로 건식식각하는 것에 의해 윤곽을 드러냈고, 그 위에 Ti/Al/Ni/Au (30/70/30/70 nm) 층을 e-빔 증착기(e-beam evaporator)에 의해 n 전극으로 증착하였다.
N형 오믹접촉을 형성하기 위하여, 급속 가열 어닐링은 질소분위기의 550 ℃ 온도에서 1분 동안 수행되었다.
P 층 위에 AgNW TCEs를 형성하기 위하여, 먼저, Ti/Au (20 nm/10 nm) 프로빙 패드(probing pad)를 상기 메사 위에 형성하고, 상기 노출된 p 층 및 Ti/Au 프로빙 패드 위에 리프트-오프 기술 수단에 의해 선택적 AgNW 코팅이 수행되었다.
마지막 단계에서 스핀코팅 공정이 수행되고, 그 것이 AgNW의 가능한 오염을 추가적인 포토리소그래피 공정에 의해 최소화시켰다는 것은 주목할만하다.
상기 실험을 실시하기 위하여, 상업적으로 이용가능한 LEDs 웨이퍼를 사용하였으며, 이들은 c-plane 사파이어 기판 위에서 금속유기화학기상증착시스템(metalorganic chemical vapor deposition system)에 의해 성장되었다.
LED의 연구는 2.0 ㎛의 도핑되지 않은 GaN, 3.5 ㎛의 n-GaN, 450 nm-발광을 가지는 5주기 인듐 갈륨 질화물 다중 양자 우물(5-period GaN/InGaN multiple quantum well (MQW) active regions), 0.024㎛ p-AlGaN 전자차단층, 및 0.14 ㎛ p-GaN 층을 포함하였다.
상기 LEDs 제조는 광다이오드(UV-818)에 연결된 파라미터 분석기(a parameter analyzer) 및 광학분광기(Ocean Optics-USB2000+)를 사용하여 평가되었다. 특별히 분해 전계발광(resolved electroluminescence (EL)) 이미지를 조사하기 위해 CSEM이 사용되었다.
도 5는 AgNW-LED의 성능 시험을 위하여 제조된 AgNW-LED와 Ni/Au-LED를 모식적으로 나타내고, 상기 LED에서 나오는 광량을 촬영하여 나타낸 도면이다. 도 5에서 확인되는 바와 같이, 본 발명의 AgNW-LED는 레퍼런스인 Ni/Au-LED와 비교하여 훨씬 더 많은 광량을 제공함을 알 수 있다.
도 6은 본 발명의 AgNW-LED와 레퍼런스인 Ni/Au-LED의 전기적 특성을 나타낸 그래프이며, 도 7은 본 발명의 AgNW-LED와 레퍼런스인 Ni/Au-LED의 광학적 특성을 나타낸 그래프이다. 도 6에서 확인되는 바와 같이, 본 발명의 AgNW-LED는 레퍼런스인 Ni/Au-LED와 비교하여 전기적으로 우수한 특성을 나타내며, 특히, 광학적으로 매우 뛰어난 광 추출 효율을 내고 있다.
도 8은 본 발명의 AgNW-LED와 레퍼런스인 Ni/Au-LED의 발광 이미지이다. 상기 도 8에서 확인되는 바와 같이, 본 발명의 AgNW-LED는 대면적에서도 레퍼런스인 Ni/Au-LED와 비교하여 전류 퍼짐(current-spreading)이 잘 일어나는 것을 확인할 수 있다.
도 9는 도 8에 나타낸 발광 이미지를 정량적으로 분석하기 위하여, 전류 퍼짐 길이를 이론적으로 추출하여 나타낸 그래프이다. 상기 도 9에서 확인되는 바와 같이, 본 발명의 AgNW-LED는 실제 양산에서 적용되는 전류퍼짐 길이인 120 ㎛ 이상으로 적용 가능함을 알 수 있다. 상기에서 전류퍼짐 길이는 하기의 수학식에 의해 구해진 구해진 것이다.
Figure pat00001
도 10은 미들-칩 사이즈(500 x 500 ㎛)인 본 발명의 AgNW-LED와 레퍼런스인 Ni/Au-LED의 현미경 이미지, EL 이미지, confocal 발광 이미지, 및 confocal EL 이미지를 나타낸 것이다. 도 10에서 EL 이미지 안의 빨간 표시 부분을 확대한 부분이 confocal 발광 & EL 이미지 영역이다. 상기 도 10으로부터 본 발명의 AgNW-LED는 레퍼런스인 Ni/Au-LED와 비교하여 현저한 광학적 특성을 나타냄을 알 수 있다.
이상에서 본 발명의 바람직한 구현 예를 예로 들어 상세하게 설명하였으나, 이러한 설명은 단순히 본 발명의 예시적인 실시 예를 설명 및 개시하는 것이다. 당업자는 본 발명의 범위 및 정신으로부터 벗어남이 없이 상기 설명 및 첨부 도면으로부터 다양한 변경, 수정 및 번형 예가 가능함을 용이하게 인식할 것이다.

Claims (8)

  1. 기판;
    질화갈륨 계열의 n형 반도체층;
    질화갈륨 계열의 p형 반도체층; 및
    상기 n형 반도체층과 상기 p형 반도체층 사이에 개재된 활성층;을 포함하는 질화갈륨계 고효율 발광다이오드에 있어서,
    상기 질화갈륨 계열의 p형 반도체층에 접촉되는 투명전극이 Ag 나노와이어를 포함하여 형성된 것임을 특징으로 하는 질화갈륨계 고효율 발광다이오드.
  2. 제1항에 있어서,
    상기 Ag 나노와이어를 포함하는 10 nm ~ 200 nm의 두께를 가지는 것을 특징으로 하는 질화갈륨계 고효율 발광다이오드.
  3. 제1항에 있어서,
    상기 질화갈륨계 고효율 발광다이오드는
    사파이어(Sapphire) 기판;
    상기 기판 상부에 위치하는 하부 GaN층;
    상기 하부 GaN층 상에 위치하는 질화갈륨 계열의 n형 반도체층;
    상기 n형 반도체층 상에 위치하는 질화갈륨 계열의 p형 반도체층; 및
    상기 n형 반도체층과 상기 p형 반도체층 사이에 개재된 활성층;을 포함하며,
    상기 활성층은 InGaN/GaN층으로 형성되는 것을 특징으로 하는 질화갈륨계 고효율 발광다이오드.
  4. 기판;
    질화갈륨 계열의 n형 반도체층;
    질화갈륨 계열의 p형 반도체층; 및
    상기 n형 반도체층과 상기 p형 반도체층 사이에 개재된 활성층;을 포함하는 질화갈륨계 고효율 발광다이오드의 제조방법 있어서,
    Ag 나노와이어를 분산시킨 디스퍼젼을 코팅하여 상기 질화갈륨 계열의 p형 반도체층에 접촉되는 투명전극을 형성하는 단계를 포함하는 것을 특징으로 하는 질화갈륨계 고효율 발광다이오드의 제조방법.
  5. 제4항에 있어서,
    Ag 나노와이어를 분산시킨 디스퍼젼은 디스퍼젼 총 중량에 대하여 Ag 나노와이어 2 내지 20 중량% 및 용매 80 내지 98 중량%를 포함하는 것을 특징으로 하는 질화갈륨계 고효율 발광다이오드의 제조방법.
  6. 제4항에 있어서,
    상기 질화갈륨계 고효율 발광다이오드의 제조방법은
    사파이어(Sapphire) 기판 상부에 하부 GaN층을 적층하는 단계;
    상기 하부 GaN층 상에 질화갈륨 계열의 n형 반도체층을 형성하는 단계;
    상기 n형 반도체층 상에 InGaN/GaN 활성층을 형성하는 단계;
    상기 활성층 상에 질화갈륨 계열의 p형 반도체층을 형성하는 단계;
    n 전극을 형성하기 위하여 건식식각 공정에 의해 상기 n형 반도체층을 노출시키는 단계;
    상기 노출된 n형 반도체층 상에 n전극을 증착하는 단계; 및
    상기 p형 반도체층에 프로빙 패드를 형성하고, 노출된 p형 반도체층 및 상기 프로빙 패드 위에 리프트-오프 기술 수단에 의해 선택적으로 Ag 나노와이어 디스퍼젼을 코팅하는 단계;를 포함하는 것을 특징으로 하는 질화갈륨계 고효율 발광다이오드의 제조방법.
  7. 제6항에 있어서,
    상기 Ag 나노와이어 디스퍼젼을 코팅하는 단계 후에는 코팅된 Ag 나노와이어 디스퍼젼에 대하여 열처리를 하지 않는 것을 특징으로 하는 질화갈륨계 고효율 발광다이오드의 제조방법.
  8. 제4항에 있어서,
    상기 Ag 나노와이어 디스퍼젼으로 형성된 투명전극의 두께는 10 nm ~ 200 nm인 것을 특징으로 하는 질화갈륨계 고효율 발광다이오드의 제조방법.
KR1020150034916A 2015-03-13 2015-03-13 질화갈륨계 고효율 발광다이오드 및 그의 제조방법 KR101701316B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020150034916A KR101701316B1 (ko) 2015-03-13 2015-03-13 질화갈륨계 고효율 발광다이오드 및 그의 제조방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020150034916A KR101701316B1 (ko) 2015-03-13 2015-03-13 질화갈륨계 고효율 발광다이오드 및 그의 제조방법

Publications (2)

Publication Number Publication Date
KR20160109815A true KR20160109815A (ko) 2016-09-21
KR101701316B1 KR101701316B1 (ko) 2017-02-01

Family

ID=57080450

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020150034916A KR101701316B1 (ko) 2015-03-13 2015-03-13 질화갈륨계 고효율 발광다이오드 및 그의 제조방법

Country Status (1)

Country Link
KR (1) KR101701316B1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20180117352A (ko) * 2017-04-19 2018-10-29 전북대학교산학협력단 질화갈륨 계열 발광 다이오드의 제조방법 및 이로부터 제조된 질화갈륨 계열 발광 다이오드

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20010002265A (ko) 1999-06-14 2001-01-15 조장연 질화물 반도체소자의 피형 오믹 콘택
JP2007518260A (ja) * 2004-01-15 2007-07-05 ソウル オプト−デバイス シーオー エル ティー ディー 窒化ガリウム系ｉｉｉ−ｖ族化合物半導体素子及びその製造方法
KR20100059776A (ko) * 2010-05-20 2010-06-04 엘지이노텍 주식회사 발광 다이오드 및 그 제조방법
KR20150019820A (ko) * 2013-08-16 2015-02-25 일진엘이디(주) 나노와이어를 이용한 질화물 반도체 발광소자
JP2015042717A (ja) * 2013-08-26 2015-03-05 デクセリアルズ株式会社 チオール基含有有色化合物、金属ナノワイヤー、分散液、透明導電膜、情報入力装置、及び、電子機器

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20010002265A (ko) 1999-06-14 2001-01-15 조장연 질화물 반도체소자의 피형 오믹 콘택
JP2007518260A (ja) * 2004-01-15 2007-07-05 ソウル オプト−デバイス シーオー エル ティー ディー 窒化ガリウム系ｉｉｉ−ｖ族化合物半導体素子及びその製造方法
KR20100059776A (ko) * 2010-05-20 2010-06-04 엘지이노텍 주식회사 발광 다이오드 및 그 제조방법
KR20150019820A (ko) * 2013-08-16 2015-02-25 일진엘이디(주) 나노와이어를 이용한 질화물 반도체 발광소자
JP2015042717A (ja) * 2013-08-26 2015-03-05 デクセリアルズ株式会社 チオール基含有有色化合物、金属ナノワイヤー、分散液、透明導電膜、情報入力装置、及び、電子機器

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20180117352A (ko) * 2017-04-19 2018-10-29 전북대학교산학협력단 질화갈륨 계열 발광 다이오드의 제조방법 및 이로부터 제조된 질화갈륨 계열 발광 다이오드

Also Published As

Publication number Publication date
KR101701316B1 (ko) 2017-02-01

Similar Documents

Publication Publication Date Title
CN101764186B (zh) 半导体发光器件
US8618551B2 (en) Semiconductor light emitting device
EP1810351B1 (en) Gan compound semiconductor light emitting element
US7675077B2 (en) Light-emitting diode and method for manufacturing the same
US9559251B2 (en) Light emitting device having transparent electrode and method of manufacturing light emitting device
JP2007227939A (ja) 発光素子及びその製造方法
EP1677365A2 (en) Semiconductor light emitting diode having textured structure and method of manufacturing the same
US20110253972A1 (en) LIGHT-EMITTING DEVICE BASED ON STRAIN-ADJUSTABLE InGaAIN FILM
CN104638069A (zh) 垂直型led芯片结构及其制作方法
JP5471485B2 (ja) 窒化物半導体素子および窒化物半導体素子のパッド電極の製造方法
JP2005191575A (ja) 窒化ガリウム系発光ダイオードの構造とその製造方法
CN111106214A (zh) 一种发光二极管芯片及其制备方法
CN101488539B (zh) 发光元件
KR20090044311A (ko) 발광 소자 및 그의 제조 방법
KR101701316B1 (ko) 질화갈륨계 고효율 발광다이오드 및 그의 제조방법
KR101239852B1 (ko) ＧａＮ계 화합물 반도체 발광 소자
KR20130068448A (ko) 발광다이오드
KR20130044909A (ko) 발광소자 및 그 제조방법
KR100652346B1 (ko) 발광 다이오드 및 그 제조방법
KR102000271B1 (ko) 질화갈륨 계열 발광 다이오드의 제조방법 및 이로부터 제조된 질화갈륨 계열 발광 다이오드
JP2014175338A (ja) 半導体発光素子及びその製造方法
KR101824322B1 (ko) 질화갈륨계 고효율 발광다이오드 및 그의 제조방법
KR101868232B1 (ko) 혼성 투명전극을 포함하는 led 소자
JP2015065465A (ja) 発光ダイオード装置の製造方法
KR20140036396A (ko) 다공성 투명 전극을 포함하는 발광 다이오드 및 그 제조 방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E90F Notification of reason for final refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20200122

Year of fee payment: 4