KR20160105415A - Mounting method for semiconductor device and mounting device - Google Patents

Mounting method for semiconductor device and mounting device Download PDF

Info

Publication number
KR20160105415A
KR20160105415A KR1020167018167A KR20167018167A KR20160105415A KR 20160105415 A KR20160105415 A KR 20160105415A KR 1020167018167 A KR1020167018167 A KR 1020167018167A KR 20167018167 A KR20167018167 A KR 20167018167A KR 20160105415 A KR20160105415 A KR 20160105415A
Authority
KR
South Korea
Prior art keywords
substrate
thermosetting resin
plate
semiconductor device
holding stage
Prior art date
Application number
KR1020167018167A
Other languages
Korean (ko)
Inventor
노보루 아사히
요시노리 미야모토
토시후미 타케가미
Original Assignee
토레 엔지니어링 가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 토레 엔지니어링 가부시키가이샤 filed Critical 토레 엔지니어링 가부시키가이샤
Publication of KR20160105415A publication Critical patent/KR20160105415A/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L24/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies
    • H01L24/75—Apparatus for connecting with bump connectors or layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13075—Plural core members
    • H01L2224/1308—Plural core members being stacked
    • H01L2224/13082—Two-layer arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/13147—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16227—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/2919—Material with a principal constituent of the material being a polymer, e.g. polyester, phenolic based polymer, epoxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/75—Apparatus for connecting with bump connectors or layer connectors
    • H01L2224/7525—Means for applying energy, e.g. heating means
    • H01L2224/75251—Means for applying energy, e.g. heating means in the lower part of the bonding apparatus, e.g. in the apparatus chuck
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/75—Apparatus for connecting with bump connectors or layer connectors
    • H01L2224/7525—Means for applying energy, e.g. heating means
    • H01L2224/75252—Means for applying energy, e.g. heating means in the upper part of the bonding apparatus, e.g. in the bonding head
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/75—Apparatus for connecting with bump connectors or layer connectors
    • H01L2224/7598—Apparatus for connecting with bump connectors or layer connectors specially adapted for batch processes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/75—Apparatus for connecting with bump connectors or layer connectors
    • H01L2224/75981—Apparatus chuck
    • H01L2224/75986—Auxiliary members on the pressing surface
    • H01L2224/75988—Material of the auxiliary member
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/8119—Arrangement of the bump connectors prior to mounting
    • H01L2224/81191—Arrangement of the bump connectors prior to mounting wherein the bump connectors are disposed only on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/812—Applying energy for connecting
    • H01L2224/81201—Compression bonding
    • H01L2224/81203—Thermocompression bonding, e.g. diffusion bonding, pressure joining, thermocompression welding or solid-state welding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/818—Bonding techniques
    • H01L2224/81801—Soldering or alloying
    • H01L2224/81815—Reflow soldering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8319—Arrangement of the layer connectors prior to mounting
    • H01L2224/83192—Arrangement of the layer connectors prior to mounting wherein the layer connectors are disposed only on another item or body to be connected to the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/8385—Bonding techniques using a polymer adhesive, e.g. an adhesive based on silicone, epoxy, polyimide, polyester
    • H01L2224/83855—Hardening the adhesive by curing, i.e. thermosetting
    • H01L2224/83862—Heat curing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Wire Bonding (AREA)

Abstract

히터에 의해 열강화성 수지의 경화 온도 이상으로 보유 유지 스테이지를 가열한다. 해당 보유 유지 스테이지 상에 열전도 지연용의 플레이트를 거쳐서 열강화성 수지에 의해 반도체 장치를 가 압착한 기판을 재치 보유 유지한다. 그 후, 가열되어 있는 반도체 장치를 압착 헤드에 의해 가압하면서, 범프를 기판의 전극과 접촉시킴과 동시에, 열강화성 수지를 경화시키는 것에 의해 기판에 반도체 장치를 본 압착한다.The holding stage is heated by the heater at a temperature not lower than the hardening temperature of the thermosetting resin. The substrate on which the semiconductor device is pressed by the thermosetting resin via the plate for thermal conduction retardation is held on the holding stage. Thereafter, while the heated semiconductor device is being pressed by the compression head, the bumps are brought into contact with the electrodes of the substrate, and the thermosetting resin is cured to finally compress the semiconductor device on the substrate.

Description

반도체 장치의 실장 방법 및 실장 장치{MOUNTING METHOD FOR SEMICONDUCTOR DEVICE AND MOUNTING DEVICE}TECHNICAL FIELD [0001] The present invention relates to a mounting method and a mounting apparatus for a semiconductor device,

본 발명은, 플렉서블(flexible) 기판, 유리 에폭시기판, 유리 기판, 세라믹스 기판, 실리콘 인터포저, 실리콘 기판 등의 회로 기판에 IC, LSI 등 반도체 장치를 접착, 직접적으로 전기적 접합 또는 적층 상태 그대로 실장하는 반도체 장치의 실장 방법 및 실장 장치에 관한 것이다.
The present invention relates to a semiconductor device such as IC, LSI and the like bonded to a circuit substrate such as a flexible substrate, a glass epoxy substrate, a glass substrate, a ceramic substrate, a silicon interposer, or a silicon substrate by direct bonding or lamination To a semiconductor device mounting method and a mounting apparatus.

반도체 장치의 소형화와 고밀도화에 수반하여 반도체 칩을 회로 기판에 실장하는 방법으로서 플립 칩 실장, 또 칩을 관통하는 관통 전극에 의해 3 차원적으로 적층하는 3 차원 적층 실장이 급속히 확산되고 있다. 반도체 칩의 접합 부분의 접속 신뢰성을 확보하기 위한 방법으로서는, 반도체 칩 상에 형성된 범프와 회로 기판의 전극 패드를 접합한 후에, 반도체 칩과 회로 기판과의 간격에 액상 봉지 접착제를 주입하여 경화시키는 것이 일반적인 방법으로서 채택되고 있다.2. Description of the Related Art As a method for mounting a semiconductor chip on a circuit board in conjunction with miniaturization and high density of a semiconductor device, a flip chip mounting and a three-dimensional lamination mounting method in which the through electrodes penetrating the chip are laminated three-dimensionally are rapidly spreading. As a method for securing the connection reliability of the bonding portion of the semiconductor chip, there is a method of bonding the bump formed on the semiconductor chip and the electrode pad of the circuit board, and thereafter injecting a liquid sealing adhesive to the gap between the semiconductor chip and the circuit board to cure And is adopted as a general method.

또, 최근 미리 접착제를 형성한 범프 부착 반도체 칩이나 기판을 플립 칩 접속하여 전기적 접합과 방법과 수지봉지를 동시에 행하는 방법이 제안되어 있다. 예를 들면, 하형으로부터 상향으로 스프링 부세되어 해당 하형으로부터 이격된 기판 보유 유지 플레이트에 절연 접착제를 거쳐서 반도체 장치의 가실장된 기판을 재치하고 히터 내장 상형을 해당 기판에 근접 대향시킨다. 이 상태로 상형으로부터의 복사열에 의해 기판을 예비 가열한 후에, 해당 상형을 하강시켜 반도체 장치를 압압 및 가열하면서 기판에 고착시키고 있다(특허 문헌 1 참조).Recently, a method has been proposed in which a bump-attached semiconductor chip or substrate on which an adhesive is formed in advance is flip-chip bonded to perform electrical bonding, a method, and resin encapsulation at the same time. For example, a substrate having a semiconductor device mounted thereon is placed on a substrate holding plate spaced apart from the lower die by spring biasing upward from the lower die through an insulating adhesive, and the heater built in upper die is brought close to the substrate. In this state, after the substrate is preliminarily heated by radiation heat from the upper mold, the upper mold is lowered to fix the semiconductor device to the substrate while pressing and heating the semiconductor device (refer to Patent Document 1).

그러나 하형으로부터 이격된 상태로 보유 유지된 기판상의 절연 접착제에 반도체 장치를 압입하는 경우, 상형으로부터의 열이 먼저 전해지므로, 절연 접착제의 종류에 따라서는 기판이 하형에 도달하여 지지된 상태에서 가압이 개시되기 전에, 해당 절연 접착제가 경화한다. 그 결과, 범프가 기판의 전극에 이르기 전에 절연 접착제가 경화하여 전기적 접속이 확보되지 않는다고 하는 문제가 발생하고 있다.However, when the semiconductor device is press-fitted into the insulating adhesive on the substrate held in a state spaced apart from the lower mold, the heat from the upper mold is transferred first, so that depending on the type of the insulating adhesive, Before starting, the insulating adhesive cures. As a result, there arises a problem that the electrical connection is not ensured due to the curing of the insulating adhesive before the bumps reach the electrodes of the substrate.

또, 상형을 하강시키는 속도를 빠르게 했을 경우에는, 반도체 장치가 갈라지거나 혹은, 절연 접착제가 기판으로부터 이탈하여나간다고 하는 문제가 생기고 있다. 더욱이, 기판의 전극과의 접속용에 땜납을 가지는 반도체 장치를 실장하는 경우, 하형에 의한 가열의 타이밍이 늦어져, 땜납을 충분히 용해시키는 것이 곤란하게 되어 있다. 이 문제를 해결하기 위해서, 가열 온도를 올리면 실장시간 내의 피크 온도가 설치 온도보다 상승하고, 기판이 휘어지거나 장치의 사용 부재의 내구성을 열화시킨다고 하는 문제도 생기고 있다.
In addition, when the speed at which the upper mold is lowered is accelerated, there is a problem that the semiconductor device is cracked or the insulating adhesive detaches from the substrate. Furthermore, when a semiconductor device having solder for connection with an electrode of a substrate is mounted, the timing of heating by the lower die is delayed, making it difficult to sufficiently dissolve the solder. In order to solve this problem, when the heating temperature is raised, the peak temperature in the mounting time rises above the mounting temperature, which also causes a problem that the substrate is warped or the durability of the use member of the apparatus is deteriorated.

[특허 문헌 1] 일본공개특허 특개 2011159847호 공보[Patent Document 1] Japanese Unexamined Patent Application Publication No. 2011159847

본 발명은 이러한 사정을 감안하여 된 것으로서, 기판에 반도체 장치를 단시간에 정도 좋게 실장 가능한 반도체 장치의 실장 방법 및 실장 장치를 제공하는 것을 주된 목적으로 하고 있다.
SUMMARY OF THE INVENTION It is an object of the present invention to provide a mounting method and a mounting apparatus for a semiconductor device capable of mounting a semiconductor device on a substrate in a short period of time with good accuracy.

이 발명은, 이러한 목적을 달성하기 위해서, 다음과 같은 구성을 갖는다.In order to achieve this object, the present invention has the following configuration.

즉, 열강화성 수지를 거쳐서 범프를 가지는 반도체 장치를 기판에 실장하는 실장 방법으로서, 보유 유지 스테이지와 상기 반도체 장치 사이에 열전도 지연용의 플레이트를 개재시킨 상태에서 제1 가열기에 의해 상기 보유 유지 스테이지를 열강화성 수지의 경화 온도 이상으로 가열하면서 압압 부재에 의해 해당 반도체 장치를 가압하여 범프를 기판의 전극과 접속함과 함께 열강화성 수지를 경화시켜 기판에 본 압착하는 것을 특징으로 한다.That is, a mounting method for mounting a semiconductor device having bumps via a thermosetting resin on a substrate is a method for mounting a semiconductor device on a substrate by a first heater in a state in which a plate for thermal conduction retardation is interposed between the holding stage and the semiconductor device The semiconductor device is pressed by a pressing member while heating the thermosetting resin at a temperature higher than the curing temperature of the thermosetting resin so as to bond the bumps to the electrodes of the substrate and cure the thermosetting resin to finally bond the thermosetting resin to the substrate.

이 방법에 의하면, 보유 유지 스테이지와 기판과의 사이에 플레이트를 개재시킴으로써, 보유 유지 스테이지로부터 기판에 전도되는 열을 지연시킬 수 있다. 따라서, 보유 유지 스테이지에 플레이트 및 기판을 재치 보유 유지한 후에, 압압 부재에 의해 반도체 장치를 가압할 때까지, 열강화성 수지가 경화하는 것을 억제할 수 있다. 그 결과, 반도체 장치의 범프와 기판의 전극을 확실히 접속한 후에, 열강화성 수지를 경화시켜 기판에 본 압착(고착)시킬 수 있다.According to this method, by interposing a plate between the holding stage and the substrate, the heat conducted from the holding stage to the substrate can be delayed. Therefore, after the plate and the substrate are held and held on the holding stage, the hardening of the thermosetting resin can be suppressed until the semiconductor device is pressed by the pressing member. As a result, after the bumps of the semiconductor device and the electrodes of the substrate are securely connected, the thermosetting resin can be hardened and finally bonded (fixed) to the substrate.

또, 보유 유지 스테이지를 열강화성 수지의 경화 온도 이상으로 함으로써, 플레이트에 의한 열전도를 고려하여 기판에 전달되는 온도를 물성의 경화 온도에 맞추거나 지연 시간을 조정하거나 할 수 있다.In addition, by making the holding stage more than the hardening temperature of the thermosetting resin, the temperature transferred to the substrate can be adjusted to the hardening temperature of the property or the delay time can be adjusted in consideration of the thermal conductivity by the plate.

또한, 상기 방법에 있어서, 플레이트는 다음과 같이 하여 보유 유지 테이블과 기판의 사이에 개재시켜도 좋다.Further, in the above method, the plate may be interposed between the holding table and the substrate as follows.

예를 들면, 제1 가열기에 의해 가열된 보유 유지 스테이지 상에 열전도 지연용의 플레이트를 반송한 후에, 미경화 상태의 상기 열강화성 수지에 의해 반도체 장치를 가 압착(着)한 기판을 플레이트 상에 반송한다.For example, after a plate for delaying heat conduction is carried on a holding stage heated by a first heater, a substrate on which a semiconductor device is pressed by the thermosetting resin in an uncured state is placed on a plate Return.

다른 실시 형태로서 미경화 상태의 상기 열강화성 수지에 의해 반도체 장치를 가압착한 기판과 열전도 지연용의 플레이트를 중합(重合)해서 보유 유지 스테이지에 반송하여 재치해도 좋다.As another embodiment, the substrate to which the semiconductor device is pressed by the thermosetting resin in the uncured state and the plate for retarding the heat conduction may be polymerized (polymerized) and conveyed to the holding stage for mounting.

또한, 기판과 열전도 지연용 플레이트의 중합은 예를 들면, 간단히 중합시키는 것만으로도 좋다. 혹은, 기판과 열전도 지연용 플레이트를 양면 점착 테이프 또는 접착제 등에 의해 미리 붙여 맞춘 상태이어도 좋다.Further, the polymerization of the substrate and the plate for delaying heat conduction may be carried out simply by, for example, simply polymerizing. Alternatively, the substrate and the plate for delaying the heat conduction may be adhered in advance by a double-faced adhesive tape or an adhesive.

이 방법에 대해, 제2 가열기를 구비한 압압 부재에 의해 반도체 장치를 가압 및 가열하는 것이 바람직하다.With respect to this method, it is preferable to pressurize and heat the semiconductor device by the pressing member having the second heater.

상기 방법에 있어서, 범프로서 땜납이 마련되어 있는 경우에는,본 압착 과정은, 열강화성 수지가 경화하기까지 범프의 땜납을 기판의 전극에 용해 접착시키도록 온도 설정하는 것이 바람직하다.In the above method, when the solder is provided as the bump, it is preferable that the temperature is set so that the solder of the bump is melted and bonded to the electrode of the substrate until the thermosetting resin hardens.

이 방법에 의하면, 기판의 전극과 범프를 확실히 전기적으로 접속시킬 수 있다.According to this method, the electrode of the substrate and the bump can be reliably electrically connected.

또, 상기 방법에 있어서, 본 압착 처리 후의 기판을 보유 유지 스테이지로부터 반출한 후로부터 새로운 처리 대상의 기판을 플레이트에 재치하기까지, 플레이트를 냉각하는 것이 바람직하다.In the above method, it is preferable that the plate is cooled until after the substrate subjected to the present press-bonding process is taken out of the holding stage and placed on the plate for a new substrate to be processed.

플레이트를 재이용하는 경우, 새로운 처리 대상의 기판을 해당 플레이트에 재치했을 때, 전회 처리시에 플레이트에 축적된 여열에 의해 열강화성 수지가 경화하는 것을 회피할 수 있다.When the plate is reused, it is possible to prevent the thermosetting resin from hardening due to the remaining heat accumulated in the plate during the previous processing when the substrate to be treated is placed on the plate.

또, 본 발명은, 이러한 목적을 달성하기 위해서, 다음과 같은 구성을 갖는다.Further, the present invention has the following structure in order to achieve this object.

즉, 열강화성 수지를 거쳐서 범프를 가지는 반도체 장치를 기판에 실장하는 실장 장치로서,That is, as a mounting apparatus for mounting a semiconductor device having bumps via a thermosetting resin on a substrate,

보유 유지 스테이지와,A holding stage,

상기 보유 유지 스테이지를 가열하는 제1 가열기와, A first heater for heating the holding stage,

열전도 지연용의 플레이트를 상기 보유 유지 스테이지에 반송한 후에, 미경화 상태의 상기 열강화성 수지에 의해 반도체 장치를 가 압착한 기판을 해당 플레이트 상에 반송하는 반송 기구와,A transfer mechanism for transferring the substrate on which the semiconductor device is pressed by the thermosetting resin in an uncured state onto the plate after transferring the plate for thermal conduction retardation to the holding stage,

상기 보유 유지 스테이지 상에 플레이트 및 기판의 순서로 재치 보유 유지된 해당 기판상의 반도체 장치를 압압 부재에 의해 압압하는 압착 기구와,A pressing mechanism for pressing the semiconductor device on the holding stage held on the holding stage in the order of the plate and the substrate by the pressing member,

상기 제 1 가열기에 의해 열강화성 수지의 경화 온도 이상으로 보유 유지 스테이지를 온도 제어하는 제어부를 구비하는 것을 특징으로 한다.And a control section for controlling the temperature of the holding stage above the hardening temperature of the thermosetting resin by the first heater.

이 구성에 의하면, 반송 기구에 의해 가열 상태에 있는 보유 유지 스테이지상에 플레이트가 재치 보유 유지되며, 해당 플레이트 상에 기판이 재치 보유 유지된다. 따라서, 보유 유지 스테이지로부터 기판에의 열의 전달은, 플레이트에 의해 지연된다. 즉, 해당 구성은, 상기 방법을 매우 적합하게 실시할 수 있다.According to this configuration, the plate is held and held on the holding stage in the heating state by the transport mechanism, and the substrate is held and held on the plate. Thus, the transfer of heat from the holding stage to the substrate is delayed by the plate. That is, the above configuration can be carried out in a very suitable manner.

다른 실시 형태로서 열강화성 수지를 거쳐서 범프를 가지는 반도체 장치를 기판에 실장하는 실장 장치로서,As another embodiment, there is provided a mounting apparatus for mounting a semiconductor device having bumps via a thermosetting resin on a substrate,

보유 유지 스테이지와,A holding stage,

상기 보유 유지 스테이지를 가열하는 제1 가열기와, A first heater for heating the holding stage,

미경화 상태의 상기 열강화성 수지에 의해 반도체 장치를 가 압착한 기판에 열전도 지연용의 플레이트를 중합하여 반송하는 반송 기구와,A transfer mechanism for polymerizing and transporting a plate for delaying heat conduction to a substrate to which a semiconductor device is pressed by the thermosetting resin in an uncured state,

상기 보유 유지 스테이지 상에 재치 보유 유지된 기판의 반도체 장치를 압압 부재에 의해 압압하는 압착 기구와,A pressing mechanism for pressing the semiconductor device of the substrate held and held on the holding stage by the pressing member,

상기 제 1 가열기에 의해 열강화성 수지의 경화 온도 이상으로 보유 유지 스테이지를 온도 제어하는 제어부를 구비하는 것을 특징으로 한다.And a control section for controlling the temperature of the holding stage above the hardening temperature of the thermosetting resin by the first heater.

이 구성에 의하면, 보유 유지 스테이지와 기판의 사이에 플레이트를 개재시킨 상태로 보유 유지 스테이지에 보유 유지되므로, 보유 유지 스테이지로부터 기판에의 열의 전달은, 플레이트에 의해 지연된다. 즉, 해당 구성은, 상기 방법을 매우 적합하게 실시할 수 있다.According to this configuration, the transfer of heat from the holding stage to the substrate is delayed by the plate, because the holding stage holds the plate interposed between the holding stage and the substrate. That is, the above configuration can be carried out in a very suitable manner.

또, 기판과 플레이트를 일체로 해서 반송할 수 있으므로, 기판이 반도체 웨이퍼의 경우, 박화된 해당 반도체 웨이퍼를 보강할 수가 있다. 따라서, 반송 과정에서 기판이 휘어 해당 기판상의 반도체 장치가 파손하는 것을 억제할 수 있다. 또, 플레이트와 기판을 개별적으로 반송하는데 비해서 처리 시간을 단축할 수 있다.In addition, since the substrate and the plate can be transported as a single body, when the substrate is a semiconductor wafer, the thin semiconductor wafer can be reinforced. Therefore, the semiconductor device on the substrate can be prevented from being damaged by bending the substrate in the course of the transfer. In addition, the processing time can be shortened as compared with the case where the plate and the substrate are individually transported.

상기 각 구성에 있어서, 압압부재는, 제2 가열기를 구비하고, In each of the above configurations, the pressing member includes a second heater,

제어부는, 제2 가열기에 의해 열강화성 수지의 경화 온도 이상으로 압압 부재를 온도 제어하는 것이 바람직하다.It is preferable that the control unit controls the temperature of the pressing member by the second heater above the hardening temperature of the thermosetting resin.

이 구성에 의하면, 플레이트를 거쳐서 보유 유지 스테이지와 압압 부재에 의해 기판을 끼워넣은 상태로 가압 및 가열할 수가 있다. 따라서, 기판상의 열강화성 수지에의 열의 전달의 지연 시간을 단시간에 조정할 수 있다.According to this configuration, the substrate can be pressed and heated in a state in which the substrate is sandwiched between the holding stage and the pressing member via the plate. Therefore, the delay time of heat transfer to the thermosetting resin on the substrate can be adjusted in a short time.

더욱이, 상기 구성에 있어서, 가열 후의 플레이트를 냉각하는 냉각기를 구비하는 것이 바람직하다.Furthermore, in the above-described configuration, it is preferable to provide a cooler for cooling the plate after heating.

이 구성에 의하면, 플레이트를 재이용하는 경우, 해당 플레이트에 축적되어 있는 여열을 제거할 수 있다. 따라서, 기판에 반도체 장치를 가압하기 전에, 여열에 의한 열강화성 수지의 경화를 회피할 수 있다.
According to this configuration, when the plate is reused, the remaining heat accumulated in the plate can be removed. Therefore, before the semiconductor device is pressed onto the substrate, the hardening of the thermosetting resin due to the residual heat can be avoided.

본 발명의 반도체 장치의 실장 방법 및 실장 장치에 의하면, 가열된 보유 유지 스테이지 상에 재치 보유 유지된 기판상의 반도체 장치를 가압할 때까지, 열강화성 수지가 경화하는 것을 억제할 수 있다. 즉, 기판과 범프와의 전기적 접속을 확실히 유지한 상태로 열강화성 수지를 고속으로 경화시켜 기판에 고착시킬 수 있다.
According to the mounting method and the mounting apparatus of the semiconductor device of the present invention, the hardening of the thermosetting resin can be suppressed until the semiconductor device on the substrate held and held on the heated holding stage is pressed. That is, the thermosetting resin can be hardened at a high speed and fixed to the substrate while maintaining electrical connection between the substrate and the bumps.

도 1은 실장 장치를 구성하는 본 압착 장치의 개략 전체 구성을 나타내는 사시도이다.
도 2는 반송 기구의 평면도이다.
도 3은 반송 기구의 정면도이다.
도 4는 실시예 장치의 일순의 동작을 나타내는 플로차트(flow chart)이다.
도 5는 플레이트 및 기판의 반송 동작을 나타내는 정면도이다.
도 6은 기판에 반도체 장치를 본 압착하는 동작을 나타내는 도면이다.
도 7은 기판에 반도체 장치를 본 압착하는 동작을 나타내는 도면이다.
도 8은 기판에 반도체 장치를 본 압착할 때의 온도 프로파일을 나타내는 도이다.
도 9는 변형예 장치의 사시도이다.
도 10은 변형예의 플레이트 부착 기판의 부분 단면도이다.
도 11은 변형예의 플레이트 부착 기판을 본 압착하는 동작을 나타내는 도면이다.1 is a perspective view showing a schematic overall configuration of a main compression bonding apparatus constituting a mounting apparatus.
2 is a plan view of the transport mechanism.
3 is a front view of the transport mechanism.
Figure 4 is a flow chart showing the sequence of operations of the apparatus of the embodiment.
5 is a front view showing a carrying operation of the plate and the substrate.
6 is a view showing an operation of compressing and bonding a semiconductor device to a substrate.
7 is a view showing an operation of pressing and bonding a semiconductor device to a substrate in a basic manner.
8 is a view showing a temperature profile when the semiconductor device is actually compression bonded to a substrate.
9 is a perspective view of a modified example apparatus.
10 is a partial cross-sectional view of a plate-attached substrate of a modification.
11 is a view showing an operation of main-pressing the plate-attached substrate of the modification.

이하, 도면을 참조하여 본 발명의 일 실시예를 설명한다.Hereinafter, an embodiment of the present invention will be described with reference to the drawings.

본 실시예에서는, 열강화성 수지로서 NCP(Non-Conductive Paste), NCF(Non-Conductive Film) 등을 사용하여 반도체 장치를 기판에 실장하는 경우를 예로 채택하여 설명한다. 또, 본 발명의 실장 방법에 있어서는, 열강화성 수지는, NCF(비도전성 접착제 필름)인 것이 바람직하다.In this embodiment, a case where a semiconductor device is mounted on a substrate by using NCP (Non-Conductive Paste) or NCF (Non-Conductive Film) as a thermosetting resin is described as an example. In the mounting method of the present invention, it is preferable that the thermosetting resin is NCF (non-conductive adhesive film).

또한, 본 발명에 있어서의 반도체 장치로서는, 예를 들면, IC칩, 반도체 칩, 광소자, 표면 실장 부품, 칩, 웨이퍼, TCP(Tape Carrier Package), FPC(Flexible Printed Circuit) 등 범프를 가지는 것이다. 또, 이들 반도체 장치는, 종류나 크기에 관계없이 기판과 접합하는 측의 모든 형태를 나타낸다. 예를 들면 플랫 표시 패널에의 칩 본딩인 COG(Chip On Glass), TCP, 및 FPC의 본딩인 OLB(Outer Lead Bonding) 등이 사용된다.The semiconductor device according to the present invention has bumps such as an IC chip, a semiconductor chip, an optical element, a surface mounting component, a chip, a wafer, a TCP (Tape Carrier Package), and an FPC (Flexible Printed Circuit) . These semiconductor devices show all the shapes on the side of bonding with the substrate regardless of the type and size. For example, COG (Chip On Glass), which is chip bonding to a flat display panel, TCP, and OLB (Outer Lead Bonding), which is an FPC bonding, are used.

또, 본 발명에 있어서 기판이란, 예를 들면, 플렉서블(flexible) 기판, 유리 에폭시 기판, 유리 기판, 세라믹스 기판, 실리콘 인터포저, 실리콘 기판 등이 사용된다.The substrate used in the present invention is, for example, a flexible substrate, a glass epoxy substrate, a glass substrate, a ceramic substrate, a silicon interposer, a silicon substrate, or the like.

먼저, 본 실시예에 사용하는 장치에 대해서 도면을 참조하여 구체적으로 설명한다. 도 1은 본 발명과 관련되는 실장 장치를 구성하는 본 압착 장치의 개략 구성을 나타낸 사시도이고, 도 2는 실장 장치의 주요부 구성을 나타낸 평면도이고, 도 3은 실장 장치의 주요부 구성을 나타낸 정면도이다.First, an apparatus used in this embodiment will be described in detail with reference to the drawings. Fig. 1 is a perspective view showing a schematic configuration of a main compression bonding apparatus constituting a mounting apparatus according to the present invention, Fig. 2 is a plan view showing a configuration of a main part of the mounting apparatus, and Fig. 3 is a front view showing a configuration of a main part of the mounting apparatus.

도 1 및 도 2에 나타내듯이, 본 발명에 있어서의 실장 장치는, 반송 기구(1) 및 본 압착 장치(2)로 구성되어 있다. 이하, 각 구성에 대해 상술한다.As shown in Figs. 1 and 2, the mounting apparatus according to the present invention is constituted by a transport mechanism 1 and a main compression bonding apparatus 2. As shown in Fig. Hereinafter, each configuration will be described in detail.

반송 기구(1)는 가동대(3) 및 반송 암(4)을 구비하고 있다. 가동대(3)는, 가이드 레일(5)을 따라 수평축방향으로 이동하도록 구성되어 있다.The transport mechanism 1 includes a movable base 3 and a transport arm 4. The movable base 3 is configured to move along the guide rail 5 in the horizontal axis direction.

반송 암(4)은, 기단측을 가동대(3)의 승강 구동 기구에 연결되어 있으며, 상하(Z) 방향, 및 Z축 주위() 방향으로, 각각 이동이 자유롭게 구성되어 있다. 또, 반송 암(4)은, 선단에 보유 유지 프레임(6)을 구비하고 있다. 보유 유지 프레임(6)은, 도 2 및 도 3에 나타내듯이, 편자형을 하고 있으며, 열전도 지연용의 플레이트 및 기판(W)을 계지하는 복수개의 계지 걸이(7)를 각부에 구비하고 있다.The carrier arm 4 is connected to the elevation drive mechanism of the movable table 3 at the base end side and is configured to be movable in the up and down Z direction and the Z axis direction. The carrying arm (4) is provided with a holding frame (6) at its tip end. As shown in Figs. 2 and 3, the holding frame 6 has a plate-like shape and includes a plate for delaying the heat conduction and a plurality of hooks 7 for locking the substrate W at each corner.

본 압착 장치(2)는, 가동 테이블(8) 및 압압 기구(9) 등으로 구성되어 있다.The present compression bonding apparatus 2 is constituted by a movable table 8, a pressing mechanism 9, and the like.

가동 테이블(8)은, 기판(W)을 흡착 보유 유지하는 보유 유지 스테이지(10)를 구비하고 있다. 보유 유지 스테이지(10)는, 수평 2축(X, Y) 방향, 상하(Z) 방향, 및 Z축 주위() 방향으로, 각각 이동이 자유롭게 구성되어 있다. 또한, 보유 유지 스테이지(10)의 외형은, 보유 유지 프레임(6)의 안쪽으로 수용되는 사이즈로 설정되어 있다. 또, 보유 유지 스테이지(10)는, 내부에 히터(11)가 매설되어 있다. 또한, 히터(11)는, 본 발명의 제1 가열기에 상당한다.The movable table 8 is provided with a holding stage 10 for holding and holding the substrate W. The holding stage 10 is configured to be movable in horizontal two-axis (X, Y) directions, up and down (Z) directions, and around the Z axis (). The outer shape of the holding stage 10 is set so as to be accommodated in the inside of the holding frame 6. [ The holding stage 10 has a heater 11 embedded therein. The heater 11 corresponds to the first heater of the present invention.

압압 기구(9)는, 실린더(13) 및 압착 헤드(14) 등으로 구성되어 있다. 즉, 압착 헤드(14)의 위쪽에 실린더(13)가 연결되어 있으며, 압착 헤드(14)가 상하로 이동하도록 구성되어 있다. 압착 헤드(14)는, 아래쪽으로 볼록한 형상이며 기판(W)의 단 연부 측에 정렬 배치된 복수개의 반도체 장치(C)의 정렬 방향으로 성장하고 있다. 즉 볼록부 첨단에 의해 복수개의 반도체 장치(C)를 동시에 가압하도록 구성되어 있다. 또, 압착 헤드(14)에는 히터(15)가 매설되어 있다. 또한, 압착 헤드(14)는 본 발명의 압압 부재에 상당하며, 히터(15)는 제2 가열기에 상당한다.The pressing mechanism 9 is composed of a cylinder 13, a pressing head 14, and the like. That is, the cylinder 13 is connected to the upper part of the compression head 14, and the compression head 14 is configured to move up and down. The compression head 14 is formed in a downwardly convex shape and is grown in the alignment direction of a plurality of semiconductor devices C aligned and arranged on the side of the single edge of the substrate W. [ That is, the plurality of semiconductor devices C are simultaneously pressed by the protruding tips. A heater 15 is embedded in the compression head 14. The pressing head 14 corresponds to the pressing member of the present invention, and the heater 15 corresponds to the second heater.

제어부(20)는, 압착 헤드(14)의 히터(15) 및 보유 유지 스테이지(10)의 히터(11)의 온도가, 열강화성 수지(G)를 경화시키는 온도와 동등 또는 그 이상의 온도를 유지하도록 각 히터(11, 15)의 온도를 제어하고 있다.The controller 20 controls the temperature of the heater 15 of the compression bonding head 14 and the temperature of the heater 11 of the holding stage 10 to maintain the temperature equal to or higher than the temperature at which the thermosetting resin G is cured The temperature of each of the heaters 11 and 15 is controlled.

다음에 상기 실시예 장치를 이용해 반도체 장치(C)를 해당 기판(W)에 본 압착하는 일순의 동작에 대하여, 도 4에 나타내는 플로차트(flow chart) 및 도 5 내지 도 8을 참조하면서 설명한다. 또한, 본 실시예에서는, 전 공정의 가 압착 공정으로 NCF에 의해 복수개의 반도체 장치(C)가 기판(W)에 미리 가 압착된 상태로 반송된 것에 대해서 열강화성 수지를 완전하게 경화시키고 본 압착하는 경우를 예로 하여 설명한다.Next, a description will be given, with reference to a flow chart shown in FIG. 4 and FIGS. 5 to 8, of the operation in which the semiconductor device C is actually pressed and bonded to the substrate W by using the apparatus of the above embodiment. In the present embodiment, a plurality of semiconductor devices C are conveyed in a state in which the semiconductor devices C are preliminarily pressed on the substrate W by the NCF in the previous pressing step, but the thermosetting resin is completely cured, Will be described as an example.

먼저, 보유 유지 스테이지(10) 및 압착 헤드(14)에 구비된 양 히터(11, 15)의 온도를, 조작부 (21)를 조작하여 설정한다. 여기서, 양 히터(11, 15)의 온도는, 열전도 지연용의 플레이트(P)와 기판(W)의 계면 및 압착 헤드(14)와 반도체 장치(C)의 계면의 온도가 열강화성 수지(G)의 경화 온도보다 높게 설정된다. 즉, 보유 유지 스테이지(10)에 흡착 보유 유지된 기판(W)이 압착 헤드(14)의 아래쪽의 실장 위치에 도달한 시점에서, 반도체 장치(C) 및 플레이트(P)를 거쳐서 열강화성 수지(G)에 전달되는 열이, 경화 온도가 되도록 설정된다(스텝 S1).First, the temperature of both heaters 11 and 15 provided in the holding stage 10 and the pressing head 14 is set by operating the operating section 21. [ The temperature of both the heaters 11 and 15 is set so that the temperature of the interface between the plate P for thermal conduction and the substrate W and the interface between the compression head 14 and the semiconductor device C become higher than the thermosetting resin G ) ≪ / RTI > That is, when the substrate W held and held on the holding stage 10 reaches the mounting position at the lower side of the compression head 14, the thermosetting resin ( G) is set to be the curing temperature (step S1).

또, 본 실시예에서는, 플레이트(P)에 스테인리스 강이 사용된다. 여기서, 플레이트(P)는, 예를 들면, 열전달율(W/m) L과 플레이트의 두께(mm) T와 관계, 즉, L/T가, 1 이상 또한 20 이하가 되도록 설정된다. 또한, 플레이트(P)는, 스테인리스 강으로 한정되지 않고, 압착 헤드(14)의 압압에 의해 변형하지 않는 재질이면 좋고, 금속, 세라믹, 카본 및 다공질재 등이어도 좋다.In this embodiment, stainless steel is used for the plate P. Here, the plate P is set to be, for example, such that the relationship between the heat transfer coefficient (W / m) L and the plate thickness (mm) T, that is, L / T is 1 or more and 20 or less. The plate P is not limited to stainless steel, but may be made of a material that does not deform by the pressing of the compression head 14, and may be a metal, ceramic, carbon, porous material, or the like.

초기설정이 완료하면 장치를 작동시킨다(스텝 S2). 본 압착 장치 측에서는, 제어부(20)가 히터(11, 15)를 온으로 하여 초기설정의 온도를 일정으로 유지하도록 온도 제어를 개시한다.When the initial setting is completed, the apparatus is operated (step S2). On the side of this compression bonding apparatus, the control unit 20 turns on the heaters 11 and 15 to start the temperature control so as to keep the initial set temperature constant.

가 압착 공정 측에 배치된 도시하지 않는 반송 로봇에 의해, 도 5에 나타내듯이, 반송 기구(1)의 보유 유지 프레임(6)에 플레이트(P)가 재치되어 그 후에 해당 플레이트(P) 상에 기판(W)이 재치된다(스텝 S3).As shown in Fig. 5, the plate P is placed on the holding frame 6 of the carrying mechanism 1 and is then placed on the plate P by a carrying robot (not shown) The substrate W is placed (step S3).

플레이트(P)와 기판(W)이 중합된 상태에서, 본 압착 장치(2)로 반송된다. 이 플레이트(P)를 아래로 하여 기판(W)은 도 5의 2점 쇄선으로 나타낸 바와 같이 보유 유지 스테이지(10)에 이동 재치된다. 플레이트(P)에는, 복수 개의 관통공이 형성되어 있으며, 관통공을 거쳐서 보유 유지 스테이지(10)에 흡착 보유 유지된다(스텝 S4). 또, 보유 유지 스테이지(10)는 도시하지 않은 구동 기구에 의해, 전방(도 1의 Y방향)에 있는 압착 헤드(14)의 하방의 미리 결정된 실장 위치로 이동한다.Is conveyed to the main compression bonding apparatus (2) while the plate (P) and the substrate (W) are overlapped. With this plate P downward, the substrate W is moved and placed on the holding stage 10 as indicated by the two-dot chain line in Fig. A plurality of through-holes are formed in the plate P, and are held and held by the holding stage 10 via the through-holes (step S4). The holding stage 10 is moved to a predetermined mounting position below the compression head 14 in the forward direction (Y direction in Fig. 1) by a drive mechanism (not shown).

보유 유지 스테이지(10)에 플레이트(P) 및 기판(W)이 흡착 보유 유지된 시점으로부터 히터(11)에 의해 가열이 개시된다(스텝 S5).Heating is started by the heater 11 from the time when the plate P and the substrate W are held and held by the holding stage 10 (step S5).

보유 유지 스테이지(10)가 실장 위치에 도달하면, 도 6에 나타내듯이, 실린더(13)의 작동에 의해 압착 헤드(14)가 하강하고,, 복수 개의 반도체 장치(C)가 동시에 끼워 넣어진다. 이때, 가열되어 있는 압착 헤드(14)에 의해, 반도체 장치(C)는 가열되면서 압압된다(스텝 S6).When the holding stage 10 reaches the mounting position, the compression head 14 is lowered by the operation of the cylinder 13 as shown in Fig. 6, and a plurality of semiconductor devices C are simultaneously fitted. At this time, the semiconductor device C is pressed while being heated by the pressed head 14 (step S6).

즉, 압착 헤드(14)가 소정의 높이까지 하강했을 때, 열강화성 수지(G)는, 미경화 상태에 있으므로, 도 7에 나타내듯이, 압착 헤드(14)의 가압에 의해 반도체 장치(C)의 범프(B)가 열강화성 수지(G)에 압입된다. 즉, 반도체 장치(C)의 범프(B)가 기판(W)의 전극에 도달한 후에, 열강화성 수지가 경화한다.7, since the thermosetting resin G is in an uncured state when the compression head 14 is lowered to a predetermined height, the semiconductor device C is pressed by the compression head 14, The bump (B) of the thermosetting resin (G) is pressed into the thermosetting resin (G). That is, after the bumps B of the semiconductor device C reach the electrodes of the substrate W, the thermosetting resin hardens.

열강화성 수지(G)가 완전하게 경화하는 소정 시간까지 반도체 장치(C)를 가압 및 가열하면(스텝 S7), 압착 헤드(14)를 상방의 대기 위치로 복귀시켜 가압을 해제함과 함께, 반송 기구(1)에 의해 플레이트(P)와 기판(W)을 반출한다(스텝 S8).When the semiconductor device C is pressed and heated until the predetermined time for the thermosetting resin G to be completely cured (step S7), the pressing head 14 is returned to the standby position at the upper side to release the pressure, The plate P and the substrate W are carried out by the mechanism 1 (step S8).

플레이트(P)와 기판(W)을 소정의 위치까지 반송한 후는, 다른 반송 로봇에게 주고 받는지, 혹은 스토커(stocker)에 수납한다.After the plate P and the substrate W are transported to a predetermined position, they are transferred to another transport robot or stored in a stocker.

이상으로 1매의 기판(2) 상의 반도체 장치의 실장이 종료한다. 이후, 소정 매수의 기판에 대해 같은 동작이 반복된다.Thus, the mounting of the semiconductor device on one substrate 2 is completed. Thereafter, the same operation is repeated for a predetermined number of substrates.

이 구성에 의하면, 열강화성 수지(G)의 경화 온도 이상으로 유지된 보유 유지 스테이지상에 열전도 지연용의 플레이트(P)를 재치한 위에 반도체 장치(C)의 가 압착된 기판(W)을 흡착 보유 유지하므로, 압착 헤드(14)가 하강하여 가압하기까지, 열강화성 수지(G)가 경화되는 일이 없다. 즉, 본 실시예에서는, 도 8의 실선으로 가리키듯이, 보유 유지 스테이지(10) 상에 플레이트 (P)와 기판(W)을 재치 보유 유지한 시점(T1)으로부터 압착 헤드(14)를 반도체 장치(C)에 맞닿게 해서 가압을 개시하는 시점(T2)(예를 들면, 본 실시예에서는 땜납 용해 온도의 시점으로 설정)까지의 온도 구배가 플레이트(P)를 개재시키지 않은 일점쇄선으로 도시한 종래 방법의 온도 구배보다 작고, 열강화성 수지(G)의 경화 온도보다 낮은 온도로 유지하는 것이 가능하다. 환언하면, 압착 헤드(14)에 의한 반도체 장치(C)의 가압 개시까지의 온도 갭이 종래 방법보다 크기 때문에, 압착 헤드(14)가 소정 높이까지 하강하여 반도체 장치(C)의 범프(B)를 기판(W)의 전극에 도달시키기까지, 열강화성 수지(G)를 미경화 상태로 유지할 수 있다. 그 결과, 기판(W)의 전극과 범프(B)의 전기적 접속을 확실히 할 수 있다.According to this configuration, the plate P for delaying heat conduction is placed on the holding stage held at the curing temperature or more of the thermosensing resin G, and the substrate W to which the semiconductor device C is adhered is adsorbed The thermosetting resin G is not cured until the pressing head 14 is lowered and pressurized. That is, in the present embodiment, as shown by the solid line in Fig. 8, the pressing head 14 is moved from the time point T1 at which the plate P and the substrate W are held on the holding stage 10, The temperature gradient from the point of time T2 at which pressurization is started to come into contact with the apparatus C (for example, set at the time point of the solder melting temperature in the present embodiment) is indicated by a dash- It is possible to keep the temperature lower than the temperature gradient of the conventional method and lower than the curing temperature of the thermosetting resin (G). In other words, since the temperature gap between the compression head 14 and the semiconductor device C is larger than that of the conventional method, the compression bonding head 14 is lowered to a predetermined height and the bumps B of the semiconductor device C, Hardening resin (G) can be maintained in an uncured state until reaching the electrode of the substrate (W). As a result, the electrical connection between the electrode of the substrate W and the bump B can be ensured.

또한, 열강화성 수지(G)의 경화 온도는 DSC(시차주사(示差走査) 열량 측정)에 의해 측정할 수 있다.The curing temperature of the thermosetting resin (G) can be measured by DSC (Differential Scanning Calorimetry).

본 발명은 상술한 실시예의 것에 한정하지 않고, 다음과 같이 변형 실시할 수도 있다.The present invention is not limited to the above-described embodiment, but may be modified as follows.

(1) 상기 실시예 장치의 압착 헤드(14)는 1개의 반도체 장치(C)를 본 압착하는 싱글 타입 또는, 도 9에 나타내듯이, 해당 싱글 타입을 복수개 갖춘 멀티 타입에도 이용할 수가 있다.(1) The crimping head 14 of the embodiment can be used as a single type in which one semiconductor device C is actually crimped, or as a multi-type having a plurality of corresponding single types as shown in Fig.

(2) 상기 실시예 장치에서는, 보유 유지 스테이지(10)와 압착 헤드(14)에 구비된 각 히터(11, 15)의 온도를 동일하게 설정하고 있는데, 예를 들면, 다음과 같이 온도 설정해도 좋다. 예를 들면, 압착 헤드(14)에 의한 반도체 장치(C)의 가압 개시시점으로부터 해당 반도체 장치(C)를 거쳐서 열강화성 수지(G)에 열이 전해지는 시간과 기판(W) 및 플레이트(P)를 거쳐서 열강화성 수지(G)에 열이 전해지는 시간이 같은 타이밍이 되도록, 각 히터(11, 15)의 온도를 적당하게 설정 변경해도 좋다.(2) In the above embodiment, the temperatures of the heaters 11 and 15 provided in the holding stage 10 and the compression head 14 are set to be the same. For example, even if the temperature is set as follows good. For example, the time during which heat is transferred from the pressing start time of the semiconductor device C by the compression head 14 to the thermosensing resin G via the semiconductor device C, The temperature of each of the heaters 11 and 15 may be appropriately changed so that the time at which the heat is transferred to the thermosensing resin G is the same.

또, 온도 전달 시간은, 히터(11, 15)의 상기의 온도 설정뿐만 아니라, 플레이트(P)의 두께로 조정해도 좋다. 이 방법에 의하면, 기판(W)과 반도체 장치(C)의 열전달의 차이에 의해 생길 우려가 있는 기판(W)의 휘어짐을 억제할 수 있다.The temperature transfer time may be adjusted not only by the above temperature setting of the heaters 11 and 15 but also by the thickness of the plate P. [ According to this method, warpage of the substrate W, which may be caused by a difference in heat transfer between the substrate W and the semiconductor device C, can be suppressed.

(3) 반도체 장치의 범프(B)가 땜납 볼 또는 동 전극 필라에 땜납 형성된 구성인 경우, 가압에 의해 열강화성 수지(G)에 압입된 범프가 기판(W)의 전극에 접촉함과 함께, 접촉 상태로부터 땜납이 용해 접착할 때까지의 시간, 열강화성 수지(G)가 미경화 상태가 되도록 온도를 제어하면 좋다.(3) In the case where the bumps (B) of the semiconductor device are formed by soldering to the solder balls or the copper electrode pillar, the bumps pressed into the thermosetting resin (G) by the pressing force come into contact with the electrodes of the substrate (W) The temperature may be controlled so that the thermosetting resin (G) is in an uncured state for a period of time from the contact state until melting and bonding of the solder.

(4) 상기 실시예 장치에서는, 보유 유지 스테이지(10)가 가동 테이블(8)에 의해 이동 가능하게 구성되어 있었지만, 고정된 구성이어도 괜찮다. 이 경우, 보유 유지 프레임(6)에 의해 플레이트(P)와 기판(W)을 반송하는 시점에서 얼라인먼트가 유지되고 있으면 좋다. 또, 플레이트(P)는, 보유 유지 프레임(6)에 고정 또는 일체로 구성되어 있어도 좋다. 따라서, 본 발명에 있어서, 보유 유지 스테이지(6) 상에 플레이트(P), 기판(W)의 순서로 중합하여 보유 유지되고 있으면 좋으므로, 각각의 반송의 타이밍은, 동시이어도 좋고, 플레이트(P)를 기판(W)보다 먼저 보유 유지 스테이지(10)에 재치해도 좋다.(4) In the above embodiment, the holding stage 10 is movable by the movable table 8, but it may be fixed. In this case, it is sufficient that the alignment is maintained at the time of transporting the plate P and the substrate W by the holding frame 6. The plate P may be fixed to the holding frame 6 or may be integrally formed. Therefore, in the present invention, the plate P and the substrate W need to be stacked and held in this order on the holding stage 6, so that the timing of each conveyance may be simultaneous and the plate P May be placed on the holding stage 10 before the substrate W.

(5) 상기 실시예 장치에서는, 1매의 기판(W)을 이용하고 있었지만, 복수 매의 기판(W)이 이어진 브레이크 전의 기판(W)을 이용해도 좋다. 이 경우, 브레이크 전의 기판(W)에 대응한 사이즈의 플레이트 상에 해당 복수 매 분의 기판(W)을 재치하고, 기판 단위로 압착 헤드의 하부에서 시프트 시키면서 본 압착하면 좋다.(5) In the above embodiment, a single substrate W is used, but a substrate W before a brake with a plurality of substrates W may be used. In this case, a plurality of the substrates W may be placed on a plate of a size corresponding to the substrate W before braking, and the substrate W may be pressed and bonded while being shifted from the bottom of the compression head in unit of a substrate.

(6) 상기 실시예에서는, 플레이트(P)와 기판(W)을 보유 유지 스테이지(10)에 동시에 재치하고 있지만, 개별적으로 반송 및 재치해도 좋다. 이 경우, 보유 유지 스테이지(10)에 플레이트(P)를 재치한 후에 기판(W)을 재치하게 된다.(6) In the above embodiment, the plate P and the substrate W are simultaneously mounted on the holding stage 10, but they may be individually conveyed and mounted. In this case, after the plate P is placed on the holding stage 10, the substrate W is placed thereon.

(7) 상기 실시예에 있어서, 플레이트(P)를 재이용하는 경우, 본 압착 처리 후부터 새로운 기판(W)을 플레이트(P) 상에 재치하기까지 플레이트(P)를 냉각기에 의해 냉각해도 좋다. 냉각기로서는, 예를 들면 노즐에 의해 에어를 내 뿜도록 구성하면 좋다.(7) In the above embodiment, when the plate P is reused, the plate P may be cooled by the cooler until the new substrate W is placed on the plate P after the main pressing. As the cooler, air may be blown out by, for example, a nozzle.

(8) 상기 실시예에 있어서, 플레이트(P)는, 도 10 및 도 11에 나타내듯이, 점착제에 의해 기판(W)에 미리 첩부시킬 수 있어도 좋다. 플레이트(P)의 사이즈는, 기판(W)과 동 형상으로 같은 크기 또는 기판 이상의 크기이어도 좋다. 이 경우, 플레이트로서는, 예를 들면, 유리, 스테인리스 강 또는 폴리이미드 등으로 성형한 것이 적의 선택된다.(8) In the above embodiment, the plate P may be pre-attached to the substrate W by a pressure-sensitive adhesive, as shown in Figs. 10 and 11. The size of the plate P may be the same size as the substrate W and the same size or larger than the substrate. In this case, as the plate, for example, glass, stainless steel, polyimide or the like is preferably used.

이 구성에 의하면, 기판(W)이 백 그라인드에 의해 박화된 반도체 웨이퍼인 경우, 강성이 저하한 기판(W)을 보강할 수 있다. 즉, 기판(W)의 반송시에, 해당 기판(W)이 휘어 반도체 장치(C)가 파손하는 것을 억제할 수 있다. 또, 상기 실시예의 처리에 비해 보유 유지 스테이지(10)에의 반송 회수를 저감할 수 있다. 즉, 도 4에 나타내는 스텝 S3에 있어서, 플레이트 부착 기판(W)을 보유 유지 스테이지(10)에 1회만 반송하여 재치하는 것만으로 좋다. 또, 스텝 S8에 있어서, 본 압착 후에 플레이트 부착 기판(W)을 보유 유지 스테이지(10)에서 1회만 반송하는 것만으로 좋다. 따라서, 해당 실시 형태는, 처리 속도를 향상시킬 수 있다. 또한, 해당 플레이트 첨부 기판(W)의 반송은, 상기 반송 기구(1)을 이용해도 좋고, 혹은, 편자형을 한 엔드 에펙터를 가지는 반송 로봇에 의해 플레이트(P)를 흡착하면서 반송해도 좋다.According to this configuration, when the substrate W is a semiconductor wafer thinned by back grinding, the substrate W with reduced rigidity can be reinforced. That is, when the substrate W is transported, the substrate W is bent and the semiconductor device C is prevented from being damaged. In addition, the number of times of conveyance to the holding stage 10 can be reduced as compared with the processing of the above embodiment. That is, in step S3 shown in Fig. 4, it is only necessary to carry the plate-mounted substrate W to the holding stage 10 only once and place it thereon. In step S8, it is only necessary to carry the plate-attached substrate W only once after the final press-bonding. Therefore, the embodiment can improve the processing speed. The plate-attached substrate W may be transported by the transport mechanism 1, or may be transported while the plate P is being picked up by a transport robot having an end effector having a knee shape.

또, 이 실시 형태에 있어서, 기판(W)과 플레이트(P)를 단지 중합한 상태로 반송하도록 해도 좋다.In this embodiment, the substrate W and the plate P may be conveyed in a state of being merely polymerized.

또한, 이 실시 형태에 있어서, 보유 유지 스테이지(10)로부터 반출된 기판(W) 및 플레이트 P를 냉각해도 괜찮다. 예를 들면, 반송 과정 또는 소정 위치에서 보유 유지 플레이트(P)에 에어를 내뿜어도 좋다.Further, in this embodiment, the substrate W and the plate P taken out from the holding stage 10 may be cooled. For example, air may be blown to the holding plate P at a conveying process or at a predetermined position.

이상과 같이, 본 발명은, 반도체 장치와 기판의 전극을 전기적으로 정밀도 좋게 접속시키면서 열강화성 수지를 경화시키는데 적합하다.INDUSTRIAL APPLICABILITY As described above, the present invention is suitable for curing a thermosetting resin while electrically connecting the semiconductor device and the electrodes of the substrate with high precision.

1: 반송 기구
2: 본 압착 장치
3: 가동대
4: 반송 암
5: 가이드 레일
6: 보유 유지 프레임
7: 계지 걸이
8: 가동 테이블
9: 압압 기구
10: 보유 유지 스테이지
11: 히터
13: 실린더
14: 압착 헤드
15: 히터
W: 기판
C: 반도체 장치
G: 열강화성 수지
P: 열전달 지연용 플레이트1:
2: main compression device
3:
4:
5: Guide rail
6: Retention frame
7: Hanging hook
8: movable table
9:
10: Retention stage
11: Heater
13: Cylinder
14: Compression head
15: Heater
W: substrate
C: Semiconductor device
G: thermosetting resin
P: plate for heat transfer delay

Claims (19)

열강화성 수지를 거쳐서 범프를 가지는 반도체 장치를 기판에 실장하는 실장 방법으로서,
보유 유지 스테이지와 상기 반도체 장치 사이에 열전도 지연용의 플레이트를 개재시킨 상태에서 제1 가열기에 의해 상기 보유 유지 스테이지를 열강화성 수지의 경화 온도 이상으로 가열하면서 압압 부재에 의해 해당 반도체 장치를 가압하여 범프를 기판의 전극과 접속함과 함께 열강화성 수지를 경화시켜 기판에 본 압착하는 것을 특징으로 하는 실장방법.
A mounting method for mounting a semiconductor device having bumps via a thermosetting resin on a substrate,
The semiconductor device is pressed by the pressing member while the holding stage is heated to the curing temperature or higher of the thermosetting resin by the first heater in a state in which the plate for thermal conduction retardation is interposed between the holding stage and the semiconductor device, Is bonded to the electrode of the substrate, and the thermosetting resin is hardened and is finally bonded to the substrate.
제1항에 있어서,
상기 제 1 가열기에 의해 가열된 보유 유지 스테이지 상에 열전도 지연용의 플레이트를 반송하는 제1 반송 과정과,
미경화 상태의 상기 열강화성 수지에 의해 반도체 장치를 가 압착한 기판을 플레이트 상에 반송하는 제2 반송 과정을 구비하는 것을 특징으로 하는 실장 방법.
The method according to claim 1,
A first conveying step of conveying the plate for thermal conduction retardation onto the holding stage heated by the first heater,
And a second transferring step of transferring the substrate on which the semiconductor device is pressed by the thermosetting resin in an uncured state onto a plate.
제1항 또는 제2항에 있어서,
제2 가열기를 구비한 상기 압압 부재에 의해 반도체 장치를 가압 및 가열하는 것을 특징으로 하는 실장 방법.
3. The method according to claim 1 or 2,
And the semiconductor device is pressed and heated by the pressing member having the second heater.
제3항에 있어서,
상기 압압 부재의 설정 온도를 열강화성 수지의 경화 온도 이상으로 해서 해당 열강화성 수지를 가열하는 것 특징으로 하는 실장 방법.
The method of claim 3,
Wherein the setting temperature of the pressing member is set to be not lower than a setting temperature of the thermosetting resin, and the thermosetting resin is heated.
제1항에 있어서,
상기 범프는, 땜납이 설치되어 있으며,
상기 본 압착 과정은, 열강화성 수지가 경화하기까지 범프의 땜납을 기판의 전극에 용해 접착시키는 것을 특징으로 하는 실장 방법.
The method according to claim 1,
The bumps are provided with solder,
Wherein the main compression bonding step dissolves and bonds the solder of the bump to the electrode of the substrate until the thermosetting resin hardens.
제1항에 있어서,
상기 본 압착 처리 후의 기판을 보유 유지 스테이지로부터 반출한 후로부터 새로운 처리 대상의 기판을 플레이트에 재치하기까지, 해당 플레이트를 냉각하는 것을 특징으로 하는 실장 방법.
The method according to claim 1,
Wherein the plate is cooled until the substrate after the main-pressing processing is carried out from the holding stage and the substrate to be processed is placed on the plate.
제1항에 있어서,
상기 열강화성 수지는, 비도전성 접착제 필름인 것을 특징으로 하는 실장 방법.
The method according to claim 1,
Wherein the thermosetting resin is a non-conductive adhesive film.
제1항에 있어서,
미경화 상태의 상기 열강화성 수지에 의해 반도체 장치를 가 압착한 기판과 열전도 지연용의 플레이트를 중합하여 반송하는 반송 과정을 구비하는 것을 특징으로 하는 실장 방법.
The method according to claim 1,
And a transporting step of transporting the substrate, in which the semiconductor device is pressed and bonded by the thermosetting resin in an uncured state, and the plate for retarding the heat conduction.
제1항 또는 제8항에 있어서,
제2 가열기를 구비한 상기 압압 부재에 의해 반도체 장치를 가압 및 가열하는 것을 특징으로 하는 실장 방법.
The method according to claim 1 or 8,
And the semiconductor device is pressed and heated by the pressing member having the second heater.
제9항에 있어서,
상기 압압 부재의 설정 온도를 열강화성 수지의 경화 온도 이상으로 해서 해당 열강화성 수지를 가열하는 것을 특징으로 하는 실장 방법.
10. The method of claim 9,
Wherein the setting temperature of the pressing member is higher than or equal to a setting temperature of the thermosetting resin, and the thermosetting resin is heated.
제1항에 있어서,
상기 범프는, 땜납이 설치되고 있으며,
상기 본 압착 과정은, 열강화성 수지가 경화하기까지 범프의 땜납을 기판의 전극에 용해 접착시키는 것을 특징으로 하는 실장 방법.
The method according to claim 1,
The bumps are provided with solder,
Wherein the main compression bonding step dissolves and bonds the solder of the bump to the electrode of the substrate until the thermosetting resin hardens.
제1항에 있어서,
상기 본 압착 처리 후의 기판을 보유 유지 스테이지로부터 반출한 후로부터 새로운 처리 대상의 기판을 플레이트에 재치하기까지, 해당 플레이트를 냉각하는 것을 특징으로 하는 실장 방법.
The method according to claim 1,
Wherein the plate is cooled until the substrate after the main-pressing processing is carried out from the holding stage and the substrate to be processed is placed on the plate.
제1항에 있어서,
상기 열강화성 수지는, 비도전성 접착제 필름인 것을 특징으로 하는 실장 방법.
The method according to claim 1,
Wherein the thermosetting resin is a non-conductive adhesive film.
열강화성 수지를 거쳐서 범프를 가지는 반도체 장치를 기판에 실장하는 실장 장치로서,
보유 유지 스테이지와,
상기 보유 유지 스테이지를 가열하는 제1 가열기와,
열전도 지연용의 플레이트를 상기 보유 유지 스테이지에 반송한 후에, 미경화 상태의 상기 열강화성 수지에 의해 반도체 장치를 가 압착한 기판을 해당 플레이트상에 반송하는 반송 기구와,
상기 보유 유지 스테이지 상에 플레이트 및 기판의 순서로 재치 보유 유지된 해당 기판상의 반도체 장치를 압압 부재에 의해 압압하는 압착 기구와,
상기 제 1 가열기에 의해 열강화성 수지의 경화 온도 이상으로 보유 유지 스테이지를 온도 제어하는 제어부를 구비하는 것을 특징으로 하는 실장장치.
A mounting apparatus for mounting a semiconductor device having bumps via a thermosetting resin on a substrate,
A holding stage,
A first heater for heating the holding stage,
A transfer mechanism for transferring the substrate on which the semiconductor device is pressed by the thermosetting resin in an uncured state onto the plate after transferring the plate for thermal conduction retardation to the holding stage,
A pressing mechanism for pressing the semiconductor device on the holding stage held on the holding stage in the order of the plate and the substrate by the pressing member,
And a control unit for controlling the temperature of the holding stage at a temperature not lower than the hardening temperature of the thermosetting resin by the first heater.
제14항에 있어서,
상기 압압 부재는, 제2 가열기를 구비하고,
상기 제어부는, 제2 가열기에 의해 열강화성 수지의 경화 온도 이상으로 압압 부재를 온도 제어하는 것을 특징으로 하는 실장 장치.
15. The method of claim 14,
Wherein the pressing member includes a second heater,
Wherein the control unit controls the temperature of the pressing member by the second heater at a temperature higher than the hardening temperature of the thermosetting resin.
제14항 또는 제15항에 있어서,
가열 후의 플레이트를 냉각하는 냉각기를 구비한 것을 특징으로 하는 실장 장치.
16. The method according to claim 14 or 15,
And a cooler for cooling the plate after heating.
열강화성 수지를 거쳐서 범프를 가지는 반도체 장치를 기판에 실장하는 실장 장치로서,
보유 유지 스테이지와,
상기 보유 유지 스테이지를 가열하는 제1 가열기와,
미경화 상태의 상기 열강화성 수지에 의해 반도체 장치를 가 압착한 기판에 열전도 지연용의 플레이트를 중합하여 반송하는 반송 기구와,
상기 보유 유지 스테이지 상에 재치 보유 유지된 기판의 반도체 장치를 압압 부재에 의해 압압하는 압착 기구와,
상기 제 1 가열기에 의해 열강화성 수지의 경화 온도 이상으로 보유 유지 스테이지를 온도 제어하는 제어부를 구비하는 것을 특징으로 실장장치.
A mounting apparatus for mounting a semiconductor device having bumps via a thermosetting resin on a substrate,
A holding stage,
A first heater for heating the holding stage,
A transfer mechanism for polymerizing and transporting a plate for delaying heat conduction to a substrate to which a semiconductor device is pressed by the thermosetting resin in an uncured state,
A pressing mechanism for pressing the semiconductor device of the substrate held and held on the holding stage by the pressing member,
And a control section for controlling the temperature of the holding stage at a temperature not lower than the hardening temperature of the thermosetting resin by the first heater.
제17항에 있어서,
상기 압압 부재는, 제2 가열기를 구비하고,
상기 제어부는, 제2 가열기에 의해 열강화성 수지의 경화 온도 이상으로 압압 부재를 온도 제어하는 것을 특징으로 하는 실장 장치.
18. The method of claim 17,
Wherein the pressing member includes a second heater,
Wherein the control unit controls the temperature of the pressing member by the second heater at a temperature higher than the hardening temperature of the thermosetting resin.
제17항 또는 제18항에 있어서,
가열 후의 플레이트를 냉각하는 냉각기를 구비하는 것을 특징으로 하는 실장 장치.The method according to claim 17 or 18,
And a cooler for cooling the plate after heating.
KR1020167018167A 2014-01-08 2015-01-08 Mounting method for semiconductor device and mounting device KR20160105415A (en)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2014001890 2014-01-08
JPJP-P-2014-001890 2014-01-08
PCT/JP2015/050380 WO2015105149A1 (en) 2014-01-08 2015-01-08 Mounting method for semiconductor device and mounting device

Publications (1)

Publication Number Publication Date
KR20160105415A true KR20160105415A (en) 2016-09-06

Family

ID=53523973

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020167018167A KR20160105415A (en) 2014-01-08 2015-01-08 Mounting method for semiconductor device and mounting device

Country Status (4)

Country Link
JP (1) JP6461822B2 (en)
KR (1) KR20160105415A (en)
TW (1) TWI656582B (en)
WO (1) WO2015105149A1 (en)

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011159847A (en) 2010-02-02 2011-08-18 Apic Yamada Corp Bonding device and bonding method for semiconductor device

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3791431B2 (en) * 2002-02-26 2006-06-28 セイコーエプソン株式会社 Mounting structure manufacturing equipment
JP4832107B2 (en) * 2006-02-23 2011-12-07 ソニーケミカル＆インフォメーションデバイス株式会社 Implementation method
JP2008294396A (en) * 2007-04-23 2008-12-04 Hitachi Chem Co Ltd Connecting method, connection device, and connection structure obtained by using same connecting method
JP5417751B2 (en) * 2008-06-30 2014-02-19 株式会社ニコン Joining apparatus and joining method
JP2010114208A (en) * 2008-11-05 2010-05-20 Nikon Corp Cooling apparatus and joining system
JP2010245195A (en) * 2009-04-02 2010-10-28 Nec Corp Apparatus for manufacturing semiconductor device, and method for manufacturing semiconductor device
JP5602439B2 (en) * 2010-01-22 2014-10-08 デクセリアルズ株式会社 Heating device and manufacturing method of mounting body
JP5892682B2 (en) * 2011-04-27 2016-03-23 アピックヤマダ株式会社 Joining method

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011159847A (en) 2010-02-02 2011-08-18 Apic Yamada Corp Bonding device and bonding method for semiconductor device

Also Published As

Publication number Publication date
WO2015105149A1 (en) 2015-07-16
JP6461822B2 (en) 2019-01-30
JPWO2015105149A1 (en) 2017-03-23
TW201532161A (en) 2015-08-16
TWI656582B (en) 2019-04-11

Similar Documents

Publication Publication Date Title
CN109103117B (en) Apparatus for bonding semiconductor chips and method of bonding semiconductor chips
JP4014481B2 (en) Bonding method and apparatus
KR20120109963A (en) Bonding apparatus and bonding method
JP6234277B2 (en) Crimping head, mounting apparatus and mounting method using the same
US10847434B2 (en) Method of manufacturing semiconductor device, and mounting apparatus
US10568245B2 (en) Electronic-component mounting apparatus
CN111344849B (en) Packaging device
JP4311862B2 (en) Chip mounting method
KR20160105415A (en) Mounting method for semiconductor device and mounting device
JP5098939B2 (en) Bonding apparatus and bonding method
JP2009004462A (en) Method of mounting semiconductor device
JP2005252072A (en) Element mounting method and conveyer
KR102284943B1 (en) Bonding device and bonding method
JP2004259917A (en) Bonding method and device thereof
TWI531013B (en) Wafer holding tool for flip chip bonding and method for flip chip bonding
JP2010278250A (en) Method of manufacturing semiconductor device
JP2019110187A (en) Mounting device and mounting method
JP2003234378A (en) Manufacturing method of semiconductor device, and semiconductor mounting equipment
JP2004356419A (en) Device for manufacturing semiconductor and manufacturing method of semiconductor device

Legal Events

Date Code Title Description
WITN Withdrawal due to no request for examination