KR20160100426A - High Efficiency DUV LED using Gradual trap barrier - Google Patents
High Efficiency DUV LED using Gradual trap barrier Download PDFInfo
- Publication number
- KR20160100426A KR20160100426A KR1020150022050A KR20150022050A KR20160100426A KR 20160100426 A KR20160100426 A KR 20160100426A KR 1020150022050 A KR1020150022050 A KR 1020150022050A KR 20150022050 A KR20150022050 A KR 20150022050A KR 20160100426 A KR20160100426 A KR 20160100426A
- Authority
- KR
- South Korea
- Prior art keywords
- barrier layer
- layer
- barrier
- composition
- duv led
- Prior art date
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/02—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
- H01L33/14—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a carrier transport control structure, e.g. highly-doped semiconductor layer or current-blocking structure
- H01L33/145—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a carrier transport control structure, e.g. highly-doped semiconductor layer or current-blocking structure with a current-blocking structure
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/005—Processes
- H01L33/0062—Processes for devices with an active region comprising only III-V compounds
- H01L33/0075—Processes for devices with an active region comprising only III-V compounds comprising nitride compounds
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/02—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
- H01L33/04—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a quantum effect structure or superlattice, e.g. tunnel junction
- H01L33/06—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a quantum effect structure or superlattice, e.g. tunnel junction within the light emitting region, e.g. quantum confinement structure or tunnel barrier
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/12—Passive devices, e.g. 2 terminal devices
- H01L2924/1204—Optical Diode
- H01L2924/12041—LED
Landscapes
- Engineering & Computer Science (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Led Devices (AREA)
Abstract
Description
본 발명은 점진적 함정 장벽을 이용한 고효율 DUV LED에 관한 것으로, 보다 구체적으로는 점진적 함정 장벽을 이용하여, Vf가 감소되고, 정공 주입, 광방출크기 및 내부양자효율이 향상된 DUV LED에 관한 것이다.
The present invention relates to a high efficiency DUV LED using a progressive trap barrier, and more particularly, to a DUV LED using a progressive trap barrier to reduce Vf and improve hole injection, light emission size and internal quantum efficiency.
최근 미국·일본 등, 학계에서 심자외선(DUV, Deep UltraViolet) 발광다이오드(LED)의 효율을 크게 개선한 연구 성과를 잇따라 내놓고 있다. 이러한 DUV LED는 200∼350㎚의 단파장대 심자외선을 발생시키는 LED로, 향후 환경·의료 등 특수 시장에 활용성이 높은 분야다.In recent years, research results have been published that have greatly improved the efficiency of deep ultraviolet (DUV) light emitting diodes (LEDs) in academia such as the US and Japan. These DUV LEDs emit short-wavelength ultraviolet light with a wavelength of 200-350 nm and are highly applicable to special markets such as the environment and medical care.
단파장대 빛의 특성을 이용한 DUV LED의 DUV 파장은 지표에 도달하는 태양빛에는 자연적으로 존재하지 않는 파장대역으로 세균, 바이러스, 곰팡이 등 대부분의 세균 정화에 대해 효과적이다. 따라서 이를 이용하여, 살균·정수·의료·조명(고연색)·자외경화수지 등을 다양한 특수 분야에 활용할 수 있으며, 효율을 더욱 높이는 기술을 개발할 경우 조명·백라이트유닛(BLU) 등에 쓰이는 백색 LED의 양산 기술로도 응용 분야를 확대할 수 있을 것으로 예상되고 있다.The DUV wavelength of the DUV LED using the characteristics of short wavelength vs. light is effective in the purification of most bacteria such as bacteria, viruses and fungi in the wavelength band that does not exist naturally in the sunlight reaching the surface. Therefore, it is possible to use sterilization, water purification, medical treatment, illumination (high color rendering), and ultraviolet curing resin in various special fields by using it, and when developing a technology for further improving efficiency, a white LED used for illumination / backlight unit (BLU) It is expected that the application field can be expanded by mass production technology.
또한, DUV LED는 타 DUV lamp에 비해 수은과 같은 유해물질을 사용하지 않고 빠른 반응속도, 고효율, 낮은 열 발생의 장점이 있다.In addition, DUV LED has advantages such as quick reaction rate, high efficiency and low heat generation without using harmful substances such as mercury compared with other DUV lamps.
그러나 에피 웨이퍼 가격이 워낙 고가인 데다 지금까지 수율과 광 효율도 극히 저조해 상용화까지는 상당한 시일이 걸릴 것으로 예측됨에 따라, 연구진들은 웨이퍼상에 다양한 혼합결정을 조합하는 등의 방법으로 고출력 LED 소자를 개발하고 있으며, 보다 높은 품질 및 신뢰성을 가진 심자외선 발광 다이오드가 필요한 실정이다.
However, as the price of epi wafers is so high and the yield and optical efficiency are extremely low until now, commercialization is expected to take considerable time, so researchers have developed high power LED devices by combining various crystal crystals on wafers And a deep ultraviolet light emitting diode having higher quality and reliability is required.
본 발명의 일 실시예에 따른 점진적 함정 장벽을 이용한 고효율 DUV LED는, Al의 조성비를 점진적으로 감소시킴으로써 Vf를 감소시키는 것을 목적으로 한다.A high efficiency DUV LED using a progressive trap barrier according to an embodiment of the present invention aims at decreasing Vf by gradually decreasing the composition ratio of Al.
또한, 본 발명의 일 실시예에 따른 점진적 함정 장벽을 이용한 고효율 DUV LED는, 점진적 함정 장벽을 이용해 정공 주입, 광방출크기 및 내부양자효율을 향상시키는 것을 목적으로 한다.
Also, a high efficiency DUV LED using a progressive trap barrier according to an embodiment of the present invention aims at improving hole injection, light emission size, and internal quantum efficiency by using a progressive trap barrier.
본 발명의 일 실시예에 따른 점진적 함정 장벽을 이용한 고효율 DUV LED는,A high efficiency DUV LED using a progressive trap barrier according to an embodiment of the present invention,
기판으로부터 순차적으로 적층된 N형 화합물 반도체층, 활성층, EBL(Electron Blocking Layer), P형 화합물 반도체층을 가진 DUV LED에 있어서, 상기 활성층은 세 개의 양자우물층 및 상기 N형 화합물 반도체층으로부터 상기 세 개의 양자우물층을 감싸는 제1 배리어층, 제2 배리어층, 제3 배리어층 및 제4 배리어층을 포함하며, 상기 제2 배리어층은 샌드위치 구조로 형성되며, 그 중앙에 조성비를 달리하는 제2-A 배리어층을, 상기 제3 배리어층은 샌드위치 구조로 형성되며, 그 중앙에 조성비를 달리하는 제3-A 배리어층을, 상기 제4 배리어층은 샌드위치 구조로 형성되며, 그 중앙에 조성비를 달리하는 제4-A 배리어층을 각 포함하되, 상기 제2-A 배리어층의 화합물 조성은 Al(x)Ga(1-x)N, 상기 제3-A 배리어층의 화합물 조성은 Al(x-a)Ga(1-x+a)N, 상기 제4-A 배리어층의 화합물 조성은 Al(x-2a)Ga(1-x+2a)N 이며, (여기서, 0<x<1, 0<a<0.5) 상기 제2-A, 제3-A, 제4-A 배리어층을 제외한 상기 제1 배리어층, 제2 배리어층, 제3 배리어층 및 제4 배리어층은 동일한 화합물 조성비로 이루어질 수 있다.A DUV LED having an N-type compound semiconductor layer, an active layer, an EBL (electron blocking layer), and a P-type compound semiconductor layer sequentially stacked from a substrate, wherein the active layer comprises three quantum well layers and the N-type compound semiconductor layer A first barrier layer, a second barrier layer, a third barrier layer and a fourth barrier layer surrounding three quantum well layers, wherein the second barrier layer is formed of a sandwich structure, A second barrier layer formed on the first barrier layer, a third barrier layer formed on the third barrier layer in a sandwich structure, and a third barrier layer having a composition ratio different from the first barrier layer, the fourth barrier layer having a sandwich structure, the 4-a barrier layers each comprising said first 2-a compound the composition of the barrier layer is Al (x) Ga (1- x) N, the compound composition of the first 3-a barrier layer having different are Al ( xa) Ga (1-x + a) N, the compound of the fourth-A barrier layer The composition is Al (x-2a) Ga (1-x + 2a) N wherein 0 <x <1, 0 < The first barrier layer, the second barrier layer, the third barrier layer and the fourth barrier layer may be formed at the same compound composition ratio.
상기 DUV LED의 상기 제2-A 배리어층의 화합물 조성은 Al(x)Ga(1-x)N, 상기 제3-A 배리어층의 화합물 조성은 Al(x-0.05)Ga(1-x+0.05)N, 상기 제4-A 배리어층의 화합물 조성은 Al(x-0.10)Ga(1-x+0.10)N, (여기서, 0<x<1) 인 것을 포함할 수 있다.Wherein said first compound composition 2-A barrier layer of the DUV LED is Al (x) Ga (1- x) N, wherein the compound composition of the 3-A barrier layer is Al (x-0.05) Ga ( 1-x + 0.05) N, and the compound composition of the fourth-A barrier layer may be Al (x-0.10) Ga (1-x + 0.10) N, where 0 <x <1.
상기 제2-A, 제3-A, 제4-A 배리어층을 제외한 상기 제1 배리어층, 제2 배리어층, 제3 배리어층 및 제4 배리어층의 화합물 조성은 Al0 .6Ga0 .4N 을 포함할 수 있다.The compound compositions of the first barrier layer, the second barrier layer, the third barrier layer and the fourth barrier layer, except for the second-A, the third-A, and the fourth-A barrier layers, were Al 0 .6 Ga 0 . 4 < / RTI > N.
상기 제1 배리어층, 상기 제2 배리어층, 상기 제3 배리어층 및 상기 제4배리어층은 각 6nm 두께로 증착되며, 그 중 상기 제2-A 배리어층, 상기 제3-A 배리어층, 상기 제4-A 배리어층은 각 2nm 두께로 증착되는 것을 포함할 수 있다.The first barrier layer, the second barrier layer, the third barrier layer, and the fourth barrier layer are each deposited to a thickness of 6 nm, and the second-A barrier layer, the third-A barrier layer, A fourth-A barrier layer may be deposited to a thickness of 2 nm each.
상기 N형 화합물 반도체층의 화합물 조성은 n-doped Al0 .6Ga0 .4N, 상기 P형 화합물 반도체층의 화합물 조성은 p-doped Al0.6Ga0.4N, 상기 EBL(Electron Blocking Layer)은 Al0.7Ga0.3N 인 것을 포함할 수 있다.The composition of the compound semiconductor layer and the N-type compound is n-doped Al 0 .6 Ga 0 .4 N, the compound composition of the P-type compound semiconductor layer is p-doped Al 0.6 Ga 0.4 N , the EBL (Electron Blocking Layer) is It may include an Al 0.7 Ga 0.3 N.
상기 N형 화합물 반도체층은 2um 두께, 상기 P형 화합물 반도체층은 100nm 두께, 상기 EBL은 15nm 두께로 증착되며, 상기 p-doped Al0 .6Ga0 .4N 위에 증착된 p-GaN 층을 더 포함하되, 상기 p-GaN 층은 20nm 두께로 증착될 수 있다.
The N-type compound semiconductor layer is a 2um thick, the P-type compound semiconductor layer is 100nm thick, the EBL is deposited to a thickness of 15nm, the p-doped Al 0 .6 Ga 0 .4 N a p-GaN layer deposited on The p-GaN layer may be deposited to a thickness of 20 nm.
본 발명의 일 실시예에 따른 점진적 함정 장벽을 이용한 고효율 DUV LED는, Al의 조성비를 점진적으로 감소시킴으로써 Vf를 감소시킬 수 있다.The high efficiency DUV LED using the progressive trap barrier according to an embodiment of the present invention can reduce Vf by gradually decreasing the composition ratio of Al.
또한, 본 발명의 일 실시예에 따른 점진적 함정 장벽을 이용한 고효율 DUV LED는, 점진적 함정 장벽을 이용해 정공 주입, 광방출크기 및 내부양자효율을 향상시킬 수 있다.
In addition, the high efficiency DUV LED using the progressive trap barrier according to an embodiment of the present invention can improve the hole injection, the light emission size, and the internal quantum efficiency by using the progressive trap barrier.
도 1은 종래의 DUV LED 구조를 도시한 도면이다.
도 2는 본 발명의 일 실시예에 따른 점진적 함정 장벽을 갖는 DUV LED 구조를 도시한 도면이다.
도 3은 종래의 DUV LED 구조 및 본 발명의 일 실시예에 따른 점진적 함정 장벽을 갖는 DUV LED 구조에 따른 각 에너지 준위를 개략적으로 도시한 도면이다.
도 4는 종래의 DUV LED 구조 및 본 발명의 일 실시예에 따른 점진적 함정 장벽을 갖는 DUV LED 구조에서의 거리에 따른 각 에너지 준위를 그래프로 도시한 도면이다.
도 5는 종래의 DUV LED 구조 및 본 발명의 일 실시예에 따른 점진적 함정 장벽을 갖는 DUV LED 구조에서의 거리에 따른 캐리어 농도를 그래프로 비교하여 도시한 도면이다.
도 6은 종래의 DUV LED 구조 및 본 발명의 일 실시예에 따른 점진적 함정 장벽을 갖는 DUV LED 구조에서의 거리에 따른 전기장 크기를 그래프로 비교하여 도시한 도면이다.
도 7은 종래의 DUV LED 구조 및 본 발명의 일 실시예에 따른 점진적 함정 장벽을 갖는 DUV LED 구조의 광방출크기를 비교하는 그래프를 도시한 도면이다.1 is a view showing a conventional DUV LED structure.
2 is a diagram illustrating a DUV LED structure having a progressive trap barrier according to an embodiment of the present invention.
FIG. 3 is a schematic view showing energy levels according to a conventional DUV LED structure and a DUV LED structure having a progressive trap barrier according to an embodiment of the present invention.
FIG. 4 is a graph illustrating energy levels according to distances in a conventional DUV LED structure and a DUV LED structure having a progressive trap barrier according to an embodiment of the present invention.
FIG. 5 is a graph comparing carrier concentrations according to distances in a conventional DUV LED structure and a DUV LED structure having a progressive trap barrier according to an embodiment of the present invention.
FIG. 6 is a graph illustrating a comparison between a conventional DUV LED structure and an electric field size according to a distance in a DUV LED structure having a progressive trap barrier according to an exemplary embodiment of the present invention.
7 is a graph comparing the light emission sizes of a conventional DUV LED structure and a DUV LED structure having an incremental trap barrier according to an embodiment of the present invention.
본 발명의 이점 및 특징, 그리고 그것들을 달성하는 방법은 첨부되는 도면과 함께 상세하게 후술되어 있는 실시예들을 참조하면 명확해질 것이다. 그러나 본 발명은 이하에서 개시되는 실시예들에 한정되는 것이 아니라 서로 다른 다양한 형태로 구현될 수 있으며, 단지 본 실시예들은 본 발명의 개시가 완전하도록 하고, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 발명의 범주를 완전하게 알려주기 위해 제공되는 것이며, 본 발명은 청구항의 범주에 의해 정의될 뿐이다.BRIEF DESCRIPTION OF THE DRAWINGS The advantages and features of the present invention, and the manner of achieving them, will be apparent from and elucidated with reference to the embodiments described hereinafter in conjunction with the accompanying drawings. The present invention may, however, be embodied in many different forms and should not be construed as limited to the embodiments set forth herein. Rather, these embodiments are provided so that this disclosure will be thorough and complete, and will fully convey the scope of the invention to those skilled in the art. To fully disclose the scope of the invention to those skilled in the art, and the invention is only defined by the scope of the claims.
본 발명에서 사용되는 기술적 용어는 단지 특정한 실시 예를 설명하기 위해 사용된 것으로, 본 발명을 한정하려는 의도가 아님을 유의해야 한다. 또한, 본 발명에서 사용되는 기술적 용어는 본 발명에서 특별히 다른 의미로 정의되지 않는 한, 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자에 의해 일반적으로 이해되는 의미로 해석되어야 하며, 과도하게 포괄적인 의미로 해석되거나, 과도하게 축소된 의미로 해석되지 않아야 한다. 또한, 본 발명에서 사용되는 기술적인 용어가 본 발명의 사상을 정확하게 표현하지 못하는 잘못된 기술적 용어일 때에는, 당업자가 올바르게 이해할 수 있는 기술적 용어로 대체되어 이해되어야 할 것이다. 또한, 본 발명에서 사용되는 일반적인 용어는 사전에 정의되어 있는 바에 따라, 또는 전후 문맥상에 따라 해석되어야 하며, 과도하게 축소된 의미로 해석되지 않아야 한다.It is noted that the technical terms used in the present invention are used only to describe specific embodiments and are not intended to limit the present invention. In addition, the technical terms used in the present invention should be construed in a sense generally understood by a person having ordinary skill in the art to which the present invention belongs, unless otherwise defined in the present invention, Should not be construed to mean, or be interpreted in an excessively reduced sense. In addition, when a technical term used in the present invention is an erroneous technical term that does not accurately express the concept of the present invention, it should be understood that technical terms can be understood by those skilled in the art. In addition, the general terms used in the present invention should be interpreted according to a predefined or prior context, and should not be construed as being excessively reduced.
또한, 본 발명에서 사용되는 단수의 표현은 문맥상 명백하게 다르게 뜻하지 않는 한 복수의 표현을 포함한다. 본 발명에서, "구성된다" 또는 "포함한다" 등의 용어는 발명에 기재된 여러 구성 요소들, 또는 여러 단계를 반드시 모두 포함하는 것으로 해석되지 않아야 하며, 그 중 일부 구성 요소들 또는 일부 단계들은 포함되지 않을 수도 있고, 또는 추가적인 구성 요소 또는 단계들을 더 포함할 수 있는 것으로 해석되어야 한다.Furthermore, the singular expressions used in the present invention include plural expressions unless the context clearly dictates otherwise. In the present invention, terms such as "comprising" or "comprising" and the like should not be construed as encompassing various elements or stages of the invention, Or may further include additional components or steps.
이하 도면을 참조하여 본 발명의 바람직한 실시예를 설명함으로써 본 발명을 자세히 상술한다.DETAILED DESCRIPTION OF THE INVENTION The present invention will be described in detail below with reference to the preferred embodiments of the present invention with reference to the drawings.
도 1은 종래의 DUV LED 구조를 도시한 도면이다. 도시된 바와 같이, 종래의 DUV LED는 기판으로부터 순차적으로 적층된 N형 화합물 반도체층, 활성층(200), P형 화합물 반도체층 및 EBL(Electron Blocking Layer)을 포함하며, 광방출은 상기 활성층(200)에서 발생하게 된다.1 is a view showing a conventional DUV LED structure. As shown, the conventional DUV LED includes an N-type compound semiconductor layer sequentially stacked from a substrate, an
도 2는 본 발명의 일 실시예에 따른 점진적 함정 장벽을 갖는 DUV LED 구조를 도시한 도면이다. 도시된 바와 같이, 본 발명의 일 실시예에 따른 점진적 함정 장벽을 갖는 DUV LED는 활성층(200) 내 각 배리어 간의 Al 조성비를 달리할 수 있다. 자세하게는, 활성층(200) 내 배리어의 화합물 조성비를 점진적으로 변화시킴으로써 전자 차단 효과, 정공 주입, 내부양자효율, 발광강도를 향상시킨, 종래보다 뛰어난 DUV LED를 구현할 수 있다.2 is a diagram illustrating a DUV LED structure having a progressive trap barrier according to an embodiment of the present invention. As shown in the figure, the DUV LED having the progressive trap barrier according to an embodiment of the present invention may have different Al composition ratios among the respective barriers in the
즉 바람직하게는, 기판으로부터 순차적으로 적층된 N형 화합물 반도체층, 활성층(200), EBL(Electron Blocking Layer), P형 화합물 반도체층을 가진 DUV LED에 있어서, 상기 활성층(200)은 세 개의 양자우물층 및 상기 N형 화합물 반도체층으로부터 상기 세 개의 양자우물층을 감싸는 제1 배리어층(210), 제2 배리어층(220), 제3 배리어층(230) 및 제4 배리어층(240)을 포함하며, 상기 제2 배리어층(220)은 샌드위치 구조로 형성되며, 그 중앙에 조성비를 달리하는 제2-A 배리어층(221)을, 상기 제3 배리어층(230)은 샌드위치 구조로 형성되며, 그 중앙에 조성비를 달리하는 제3-A 배리어층(231)을, 상기 제4 배리어층(240)은 샌드위치 구조로 형성되며, 그 중앙에 조성비를 달리하는 제4-A 배리어층(241)을 각 포함하되, 상기 제2-A 배리어층(221)의 화합물 조성은 Al(x)Ga(1-x)N, 상기 제3-A 배리어층(231)의 화합물 조성은 Al(x-a)Ga(1-x+a)N, 상기 제4-A 배리어층(241)의 화합물 조성은 Al(x-2a)Ga(1-x+2a)N 이며, (여기서, 0<x<1, 0<a<0.5) 상기 제2-A, 제3-A, 제4-A 배리어층(221, 231, 241)을 제외한 상기 제1 배리어층(210), 제2 배리어층(220), 제3 배리어층(230) 및 제4 배리어층(240)은 동일한 화합물 조성비로 이루어질 수 있다.That is, preferably, in the DUV LED having the N-type compound semiconductor layer, the
또한, 상기 DUV LED의 상기 제2-A 배리어층(221)의 화합물 조성은 Al(x)Ga(1-x)N, 상기 제3-A 배리어층(231)의 화합물 조성은 Al(x-0.05)Ga(1-x+0.05)N, 상기 제4-A 배리어층(241)의 화합물 조성은 Al(x-0.10)Ga(1-x+0.10)N, (여기서, 0<x<1) 인 것을 포함할 수 있다.The compound composition of the second-
또한, 상기 제2-A, 제3-A, 제4-A 배리어층(221, 231, 241)을 제외한 상기 제1 배리어층(210), 제2 배리어층(220), 제3 배리어층(230) 및 제4 배리어층(240)의 화합물 조성은 Al0 .6Ga0 .4N 을 포함할 수 있다.In addition, the
또한, 상기 제1 배리어층(210), 상기 제2 배리어층(220), 상기 제3 배리어층(230) 및 상기 제4배리어층(240)은 각 6nm 두께로 증착되며, 그 중 상기 제2-A 배리어층(221), 상기 제3-A 배리어층(231), 상기 제4-A 배리어층(241)은 각 2nm 두께로 증착되는 것을 포함할 수 있다.The
또한, 상기 N형 화합물 반도체층의 화합물 조성은 n-doped Al0 .6Ga0 .4N, 상기 P형 화합물 반도체층의 화합물 조성은 p-doped Al0 .6Ga0 .4N, 상기 EBL(Electron Blockingr Layer)은 Al0.7Ga0.3N 인 것을 포함할 수 있다. 상기 N형 화합물 반도체층 및 P형 화합물 반도체층의 도핑은 n-doped Al0.6Ga0.4N은 Si:6x1018cm-3, p-doped Al0.6Ga0.4N은 Mg:5x1019cm-3, p-doped Gan은 Mg:5x1019cm-3, EBL은 Mg:5x1019cm-3의 비율로 도핑되는 것을 포함할 수 있다.Further, the composition of the compound semiconductor layer and the N-type compound is n-doped Al 0 .6 Ga 0 .4 N, the composition of the compound semiconductor layer and the P-type compound is p-doped Al 0 .6 Ga 0 .4 N, the EBL (Electron Blocking Layer) may include Al 0.7 Ga 0.3 N. The doping of the N-type compound semiconductor layer and a P-type compound semiconductor layer is n-doped Al 0.6 Ga 0.4 N is Si: 6x10 18 cm -3, p -doped Al 0.6 Ga 0.4 N is Mg: 5x10 19 cm -3, p -doped Gan may be doped at a ratio of Mg: 5 x 10 19 cm -3 and EBL may be doped at a ratio of Mg: 5 x 10 19 cm -3 .
또한, 상기 N형 화합물 반도체층은 2um 두께, 상기 P형 화합물 반도체층은 100nm 두께, 상기 EBL은 15nm 두께로 증착되며, 상기 p-doped Al0 .6Ga0 .4N 위에 증착된 p-GaN 층을 더 포함하되, 상기 p-GaN 층은 20nm 두께로 증착될 수 있다.In addition, the N-type compound semiconductor layer is a 2um thick, the P-type compound semiconductor layer is 100nm thick, the EBL is deposited to a thickness of 15nm, the p-doped Al 0 .6 Ga 0 .4 N deposited on the p-GaN Layer, wherein the p-GaN layer can be deposited to a thickness of 20 nm.
상기 DUV LED의 상기 제2-A 배리어층(221)의 화합물 조성은 Al(x)Ga(1-x)N, 상기 제3-A 배리어층(231)의 화합물 조성은 Al(x-0.05)Ga(1-x+0.05)N, 상기 제4-A 배리어층(241)의 화합물 조성은 Al(x-0.10)Ga(1-x+0.10)N, (여기서, 0<x<1) 인 것을 포함하는 것과 관련하여 아래 표 1을 참고하면,The compound composition of the second-
상기 표 1에 나타난 바와 같이, 상기 제2-A 배리어층, 제3-A 배리어층, 제4-A 배리어층(221, 231, 241) 조성의 변화폭을 0.5로 하였을 때, 가장 높은 내부양자효율(IQE)과 발광강도를 나타내었고 또 기준 구조보다 낮은 전압값을 가질 수 있다. 특히, 조성변화 비율이 0.5 이상이 되면 배리어층이 우물층보다 에너지 밴드다이어그램상에서 낮아져, 더 이상 배리어로써의 역할을 하지 못하고, 그 곳에서 발광이 일어나게 되면서 오히려 양자우물에서 발광하는데 악영향을 끼친다.As shown in Table 1, when the change width of the composition of the second-A barrier layer, the third-A barrier layer and the fourth-
도 3은 종래의 DUV LED 구조 및 본 발명의 일 실시예에 따른 점진적 함정 장벽을 갖는 DUV LED 구조에 따른 각 에너지 준위를 개략적으로 도시한 도면이다. 도시된 바와 같이, 본 발명의 일 실시예에 따른 점진적 함정 장벽을 갖는 DUV LED 구조의 경우, 각 배리어층에 캐리어를 저장함으로써, 활성층(200)에 더 많은 캐리어를 주입할 수 있다.FIG. 3 is a schematic view showing energy levels according to a conventional DUV LED structure and a DUV LED structure having a progressive trap barrier according to an embodiment of the present invention. As shown in the figure, in the case of the DUV LED structure having the progressive trap barrier according to the embodiment of the present invention, more carriers can be injected into the
도 4는 종래의 DUV LED 구조 및 본 발명의 일 실시예에 따른 점진적 함정 장벽을 갖는 DUV LED 구조의 각 에너지 준위를 그래프로 도시한 도면이다. 도시된 바와 같이, 본 발명의 일 실시예에 따른 점진적 함정 장벽을 갖는 DUV LED 구조는 Al이 점진적으로 감소하는 조성을 통해, 오목한 모양의 홀 저장층을 적용한 새로운 개념의 배리어층을 DUV LED 소자에 형성함으로써, 함정 장벽 구조를 통한 정공 주입 향상과 전체적인 Al 조성비 감소를 통한 전압값(Vf) 감소를 달성할 수 있다.FIG. 4 is a graph illustrating energy levels of a conventional DUV LED structure and a DUV LED structure having a progressive trap barrier according to an embodiment of the present invention. As shown in the drawings, the DUV LED structure having a progressive trap barrier according to an exemplary embodiment of the present invention forms a barrier layer of a new concept by applying a concave-shaped hole storage layer to a DUV LED device , It is possible to achieve the improvement of the hole injection through the trap barrier structure and the reduction of the voltage value (V f ) by reducing the overall Al composition ratio.
도 5는 종래의 DUV LED 구조 및 본 발명의 일 실시예에 따른 점진적 함정 장벽을 갖는 DUV LED 구조의 캐리어 농도를 그래프로 비교하여 도시한 도면이다. 도시된 바와 같이, 본 발명의 일 실시예에 따른 점진적 함정 장벽을 갖는 DUV LED 구조는 배리어층에 정공들을 저장해 활성층(200) 전체의 정공 농도가 증가하면서 우물로 주입되는 정공의 농도를 증가시킬 수 있으며, 또한 활성층(200)의 Al함량이 줄어 들면서 전압값을 감소시킬 수 있다.FIG. 5 is a graph illustrating a comparison between a conventional DUV LED structure and a carrier concentration of a DUV LED structure having a progressive trap barrier according to an embodiment of the present invention. As shown in the drawing, the DUV LED structure having the progressive trap barrier according to an embodiment of the present invention can increase the concentration of holes injected into the well by increasing the hole concentration in the
도 6은 종래의 DUV LED 구조 및 본 발명의 일 실시예에 따른 점진적 함정 장벽을 갖는 DUV LED 구조에서의 거리에 따른 전기장 크기를 그래프로 비교하여 도시한 도면이다. 도시된 바와 같이, 본 발명의 일 실시예에 따른 점진적 함정 장벽을 갖는 DUV LED 구조는, 각 배리어층의 Al 조성비가 점진적으로 감소함으로써 양자우물층에 걸리는 분극이 감소하여 양자우물층에 캐리어 농도를 증가시킬 수 있다.FIG. 6 is a graph illustrating a comparison between a conventional DUV LED structure and an electric field size according to a distance in a DUV LED structure having a progressive trap barrier according to an exemplary embodiment of the present invention. As shown in the figure, the DUV LED structure having a progressive trap barrier according to an embodiment of the present invention is characterized in that the polarization of the quantum well layer is reduced by gradually decreasing the Al composition ratio of each barrier layer, .
도 7은 종래의 DUV LED 구조 및 본 발명의 일 실시예에 따른 점진적 함정 장벽을 갖는 DUV LED 구조의 광방출크기를 비교하는 그래프를 도시한 도면이다. 그래프의 RF는 Reference로 종래의 DUV LED 특성을, Trap는 본 발명의 일 실시예에 따른 점진적 함정 장벽을 갖는 DUV LED 특성을 나타낸다. 도시된 바와 같이 본 발명의 일 실시예에 따른 점진적 함정 장벽을 갖는 DUV LED 구조는 아래 표 2와 같은 수치로, 광방출크기를 향상시킬 수 있다.7 is a graph comparing the light emission sizes of a conventional DUV LED structure and a DUV LED structure having an incremental trap barrier according to an embodiment of the present invention. The RF of the graph represents a conventional DUV LED characteristic as a reference and Trap represents a DUV LED characteristic with an incremental trap barrier according to an embodiment of the present invention. As shown in the figure, the DUV LED structure having the progressive trap barrier according to an embodiment of the present invention can improve the light emission size with the values shown in Table 2 below.
상술한 바와 같이, 본 발명의 일 실시예에 따른 점진적 함정 장벽을 갖는 DUV LED 구조는, DUV LED 활성층(200)내의 각 AlGaN 배리어층 중 가운데 부분이, n형 화합물 반도체층으로부터 차례로 AlxGa1-xN, Alx-aGax+aN, Alx-2aGax+2aN, Alx-3aGax+3aN 의 조성을 가지는 층으로 증착되는 것을 포함할 수 있다.(여기서, 0<x<1, 0<a<0.5)As described above, in the DUV LED structure having the progressive trap barrier according to an embodiment of the present invention, the middle portion of each AlGaN barrier layer in the DUV LED
상기와 같은 조성비는 N형 덮개층에서 p형 덮개층쪽으로 갈수록 Al의 조성비가 점점 작아지는 것을 특징으로 하며, 특히 0.5의 비율로 점진적으로 작아질 때, 내부양자효율 및 광방출크기가 극대화되며, Vf 값이 최소화될 수 있다.The above-described composition ratio is characterized in that the composition ratio of Al gradually decreases from the N-type lid layer toward the p-type lid layer. In particular, when the ratio gradually decreases at a ratio of 0.5, the internal quantum efficiency and the light emission size are maximized, The V f value can be minimized.
이와 같은 배리어층의 구성을 통해, 우물층보다는 Al함량이 높은 부분에서는 발광은 일어나지 않고 캐리어들을 저장하는 효과를 가진다. 즉, 배리어층의 Al 조성이 점진적으로 낮아지므로 활성층 전체의 Al함량이 낮아져 더 낮은 전압값을 가질 수 있고, p형 덮개층쪽 우물로 갈수록 분극이 더 크게 완화된다.Through such a structure of the barrier layer, light emission does not occur at a portion where the Al content is higher than that of the well layer, and the effect of storing the carriers is obtained. That is, since the Al composition of the barrier layer is gradually lowered, the Al content of the active layer becomes lower, so that the lower voltage value can be obtained, and the polarization is further relaxed toward the p-type lid layer side well.
이상과 첨부된 도면을 참조하여 본 발명의 실시예를 설명하였지만, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자는 본 발명이 그 기술적 사상이나 필수적인 특징을 변경하지 않고서 다른 구체적인 형태로 실시될 수 있다는 것을 이해할 수 있을 것이다. 일례로, 본 발명의 일 실시예는 수평형 DUV LED에 대하여만 기술하였으나, 동일한 기술적 사상으로써 수직형 DUV LED에도 적용될 수 있는 것은 자명하다. 즉, 이상에서 기술한 실시예들은 모든 면에서 예시적인 것이며 한정적이 아닌 것으로 이해해야만 한다. 그러므로 이상에서 기술한 실시예들은 모든 면에서 예시적인 것이며 한정적이 아닌 것으로 이해해야만 한다.While the present invention has been described in connection with what is presently considered to be practical exemplary embodiments, it is to be understood that the invention is not limited to the disclosed embodiments, but, on the contrary, It will be understood. For example, although an embodiment of the present invention has been described only for the horizontal DUV LED, it is apparent that the same technical idea can also be applied to the vertical DUV LED. That is, it should be understood that the embodiments described above are illustrative in all aspects and not restrictive. It is therefore to be understood that the above-described embodiments are illustrative in all aspects and not restrictive.
200 : 활성층
210 : 제1 배리어층
220 : 제2 배리어층
230 : 제3 배리어층
240 : 제4 배리어층
221 : 제2-A 배리어층
231 : 제3-A 배리어층
241 : 제4-A 배리어층
300 : EBL(Electron Blocking Layer)
250 : 양자우물층200: active layer
210: first barrier layer 220: second barrier layer
230: third barrier layer 240: fourth barrier layer
221: second-A barrier layer 231: third-A barrier layer
241: fourth-A barrier layer 300: EBL (Electron Blocking Layer)
250: quantum well layer
Claims (6)
상기 활성층은 세 개의 양자우물층 및 상기 N형 화합물 반도체층으로부터 상기 세 개의 양자우물층을 감싸는 제1 배리어층, 제2 배리어층, 제3 배리어층 및 제4 배리어층을 포함하며,
상기 제2 배리어층은 샌드위치 구조로 형성되며, 그 중앙에 조성비를 달리하는 제2-A 배리어층을, 상기 제3 배리어층은 샌드위치 구조로 형성되며, 그 중앙에 조성비를 달리하는 제3-A 배리어층을, 상기 제4 배리어층은 샌드위치 구조로 형성되며, 그 중앙에 조성비를 달리하는 제4-A 배리어층을 각 포함하되,
상기 제2-A 배리어층의 화합물 조성은 Al(x)Ga(1-x)N, 상기 제3-A 배리어층의 화합물 조성은 Al(x-a)Ga(1-x+a)N, 상기 제4-A 배리어층의 화합물 조성은 Al(x-2a)Ga(1-x+2a)N 이며, (여기서, 0<x<1, 0<a<0.5)
상기 제2-A, 제3-A, 제4-A 배리어층을 제외한 상기 제1 배리어층, 제2 배리어층, 제3 배리어층 및 제4 배리어층은 동일한 화합물 조성비로 이루어진 것을 특징으로 하는 DUV LED.
In a DUV LED having an N-type compound semiconductor layer, an active layer, an EBL (Electron Blocking Layer) and a P-type compound semiconductor layer sequentially stacked from a substrate,
Wherein the active layer comprises three quantum well layers and a first barrier layer, a second barrier layer, a third barrier layer and a fourth barrier layer surrounding the three quantum well layers from the N-type compound semiconductor layer,
The second barrier layer is formed in a sandwich structure and has a second-A barrier layer having a composition ratio different from that of the second barrier layer. The third barrier layer has a sandwich structure, Barrier layer, wherein the fourth barrier layer is formed of a sandwich structure and includes a fourth-A barrier layer having a different composition ratio at the center thereof,
Wherein the compound composition 2-A barrier layer is Al (x) Ga (1- x) N, the compound composition of the first 3-A barrier layer is Al (xa) Ga (1- x + a) N, wherein The compound composition of the 4-A barrier layer is Al (x-2a) Ga (1-x + 2a )
Wherein the first barrier layer, the second barrier layer, the third barrier layer and the fourth barrier layer except for the second-A, the third-A, and the fourth-A barrier layers have the same compound composition ratio. LED.
상기 DUV LED의
상기 제2-A 배리어층의 화합물 조성은 Al(x)Ga(1-x)N, 상기 제3-A 배리어층의 화합물 조성은 Al(x-0.05)Ga(1-x+0.05)N, 상기 제4-A 배리어층의 화합물 조성은 Al(x-0.10)Ga(1-x+0.10)N, (여기서, 0<x<1) 인 것을 포함하는 것을 특징으로 하는 DUV LED.
The method according to claim 1,
The DUV LED's
Wherein the 2-A compound The composition of the barrier layer is Al (x) Ga (1- x) N, wherein the compound composition of the 3-A barrier layer is Al (x-0.05) Ga ( 1-x + 0.05) N, Wherein the compound composition of the fourth-A barrier layer comprises Al (x-0.10) Ga (1-x + 0.10) N wherein 0 <x <1.
상기 제2-A, 제3-A, 제4-A 배리어층을 제외한 상기 제1 배리어층, 제2 배리어층, 제3 배리어층 및 제4 배리어층의 화합물 조성은 Al0 .6Ga0 .4N 을 포함하는 것을 특징으로 하는 DUV LED.
3. The method of claim 2,
The compound compositions of the first barrier layer, the second barrier layer, the third barrier layer and the fourth barrier layer, except for the second-A, the third-A, and the fourth-A barrier layers, were Al 0 .6 Ga 0 . RTI ID = 0.0 > 4N. ≪ / RTI >
상기 제1 배리어층, 상기 제2 배리어층, 상기 제3 배리어층 및 상기 제4배리어층은 각 6nm 두께로 증착되며, 그 중 상기 제2-A 배리어층, 상기 제3-A 배리어층, 상기 제4-A 배리어층은 각 2nm 두께로 증착되는 것을 포함하는 것을 특징으로 하는 DUV LED.
The method of claim 3,
The first barrier layer, the second barrier layer, the third barrier layer, and the fourth barrier layer are each deposited to a thickness of 6 nm, and the second-A barrier layer, the third-A barrier layer, Lt; RTI ID = 0.0 > 4-A < / RTI > barrier layer is deposited to a thickness of 2 nm each.
상기 N형 화합물 반도체층의 화합물 조성은 n-doped Al0 .6Ga0 .4N, 상기 P형 화합물 반도체층의 화합물 조성은 p-doped Al0 .6Ga0 .4N, 상기 EBL(Electron Blocking Layer)은 Al0 .7Ga0 .3N이며,
상기 p-doped Al0.6Ga0.4N 위에 증착된 p-GaN 층을 포함하는 것을 특징으로 하는 DUV LED.
5. The method of claim 4,
Compound composition of the N-type compound semiconductor layer is n-doped Al 0 .6 Ga 0 .4 N, the compound composition of the P-type compound semiconductor layer is p-doped Al 0 .6 Ga 0 .4 N, the EBL (Electron Blocking Layer) is an Al 0 .7 Ga 0 .3 N,
And a p-GaN layer deposited on the p-doped Al 0.6 Ga 0.4 N layer.
상기 N형 화합물 반도체층은 2um 두께, 상기 P형 화합물 반도체층은 100nm 두께, 상기 EBL은 15nm 두께 및 상기 p-GaN 층은 20nm 두께로 증착되는 것을 특징으로 하는 DUV LED.The method of claim 5, wherein
Wherein the P-type compound semiconductor layer is 100 nm thick, the EBL is 15 nm thick, and the p-GaN layer is 20 nm thick.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020150022050A KR101715839B1 (en) | 2015-02-13 | 2015-02-13 | High Efficiency DUV LED using Gradual trap barrier |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020150022050A KR101715839B1 (en) | 2015-02-13 | 2015-02-13 | High Efficiency DUV LED using Gradual trap barrier |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20160100426A true KR20160100426A (en) | 2016-08-24 |
| KR101715839B1 KR101715839B1 (en) | 2017-03-14 |
Family
ID=56883963
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020150022050A KR101715839B1 (en) | 2015-02-13 | 2015-02-13 | High Efficiency DUV LED using Gradual trap barrier |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR101715839B1 (en) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2019033284A (en) * | 2018-11-01 | 2019-02-28 | 日機装株式会社 | Semiconductor light-emitting device and method for manufacturing the same |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20100055302A (en) * | 2008-11-17 | 2010-05-26 | 삼성엘이디 주식회사 | Nitride semiconductor light emitting device |
| KR20140026891A (en) * | 2012-08-23 | 2014-03-06 | 엘지이노텍 주식회사 | Light emitting device, light emitting device package, and lighting system |
| JP2014154597A (en) * | 2013-02-05 | 2014-08-25 | Tokuyama Corp | Nitride semiconductor light-emitting element |
| KR20160013552A (en) * | 2014-07-28 | 2016-02-05 | 엘지이노텍 주식회사 | Light emitting device and lighting system |
-
2015
- 2015-02-13 KR KR1020150022050A patent/KR101715839B1/en active IP Right Grant
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20100055302A (en) * | 2008-11-17 | 2010-05-26 | 삼성엘이디 주식회사 | Nitride semiconductor light emitting device |
| KR20140026891A (en) * | 2012-08-23 | 2014-03-06 | 엘지이노텍 주식회사 | Light emitting device, light emitting device package, and lighting system |
| JP2014154597A (en) * | 2013-02-05 | 2014-08-25 | Tokuyama Corp | Nitride semiconductor light-emitting element |
| KR20160013552A (en) * | 2014-07-28 | 2016-02-05 | 엘지이노텍 주식회사 | Light emitting device and lighting system |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2019033284A (en) * | 2018-11-01 | 2019-02-28 | 日機装株式会社 | Semiconductor light-emitting device and method for manufacturing the same |
Also Published As
| Publication number | Publication date |
|---|---|
| KR101715839B1 (en) | 2017-03-14 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US10593830B1 (en) | Ultraviolet light emitting diode structures and methods of manufacturing the same | |
| EP3989297B1 (en) | Deep-ultraviolet led having thickness chirped superlattice final barrier structure and preparation method | |
| KR101259328B1 (en) | Copper blend ⅰ- ⅶ compound semiconductor light-emitting devices | |
| CN108231960A (en) | A kind of ultraviolet device of AlGaN base semiconductors for improving light efficiency and preparation method thereof | |
| CN112382710A (en) | Deep ultraviolet LED with step-type electronic barrier layer structure and preparation method | |
| CN110752279A (en) | Ultraviolet light-emitting diode with ultrathin aluminum indium nitrogen insertion layer and preparation method thereof | |
| CN111223969B (en) | Deep ultraviolet LED device with visible light wave band and preparation method thereof | |
| CN112382708B (en) | Deep ultraviolet LED with component-gradient quantum well structure and preparation method | |
| CN111403568A (en) | Ultraviolet L ED epitaxial structure and preparation method thereof | |
| CN108321267A (en) | Nitride semiconductor structure and semiconductor light-emitting elements | |
| CN113809211A (en) | Deep ultraviolet LED with tunneling structure and preparation method thereof | |
| WO2019105204A1 (en) | Light-emitting diode for emitting green-yellow light | |
| KR101715839B1 (en) | High Efficiency DUV LED using Gradual trap barrier | |
| CN103311389B (en) | LED epitaxial slice and its manufacture method | |
| TW201338196A (en) | Light emitting diode | |
| CN115148872A (en) | Deep ultraviolet LED epitaxial structure and preparation method thereof | |
| CN115966639A (en) | Light emitting diode and preparation method thereof | |
| CN112242464B (en) | Deep ultraviolet LED with hole accumulation structure and preparation method thereof | |
| KR101369155B1 (en) | Semiconductor light generating device | |
| KR102455083B1 (en) | Light emitting device | |
| CN112242463B (en) | Deep ultraviolet LED with pulse doped electron blocking layer and preparation method thereof | |
| KR100910476B1 (en) | Nitride semiconductor device having supper lattice sturcutre active layer | |
| KR101674931B1 (en) | High Efficiency DUV LED using Gradual threshold barrier | |
| CN107146836A (en) | GaN base green light LED epitaxial structure with gradual change In component p-type InGaN conductive layers and preparation method thereof | |
| CN113097353A (en) | Ultraviolet LED and manufacturing method thereof |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E902 | Notification of reason for refusal | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20200304 Year of fee payment: 4 |