KR101369155B1 - Semiconductor light generating device - Google Patents

Semiconductor light generating device Download PDF

Info

Publication number
KR101369155B1
KR101369155B1 KR1020120070831A KR20120070831A KR101369155B1 KR 101369155 B1 KR101369155 B1 KR 101369155B1 KR 1020120070831 A KR1020120070831 A KR 1020120070831A KR 20120070831 A KR20120070831 A KR 20120070831A KR 101369155 B1 KR101369155 B1 KR 101369155B1
Authority
KR
South Korea
Prior art keywords
compound semiconductor
light emitting
type region
semiconductor light
barrier layer
Prior art date
Application number
KR1020120070831A
Other languages
Korean (ko)
Other versions
KR20140003124A (en
Inventor
안도열
Original Assignee
인텔렉추얼디스커버리 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 인텔렉추얼디스커버리 주식회사 filed Critical 인텔렉추얼디스커버리 주식회사
Priority to KR1020120070831A priority Critical patent/KR101369155B1/en
Publication of KR20140003124A publication Critical patent/KR20140003124A/en
Application granted granted Critical
Publication of KR101369155B1 publication Critical patent/KR101369155B1/en

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/26Materials of the light emitting region
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/025Physical imperfections, e.g. particular concentration or distribution of impurities
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/40Materials therefor
    • H01L33/42Transparent materials

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Led Devices (AREA)

Abstract

발광 효율의 감소를 최소화할 수 있는 동시에 저비용으로 생산이 가능하고 또한 p-도핑을 해결할 수 있는 반도체 발광 디바이스가 개시된다. 이러한 반도체 발광 디바이스는, n-타입 영역, 구리 블렌드 I-VII 화합물 반도체 발광층 및 p-타입 영역을 포함한다. 상기 n-타입 영역은 구리 블렌드 I-VII 화합물 반도체로 구성된다. 상기 구리 블렌드 I-VII 화합물 반도체 발광층은 상기 n-타입 영역에 접촉하도록 형성된다. 상기 p-타입 영역은 상기 구리 블렌드 I-VII 화합물 반도체 발광층과 접촉하며, 상기 n-타입 영역과 대향하도록 형성되고, III-V 화합물 반도체로 구성된다.Disclosed is a semiconductor light emitting device which can minimize the reduction in luminous efficiency, at the same time can be produced at low cost, and can also solve p-doping. Such a semiconductor light emitting device includes an n-type region, a copper blend I-VII compound semiconductor light emitting layer, and a p-type region. The n-type region consists of a copper blend I-VII compound semiconductor. The copper blend I-VII compound semiconductor light emitting layer is formed to contact the n-type region. The p-type region is in contact with the copper blend I-VII compound semiconductor light emitting layer, is formed to face the n-type region, and consists of a III-V compound semiconductor.

Description

반도체 발광 디바이스{SEMICONDUCTOR LIGHT GENERATING DEVICE}Semiconductor light emitting device {SEMICONDUCTOR LIGHT GENERATING DEVICE}

본 발명은 발광 디바이스에 관한 것으로 보다 상세히 반도체 발광 소자에 관한 것이다.The present invention relates to a light emitting device and more particularly to a semiconductor light emitting device.

발광 다이오드 등의 반도체 발광 소자는 환경 친화적이고, 저전력 구동이 가능하며, 또한 작은 사이즈로 구현 가능하다. 이러한 장점들로 인해서, 반도체 발광 소자가 개발된 이후, 이러한 반도체 발광 소자는 여러 분야에서 널리 사용되고 있다.Semiconductor light emitting devices such as light emitting diodes are environmentally friendly, capable of low power driving, and can be implemented in a small size. Due to these advantages, since semiconductor light emitting devices have been developed, such semiconductor light emitting devices have been widely used in various fields.

GaN 등 III-V족 질화물 반도체는 디스플레이 광원으로 상용화가 이루어졌으나 고출력, 고휘도 응용을 위해서는 높은 주입 전류 밀도에서의 급속한 발광 효율의 감소를 극복할 수 있는 해결 방안이 요구 되고 있다. 반면 II-V족/I-VII족 반도체는 질화물 반도체에 비해 발광효율이 높고 사파이어어 비해 가격이 저렴하고 대면적 기판이 가능한 ZnO 기판을 사용할 수 있지만 아직 소자 형성을 위한 p-도핑(doping)이 해결되지 않고 있는 실정이다.Although III-V nitride semiconductors such as GaN have been commercialized as display light sources, solutions for overcoming rapid reduction in luminous efficiency at high injection current densities are required for high power and high brightness applications. On the other hand, Group II-V / I-VII semiconductors can use ZnO substrates, which have higher luminous efficiency than nitride semiconductors, are cheaper than sapphire, and have large area substrates. It is not solved.

본 발명이 해결하고자 하는 과제는, 발광 효율의 감소를 최소화할 수 있는 동시에 저비용으로 생산이 가능하고 또한 p-도핑을 해결할 수 있는 반도체 발광 디바이스를 제공하는 것이다.
The problem to be solved by the present invention is to provide a semiconductor light emitting device which can minimize the reduction in luminous efficiency, can be produced at low cost, and can also solve p-doping.

이러한 반도체 발광 디바이스는, n-타입 영역, 구리 블렌드 I-VII 화합물 반도체 발광층 및 p-타입 영역을 포함한다. 상기 n-타입 영역은 구리 블렌드 I-VII 화합물 반도체로 구성된다. 상기 구리 블렌드 I-VII 화합물 반도체 발광층은 상기 n-타입 영역에 접촉하도록 형성된다. 상기 p-타입 영역은 상기 구리 블렌드 I-VII 화합물 반도체 발광층과 접촉하며, 상기 n-타입 영역과 대향하도록 형성되고, III-V 화합물 반도체로 구성된다.Such a semiconductor light emitting device includes an n-type region, a copper blend I-VII compound semiconductor light emitting layer, and a p-type region. The n-type region consists of a copper blend I-VII compound semiconductor. The copper blend I-VII compound semiconductor light emitting layer is formed to contact the n-type region. The p-type region is in contact with the copper blend I-VII compound semiconductor light emitting layer, is formed to face the n-type region, and consists of a III-V compound semiconductor.

이때, 상기 구리 블렌드 Ⅰ- Ⅶ 화합물 반도체는 CuCl, CuBr, CuI 또는 이들의 조합을 포함할 수 있다.In this case, the copper blend I-V compound semiconductor may include CuCl, CuBr, CuI, or a combination thereof.

또한, 상기 III-V 화합물 반도체는 GaN, GaP, AlGaN, AlGaP, AlInGaN, AlInGaP 또는 이들의 조합을 포함할 수 있다.In addition, the III-V compound semiconductor may include GaN, GaP, AlGaN, AlGaP, AlInGaN, AlInGaP, or a combination thereof.

한편, 이러한 반도체 발광 디바이스는, 상기 n-타입 영역과 상기 구리 블렌드 Ⅰ- Ⅶ 화합물 반도체 발광층 사이에 배치된 제 1 배리어층, 및 상기 p-타입 영역과 상기 구리 블렌드 Ⅰ- Ⅶ 화합물 반도체 발광층 사이에 배치된 제 2 배리어층 중 적어도 어느 하나를 더 포함할 수 있다.On the other hand, such a semiconductor light emitting device includes a first barrier layer disposed between the n-type region and the copper blend I-X compound semiconductor light emitting layer, and between the p-type region and the copper blend I-X compound semiconductor light emitting layer. It may further include at least one of the second barrier layer disposed.

이때, 상기 제 1 배리어층 또는 상기 제 2 배리어층 중 적어도 하나는 4원 구리 블렌드 Ⅰ- Ⅶ 화합물 반도체 재료를 포함할 수 있다.In this case, at least one of the first barrier layer and the second barrier layer may include a quaternary copper blend I-V compound semiconductor material.

보다 상세히, 상기 제 1 배리어층 또는 상기 제 2 배리어층 중 적어도 하나는 CuIBrCl 타입 4원 구리 블렌드 Ⅰ- Ⅶ 화합물 반도체 재료를 포함할 수 있다.In more detail, at least one of the first barrier layer or the second barrier layer may comprise a CuIBrCl type quaternary copper blend I-VIII compound semiconductor material.

이와 다르게, 상기 제 1 배리어층 또는 상기 제 2 배리어층 중 적어도 하나는 3원 구리 블렌드 Ⅰ- Ⅶ 화합물 반도체 재료를 포함할 수 있다.Alternatively, at least one of the first barrier layer or the second barrier layer may comprise a ternary copper blend I-X compound semiconductor material.

보다 상세히, 상기 제 1 배리어층 또는 상기 제 2 배리어층 중 적어도 하나는 CuICl 타입 구리 블렌드 Ⅰ- Ⅶ 화합물 반도체 재료를 포함할 수 있다.In more detail, at least one of the first barrier layer or the second barrier layer may comprise a CuICl type copper blend I-V compound semiconductor material.

한편, 상기 제 1 배리어층 또는 상기 제 2 배리어층 중 적어도 하나는 상기 구리 블렌드 Ⅰ- Ⅶ 화합물 반도체 발광층에서 자발 분극 필드 및 압전 분극 필드가 반대 방향을 갖도록 구성된 재료 조성을 가질 수 있다.At least one of the first barrier layer and the second barrier layer may have a material composition in which the spontaneous polarization field and the piezoelectric polarization field have opposite directions in the copper blend I-V compound semiconductor light emitting layer.

한편, 상기 n-타입 영역은 실리콘(Si) 기판의 (111) 면 위에 형성될 수 있다.Meanwhile, the n-type region may be formed on the (111) plane of the silicon (Si) substrate.

이와 다르게, 이러한 반도체 발광 디바이스는, 상기 n-타입 영역과 접촉하고, 상기 n-타입 영역보다 높은 불순물 농도를 갖는 n-타입 접촉층을 더 포함하고, 상기 n-타입 접촉층은 실리콘(Si) 기판의 (111) 면 위에 형성될 수도 있다.Alternatively, such semiconductor light emitting device further comprises an n-type contact layer in contact with the n-type region and having a higher impurity concentration than the n-type region, wherein the n-type contact layer is silicon (Si). It may be formed on the (111) surface of the substrate.

이러한 반도체 발광 디바이스는 상기 p-타입 영역에 연결된 투명 전극 및 상기 n-타입 영역에 연결된 금속 전극을 더 포함할 수 있다.
The semiconductor light emitting device may further include a transparent electrode connected to the p-type region and a metal electrode connected to the n-type region.

본 발명에 의한 반도체 발광 디바이스의 n-타입 영역과 발광층은 구리 블렌드 Ⅰ- Ⅶ 화합물 반도체를 포함하고, p-타입 영역은 III-V 화합물 반도체를 포함함으로써, 고출력, 고휘도 응용을 위해서는 높은 주입 전류 밀도에서의 급속한 발광 효율의 감소를 극복할 수 있으며, p-도핑 문제를 해결할 수 있다.The n-type region and the light emitting layer of the semiconductor light emitting device according to the present invention include a copper blend I-V compound semiconductor, and the p-type region contains a III-V compound semiconductor, thereby providing high injection current density for high power and high brightness applications. It is possible to overcome the rapid reduction in luminous efficiency at, and solve the p-doping problem.

또한, 또한, 사파이어어 비해 가격이 저렴하고 대면적 기판이 가능한 ZnO 기판을 사용할 수 있게 되어 제조단가를 낮출 수 있다.In addition, it is possible to use a ZnO substrate which is cheaper than sapphire and enables a large area substrate, thereby lowering the manufacturing cost.

또한, 상기 제 1 배리어층 또는 상기 제 2 배리어층 중 적어도 하나는 상기 구리 블렌드 Ⅰ- Ⅶ 화합물 반도체 발광층에서 자발 분극 필드 및 압전 분극 필드가 반대 방향을 갖도록 구성된 재료 조성을 가짐으로써, 내부 양자 효율을 보다 향상시킬 수 있다.
In addition, at least one of the first barrier layer and the second barrier layer has a material composition configured such that the spontaneous polarization field and the piezoelectric polarization field have opposite directions in the copper blend I-X compound semiconductor light emitting layer, thereby increasing internal quantum efficiency. Can be improved.

도 1은 본 발명의 예시적인 일 실시예에 의한 반도체 발광 디바이스의 예시적인 단면도이다.
도 2는 도 1에서 개시된 반도체 발광 디바이스의 제조과정을 설명하기 위한 순서도이다.
1 is an exemplary cross-sectional view of a semiconductor light emitting device according to an exemplary embodiment of the present invention.
FIG. 2 is a flowchart illustrating a manufacturing process of the semiconductor light emitting device disclosed in FIG. 1.

본 발명은 다양한 변경을 가할 수 있고 여러 가지 형태를 가질 수 있는 바, 특정 실시예들을 도면에 예시하고 본문에 상세하게 설명하고자 한다. 그러나, 이는 본 발명을 특정한 개시 형태에 대해 한정하려는 것이 아니며, 본 발명의 사상 및 기술 범위에 포함되는 모든 변경, 균등물 내지 대체물을 포함하는 것으로 이해되어야 한다.The present invention is capable of various modifications and various forms, and specific embodiments are illustrated in the drawings and described in detail in the text. It should be understood, however, that the invention is not intended to be limited to the particular forms disclosed, but includes all modifications, equivalents, and alternatives falling within the spirit and scope of the invention.

제1, 제2 등의 용어는 다양한 구성 요소들을 설명하는데 사용될 수 있지만, 상기 구성 요소들은 상기 용어들에 의해 한정되어서는 안된다. 상기 용어들은 하나의 구성 요소를 다른 구성 요소로부터 구별하는 목적으로만 사용된다. 예를 들어, 본 발명의 권리 범위를 벗어나지 않으면서 제1 구성 요소는 제2 구성 요소로 명명될 수 있고, 유사하게 제2 구성 요소도 제1 구성 요소로 명명될 수 있다. The terms first, second, etc. may be used to describe various elements, but the elements should not be limited by the terms. The terms are used only for the purpose of distinguishing one component from another. For example, without departing from the scope of the present invention, the first component may be referred to as a second component, and similarly, the second component may also be referred to as a first component.

본 출원에서 사용한 용어는 단지 특정한 실시예들을 설명하기 위해 사용된 것으로, 본 발명을 한정하려는 의도가 아니다. 단수의 표현은 문맥상 명백하게 다르게 뜻하지 않는 한, 복수의 표현을 포함한다. 본 출원에서, "포함하다" 또는 "가지다" 등의 용어는 명세서에 기재된 특징, 숫자, 단계, 동작, 구성 요소, 부분품 또는 이들을 조합한 것이 존재함을 지정하려는 것이지, 하나 또는 그 이상의 다른 특징들이나 숫자, 단계, 동작, 구성 요소, 부분품 또는 이들을 조합한 것들의 존재 또는 부가 가능성을 미리 배제하지 않는 것으로 이해되어야 한다.The terminology used herein is for the purpose of describing particular embodiments only and is not intended to be limiting of the invention. Singular expressions include plural expressions unless the context clearly indicates otherwise. In the present application, the terms "comprising" or "having ", and the like, are intended to specify the presence of stated features, integers, steps, operations, elements, parts, or combinations thereof, But do not preclude the presence or addition of one or more other features, integers, steps, operations, elements, parts, or combinations thereof.

본 발명에서 막(또는 층) "위에 형성된다", "상에 형성된다"는 의미는 접촉되도록 직접 형성되는 것 이외에, 그 사이에 다른 막 또는 다른 층이 형성될 수도 있음을 의미하여, 막 또는 층 위에 "직접 형성된다"는 의미는 그 사이에 다른 층이 개재되지 못함을 의미한다.In the present invention, the term "formed on" or "formed on" a film (or layer) means that in addition to being directly formed to be in contact, another film or other layer may be formed therebetween, so that the film or "Formed directly" on a layer means that no other layer is interposed therebetween.

다르게 정의되지 않는 한, 기술적이거나 과학적인 용어를 포함해서 여기서 사용되는 모든 용어들은 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자에 의해 일반적으로 이해되는 것과 동일한 의미를 갖는다.Unless otherwise defined, all terms used herein, including technical or scientific terms, have the same meaning as commonly understood by one of ordinary skill in the art to which this invention belongs.

일반적으로 사용되는 사전에 정의되어 있는 것과 같은 용어들은 관련 기술의 문맥상 가지는 의미와 일치하는 의미를 갖는 것으로 해석되어야 하며, 본 출원에서 명백하게 정의하지 않는 한, 이상적이거나 과도하게 형식적인 의미로 해석되지 않는다.
Terms such as those defined in commonly used dictionaries are to be interpreted as having a meaning consistent with the meaning in the context of the relevant art and are to be interpreted as ideal or overly formal in meaning unless explicitly defined in the present application Do not.

본 개시는, 특히 하나 이상의 구리 블렌드 Ⅰ- Ⅶ 화합물 반도체(copper blend Ⅰ- Ⅶ compound semiconductor material barrier layer)로 구성되는 n-타입 영역과 활성층, III-V 화합물 반도체로 구성되는 p-타입 영역을 포함하는 하이브리드 타입의 반도체 발광 디바이스들에 관한 방법, 장치 및 시스템에 대한 것이다.
The present disclosure particularly includes an n-type region composed of one or more copper blend I-IX compound semiconductor material barrier layers, an active layer and a p-type region composed of III-V compound semiconductors. A method, apparatus and system for hybrid type semiconductor light emitting devices.

일반적으로, 발광 다이오드 또는 레이저 다이오드와 같은 발광 디바이스에 의해 방출된 컬러는 그것이 형성되는 반도체 재료의 밴드갭에 의해 결정될 수 있다. 특히, 전자기 스펙트럼의 녹색, 청색, 자색 및 자외선 (UV) 부분들의 광은 적색 또는 황색광의 에너지보다 높은 에너지를 갖는다. 그러한 높은 에너지 광은 넓은 밴드갭, 즉 더 높은 에너지를 갖는 광자 (광의 기본 단위) 를 생성할 만큼의 충분한 밴드갭을 갖는 반도체 재료를 사용하여 생성될 수도 있다. "에너지 갭" 으로도 불리는, 밴드갭은 일반적으로 밸런스 밴드의 맨 위와 컨덕션 밴드의 맨 아래 사이의 에너지 차를 지칭하고 광의 발생을 초래할 수도 있는 전자-정공 재결합 프로세스 동안 전자가 더 높은 궤도에서 더 낮은 궤도로 떨어지면서 에너지를 방출할 때 광자 형태로 방출되는 에너지를 결정한다. 더 큰 에너지 감소는 더 높은 에너지 광자, 예를 들면, 전자기 스펙트럼의 녹색, 청색 또는 자외선 (UV) 부분들의 광을 방출할 수도 있다.
In general, the color emitted by a light emitting device, such as a light emitting diode or a laser diode, can be determined by the bandgap of the semiconductor material on which it is formed. In particular, the light of the green, blue, purple and ultraviolet (UV) portions of the electromagnetic spectrum has an energy higher than that of red or yellow light. Such high energy light may be produced using a semiconductor material having a wide bandgap, i.e., a bandgap sufficient to produce photons having a higher energy (base unit of light). The bandgap, also referred to as the "energy gap," generally refers to the energy difference between the top of the balance band and the bottom of the conduction band, and is more likely to cause electrons at higher orbits during the electron-hole recombination process, which may result in the generation of light. The energy released in the form of photons is determined when the energy is released in a low orbit. Larger energy reduction may emit higher energy photons, eg, light in the green, blue or ultraviolet (UV) portions of the electromagnetic spectrum.

GaN과 같은 Ⅲ 족 질화물, 및 ZnSe 또는 ZnS과 같은 특정 II-VI 화합물은 예를 들면, 청색, 녹색 및/또는 UV 고 에너지 광을 생성할 수 있는 넓은 밴드갭 반도체 재료의 몇몇 예들이다. 본 개시는 발광 디바이스들을 형성하기 위하여, n-타입 영역과 활성층으로서, 그러한 종래의 넓은 밴드갭 반도체 재료를 대체할 수도 있는 Ⅰ- Ⅶ족 반도체의 사용을 고려하고, 또한, p-타입 영역으로서, p-도핑이 원활한 III-V족 반도체의 사용을 고려한다.
Group III nitrides such as GaN and certain II-VI compounds such as ZnSe or ZnS are some examples of wide bandgap semiconductor materials that can produce blue, green and / or UV high energy light, for example. The present disclosure contemplates the use of I-VIII semiconductors, which may replace such conventional wide bandgap semiconductor materials, as n-type regions and active layers, to form light emitting devices, and also, as p-type regions, Consider the use of a III-V semiconductor with smooth p-doping.

이하, 첨부한 도면들을 참조하여, 본 발명의 바람직한 실시예들을 보다 상세하게 설명한다.DETAILED DESCRIPTION OF THE PREFERRED EMBODIMENTS Reference will now be made in detail to the preferred embodiments of the present invention, examples of which are illustrated in the accompanying drawings.

도 1은 본 발명의 예시적인 일 실시예에 의한 반도체 발광 디바이스의 예시적인 단면도이다.1 is an exemplary cross-sectional view of a semiconductor light emitting device according to an exemplary embodiment of the present invention.

도 1을 참조하면, 본 발명의 예시적인 일 실시예에 의한 반도체 발광 디바이스(5)는 n-타입 영역(캐소드, 14)과, p-타입 영역(애노드, 18) 사이에 배치된 구리 블렌드 Ⅰ- Ⅶ 화합물 반도체 발광층(활성층,10)을 포함할 수 있다. 이때, 상기 n-타입 영역(14)과 상기 구리 블렌드 Ⅰ- Ⅶ 화합물 반도체 발광층은 구리 블렌드 Ⅰ- Ⅶ 화합물 반도체를 포함하고, 상기 p-타입 영역(18)은 III-V 화합물 반도체를 포함한다.Referring to FIG. 1, a semiconductor light emitting device 5 according to an exemplary embodiment of the present invention includes a copper blend I disposed between an n-type region (cathode) 14 and a p-type region (anode) 18. -Compound semiconductor light emitting layer (active layer, 10) may be included. In this case, the n-type region 14 and the copper blend I-VIII compound semiconductor light emitting layer include a copper blend I-VIII compound semiconductor, and the p-type region 18 includes a III-V compound semiconductor.

보다 상세히, 구리 블렌드 Ⅰ- Ⅶ 화합물 반도체 발광층(10)은 구리 (I) 염화물 (CuCl), 구리 (I) 브롬화물 (CuBr), 구리 (I) 요오드화물 (CuI) 또는 이들의 조합과 같은 구리 블렌드 Ⅰ- Ⅶ 화합물 반도체를 포함할 수도 있다.In more detail, the copper blend I-X compound semiconductor light emitting layer 10 comprises copper such as copper (I) chloride (CuCl), copper (I) bromide (CuBr), copper (I) iodide (CuI), or a combination thereof. It may also include a blend I-VIII compound semiconductor.

구리 블렌드 Ⅰ- Ⅶ 화합물 반도체들의 일부의 밴드갭 에너지들은 표 1에 나타나 있다.The bandgap energies of some of the copper blend I-V compound semiconductors are shown in Table 1.

격자상수(옹스트롬)Lattice Constant (Angstrom) 밴드갭 에너지 (eV)Bandgap energy (eV) SiSi 5.435.43 1.1 (indirect)1.1 (indirect) CuClCuCl 5.425.42 3.3993.399 CuBrCuBr 5.685.68 2.912.91 CuICuI 6.056.05 2.952.95

그러한 구리 블렌드 Ⅰ- Ⅶ 화합물 반도체 발광층(10)은 상대적으로 큰 여기자 결합 에너지 (exciton binding energy), 예를 들면, Ⅲ 족 질화물의 것들에 비해 적어도 2배 더 큰 여기자 결합 에너지를 가질 수 있는데 이로 인해서 양자 효율을 향상시킬 수 있다. 특히, 큰 여기자 결합 에너지를 갖는 Ⅰ- Ⅶ 화합물 반도체들은 예를 들면, 가시 스펙트럼의 청색 영역의 광을 방출하는 발광 디바이스들에서 바람직한 강한 광 천이 (optical transition) 에 적합할 수도 있다. 여기자 결합 에너지는, 반대 전하를 갖는, 정공과 전자들의 상호작용의 척도이고, 정공-전자 재결합 프로세스의 강도를 예측하기 위해 사용될 수도 있다. 예를 들면, CuBr은 약 108meV의 여기자 결합 에너지를 갖는 것으로 알려져 있는데, 이는 ZnO의 여기자 결합 에너지 보다 더 높다. 결과적으로, Ⅰ- Ⅶ 화합물 반도체 기반 발광 디바이스들은 Ⅲ 족 질화물 또는 ZnO 기반 발광 디바이스들과 같은 종래 넓은 밴드갭 반도체들보다 더 큰 광 이득을 갖는 것으로 예상될 수도 있다.
Such a copper blend I-VIII compound semiconductor light emitting layer 10 may have a relatively large exciton binding energy, for example, an exciton binding energy at least twice as large as those of group III nitrides. The quantum efficiency can be improved. In particular, I-VIII compound semiconductors with large exciton binding energies may be suitable for strong optical transitions, for example, which are desirable in light emitting devices that emit light in the blue region of the visible spectrum. The exciton binding energy is a measure of the interaction of holes and electrons, with opposite charges, and may be used to predict the strength of the hole-electron recombination process. For example, CuBr is known to have an exciton binding energy of about 108 meV, which is higher than the exciton binding energy of ZnO. As a result, the I-VIII compound semiconductor based light emitting devices may be expected to have greater optical gain than conventional wide bandgap semiconductors such as group III nitride or ZnO based light emitting devices.

하지만, Ⅰ- Ⅶ 화합물 반도체들을 포함하는 이들 넓은 밴드갭 반도체들은 압전 분극 (piezoelectric polarization) 또는 자발 분극 (spontaneous (voluntary) polarization) 과 같은 특성들을 나타낼 수도 있다. 압전 분극 및 자발 분극은 발광 디바이스를 형성하는 반도체 박막들 간의 격자 상수 차이 및 분극 특성 차이에 의해 생성될 수도 있다. 즉, 발광층들은 상이한 종류의 층들 간의 계면 응력으로부터 발생되는 변형 유도된 압전 효과들에 기인한 큰 내부 필드를 가질 수도 있다. 또한, 자발 분극은 예를 들면 발광층 자체의 이온도 (ionicity) 에 의해 야기될 수도 있다.
However, these wide bandgap semiconductors, including I-VIII compound semiconductors, may exhibit properties such as piezoelectric polarization or spontaneous (voluntary) polarization. Piezoelectric and spontaneous polarization may be produced by the lattice constant difference and the polarization characteristic difference between the semiconductor thin films forming the light emitting device. That is, the light emitting layers may have a large internal field due to strain induced piezoelectric effects resulting from interfacial stresses between different kinds of layers. Spontaneous polarization may also be caused by, for example, the ionicity of the light emitting layer itself.

큰 내부 필드들은 Ⅰ- Ⅶ 화합물 반도체의 광 전기 특성에 영향을 미쳐서, 전자와 정공 사이의 큰 공간적 분리를 야기하고, 그에 의해 정공과 전자의 효율적인 방사 재결합을 방지하여 원하는 광을 생성할 수 있다. 따라서, Ⅰ- Ⅶ 반도체 재료로 형성된 발광 디바이스들에서 내부 효율을 증가시키기 위해, 구리 블렌드 Ⅰ- Ⅶ 화합물 반도체 발광층 (10)에 존재할 수도 있는 내부 필드가 감소될 필요가 있을 수도 있다.
Large internal fields can affect the photoelectric properties of the I-VIII compound semiconductor, resulting in large spatial separation between electrons and holes, thereby preventing efficient radiative recombination of holes and electrons to produce the desired light. Thus, in order to increase the internal efficiency in light emitting devices formed of I-X semiconductor material, the internal fields that may be present in the copper blend I-X compound semiconductor light emitting layer 10 may need to be reduced.

구리 블렌드 Ⅰ- Ⅶ 화합물 반도체 발광층 (10) 의 경우에, 그러한 구리 블렌드 Ⅰ- Ⅶ 화합물 반도체 발광층 (10) 은 압축 변형되어 광 이득을 향상시킬 수도 있지만, 유도된 압전 효과는 내부 분극 필드 감소 스킴(internal polarization field reduction scheme)의 부재시 광 이득을 감소시킬 수도 있다. Ⅰ- Ⅶ 화합물 반도체로 형성된 발광 디바이스의 구조에서 내부 필드들의 형성의 제어는 발광 디바이스들을 광범위하게 다양한 응용에 적합하게 만드는 상이한 특성들에 이를 수도 있다. 내부 전기장의 방향은 통상적으로 변형 및 성장 배향(growth orientation) 에 의존할 수도 있다. 발광층에서 전체 분극은 자발 분극 및 압전 분극의 합일 수도 있다.
In the case of the copper blend I-X compound semiconductor light-emitting layer 10, such a copper blend I-X compound semiconductor light-emitting layer 10 may be compressively strained to improve the optical gain, but the induced piezoelectric effect is an internal polarization field reduction scheme ( Optical gain may be reduced in the absence of an internal polarization field reduction scheme. The control of the formation of the internal fields in the structure of the light emitting device formed of the I-X compound semiconductor may lead to different properties that make the light emitting devices suitable for a wide variety of applications. The direction of the internal electric field may typically depend on strain and growth orientation. The total polarization in the light emitting layer may be the sum of spontaneous polarization and piezoelectric polarization.

다시 도 1를 참조하면, 제 1 배리어층(12)은 n-타입 영역(14) 과 구리 블렌드 Ⅰ- Ⅶ 화합물 반도체 발광층(10) 사이에 배치되어 구리 블렌드 Ⅰ- Ⅶ 화합물 반도체 발광층(10)에서 전체 분극을 감소시킬 수도 있는데, 이는 결국 구리 블렌드 Ⅰ- Ⅶ 화합물 반도체 발광층(10)에서의 내부 필드를 감소시켜, 반도체 발광 디바이스(5) 의 양자 효율을 증가시킨다. 또한, 도 1에 도시된 바처럼, 제 2 배리어층 (13)은 p-타입 영역(18)과 구리 블렌드 Ⅰ- Ⅶ 화합물 반도체 발광층(10) 사이에 배치되어 구리 블렌드 Ⅰ- Ⅶ 화합물 반도체 발광층(10)에서 전체 분극을 감소시킬 수도 있다.
Referring back to FIG. 1, the first barrier layer 12 is disposed between the n-type region 14 and the copper blend I-X compound semiconductor light emitting layer 10 in the copper blend I-X compound semiconductor light emitting layer 10. The overall polarization may be reduced, which in turn reduces the internal field in the copper blend I-VIII compound semiconductor light emitting layer 10, thereby increasing the quantum efficiency of the semiconductor light emitting device 5. In addition, as shown in FIG. 1, the second barrier layer 13 is disposed between the p-type region 18 and the copper blend I-X compound semiconductor light-emitting layer 10 to form a copper blend I-X compound semiconductor light-emitting layer ( It is also possible to reduce the total polarization in 10).

제 1 실시형태에 따르면, 제 1 배리어층(12) 및/또는 제 2 배리어층(13)은 구리 블렌드 Ⅰ- Ⅶ 화합물 반도체 재료로 구성될 수도 있다. 예를 들면, 제 1 배리어층(12) 및/또는 제 2 배리어층(13)은 4원 재료 (quaternary material), 예를 들면, CuIBrCl 타입 구리 블렌드 Ⅰ- Ⅶ 화합물 반도체 재료로 구성될 수도 있다.According to the first embodiment, the first barrier layer 12 and / or the second barrier layer 13 may be composed of a copper blend I-X compound semiconductor material. For example, the first barrier layer 12 and / or the second barrier layer 13 may be made of a quaternary material, for example, CuIBrCl type copper blend I-X compound semiconductor material.

이와 다르게, 제 1 배리어층(12) 및/또는 제 2 배리어층(13)은 3원 재료 (ternary material), 예를 들면, CuICl 타입 구리 블렌드 Ⅰ- Ⅶ 화합물 반도체 재료로 구성될 수도 있다.
Alternatively, the first barrier layer 12 and / or the second barrier layer 13 may be composed of a ternary material, for example CuICl type copper blend I-X compound semiconductor material.

제 1 실시형태에 따르면, 제 1 배리어층(12) 및/또는 제 2 배리어층(13)은 구리 블렌드 Ⅰ- Ⅶ 화합물 반도체 발광층(10)에서 자발 분극 필드 및 압전 분극 필드가 반대 방향을 갖도록 하는 재료 조성을 가질 수도 있다. 구리 블렌드 Ⅰ- Ⅶ 화합물 반도체 발광층 (10)에서 자발 분극 필드 및 압전 분극 필드는, 구리 블렌드 Ⅰ- Ⅶ 화합물 반도체 발광층(10)에서 내부 필드 ("탈분극") 을 감소 또는 상쇄시킬 수 있는 특정 조성들 (예를 들면, 몰분율의 다양한 성분들)을 선택하는 것에 의해 반대 방향을 갖도록 배열되어, 구리 블렌드 Ⅰ- Ⅶ 화합물 반도체 발광층 (10) 에서 변형을 생성할 수도 있다.
According to the first embodiment, the first barrier layer 12 and / or the second barrier layer 13 is such that the spontaneous polarization field and the piezoelectric polarization field in the copper blend I-X compound semiconductor light emitting layer 10 have opposite directions. It may have a material composition. The spontaneous polarization field and the piezoelectric polarization field in the copper blend I-X compound semiconductor light emitting layer 10 may reduce or offset the internal field ("depolarization") in the copper blend I-X compound semiconductor light emitting layer 10. (Eg, various components of the mole fraction) may be arranged in the opposite direction to produce a strain in the copper blend I-X compound semiconductor light emitting layer 10.

제 1 및/또는 제 2 배리어층(12, 13)의 조성들 (예를 들면, 몰 분율의 다양한 성분들)을 제어하는 것에 의해, 제 1 및/또는 제 2 배리어층(12, 13)의 격자 상수가 또한 자발 분극을 감소시키도록 제어될 수도 있다. 부가적으로, 제 1 및/또는 제 2 배리어층(12, 13)의 격자 상수는 구리 블렌드 Ⅰ- Ⅶ 화합물 반도체 발광층(10)의 격자 상수보다 약간 작거나 커서 자발 분극을 감소시킬 수 있다.
By controlling the compositions of the first and / or second barrier layers 12, 13 (eg, various components of the molar fraction), the first and / or second barrier layers 12, 13 may be Lattice constants may also be controlled to reduce spontaneous polarization. Additionally, the lattice constants of the first and / or second barrier layers 12 and 13 may be slightly less than or greater than the lattice constant of the copper blend I-VIII compound semiconductor light emitting layer 10 to reduce spontaneous polarization.

구리 블렌드 Ⅰ- Ⅶ 화합물 반도체 발광층(10)에서 내부 분극을 감소 또는 상쇄하기 위한 특정 몰분율을 선택하고 자발 분극을 감소시키기 위한 제 1 및/또는 제 2 배리어층(12, 13)의 특정 몰분율을 선택하는 방법에 대한 더 광범위한 논의가, 예를 들면, 박승환; 안도열; 및 김종욱의 (2008년 5월 2일자), Optical gain in InGaN/InGaAlN quantum well structures, Applied Physics Letters, 92, 171115 및 박승환 & 안도열의 (2009년, 2월 27일자), Internal field engineering in CdZnO/MgZnO quantum well structures, Applied Physics Letters, 94, 083507에서 설명될 수 있다. 위에서 언급된 공개물들 양자 모두의 내용 전부가 참조에 의해 여기에 명시적으로 원용된다. 예를 들면, 그러한 방법들은, 특정 몰분율의 제 1 및/또는 제 2 배리어층(12, 13)을 선택하기 위하여 이용될 수도 있는데, 이는 CuIBrCl-타입 4원 구리 블렌드 Ⅰ- Ⅶ 화합물 반도체 재료 또는 CuICl-타입 구리 3원 구리 블렌드 Ⅰ- Ⅶ 화합물 반도체 재료를 포함할 수도 있다.
Select a specific mole fraction to reduce or offset internal polarization in the copper blend I-X compound semiconductor light emitting layer 10 and select a specific mole fraction of the first and / or second barrier layers 12 and 13 to reduce spontaneous polarization. A broader discussion of how to do this can be found in, for example, Park Seung-hwan; Ando Heat; And Kim Jong-wook (May 2, 2008), Optical gain in InGaN / InGaAlN quantum well structures, Applied Physics Letters, 92, 171115 and Seung-Hwan Park & Do-Yeul Ahn (December 27, 2009), Internal field engineering in CdZnO / MgZnO quantum well structures, Applied Physics Letters, 94, 083507. All contents of both publications mentioned above are expressly incorporated herein by reference. For example, such methods may be used to select specific mole fractions of the first and / or second barrier layers 12, 13, which are CuIBrCl-type quaternary copper blend I-VIII compound semiconductor materials or CuICl. It may also comprise a -type copper ternary copper blend I-VIII compound semiconductor material.

위에서 논의된 바처럼, 내부 필드의 탈분극은 구리 블렌드 Ⅰ- Ⅶ 화합물 반도체 발광층(10)의 압전 및 자발 분극의 합의 상쇄에 기인할 수도 있다. 결과적으로, 구리 블렌드 Ⅰ- Ⅶ 화합물 반도체 발광층(10)의 전기 및 광 특성이, 예를 들면, 실질적으로 감소되거나 실질적으로 0인 내부 필드를 갖는 것에 의해 향상될 수도 있다. 즉, 발광 디바이스(5)는 내부 필드의 감소 또는 제거에 기인한 광 매트릭스 엘리먼트의 강화의 결과로서 큰 광 이득을 가질 수도 있다.
As discussed above, the depolarization of the internal field may be due to the cancellation of the sum of the piezoelectric and spontaneous polarization of the copper blend I-VIII compound semiconductor light emitting layer 10. As a result, the electrical and optical properties of the copper blend I-X compound semiconductor light emitting layer 10 may be improved, for example, by having an internal field that is substantially reduced or substantially zero. That is, the light emitting device 5 may have a large optical gain as a result of the strengthening of the light matrix element due to the reduction or elimination of the internal field.

구리 블렌드 Ⅰ- Ⅶ 화합물 반도체 발광층(10)에서 변형은 압축 또는 인장일 수도 있다. 압축 변형의 경우에서, 구리 블렌드 Ⅰ- Ⅶ 화합물 반도체 발광층(10)는 횡으로, 즉 웨이퍼의 평면에서, 압축된다. 인장 변형의 경우에서, 구리 블렌드 Ⅰ- Ⅶ 화합물 반도체 발광층(10)은 횡 방향을 따라 확장된다. 몇몇 실시형태들에서, 변형은 인장 변형일 수도 있다.
In the copper blend I-X compound semiconductor light emitting layer 10, the deformation may be compressive or tensile. In the case of compressive deformation, the copper blend I-X compound semiconductor light emitting layer 10 is compressed laterally, ie in the plane of the wafer. In the case of tensile strain, the copper blend I-X compound semiconductor light emitting layer 10 extends along the transverse direction. In some embodiments, the strain may be a tensile strain.

일 실시형태에 따르면, 발광 디바이스(5)는 구리 블렌드 Ⅰ- Ⅶ 화합물 반도체 발광층(10) 및 제 1 및 제 2 배리어층(12, 13) 에 의해 구성되는 적어도 하나의 양자 우물 구조(30)를 포함할 수도 있다. 알려진 바처럼, 양자 우물 구조(30)는 반도체 박층의 밴드갭 보다 더 넓은 밴드갭의 반도체층들 사이에 반도체 박층을 끼워 형성될 수도 있다. 반도체 박층은 "우물층 (well layer)"으로 지칭될 수도 있고, 더 넓은 밴드갭의 반도체층들은 "배리어층들"로 지칭될 수도 있다. 다중 양자 우물 구조는, 구리 블렌드 Ⅰ- Ⅶ 화합물 반도체 발광층(10)을 제 1 또는 제 2 배리어층(12, 13)으로 교번하는 것과 같이, 폭좁은 밴드갭의 반도체층들과 넓은 밴드갭의 반도체층들을 교번해 적층하여 형성될 수도 있다. 몇몇 실시형태들에서, 양자 우물 구조(30)는 3개 이상의 양자 우물들을 포함할 수도 있고, 몇몇 실시형태들에서, 5개 내지 7개 의 양자 우물들이 제공될 수도 있다. 우물들의 수는, 발광 디바이스의 전체 전력 출력을 증가시키기 위하여 증가될 수도 있다.
According to one embodiment, the light emitting device 5 comprises at least one quantum well structure 30 constituted by a copper blend I-X compound semiconductor light emitting layer 10 and first and second barrier layers 12, 13. It may also include. As is known, the quantum well structure 30 may be formed by sandwiching a thin semiconductor layer between semiconductor layers having a wider bandgap than the bandgap of the thin semiconductor layer. The thin semiconductor layer may be referred to as a "well layer" and the wider bandgap semiconductor layers may be referred to as "barrier layers". The multi-quantum well structure has a narrow bandgap semiconductor layer and a wide bandgap semiconductor, such as alternating the copper blend I-V compound semiconductor light emitting layer 10 with the first or second barrier layers 12, 13. It may be formed by alternating layers. In some embodiments, quantum well structure 30 may include three or more quantum wells, and in some embodiments, five to seven quantum wells may be provided. The number of wells may be increased to increase the overall power output of the light emitting device.

몇몇 실시형태들에서, 구리 블렌드 Ⅰ- Ⅶ 화합물 반도체 발광층(10)의 두께는 약 10 내지 약 50 옹스트롬일 수도 있다. 특정 실시형태들에서, 구리 블렌드 Ⅰ- Ⅶ 화합물 반도체 발광층(10)의 두께는 약 20 옹스트롬일 수도 있고 제 1 및/또는 제 2 배리어층들(12, 13)의 두께는 약 100 옹스트롬일 수도 있다. 양자 우물 구조 (30)의 두께는 약 30옹스트롬 내지 약 250 옹스트롬일 수도 있다. 양자 우물 또는 양자 구리 블렌드 Ⅰ- Ⅶ 화합물 반도체 발광층(10)에서 성분들의 몰분율은 발광 디바이스(5)의 원하는 파장 방출을 달성하기 위하여 조정될 수도 있다.
In some embodiments, the thickness of the copper blend I-VIII compound semiconductor light emitting layer 10 may be about 10 to about 50 angstroms. In certain embodiments, the thickness of the copper blend I-X compound semiconductor light emitting layer 10 may be about 20 Angstroms and the thickness of the first and / or second barrier layers 12, 13 may be about 100 Angstroms. . The thickness of the quantum well structure 30 may be between about 30 angstroms and about 250 angstroms. The mole fraction of the components in the quantum well or quantum copper blend I-X compound semiconductor light emitting layer 10 may be adjusted to achieve the desired wavelength emission of the light emitting device 5.

그 구조, 양자 역학, 및 발광 디바이스들의 양자 우물 구조들의 작동에 대한 더 광범위한 논의는 예를 들면, E. Fred Schubert의, Light-Emitting Diodes, 2nd Edition (2006, Cambridge University Press), Sze의, Physics of Semiconductor Materials, 2d Edition (1981, John Wiley & Sons, Inc), 및 Sze의, Modern Semiconductor Device Physics (1998, John Wiley & Sons, Inc) 에서 설명될 수도 있다. 이들 원리들은 일반적으로 이 기술분야에서 잘 이해되어 있으므로 청구항의 요지를 설명하고 뒷받침하는데 필요한 것 이외에 여기에서 반복되지 않을 것이다.
A broader discussion of its structure, quantum mechanics, and operation of quantum well structures of light emitting devices is described, for example, in E. Fred Schubert, Light-Emitting Diodes, 2nd Edition (2006, Cambridge University Press), Sze, Physics of Semiconductor Materials, 2d Edition (1981, John Wiley & Sons, Inc), and Sze, Modern Semiconductor Device Physics (1998, John Wiley & Sons, Inc). These principles are generally well understood in the art and will not be repeated here except as required to explain and support the subject matter of the claims.

몇몇 실시형태들에서, 제 1 배리어층(12) 및/또는 제 2 배리어층(13) 및 구리 블렌드 Ⅰ- Ⅶ 화합물 반도체 발광층(10), 즉, 양자 우물층은 비도핑될 수도 있다(즉, 실리콘 또는 마그네슘과 같은 불순물로 의도적으로 도핑되지 않을 수도 있다). 다른 실시형태들에서, 제 1 및/또는 제 2 배리어층(12, 13)은 불순물들로 도핑될 수도 있다. 예를 들면, 그러한 불순물들은 아연(Zn), 마그네슘(Mg), 또는 그밖에 유사한 것을 포함할 수도 있는 n-타입 도편트를 포함할 수도 있거나, 또는 산소(O), 황(S), 셀레늄(Se), 또는 그밖에 유사한 것을 포함할 수도 있는 p-타입 도펀트를 포함할 수도 있다.
In some embodiments, the first barrier layer 12 and / or the second barrier layer 13 and the copper blend I-X compound semiconductor light emitting layer 10, ie, the quantum well layer, may be undoped (ie, May not be intentionally doped with impurities such as silicon or magnesium). In other embodiments, the first and / or second barrier layers 12, 13 may be doped with impurities. For example, such impurities may include n-type dopants, which may include zinc (Zn), magnesium (Mg), or the like, or oxygen (O), sulfur (S), selenium (Se) ), Or else similar may include a p-type dopant.

몇몇 실시형태들에서, n-타입 영역(14)은 Ⅰ- Ⅶ 화합물 반도체를 포함한다. 예를 들면, n-타입 영역(14)은 n-CuCl, n-CuBr, 또는 n-CuI를 포함할 수 있다.In some embodiments, n-type region 14 comprises an I-VIII compound semiconductor. For example, n-type region 14 may comprise n-CuCl, n-CuBr, or n-CuI.

한편, p-타입 영역(18)은 III-V 화합물 반도체를 포함한다. 예를 들면, p-타입 영역(18)은 GaN, GaP, AlGaN, AlGaP, AlInGaN, AlInGaP 또는 이들의 조합을 포함할 수 있다. Ⅰ- Ⅶ 화합물 반도체의 경우, p-도핑이 원할하지 않아, p-타입 영역(18)을 Ⅰ- Ⅶ 화합물 반도체로 구성하기 힘들다. 따라서, 본 발명의 실시예들에서, p-타입 영역(18)은 III-V 화합물 반도체를 이용하여 형성된다. 예컨대, 본 발명의 실시예들에서, p-타입 영역(18)은 p-AlGaP/GaP로 형성된다.
Meanwhile, the p-type region 18 includes a III-V compound semiconductor. For example, the p-type region 18 may include GaN, GaP, AlGaN, AlGaP, AlInGaN, AlInGaP, or a combination thereof. In the case of the I-VIII compound semiconductor, p-doping is not desired, so it is difficult to configure the p-type region 18 with the IV-X semiconductor. Thus, in embodiments of the present invention, p-type region 18 is formed using a III-V compound semiconductor. For example, in embodiments of the present invention, p-type region 18 is formed of p-AlGaP / GaP.

도 1에 도시된 몇몇 실시형태에서, n-타입 영역(14)은 실리콘(Si)으로 형성된 기판(20)의 (111) 면 위에 형성될 수도 있다. 사파이어와 같은 더 값비싼 종래 기판 재료와 비교하여 상대적으로 저렴한 실리콘(Si) 기판이 사용될 수도 있는데, 이는 실리콘의 격자 상수가, 상이한 결정 구조를 가지긴 했지만, 구리 블렌드 Ⅰ- Ⅶ 화합물 반도체 발광층(10)을 형성하는 Ⅰ- Ⅶ 화합물 반도체의 격자 상수에 가깝기 때문이다. 예를 들면, Si가 다이아몬드 구조를 갖는 것으로 알려져 있는 한편, CuCl은 다이아몬드 구조를 갖는다. 특히, 실리콘(Si) 기판(20)의 (111) 면은, 기판(20) 상에 스택 (stack) 될 수도 있는, CuCl의 결정 구조에 적합할 수도 있으므로 발광 디바이스(5) 를 제조하는데 사용될 수도 있다. 즉, 표 1과 같이, CuBr/CuBrCl I-VII 족 반도체는 격자상수가 실리콘의 (111)면과 유사해 저렴한 대면적 기판위에 성장이 가능하다는 장점이 있다. 더욱이, 표 1에서 볼 수 있는 바와 같이, 실리콘(Si)의 격자 상수는 5.43옹스트롱으로서, 격자상수가 5.45옹스트롱이고 밴드갭이 큰 AlGaP/GaP와도 격자 상수가 유사해 p-type으로 doping 된 AlGaP/GaP와의 하이브리드(hybrid) 구조가 가능하다. 격자상수의 차이는 있지만 p-doped GaN와의 하이브리드 구조도 가능할 것으로 판단된다. 다른 실시형태들에서, 기판(20)은 사파이어, 벌크 갈륨 질화물 (bulk gallium nitride), 또는 그밖에 유사한 것을 포함할 수도 있다.
In some embodiments shown in FIG. 1, n-type region 14 may be formed on the (111) face of substrate 20 formed of silicon (Si). Relatively inexpensive silicon (Si) substrates may also be used as compared to more expensive conventional substrate materials such as sapphire, although the lattice constant of silicon has a different crystal structure, but the copper blend I-Ⅶ compound semiconductor light emitting layer 10 This is because it is close to the lattice constant of the I-VIII compound semiconductor forming (). For example, Si is known to have a diamond structure, while CuCl has a diamond structure. In particular, the (111) face of the silicon (Si) substrate 20 may be used to manufacture the light emitting device 5 as it may be suitable for the crystal structure of CuCl, which may be stacked on the substrate 20. have. That is, as shown in Table 1, the CuBr / CuBrCl group I-VII semiconductor has the advantage that the lattice constant is similar to that of the (111) plane of silicon and thus can be grown on a low-cost large-area substrate. Furthermore, as can be seen in Table 1, the lattice constant of silicon (Si) is 5.43 angstroms, and the lattice constant is similar to that of AlGaP / GaP with a lattice constant of 5.45 angstroms and a large bandgap, which is doped with p-type. A hybrid structure with AlGaP / GaP is possible. Although there are differences in lattice constants, hybrid structures with p-doped GaN could be possible. In other embodiments, the substrate 20 may include sapphire, bulk gallium nitride, or the like.

또 다른 실시형태에서, 발광 디바이스(5)는 부가적으로 p-타입 영역(18)에 연결된 투명 전극 (22)을 포함할 수도 있다. 투명 전극(22)은, 예로서, 인듐 주석 산화물 (예를 들면, 인듐 (Ⅲ) 산화물 (In2O3) 및 주석 (Ⅳ) 산화물 (SnO2) 의 조합), 아연 산화물 (ZnO), 그밖에 유사한 것 및/또는 이들의 조합을 포함할 수도 있다.
In another embodiment, the light emitting device 5 may additionally comprise a transparent electrode 22 connected to the p-type region 18. Transparent electrode 22 may be, for example, an indium tin oxide (eg, a combination of indium (III) oxide (In 2 O 3) and tin (IV) oxide (SnO 2)), zinc oxide (ZnO), and the like and / or the like. Or combinations thereof.

몇몇 실시형태들에서, 발광 디바이스(5)는 기판(20)과 n-타입 영역(14) 사이에 배치되고 n-타입 영역(14)의 불순물 농도보다 높은 불순물 농도를 갖는 n-타입 접촉층(16)을 포함할 수도 있다. 몇몇 실시형태들에서, n-타입 접촉층(16)은 Ⅰ- Ⅶ 화합물 반도체를 포함한다. 예를 들면, n-타입 접촉층(16)은 n+ CuCl, n+ CuBr, 또는 n+ CuI를 포함할 수도 있다.
In some embodiments, the light emitting device 5 is disposed between the substrate 20 and the n-type region 14 and has an impurity concentration higher than that of the n-type region 14. 16) may be included. In some embodiments, n-type contact layer 16 includes an I-VIII compound semiconductor. For example, n-type contact layer 16 may include n + CuCl, n + CuBr, or n + CuI.

또한, 금속 전극(24)은 n-타입 접촉층(16)에 연결될 수도 있다. 금속 전극 (24)은, 예로서, 알루미늄, 금, 백금, 은, 그밖에 유사한 것 및/또는 이들의 조합으로 형성될 수도 있다. 다르게는, 금속 전극(24)은 n-타입 영역(14)에 연결될 수도 있다. 예를 들면, 금속 전극(24)은, 발광 디바이스(5)가 n-타입 접촉층(16)을 포함하지 않을 수도 있는 경우 n-타입 영역 (14) 에 연결될 수도 있다.
The metal electrode 24 may also be connected to the n-type contact layer 16. Metal electrode 24 may be formed, for example, of aluminum, gold, platinum, silver, the like, and / or combinations thereof. Alternatively, metal electrode 24 may be connected to n-type region 14. For example, the metal electrode 24 may be connected to the n-type region 14 when the light emitting device 5 may not include the n-type contact layer 16.

결과적으로, 본 개시의 몇몇 실시형태들에 따라, 반도체 발광 디바이스의 n-타입 영역과 발광층은 구리 블렌드 Ⅰ- Ⅶ 화합물 반도체를 포함하고, p-타입 영역은 III-V 화합물 반도체를 포함함으로써, 고출력, 고휘도 응용을 위해서는 높은 주입 전류 밀도에서의 급속한 발광 효율의 감소를 극복할 수 있으며, p-도핑 문제를 해결할 수 있다. As a result, according to some embodiments of the present disclosure, the n-type region and the light emitting layer of the semiconductor light emitting device include a copper blend I-X compound semiconductor, and the p-type region includes a III-V compound semiconductor, thereby providing a high output. For high brightness applications, the rapid reduction in luminous efficiency at high injection current densities can be overcome and the p-doping problem can be solved.

또한, 발광 디바이스들은 배리어층들의 조성을 제어하는 것에 의한 내부 필드 감소시킴에 의해 Ⅰ- Ⅶ 반도체로 형성될 수도 있다. 내부 필드가 구리 블렌드 Ⅰ- Ⅶ 화합물 반도체 발광층(10)에서 감소 또는 상쇄될 수도 있기 때문에, 전자와 정공 사이의 공간상의 거리가 감소되어 전자-정공 재결합 프로세스를 향상시킬 수도 있다. 그러므로, 더 높은 에너지를 갖는 광의 방출이 높은 효율로 달성될 수 있다.
Further, light emitting devices may be formed of I-VIII semiconductor by reducing the internal field by controlling the composition of the barrier layers. Since the internal field may be reduced or canceled in the copper blend I-X compound semiconductor light emitting layer 10, the spatial distance between electrons and holes may be reduced to enhance the electron-hole recombination process. Therefore, emission of light with higher energy can be achieved with high efficiency.

도 2는 도 1에서 개시된 반도체 발광 디바이스의 제조과정을 설명하기 위한 순서도이다. FIG. 2 is a flowchart illustrating a manufacturing process of the semiconductor light emitting device disclosed in FIG. 1.

도 2에서 개시된 반도체 발광 디바이스의 제조과정 및 여기에서 논의된 다른 반도체 발광 디바이스의 제조과정들은, 프로세싱 단계, 기능적인 작동들, 이벤트들 및/또는 행위 등으로서 기술될 수도 있는 다양한 기능적 블록들 또는 동작들을 설명한다. 당업자는 본 개시에 비추어 도 2에 도시된 기능 블록들에 대한 많은 대안들이 다양한 구현들에서 실시될 수도 있음을 인식할 것이다. 예를 들면, 도 2에 도시된 바처럼 반도체 발광 디바이스의 제조과정은 일 특정 순서의 블록들 또는 동작들을 포함하지만, 이들 블록들 또는 동작들이 제시된 순서는 청구항의 요지를 어느 특정 순서로 반드시 제한하지는 않는다. 마찬가지로, 도 2에 도시되지 않은 개재되는 동작들 및/또는 도 2에 도시되지 않은 부가적인 동작들이 채용될 수도 있고/있거나 도 2에 도시된 동작들의 몇몇이, 청구항의 요지의 범위를 이탈함이 없이 제거될 수도 있다.
The fabrication process of the semiconductor light emitting device disclosed in FIG. 2 and the fabrication processes of the other semiconductor light emitting devices discussed herein may be various functional blocks or operations that may be described as processing steps, functional operations, events and / or actions, and the like. Explain them. Those skilled in the art will appreciate that many alternatives to the functional blocks shown in FIG. 2 may be implemented in various implementations in light of the present disclosure. For example, the manufacturing process of a semiconductor light emitting device as shown in FIG. 2 includes one particular order of blocks or operations, but the order in which these blocks or operations are presented does not necessarily limit the subject matter of the claims to any particular order. Do not. Likewise, intervening operations not shown in FIG. 2 and / or additional operations not shown in FIG. 2 may be employed and / or some of the operations shown in FIG. 2 are outside the scope of the subject matter of the claims. Can be removed without.

도 1 및 도 2를 참조하면, 먼저, 단계(S210) 에서, 기판(20)이 제공될 수도 있다. 이때, 기판(20)은 앞서 설명한 바와 같이, 실리콘 기판이 사용될 수 있으며, 바람직하게 (111)면이 노출된 실리콘 기판이 사용될 수 있다.1 and 2, first, in step S210, the substrate 20 may be provided. In this case, as described above, a silicon substrate may be used as described above, and a silicon substrate having an exposed (111) surface may be used.

단계(S220)에서, n-타입 접촉층(16)이 기판(20)상에 성막될 수도 있다. n-타입 접촉층(16)은 MBE (molecular beam epitaxy), MOCVD (metal organic chemical vapor deposition), HVPE (hydride vapor phase epitaxy), ALE (atomic layer epitaxy), 및/또는 그밖에 유사한 방법들을 통해 성막될 수도 있다. In step S220, an n-type contact layer 16 may be deposited on the substrate 20. The n-type contact layer 16 may be deposited through molecular beam epitaxy (MBE), metal organic chemical vapor deposition (MOCVD), hydride vapor phase epitaxy (HVPE), atomic layer epitaxy (ALE), and / or other similar methods. It may be.

단계(S230)에서, n-타입 영역(14)이 n-타입 접촉층(16) 상에 성막될 수도 있다. n-타입 영역(14)은 MBE, MOCVD, HVPE, ALE 및/또는 그밖에 유사한 것을 통해 성막될 수도 있다.In step S230, an n-type region 14 may be deposited on the n-type contact layer 16. The n-type region 14 may be deposited through MBE, MOCVD, HVPE, ALE and / or the like.

단계(S240)에서, 제 1 배리어층(12)이 n-타입 영역(14)상에 성막될 수도 있다. 제 1 배리어층(12)이 MBE, MOCVD, HVPE, ALE 및/또는 그밖에 유사한 것을 통해 성막될 수도 있다. In operation S240, the first barrier layer 12 may be deposited on the n-type region 14. The first barrier layer 12 may be deposited via MBE, MOCVD, HVPE, ALE and / or the like.

단계(S250)에서, 반도체 발광층(10)이 제 1 배리어층(12) 상에 성막될 수도 있다. 반도체 발광층(10)이 MBE, MOCVD, HVPE, ALE 및/또는 그밖에 유사한 것을 통해 성막될 수도 있다. In operation S250, the semiconductor light emitting layer 10 may be deposited on the first barrier layer 12. The semiconductor light emitting layer 10 may be deposited through MBE, MOCVD, HVPE, ALE and / or the like.

단계(S260)에서, 제 2 배리어층(13)이 반도체 발광층(10) 상에 성막될 수도 있다. 제 2 배리어층(13)이 MBE, MOCVD, HVPE, ALE 및/또는 그밖에 유사한 것을 통해 성막될 수도 있다. 반도체 발광층(10)은 제 1 반도체 재료를 포함할 수도 있고 제 1 및 제 2 배리어층들(12, 13)은 제 2 반도체 재료를 포함할 수도 있다. 일 예에서, 양자 우물은 제 1 반도체 재료의 반도체 발광층이 제 2 반도체 재료의 2개 배리어층들 간에 끼워지는 이중 헤테로구조를 포함할 수도 있다. 예를 들면, 하나의 그러한 이중 헤테로구조는, 구리 블렌드 Ⅰ- Ⅶ 화합물 반도체층 (예를 들면, CuCl, CuBr, 또는 CuI) 을 포함하는 제 1 반도체 재료의 반도체 발광층으로서, 구리 블렌드 Ⅰ- Ⅶ 화합물 반도체 재료 (예를 들면, CuIBrCl 또는 CuICl) 를 포함하는 제 2 반도체 재료의 2개 배리어층들 간에 끼워지는, 상기 제 1 반도체 재료의 반도체 발광층을 포함할 수도 있다.In operation S260, the second barrier layer 13 may be deposited on the semiconductor light emitting layer 10. The second barrier layer 13 may be deposited via MBE, MOCVD, HVPE, ALE and / or the like. The semiconductor light emitting layer 10 may include a first semiconductor material and the first and second barrier layers 12 and 13 may include a second semiconductor material. In one example, the quantum well may include a double heterostructure in which the semiconductor light emitting layer of the first semiconductor material is sandwiched between two barrier layers of the second semiconductor material. For example, one such double heterostructure is a semiconductor light emitting layer of a first semiconductor material comprising a copper blend I-X compound semiconductor layer (eg, CuCl, CuBr, or CuI), wherein the copper blend I-X compound It may comprise a semiconductor light emitting layer of the first semiconductor material, sandwiched between two barrier layers of a second semiconductor material comprising a semiconductor material (eg, CuIBrCl or CuICl).

단계(S270)에서, p-타입 영역(18)은 제 2 배리어층(13) 상에 성막될 수도 있다. p-타입 영역(18)은 MBE, MOCVD, HVPE, ALE 및/또는 그밖에 유사한 것을 통해 성막될 수도 있다. n-타입 영역(14) 및 p-타입 영역(18)은 반도체 발광층으로 전하 운반자들을 주입할 수 있는 p-n 접합을 정의할 수도 있다.In step S270, the p-type region 18 may be deposited on the second barrier layer 13. The p-type region 18 may be deposited through MBE, MOCVD, HVPE, ALE and / or the like. N-type region 14 and p-type region 18 may define a p-n junction that can inject charge carriers into the semiconductor light emitting layer.

단계(S280)에서, 하나 이상의 전극들이 성막될 수도 있다. 예를 들면, 투명 전극(22)이 p-타입 영역(18) 상에 성막될 수도 있다. 또한, 금속 전극(24)이 n-타입 접촉층(16) 상에 (또는 다르게는 n-타입 영역(14) 상에) 성막될 수도 있다.
In operation S280, one or more electrodes may be deposited. For example, a transparent electrode 22 may be deposited on the p-type region 18. In addition, a metal electrode 24 may be deposited on the n-type contact layer 16 (or alternatively on the n-type region 14).

앞서 설명한 본 발명의 상세한 설명에서는 본 발명의 바람직한 실시예들을 참조하여 설명하였지만, 해당 기술분야의 숙련된 당업자 또는 해당 기술분야에 통상의 지식을 갖는 자라면 후술될 특허청구범위에 기재된 본 발명의 사상 및 기술 영역으로부터 벗어나지 않는 범위 내에서 본 발명을 다양하게 수정 및 변경시킬 수 있음을 이해할 수 있을 것이다.
While the present invention has been described in connection with what is presently considered to be practical and exemplary embodiments, it is to be understood that the invention is not limited to the disclosed embodiments, but, on the contrary, It will be understood by those skilled in the art that various changes in form and details may be made therein without departing from the spirit and scope of the invention as defined by the appended claims.

5: 반도체 발광 디바이스
10: 구리 블렌드 I-VII 화합물 반도체 발광층
12: 제1 베리어층 14: n-타입 영역
16: n-타입 접촉층 18: p-타입 영역
20: 기판 22: 투명 전극
24: 금속 전극 30: 양자 우물 구조
5: semiconductor light emitting device
10: copper blend I-VII compound semiconductor light emitting layer
12: first barrier layer 14: n-type region
16: n-type contact layer 18: p-type region
20: substrate 22: transparent electrode
24: metal electrode 30: quantum well structure

Claims (12)

구리 블렌드 I-VII 화합물 반도체로 구성되는 n-타입 영역;
상기 n-타입 영역에 접촉하도록 형성된 구리 블렌드 I-VII 화합물 반도체 발광층; 및
상기 구리 블렌드 I-VII 화합물 반도체 발광층과 접촉하며, 상기 n-타입 영역과 대향하도록 형성되고, III-V 화합물 반도체로 구성되는 p-타입 영역;
을 포함하는 반도체 발광 디바이스.
An n-type region consisting of a copper blend I-VII compound semiconductor;
A copper blend I-VII compound semiconductor light emitting layer formed to contact the n-type region; And
A p-type region in contact with the copper blend I-VII compound semiconductor light emitting layer and formed to face the n-type region and composed of a III-V compound semiconductor;
Semiconductor light emitting device comprising a.
제1항에 있어서,
상기 구리 블렌드 Ⅰ- Ⅶ 화합물 반도체는 CuCl, CuBr, CuI 또는 이들의 조합을 포함하는 것을 특징으로 하는 반도체 발광 디바이스.
The method of claim 1,
Wherein said copper blend I-VIII compound semiconductor comprises CuCl, CuBr, CuI, or a combination thereof.
제1항에 있어서,
상기 III-V 화합물 반도체는 GaN, GaP, AlGaN, AlGaP, AlInGaN, AlInGaP 또는 이들의 조합을 포함하는 것을 특징으로 하는 반도체 발광 디바이스.
The method of claim 1,
Wherein said III-V compound semiconductor comprises GaN, GaP, AlGaN, AlGaP, AlInGaN, AlInGaP, or a combination thereof.
제1항에 있어서,
상기 n-타입 영역과 상기 구리 블렌드 Ⅰ- Ⅶ 화합물 반도체 발광층 사이에 배치된 제 1 배리어층; 및
상기 p-타입 영역과 상기 구리 블렌드 Ⅰ- Ⅶ 화합물 반도체 발광층 사이에 배치된 제 2 배리어층;
중 적어도 어느 하나를 더 포함하는 것을 특징으로 하는 반도체 발광 디바이스.
The method of claim 1,
A first barrier layer disposed between the n-type region and the copper blend I-V compound semiconductor light emitting layer; And
A second barrier layer disposed between the p-type region and the copper blend I-X compound semiconductor light emitting layer;
And at least one of the semiconductor light emitting device.
제4항에 있어서,
상기 제 1 배리어층 또는 상기 제 2 배리어층 중 적어도 하나는 4원 구리 블렌드 Ⅰ- Ⅶ 화합물 반도체 재료를 포함하는 것을 특징으로 하는 반도체 발광 디바이스.
5. The method of claim 4,
Wherein at least one of the first barrier layer or the second barrier layer comprises a quaternary copper blend I-VIII compound semiconductor material.
제4항에 있어서,
상기 제 1 배리어층 또는 상기 제 2 배리어층 중 적어도 하나는 CuIBrCl 타입 4원 구리 블렌드 Ⅰ- Ⅶ 화합물 반도체 재료를 포함하는 것을 특징으로 하는 반도체 발광 디바이스.
5. The method of claim 4,
Wherein at least one of the first barrier layer or the second barrier layer comprises a CuIBrCl type quaternary copper blend I-V compound semiconductor material.
제4항에 있어서,
상기 제 1 배리어층 또는 상기 제 2 배리어층 중 적어도 하나는 3원 구리 블렌드 Ⅰ- Ⅶ 화합물 반도체 재료를 포함하는 것을 특징으로 하는 반도체 발광 디바이스.
5. The method of claim 4,
Wherein at least one of the first barrier layer or the second barrier layer comprises a ternary copper blend I-VIII compound semiconductor material.
제4항에 있어서,
상기 제 1 배리어층 또는 상기 제 2 배리어층 중 적어도 하나는 CuICl 타입 구리 블렌드 Ⅰ- Ⅶ 화합물 반도체 재료를 포함하는 것을 특징으로 하는 반도체 발광 디바이스.
5. The method of claim 4,
Wherein at least one of the first barrier layer or the second barrier layer comprises a CuICl type copper blend I-VIII compound semiconductor material.
제4항에 있어서,
상기 제 1 배리어층 또는 상기 제 2 배리어층 중 적어도 하나는 상기 구리 블렌드 Ⅰ- Ⅶ 화합물 반도체 발광층에서 자발 분극 필드 및 압전 분극 필드가 반대 방향을 갖도록 구성된 재료 조성을 갖는, 반도체 발광 디바이스.
5. The method of claim 4,
At least one of the first barrier layer or the second barrier layer has a material composition configured such that the spontaneous polarization field and the piezoelectric polarization field have opposite directions in the copper blend I-X compound semiconductor light emitting layer.
제1항에 있어서,
상기 n-타입 영역은 실리콘(Si) 기판의 (111) 면 위에 형성되는 것을 특징으로 하는 반도체 발광 디바이스.
The method of claim 1,
And said n-type region is formed on a (111) plane of a silicon (Si) substrate.
제1항에 있어서,
상기 n-타입 영역과 접촉하고, 상기 n-타입 영역보다 높은 불순물 농도를 갖는 Ⅰ- Ⅶ 화합물 반도체를 포함하는 n-타입 접촉층을 더 포함하고,
상기 n-타입 접촉층은 실리콘(Si) 기판의 (111) 면 위에 형성되는 것을 특징으로 하는 반도체 발광 디바이스.
The method of claim 1,
Further comprising an n-type contact layer in contact with the n-type region and comprising an I-V compound semiconductor having a higher impurity concentration than the n-type region,
And the n-type contact layer is formed on the (111) plane of the silicon (Si) substrate.
제 1 항에 있어서,
상기 p-타입 영역에 연결된 투명 전극; 및
상기 n-타입 영역에 연결된 금속 전극을 더 포함하는 것을 특징으로 하는 반도체 발광 디바이스.
The method of claim 1,
A transparent electrode connected to the p-type region; And
And a metal electrode connected to said n-type region.
KR1020120070831A 2012-06-29 2012-06-29 Semiconductor light generating device KR101369155B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020120070831A KR101369155B1 (en) 2012-06-29 2012-06-29 Semiconductor light generating device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020120070831A KR101369155B1 (en) 2012-06-29 2012-06-29 Semiconductor light generating device

Publications (2)

Publication Number Publication Date
KR20140003124A KR20140003124A (en) 2014-01-09
KR101369155B1 true KR101369155B1 (en) 2014-03-06

Family

ID=50139803

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020120070831A KR101369155B1 (en) 2012-06-29 2012-06-29 Semiconductor light generating device

Country Status (1)

Country Link
KR (1) KR101369155B1 (en)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2017039045A1 (en) * 2015-09-01 2017-03-09 주식회사 페타룩스 Semiconductor light-emitting device
KR101660795B1 (en) * 2015-10-29 2016-09-29 주식회사 페타룩스 Pn junction device and electronic apparatus using the same
KR101948072B1 (en) 2018-01-29 2019-02-14 주식회사 페타룩스 Method of manufacturing an electronic device

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06224230A (en) * 1993-01-28 1994-08-12 Nec Corp P-type electrode structure of 2-6 compound semiconductor
JP2006185985A (en) 2004-12-27 2006-07-13 Sony Corp Light emitting device and its manufacturing method
WO2009106583A1 (en) 2008-02-29 2009-09-03 Dublin City University Electroluminescent device
KR20120057646A (en) * 2009-11-18 2012-06-05 서울시립대학교 산학협력단 Copper blend i-vii compound semiconductor light-emitting devices

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06224230A (en) * 1993-01-28 1994-08-12 Nec Corp P-type electrode structure of 2-6 compound semiconductor
JP2006185985A (en) 2004-12-27 2006-07-13 Sony Corp Light emitting device and its manufacturing method
WO2009106583A1 (en) 2008-02-29 2009-09-03 Dublin City University Electroluminescent device
KR20120057646A (en) * 2009-11-18 2012-06-05 서울시립대학교 산학협력단 Copper blend i-vii compound semiconductor light-emitting devices

Also Published As

Publication number Publication date
KR20140003124A (en) 2014-01-09

Similar Documents

Publication Publication Date Title
TWI688120B (en) Nitride semiconductor light emitting element
US8524517B2 (en) Copper blend I-VII compound semiconductor light-emitting devices
TWI467802B (en) Nitride semiconductor light-emitting device
Zhang et al. On the effect of step-doped quantum barriers in InGaN/GaN light emitting diodes
US20080217646A1 (en) Nitride semiconductor light emitting device
JP7228176B2 (en) Group III nitride semiconductor light emitting device
TWI569467B (en) Semiconductor light-emitting device
US20160064598A1 (en) Ultraviolet light-emitting device
JP7209338B2 (en) semiconductor element
JP2010532926A (en) Radiation emitting semiconductor body
US9318645B2 (en) Nitride semiconductor light-emitting element
KR101997020B1 (en) Near uv light emitting device
CN104810442A (en) Light emitting diode epitaxial wafer and growth method thereof
KR100604423B1 (en) Nitride semiconductor device
KR101369155B1 (en) Semiconductor light generating device
KR20140102422A (en) Nitride-based semiconductor light emitting device
KR20140094807A (en) Light Emitting device using electron barrier layer
KR20000024945A (en) Method for manufacturing gan-based light-emitting device with double cladding-double hetero structure
KR100850778B1 (en) Nitride semiconductor device
KR100661606B1 (en) Nitride semiconductor device
JP6192722B2 (en) Optoelectronic semiconductor body and optoelectronic semiconductor chip
JP2014003121A (en) Nitride semiconductor light-emitting element
KR102444467B1 (en) light emitting diode
KR102206768B1 (en) Semiconductor light generating device
JP5545272B2 (en) Group III nitride semiconductor light emitting device

Legal Events

Date Code Title Description
N231 Notification of change of applicant
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20170202

Year of fee payment: 4

LAPS Lapse due to unpaid annual fee