KR100604423B1 - Nitride semiconductor device - Google Patents

Nitride semiconductor device Download PDF

Info

Publication number
KR100604423B1
KR100604423B1 KR1020050070558A KR20050070558A KR100604423B1 KR 100604423 B1 KR100604423 B1 KR 100604423B1 KR 1020050070558 A KR1020050070558 A KR 1020050070558A KR 20050070558 A KR20050070558 A KR 20050070558A KR 100604423 B1 KR100604423 B1 KR 100604423B1
Authority
KR
South Korea
Prior art keywords
layer
nitride semiconductor
type
formed
semiconductor device
Prior art date
Application number
KR1020050070558A
Other languages
Korean (ko)
Inventor
강중서
심현욱
윤석길
이동주
이현진
한상헌
Original Assignee
삼성전기주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전기주식회사 filed Critical 삼성전기주식회사
Priority to KR1020050070558A priority Critical patent/KR100604423B1/en
Application granted granted Critical
Publication of KR100604423B1 publication Critical patent/KR100604423B1/en

Links

Images

Abstract

본 발명은 질화물 반도체 소자에 관한 것으로서, 기판과, 상기 기판 상에 형성되어 있는 n형 클래드층과, 상기 n형 클래드층 상의 일부분에 형성되어 있는 활성층과, 상기 활성층 상에 형성되어 있는 제1 p형 클래드층과, 상기 제1 p형 클래드층 상에 서로 다른 에너지 밴드를 가지는 질화물 반도체층이 순차적으로 적층되어 다층 구조로 형성되어 있는 p형 초격자층과, 상기 p형 초격자층 상에 형성된 제2 p형 클래드층과, 상기 제2 p형 클래드층 상에 형성되어 있는 p형 전극 및 상기 활성층이 형성되지 않은 n형 클래드층 상에 형성되어 있는 n형 전극을 포함하는 것을 특징으로 하는 질화물 반도체 소자에 관한 것이다. The present invention relates to a nitride semiconductor device, the substrate, and the substrate and the n-type which is formed on the cladding layer, the active layer is formed in a portion on the n-type cladding layer, a 1 p formed on the active layer type cladding layer, wherein the 1 p-type cladding the nitride semiconductor layers having different energy band on are sequentially stacked a p-type super lattice layer is formed of a multi-layer structure and, formed on the p-type super lattice layer claim 2 p-type cladding layer, wherein the 2 p-type p-type formed on the cladding layer electrode and the nitride characterized in that it comprises an n-type electrode in the active layer is formed on the n-type cladding layer is not formed It relates to a semiconductor device.
질화물, 초격자층, 에너지 밴드갭, 단파장화, 정전기방전(ESD), 동작전압 A nitride, a superlattice layer, the band gap energy, short wavelength, electrostatic discharge (ESD), the operating voltage

Description

질화물 반도체 소자{NITRIDE SEMICONDUCTOR DEVICE} A nitride semiconductor device {NITRIDE SEMICONDUCTOR DEVICE}

도 1은 종래 기술에 따른 질화물 반도체 소자(LED)의 구조를 나타낸 단면도. 1 is a cross-sectional view showing the structure of a nitride semiconductor device (LED) according to the prior art.

도 2는 본 발명의 제1 실시예에 따른 질화물 반도체 소자(LED)의 구조를 나타낸 단면도. 2 is a cross-sectional view showing the structure of a nitride semiconductor device (LED) according to a first embodiment of the present invention.

도 3은 제1 실시예의 제1 변형예에 따른 p형 초격자층을 나타낸 부분 단면도. Figure 3 is a first embodiment of a first partial cross-sectional view showing a p-type super lattice layer according to the modified example.

도 4는 도 3의 p형 초격자층의 에너지 밴드갭 프로파일의 일례를 개략적으로 나타낸 그래프. Figure 4 is a graph schematically showing an example of the energy band gap profile of the p-type super lattice layer of Fig.

도 5는 제1 실시예의 제2 변형예에 따른 p형 초격자층을 나타낸 부분 단면도. 5 is a first embodiment of a second partial cross-sectional view showing a p-type super lattice layer according to the modified example.

도 6은 도 5의 p형 초격자층의 에너지 밴드갭 프로파일의 일례를 개략적으로 나타낸 그래프. Figure 6 is a graph schematically showing an example of the energy band gap profile of the p-type super lattice layer of FIG.

도 7은 제1 실시예의 제3 변형예에 따른 p형 초격자층을 나타낸 부분 단면도 7 is a first embodiment of the partial cross-sectional view showing a p-type super lattice layer according to the third modified example

도 8은 도 7의 p형 초격자층의 에너지 밴드갭 프로파일의 일례를 개략적으로 나타낸 그래프. 8 is a graph schematically showing an example of the energy band gap profile of the p-type super lattice layer of FIG.

도 9는 제1 실시예의 제4 변형예에 따른 p형 초격자층을 나타낸 부분 단면도 9 is a first embodiment of the fourth partial cross-sectional view showing a p-type super lattice layer according to the modified example

도 10은 도 9의 p형 초격자층의 에너지 밴드갭 프로파일의 일례를 개략적으 로 나타낸 그래프. 10 is a graph showing an example of the energy band gap profile of the p-type super lattice layer of Figure 9 in a schematic coming.

도 11은 본 발명의 제2 실시예에 따른 질화물 반도체 소자(LED)의 구조를 나타낸 단면도. 11 is a sectional view showing the structure of a nitride semiconductor device (LED) according to a second embodiment of the present invention.

<도면의 주요 부분에 대한 부호의 설명> <Description of the Related Art>

100 : 기판 110 : 버퍼층 100: substrate 110: a buffer layer

120 : n형 클래드층 130 : 활성층 120: n-type cladding layer 130: an active layer

140a : 제1 p형 클래드층 140b : 제2 p형 클래드층 140a: first p-type cladding layer 140b 1: 2 the p-type cladding layer

150 : 투명 도전체층 160 : p형 전극 150: transparent conductive layer 160: p-type electrode

170 : n형 전극 200 : p형 초격자층 170: n-type electrode 200: p-type super lattice layer

210 : 스트레스 완충층 300 : n형 초격자층 210: The stress buffer layer 300: n-type superlattice layer

본 발명은 발광다이오드(LED), 레이저다이오드(LD) 등의 발광소자, 태양전지, 광센서 등의 수광소자, 또는 트랜지스터, 파워디바이스 등의 전자디바이스에 사용되는 질화물 반도체 소자에 관한 것이다. The present invention relates to nitride semiconductor devices used in electronic devices such as light emitting diode (LED), laser diode (LD), light receiving devices such as light emitting devices, solar cells, optical sensors and the like, or a transistor, the power device.

최근, GaN 등의 Ⅲ-Ⅴ 질화물 반도체는, 우수한 물리적, 화화적 특성으로 인해 발광 다이오드(LED) 또는 레이저 다이오드(LD) 등의 발광 소자의 핵심 소재로 각광을 받고 있다. Recently, Ⅲ-Ⅴ of GaN such as nitride semiconductor is becoming a core material for light emitting devices such as light emitting diode (LED) or laser diode (LD), due to the excellent physical, flower-oxidative properties. Ⅲ-Ⅴ 질화물 반도체 재료를 이용한 LED 혹은 LD는 청색 또는 녹색 파장대의 광을 얻기 위한 발광 소자에 많이 사용되고 있으며, 이러한 발광 소자는 전광판, 조명 장치 등 각종 제품의 광원으로 응용되고 있다. LED or LD using the nitride semiconductor material Ⅲ-Ⅴ are widely used in light emitting devices for obtaining light of a blue or green wavelength range, this light emitting device can be applied to light sources of various products such as electronic board, the illumination device. 상기 Ⅲ-Ⅴ 질화물 반도체는 통상 In X Al Y Ga 1 -X- Y N (0≤X, 0≤Y, X+Y≤1)의 조성식을 갖는 GaN계 물질로 이루어져 있다. The Ⅲ-Ⅴ nitride semiconductor is made of a GaN-based material having a composition formula of normal In X Al Y Ga 1 -X- Y N (0≤X, 0≤Y, X + Y≤1).

그러면, 이하 도 1을 참조하여 상기와 같이 Ⅲ-Ⅴ 질화물 반도체를 사용한 종래의 질화물 반도체 소자(LED)를 상세하게 설명한다. Then, referring to Fig. 1 will be described in detail Ⅲ-Ⅴ a conventional nitride semiconductor device using the nitride semiconductor (LED) as described above.

도 1은 종래 기술에 따른 질화물 반도체 소자(LED)의 구조를 개략적으로 나타낸 단면도이다. 1 is a cross-sectional view schematically showing a structure of a nitride semiconductor device (LED) according to the prior art.

도 1에 도시된 바와 같이, 종래 기술에 따라 질화물 반도체를 사용한 LED 소자는, 광투과성 기판인 사파이어 기판(100) 상에 GaN으로 된 버퍼층(110), n형 클래드층(120), 단일 양자 우물(SQW) 구조의 InGaN 또는 InGaN을 함유하는 다중 양자 우물(MQW) 구조의 활성층(130), p형 클래드층(140)이 순차 적층된 기본 구조를 가진다. A, LED devices, a sapphire substrate 100 a buffer layer 110 on the GaN, n-type cladding layer 120, a light-transmitting substrate using the nitride semiconductor according to the prior art as shown in Figure 1, a single quantum well (SQW) active layer (130), p-type cladding layer 140 of a multiple quantum well (MQW) structure containing InGaN or InGaN structure has the basic structure that the sequentially formed.

그리고, 상기 p형 클래드층(140)과 활성층(130)은 일부 메사 식각(mesa etching) 공정에 의하여 그 일부 영역이 제거된 바, n형 클래드층(120)의 일부 상면이 노출되어 있다. In addition, the p-type cladding layer 140 and the active layer 130 is part of the upper surface is exposed in the part mesa etching (mesa etching) by a process that the partial area is removed bars, n-type cladding layer 120. 또한, 노출된 n형 클래드층(120)의 상면에는 n형 전극(170)이 형성되어 있고, p형 클래드층(160) 상에는 ITO 등으로 이루어진 투명 도전체층(150)과 p형 전극(160)이 순차 적층된 구조로 형성되어 있다. Further, the upper surface of the exposed n-type cladding layer 120, the n-type electrode 170 is formed, p-type cladding layer 160, the transparent conductive layer 150 made of ITO or the like formed on the p-type electrode 160 It is formed in this order from the stacked structure.

상술한 바와 같이, 상기 질화물 반도체 소자(LED)는 InGaN으로 이루어진 우물층(well layer)을 갖는 단일 양자 우물 또는 다중 양자 우물 구조의 활성층(130)을 갖는 이중 헤테로 구조를 채용할 수 있다. As it described above, the nitride semiconductor device (LED) may employ a double-hetero structure having the active layer 130 of a single quantum well or multiple quantum well structure having a well layer (well layer) made of InGaN.

특히, 상기 질화물 반도체 소자(LED)에 있어서, 다중 양자 우물 구조는 다수개의 미니 밴드를 갖고 효율이 좋으며, 작은 전류에서도 발광이 가능하므로, 단일 양자 우물 구조보다 발광 출력이 높게 되는 등의 소자특성의 향상이 기대되고 있다. In particular, the device characteristics, such as in the nitride semiconductor device (LED), a multiple quantum well structure is to be good, the efficiency has a plurality of mini-band, since the light emission is possible at a small current, the emission output power higher than the single quantum well structure, this is expected to improve. 이는 일본 특허공개공보 평10-135514호에서 발광 효율 및 발광 광도를 향상시키기 위해, 언도프(undoped) GaN의 장벽층과 언도프 InGaN의 우물층으로 이루어진 다중 양자 우물 구조를 갖는 활성층을 개시하고 있으며, 이와 더불어 상기 활성층의 장벽층보다도 큰 밴드갭을 갖는 클래드층을 포함하는 질화물 반도체 소자를 개시하고 있다. This discloses an active layer having a multiple quantum well structure comprising a well layer of the Japanese patent to improve the efficiency of light emission and the light emission intensity in Hei-10-135514, published, undoped (undoped) of the GaN barrier layer and undoped InGaN , in addition, it discloses a nitride semiconductor device comprising a cladding layer having a larger band gap than the barrier layer of the active layer.

그런데, 상기 활성층을 다중 양자 우물 구조로 하면, 높은 발광 효율 및 발광 광도는 얻을 수 있었으나, 질화물 반도체 소자를 조명용 광원이나 옥외 디스플레이의 광원으로 사용하기에는 발광 효율 및 발광 광도 즉, 광 출력에 있어서 한계가 있다. However, when the active layer with a multiple quantum well structure, it was possible to obtain a high efficiency of light emission and the light emission luminance, for use a nitride semiconductor device as a light source for illumination and a light source for outdoor display light emission efficiency and the light emission intensity that is, the limit in the optical output have. 또한, 상기 활성층을 다중 양자 우물 구조로 하면, 단일 양자 우물 구조일때와 비교하여 활성층 전체의 두께가 두껍기 때문에, 종방향의 직렬저항이 높게 되고, 특히, LED 소자의 경우에는 동작전압(V f )이 높아지는 문제가 있다. Furthermore, if the active layer in the multiple quantum well structure, since the total thickness of the active layer is thick as compared with the single quantum well structure, when, the series resistance in the vertical direction is high, in particular, the operating voltage (V f) if the LED element this has increased the problem.

그러나, 상기와 같이, LED 소자의 동작전압이 높아지게 되면 전류밀도의 집중으로 인해 LED 소자의 중심파장이 짧아지는 단파장화(blue-shift)가 발생하므로, 발광 효율이 감소하는 문제가 있다. However, as described above, when the higher the operating voltage of the LED element, so that short wavelength (blue-shift) due to the concentration of the current density which is the center wavelength of the LED short occurs, there is a problem that reduces the efficiency of light emission.

또한, 상기 질화물 반도체를 사용하는 발광 소자는 통상 정전기 방전(ESD)에 대한 내성이 약하기 때문에, 정전기 방전 특성을 개선시킬 필요가 있다. Further, the light emitting device using the nitride semiconductor has weak because of resistance to conventional electrostatic discharge (ESD), a need to improve electrostatic discharge characteristic. 특히, 질화물 반도체 LED 소자 또는 LD 소자는 이를 취급하거나 사용하는 과정에서, 사람이나 사물에서 쉽게 발생되는 정전기에 의해 파손될 수 있는 문제가 있다. In particular, a nitride semiconductor LED device or LD device has a problem that can be destroyed by static electricity in the course of handling and use them, it is easily generated from the person or thing.

이에 따라, ESD로 인한 질화물 반도체 소자의 손상을 억제하기 위해, 최근 다양한 연구들이 진행되고 있다. Accordingly, in order to suppress damage of the nitride semiconductor device caused by ESD, has recently various studies have been conducted. 예를 들어, 미국특허 제6,593,597호는, 동일 기판에 LED 소자와 쇼트키 다이오드를 집적하여 LED 소자와 쇼트키 다이오드를 병렬로 연결시켜 ESD로부터 LED 소자를 보호하는 기술을 개시하고 있다. For example, U.S. Patent No. 6,593,597 discloses a technique for the integration of the LED element and a Schottky diode on the same substrate by connecting an LED element and a Schottky diode in parallel to protect the LED from the ESD. 그 외에도, ESD 내성을 개선시키기 위해, LED 소자를 제너 다이오드(zenor diode)와 병렬 연결시키는 방법이 제시된 바 있다. In addition, in order to improve the ESD tolerance, the bar is a method of the Zener diode (zenor diode) connected in parallel with the LED elements shown.

그러나, 이와 같은 방안들은 별도의 제너 다이오드를 구입하여 조립하거나 쇼트키 접합을 형성시켜야 하는 번거로움을 초래하고, 그에 따라 소자의 전반적인 제조 비용을 증가시키는 문제가 있다. However, such methods have a problem of causing inconvenience that must be assembled to form a Schottky junction or to buy a separate Zener diode, and an increase in the overall production cost of the device accordingly.

본 발명은 상기한 문제점을 해결하기 위한 것으로, 본 발명의 목적은 동작 전압(V f )을 낮추고, 전류확산 효과를 향상시켜 LED 소자의 단파장화(blue-shift) 현상을 최소화하고, 발광효율을 높일 수 있는 질화물 반도체 소자를 제공하는 데에 있다. The present invention for solving the above problems, an object of the present invention is to lower the operating voltage (V f), by improving the current spreading effect and to minimize the short wavelength (blue-shift) phenomenon of the LED, the luminous efficiency to provide a nitride semiconductor device that can increase.

또한, 본 발명의 목적은, ESD 내성 향상을 위한 별도의 다른 소자를 구비할 필요없이 높은 ESD 내성을 구현할 수 있는 질화물 반도체 소자를 제공하는 데에 있다. It is also an object of the present invention is to provide a nitride semiconductor device capable of implementing the high ESD tolerance without the need to provide a separate, distinct element for improving ESD immunity.

상기한 목적을 달성하기 위해, 본 발명은 기판과, 상기 기판 상에 형성되어 있는 n형 클래드층과, 상기 n형 클래드층 상의 일부분에 형성되어 있는 활성층과, 상기 활성층 상에 형성되어 있는 제1 p형 클래드층과, 상기 제1 p형 클래드층 상에 서로 다른 에너지 밴드를 가지는 질화물 반도체층이 순차적으로 적층되어 다층 구조로 형성되어 있는 p형 초격자층과, 상기 p형 초격자층 상에 형성된 제2 p형 클래드층과, 상기 제2 p형 클래드층 상에 형성되어 있는 p형 전극 및 상기 활성층이 형성되지 않은 n형 클래드층 상에 형성되어 있는 n형 전극을 포함하는 것을 특징으로 하는 질화물 반도체 소자를 제공한다. To achieve the above object, the present invention provides a substrate and the formed on a substrate an n-type cladding layer, an active layer is formed in a portion on the n-type cladding layer, the first is formed on the active layer p-type cladding layer, on the first 1 p-type cladding the layer nitride semiconductor layers having different energy band on are sequentially stacked a p-type second is formed of a multi-layered lattice structure, and the p-type super lattice layer formed and the 2 p-type cladding layer, characterized in that it comprises the first 2 n-type electrode is formed on the p-type clad layer a p-type electrode is formed on and above the active layer is not formed, n-type clad layer provides a nitride semiconductor device.

또한, 상기 본 발명의 질화물 반도체 소자에서, 상기 p형 초격자층을 구성하는 질화물 반도체층은, In X Al Y Ga 1 -X- Y N (0≤X, 0≤Y, X+Y≤1) 조성물로 이루어져 있으며, Al과 In의 조성비를 달리하여 서로 다른 에너지 밴드를 가지게 하는 것이 바람직하다. Also, in the nitride semiconductor device of the present invention, the nitride semiconductor layer constituting the p-type superlattice layer, In X Al Y Ga 1 -X- Y N (0≤X, 0≤Y, X + Y≤1 ) it consists of the composition, by varying the composition ratio of Al and in is preferred to have different energy band.

또한, 상기 본 발명의 질화물 반도체 소자에서, 상기 p형 초격자층은, 상기 p형 클래드층의 에너지 밴드보다 더 높은 제1 질화물 반도체층과 상기 p형 클래드층의 에너지 밴드보다 더 낮은 제2 질화물 반도체층이 교대로 1회 이상 반복 적층되어 형성되어 있거나, 상기 p형 초격자층은 상기 p형 클래드층의 에너지 밴드보다 더 낮은 제1 질화물 반도체층과 상기 p형 클래드층의 에너지 밴드보다 더 높은 제2 질화물 반도체층이 교대로 1회 이상 반복 적층되어 형성되어 있는 것이 바람직하다. Also, in the nitride semiconductor device of the present invention, the p-type super lattice layer, the lower second nitride the p-type and the first semiconductor layer is higher than the energy band of the cladding layer than the energy band of the p-type cladding layer semiconductor layer is or are formed by alternately laminating repeated one or more times with, the p-type super lattice layer is lower in the first nitride semiconductor layer and the p-type is higher than the energy band of the cladding layer than the energy band of the p-type cladding layer it is preferable, which is formed by laminating one or more repeated times with the second nitride semiconductor layer alternately.

또한, 상기 본 발명의 질화물 반도체 소자에서, 상기 p형 초격자층을 이루는 상기 제1 질화물 반도체층과 상기 제2 질화물 반도체층 사이에 어느 일방으로 에너지 밴드가 순차적으로 증가하는 1층 이상의 질화물 반도체층을 포함하는 것이 바람직하다. Also, in the nitride semiconductor device of the present invention, the first nitride semiconductor layer and the second nitride over the semiconductor first layer where the energy band increased in order to either between layer a nitride semiconductor layer forming the p-type super lattice layer it is desirable to include.

또한, 상기 본 발명의 질화물 반도체 소자에서, 상기 p형 초격자층을 이루는 질화물 반도체층의 전체층 또는 일부층은 p형 불순물이 선택적으로 도핑되어 있는 것이 바람직하며, 상기 p형 불순물의 도핑 농도는 상기 p형 초격자층을 이루는 질화물 반도체층의 위치마다 다르게 또는 일정하게 형성될 수 있다. Also, in the nitride semiconductor device of the present invention, the whole layer or some layers of the nitride semiconductor layer forming the p-type super lattice layer is preferably in the p-type impurity is selectively doped, the doping concentration of the p-type impurity is each position of the nitride semiconductor layer forming the p-type super lattice layer may be formed or otherwise predetermined.

또한, 상기 본 발명의 질화물 반도체 소자에서, 상기 제1 p형 클래드층에는 성장시 주입된 별도의 UDMHy 소스를 포함하고 있는 것이 바람직하며, 이에 따라, p형 활성화를 위한 열처리 공정을 생략하는 것이 가능하여 소자의 전반적인 제조공정을 단순화할 수 있다. Also, in the nitride semiconductor device of the present invention, it is preferred that the first 1 p-type cladding layer comprises a separate UDMHy source implantation during growth, and thus, it is possible to omit the heat treatment step for the p-type active and it is possible to simplify the overall manufacturing process of the device.

또한, 상기 본 발명의 질화물 반도체 소자에서, 상기 제2 p형 클래드층과 상기 p형 전극 사이에 형성된 투명 도전체층을 더 포함하는 것이 바람직하다. Also, in the nitride semiconductor device of the present invention, it is preferable to further include a transparent conductive layer formed between the first p-type cladding layer 2 and the p-type electrode. 상기 투명 도전체층은 상기 p형 전극을 통해 주입되는 전류의 주입 면적을 증가시켜 전류확산 효과를 더욱 향상시킬 수 있다. The transparent conductor layer by increasing the area of ​​the injection current injected through the p-type electrode can further improve the current spreading effect.

또한, 상기 본 발명의 질화물 반도체 소자에서, 상기 n형 클래드층과 상기 활성층 사이에 서로 다른 에너지 밴드를 가지는 질화물 반도체층이 순차적으로 적층된 다층 구조의 n형 초격자층을 더 포함하는 것이 바람직하다. Further, it is preferable to further include in the nitride semiconductor device of the present invention, the n-type cladding layer and an n-type super lattice layer in the between the active layer, the nitride semiconductor layers having different energy bands are sequentially stacked multi-layer structure .

또한, 상기 본 발명의 질화물 반도체 소자에서, 상기 n형 초격자층은, 상기 n형 클래드층의 에너지 밴드보다 더 높은 제1 질화물 반도체층과 상기 n형 클래드층의 에너지 밴드보다 더 낮은 제2 질화물 반도체층이 교대로 1회 이상 반복 적층되어 형성되어 있거나, 상기 n형 초격자층은 상기 n형 클래드층의 에너지 밴드보다 더 낮은 제1 질화물 반도체층과 상기 n형 클래드층의 에너지 밴드보다 더 높은 제2 질화물 반도체층이 교대로 1회 이상 반복 적층되어 형성되어 있는 것이 바람직하다. Also, in the nitride semiconductor device of the present invention, the n-type super lattice layer, the lower second nitride than the energy band of the first nitride semiconductor layer is n-type is higher than the energy band of the cladding layer and the n-type cladding layer semiconductor layer is or are formed by alternately laminating repeated one or more times with, the n-type super lattice layer is lower in the first nitride semiconductor layer and the n-type is higher than the energy band of the cladding layer than the energy band of the n-type cladding layer it is preferable, which is formed by laminating one or more repeated times with the second nitride semiconductor layer alternately.

또한, 상기 본 발명의 질화물 반도체 소자에서, 상기 n형 초격자층을 이루는 상기 제1 질화물 반도체층과 상기 제2 질화물 반도체층 사이에 어느 일방으로 에너지 밴드가 순차적으로 증가하는 1층 이상의 질화물 반도체층을 포함하는 것이 바람직하다. Also, in the nitride semiconductor device of the present invention, the first nitride semiconductor layer and the second nitride over the semiconductor first layer where the energy band increased in order to either between layer a nitride semiconductor layer serving as the n-type super lattice layer it is desirable to include.

또한, 상기 본 발명의 질화물 반도체 소자에서, 상기 n형 초격자층을 이루는 질화물 반도체층의 전체층 또는 일부층은 n형 불순물이 도핑되어 있는 것이 바람직하며, 상기 n형 불순물의 도핑 농도는 상기 n형 초격자층을 이루는 질화물 반도체층의 위치마다 다르게 또는 일정하게 형성될 수 있다. Also, in the nitride semiconductor device of the present invention, the whole layer or some layers of the nitride semiconductor layers constituting the n-type super lattice layer is preferably in the n-type impurity is doped, the doping concentration of the n-type impurity has the n each position of the second-type nitride semiconductor layer constituting the super lattice layer may be formed differently or be constant.

이하 첨부한 도면을 참고로 하여 본 발명의 실시예에 대하여 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자가 용이하게 실시할 수 있도록 상세히 설명한다. Accompanying will be described in detail so that one can make self having ordinary skill in the art readily carried out on the embodiment of the present invention with reference to the drawings.

도면에서 여러 층 및 영역을 명확하게 표현하기 위하여 두께를 확대하여 나타내었다. In order to clearly express various layers and regions in the drawings it is shown on an enlarged scale, a thickness. 명세서 전체를 통하여 유사한 부분에 대해서는 동일한 도면 부호를 병기하였다. The same reference numerals were stage for like elements throughout the specification.

이제 본 발명의 실시예에 따른 질화물 반도체 소자에 대하여 도면을 참고로 하여 상세하게 설명한다. It will be described in detail with reference to the drawings with respect to the nitride semiconductor device according to an embodiment of the invention.

[ 실시예 1] Example 1

우선, 도 2를 참조하여 본 발명의 제1 실시예에 따른 질화물 반도체 소자에 대하여 상세히 설명한다. First, it will be described in detail also in the nitride semiconductor device according to a first embodiment of the present invention will be described with reference to FIG.

도 2는 본 발명의 제1 실시예에 따른 질화물 반도체 소자의 구조를 나타낸 평면도이다. 2 is a plan view showing the structure of a nitride semiconductor device according to a first embodiment of the present invention.

도 2에 도시한 바와 같이, 광투과성인 기판(100)과, 상기 기판(100) 상에 버퍼층(110), n형 클래드층(120), 활성층(130), 제1 p형 클래드층(140a), p형 초격자층(super lattice, 200) 및 제2 p형 클래드층(140b)이 순차 적층되어 이루어진 발광 구조물을 포함한다. 2, the light transmitting substrate 100 and the substrate a buffer layer 110 on the (100), n-type cladding layer 120, active layer 130, a 1 p-type cladding layer (140a ), and a p-type super lattice layer (including the super lattice, 200) and second compound semiconductor layers consisting of p-type cladding layer (140b) are sequentially stacked.

상기 기판(100)은, 질화물 반도체 단결정을 성장시키기에 적합한 기판으로 서, 사파이어 기판 및 실리콘카바네이트(SiC) 기판과 같은 이종 기판 또는 질화물 기판과 같은 동종 기판일 수 있다. The substrate 100 is standing on a suitable substrate to grow a nitride semiconductor single crystal, it can be a homogeneous substrate, such as a foreign substrate or a nitride substrate such as a sapphire substrate and a silicon cover carbonate (SiC) substrate.

상기 버퍼층(110)은, 상기 n형 클래드층(120)을 성장하기 전에 상기 사파이어 기판(110)과의 격자정합을 향상시키기 위한 층으로, 일반적으로 AlN/GaN으로 형성되어 있다. The buffer layer 110 is a layer for improving the lattice matching with the sapphire substrate 110, prior to growth of the n-type cladding layer 120, and is generally formed as AlN / GaN.

상기 n형 클래드층(120)과 제1 및 제2 p형 클래드층(140a, 140b)과 활성층(130)은, In X Al Y Ga 1-X- Y N 조성식(여기서, 0≤X, 0≤Y, X+Y≤1)을 갖는 반도체 물질로 이루어질 수 있다. The n-type cladding layer 120 and the first and the 2 p-type cladding layer (140a, 140b) and the active layer 130, In X Al Y Ga 1-Y N X- formula (wherein, 0≤X, 0 having ≤Y, X + Y≤1) may be formed of a semiconductor material. 보다 구체적으로, 상기 n형 클래드층(120)은 n형 도전형 불순물이 도핑된 GaN층 또는 GaN/AlGaN층으로 이루어질 수 있으며, n형 도전형 불순물로는 예를 들어, Si, Ge, Sn 등을 사용하고, 바람직하게는 Si를 주로 사용한다. More specifically, in the n-type cladding layer 120 may be formed of a GaN layer or a GaN / AlGaN layer is an n-type conductive impurity-doped, n-type conductive impurities, for example, Si, Ge, Sn, etc. use and, preferably, it uses a Si mainly. 또한, 상기 제1 및 제2 p형 클래드층(140a, 140b)은 p형 도전형 불순물이 도핑된 GaN층 또는 GaN/AlGaN층으로 이루어질 수 있으며, p형 도전형 불순물로는 예를 들어, Mg, Zn, Be 등을 사용하고, 바람직하게는 Mg를 주로 사용한다. In addition, the first can be made to the first and the 2 p-type cladding layer (140a, 140b) are the p-conductivity type impurity doped GaN layer or a GaN / AlGaN layer, a p-type conductive impurities, for example, Mg , using Zn, be, etc., and preferably using mainly Mg. 또한, 상기 제1 p형 클래드층(140a)은 성장시 별도의 UDMHy 소스를 더 추가하여 성장시킴으로써, p형 활성화를 위한 열처리 공정을 생략하여 소자의 전반적인 제조 공정을 단순화시킬 수 있다. In addition, the first p-type cladding layer 1 (140a) is able to grow by further adding a separate source during the growth UDMHy, omit the heat treatment step for activating the p-type, simplifying the overall manufacturing process of the device. 그리고, 상기 활성층(130)은 다중 양자우물(Multi-Quantum Well) 구조의 InGaN/GaN층으로 이루어질 수 있다. In addition, the active layer 130 may be formed of InGaN / GaN layer of a multiple quantum well (Multi-Quantum Well) structure.

특히, 본 발명은 상기 제 p형 클래드층(140a)과 상기 제2 p형 클래드층(140b) 사이 계면에는 서로 다른 에너지 밴드를 가지는 질화물 반도체층이 순차적 으로 적층되어 있는 다층 구조의 p형 초격자층(200)이 형성되어 있다. In particular, the present invention is a p-type super lattice multi-layered structure in which the first p-type cladding layer (140a) and the second nitride semiconductor layer having a between the p-type cladding layer (140b) surface has different energy bands are sequentially stacked a layer 200 is formed. 이는 상기 제1 및 제2 p형 클래드층(140a, 140b)의 클래딩(cladding) 효과와 전류확산 효과를 높이고, 단파장화(blue-shift) 현상을 최소화하며, 정전기 방전(ESD) 특성의 내성을 강화시키기 위한 것이다. This is the resistance of the first and the 2 p-type cladding layer the cladding (cladding) effect and to increase the current spreading effect, and minimize the short wavelength (blue-shift) developer, electrostatic discharge (ESD) properties of the (140a, 140b) It intended to strengthen.

또한, 본 발명에 따른 질화물 반도체 소자는, 상기 제1 및 제2 p형 클래드층(140a, 140b)과 p형 초격자층(200) 및 활성층(130)을 에칭하여 상기 n형 클래드층(120)의 일부 상면을 노출시킴으로써 형성된 복수의 메사와, 상기 복수의 메사 상의 상기 노출된 n형 클래드층(120) 상에 형성된 n형 전극(170)과, 전류를 확산시키기 위해 상기 제2 p형 클래드층(140b) 상에 형성된 투명 도전체층(150) 및 상기 투명 도전체층(150) 상에서 반사 메탈 역할 및 본딩 메탈 역할을 하는 p형 전극(160)이 포함되어 있다. Further, the nitride semiconductor device according to the invention, the first and the 2 p-type cladding layer (140a, 140b) and by etching the p-type super lattice layer 200 and the active layer 130, the n-type cladding layer (120 ) a plurality of mesas with, n-type electrode 170 is formed on the exposed n-type cladding layer 120 on the plurality of the mesa and, in order to spread the current wherein the 2 p-type cladding is formed by exposing a part of the upper surface of the includes a layer (140b), a transparent conductive layer 150 and the p-type electrode 160 to the reflective metal and the bonding metal role role on the transparent conductor layer 150 is formed on.

이러한 본 발명의 발광 구조물 구성에서, 상기 투명 도전체층(150)은, 전류 주입 면적을 증가시켜 전류확산 효과를 향상시키기 위한 층으로 ITO(Indium Tin Oxide), TO(Tin Oxide), IZO(Indium Zinc Oxide), ITZO(Indium Tin Zinc Oxide) 및 TCO(Transparent Conductive Oxide)로 이루어진 그룹에서 선택된 어느 하나의 막으로 이루어짐이 바람직하다. In such a light emitting structure configuration of the present invention, the transparent conductive layer 150, by increasing the current injection area of ​​a layer for enhancing the current diffusion effect of ITO (Indium Tin Oxide), TO (Tin Oxide), IZO (Indium Zinc Oxide), ITZO (Indium Tin Zinc Oxide) and one constituted by any one of a film selected from the group consisting of a TCO (Transparent Conductive Oxide) is preferred.

그러면, 이하, 서로 다른 에너지 밴드를 가지는 질화물 반도체층이 순차 적층되어 있는 다층 구조의 p형 초격자층(200)의 구체적인 종류에 대하여, 도 3 내지 및 도 10을 참조하여 설명하기로 한다. Then, with respect to the following, specific different types of energy band having a nitride semiconductor layer are sequentially formed a p-type super lattice layer of the multilayer structure 200, it will be described with reference to Figures 3 to 10 and.

변형예 1 Modification 1

도 3 및 도 4를 참조하여 본 실시예의 제1 변형예에 따른 질화물 반도체 소자의 p형 초격자층에 대하여 상세히 설명한다. 3 and the embodiment with reference to FIG. 4 of the first will be described in detail in the p-type super lattice layer is a nitride semiconductor device according to a modified example.

도 3은 본 실시예의 제1 변형예에 따른 p형 초격자층을 나타낸 부분 단면도이고, 도 4는 도 3의 p형 초격자층의 에너지 밴드갭 프로파일의 일례를 개략적으로 나타낸 그래프이다. Figure 3 is a partial cross-sectional view showing a p-type super lattice layer according to the present embodiment, the first modified example, Fig. 4 is a graph schematically showing an example of the energy band gap profile of the p-type super lattice layer of Fig.

도 3을 참조하면, 제1 p형 클래드층(140a)과 제2 p형 클래드층(140b) 사이 계면에는 서로 다른 에너지 밴드를 가지는 질화물 반도체층, 예를 들어, 제 1 및 제2 p형 클래드층(140a, 140b)의 에너지 밴드를 기준으로 이보다 높은 에너지 밴드를 가지는 제1 질화물 반도체층(200a)과 이보다 낮은 에너지 밴드를 갖는 제2 질화물 반도체층(200b)이 교대로 다수회 반복 적층되어 이루어진 p형 초격자층(200)이 형성되어 있다. 3, the first p-type cladding layer (140a) and the second nitride semiconductor layer having a between the p-type cladding layer (140b) surface has different energy band, e.g., the first and second p-type cladding layer (140a, 140b) the second nitride semiconductor layer (200b) having a first low-energy band than the nitride semiconductor layer (200a) having a high energy band than this, based on the energy band is made of the number of iterations of alternately laminated in a p-type super lattice layer 200 is formed. 이때, 상기 제1 및 제2 질화물 반도체층(200a, 200b)은 In X Al Y Ga 1-X- Y N 조성식(여기서, 0≤X, 0≤Y, X+Y≤1)을 갖는 반도체 물질로 이루어져 있으며, In과 Al의 서로 다른 조성비를 통해 서로 다른 에너지 밴드를 가지고 있다. At this time, the first and second nitride semiconductor layer (200a, 200b) is In X Al Y Ga 1-X- Y N formula (wherein, 0≤X, 0≤Y, X + Y≤1) of semiconductor material having a It made up, and has a different energy bands by different composition ratio of in and Al. 본 실시예에서는 상기 p형 클래드층(120)으로 GaN을 사용하고, 제1 질화물 반도체층(200a)으로 AlGaN을 사용하며, 제2 질화물 반도체층(200b)으로는 InGaN을 사용하였다. As in the present embodiment, as the p-type cladding layer 120, using the GaN and the AlGaN first uses a nitride semiconductor layer (200a), second layer (200b) was used as InGaN. 또한, 상기 p형 초격자층(200)을 이루는 질화물 반도체층의 전체층 또는 일부층이 p형 불순물로 도핑되어 있는 것이 바람직하다. Further, it is preferred that the total layer or part layer of the nitride semiconductor layer forming the p-type super lattice layer 200 is doped with p-type impurity. 이때, 상기 p형 불순물의 도핑 농도 는 공정 조건 및 공정 특성에 따라 상기 p형 초격자층(200)을 이루는 질화물 반도체층의 위치마다 다르게 또는 일정하게 형성될 수 있다. At this time, the doping concentration of the p-type impurity may be every position of the nitride semiconductor layer forming the p-type super lattice layer 200 is formed or otherwise predetermined according to the process conditions and process characteristics.

이에 따라, 본 실시예에 따른 p형 초격자층(200)은 상기 제1 질화물 반도체층(200a)과 상기 제2 질화물 반도체층(200b)의 서로 다른 에너지 밴드, 즉 도 5에 도시된 바와 같이, 상기 제1 질화물 반도체층(200a)과 제2 질화물 반도체층(200b)의 계면에서 에너지 밴드가 급격히 변화하는 에너지 밴드의 불연속성에 의해 그 계면에 이차원 전자가스층(도시하지 않음)을 형성하게 된다. In this way, different energy band of the p-type super lattice layer 200 according to this embodiment is provided with the first nitride semiconductor layer (200a) and the second nitride semiconductor layer (200b), i.e. as shown in Figure 5 , the first nitride semiconductor layer (200a) and second layer (200b) surface two-dimensional electron gas layer on the interface by the discontinuity of the energy band of the energy band changes abruptly at the (not shown) is formed.

따라서, 전압인가시에 상기 이차원 전자가스층을 통해 n + -p + 접합으로 터널링 현상이 발생되어 제1 및 제2 p형 클래드층(140a, 140b)의 클래딩(cladding) 효과를 향상시키고, 높은 캐리어 이동도를 확보하여 전류확산 효과를 향상시킬 수 있다. Therefore, the voltage applied across the two-dimensional electron gas at the time of the tunneling phenomenon is generated by n + -p + junction and improve the cladding (cladding) the effect of the first and the 2 p-type cladding layer (140a, 140b), high carrier it is possible to improve the current spreading effect by ensuring the mobility. 이와 같이, p형 초격자층(200)에서 전류확산 효과가 향상되면, 동작 전압(V f )가 낮아지게 되고, 발광 영역의 증가로 인해 단파장화(blue-shift) 현상이 최소화되어 발광 효율 또한 향상되므로, 광 출력을 확보하는 질화물 반도체 소자를 구현할 수 있다. In this way, the p-type super lattice layer 200, when the current diffusion effect is improved, and the operating voltage (V f) is lowered, is the short wavelength (blue-shift) phenomenon minimized due to the increase in emission region luminous efficiency also since improved, it is possible to implement a nitride semiconductor device, to ensure the light output. 특히, 상기 단파장화(blue-shift) 현상은 상기 p형 초격자층을 이루는 질화물 반도체층 중에 높은 In의 조성으로 낮은 에너지 밴드갭(band gap)을 갖는 질화물 반도체층의 In 유량이 증가할수록 더욱 감소한다. In particular, the shorter wavelength (blue-shift) phenomenon further decreases as the In flow rate of the nitride semiconductor layer having a lower energy band gap (band gap) in the proportion of high In the nitride semiconductor layer forming the p-type super lattice layer increases do.

또한, 상기 p형 초격자층(200)은 제1 및 제2 p형 클래드층(140a, 140b) 사이에 개재되어 상대적으로 높은 유전율을 갖게 되므로, p형 초격자층(200)은 일종의 커패시터로서의 역할을 수행할 수 있게 된다. Further, the p-type super lattice layer 200, a first and a second is interposed between the p-type cladding layer (140a, 140b) so to have a relatively high dielectric constant to, p-type super lattice layer 200 as a sort of capacitor it is possible to perform the role. 따라서, 상기 p형 초격자층(200)은 급격한 서지(surge) 전압 또는 정전기 현상으로부터 질화물 반도체 소자를 보호할 수 있게 되고, 그로 인해 소자의 ESD 내성을 개선하는 것이 가능하다. Thus, the p-type super lattice layer 200 is able to protect the nitride semiconductor device from a sudden surge (surge) voltage or static electricity phenomena, it is possible to improve the ESD resistance of the device as such.

변형예 2 Modification 2

도 5 및 도 6을 참고로, 본 실시예의 제2 변형예에 대해 설명하기로 한다. With reference to Figures 5 and 6, it will be described in this embodiment the second modification. 다만, 제2 변형예의 구성 중 제1 변형예와 동일한 부분에 대한 설명은 생략하고, 제2 변형예에서 달라지는 구성에 대해서만 상술하기로 한다. However, the second variant example of the configuration of the description of the same parts as in the first modified example will be omitted, and only the above-mentioned first configuration differ from the second modification.

도 5는 본 실시예의 제2 변형예에 따른 p형 초격자층을 나타낸 부분 단면도이고, 도 6은 도 5의 p형 초격자층의 에너지 밴드갭 프로파일의 일례를 개략적으로 나타낸 그래프이다. Figure 5 is a part of the second cross-sectional view of a p-type super lattice layer according to a modification, Figure 6 is a graph schematically showing an example of the energy band gap profile of the p-type superlattice layer 5 of this embodiment.

도 5 및 도 6에 도시한 바와 같이, 제2 변형예에 따른 p형 초격자층(200)은 제1 변형예에 따른 p형 초격자층(200)과 대부분의 구성이 동일하고, 다만, 상기 제1 p형 클래드층(140a) 상에 형성되는 최하층의 질화물 반도체층이 제1 p형 클래드층(140a)의 에너지 밴드보다 높은 에너지 밴드를 가지는 제1 질화물 반도체층(200a)이 아닌 제1 p형 클래드층(140a)의 에너지 밴드보다 낮은 에너지 밴드를 가지는 제2 질화물 반도체(200b)라는 점에서만 제1 변형예와 다르다. As shown in Figs. 5 and 6, the 2 p-type super lattice layer 200 according to the modified example is the same as the first variation of the p-type super lattice layer 200 and most of the configuration in accordance with and, however, the first is not 1 in the first nitride semiconductor layer (200a) is the lowest layer of the nitride semiconductor layer formed on the p-type cladding layer (140a) having a high energy band than the energy band of the first p-type cladding layer (140a) of claim 1 that it is only the second nitride semiconductor (200b) having a low band energy than the energy band of the p-type cladding layer (140a) differs from the first modification.

즉, 제1 변형예는 상기 p형 초격자층으로 상기 제1 및 제2 p형 클래드층의 에너지 밴드보다 더 높은 제1 질화물 반도체층과 상기 제1 및 제2 p형 클래드층의 에너지 밴드보다 더 낮은 제2 질화물 반도체층이 교대로 1회 이상 반복 적층되어 형성되어 있는 것을 예시한 것이며, 제2 변형예는 상기 p형 초격자층으로 상기 제1 및 제2 p형 클래드층의 에너지 밴드보다 더 낮은 제1 질화물 반도체층과 상기 제1 및 제2 p형 클래드층의 에너지 밴드보다 더 높은 제2 질화물 반도체층이 교대로 1회 이상 반복 적층되어 형성되어 있는 것을 예시한 것이다. That is, the first modification than the energy band of the first and the 2 p-type cladding layer of the first nitride semiconductor layer is higher than the energy band between the first and the 2 p-type cladding layer to the p-type super lattice layer It will illustrate that it is further formed by laminating low claim repeated once more in second layer alternately, the second modification is more than the energy band of the first and second p-type cladding layer to the p-type super lattice layer It illustrates that in the lower first nitride semiconductor layer and the first and second higher second layer than the energy band of the p-type cladding layer is formed by alternately repeatedly stacking one or more times with.

따라서, 이러한 제2 변형예는 제1 변형예에서와 동일한 작용 및 효과를 얻을 수 있다. Thus, the second modification is such can provide the same effects and advantages as in the first modification.

변형예 3 Modification 3

이하, 도 7 및 도 8을 참고로, 본 실시예의 제3 변형예에 대해 설명하기로 한다. Hereinafter, there will be with reference to Figures 7 and 8, described in the present embodiment the third modification. 다만, 제3 변형예의 구성 중 제1 변형예와 동일한 부분에 대한 설명은 생략하고, 제3 변형예에서 달라지는 구성에 대해서만 상술하기로 한다. However, the description of the same parts as the first modification of the third modification of the configuration are omitted, and the configuration will be described only for the varying in the third modification.

도 7은 본 실시예의 제3 변형예에 따른 p형 초격자층을 나타낸 부분 단면도이고, 도 8은 도 7의 p형 초격자층의 에너지 밴드갭 프로파일의 일례를 개략적으로 나타낸 그래프이다. 7 is a partial cross-sectional view showing a p-type super lattice layer according to the embodiment of the third modification example, Fig. 8 is a graph schematically showing an example of the energy band gap profile of the p-type super lattice layer of FIG.

도 7 및 도 8에 도시한 바와 같이, 제3 변형예에 따른 p형 초격자층(200)은 제1 변형예에 따른 p형 초격자층(200)과 대부분의 구성이 동일하고, 다만, 상기 제1 질화물 반도체층(200a)과 상기 제2 질화물 반도체층(200b) 사이에 어느 일방으로 에너지 밴드가 순차적으로 증가하는 1층 이상의 질화물 반도체층인 스트레스(stress) 완충층(210)을 더 포함한다는 점에서만 제1 변형예와 다르다. As shown in Figs. 7 and 8, 3 p-type super lattice layer 200 according to the modified example is the same as the p-type super lattice layer 200 and most of the configuration according to the first modified example, and, however, that further includes a first nitride semiconductor layer (200a) and the second nitride semiconductor layer (200b) of stress (stress), the nitride semiconductor layers at least one layer which is an energy band increases in sequence to either one between the buffer layer 210 only the points different from the first modification. 이때, 상기 스트레스 완충층(210)은 In X Al Y Ga 1 -X- Y N 조성식(여기서, 0≤X, 0≤Y, X+Y≤1)을 갖는 반도체 물질로 이루어져 있으며, In과 Al의 서로 다른 조성비를 통해 제1 질화물 반도체층(200a)과 상기 제2 질화물 반도체층(200b) 사이의 에너지 밴드갭의 차이를 조절하는 역할을 한다. In this case, the stress buffer layer 210 is composed of a semiconductor material having the In X Al Y Ga 1 -X- Y N formula (wherein, 0≤X, 0≤Y, X + Y≤1), of In and Al each other and serves to adjust the difference in the energy band gap between the first semiconductor layer (200a) and the second nitride semiconductor layer (200b) through a different compositional ratio.

따라서, 제3 변형예는 제1 변형예에서와 동일한 작용 및 효과를 얻을 수 있을 뿐만 아니라, 제1 질화물 반도체층(200a)과 제2 질화물 반도체층(200b) 사이에 형성된 스트레스 완충층(210)을 통해 제1 질화물 반도체층(200a)과 제2 질화물 반도체층(200b)의 계면에서 급격히 변화하는 에너지 밴드갭을 완충시킴으로써, 소자에 특성을 보다 안정적으로 유지시킬 수 있는 이점이 있다. Therefore, the third modified example is the stress buffer layer 210 formed between the first as well as to obtain the same effects and advantages as in the modified example, the first nitride semiconductor layer (200a) and second layer (200b) by buffering over the first semiconductor layer (200a) and the second nitride interfacial energy band gap which changes rapidly in the semiconductor layer (200b), there is an advantage that the characteristics in the element can be more stably maintained.

한편, 도시하지는 않았지만, 이러한 스트레스 완충층(210)은 본 발명의 제2 변형예에 기재된 p형 초격자층에도 적용하는 것이 가능하다. On the other hand, although not shown, such a stress buffer layer 210 can be applied to a p-type super lattice layer according to the second variant of the invention.

변형예 4 Modification 4

이하, 도 9 및 도 10을 참고로, 본 실시예의 제4 변형예에 대해 설명하기로 한다. Hereinafter, there will be with reference to FIGS. 9 and 10, described in the present embodiment the fourth modification. 다만, 제4 변형예의 구성 중 제3 변형예와 동일한 부분에 대한 설명은 생략하고, 제3 변형예에서 달라지는 구성에 대해서만 상술하기로 한다. However, in the fourth modified example of the configuration description of the same parts as in the third modified example will be omitted, and only the above-described configuration of claim differ in the third modification.

도 9는 본 실시예의 제4 변형예에 따른 p형 초격자층을 나타낸 부분 단면도이고, 도 10은 도 9의 p형 초격자층의 에너지 밴드갭 프로파일의 일례를 개략적으로 나타낸 그래프이다. Figure 9 is a partial cross-sectional view showing the fourth embodiment with the p-type super lattice layer according to the modified example, Fig. 10 is a graph schematically showing an example of the energy band gap profile of the p-type super lattice layer of FIG. 9 in this embodiment.

도 9 및 도 10에 도시한 바와 같이, 제4 변형예에 따른 p형 초격자층(200)은 제3 변형예에 따른 p형 초격자층과 대부분의 구성이 동일하고, 다만, 상기 제4 변 형예에서는 제1 질화물 반도체층(200a)과 상기 제2 질화물 반도체층(200b) 및 제1 질화물 반도체층(200a)이 순차적으로 적층되어 있는 3층 구조를 하나의 주기로 다수회 반복 적층되어 있으며, 제1 질화물 반도체층(200a)과 제2 질화물 반도체층(200b) 사이 및 제2 질화물 반도체층(200b)과 제1 질화물 반도체층(200b) 사이에 어느 일방으로 에너지 밴드가 순차적으로 증가하는 1층 이상의 질화물 반도체층인 스트레스(stress) 완충층(210)을 더 포함한다는 점에서만 제3 변형예와 다르다. As shown in Figs. 9 and 10, the fourth p-type super lattice layer 200 according to the modified example is the same as the first 3 p-type super lattice layer and most of the configuration according to the modified example, and however, the fourth side hyeongye in which the first nitride semiconductor layer (200a) and the second nitride semiconductor layer (200b) and the first nitride semiconductor layer (200a) is a plurality of times repeatedly laminated three-layer structure, which are sequentially stacked to give one, the first nitride semiconductor layer (200a) and second layer (200b) and between the second nitride semiconductor layer (200b) and the first layer where the energy band increased in order to either between the first nitride semiconductor layer (200b) the different from the third modification only in that it further comprises at least a nitride semiconductor layer of stress (stress), the buffer layer 210.

따라서, 제4 변형예는 제3 변형예에서와 동일한 작용 및 효과를 얻을 수 있는 이점이 있다. Thus, the fourth modification has the advantage that can obtain the same effects and advantages as in the third modified example.

[ 실시예 2] Example 2

그러면, 이하 도 11을 참고로, 본 발명의 제2 실시예에 따른 질화물 반도체 소자에 대해 설명하기로 한다. Then, below the reference to Figure 11, description will be made in the nitride semiconductor device according to a second embodiment of the present invention. 다만, 제2 실시예의 구성 중 제1 실시예와 동일한 부분에 대한 설명은 생략하고, 제2 실시예에서 달라지는 구성에 대해서만 상술하기로 한다. However, the second embodiment of the description of the same parts as in the first embodiment will be omitted, and the above-described configuration only for varying the second embodiment.

도 11은 본 발명의 제2 실시예에 따른 질화물 반도체 소자(LED)의 구조를 나타낸 단면도이다. 11 is a cross-sectional view showing the structure of a nitride semiconductor device (LED) according to a second embodiment of the present invention.

도 11에 도시한 바와 같이, 제2 실시예에 따른 질화물 반도체 소자는 제1 실시예에 따른 질화물 반도체 소자와 대부분의 구성이 동일하고, 다만, 상기 n형 클래드층(120)과 활성층(130) 사이 계면에는 서로 다른 에너지 밴드를 가지는 질화물 반도체층이 순차적으로 적층되어 있는 다층 구조의 n형 초격자층(300)이 형성되어 있다는 점에서만 제1 실시예와 다르다. 11, the first nitride semiconductor according to the second embodiment device of the first embodiment in a nitride semiconductor element and the most of the configuration and the same in accordance with, however, the n-type cladding layer 120 and the active layer 130 in the interface between each other different from the first embodiment only in that the nitride semiconductor layer having a different energy band is an n-type super lattice layer 300 of the multi-layer structure is formed, which are sequentially stacked.

즉, 제1 실시예는 상기 제1 및 제2 p형 클래드층 사이에 p형 초격자층이 형성되어 있는 것을 예시한 것이며, 제2 실시예는 상기 제1 및 제2 p형 클래드층 사이에 형성된 p형 초격자층과, n형 클래드층과 활성층 사이에 형성된 n형 초격자층을 더 포함하고 있는 것을 예시한 것이다. That is, the first embodiment between the first and will illustrate that the second p-type super lattice layer between the p-type cladding layer is formed, the second embodiment of the first and second p-type clad layer It illustrates that further comprises a n-type superlattice layer formed between the p-type super lattice layer is formed with, n-type cladding layer and the active layer.

한편, 상기 n형 초격자층은 앞서 상술한 p형 초격자층의 변형예들과 동일한 변형예를 가질 수 있으며, 그에 따라, p형 초격자층의 변형예들과 동일한 작용 및 효과를 얻을 수 있다. In addition, the lattice layer of the n-type second will have the same modification as the modified example of the p-type super lattice layer previously described, and, accordingly, the p-type second to achieve the same advantages and effects as those in the modification of the lattice structure have.

즉, 이러한 제2 실시예는 제1 실시예에서와 동일한 작용 및 효과를 얻을 수 있을 뿐만 아니라, 상기 n형 클래드층과 활성층 사이에 위치하는 n형 초격자층을 통해, n형 클래드층의 클래딩(cladding) 효과 및 전류확산 효과 또한 향상시킬 수 있다. In other words, this second embodiment is the first embodiment the same operation and not only obtain the effect, the cladding through the n-type super lattice layer is positioned between the n-type cladding layer and the active layer, n-type cladding layer as in Example (cladding) effect and the current diffusion effect may also be improved.

이상에서 본 발명의 바람직한 실시예에 대하여 상세하게 설명하였지만, 당해 기술 분야에서 통상의 지식을 가진 자라면 이로부터 다양한 변형 및 균등한 타 실시예가 가능하다는 점을 이해할 수 있을 것이다. Although detailed description will be given of a preferred embodiment of the present invention above, it will be Those of ordinary skill in the art appreciate the various modifications and equivalent embodiments are possible that changes therefrom. 따라서, 본 발명의 권리 범위는 이에 한정되는 것은 아니고 다음의 청구범위에서 정의하고 있는 본 발명의 기본 개념을 이용한 당업자의 여러 변형 및 개량 형태 또한 본 발명의 권리범위에 속하는 것이다. Accordingly, the scope of the present invention is not different of those of ordinary skill in the art deformation by the following basic idea of ​​the invention as defined in the claims and improved form is not limited thereto also belong to the scope of the present invention.

상기한 바와 같이, 본 발명은 서로 다른 에너지 밴드를 가지는 질화물 반도체층이 순차적으로 적층되어 형성된 다층 구조의 초격자층을, p형 클래드층 사이에 구비하여 p형 클래드층의 클래딩(cladding) 효과 및 전류확산 효과를 향상시킬 수 있다. As it described above, the present invention provides another cladding of the p-type cladding layer of super lattice layer of the multi-layered nitride semiconductor layers having different energy bands are laminated sequentially is formed, and provided between the p-type cladding layer (cladding) effect and it is possible to improve the current spreading effect.

이와 같이, 본 발명은 전류확산 효과의 향상으로 인하여 동작 전압(V f )을 낮추고, 단파장화(blue-shift) 현상을 최소화하여 높은 광 출력을 얻을 수 있는 질화물 반도체 소자를 구현하게 된다. Thus, the present invention is to lower the operating voltage (V f) due to improving the current spreading effect, the implementation of the short wavelength (blue-shift) nitride semiconductor device that can obtain high optical power with a minimum of symptoms.

또한, 본 발명은 서로 다른 에너지 밴드를 가지는 질화물 반도체층이 순차적으로 적층되어 형성된 다층 구조의 초격자층을, n형 클래드층과 활성층 사이에 구비하여 n형 클래드층의 클래딩(cladding) 효과 및 전류확산 효과를 향상시킬 수 있다. The present invention is different energy bands to having the nitride semiconductor layer is a super lattice layer of the multilayer structure are sequentially stacked is formed, and provided between the n-type cladding layer and the active layer an n-type cladding a cladding layer (cladding) effect and current It can enhance the diffusion effect.

또한, 본 발명은 상기 초격자층의 서로 다른 에너지 밴드를 가지는 질화물 반도체층이 순차적으로 적층되어 있는 구조가 일종의 커패시터 역할을 수행함으로써, ESD 내성 향상을 위한 별도의 다른 소자를 구비할 필요없이 ESD 내성을 개선시켜 고신뢰성의 질화물 반도체 소자를 구현하게 된다. The invention also ESD immunity without the need to provide a separate, distinct element for, ESD tolerance improvement by performing one another a kind of capacitor role nitride semiconductor layer structure that is stacked in sequence with a different energy band of the superlattice layer improvements to and will implement the nitride semiconductor device of the reliability.

Claims (16)

  1. 기판; Board;
    상기 기판 상에 형성되어 있는 n형 클래드층; N-type cladding layer is formed on the substrate;
    상기 n형 클래드층 상의 일부분에 형성되어 있는 활성층; An active layer formed in a portion on the n-type cladding layer;
    상기 활성층 상에 형성되어 있는 제1 p형 클래드층; Claim 1 p-type cladding layer formed on the active layer;
    상기 제1 p형 클래드층 상에 서로 다른 에너지 밴드를 가지는 질화물 반도체층이 순차적으로 적층되어 다층 구조로 형성되어 있는 p형 초격자층; 1 wherein the p-type cladding layer, the nitride semiconductor layers having different energy band on the p-type are sequentially stacked is formed of a multi-layered superlattice layer;
    상기 p형 초격자층 상에 형성된 제2 p형 클래드층; The p-type cladding layer 2 is formed on the p-type superlattice layer;
    상기 제2 p형 클래드층 상에 형성되어 있는 p형 전극; p-type electrode formed on the first p-type clad layer 2; And
    상기 활성층이 형성되지 않은 n형 클래드층 상에 형성되어 있는 n형 전극을 포함하는 것을 특징으로 하는 질화물 반도체 소자. A nitride semiconductor device comprising an n-type electrode is formed on the active layer is not formed n-type cladding layer.
  2. 제1항에 있어서, According to claim 1,
    상기 p형 초격자층을 구성하는 서로 다른 에너지 밴드를 가지는 질화물 반도체층은, In X Al Y Ga 1 -X- Y N (0≤X, 0≤Y, X+Y≤1) 조성물로 이루어져 있으며, Al과 In의 조성비를 다르게 하여 형성된 것을 특징으로 하는 질화물 반도체 소자. Each other nitride semiconductor layers having different energy band constituting the p-type superlattice layer, In X Al Y Ga 1 -X- Y consists of N (0≤X, 0≤Y, X + Y≤1 ) composition a nitride semiconductor device characterized in that is formed by a different composition ratio of Al and in.
  3. 제1항에 있어서, According to claim 1,
    상기 p형 초격자층은, 상기 p형 클래드층의 에너지 밴드보다 더 높은 제1 질화물 반도체층과 상기 p형 클래드층의 에너지 밴드보다 더 낮은 제2 질화물 반도체층이 교대로 1회 이상 반복 적층되어 형성된 것을 특징으로 하는 질화물 반도체 소자. The p-type super lattice layer may be further stacked high in the first nitride semiconductor layer and lower than the energy band of the p-type cladding layer The second nitride semiconductor layer is repeated at least once with this shift than the energy band of the p-type cladding layer a nitride semiconductor device characterized in that formed.
  4. 제1항에 있어서, According to claim 1,
    상기 p형 초격자층은, 상기 p형 클래드층의 에너지 밴드보다 더 낮은 제1 질화물 반도체층과 상기 p형 클래드층의 에너지 밴드보다 더 높은 제2 질화물 반도체층이 교대로 1회 이상 반복 적층되어 형성된 것을 특징으로 하는 질화물 반도체 소자. The p-type super lattice layer may be further laminated lower first semiconductor layer and repeated at least once at a higher second layer are alternately than the energy band of the p-type cladding layer than the energy band of the p-type cladding layer a nitride semiconductor device characterized in that formed.
  5. 제3항 또는 제4항에 있어서, 4. The method of claim 3 or 4,
    상기 p형 초격자층을 이루는 제1 질화물 반도체층과 상기 제2 질화물 반도체층 사이에 어느 일방으로 에너지 밴드가 순차적으로 증가하는 1층 이상의 질화물 반도체층을 포함하는 것을 특징으로 하는 질화물 반도체 소자. A nitride semiconductor device comprising a first nitride semiconductor layer serving as the p-type super lattice layer and the second nitride layer of nitride semiconductor energy band has at least one layer that increases in sequence to either between the semiconductor layer.
  6. 제1항에 있어서, According to claim 1,
    상기 p형 초격자층을 이루는 질화물 반도체층의 전체층 또는 일부층은 p형 불순물이 도핑되어 있는 것을 특징으로 하는 질화물 반도체 소자. A nitride semiconductor device characterized in that the entire layer or part layer of the nitride semiconductor layer serving as the p-type super lattice layer is in the p-type impurity is doped.
  7. 제6항에 있어서, 7. The method of claim 6,
    상기 p형 불순물의 도핑 농도는 상기 p형 초격자층을 이루는 질화물 반도체층의 위치마다 다르게 또는 일정하게 형성된 것을 특징으로 하는 질화물 반도체 소자. The doping concentration of the p-type impurity in the nitride semiconductor device is characterized in that each different position of the nitride semiconductor layer serving as the p-type super lattice layer or the regularly formed.
  8. 제1항에 있어서, According to claim 1,
    상기 제1 p형 클래드층에는 성장시 주입된 별도의 UDMHy 소스를 포함하고 있는 것을 특징으로 하는 질화물 반도체 소자. A nitride semiconductor device according to claim 1 characterized in that said p-type cladding layer contains a growth when implanted separate UDMHy source.
  9. 제1항에 있어서, According to claim 1,
    상기 제2 p형 클래드층과 상기 p형 전극 사이에 형성되어 있는 투명 도전체층을 더 포함하는 것을 특징으로 하는 질화물 반도체 소자. A nitride semiconductor device according to claim 1, further comprising a transparent conductive layer is formed between the first p-type cladding layer 2 and the p-type electrode.
  10. 제1항에 있어서, According to claim 1,
    상기 n형 클래드층과 상기 활성층 사이에 서로 다른 에너지 밴드를 가지는 질화물 반도체층이 순차적으로 적층된 다층 구조의 n형 초격자층을 더 포함하는 것을 특징으로 하는 질화물 반도체 소자. A nitride semiconductor device characterized in that the nitride semiconductor layers having different energy band between the n-type cladding layer and the active layer further comprises an n-type super lattice layer of the multi-layered structure sequentially stacked.
  11. 제10항에 있어서, 11. The method of claim 10,
    상기 n형 초격자층을 구성하는 서로 다른 에너지 밴드를 가지는 질화물 반도 체층은, In X Al Y Ga 1 -X- Y N (0≤X, 0≤Y, X+Y≤1) 조성물로 이루어져 있으며, Al과 In의 조성비를 다르게 하여 형성된 것을 특징으로 하는 질화물 반도체 소자. Each peninsula nitride layer having a different energy band constituting the n-type superlattice layer, In X Al Y Ga 1 -X- Y consists of N (0≤X, 0≤Y, X + Y≤1 ) composition a nitride semiconductor device characterized in that is formed by a different composition ratio of Al and in.
  12. 제11항에 있어서, 12. The method of claim 11,
    상기 n형 초격자층은, 상기 n형 클래드층의 에너지 밴드보다 더 높은 제1 질화물 반도체층과 상기 n형 클래드층의 에너지 밴드보다 더 낮은 제2 질화물 반도체층이 교대로 1회 이상 반복 적층되어 형성된 것을 특징으로 하는 질화물 반도체 소자. The n-type superlattice layer may be further laminated high first nitride is lower than the energy band of the semiconductor layer and the n-type cladding layer The second nitride semiconductor layer is repeated at least once with this shift than the energy band of the n-type cladding layer a nitride semiconductor device characterized in that formed.
  13. 제11항에 있어서, 12. The method of claim 11,
    상기 n형 초격자층은, 상기 n형 클래드층의 에너지 밴드보다 더 낮은 제1 질화물 반도체층과 상기 n형 클래드층의 에너지 밴드보다 더 높은 제2 질화물 반도체층이 교대로 1회 이상 반복 적층되어 형성된 것을 특징으로 하는 질화물 반도체 소자. Lattice layer of the n-type second is, is further laminated high Claim repeated one or more times with two nitride semiconductor layers are alternately than the energy band of the first nitride semiconductor layer is lower than the energy band of the n-type cladding layer and the n-type cladding layer a nitride semiconductor device characterized in that formed.
  14. 제12항 또는 제13항에 있어서, 13. The method of claim 12 or 13,
    상기 n형 초격자층을 이루는 제1 질화물 반도체층과 상기 제2 질화물 반도체층 사이에 어느 일방으로 에너지 밴드가 순차적으로 증가하는 1층 이상의 질화물 반도체층을 포함하는 것을 특징으로 하는 질화물 반도체 소자. A nitride semiconductor device comprising a first nitride semiconductor layer serving as the n-type super lattice layer and the second nitride layer of nitride semiconductor energy band has at least one layer that increases in sequence to either between the semiconductor layer.
  15. 제10항에 있어서, 11. The method of claim 10,
    상기 n형 초격자층을 이루는 질화물 반도체층의 전체층 또는 일부층은 n형 불순물이 도핑되어 있는 것을 특징으로 하는 질화물 반도체 소자. A nitride semiconductor device characterized in that the entire layer or part layer of the nitride semiconductor layer constituting the super lattice layer of the n-type second is that the n-type impurity is doped.
  16. 제15항에 있어서, 16. The method of claim 15,
    상기 n형 불순물의 도핑 농도는 상기 n형 초격자층을 이루는 질화물 반도체층의 위치마다 다르게 또는 일정하게 형성된 것을 특징으로 하는 질화물 반도체 소자. The doping concentration of the n-type impurity is a nitride semiconductor device, characterized in that each different position of the nitride semiconductor layer serving as the n-type super lattice layer or the regularly formed.
KR1020050070558A 2005-08-02 2005-08-02 Nitride semiconductor device KR100604423B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020050070558A KR100604423B1 (en) 2005-08-02 2005-08-02 Nitride semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020050070558A KR100604423B1 (en) 2005-08-02 2005-08-02 Nitride semiconductor device

Publications (1)

Publication Number Publication Date
KR100604423B1 true KR100604423B1 (en) 2006-07-18

Family

ID=37184487

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020050070558A KR100604423B1 (en) 2005-08-02 2005-08-02 Nitride semiconductor device

Country Status (1)

Country Link
KR (1) KR100604423B1 (en)

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101017396B1 (en) 2008-08-20 2011-02-28 서울옵토디바이스주식회사 Light emitting diode having modulation doped layer
KR101054984B1 (en) 2010-03-26 2011-08-05 엘지이노텍 주식회사 Light emitting device, method for fabricating the light emitting device and light emitting device package
KR20130102210A (en) * 2012-03-07 2013-09-17 삼성전자주식회사 Nitride semiconductor light emitting device and manufacturing method thereof
KR101389348B1 (en) 2007-12-04 2014-04-30 삼성전자주식회사 GaN-based semiconductor light emitting device
KR20140062946A (en) * 2012-11-15 2014-05-27 엘지이노텍 주식회사 Light emitting device
KR20140099646A (en) * 2013-02-04 2014-08-13 엘지이노텍 주식회사 A light emitting device

Cited By (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101389348B1 (en) 2007-12-04 2014-04-30 삼성전자주식회사 GaN-based semiconductor light emitting device
KR101017396B1 (en) 2008-08-20 2011-02-28 서울옵토디바이스주식회사 Light emitting diode having modulation doped layer
KR101054984B1 (en) 2010-03-26 2011-08-05 엘지이노텍 주식회사 Light emitting device, method for fabricating the light emitting device and light emitting device package
CN102201513A (en) * 2010-03-26 2011-09-28 Lg伊诺特有限公司 Light emitting diode, method of manufacturing the same, light emitting diode package and lighting system including the same
US8440995B2 (en) 2010-03-26 2013-05-14 Lg Innotek Co., Ltd. Light emitting device, method of manufacturing the same, light emitting device package and lighting system
KR20130102210A (en) * 2012-03-07 2013-09-17 삼성전자주식회사 Nitride semiconductor light emitting device and manufacturing method thereof
KR101903361B1 (en) * 2012-03-07 2018-10-04 삼성전자주식회사 Nitride semiconductor light emitting device and manufacturing method thereof
KR20140062946A (en) * 2012-11-15 2014-05-27 엘지이노텍 주식회사 Light emitting device
KR101969336B1 (en) 2012-11-15 2019-04-17 엘지이노텍 주식회사 Light emitting device
KR20140099646A (en) * 2013-02-04 2014-08-13 엘지이노텍 주식회사 A light emitting device
KR101954205B1 (en) * 2013-02-04 2019-05-31 엘지이노텍 주식회사 A light emitting device

Similar Documents

Publication Publication Date Title
US9190567B2 (en) Nitride semiconductor light emitting device and fabrication method thereof
JP5908558B2 (en) Photoelectric device and manufacturing method thereof
US8704208B2 (en) Semiconductor light emitting device and method for manufacturing the same
JP5281110B2 (en) Nitride semiconductor light emitting device
US8525196B2 (en) Nitride-based semiconductor light emitting diode
US8426887B2 (en) Light emitting device and light emitting device package
US8247792B2 (en) Light emitting diode having modulation doped layer
US8350250B2 (en) Nitride-based light emitting device
KR100706944B1 (en) Nitride semiconductor light emitting device
KR100993085B1 (en) Light emitting device, light emitting device package, and lighting unit
KR100765075B1 (en) Semiconductor light-emitting device and manufacturing method thereof
US6943381B2 (en) III-nitride light-emitting devices with improved high-current efficiency
US7115908B2 (en) III-nitride light emitting device with reduced polarization fields
US8823046B2 (en) Light emitting diode with a current concentrating structure
JP5048497B2 (en) Nitride semiconductor light emitting device and manufacturing method thereof
US7294864B2 (en) Flip chip type nitride semiconductor light-emitting diode
KR101428053B1 (en) Semiconductor light emitting device and fabrication method thereof
US6872986B2 (en) Nitride semiconductor device
US8314431B2 (en) LED semiconductor element having increased luminance
JP5193048B2 (en) Light emitting device having vertically stacked light emitting diodes
JP4014557B2 (en) Light emitting diode with dual dopant contact layer
KR100664985B1 (en) Nitride based semiconductor device
US6992331B2 (en) Gallium nitride based compound semiconductor light-emitting device
DE112004001447B4 (en) Nitride semiconductor light emitting device
KR100674862B1 (en) Nitride semiconductor light emitting device

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20120706

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20130701

Year of fee payment: 8

LAPS Lapse due to unpaid annual fee