KR100803246B1 - Nitride semiconductor device - Google Patents
Nitride semiconductor device Download PDFInfo
- Publication number
- KR100803246B1 KR100803246B1 KR1020060092872A KR20060092872A KR100803246B1 KR 100803246 B1 KR100803246 B1 KR 100803246B1 KR 1020060092872 A KR1020060092872 A KR 1020060092872A KR 20060092872 A KR20060092872 A KR 20060092872A KR 100803246 B1 KR100803246 B1 KR 100803246B1
- Authority
- KR
- South Korea
- Prior art keywords
- layer
- nitride semiconductor
- type
- ingan
- doped
- Prior art date
Links
Images
Abstract
Description
도 1은 종래 기술에 따른 질화물 반도체 소자(LED)의 구조를 나타낸 단면도.1 is a cross-sectional view showing the structure of a nitride semiconductor device (LED) according to the prior art.
도 2는 종래 기술에 따른 전류확산층을 나타낸 부분 단면도.Figure 2 is a partial cross-sectional view showing a current spreading layer according to the prior art.
도 3은 도 2에 도시된 전류확산층의 에너지 밴드갭 프로파일을 개략적으로 나타낸 그래프.3 is a graph schematically showing an energy band gap profile of the current spreading layer illustrated in FIG. 2.
도 4는 본 발명의 일 실시예에 따른 질화물 반도체 소자(LED)의 구조를 나타낸 단면도.4 is a cross-sectional view illustrating a structure of a nitride semiconductor device (LED) according to an embodiment of the present invention.
도 5는 본 발명의 제1 실시예에 따른 전류확산층의 InGaN층을 나타낸 부분 단면도.5 is a partial cross-sectional view showing an InGaN layer of a current spreading layer according to a first embodiment of the present invention.
도 6은 도 5에 도시된 InGaN층의 도핑 변조 프로파일의 일례를 개략적으로 나타낸 그래프.FIG. 6 is a graph schematically showing an example of a doping modulation profile of the InGaN layer shown in FIG. 5.
도 7은 본 발명의 제2 실시예에 따른 전류확산층의 InGaN층을 나타낸 부분 단면도.7 is a partial cross-sectional view showing an InGaN layer of a current spreading layer according to a second embodiment of the present invention.
도 8은 도 7에 도시된 InGaN층의 도핑 변조 프로파일의 일례를 개략적으로 나타낸 그래프.FIG. 8 is a graph schematically showing an example of a doping modulation profile of the InGaN layer shown in FIG. 7.
<도면의 주요 부분에 대한 부호의 설명><Explanation of symbols for the main parts of the drawings>
100 : 기판 110 : 버퍼층100
120 : n형 질화물 반도체층 130 : 전류확산층120: n-type nitride semiconductor layer 130: current diffusion layer
130a : GaN층 130b : InGaN층130a: GaN
140 : 활성층 150 : p형 질화물 반도체층140: active layer 150: p-type nitride semiconductor layer
160 : 투명 도전체층 170 : p형 전극160: transparent conductor layer 170: p-type electrode
180 : n형 전극 180: n-type electrode
200a : p형 도전형 불순물이 도핑된 InGaN층200a: InGaN layer doped with p-type impurity
200b : n형 도전형 불순물이 도핑된 InGaN층200b: InGaN layer doped with n-type conductivity
200c : 언도핑된 InGaN층200c undoped InGaN layer
본 발명은 발광다이오드(LED), 레이저다이오드(LD) 등의 발광소자, 태양전지, 광센서 등의 수광소자, 또는 트랜지스터, 파워디바이스 등의 전자디바이스에 사용되는 질화물 반도체 소자에 관한 것이다.BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a light emitting device such as a light emitting diode (LED), a laser diode (LD), a light emitting device such as a solar cell, an optical sensor, or a nitride semiconductor device used for electronic devices such as transistors and power devices.
최근, GaN 등의 Ⅲ-Ⅴ 질화물 반도체는, 우수한 물리적, 화화적 특성으로 인해 발광 다이오드(LED) 또는 레이저 다이오드(LD) 등의 발광 소자의 핵심 소재로 각광을 받고 있다. Ⅲ-Ⅴ 질화물 반도체 재료를 이용한 LED 혹은 LD는 청색 또는 녹색 파장대의 광을 얻기 위한 발광 소자에 많이 사용되고 있으며, 이러한 발광 소 자는 전광판, 조명 장치 등 각종 제품의 광원으로 응용되고 있다. 상기 Ⅲ-Ⅴ 질화물 반도체는 통상 InXAlYGa1 -X- YN (0≤X, 0≤Y, X+Y≤1)의 조성식을 갖는 GaN계 물질로 이루어져 있다.Recently, III-V nitride semiconductors such as GaN have been spotlighted as core materials of light emitting devices such as light emitting diodes (LEDs) or laser diodes (LDs) due to their excellent physical and chemical properties. LEDs or LDs using III-V nitride semiconductor materials are widely used in light emitting devices for obtaining light in the blue or green wavelength band, and these light emitting devices are used as light sources of various products such as electronic displays and lighting devices. The III-V nitride semiconductor is generally made of a GaN-based material having a composition formula of In X Al Y Ga 1 -X- Y N (0≤X, 0≤Y, X + Y≤1).
그러면, 이하 도 1 내지 도 3을 참조하여 상기와 같이 Ⅲ-Ⅴ 질화물 반도체를 사용한 종래의 질화물 반도체 소자(LED)를 상세하게 설명한다.Next, a conventional nitride semiconductor device (LED) using a III-V nitride semiconductor as described above will be described in detail with reference to FIGS. 1 to 3.
도 1은 종래 기술에 따른 질화물 반도체 소자(LED)의 구조를 개략적으로 나타낸 단면도이고, 도 2는 종래 기술에 따른 전류확산층을 나타낸 부분 단면도이며, 도 3은 도 2에 도시된 전류확산층의 에너지 밴드갭 프로파일을 개략적으로 나타낸 그래프이다.1 is a cross-sectional view schematically showing a structure of a nitride semiconductor device (LED) according to the prior art, FIG. 2 is a partial cross-sectional view showing a current diffusion layer according to the prior art, and FIG. 3 is an energy band of the current diffusion layer shown in FIG. It is a graph schematically showing a gap profile.
도시된 바와 같이, 종래 기술에 따라 질화물 반도체를 사용한 LED는, 광투과성 기판인 사파이어 기판(100) 상에 GaN으로 된 버퍼층(110), n형 질화물 반도체층(120), 활성층(140) 및 p형 질화물 반도체층(150)이 순차 적층된 기본 구조를 가진다.As shown, the LED using the nitride semiconductor according to the prior art, the
한편, 종래의 LED는, 상기 n형 질화물 반도체층(120)과 활성층(140) 사이 계면에 전류확산층(130)이 삽입되어 있으며, 이는 LED의 동작 전압(Vf)을 낮추고 광 출력을 높이는 역할을 한다.On the other hand, the conventional LED, the
특히, 종래 기술에 따른 상기 전류확산층(130)은 다수의 GaN층(130a)으로 형성되어, 그 사이에 에너지 밴드가 낮은 InGaN층(130b)을 함유하는 단일 양자 우물 또는 다중 양자 우물 구조로 이루어져 있다(도 3 참조).In particular, the current spreading
그리고, 상기 p형 질화물 반도체층(150)과 활성층(140) 및 전류확산층(130)은 메사 식각(mesa etching) 공정에 의하여 그 일부 영역이 제거된 바, n형 질화물 반도체층(120)의 일부 상면이 노출되어 있다. The p-type
또한, 노출된 n형 질화물 반도체층(120)의 상면에는 n형 전극(180)이 형성되어 있고, p형 질화물 반도체층(150) 상에는 ITO 등으로 이루어진 투명 도전체층(160)과 p형 전극(170)이 순차 적층된 구조로 형성되어 있다. 이때, 상기 p형 전극(170)은, 투명 전극 또는 금속 전극으로 형성될 수 있으며, 투명 전극으로 형성되었을 경우, 하부에 위치하는 투명 도전체층(160)이 생략 가능하다. 이와 같이 상기 투명 도전체층(160)이 생략될 경우, 상기 p형 전극(170)은 상기 p형 질화물 반도체층(150) 전면에 형성되는 것이 바람직하다. In addition, an n-
상술한 바와 같이, 상기 질화물 반도체 소자(LED)는 동작 전압을 낮추고 LED 칩의 광 출력을 높이기 위하여 InGaN층(130b)을 갖는 단일 양자 우물 또는 다중 양자 우물 구조의 전류확산층(130)을 갖는 이중 헤테로 구조가 채용되고 있다.As described above, the nitride semiconductor device (LED) is a double hetero having a current quantum well having a single quantum well or multiple quantum well structure having an InGaN layer (130b) to lower the operating voltage and increase the light output of the LED chip. The structure is adopted.
특히, 상기 질화물 반도체 소자(LED)에 있어서, 다중 양자 우물 구조는 다수개의 미니 밴드를 갖고 효율이 좋으므로, 단일 양자 우물 구조보다 출력이 높게 되는 동시에 동작전압이 낮아지는 등의 소자특성의 향상이 기대되고 있다.In particular, in the nitride semiconductor device (LED), since the multi-quantum well structure has a plurality of mini bands and has good efficiency, the device characteristics such as higher output and lower operating voltage than the single quantum well structure are improved. It is expected.
그런데, 상기 전류확산층(130)을 구성하는 InGaN층(130b)의 두께가 두껍기 때문에, InGaN 조성의 불균일 등으로 인하여 In 조성이 많은 곳에서 전류가 집중될 수 있으며, 이에 따라, LED 소자의 정전기 방전(ESD) 내압이 약해지는 문제가 있 다.However, since the thickness of the InGaN
따라서, 상기 InGaN층(130b)이 삽입된 전류확산층(130)을 사용하는 LED는 통상 ESD에 대한 내성이 약하기 때문에, 정전기 방전 특성을 개선 시킬 필요가 있다. 특히, LED는 이를 취급하거나 사용하는 과정에서, 사람이나 사물에서 쉽게 발생되는 정전기에 의해 파손될 수 있는 문제가 있다. Therefore, since the LED using the
이에 따라, ESD로 인한 LED의 손상을 억제하기 위해, 최근 다양한 연구들이 진행되고 있다. 예를 들어, 미국특허 제6,593,597호는, 동일 기판에 LED와 쇼트키 다이오드를 집적하여 LED와 쇼트키 다이오드를 병렬로 연결시켜 ESD로부터 LED를 보호하는 기술을 개시하고 있다. 그 외에도, ESD 내성을 개선시키기 위해, LED 소자를 제너 다이오드(zenor diode)와 병렬 연결시키는 방법이 제시된 바 있다.Accordingly, in order to suppress damage of LEDs due to ESD, various studies have recently been conducted. For example, U.S. Patent No. 6,593,597 discloses a technique for integrating an LED and a Schottky diode on the same substrate to connect the LED and the Schottky diode in parallel to protect the LED from ESD. In addition, in order to improve ESD resistance, a method of connecting an LED device in parallel with a Zener diode has been proposed.
그러나, 이와 같은 방안들은 별도의 제너 다이오드를 구입하여 조립하거나 쇼트키 접합을 형성시켜야 하는 번거로움을 초래하고, 그에 따라 소자의 전반적인 제조 비용을 증가시키는 문제가 있다.However, these methods have the problem of purchasing and assembling a separate zener diode or forming a Schottky junction, thereby increasing the overall manufacturing cost of the device.
본 발명은 상기한 문제점을 해결하기 위한 것으로, 본 발명의 목적은 동작 전압(Vf)을 낮추고 전자억류 효과 및 전류분산 효과를 향상시켜 고출력 특성을 확보하는 질화물 반도체 소자를 제공하는 데에 있다.SUMMARY OF THE INVENTION The present invention has been made to solve the above problems, and an object of the present invention is to provide a nitride semiconductor device that ensures high output characteristics by lowering the operating voltage (V f ) and improving the electron retention effect and the current dispersion effect.
또한, 본 발명의 목적은, ESD 내성 향상을 위한 별도의 다른 소자를 구비할 필요없이 높은 ESD 내성을 구현할 수 있는 질화물 반도체 소자를 제공하는 데에 있다.In addition, an object of the present invention is to provide a nitride semiconductor device that can implement a high ESD resistance without having to provide a separate device for improving the ESD resistance.
상기한 목적을 달성하기 위해, 본 발명은 기판과, 상기 기판 상에 형성되어 있는 n형 질화물 반도체층과, 상기 n형 질화물 반도체층 상의 일부에, GaN층과 InGaN층이 순차적으로 적층되어 형성되되, 상기 InGaN층은 서로 다른 타입의 도전형 불순물로 도핑된 InGaN층이 교대로 1회 이상 반복 적층되어 형성되어 있는 전류확산층과, 상기 전류확산층 상에 형성되어 있는 활성층과, 상기 활성층 상에 형성되어 있는 p형 질화물 반도체층과, 상기 p형 질화물 반도체층 상에 형성되어 있는 p형 전극 및 상기 전류확산층이 형성되지 않은 n형 질화물 반도체층 상에 형성되어 있는 n형 전극을 포함하는 것을 특징으로 하는 질화물 반도체 소자를 제공한다.In order to achieve the above object, the present invention is formed by sequentially stacking a GaN layer and an InGaN layer on a substrate, an n-type nitride semiconductor layer formed on the substrate, and a portion of the n-type nitride semiconductor layer. The InGaN layer includes a current diffusion layer formed by repeatedly stacking InGaN layers doped with different types of conductive impurities one or more times, an active layer formed on the current diffusion layer, and formed on the active layer. A p-type nitride semiconductor layer, a p-type electrode formed on said p-type nitride semiconductor layer, and an n-type electrode formed on an n-type nitride semiconductor layer in which said current spreading layer is not formed. Provided is a nitride semiconductor device.
또한, 상기 본 발명의 질화물 반도체 소자에서, 상기 전류확산층을 구성하는 서로 다른 타입의 도전형 불순물로 도핑된 InGaN층은, n형 도전형 불순물이 도핑된 InGaN층과 p형 도전형 불순물이 도핑된 InGaN층으로 이루어진 것이 바람직하다.Further, in the nitride semiconductor device of the present invention, the InGaN layer doped with different types of conductive impurities constituting the current diffusion layer may be doped with an InGaN layer doped with n-type conductive impurities and a p-type conductive impurity. It is preferable that it consists of an InGaN layer.
또한, 상기 본 발명의 질화물 반도체 소자에서, 상기 n형 도전형 불순물이 도핑된 InGaN층은 어느 일방으로 n형 도전형 불순물의 도핑 농도가 순차적으로 증가하는 1층 이상의 InGaN층으로 이루어지거나, 상기 p형 도전형 불순물이 도핑된 InGaN층은 어느 일방으로 p형 도전형 불순물의 도핑 농도가 순차적으로 증가하는 1층 이상의 InGaN층으로 이루어진 것이 바람직하다.In addition, in the nitride semiconductor device of the present invention, the InGaN layer doped with the n-type conductive impurity is composed of one or more InGaN layers in which the doping concentration of the n-type conductive impurity is sequentially increased, or the p The InGaN layer doped with the type conductive impurity is preferably composed of one or more InGaN layers in which the doping concentration of the p-type conductive impurity is sequentially increased.
또한, 상기 본 발명의 질화물 반도체 소자에서, 상기 전류확산층을 구성하는 서로 다른 타입의 도전형 불순물로 도핑된 InGaN층은, n형 도전형 불순물이 도핑된 InGaN층과 도전형 불순물이 언도핑된 InGaN층 및 p형 도전형 불순물이 도핑된 InGaN층으로 이루어진 것이 바람직하다.Further, in the nitride semiconductor device of the present invention, the InGaN layer doped with different types of conductive impurities constituting the current diffusion layer includes an InGaN layer doped with n-type conductive impurities and InGaN doped with conductive impurities. It is preferable that the layer and the InGaN layer doped with the p-type conductive impurity.
또한, 상기 본 발명의 질화물 반도체 소자에서, 상기 p형 질화물 반도체층과 상기 p형 전극 사이에 형성된 투명 도전체층을 더 포함하는 것이 바람직하다. 상기 투명 도전체층은, 상기 p형 전극을 통해 주입되는 전류의 주입 면적을 증가시켜 전류확산 효과를 더욱 향상시킬 수 있다.Further, in the nitride semiconductor device of the present invention, it is preferable to further include a transparent conductor layer formed between the p-type nitride semiconductor layer and the p-type electrode. The transparent conductor layer may further increase the current diffusion effect by increasing the injection area of the current injected through the p-type electrode.
이하 첨부한 도면을 참고로 하여 본 발명의 실시예에 대하여 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자가 용이하게 실시할 수 있도록 상세히 설명한다.Hereinafter, exemplary embodiments of the present invention will be described in detail with reference to the accompanying drawings so that those skilled in the art may easily implement the present invention.
도면에서 여러 층 및 영역을 명확하게 표현하기 위하여 두께를 확대하여 나타내었다. 명세서 전체를 통하여 유사한 부분에 대해서는 동일한 도면 부호를 병기하였다.In the drawings, the thickness of layers, films, panels, regions, etc., are exaggerated for clarity. Like reference numerals designate like parts throughout the specification.
이제 본 발명의 실시예에 따른 질화물 반도체 소자에 대하여 도면을 참고로 하여 상세하게 설명한다.A nitride semiconductor device according to an embodiment of the present invention will now be described in detail with reference to the accompanying drawings.
우선, 도 4를 참조하여 본 발명의 일 실시예에 따른 질화물 반도체 소자에 대하여 상세히 설명한다.First, a nitride semiconductor device according to an embodiment of the present invention will be described in detail with reference to FIG. 4.
도 4는 본 발명의 일 실시예에 따른 질화물 반도체 소자(LED)의 구조를 나타 낸 단면도이다.4 is a cross-sectional view illustrating a structure of a nitride semiconductor device (LED) according to an embodiment of the present invention.
도 4에 도시한 바와 같이, 광투과성인 기판(100)과, 상기 기판(100) 상에 버퍼층(110), n형 질화물 반도체층(120), 전류확산층(EEL; Electron Emission layer, 130), 활성층(140) 및 p형 질화물 반도체층(150)이 순차 적층되어 이루어진 발광 구조물을 포함한다.As shown in FIG. 4, the
상기 기판(100)은, 질화물 반도체 단결정을 성장시키기에 적합한 기판으로서, 사파이어 기판 및 실리콘카바네이트(SiC) 기판과 같은 이종 기판 또는 질화물 기판과 같은 동종 기판일 수 있다.The
상기 버퍼층(110)은, 상기 n형 질화물 반도체층(120)을 성장하기 전에 상기 사파이어 기판(100)과의 격자정합을 향상시키기 위한 층으로, 일반적으로 AlN/GaN으로 형성되어 있다.The
상기 n형 및 p형 질화물 반도체층(120, 150)과 활성층(140)은, InXAlYGa1 -X- YN 조성식(여기서, 0≤X, 0≤Y, X+Y≤1)을 갖는 반도체 물질로 이루어질 수 있다. 보다 구체적으로, 상기 n형 질화물 반도체층(120)은 n형 도전형 불순물이 도핑된 GaN층 또는 GaN/AlGaN층으로 이루어질 수 있으며, n형 도전형 불순물로는 예를 들어, Si, Ge, Sn 등을 사용하고, 바람직하게는 Si를 주로 사용한다. 또한, 상기 p형 질화물 반도체층(150)은 p형 도전형 불순물이 도핑된 GaN층 또는 GaN/AlGaN층으로 이루어질 수 있으며, p형 도전형 불순물로는 예를 들어, Mg, Zn, Be 등을 사용하고, 바람직하게는 Mg를 주로 사용한다. 그리고, 상기 활성층(140)은 다중 양자우 물(Multi-Quantum Well) 구조의 InGaN/GaN층으로 이루어질 수 있다.The n-type and p-type nitride semiconductor layers 120 and 150 and the
상기 전류확산층(130)은 다수의 GaN층(130a)으로 형성되어 있으며, 그 사이에 에너지 밴드가 낮은 InGaN층(130b)이 삽입되어 있는 단일 양자 우물 또는 다중 양자 우물 구조를 가진다. 상기 전류확산층(130)은 LED의 동작 전압을 낮추고 광 출력을 높이는 역할을 한다.The current spreading
한편, 상기 전류확산층(130)의 에너지 밴드가 낮은 InGaN층(130b)은 GaN층(130a)에 비하여 두께가 두껍기 때문에, InGaN 조성의 불균일 등으로 인하여 In 조성이 많은 곳에서 전류를 집중시킬 수 있으며, 이는 LED 소자의 정전기 방전(ESD) 내압을 약하게 하는 문제가 있다.On the other hand, since the
따라서, 본 발명에 따른 전류확산층(130)의 InGaN층(130b)은 서로 다른 타입의 도전형 불순물로 도핑된 InGaN층이 교대로 1회 이상 반복 적층되어 있는 구조를 가지게 형성되어 있다. 이는 상기 InGaN층(130b)을 서로 다른 도전형 불순물로 변조 도핑된 복수의 InGaN층으로 구성함으로써, 상기 InGaN층(130b)의 전자 이동도 변조를 가능하게 하여 상기 InGaN층(130b)이 삽입되어 있는 전류확산층(130)을 사용하는 LED의 ESD 내성을 강화시킨다.Therefore, the
또한, 본 발명에 따른 질화물 반도체 소자는, 상기 p형 질화물 반도체층(150)과 활성층(140) 및 전류확산층(130)을 에칭하여 상기 n형 질화물 반도체층(120)의 일부 상면을 노출시킴으로써 형성된 복수의 메사와, 상기 복수의 메사 상의 상기 노출된 n형 질화물 반도체층(120) 상에 형성된 n형 전극(180)과, 전류를 확산시키기 위해 상기 p형 질화물 반도체층(150) 상에 형성된 투명 도전체층(160) 및 상기 투명 도전체층(160) 상에서 반사 메탈 역할 및 본딩 메탈 역할을 하는 p형 전극(170)이 포함되어 있다. In addition, the nitride semiconductor device according to the present invention is formed by etching the p-type
이러한 본 실시예의 발광 구조물 구성에서, 상기 투명 도전체층(150)은, 전류 주입 면적을 증가시켜 전류확산 효과를 향상시키기 위한 층으로 ITO(Indium Tin Oxide), TO(Tin Oxide), IZO(Indium Zinc Oxide) 및 ITZO(Indium Tin Zinc Oxide)로 이루어진 그룹에서 선택된 어느 하나의 막으로 이루어짐이 바람직하다.In the light emitting structure of the present embodiment, the
그러면, 이하, 서로 다른 타입의 도전형 불순물로 도핑된 InGaN층이 교대로 1회 이상 반복 적층되어 있는 다층 구조의 InGaN층(130b)의 구체적인 종류에 대하여, 도 5 내지 도 8 및 앞서 설명한 도 4를 참조하여 설명하기로 한다.Then, the specific types of the
실시예Example 1 One
도 5 및 도 6을 참조하여 본 발명의 제1 실시예에 따른 전류확산층의 InGaN층에 대하여 상세히 설명한다.The InGaN layer of the current spreading layer according to the first embodiment of the present invention will be described in detail with reference to FIGS. 5 and 6.
도 5는 본 발명의 제1 실시예에 따른 전류확산층의 InGaN층을 나타낸 부분 단면도이고, 도 6은 도 5에 도시된 InGaN층의 도핑 변조 프로파일의 일례를 개략적으로 나타낸 그래프이다.FIG. 5 is a partial cross-sectional view showing an InGaN layer of the current diffusion layer according to the first embodiment of the present invention, and FIG. 6 is a graph schematically showing an example of a doping modulation profile of the InGaN layer shown in FIG.
도 5를 참조하면, 전류확산층(130)을 구성하는 복수의 GaN층(130a) 사이에 서로 다른 타입의 도전형 불순물로 도핑된 InGaN층이 교대로 1회 이상 반복 적층되어 있는 InGaN층(130b), 예를 들어, p형 도전형 불순물이 도핑된 InGaN층(200a)과 n형 도전형 불순물이 도핑된 InGaN층(200b)이 교대로 다수회 반복 적층되어 이루어진 InGaN층(130b)이 형성되어 있다. 이때, 상기 p형 도전형 불순물로는 예를 들어, Mg, Zn, Be 등을 사용하고, 상기 n형 도전형 불순물로는 예를 들어, Si, Ge, Sn 등을 사용한다.Referring to FIG. 5, an
한편, 상기 p형 도전형 불순물이 도핑된 InGaN층(200a)은 어느 일방으로 p형 도전형 불순물의 도핑 농도가 순차적으로 증가하는 1층 이상의 InGaN층으로 이루어지거나, 상기 n형 도전형 불순물이 도핑된 InGaN층(210b)은 어느 일방으로 n형 도전형 불순물의 도핑 농도가 순차적으로 증가하는 1층 이상의 InGaN층으로 이루어질 수 있다. 본 실시예에서는 상기 p형 도전형 불순물이 도핑된 InGaN층(200a)과 n형 도전형 불순물이 도핑된 InGaN층(210b)이 교대로 3회 적층되어 이루어진 InGaN층(130b)을 도시하고 있다.On the other hand, the
이에 따라, 본 발명의 제1 실시예에 따른 InGaN층(130b)은 상기 p형 도전형 불순물이 도핑된 InGaN층(200a)과 상기 n형 도전형 불순물이 도핑된 InGaN층(200b)의 서로 다른 도전형 불순물의 도핑 밴드, 즉 도 6에 도시된 바와 같이, 상기 상기 p형 도전형 불순물이 도핑된 InGaN층(200a)과 상기 n형 도전형 불순물이 도핑된 InGaN층(200b)의 계면에서 전자 이동도가 급격히 변화하는 도핑 밴드의 불연속성에 의해 그 계면에 이차원 전자가스층(도시하지 않음)을 형성하게 된다. Accordingly, the
따라서, 전압인가시에 상기 이차원 전자가스층을 통해 n+-p+접합으로 터널링 현상이 발생되어 동작 전압의 증가 없이 높은 전자 이동도를 확보하여 전류확산 효 과를 향상시킬 수 있다. 이와 같이, INGaN층(130b)에서 전류확산 효과가 향상되면, 동작 전압(Vf)가 낮아지게 되고, 광 출력을 확보하는 질화물 반도체 소자를 구현할 수 있다.Therefore, when voltage is applied, a tunneling phenomenon occurs at the n + -p + junction through the two-dimensional electron gas layer, thereby securing a high electron mobility without increasing the operating voltage, thereby improving the current diffusion effect. As such, when the current spreading effect is improved in the
또한, 상기 p형 도전형 불순물이 도핑된 InGaN층(200a)은 상기 n형 도전형 불순물이 도핑된 GaN층(130a)과 n형 도전형 불순물이 도핑된 InGaN층(200b) 사이 또는 n형 도전형 불순물이 도핑된 InGaN층(200b) 사이에 개재되어 상대적으로 높은 유전율을 갖게 되므로, 전류확산층(130)은 일종의 커패시터로서의 역할을 수행할 수 있게 된다. 따라서, 상기 전류확산층(130)은 급격한 서지(surge) 전압 또는 정전기 현상으로부터 질화물 반도체 소자를 보호할 수 있게 되고, 그로 인해 소자의 ESD 내성을 개선하는 것이 가능하다.In addition, the
실시예Example 2 2
도 7 및 도 8을 참고로, 본 발명의 제2 실시예에 대해 설명하기로 한다. 다만, 제2 실시예의 구성 중 제1 실시예와 동일한 부분에 대한 설명은 생략하고, 제2 실시예에서 달라지는 구성에 대해서만 상술하기로 한다.7 and 8, a second embodiment of the present invention will be described. However, the description of the same parts as those of the first embodiment of the configuration of the second embodiment will be omitted, and only the configuration that is different from the second embodiment will be described in detail.
도 7은 본 발명의 제2 실시예에 따른 전류확산층의 InGaN층을 나타낸 부분 단면도이고, 도 8은 도 7에 도시된 InGaN층의 도핑 변조 프로파일의 일례를 개략적으로 나타낸 그래프이다.FIG. 7 is a partial cross-sectional view illustrating an InGaN layer of a current diffusion layer according to a second embodiment of the present invention, and FIG. 8 is a graph schematically showing an example of a doping modulation profile of the InGaN layer shown in FIG. 7.
도 7 및 도 8에 도시한 바와 같이, 제2 실시예에 따른 전류확산층(130)의 InGaN층(130b)은 제1 실시예에 따른 InGaN층(130b)과 대부분의 구성이 동일하고, 다만, 상기 p형 도전형 불순물이 도핑된 InGaN층(200a)과 상기 n형 도전형 불순물이 도핑된 InGaN층(200b) 사이에 p형 및 n형 도전형 불순물이 도핑되지 않은 즉, 언도핑된 InGaN층(200c)을 더 포함한다는 점에서만 제1 실시예와 다르다. 이때, 상기 언도핑된 InGaN층(200c)은 상기 p형 도전형 불순물이 도핑된 InGaN층(200a)과 상기 n형 도전형 불순물이 도핑된 InGaN층(200b) 사이의 도핑 밴드갭의 차이를 조절하는 역할을 한다.As shown in FIG. 7 and FIG. 8, the
따라서, 제2 실시예는 제1 실시예에서와 동일한 작용 및 효과를 얻을 수 있을 뿐만 아니라, p형 도전형 불순물이 도핑된 InGaN층(200a)과 n형 도전형 불순물이 도핑된 InGaN층(200b) 사이에 형성된 언도핑된 InGaN층(200c)을 통해 p형 도전형 불순물이 도핑된 InGaN층(200a)과 n형 도전형 불순물이 도핑된 InGaN층(200b)의 계면에서 급격히 변화하는 도핑 밴드갭을 완충시킴으로써, 소자에 특성을 보다 안정적으로 유지시킬 수 있는 이점이 있다.Therefore, the second embodiment not only obtains the same functions and effects as in the first embodiment, but also
이상에서 본 발명의 바람직한 실시예에 대하여 상세하게 설명하였지만, 당해 기술 분야에서 통상의 지식을 가진 자라면 이로부터 다양한 변형 및 균등한 타 실시예가 가능하다는 점을 이해할 수 있을 것이다. 따라서, 본 발명의 권리 범위는 이에 한정되는 것은 아니고 다음의 청구범위에서 정의하고 있는 본 발명의 기본 개념을 이용한 당업자의 여러 변형 및 개량 형태 또한 본 발명의 권리범위에 속하는 것이다.Although the preferred embodiments of the present invention have been described in detail above, those skilled in the art will understand that various modifications and equivalent other embodiments are possible therefrom. Accordingly, the scope of the present invention is not limited thereto, and various modifications and improvements of those skilled in the art using the basic concept of the present invention as defined in the following claims also fall within the scope of the present invention.
상기한 바와 같이, 본 발명은 서로 다른 도핑 밴드를 가지는 InGaN층이 1회 이상 교차 적층되어 형성된 다층 구조의 InGaN층을, n형 GaN층 사이에 구비하여 전류확산층을 형성함으로써, 전류확산 효과를 향상시킬 수 있다. As described above, the present invention improves the current diffusion effect by forming a current diffusion layer by including an InGaN layer having a multi-layer structure formed by cross-laminating one or more InGaN layers having different doping bands between n-type GaN layers. You can.
이와 같이, 본 발명은 전류확산 효과의 향상으로 인하여 동작 전압(Vf)을 낮추어 발광 효율 또한 향상시켜, 높은 광 출력을 얻을 수 있는 질화물 반도체 소자를 구현하게 된다.As described above, the present invention reduces the operating voltage (V f ) due to the improvement of the current diffusion effect to improve the luminous efficiency, thereby realizing a nitride semiconductor device that can obtain a high light output.
또한, 본 발명은 상기 전류확산층의 서로 다른 도핑 밴드를 가지는 InGaN층이 1회 이상 교차 적층되어 있는 구조가 일종의 커패시터 역할을 수행함으로써, ESD 내성 향상을 위한 별도의 다른 소자를 구비할 필요없이 ESD 내성을 개선시켜 고신뢰성의 질화물 반도체 소자를 구현하게 된다.In addition, in the present invention, the structure in which InGaN layers having different doping bands of the current spreading layer are cross-laminated one or more times serves as a kind of capacitor, thereby eliminating the need for a separate device for improving ESD resistance. The nitride semiconductor device having high reliability can be realized by improving the efficiency.
Claims (8)
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020060092872A KR100803246B1 (en) | 2006-09-25 | 2006-09-25 | Nitride semiconductor device |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020060092872A KR100803246B1 (en) | 2006-09-25 | 2006-09-25 | Nitride semiconductor device |
Publications (1)
Publication Number | Publication Date |
---|---|
KR100803246B1 true KR100803246B1 (en) | 2008-02-14 |
Family
ID=39343175
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1020060092872A KR100803246B1 (en) | 2006-09-25 | 2006-09-25 | Nitride semiconductor device |
Country Status (1)
Country | Link |
---|---|
KR (1) | KR100803246B1 (en) |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100979701B1 (en) | 2008-08-25 | 2010-09-03 | 서울옵토디바이스주식회사 | Light emitting diode having modulation doped layer |
CN103022257A (en) * | 2012-12-28 | 2013-04-03 | 南京大学 | Manufacturing method of p-i-n junction InGaN solar cells |
KR20150087294A (en) * | 2013-01-23 | 2015-07-29 | 우시오덴키 가부시키가이샤 | Led element |
Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2001298215A (en) | 2000-04-14 | 2001-10-26 | Nichia Chem Ind Ltd | Light-emitting element |
KR100448351B1 (en) | 2004-06-10 | 2004-09-14 | 에피밸리 주식회사 | Ⅲ-nitride semiconductor light emitting device |
KR20050100128A (en) * | 2004-04-13 | 2005-10-18 | 엘지이노텍 주식회사 | Light emitting diode and method for manufacturing led |
-
2006
- 2006-09-25 KR KR1020060092872A patent/KR100803246B1/en active IP Right Grant
Patent Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2001298215A (en) | 2000-04-14 | 2001-10-26 | Nichia Chem Ind Ltd | Light-emitting element |
KR20050100128A (en) * | 2004-04-13 | 2005-10-18 | 엘지이노텍 주식회사 | Light emitting diode and method for manufacturing led |
KR100448351B1 (en) | 2004-06-10 | 2004-09-14 | 에피밸리 주식회사 | Ⅲ-nitride semiconductor light emitting device |
Cited By (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100979701B1 (en) | 2008-08-25 | 2010-09-03 | 서울옵토디바이스주식회사 | Light emitting diode having modulation doped layer |
CN103022257A (en) * | 2012-12-28 | 2013-04-03 | 南京大学 | Manufacturing method of p-i-n junction InGaN solar cells |
CN103022257B (en) * | 2012-12-28 | 2015-01-07 | 南京大学 | Manufacturing method of p-i-n junction InGaN solar cells |
KR20150087294A (en) * | 2013-01-23 | 2015-07-29 | 우시오덴키 가부시키가이샤 | Led element |
KR101665902B1 (en) | 2013-01-23 | 2016-10-12 | 우시오덴키 가부시키가이샤 | Led element |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR100631971B1 (en) | Nitride semiconductor light emitting device | |
KR100835116B1 (en) | Nitride semiconductor light emitting device | |
KR100604406B1 (en) | Nitride semiconductor device | |
US9431575B2 (en) | Light-emitting device | |
KR20070111091A (en) | Nitride semiconductor light emitting diode | |
KR101389348B1 (en) | GaN-based semiconductor light emitting device | |
US20130015465A1 (en) | Nitride semiconductor light-emitting device | |
KR20080087251A (en) | Light emitting diode having capacitor | |
KR100604423B1 (en) | Nitride semiconductor device | |
KR101138947B1 (en) | Light emitting device having zenor diode therein and method of fabricating the same | |
KR100803246B1 (en) | Nitride semiconductor device | |
KR100850778B1 (en) | Nitride semiconductor device | |
KR100661606B1 (en) | Nitride semiconductor device | |
KR20100027407A (en) | Nitride semiconductor light emitting device | |
KR100716792B1 (en) | Nitride semiconductor device | |
KR100836132B1 (en) | Nitride semiconductor light emitting diode | |
KR100721160B1 (en) | Nitride semiconductor device | |
KR101662242B1 (en) | A light emitting device and a light emitting device package | |
KR20080000784A (en) | Light emitting device having zenor diode therein and the fabrication method thereof | |
KR100674709B1 (en) | Nitride semiconductor device | |
KR20100059324A (en) | Nitride semiconductor light emitting device | |
US9525104B2 (en) | Light-emitting diode | |
KR101381986B1 (en) | Light emitting diode having capacitor | |
KR101372845B1 (en) | Nitride semiconductor light emitting device | |
KR101372846B1 (en) | Method for manufacturing nitride semiconductor light emitting device |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A201 | Request for examination | ||
E902 | Notification of reason for refusal | ||
E701 | Decision to grant or registration of patent right | ||
GRNT | Written decision to grant | ||
FPAY | Annual fee payment |
Payment date: 20130131 Year of fee payment: 6 |
|
FPAY | Annual fee payment |
Payment date: 20140129 Year of fee payment: 7 |
|
FPAY | Annual fee payment |
Payment date: 20150202 Year of fee payment: 8 |