KR20160098223A - Electronic component, connector, connector production method, and electronic component connecting method - Google Patents

Electronic component, connector, connector production method, and electronic component connecting method Download PDF

Info

Publication number
KR20160098223A
KR20160098223A KR1020167015166A KR20167015166A KR20160098223A KR 20160098223 A KR20160098223 A KR 20160098223A KR 1020167015166 A KR1020167015166 A KR 1020167015166A KR 20167015166 A KR20167015166 A KR 20167015166A KR 20160098223 A KR20160098223 A KR 20160098223A
Authority
KR
South Korea
Prior art keywords
bump
area
side edge
output
electronic component
Prior art date
Application number
KR1020167015166A
Other languages
Korean (ko)
Other versions
KR102373907B1 (en
Inventor
겐이치 히라야마
Original Assignee
데쿠세리아루즈 가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from JP2013264377A external-priority patent/JP6434210B2/en
Priority claimed from JP2014162480A external-priority patent/JP6457214B2/en
Application filed by 데쿠세리아루즈 가부시키가이샤 filed Critical 데쿠세리아루즈 가부시키가이샤
Priority to KR1020227007789A priority Critical patent/KR102423319B1/en
Publication of KR20160098223A publication Critical patent/KR20160098223A/en
Application granted granted Critical
Publication of KR102373907B1 publication Critical patent/KR102373907B1/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/14—Structure, shape, material or disposition of the bump connectors prior to the connecting process of a plurality of bump connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/17—Structure, shape, material or disposition of the bump connectors after the connecting process of a plurality of bump connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L24/80 - H01L24/90
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05552—Shape in top view
    • H01L2224/05553—Shape in top view being rectangular
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/0601—Structure
    • H01L2224/0603—Bonding areas having different sizes, e.g. different heights or widths
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/061—Disposition
    • H01L2224/0612—Layout
    • H01L2224/0615—Mirror array, i.e. array having only a reflection symmetry, i.e. bilateral symmetry
    • H01L2224/06154—Mirror array, i.e. array having only a reflection symmetry, i.e. bilateral symmetry covering only portions of the surface to be connected
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/0651—Function
    • H01L2224/06515—Bonding areas having different functions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/12105—Bump connectors formed on an encapsulation of the semiconductor or solid-state body, e.g. bumps on chip-scale packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/14—Structure, shape, material or disposition of the bump connectors prior to the connecting process of a plurality of bump connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/14—Structure, shape, material or disposition of the bump connectors prior to the connecting process of a plurality of bump connectors
    • H01L2224/1401—Structure
    • H01L2224/1403—Bump connectors having different sizes, e.g. different diameters, heights or widths
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/14—Structure, shape, material or disposition of the bump connectors prior to the connecting process of a plurality of bump connectors
    • H01L2224/141—Disposition
    • H01L2224/1412—Layout
    • H01L2224/1413—Square or rectangular array
    • H01L2224/14132—Square or rectangular array being non uniform, i.e. having a non uniform pitch across the array
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/14—Structure, shape, material or disposition of the bump connectors prior to the connecting process of a plurality of bump connectors
    • H01L2224/141—Disposition
    • H01L2224/1412—Layout
    • H01L2224/14177—Combinations of arrays with different layouts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16227—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/17—Structure, shape, material or disposition of the bump connectors after the connecting process of a plurality of bump connectors
    • H01L2224/1701—Structure
    • H01L2224/1703—Bump connectors having different sizes, e.g. different diameters, heights or widths
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/17—Structure, shape, material or disposition of the bump connectors after the connecting process of a plurality of bump connectors
    • H01L2224/171—Disposition
    • H01L2224/1712—Layout
    • H01L2224/1713—Square or rectangular array
    • H01L2224/17132—Square or rectangular array being non uniform, i.e. having a non uniform pitch across the array
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/17—Structure, shape, material or disposition of the bump connectors after the connecting process of a plurality of bump connectors
    • H01L2224/171—Disposition
    • H01L2224/1712—Layout
    • H01L2224/17177—Combinations of arrays with different layouts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/17—Structure, shape, material or disposition of the bump connectors after the connecting process of a plurality of bump connectors
    • H01L2224/1751—Function
    • H01L2224/17515—Bump connectors having different functions
    • H01L2224/17517—Bump connectors having different functions including bump connectors providing primarily mechanical support
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/29198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/29199—Material of the matrix
    • H01L2224/2929—Material of the matrix with a principal constituent of the material being a polymer, e.g. polyester, phenolic based polymer, epoxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/29198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/29298—Fillers
    • H01L2224/29299—Base material
    • H01L2224/293—Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29301—Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • H01L2224/29311—Tin [Sn] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/29198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/29298—Fillers
    • H01L2224/29299—Base material
    • H01L2224/293—Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29301—Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • H01L2224/29316—Lead [Pb] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/29198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/29298—Fillers
    • H01L2224/29299—Base material
    • H01L2224/293—Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29317—Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/29324—Aluminium [Al] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/29198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/29298—Fillers
    • H01L2224/29299—Base material
    • H01L2224/293—Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29338—Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/29339—Silver [Ag] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/29198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/29298—Fillers
    • H01L2224/29299—Base material
    • H01L2224/293—Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29338—Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/29344—Gold [Au] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/29198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/29298—Fillers
    • H01L2224/29299—Base material
    • H01L2224/293—Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29338—Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/29347—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/29198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/29298—Fillers
    • H01L2224/29299—Base material
    • H01L2224/293—Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29338—Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/29355—Nickel [Ni] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/29198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/29298—Fillers
    • H01L2224/29299—Base material
    • H01L2224/293—Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29338—Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/2936—Iron [Fe] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/29198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/29298—Fillers
    • H01L2224/29299—Base material
    • H01L2224/293—Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29363—Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than 1550°C
    • H01L2224/29371—Chromium [Cr] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/29198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/29298—Fillers
    • H01L2224/29299—Base material
    • H01L2224/2939—Base material with a principal constituent of the material being a polymer, e.g. polyester, phenolic based polymer, epoxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/29198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/29298—Fillers
    • H01L2224/29399—Coating material
    • H01L2224/294—Coating material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/8119—Arrangement of the bump connectors prior to mounting
    • H01L2224/81193—Arrangement of the bump connectors prior to mounting wherein the bump connectors are disposed on both the semiconductor or solid-state body and another item or body to be connected to the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/812—Applying energy for connecting
    • H01L2224/81201—Compression bonding
    • H01L2224/81203—Thermocompression bonding, e.g. diffusion bonding, pressure joining, thermocompression welding or solid-state welding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/832—Applying energy for connecting
    • H01L2224/83201—Compression bonding
    • H01L2224/83203—Thermocompression bonding, e.g. diffusion bonding, pressure joining, thermocompression welding or solid-state welding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L24/80 - H01L24/90
    • H01L24/92—Specific sequence of method steps

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Wire Bonding (AREA)
  • Electric Connection Of Electric Components To Printed Circuits (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)

Abstract

입력 범프 영역과 출력 범프 영역에 면적차를 가짐과 함께 비대칭으로 배치되어 있는 전자 부품에 있어서도 열압착 헤드에 의한 압력차를 해소해 접속 신뢰성을 향상시킨다.
회로 기판(14)에의 실장면(2)에는, 서로 대향하는 1쌍의 측가장자리의 일방측(2a)에 근접해 출력 범프(3)가 배열된 출력 범프 영역(4)이 형성되고, 1쌍의 측가장자리의 타방측(2b)에 근접해 입력 범프(5)가 배열된 입력 범프 영역(6)이 형성되고, 출력 범프 영역(4) 및 상기 입력 범프 영역(6)은, 상이한 면적이고, 또한 실장면(2)에 있어서 비대칭으로 배치되고, 출력 범프 영역(4) 또는 입력 범프 영역(6) 중, 상대적으로 대면적인 일방은, 1쌍의 측가장자리 간의 폭(W)의 4％ 이상의 거리만큼, 근접하는 일방 또는 타방의 측가장자리(2a, 2b)로부터 내측에 형성되어 있다. It is possible to solve the pressure difference caused by the thermocompression head to improve the connection reliability even in an electronic component which has an area difference between the input bump area and the output bump area and is arranged asymmetrically.
The output bump area 4 in which the output bumps 3 are arranged close to one side 2a of one pair of side edges opposed to each other is formed in the mounting surface 2 on the circuit board 14, The input bump area 6 in which the input bumps 5 are arranged in the vicinity of the other side 2b of the side edge is formed and the output bump area 4 and the input bump area 6 have different areas, The output bump area 4 or the input bump area 6 is arranged asymmetrically in the scene 2 and one of the relatively large sides of the output bump area 4 or the input bump area 6 is formed by a distance of 4% And is formed on the inner side from one side edge or the other side edge (2a, 2b) adjacent thereto.

Description

전자 부품, 접속체, 접속체의 제조 방법 및 전자 부품의 접속 방법{ELECTRONIC COMPONENT, CONNECTOR, CONNECTOR PRODUCTION METHOD, AND ELECTRONIC COMPONENT CONNECTING METHOD}TECHNICAL FIELD [0001] The present invention relates to an electronic component, a connection body, a method of manufacturing a connection body, and a connection method of the electronic component,

본 발명은, 접착제를 개재하여 회로 기판 상에 접속되는 전자 부품, 회로 기판 상에 전자 부품이 접속된 접속체, 접속체의 제조 방법 및 전자 부품의 접속 방법에 관계되고, 특히 회로 기판에의 실장면에 복수의 범프 전극이 비대칭으로 배치되어 있는 전자 부품과, 이 전자 부품이 접속된 접속체, 접속체의 제조 방법 및 전자 부품의 접속 방법에 관한 것이다.BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to an electronic component connected to a circuit board via an adhesive, a connection member to which electronic components are connected on a circuit board, a manufacturing method of a connection member, An electronic component in which a plurality of bump electrodes are arranged asymmetrically in a scene, a connection body to which the electronic component is connected, a manufacturing method of the connection body, and a connection method of the electronic component.

본 출원은, 일본에 있어서 2013년 12월 20일에 출원된 일본 특허출원 번호 일본 특허출원 2013-264377 및 일본에 있어서 2014년 8월 8일에 출원된 일본 특허출원 번호 일본 특허출원 2014-162480을 기초로 해서 우선권을 주장하는 것이고, 이들 출원은 참조됨으로써 본 출원에 원용된다. The present application is based on Japanese Patent Application No. 2013-264377 filed on December 20, 2013, Japanese Patent Application No. 2014-162480 filed on August 8, 2014, and Japanese Patent Application No. 2014-162480 filed on August 8, The disclosures of which are incorporated herein by reference in their entirety.

종래, 각종 전자기기의 회로 기판에 IC칩이나 LSI칩 등의 전자 부품이 접속된 접속체가 제공되고 있다. 최근, 각종 전자기기에 있어서는, 파인 피치화, 경량 박형화 등의 관점에서, 전자 부품으로서 실장면에 돌기상의 전극인 범프가 배열된 IC칩이나 LSI칩을 사용하고, 이들 IC칩 등의 전자 부품을 직접 회로 기판 상에 실장하는 이른바 COB(chip on board)나, COG(chip on glass)가 채용되고 있다.BACKGROUND ART [0002] Conventionally, a connection body in which an electronic component such as an IC chip or an LSI chip is connected to a circuit board of various electronic apparatuses is provided. 2. Description of the Related Art In recent years, in various electronic apparatuses, an IC chip or an LSI chip in which bumps, which are electrodes on a projection, are arranged as an electronic component, are used from the viewpoints of fine pitch and light weight, Called chip on board (COB) or chip on glass (COG), which is mounted on a circuit board, is employed.

COB 접속이나 COG 접속에 있어서는, 회로 기판의 단자부 상에 이방성 도전 필름을 개재하여 IC칩이 열압착되고 있다. 이방성 도전 필름은, 열경화형 바인더 수지에 도전성 입자를 혼합해 필름상으로 한 것으로, 2개의 도체 사이에서 가열 압착됨으로써 도전 입자에 의해 도체 간의 전기적 도통이 취해지고, 바인더 수지에 의해 도체 간의 기계적 접속이 유지된다. 이방성 도전 필름을 구성하는 접착제로서는, 통상 신뢰성이 높은 열경화성 접착제를 사용하도록 되어 있다. 또 한편으로, 광경화성 수지에 의한 접속이나, 열경화와 광경화를 병용한 접속 방법도 이용되고 있지만, 툴에 의해 가압하는 경우에 있어서, 열경화성 접착제와 동일한 문제를 내포한다고 상정된다.In the COB connection and the COG connection, the IC chip is thermally bonded onto the terminal portion of the circuit board via the anisotropic conductive film. The anisotropic conductive film is formed by mixing electrically conductive particles in a thermosetting binder resin to form a film. The electrically conductive particles are heated and pressed between two conductors, so that electrical conduction between the conductors is taken by the conductive particles. maintain. As an adhesive constituting the anisotropic conductive film, a thermosetting adhesive having high reliability is usually used. On the other hand, a connection method using a photo-curable resin or a method using a combination of thermal curing and photo-curing is also used, but it is assumed that the same problems as those of the thermosetting adhesive are implied when pressing is performed by a tool.

범프가 형성된 IC칩(50)은, 예를 들어 도 6(A)에 나타내는 바와 같이, 회로 기판의 실장면에, 일방의 측가장자리(50a)를 따라 입력 범프(51)가 일렬로 배열된 입력 범프 영역(52)이 형성되고, 일방의 측가장자리(50a)와 대향하는 타방의 측가장자리(50b)를 따라 출력 범프(53)가 2열의 지그재그상으로 배열된 출력 범프 영역(54)이 형성되어 있다. 범프 배열은 IC칩의 종류에 따라 다양하지만, 일반적으로 종래의 범프가 형성된 IC칩은, 입력 범프(51)의 수보다 출력 범프(53)의 수가 많아, 입력 범프 영역(52)의 면적보다 출력 범프 영역(54)의 면적이 넓어지고, 또 입력 범프(51)의 형상이 출력 범프(53)의 형상보다 크게 형성되어 있다.6 (A), the IC chip 50 in which the bumps are formed is provided with input bumps 51 arranged in a line along one side edge 50a in the mounting surface of the circuit board, A bump region 52 is formed and an output bump region 54 in which output bumps 53 are arranged in two rows in a staggered pattern is formed along the other side edge 50b opposite to one side edge 50a have. The number of the output bumps 53 is larger than the number of the input bumps 51 in the conventional IC chip in which the bumps are formed and the output The area of the bump area 54 is widened and the shape of the input bump 51 is formed larger than the shape of the output bump 53. [

그리고, COG 실장에서는, 예를 들어 도 6(B)에 나타내는 바와 같이, 이방성 도전 필름(55)을 개재하여 회로 기판(56)의 전극 단자(57) 상에 IC칩(50)이 탑재된 후, 열압착 헤드(58)에 의해 IC칩(50)의 위로부터 가열 압박한다. 이 열압착 헤드(58)에 의한 열가압에 의해, 이방성 도전 필름(55)의 바인더 수지가 용융되어 각 입출력 범프(51, 53)와 회로 기판(56)의 전극 단자(57) 사이로부터 유동함과 함께, 각 입출력 범프(51, 53)와 회로 기판(56)의 전극 단자(57) 사이에 도전성 입자가 협지되고, 이 상태에서 바인더 수지가 열경화된다. 이것에 의해, IC칩(50)은, 회로 기판(56) 상에 전기적, 기계적으로 접속된다.6 (B), the IC chip 50 is mounted on the electrode terminal 57 of the circuit board 56 via the anisotropic conductive film 55. Thereafter, as shown in Fig. 6B, , And is thermally pressed from the top of the IC chip 50 by a thermocompression head 58. The binder resin of the anisotropic conductive film 55 melts and flows from between the input / output bumps 51 and 53 and the electrode terminals 57 of the circuit board 56 by the heat pressing by the thermocompression head 58 The conductive particles are sandwiched between the input / output bumps 51 and 53 and the electrode terminals 57 of the circuit board 56. In this state, the binder resin is thermally cured. As a result, the IC chip 50 is electrically and mechanically connected to the circuit board 56.

일본 특허공개 2004-214373호 공보Japanese Patent Application Laid-Open No. 2004-214373

여기서, 상기 서술한 바와 같이, 범프가 형성된 IC칩(50) 등의 전자 부품은, 실장면에 형성된 입력 범프(51)와 출력 범프(53)의 각 범프 배열 및 크기가 상이하여, 입력 범프 영역(52)과 출력 범프 영역(54)에 면적차를 갖는다. 또, 전자 부품은, 입력 범프 영역(52)과 출력 범프 영역(54)이 실장면에 있어서 비대칭으로 배치되어 있다.As described above, the electronic parts such as the IC chip 50 on which the bumps are formed have different bump arrangements and sizes of the input bumps 51 and the output bumps 53 formed on the mounting surface, (52) and the output bump region (54). In the electronic component, the input bump area 52 and the output bump area 54 are arranged asymmetrically in the mounting view.

그 때문에, 종래의 COB 접속이나 COG 접속에 있어서는, 열압착 헤드(58)에 의한 입력 범프(51)와 출력 범프(53)에 가해지는 압박력이 불균일해지고, 예를 들어 출력 범프 영역(54)에 있어서는, 타방의 측가장자리(50b)측에 배열된 출력 범프(53)와, 실장면의 내측에 배열된 출력 범프(53)에서 압력차가 생길 수 있다. Therefore, in the conventional COB connection or COG connection, the pressing force applied to the input bump 51 and the output bump 53 by the thermocompression bonding head 58 becomes non-uniform and, for example, in the output bump area 54 A pressure difference may occur between the output bumps 53 arranged on the side edge 50b side of the other side and the output bumps 53 arranged on the inside of the mounting surface.

또, 열압착 헤드(58)에 의한 압력이 입력 범프 영역(52)과 출력 범프 영역(54)의 각 내측가장자리에 편중함으로써, 출력 범프 영역(54)에 있어서는, 타방의 측가장자리(50b)측에 배열된 출력 범프(53)에 대한 압력이 약해져, 도전성 입자의 압입이 부족해 도통 불량을 일으킬 우려가 있다.The pressure by the thermocompression head 58 is biased to the respective inner edges of the input bump area 52 and the output bump area 54 so that in the output bump area 54, The pressure on the output bumps 53 arranged on the inner circumferential surface of the output bump 53 is weakened, and there is a possibility that conduction failure may occur due to insufficient press-fitting of the conductive particles.

이와 같은 문제를 해결하기 위해서, 신호 등의 입출력에는 사용하지 않는 이른바 더미 범프를 형성해, 열압착 헤드로부터 IC칩 전체면에 가해지는 응력을 분산시켜 균일화시키는 것이 이루어지고 있다. 그러나, 이 수법에서도 응력의 지점(支點)이 증가함으로써, 기술적 난이도는 높아진다. 또, 더미 범프를 형성하기 위해서는, 전자 부품의 제조 공정수가 증가하고, 또 쓸데없이 재료 비용도 필요해져 버리기 때문에, 더미 범프를 사용하지 않는 구성이 요망된다.In order to solve such a problem, a so-called dummy bump which is not used for input and output of a signal is formed so that the stress applied to the entire surface of the IC chip from the thermocompression head is dispersed and made uniform. However, this technique also increases the technical difficulty by increasing the point of stress. In addition, in order to form the dummy bumps, the number of manufacturing steps of the electronic parts increases, and the material cost becomes unnecessary. Therefore, a configuration not using the dummy bumps is desired.

그래서, 본 발명은, 입력 범프 영역과 출력 범프 영역이 면적차를 가짐과 함께 비대칭으로 배치되어 있는 전자 부품에 있어서, 열압착 헤드에 의한 압력차를 해소해 접속 신뢰성을 향상시킬 수 있는 전자 부품, 접속체, 접속체의 제조 방법 및 접속 방법을 제공하는 것을 목적으로 한다.SUMMARY OF THE INVENTION Accordingly, it is an object of the present invention to provide an electronic component in which an input bump area and an output bump area have an area difference and are arranged asymmetrically and which can improve a connection reliability by eliminating a pressure difference caused by a thermocompression bonding head, It is an object of the present invention to provide a connecting body, a connecting body manufacturing method, and a connecting method.

상기 서술한 과제를 해결하기 위해서 본 발명에 관련된 전자 부품은, 서로 대향하는 1쌍의 측가장자리의 일방측에 근접해 출력 범프가 배열된 출력 범프 영역이 형성되고, 상기 1쌍의 측가장자리의 타방측에 근접해 입력 범프가 배열된 입력 범프 영역이 형성되고, 상기 출력 범프 영역 및 상기 입력 범프 영역은, 상이한 면적이고, 또한 비대칭으로 배치되고, 상기 출력 범프 영역 또는 상기 입력 범프 영역 중 상대적으로 대면적인 일방은, 상기 1쌍의 측가장자리 간의 폭의 4％ 이상의 거리만큼, 근접하는 상기 일방 또는 타방의 측가장자리로부터 내측에 형성되어 있는 것이다. In order to solve the above-described problems, an electronic part according to the present invention is characterized in that an output bump area in which output bumps are arranged close to one side of a pair of side edges opposed to each other is formed, Wherein the output bump region and the input bump region have different areas and are arranged asymmetrically, and the output bump region and the input bump region are formed in a relatively large one of the output bump region or the input bump region, Is formed on the inner side from the one side edge or the other side edge adjacent to the side edge by a distance of 4% or more of the width between the pair of side edges.

또, 본 발명에 관련된 접속체는, 전자 부품이 접착제를 개재하여 회로 기판 상에 배치되고, 가압 툴로 가압됨으로써, 상기 전자 부품이 상기 회로 기판 상에 접속된 접속체에 있어서, 상기 전자 부품의 상기 회로 기판에의 실장면에는, 서로 대향하는 1쌍의 측가장자리의 일방측에 근접해 출력 범프가 배열된 출력 범프 영역이 형성되고, 상기 1쌍의 측가장자리의 타방측에 근접해 입력 범프가 배열된 입력 범프 영역이 형성되고, 상기 출력 범프 영역 및 상기 입력 범프 영역은, 상이한 면적이고, 또한 상기 실장면에 있어서 비대칭으로 배치되고, 상기 출력 범프 영역 또는 상기 입력 범프 영역 중, 상대적으로 대면적인 일방은, 상기 1쌍의 측가장자리 간의 폭의 4％ 이상의 거리만큼, 근접하는 상기 일방 또는 타방의 측가장자리로부터 내측에 형성되어 있는 것이다.A connection body according to the present invention is a connection body in which an electronic component is disposed on a circuit board with an adhesive interposed therebetween and is pressed by a pressing tool so that the electronic component is connected to the circuit board, An output bump area in which output bumps are arranged close to one side of a pair of side edges opposed to each other is formed in a mounting surface on a circuit board, and an input bump arranged close to the other side of the pair of side edges Wherein the output bump region and the input bump region are different in area and are arranged asymmetrically in the mounting scene, and one of the output bump region and the input bump region, Is formed at a distance of 4% or more of the width between the pair of side edges so as to be inward from the one or the other side edge Will.

또, 본 발명에 관련된 접속체의 제조 방법은, 접착제를 개재하여 회로 기판 상에 전자 부품을 배치하고, 가압 툴로 가압함으로써 상기 전자 부품을 상기 회로 기판 상에 접속하는 접속체의 제조 방법에 있어서, 상기 전자 부품의 상기 회로 기판에의 실장면에는, 서로 대향하는 1쌍의 측가장자리의 일방측에 근접해 출력 범프가 배열된 출력 범프 영역이 형성되고, 상기 1쌍의 측가장자리의 타방측에 근접해 입력 범프가 배열된 입력 범프 영역이 형성되고, 상기 출력 범프 영역 및 상기 입력 범프 영역은, 상이한 면적이고, 또한 상기 실장면에 있어서 비대칭으로 배치되고, 상기 출력 범프 영역 또는 상기 입력 범프 영역 중, 상대적으로 대면적인 일방은, 상기 1쌍의 측가장자리 간의 폭의 4％ 이상의 거리만큼, 근접하는 상기 일방 또는 타방의 측가장자리로부터 내측에 형성되어 있는 것이다.A method for manufacturing a connection body according to the present invention is a method for manufacturing a connection body in which an electronic component is disposed on a circuit board with an adhesive interposed therebetween and the electronic component is connected to the circuit board by pressing with a pressing tool, An output bump area in which output bumps are arranged close to one side of a pair of side edges opposed to each other is formed in the mounting surface of the electronic component on the circuit board, Wherein the output bump area and the input bump area are different in area and are arranged asymmetrically in the mounting scene, and the output bump area and the input bump area are relatively arranged Wherein one of the side faces of the pair of side edges has a width of 4% or more of the width between the pair of side edges, Since it is formed on the inner side.

또, 본 발명에 관련된 접속 방법은, 접착제를 개재하여 회로 기판 상에 전자 부품을 배치하고, 가압 툴로 가압함으로써 상기 전자 부품을 상기 회로 기판 상에 접속하는 전자 부품의 접속 방법에 있어서, 상기 전자 부품의 상기 회로 기판에의 실장면에는, 서로 대향하는 1쌍의 측가장자리의 일방측에 근접해 출력 범프가 배열된 출력 범프 영역이 형성되고, 상기 1쌍의 측가장자리의 타방측에 근접해 입력 범프가 배열된 입력 범프 영역이 형성되고, 상기 출력 범프 영역 및 상기 입력 범프 영역은, 상이한 면적이고, 또한 상기 실장면에 있어서 비대칭으로 배치되고, 상기 출력 범프 영역 또는 상기 입력 범프 영역 중, 상대적으로 대면적인 일방은, 상기 1쌍의 측가장자리 간의 폭의 4％ 이상의 거리만큼, 근접하는 상기 일방 또는 타방의 측가장자리로부터 내측에 형성되어 있는 것이다.A connection method according to the present invention is a connection method of an electronic component for connecting an electronic component to a circuit board by placing an electronic component on a circuit board with an adhesive interposed therebetween and pressing the electronic component with a pressing tool, Wherein an output bump area in which output bumps are arranged close to one side of a pair of side edges opposed to each other is formed in the mounting surface of the circuit board on which the input bumps are arranged, Wherein the output bump region and the input bump region have different areas and are arranged asymmetrically in the mounting surface, and the output bump region and the input bump region are formed in a relatively large one- Is formed by a distance of at least 4% of the width between the pair of side edges from the one or the other side edge It is formed in the side.

상기 서술한 과제를 해결하기 위해서, 본 발명에 관련된 전자 부품은, 제 1 측가장자리를 따라 범프열이 형성된 사각형상의 제 1 범프 영역과, 상기 제 1 측가장자리에 대향하는 제 2 측가장자리를 따라 범프열이 형성된 사각형상의 제 2 범프 영역을 구비하고, 상기 제 1 범프 영역의 폭 방향의 거리가, 상기 제 2 범프 영역의 폭 방향의 거리보다 크고, 상기 제 1 범프 영역의 폭 방향의 외측과 상기 제 2 범프 영역의 폭 방향의 외측 사이의 범프 영역 외측 간 중점이, 상기 제 1 측가장자리와 상기 제 2 측가장자리 사이의 측가장자리 간 중점보다, 상기 제 2 측가장자리측에 존재하는 것이다.In order to solve the above-described problems, an electronic component according to the present invention includes: a rectangular first bump area formed with a bump line along a first side edge; and a second bump area formed along a second side edge opposite to the first side edge, Wherein the first bump region has a rectangular second bump region in which a row is formed and the first bump region has a width in the width direction larger than a width in the width direction of the second bump region, The intermediate point between the outer side of the bump region and the outer side in the width direction of the second bump region is located closer to the second side edge than the midpoint between the side edges between the first side edge and the second side edge.

또, 본 발명에 관련된 접속체는, 제 1 측가장자리를 따라 범프열이 형성된 사각형상의 제 1 범프 영역과, 상기 제 1 측가장자리에 대향하는 제 2 측가장자리를 따라 범프열이 형성된 사각형상의 제 2 범프 영역을 구비하고, 상기 제 1 범프 영역의 폭 방향의 거리가, 상기 제 2 범프 영역의 폭 방향의 거리보다 크고, 상기 제 1 범프 영역의 폭 방향의 외측과 상기 제 2 범프 영역의 폭 방향의 외측 사이의 범프 영역 외측 간 중점이, 상기 제 1 측가장자리와 상기 제 2 측가장자리 사이의 측가장자리 간 중점보다, 상기 제 2 측가장자리측에 존재하는 전자 부품과, 상기 회로 부품이 접착제를 개재하여 접속된 회로 기판을 구비하는 것이다.The connecting body according to the present invention includes a rectangular first bump region having a bump array formed along a first side edge thereof and a second bump region formed along a second side edge opposite to the first side edge, Wherein a distance in the width direction of the first bump region is larger than a distance in the width direction of the second bump region and a width direction of the first bump region and a width direction of the second bump region Wherein an intermediate point between the outside of the bump region and the outside of the bump region is present on the side of the second side edge with respect to the midpoint between the side edges between the first side edge and the second side edge, And a circuit board connected thereto.

또, 본 발명에 관련된 접속체의 제조 방법은, 제 1 측가장자리를 따라 범프열이 형성된 사각형상의 제 1 범프 영역과, 상기 제 1 측가장자리에 대향하는 제 2 측가장자리를 따라 범프열이 형성된 사각형상의 제 2 범프 영역을 구비하고, 상기 제 1 범프 영역의 폭 방향의 거리가, 상기 제 2 범프 영역의 폭 방향의 거리보다 크고, 상기 제 1 범프 영역의 폭 방향의 외측과 상기 제 2 범프 영역의 폭 방향의 외측 사이의 범프 영역 외측 간 중점이, 상기 제 1 측가장자리와 상기 제 2 측가장자리 사이의 측가장자리 간 중점보다, 상기 제 2 측가장자리측에 존재하는 전자 부품을, 접착제를 개재하여 회로 기판 상에 배치하고, 가압 툴로 가압함으로써 상기 전자 부품을 상기 회로 기판 상에 접속하는 것이다.A method of manufacturing a connection member according to the present invention is a method of manufacturing a connection member including a first bump area having a rectangular shape in which a bump column is formed along a first side edge and a first bump area having a bump row formed along a second side edge opposite to the first side edge, Wherein a distance in the width direction of the first bump region is larger than a distance in the width direction of the second bump region and a second bump region on the outer side in the width direction of the first bump region, Wherein an intermediate point between the outer side of the bump area and the outer edge of the bump area between the first side edge and the second side edge is larger than a midpoint between the side edges between the first side edge and the second side edge, And the electronic component is connected to the circuit board by pressing it with a pressing tool.

또, 본 발명에 관련된 접속 방법은, 제 1 측가장자리를 따라 범프열이 형성된 사각형상의 제 1 범프 영역과, 상기 제 1 측가장자리에 대향하는 제 2 측가장자리를 따라 범프열이 형성된 사각형상의 제 2 범프 영역을 구비하고, 상기 제 1 범프 영역의 폭 방향의 거리가, 상기 제 2 범프 영역의 폭 방향의 거리보다 크고, 상기 제 1 범프 영역의 폭 방향의 외측과 상기 제 2 범프 영역의 폭 방향의 외측 사이의 범프 영역 외측 간 중점이, 상기 제 1 측가장자리와 상기 제 2 측가장자리 사이의 측가장자리 간 중점보다, 상기 제 2 측가장자리측에 존재하는 전자 부품을, 접착제를 개재하여 회로 기판 상에 배치하고, 가압 툴로 가압함으로써 상기 전자 부품을 상기 회로 기판 상에 접속하는 것이다.A connection method according to the present invention is a connection method comprising a first bump area having a rectangular shape in which a bump column is formed along a first side edge and a second bump area having a bump column along a second side edge opposed to the first side edge, Wherein a distance in the width direction of the first bump region is larger than a distance in the width direction of the second bump region and a width direction of the first bump region and a width direction of the second bump region The electronic component located on the side of the second side edge with respect to the midpoint between the first side edge and the second side edge and between the side edge of the bump region and the outside of the bump region on the side of the circuit board And the electronic component is connected to the circuit board by pressing with a pressing tool.

본 발명에 의하면, 대면적의 범프 영역을 실장면의 폭에 대해 소정 비율만큼, 측가장자리로부터 내측에 형성함으로써, 당해 범프 영역의 폭 방향에 걸쳐 형성되어 있는 압력 구배가 완만하게 평균화되어, 당해 측가장자리측에 있어서 열압착 헤드에 의한 압박력이 부족한 사태를 방지한다. 이것에 의해, 전자 부품은, 당해 측가장자리측의 범프에 있어서도 회로 기판에 형성된 전극 단자와의 사이에서 확실하게 도전성 입자를 협지하여, 도통성을 확보할 수 있다.According to the present invention, by forming the bump area of a large area on the inner side from the side edge by a predetermined ratio with respect to the width of the mounting scene, the pressure gradient formed in the width direction of the bump area is gently averaged, Thereby preventing a situation in which the pressing force by the thermocompression head is insufficient at the edge side. As a result, the electronic component can reliably hold the conductive particles between the electrode terminal formed on the circuit board and the bumps on the side edge, thereby ensuring continuity.

본 발명에 의하면, 제 1 범프 영역의 폭 방향의 외측과 제 2 범프 영역의 폭 방향의 외측 사이의 범프 영역 외측 간 중점이, 제 1 측가장자리와 상기 제 2 측가장자리 사이의 측가장자리 간 중점보다, 제 2 측가장자리측에 존재하기 때문에, 범프 영역의 폭 방향에 걸쳐 형성되어 있는 압력 구배가 완만하게 평균화되어, 측가장자리측에 있어서 열압착 헤드에 의한 압박력이 부족한 사태를 방지할 수 있다. 이것에 의해, 측가장자리측의 범프에 있어서도 확실하게 도전성 입자를 협지할 수 있고, 우수한 도통성을 얻을 수 있다.According to the present invention, the bump region outer side intermediate point between the outer side in the width direction of the first bump region and the outer side in the width direction of the second bump region is smaller than the midpoint between the side edges between the first side edge and the second side edge , The pressure gradient formed across the width direction of the bump area is gently averaged to prevent a situation in which the pressing force by the thermocompression head is insufficient on the side of the side edge. As a result, the conductive particles can be reliably sandwiched even in the bumps on the side edge side, and excellent continuity can be obtained.

도 1은, 본 발명에 관련된 전자 부품의 실장면을 나타내는 평면도이다.
도 2는, 전자 부품이 접속된 접속체를 나타내는 단면도이다.
도 3은, 더미 범프를 형성한 본 발명에 관련된 전자 부품의 실장면을 나타내는 평면도이다.
도 4는, 이방성 도전 필름을 나타내는 단면도이다.
도 5는, 본 발명에 관련된 전자 부품의 폭 방향의 실장면을 나타내는 단면도이다.
도 6의 (A)는 종래의 전자 부품의 실장면을 나타내는 평면도이고, (B)는 실장 상태를 나타내는 단면도이다.1 is a plan view showing a mounting view of an electronic component according to the present invention.
2 is a cross-sectional view showing a connection body to which an electronic component is connected.
3 is a plan view showing a mounting view of an electronic component according to the present invention in which a dummy bump is formed.
4 is a cross-sectional view showing an anisotropic conductive film.
Fig. 5 is a cross-sectional view showing a mounting surface in the width direction of the electronic component according to the present invention. Fig.
FIG. 6A is a plan view showing a mounting state of a conventional electronic component, and FIG. 6B is a sectional view showing a mounted state.

이하, 본 발명이 적용된 전자 부품, 접속체, 접속체의 제조 방법 및 접속 방법에 대해, 도면을 참조하면서 상세하게 설명한다. 또한, 본 발명은, 이하의 실시형태에만 한정되는 것은 아니고, 본 발명의 요지를 일탈하지 않는 범위 내에 있어서 여러 가지 변경이 가능한 것은 물론이다. 또, 도면은 모식적인 것이고, 각 치수의 비율 등은 현실의 것과는 상이한 경우가 있다. 구체적인 치수 등은 이하의 설명을 참작해 판단해야 하는 것이다. 또, 도면 상호 간에 있어서도 서로의 치수 관계나 비율이 상이한 부분이 포함되어 있는 것은 물론이다.BEST MODE FOR CARRYING OUT THE INVENTION Hereinafter, electronic components to which the present invention is applied, a connection body, a method for manufacturing a connection body, and a connection method will be described in detail with reference to the drawings. The present invention is not limited to the following embodiments, and it goes without saying that various modifications are possible within the scope of the present invention. In addition, the drawings are schematic, and the ratios and the like of the respective dimensions may be different from the reality. The specific dimensions and the like should be judged based on the following description. Needless to say, the drawings also include portions having different dimensional relationships or ratios with each other.

[제 1 실시형태][First Embodiment]

먼저, 본 발명의 제 1 실시형태에 대해 설명한다. 본 발명이 적용된 전자 부품은, 접착제를 개재하여 회로 기판 상에 배치되고, 열압착 헤드로 가압됨으로써 회로 기판 상에 접속되는 전자 부품이고, 예를 들어 드라이버 IC나 시스템 LSI 등의 패키지화된 전자 부품이다. 이하에서는, 전자 부품으로서 IC칩(1)을 예로 설명한다.First, a first embodiment of the present invention will be described. An electronic component to which the present invention is applied is an electronic component which is disposed on a circuit board with an adhesive interposed therebetween and is connected to a circuit board by being pressed by a thermocompression head and is a packaged electronic component such as a driver IC or a system LSI . Hereinafter, the IC chip 1 will be described as an example of an electronic component.

도 1에 나타내는 바와 같이, IC칩(1)의 회로 기판 상에 접속되는 실장면(2)은, 대략 사각형상을 이루고, 길이 방향이 되는 서로 대향하는 1쌍의 측가장자리(2a, 2b)를 따라, 출력 범프(3)가 배열된 출력 범프 영역(4) 및 입력 범프(5)가 배열된 입력 범프 영역(6)이 형성되어 있다. IC칩(1)은, 출력 범프 영역(4)이 실장면(2)의 일방의 측가장자리(2a)측에 형성되고, 입력 범프 영역(6)이 실장면(2)의 타방의 측가장자리(2b)측에 형성되어 있다. 이것에 의해, IC칩(1)은, 실장면(2)의 폭 방향에 걸쳐 출력 범프 영역(4)과 입력 범프 영역(6)이 이간되어 형성되어 있다.1, the mounting surface 2 connected to the circuit board of the IC chip 1 has a pair of side edges 2a and 2b facing each other and having a substantially rectangular shape and being in the longitudinal direction The output bump region 4 in which the output bumps 3 are arranged and the input bump region 6 in which the input bumps 5 are arranged are formed. The IC chip 1 is formed such that the output bump area 4 is formed on one side edge 2a side of the mounting surface 2 and the input bump area 6 is formed on the other side edge of the mounting surface 2 2b. The IC chip 1 is formed so that the output bump region 4 and the input bump region 6 are separated from each other across the width direction of the mounting surface 2. [

출력 범프 영역(4)에는, 예를 들어 동일 형상으로 형성된 복수의 출력 범프(3)가, 실장면(2)의 길이 방향을 따라 3열로 지그재그상으로 배열되어 있다. 또, 입력 범프 영역(6)에는, 예를 들어 동일 형상으로 형성된 복수의 입력 범프(5)가, 실장면(2)의 길이 방향을 따라 1열로 배열되어 있다. 또한, 입력 범프(5)는, 출력 범프(3)보다 크게 형성된다. 이것에 의해, IC칩(1)은, 출력 범프 영역(4)과 입력 범프 영역(6)이 면적차를 가짐과 함께, 실장면(2)에 있어서 비대칭으로 배치되어 있다. 또한, 출력 범프 영역(4)에 배열되어 있는 각 출력 범프(3)는, 각각 동일한 치수로 형성되는 것이 바람직하다. 마찬가지로, 입력 범프 영역(6)에 배열되어 있는 각 입력 범프(5)는, 각각 동일한 치수로 형성되는 것이 바람직하다.In the output bump area 4, for example, a plurality of output bumps 3 formed in the same shape are arranged in a zigzag manner in three rows along the longitudinal direction of the mounting surface 2. [ In the input bump area 6, for example, a plurality of input bumps 5 formed in the same shape are arranged in one row along the longitudinal direction of the mounting surface 2. Further, the input bumps 5 are formed to be larger than the output bumps 3. As a result, the output bump area 4 and the input bump area 6 of the IC chip 1 have an area difference and are arranged asymmetrically in the mounting surface 2. It is preferable that the output bumps 3 arranged in the output bump region 4 have the same dimensions. Likewise, the input bumps 5 arranged in the input bump region 6 are preferably formed to have the same dimensions.

[대면적 범프 영역의 오프셋] [Offset of large area bump area]

본 발명에 관련된 IC칩(1)에서는, 출력 범프 영역(4)이, 일방의 측가장자리(2a)와 타방의 측가장자리(2b) 사이에 걸치는 IC 폭(W)에 대해 소정 비율만큼, 일방의 측가장자리(2a)로부터 내측에 형성되어 있다. 이것에 의해, IC칩(1)은, 후술하는 열압착 헤드(17)에 의해 회로 기판(14) 상에 가열 압박된 경우에, 압박력이 출력 범프 영역(4)의 내측에 편재하는 것을 방지해, 일방의 측가장자리(2a)측에 배열되어 있는 출력 펌프(3)에 대해서도 적정한 압박력을 가할 수 있다.In the IC chip 1 according to the present invention, the output bump area 4 is formed by a predetermined ratio with respect to the IC width W extending between one side edge 2a and the other side edge 2b, And is formed on the inner side from the side edge 2a. This prevents the pressing force from being unevenly distributed inside the output bump area 4 when the IC chip 1 is heated and pressed on the circuit board 14 by the thermocompression bonding head 17 , An appropriate pressing force can be applied also to the output pump 3 arranged on one side edge 2a side.

즉, IC칩(1)은, 출력 범프 영역(4)과 입력 범프 영역(6)에 면적차를 가짐과 함께 실장면(2)에 있어서 비대칭으로 배치되어 있기 때문에, 열압착 헤드(17)에 의해 실장면(2)의 전체면에 대해 압력이 가해지면, 출력 범프(3)가 복수열로 배열됨으로써 폭 방향에 걸쳐 대면적으로 형성되어 있는 출력 범프 영역(4)에 있어서는, 입력 범프 영역(6)과 대치하는 내측가장자리에 있어서의 압박력이 강해져 실장면(2)의 일방의 측가장자리(2a)측에 걸쳐 압박력이 약해지는 압력 구배가 되고, 일방의 측가장자리(2a)측에 배열되어 있는 출력 범프(3)에 대한 압박력이 부족하다. 이것에 의해, 도전성 입자의 압입이 부족한 것에 의해, 특히 범프의 외측가장자리 영역에 있어서 출력 범프(3)의 도통 저항이 높아질 우려가 있었다.That is, since the IC chip 1 has an area difference between the output bump area 4 and the input bump area 6 and is arranged asymmetrically in the mounting surface 2, In the output bump area 4 in which the output bumps 3 are arranged in a plurality of rows so as to have a large area across the width direction when pressure is applied to the entire surface of the mounting surface 2, The pressing force at the inner edge opposed to the side edge 2a of the mounting surface 2 becomes stronger and the pressing force becomes weaker on one side edge 2a side of the mounting surface 2 and is arranged on one side edge 2a side The pressing force against the output bump 3 is insufficient. Thereby, there is a possibility that the conduction resistance of the output bump 3 in the outer edge region of the bump becomes high, particularly due to the insufficient penetration of the conductive particles.

그래서, IC칩(1)은, 출력 범프 영역(4)을 실장면(2)의 폭에 대해 소정 비율만큼, 일방의 측가장자리(2a)로부터 내측에 형성함으로써, 출력 범프 영역(4)의 폭 방향에 걸쳐 형성되어 있는 압력 구배가 완만하게 평균화되고, 당해 일방의 측가장자리(2a)측에 있어서 열압착 헤드(17)에 의한 압박력이 부족한 사태를 방지한다. 이것에 의해, IC칩(1)은, 당해 일방의 측가장자리(2a)측의 출력 범프(3)에 있어서도 회로 기판(14)에 형성된 전극 단자(15)와의 사이에서 확실하게 도전성 입자를 협지해, 도통성을 확보할 수 있다.Thus, the IC chip 1 is formed so that the output bump area 4 is formed inside the one side edge 2a at a predetermined ratio with respect to the width of the mounting surface 2, Direction is gently averaged and the pressing force by the thermocompression bonding head 17 on the one side edge 2a side is insufficient. As a result, the IC chip 1 can securely hold the conductive particles between the electrode terminals 15 formed on the circuit board 14 in the output bumps 3 on the one side edge 2a side , It is possible to ensure continuity.

이 일방의 측가장자리(2a)로부터 출력 범프 영역(4)까지의 거리(A)는, 실장면(2)의 서로 대향하는 측가장자리 2a 2b 사이에 걸치는 IC 폭(W)에 대해 4％ 이상의 거리로 하는 것이 바람직하다. 출력 범프 영역(4)을, IC 폭(W)에 대해 4％ 이상의 거리만큼, 일방의 측가장자리(2a)로부터 내측에 형성함으로써, 면적차를 갖는 출력 범프 영역(4)과 입력 범프 영역(6)이 비대칭으로 배치되어 있는 실장면(2)에 대해 열압착 헤드(17)가 균등하게 압력을 가한 경우에도, 제 1 측가장자리(2a)측에 배치된 출력 범프(3)까지 충분히 압박력이 전해진다. 그러나, 일방의 측가장자리(2a)로부터 출력 범프(3)까지의 거리(A)가 IC 폭(W)에 대해 4％ 미만이면, 열압착 헤드(17)에 의한 압박력이 일방의 측가장자리(2a)측의 출력 범프(3)까지 충분히 전해지지 않아 도전성 입자의 압입 부족에 의한 도통 불량이 일어날 위험이 있다.The distance A from the one side edge 2a to the output bump area 4 is set to a distance of 4% or more with respect to the IC width W extending between the opposing side edges 2a 2b of the mounting surface 2 . The output bump region 4 and the input bump region 6 having the area difference can be formed by forming the output bump region 4 on the inner side from one side edge 2a by a distance of 4% Even when the thermocompression bonding head 17 uniformly applies pressure to the mounting surface 2 arranged asymmetrically, a sufficient pressing force is transmitted to the output bumps 3 disposed on the first side edge 2a side . However, if the distance A from one side edge 2a to the output bump 3 is less than 4% with respect to the IC width W, the pressing force by the thermocompression bonding head 17 is applied to the side edges 2a To the output bump 3 on the side of the output bump 3, which may cause conduction failure due to insufficient insertion of the conductive particles.

또, 거리(A)가 지나치게 커지면 IC칩(1) 전체면에 대한 압력의 균일화에 차질이 생겨, 압력의 불균형을 별도로 유발할 우려가 생긴다. 그 때문에, 거리(A)는 30％ 이내가 바람직하고, 보다 바람직하게는 20％ 이내이며, 보다 더 바람직하게는 15％ 이내이다.If the distance A is excessively large, there is a possibility that the uniformity of the pressure to the entire surface of the IC chip 1 may be disrupted, and the pressure may be unbalanced. Therefore, the distance A is preferably within 30%, more preferably within 20%, even more preferably within 15%.

[거리(A)＞거리(B)][Distance (A)> Distance (B)]

또한, IC칩(1)은, 상대적으로 대면적인 출력 범프 영역(4)의 일방의 측가장자리(2a)로부터의 거리(A)가, 입력 범프 영역(6)의 타방의 측가장자리(2b)로부터의 거리(B)보다 긴 것이 바람직하다. 즉, 비교적 소면적인 입력 범프 영역(6)의 타방의 측가장자리(2b)로부터의 거리(B)가 대면적인 출력 범프 영역(4)의 일방의 측가장자리(2a)로부터의 거리(A)보다 길면, 출력 범프 영역(4)에 있어서의 폭 방향에 걸치는 압력 구배가 크게 되어, 일방의 측가장자리(2a)측의 출력 범프(3)에 있어서의 도전성 입자의 압입 부족의 해소를 저해해 버린다.The IC chip 1 is arranged such that the distance A from one side edge 2a of the relatively large output bump area 4 is larger than the distance A from the other side edge 2b of the input bump area 6 Is longer than the distance (B) That is, when the distance B from the other side edge 2b of the relatively small input bump area 6 is longer than the distance A from the one side edge 2a of the large output bump area 4 , The pressure gradient across the width direction in the output bump area 4 becomes large, which hinders the elimination of the insufficient penetration of the conductive particles in the output bumps 3 on the side edge 2a on one side.

또, 입력 범프(5)가 일렬로 배열됨으로써 비교적 소면적인 입력 범프 영역(6)에 있어서는, 출력 범프 영역(4)과의 면적차 및 비대칭 배치에 의해서도 열압착 헤드(17)에 의한 압박력이 편재하는 것에 의한 압입 부족의 위험이 적은 점에서, 실장면(2)의 타방의 측가장자리(2b)로부터의 거리(B)가 짧아도 문제는 없다.In addition, the input bumps 5 are arranged in a line so that the pressing force by the thermocompression bonding head 17 can be applied to the ubiquitous input bump area 6 by the difference in area and the asymmetric arrangement with respect to the output bump area 4, There is no problem even if the distance B from the side edge 2b on the other side of the mounting surface 2 is short.

[대면적의 입력 범프 영역(6)을 오프셋][Offset the large input bump area 6]

또한, IC칩(1)은, 실장면(2)의 입출력 범프의 구성은 적절히 설계할 수 있다. IC칩(1)은, 상기 서술한 바와 같이 출력 범프(3)를 폭 방향으로 복수 배열함으로써 상대적으로 대면적화시킨 출력 범프 영역(4)을 형성했지만, 반대로 입력 범프(5)를 폭 방향으로 복수 배열함으로써 상대적으로 입력 범프 영역(6)을 대면적 화시켜도 된다.Further, in the IC chip 1, the configuration of the input / output bumps of the mount surface 2 can be appropriately designed. The IC chip 1 has the output bump area 4 formed by relatively arranging a plurality of the output bumps 3 in the width direction as described above to form the output bump area 4. Conversely, The input bump area 6 may be relatively large.

입력 범프 영역(6)을 상대적으로 대면적화한 경우에는, IC칩(1)은, 입력 범프 영역(6)을, IC 폭(W)에 대해 소정 비율, 바람직하게는 IC 폭(W)의 4％ 이상의 거리, 타방의 측가장자리(2b)로부터 내측에 형성시킨다. 또 이 경우, 상대적으로 대면적인 입력 범프 영역(6)의 타방의 측가장자리(2b)로부터의 거리(B)가, 출력 범프 영역(4)의 일방의 측가장자리(2a)로부터의 거리(A)보다 긴 것이 바람직하다.The IC chip 1 is formed so that the input bump area 6 is set to a predetermined ratio with respect to the IC width W, Or more distance from the other side edge 2b. In this case, the distance B from the other side edge 2b of the relatively large-sized input bump area 6 is smaller than the distance A from one side edge 2a of the output bump area 4, The longer is preferred.

또한, 입력 범프 영역(6)을 타방의 측가장자리(2b)로부터 IC 폭(W)의 4％ 이상 내측에 형성한 경우, 도 2에 나타내는 바와 같이, 인접하여 회로 기판(14) 상에 플렉시블 기판(16)이 이방성 도전 필름(10)을 개재하여 접속될 때에, 입력 범프(5)와 전극 단자(15)의 접속 위치가 플렉시블 기판(16)을 열가압하는 열압착 헤드(17)로부터 이간된다. 따라서, IC칩(1)의 접속 후에 있어서의 열압착 헤드(17)로부터의 방열에 의한 접속성의 악화를 방지할 수 있다.When the input bump area 6 is formed on the inside of the IC width W by 4% or more of the IC width W from the other side edge 2b, as shown in Fig. 2, The connection position of the input bump 5 and the electrode terminal 15 is separated from the thermocompression bonding head 17 which thermally presses the flexible substrate 16 when the flexible substrate 16 is connected via the anisotropic conductive film 10 . Therefore, it is possible to prevent deterioration of the connection property due to heat radiation from the thermocompression bonding head 17 after the IC chip 1 is connected.

[더미 범프] [Dummy bump]

또한, 도 3에 나타내는 바와 같이, IC칩(1)은, 출력 범프 영역(4)과 입력 범프 영역(6) 사이에, 신호 등의 입출력에는 사용하지 않는 이른바 더미 범프(18)가 배열된 더미 범프 영역(19)을 적절히 형성해도 된다.3, the IC chip 1 is provided between the output bump region 4 and the input bump region 6, in which dummy bumps 18, which are not used for input / output of signals, are arranged The bump region 19 may be appropriately formed.

[접착제][glue]

또한, IC칩(1)을 회로 기판(14)에 접속하는 접착제로서는, 이방성 도전 필름(10)(ACF : Anisotropic Conductive Film)을 바람직하게 사용할 수 있다. 이방성 도전 필름(10)은, 도 4에 나타내는 바와 같이 통상 기재가 되는 박리 필름(11) 상에 도전성 입자(12)를 함유하는 바인더 수지층(접착제층)(13)이 형성된 것이다. 이방성 도전 필름(10)은, 도 2에 나타내는 바와 같이, 회로 기판(14)에 형성된 전극 단자(15)와 IC칩(1) 사이에 바인더 수지층(13)을 개재시킴으로써, 회로 기판(14)과 IC칩(1)을 접속해, 도통시키기 위해서 사용된다.As the adhesive for connecting the IC chip 1 to the circuit board 14, anisotropic conductive film (ACF: Anisotropic Conductive Film) can be preferably used. As shown in Fig. 4, the anisotropic conductive film 10 has a binder resin layer (adhesive layer) 13 containing conductive particles 12 formed on a release film 11 which is usually a substrate. 2, the anisotropic conductive film 10 is bonded to the circuit board 14 by interposing a binder resin layer 13 between the electrode terminal 15 formed on the circuit board 14 and the IC chip 1, And the IC chip 1, and is made conductive.

바인더 수지층(13)의 접착제 조성물은, 예를 들어 막형성 수지, 열경화성 수지, 잠재성 경화제, 실란 커플링제 등을 함유하는 통상적인 바인더 성분으로 이루어진다.The adhesive composition of the binder resin layer 13 is made of a common binder component containing, for example, a film forming resin, a thermosetting resin, a latent curing agent, a silane coupling agent and the like.

막형성 수지로서는, 평균 분자량이 10000∼80000 정도인 수지가 바람직하고, 특히 에폭시 수지, 변형 에폭시 수지, 우레탄 수지, 페녹시 수지 등의 각종 수지를 들 수 있다. 그 중에서도, 막형성 상태, 접속 신뢰성 등의 관점에서 페녹시 수지가 바람직하다.As the film-forming resin, a resin having an average molecular weight of about 10,000 to 80000 is preferable, and various resins such as an epoxy resin, a modified epoxy resin, a urethane resin, and a phenoxy resin are exemplified. Among them, a phenoxy resin is preferable from the viewpoints of film formation state, connection reliability and the like.

열경화성 수지로서는 특별히 한정되지 않고, 예를 들어 시판되는 에폭시 수지나 아크릴 수지 등을 사용할 수 있다.The thermosetting resin is not particularly limited and, for example, a commercially available epoxy resin or acrylic resin can be used.

에폭시 수지로서는, 특별히 한정되지 않지만, 예를 들어 나프탈렌형 에폭시 수지, 비페닐형 에폭시 수지, 페놀노볼락형 에폭시 수지, 비스페놀형 에폭시 수지, 스틸벤형 에폭시 수지, 트리페놀메탄형 에폭시 수지, 페놀아르알킬형 에폭시 수지, 나프톨형 에폭시 수지, 디시클로펜타디엔형 에폭시 수지, 트리페닐메탄형 에폭시 수지 등을 들 수 있다. 이들은 단독이라도 되고, 2종 이상의 조합이어도 된다.Examples of the epoxy resin include, but are not limited to, naphthalene type epoxy resin, biphenyl type epoxy resin, phenol novolak type epoxy resin, bisphenol type epoxy resin, steel type epoxy resin, triphenolmethane type epoxy resin, Type epoxy resin, naphthol-type epoxy resin, dicyclopentadiene-type epoxy resin, and triphenylmethane-type epoxy resin. These may be used singly or in combination of two or more.

아크릴 수지로서는, 특별히 제한은 없고, 목적에 따라 아크릴 화합물, 액상 아크릴레이트 등을 적절히 선택할 수 있다. 예를 들어, 메틸아크릴레이트, 에틸아크릴레이트, 이소프로필아크릴레이트, 이소부틸아크릴레이트, 에폭시아크릴레이트, 에틸렌글리콜디아크릴레이트, 디에틸렌글리콜디아크릴레이트, 트리메틸올프로판트리아크릴레이트, 디메틸올트리시클로데칸디아크릴레이트, 테트라메틸렌글리콜테트라아크릴레이트, 2-하이드록시-1,3-디아크릴옥시프로판, 2,2-비스[4-(아크릴옥시메톡시)페닐]프로판, 2,2-비스[4-(아크릴옥시에톡시)페닐]프로판, 디시클로펜테닐아크릴레이트, 트리시클로데카닐아크릴레이트, 트리스(아크릴옥시에틸)이소시아누레이트, 우레탄아크릴레이트, 에폭시아크릴레이트 등을 들 수 있다. 또한, 아크릴레이트를 메타크릴레이트로 한 것을 사용할 수도 있다. 이들은, 1종 단독으로 사용 해도 되고, 2종 이상을 병용해도 된다.The acrylic resin is not particularly limited, and an acrylic compound, a liquid acrylate and the like can be appropriately selected depending on the purpose. For example, there may be mentioned methyl acrylate, ethyl acrylate, isopropyl acrylate, isobutyl acrylate, epoxy acrylate, ethylene glycol diacrylate, diethylene glycol diacrylate, trimethylolpropane triacrylate, dimethylol tricyclo (Meth) acrylate, decane diacrylate, tetramethylene glycol tetraacrylate, 2-hydroxy-1,3-diacryloxypropane, 2,2-bis [4- (acryloxymethoxy) Dicyclopentenyl acrylate, tricyclodecanyl acrylate, tris (acryloxyethyl) isocyanurate, urethane acrylate, epoxy acrylate, and the like can be given. It is also possible to use methacrylate as the acrylate. These may be used alone, or two or more kinds may be used in combination.

잠재성 경화제로서는, 특별히 한정되지 않지만, 가열 경화형의 경화제를 들 수 있다. 잠재성 경화제는, 통상에서는 반응하지 않고, 열, 광, 가압 등의 용도에 따라 선택되는 각종 트리거에 의해 활성화해, 반응을 개시한다. 열활성형 잠재성 경화제의 활성화 방법에는, 가열에 의한 해리 반응 등으로 활성종(카티온이나 아니온, 라디칼)을 생성하는 방법, 실온 부근에서는 에폭시 수지 중에 안정적으로 분산되어 있고 고온에서 에폭시 수지와 상용·용해해 경화 반응을 개시하는 방법, 몰레큘러시브 봉입 타입의 경화제를 고온에서 용출해 경화 반응을 개시하는 방법, 마이크로 캡슐에 의한 용출·경화 방법 등이 존재한다. 열활성형 잠재성 경화제로서는, 이미다졸계, 하이드라지드계, 삼불화붕소-아민 착체, 술포늄염, 아민이미드, 폴리아민염, 디시안디아미드 등이나, 이들의 변성물이 있고, 이들은 단독이라도 되고, 2종 이상의 혼합체여도 된다. 라디칼 중합 개시제로서는, 공지된 것을 사용할 수 있고, 그 중에서도 유기 과산화물을 바람직하게 사용할 수 있다.The latent curing agent is not particularly limited, but a heat curing type curing agent can be mentioned. The latent curing agent does not react normally but is activated by various triggers selected according to applications such as heat, light, and pressure, and initiates the reaction. Methods of activating the thermally active latent curing agent include a method of generating active species (cation, anion, radical) by dissociation reaction by heating or the like, a method of stably dispersing the epoxy resin in an epoxy resin at a room temperature, There are a method of commencing and dissolving to initiate a curing reaction, a method of initiating a curing reaction by eluting a curing agent of a molecular sieve encapsulated type at a high temperature, and a method of eluting and curing by microcapsule. Examples of the thermally active latent curing agent include imidazole-based, hydrazide-based, boron trifluoride-amine complexes, sulfonium salts, amine imides, polyamine salts, dicyandiamide, and the like, Or may be a mixture of two or more species. As the radical polymerization initiator, known ones can be used, among which organic peroxides can be preferably used.

실란 커플링제로서는, 특별히 한정되지 않지만, 예를 들어 에폭시계, 아미노계, 메르캅토·술파이드계, 우레이도계 등을 들 수 있다. 실란 커플링제를 첨가함으로써, 유기 재료와 무기 재료의 계면에 있어서의 접착성이 향상된다.The silane coupling agent is not particularly limited, and examples thereof include an epoxy system, an amino system, a mercapto sulfide system, and a ureido system. By adding the silane coupling agent, the adhesion at the interface between the organic material and the inorganic material is improved.

[도전성 입자][Conductive particle]

바인더 수지층(13)에 함유되는 도전성 입자(12)로서는, 이방성 도전 필름에 있어서 사용되고 있는 공지된 어느 도전성 입자를 들 수 있다. 즉, 도전성 입자로서는, 예를 들어 니켈, 철, 구리, 알루미늄, 주석, 납, 크롬, 코발트, 은, 금 등의 각종 금속이나 금속 합금의 입자, 금속 산화물, 카본, 그라파이트, 유리, 세라믹, 플라스틱 등의 입자의 표면에 금속을 코트한 것, 혹은 이들 입자의 표면에 추가로 절연 박막을 코트한 것 등을 들 수 있다. 수지 입자의 표면에 금속을 코트한 것인 경우, 수지 입자로서는, 예를 들어 에폭시 수지, 페놀 수지, 아크릴 수지, 아크릴로니트릴·스티렌(AS) 수지, 벤조구아나민 수지, 디비닐벤젠계 수지, 스티렌계 수지 등의 입자를 들 수 있다.Examples of the conductive particles 12 contained in the binder resin layer 13 include any known conductive particles used in the anisotropic conductive film. That is, examples of the conductive particles include particles of various metals and metal alloys such as nickel, iron, copper, aluminum, tin, lead, chromium, cobalt, silver and gold, metal oxides, carbon, graphite, Or the like, or a coating of an insulating thin film on the surface of these particles. When the surface of the resin particle is coated with a metal, examples of the resin particle include an epoxy resin, a phenol resin, an acrylic resin, an acrylonitrile · styrene (AS) resin, a benzoguanamine resin, a divinylbenzene resin, Styrene-based resin, and the like.

바인더 수지층(13)을 구성하는 접착제 조성물은, 이와 같이 막형성 수지, 열경화성 수지, 잠재성 경화제, 실란 커플링제 등을 함유하는 경우에 한정되지 않고, 통상적인 이방성 도전 필름의 접착제 조성물로서 사용되는 어느 재료로 구성되도록 해도 된다.The adhesive composition constituting the binder resin layer 13 is not limited to the case of containing a film forming resin, a thermosetting resin, a latent curing agent, a silane coupling agent, and the like, and is used as an adhesive composition of a conventional anisotropic conductive film It may be made of any material.

바인더 수지층(13)을 지지하는 박리 필름(11)은, 예를 들어 PET(Poly Ethylene Terephthalate), OPP(Oriented Polypropylene), PMP(Poly-4-methylpentene-1), PTFE(Polytetrafluoroethylene) 등에 실리콘(silicone) 등의 박리제를 도포해 이루어지고, 이방성 도전 필름(10)의 건조를 방지함과 함께, 이방성 도전 필름(10)의 형상을 유지한다.The release film 11 for supporting the binder resin layer 13 may be formed of a silicone resin such as poly (ethylene terephthalate), OPP (Oriented Polypropylene), PMP (poly-4-methylpentene-1), PTFE (Polytetrafluoroethylene) such as silicone, to prevent drying of the anisotropic conductive film 10 and to maintain the shape of the anisotropic conductive film 10.

이방성 도전 필름(10)은, 어느 방법으로 제작하도록 해도 되지만, 예를 들어 이하의 방법에 의해 제작할 수 있다. 막형성 수지, 열경화성 수지, 잠재성 경화제, 실란 커플링제, 도전성 입자 등을 함유하는 접착제 조성물을 조정한다. 조정한 접착제 조성물을 바 코터, 도포 장치 등을 사용하여 박리 필름(11) 상에 도포하고, 오븐 등에 의해 건조시킴으로써, 박리 필름(11)에 바인더 수지층(13)이 지지된 이방성 도전 필름(10)을 얻는다.The anisotropic conductive film 10 may be formed by any method, for example, by the following method. An adhesive composition containing a film forming resin, a thermosetting resin, a latent curing agent, a silane coupling agent, conductive particles and the like is prepared. The adhesive composition thus prepared is coated on the release film 11 using a bar coater or a coating device and dried by means of an oven to remove the anisotropic conductive film 10 ).

또 상기 서술한 실시형태에서는, 접착제로서, 바인더 수지층(13)에 적절히 도전성 입자(12)를 함유한 열경화성 수지 조성물을 필름상으로 성형한 접착 필름을 예로 설명했지만, 본 발명에 관련된 접착제는 이것에 한정되지 않고, 예를 들어 바인더 수지층(13)만으로 이루어지는 절연성 접착 필름이어도 된다. 또, 본 발명에 관련된 접착제는, 바인더 수지층(13)만으로 이루어지는 절연성 접착제층과 도전성 입자(12)를 함유한 바인더 수지층(13)으로 이루어지는 도전성 입자 함유층을 적층한 구성으로 할 수 있다. 또, 접착제는, 이와 같은 필름 성형되어 이루어지는 접착 필름에 한정되지 않고, 바인더 수지 조성물에 도전성 입자(12)가 분산된 도전성 접착 페이스트, 혹은 바인더 수지 조성물만으로 이루어지는 절연성 접착 페이스트로 해도 된다. 본 발명에 관련된 접착제는, 상기 서술한 어느 형태도 포함하는 것이다.In the above-described embodiment, the adhesive film formed by forming the thermosetting resin composition containing the conductive particles 12 appropriately in the binder resin layer 13 as a film has been described as an example of the adhesive. However, But may be an insulating adhesive film made of only the binder resin layer 13, for example. The adhesive relating to the present invention may be constituted by laminating an electrically conductive particle-containing layer comprising an insulating adhesive layer composed solely of the binder resin layer 13 and a binder resin layer 13 containing the electrically conductive particles 12. The adhesive is not limited to the adhesive film formed by such a film formation, and may be an electrically conductive adhesive paste in which the electrically conductive particles 12 are dispersed in the binder resin composition, or an electrically insulating adhesive paste composed only of a binder resin composition. The adhesive relating to the present invention includes any of the above-described embodiments.

[접속 공정][Connection Process]

이어서, 회로 기판(14)에 IC칩(1)을 접속하는 접속 공정에 대해 설명한다. 먼저, 회로 기판(14)의 전극 단자(15)가 형성된 실장부 상에 이방성 도전 필름(10)을 가부착한다. 이어서, 이 회로 기판(14)을 접속 장치의 스테이지 상에 재치(載置)하고, 회로 기판(14)의 실장부 상에 이방성 도전 필름(10)을 개재하여 IC칩(1)을 배치한다.Next, a connection process of connecting the IC chip 1 to the circuit board 14 will be described. First, an anisotropic conductive film 10 is attached on a mounting portion where the electrode terminal 15 of the circuit board 14 is formed. Subsequently, the circuit board 14 is placed on the stage of the connection apparatus, and the IC chip 1 is disposed on the mounting portion of the circuit board 14 with the anisotropic conductive film 10 interposed therebetween.

이어서, 바인더 수지층(13)을 경화시키는 소정 온도로 가열된 열압착 헤드(17)에 의해, 소정 압력, 시간으로 IC칩(1) 상으로부터 열가압한다. 이것에 의해, 이방성 도전 필름(10)의 바인더 수지층(13)은 유동성을 나타내고, IC칩(1)의 실장면(2)과 회로 기판(14)의 실장부 사이로부터 유출됨과 함께, 바인더 수지층(13) 중의 도전성 입자(12)는, IC칩(1)의 출력 범프(3) 및 입력 범프(5)와 회로 기판(14)의 전극 단자(15) 사이에서 협지되어 눌려 찌그러진다.Next, heat is applied to the IC chip 1 from the top of the IC chip 1 by a thermocompression bonding head 17 heated to a predetermined temperature for curing the binder resin layer 13 at a predetermined pressure and time. As a result, the binder resin layer 13 of the anisotropic conductive film 10 exhibits fluidity and flows out between the mounting surface 2 of the IC chip 1 and the mounting portion of the circuit board 14, The conductive particles 12 in the ground layer 13 are sandwiched between the output bumps 3 of the IC chip 1 and the electrode terminals 15 of the circuit board 14 and the input bumps 5,

이때, 본 발명이 적용된 IC칩(1)에 의하면, 출력 범프 영역(4)을 IC 폭(W)에 대해 4％ 이상의 거리만큼, 일방의 측가장자리(2a)로부터 내측에 형성함으로써, 출력 범프 영역(4)의 폭 방향에 걸쳐 형성되어 있는 압력 구배가 평균화되고, 열압착 헤드(17)에 의한 압박력이 츨력 범프 영역(4) 전역에 있어서 대략 균등하게 가해져, 당해 일방의 측가장자리(2a)측에 있어서 압박력이 부족한 사태가 방지되고 있다.According to the IC chip 1 to which the present invention is applied, the output bump region 4 is formed on the inner side from one side edge 2a by a distance of 4% or more with respect to the IC width W, The pressure gradient formed across the width direction of the side edge 2a is made equal to the pressing force applied by the thermocompression head 17 over the entire area of the output bump area 4, A situation in which the pressing force is insufficient is prevented.

그 결과, 출력 범프(3) 및 입력 범프(5)와 회로 기판(14)의 전극 단자(15) 사이에서 도전성 입자(12)를 협지함으로써 전기적으로 접속되고, 이 상태에서 열압착 헤드(17)에 의해 가열된 바인더 수지가 경화된다. 따라서, IC칩(1)은, 당해 일방의 측가장자리(2a)측의 출력 범프(3)에 있어서도 회로 기판(14)에 형성된 전극 단자(15)와의 사이에서 확실하게 도통성을 확보할 수 있다.As a result, the conductive particles 12 are sandwiched between the output bumps 3 and the input bumps 5 and the electrode terminals 15 of the circuit board 14 to electrically connect them. In this state, The binder resin heated by the binder resin is cured. Therefore, the IC chip 1 can ensure the continuity of the output bump 3 on the side edge 2a of the IC chip 1 with the electrode terminal 15 formed on the circuit board 14 .

출력 범프(3) 및 입력 범프(5)와 전극 단자(15) 사이에 없는 도전성 입자(12)는, 바인더 수지에 분산되어 있고, 전기적으로 절연된 상태를 유지하고 있다. 이것에 의해, IC칩(1)의 출력 범프(3) 및 입력 범프(5)와 회로 기판(14)의 전극 단자(15) 사이에서만 전기적 도통이 도모된다. 또한 바인더 수지로서, 라디칼 중합 반응계의 속경화 타입의 것을 사용함으로써, 짧은 가열 시간에 의해서도 바인더 수지를 속경화시킬 수 있다. 또, 이방성 도전 필름(10)으로서는, 열경화형에 한정하지 않고, 가압 접속을 행하는 것이면, 광경화형 혹은 광열 병용형의 접착제를 사용해도 된다.The conductive particles 12 that are not present between the output bump 3 and the input bump 5 and the electrode terminal 15 are dispersed in the binder resin and remain electrically insulated. Electrical conduction can be achieved only between the output bump 3 of the IC chip 1 and the electrode bump 5 of the circuit board 14 and the electrode terminal 15 of the circuit board 14. [ Further, by using a fast curing type of radical polymerization reaction system as the binder resin, the binder resin can be quickly cured even with a short heating time. The anisotropic conductive film 10 is not limited to the thermosetting type, and may be a photo-curing type or a photo-thermal type adhesive if it is a pressurized connection.

제 1 1st 실시예Example

이어서, 본 발명의 제 1 실시예에 대해 설명한다. 제 1 실시예에서는, 출력 범프 영역 및 입력 범프 영역에 면적차를 가짐과 함께 실장면에 비대칭으로 배치된 IC칩을 사용하고, 이방성 도전 필름을 개재하여 회로 기판 상에 접속한 접속체 샘플을 제조했다. 실시예 및 비교예에 관련된 IC칩은, IC 폭 및 실장면의 일방의 측가장자리(2a)로부터 출력 범프 영역까지의 거리(A)를 다르게 하고, 각각 접속체 샘플에 있어서의 출력 범프 및 입력 범프의 도통 저항값을 측정, 평가했다. Next, a first embodiment of the present invention will be described. In the first embodiment, an IC chip having an area difference between the output bump area and the input bump area and arranged asymmetrically to the mounting surface is used, and a connection sample connected to the circuit board via the anisotropic conductive film is manufactured did. The IC chip relating to the embodiments and the comparative example are arranged such that the IC width and the distance A from one side edge 2a of the mounting scene to the output bump area are made different from each other and the output bumps and the input bumps Was measured and evaluated.

실시예 및 비교예에 관련된 IC칩은, 대략 사각형상의 실장면(2)의 길이 방향이 되는 서로 대향하는 1쌍의 측가장자리(2a, 2b)를 따라, 출력 범프(3)가 배열된 출력 범프 영역(4) 및 입력 범프(5)가 배열된 입력 범프 영역(6)이 형성되어 있다. IC칩(1)은, 출력 범프 영역(4)이 실장면(2)의 일방의 측가장자리(2a)측에 형성되고, 입력 범프 영역(6)이 실장면(2)의 타방의 측가장자리(2b)측에 형성되어 있다. 이것에 의해, IC칩(1)은, 실장면의 폭 방향에 걸쳐 출력 범프 영역(4)과 입력 범프 영역(6)이 이간되어 형성되어 있다(도 1 참조).The IC chip relating to the embodiments and the comparative example has the output bumps 3 arranged along the pair of mutually opposing side edges 2a and 2b in the longitudinal direction of the substantially rectangular mount 2, An input bump region 6 in which a region 4 and an input bump 5 are arranged is formed. The IC chip 1 is formed such that the output bump area 4 is formed on one side edge 2a side of the mounting surface 2 and the input bump area 6 is formed on the other side edge of the mounting surface 2 2b. Thus, the IC chip 1 is formed so that the output bump region 4 and the input bump region 6 are separated from each other in the width direction of the mounting scene (see Fig. 1).

출력 범프 영역(4)에는, 동일 형상으로 형성된 복수의 출력 범프(3)가, 실장면(2)의 길이 방향을 따라 3열로 지그재그상으로 배열되어 있다. 출력 범프 영역(4)에 형성되어 있는 출력 범프를 열마다 나누고, 일방의 측가장자리(2a)측으로부터 순서대로 출력 범프열 (3A, 3B, 3C) 로 한다. 각 열에 형성되어 있는 출력 범프(3)는 사각형상을 이루고(면적 : 1437.5㎛2, 폭 : 12.5㎛, 길이 : 115㎛), 출력 범프열(3A, 3B, 3C)마다 1276개 배열되어 있다. 각 범프열(3A, 3B, 3C)에 있어서의 출력 범프(3)의 전체 면적은, 각각 1834250㎛2이다. 출력 범프 영역(4)의 전체 면적은, 12919500㎛2(폭 : 31900㎛, 길이 : 405㎛)이다.In the output bump area 4, a plurality of output bumps 3 formed in the same shape are arranged in a zigzag manner in three rows along the longitudinal direction of the mounting surface 2. [ The output bumps formed in the output bump area 4 are divided for each column and output bump columns 3A, 3B and 3C are formed in order from one side edge 2a side. The output bumps 3 formed in the respective columns have a rectangular shape (area: 1437.5 占 퐉 2 , width: 12.5 占 퐉, length: 115 占 퐉), and 1276 are arranged for each of the output bump columns 3A, 3B and 3C. The total area of the output bumps 3 in each of the bump arrays 3A, 3B, and 3C is 1834250 mu m 2 . The total area of the output bump region 4 is 12919500 탆 2 (width: 31900 탆, length: 405 탆).

또, 입력 범프 영역(6)에는, 동일 형상으로 형성된 복수의 입력 범프(5)가, 실장면(2)의 길이 방향을 따라 1열로 배열되어 있다. 입력 범프 영역(6)에 형성되어 있는 1열의 입력 범프열을, 입력 범프열(5A)로 한다. 입력 범프열(5A)에 배열되어 있는 입력 범프(5)는, 사각형상을 이루고(면적 : 3600㎛2, 폭 : 45.0㎛, 길이 : 80㎛), 515개 배열되어 있다. 입력 범프열(5A)에 있어서의 입력 범프(5)의 전체 면적은, 1854000㎛2이다. 입력 범프 영역(6)의 전체 면적은, 2553040㎛2(폭 : 31913㎛, 길이 : 80㎛)이다.In the input bump area 6, a plurality of input bumps 5 formed in the same shape are arranged in one row along the longitudinal direction of the mounting surface 2. One input bump column formed in the input bump region 6 is referred to as an input bump column 5A. The input bumps 5 arranged in the input bump column 5A have a rectangular shape (area: 3600 mu m 2 , width: 45.0 mu m, length: 80 mu m) and 515 arranged. The total area of the input bumps 5 in the input bump column 5A is 1854000 탆 2 . The total area of the input bump area 6 is 2553040 탆 2 (width: 31913 탆, length: 80 탆).

[실시예 1][Example 1]

실시예 1에 관련된 IC칩은, 실장면(2)의 서로 대향하는 측가장자리(2a, 2b) 사이에 걸치는 IC 폭(W)이 1.5㎜, 입출력 범프(3, 5)의 배열 방향이 되는 IC 길이가 32㎜이다. 또, 일방의 측가장자리(2a)로부터 출력 범프 영역(4)까지의 거리(A)는 150㎛이고, IC 폭(W)(1.5㎜)에 대한 10％의 거리이다. 또, 실시예 1에 관련된 IC칩은, 출력 범프 영역(4)과 입력 범프 영역(6) 사이에 더미 범프 영역은 형성하지 않고, 또 타방의 측가장자리(2b)로부터 입력 범프 영역(6)까지의 거리(B)는 50㎛이다.The IC chip according to the first embodiment is an IC chip having an IC width W of 1.5 mm extending between side edges 2a and 2b of the mounting surface 2 facing each other and being an arrangement direction of the input / output bumps 3 and 5 The length is 32 mm. The distance A from one side edge 2a to the output bump region 4 is 150 占 퐉 and is a distance of 10% with respect to the IC width W (1.5 mm). In the IC chip according to the first embodiment, the dummy bump area is not formed between the output bump area 4 and the input bump area 6, and the dummy bump area is not formed between the other side edge 2b and the input bump area 6 Is 50 mu m.

[실시예 2][Example 2]

실시예 2에 관련된 IC칩은, 일방의 측가장자리(2a)로부터 출력 범프 영역(4)까지의 거리(A)를 100㎛로 한 것 이외에는 실시예 1과 동일한 조건으로 했다. 실시예 2에 있어서의 거리(A)는, IC 폭(W)(1.5㎜)에 대해 6.6％의 거리가 된다.The IC chip according to the second embodiment is formed under the same conditions as in the first embodiment except that the distance A from one side edge 2a to the output bump area 4 is 100 mu m. The distance A in the second embodiment is a distance of 6.6% with respect to the IC width W (1.5 mm).

[실시예 3][Example 3]

실시예 3에 관련된 IC칩은, 일방의 측가장자리(2a)로부터 출력 범프 영역(4)까지의 거리(A)를 75㎛로 한 것 이외에는 실시예 1과 동일한 조건으로 했다. 실시예 3에 있어서의 거리(A)는, IC 폭(W)(1.5㎜)에 대해 5.0％의 거리가 된다.The IC chip according to the third embodiment is the same as the first embodiment except that the distance A from one side edge 2a to the output bump area 4 is 75 mu m. The distance A in the third embodiment is a distance of 5.0% with respect to the IC width W (1.5 mm).

[실시예 4] [Example 4]

실시예 4에 관련된 IC칩은, 일방의 측가장자리(2a)로부터 출력 범프 영역(4)까지의 거리(A)를 62.5㎛로 한 것 이외에는 실시예 1과 동일한 조건으로 했다. 실시예 4에 있어서의 거리(A)는, IC 폭(W)(1.5㎜)에 대해 4.2％의 거리가 된다.The IC chip according to the fourth embodiment is the same as the first embodiment except that the distance A from one side edge 2a to the output bump area 4 is 62.5 mu m. The distance A in the fourth embodiment is 4.2% of the IC width W (1.5 mm).

[실시예 5][Example 5]

실시예 5에 관련된 IC칩은, 실장면(2)의 서로 대향하는 측가장자리(2a, 2b) 사이에 걸치는 IC 폭(W)이 2.0㎜, 입출력 범프(3, 5)의 배열 방향이 되는 IC 길이가 32㎜이다. 또, 일방의 측가장자리(2a)로부터 출력 범프 영역(4)까지의 거리(A)는 83㎛이고, IC 폭(W)(2.0㎜)에 대한 4.2％의 거리이다. 또, 실시예 5에 관련된 IC칩은, 출력 범프 영역(4)과 입력 범프 영역(6) 사이에 더미 범프 영역은 형성하지 않고, 또 타방의 측가장자리(2b)로부터 입력 범프 영역(6)까지의 거리(B)는 50㎛이다.The IC chip according to the fifth embodiment has the IC width W extending between the opposing side edges 2a and 2b of the mounting surface 2 of 2.0 mm and the IC The length is 32 mm. The distance A from one side edge 2a to the output bump region 4 is 83 mu m and is 4.2% of the IC width W (2.0 mm). In the IC chip according to the fifth embodiment, the dummy bump area is not formed between the output bump area 4 and the input bump area 6, and the dummy bump area is not formed between the other side edge 2b and the input bump area 6 Is 50 mu m.

[실시예 6][Example 6]

실시예 6에 관련된 IC칩은, 실장면(2)의 서로 대향하는 측가장자리(2a, 2b) 사이에 걸치는 IC 폭(W)이 3.0㎜, 입출력 범프(3, 5)의 배열 방향이 되는 IC 길이가 32㎜이다. 또, 일방의 측가장자리(2a)로부터 출력 범프 영역(4)까지의 거리(A)는 125㎛이고, IC 폭(W)(3.0㎜)에 대한 4.2％의 거리이다. 또, 실시예 6에 관련된 IC칩은, 출력 범프 영역(4)과 입력 범프 영역(6) 사이에 더미 범프 영역은 형성하지 않고, 또 타방의 측가장자리(2b)로부터 입력 범프 영역(6)까지의 거리(B)는 50㎛이다.The IC chip according to the sixth embodiment is different from the IC chip according to the sixth embodiment in that the IC width W extending between the opposing side edges 2a and 2b of the mounting surface 2 is 3.0 mm, The length is 32 mm. The distance A from one side edge 2a to the output bump region 4 is 125 占 퐉 and is 4.2% of the IC width W (3.0 mm). In the IC chip according to the sixth embodiment, the dummy bump area is not formed between the output bump area 4 and the input bump area 6, and the dummy bump area is not formed between the other side edge 2b and the input bump area 6 Is 50 mu m.

[비교예 1][Comparative Example 1]

비교예 1에 관련된 IC칩은, 일방의 측가장자리(2a)로부터 출력 범프 영역(4)까지의 거리(A)를 50㎛로 한 것 이외에는 실시예 1과 동일한 조건으로 했다. 비교예 1에 있어서의 거리(A)는, IC 폭(W)(1.5㎜)에 대해 3.3％의 거리가 된다.The IC chip relating to Comparative Example 1 was subjected to the same conditions as in Example 1 except that the distance A from one side edge 2a to the output bump region 4 was 50 占 퐉. The distance A in Comparative Example 1 is 3.3% of the IC width W (1.5 mm).

[비교예 2][Comparative Example 2]

비교예 2에 관련된 IC칩은, 출력 범프 영역(4)과 입력 범프 영역(6) 사이에 더미 범프 영역 D를 형성한 것 이외에는, 비교예 1과 동일한 조건으로 했다. 더미 범프 영역 D는, 더미 범프가 IC칩의 길이 방향으로 1열로 배열되어 있다. 각 더미 범프는, 사각형상을 이루고(면적 : 1250㎛2, 폭 : 12.5㎛, 길이 : 100㎛), 1276개 배열되어 있다. 더미 범프열 D에 있어서의 더미 범프의 전체 면적은, 1595000㎛2이다. 더미 범프 영역 D의 전체 면적은, 3190000㎛2(폭 : 31900㎛, 길이 : 100㎛)이다.The IC chip related to Comparative Example 2 was formed under the same conditions as those of Comparative Example 1 except that the dummy bump region D was formed between the output bump region 4 and the input bump region 6. In the dummy bump area D, the dummy bumps are arranged in one row in the longitudinal direction of the IC chip. Each of the dummy bumps has a rectangular shape (area: 1250 탆 2 , width: 12.5 탆, length: 100 탆), and 1276 pieces are arranged. The total area of the dummy bumps in the dummy bump column D is 1595000 탆 2 . The total area of the dummy bump area D is 3190000 탆 2 (width: 31900 탆, length: 100 탆).

이들 실시예 1∼6, 및 비교예 1∼2에 관련된 IC칩을, 이방성 도전 필름(상품명 CP36931-18AJ : 덱세리얼즈 주식회사 제조)을 개재하여 회로 기판에 접속해, 접속체 샘플을 제조했다. 접속 조건은, 150℃, 130㎫, 5sec이다. 각 접속체 샘플에 대해, 4단자법을 사용하여, 출력 범프열(3A, 3B, 3C), 입력 범프열(5A)에 있어서의 도통 저항을 측정했다. 측정의 결과, 도통 저항이 1.0Ω 이하인 경우를 OK로 하고, 1.0Ω을 초과하는 경우를 NG로 했다. 측정 결과를 표 1에 나타낸다.The IC chips related to Examples 1 to 6 and Comparative Examples 1 and 2 were connected to a circuit board via an anisotropic conductive film (trade name: CP36931-18A, manufactured by Dextellar Co., Ltd.) to prepare a connector sample. The connection conditions are 150 캜, 130 MPa, and 5 sec. The conduction resistance in the output bump columns 3A, 3B and 3C and the input bump column 5A was measured for each of the connector samples using the four-terminal method. As a result of the measurement, the case where the conduction resistance was 1.0 Ω or less was regarded as OK and the case where the conduction resistance exceeded 1.0 Ω was regarded as NG. The measurement results are shown in Table 1.

Figure pct00001
Figure pct00001

표 1에 나타내는 바와 같이, 실시예 1∼6에 있어서는, 출력 범프열(3A, 3B, 3C) 및 입력 범프열(5A) 모두에 있어서 도통 저항이 1.0Ω 이하가 되고, 일방의 측가장자리(2a)측에 배열되어 있는 출력 범프열(3A)의 각 출력 범프(3)에 있어서도 충분한 압박력으로 압입할 수 있는 것을 알 수 있다. 이것은, 실시예 1∼6에 있어서는, 일방의 측가장자리(2a)로부터 출력 범프 영역(4)까지의 거리(A)를 IC 폭(W)의 4％ 이상으로 했으므로, 출력 범프 영역(4)의 폭 방향에 걸친 압력 구배가 평균화된 것에 의한 것이다.As shown in Table 1, in Examples 1 to 6, the conduction resistance was 1.0 Ω or less in both of the output bump columns 3A, 3B, and 3C and the input bump column 5A, The output bumps 3 of the output bump array 3A arranged on the side of the output bump array 3A can be press-fitted with sufficient pressing force. This is because in the first to sixth embodiments the distance A from one side edge 2a to the output bump area 4 is 4% or more of the IC width W, And the pressure gradient across the width direction is averaged.

한편, 비교예 1에서는, 출력 범프열(3A, 3B)에 있어서의 도통 저항이 높아졌다. 이것은, 일방의 측가장자리(2a)로부터 출력 범프 영역(4)까지의 거리(A)가 IC 폭(W)의 3.3％이었으므로, 외측의 출력 범프열로 갈수록 열압착 헤드의 압박력이 약해지는 압력 구배가 된 것에 의한 것이다. 이 점으로부터, 일방의 측가장자리(2a)로부터 출력 범프 영역(4)까지의 거리(A)를 IC 폭(W)의 4％ 이상 형성하는 것이 바람직한 것을 알 수 있다.On the other hand, in Comparative Example 1, the conduction resistance in the output bump columns 3A and 3B was increased. This is because the distance A from the one side edge 2a to the output bump area 4 is 3.3% of the IC width W and therefore the pressure gradient of the thermocompression head becomes weaker toward the outer output bump column . From this point, it can be seen that it is preferable to form the distance A from the one side edge 2a to the output bump region 4 by 4% or more of the IC width W. [

또, 비교예 2에서는, 출력 범프 영역(4)과 입력 범프 영역(6) 사이에 더미 범프 영역 D를 형성했지만, 출력 범프열(3A, 3B)에 있어서의 도통 저항이 높아졌다. 이 점으로부터, 일방의 측가장자리(2a)로부터 출력 범프 영역(4)까지의 거리(A)가 IC 폭(W)의 3.3％인 경우, 더미 범프를 형성하는 것에 의해서는, 외측의 범프열에 있어서의 도통성을 개선할 정도의 압력 구배를 얻는 것은 곤란한 것을 알 수 있다.In Comparative Example 2, the dummy bump region D was formed between the output bump region 4 and the input bump region 6, but the conduction resistance in the output bump lines 3A and 3B was increased. From this point of view, when the distance A from one side edge 2a to the output bump region 4 is 3.3% of the IC width W, by forming the dummy bumps, It is difficult to obtain a pressure gradient enough to improve the continuity of the electrode.

또한, 실시예 5, 6으로부터, 일방의 측가장자리(2a)로부터 출력 범프 영역(4)까지의 거리(A)를 IC 폭(W)의 4％ 이상으로 함으로써, IC 폭이 넓어져도 외측의 범프열에 있어서의 도통성을 개선할 수 있는 압력 구배가 얻어지는 것을 알 수 있다. In Examples 5 and 6, by setting the distance A from one side edge 2a to the output bump region 4 to 4% or more of the IC width W, even if the IC width is widened, It is understood that a pressure gradient capable of improving the conductivity in heat can be obtained.

[제 2 실시형태][Second Embodiment]

이어서, 본 발명의 제 2 실시형태에 대해 설명한다. 이하의 설명에 있어서, 상기 서술한 제 1 실시형태에 관련된 부재와 동일한 부재에 대해서는, 동일한 부호를 붙이고 그 상세를 생략한다.Next, a second embodiment of the present invention will be described. In the following description, the same members as those of the above-described first embodiment are denoted by the same reference numerals, and the details thereof are omitted.

[전자 부품, 및 접속체][Electronic parts and connectors]

본 발명이 적용된 전자 부품은, 접착제를 개재하여 회로 기판 상에 배치되고, 열압착 헤드로 가압됨으로써 회로 기판 상에 접속되는 전자 부품이고, 예를 들어 드라이버 IC나 시스템 LSI 등의 패키지화된 전자 부품이다. 이하에서는, 전자 부품으로서 IC칩(1)을 예로 설명한다.An electronic component to which the present invention is applied is an electronic component which is disposed on a circuit board with an adhesive interposed therebetween and is connected to a circuit board by being pressed by a thermocompression head and is a packaged electronic component such as a driver IC or a system LSI . Hereinafter, the IC chip 1 will be described as an example of an electronic component.

도 1에 나타내는 바와 같이, IC칩(1)의 회로 기판 상에 접속되는 실장면(2)은, 대략 사각형상을 이루고, 길이 방향이 되는 서로 대향하는 1쌍의 측가장자리(2a, 2b)를 따라, 출력 범프(3)가 배열된 출력 범프 영역(4) 및 입력 범프(5)가 배열된 입력 범프 영역(6)이 형성되어 있다. IC칩(1)은, 출력 범프 영역(4)이 실장면(2)의 일방의 측가장자리(2a)측에 형성되고, 입력 범프 영역(6)이 실장면(2)의 타방의 측가장자리(2b)측에 형성되어 있다. 이것에 의해, IC칩(1)은, 실장면(2)의 폭 방향에 걸쳐 출력 범프 영역(4)과 입력 범프 영역(6)이 이간되어 형성되어 있다.1, the mounting surface 2 connected to the circuit board of the IC chip 1 has a pair of side edges 2a and 2b facing each other and having a substantially rectangular shape and being in the longitudinal direction The output bump region 4 in which the output bumps 3 are arranged and the input bump region 6 in which the input bumps 5 are arranged are formed. The IC chip 1 is formed such that the output bump area 4 is formed on one side edge 2a side of the mounting surface 2 and the input bump area 6 is formed on the other side edge of the mounting surface 2 2b. The IC chip 1 is formed so that the output bump region 4 and the input bump region 6 are separated from each other across the width direction of the mounting surface 2. [

출력 범프 영역(4)에는, 예를 들어 동일 형상으로 형성된 복수의 출력 범프(3)가, 실장면(2)의 길이 방향을 따라 3열로 지그재그상으로 배열되어 있다. 또, 입력 범프 영역(6)에는, 예를 들어 동일 형상으로 형성된 복수의 입력 범프(5)가, 실장면(2)의 길이 방향을 따라 1열로 배열되어 있다. 또한, 입력 범프(5)는, 출력 범프(3)보다 크게 형성된다. 이것에 의해, IC칩(1)은, 출력 범프 영역(4)과 입력 범프 영역(6)이 면적차를 가짐과 함께, 실장면(2)에 있어서 비대칭으로 배치되어 있다. 또한, 출력 범프 영역(4)에 배열되어 있는 각 출력 범프(3)는, 각각 동일한 치수로 형성되는 것이 바람직하다. 마찬가지로, 입력 범프 영역(6)에 배열되어 있는 각 입력 범프(5)는, 각각 동일한 치수로 형성되는 것이 바람직하다. In the output bump area 4, for example, a plurality of output bumps 3 formed in the same shape are arranged in a zigzag manner in three rows along the longitudinal direction of the mounting surface 2. [ In the input bump area 6, for example, a plurality of input bumps 5 formed in the same shape are arranged in one row along the longitudinal direction of the mounting surface 2. Further, the input bumps 5 are formed to be larger than the output bumps 3. As a result, the output bump area 4 and the input bump area 6 of the IC chip 1 have an area difference and are arranged asymmetrically in the mounting surface 2. It is preferable that the output bumps 3 arranged in the output bump region 4 have the same dimensions. Likewise, the input bumps 5 arranged in the input bump region 6 are preferably formed to have the same dimensions.

도 5는, 도 1에 나타내는 전자 부품의 폭 방향의 실장면을 나타내는 단면도이다. 도 5에 나타내는 바와 같이 전자 부품으로서의 IC칩은, 제 1 측가장자리(2a)를 따라 범프열이 형성된 사각형상의 제 1 범프 영역으로서의 출력 범프 영역(4)과, 제 1 측가장자리(2a)에 대향하는 제 2 측가장자리(2b)를 따라 범프열이 형성된 사각형상의 제 2 범프 영역으로서의 입력 범프 영역(6)을 구비한다.Fig. 5 is a cross-sectional view showing a mounting surface in the width direction of the electronic component shown in Fig. 1. Fig. As shown in Fig. 5, the IC chip as an electronic component has an output bump area 4 as a rectangular first bump area in which bumps are formed along the first side edge 2a, And an input bump region 6 as a rectangular second bump region in which a bump array is formed along the second side edge 2b.

여기서, 제 1 범프 영역의 폭 방향의 거리(α)는, 제 2 범프 영역의 폭 방향의 거리(β)보다 크다(α＞β). 또, 제 1 측가장자리(2a)와 제 2 측가장자리(2b)의 거리(IC 폭 : W)에 대한 제 1 범프 영역의 폭 방향의 거리(α)와 제 2 범프 영역의 폭 방향의 거리(β)의 범프 영역 폭차(α-β)의 비율은, 5％∼30％인 것이 바람직하고, 10％∼25％인 것이 보다 바람직하다. 범프 영역 폭차(α-β)가 지나치게 작은 경우, 범프 영역 외측 간 중점을 이동시킬 필요성이 낮고, 범프 영역 폭차(α-β)가 지나치게 큰 경우, 범프 영역 외측 간 중점의 이동만으로는, 열압착 헤드에 의한 압력차를 해소해 접속 신뢰성을 향상시키는 것은 곤란해진다.Here, the distance? In the width direction of the first bump region is larger than the distance? In the width direction of the second bump region (?>?). The distance a in the width direction of the first bump region with respect to the distance (IC width W) between the first side edge 2a and the second side edge 2b and the distance in the width direction of the second bump region the ratio of the bump area difference (? -?) of the bump area? is preferably 5% to 30%, and more preferably 10% to 25%. In the case where the bump area difference (? -?) Is too small, it is not necessary to move the intermediate point outside the bump area and the bump area difference (? -?) Is too large, It is difficult to improve the connection reliability by eliminating the pressure difference caused by the pressure difference.

또, 제 1 범프 영역의 폭 방향의 외측과 제 2 범프 영역의 폭 방향의 외측 사이의 범프 영역 외측 간 중점(A＋L2/2 or B＋L2/2)은, 제 1 측가장자리(2a)와 제 2 측가장자리(2b) 사이의 측가장자리 간 중점(W/2)보다, 제 2 측가장자리(2b)측에 존재한다. 즉, 제 1 측가장자리(2a)로부터 제 1 범프 영역까지의 거리(A)와, 제 2 측가장자리(2b)로부터 제 2 범프 영역까지의 거리(B)의 관계는, A＞B이다.(A + L2 / 2 or B + L2 / 2) between the outer side in the width direction of the first bump region and the outer side in the width direction of the second bump region, Is present on the side of the second side edge 2b rather than the midpoint (W / 2) between the side edges between the edges 2b. That is, the relationship between the distance A from the first side edge 2a to the first bump region and the distance B from the second side edge 2b to the second bump region is A> B.

이것에 의해, IC칩(1)은, 도 2에 나타내는 바와 같이 열압착 헤드(17)에 의해 회로 기판(14) 상에 가열 압박되었을 때에, 압박력이 출력 범프 영역(4)의 내측에 편재하는 것을 방지해, 일방의 측가장자리(2a)측에 배열되어 있는 출력 펌프(3)에 대해서도 적정한 압박력을 가할 수 있다. 2, when the IC chip 1 is heated and pressed on the circuit board 14 by the thermocompression bonding head 17, the pressing force is distributed on the inner side of the output bump region 4 It is possible to apply an appropriate pressing force to the output pump 3 arranged on the side edge 2a of one side.

또, 측가장자리 간 중점(W/2)으로부터 범프 영역 외측 간 중점(A＋L2/2 or B＋L2/2)까지의 거리(Δ), 즉 (A-B)/2가 클수록 출력 범프 영역(4)의 폭 방향에 걸쳐 형성되는 압력 구배가 완만하게 평균화된다. 구체적인 거리(Δ)로서는, 제 1 측가장자리(2a)와 제 2 측가장자리(2b)의 거리(W)의 0.1％∼5.0％인 것이 바람직하고, 0.3％∼3.5％인 것이 보다 바람직하다. 이것에 의해, 도 2에 나타내는 바와 같이 열압착 헤드(17)에 의해 실장면(2)의 전체면에 대해 압력을 가했을 때에, 일방의 측가장자리(2a)측에 있어서 열압착 헤드(17)에 의한 압박력이 부족한 사태를 방지할 수 있다. 따라서, IC칩(1)은, 당해 일방의 측가장자리(2a)측의 출력 범프(3)에 있어서도 회로 기판(14)에 형성된 전극 단자(15)와의 사이에서 확실하게 도전성 입자를 협지해, 도통성을 확보할 수 있다.The larger the distance? From the midpoint between the side edges W / 2 to the intermediate point A + L2 / 2 or B + L2 / 2 outside the bump area, i.e., (AB) / 2, Is gently averaged. The specific distance? Is preferably 0.1% to 5.0%, more preferably 0.3% to 3.5%, of the distance W between the first side edge 2a and the second side edge 2b. As a result, when pressure is applied to the entire surface of the mounting surface 2 by the thermocompression bonding head 17 as shown in Fig. 2, the pressure on the thermocompression bonding head 17 on one side of the side edge 2a It is possible to prevent a situation in which the pressing force due to the shortage is insufficient. The IC chip 1 can reliably hold the conductive particles between the electrode terminals 15 formed on the circuit board 14 in the output bumps 3 on the one side edge 2a side of the IC chip 1, It is possible to secure property.

또한, IC칩(1)의 실장면(2)의 입출력 범프의 구성은, 적절히 설계할 수 있다. IC칩(1)은, 상기 서술한 바와 같이 출력 범프(3)를 폭 방향으로 복수 배열함으로써 상대적으로 대면적화시킨 출력 범프 영역(4)을 형성했지만, 반대로 입력 범프(5)를 폭 방향으로 복수 배열함으로써 상대적으로 입력 범프 영역(6)을 대면적 화시켜도 된다.The configuration of the input / output bumps of the mounting surface 2 of the IC chip 1 can be appropriately designed. The IC chip 1 has the output bump area 4 formed by relatively arranging a plurality of the output bumps 3 in the width direction as described above to form the output bump area 4. Conversely, The input bump area 6 may be relatively large.

또, 도 3에 나타내는 바와 같이, IC칩(1)은, 출력 범프 영역(4)과 입력 범프 영역(6) 사이에, 신호 등의 입출력에는 사용하지 않는 이른바 더미 범프(18)가 배열된 더미 범프 영역(19)을 적절히 형성해도 된다.3, the IC chip 1 is provided between the output bump area 4 and the input bump area 6, and a dummy bump 18, which is not used for input / output of signals, The bump region 19 may be appropriately formed.

[접착제][glue]

IC칩(1)을 회로 기판(14)에 접속하는 접착제로서는, 도 4에 나타내는 바와 같이 상기 서술한 이방성 도전 필름(10)(ACF : Anisotropic Conductive Film)을 바람직하게 사용할 수 있다.As the adhesive for connecting the IC chip 1 to the circuit board 14, the above-described anisotropic conductive film (ACF: Anisotropic Conductive Film) can be preferably used as shown in Fig.

[접속체의 제조 방법, 및 접속 방법][Method for manufacturing connection member and connection method]

이어서, 회로 기판(14)에 IC칩(1)을 접속하는 접속 방법에 대해 설명한다. 먼저, 회로 기판(14)의 전극 단자(15)가 형성된 실장부 상에 이방성 도전 필름(10)을 가부착한다. 이어서, 이 회로 기판(14)을 접속 장치의 스테이지 상에 재치하고, 회로 기판(14)의 실장부 상에 이방성 도전 필름(10)을 개재하여 IC칩(1)을 배치한다.Next, a connection method for connecting the IC chip 1 to the circuit board 14 will be described. First, an anisotropic conductive film 10 is attached on a mounting portion where the electrode terminal 15 of the circuit board 14 is formed. Subsequently, the circuit board 14 is placed on the stage of the connection apparatus, and the IC chip 1 is placed on the mounting portion of the circuit board 14 with the anisotropic conductive film 10 interposed therebetween.

이어서, 바인더 수지층(13)을 경화시키는 소정 온도로 가열된 열압착 헤드(17)에 의해, 소정 압력, 시간으로 IC칩(1) 상으로부터 열가압한다. 이것에 의해, 이방성 도전 필름(10)의 바인더 수지층(13)은 유동성을 나타내고, IC칩(1)의 실장면(2)과 회로 기판(14)의 실장부 사이로부터 유출됨과 함께, 바인더 수지층(13) 중의 도전성 입자(12)는, IC칩(1)의 출력 범프(3) 및 입력 범프(5)와 회로 기판(14)의 전극 단자(15) 사이에서 협지되어 눌려 찌그러진다. Next, heat is applied to the IC chip 1 from the top of the IC chip 1 by a thermocompression bonding head 17 heated to a predetermined temperature for curing the binder resin layer 13 at a predetermined pressure and time. As a result, the binder resin layer 13 of the anisotropic conductive film 10 exhibits fluidity and flows out between the mounting surface 2 of the IC chip 1 and the mounting portion of the circuit board 14, The conductive particles 12 in the ground layer 13 are sandwiched between the output bumps 3 of the IC chip 1 and the electrode terminals 15 of the circuit board 14 and the input bumps 5,

그 결과, 출력 범프(3) 및 입력 범프(5)와 회로 기판(14)의 전극 단자(15) 사이에서 도전성 입자(12)를 협지함으로써 전기적으로 접속되고, 이 상태에서 열압착 헤드(17)에 의해 가열된 바인더 수지가 경화된다. 따라서, IC칩(1)은, 당해 일방의 측가장자리(2a)측의 출력 범프(3)에 있어서도 회로 기판(14)에 형성된 전극 단자(15)와의 사이에서 확실하게 도통성을 확보할 수 있다.As a result, the conductive particles 12 are sandwiched between the output bumps 3 and the input bumps 5 and the electrode terminals 15 of the circuit board 14 to electrically connect them. In this state, The binder resin heated by the binder resin is cured. Therefore, the IC chip 1 can ensure the continuity of the output bump 3 on the side edge 2a of the IC chip 1 with the electrode terminal 15 formed on the circuit board 14 .

출력 범프(3) 및 입력 범프(5)와 전극 단자(15) 사이에 없는 도전성 입자(12)는, 바인더 수지에 분산되어 있고, 전기적으로 절연된 상태를 유지하고 있다. 이것에 의해, IC칩(1)의 출력 범프(3) 및 입력 범프(5)와 회로 기판(14)의 전극 단자(15) 사이에서만 전기적 도통이 도모된다. 또한, 바인더 수지로서, 라디칼 중합 반응계의 속경화 타입의 것을 사용함으로써, 짧은 가열 시간에 의해서도 바인더 수지를 속경화시킬 수 있다. 또, 이방성 도전 필름(10)으로서는, 열경화형에 한정되지 않고, 가압 접속을 행하는 것이면, 광경화형 혹은 광열 병용형의 접착제를 사용해도 된다.The conductive particles 12 that are not present between the output bump 3 and the input bump 5 and the electrode terminal 15 are dispersed in the binder resin and remain electrically insulated. Electrical conduction can be achieved only between the output bump 3 of the IC chip 1 and the electrode bump 5 of the circuit board 14 and the electrode terminal 15 of the circuit board 14. [ Further, by using a fast curing type of radical polymerization reaction system as the binder resin, the binder resin can be rapidly cured even with a short heating time. The anisotropic conductive film 10 is not limited to the thermosetting type, and may be a photo-curing type or a combined heat and light type adhesive, as long as it is a pressurized connection.

제 2 Second 실시예Example

이어서, 본 발명의 제 2 실시예에 대해 설명한다. 제 2 실시예에서는, 제 1 범프 영역으로서의 출력 범프 영역과, 제 2 범프 영역으로서의 입력 범프 영역을 갖는 IC칩을 사용하고, 이방성 도전 필름을 개재하여 회로 기판 상에 접속한 접속체 샘플을 제조했다. 실시예 및 비교예에 관련된 IC칩은, IC 폭 및 실장면의 일방의 측가장자리(2a)로부터 출력 범프 영역까지의 거리(A)를 다르게 하고, 각각 접속체 샘플에 있어서의 출력 범프 및 입력 범프의 도통 저항값을 측정, 평가했다.Next, a second embodiment of the present invention will be described. In the second embodiment, an IC chip having an output bump area as a first bump area and an input bump area as a second bump area was used and a connection sample connected to a circuit board via an anisotropic conductive film was manufactured . The IC chip relating to the embodiments and the comparative example are arranged such that the IC width and the distance A from one side edge 2a of the mounting scene to the output bump area are made different from each other and the output bumps and the input bumps Was measured and evaluated.

[IC칩][IC chip]

IC칩은, 대략 사각형상의 실장면(2)의 길이 방향이 되는 서로 대향하는 1쌍의 측가장자리(2a, 2b)를 따라, 출력 범프(3)가 배열된 출력 범프 영역(4) 및 입력 범프(5)가 배열된 입력 범프 영역(6)이 형성되어 있다. IC칩(1)은, 출력 범프 영역(4)이 실장면(2)의 일방의 측가장자리(2a)측에 형성되고, 입력 범프 영역(6)이 실장면(2)의 타방의 측가장자리(2b)측에 형성되어 있다. 이것에 의해, IC칩(1)은, 실장면의 폭 방향에 걸쳐 출력 범프 영역(4)과 입력 범프 영역(6)이 이간되어 형성되어 있다(도 1, 도 5 참조).The IC chip has an output bump region 4 in which output bumps 3 are arranged along a pair of mutually opposing side edges 2a and 2b in the longitudinal direction of a substantially rectangular mount 2, An input bump region 6 in which a plurality of signal lines 5 are arranged is formed. The IC chip 1 is formed such that the output bump area 4 is formed on one side edge 2a side of the mounting surface 2 and the input bump area 6 is formed on the other side edge of the mounting surface 2 2b. Thus, the IC chip 1 is formed so that the output bump region 4 and the input bump region 6 are separated from each other in the width direction of the mounting scene (see Figs. 1 and 5).

출력 범프 영역(4)에는, 동일 형상으로 형성된 복수의 출력 범프(3)가, 실장면(2)의 길이 방향을 따라 3열로 지그재그상으로 배열되어 있다. 출력 범프 영역(4)에 형성되어 있는 출력 범프를 열마다 나누고, 일방의 측가장자리(2a)측으로부터 순서대로 출력 범프열(3A, 3B, 3C)로 한다.In the output bump area 4, a plurality of output bumps 3 formed in the same shape are arranged in a zigzag manner in three rows along the longitudinal direction of the mounting surface 2. [ The output bumps formed in the output bump area 4 are divided for each column and output bump columns 3A, 3B and 3C are formed in order from one side edge 2a side.

또, 입력 범프 영역(6)에는, 동일 형상으로 형성된 복수의 입력 범프(5)가, 실장면(2)의 길이 방향을 따라 1열로 배열되어 있다. 입력 범프 영역(6)에 형성되어 있는 1열의 입력 범프열을, 입력 범프열(5A)로 한다.In the input bump area 6, a plurality of input bumps 5 formed in the same shape are arranged in one row along the longitudinal direction of the mounting surface 2. One input bump column formed in the input bump region 6 is referred to as an input bump column 5A.

[도통 저항의 평가] [Evaluation of conduction resistance]

IC칩을, 이방성 도전 필름(상품명 CP36931-18AJ : 덱세리얼즈 주식회사 제조)을 개재하여 회로 기판에 접속해, 접속체 샘플을 제작했다. 접속 조건은, 150℃, 130㎫, 5sec로 했다. 각 접속체 샘플에 대해, 4단자법을 사용하여 출력 범프열(3A, 3B, 3C), 입력 범프열(5A)에 있어서의 도통 저항을 측정했다. 측정의 결과, 모든 범프열의 도통 저항이 1.0Ω 이하인 경우를 「OK」로 하고, 1 이상인 범프열이 1.0Ω을 초과하는 경우를 NG로 했다.The IC chip was connected to a circuit board via an anisotropic conductive film (trade name: CP36931-18A, manufactured by Dextelles Co., Ltd.) to prepare a connector sample. The connection conditions were 150 캜, 130 MPa, and 5 seconds. For each of the connector samples, the conduction resistance in the output bump columns 3A, 3B, and 3C and the input bump column 5A was measured using the four-terminal method. As a result of the measurement, the case where the conduction resistance of all the bump columns is 1.0? Or less is defined as " OK ", and the case where the bump column of 1 or more exceeds 1.0?

[실시예 7][Example 7]

표 2에 나타내는 바와 같이, IC 폭(W)이 1500㎛, 출력 범프 영역(4)의 일방의 측가장자리(2a)로부터의 거리(A)가 60㎛, 출력 범프 영역(4)의 폭(α)이 385㎛, 입력 범프 영역(6)의 타방의 측가장자리(2b)로부터의 거리(B)가 50㎛, 입력 범프 영역(6)의 폭(β)이 80㎛, 및 범프 영역 폭차의 IC 폭(W)에 대한 비율이 20.3％인 IC칩을 준비했다.As shown in Table 2, the IC width W is 1500 μm, the distance A from one side edge 2a of the output bump region 4 is 60 μm, the width of the output bump region 4 The width B of the input bump region 6 is 80 占 퐉 and the width of the input bump region 6 in the IC And an IC chip having a ratio to a width (W) of 20.3% was prepared.

출력 범프 영역(4)의 폭 방향의 내측과 입력 범프 영역(6)의 폭 방향의 내측 사이의 범프 영역 내측 간 거리(L1)는 925㎛였다. 출력 범프 영역(4)의 폭 방향의 외측과 입력 범프 영역(6)의 폭 방향의 외측 사이의 범프 영역 외측 간 거리(L2)는 1390㎛였다. IC 폭 중점(W/2)으로부터 범프 영역 외측 간 중점(A＋L2/2)까지의 거리(Δ)는 5.0㎛이고, IC 폭(W)에 대한 비율은 0.33％였다.The bump area inner distance L1 between the inner side in the width direction of the output bump area 4 and the inner side in the width direction of the input bump area 6 was 925 mu m. The bump area outer side distance L2 between the outer side in the width direction of the output bump area 4 and the outer side in the width direction of the input bump area 6 was 1390 m. The distance? From the IC width middle point (W / 2) to the bump area outer intermediate point (A + L2 / 2) was 5.0 占 퐉 and the ratio to the IC width W was 0.33%.

실시예 7의 IC칩을 접속한 접속체 샘플에 있어서의 출력 범프열(3A, 3B, 3C), 입력 범프열(5A)의 도통 저항의 측정 결과는, 각각 1.0Ω, 0.9Ω, 0.4Ω, 0.1Ω이고, OK의 평가였다.The results of measurement of the conduction resistance of the output bump columns 3A, 3B and 3C and the input bump column 5A in the connector sample connected with the IC chip of Example 7 were 1.0?, 0.9 ?, 0.4? 0.1 Ω, and the evaluation was OK.

[실시예 8] [Example 8]

표 2에 나타내는 바와 같이, 출력 범프 영역(4)의 일방의 측가장자리(2a)로부터의 거리(A)를 75㎛로 한 것 이외에는, 실시예 7과 동일한 IC칩을 준비했다. 출력 범프 영역(4)의 폭 방향의 내측과 입력 범프 영역(6)의 폭 방향의 내측 사이의 범프 영역 내측 간 거리(L1)는 910㎛였다. 출력 범프 영역(4)의 폭 방향의 외측과 입력 범프 영역(6)의 폭 방향의 외측 사이의 범프 영역 외측 간 거리(L2)는 1375㎛였다. IC 폭 중점(W/2)으로부터 범프 영역 외측 간 중점(A＋L2/2)까지의 거리(Δ)는 12.5㎛이고, IC 폭(W)에 대한 비율은 0.83％였다.As shown in Table 2, an IC chip similar to that of Example 7 was prepared except that the distance A from one side edge 2a of the output bump region 4 was 75 占 퐉. The bump area inside distance L1 between the inside of the output bump area 4 in the width direction and the inside of the width direction of the input bump area 6 was 910 m. The bump area outside distance L2 between the outside in the width direction of the output bump area 4 and the outside in the width direction of the input bump area 6 was 1375 占 퐉. The distance? From the IC width middle point (W / 2) to the bump area outer intermediate point (A + L2 / 2) was 12.5 占 퐉 and the ratio to the IC width W was 0.83%.

실시예 8의 IC칩을 접속한 접속체 샘플에 있어서의 출력 범프열(3A, 3B, 3C), 입력 범프열(5A)의 도통 저항의 측정 결과는, 각각 0.9Ω, 0.8Ω, 0.4Ω, 0.1Ω이고, OK의 평가였다.The results of measurement of the conduction resistance of the output bump columns 3A, 3B and 3C and the input bump column 5A in the connector sample connected with the IC chip of Example 8 were 0.9 ?, 0.8 ?, 0.4? 0.1 Ω, and the evaluation was OK.

[실시예 9][Example 9]

표 2에 나타내는 바와 같이, 출력 범프 영역(4)의 일방의 측가장자리(2a)로부터의 거리(A)를 150㎛로 한 것 이외에는, 실시예 7과 동일한 IC칩을 준비했다. 출력 범프 영역(4)의 폭 방향의 내측과 입력 범프 영역(6)의 폭 방향의 내측 사이의 범프 영역 내측 간 거리(L1)는 835㎛였다. 출력 범프 영역(4)의 폭 방향의 외측과 입력 범프 영역(6)의 폭 방향의 외측 사이의 범프 영역 외측 간 거리(L2)는 1300㎛였다. IC 폭 중점(W/2)으로부터 범프 영역 외측 간 중점(A＋L2/2)까지의 거리(Δ)는 50.0㎛이고, IC 폭(W)에 대한 비율은 3.33％였다.As shown in Table 2, an IC chip similar to that of Example 7 was prepared except that the distance A from the side edge 2a on one side of the output bump region 4 was 150 占 퐉. The bump area inner distance L1 between the inner side in the width direction of the output bump area 4 and the inner side in the width direction of the input bump area 6 was 835 mu m. The bump area outer side distance L2 between the outer side in the width direction of the output bump area 4 and the outer side in the width direction of the input bump area 6 was 1300 m. The distance? From the IC width middle point (W / 2) to the bump area outer intermediate point (A + L2 / 2) was 50.0 占 퐉 and the ratio to the IC width W was 3.33%.

실시예 9의 IC칩을 접속한 접속체 샘플에 있어서의 출력 범프열(3A, 3B, 3C), 입력 범프열(5A)의 도통 저항의 측정 결과는, 각각 0.9Ω, 0.7Ω, 0.5Ω, 0.1Ω이고, OK의 평가였다.The results of measurement of the conduction resistance of the output bump columns 3A, 3B and 3C and the input bump column 5A in the connector samples to which the IC chips of Example 9 were connected were 0.9Ω, 0.7Ω, 0.5Ω, 0.1 Ω, and the evaluation was OK.

[실시예 10][Example 10]

표 2에 나타내는 바와 같이, IC 폭(W)이 2000㎛, 출력 범프 영역(4)의 일방의 측가장자리(2a)로부터의 거리(A)가 63㎛, 출력 범프 영역(4)의 폭(α)이 385㎛, 입력 범프 영역(6)의 타방의 측가장자리(2b)로부터의 거리(B)가 50㎛, 입력 범프 영역(6)의 폭(β)이 80㎛, 및 범프 영역 폭차의 IC 폭(W)에 대한 비율이 15.3％인 IC칩을 준비했다.As shown in Table 2, the IC width W is 2000 占 퐉, the distance A from one side edge 2a of the output bump region 4 is 63 占 퐉, the width of the output bump region 4 The width B of the input bump region 6 is 80 占 퐉 and the width of the input bump region 6 in the IC And an IC chip having a ratio to the width (W) of 15.3% was prepared.

출력 범프 영역(4)의 폭 방향의 내측과 입력 범프 영역(6)의 폭 방향의 내측 사이의 범프 영역 내측 간 거리(L1)는 1422㎛였다. 출력 범프 영역(4)의 폭 방향의 외측과 입력 범프 영역(6)의 폭 방향의 외측 사이의 범프 영역 외측 간 거리(L2)는 1887㎛였다. IC 폭 중점(W/2)으로부터 범프 영역 외측 간 중점(A＋L2/2)까지의 거리(Δ)는 6.5㎛이고, IC 폭(W)에 대한 비율은 0.33％였다.The bump area inner distance L1 between the inner side in the width direction of the output bump area 4 and the inner side in the width direction of the input bump area 6 was 1422 m. The bump area outside distance L2 between the outside in the width direction of the output bump area 4 and the outside in the width direction of the input bump area 6 was 1887 mu m. The distance? From the IC width middle point (W / 2) to the bump area outer intermediate point (A + L2 / 2) was 6.5 占 퐉 and the ratio to the IC width W was 0.33%.

실시예 10의 IC칩을 접속한 접속체 샘플에 있어서의 출력 범프열(3A, 3B, 3C), 입력 범프열(5A)의 도통 저항의 측정 결과는, 각각 1.0Ω, 0.9Ω, 0.4Ω, 0.1Ω이고, OK의 평가였다.The results of measurement of the conduction resistance of the output bump columns 3A, 3B and 3C and the input bump column 5A in the connector sample connected with the IC chip of Example 10 were 1.0?, 0.9 ?, 0.4? 0.1 Ω, and the evaluation was OK.

[실시예 11][Example 11]

표 2에 나타내는 바와 같이, IC 폭(W)이 3000㎛, 출력 범프 영역(4)의 일방의 측가장자리(2a)로부터의 거리(A)가 70㎛, 출력 범프 영역(4)의 폭(α)이 385㎛, 입력 범프 영역(6)의 타방의 측가장자리(2b)로부터의 거리(B)가 50㎛, 입력 범프 영역(6)의 폭(β)이 80㎛, 및 범프 영역 폭차의 IC 폭(W)에 대한 비율이 10.2％인 IC칩을 준비했다.As shown in Table 2, the IC width W is 3000 mu m, the distance A from one side edge 2a of the output bump region 4 is 70 mu m, the width of the output bump region 4 The width B of the input bump region 6 is 80 占 퐉 and the width of the input bump region 6 in the IC And an IC chip having a ratio to width (W) of 10.2% was prepared.

출력 범프 영역(4)의 폭 방향의 내측과 입력 범프 영역(6)의 폭 방향의 내측 사이의 범프 영역 내측 간 거리(L1)는 2415㎛였다. 출력 범프 영역(4)의 폭 방향의 외측과 입력 범프 영역(6)의 폭 방향의 외측 사이의 범프 영역 외측 간 거리(L2)는 2880㎛였다. IC 폭 중점(W/2)으로부터 범프 영역 외측 간 중점(A＋L2/2)까지의 거리(Δ)는 10.0㎛이고, IC 폭(W)에 대한 비율은 0.33％였다. The bump area inner distance L1 between the inner side in the width direction of the output bump area 4 and the inner side in the width direction of the input bump area 6 was 2415 mu m. The bump area outer side distance L2 between the outer side in the width direction of the output bump area 4 and the outer side in the width direction of the input bump area 6 was 2880 mu m. The distance? From the IC width middle point (W / 2) to the bump area outer intermediate point (A + L2 / 2) was 10.0 占 퐉 and the ratio to the IC width W was 0.33%.

실시예 11의 IC칩을 접속한 접속체 샘플에 있어서의 출력 범프열(3A, 3B, 3C), 입력 범프열(5A)의 도통 저항의 측정 결과는, 각각 1.0Ω, 0.9Ω, 0.4Ω, 0.1Ω이고, OK의 평가였다.The results of measurement of the conduction resistance of the output bump columns 3A, 3B and 3C and the input bump column 5A in the connector sample connected with the IC chip of Example 11 were 1.0?, 0.9 ?, 0.4? 0.1 Ω, and the evaluation was OK.

[비교예 3][Comparative Example 3]

표 2에 나타내는 바와 같이, 출력 범프 영역(4)의 일방의 측가장자리(2a)로부터의 거리(A)를 50㎛로 하고, 더미 범프 영역을 형성한 것 이외에는, 실시예 7과 동일한 IC칩을 준비했다. 더미 범프 영역은, 출력 범프 영역(4)과 입력 범프 영역(6) 사이에 형성되고, 더미 범프가 IC칩의 길이 방향으로 1열로 배열되어 있다. 또한, 더미 범프열은, 입력 범프열(5A)과 동일하다.As shown in Table 2, the same IC chip as in Example 7 was produced except that the distance A from one side edge 2a of the output bump region 4 was 50 占 퐉 and the dummy bump region was formed Ready. The dummy bump region is formed between the output bump region 4 and the input bump region 6, and the dummy bumps are arranged in one row in the longitudinal direction of the IC chip. The dummy bump column is the same as the input bump column 5A.

출력 범프 영역(4)의 폭 방향의 내측과 입력 범프 영역(6)의 폭 방향의 내측 사이의 범프 영역 내측 간 거리(L1)는 935㎛였다. 출력 범프 영역(4)의 폭 방향의 외측과 입력 범프 영역(6)의 폭 방향의 외측 사이의 범프 영역 외측 간 거리(L2)는 1400㎛였다. IC 폭 중점(W/2)으로부터 범프 영역 외측 간 중점(A＋L2/2)까지의 거리(Δ)는 0㎛이고, IC 폭(W)에 대한 비율은 0％였다.The bump area inside distance L1 between the inside of the output bump area 4 in the width direction and the inside in the width direction of the input bump area 6 was 935 占 퐉. The bump area outside distance L2 between the outside in the width direction of the output bump area 4 and the outside in the width direction of the input bump area 6 was 1400 m. The distance? From the IC width middle point (W / 2) to the bump area outer intermediate point (A + L2 / 2) was 0 占 퐉 and the ratio to the IC width W was 0%.

비교예 3의 IC칩을 접속한 접속체 샘플에 있어서의 출력 범프열(3A, 3B, 3C), 입력 범프열(5A)의 도통 저항의 측정 결과는, 각각 2.3Ω, 1.2Ω, 0.5Ω, 0.1Ω이고, NG의 평가였다.The results of measurement of the conduction resistance of the output bump columns 3A, 3B and 3C and the input bump column 5A in the connector samples to which the IC chips of Comparative Example 3 were connected were 2.3Ω, 1.2Ω, 0.5Ω, 0.1 OMEGA, and evaluation of NG was made.

[비교예 4] [Comparative Example 4]

표 2에 나타내는 바와 같이, 출력 범프 영역(4)의 일방의 측가장자리(2a)로부터의 거리(A)를 50㎛로 한 것 이외에는, 실시예 7과 동일한 IC칩을 준비했다. 출력 범프 영역(4)의 폭 방향의 내측과 입력 범프 영역(6)의 폭 방향의 내측 사이의 범프 영역 내측 간 거리(L1)는 935㎛였다. 출력 범프 영역(4)의 폭 방향의 외측과 입력 범프 영역(6)의 폭 방향의 외측 사이의 범프 영역 외측 간 거리(L2)는 1400㎛였다. IC 폭 중점(W/2)으로부터 범프 영역 외측 간 중점(A＋L2/2)까지의 거리(Δ)는 0㎛이고, IC 폭(W)에 대한 비율은 0％였다.As shown in Table 2, the same IC chip as that of Example 7 was prepared except that the distance A from one side edge 2a of the output bump region 4 was 50 占 퐉. The bump area inside distance L1 between the inside of the output bump area 4 in the width direction and the inside in the width direction of the input bump area 6 was 935 占 퐉. The bump area outside distance L2 between the outside in the width direction of the output bump area 4 and the outside in the width direction of the input bump area 6 was 1400 m. The distance? From the IC width middle point (W / 2) to the bump area outer intermediate point (A + L2 / 2) was 0 占 퐉 and the ratio to the IC width W was 0%.

비교예 4의 IC칩을 접속한 접속체 샘플에 있어서의 출력 범프열(3A, 3B, 3C), 입력 범프열(5A)의 도통 저항의 측정 결과는, 각각 3.0Ω, 1.7Ω, 0.4Ω, 0.1Ω이고, NG의 평가였다.The results of measurement of the conduction resistance of the output bump columns 3A, 3B and 3C and the input bump column 5A in the connector samples connected with the IC chips of Comparative Example 4 were 3.0?, 1.7 ?, 0.4? 0.1 OMEGA, and evaluation of NG was made.

Figure pct00002
Figure pct00002

비교예 3과 같이 더미 범프를 형성한 경우, 출력 범프열(3A, 3B)에 있어서의 도통 저항이 높고, 외측의 범프열에 있어서의 도통성을 개선할 정도의 압력 구배를 얻는 것은 곤란했다. 또, 비교예 4와 같이 더미 범프를 형성하지 않은 경우, 출력 범프열(3A, 3B)에 있어서의 도통 저항이 비교예 3보다 높아졌다.In the case of forming the dummy bumps as in Comparative Example 3, it was difficult to obtain a pressure gradient that is high enough to cause the conduction resistance in the output bump columns 3A and 3B and to improve the conduction in the bump rows outside. In the case where the dummy bumps were not formed as in Comparative Example 4, the conduction resistance in the output bump columns 3A and 3B was higher than that in Comparative Example 3. [

한편, 실시예 7∼11과 같이, IC 폭 중점(W/2)으로부터 범프 영역 외측 간 중점(A＋L2/2)까지의 거리(Δ)를 IC 폭(W)의 0.3％∼3.5％로 한 경우, 출력 범프열(3A, 3B, 3C) 및 입력 범프열(5A) 모두에 있어서 도통 저항이 1.0Ω 이하가 되었다. 이것은, 출력 범프 영역(4)의 폭 방향에 걸친 압력 구배가 평균화되어, 출력 범프열(3A)의 각 출력 범프(3)에 있어서도 충분한 압박력으로 압입할 수 있었기 때문이다. On the other hand, in the case where the distance? From the IC width middle point (W / 2) to the bump area outer middle point (A + L2 / 2) is 0.3% to 3.5% of the IC width W , The conduction resistance of the output bump columns 3A, 3B, and 3C and the input bump column 5A was 1.0? Or less. This is because the pressure gradient across the width direction of the output bump area 4 is averaged and the output bump 3 of the output bump array 3A can be press-fitted with sufficient compression force.

1 : IC칩
2 : 실장면
2a : 일방의 측가장자리
2b : 타방의 측가장자리
3 : 출력 범프
4 : 출력 범프 영역
5 : 입력 범프
6 : 입력 범프 영역
10 : 이방성 도전 필름
11 : 박리 필름
12 : 도전성 입자
13 : 바인더 수지층
14 : 회로 기판
15 : 전극 단자
17 : 열압착 헤드 1: IC chip
2: room scene
2a: side edge of one side
2b: side edge of the other side
3: Output bump
4: Output bump area
5: Input bump
6: Input bump area
10: Anisotropic conductive film
11: peeling film
12: conductive particles
13: Binder resin layer
14: circuit board
15: Electrode terminal
17: thermocompression head

Claims (18)

서로 대향하는 1쌍의 측가장자리의 일방측에 근접해 출력 범프가 배열된 출력 범프 영역이 형성되고, 상기 1쌍의 측가장자리의 타방측에 근접해 입력 범프가 배열된 입력 범프 영역이 형성되고,
상기 출력 범프 영역 및 상기 입력 범프 영역은, 상이한 면적이고, 또한 비대칭으로 배치되고,
상기 출력 범프 영역 또는 상기 입력 범프 영역 중, 상대적으로 대면적인 일방은, 상기 1쌍의 측가장자리 간의 폭의 4％ 이상의 거리만큼, 근접하는 상기 일방 또는 타방의 측가장자리로부터 내측에 형성되어 있는 전자 부품.An output bump area in which output bumps are arranged close to one side of a pair of side edges opposed to each other is formed and an input bump area in which input bumps are arranged close to the other side of the pair of side edges is formed,
Wherein the output bump region and the input bump region have different areas and are arranged asymmetrically,
Wherein one of the output bump area and the input bump area has a relatively large surface area that is less than 4% of the width between the pair of side edges, . 제 1 항에 있어서, 출력 범프 영역이, 상기 1쌍의 측가장자리 간의 폭에 대해 4％ 이상의 거리만큼, 상기 일방의 측가장자리로부터 내측에 형성되어 있는 전자 부품. The electronic component according to claim 1, wherein the output bump region is formed on the inner side from the one side edge by a distance of 4% or more with respect to the width between the pair of side edges. 제 2 항에 있어서, 상기 일방의 측가장자리로부터 상기 출력 범프 영역까지의 거리가, 상기 타방의 측가장자리로부터 상기 입력 범프 영역까지의 거리보다 긴 전자 부품. The electronic component according to claim 2, wherein the distance from the one side edge to the output bump area is longer than the distance from the other side edge to the input bump area. 제 1 항에 있어서, 입력 범프 영역이, 상기 1쌍의 측가장자리 간의 폭에 대해 4％ 이상의 거리만큼, 상기 타방의 측가장자리로부터 내측에 형성되어 있는 전자 부품. The electronic component according to claim 1, wherein the input bump region is formed on the inner side from the other side edge by a distance of 4% or more with respect to the width between the pair of side edges. 제 4 항에 있어서, 상기 타방의 측가장자리로부터 상기 입력 범프 영역까지의 거리가, 상기 일방의 측가장자리로부터 상기 출력 범프 영역까지의 거리보다 긴 전자 부품.The electronic component according to claim 4, wherein a distance from the other side edge to the input bump area is longer than a distance from the one side edge to the output bump area. 제 1 항 내지 제 5 항 중 어느 한 항에 있어서, 상기 전자 부품의 상기 실장면에는, 상기 입력 범프 영역 및 상기 출력 범프 영역 사이에, 더미 범프가 형성되어 있는 전자 부품.The electronic component according to any one of claims 1 to 5, wherein a dummy bump is formed between the input bump region and the output bump region in the mounting surface of the electronic component. 제 1 항 내지 제 6 항 중 어느 한 항에 있어서, 상기 전자 부품은, IC칩인 전자 부품.The electronic component according to any one of claims 1 to 6, wherein the electronic component is an IC chip. 전자 부품이 접착제를 개재하여 회로 기판 상에 배치되고, 가압 툴로 가압됨으로써, 상기 전자 부품이 상기 회로 기판 상에 접속된 접속체에 있어서,
상기 전자 부품의 상기 회로 기판에의 실장면에는, 서로 대향하는 1쌍의 측가장자리의 일방측에 근접해 출력 범프가 배열된 출력 범프 영역이 형성되고, 상기 1쌍의 측가장자리의 타방측에 근접해 입력 범프가 배열된 입력 범프 영역이 형성되고,
상기 출력 범프 영역 및 상기 입력 범프 영역은, 상이한 면적이고, 또한 상기 실장면에 있어서 비대칭으로 배치되고,
상기 출력 범프 영역 또는 상기 입력 범프 영역 중, 상대적으로 대면적인 일방은, 상기 1쌍의 측가장자리 간의 폭의 4％ 이상의 거리만큼, 근접하는 상기 일방 또는 타방의 측가장자리로부터 내측에 형성되어 있는 접속체.A connection body in which an electronic component is disposed on a circuit board with an adhesive interposed therebetween and is pressed by a pressing tool so that the electronic component is connected to the circuit board,
An output bump area in which output bumps are arranged close to one side of a pair of side edges opposed to each other is formed in the mounting surface of the electronic component on the circuit board, An input bump area in which bumps are arranged is formed,
Wherein the output bump region and the input bump region have different areas and are arranged asymmetrically in the mounting scene,
Wherein one of the output bump area and the input bump area has a relatively large surface area that is larger than a distance of 4% or more of the width between the pair of side edges, . 접착제를 개재하여 회로 기판 상에 전자 부품을 배치하고, 가압 툴로 가압함으로써 상기 전자 부품을 상기 회로 기판 상에 접속하는 접속체의 제조 방법에 있어서,
상기 전자 부품의 상기 회로 기판에의 실장면에는, 서로 대향하는 1쌍의 측가장자리의 일방측에 근접해 출력 범프가 배열된 출력 범프 영역이 형성되고, 상기 1쌍의 측가장자리의 타방측에 근접해 입력 범프가 배열된 입력 범프 영역이 형성되고,
상기 출력 범프 영역 및 상기 입력 범프 영역은, 상이한 면적이고, 또한 상기 실장면에 있어서 비대칭으로 배치되고,
상기 출력 범프 영역 또는 상기 입력 범프 영역 중, 상대적으로 대면적인 일방은, 상기 1쌍의 측가장자리 간의 폭의 4％ 이상의 거리만큼, 근접하는 상기 일방 또는 타방의 측가장자리로부터 내측에 형성되어 있는 접속체의 제조 방법.A method of manufacturing a connecting body for connecting an electronic component to a circuit board by placing an electronic component on a circuit board with an adhesive interposed therebetween and pressing the electronic component with a pressing tool,
An output bump area in which output bumps are arranged close to one side of a pair of side edges opposed to each other is formed in the mounting surface of the electronic component on the circuit board, An input bump area in which bumps are arranged is formed,
Wherein the output bump region and the input bump region have different areas and are arranged asymmetrically in the mounting scene,
Wherein one of the output bump area and the input bump area has a relatively large surface area that is larger than a distance of 4% or more of the width between the pair of side edges, ≪ / RTI > 접착제를 개재하여 회로 기판 상에 전자 부품을 배치하고, 가압 툴로 가압함으로써 상기 전자 부품을 상기 회로 기판 상에 접속하는 전자 부품의 접속 방법에 있어서,
상기 전자 부품의 상기 회로 기판에의 실장면에는, 서로 대향하는 1쌍의 측가장자리의 일방측에 근접해 출력 범프가 배열된 출력 범프 영역이 형성되고, 상기 1쌍의 측가장자리의 타방측에 근접해 입력 범프가 배열된 입력 범프 영역이 형성되고,
상기 출력 범프 영역 및 상기 입력 범프 영역은, 상이한 면적이고, 또한 상기 실장면에 있어서 비대칭으로 배치되고,
상기 출력 범프 영역 또는 상기 입력 범프 영역 중, 상대적으로 대면적인 일방은, 상기 1쌍의 측가장자리 간의 폭의 4％ 이상의 거리만큼, 근접하는 상기 일방 또는 타방의 측가장자리로부터 내측에 형성되어 있는 전자 부품의 접속 방법. An electronic component connecting method for connecting electronic components to a circuit board by placing an electronic component on a circuit board with an adhesive interposed therebetween and pressing the electronic component with a pressing tool,
An output bump area in which output bumps are arranged close to one side of a pair of side edges opposed to each other is formed in the mounting surface of the electronic component on the circuit board, An input bump area in which bumps are arranged is formed,
Wherein the output bump region and the input bump region have different areas and are arranged asymmetrically in the mounting scene,
Wherein one of the output bump area and the input bump area has a relatively large surface area that is less than 4% of the width between the pair of side edges, . 제 1 측가장자리를 따라 범프열이 형성된 사각형상의 제 1 범프 영역과,
상기 제 1 측가장자리에 대향하는 제 2 측가장자리를 따라 범프열이 형성된 사각형상의 제 2 범프 영역을 구비하고,
상기 제 1 범프 영역의 폭 방향의 거리가, 상기 제 2 범프 영역의 폭 방향의 거리보다 크고,
상기 제 1 범프 영역의 폭 방향의 외측과 상기 제 2 범프 영역의 폭 방향의 외측 사이의 범프 영역 외측 간 중점이, 상기 제 1 측가장자리와 상기 제 2 측가장자리 사이의 측가장자리 간 중점보다, 상기 제 2 측가장자리측에 존재하는 전자 부품. A first bump region in a rectangular shape in which a bump column is formed along a first side edge,
And a second bump region having a rectangular shape in which a bump column is formed along a second side edge opposite to the first side edge,
The distance in the width direction of the first bump region is larger than the distance in the width direction of the second bump region,
Wherein an intermediate point between the outer side of the width direction of the first bump region and the outer side of the bump region between the outer side in the width direction of the second bump region is smaller than the midpoint between the side edges between the first side edge and the second side edge, And the electronic part existing on the second side edge side. 제 11 항에 있어서, 상기 측가장자리 간 중점으로부터 상기 범프 영역 외측 간 중점까지의 거리가, 상기 제 1 측가장자리와 상기 제 2 측가장자리의 거리의 0.1％∼5.0％인 전자 부품.12. The electronic component according to claim 11, wherein the distance from the midpoint between the side edges to the midpoint of the bump area outer side is 0.1% to 5.0% of the distance between the first side edge and the second side edge. 제 11 항 또는 제 12 항에 있어서, 상기 제 1 측가장자리와 상기 제 2 측가장자리의 거리에 대한 상기 제 1 범프 영역의 폭 방향의 거리와 상기 제 2 범프 영역의 폭 방향의 거리의 범프 영역 폭차의 비율이, 5％∼30％인 전자 부품. 13. The semiconductor device according to claim 11 or 12, further comprising: a bump area difference between a distance in the width direction of the first bump area and a distance in the width direction of the second bump area with respect to a distance between the first side edge and the second side edge Is 5% to 30%. 제 11 항 내지 제 13 항 중 어느 한 항에 있어서, 상기 전자 부품의 상기 실장면에는, 상기 입력 범프 영역 및 상기 출력 범프 영역 사이에, 더미 범프가 형성되어 있는 전자 부품.The electronic device according to any one of claims 11 to 13, wherein the mounting surface of the electronic component has dummy bumps formed between the input bump area and the output bump area. 제 11 항 내지 제 14 항 중 어느 한 항에 있어서, 상기 전자 부품은, IC칩인 전자 부품.15. The electronic component according to any one of claims 11 to 14, wherein the electronic component is an IC chip. 제 1 측가장자리를 따라 범프열이 형성된 사각형상의 제 1 범프 영역과, 상기 제 1 측가장자리에 대향하는 제 2 측가장자리를 따라 범프열이 형성된 사각형상의 제 2 범프 영역을 구비하고, 상기 제 1 범프 영역의 폭 방향의 거리가, 상기 제 2 범프 영역의 폭 방향의 거리보다 크고, 상기 제 1 범프 영역의 폭 방향의 외측과 상기 제 2 범프 영역의 폭 방향의 외측 사이의 범프 영역 외측 간 중점이, 상기 제 1 측가장자리와 상기 제 2 측가장자리 사이의 측가장자리 간 중점보다, 상기 제 2 측가장자리측에 존재하는 전자 부품과,
상기 회로 부품이 접착제를 개재하여 접속된 회로 기판
을 구비하는 접속체. A first bump region having a rectangular shape with a bump array formed along a first side edge and a second bump region having a rectangular shape with a bump array formed along a second side edge facing the first side edge, Wherein a distance in the width direction of the area is larger than a distance in the width direction of the second bump area and an outer intermediate point between the outside in the width direction of the first bump area and the outside in the width direction of the second bump area An electronic component existing on the side of the second side edge than a midpoint between the side edges between the first side edge and the second side edge,
The circuit components are connected to each other via an adhesive,
. 제 1 측가장자리를 따라 범프열이 형성된 사각형상의 제 1 범프 영역과, 상기 제 1 측가장자리에 대향하는 제 2 측가장자리를 따라 범프열이 형성된 사각형상의 제 2 범프 영역을 구비하고, 상기 제 1 범프 영역의 폭 방향의 거리가, 상기 제 2 범프 영역의 폭 방향의 거리보다 크고, 상기 제 1 범프 영역의 폭 방향의 외측과 상기 제 2 범프 영역의 폭 방향의 외측 사이의 범프 영역 외측 간 중점이, 상기 제 1 측가장자리와 상기 제 2 측가장자리 사이의 측가장자리 간 중점보다, 상기 제 2 측가장자리측에 존재하는 전자 부품을, 접착제를 개재하여 회로 기판 상에 배치하고,
가압 툴로 가압함으로써 상기 전자 부품을 상기 회로 기판 상에 접속하는 접속체의 제조 방법. A first bump region having a rectangular shape with a bump array formed along a first side edge and a second bump region having a rectangular shape with a bump array formed along a second side edge facing the first side edge, Wherein a distance in the width direction of the area is larger than a distance in the width direction of the second bump area and an outer intermediate point between the outside in the width direction of the first bump area and the outside in the width direction of the second bump area An electronic part existing on the side of the second side edge with respect to a midpoint between the side edges between the first side edge and the second side edge is disposed on the circuit board via an adhesive,
And the electronic component is connected to the circuit board by pressing with a pressing tool. 제 1 측가장자리를 따라 범프열이 형성된 사각형상의 제 1 범프 영역과, 상기 제 1 측가장자리에 대향하는 제 2 측가장자리를 따라 범프열이 형성된 사각형상의 제 2 범프 영역을 구비하고, 상기 제 1 범프 영역의 폭 방향의 거리가, 상기 제 2 범프 영역의 폭 방향의 거리보다 크고, 상기 제 1 범프 영역의 폭 방향의 외측과 상기 제 2 범프 영역의 폭 방향의 외측 사이의 범프 영역 외측 간 중점이, 상기 제 1 측가장자리와 상기 제 2 측가장자리 사이의 측가장자리 간 중점보다, 상기 제 2 측가장자리측에 존재하는 전자 부품을, 접착제를 개재하여 회로 기판 상에 배치하고,
가압 툴로 가압함으로써 상기 전자 부품을 상기 회로 기판 상에 접속하는 전자 부품의 접속 방법.A first bump region having a rectangular shape with a bump array formed along a first side edge and a second bump region having a rectangular shape with a bump array formed along a second side edge facing the first side edge, Wherein a distance in the width direction of the area is larger than a distance in the width direction of the second bump area and an outer intermediate point between the outside in the width direction of the first bump area and the outside in the width direction of the second bump area An electronic part existing on the side of the second side edge with respect to a midpoint between the side edges between the first side edge and the second side edge is disposed on the circuit board via an adhesive,
And the electronic component is connected to the circuit board by pressing with a pressing tool.
KR1020167015166A 2013-12-20 2014-11-17 Electronic component, connector, connector production method, and electronic component connecting method KR102373907B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020227007789A KR102423319B1 (en) 2013-12-20 2014-11-17 Electronic component, connector, connector production method, and electronic component connecting method

Applications Claiming Priority (5)

Application Number Priority Date Filing Date Title
JP2013264377A JP6434210B2 (en) 2013-12-20 2013-12-20 Electronic component, connecting body, manufacturing method of connecting body, and connecting method of electronic component
JPJP-P-2013-264377 2013-12-20
JPJP-P-2014-162480 2014-08-08
JP2014162480A JP6457214B2 (en) 2014-08-08 2014-08-08 Electronic component, connecting body, manufacturing method of connecting body, and connecting method of electronic component
PCT/JP2014/080406 WO2015093212A1 (en) 2013-12-20 2014-11-17 Electronic component, connector, connector production method, and electronic component connecting method

Related Child Applications (1)

Application Number Title Priority Date Filing Date
KR1020227007789A Division KR102423319B1 (en) 2013-12-20 2014-11-17 Electronic component, connector, connector production method, and electronic component connecting method

Publications (2)

Publication Number Publication Date
KR20160098223A true KR20160098223A (en) 2016-08-18
KR102373907B1 KR102373907B1 (en) 2022-03-15

Family

ID=53402567

Family Applications (4)

Application Number Title Priority Date Filing Date
KR1020227007789A KR102423319B1 (en) 2013-12-20 2014-11-17 Electronic component, connector, connector production method, and electronic component connecting method
KR1020227040690A KR102514158B1 (en) 2013-12-20 2014-11-17 Electronic component, connector, connector production method, and electronic component connecting method
KR1020227024835A KR102471283B1 (en) 2013-12-20 2014-11-17 Electronic component, connector, connector production method, and electronic component connecting method
KR1020167015166A KR102373907B1 (en) 2013-12-20 2014-11-17 Electronic component, connector, connector production method, and electronic component connecting method

Family Applications Before (3)

Application Number Title Priority Date Filing Date
KR1020227007789A KR102423319B1 (en) 2013-12-20 2014-11-17 Electronic component, connector, connector production method, and electronic component connecting method
KR1020227040690A KR102514158B1 (en) 2013-12-20 2014-11-17 Electronic component, connector, connector production method, and electronic component connecting method
KR1020227024835A KR102471283B1 (en) 2013-12-20 2014-11-17 Electronic component, connector, connector production method, and electronic component connecting method

Country Status (3)

Country Link
KR (4) KR102423319B1 (en)
CN (2) CN110246767B (en)
WO (1) WO2015093212A1 (en)

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH1131717A (en) * 1997-07-11 1999-02-02 Casio Comput Co Ltd Semiconductor chip and display device equipped with the same
JP2000340613A (en) * 1999-05-28 2000-12-08 Seiko Epson Corp Connecting method for ic chip and manufacture of liquid- crystal device
JP2004214373A (en) 2002-12-27 2004-07-29 Toshiba Matsushita Display Technology Co Ltd Semiconductor device with bumps and its packaging method
JP2005203758A (en) * 2003-12-16 2005-07-28 Samsung Electronics Co Ltd Drive chip and display device comprising it

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH10154727A (en) * 1996-11-25 1998-06-09 Toshiba Electron Eng Corp Slender driver ic and flay display device using this
KR101022278B1 (en) * 2003-12-15 2011-03-21 삼성전자주식회사 Driving chip and display apparatus having the same
JP4665944B2 (en) * 2007-06-22 2011-04-06 セイコーエプソン株式会社 Semiconductor device, mounting structure, electro-optical device, and electronic apparatus
JP5293147B2 (en) * 2008-03-19 2013-09-18 富士通株式会社 Electronic components
JP6000612B2 (en) * 2012-04-16 2016-09-28 デクセリアルズ株式会社 Connection structure manufacturing method, connection method, and connection structure

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH1131717A (en) * 1997-07-11 1999-02-02 Casio Comput Co Ltd Semiconductor chip and display device equipped with the same
JP2000340613A (en) * 1999-05-28 2000-12-08 Seiko Epson Corp Connecting method for ic chip and manufacture of liquid- crystal device
JP2004214373A (en) 2002-12-27 2004-07-29 Toshiba Matsushita Display Technology Co Ltd Semiconductor device with bumps and its packaging method
JP2005203758A (en) * 2003-12-16 2005-07-28 Samsung Electronics Co Ltd Drive chip and display device comprising it

Also Published As

Publication number Publication date
CN105814675B (en) 2019-04-16
KR102423319B1 (en) 2022-07-21
KR102373907B1 (en) 2022-03-15
KR102514158B1 (en) 2023-03-27
CN105814675A (en) 2016-07-27
KR20220036991A (en) 2022-03-23
CN110246767A (en) 2019-09-17
WO2015093212A1 (en) 2015-06-25
CN110246767B (en) 2024-01-12
KR102471283B1 (en) 2022-11-25
KR20220163496A (en) 2022-12-09
KR20220107072A (en) 2022-08-01

Similar Documents

Publication Publication Date Title
KR102368746B1 (en) Connection body and connection body production method
JP6324746B2 (en) Connection body, method for manufacturing connection body, electronic device
KR20170033266A (en) Connection body and method for manufacturing connection body
WO2015108025A1 (en) Connection body, connection body production method, connection method, anisotropic conductive adhesive
JP7369756B2 (en) Connection body and method for manufacturing the connection body
JP5608504B2 (en) Connection method and connection structure
JP6695409B2 (en) Electronic component, connecting body, manufacturing method of connecting body, and connecting method of electronic component
JP6434210B2 (en) Electronic component, connecting body, manufacturing method of connecting body, and connecting method of electronic component
JP6719529B2 (en) Electronic component, connecting body, manufacturing method of connecting body, and connecting method of electronic component
JP6562750B2 (en) Electronic component, connection body, manufacturing method of connection body, connection method of electronic component, cushioning material
KR102471283B1 (en) Electronic component, connector, connector production method, and electronic component connecting method
CN105430901B (en) Electronic component and connection method thereof, connection body and manufacturing method thereof, and buffer material
JP6457214B2 (en) Electronic component, connecting body, manufacturing method of connecting body, and connecting method of electronic component
JP6393039B2 (en) Manufacturing method of connecting body, connecting method and connecting body
KR20150034645A (en) Connection film, connection structure, method of manufacturing connection structure, and connection method
JP2015170647A (en) Method of manufacturing connection body, connection method for electronic component, and connection body

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant