KR20160094513A - Display Panel for Display Device - Google Patents

Display Panel for Display Device Download PDF

Info

Publication number
KR20160094513A
KR20160094513A KR1020150015123A KR20150015123A KR20160094513A KR 20160094513 A KR20160094513 A KR 20160094513A KR 1020150015123 A KR1020150015123 A KR 1020150015123A KR 20150015123 A KR20150015123 A KR 20150015123A KR 20160094513 A KR20160094513 A KR 20160094513A
Authority
KR
South Korea
Prior art keywords
data
vertical blanking
pixel
inverted
pixels
Prior art date
Application number
KR1020150015123A
Other languages
Korean (ko)
Other versions
KR102259344B1 (en
Inventor
송양근
Original Assignee
엘지디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지디스플레이 주식회사 filed Critical 엘지디스플레이 주식회사
Priority to KR1020150015123A priority Critical patent/KR102259344B1/en
Publication of KR20160094513A publication Critical patent/KR20160094513A/en
Application granted granted Critical
Publication of KR102259344B1 publication Critical patent/KR102259344B1/en

Links

Images

Classifications

    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3225Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix
    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611Control of matrices with row and column drivers
    • G09G3/3648Control of matrices with row and column drivers using an active matrix

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)

Abstract

The present invention relates to a display panel for a display device. Inversion data opposite to driving data displayed on a previous frame for each pixel group or each pixel in a vertical blanking range is provide as a vertical blanking pattern data. Thereby, the data transition effect of all the pixels in the vertical blanking range is maximized. So, an afterimage removing effect in the total panel can be optimized.

Description

표시장치용 표시패널 {Display Panel for Display Device}DISPLAY PANEL FOR DISPLAY DEVICE [0001]

본 발명은 표시장치용 표시패널, 더 구체적으로는 버티컬 블랭킹(Vertical Blanking; VB) 구간에서의 표시 동작을 제어함으로써 잔상 문제를 개선할 수 있는 표시패널에 관한 것이다. BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a display panel for a display device, and more particularly to a display panel capable of improving a residual image problem by controlling a display operation in a vertical blanking (VB) interval.

정보화 사회가 발전함에 따라 화상을 표시하기 위한 표시장치에 대한 요구가 다양한 형태로 증가하고 있으며, 근래에는 액정표시장치(LCD: Liquid Crystal Display), 플라즈마표시장치(PDP: Plasma Display Panel), 유기발광표시장치(OLED: Organic Light Emitting Diode Display Device)와 같은 여러 가지 표시장치가 활용되고 있다. 2. Description of the Related Art [0002] As an information-oriented society develops, there have been various demands for a display device for displaying images. Recently, a liquid crystal display (LCD), a plasma display panel (PDP) Various display devices such as an OLED (Organic Light Emitting Diode Display Device) are being utilized.

이 중, 액정표시장치(LCD)는 전계를 이용하여 액정의 광투과율을 조절함으로써 화상을 표시한다. 이를 위하여, 액정표시장치는 액정셀들이 매트릭스 형태로 배열된 액정표시패널과, 이 액정표시패널을 구동하기 위한 구동회로를 구비한다.Among them, a liquid crystal display (LCD) displays an image by adjusting the light transmittance of liquid crystal using an electric field. To this end, a liquid crystal display device includes a liquid crystal display panel in which liquid crystal cells are arranged in a matrix form, and a driving circuit for driving the liquid crystal display panel.

또한, OLED 표시패널은 다수의 박막 트랜지스터와 이들 박막 트랜지스터에 의하여 제어되는 화소 영역을 가지고 있는 어레이 기판과 그 상부에 배치되어 인가된 전압에 따라 자체적으로 발광하는 유기 발광층을 포함하는 구조로 이루어진다.The OLED display panel includes a plurality of thin film transistors, an array substrate having pixel regions controlled by the thin film transistors, and an organic light emitting layer disposed on the array substrate and emitting light according to the applied voltage.

한편, LCD 또는 OLED 표시패널 등의 어레이 기판에는 다수의 게이트라인(GL)과 데이터라인(DL)이 교차되고 그 게이트라인(GL)과 데이터라인(GL)의 교차부에 액정셀(Clc)을 구동하기 위한 박막트랜지스터(Thin Film Transistor; 이하, "TFT"라 한다)가 형성되며, 각 화소에는 2개의 대응되는 전극(화소전극 또는 애노드 및 공통전극 또는 캐쏘드)이 형성되어 있어서, 그 전극에 인가되는 전압 또는 전류에 따라 액정층 투과율이 변화하거나 유기 발광층이 발광하므로써 표시동작이 수행된다.On the other hand, a plurality of gate lines GL and data lines DL are intersected with an array substrate such as an LCD or an OLED display panel and a liquid crystal cell Clc is formed at an intersection of the gate line GL and the data line GL (Hereinafter referred to as " TFT ") for driving the pixel, and two corresponding electrodes (a pixel electrode or an anode and a common electrode or a cathode) are formed in each pixel, The transmissivity of the liquid crystal layer changes depending on the applied voltage or current, or the organic light emitting layer emits light, thereby performing the display operation.

한편, 이러한 액정표시장치(LCD), 유기전계발광표시장치(OLED) 등에서는 화상을 구성하는 최소 단위인 화소가 나란히 설치되며, 각각의 화소에는 화상 데이터에 의해 생성된 신호가 주어짐으로써 원하는 휘도로 발광하여 그 결과 표시영역에 원하는 화상이 표시된다. 즉, 1 프레임 기간 동안 매 화소마다 특정한 데이터 신호가 인가되어 일정한 휘도로 발광하여. 전체 표시영역에는 일정한 영상이 표시된다.On the other hand, in such a liquid crystal display (LCD), an organic light emitting display (OLED), or the like, pixels as minimum units constituting an image are provided side by side and each pixel is given a signal generated by image data, And a desired image is displayed on the resulting display area. That is, a specific data signal is applied to each pixel during one frame period, and the light is emitted with a constant luminance. A certain image is displayed in the entire display area.

또한, 화소에 주어지는 신호는 일정한 주기로 갱신(리플래시) 되는데, 한번 신호가 갱신된 후 다음에 갱신될 때까지의 시간을 1 프레임 기간이라고 하는데, 표시영역에 대한 영상 표시는 신호가 갱신될 때에, 이전에 주어진 신호와는 다른 신호를 화소에 줌으로써 실현한다. 한편, 액티브 매트릭스형 표시장치에서 사용할 수 있는 홀드형에서 화소는 1 프레임 기간 내에서 계속해서 발광하며, 특히 동영상을 표시했을 때, 화상의 일부분이 움직이고 있을 경우에는 움직이고 있는 것이 다음 프레임까지 영향을 미쳐서 잔상처럼 보이거나, 화상 전체에서 움직이고 있을 경우에는 전체가 번져서 보이는 문제(동영상 번짐, Motion Blur) 현상이 발생하게 된다.A signal applied to a pixel is updated (refreshed) at a constant period. The time from when the signal is updated to the next time it is updated is referred to as one frame period. In the video display for the display area, By providing a pixel with a signal different from the previously given signal. On the other hand, in the hold type that can be used in the active matrix type display device, the pixel continues to emit light within one frame period. Particularly when a moving image is displayed, when a part of the image is moving, If it looks like a residual image, or if it is moving all over the image, the entire image will appear blurred (motion blur).

이와 같은, 문제를 해결하기 위해 주로 각 프레임의 사이에 블랙 데이터 또는 일정한 그레이 레벨(Grey Level)의 데이터를 모든 화소에 제공하여 앞뒤 프레임 사이에 표시되는 영상 사이의 블랭킹 구간을 형성할 수 있으며, 이러한 제어방식 또는 구간을 수직 블랭킹(Vertical Blanking) 또는 수직 블랭크(Vertical Blank)라 표현할 수 있다.In order to solve such a problem, it is possible to provide black data or a gray level data to each pixel mainly between frames, thereby forming a blanking interval between images displayed between the front and back frames. The control method or section may be referred to as vertical blanking or vertical blanking.

이와 같이, 표시동작의 매 프레임 사이의 수직 블랭킹 구간에서는 모든 화소에 블랙 데이터 또는 일정한 그레이 레벨의 데이터의 일괄로 제공되어 표시되는데, 매 화소마다 이전 프레임의 표시 데이터에 따라 잔상이 많이 남게 되거나, 매 화소마다 잔상의 정도가 달라져서 인지되는 화질이 불균일해지는 문제가 발생될 수 있다.As described above, in the vertical blanking interval between each frame of the display operation, all the pixels are provided as black data or a set of gray level data in a batch, and a large amount of residual image is left in each pixel depending on the display data of the previous frame. There is a problem that the degree of afterimage differs for each pixel, resulting in non-uniform image quality to be recognized.

따라서, 수직 블랭킹 구간에서 표시 영역의 화소에 제공되는 데이터 형태 또는 표시 구동 방식을 최적화하여 매 프레임 사이의 잔상 문제를 최대한 개선시킬 필요성이 있었다.
Therefore, there is a need to optimize the data format or the display driving method provided to the pixels of the display area in the vertical blanking interval to maximally improve the afterimage problem between frames.

이러한 배경에서, 본 발명의 목적은, 표시패널에서 수직 블랭킹 구간에서의 표시 동작을 최적화함으로써, 매 프레임 사이에서 잔상이 남는 잔상 문제를 최소화할 수 있는 표시패널을 제공하는 것이다.In view of the above, it is an object of the present invention to provide a display panel capable of minimizing the afterimage problem in which a residual image remains between every frame by optimizing the display operation in the vertical blanking interval in the display panel.

본 발명의 다른 목적은 수직 블랭킹 구간에서 이전 프레임의 최종 구동 데이터의 반전 데이터를 제공함으로써, 매 프레임 사이의 잔상 문제를 개선한 표시패널을 제공하는 것이다.It is another object of the present invention to provide a display panel in which the afterimage problem between frames is improved by providing inverse data of the last driving data of the previous frame in the vertical blanking interval.

본 발명의 또다른 목적은 양 프레임 사이의 수직 블랭킹 구간에서 각 화소에 제공되는 데이터 신호가 바로 직전 프레임에 해당 화소에 제공되었던 구동 데이터의 반전신호가 되도록 함으로써, 기존의 통일된 수직 블랭킹 패턴을 제공하는 것에 비하여 잔상 효과가 개선된 표시패널을 제공하는 것이다.
It is still another object of the present invention to provide a conventional uniform vertical blanking pattern by providing a data signal provided to each pixel in a vertical blanking interval between frames so as to be an inverted signal of driving data provided to a corresponding pixel in the immediately preceding frame A display panel with improved afterimage effect compared with the conventional display panel.

전술한 목적을 달성하기 위하여, 본 발명의 일 실시예에 의하면, 게이트 라인과 데이터 라인의 교차 영역으로 정의되는 다수의 화소를 포함하는 패널부와, 수직 블랭킹 구간 동안 이전 프레임에서의 구동 데이터에 대한 반전 데이터(Inverted Data)인 수직 블랭킹 데이터를 생성하여 출력하는 수직 블랭킹 데이터 생성부와, 상기 수직 블랭킹 데이터를 수신하여 상기 수직 블랭킹 구간 동안 상기 패널부의 데이터 라인으로 수직 블랭킹 데이터 출력값을 인가하는 데이터 구동부를 포함하는 표시패널을 제공한다.
According to an aspect of the present invention, there is provided a liquid crystal display device including a panel unit including a plurality of pixels defined as intersecting regions of a gate line and a data line, A vertical blanking data generating unit for generating and outputting vertical blanking data that is inverted data and a data driver for receiving the vertical blanking data and applying a vertical blanking data output value to the data line of the panel unit during the vertical blanking interval, And a display panel including the display panel.

본 발명의 일실시예에 의하면, 표시패널에서 수직 블랭킹 구간에서의 표시 동작을 최적화함으로써, 매 프레임 사이에서 잔상이 남는 잔상 문제를 최소화할 수 있다.According to the embodiment of the present invention, the display operation in the vertical blanking interval is optimized in the display panel, thereby minimizing the afterimage problem in which the afterimage remains between each frame.

더 구체적으로, 양 프레임 사이의 수직 블랭킹 구간에서 각 화소에 제공되는 데이터 신호가 바로 직전 프레임에 해당 화소에 제공되었던 구동 데이터의 반전신호가 되도록 함으로써, 기존의 통일된 수직 블랭킹 패턴을 제공하는 것에 비하여 잔상 문제를 개선할 수 있는 효과가 있다.
More specifically, the data signal provided to each pixel in the vertical blanking interval between both frames is an inverted signal of the driving data that was provided to the corresponding pixel in the immediately preceding frame, as compared with the conventional uniform vertical blanking pattern There is an effect that the afterimage problem can be solved.

도 1은 본 발명이 적용될 수 있는 표시패널의 기능별 블록도이다.
도 2는 프레임 구간과 수직 블랭킹 구간에서의 신호 파형도이다.
도 3은 기존의 수직 블랭킹 패턴으로서 블랙 데이터를 인가하는 방식에서의 화소별 계조 변화를 도시한다.
도 4는 본 발명의 실시예에 의한 수직 블랭킹 데이터 생성부를 포함하는 표시패널의 기능별 블록도를 도시한다.
도 5는 본 발명의 실시예에 의한 수직 블랭킹 데이터 생성부의 세부 구성을 도시하는 블록도이다.
도 6은 본 발명의 실시예에 의한 수직 블랭킹 데이터 제공방식을 도시하는 것으로서, 프레임 및 수직 블랭킹 구간에서의 데이터, 표시 계조 및 파형을 도시한다.
도 7은 본 발명의 일 실시예가 적용된 경우 각 화소별로 제공되는 프레임 데이터 및 수직 블랭킹 패턴을 도시한다.
도 8은 본 발명의 다른 실시예가 적용된 경우의 각 화소별 프레임 데이터 및 수직 블랭킹 패턴을 도시한다.
1 is a functional block diagram of a display panel to which the present invention can be applied.
2 is a signal waveform diagram in a frame interval and a vertical blanking interval.
FIG. 3 shows a gradation change for each pixel in a manner of applying black data as a conventional vertical blanking pattern.
4 is a functional block diagram of a display panel including a vertical blanking data generator according to an embodiment of the present invention.
5 is a block diagram showing a detailed configuration of a vertical blanking data generating unit according to an embodiment of the present invention.
FIG. 6 illustrates a method of providing vertical blanking data according to an embodiment of the present invention, and shows data, display gradation, and waveform in a frame and a vertical blanking interval.
FIG. 7 illustrates frame data and vertical blanking patterns provided for each pixel when an embodiment of the present invention is applied.
FIG. 8 shows frame data and vertical blanking patterns for each pixel when another embodiment of the present invention is applied.

이하, 본 발명의 일부 실시예들을 예시적인 도면을 참조하여 상세하게 설명한다. 각 도면의 구성요소들에 참조부호를 부가함에 있어서, 동일한 구성요소들에 대해서는 비록 다른 도면상에 표시되더라도 가능한 한 동일한 부호를 가질 수 있다. 또한, 본 발명을 설명함에 있어, 관련된 공지 구성 또는 기능에 대한 구체적인 설명이 본 발명의 요지를 흐릴 수 있다고 판단되는 경우에는 그 상세한 설명은 생략할 수 있다.Hereinafter, some embodiments of the present invention will be described in detail with reference to exemplary drawings. In the drawings, like reference numerals are used to denote like elements throughout the drawings, even if they are shown on different drawings. In the following description of the present invention, a detailed description of known functions and configurations incorporated herein will be omitted when it may make the subject matter of the present invention rather unclear.

또한, 본 발명의 구성 요소를 설명하는 데 있어서, 제 1, 제 2, A, B, (a), (b) 등의 용어를 사용할 수 있다. 이러한 용어는 그 구성 요소를 다른 구성 요소와 구별하기 위한 것일 뿐, 그 용어에 의해 해당 구성 요소의 본질, 차례, 순서 또는 개수 등이 한정되지 않는다. 어떤 구성 요소가 다른 구성요소에 "연결", "결합" 또는 "접속"된다고 기재된 경우, 그 구성 요소는 그 다른 구성요소에 직접적으로 연결되거나 또는 접속될 수 있지만, 각 구성 요소 사이에 다른 구성 요소가 "개재"되거나, 각 구성 요소가 다른 구성 요소를 통해 "연결", "결합" 또는 "접속"될 수도 있다고 이해되어야 할 것이다.In describing the components of the present invention, terms such as first, second, A, B, (a), and (b) may be used. These terms are intended to distinguish the components from other components, and the terms do not limit the nature, order, order, or number of the components. When a component is described as being "connected", "coupled", or "connected" to another component, the component may be directly connected or connected to the other component, Quot; intervening "or that each component may be" connected, "" coupled, "or " connected" through other components.

도 1은 본 발명이 적용될 수 있는 표시패널의 기능별 블록도이다.1 is a functional block diagram of a display panel to which the present invention can be applied.

본 발명이 적용될 수 있는 표시패널 또는 표시장치는 크게 액정 또는 OLED 형식의 패널부(100)와, 소스 PCB(110), 게이트 구동회로부(120) 및 시스템 보드부(140), 모듈 전원부(150) 등을 포함한다.The display panel or display device to which the present invention can be applied mainly includes a panel unit 100 of a liquid crystal or OLED type, a source PCB 110, a gate driving circuit unit 120 and a system board unit 140, a module power unit 150, And the like.

패널부(100)는 어레이 기판인 하부 기판과 컬러필터 기판 또는 보호기판인 상부 기판이 합착되어 형성되며, 어레이 기판에는 다수의 데이터라인들(D1~Dm)과 게이트라인들(G1~Gn)이 교차되고, 이들의 교차 구조에 의해 m × n(m,n은 양의정수) 개의 액정셀(Clc)들이 매트릭스 형태로 형성된다. The panel unit 100 includes a lower substrate as an array substrate, a color filter substrate, or an upper substrate as a protective substrate. The array substrate includes a plurality of data lines D1 to Dm and gate lines G1 to Gn And m 占 n (m, n is a positive integer) liquid crystal cells Clc are formed in the form of a matrix by the intersection structure thereof.

액정셀(Clc)들 각각은 TFT, TFT에 접속된 화소전극, 및 스토리지 커패시터(Cst) 등을 포함한다. 액정셀(Clc)은 TFT를 통해 데이터전압을 충전하는 화소전극과 공통전압(Vcom)이 인가되는 공통전극의 전압차에 의해 구동되어 입사되는 빛의 투과량을 조정하여 화상 데이터(DATA_RGB)에 대응되는 표시화상을 구현한다. Each of the liquid crystal cells Clc includes a TFT, a pixel electrode connected to the TFT, and a storage capacitor Cst. The liquid crystal cell Clc is driven by the voltage difference between the pixel electrode for charging the data voltage through the TFT and the common electrode to which the common voltage Vcom is applied and adjusts the amount of incident light to adjust the transmission amount of the light corresponding to the image data DATA_RGB Thereby realizing a display image.

한편, 어레이 기판의 상부의 컬러필터 기판에는 블랙매트릭스, 컬러필터 및 공통전극이 형성된다. 공통전극은 TN 모드와 VA 모드와 같은 수직전계 구동방식에서 상부 유리기판 상에 형성되며, IPS모드와 FFS 모드와 같은 수평전계 구동방식에서 화소전극(1)과 함께 하부 유리기판 상에 형성된다. 액정표시패널(16)의 상부 유리기판과 하부 유리기판 각각에는 편광판이 부착되고 액정의 프리틸트각(pre-tilt angle)을 설정하기 위한 배향막이 형성된다.On the other hand, a black matrix, a color filter, and a common electrode are formed on the color filter substrate on the upper side of the array substrate. The common electrode is formed on the upper glass substrate in the vertical field driving method such as the TN mode and the VA mode, and is formed on the lower glass substrate together with the pixel electrode 1 in the horizontal electric field driving method such as the IPS mode and the FFS mode. On the upper glass substrate and the lower glass substrate of the liquid crystal display panel 16, an alignment film for attaching a polarizing plate and setting a pre-tilt angle of the liquid crystal is formed.

본 발명에서 적용 가능한 표시패널은 수직전계 방식(TN 모드, VA 모드)의 액정표시패널, 횡전계방식(IPS 모드, FFS 모드)에 의한 액정표시패널 뿐 아니라, OLED 표시패널과 같이, 타아밍 콘트롤러를 포함하고 데이터를 표시하는 프레임과 그 사이의 수직 블랭킹 구간이 정의되어 제어되는 모든 종류의 표시패널 및 표시장치를 포함한다.The display panel applicable to the present invention is not only a liquid crystal display panel of a vertical electric field system (TN mode, VA mode), a liquid crystal display panel of a horizontal electric field system (IPS mode, FFS mode), but also an OLED display panel, And includes a display frame for displaying data and all kinds of display panels and display devices in which a vertical blanking interval therebetween is defined and controlled.

즉, 본 발명에 의한 수직 블랭킹 구간의 데이터 제공 방식이 적용될 수 있는 한 특정한 표시패널 또는 표시장치의 방식 또는 종류에 제한되는 것은 아니며, 편의상 아래 명세서에서는 주로 액정 표시패널을 대표로 설명한다.That is, the present invention is not limited to a specific display panel or a type of display device to which the data providing method of the vertical blanking interval can be applied. For convenience, the liquid crystal display panel will be mainly described in the following description.

한편, 전술한 패널부(100)에 형성된 게이트 라인 및 데이터 라인으로 각종 제어신호 및 데이터 신호를 입력하기 위한 구동부로서, 게이트 구동부(120)와 데이터 구동회로인 D-IC(118) 등이 포함된다.The gate driver 120 and the D-IC 118, which are data driving circuits, are included as a driving unit for inputting various control signals and data signals to the gate lines and the data lines formed in the panel unit 100 .

또한, 타이밍 컨트롤러(112)와 EEPROM(114) 등을 포함하는 소스-PCB(110)가 다수의 연성회로필름 예를 들면 TCP(116; tape carrier package)필름을 통해 패널부(100)에 연결될 수 있으며, 이와 같은 TCP필름(TCPS) 각각에는 데이터 구동부인 D-IC (118)가 실장될 수 있다. 이와 같은 다수의 D-IC가 패널 전체의 데이터 라인을 제어하는 데이터 구동회로를 구성할 수 있다. The source PCB 110 including the timing controller 112 and the EEPROM 114 may be connected to the panel unit 100 through a plurality of flexible circuit films such as TCP 116 And a D-IC 118, which is a data driver, may be mounted on each of the TCP films (TCPS). Such a plurality of D-ICs can constitute a data driving circuit for controlling the data lines of the entire panel.

소스 PCB(110)에 포함되는 타이밍 콘트롤러(T-con; 112)는 외부 장치 또는 세트 장치(TV, 휴대폰 등)의 시스템 보드(140)로부터 입력되는 디지털 비디오 데이터(DATA_RGB)를 액정패널부(100)의 해상도에 맞게 정렬한 후 mini-LVDS(Low Voltage Differential Signaling) 인터페이스 규격으로 D-IC(118)에 공급한다. 또한, 타이밍 콘트롤러(112)는 시스템 보드(140)로부터 입력되는 타이밍 신호들(Vsync, Hsync, DE, DCLK)를 이용하여 D-IC(118)의 동작 타이밍을 제어하기 위한 데이터 제어신호(SDC)와, 게이트 구동부(120)의 동작 타이밍을 제어하기 위한 게이트 제어신호(GDC) 등을 발생한다.The timing controller (T-con) 112 included in the source PCB 110 receives digital video data (DATA_RGB) input from an external device or a system board 140 of a set device (TV, mobile phone, etc.) ), And supplies them to the D-IC 118 in accordance with a mini-LVDS interface standard. The timing controller 112 receives a data control signal SDC for controlling the operation timing of the D-IC 118 using the timing signals Vsync, Hsync, DE, and DCLK input from the system board 140, A gate control signal GDC for controlling the operation timing of the gate driver 120, and the like.

데이터 제어신호(SDC)는 소스 스타트 펄스(Source, Start Pulse, SSP), 소스 샘플링 클럭(Source Sampling Clock, SSC), 소스 출력 인에이블신호(Source Output Enable, SOE), 극성제어신호(POL) 등을 포함할 수 있다. The data control signal SDC includes a source start pulse SSP, a source sampling clock SSC, a source output enable SOE, a polarity control signal POL, . ≪ / RTI >

게이트 제어신호(GDC)는 적어도 하나 이상의 스타트 펄스와 적어도 둘 이상의 클럭신호, 게이트 출력폭을 제어하기 위한 게이트 출력 인에이블신호(Gate Output Enable, GOE) 등을 포함한다. The gate control signal GDC includes at least one start pulse, at least two clock signals, a gate output enable signal GOE for controlling the gate output width, and the like.

통상적으로 액티브 채널인 반도체층의 재료로 비정질 실리콘을 사용하는 TFT의 액정표시장치의 경우, 클럭신호(CLK)가 4 수평주기(H)의 ON 구간폭을 가지는 펄스로서, 8개의 클럭신호들(CLK1 ~ CLK8) 사용될 수 있다. In the case of a TFT liquid crystal display device using amorphous silicon as a material of a semiconductor layer, which is typically an active channel, the clock signal CLK is a pulse having an ON period width of four horizontal periods (H) and eight clock signals CLK1 to CLK8) can be used.

여기서 "H"로 표현되는 수평주기 또는 수평구간 주기는 프레임주파수와 게이트라인 개수를 곱한 값의 역수로 정의될 수 있다. 예를 들어, 만일 표시패널이 1920*1080의 해상도를 가지는 경우, 수평구간(H) 주기는 1/(60Hz*1080)인 15.4μs가 된다.Here, the horizontal period or the horizontal period period represented by "H" can be defined as a reciprocal of a value obtained by multiplying the frame frequency by the number of gate lines. For example, if the display panel has a resolution of 1920 * 1080, the horizontal interval (H) period becomes 1 / (60Hz * 1080) 15.4 mu s.

시스템 보드(140)는 방송 수신회로와 외부 비디오 소스 인터페이스 회로에 접속되어 그 소스 회로로부터 입력된 화상 데이터(DATA_RGB)를 LVDS(Low Voltage Differential Signaling) 인터페이스 또는 TMDS(Transition Minimized Differential Signaling) 인터페이스 송신회로를 통해 타이밍 콘트롤러(112)에 전송한다. 그리고 시스템 보드(140)는 수직 동기신호(Vsync), 수평 동기신호(Hsync), 데이터 인에이블 신호(DE), 도트 클럭(DCLK) 등의 타이밍 신호를 타이밍 콘트롤러(112)에 전송한다.The system board 140 is connected to a broadcast receiving circuit and an external video source interface circuit and supplies image data (DATA_RGB) input from the source circuit to a Low Voltage Differential Signaling (LVDS) interface or a Transition Minimized Differential Signaling To the timing controller 112. [ The system board 140 transmits a timing signal such as a vertical synchronization signal Vsync, a horizontal synchronization signal Hsync, a data enable signal DE and a dot clock DCLK to the timing controller 112.

데이터 구동회로에 포함되는 다수의 소스 드라이브 IC(D-IC; 118) 각각은 타이밍 콘트롤러(112)로부터의 데이터 제어신호(SDC)에 응답하여 타이밍 콘트롤러(112)로부터 입력되는 디지털 비디오 데이터(DATA_RGB)를 샘플링하고 래치하여 병렬 데이터 체계의 데이터로 변환한다. D-IC(118) 각각은 병렬데이터 전송 체계로 변환된 데이터를 모듈 전원부(150)로부터의 정극성/부극성 감마기준전압들(VGMAO1~VGMAO10)을 이용하여 아날로그 감마보상전압으로 변환하여 액정셀들에 충전될 정극성/부극성 아날로그 비디오 데이터전압을 발생한다. Each of the plurality of source drive ICs (D-ICs) 118 included in the data driving circuit receives the digital video data (DATA_RGB) input from the timing controller 112 in response to the data control signal SDC from the timing controller 112, And latches the data into data of a parallel data structure. Each of the D-ICs 118 converts the data converted into the parallel data transmission scheme into the analog gamma compensation voltage using the positive / negative polarity gamma reference voltages VGMAO1 to VGMAO10 from the module power supply unit 150, Polarity analog video data voltage to be charged to the positive polarity / negative polarity.

즉, D-IC(118) 각각은 타이밍 콘트롤러(112)의 제어 하에 정극성/부극성 아날로그 비디오 데이터전압의 극성을 반전시키면서 그 데이터전압을 데이터라인들(D1~Dm)에 공급한다.That is, each of the D-ICs 118 inverts the polarities of the positive / negative analog video data voltages under the control of the timing controller 112, and supplies the data voltages to the data lines D1 to Dm.

게이트 구동부(120)는 도 1 같이 게이트 인 패널(Gate-In-Panel; 이하 'GIP'라 함) 방식에 따른 TFT 어레이 공정을 통해 액정패널부(100)의 하부 유리기판 상의 일측에 직접 형성될 수 있다.The gate driver 120 is formed directly on one side of the lower glass substrate of the liquid crystal panel unit 100 through a TFT array process according to a gate-in-panel (GIP) .

한편, 이러한 표시패널을 이용하여 모든 화소에 특정한 계조의 데이터를 표시하는 프레임 구간과, 양 프레임을 구분짓는 구간으로서 양 프레임 사이의 일종의 빈 시간 구간인 수직 블랭킹 구간이 정의될 수 있다.On the other hand, a vertical blanking interval, which is a kind of empty time interval between both frames, can be defined as a frame period in which data of a specific gradation is displayed in all pixels using such a display panel and a period in which both frames are distinguished.

도 2는 프레임 구간과 수직 블랭킹 구간에서의 신호 파형도이다.2 is a signal waveform diagram in a frame interval and a vertical blanking interval.

도 2와 같이, 수직 동기신호(VSYNC)의 ON 구간 중 대부분이 화소에 영상을 표시하기 위한 프레임 구간이 되고, 수직 동기신호(VSYNC)의 OFF 구간보다 일정 부분 더 긴 구간 동안이 수직 블랭킹 구간이다.As shown in FIG. 2, the ON period of the vertical synchronization signal (V SYNC ) is a frame period for displaying an image on a pixel, and during a period longer than the OFF period of the vertical synchronization signal (V SYNC ) Section.

더 구체적으로, 수직 블랭킹 구간은 수직 동기신호(VSYNC)의 OFF 구간과 그 앞뒤의 일정 시간 구간인 프론트 포치(Front Porch) 구간과 백포치(Back Porch) 구간을 합한 시간 구간으로 정의될 수 있다. More specifically, the vertical blanking interval may be defined as a time interval including a front porch interval and a back porch interval, which are an OFF interval of the vertical synchronization signal (V SYNC ) and a predetermined time interval before and after the interval .

이러한 수직 블랭크 구간은 양 프레임 사이의 휴지 기간으로서 특정한 영상을 표시하지 않는 것을 원칙으로 한다.It is a principle that such a vertical blank interval does not display a specific image as a rest period between two frames.

그러나, 이러한 수직 블랭크 구간 동안에는 특정한 영상이 화소에 표시되지는 않더라도, 데이터 라인의 플로팅을 방지하기 위하여 일정한 데이터 전압값을 인가하는 것이 일반적이다.However, although a specific image is not displayed on the pixel during such a vertical blank interval, it is common to apply a constant data voltage value in order to prevent floating of the data line.

이 때, 수직 블랭킹 구간에서는 모든 화소에 블랙 데이터를 나타내는 계조의 데이터 신호를 각 데이터 라인에 공통적으로 인가함으로써, 수직 블랭킹 구간에서는 모든 표시 영역에서 블랙 데이터가 표시되도록 할 수 있다.At this time, in the vertical blanking period, the data signal of the gradation indicating the black data is commonly applied to all the data lines to all the pixels, so that the black data can be displayed in all the display regions in the vertical blanking period.

물론, 수직 블랭킹 구간에서 반드시 블랙 데이터를 출력할 필요는 없으며, 일정한 그레이 레벨(Grey Level)의 데이터 신호를 모든 화소에 일괄적으로 제공할 수 있다.Of course, it is not always necessary to output black data in the vertical blanking interval, and a data signal of a constant gray level can be collectively provided to all the pixels.

또한, 최근 제안되는 일부 기술에 의하면 수직 블랭킹 구간에 인가될 그레이 레벨을 전후 프레임의 일부 데이터 라인의 데이터 평균값을 이용하는 방식도 가능하다. According to some recently proposed techniques, a gray level to be applied to the vertical blanking interval may be a data average value of a part of the data lines of the preceding and following frames.

도 3은 기존의 수직 블랭킹 패턴으로서 블랙 데이터를 인가하는 방식에서의 화소별 계조 변화를 도시한다.FIG. 3 shows a gradation change for each pixel in a manner of applying black data as a conventional vertical blanking pattern.

도 3은 수직 블랭킹 구간동안 블랙 데이터가 인가되는 경우 각 화소의 표시 계조 전이 상태를 도시하는 것으로, 좌측은 제1 프레임에서 각 화소에 표시되는 표시 데이터의 계조(0~255)를, 우측은 제1 수직 블랭킹 구간에서 각 화소에 블랙 데이터(계조 : 0)가 표시되는 상태이다.FIG. 3 shows the display gradation transition state of each pixel when black data is applied during the vertical blanking period. The left side shows the gradation (0 to 255) of the display data displayed in each pixel in the first frame, And black data (gradation: 0) is displayed in each pixel in one vertical blanking interval.

이하 본 명세서에서 표시패널은 m개의 게이트 라인과 n개의 데이터 라인을 포함함으로써 총 m×n개의 화소가 정의된 것으로 가정하며, i번째 게이트 라인과 j번째 데이터 라인에 의하여 정의되는 화소는 Pij로 표현하기로 한다.Hereinafter, the display panel includes m gate lines and n data lines so that a total of m x n pixels are defined. Pixels defined by the i-th gate line and the j-th data line are P ij Let's express it.

또한, 도 3에서는 표시패널이 각 화소에서 표시할 수 있는 데이터의 계조 또는 레벨이 총256개 인 것으로 가정하며, 계조(레벨) 0이 풀-블랙(Full Black), 계조(레벨) 255가 풀-화이트(Full White)를 나타내는 것으로 가정한다.In FIG. 3, it is assumed that the display panel has 256 gradations or levels of data that can be displayed by each pixel, and the gradation (level) 0 is full-black and the gradation - It is assumed to represent White (Full White).

도 3에 도시된 바와 같이, 만일 제1 프레임에서 첫번째 데이터 라인에 대응되는 m개의 화소인 P11, P21, P31, … , Pm1에 각각 1, 10, 250, 1 계조의 데이터가 표시되어 있다고 가정하고, 제1 수직 블랭킹 구간에서 모든 화소에 계조 0인 블랙 데이터가 인가된다고 가정한다.As shown in FIG. 3, if m pixels corresponding to the first data line in the first frame, P 11 , P 21 , P 31 , ... , And P m1 are displayed in the first vertical blanking interval, it is assumed that black data having a gray level of 0 is applied to all the pixels in the first vertical blanking interval.

도 3의 예시에서, 첫번째 화소인 P11의 경우 첫번째 프레임에서 거의 블랙에 가까운 계조(레벨) 1의 데이터가 표시된 후 첫번째 수직 블랭킹 구간에서는 레벨 0의 풀-블랙 데이터가 표시된다.In the example of FIG. 3, in the case of the first pixel P 11 , full-black data of level 0 is displayed in the first vertical blanking interval after the data of the gray level (level) 1 close to black in the first frame is displayed.

따라서, 화소 P11는 첫번째 프레임에 표시된 계조와 거의 동일한 데이터가 수직 블랭킹 구간에도 표시되기 때문에, 잔상이 많이 남게 된다.Thus, the pixel P 11, since substantially the same data and the gray level displayed in the first frame is to be displayed in the vertical blanking interval, leaving a lot of the residual image.

반면, 화소 P31는 첫번째 프레임에서 거의 화이트에 가까운 계조(레벨) 250의 데이터가 표시된 후, 첫번째 수직 블랭킹 구간에서 레벨 0의 풀-블랙 데이터가 표시됨으로써, 첫번째 프레임에서 표시된 영상의 잔상이 남지 않게 된다.On the other hand, the pixel P 31 is substantially near a gradation (level) in white after the 250 data is displayed, the pool of level 0 in the first vertical blanking interval in the first frame - not the black data is displayed, whereby the image after image of the displayed at the first frame remains do.

이상과 같이, 수직 블랭킹 구간 동안 블랙 데이터 또는 일정한 그레이 레벨 데이터를 모든 화소에 공통으로 제공하는 방식에서는, 화소별로 이전 프레임에 표시된 데이터의 종류에 따라 데이터 트랜지션 정도가 달라지고, 따라서 화소마다의 잔상 개선 효과가 달라지는 문제가 발생한다.As described above, in the method of providing the black data or the constant gray level data in common for all the pixels during the vertical blanking interval, the degree of data transition varies depending on the type of data displayed in the previous frame for each pixel, There is a problem that the effect varies.

이로써, 전체적 프레임 상의 잔상 개선 효과가 떨어지거나, 매화소별 잔상 제거 정도의 편차로 인하여 화질에 좋지 않은 영향을 미칠 수 있게 된다.As a result, the afterimage-improving effect on the whole frame is deteriorated, or the image quality can be adversely affected due to the deviation of the degree of the afterimage-removing aftermixing.

이에 대하여 본 발명의 일 실시예에서는 1 이상의 화소마다 이전 프레임에서 표시된 액티브 데이터를 반전시킨 반전 데이터(Inverted Data)를 생성하고, 그 반전 데이터를 수직 블랭킹 구간동안 해당 화소의 데이터 라인으로 제공함으로써, 수직 블랭킹 구간에 의한 잔상 개선 효과를 개선하는 방안을 제안한다. In contrast, according to an embodiment of the present invention, inverted data obtained by inverting the active data displayed in the previous frame for each of at least one pixel is generated, and the inverted data is provided to the data line of the corresponding pixel during the vertical blanking interval, We propose a method to improve the afterimage improvement effect by the blanking interval.

이하에서는 도 4 내지 도 8을 참고로 본 발명의 여러 실시예의 세부 구성에 대하여 상세하게 설명한다.Hereinafter, the detailed configuration of various embodiments of the present invention will be described in detail with reference to FIGS. 4 to 8. FIG.

도 4는 본 발명의 실시예에 의한 수직 블랭킹 데이터 생성부를 포함하는 표시패널의 기능별 블록도를 도시한다.4 is a functional block diagram of a display panel including a vertical blanking data generator according to an embodiment of the present invention.

도 4에 도시된 바와 같이, 본 발명의 실시예에 의한 표시패널은 게이트 라인과 데이터 라인의 교차 영역으로 정의되는 다수의 화소를 포함하는 패널부(400)와, 수직 블랭킹 구간 동안 이전 프레임에서의 액티브 데이터에 대한 반전 데이터(Inverted Data)인 수직 블랭킹 데이터를 생성하여 출력하는 수직 블랭킹 데이터 생성부(500)와, 수직 블랭킹 데이터를 수신하여 수직 블랭킹 구간 동안 표시패널의 데이터 라인으로 수직 블랭킹 데이터 출력값을 인가하는 데이터 구동부(Data Driver; 420)를 포함하여 구성될 수 있다.4, a display panel according to an exemplary embodiment of the present invention includes a panel unit 400 including a plurality of pixels defined as intersecting regions of a gate line and a data line, A vertical blanking data generating unit 500 for generating vertical blanking data that is inverted data for active data and outputting the vertical blanking data, and a vertical blanking data generating unit 500 for receiving the vertical blanking data and outputting a vertical blanking data output value to a data line of the display panel during a vertical blanking interval. And a data driver 420 for applying the data.

또한, 선택적으로 외부 시스템 보드 등으로부터 수직 동기신호(VSYNC) 및 수평 동기신호(HSYNC), 클럭(CLK) 및 데이터 신호 등을 수신한 후 게이트 제어신호(GCS)를 생성하여 게이트 구동부(Gate Driver; 410)로 출력하고, 데이터 신호(DATA) 및 데이터 라인 제어신호(DCS)를 생성하여 데이터 구동부(420)로 전달하는 타이밍 컨트롤러(430)와, 게이트 제어 신호에 따라 게이트 출력 전압값을 생성하여 각 게이트 라인으로 출력하는 게이트 구동부(410) 및 공통전압(Vcom)을 생성하여 패널부의 공통전극으로 인가하는 공통전압 생성부(440) 등을 추가로 포함할 수 있다.In addition, after receiving a vertical synchronization signal (V SYNC ), a horizontal synchronization signal (H SYNC ), a clock (CLK) and a data signal from an external system board or the like, a gate control signal (GCS) A timing controller 430 for generating a data signal DATA and a data line control signal DCS and transmitting the generated data signal and data line control signal DCS to the data driver 420, And a common voltage generator 440 for generating a common voltage Vcom and applying the common voltage Vcom to the common electrode of the panel unit.

패널부(400)는 다수의 게이트 라인 및 데이터 라인과, 그에 의하여 형성되는 다수의 화소를 구비하고, 본 발명의 실시예에 의한 수직 블랭킹 방식의 표시 제어가 이루어지는 한, 액정 표시패널(LCD), 유기전계발광 표시패널(OLED) 등 모든 종류의 표시패널 및 표시장치가 포함될 수 있으나, 아래에서는 편의상 액정표시장치를 하나의 예시로서 설명한다.The panel unit 400 includes a plurality of gate lines, a plurality of data lines, and a plurality of pixels formed by the plurality of gate lines and the data lines. As long as the display control of the vertical blanking method according to the embodiment of the present invention is performed, An organic light emitting display panel (OLED), and the like. However, for convenience, the liquid crystal display will be described as an example below.

또한, 본 명세서에서 표시패널은 협의의 의미로서의 표시패널(Display Panel)은 물론 표시패널에 장착되어 사용되는 표시장치나, 최종 엔드 제품인 휴대폰, TV 등의 세트 장치까지 포함하는 개념이다.In this specification, a display panel is a concept including not only a display panel as a meaning of the discussion but also a display device used in a display panel, and a set device such as a mobile phone or a TV as a final end product.

즉, 본 명세서에서의 정의하는 표시패널은 본 발명의 방식에 의하여 수직 블랭킹 구간에서 구동 데이터의 반전 데이터가 표시되는 모든 종류의 표시패널과, 그를 포함하는 상위 장치 또는 기구물을 모두 포함하는 것으로 이해되어야 할 것이다.That is, the display panel defined in the present specification should be understood to include all types of display panels in which the inversion data of the driving data is displayed in the vertical blanking interval by the method of the present invention, and an upper apparatus or an apparatus including the same something to do.

패널부(400)는 두 장의 유리기판 사이에 액정이 형성되며, 그 하부 유리기판 상에는 다수의 게이트라인(GL1 ~ GLm)과 다수의 데이터라인(DL1 ~ DLn)이 상호 교차하도록 형성된다. 즉, 패널부에는 m개의 게이트 라인과 n개의 데이터 라인이 형성되고, 결과적으로 m×n 개의 화소가 형성되는 것으로 도시한다.In the panel unit 400, a liquid crystal is formed between two glass substrates, and a plurality of gate lines GL1 to GLm and a plurality of data lines DL1 to DLn cross each other on the lower glass substrate. That is, it is shown that m gate lines and n data lines are formed in the panel portion, and as a result, m x n pixels are formed.

다수의 게이트라인(GL1 ~GLm)과 다수의 데이터라인(DL1 ~ DLn)의 교차 영역이 하나의 화소 또는 픽셀로 정의되며, 각 화소에 형성된 박막트랜지스터(TFT)는 게이트라인으로부터의 스캔 신호에 응답하여 데이터라인으로부터의 데이터를 액정셀(Clc)에 공급한다.A crossing region of a plurality of gate lines GL1 to GLm and a plurality of data lines DL1 to DLn is defined as one pixel or pixel and a thin film transistor TFT formed in each pixel responds to a scan signal from a gate line And supplies data from the data line to the liquid crystal cell Clc.

이를 위하여, 상기 박막트랜지스터(TFT)의 게이트 전극은 게이트라인(GL1 ~ GLm)에 접속되며, 소스 전극은 데이터라인(DL1 ~ DLn)에 접속되며, 박막트랜지스터(TFT)의 드레인 전극은 액정셀(Clc)의 화소전극에 접속된다.The gate electrode of the thin film transistor TFT is connected to the gate lines GL1 to GLm and the source electrode thereof is connected to the data lines DL1 to DLn and the drain electrode of the thin film transistor TFT is connected to the liquid crystal cell Clc).

또한, 패널부(400)의 하부 유리기판 상에는 액정셀(Clc)의 전압을 유지시키기 위한 스토리지 캐패시터(Cst)가 형성되며, 이러한 스토리지 캐패시터(Cst)는 액정셀(Clc)과 전단 게이트라인 사이에 형성될 수도 있으며, 액정셀(Clc)과 별도의 공통라인 사이에 형성될 수도 있다.A storage capacitor Cst for holding the voltage of the liquid crystal cell Clc is formed on the lower glass substrate of the panel unit 400. The storage capacitor Cst is connected between the liquid crystal cell Clc and the previous- Or may be formed between the liquid crystal cell Clc and a separate common line.

패널부(400)의 상부 유리기판 상에는 상기 박막트랜지스터(TFT)가 형성된 각 화소 영역에 대응되는 R, G, B 컬러의 컬러필터와, 이들 각각을 테두리하여 상기 게이트라인(GL1 ~ GLm)과, 데이터라인(DL1 ~ DLn) 및 박막트랜지스터(TFT) 등을 가리는 블랙 매트릭스와, 이들 모두를 커버하는 공통전극 등을 포함할 수 있다.On the upper glass substrate of the panel unit 400, color filters of R, G, and B colors corresponding to the respective pixel regions where the TFTs are formed, and the gate lines GL1 to GLm, A black matrix for covering the data lines DL1 to DLn and the thin film transistors (TFT), and a common electrode for covering both of them.

게이트 구동부(410)는 타이밍 컨트롤러(430)로부터의 게이트 제어신호(GCS)에 응답하여, 다수의 게이트라인(GL1 ~ GLm)에 다수의 스캔 신호들을 대응되게 공급한다. 이들 다수의 스캔 신호들은 다수의 게이트라인(GL1 ~ GLn)이 순차적으로 1 수평동기신호(HSYNC)의 펄스 O 기간인 수평주기(H) 동안 인에이블 되게 한다. 상기 게이트 구동부(410)는 다수의 게이트 드라이버 집적회로를 포함할 수 있다.The gate driver 410 correspondingly supplies a plurality of scan signals to the plurality of gate lines GL1 to GLm in response to a gate control signal GCS from the timing controller 430. [ The plurality of scan signals cause the plurality of gate lines GL1 to GLn to be enabled for a horizontal period H which is a pulse O period of one horizontal synchronizing signal H SYNC sequentially. The gate driver 410 may include a plurality of gate driver integrated circuits.

데이터 구동부(420)는 타이밍 컨트롤러(430)로부터의 데이터 제어신호(DCS)들에 응답하여, 다수의 게이트라인(GL1 ~ GLm) 중 어느 하나가 인에이블 될 때마다 다수의 화소 데이터 전압을 발생하여 패널부(400) 상의 다수의 데이터라인(DL1 ~ DLn)에 각각 공급한다. The data driver 420 generates a plurality of pixel data voltages each time one of the plurality of gate lines GL1 to GLm is enabled in response to the data control signals DCS from the timing controller 430 To the plurality of data lines DL1 to DLn on the panel unit 400, respectively.

한편, 본 발명의 실시예에 의하면, 데이터 구동부(420)는 전술한 고유한 기능 이외에, 수직 블랭킹 데이터 생성부(500)로부터 수직 블랭킹 데이터를 수신하여 수직 블랭킹 구간 동안 표시패널의 데이터 라인으로 수직 블랭킹 데이터 출력값을 인가하는 기능을 수행한다. In addition, according to the embodiment of the present invention, the data driver 420 receives the vertical blanking data from the vertical blanking data generator 500 in addition to the above-described unique functions, and supplies vertical blanking data to the data lines of the display panel during the vertical blanking interval. And performs a function of applying a data output value.

이러한 수직 블랭킹 데이터 생성부 및 그에 의하여 생성되는 수직 블랭킹 데이터인 반전 데이터에 대해서는 아래에서 도 4 이하를 참고로 더 상세하게 설명한다.The vertical blanking data generating unit and the inverted data, which is the vertical blanking data generated by the vertical blanking data generating unit, will be described in detail below with reference to FIG.

타이밍 컨트롤러(430)는 외부의 시스템(예를 들면, 컴퓨터의 시스템의 그래픽 모듈 또는 텔레비전 수신 시스템의 영상 복조 모듈 등, 미도시)으로부터 공급된 동기신호들(Vsync, Hsync)과, 데이터 인에이블(DE) 신호 및 클럭신호(CLK)를 이용하여 게이트 구동부(410)를 제어하는 게이트 제어신호(GCS)와 데이터 구동부(420)를 제어하는 데이터 제어신호(DCS)를 생성한다.The timing controller 430 receives synchronization signals (Vsync, Hsync) supplied from an external system (for example, a graphics module of a computer system or an image demodulation module of a television receiving system, not shown) A gate control signal GCS for controlling the gate driver 410 and a data control signal DCS for controlling the data driver 420 are generated using the clock signal CLK and the clock signal CLK.

또한, 타이밍 컨트롤러(430)는 외부의 시스템으로부터 입력된 영상 데이터(DATA_RGB)를 정렬하여 정렬된 데이터를 데이터 구동부(420)로 공급한다.In addition, the timing controller 430 arranges the image data (DATA_RGB) input from the external system and supplies the aligned data to the data driver 420. [

공통전압 생성부(440)는 도시하지 않은 전원 공급부로부터 공급된 전원전압(Vdd)을 이용하여 DC 레벨의 공통전압(Vcom)을 생성하여 패널부(400)의 공통전극으로 공급하는 기능을 수행한다.The common voltage generator 440 generates a common voltage Vcom of a DC level using the power supply voltage Vdd supplied from a power supply unit (not shown) and supplies the generated common voltage Vcom to the common electrode of the panel unit 400 .

한편, 본 발명의 주요 구성부인 수직 블랭킹 데이터 생성부(500)는 수직 블랭킹 구간 동안 이전 프레임에서의 액티브 데이터에 대한 반전 데이터(Inverted Data)인 수직 블랭킹 데이터를 생성하여 데이터 구동부(420)로 전송하는 기능을 수행한다.Meanwhile, the vertical blanking data generator 500, which is a main component of the present invention, generates vertical blanking data, which is inverted data of active data in a previous frame during a vertical blanking interval, and transmits the generated vertical blanking data to the data driver 420 Function.

도 5는 본 발명의 실시예에 의한 수직 블랭킹 데이터 생성부의 세부 구성을 도시하는 블록도이다.5 is a block diagram showing a detailed configuration of a vertical blanking data generating unit according to an embodiment of the present invention.

본 발명의 일실시예에 의한 수직 블랭킹 데이터 생성부(500)는 타이밍 컨트롤러로부터 수신된 데이터 신호를 기반으로 1 이상의 화소별로 이전 프레임의 구동 데이터를 반전시켜 반전 데이터를 생성하는 반전부(510)와, 상기 반전 데이터를 일정 시간동안 저장하는 프레임 버퍼 메모리(520)와, 수직 블랭킹 구간동안 상기 반전 데이터를 수직 블랭킹 데이터로서 상기 데이터 구동부로 출력하는 출력부(530)을 포함하여 구성될 수 있다.The vertical blanking data generation unit 500 according to an embodiment of the present invention includes an inverting unit 510 for inverting drive data of a previous frame by one or more pixels on the basis of a data signal received from the timing controller, A frame buffer memory 520 for storing the inverted data for a predetermined time, and an output unit 530 for outputting the inverted data as vertical blanking data to the data driver during a vertical blanking interval.

이하의 설명에서는 프레임 버퍼 메모리(520)와 출력부(530)를 구분하여 설명하지만, 구현 방식에 따라서 상기 프레임 버퍼 메모리(520)와 출력부(530)은 하나의 구성요소 표현 또는 구성될 수도 있을 것이다.In the following description, the frame buffer memory 520 and the output unit 530 are separately described. However, according to the implementation method, the frame buffer memory 520 and the output unit 530 may be represented or constituted as one component will be.

본 명세서에서 이전 프레임의 구동 데이터의 반전 데이터와, 수직 블랭킹 데이터 및 수직 블랭킹 패턴(Vertical Blanking Pattern) 등의 표현은 동일한 의미로 사용된다.In this specification, the inverted data of the drive data of the previous frame, the expressions such as the vertical blanking data and the vertical blanking pattern are used in the same sense.

수직 블랭킹 데이터 또는 수직 블랭킹 패턴인 반전 데이터는 해당되는 수직 블랭킹 구간 바로 직전의 프레임 동안 화소에 표시된 구동 데이터 또는 액티브 데이터를 반전한 반전 데이터(Inverted Data)이며, 반전은 액티브 데이터의 계조, 휘도 및 파형 중 1 이상을 대칭 또는 반대로 형성한 것을 의미한다.The inverted data, which is the vertical blanking data or the vertical blanking pattern, is inverted data (inverted data) inverted from the driving data or the active data displayed on the pixel immediately before the corresponding vertical blanking interval, and the reversal is the inverted data of the gradation, Or at least one of them is symmetrically or reversely formed.

예를 들어, 1~N의 휘도 레벨 또는 계조 레벨이 있는 경우 2의 레벨을 가지는 액티브 데이터(구동 데이터)에 대한 반전 데이터는 N-1인 것과 같다.For example, the inversion data for active data (drive data) having a level of 1 to N or a level of 2 when there is a gradation level is equal to N-1.

또한, 파형의 경우 액티브 데이터의 파형의 진폭(Amplitude) 또는 강도를 반대로 형성하거나, 펄스폭 변조(Pulse Width Modulation) 방식의 파형인 경우 일정 주기 동안의 펄스의 폭(PW)을 반대로 형성하는 것을 의미한다. In addition, in the case of waveforms, the amplitude or intensity of the active data waveform is reversed, or in the case of the waveform of the pulse width modulation (pulse width modulation) method, the width PW of the pulse during a certain period is reversed do.

즉, 파형의 진폭이 0~10단계를 가질 수 있고 이전 프레임의 액티브 데이터가 9단계의 진폭을 가지는 경우 그의 반전 데이터는 1 단계의 진폭을 가지는 파형일 수 있다. 또한, 최대 주기 H의 ON 펄스폭을 가질 수 있는 펄스폭 변조신호의 경우 액티브 데이터가 0.3H의 ON 펄스폭을 가지는 신호라면 그에 대한 반전 데이터는 0.7H의 ON 펄스폭을 가지는 신호일 수 있다.That is, if the amplitude of the waveform has 0 to 10 steps and the active data of the previous frame has 9 steps of amplitude, the inverse data thereof may be a waveform having an amplitude of one step. In the case of the pulse width modulation signal having the ON pulse width of the maximum period H, if the active data is a signal having the ON pulse width of 0.3H, the inverted data therefor may be a signal having the ON pulse width of 0.7H.

수직 블랭킹 데이터 생성부(500)의 반전부(510)는 각각의 프레임 동안 매 화소별 또는 일정한 그룹의 화소별로 표시되는 구동 데이터 또는 액티브 데이터를 타이밍 컨트롤러 등으로부터 수신한 후 그를 반전시킨 반전 데이터를 생성하여 그를 출력부(530) 또는 저장수단인 프레임 버퍼 메모리(520)로 전달하는 기능을 수행한다.The inverting unit 510 of the vertical blanking data generating unit 500 receives driving data or active data, which are displayed for each pixel or for a certain group of pixels, during each frame, from the timing controller or the like, And transfers it to the output unit 530 or the frame buffer memory 520 as a storage unit.

또한, 반전부(510)는 매 프레임마다 반전 데이터를 생성하되, 이러한 반전 데이터를 매 화소 단위로 생성할 수도 있고, 복수의 화소를 그룹핑한 화소 그룹별로 생성할 수도 있다.Also, the inverting unit 510 generates inversion data for each frame, and may generate the inverted data on a pixel-by-pixel basis or a plurality of pixel-by-pixel group basis.

즉, 모든 화소에 대한 반전 데이터를 화소별로 생성하여 수직 블랭킹 구간 동안 수직 블랭킹 데이터로서 해당되는 데이터 라인에 제공하여 반전 화상을 표시할 수도 있고, 각 데이터 라인 또는 게이트 라인에 포함되는 다수의 화소를 가지는 화소 그룹에 대한 화소 그룹 반전 데이터를 생성하여 제공할 수도 있다.In other words, inversion data for all the pixels may be generated for each pixel and may be provided as vertical blanking data to the corresponding data line during the vertical blanking interval to display the inverted image. Alternatively, It is also possible to generate and provide pixel group inversion data for the pixel group.

화소 그룹은 일정한 영역에 포함되는 다수의 화소를 포함할 수도 있고, 1 이상의 게이트 라인에 포함되는 모든 화소를 포함하거나, 1 이상의 데이터 라인에 포함되는 모든 화소를 포함하는 그룹일 수 있다.The pixel group may include a plurality of pixels included in a certain region, or may include all pixels included in one or more gate lines or all pixels included in one or more data lines.

이와 같이 화소 그룹별로 반전 데이터를 생성하는 이유는, 통상적으로 수직 블랭킹 구간이 프레임 구간보다 짧아서 모든 화소에 대한 개별적 스캐닝 및 데이터 표시가 불가능할 수도 있기 때문이다.The reason for generating inversion data for each pixel group is that the vertical blanking interval is shorter than the frame interval so that individual scanning and data display for all the pixels may not be possible.

즉, 수직 블랭킹 구간이 모든 화소에 대한 스캐닝에 필요한 시간과 동일하거나 더 긴 경우에는 반전 데이터를 각 화소별로 생성하여 제공하는 것이 바람직하며, 수직 블랭킹 구간이 그보다 짧은 경우에는 다수의 화소별로 반전 데이터를 생성하여 해당되는 다수 화소에 대한 일괄 스캐닝 신호 인가 및 수직 블랭킹 데이터 인가를 통해서 한꺼번에 다수 화소에 수직 블랭킹 데이터를 표시할 수 있게 된다.In other words, if the vertical blanking interval is equal to or longer than the time required for scanning all the pixels, it is preferable to generate and provide inversion data for each pixel. If the vertical blanking interval is shorter than that, Vertical blanking data can be displayed on a plurality of pixels at once by applying a batch scan signal to the corresponding pixels and applying vertical blanking data.

화소 그룹별 반전 데이터의 일 예로서, 매 데이터 라인별로 생성 및 제공되는 수직 블랭킹 패턴이 가능하며, 이러한 데이터 라인별 수직 블랭킹 패턴은 직전 프레임에서 해당 데이터 라인에 포함된 화소에 인가된 구동 데이터의 구동 데이터 평균값에 대한 반전 데이터이거나, 해당 데이터 라인에 포함된 화소에 인가된 구동 데이터의 반전 값의 전체 평균값으로 정의될 수 있을 것이다.As an example of the inversion data for each pixel group, a vertical blanking pattern generated and provided for each data line is possible. The vertical blanking pattern for each data line is used for driving the driving data applied to the pixel included in the corresponding data line in the immediately preceding frame Or may be defined as the average value of the inversion values of the drive data applied to the pixels included in the data line.

이러한 화소 그룹별 반전 데이터의 일 예에 대해서는 아래에서 도 8을 참고로 더 상세하게 설명한다.One example of such inversion data for each pixel group will be described in more detail below with reference to FIG.

한편, 수직 블랭킹 데이터 생성부(500)의 프레임 버퍼 메모리(520)는 반전부(510)가 생성한 반전 데이터 또는 수직 블랭킹 데이터를 일정 시간동안 임시 저장하고, 매 프레임이 종료된 후 수직 블랭킹 구간에서 출력부(520)를 통해서 수직 블랭킹 데이터를 데이터 구동부로 출력하는 기능을 수행한다.The frame buffer memory 520 of the vertical blanking data generator 500 temporarily stores the inverted data or the vertical blanking data generated by the inverting unit 510 for a predetermined period of time, And outputs the vertical blanking data to the data driver through the output unit 520.

즉, 1개 프레임 구간 내에서 매 화소에는 1 수평주기(H) 동안만 구동 데이터가 인가되며, 따라서 각 화소에 인가되는 구동 데이터의 반전 데이터 역시 해당 화소에 구동데이터가 인가되는 시점에만 생성된다.That is, the driving data is applied to each pixel during one horizontal period (H) only in one frame period, and therefore, the inverted data of the driving data applied to each pixel is also generated only at the time when driving data is applied to the corresponding pixel.

한편, 이렇게 생성된 반전 데이터는 다른 모든 화소의 동작이 완료되어 해당 프레임 구간이 끝난 후 수직 블랭킹 구간에 진입하는 경우에 이용되어야 하므로, 그 시간 동안 프레임 버퍼 메모리(520)에 저장해 두는 것이다.The generated inverse data is used in the case where the operation of all the other pixels is completed and the vertical blanking interval is entered after the end of the corresponding frame period, so that the inverted data is stored in the frame buffer memory 520 during that time.

이러한 프레임 버퍼 메모리(Frame Buffer Memory; 520)는 래스터(raster)식 디스플레이에 화상신호를 출력하는 부분으로서, 리프레시 메모리(refresh memory)라고 표현될 수도 있으며, 수직 블랭킹 구간 동안 화소에 표현될 반전 데이터 또는 수직 블랭킹 데이터를 적어도 1화면 분량 이상 저장하고 있으며, 외부의 제어 신호에 따라 메모리에 저장된 반전 데이터 또는 수직 블랭킹 데이터를 비트열로서 출력한다. The frame buffer memory 520 outputs a picture signal to a raster display. The frame buffer memory 520 may be referred to as a refresh memory. In addition, the frame buffer memory 520 may store inverse data to be represented in a pixel during a vertical blanking interval, The vertical blanking data is stored for at least one screen amount or more and outputs inverse data or vertical blanking data stored in the memory as a bit stream in accordance with an external control signal.

이러한 프레임 버퍼 메모리(520)는 그 구현 방식이나 표현에 제한이 있는 것은 아니며, 본 발명의 실시예에 따라 각 화소 또는 각 화소 그룹별 반전 데이터 또는 수직 블랭킹 데이터를 저장하고 있는 한 모든 종류의 저장수단이 포함될 수 있고, 그 용어나 표현 또한, 프레임 버퍼, 버퍼 메모리, 프레임 싱크로나이저(frame synchronizer) 등으로 달리 정의될 수도 있을 것이다.The frame buffer memory 520 is not limited in its implementation and representation, and may be any type of storage means (not shown) as long as it stores inverse data or vertical blanking data for each pixel or each pixel group in accordance with an embodiment of the present invention. And the terms and expressions may also be otherwise defined with a frame buffer, a buffer memory, a frame synchronizer, or the like.

또한, 본 발명의 실시예에 의한 수직 블랭킹 데이터 생성부(500)는 매 화소별 또는 매 화소그룹별 반전 데이터를 전체 화소에 대하여 제공할 수도 있고, 매 수직 블랭킹 구간 동안 일부 화소에 대해서만 제공할 수도 있을 것이다.In addition, the vertical blanking data generation unit 500 according to the embodiment of the present invention may provide inverse data for every pixel or every pixel group for all the pixels, or only for some pixels during each vertical blanking interval There will be.

이는 수직 블랭킹 구간이 모든 화소에 반전 데이터를 표시할 만큼 충분히 길지 않을 수 있기 때문이며, 이러한 수직 블랭킹 구간에서의 일부 또는 전체 화소에 대한 반전 데이터의 출력의 조정은 타이밍 컨트롤러의 레지스터 제어(Register Control)에 의하여 수행될 수 있다.This is because the vertical blanking interval may not be long enough to display the inverted data in all the pixels, and the adjustment of the output of the inversion data to some or all of the pixels in this vertical blanking interval may be performed by register control of the timing controller .

예를 들면, 전체 화소를 N개의 영역으로 구분한 다음, 첫번째 수직 블랭킹 구간동안에는 제1영역에 포함된 화소에만 매 화소별 반전 데이터를 출력하고, 두번째 수직 블랭킹 구간 동안에는 제2영역에 포함된 화소에만 매 화소별 반전 데이터를 출력하는 등의 방식이 가능할 것이다.For example, after all the pixels are divided into N regions, the inverted data for each pixel is output only to the pixels included in the first region during the first vertical blanking interval, and only the pixels included in the second region during the second vertical blanking interval A method of outputting inverted data for each pixel, or the like.

이와는 달리, 전술한 바와 같이, 전체 화소를 M개의 화소 그룹으로 구분하고 반전 데이터를 매 화소 그룹별로 생성한 후 수직 블랭킹 구간 동안 각 화소 그룹별 반전 데이터를 해당되는 화소 그룹 내의 전체 화소에 일괄 표시하는 방식도 가능할 것이다. Alternatively, as described above, all the pixels are divided into M pixel groups, and the inversion data is generated for each pixel group, and the inversion data for each pixel group is displayed collectively on all the pixels in the corresponding pixel group during the vertical blanking interval Method.

이 경우, 화소 그룹별 반전 데이터는 직전 프레임에서 해당 화소 그룹 내의 화소에 인가된 구동 데이터의 구동 데이터 평균값에 대한 반전 데이터이거나, 해당 화소 그룹에 포함된 화소에 인가된 구동 데이터의 반전 값의 전체 평균값으로 정의될 수 있을 것이다.In this case, the inversion data for each pixel group may be either inversion data for the average value of the driving data of the driving data applied to the pixels in the pixel group in the immediately preceding frame, or inverse data of the inverted values of the driving data applied to the pixels included in the pixel group .

한편, 이러한 수직 블랭킹 데이터 생성부(500)는 일반적인 신호 분석기 등을 구성하는 하드웨어 및 소프트웨어의 조합으로 구현될 수 있으며, 그 하드웨어나 소프트웨어의 형식에는 제한이 없다.Meanwhile, the vertical blanking data generating unit 500 may be implemented by a combination of hardware and software that constitute a general signal analyzer, and there is no limitation on the format of the hardware or software.

또한, 이상에서는 수직 블랭킹 데이터 생성부(500)가 데이터 구동부(420)와 별도로 구비되는 것으로 설명하였으나, 경우에 따라서 데이터 구동부(420)나 D-IC, 소스 PCB, 데이터 구동회로 등의 내부에 일부 모듈로 구현될 수도 있을 것이다.Although the vertical blanking data generator 500 is described separately from the data driver 420 in the above description, the vertical blanking data generator 500 may include a plurality of vertical blanking data generating units 500 in the data driver 420, the D-IC, the source PCB, It may be implemented as a module.

도 6은 본 발명의 실시예에 의한 수직 블랭킹 데이터 제공방식을 도시하는 것으로서, 프레임 및 수직 블랭킹 구간에서의 데이터, 표시 계조 및 파형을 도시한다.FIG. 6 illustrates a method of providing vertical blanking data according to an embodiment of the present invention, and shows data, display gradation, and waveform in a frame and a vertical blanking interval.

도 6과 같이, 첫번째 프레임(1st Frame) 구간 내에서 각 화소의 데이터 라인에 공급되는 데이터는 다수의 구동 데이터 또는 액티브 데이터를 포함하며, 이러한 구동 데이터는 패널이 홀드형 액티브 매트릭스 방식인 경우에는 해당 수평 주기에서 각 화소에 제공된 구동 데이터가 한 프레임 동안 계속 지속되는 데이터일 수 있다.As shown in FIG. 6, the data supplied to the data lines of each pixel in the first frame (1 st Frame) period includes a plurality of driving data or active data, and the driving data is, when the panel is a hold-type active matrix type The driving data provided to each pixel in the horizontal period may be continuous data for one frame.

즉, 도 6의 데이터에서 하나의 구간은 1개 화소에 스캐닝 신호 및 데이터 신호가 인가되는 1개 수평 주기(H)를 의미할 수 있을 것이다.In other words, one section in the data of FIG. 6 may mean one horizontal period (H) in which the scanning signal and the data signal are applied to one pixel.

한편, 본 발명의 실시예에서 수직 블랭킹 데이터 또는 수직 블랭킹 패턴으로 사용되는 반전 데이터는 해당 화소 또는 해당 화소 그룹에 인가되는 여러 구동 데이터 또는 액티브 데이터 중에서 해당 프레임의 맨 마지막 시점에 제공된 구동 데이터를 반전시킨 데이터일 수 있다.Meanwhile, in the embodiment of the present invention, the inverted data used in the vertical blanking data or the vertical blanking pattern is obtained by inverting the drive data provided at the last time point of the frame among the various drive data or active data applied to the corresponding pixel or the corresponding pixel group Lt; / RTI >

한편, 수직 블랭킹 구간에서 반전 데이터를 제공하는 방식에 있어서, 반전 데이터를 반복하여 제공/표시하는 방식과, 반전 데이터를 최초 1회 제공 후 홀딩하는 방식이 적용될 수 있다.On the other hand, in the method of providing the inversion data in the vertical blanking interval, a method of providing / displaying the inversion data repeatedly and a method of providing and holding the inversion data one time after the first one can be applied.

즉, 도 6의 (a)의 예와 같이, 첫번째 수직 블랭킹 구간에서 이전 프레임의 마지막 구동 데이터(Active Data)를 반전한 반전 데이터(Inverted Data)를 여러 번(도면에서는 3회) 반복하여 표시할 수도 있고, 도 6의 (b)와 같이 반전 데이터를 최초 1회 표시한 이후 해당되는 수직 블랭킹 구간이 종료될 때까지 홀드(HOLD)하는 방식이 사용될 수도 있을 것이다.That is, as shown in FIG. 6A, the inverted data (Inverted Data) obtained by inverting the last drive data (Active Data) of the previous frame is repeatedly displayed three times (three times in the drawing) in the first vertical blanking interval Alternatively, as shown in FIG. 6 (b), a method of holding until the corresponding vertical blanking interval is completed after the first-time display of the inversion data may be used.

한편, 도 6의 (a)에서 표시계조로 도시된 바와 같이, 만일 이전 프레임의 마지막 구동 데이터의 계조가 화이트에 가까운 254레벨이었다면, 수직 블랭킹 구간에서는 그에 대한 반전 데이터인 레벨 1의 계조를 가지는 영상이 표시된다.On the other hand, if the gray level of the last driving data of the previous frame is 254 level close to white, as shown in the display gray level in FIG. 6A, the gray level of the level 1 Is displayed.

또한, 도 6의 (a)에서 파형으로 도시된 바와 같이, 만일 이전 프레임의 마지막 구동 데이터의 파형의 진폭이 최대 진폭에 거의 가까운 펄스였다면, 수직 블랭킹 구간에서는 그에 대한 반전 데이터로서 진폭이 거의 0에 가까운 저진폭 펄스가 제공될 수 있다.6A, if the amplitude of the waveform of the last drive data of the previous frame is a pulse nearly close to the maximum amplitude, the amplitude is almost zero as the inverse data for the vertical blanking interval A near low amplitude pulse may be provided.

이로써, 수직 블랭킹 구간에서 매 화소별 또는 매 화소 그룹별로 이전 프레임에 표시된 데이터와 반대되는 계조/휘도/파형의 반전 데이터가 액티브하게 표시됨으로써 전 패널에 있어서의 잔상 개선 효과가 있게 되는 것이다.Thus, the inverse data of grayscale / luminance / waveform opposite to the data displayed in the previous frame for each pixel or every pixel group in the vertical blanking interval is actively displayed, thereby improving afterimage on the entire panel.

도 7은 본 발명의 일 실시예가 적용된 경우 각 화소별로 제공되는 프레임 데이터 및 수직 블랭킹 패턴을 도시한다.FIG. 7 illustrates frame data and vertical blanking patterns provided for each pixel when an embodiment of the present invention is applied.

도 7 및 도 8의 예시에서는, i번째 게이트 라인과 j번째 데이터 라인에 의하여 정의되는 화소는 Pij로 표시하고, 화소에서 표시할 수 있는 데이터의 계조 또는 레벨이 총256개 인 것으로 가정(계조(레벨) 0이 풀-블랙(Full Black), 계조(레벨) 255가 풀-화이트(Full White)하며, 구동 데이터가 수평주기(H)동안의 펄스폭으로 표현되는 PWM 파형인 것으로 가정한다.7 and 8, the pixel defined by the i-th gate line and the j-th data line is represented by P ij , and it is assumed that the gradation or level of data that can be displayed by the pixel is 256 in total (Level) 0 is full-black, the gradation (level) 255 is full-white, and the drive data is a PWM waveform expressed by a pulse width during the horizontal period H.

이 경우, 도 7과 같이 첫번째 프레임(1st Frame)에서의 첫번째 화소 P11에는 계조 1의 구동 데이터 또는 그에 대응되는 1/256×H의 ON 구간을 가지는 파형이 제공되었다면, 본 발명의 실시예에 의한 수직 블랭킹 데이터 생성부(500)의 반전부(510)을 통해서 생성된 화소 P11의 반전 데이터는 255/256×H의 ON 구간을 가지는 파형 또는 계조 254를 가지는 데이터가 되는 것이다.In this case, if the first pixel P 11 in the first frame (1 st Frame) as shown in Fig. 7 is provided with the drive data of the gradation 1 or the waveform having the 1/256 占 H ON period corresponding thereto, The inverted data of the pixel P 11 generated through the inverting unit 510 of the vertical blanking data generating unit 500 by the horizontal blanking data generating unit 500 becomes the waveform having the ON period of 255/256 H or the data having the gradation 254.

도 7과 같이, 이러한 반전 데이터는 모든 화소별로 생성되어 매 수직 블랭킹 구간에서 각 화소별로 제공되어 출력된다.As shown in FIG. 7, such inversion data is generated for every pixel, and is provided for each pixel in each vertical blanking interval and output.

따라서, 수직 블랭킹 구간에서 매 화소별로 이전 프레임에 표시된 데이터와 반대되는 반전 데이터가 동적으로 표시됨으로써, 수직 블랭킹 구간에서 모든 화소의 데이터 트랜지션(Data Transition) 효과가 극대화 되며, 따라서 패널 전체에서의 잔상 제거 효과가 최적화 될 수 있다.Therefore, the inverse data opposite to the data displayed in the previous frame is displayed dynamically for each pixel in the vertical blanking interval, thereby maximizing the data transition effect of all the pixels in the vertical blanking interval, The effect can be optimized.

도 8은 본 발명의 다른 실시예가 적용된 경우의 각 화소별 프레임 데이터 및 수직 블랭킹 패턴을 도시한다.FIG. 8 shows frame data and vertical blanking patterns for each pixel when another embodiment of the present invention is applied.

도 8의 실시예는 2 이상의 화소를 포함하는 화소 그룹별로 반전 데이터를 생성/제공하는 실시예의 한 형태로서, 화소 그룹이 매 데이터 라인별로 형성되는 경우이다.The embodiment of FIG. 8 is an embodiment of generating / providing inverted data for each pixel group including two or more pixels, in which a pixel group is formed for each data line.

즉, 매 데이터 라인에 대응되는 m개의 화소를 포함하는 화소 그룹별로 반전 데이터를 생성하고, 수직 블랭킹 구간에서 그 반전 데이터를 해당 화소 그룹에 포함된 모든 화소에 일괄하여 제공하여 표시하는 방식이다.That is, inversion data is generated for each pixel group including m pixels corresponding to each data line, and the inverted data is collectively provided to all the pixels included in the pixel group in the vertical blanking interval and displayed.

도 8에 도시된 바와 같이, 첫번째 데이터 라인(DL1)에 포함되는 m개의 화소(P11, P21, P31, … , Pm1)의 이전 프레임 구동 데이터의 평균값인 AVP1를 구하고 그에 대한 반전 데이터인 VBP1을 생성한다. The average value AV P1 of the previous frame driving data of the m pixels (P 11 , P 21 , P 31 , ..., P ml ) included in the first data line DL1 is obtained, And generates VBP 1 as data.

즉, 레벨 5의 값을 가지는 AVP1이 제1화소 그룹에 대한 구동데이터이고, 그의 반전 데이터인 레벨 250의 VBP1가 제1화소 그룹에 대한 반전 데이터 또는 수직 블랭킹 데이터가 되며, 수직 블랭킹 구간에서 제1화소그룹에 포함되는 m개의 화소(P11, P21, P31, … , Pm1) 모두에 동일하게 제1화소 그룹에 대한 반전 데이터인 VBP1가 인가되는 것이다.That is, the AV P1 having the level 5 value is the driving data for the first pixel group, and VBP 1 of the level 250 which is the inverse data thereof becomes the inverted data or the vertical blanking data for the first pixel group, VBP 1, which is inversion data for the first pixel group, is applied to all m pixels (P 11 , P 21 , P 31 , ..., P m1 ) included in the first pixel group.

이는 제2 데이터 라인(DL2)에 대응되는 제2화소그룹 내지 제n 데이터라인(DLn)에 대응되는 제n 화소그룹에도 동일하게 적용된다.The same applies to the n-th pixel group corresponding to the second to n-th data lines DLn corresponding to the second data line DL2.

따라서, 도 8의 실시예에 의하면 수직 블랭킹 구간동안 각 화소그룹에 포함되는 모든 화소에 스캐닝 신호를 인가한 후, 각 화소그룹별 반전 데이터를 데이터 라인에 제공함으로써, 1회의 스캐닝 주기(즉, 1 수평주기)동안 모든 화소에 반전 데이터를 제공할 수 있는 효과가 있다.Therefore, according to the embodiment of FIG. 8, the scanning signal is applied to all the pixels included in each pixel group during the vertical blanking interval, and then the inverted data for each pixel group is provided to the data line, The inversion data can be provided to all the pixels during the horizontal period).

즉, 도 8과 같은 화소그룹별 반전데이터를 생성하는 실시예에 의하면, 매 화소별로 반전 데이터를 수직 블랭킹 패턴으로 제공하는 도 7의 실시예에 비하여 잔상 개선 효과는 다소 저감될 수 있지만, 종래의 블랙 데이터나 일정한 그레이 패턴을 일괄 제공하는 방식에 비하면 잔상 개선효과를 기대할 수 있으면서도, 수직 블랭킹 구간이 아주 짧은 경우에도 적용될 수 있다는 효과를 가지게 되는 것이다.That is, according to the embodiment in which the inversion data for each pixel group is generated as shown in Fig. 8, the afterimage improvement effect can be somewhat reduced as compared with the embodiment of Fig. 7 which provides the inversion data for each pixel in the vertical blanking pattern. It is possible to expect an afterimage improvement effect as compared with a method of collectively providing black data or a constant gray pattern, but it is also applicable to a case where the vertical blanking interval is very short.

이상과 같이 본 발명의 실시예에 의하면, 수직 블랭킹 구간에서 매 화소별 또는 매 화소 그룹별로 이전 프레임에 표시된 데이터와 반대되는 계조/휘도/파형의 반전 데이터가 액티브하게 표시됨으로써 전 패널에 있어서의 잔상 개선 효과가 있게 되는 것이다.As described above, according to the embodiment of the present invention, inverse data of grayscale / luminance / waveform opposite to the data displayed in the previous frame for each pixel or every pixel group in the vertical blanking interval is actively displayed, There will be an improvement effect.

또한, 본 발명의 다른 실시예에 의하면, 수직 블랭킹 구간에서 각 화소 그룹별로 이전 프레임에 표시된 데이터와 반대되는 반전 데이터를 해당되는 다수의 화소에 일괄 제공함으로써, 수직 블랭킹 구간이 아주 짧은 경우에도 적용될 수 있으면서도, 종래의 블랙 데이터나 일정한 그레이 패턴을 일괄 제공하는 방식에 비하면 잔상 개선효과를 기대할 수 있다. According to another embodiment of the present invention, inverse data opposite to the data displayed in the previous frame for each pixel group in the vertical blanking interval is collectively provided to a plurality of corresponding pixels, so that even when the vertical blanking interval is very short In addition, the afterimage-improving effect can be expected compared with a conventional method of providing black data or a constant gray pattern at a time.

이상에서의 설명 및 첨부된 도면은 본 발명의 기술 사상을 예시적으로 나타낸 것에 불과한 것으로서, 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자라면 본 발명의 본질적인 특성에서 벗어나지 않는 범위에서 구성의 결합, 분리, 치환 및 변경 등의 다양한 수정 및 변형이 가능할 것이다. 따라서, 본 발명에 개시된 실시예들은 본 발명의 기술 사상을 한정하기 위한 것이 아니라 설명하기 위한 것이고, 이러한 실시예에 의하여 본 발명의 기술 사상의 범위가 한정되는 것은 아니다. 본 발명의 보호 범위는 아래의 청구범위에 의하여 해석되어야 하며, 그와 동등한 범위 내에 있는 모든 기술 사상은 본 발명의 권리범위에 포함되는 것으로 해석되어야 할 것이다.It will be apparent to those skilled in the art that various modifications and variations can be made in the present invention without departing from the spirit or scope of the inventions. , Separation, substitution, and alteration of the invention will be apparent to those skilled in the art. Therefore, the embodiments disclosed in the present invention are intended to illustrate rather than limit the scope of the present invention, and the scope of the technical idea of the present invention is not limited by these embodiments. The scope of protection of the present invention should be construed according to the following claims, and all technical ideas within the scope of equivalents should be construed as falling within the scope of the present invention.

400 : 패널부 410 : 게이트 구동부
420 : 데이터 구동부(D-IC) 430 : 타이밍 컨트롤러(T-con)
500 : 수직 블랭킹 데이터 생성부 510 : 반전부
520 : 프레임 버퍼 메모리 530 : 출력부
400: panel part 410: gate driver
420: Data driver (D-IC) 430: Timing controller (T-con)
500: vertical blanking data generation unit 510:
520: frame buffer memory 530: output section

Claims (9)

게이트 라인과 데이터 라인의 교차 영역으로 정의되는 다수의 화소를 포함하는 패널부;
수직 블랭킹 구간 동안 이전 프레임에서의 구동 데이터에 대한 반전 데이터(Inverted Data)인 수직 블랭킹 데이터를 생성하여 출력하는 수직 블랭킹 데이터 생성부;
상기 수직 블랭킹 데이터를 수신하여 상기 수직 블랭킹 구간 동안 상기 패널부의 데이터 라인으로 수직 블랭킹 데이터 출력값을 인가하는 데이터 구동부;
를 포함하는 표시패널.
A panel portion including a plurality of pixels defined as intersecting regions of a gate line and a data line;
A vertical blanking data generation unit for generating vertical blanking data, which is inverted data for driving data in a previous frame during a vertical blanking interval, and outputting the generated vertical blanking data;
A data driver receiving the vertical blanking data and applying a vertical blanking data output value to a data line of the panel unit during the vertical blanking interval;
.
제1항에 있어서,
상기 반전 데이터는 상기 액티브 데이터의 계조, 휘도 및 파형 중 1 이상을 반전시킨 데이터인 표시패널.
The method according to claim 1,
Wherein the inverted data is data obtained by inverting at least one of a gray level, a luminance and a waveform of the active data.
제1항에 있어서,
상기 수직 블랭킹 데이터는 매 화소별로 생성되며, 직전 프레임에서 해당 화소에 인가된 마지막 구동 데이터의 반전 데이터인 표시패널.
The method according to claim 1,
Wherein the vertical blanking data is generated for each pixel and is inverted data of the last driving data applied to the pixel in the immediately preceding frame.
제1항에 있어서,
상기 수직 블랭킹 데이터 생성부는,
타이밍 컨트롤러로부터 수신된 데이터 신호를 기반으로 1 이상의 화소별로 이전 프레임의 구동 데이터를 반전시켜 반전 데이터를 생성하는 반전부와;
상기 반전 데이터를 일정 시간동안 저장하는 프레임 버퍼 메모리;
를 가지는 표시패널.
The method according to claim 1,
Wherein the vertical blanking data generation unit comprises:
An inverting unit for inverting driving data of a previous frame by one or more pixels based on a data signal received from the timing controller to generate inverted data;
A frame buffer memory for storing the inverted data for a predetermined time;
.
제4항에 있어서,
상기 수직 블랭킹 데이터는 2 이상의 화소를 포함하는 화소 그룹별로 생성되는 표시패널.
5. The method of claim 4,
Wherein the vertical blanking data is generated for each pixel group including two or more pixels.
제5항에 있어서,
상기 수직 블랭킹 데이터는 매 데이터 라인별로 생성 및 제공되며, 직전 프레임에서 해당 데이터 라인에 포함된 m개의 화소에 인가된 구동 데이터 평균값에 대한 반전 데이터인 표시패널.
6. The method of claim 5,
Wherein the vertical blanking data is generated and provided for each data line and is inverse data for an average value of the driving data applied to m pixels included in the corresponding data line in the immediately preceding frame.
제6항에 있어서,
상기 해당 데이터 라인에 포함된 화소에 인가된 구동 데이터 평균값 및 그에 대한 반전 데이터 중 1 이상은 상기 프레임 버퍼 메모리에 저장되는 표시패널.
The method according to claim 6,
Wherein at least one of a drive data average value and inverted data of the drive data applied to the pixel included in the corresponding data line is stored in the frame buffer memory.
제3항에 있어서,
상기 수직 블랭킹 데이터 생성부는 상기 수직 블랭킹 구간 동안 상기 반전 데이터를 2회 이상 반복하여 출력하는 표시패널.
The method of claim 3,
Wherein the vertical blanking data generator repeatedly outputs the inverted data at least two times during the vertical blanking interval.
제3항에 있어서,
상기 수직 블랭킹 데이터 생성부는 상기 수직 블랭킹 구간 동안 상기 반전 데이터를 최초 1회 표시한 이후 해당되는 수직 블랭킹 구간이 종료될 때까지 홀드(HOLD)하는 표시패널.
The method of claim 3,
Wherein the vertical blanking data generation unit holds the inverted data for one time during the vertical blanking interval until the corresponding vertical blanking interval ends.
KR1020150015123A 2015-01-30 2015-01-30 Display Panel for Display Device KR102259344B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020150015123A KR102259344B1 (en) 2015-01-30 2015-01-30 Display Panel for Display Device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020150015123A KR102259344B1 (en) 2015-01-30 2015-01-30 Display Panel for Display Device

Publications (2)

Publication Number Publication Date
KR20160094513A true KR20160094513A (en) 2016-08-10
KR102259344B1 KR102259344B1 (en) 2021-06-02

Family

ID=56713159

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020150015123A KR102259344B1 (en) 2015-01-30 2015-01-30 Display Panel for Display Device

Country Status (1)

Country Link
KR (1) KR102259344B1 (en)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110599958A (en) * 2018-06-12 2019-12-20 乐金显示有限公司 Organic light emitting display device and driving method thereof
CN111816109A (en) * 2020-07-03 2020-10-23 深圳市华星光电半导体显示技术有限公司 Display method and device and display equipment

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20050057740A (en) * 2003-12-10 2005-06-16 엘지전자 주식회사 Method and apparatus for driving plasma display panel
KR20070117759A (en) * 2006-06-09 2007-12-13 삼성전자주식회사 Source driver of display device and method thereof
KR20080010946A (en) * 2006-07-28 2008-01-31 삼성전자주식회사 Display device and control method thereof
KR20100062087A (en) * 2008-12-01 2010-06-10 삼성전자주식회사 Liquid crystal display and driving method of the same
KR20130071995A (en) * 2011-12-21 2013-07-01 엘지디스플레이 주식회사 Liquid crystal display and method for driving the same

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20050057740A (en) * 2003-12-10 2005-06-16 엘지전자 주식회사 Method and apparatus for driving plasma display panel
KR20070117759A (en) * 2006-06-09 2007-12-13 삼성전자주식회사 Source driver of display device and method thereof
KR20080010946A (en) * 2006-07-28 2008-01-31 삼성전자주식회사 Display device and control method thereof
KR20100062087A (en) * 2008-12-01 2010-06-10 삼성전자주식회사 Liquid crystal display and driving method of the same
KR20130071995A (en) * 2011-12-21 2013-07-01 엘지디스플레이 주식회사 Liquid crystal display and method for driving the same

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110599958A (en) * 2018-06-12 2019-12-20 乐金显示有限公司 Organic light emitting display device and driving method thereof
CN110599958B (en) * 2018-06-12 2022-02-25 乐金显示有限公司 Organic light emitting display device and driving method thereof
CN111816109A (en) * 2020-07-03 2020-10-23 深圳市华星光电半导体显示技术有限公司 Display method and device and display equipment
WO2022000697A1 (en) * 2020-07-03 2022-01-06 深圳市华星光电半导体显示技术有限公司 Display method and apparatus and display device
US11790824B2 (en) 2020-07-03 2023-10-17 Shenzhen China Star Optoelectronics Semiconductor Display Technology Co., Ltd. Display method, display device, and display apparatus

Also Published As

Publication number Publication date
KR102259344B1 (en) 2021-06-02

Similar Documents

Publication Publication Date Title
KR101310379B1 (en) Liquid Crystal Display and Driving Method thereof
US8416232B2 (en) Liquid crystal display capable of reducing number of output channels of data driving circuit and preventing degradation of picture quality
KR101287209B1 (en) Driving circuit for liquid crystal display device and method for driving the same
KR102279278B1 (en) Display Device And Driving Method for the Same
KR101279123B1 (en) Liquid Crystal Display
KR20090067950A (en) Liquid crystal display and driving method thereof
KR101585687B1 (en) Liquid crystal display
KR20090072873A (en) Liquid crystal display and driving method thereof
KR20160081424A (en) Display Device and Driving Method for the Same
KR20070100537A (en) Liquid crystal display and method of driving the same
KR100769196B1 (en) Apparatus and method for driving liquid crystal device
KR101746616B1 (en) A liquid crystal display apparatus and a method for driving the same
KR100389027B1 (en) Liquid Crystal Display and Driving Method Thereof
KR102259344B1 (en) Display Panel for Display Device
KR101476882B1 (en) Liquid crystal display and frame rate control method thereof
KR20070098365A (en) Circuit compensating gamma compensative voltage of liquid crystal display device
US20120256975A1 (en) Liquid crystal display device and drive method of liquid crystal display device
KR20120133881A (en) Liquid crystal display device and driving method thereof
KR20170008351A (en) Display device and driving method thereof
KR20150076442A (en) Liquid crystal display
KR20090072872A (en) Liquid crystal display and driving method thereof
KR101127857B1 (en) Apparatus and method for driving of image display device
KR20070121284A (en) Lcd and driving method thereof
KR100604272B1 (en) Liquid crystal display apparatus and method for driving the same
KR20110041266A (en) Liquid crystal display and removal method of removing image sticking thereof

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant