KR20160092142A - Organic Light Emitting Display And Driving Method Thereof - Google Patents

Organic Light Emitting Display And Driving Method Thereof Download PDF

Info

Publication number
KR20160092142A
KR20160092142A KR1020150012362A KR20150012362A KR20160092142A KR 20160092142 A KR20160092142 A KR 20160092142A KR 1020150012362 A KR1020150012362 A KR 1020150012362A KR 20150012362 A KR20150012362 A KR 20150012362A KR 20160092142 A KR20160092142 A KR 20160092142A
Authority
KR
South Korea
Prior art keywords
gate
driving
gate signal
period
pixel
Prior art date
Application number
KR1020150012362A
Other languages
Korean (ko)
Other versions
KR102348763B1 (en
Inventor
박혜민
신헌기
Original Assignee
엘지디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지디스플레이 주식회사 filed Critical 엘지디스플레이 주식회사
Priority to KR1020150012362A priority Critical patent/KR102348763B1/en
Publication of KR20160092142A publication Critical patent/KR20160092142A/en
Application granted granted Critical
Publication of KR102348763B1 publication Critical patent/KR102348763B1/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/121—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements
    • H10K59/1213—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements the pixel elements being TFTs
    • H01L27/3262—
    • H01L27/3246—
    • H01L51/56—
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/122—Pixel-defining structures or layers, e.g. banks
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K71/00—Manufacture or treatment specially adapted for the organic devices covered by this subclass

Abstract

Disclosed are an organic light emitting display apparatus capable of enhancing the performance of compensation by sufficiently ensuring the period to compensate for a threshold voltage, and a driving method thereof. The organic light emitting display apparatus according to the present invention includes: a display panel divided into a plurality of display blocks along a data scan direction wherein each display block has a certain number of pixel lines defined by a plurality of pixels having an OLED and a driving TFT; a gate driving circuit to drive gate signal supply lines formed on the display panel; a data driving circuit to drive data signal supply lines formed on the display panel; and a timing controller which controls operations of the gate driving circuit and the data driving circuit to sequentially compensate for a threshold voltage and a mobility of the driving TFT in a unit of the display block, wherein, with respect to the entire pixel lines included in the same display block, the threshold voltage of the driving TFT is sequentially and overlappingly compensated in a unit of the pixel line and then the mobility of the driving TFT in the same display block is sequentially and non-overlappingly compensated in a unit of the pixel line.

Description

유기발광 표시장치와 그 구동방법{Organic Light Emitting Display And Driving Method Thereof}[0001] The present invention relates to an organic light emitting display,

본 발명은 액티브 매트릭스 타입의 유기발광 표시장치와 그 구동방법에 관한 것이다.
The present invention relates to an active matrix type organic light emitting display and a driving method thereof.

액티브 매트릭스 타입의 유기발광 표시장치는 스스로 발광하는 유기발광다이오드(Organic Light Emitting Diode: 이하, "OLED"라 함)를 포함하며, 응답속도가 빠르고 발광효율, 휘도 및 시야각이 큰 장점이 있다. The active matrix type organic light emitting display device includes an organic light emitting diode (OLED) which emits light by itself, has a high response speed, and has a high luminous efficiency, luminance, and viewing angle.

자발광 소자인 OLED는 애노드전극 및 캐소드전극과, 이들 사이에 형성된 유기 화합물층을 포함한다. 유기 화합물층은 정공주입층(Hole Injection layer, HIL), 정공수송층(Hole transport layer, HTL), 발광층(Emission layer, EML), 전자수송층(Electron transport layer, ETL) 및 전자주입층(Electron Injection layer, EIL)으로 이루어진다. 애노드전극과 캐소드전극에 구동전압이 인가되면 정공수송층(HTL)을 통과한 정공과 전자수송층(ETL)을 통과한 전자가 발광층(EML)으로 이동되어 여기자를 형성하고, 그 결과 발광층(EML)이 가시광을 발생하게 된다. The OLED, which is a self-luminous element, includes an anode electrode, a cathode electrode, and an organic compound layer formed therebetween. The organic compound layer includes a hole injection layer (HIL), a hole transport layer (HTL), an emission layer (EML), an electron transport layer (ETL), and an electron injection layer EIL). When a driving voltage is applied to the anode electrode and the cathode electrode, holes passing through the HTL and electrons passing through the ETL are transferred to the EML to form excitons, Thereby generating visible light.

유기발광 표시장치는 OLED를 각각 포함한 픽셀들을 매트릭스 형태로 배열하고 비디오 데이터의 계조에 따라 픽셀들의 휘도를 조절한다. 픽셀들 각각은 OLED에 흐르는 구동전류를 제어하기 위해 구동 TFT(Thin Film Transistor)를 포함한다. 그런데, 유기발광 표시장치에서는 공정 편차, 경시적 변화 등의 이유로 픽셀들 간 구동 TFT의 전기적 특성(문턱전압, 이동도)에 편차가 생겨 원하는 계조를 구현하지 못하는 문제가 있다.The OLED display arranges pixels each including an OLED in a matrix form and adjusts the brightness of the pixels according to the gradation of the video data. Each of the pixels includes a driving TFT (Thin Film Transistor) for controlling the driving current flowing in the OLED. However, in the organic light emitting diode display device, there is a problem that electric characteristics (threshold voltage, mobility) of driving TFTs between pixels are varied due to process variation, time-dependent change, etc., so that a desired gradation can not be realized.

이를 해결하기 위하여, 구동 TFT의 전기적 특성(문턱전압, 이동도) 편차를, 픽셀 내부에서 보상하는 내부 보상 방식과, 픽셀 외부에서 보상하는 외부 보상 방식이 알려져 있다.In order to solve this problem, there are known an internal compensation method for compensating the electric characteristics (threshold voltage, mobility) deviation of a driving TFT within a pixel, and an external compensation method for compensating the deviation from a pixel.

외부 보상 방식은 각 픽셀에 대해 구동 TFT의 전기적 특성 편차를 센싱하고 그 센싱값에 따라 입력 데이터를 보정하는 것으로, 센싱에 많은 시간이 소요되어 구동 중 실시간 보상이 어렵고, 센싱 및 데이터 보정과 관련된 별도의 회로 부품(센싱회로, 메모리, 보정회로 등)이 추가적으로 더 필요하여 제조 비용이 높다.The external compensation method senses the electrical characteristic deviation of the driving TFT for each pixel and corrects the input data according to the sensed value. Therefore, it takes much time for sensing and real time compensation during driving is difficult, The circuit components (sensing circuit, memory, correction circuit, etc.) are additionally required, resulting in high manufacturing cost.

내부 보상 방식은 구동 TFT의 전기적 특성 편차를 실시간 보상하기 위해 구동 TFT의 게이트-소스 간 전압을 상기 특성 편차에 무관하게 셋팅하는 것으로, 외부 보상 방식에서와 같은 별도의 회로 부품은 필요치 않으나 픽셀 구조가 복잡한 단점이 있다. The internal compensation method sets the gate-source voltage of the driving TFT to be independent of the characteristic deviation in order to compensate for the electric characteristic deviation of the driving TFT in real time. It is not necessary to use a separate circuit part as in the external compensation method, There are complex drawbacks.

내부 보상 방식에서 픽셀 구조를 간소화하기 위해, 소스 팔로워(source follower) 방식으로 구동 TFT의 게이트-소스 간 전압을 셋팅하는 기술이 제안되고 있다. 소스 팔로워 내부 보상 방식에서는 구동 TFT의 전기적 특성 편차를 보상하기 위해, 구동 TFT의 게이트 전위를 일정하게 유지시킨 상태에서 소스 전위를 게이트 전위를 향해 상승시키는 원리를 채택한다. In order to simplify the pixel structure in the internal compensation method, a technique of setting the gate-source voltage of the driving TFT in a source follower manner has been proposed. In the source follower internal compensation method, the principle is adopted in which the source potential is raised toward the gate potential in a state in which the gate potential of the drive TFT is kept constant, in order to compensate for the electrical characteristic deviation of the drive TFT.

이러한, 소스 팔로워 내부 보상 방식에서는 각 픽셀라인에 할당된 소정 기간 동안에 문턱전압과 이동도가 모두 보상되어야 한다. 그런데, TFT의 이동도가 낮은 경우에는 상기 소정 기간 내에 문턱전압을 충분히 보상할 수 없어 보상 성능이 저하된다. 구체적으로 설명하면, 문턱전압 센싱 기간에서 구동 TFT의 소스전위는 구동 TFT의 드레인-소스 간 전류에 의해 상승하는데, TFT의 이동도가 낮은 경우에는 드레인-소스 간 전류가 작아 구동 TFT의 소스전위가 천천히 상승되고 그 결과 소스전위가 상기 소정 기간 동안 원하는 레벨(즉, 게이트전위-문턱전압)까지 도달하지 못하게 된다. 구동 TFT의 소스전위가 원하는 레벨까지 상승되지 못한 상태에서 문턱전압 보상이 종료되면, 종료 시점에서의 구동 TFT의 게이트-소스 간 전압차가 문턱전압보다 커지게 되므로 정확한 문턱전압 보상이 불가능해진다.In the source-follower internal compensation scheme, both the threshold voltage and the mobility must be compensated for a predetermined period allocated to each pixel line. However, when the mobility of the TFT is low, the threshold voltage can not be sufficiently compensated within the predetermined period, and the compensation performance is degraded. More specifically, in the threshold voltage sensing period, the source potential of the driving TFT rises due to the drain-source current of the driving TFT. When the mobility of the TFT is low, the drain-source current is small, So that the source potential does not reach the desired level (i.e., the gate potential-threshold voltage) for the predetermined period of time. When the threshold voltage compensation is completed in the state where the source potential of the driving TFT is not raised to the desired level, the gate-source voltage difference of the driving TFT at the end point becomes larger than the threshold voltage, and accurate threshold voltage compensation becomes impossible.

보상성능 저하 정도는 표시패널의 해상도가 증가하거나 또는, 프레임 주파수가 높아질수록(즉, 고속 구동될수록) 커진다.
The degree of compensation performance degradation increases as the resolution of the display panel increases or as the frame frequency increases (i.e., the higher the speed is driven).

따라서, 본 발명의 목적은 소스 팔로워 방식으로 구동 TFT의 전기적 특성 편차를 보상할 때, 문턱전압 보상 기간을 충분히 확보하여 보상성능을 높일 수 있도록 한 유기발광 표시장치와 그 구동방법을 제공하는 데 있다. Accordingly, it is an object of the present invention to provide an organic light emitting display device and a driving method thereof, which can sufficiently compensate a threshold voltage compensation period to compensate an electric characteristic deviation of a driving TFT by a source follower method .

본 발명의 다른 목적은 문턱전압 보상 기간을 늘리기 위해 블록별 분할 구동을 적용할 때, 동일 블록 내의 표시라인들 간 휘도 편차를 없애고 1 블록 내의 표시라인 수 제약을 최소화하여 고속 구동을 실현할 수 있도록 하는 유기발광 표시장치와 그 구동방법을 제공하는 데 있다.
Another object of the present invention is to eliminate the luminance deviation between the display lines in the same block and to realize the high-speed driving by minimizing the number of display lines in one block when applying the divided driving for each block in order to increase the threshold voltage compensation period And an organic light emitting display device and a driving method thereof.

상기 목적을 달성하기 위하여, 본 발명의 실시예에 따른 유기발광 표시장치는 OLED와 구동 TFT를 갖는 다수의 픽셀들에 의해 다수의 픽셀라인들이 이루어지며, 데이터 스캔 방향을 따라 다수의 표시블록들로 분할되며 각 표시블록마다 소정 개수의 픽셀라인들을 포함하는 표시패널과, 상기 표시패널에 형성된 게이트신호 공급라인들을 구동하는 게이트 구동회로와, 상기 표시패널에 형성된 데이터신호 공급라인들을 구동하는 데이터 구동회로와, 상기 게이트 구동회로와 데이터 구동회로의 동작을 제어하여, 상기 구동 TFT의 문턱전압 및 이동도를 표시블록 단위로 순차적으로 보상하되, 동일 표시블록에 속하는 모든 픽셀라인들을 대상으로 하여, 구동 TFT의 문턱전압을 픽셀라인 단위로 순차적이며 중첩적으로 보상한 후, 상기 동일 표시블록에서 구동 TFT의 이동도를 픽셀라인 단위로 순차적이며 비 중첩적으로 보상하는 타이밍 콘트롤러를 구비한다.In order to achieve the above object, an OLED display according to an embodiment of the present invention includes a plurality of pixel lines formed by a plurality of pixels having an OLED and a driving TFT, and includes a plurality of display blocks A data driver circuit for driving the data signal supply lines formed in the display panel, the data driver circuit for driving the data signal supply lines formed in the display panel, And a control circuit for controlling operations of the gate driving circuit and the data driving circuit to sequentially compensate the threshold voltage and the mobility of the driving TFT in a unit of a display block, In the same display block sequentially and superimposively compensates the threshold voltage of the driving TFT And a timing controller for sequentially and non-overlapping compensation of the mobility of the pixels in units of pixel lines.

상기 표시블록들에는 이웃하게 배치된 제1 표시블록과 제2 표시블록이 포함되고, 상기 타이밍 콘트롤러는, 상기 제1 표시블록을 대상으로 상기 구동 TFT의 문턱전압을 픽셀라인 단위로 순차적이며 중첩적으로 보상한 후, 상기 제1 표시블록에서 상기 구동 TFT의 이동도를 픽셀라인 단위로 순차적이며 비 중첩적으로 보상한 다음, 이어서 상기 제2 표시블록을 대상으로 상기 구동 TFT의 문턱전압을 픽셀라인 단위로 순차적이며 중첩적으로 보상한 후, 상기 제2 표시블록에서 상기 구동 TFT의 이동도를 픽셀라인 단위로 순차적이며 비 중첩적으로 보상한다.Wherein the display blocks include a first display block and a second display block disposed adjacent to each other, and the timing controller controls the threshold voltage of the driving TFT to be sequentially and superimposed The mobility of the driving TFT is sequentially and non-overlappingly compensated in units of pixel lines in the first display block, and then the threshold voltage of the driving TFT is applied to the pixel line Sequentially compensating for the mobility of the driving TFT in the second display block sequentially and non-overlappingly on a pixel-by-pixel basis.

1 프레임은, 상기 구동 TFT의 게이트전위와 소스전위를 초기화전압으로 동시에 셋팅하기 위한 제1 기간, 상기 제1 기간에 이어 상기 구동 TFT의 문턱전압을 보상하기 위한 제2 기간, 상기 제2 기간에 이어 상기 구동 TFT의 이동도를 보상하기 위한 제3 기간, 및 상기 제3 기간에 이어 상기 OLED를 발광시키기 위한 제4 기간을 포함하고, 상기 제4 기간은 상기 동일 표시블록에 속하는 모든 픽셀라인들에서 서로 동일하게 설정된다.One frame includes a first period for simultaneously setting the gate potential and the source potential of the driving TFT to the initializing voltage, a second period for compensating the threshold voltage of the driving TFT following the first period, A third period for compensating the mobility of the driving TFT, and a fourth period for causing the OLED to emit light in the third period, wherein the fourth period includes all the pixel lines belonging to the same display block Respectively.

상기 제2 기간은 상기 제3 기간×1 표시블록의 픽셀라인 수로 설정된다.And the second period is set to the number of pixel lines of the third period x 1 display block.

상기 구동 TFT의 게이트전위는 상기 게이트 구동회로로부터 인가되는 제1 게이트신호와 제3 게이트신호에 의해 제어되고, 상기 제1 게이트신호는 제1 펄스와 제2 펄스를 포함하고, 상기 구동 TFT의 소스전위는 상기 게이트 구동회로로부터 인가되는 제2 게이트신호에 의해 제어되고, 상기 제1 게이트신호의 제1 펄스와 상기 제2 게이트신호는 각각 상기 구동 TFT의 게이트전위와 소스전위를 초기화전압으로 설정하기 위한 것이고, 상기 제3 게이트신호는 상기 구동 TFT의 게이트전위를 상기 초기화전압보다 높은 옵셋전압으로 설정하기 위한 것이고, 상기 제1 게이트신호의 제2 펄스는 상기 구동 TFT의 게이트전위를 화상표시용 계조전압으로 설정하기 위한 것이며, 상기 동일 표시블록에서, 마지막 픽셀라인에 인가되는 상기 제1 게이트신호의 제1 펄스가 첫번째 픽셀라인에 인가되는 상기 제1 게이트신호의 제2 펄스보다 시간적으로 중첩되지 않게 앞선다.Wherein a gate potential of the driving TFT is controlled by a first gate signal and a third gate signal applied from the gate driving circuit, the first gate signal includes a first pulse and a second pulse, The first pulse of the first gate signal and the second gate signal are respectively set to a gate potential and a source potential of the drive TFT as an initialization voltage, Wherein the third gate signal is for setting the gate potential of the driving TFT to an offset voltage higher than the initialization voltage, and the second pulse of the first gate signal is for setting the gate potential of the driving TFT to the image display gradation Wherein in the same display block, the first pulse of the first gate signal applied to the last pixel line is set to the first And the second pulse of the first gate signal applied to the pixel line.

상기 픽셀들 각각은, 상기 OLED와, 게이트 노드에 접속된 게이트전극, 소스 노드에 접속된 소스전극, 및 고전위 픽셀 구동전압의 입력단에 접속된 드레인전극을 포함하며, 게이트-소스 간 전압에 따라 상기 OLED에 흐르는 구동전류를 제어하는 상기 구동 TFT와, 상기 게이트 노드와 상기 소스 노드 사이에 접속된 스토리지 커패시터와, 상기 제1 게이트신호가 공급되는 제1 게이트신호 공급라인에 접속된 게이트전극, 상기 초기화전압과 상기 화상표시용 계조전압이 공급되는 데이터신호 공급라인에 접속된 드레인전극, 및 상기 게이트 노드에 접속된 소스전극을 포함하며, 상기 제1 게이트신호에 따라 스위칭되어 상기 게이트 노드의 전위를 제어하는 제1 스위치 TFT와, 상기 제2 게이트신호가 공급되는 제2 게이트신호 공급라인에 접속된 게이트전극, 상기 데이터신호 공급라인에 접속된 드레인전극, 및 상기 소스 노드에 접속된 소스전극을 포함하며, 상기 제2 게이트신호에 따라 스위칭되어 상기 소스 노드의 전위를 제어하는 제2 스위치 TFT와, 상기 제3 게이트신호가 공급되는 제3 게이트신호 공급라인에 접속된 게이트전극, 상기 옵셋전압의 입력단에 접속된 드레인전극, 및 상기 게이트 노드에 접속된 소스전극을 포함하며, 상기 제3 게이트신호에 따라 스위칭되어 상기 게이트 노드의 전위를 제어하는 제3 스위치 TFT를 포함한다.Each of the pixels includes: the OLED; a gate electrode connected to the gate node; a source electrode connected to the source node; and a drain electrode connected to an input terminal of the high potential pixel driving voltage, A gate electrode connected to the first gate signal supply line to which the first gate signal is supplied; a gate electrode connected to the first gate signal supply line to which the first gate signal is supplied; A drain electrode connected to the data signal supply line to which the initialization voltage and the image display gradation voltage are supplied, and a source electrode connected to the gate node, and is switched in accordance with the first gate signal to change the potential of the gate node to A gate electrode connected to the second gate signal supply line to which the second gate signal is supplied, A second switch TFT which is switched in accordance with the second gate signal to control the potential of the source node, and a third switch TFT which controls the potential of the source node and includes a drain electrode connected to the gate signal supply line and a source electrode connected to the source node, A gate electrode connected to a third gate signal supply line to which a signal is supplied, a drain electrode connected to an input terminal of the offset voltage, and a source electrode connected to the gate node, And a third switch TFT for controlling the potential of the gate node.

또한, 본 발명의 실시예에 따라 OLED와 구동 TFT를 갖는 다수의 픽셀들에 의해 다수의 픽셀라인들이 이루어지며, 데이터 스캔 방향을 따라 다수의 표시블록들로 분할되며 각 표시블록마다 소정 개수의 픽셀라인들을 포함하는 표시패널을 갖는 유기발광 표시장치의 구동 방법은, 상기 표시패널에 형성된 게이트신호 공급라인들과 데이터신호 공급라인들을 구동하는 단계와, 상기 구동 TFT의 문턱전압 및 이동도를 표시블록 단위로 순차적으로 보상하되, 동일 표시블록에 속하는 모든 픽셀라인들을 대상으로 하여, 구동 TFT의 문턱전압을 픽셀라인 단위로 순차적이며 중첩적으로 보상한 후, 상기 동일 표시블록에서 구동 TFT의 이동도를 픽셀라인 단위로 순차적이며 비 중첩적으로 보상하는 단계를 포함한다.
According to an embodiment of the present invention, a plurality of pixel lines are formed by a plurality of pixels having an OLED and a driving TFT, and are divided into a plurality of display blocks along a data scan direction, and a predetermined number of pixels A method of driving an organic light emitting display having a display panel including lines includes driving gate signal supply lines and data signal supply lines formed on the display panel, Sequentially compensating the threshold voltages of the driving TFTs in units of a pixel line sequentially for all the pixel lines belonging to the same display block and then mobilizing the mobility of the driving TFTs in the same display block And sequentially compensating in a non-overlapping manner in units of pixel lines.

본 발명은 소스 팔로워 방식으로 구동 TFT의 전기적 특성 편차를 보상할 때, 구동 TFT의 문턱전압 및 이동도를 표시블록 단위로 순차적으로 보상하되, 동일 표시블록에 속하는 모든 픽셀라인들을 대상으로 하여, 구동 TFT의 문턱전압을 픽셀라인 단위로 순차적이며 중첩적으로 보상한 후, 상기 동일 표시블록에서 구동 TFT의 이동도를 픽셀라인 단위로 순차적이며 비 중첩적으로 보상함으로써, 1 프레임기간 내에서 문턱전압 보상 기간을 충분히 확보함과 아울러, 픽셀라인들 간 휘도 편차를 없애고 한 블록 내의 라인수 제약을 최소화하여 고속 구동을 실현할 수 있다.
According to an embodiment of the present invention, when compensating an electric characteristic deviation of a driving TFT by a source-follower method, a threshold voltage and a mobility of a driving TFT are sequentially compensated in a display block unit, and all pixel lines belonging to the same display block are driven, The threshold voltages of the TFTs are compensated sequentially and overlappingly in units of pixel lines, and then the mobility of the driving TFTs in the same display block is sequentially and non-overlappingly compensated for each pixel line, Period can be sufficiently ensured, luminance variation between pixel lines can be eliminated, and the number of lines in one block can be minimized, thereby achieving high-speed driving.

도 1은 본 발명의 실시예에 따른 유기발광 표시장치를 보여주는 도면.
도 2는 도 1의 표시패널에 형성된 픽셀 어레이를 보여주는 도면.
도 3은 본 발명의 일 구동방법이 적용되는 픽셀의 등가 회로를 보여주는 도면.
도 4 내지 도 6은 문턱전압 보상 기간을 충분히 확보하기 위한 본 발명의 일 구동방법을 보여주는 도면.
도 7은 본 발명의 일 구동방법을 구현하기 위한 데이터신호들 및 게이트신호들과, 1 프레임 기간 내에서 특정 픽셀라인에 대한 구동 TFT의 게이트전위 및 소스전위 변화를 보여주는 도면.
도 8은 본 발명의 일 구동방법이 적용되는 경우 동일 표시블록 내에서 픽셀라인별로 플로팅 기간 및 발광 기간이 각각 달라지는 것을 보여주는 도면.
도 9는 도 8의 플로팅 기간 편차로 인해 구동 TFT의 소스전위가 달라지는 것을 보여주는 도면.
도 10은 본 발명의 다른 구동방법이 적용되는 픽셀의 등가 회로를 보여주는 도면.
도 11은 도 10의 픽셀에 대한 내부 보상 구동 타이밍을 보여주는 도면.
도 12 내지 도 14는 문턱전압 보상 기간을 충분히 확보함과 아울러 픽셀라인들 간 휘도 편차를 없애기 위한 본 발명의 다른 구동방법을 보여주는 도면.
도 15는 본 발명의 다른 구동 방법을 적용할 때 동일 표시블록 내 상세 구동 파형을 보여주는 도면.
도 16은 1 표시블록 내 라인수를 늘릴수록 1 수평 기간이 길어지는 것을 보여주는 도면.
도 17은 본 발명의 구동 방법을 적용할 때 동일 표시블록 내 휘도 편차가 제거되는 시뮬레이션 결과를 보여주는 도면.FIG. 1 is a view illustrating an organic light emitting display according to an embodiment of the present invention. FIG.
Figure 2 shows a pixel array formed in the display panel of Figure 1;
3 is a view showing an equivalent circuit of a pixel to which one driving method of the present invention is applied.
FIGS. 4 to 6 show one driving method of the present invention for ensuring a sufficient threshold voltage compensation period. FIG.
FIG. 7 is a diagram showing data signals and gate signals for implementing one driving method of the present invention, and gate potential and source potential change of a driving TFT for a specific pixel line within one frame period; FIG.
FIG. 8 is a diagram illustrating a floating period and a light emitting period for each pixel line in the same display block when one driving method of the present invention is applied; FIG.
Fig. 9 is a view showing that the source potential of the driving TFT is changed due to the floating period deviation of Fig. 8; Fig.
10 is a view showing an equivalent circuit of a pixel to which another driving method of the present invention is applied;
11 is a view showing an internal compensation drive timing for the pixel of Fig. 10; Fig.
12 to 14 show another driving method of the present invention for sufficiently ensuring a threshold voltage compensation period and eliminating a luminance deviation between pixel lines.
15 is a detailed drive waveform in the same display block when another driving method of the present invention is applied;
Fig. 16 is a view showing that one horizontal period becomes longer as the number of lines in one display block is increased. Fig.
17 is a view showing a simulation result in which a luminance deviation in the same display block is removed when the driving method of the present invention is applied;

이하, 도 1 내지 도 17을 참조하여 본 발명의 바람직한 실시 예에 대하여 설명하기로 한다.Hereinafter, preferred embodiments of the present invention will be described with reference to FIGS. 1 to 17. FIG.

도 1은 본 발명의 실시예에 따른 유기발광 표시장치를 보여주고, 도 2는 도 1의 표시패널에 형성된 픽셀 어레이를 보여준다.FIG. 1 shows an organic light emitting display according to an embodiment of the present invention, and FIG. 2 shows a pixel array formed on the display panel of FIG.

도 1 및 도 2를 참조하면, 본 발명의 실시예에 따른 유기발광 표시장치는 표시패널(10), 데이터 구동회로(12), 게이트 구동회로(13), 및 타이밍 콘트롤러(11)를 구비한다. 1 and 2, an OLED display according to an embodiment of the present invention includes a display panel 10, a data driving circuit 12, a gate driving circuit 13, and a timing controller 11 .

표시패널(10)에는 다수의 데이터신호 공급라인들(14)과, 다수의 게이트신호 공급라인들(15)이 교차되고, 이 교차영역마다 픽셀들(PIX)이 매트릭스 형태로 배치된다. 픽셀들(PIX) 각각은 유기발광다이오드와 구동 TFT를 각각 포함하며 소스 팔로워 방식에 따라 구동 TFT의 문턱전압 및 이동도를 픽셀 회로 내부에서 보상하고, 상기 보상시 셋팅된 구동 TFT의 게이트-소스 간 전압을 대략 1 프레임 기간 동안 유지하여 원하는 계조를 표시한다. 본 발명의 픽셀(PIX)은 소스 팔로워 보상 방식이 적용될 수만 있다면 어떠한 구조라도 무방하다. 각 픽셀(PIX)에는 구동 TFT의 게이트전위를 제어하기 위해 스위칭되는 적어도 하나 이상의 스위치 TFT가 포함될 수 있다. 각 픽셀(PIX)에서, 구동 TFT의 소스전위는 스위치 TFT의 스위칭를 통해 제어될 수도 있고, 경우에 따라서는 고전위 픽셀 구동전압의 스윙에 의해 제어될 수도 있다. 각 픽셀(PIX)의 스위치 TFT들은 게이트신호 공급라인들(15)로부터 인가되는 게이트신호에 의해 스위칭된다. 각 픽셀(PIX)은 그 접속 구성에 따라 1개 이상의 게이트신호 공급라인들에 접속될 수 있다. 각 픽셀(PIX)은 전원발생부(미도시)로부터 고전위 픽셀 구동전압(EVDD)과 저전위 픽셀 구동전압(EVSS)을 공급받을 수 있다.A plurality of data signal supply lines 14 and a plurality of gate signal supply lines 15 are intersected with each other in the display panel 10 and pixels PIX are arranged in a matrix form in each of the intersection areas. Each of the pixels PIX includes an organic light emitting diode and a driving TFT, and compensates the threshold voltage and mobility of the driving TFT in the pixel circuit according to the source follower scheme, and the gate- The voltage is maintained for approximately one frame period to display the desired gradation. The pixel PIX of the present invention may be of any structure as long as the source follower compensation scheme can be applied. Each pixel PIX may include at least one switch TFT which is switched to control the gate potential of the drive TFT. In each pixel PIX, the source potential of the driving TFT may be controlled through the switching of the switching TFT, and in some cases, it may be controlled by the swing of the high-potential pixel driving voltage. The switch TFTs of each pixel PIX are switched by the gate signal applied from the gate signal supply lines 15. [ Each pixel PIX may be connected to one or more gate signal supply lines depending on its connection configuration. Each pixel PIX can receive a high-potential pixel drive voltage EVDD and a low-potential pixel drive voltage EVSS from a power generating unit (not shown).

표시패널(10)에는 매트릭스 형태로 배치된 픽셀들(PIX)에 의해 도 2와 같은 픽셀 어레이가 형성된다. 픽셀 어레이는 데이터 스캔 방향(예컨대, 수직 방향)을 따라 다수의 표시블록들(BLK1~BLKj)로 분할되며, 각 표시블록은 다수의 픽셀라인들(L#1~L#n)을 포함할 수 있다. 여기서, 픽셀라인은 동일 수평라인 상에 배치되어 동일한 타이밍에 픽셀 데이터(DATA)를 기입받는 픽셀들(PIX)의 집합을 의미한다. 각 표시블록에 포함되는 픽셀라인들(L#1~L#n)의 개수는 충분한 문턱전압 보상 기간이 확보되도록 적절한 개수로 설정될 수 있다.In the display panel 10, a pixel array as shown in Fig. 2 is formed by the pixels PIX arranged in a matrix form. The pixel array is divided into a plurality of display blocks BLK1 to BLKj along a data scan direction (e.g., a vertical direction), and each display block may include a plurality of pixel lines L # 1 to L # n have. Here, a pixel line means a set of pixels PIX that are arranged on the same horizontal line and write pixel data (DATA) at the same timing. The number of the pixel lines L # 1 to L # n included in each display block can be set to an appropriate number so that a sufficient threshold voltage compensation period is ensured.

데이터 구동회로(12)는 타이밍 콘트롤러(11)의 제어하에 데이터신호 공급라인들(14)을 구동한다. 데이터 구동회로(12)는 타이밍 콘트롤러(11)로부터 인가되는 데이터타이밍 제어신호(DDC)에 따라 픽셀 데이터(DATA)에 대응되는 데이터전압을 생성하여 데이터신호 공급라인들(14)에 공급한다. 데이터전압은 화상표시용 계조전압을 의미하며, 경우에 따라서는 화상표시용 계조전압과 함께 옵셋전압, 또는 초기화전압을 더 포함하여 멀티 스텝 형태로 인가될 수도 있다.The data driving circuit 12 drives the data signal supply lines 14 under the control of the timing controller 11. [ The data driving circuit 12 generates a data voltage corresponding to the pixel data DATA in accordance with the data timing control signal DDC applied from the timing controller 11 and supplies the data voltage to the data signal supply lines 14. [ The data voltage means a gradation voltage for image display, and may be applied in a multi-step form including an offset voltage or an initialization voltage together with a gradation voltage for image display in some cases.

게이트 구동회로(13)는 타이밍 콘트롤러(11)의 제어하에 게이트신호 공급라인들(15)을 구동한다. 게이트 구동회로(13)는 타이밍 콘트롤러(11)로부터의 게이트타이밍 제어신호(GDC)에 따라 게이트신호를 생성하여 각 픽셀라인(L#1~L#n)에 할당된 게이트신호 공급라인들(15)에 공급한다. 1 픽셀라인의 게이트신호 공급라인들(15)에 공급되는 게이트신호는, 구동 TFT의 게이트전위를 제어하는 데 사용되는 게이트전위제어용 게이트신호(도 3의 SCAN1, 도 9의 SCAN1,SCAN2)와, 구동 TFT의 소스전위를 제어하는 데 사용되는 소스전위제어용 게이트신호(도 3의 SCAN2, 도 9의 SCAN3)를 포함할 수 있다. 게이트 구동회로(13)는 GIP(Gate-driver In Panel) 방식에 따라 표시패널(10) 상에 직접 형성될 수 있다.The gate drive circuit 13 drives the gate signal supply lines 15 under the control of the timing controller 11. [ The gate driving circuit 13 generates a gate signal in accordance with the gate timing control signal GDC from the timing controller 11 and supplies the gate signal supply lines 15 . The gate signal supplied to the gate signal supply lines 15 of one pixel line includes a gate potential control gate signal (SCAN1 in FIG. 3, SCAN1 and SCAN2 in FIG. 9) used for controlling the gate potential of the drive TFT, A gate potential control gate signal (SCAN2 in FIG. 3, SCAN3 in FIG. 9) used for controlling the source potential of the driving TFT. The gate drive circuit 13 may be formed directly on the display panel 10 according to a GIP (Gate-Driver In Panel) method.

타이밍 콘트롤러(11)는 수직 동기신호(Vsync), 수평 동기신호(Hsync), 도트클럭신호(DCLK) 및 데이터 인에이블신호(DE) 등의 타이밍 신호들에 기초하여 데이터 구동회로(12)의 동작 타이밍을 제어하기 위한 데이터타이밍 제어신호(DDC)와, 게이트 구동회로(13)의 동작 타이밍을 제어하기 위한 게이트타이밍 제어신호(GDC)를 생성한다. 또한, 타이밍 콘트롤러(11)는 외부의 비디오 소스(미도시)로부터 인가되는 픽셀 데이터(DATA)를 적절히 처리한 후 데이터 구동회로(12)에 공급한다.The timing controller 11 controls the operation of the data driving circuit 12 based on timing signals such as a vertical synchronizing signal Vsync, a horizontal synchronizing signal Hsync, a dot clock signal DCLK and a data enable signal DE A data timing control signal DDC for controlling the timing and a gate timing control signal GDC for controlling the operation timing of the gate driving circuit 13 are generated. The timing controller 11 appropriately processes pixel data (DATA) applied from an external video source (not shown), and supplies the pixel data to the data driving circuit 12.

타이밍 콘트롤러(11)는 데이터 구동회로(12)와 게이트 구동회로(13)의 동작을 제어하여, 구동 TFT의 문턱전압 및 이동도를 표시블록 단위로 순차적으로 보상하되, 동일 표시블록에 속하는 모든 픽셀라인들(L#1~L#n)을 대상으로 구동 TFT의 문턱전압을 동시에 보상한 후, 상기 동일 표시블록에서 구동 TFT의 이동도를 픽셀라인 단위로 순차적으로 보상함으로써, 1 프레임기간 내에서 문턱전압 보상 기간을 충분히 확보하여 보상 성능을 높일 수 있다(도 3 내지 도 9 참조).The timing controller 11 controls operations of the data driving circuit 12 and the gate driving circuit 13 to sequentially compensate the threshold voltage and the mobility of the driving TFT in units of display blocks, The threshold voltages of the driving TFTs are simultaneously compensated for the lines L # 1 to L # n, and then the mobility of the driving TFTs in the same display block is sequentially compensated for each pixel line, The threshold voltage compensation period can be sufficiently secured and the compensation performance can be enhanced (see FIGS. 3 to 9).

타이밍 콘트롤러(11)는 데이터 구동회로(12)와 게이트 구동회로(13)의 동작을 제어하여, 구동 TFT의 문턱전압 및 이동도를 표시블록 단위로 순차적으로 보상하되, 동일 표시블록에 속하는 모든 픽셀라인들(L#1~L#n)을 대상으로, 구동 TFT의 문턱전압을 픽셀라인 단위로 순차적이며 중첩적으로 보상한 후, 상기 동일 표시블록에서 구동 TFT의 이동도를 픽셀라인 단위로 순차적이며 비 중첩적으로 보상함으로써, 1 프레임기간 내에서 문턱전압 보상 기간을 충분히 확보함과 아울러, 픽셀라인들 간 휘도 편차를 없애고 한 블록 내의 라인수 제약을 최소화하여 고속 구동을 실현할 수 있다(도 10 내지 도 17 참조).The timing controller 11 controls operations of the data driving circuit 12 and the gate driving circuit 13 to sequentially compensate the threshold voltage and the mobility of the driving TFT in units of display blocks, The threshold voltages of the driving TFTs are sequentially and superimposedly compensated in units of pixel lines with respect to the lines L # 1 to L # n, and then the mobility of the driving TFTs in the same display block is sequentially , It is possible to sufficiently secure the threshold voltage compensation period within one frame period and to realize high speed driving by eliminating the luminance deviation between the pixel lines and minimizing the number of lines in one block 17).

문턱전압 보상에 할당되는 시간(블록 보상 시간)은 각 표시블록에 속하는 픽셀라인의 개수를 늘릴수록 증가한다. 다만, 도 3 내지 도 9의 경우 블록 보상 시간은 문턱전압 보상 성능과 동일 블록 내 휘도 편차 문제를 모두 고려하여 적절한 크기로 설정되어야 한다. 하지만, 도 10 내지 도 17의 경우에는 동일 블록 내 휘도 편차 문제가 없기 때문에 각 표시블록에 속하는 픽셀라인의 개수를 늘리기가 보다 용이해진다. The time (block compensation time) allocated to the threshold voltage compensation increases as the number of pixel lines belonging to each display block is increased. However, in the case of FIGS. 3 to 9, the block compensation time must be set to an appropriate size in consideration of both the threshold voltage compensation performance and the in-block luminance deviation problem. However, in the case of Figs. 10 to 17, since there is no luminance deviation problem in the same block, it is easier to increase the number of pixel lines belonging to each display block.

도 3은 본 발명의 일 구동방법이 적용되는 픽셀(PIX)의 등가 회로를 보여준다.Fig. 3 shows an equivalent circuit of a pixel PIX to which one driving method of the present invention is applied.

도 3을 참조하면, 본 발명의 일 픽셀(PIX)은 OLED, 구동 TFT(DT), 스토리지 커패시터(Cst), 제1 스위치 TFT(ST1), 및 제2 스위치 TFT(ST2)를 포함할 수 있다. TFT를 구성하는 반도체층은, 아몰포스 실리콘 또는, 폴리 실리콘 또는, 산화물을 포함할 수 있다. 도 3의 각 픽셀(PIX)은 1개의 데이터신호 공급라인(14)과, 2개의 게이트신호 공급라인들(15A,15B)에 접속된다. 3, one pixel PIX of the present invention may include an OLED, a driving TFT DT, a storage capacitor Cst, a first switch TFT ST1, and a second switch TFT ST2 . The semiconductor layer constituting the TFT may include amorphous silicon, polysilicon, or an oxide. Each pixel PIX in Fig. 3 is connected to one data signal supply line 14 and two gate signal supply lines 15A and 15B.

OLED는 소스 노드(N2)에 접속된 애노드전극과, 저전위 픽셀 구동전압(EVSS)의 입력단에 접속된 캐소드전극과, 애노드전극과 캐소드전극 사이에 위치하는 유기화합물층을 포함한다. 유기화합물층은 애노드전극과 캐소드전극 간 전위차에 비례하는 구동전류에 의해 발광하는 발광층을 포함한다.The OLED includes an anode electrode connected to the source node N2, a cathode electrode connected to the input terminal of the low-potential pixel drive voltage EVSS, and an organic compound layer positioned between the anode electrode and the cathode electrode. The organic compound layer includes a light emitting layer that emits light by a driving current proportional to a potential difference between the anode electrode and the cathode electrode.

구동 TFT(DT)는 게이트-소스 간 전압에 따라 OLED에 흐르는 구동전류를 제어한다. 구동 TFT(DT)는 게이트 노드(N1)에 접속된 게이트전극, 고전위 픽셀 구동전압(EVDD)의 입력단에 접속된 드레인전극, 및 소스 노드(N2)에 접속된 소스전극을 구비한다.The driving TFT DT controls the driving current flowing in the OLED according to the gate-source voltage. The driving TFT DT has a gate electrode connected to the gate node N1, a drain electrode connected to the input terminal of the high-potential pixel drive voltage EVDD, and a source electrode connected to the source node N2.

스토리지 커패시터(Cst)는 게이트 노드(N1)와 소스 노드(N2) 사이에 접속된다.The storage capacitor Cst is connected between the gate node N1 and the source node N2.

제1 스위치 TFT(ST1)는 제1 게이트신호 공급라인(15A)으로부터의 제1 게이트신호(SCAN1)에 따라 스위칭되어, 구동 TFT(DT)의 게이트전위(게이트 노드(N1) 전위)를 제어한다. 제1 스위치 TFT(ST1)는 제1 게이트신호 공급라인(15A)에 접속된 게이트전극, 데이터신호 공급라인(14)에 접속된 드레인전극, 및 게이트 노드(N1)에 접속된 소스전극을 구비한다. 데이터신호 공급라인(14)에는 데이터 구동회로(12)로로부터 옵셋전압(Vofs)과 화상표시용 계조전압(Vdata)이 공급된다.The first switch TFT ST1 is switched in accordance with the first gate signal SCAN1 from the first gate signal supply line 15A to control the gate potential (gate node N1 potential) of the drive TFT DT . The first switch TFT ST1 has a gate electrode connected to the first gate signal supply line 15A, a drain electrode connected to the data signal supply line 14, and a source electrode connected to the gate node N1 . The offset voltage Vofs and the image display gradation voltage Vdata are supplied from the data driving circuit 12 to the data signal supply line 14. [

제2 스위치 TFT(ST2)는 제2 게이트신호 공급라인(15B)으로부터의 제2 게이트신호(SCAN2)에 따라 스위칭되어, 구동 TFT(DT)의 소스전위(소스 노드(N2) 전위)를 제어한다. 제2 스위치 TFT(ST2)의 게이트전극은 제2 게이트신호 공급라인(15B)에 접속되고, 제2 스위치 TFT(ST2)의 드레인전극은 소스 노드(N2)에 접속되며, 제2 스위치 TFT(ST2)의 소스전극은 별도의 초기화라인(미도시)을 통해 초기화전압(Vinit)의 입력단에 접속된다. 여기서, 초기화전압(Vinit)은 초기화라인을 통해 데이터 구동회로(12)로부터 공급될 수도 있고, 또한 초기화라인을 통해 별도의 전원회로(미도시)로부터 공급될 수도 있다.The second switch TFT ST2 is switched in accordance with the second gate signal SCAN2 from the second gate signal supply line 15B to control the source potential (source node N2 potential) of the drive TFT DT . The gate electrode of the second switch TFT ST2 is connected to the second gate signal supply line 15B and the drain electrode of the second switch TFT ST2 is connected to the source node N2 and the second switch TFT ST2 Is connected to the input terminal of the initialization voltage Vinit through a separate initialization line (not shown). Here, the initialization voltage Vinit may be supplied from the data driving circuit 12 through the initialization line, or may be supplied from a separate power supply circuit (not shown) via the initialization line.

도 4 내지 도 6은 문턱전압 보상 기간을 충분히 확보하기 위한 본 발명의 일 구동방법을 보여준다.Figs. 4 to 6 show one driving method of the present invention for sufficiently securing the threshold voltage compensation period.

도 4 내지 도 6을 참조하면, 본 발명의 일 구동방법은 표시패널(10)을 다수의 픽셀라인들(L#1~L#n)을 각각 포함하는 다수의 표시블록들(BLK1~BLKj)로 분할한다. 본 발명은 구동 TFT의 문턱전압 및 이동도를 표시블록 단위로 순차적으로 보상하되, 동일 표시블록에 속하는 모든 픽셀라인들(L#1~L#n)을 대상으로 구동 TFT의 문턱전압을 동시에 보상한다. 본 발명은 동일 표시블록에서 구동 TFT의 이동도를 픽셀라인 단위로 순차적으로 보상한다. 본 발명은 보상시 셋팅된 구동 TFT의 게이트-소스 간 전압에 의해 결정되는 구동전류로 각 픽셀(PIX)의 OLED를 발광시켜 화상 계조를 구현한다.4 to 6, one driving method of the present invention includes a display panel 10 including a plurality of display blocks BLK1 to BLKj each including a plurality of pixel lines L # 1 to L # n, . The present invention compensates for the threshold voltage and the mobility of the driving TFT sequentially in units of display blocks and simultaneously compensates the threshold voltage of the driving TFT for all the pixel lines L # 1 to L # n belonging to the same display block do. The present invention sequentially compensates the mobility of the driving TFT in the same display block in units of pixel lines. The present invention emits an OLED of each pixel PIX with a driving current determined by the gate-source voltage of the driving TFT set at compensation to realize image gradation.

구체적으로, 본 발명의 일 구동방법은 제1 표시블록(BLK1)의 픽셀라인들(L#1~L#n)을 대상으로 구동 TFT의 문턱전압을 동시에 보상한 후, 이 제1 표시블록(BLK1)에서 픽셀라인 단위로 구동 TFT의 이동도를 순차적으로 보상한다. 이어서, 본 발명은 제2 표시블록(BLK2)의 픽셀라인들(L#1~L#n)을 대상으로 구동 TFT의 문턱전압을 동시에 보상한 후, 이 제2 표시블록(BLK2)에서 픽셀라인 단위로 구동 TFT의 이동도를 순차적으로 보상한다. 이러한 방식으로 본 발명은 제j 표시블록(BLKj)까지 구동 TFT의 문턱전압과 이동도를 보상한다. Specifically, the one driving method of the present invention compensates the threshold voltage of the driving TFT simultaneously with respect to the pixel lines L # 1 to L # n of the first display block BLK1, BLK1 sequentially compensates the mobility of the driving TFT in units of pixel lines. Then, the present invention simultaneously compensates the threshold voltage of the driving TFT with respect to the pixel lines (L # 1 to L # n) of the second display block (BLK2) The mobility of the driving TFT is sequentially compensated. In this way, the present invention compensates the threshold voltage and mobility of the driving TFT up to the jth display block BLKj.

도 5에는 각 표시블록에서, 구동 TFT의 문턱전압이 동시에 보상되는 기간이 "D1"으로 표기되어 있으며, 문턱전압 보상후 픽셀데이터 기입 직전까지의 기간을 지시하는 픽셀 라인별 플로팅 기간들 중 가장 짧은 것이 "D2"로 표기되어 있다. 도 5에서, "SCAN1" 도 3에 도시된 제1 게이트신호를 나타내고, "SCAN2"는 도 3에 도시된 제2 게이트신호를 나타낸다.In Fig. 5, in each display block, the period during which the threshold voltage of the driving TFT is simultaneously compensated is indicated as "D1 ", and the shortest of the pixel- Quot; D2 ". In Fig. 5, "SCAN1" represents the first gate signal shown in FIG. 3, and "SCAN2" represents the second gate signal shown in FIG.

도 6과 같이 문턱전압 보상 기간, 및 문턱전압 보상후 픽셀데이터 기입 직전까지의 기간은 모두 비발광 구간이 된다. 동일 표시블록 내에서 비발광 구간은 픽셀라인들(L#1~L#n) 간에 서로 다르다. 동일 표시블록 내에서 비발광 구간은 스캔 순서가 가장 빠른 픽셀라인(L#1)에 가장 짧고, 스캔 순서가 가장 늦은 픽셀라인(L#n)에서 가장 길다.As shown in Fig. 6, the threshold voltage compensation period and the period up to just before pixel data write after the threshold voltage compensation are all non-light emission periods. The non-light emitting period in the same display block is different between the pixel lines L # 1 to L # n. The non-emission period in the same display block is the shortest in the pixel line (L # 1) having the fastest scanning order and the longest in the pixel line (L # n) having the slowest scanning order.

도 7은 본 발명의 일 구동방법을 구현하기 위한 데이터신호들 및 게이트신호들과, 1 프레임 기간 내에서 특정 픽셀라인에 대한 구동 TFT의 게이트전위 및 소스전위 변화를 보여준다.7 shows data signals and gate signals for implementing one driving method of the present invention and gate potential and source potential of a driving TFT for a specific pixel line within one frame period.

도 7을 참조하면, 서로 이웃한 i번째 표시블록(BLKi)과 j번째 표시블록(BLKj)에 대한 일부 구동 신호들이 나타나 있다. i번째 표시블록(BLKi)을 중심으로 설명하면, 3개의 픽셀라인들(L#n-2,L#n-1,L#n)에 대한 제1 게이트신호들(SCAN1 i(n-2), SCAN1 i(n-1), SCAN1 i(n))은 각각 제1 펄스(P1)와 제2 펄스(P2)를 포함하여 멀티 펄스 형태로 인가되며, 3개의 픽셀라인들(L#n-2,L#n-1,L#n)에 대한 제2 게이트신호들(SCAN2 i(n-2), SCAN2 i(n-1), SCAN2 i(n))은 각각 단일 펄스 형태로 인가된다. 제1 게이트신호들(SCAN1 i(n-2), SCAN1 i(n-1), SCAN1 i(n))의 제1 펄스(P1)는 서로 동시에 인가되며, 제2 게이트신호들(SCAN2 i(n-2), SCAN2 i(n-1), SCAN2 i(n))도 서로 동시에 인가된다. 반면, 제1 게이트신호들(SCAN1 i(n-2), SCAN1 i(n-1), SCAN1 i(n))의 제2 펄스(P2)는 라인 순차 방식에 따라 순차적으로 인가된다.Referring to FIG. 7, some driving signals for neighboring i-th display block BLKi and j-th display block BLKj are shown. the first gate signals SCAN1 i (n-2) for the three pixel lines L # n-2, L # n-1 and L # n, , SCAN1 i (n-1) and SCAN1 i (n) are applied in the form of a multi-pulse including a first pulse P1 and a second pulse P2, The second gate signals SCAN2 i (n-2), SCAN2 i (n-1), SCAN2 i (n) . The first pulses P1 of the first gate signals SCAN1 i (n-2), SCAN1 i (n-1) and SCAN1 i (n) are simultaneously applied to each other and the second gate signals SCAN2 i (n-2), SCAN2 i (n-1), and SCAN2 i (n). On the other hand, the second pulse P2 of the first gate signals SCAN1 i (n-2), SCAN1 i (n-1), SCAN1 i (n) is sequentially applied in accordance with the line sequential method.

이 경우, 제1 게이트신호들(SCAN1 i(n-2), SCAN1 i(n-1), SCAN1 i(n))의 제1 펄스들(P1)에 공통 대응하여 데이터신호 공급라인에는 옵셋전압(Vofs)이 인가되며, 제1 게이트신호들(SCAN1 i(n-2), SCAN1 i(n-1), SCAN1 i(n))의 제2 펄스들(P2)에 순차 대응하여 데이터신호 공급라인에는 화상표시용 계조전압(Vdata)이 인가된다. In this case, the data signal supply line commonly corresponds to the first pulses P1 of the first gate signals SCAN1 i (n-2), SCAN1 i (n-1), SCAN1 i (n) And sequentially applies the second pulses P2 of the first gate signals SCAN1 i (n-2), SCAN1 i (n-1) and SCAN1 i (n) The gradation voltage (Vdata) for image display is applied to the line.

n번째 픽셀라인(L#n)에 포함된 도 3의 픽셀(PIX)의 동작 상태를 순차적으로 설명하면 다음과 같다. 본 발명의 픽셀 구동을 위한 1 프레임은 도 7에서와 같이 초기화 기간(TP1), 문턱전압 보상기간(TP2), 데이터 기입 및 이동도 보상기간(TP3), 발광 기간(TP4)을 포함한다.The operation state of the pixel PIX of FIG. 3 included in the n-th pixel line L # n will be sequentially described below. One frame for driving a pixel of the present invention includes an initialization period TP1, a threshold voltage compensation period TP2, a data write and mobility compensation period TP3, and a light emission period TP4 as shown in FIG.

초기화 기간(TP1)에서, 제1 스위치 TFT(ST1)는 제1 게이트신호(SCAN1)의 제1 펄스(P1)에 따라 턴 온 되어 게이트 노드(N1)에 옵셋 전압(Vofs)을 인가하고, 제2 스위치 TFT(ST2)는 제2 게이트신호(SCAN2)에 따라 턴 온 되어 소스 노드(N2)에 초기화 전압(Vinit)을 인가한다. 여기서, 옵셋 전압(Vofs)은 초기화 전압(Vinit)에 비해 문턱전압 이상만큼 높게 설정된다. 따라서, 초기화 기간(TP1)에서, 구동 TFT(DT)는 게이트-소스 간 전압이 문턱전압보다 높아지므로 턴 온 된다.In the initialization period TP1, the first switch TFT ST1 is turned on according to the first pulse P1 of the first gate signal SCAN1 to apply the offset voltage Vofs to the gate node N1, The two-switch TFT ST2 turns on according to the second gate signal SCAN2 to apply the initialization voltage Vinit to the source node N2. Here, the offset voltage Vofs is set higher than the initialization voltage Vinit by at least the threshold voltage. Therefore, in the initialization period TP1, the drive TFT DT is turned on since the gate-source voltage becomes higher than the threshold voltage.

문턱전압 보상기간(TP2) 동안 온 상태로 유지되는 제1 스위치 TFT(ST1)에 의해 구동 TFT(DT)의 게이트전위(VN1)는 옵셋 전압(Vofs)으로 유지된다. 이때, 제2 스위치 TFT(ST2)는 제2 게이트신호(SCAN2)에 따라 턴 오프 되며, 그 결과 구동 TFT(DT)의 소스전위(VN2)는 구동 TFT(DT)의 드레인-소스 간에 흐르는 전류에 의해 초기화 전압(Vinit)으로부터 점차 상승하되, 구동 TFT(DT)의 게이트-소스 간 전압이 문턱전압(Vth)이 될 때까지 상승한다. 본 발명의 일 구동방법에 따르면, 블록별 동시 보상을 통해 1 프레임 기간 내에서 문턱전압 보상기간(TP2)이 충분히 확보될 수 있어, 문턱전압에 대한 보상의 정확도가 향상된다. 이렇게 보상된 구동 TFT(DT)의 문턱전압(Vth)은 스토리지 커패시터(Cst)에 저장된다. The gate potential VN1 of the driving TFT DT is held at the offset voltage Vofs by the first switch TFT ST1 which is kept in the ON state during the threshold voltage compensation period TP2. At this time, the second switch TFT ST2 is turned off in accordance with the second gate signal SCAN2, and as a result, the source potential VN2 of the drive TFT DT is changed to the current flowing between the drain and the source of the drive TFT DT And gradually increases from the initialization voltage Vinit until the gate-source voltage of the driving TFT DT reaches the threshold voltage Vth. According to the one driving method of the present invention, the threshold voltage compensation period TP2 can be sufficiently secured within one frame period through the simultaneous compensation for each block, thereby improving the accuracy of compensation for the threshold voltage. The threshold voltage Vth of the compensated driving TFT DT is stored in the storage capacitor Cst.

데이터 기입 및 이동도 보상기간(TP3)에서는 소정의 플로팅기간을 거친 후, 제1 스위치 TFT(ST1)가 제1 게이트신호(SCAN1)의 제2 펄스(P2)에 따라 턴 온 되어 화상표시용 계조전압(Vdata)을 게이트 노드(N1)에 인가하여 구동 TFT(DT)의 게이트전위(VN1)를 높인다. 그러면, 구동 TFT(DT)의 이동도 특성에 따라 구동 TFT(DT)의 소스전위(VN2)도 상승되며, 결국 스토리지 커패시터(Cst)에는 화상표시용 계조전압(Vdata) 및 옵셋전압(Vofs) 간 차값(Vdata-Vofs)과 문턱전압(Vth)의 합에서 이동도 특성에 따른 전압변화량(ㅿVμ)을 뺀 전압(Vdata-Vofs+Vth-ㅿVμ)이 구동 TFT(DT)의 게이트-소스 간 전압(Vgs)로서 저장되게 된다. 이를 통해 구동 TFT(DT)의 이동도는 보상된다. In the data write and mobility compensation period TP3, the first switch TFT ST1 is turned on according to the second pulse P2 of the first gate signal SCAN1 after a predetermined floating period, The voltage Vdata is applied to the gate node N1 to raise the gate potential VN1 of the driving TFT DT. Then, the source potential VN2 of the drive TFT DT also rises in accordance with the mobility characteristic of the drive TFT DT, so that the storage capacitor Cst is supplied with the image display gradation voltage Vdata and the offset voltage Vofs A voltage (Vdata-Vofs + Vth-Vm) obtained by subtracting the voltage change amount (Vmu) according to the mobility characteristic from the sum of the difference value (Vdata-Vofs) and the threshold voltage (Vth) And is stored as a voltage Vgs. Whereby the mobility of the driving TFT DT is compensated.

발광 기간(TP4)에서는 제1 스위치 TFT(ST1)와 제2 스위치 TFT(ST2)가 모두 턴 오프 되고, 구동 TFT(DT)는 이동도 보상기간(TP3)에서 스토리지 커패시터(Cst)에 저장된 전압 레벨(Vdata-Vofs+Vth-ㅿVμ)에 의해 동작하여, 문턱전압(Vth) 및 이동도(μ) 보상이 반영된 구동전류를 OLED에 인가하여 OLED를 발광시킨다.In the light emission period TP4, both the first switch TFT ST1 and the second switch TFT ST2 are turned off, and the drive TFT DT is turned off during the mobility compensation period TP3 by the voltage level stored in the storage capacitor Cst (Vdata-Vofs + Vth-? V?) To apply a driving current reflecting the threshold voltage (Vth) and mobility (占 compensation) to the OLED to emit light.

도 8은 본 발명의 일 구동방법이 적용되는 경우 동일 표시블록 내에서 픽셀라인별로 플로팅 기간 및 발광 기간이 각각 달라지는 것을 보여준다. 그리고, 도 9는 도 8의 플로팅 기간 편차로 인해 구동 TFT의 소스전위가 달라지는 것을 보여준다.FIG. 8 shows that the floating period and the light emitting period are different for each pixel line in the same display block when one driving method of the present invention is applied. 9 shows that the source potential of the driving TFT is varied due to the floating period deviation of FIG.

각 픽셀라인에 대해, 구동 TFT의 문턱전압이 보상되는 기간과 구동 TFT의 이동도가 보상되는 기간 사이에는 플로팅 기간이 존재한다. 여기서, 플로팅 기간이란 구동 TFT의 게이트노드와 소스노드가 모두 플로팅 상태로 유지되는 기간을 의미한다. For each pixel line, there is a floating period between a period in which the threshold voltage of the driving TFT is compensated and a period in which the mobility of the driving TFT is compensated. Here, the floating period means a period in which both the gate node and the source node of the driving TFT are kept in a floating state.

그런데, 본 발명에서는 동일 표시블록에 속하는 픽셀라인들을 대상으로 구동 TFT의 문턱전압을 동시에 보상한 이후에, 상기 동일 표시블록에서 구동 TFT의 이동도를 픽셀라인 단위로 순차적으로 보상하기 때문에, 픽셀라인 별로 플로팅 기간 즉, 문턱전압 보상후 픽셀데이터 기입 직전까지의 기간이 달라지게 된다.In the present invention, since the threshold voltages of the driving TFTs are simultaneously compensated for the pixel lines belonging to the same display block, the mobility of the driving TFTs in the same display block is sequentially compensated for each pixel line, The period until the pixel data is written just after the threshold voltage compensation is different.

도 8에는 4개의 픽셀라인들(L#n-3,L#n-2,L#n-1,L#n)을 대상으로 하여 픽셀데이터 기입이 늦은 픽셀라인일수록 플로팅 기간이 길어지는 것이 도시되어 있다. 도 8에서와 같이 제1 게이트신호들(SCAN1 i(n-3), SCAN1 i(n-2), SCAN1 i(n-1), SCAN1 i(n))과 제2 게이트신호들(SCAN2 i(n-3), SCAN2 i(n-2), SCAN2 i(n-1), SCAN2 i(n))은 해당 픽셀라인의 플로팅 기간에서 로우 레벨을 유지한다. 플로팅 기간(FP1~FP4)은, 구동 TFT의 이동도에 대한 보상 순서가 가장 빠른 픽셀라인에서 가장 짧고 상기 구동 TFT의 이동도에 대한 보상 순서가 가장 늦은 픽셀라인에서 가장 길다. 즉, 플로팅 기간은 제n-3 픽셀라인(L#n-3)에서 "FP1"로서 가장 짧고, 제n 픽셀라인(L#n)에서 "FP4"로서 가장 길다.In FIG. 8, it is shown that the plotting period becomes longer as the pixel data writing is delayed with respect to the four pixel lines L # n-3, L # n-2, L # n-1 and L # . SCAN1 i (n-2), SCAN1 i (n-1), SCAN1 i (n) and the second gate signals SCAN2 i (n-3), SCAN2 i (n-2), SCAN2 i (n-1) and SCAN2 i (n) maintain a low level in the floating period of the corresponding pixel line. The floating periods FP1 to FP4 are the longest in the pixel line in which the compensation order for the mobility of the driving TFT is the shortest in the pixel line with the fastest speed and the compensation order is the slowest in the mobility of the driving TFT. That is, the floating period is the shortest as "FP1" in the n-3 pixel line (L # n-3) and the longest as "FP4" in the nth pixel line (L # n).

도 9에서와 같이 플로팅 기간 동안 누설 전류의 영향으로 구동 TFT(DT)의 소스전위(VN2)가 상승(A에서 B로 상승)할 수 있으므로, 픽셀라인 별로 플로팅 기간이 달라지면 그 편차에 대응하여 문턱전압 보상기간에서 셋팅된 구동 TFT(DT)의 게이트-소스 간 전압(Vgs)이 달라질 수 있다. The source potential VN2 of the driving TFT DT may rise (rise from A to B) due to the influence of the leakage current during the floating period as shown in FIG. 9, so that when the floating period is changed for each pixel line, The gate-source voltage Vgs of the driving TFT DT set in the voltage compensation period can be changed.

더욱이, 도 8과 같이 동일 표시블록에서 픽셀라인 별로 플로팅 기간(FP1~FP4)이 달라지면 발광기간(EP1~EP4)도 달라지게 된다. 발광기간(EP1~EP4)은 플로팅 기간(FP1~FP4)에 반비례한다. 발광기간(EP1~EP4)은 구동 TFT의 이동도에 대한 보상 순서가 가장 빠른 픽셀라인에서 가장 길고 상기 구동 TFT의 이동도에 대한 보상 순서가 가장 늦은 픽셀라인에서 가장 짧다. 즉, 발광기간은 제n-3 픽셀라인(L#n-3)에서 "EP1"로서 가장 길고, 제n 픽셀라인(L#n)에서 "EP4"로서 가장 짧다.Furthermore, if the floating periods FP1 to FP4 are different for each pixel line in the same display block as shown in FIG. 8, the light emission periods EP1 to EP4 are also different. The light emission periods EP1 to EP4 are inversely proportional to the floating periods FP1 to FP4. The light emission periods EP1 to EP4 are the shortest in the pixel line having the longest compensation sequence for the mobility of the driving TFT and the longest compensation line for the mobility of the driving TFT. That is, the light emitting period is the longest as "EP1" in the n-3-th pixel line L # n-3 and the shortest as "EP4" in the n-th pixel line L # n.

이렇게 동일 표시블록에서 픽셀라인 별로 플로팅 기간 및 발광기간이 달라지면 픽셀라인 별로 휘도 편차가 생긴다. 고속 구동을 실현하기 위해서는 1 표시블록에 포함되는 픽셀라인수를 늘려 각 픽셀라인에 대한 데이터 기입 및 이동도 보상기간(도 7의 TP3)을 길게 확보해야 한다. 하지만, 본 발명의 일 구동방법에 의하는 경우, 1 표시블록에 포함되는 픽셀라인수를 늘릴수록 픽셀라인 별 휘도 편차가 커지므로 고속 구동 구현이 어렵다.If the floating period and the light emitting period are different for each pixel line in the same display block, a luminance deviation occurs for each pixel line. To realize high-speed driving, it is necessary to increase the number of pixel lines included in one display block to secure a long data write and mobility compensation period (TP3 in FIG. 7) for each pixel line. However, according to the one driving method of the present invention, as the number of pixel lines included in one display block is increased, the luminance deviation per pixel line becomes larger, so that it is difficult to realize high-speed driving.

이하의 본 발명의 다른 구동방법에서는 1 표시블록에 포함되는 픽셀라인수를 늘리더라도, 동일 표시블록 내의 픽셀라인 별로 플로팅 기간 및 발광기간이 달라지는 것을 방지하여 휘도 편차의 문제점 없이 고속 구동을 실현할 수 있는 방안을 제시한다.In the following other driving method of the present invention, even if the number of pixel lines included in one display block is increased, it is possible to prevent the floating period and the light emitting period from varying for each pixel line in the same display block, Suggest a plan.

도 10은 본 발명의 다른 구동방법이 적용되는 픽셀의 등가 회로를 보여준다.10 shows an equivalent circuit of a pixel to which another driving method of the present invention is applied.

도 10을 참조하면, 본 발명의 다른 픽셀(PIX)은 OLED, 구동 TFT(DT), 스토리지 커패시터(Cst), 제1 내지 제3 스위치 TFT(ST1,ST2,ST3)를 포함할 수 있다. 도 10의 각 픽셀(PIX)은 1개의 데이터신호 공급라인(14)과, 3개의 게이트신호 공급라인들(15A,15B,15C)에 접속된다. 10, another pixel PIX of the present invention may include an OLED, a driving TFT DT, a storage capacitor Cst, and first through third switch TFTs ST1, ST2 and ST3. Each pixel PIX in Fig. 10 is connected to one data signal supply line 14 and three gate signal supply lines 15A, 15B and 15C.

OLED는 소스 노드(N2)에 접속된 애노드전극과, 저전위 픽셀 구동전압(EVSS)의 입력단에 접속된 캐소드전극과, 애노드전극과 캐소드전극 사이에 위치하는 유기화합물층을 포함한다. 유기화합물층은 애노드전극과 캐소드전극 간 전위차에 비례하는 구동전류에 의해 발광하는 발광층을 포함한다.The OLED includes an anode electrode connected to the source node N2, a cathode electrode connected to the input terminal of the low-potential pixel drive voltage EVSS, and an organic compound layer positioned between the anode electrode and the cathode electrode. The organic compound layer includes a light emitting layer that emits light by a driving current proportional to a potential difference between the anode electrode and the cathode electrode.

구동 TFT(DT)는 게이트-소스 간 전압에 따라 OLED에 흐르는 구동전류를 제어한다. 구동 TFT(DT)는 게이트 노드(N1)에 접속된 게이트전극, 고전위 픽셀 구동전압(EVDD)의 입력단에 접속된 드레인전극, 및 소스 노드(N2)에 접속된 소스전극을 구비한다.The driving TFT DT controls the driving current flowing in the OLED according to the gate-source voltage. The driving TFT DT has a gate electrode connected to the gate node N1, a drain electrode connected to the input terminal of the high-potential pixel drive voltage EVDD, and a source electrode connected to the source node N2.

스토리지 커패시터(Cst)는 게이트 노드(N1)와 소스 노드(N2) 사이에 접속된다.The storage capacitor Cst is connected between the gate node N1 and the source node N2.

제1 스위치 TFT(ST1)는 제1 게이트신호 공급라인(15A)으로부터의 제1 게이트신호(SCAN1)에 따라 스위칭되어, 구동 TFT(DT)의 게이트전위(게이트 노드(N1) 전위)를 제어한다. 제1 스위치 TFT(ST1)는 제1 게이트신호 공급라인(15A)에 접속된 게이트전극, 데이터신호 공급라인(14)에 접속된 드레인전극, 및 게이트 노드(N1)에 접속된 소스전극을 구비한다.The first switch TFT ST1 is switched in accordance with the first gate signal SCAN1 from the first gate signal supply line 15A to control the gate potential (gate node N1 potential) of the drive TFT DT . The first switch TFT ST1 has a gate electrode connected to the first gate signal supply line 15A, a drain electrode connected to the data signal supply line 14, and a source electrode connected to the gate node N1 .

제2 스위치 TFT(ST2)는 제2 게이트신호 공급라인(15B)으로부터의 제2 게이트신호(SCAN2)에 따라 스위칭되어, 구동 TFT(DT)의 소스전위(소스 노드(N2) 전위)를 제어한다. 제2 스위치 TFT(ST2)의 게이트전극은 제2 게이트신호 공급라인(15B)에 접속되고, 제2 스위치 TFT(ST2)의 드레인전극은 데이터신호 공급라인(14)에 접속되며, 제2 스위치 TFT(ST2)의 소스전극은 소스 노드(N2)에 접속된다. The second switch TFT ST2 is switched in accordance with the second gate signal SCAN2 from the second gate signal supply line 15B to control the source potential (source node N2 potential) of the drive TFT DT . The gate electrode of the second switch TFT (ST2) is connected to the second gate signal supply line 15B, the drain electrode of the second switch TFT (ST2) is connected to the data signal supply line 14, And the source electrode of the second transistor ST2 is connected to the source node N2.

제3 스위치 TFT(ST3)는 제3 게이트신호 공급라인(15C)으로부터의 제3 게이트신호(SCAN3)에 따라 스위칭되어, 구동 TFT(DT)의 게이트전위(게이트 노드(N1) 전위)를 제어한다. 제3 스위치 TFT(ST3)는 제3 게이트신호 공급라인(15C)에 접속된 게이트전극, 옵셋전압(Vofs)의 입력단에 접속된 드레인전극, 및 게이트 노드(N1)에 접속된 소스전극을 구비한다.The third switch TFT ST3 is switched in accordance with the third gate signal SCAN3 from the third gate signal supply line 15C to control the gate potential (gate node N1 potential) of the drive TFT DT . The third switch TFT ST3 has a gate electrode connected to the third gate signal supply line 15C, a drain electrode connected to the input terminal of the offset voltage Vofs, and a source electrode connected to the gate node N1 .

이러한 본 발명의 다른 픽셀(PIX)은 제3 스위치 TFT(ST3)를 더 포함하여 문턱전압 보상 기간 동안 구동 TFT(DT)의 게이트 노드(N1)에 옵셋전압(Vofs)을 공급한다. 이를 통해, 본 발명은 동일 표시블록에 속하는 모든 픽셀라인들을 대상으로, 구동 TFT의 문턱전압을 순차적이며 중첩적으로 보상하는 것을 용이하게 구현할 수 있다. The other pixel PIX of the present invention further includes a third switch TFT ST3 to supply the offset voltage Vofs to the gate node N1 of the driver TFT DT during the threshold voltage compensation period. Accordingly, the present invention can easily implement the compensation of the threshold voltage of the driving TFT sequentially and superimposed on all the pixel lines belonging to the same display block.

또한, 본 발명의 다른 픽셀(PIX)은 데이터신호 공급라인(14)을 통해 화상표시용 계조전압(Vdata)과 함께 초기화전압(Vinit)을 공급받는다. 따라서, 본 발명은 초기화전압(Vinit)을 픽셀(PIX)에 공급하기 위해 별도의 초기화라인을 더 구비할 필요가 없다. 본 발명은 별도의 초기화라인을 삭제하여 각 픽셀(PIX)에 제3 스위치 TFT(ST3)가 더 포함됨으로써 발생되는 개구율 저하를 최대한 만회한다.The other pixel PIX of the present invention is supplied with the initialization voltage Vinit together with the gradation voltage Vdata for image display through the data signal supply line 14. [ Therefore, the present invention does not need to further include a separate initialization line for supplying the initialization voltage (Vinit) to the pixel PIX. The present invention eliminates the separate initialization line and maximizes the drop in the aperture ratio caused by further including the third switch TFT (ST3) in each pixel PIX.

도 11은 도 10의 픽셀에 대한 내부 보상 구동 타이밍을 보여준다.Fig. 11 shows the internal compensation drive timing for the pixel of Fig.

도 11을 참조하면, 본 발명의 픽셀 구동을 위한 1 프레임은 구동 TFT(DT)의 게이트전위와 소스전위를 초기화전압으로 동시에 셋팅하기 위한 초기화 기간(TP1), 구동 TFT(DT)의 문턱전압을 보상하기 위한 문턱전압 보상기간(TP2), 구동 TFT(DT)의 이동도를 보상하기 위한 데이터 기입 및 이동도 보상기간(TP3), OLED를 발광시키기 위한 발광 기간(TP4)을 포함한다.11, one frame for driving a pixel of the present invention includes an initialization period TP1 for simultaneously setting the gate potential and the source potential of the driving TFT DT to the initializing voltage, a threshold voltage of the driving TFT DT A data write and mobility compensating period TP3 for compensating the mobility of the driving TFT DT, and a light emitting period TP4 for emitting light to the OLED.

초기화 기간(TP1)에서, 제1 스위치 TFT(ST1)는 제1 게이트신호(SCAN1)의 제1 펄스(P1)에 따라 턴 온 되어 데이터신호 공급라인(14)으로부터의 초기화전압(Vinit)을 게이트 노드(N1)에 인가하고, 제2 스위치 TFT(ST2)는 제2 게이트신호(SCAN2)에 따라 턴 온 되어 데이터신호 공급라인(14)으로부터의 초기화전압(Vinit)을 소스 노드(N2)에 인가한다. 즉, 초기화 기간(TP1)에서, 게이트 노드(N1)와 소스 노드(N2)는 데이터신호 공급라인(14)으로부터의 초기화전압(Vinit)에 의해 동시에 초기화된다.In the initialization period TP1, the first switch TFT ST1 is turned on according to the first pulse P1 of the first gate signal SCAN1 to turn on the initialization voltage Vinit from the data signal supply line 14 And the second switch TFT ST2 is turned on according to the second gate signal SCAN2 to apply the initialization voltage Vinit from the data signal supply line 14 to the source node N2 do. That is, in the initialization period TP1, the gate node N1 and the source node N2 are simultaneously initialized by the initialization voltage Vinit from the data signal supply line 14. [

문턱전압 보상기간(TP2)에서, 오프 상태로 반전되는 제1 및 제2 게이트신호(SCAN1,SCAN2)에 의해 각각 제1 및 제2 스위치 TFT(ST1,ST2)는 턴 오프되며, 제3 스위치 TFT(ST3)는 제3 게이트신호(SCAN3)에 따라 턴 온 되어 옵셋전압(Vofs)을 게이트 노드(N1)에 인가한다. 옵셋 전압(Vofs)은 초기화 전압(Vinit)에 비해 문턱전압 이상만큼 높게 설정된다. 따라서, 문턱전압 보상기간(TP2)에서, 구동 TFT(DT)는 게이트-소스 간 전압이 문턱전압보다 높아지므로 턴 온 되며, 그 결과 구동 TFT(DT)의 소스전위(VN2)는 구동 TFT(DT)의 드레인-소스 간에 흐르는 전류에 의해 초기화 전압(Vinit)으로부터 점차 상승하되, 구동 TFT(DT)의 게이트-소스 간 전압이 문턱전압(Vth)이 될 때까지 상승한다. 본 발명의 다른 구동방법에 따르면, 블록별 순차적 & 비중첩적 보상 방법을 통해 1 프레임 기간 내에서 문턱전압 보상기간(TP2)이 충분히 확보될 수 있어, 문턱전압에 대한 보상의 정확도가 향상된다. 이렇게 보상된 구동 TFT(DT)의 문턱전압(Vth)은 스토리지 커패시터(Cst)에 저장된다.In the threshold voltage compensation period TP2, the first and second switch TFTs ST1 and ST2 are turned off by the first and second gate signals SCAN1 and SCAN2 which are inverted to the OFF state, (ST3) is turned on according to the third gate signal SCAN3 to apply the offset voltage Vofs to the gate node N1. The offset voltage Vofs is set higher than the initial voltage Vinit by at least the threshold voltage. Therefore, in the threshold voltage compensating period TP2, the driving TFT DT is turned on because the gate-source voltage becomes higher than the threshold voltage, and as a result, the source potential VN2 of the driving TFT DT becomes higher than the driving TFT DT The gate-source voltage of the driving TFT DT rises from the initializing voltage Vinit by the current flowing between the drain and the source of the driving TFT DT until the threshold voltage Vth is reached. According to another driving method of the present invention, the threshold voltage compensation period TP2 can be sufficiently secured within one frame period by the sequential and non-overlapping compensation method for each block, thereby improving the accuracy of compensation for the threshold voltage. The threshold voltage Vth of the compensated driving TFT DT is stored in the storage capacitor Cst.

데이터 기입 및 이동도 보상기간(TP3)에서, 오프 상태로 유지되는 제2 게이트신호(SCAN2)에 의해 제2 스위치 TFT(ST2)는 턴 오프 상태로 유지되고, 제3 스위치 TFT(ST3)는 오프 상태로 반전되는 제3 게이트신호(SCAN3)에 따라 턴 오프된다. 그리고, 제1 스위치 TFT(ST1)는 제1 게이트신호(SCAN1)의 제2 펄스(P2)에 따라 턴 온 되어 데이터신호 공급라인(14)으로부터의 화상표시용 계조전압(Vdata)을 게이트 노드(N1)에 인가하여 구동 TFT(DT)의 게이트전위(VN1)를 높인다. 그러면, 구동 TFT(DT)의 이동도 특성에 따라 구동 TFT(DT)의 소스전위(VN2)도 상승되며, 결국 스토리지 커패시터(Cst)에는 화상표시용 계조전압(Vdata) 및 옵셋전압(Vofs) 간 차값(Vdata-Vofs)과 문턱전압(Vth)의 합에서 이동도 특성에 따른 전압변화량(ㅿVμ)을 뺀 전압(Vdata-Vofs+Vth-ㅿVμ)이 구동 TFT(DT)의 게이트-소스 간 전압(Vgs)로서 저장되게 된다. 이를 통해 구동 TFT(DT)의 이동도는 보상된다. In the data write and mobility compensation period TP3, the second switch TFT ST2 is held in the turned off state by the second gate signal SCAN2, which is held in the off state, and the third switch TFT ST3 is turned off The third gate signal SCAN3 is turned off. The first switch TFT ST1 is turned on according to the second pulse P2 of the first gate signal SCAN1 to turn on the image display gradation voltage Vdata from the data signal supply line 14 to the gate node N1 to raise the gate potential VN1 of the driving TFT DT. Then, the source potential VN2 of the drive TFT DT also rises in accordance with the mobility characteristic of the drive TFT DT, so that the storage capacitor Cst is supplied with the image display gradation voltage Vdata and the offset voltage Vofs A voltage (Vdata-Vofs + Vth-Vm) obtained by subtracting the voltage change amount (Vmu) according to the mobility characteristic from the sum of the difference value (Vdata-Vofs) and the threshold voltage (Vth) And is stored as a voltage Vgs. Whereby the mobility of the driving TFT DT is compensated.

발광 기간(TP4)에서는 오프 상태로 유지 또는 반전되는 제1 내지 제3 게이트신호(SCAN1~SCAN3)에 따라 제1 내지 제3 스위치 TFT(ST1~ST3)가 모두 턴 오프 되고, 구동 TFT(DT)는 이동도 보상기간(TP3)에서 스토리지 커패시터(Cst)에 저장된 전압 레벨(Vdata-Vofs+Vth-ㅿVμ)에 의해 동작하여, 문턱전압(Vth) 및 이동도(μ) 보상이 반영된 구동전류를 OLED에 인가하여 OLED를 발광시킨다.The first to third switch TFTs ST1 to ST3 are all turned off in accordance with the first to third gate signals SCAN1 to SCAN3 which are maintained or inverted in the off state in the light emission period TP4, (Vdata-Vofs + Vth-? V?) Stored in the storage capacitor Cst in the mobility compensation period TP3 to generate the driving current reflecting the threshold voltage Vth and mobility compensation To the OLED to emit the OLED.

도 12 내지 도 14는 문턱전압 보상 기간을 충분히 확보함과 아울러 픽셀라인들 간 휘도 편차를 없애기 위한 본 발명의 다른 구동방법을 보여준다. 도 15는 본 발명의 다른 구동 방법을 적용할 때 동일 표시블록 내 상세 구동 파형을 보여준다. 도 16은 1 표시블록 내 라인수를 늘릴수록 1 수평 기간이 길어지는 것을 보여준다. 그리고, 도 17은 본 발명의 구동 방법을 적용할 때 동일 표시블록 내 휘도 편차가 제거되는 시뮬레이션 결과를 보여준다.12 to 14 show another driving method of the present invention for sufficiently securing the threshold voltage compensation period and eliminating the luminance deviation between the pixel lines. 15 shows the detailed driving waveform in the same display block when another driving method of the present invention is applied. Fig. 16 shows that one horizontal period becomes longer as the number of lines in one display block is increased. 17 shows a simulation result in which the luminance deviation in the same display block is removed when the driving method of the present invention is applied.

도 12 내지 도 14를 참조하면, 본 발명의 다른 구동방법은 표시패널(10)을 다수의 픽셀라인들(L#1~L#n)을 각각 포함하는 다수의 표시블록들(BLK1~BLKj)로 분할한다. 본 발명은 구동 TFT의 문턱전압 및 이동도를 표시블록 단위로 순차적으로 보상하되, 동일 표시블록에 속하는 모든 픽셀라인들(L#1~L#n)을 대상으로 구동 TFT의 문턱전압을 픽셀라인 단위로 순차적이며 중첩적으로 보상한다. 본 발명은 동일 표시블록에서 구동 TFT의 이동도를 픽셀라인 단위로 순차적이며 비 중첩적으로 보상한다. 본 발명은 보상시 셋팅된 구동 TFT의 게이트-소스 간 전압에 의해 결정되는 구동전류로 각 픽셀(PIX)의 OLED를 발광시켜 화상 계조를 구현한다.12 to 14, another driving method of the present invention is a method of driving a display panel 10 including a plurality of display blocks BLK1 to BLKj each including a plurality of pixel lines L # 1 to L # n, . The threshold voltage and the mobility of the driving TFT are sequentially compensated by the display block unit, and the threshold voltage of the driving TFT is set to the pixel line And compensates in a sequential and overlapping manner. In the present invention, the mobility of the driving TFT is sequentially and non-overlappingly compensated in units of pixel lines in the same display block. The present invention emits an OLED of each pixel PIX with a driving current determined by the gate-source voltage of the driving TFT set at compensation to realize image gradation.

구체적으로, 본 발명의 다른 구동방법은 제1 표시블록(BLK1)의 픽셀라인들(L#1~L#n)을 대상으로 구동 TFT의 문턱전압을 순차적이며 중첩적으로 보상한 후, 이 제1 표시블록(BLK1)에서 픽셀라인 단위로 구동 TFT의 이동도를 순차적이며 비 중첩적으로 보상한다. 이어서, 본 발명은 제2 표시블록(BLK2)의 픽셀라인들(L#1~L#n)을 대상으로 구동 TFT의 문턱전압을 순차적이며 중첩적으로 보상한 후, 이 제2 표시블록(BLK2)에서 픽셀라인 단위로 구동 TFT의 이동도를 순차적이며 비 중첩적으로 보상한다. 이러한 방식으로 본 발명은 제j 표시블록(BLKj)까지 구동 TFT의 문턱전압과 이동도를 보상한다. Specifically, in another driving method of the present invention, the threshold voltages of the driving TFTs are successively and superimposedly compensated for the pixel lines (L # 1 to L # n) of the first display block (BLK1) The mobility of the driving TFT is sequentially and non-overlappingly compensated in units of pixel lines in one display block BLK1. Next, the present invention sequentially and intensively compensates the threshold voltage of the driving TFT for the pixel lines (L # 1 to L # n) of the second display block (BLK2), and then the second display block ), The mobility of the driving TFT is sequentially and non-overlappingly compensated in units of pixel lines. In this way, the present invention compensates the threshold voltage and mobility of the driving TFT up to the jth display block BLKj.

도 13에서, "SCAN1" 도 10에 도시된 제1 게이트신호를 나타내고, "SCAN2"는 도 10에 도시된 제2 게이트신호를 나타내며, "SCAN3"는 도 10에 도시된 제3 게이트신호를 나타낸다. 도 14와 같이 문턱전압 보상 기간, 및 문턱전압 보상후 픽셀데이터 기입 직전까지의 기간은 모두 비발광 구간이 된다. 비발광 구간은 각 표시블록의 모든 픽셀라인들(L#1~L#n)에서 서로 동일하다. 따라서, 각 표시블록의 모든 픽셀라인들(L#1~L#n)에서 발광 기간의 길이가 동일해진다.13, "SCAN1" represents the first gate signal shown in FIG. 10, "SCAN2" represents the second gate signal shown in FIG. 10, and "SCAN3" represents the third gate signal shown in FIG. . As shown in Fig. 14, the threshold voltage compensation period and the period up to just before pixel data writing after the threshold voltage compensation are all non-light emission periods. The non-emission period is the same in all pixel lines (L # 1 to L # n) of each display block. Therefore, the lengths of the light emission periods in all the pixel lines (L # 1 to L # n) of each display block become equal.

이렇게 본 발명의 다른 구동방법은 동일 표시블록에 속하는 모든 픽셀라인들(L#1~L#n)을 대상으로, 구동 TFT의 문턱전압을 순차적이며 중첩적으로 보상하여 발광 기간의 길이를 동일하게 함으로써, 1 프레임기간 내에서 문턱전압 보상 기간을 충분히 확보함과 아울러, 픽셀라인들 간 휘도 편차를 없애고 한 블록 내의 라인수 제약을 최소화하여 고속 구동을 실현할 수 있다. The other driving method of the present invention is to sequentially and intensively compensate the threshold voltages of the driving TFTs for all the pixel lines (L # 1 to L # n) belonging to the same display block so that the lengths of the light- Thus, the threshold voltage compensation period can be sufficiently secured within one frame period, luminance variations between the pixel lines can be eliminated, and the number of lines in one block can be minimized, thereby realizing high-speed driving.

고속 구동시 프레임 주파수가 높아질수록 1 수평기간(1HT)은 짧아지기 때문에, 고속 구동 실현을 위해서는 1 표시블록에 속하는 픽셀라인수를 늘려 1 수평기간(1HT)을 충분히 확보해야 데이터 기입 및 충전에 문제가 생기지 않는다. 도 16과 같이 각 픽셀라인에 대한 데이터 기입 및 이동도 보상기간(도 11의 TP3)에 대응되는 1 수평기간(1HT)은 1 표시블록에 속하는 픽셀라인수를 늘릴수록 증가한다. 따라서, 본 발명은 1 표시블록에 속하는 픽셀라인수를 늘려 각 픽셀라인에 대한 데이터 기입 및 이동도 보상기간(도 11의 TP3)을 충분히 확보한다. 더욱이, 본 발명은 동일 표시블록에 속하는 모든 픽셀라인들(L#1~L#n)을 대상으로, 구동 TFT의 문턱전압을 순차적이며 중첩적으로 보상하여 발광 구간의 길이를 동일하게 함으로써, 1 표시블록에 속하는 픽셀라인수가 늘어나더라도 도 17과 같이 픽셀라인들 간 휘도 편차가 생기지 않도록 한다.In order to realize high-speed driving, it is necessary to increase the number of pixel lines belonging to one display block and to secure one horizontal period (1-HT) sufficiently to increase the frame writing frequency . As shown in Fig. 16, one horizontal period (1HT) corresponding to the data write and mobility compensation period (TP3 in Fig. 11) for each pixel line increases as the number of pixel lines belonging to one display block is increased. Therefore, the present invention increases the number of pixel lines belonging to one display block to secure a sufficient data write and mobility compensation period (TP3 in FIG. 11) for each pixel line. Furthermore, in the present invention, the threshold voltages of the driving TFTs are successively and overlappingly compensated for all the pixel lines (L # 1 to L # n) belonging to the same display block, Even if the number of the pixel lines belonging to the display block is increased, the luminance deviation between the pixel lines does not occur as shown in Fig.

다만, 도 15와 같이 본 발명의 경우, 동일한 데이터신호 공급라인을 통해 동일 표시블록에 속하는 모든 픽셀라인들(LINE1~LINE9)에 초기화전압(Vinit)을 순차적으로 공급한 후 화상표시용 계조전압(Vdata)을 순차적으로 공급하기 때문에, 각 표시블록의 첫번째 픽셀라인(LINE1)에 인가될 화상표시용 계조전압(Vdata)과 마지막 픽셀라인(LINE9)에 인가될 초기화전압(Vinit)이 서로 섞이지 않도록 하는 것이 중요하다. 이를 위해, 본 발명은 도 15와 같이 문턱전압 보상기간(도 11의 TP2)을 데이터 기입 및 이동도 보상기간(도 11의 TP3)×1 표시블록의 픽셀라인 수(예컨대 9개)로 설정함으로써, 마지막 픽셀라인(LINE9)에 인가되는 제1 게이트신호(SCAN1)의 제1 펄스(P1)가 첫번째 픽셀라인(LINE1)에 인가되는 제1 게이트신호(SCAN1)의 제2 펄스(P2)보다 시간적으로 중첩되지 않게 앞서게 할 수 있다.
15, in the present invention, the initialization voltage Vinit is sequentially supplied to all the pixel lines LINE1 to LINE9 belonging to the same display block through the same data signal supply line, and then the gray scale voltage The gradation voltage Vdata for image display to be applied to the first pixel line LINE1 of each display block and the initialization voltage Vinit to be applied to the last pixel line LINE9 are not mixed with each other It is important. To this end, the present invention sets the threshold voltage compensation period (TP2 in FIG. 11) to the number of pixel lines (for example, nine) of the data write and mobility compensation period (TP3 in FIG. 11) The first pulse P1 of the first gate signal SCAN1 applied to the last pixel line LINE9 is temporally and temporally injected with respect to the second pulse P2 of the first gate signal SCAN1 applied to the first pixel line LINE1, So that it does not overlap.

이상 설명한 내용을 통해 당업자라면 본 발명의 기술사상을 일탈하지 아니하는 범위에서 다양한 변경 및 수정이 가능함을 알 수 있을 것이다. 따라서, 본 발명의 기술적 범위는 명세서의 상세한 설명에 기재된 내용으로 한정되는 것이 아니라 특허 청구의 범위에 의해 정하여져야만 할 것이다.It will be apparent to those skilled in the art that various modifications and variations can be made in the present invention without departing from the spirit or scope of the invention. Therefore, the technical scope of the present invention should not be limited to the contents described in the detailed description of the specification, but should be defined by the claims.

10 : 표시패널 11 : 타이밍 콘트롤러
12 : 데이터 구동회로 13 : 게이트 구동회로
14 : 데이터신호 공급라인 15 : 게이트신호 공급라인10: Display panel 11: Timing controller
12: data driving circuit 13: gate driving circuit
14: Data signal supply line 15: Gate signal supply line

Claims (11)

OLED와 구동 TFT를 갖는 다수의 픽셀들에 의해 다수의 픽셀라인들이 이루어지며, 데이터 스캔 방향을 따라 다수의 표시블록들로 분할되며 각 표시블록마다 소정 개수의 픽셀라인들을 포함하는 표시패널;
상기 표시패널에 형성된 게이트신호 공급라인들을 구동하는 게이트 구동회로;
상기 표시패널에 형성된 데이터신호 공급라인들을 구동하는 데이터 구동회로; 및
상기 게이트 구동회로와 데이터 구동회로의 동작을 제어하여, 상기 구동 TFT의 문턱전압 및 이동도를 표시블록 단위로 순차적으로 보상하되, 동일 표시블록에 속하는 모든 픽셀라인들을 대상으로 하여, 구동 TFT의 문턱전압을 픽셀라인 단위로 순차적이며 중첩적으로 보상한 후, 상기 동일 표시블록에서 구동 TFT의 이동도를 픽셀라인 단위로 순차적이며 비 중첩적으로 보상하는 타이밍 콘트롤러를 구비하는 유기발광 표시장치.
A display panel in which a plurality of pixel lines are formed by a plurality of pixels having an OLED and a driving TFT, the display panel is divided into a plurality of display blocks along a data scan direction and includes a predetermined number of pixel lines for each display block;
A gate driving circuit for driving gate signal supply lines formed on the display panel;
A data driving circuit for driving data signal supply lines formed on the display panel; And
The threshold voltage and the mobility of the driving TFT are sequentially compensated in units of display blocks by controlling the operations of the gate driving circuit and the data driving circuit, And a timing controller sequentially and non-overlappingly compensating the mobility of the driving TFT in units of pixel lines in the same display block after successively and overlappingly compensating the voltage in units of pixel lines.
제 1 항에 있어서,
상기 표시블록들에는 이웃하게 배치된 제1 표시블록과 제2 표시블록이 포함되고;
상기 타이밍 콘트롤러는,
상기 제1 표시블록을 대상으로 상기 구동 TFT의 문턱전압을 픽셀라인 단위로 순차적이며 중첩적으로 보상한 후, 상기 제1 표시블록에서 상기 구동 TFT의 이동도를 픽셀라인 단위로 순차적이며 비 중첩적으로 보상한 다음, 이어서
상기 제2 표시블록을 대상으로 상기 구동 TFT의 문턱전압을 픽셀라인 단위로 순차적이며 중첩적으로 보상한 후, 상기 제2 표시블록에서 상기 구동 TFT의 이동도를 픽셀라인 단위로 순차적이며 비 중첩적으로 보상하는 유기발광 표시장치.
The method according to claim 1,
Wherein the display blocks include a first display block and a second display block disposed adjacent to each other;
The timing controller includes:
Sequentially compensating the threshold voltages of the driving TFTs for the first display block sequentially in units of pixel lines, and then mobilizing the mobility of the driving TFTs in the first display block sequentially and non-overlapping And then,
Sequentially compensating the threshold voltages of the driving TFTs for the second display block in units of pixel lines and for superimposing the mobility of the driving TFTs in the second display block sequentially and non-overlapping Of the organic light emitting display device.
제 1 항에 있어서,
1 프레임은, 상기 구동 TFT의 게이트전위와 소스전위를 초기화전압으로 동시에 셋팅하기 위한 제1 기간, 상기 제1 기간에 이어 상기 구동 TFT의 문턱전압을 보상하기 위한 제2 기간, 상기 제2 기간에 이어 상기 구동 TFT의 이동도를 보상하기 위한 제3 기간, 및 상기 제3 기간에 이어 상기 OLED를 발광시키기 위한 제4 기간을 포함하고,
상기 제4 기간은 상기 동일 표시블록에 속하는 모든 픽셀라인들에서 서로 동일하게 설정되는 유기발광 표시장치.
The method according to claim 1,
One frame includes a first period for simultaneously setting the gate potential and the source potential of the driving TFT to the initializing voltage, a second period for compensating the threshold voltage of the driving TFT following the first period, A third period for compensating the mobility of the driving TFT, and a fourth period for causing the OLED to emit light in the third period,
And the fourth period is set to be equal to each other in all the pixel lines belonging to the same display block.
제 3 항에 있어서,
상기 제2 기간은 상기 제3 기간×1 표시블록의 픽셀라인 수로 설정되는 유기발광 표시장치.
The method of claim 3,
And the second period is set to the number of pixel lines of the third period x 1 display block.
제 1 항에 있어서,
상기 구동 TFT의 게이트전위는 상기 게이트 구동회로로부터 인가되는 제1 게이트신호와 제3 게이트신호에 의해 제어되고, 상기 제1 게이트신호는 제1 펄스와 제2 펄스를 포함하고,
상기 구동 TFT의 소스전위는 상기 게이트 구동회로로부터 인가되는 제2 게이트신호에 의해 제어되고,
상기 제1 게이트신호의 제1 펄스와 상기 제2 게이트신호는 각각 상기 구동 TFT의 게이트전위와 소스전위를 초기화전압으로 설정하기 위한 것이고, 상기 제3 게이트신호는 상기 구동 TFT의 게이트전위를 상기 초기화전압보다 높은 옵셋전압으로 설정하기 위한 것이고, 상기 제1 게이트신호의 제2 펄스는 상기 구동 TFT의 게이트전위를 화상표시용 계조전압으로 설정하기 위한 것이며,
상기 동일 표시블록에서, 마지막 픽셀라인에 인가되는 상기 제1 게이트신호의 제1 펄스가 첫번째 픽셀라인에 인가되는 상기 제1 게이트신호의 제2 펄스보다 시간적으로 중첩되지 않게 앞서는 유기발광 표시장치.
The method according to claim 1,
Wherein a gate potential of the driving TFT is controlled by a first gate signal and a third gate signal applied from the gate driving circuit, the first gate signal includes a first pulse and a second pulse,
A source potential of the driving TFT is controlled by a second gate signal applied from the gate driving circuit,
Wherein the first pulse of the first gate signal and the second gate signal are for setting the gate potential and the source potential of the driving TFT to the initializing voltage, respectively, and the third gate signal is for resetting the gate potential of the driving TFT to the initialization And the second pulse of the first gate signal is for setting the gate potential of the driving TFT to the gradation voltage for image display,
Wherein in the same display block, the first pulse of the first gate signal applied to the last pixel line is not overlapped temporally with the second pulse of the first gate signal applied to the first pixel line.
제 5 항에 있어서,
상기 픽셀들 각각은,
상기 OLED;
게이트 노드에 접속된 게이트전극, 소스 노드에 접속된 소스전극, 및 고전위 픽셀 구동전압의 입력단에 접속된 드레인전극을 포함하며, 게이트-소스 간 전압에 따라 상기 OLED에 흐르는 구동전류를 제어하는 상기 구동 TFT;
상기 게이트 노드와 상기 소스 노드 사이에 접속된 스토리지 커패시터;
상기 제1 게이트신호가 공급되는 제1 게이트신호 공급라인에 접속된 게이트전극, 상기 초기화전압과 상기 화상표시용 계조전압이 공급되는 데이터신호 공급라인에 접속된 드레인전극, 및 상기 게이트 노드에 접속된 소스전극을 포함하며, 상기 제1 게이트신호에 따라 스위칭되어 상기 게이트 노드의 전위를 제어하는 제1 스위치 TFT;
상기 제2 게이트신호가 공급되는 제2 게이트신호 공급라인에 접속된 게이트전극, 상기 데이터신호 공급라인에 접속된 드레인전극, 및 상기 소스 노드에 접속된 소스전극을 포함하며, 상기 제2 게이트신호에 따라 스위칭되어 상기 소스 노드의 전위를 제어하는 제2 스위치 TFT; 및
상기 제3 게이트신호가 공급되는 제3 게이트신호 공급라인에 접속된 게이트전극, 상기 옵셋전압의 입력단에 접속된 드레인전극, 및 상기 게이트 노드에 접속된 소스전극을 포함하며, 상기 제3 게이트신호에 따라 스위칭되어 상기 게이트 노드의 전위를 제어하는 제3 스위치 TFT를 포함하는 유기발광 표시장치.
6. The method of claim 5,
Wherein each of the pixels comprises:
The OLED;
A gate electrode connected to the gate node, a source electrode connected to the source node, and a drain electrode connected to an input terminal of the high potential pixel driving voltage, wherein the driving current flowing in the OLED according to the gate- A driving TFT;
A storage capacitor connected between the gate node and the source node;
A gate electrode connected to the first gate signal supply line to which the first gate signal is supplied, a drain electrode connected to the initialization voltage and the data signal supply line to which the image display gradation voltage is supplied, A first switch TFT including a source electrode, the first switch TFT being switched in accordance with the first gate signal to control a potential of the gate node;
A gate electrode connected to the second gate signal supply line to which the second gate signal is supplied, a drain electrode connected to the data signal supply line, and a source electrode connected to the source node, A second switch TFT which is switched according to the control signal to control a potential of the source node; And
A gate electrode connected to the third gate signal supply line to which the third gate signal is supplied, a drain electrode connected to the input terminal of the offset voltage, and a source electrode connected to the gate node, And a third switch TFT which is switched in accordance with the control signal to control the potential of the gate node.
OLED와 구동 TFT를 갖는 다수의 픽셀들에 의해 다수의 픽셀라인들이 이루어지며, 데이터 스캔 방향을 따라 다수의 표시블록들로 분할되며 각 표시블록마다 소정 개수의 픽셀라인들을 포함하는 표시패널을 갖는 유기발광 표시장치의 구동 방법에 있어서,
상기 표시패널에 형성된 게이트신호 공급라인들과 데이터신호 공급라인들을 구동하는 단계; 및
상기 구동 TFT의 문턱전압 및 이동도를 표시블록 단위로 순차적으로 보상하되, 동일 표시블록에 속하는 모든 픽셀라인들을 대상으로 하여, 구동 TFT의 문턱전압을 픽셀라인 단위로 순차적이며 중첩적으로 보상한 후, 상기 동일 표시블록에서 구동 TFT의 이동도를 픽셀라인 단위로 순차적이며 비 중첩적으로 보상하는 단계를 포함하는 유기발광 표시장치의 구동 방법.
A plurality of pixel lines are formed by a plurality of pixels having an OLED and a driving TFT, and a plurality of pixel lines are divided into a plurality of display blocks along a data scan direction, and each display block has a display panel including a predetermined number of pixel lines. A method of driving a light emitting display device,
Driving gate signal supply lines and data signal supply lines formed on the display panel; And
The threshold voltage and mobility of the driving TFT are sequentially compensated in units of display blocks, and the threshold voltages of the driving TFTs are successively and superimposed on the pixel lines for all the pixel lines belonging to the same display block And compensating the mobility of the driving TFTs sequentially and non-overlappingly on a pixel-by-pixel basis in the same display block.
제 7 항에 있어서,
상기 표시블록들에는 이웃하게 배치된 제1 표시블록과 제2 표시블록이 포함되고;
상기 보상하는 단계는,
상기 제1 표시블록을 대상으로 상기 구동 TFT의 문턱전압을 픽셀라인 단위로 순차적이며 중첩적으로 보상한 후, 상기 제1 표시블록에서 상기 구동 TFT의 이동도를 픽셀라인 단위로 순차적이며 비 중첩적으로 보상한 다음, 이어서
상기 제2 표시블록을 대상으로 상기 구동 TFT의 문턱전압을 픽셀라인 단위로 순차적이며 중첩적으로 보상한 후, 상기 제2 표시블록에서 상기 구동 TFT의 이동도를 픽셀라인 단위로 순차적이며 비 중첩적으로 보상하는 단계인 것을 특징으로 하는 유기발광 표시장치의 구동 방법.
8. The method of claim 7,
Wherein the display blocks include a first display block and a second display block disposed adjacent to each other;
Wherein the compensating comprises:
Sequentially compensating the threshold voltages of the driving TFTs for the first display block sequentially in units of pixel lines, and then mobilizing the mobility of the driving TFTs in the first display block sequentially and non-overlapping And then,
Sequentially compensating the threshold voltages of the driving TFTs for the second display block in units of pixel lines and for superimposing the mobility of the driving TFTs in the second display block sequentially and non-overlapping Of the organic light emitting display device.
제 7 항에 있어서,
1 프레임은, 상기 구동 TFT의 게이트전위와 소스전위를 초기화전압으로 동시에 셋팅하기 위한 제1 기간, 상기 제1 기간에 이어 상기 구동 TFT의 문턱전압을 보상하기 위한 제2 기간, 상기 제2 기간에 이어 상기 구동 TFT의 이동도를 보상하기 위한 제3 기간, 및 상기 제3 기간에 이어 상기 OLED를 발광시키기 위한 제4 기간을 포함하고,
상기 제4 기간은 상기 동일 표시블록에 속하는 모든 픽셀라인들에서 서로 동일하게 설정되는 유기발광 표시장치의 구동 방법.
8. The method of claim 7,
One frame includes a first period for simultaneously setting the gate potential and the source potential of the driving TFT to the initializing voltage, a second period for compensating the threshold voltage of the driving TFT following the first period, A third period for compensating the mobility of the driving TFT, and a fourth period for causing the OLED to emit light in the third period,
And the fourth period is set to be equal to each other in all the pixel lines belonging to the same display block.
제 9 항에 있어서,
상기 제2 기간은 상기 제3 기간×1 표시블록의 픽셀라인 수로 설정되는 유기발광 표시장치의 구동 방법.
10. The method of claim 9,
And the second period is set to the number of pixel lines of the third period x 1 display block.
제 7 항에 있어서,
상기 구동 TFT의 게이트전위는 제1 및 제3 게이트신호 공급라인을 통해 각각 인가되는 제1 게이트신호와 제3 게이트신호에 의해 제어되고, 상기 제1 게이트신호는 제1 펄스와 제2 펄스를 포함하고,
상기 구동 TFT의 소스전위는 제2 게이트신호 공급라인을 통해 인가되는 제2 게이트신호에 의해 제어되고,
상기 제1 게이트신호의 제1 펄스와 상기 제2 게이트신호는 각각 상기 구동 TFT의 게이트전위와 소스전위를 초기화전압으로 설정하기 위한 것이고, 상기 제3 게이트신호는 상기 구동 TFT의 게이트전위를 상기 초기화전압보다 높은 옵셋전압으로 설정하기 위한 것이고, 상기 제1 게이트신호의 제2 펄스는 상기 구동 TFT의 게이트전위를 화상표시용 계조전압으로 설정하기 위한 것이며,
상기 동일 표시블록에서, 마지막 픽셀라인에 인가되는 상기 제1 게이트신호의 제1 펄스가 첫번째 픽셀라인에 인가되는 상기 제1 게이트신호의 제2 펄스보다 시간적으로 중첩되지 않게 앞서는 유기발광 표시장치의 구동 방법.8. The method of claim 7,
The gate potential of the driving TFT is controlled by a first gate signal and a third gate signal respectively applied through the first and third gate signal supply lines and the first gate signal includes a first pulse and a second pulse and,
A source potential of the driving TFT is controlled by a second gate signal applied through a second gate signal supply line,
Wherein the first pulse of the first gate signal and the second gate signal are for setting the gate potential and the source potential of the driving TFT to the initializing voltage, respectively, and the third gate signal is for resetting the gate potential of the driving TFT to the initialization And the second pulse of the first gate signal is for setting the gate potential of the driving TFT to the gradation voltage for image display,
In the same display block, the first pulse of the first gate signal applied to the last pixel line is not overlapped temporally with the second pulse of the first gate signal applied to the first pixel line, Way.
KR1020150012362A 2015-01-26 2015-01-26 Organic Light Emitting Display And Driving Method Thereof KR102348763B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020150012362A KR102348763B1 (en) 2015-01-26 2015-01-26 Organic Light Emitting Display And Driving Method Thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020150012362A KR102348763B1 (en) 2015-01-26 2015-01-26 Organic Light Emitting Display And Driving Method Thereof

Publications (2)

Publication Number Publication Date
KR20160092142A true KR20160092142A (en) 2016-08-04
KR102348763B1 KR102348763B1 (en) 2022-01-10

Family

ID=56709237

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020150012362A KR102348763B1 (en) 2015-01-26 2015-01-26 Organic Light Emitting Display And Driving Method Thereof

Country Status (1)

Country Link
KR (1) KR102348763B1 (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2020007117A1 (en) * 2018-07-06 2020-01-09 云谷（固安）科技有限公司 Display substrate, manufacturing method therefor and display panel

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20140071728A (en) * 2012-12-04 2014-06-12 엘지디스플레이 주식회사 Organic light emitting display device and method for driving theteof
KR20140076468A (en) * 2012-12-11 2014-06-20 엘지디스플레이 주식회사 Organic Light Emitting Display Device and Method for Operating The Same

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20140071728A (en) * 2012-12-04 2014-06-12 엘지디스플레이 주식회사 Organic light emitting display device and method for driving theteof
KR20140076468A (en) * 2012-12-11 2014-06-20 엘지디스플레이 주식회사 Organic Light Emitting Display Device and Method for Operating The Same

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2020007117A1 (en) * 2018-07-06 2020-01-09 云谷（固安）科技有限公司 Display substrate, manufacturing method therefor and display panel
US11024687B2 (en) 2018-07-06 2021-06-01 Yungu (Gu'an) Technology Co., Ltd. Array substrate with a pixel defining layer with groove between sub-pixel areas

Also Published As

Publication number Publication date
KR102348763B1 (en) 2022-01-10

Similar Documents

Publication Publication Date Title
KR102083458B1 (en) Organic Light Emitting Display and Image Quality Compensation Method Of The Same
US10504429B2 (en) Electroluminescent display and method of driving the same
KR102081132B1 (en) Organic Light Emitting Display
KR102338942B1 (en) Organic Light Emitting Display and Driving Method thereof
EP3113163A1 (en) Device and method for sensing threshold voltage of driving tft included in organic light emitting display
US20190164492A1 (en) Electroluminescence display
KR20160141167A (en) Organic Light EmitPing Display
CN108231006B (en) Display device and driving method thereof
KR20210085050A (en) Electroluminescence Display Device
KR102526291B1 (en) Organic Emitting Diode Display Device
US20230351967A1 (en) Display device
KR20210084097A (en) Display device
KR102135934B1 (en) Organic Light Emitting Display And Driving Method Thereof
KR102324660B1 (en) Method For Sensing Threshold Voltage Of Driving TFT included in Organic Light Emitting Display
US20230206850A1 (en) Display device
KR102328983B1 (en) Organic Light Emitting Display
KR102348763B1 (en) Organic Light Emitting Display And Driving Method Thereof
CN110751928B (en) Pixel circuit, working method thereof and display device
KR20180062523A (en) Organic Light Emitting Display
KR102390673B1 (en) Electroluminescence display
CN102129836A (en) Display apparatus and display driving method
KR20210040727A (en) Display device and driving method thereof
KR102326284B1 (en) Organic Light Emitting Display
KR102509114B1 (en) Electroluminescent Display Device And Driving Method Of The Same
JP5531821B2 (en) Display device and display driving method

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant