KR102135934B1 - Organic Light Emitting Display And Driving Method Thereof - Google Patents

Organic Light Emitting Display And Driving Method Thereof Download PDF

Info

Publication number
KR102135934B1
KR102135934B1 KR1020140037771A KR20140037771A KR102135934B1 KR 102135934 B1 KR102135934 B1 KR 102135934B1 KR 1020140037771 A KR1020140037771 A KR 1020140037771A KR 20140037771 A KR20140037771 A KR 20140037771A KR 102135934 B1 KR102135934 B1 KR 102135934B1
Authority
KR
South Korea
Prior art keywords
driving tft
gate
driving
threshold voltage
electron mobility
Prior art date
Application number
KR1020140037771A
Other languages
Korean (ko)
Other versions
KR20150114080A (en
Inventor
최영준
김범식
박혜민
김창희
Original Assignee
엘지디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지디스플레이 주식회사 filed Critical 엘지디스플레이 주식회사
Priority to KR1020140037771A priority Critical patent/KR102135934B1/en
Publication of KR20150114080A publication Critical patent/KR20150114080A/en
Application granted granted Critical
Publication of KR102135934B1 publication Critical patent/KR102135934B1/en

Links

Images

Classifications

    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3225Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix
    • G09G3/3233Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix with pixel circuitry controlling the current through the light-emitting element
    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00Aspects of the constitution of display devices
    • G09G2300/04Structural and physical details of display devices
    • G09G2300/0421Structural details of the set of electrodes
    • G09G2300/043Compensation electrodes or other additional electrodes in matrix displays related to distortions or compensation signals, e.g. for modifying TFT threshold voltage in column driver

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Control Of El Displays (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)

Abstract

본 발명은 유기발광다이오드와 구동 TFT를 각각 포함하여 화상을 표시하며 소스 팔로워 내부 보상 방식에 따라 상기 구동 TFT의 문턱전압 및 전자이동도를 보상하는 다수의 픽셀들이 형성되고, 상기 픽셀들에 의해 다수의 픽셀라인들이 이루어지며, 소정 개수씩 그룹핑되는 상기 픽셀라인들에 의해 데이터 스캔 방향을 따라 다수의 표시블록들로 분할되는 표시패널; 상기 표시패널에 형성된 게이트신호 공급라인들을 구동하는 게이트 구동회로; 상기 표시패널에 형성된 데이터신호 공급라인들을 구동하는 데이터 구동회로; 및 상기 게이트 구동회로와 데이터 구동회로의 동작을 제어하여, 상기 구동 TFT의 문턱전압 및 전자이동도를 표시블록 단위로 순차적으로 보상하되, 동일 표시블록에 속하는 모든 픽셀라인들을 대상으로 상기 구동 TFT의 문턱전압을 동시에 보상한 후, 상기 동일 표시블록에서 상기 구동 TFT의 전자이동도를 픽셀라인 단위로 순차적으로 보상하는 타이밍 콘트롤러를 구비한다.The present invention displays an image including an organic light-emitting diode and a driving TFT, respectively, and a plurality of pixels for compensating the threshold voltage and electron mobility of the driving TFT are formed according to a source follower internal compensation method, and the pixels are used to form a plurality of pixels. A display panel formed of pixel lines, and divided into a plurality of display blocks along the data scan direction by the pixel lines grouped by a predetermined number; A gate driving circuit for driving the gate signal supply lines formed on the display panel; A data driving circuit for driving the data signal supply lines formed on the display panel; And controlling the operation of the gate driving circuit and the data driving circuit to sequentially compensate the threshold voltage and electron mobility of the driving TFT in units of display blocks. And a timing controller which sequentially compensates the electron mobility of the driving TFT in the pixel line unit in the same display block after compensating for the threshold voltage at the same time.

Description

유기발광 표시장치와 그 구동방법{Organic Light Emitting Display And Driving Method Thereof}Organic Light Emitting Display and Driving Method Thereof

본 발명은 액티브 매트릭스 타입의 유기발광 표시장치와 그 구동방법에 관한 것이다.
The present invention relates to an active matrix type organic light emitting display device and a driving method thereof.

액티브 매트릭스 타입의 유기발광 표시장치는 스스로 발광하는 유기발광다이오드(Organic Light Emitting Diode: 이하, "OLED"라 함)를 포함하며, 응답속도가 빠르고 발광효율, 휘도 및 시야각이 큰 장점이 있다. The active matrix type organic light emitting display device includes an organic light emitting diode (hereinafter referred to as “OLED”) that emits light by itself, and has a fast response speed, high light emission efficiency, high brightness, and a wide viewing angle.

자발광 소자인 OLED는 애노드전극 및 캐소드전극과, 이들 사이에 형성된 유기 화합물층(HIL, HTL, EML, ETL, EIL)을 포함한다. 유기 화합물층은 정공주입층(Hole Injection layer, HIL), 정공수송층(Hole transport layer, HTL), 발광층(Emission layer, EML), 전자수송층(Electron transport layer, ETL) 및 전자주입층(Electron Injection layer, EIL)으로 이루어진다. 애노드전극과 캐소드전극에 구동전압이 인가되면 정공수송층(HTL)을 통과한 정공과 전자수송층(ETL)을 통과한 전자가 발광층(EML)으로 이동되어 여기자를 형성하고, 그 결과 발광층(EML)이 가시광을 발생하게 된다. The self-luminous device, OLED, includes an anode electrode and a cathode electrode, and organic compound layers (HIL, HTL, EML, ETL, EIL) formed therebetween. The organic compound layer includes a hole injection layer (HIL), a hole transport layer (HTL), an emission layer (EML), an electron transport layer (ETL), and an electron injection layer (Electron Injection layer, EIL). When a driving voltage is applied to the anode electrode and the cathode electrode, holes passing through the hole transport layer (HTL) and electrons passing through the electron transport layer (ETL) are moved to the emission layer (EML) to form excitons, and as a result, the emission layer (EML) Visible light is generated.

유기발광 표시장치는 OLED를 각각 포함한 픽셀들을 매트릭스 형태로 배열하고 비디오 데이터의 계조에 따라 픽셀들의 휘도를 조절한다. 픽셀들 각각은 OLED에 흐르는 구동전류를 제어하기 위해 구동 TFT(Thin Film Transistor)를 포함한다. 그런데, 유기발광 표시장치에서는 공정 편차, 경시적 변화 등의 이유로 픽셀들 간 구동 TFT의 전기적 특성(문턱전압, 전자 이동도)에 편차가 생겨 원하는 계조를 구현하지 못하는 문제가 있다.The organic light emitting display device arranges pixels including OLEDs in a matrix form and adjusts the luminance of pixels according to the gradation of video data. Each of the pixels includes a driving thin film transistor (TFT) to control the driving current flowing through the OLED. However, in the organic light emitting display device, there is a problem that a desired gradation cannot be realized due to deviations in the electrical characteristics (threshold voltage, electron mobility) of the driving TFTs between pixels due to process variations, temporal changes, and the like.

이를 해결하기 위하여, 구동 TFT의 전기적 특성(문턱전압, 이동도) 편차를, 픽셀 내부에서 보상하는 내부 보상 방식과, 픽셀 외부에서 보상하는 외부 보상 방식이 알려져 있다.In order to solve this, an internal compensation method that compensates for variations in the electrical characteristics (threshold voltage, mobility) of the driving TFT, and an external compensation method that compensates outside the pixel are known.

외부 보상 방식은 각 픽셀에 대해 구동 TFT의 전기적 특성 편차를 센싱하고 그 센싱값에 따라 입력 데이터를 보정하는 것으로, 센싱에 많은 시간이 소요되어 구동 중 실시간 보상이 어렵고, 센싱 및 데이터 보정과 관련된 별도의 회로 부품(센싱회로, 메모리, 보정회로 등)이 추가적으로 유구되어 제조 비용이 높다.The external compensation method senses the deviation of the electrical characteristics of the driving TFT for each pixel and corrects the input data according to the sensed value.It takes a lot of time for sensing, making real-time compensation difficult during driving, and separately related to sensing and data correction. Circuit components (sensing circuit, memory, correction circuit, etc.) are additionally derived, resulting in high manufacturing costs.

내부 보상 방식은 구동 중에 구동 TFT의 전기적 특성 편차를 실시간 보상하기 위해 구동 TFT의 게이트-소스 간 전압을 상기 특성 편차에 무관하게 셋팅하는 것으로, 외부 보상 방식에서와 같은 별도의 회로 부품은 필요치 않으나 픽셀 구조가 복잡하고 개구율이 낮은 단점이 있다. The internal compensation method is to set the voltage between the gate and source of the driving TFT regardless of the characteristic deviation in order to compensate in real time for the deviation of the electrical characteristics of the driving TFT during driving, and does not require a separate circuit component as in the external compensation method, but a pixel. The disadvantage is that the structure is complex and the aperture ratio is low.

내부 보상 방식에서 픽셀 구조를 간소화하기 위해, 소스 팔로워(source follower) 방식으로 구동 TFT의 게이트-소스 간 전압을 셋팅하는 기술이 제안되고 있다. 소스 팔로워 내부 보상 방식에서는 구동 TFT의 전기적 특성 편차를 보상하기 위해, 구동 TFT의 게이트 전위를 일정하게 유지시킨 상태에서 소스 전위를 게이트 전위를 향해 상승시키는 원리를 채택한다. In order to simplify the pixel structure in the internal compensation method, a technique of setting a voltage between gates and sources of a driving TFT by a source follower method has been proposed. The source follower internal compensation method adopts the principle of raising the source potential toward the gate potential in a state where the gate potential of the driving TFT is kept constant in order to compensate for variations in the electrical characteristics of the driving TFT.

이러한, 소스 팔로워 내부 보상 방식에서는 각 픽셀라인에 할당된 소정 기간(예컨대, 1 수평기간) 동안에 문턱전압 보상 및 픽셀 데이터기입&전자 이동도 보상이 모두 수행되어야 한다. 그런데, 이동도가 낮은 아몰포스 실리콘 기반 또는 산화물 반도체 기반의 TFT를 대상으로 하는 경우에는 상기 소정 기간 내에 문턱전압을 충분히 보상할 수 없어 소스 팔로워 내부 보상 방식을 구현하기 어렵다. 왜냐하면, 문턱전압 보상을 위해 구동 TFT의 소스전위는 구동 TFT의 드레인-소스 간 전류에 의해 상승하는데, 이동도 낮은 TFT를 대상으로 하는 경우에는 드레인-소스 간 전류가 작아 구동 TFT의 소스전위가 천천히 상승되고 그 결과 소스전위가 상기 소정 기간 동안 원하는 레벨(즉, 게이트전위-문턱전압)까지 도달하지 못하기 때문이다. 구동 TFT의 소스전위가 원하는 레벨까지 상승되지 못한 상태에서 문턱전압 보상이 종료되면 보상 성능이 저하된다.In the source follower internal compensation method, both threshold voltage compensation and pixel data write & electronic mobility compensation must be performed during a predetermined period (eg, one horizontal period) allocated to each pixel line. However, in the case of targeting an amorphous silicon-based or oxide semiconductor-based TFT having low mobility, the threshold voltage cannot be sufficiently compensated within the predetermined period, making it difficult to implement a source follower internal compensation scheme. Because, to compensate for the threshold voltage, the source potential of the driving TFT rises due to the drain-to-source current of the driving TFT. When targeting a low mobility TFT, the source potential of the driving TFT is slow because the current between the drain and source is small. This is because it rises and as a result, the source potential does not reach a desired level (ie, gate potential-threshold voltage) during the predetermined period. When the threshold voltage compensation is terminated in a state in which the source potential of the driving TFT has not risen to a desired level, compensation performance deteriorates.

1 픽셀라인을 구동하기 위한 1 수평기간은 1 프레임기간/픽셀라인수(해상도)이므로, 픽셀라인수가 많아지거나 또는 1 프레임기간이 짧아질수록 1 수평기간은 짧아지며, 그 결과 상기와 같은 보상성능 저하 정도는 표시패널의 해상도가 증가하거나 또는 초당 프레임수를 지시하는 프레임주파수가 높아질수록 심화 된다.
Since one horizontal period for driving one pixel line is one frame period/number of pixel lines (resolution), as the number of pixel lines increases or one frame period decreases, one horizontal period becomes shorter, and as a result, compensation performance as described above. The degree of degradation is intensified as the resolution of the display panel increases or the frame frequency indicating the number of frames per second increases.

따라서, 본 발명의 목적은 소스 팔로워 내부 보상 방식으로 구동 TFT의 전기적 특성 편차를 보상할 때, 문턱전압 보상 기간을 충분히 확보하여 보상성능을 높일 수 있도록 한 유기발광 표시장치를 제공하는 데 있다.
Accordingly, an object of the present invention is to provide an organic light emitting display device capable of sufficiently increasing the compensation performance by sufficiently securing a threshold voltage compensation period when compensating for the deviation of the electrical characteristics of the driving TFT by using the source follower internal compensation method.

상기 목적을 달성하기 위하여, 본 발명의 실시예에 따른 유기발광 표시장치는 유기발광다이오드와 구동 TFT를 각각 포함하여 화상을 표시하며 소스 팔로워 내부 보상 방식에 따라 상기 구동 TFT의 문턱전압 및 전자이동도를 보상하는 다수의 픽셀들이 형성되고, 상기 픽셀들에 의해 다수의 픽셀라인들이 이루어지며, 소정 개수씩 그룹핑되는 상기 픽셀라인들에 의해 데이터 스캔 방향을 따라 다수의 표시블록들로 분할되는 표시패널; 상기 표시패널에 형성된 게이트신호 공급라인들을 구동하는 게이트 구동회로; 상기 표시패널에 형성된 데이터신호 공급라인들을 구동하는 데이터 구동회로; 및 상기 게이트 구동회로와 데이터 구동회로의 동작을 제어하여, 상기 구동 TFT의 문턱전압 및 전자이동도를 표시블록 단위로 순차적으로 보상하되, 동일 표시블록에 속하는 모든 픽셀라인들을 대상으로 상기 구동 TFT의 문턱전압을 동시에 보상한 후, 상기 동일 표시블록에서 상기 구동 TFT의 전자이동도를 픽셀라인 단위로 순차적으로 보상하는 타이밍 콘트롤러를 구비한다.
In order to achieve the above object, an organic light emitting display device according to an embodiment of the present invention displays an image including an organic light emitting diode and a driving TFT, respectively, and threshold voltage and electron mobility of the driving TFT according to a source follower internal compensation method. A display panel in which a plurality of pixels compensating for are formed, a plurality of pixel lines are formed by the pixels, and divided into a plurality of display blocks along a data scan direction by the pixel lines grouped by a predetermined number; A gate driving circuit for driving the gate signal supply lines formed on the display panel; A data driving circuit for driving the data signal supply lines formed on the display panel; And controlling the operation of the gate driving circuit and the data driving circuit, sequentially compensating the threshold voltage and electron mobility of the driving TFT in units of display blocks, and targeting all pixel lines belonging to the same display block. And a timing controller which sequentially compensates the threshold voltage at the same time, and sequentially compensates the electron mobility of the driving TFT in the same display block in units of pixel lines.

본 발명은 소스 팔로워 내부 보상 방식으로 구동 TFT의 전기적 특성 편차를 보상할 때, 구동 TFT의 문턱전압 및 전자이동도를 표시블록 단위로 순차적으로 보상하되, 동일 표시블록에 속하는 모든 픽셀라인들을 대상으로 구동 TFT의 문턱전압을 동시에 보상한 후, 상기 동일 표시블록에서 구동 TFT의 전자이동도를 픽셀라인 단위로 순차적으로 보상함으로써, 1 프레임기간 내에서 문턱전압 보상 기간을 충분히 확보하여 보상 성능을 높일 수 있다.
In the present invention, when compensating for the deviation of the electrical characteristics of the driving TFT by using the source follower internal compensation method, the threshold voltage and electron mobility of the driving TFT are sequentially compensated in units of display blocks, but all pixel lines belonging to the same display block are targeted. After simultaneously compensating the threshold voltage of the driving TFT, by sequentially compensating the electron mobility of the driving TFT in the same display block in units of pixel lines, a sufficient compensation period can be secured by sufficiently securing a threshold voltage compensation period within one frame period. have.

도 1은 본 발명의 실시예에 따른 유기발광 표시장치를 보여주는 도면.
도 2는 도 1의 표시패널에 형성된 픽셀 어레이를 보여주는 도면.
도 3은 소스 팔로워 내부 보상 방식에 따라 구동 TFT의 전기적 특성 편차를 보상할 때 문턱전압 보상 기간을 충분히 확보하기 위한 본 발명의 구동방법을 보여주는 도면.
도 4 및 도 6은 도 3의 방법으로 구동 TFT의 전기적 특성 편차를 보상하되, 이웃한 표시블록들 간에 비 중첩적으로 보상 동작이 수행되는 일 구동방법을 보여주는 도면.
도 5 및 도 7은 도 3의 방법으로 구동 TFT의 전기적 특성 편차를 보상하되, 이웃한 표시블록들 간에 중첩적으로 보상 동작이 수행되는 일 구동방법을 보여주는 도면.
도 8은 본 발명에 따른 픽셀의 일 등가회로를 보여주는 도면.
도 9는 도 8과 같은 픽셀을 대상으로 할 때, 이웃한 2개의 표시블록들에 속하는 일부 픽셀라인들의 픽셀들을 구동하기 위한 데이터신호들 및 게이트신호들과, 1 프레임 기간 내에서 특정 픽셀라인에 대한 구동 TFT의 게이트전위 및 소스전위 변화를 보여주는 도면.
도 10a 내지 도 10d는 특정 픽셀라인에 포함된 도 8의 픽셀의 동작 상태를 순차적으로 보여주는 도면들.
도 11은 동일 표시블록 내에서 픽셀라인별로 플로팅 기간이 달라지는 것을 보여주는 도면.
도 12는 플로팅 기간 동안 누설 전류에 의해 구동 TFT의 소스전위가 상승하는 것을 보여주는 도면.
도 13은 픽셀라인 별 플로팅 기간의 편차로 인해 초래되는 문제점을 해결하기 위한 일 방안을 보여주는 도면.
도 14 및 도 15는 픽셀라인 별 플로팅 기간의 편차로 인해 초래되는 문제점을 해결하기 위한 일 방안을 보여주는 도면들.
도 16 및 도 18은 이전단 픽셀라인의 영향을 배제하여 보상 성능을 높이기 위한 일 방안을 보여주는 도면들.
도 17 및 도 19는 이전단 픽셀라인의 영향을 배제하여 보상 성능을 높이기 위한 다른 방안을 보여주는 도면들.
도 20은 기생 커패시턴스의 영향으로 문턱전압 보상율이 저하되는 일 예를 보여주는 도면.
도 21 및 도 22는 문턱전압 보상율 저하를 방지하기 위한 일 방안을 보여주는 도면들.
도 23은 도 13 및 도 16의 방안들이 복합적으로 적용된 구동 파형을 보여주는 도면.
도 24는 도 13, 도 17 및 도 21의 방안들이 복합적으로 적용된 구동 파형을 보여주는 도면.
도 25는 본 발명에 따른 픽셀의 다른 등가회로를 보여주는 도면.
도 26은 도 25와 같은 픽셀을 대상으로 할 때, 이웃한 2개의 표시블록들에 속하는 일부 픽셀라인들의 픽셀들을 구동하기 위한 데이터신호들 및 게이트신호들과, 1 프레임 기간 내에서 특정 픽셀라인에 대한 구동 TFT의 게이트전위 및 소스전위 변화를 보여주는 도면.
도 27은 도 25와 같은 픽셀을 대상으로 할 때, 픽셀라인 별 플로팅 기간의 편차로 인해 초래되는 문제점을 해결하기 위한 일 방안을 보여주는 도면.
도 28은 도 27에서 제시한 방안을 기반으로 하여 문턱전압 보상율 저하를 추가적으로 방지하기 위한 일 방안을 보여주는 도면.
1 is a view showing an organic light emitting display device according to an exemplary embodiment of the present invention.
FIG. 2 is a view showing a pixel array formed on the display panel of FIG. 1.
FIG. 3 is a view showing a driving method of the present invention for sufficiently securing a threshold voltage compensation period when compensating for deviation in electrical characteristics of a driving TFT according to a source follower internal compensation method.
4 and 6 are views showing a driving method in which the compensation of the electrical characteristics of the driving TFT is compensated by the method of FIG. 3, but a compensation operation is performed non-overlapping between neighboring display blocks.
5 and 7 are views showing a driving method in which the compensation of the electrical characteristics of the driving TFT is compensated by the method of FIG. 3, but a compensation operation is performed overlapping between adjacent display blocks.
8 is a view showing one equivalent circuit of a pixel according to the present invention.
FIG. 9 is a data pixel and gate signal for driving pixels of some pixel lines belonging to two neighboring display blocks when targeting the pixel as shown in FIG. 8 and a specific pixel line within one frame period. A diagram showing the gate potential and source potential changes of a Korean driving TFT.
10A to 10D are views sequentially showing an operation state of the pixel of FIG. 8 included in a specific pixel line.
11 is a view showing that a floating period varies for each pixel line in the same display block.
12 is a view showing that the source potential of the driving TFT increases due to leakage current during the floating period.
13 is a view showing a method for solving a problem caused by a deviation of a floating period for each pixel line.
14 and 15 are diagrams showing one method for solving a problem caused by a deviation of a floating period for each pixel line.
16 and 18 are diagrams showing one method for improving compensation performance by excluding the effect of the previous stage pixel line.
17 and 19 are views showing another method for improving compensation performance by excluding the effect of the previous stage pixel line.
20 is a view showing an example in which the threshold voltage compensation rate decreases due to the influence of parasitic capacitance.
21 and 22 are diagrams showing one method for preventing a decrease in the threshold voltage compensation rate.
FIG. 23 is a view showing a driving waveform in which the methods of FIGS. 13 and 16 are applied in combination.
FIG. 24 is a view showing a driving waveform in which the methods of FIGS. 13, 17, and 21 are applied in combination.
25 is a view showing another equivalent circuit of pixels according to the present invention.
FIG. 26 is a data pixel and gate signal for driving pixels of some pixel lines belonging to two neighboring display blocks when targeting the same pixel as in FIG. 25, and a specific pixel line within one frame period. A diagram showing the gate potential and source potential changes of a Korean driving TFT.
FIG. 27 is a diagram illustrating a method for solving a problem caused by a variation in a floating period for each pixel line when targeting the pixel as shown in FIG. 25.
28 is a view showing one method for additionally preventing a decrease in the threshold voltage compensation rate based on the method presented in FIG. 27;

이하, 도 1 내지 도 28을 참조하여 본 발명의 바람직한 실시 예에 대하여 설명하기로 한다.Hereinafter, preferred embodiments of the present invention will be described with reference to FIGS. 1 to 28.

도 1은 본 발명의 실시예에 따른 유기발광 표시장치를 보여주고, 도 2는 도 1의 표시패널에 형성된 픽셀 어레이를 보여준다.1 shows an organic light emitting display device according to an exemplary embodiment of the present invention, and FIG. 2 shows a pixel array formed on the display panel of FIG. 1.

도 1 및 도 2를 참조하면, 본 발명의 실시예에 따른 유기발광 표시장치는 표시패널(10), 데이터 구동회로(12), 게이트 구동회로(13), 및 타이밍 콘트롤러(11)를 구비한다. 1 and 2, an organic light emitting display device according to an exemplary embodiment of the present invention includes a display panel 10, a data driving circuit 12, a gate driving circuit 13, and a timing controller 11. .

표시패널(10)에는 다수의 데이터신호 공급라인들(14)과, 다수의 게이트신호 공급라인들(16)이 교차되고, 이 교차영역마다 픽셀들(PIX)이 매트릭스 형태로 배치된다. 픽셀들(PIX) 각각은 유기발광다이오드와 구동 TFT를 각각 포함하며 소스 팔로워 내부 보상 방식에 따라 구동 TFT의 문턱전압 및 전자이동도를 보상하고, 상기 보상시 셋팅된 구동 TFT의 게이트-소스 간 전압을 대략 1 프레임 기간 동안 유지하여 원하는 계조를 표시한다. 본 발명의 픽셀(PIX)은 소스 팔로워 내부 보상 방식이 적용될 수만 있다면 어떠한 구조라도 무방하다. 각 픽셀(PIX)에는 구동 TFT의 게이트전위를 제어하기 위해 스위칭되는 적어도 하나 이상의 스위치 TFT가 포함될 수 있다. 각 픽셀(PIX)에서, 구동 TFT의 소스전위는 스위치 TFT의 스위칭를 통해 제어될 수도 있고, 경우에 따라서는 고전위 픽셀 구동전압의 스윙에 의해 제어될 수도 있다. 각 픽셀(PIX)의 스위치 TFT들은 게이트신호 공급라인들(16)로부터 인가되는 게이트신호에 의해 스위칭된다. 각 픽셀(PIX)은 그 내부 구성에 따라 1개 내지 3개의 게이트신호 공급라인들 중 어느 하나에 접속될 수 있으며, 나아가 그 이상의 게이트신호 공급라인들에 접속될 수도 있다. 각 픽셀(PIX)은 전원발생부(미도시)로부터 고전위 픽셀 구동전압(EVDD)과 저전위 픽셀 구동전압(EVSS)을 공급받을 수 있다.A plurality of data signal supply lines 14 and a plurality of gate signal supply lines 16 are intersected on the display panel 10, and pixels PIX are arranged in a matrix form for each intersection area. Each of the pixels PIX includes an organic light emitting diode and a driving TFT, and compensates a threshold voltage and electron mobility of the driving TFT according to a source follower internal compensation method, and the gate-source voltage of the driving TFT set during the compensation. Is maintained for about 1 frame period to indicate a desired gradation. The pixel PIX of the present invention may be any structure as long as the source follower internal compensation scheme can be applied. Each pixel PIX may include at least one switch TFT that is switched to control the gate potential of the driving TFT. In each pixel PIX, the source potential of the driving TFT may be controlled through the switching of the switch TFT, or in some cases, by the swing of the high potential pixel driving voltage. Switch TFTs of each pixel PIX are switched by a gate signal applied from the gate signal supply lines 16. Each pixel PIX may be connected to any one of one to three gate signal supply lines according to its internal configuration, and may be further connected to more gate signal supply lines. Each pixel PIX may be supplied with a high potential pixel driving voltage EVDD and a low potential pixel driving voltage EVSS from a power generator (not shown).

표시패널(10)에는 매트릭스 형태로 배치된 픽셀들(PIX)에 의해 도 2와 같은 픽셀 어레이가 형성된다. 픽셀 어레이는 데이터 스캔 방향(예컨대, 수직 방향)을 따라 다수의 표시블록들(BLK1~BLKj)로 분할되며, 각 표시블록은 다수의 픽셀라인들(L#1~L#n)을 포함할 수 있다. 여기서, 픽셀라인은 동일 수평라인 상에 배치되어 동시에 픽셀 데이터를 기입받는 픽셀들(PIX)의 집합을 의미한다. 각 표시블록에 포함되는 픽셀라인들(L#1~L#n)의 개수는 충분한 문턱전압 보상 기간이 확보되도록 적절한 개수로 설정될 수 있다.A pixel array as shown in FIG. 2 is formed on the display panel 10 by pixels PIX arranged in a matrix form. The pixel array is divided into a plurality of display blocks BLK1 to BLKj along a data scan direction (for example, a vertical direction), and each display block may include a plurality of pixel lines L#1 to L#n. have. Here, the pixel line means a set of pixels PIX arranged on the same horizontal line and simultaneously receiving pixel data. The number of pixel lines L#1 to L#n included in each display block may be set to an appropriate number to ensure a sufficient threshold voltage compensation period.

데이터 구동회로(12)는 타이밍 콘트롤러(11)의 제어하에 데이터신호 공급라인들(14)을 구동한다. 데이터 구동회로(12)는 타이밍 콘트롤러(11)로부터 인가되는 데이터타이밍 제어신호(DDC)에 따라 픽셀 데이터(DATA)에 대응되는 데이터전압을 생성하여 데이터신호 공급라인들(14)에 공급한다. 데이터전압은 화상표시용 계조전압을 의미하며, 경우에 따라서는 화상표시용 계조전압과 함께 옵셋전압 및/또는 프리챠지용 전압을 포함하여 멀티 스텝 형태로 인가될 수도 있다.The data driving circuit 12 drives the data signal supply lines 14 under the control of the timing controller 11. The data driving circuit 12 generates a data voltage corresponding to the pixel data DATA according to the data timing control signal DDC applied from the timing controller 11 and supplies it to the data signal supply lines 14. The data voltage refers to a gradation voltage for image display, and in some cases, it may be applied in a multi-step form including an gradation voltage for image display and an offset voltage and/or a precharge voltage.

게이트 구동회로(13)는 타이밍 콘트롤러(11)의 제어하에 게이트신호 공급라인들(15)을 구동한다. 게이트 구동회로(13)는 타이밍 콘트롤러(11)로부터의 게이트타이밍 제어신호(GDC)에 따라 게이트신호를 생성하여 각 픽셀라인(L#1~L#n)에 할당된 게이트신호 공급라인들(15)에 공급한다. 1 픽셀라인의 게이트신호 공급라인들(15)에 공급되는 게이트신호는, 구동 TFT의 게이트전위를 제어하는 데 사용되는 게이트전위제어용 게이트신호(도 8의 WS1, 도 25의 WS1과 WS3)와, 구동 TFT의 소스전위를 제어하는 데 사용되는 소스전위제어용 게이트신호(도 8의 WS2, 도 25의 WS2)를 포함할 수 있다. 게이트 구동회로(13)는 GIP(Gate-driver In Panel) 방식에 따라 표시패널(10) 상에 직접 형성될 수 있다.The gate driving circuit 13 drives the gate signal supply lines 15 under the control of the timing controller 11. The gate driving circuit 13 generates gate signals according to the gate timing control signal GDC from the timing controller 11 to provide gate signal supply lines 15 allocated to each of the pixel lines L#1 to L#n. ). The gate signal supplied to the gate signal supply lines 15 of one pixel line includes a gate potential control gate signal (WS1 in FIG. 8, WS1 and WS3 in FIG. 25) used to control the gate potential of the driving TFT, It may include a gate signal for controlling the source potential (WS2 in FIG. 8, WS2 in FIG. 25) used to control the source potential of the driving TFT. The gate driving circuit 13 may be directly formed on the display panel 10 according to a gate-driver in panel (GIP) method.

타이밍 콘트롤러(11)는 수직 동기신호(Vsync), 수평 동기신호(Hsync), 도트클럭신호(DCLK) 및 데이터 인에이블신호(DE) 등의 타이밍 신호들에 기초하여 데이터 구동회로(12)의 동작 타이밍을 제어하기 위한 데이터타이밍 제어신호(DDC)와, 게이트 구동회로(13)의 동작 타이밍을 제어하기 위한 게이트타이밍 제어신호(GDC)를 발생한다. 또한, 타이밍 콘트롤러(11)는 외부의 비디오 소스(미도시)로부터 인가되는 픽셀 데이터(DATA)를 적절히 처리한 후 데이터 구동회로(12)에 공급한다.The timing controller 11 operates the data driving circuit 12 based on timing signals such as a vertical sync signal Vsync, a horizontal sync signal Hsync, a dot clock signal DCLK, and a data enable signal DE. A data timing control signal (DDC) for controlling timing and a gate timing control signal (GDC) for controlling the operation timing of the gate driving circuit 13 are generated. Further, the timing controller 11 appropriately processes pixel data DATA applied from an external video source (not shown) and supplies it to the data driving circuit 12.

타이밍 콘트롤러(11)는 데이터 구동회로(12)와 게이트 구동회로(13)의 동작을 제어하여, 구동 TFT의 문턱전압 및 전자이동도를 표시블록 단위로 순차적으로 보상하되, 동일 표시블록에 속하는 모든 픽셀라인들(L#1~L#n)을 대상으로 구동 TFT의 문턱전압을 동시에 보상한 후, 상기 동일 표시블록에서 구동 TFT의 전자이동도를 픽셀라인 단위로 순차적으로 보상함으로써, 1 프레임기간 내에서 문턱전압 보상 기간을 충분히 확보하여 보상 성능을 높인다. 본 발명은 종래 기술과 달리, 표시블록별로 문턱전압 보상에 할당되는 시간을 동시에 할당하여 1 표시블록에서 문턱전압을 동시 보상한 후, 해당 표시블록에서 라인 순차 방식에 따라 데이터기입을 통한 전자이동도 보상을 수행한다. 여기서, 문턱전압 보상에 할당되는 시간(블록 보상 시간)은 1 표시블록에 속하는 픽셀라인의 개수에 따라 결정될 수 있다. 블록 보상 시간은 문턱전압 보상 성능과 도 11 및 도 12에서 후술할 플로팅 편차 문제를 모두 고려하여 적절한 크기로 설정될 수 있다. The timing controller 11 controls the operation of the data driving circuit 12 and the gate driving circuit 13 to sequentially compensate the threshold voltage and electron mobility of the driving TFT in units of display blocks, but all belong to the same display block. After compensating for the threshold voltages of the driving TFTs for the pixel lines L#1 to L#n at the same time, by sequentially compensating the electron mobility of the driving TFTs in the same display block in units of pixel lines, one frame period The threshold voltage compensation period is sufficiently secured to improve compensation performance. Unlike the prior art, the present invention allocates the time allocated to the threshold voltage compensation for each display block at the same time to simultaneously compensate for the threshold voltage in one display block, and then moves the electron mobility through data writing according to the line sequential method in the display block. Perform compensation. Here, the time allocated to the threshold voltage compensation (block compensation time) may be determined according to the number of pixel lines belonging to one display block. The block compensation time may be set to an appropriate size in consideration of both the threshold voltage compensation performance and the floating deviation problem to be described later in FIGS. 11 and 12.

도 3은 소스 팔로워 내부 보상 방식에 따라 구동 TFT의 전기적 특성 편차를 보상할 때 문턱전압 보상 기간을 충분히 확보하기 위한 본 발명의 구동방법을 보여준다. 3 shows a driving method of the present invention for sufficiently securing a threshold voltage compensation period when compensating for deviations in electrical characteristics of a driving TFT according to a source follower internal compensation method.

본 발명은 표시패널(10)을 다수의 픽셀라인들(L#1~L#n)을 각각 포함하는 다수의 표시블록들(BLK1~BLKj)로 분할한다.(S10) The present invention divides the display panel 10 into a plurality of display blocks BLK1 to BLKj each including a plurality of pixel lines L#1 to L#n. (S10)

이어서, 본 발명은 구동 TFT의 문턱전압 및 전자이동도를 표시블록 단위로 순차적으로 보상하되, 동일 표시블록에 속하는 모든 픽셀라인들(L#1~L#n)을 대상으로 구동 TFT의 문턱전압을 동시에 보상한다.(S20)Subsequently, the present invention sequentially compensates the threshold voltage and electron mobility of the driving TFT in units of display blocks, but threshold voltages of the driving TFTs for all pixel lines L#1 to L#n belonging to the same display block. Rewards simultaneously (S20).

이어서, 본 발명은 동일 표시블록에서 구동 TFT의 전자이동도를 픽셀라인 단위로 순차적으로 보상한다.(S30)Subsequently, the present invention sequentially compensates the electron mobility of the driving TFT in the same display block in units of pixel lines (S30).

이어서, 본 발명은 보상시 셋팅된 구동 TFT의 게이트-소스 간 전압에 의해 결정되는 구동전류를 각 픽셀(PIX)의 유기발광다이오드에 인가하여 유기발광다이오드를 발광시켜 화상 계조를 구현한다.(S40)Subsequently, the present invention applies the driving current determined by the voltage between the gate and source of the driving TFT set during compensation to the organic light emitting diodes of each pixel PIX to emit the organic light emitting diodes to realize image gradation. (S40 )

도 4 및 도 6은 도 3의 방법으로 구동 TFT의 전기적 특성 편차를 보상하되, 이웃한 표시블록들 간에 비 중첩적으로 보상 동작이 수행되는 일 구동방법을 보여준다. 4 and 6 show a driving method in which the compensation of the electrical characteristics of the driving TFT is compensated by the method of FIG. 3, but the compensation operation is performed non-overlapping between neighboring display blocks.

도 4 및 도 6을 참조하면, 표시블록들(BLK1~BLKj)은 서로 비 중첩적으로 보상 동작을 수행할 수 있다. 4 and 6, the display blocks BLK1 to BLKj may perform compensation operations non-overlapping with each other.

비 중첩적 보상 동작을 부연 설명하면 다음과 같다.The non-overlapping compensation operation is explained as follows.

본 발명은 제1 표시블록(BLK1)의 픽셀라인들(L#1~L#n)을 대상으로 구동 TFT의 문턱전압을 동시에 보상한 후, 이 제1 표시블록(BLK1)에서 픽셀라인 단위로 구동 TFT의 전자이동도를 순차적으로 보상한다.The present invention simultaneously compensates the threshold voltages of the driving TFTs for the pixel lines L#1 to L#n of the first display block BLK1, and then in the pixel line unit in the first display block BLK1. The electron mobility of the driving TFT is sequentially compensated.

이어서, 본 발명은 제2 표시블록(BLK2)의 픽셀라인들(L#1~L#n)을 대상으로 구동 TFT의 문턱전압을 동시에 보상한 후, 이 제2 표시블록(BLK2)에서 픽셀라인 단위로 구동 TFT의 전자이동도를 순차적으로 보상한다.Subsequently, the present invention simultaneously compensates the threshold voltage of the driving TFT for the pixel lines L#1 to L#n of the second display block BLK2, and then the pixel line in the second display block BLK2 The electron mobility of the driving TFT is sequentially compensated in units.

이러한 방식으로 본 발명은 제j 표시블록(BLKj)까지 구동 TFT의 문턱전압과 전자이동도를 보상한다. In this way, the present invention compensates the threshold voltage and electron mobility of the driving TFT up to the jth display block BLKj.

도 6에는 각 표시블록에서, 구동 TFT의 문턱전압이 동시에 보상되는 기간이 "D1"으로 표기되어 있으며, 문턱전압 보상후 픽셀데이터 기입 직전까지의 기간을 지시하는 픽셀 라인별 플로팅 기간들 중 가장 짧은 것이 "D2"로 표기되어 있다. 비 중첩적으로 보상 동작이 수행되므로, 하부 표시블록의 "D1"은 이웃한 상부 표시블록에서 "D2" 이후에 픽셀데이터 기입이 순차적으로 모두 완료된 이후에 시간적으로 위치한다.In FIG. 6, in each display block, a period during which the threshold voltage of the driving TFT is simultaneously compensated is indicated as “D1”, which is the shortest of the floating periods for each pixel line indicating a period from the compensation of the threshold voltage to immediately before writing of pixel data. This is labeled "D2". Since the non-overlapping compensation operation is performed, “D1” of the lower display block is temporally located after writing of pixel data sequentially after “D2” in the neighboring upper display block.

도 5 및 도 7은 도 3의 방법으로 구동 TFT의 전기적 특성 편차를 보상하되, 이웃한 표시블록들 간에 중첩적으로 보상 동작이 수행되는 일 구동방법을 보여준다.5 and 7 show a driving method in which the compensation of the electrical characteristics of the driving TFT is compensated by the method of FIG. 3, but a compensation operation is performed overlapping between adjacent display blocks.

도 5 및 도 7을 참조하면, 표시블록들(BLK1~BLKj)은 서로 중첩적으로 보상 동작을 수행할 수 있다. 5 and 7, the display blocks BLK1 to BLKj may perform compensation operations overlapping each other.

중첩적 보상 동작을 부연 설명하면 다음과 같다.The overlapping compensation operation is explained as follows.

본 발명은 제1 표시블록(BLK1)의 픽셀라인들(L#1~L#n)을 대상으로 구동 TFT의 문턱전압을 동시에 보상한 후, 제2 표시블록(BLK2)의 픽셀라인들(L#1~L#n)을 대상으로 구동 TFT의 문턱전압을 동시에 보상한다.The present invention simultaneously compensates the threshold voltage of the driving TFT for the pixel lines L#1 to L#n of the first display block BLK1, and then the pixel lines L of the second display block BLK2 The threshold voltage of the driving TFT is simultaneously compensated for #1 to L#n).

이어서, 본 발명은 구동 TFT의 문턱전압이 동시에 보상된 제1 표시블록(BLK1)에서 픽셀라인 단위로 전자이동도를 순차적으로 보상한 후, 구동 TFT의 문턱전압이 동시에 보상된 제2 표시블록(BLK2)에서 픽셀라인 단위로 구동 TFT의 전자이동도를 순차적으로 보상한다.Subsequently, the present invention sequentially compensates the electron mobility in units of pixel lines in the first display block BLK1 in which the threshold voltage of the driving TFT is simultaneously compensated, and then the second display block in which the threshold voltage of the driving TFT is simultaneously compensated ( BLK2) sequentially compensates the electron mobility of the driving TFT in units of pixel lines.

이러한 방식으로 본 발명은 제j 표시블록(BLKj)까지 구동 TFT의 문턱전압과 전자이동도를 보상한다. In this way, the present invention compensates the threshold voltage and electron mobility of the driving TFT up to the jth display block BLKj.

도 7에는 각 표시블록에서, 구동 TFT의 문턱전압이 동시에 보상되는 기간이 "D1"으로 표기되어 있으며, 문턱전압 보상후 픽셀데이터 기입 직전까지의 기간을 지시하는 픽셀 라인별 플로팅 기간들 중 가장 짧은 것이 "D2"로 표기되어 있다. 중첩적으로 보상 동작이 수행되므로, 하부 표시블록의 "D1"은 이웃한 상부 표시블록의 "D2"와 겹치도록 시간적으로 위치할 수 있다.In FIG. 7, in each display block, a period during which the threshold voltage of the driving TFT is simultaneously compensated is indicated as “D1”, and the shortest of the floating periods for each pixel line indicating a period from the compensation of the threshold voltage to immediately before writing of pixel data. This is labeled "D2". Since the overlapping compensation operation is performed, “D1” of the lower display block may be temporally positioned to overlap with “D2” of the neighboring upper display block.

도 8은 본 발명에 따른 픽셀의 일 등가회로를 보여준다.8 shows an equivalent circuit of a pixel according to the present invention.

도 8을 참조하면, 본 발명의 픽셀(PIX)은 유기발광다이오드(OLED), 구동 TFT(DT), 스토리지 커패시터(Cst), 제1 스위치 TFT(ST1), 및 제2 스위치 TFT(ST2)를 포함할 수 있다. 픽셀(PIX)를 구성하는 TFT들은 소스 팔로워 내부 보상 방식으로 동작할 수 있는 것이라면 어떠한 것이라도 무방하다. TFT를 구성하는 반도체층은, 아몰포스 실리콘 또는, 폴리 실리콘 또는, 산화물을 포함할 수 있다.Referring to FIG. 8, the pixel PIX of the present invention includes an organic light emitting diode (OLED), a driving TFT (DT), a storage capacitor (Cst), a first switch TFT (ST1), and a second switch TFT (ST2). It can contain. The TFTs constituting the pixel PIX may be anything as long as they can operate in a source follower internal compensation method. The semiconductor layer constituting the TFT may include amorphous silicon, polysilicon, or oxide.

유기발광다이오드(OLED)는 소스 노드(N2)에 접속된 애노드전극과, 저전위 픽셀 구동전압단(EVSS)에 접속된 캐소드전극과, 애노드전극과 캐소드전극 사이에 위치하는 유기화합물층을 포함한다.The organic light emitting diode OLED includes an anode electrode connected to the source node N2, a cathode electrode connected to the low potential pixel driving voltage terminal EVSS, and an organic compound layer positioned between the anode electrode and the cathode electrode.

구동 TFT(DT)는 게이트-소스 간 전압(Vgs)에 따라 유기발광다이오드(OLED)에 흐르는 구동전류(Ioled)를 제어한다. 구동 TFT(DT)는 게이트 노드(N1)에 접속된 게이트전극, 고전위 픽셀 구동전압단(EVDD)에 접속된 드레인전극, 및 소스 노드(N2)에 접속된 소스전극을 구비한다.The driving TFT DT controls the driving current Ioled flowing through the organic light emitting diode OLED according to the gate-source voltage Vgs. The driving TFT DT includes a gate electrode connected to the gate node N1, a drain electrode connected to the high potential pixel driving voltage terminal EVDD, and a source electrode connected to the source node N2.

스토리지 커패시터(Cst)는 게이트 노드(N1)와 소스 노드(N2) 사이에 접속된다.The storage capacitor Cst is connected between the gate node N1 and the source node N2.

제1 스위치 TFT(ST1)는 게이트전위제어용 게이트신호(WS1)에 따라 스위칭되어, 구동 TFT(DT)의 게이트전위(게이트 노드(N1) 전위)를 제어한다. 제1 스위치 TFT(ST1)는 제1 게이트신호 공급라인(15A)에 접속된 게이트전극, 데이터신호 공급라인(14)에 접속된 드레인전극, 및 게이트 노드(N1)에 접속된 소스전극을 구비한다.The first switch TFT ST1 is switched according to the gate potential control gate signal WS1 to control the gate potential (the potential of the gate node N1) of the driving TFT DT. The first switch TFT ST1 includes a gate electrode connected to the first gate signal supply line 15A, a drain electrode connected to the data signal supply line 14, and a source electrode connected to the gate node N1. .

제2 스위치 TFT(ST2)는 소스전위제어용 게이트신호(WS2)에 따라 스위칭되어, 구동 TFT(DT)의 소스전위(소스 노드(N2) 전위)를 제어한다. 제2 스위치 TFT(ST2)의 게이트전극은 제2 게이트신호 공급라인(15B)에 접속되고, 제2 스위치 TFT(ST2)의 드레인전극은 소스 노드(N2)에 접속되며, 제2 스위치 TFT(ST2)의 소스전극은 초기화전압(Vinit)의 입력단에 접속된다. 여기서, 초기화전압(Vinit)은 데이터 구동회로(12)로부터 공급될 수도 있고, 또한 별도의 전원회로(미도시)로부터 공급될 수도 있다.The second switch TFT ST2 is switched according to the source potential control gate signal WS2 to control the source potential (the source node N2 potential) of the driving TFT DT. The gate electrode of the second switch TFT (ST2) is connected to the second gate signal supply line (15B), the drain electrode of the second switch TFT (ST2) is connected to the source node (N2), the second switch TFT (ST2 The source electrode of) is connected to the input terminal of the initialization voltage Vinit. Here, the initialization voltage Vinit may be supplied from the data driving circuit 12 or may be supplied from a separate power supply circuit (not shown).

도 9는 도 8과 같은 픽셀을 대상으로 할 때, 이웃한 2개의 표시블록들에 속하는 일부 픽셀라인들의 픽셀들을 구동하기 위한 데이터신호들 및 게이트신호들과, 1 프레임 기간 내에서 특정 픽셀라인에 대한 구동 TFT의 게이트전위 및 소스전위 변화를 보여준다. 그리고, 도 10a 내지 도 10d는 특정 픽셀라인에 포함된 도 8의 픽셀의 동작 상태를 순차적으로 보여준다.FIG. 9 is a data pixel and gate signal for driving pixels of some pixel lines belonging to two neighboring display blocks when targeting the pixel as shown in FIG. 8 and a specific pixel line within one frame period. It shows the change of gate potential and source potential of the Korean driving TFT. In addition, FIGS. 10A to 10D sequentially show an operating state of the pixel of FIG. 8 included in a specific pixel line.

도 9를 참조하면, 서로 이웃한 i번째 표시블록(BLKi)과 j번째 표시블록(BLKj)에 대한 일부 구동 신호들이 나타나 있다. i번째 표시블록(BLKi)을 중심으로 설명하면, 3개의 픽셀라인들(L#n-2,L#n-1,L#n)에 대한 게이트전위제어용 게이트신호들(WS1 i(n-2), WS1 i(n-1), WS1 i(n))은 각각 제1 펄스(P1)와 제2 펄스(P2)를 포함하여 멀티 펄스 형태로 인가되며, 3개의 픽셀라인들(L#n-2,L#n-1,L#n)에 대한 소스전위제어용 게이트신호들(WS2 i(n-2), WS2 i(n-1), WS2 i(n))은 각각 단일 펄스 형태로 인가된다. 게이트전위제어용 게이트신호들(WS1 i(n-2), WS1 i(n-1), WS1 i(n))의 제1 펄스(P1)는 서로 동시에 인가되며, 소스전위제어용 게이트신호들(WS2 i(n-2), WS2 i(n-1), WS2 i(n))도 서로 동시에 인가된다. 반면, 게이트전위제어용 게이트신호들(WS1 i(n-2), WS1 i(n-1), WS1 i(n))의 제2 펄스(P2)는 라인 순차 방식에 따라 순차적으로 인가된다.Referring to FIG. 9, some driving signals for neighboring i-th display blocks BLKi and j-th display blocks BLKj are shown. Referring to the i-th display block BLKi, gate signals WS1 i(n-2) for gate potential control for three pixel lines L#n-2,L#n-1,L#n ), WS1 i(n-1), WS1 i(n)) are applied in the form of a multi-pulse including a first pulse P1 and a second pulse P2, respectively, and three pixel lines L#n Source potential control gate signals (WS2 i(n-2), WS2 i(n-1), WS2 i(n)) for -2,L#n-1,L#n) are each in the form of a single pulse. Is authorized. The first pulses P1 of the gate potential control gate signals WS1 i(n-2), WS1 i(n-1), and WS1 i(n) are simultaneously applied to each other, and the source potential control gate signals WS2 i(n-2), WS2 i(n-1), and WS2 i(n)) are applied simultaneously to each other. On the other hand, the second pulses P2 of the gate signals WS1 i(n-2), WS1 i(n-1), and WS1 i(n) for gate potential control are sequentially applied in a line sequential manner.

이 경우, 게이트전위제어용 게이트신호들(WS1 i(n-2), WS1 i(n-1), WS1 i(n))의 제1 펄스들(P1)에 공통 대응하여 데이터신호 공급라인에는 옵셋전압(Vofs)이 인가되며, 게이트전위제어용 게이트신호들(WS1 i(n-2), WS1 i(n-1), WS1 i(n))의 제2 펄스들(P2)에 순차 대응하여 데이터신호 공급라인에는 화상표시용 계조전압(Vdata)이 인가된다. In this case, the data signal supply line is offset to the first pulses P1 of the gate potential control gate signals WS1 i(n-2), WS1 i(n-1), and WS1 i(n). The voltage Vofs is applied, and data is sequentially corresponding to the second pulses P2 of the gate signals WS1 i(n-2), WS1 i(n-1), and WS1 i(n) for gate potential control. The gradation voltage (Vdata) for image display is applied to the signal supply line.

도 9와 함께 도 10a 내지 도 10d를 참조하여, n번째 픽셀라인(L#n)에 포함된 도 8의 픽셀(PIX)의 동작 상태를 순차적으로 설명하면 다음과 같다.Referring to FIGS. 10A to 10D along with FIG. 9, an operation state of the pixel PIX of FIG. 8 included in the n-th pixel line L#n is sequentially described as follows.

본 발명의 픽셀 구동은 도 9에서와 같이 초기화 기간(TP1), 문턱전압 보상기간(TP2), 전자이동도 보상기간(TP3), 발광 기간(TP4) 순으로 진행된다.The pixel driving of the present invention proceeds in the order of the initialization period TP1, the threshold voltage compensation period TP2, the electron mobility compensation period TP3, and the light emission period TP4 as shown in FIG. 9.

도 10a의 초기화 기간(TP1)에서, 제1 스위치 TFT(ST1)는 게이트전위제어용 게이트신호(WS1)의 제1 펄스(P1)에 따라 온 스위칭되어 게이트 노드(N1)에 옵셋 전압(Vofs)을 인가하고, 제2 스위치 TFT(ST2)는 소스전위제어용 게이트신호(WS2)에 따라 온 스위칭되어 소스 노드(N2)에 초기화 전압(Vinit)을 인가한다. 여기서, 옵셋 전압(Vofs)은 초기화 전압(Vinit)에 비해 문턱전압 이상으로 높게 설정된다. 따라서, 구동 TFT(DT)는 게이트-소스 간 전압이 문턱전압보다 높아지므로 턴 온 된다.In the initialization period TP1 of FIG. 10A, the first switch TFT ST1 is switched on according to the first pulse P1 of the gate signal WS1 for gate potential control to apply the offset voltage Vofs to the gate node N1. The second switch TFT ST2 is switched on according to the source potential control gate signal WS2 to apply an initialization voltage Vinit to the source node N2. Here, the offset voltage Vofs is set higher than the threshold voltage compared to the initialization voltage Vinit. Therefore, the driving TFT DT is turned on because the voltage between the gate and the source is higher than the threshold voltage.

이어서, 도 10b의 문턱전압 보상기간(TP2) 동안 온 스위칭 상태로 유지되는 제1 스위치 TFT(ST1)에 의해 구동 TFT(DT)의 게이트전위(VN1)는 옵셋 전압(Vofs)으로 유지된다. 이때, 제2 스위치 TFT(ST2)는 소스전위제어용 게이트신호(WS2)에 따라 오프 스위칭되며, 그 결과 구동 TFT(DT)의 소스전위(VN2)는 구동 TFT(DT)의 드레인-소스 간에 흐르는 전류(Ids)에 의해 초기화 전압(Vinit)으로부터 점차 상승하되, 구동 TFT(DT)의 게이트-소스 간 전압이 문턱전압(Vth)이 될 때까지 상승한다. 이렇게 보상된 구동 TFT(DT)의 문턱전압(Vth)은 스토리지 커패시터(Cst)에 저장된다. 본 발명에 따르면, 블록별 동시 보상을 통해 1 프레임 기간 내에서 문턱전압 보상기간(TP2)이 충분히 확보될 수 있어, 문턱전압에 대한 보상의 정확도가 향상된다.Subsequently, the gate potential VN1 of the driving TFT DT is maintained at the offset voltage Vofs by the first switch TFT ST1 maintained in the on-switching state during the threshold voltage compensation period TP2 of FIG. 10B. At this time, the second switch TFT ST2 is switched off according to the gate signal WS2 for source potential control, and as a result, the source potential VN2 of the driving TFT DT is the current flowing between the drain-source of the driving TFT DT. It gradually increases from the initialization voltage Vinit by (Ids), but rises until the voltage between the gate and source of the driving TFT DT becomes the threshold voltage Vth. The threshold voltage Vth of the driving TFT DT thus compensated is stored in the storage capacitor Cst. According to the present invention, the threshold voltage compensation period TP2 can be sufficiently secured within one frame period through simultaneous compensation for each block, thereby improving the accuracy of compensation for the threshold voltage.

이어서, 도 10c의 전자이동도 보상기간(TP3)에서는 소정의 플로팅기간을 거친 후, 제1 스위치 TFT(ST1)가 게이트전위제어용 게이트신호(WS1)의 제2 펄스(P2)에 따라 온 스위칭되어 화상표시용 계조전압(Vdata)을 게이트 노드(N1)에 인가하여 구동 TFT(DT)의 게이트전위(VN1)를 높인다. 그러면, 구동 TFT(DT)의 전자이동도 특성에 따라 구동 TFT(DT)의 소스전위(VN2)도 상승되며, 결국 스토리지 커패시터(Cst)에는 화상표시용 계조전압(Vdata)과 문턱전압(Vth)의 합에서 전자이동도 특성에 따른 전압변화량(ㅿVμ)을 뺀 전압(Vdata+Vth-ㅿVμ)이 저장되게 된다. 이를 통해 구동 TFT(DT)의 전자이동도는 보상된다. Subsequently, in the electron mobility compensation period TP3 of FIG. 10C, after a predetermined floating period, the first switch TFT ST1 is switched on according to the second pulse P2 of the gate potential control gate signal WS1. The gradation voltage Vdata for image display is applied to the gate node N1 to increase the gate potential VN1 of the driving TFT DT. Then, the source potential VN2 of the driving TFT DT is also increased according to the characteristics of the electron mobility of the driving TFT DT. As a result, the storage capacitor Cst has a grayscale voltage Vdata and a threshold voltage Vth for image display. The voltage (Vdata+Vth-ㅿVμ) minus the voltage change amount (ㅿVμ) according to the electron mobility characteristic is stored. Through this, the electron mobility of the driving TFT DT is compensated.

이어서, 도 10d의 발광 기간(TP4)에서는 제1 스위치 TFT(ST1)와 제2 스위치 TFT(ST2)가 모두 오프 스위칭되고, 구동 TFT(DT)는 전자이동도 보상기간(TP3)에서 스토리지 커패시터(Cst)에 저장된 전압 레벨(Vdata+Vth-ㅿVμ)에 의해 동작하여, 문턱전압(Vth) 및 전자이동도(μ)가 보상된 구동전류(Ioled)를 유기발광다이오드(OLED)에 인가한다.Subsequently, in the light emission period TP4 of FIG. 10D, both the first switch TFT ST1 and the second switch TFT ST2 are switched off, and the driving TFT DT is a storage capacitor (in the electron mobility compensation period TP3) Operated by the voltage level (Vdata + Vth-ㅿ Vμ) stored in Cst, the driving current (Ioled) compensated for the threshold voltage (Vth) and electron mobility (μ) is applied to the organic light emitting diode (OLED).

도 11은 동일 표시블록 내에서 픽셀라인별로 플로팅 기간이 달라지는 것을 보여준다. 그리고, 도 12는 플로팅 기간 동안 누설 전류에 의해 구동 TFT의 소스전위가 상승하는 것을 보여준다.11 shows that the floating period varies for each pixel line in the same display block. And, Fig. 12 shows that the source potential of the driving TFT increases due to the leakage current during the floating period.

각 픽셀라인에 대해, 구동 TFT의 문턱전압이 보상되는 기간과 구동 TFT의 전자이동도가 보상되는 기간 사이에는 플로팅 기간이 존재한다. 여기서, 플로팅 기간이란 구동 TFT의 게이트노드와 소스노드가 모두 플로팅 상태로 유지되는 기간을 의미한다. For each pixel line, a floating period exists between a period in which the threshold voltage of the driving TFT is compensated and a period in which the electron mobility of the driving TFT is compensated. Here, the floating period means a period in which both the gate node and the source node of the driving TFT are maintained in a floating state.

그런데, 본 발명에서는 동일 표시블록에 속하는 픽셀라인들을 대상으로 구동 TFT의 문턱전압을 동시에 보상한 이후에, 상기 동일 표시블록에서 구동 TFT의 전자이동도를 픽셀라인 단위로 순차적으로 보상하기 때문에, 픽셀라인별로 플로팅 기간 즉, 문턱전압 보상후 픽셀데이터 기입 직전까지의 기간이 달라지게 된다.However, in the present invention, after the threshold voltages of the driving TFTs are simultaneously compensated for pixel lines belonging to the same display block, the electron mobility of the driving TFTs in the same display block is sequentially compensated in units of pixel lines. The floating period for each line, that is, the period from the threshold voltage compensation until immediately before writing the pixel data is changed.

도 11에는 4개의 픽셀라인들(L#n-3,L#n-2,L#n-1,L#n)을 대상으로 하여 픽셀데이터 기입이 늦은 픽셀라인일수록 플로팅 기간이 길어지는 것이 도시되어 있다. 도 11에서 같이 게이트전위제어용 게이트신호들(WS1 i(n-3), WS1 i(n-2), WS1 i(n-1), WS1 i(n))과 소스전위제어용 게이트신호들(WS2 i(n-3), WS2 i(n-2), WS2 i(n-1), WS2 i(n))은 해당 픽셀라인의 플로팅 기간에서 로우 레벨을 유지한다. 플로팅 기간은, 구동 TFT의 전자이동도에 대한 보상 순서가 가장 빠른 픽셀라인에서 가장 짧고 상기 구동 TFT의 전자이동도에 대한 보상 순서가 가장 늦은 픽셀라인에서 가장 길다. 즉, 플로팅 기간은 픽셀라인(L#n-3)에서 FP1로서 가장 짧고, 픽셀라인(L#n)에서 FP4로서 가장 길다.FIG. 11 shows that the longer the floating period is, the longer the pixel data writes are for the four pixel lines L#n-3, L#n-2, L#n-1, L#n. It is done. 11, gate potential control gate signals WS1 i(n-3), WS1 i(n-2), WS1 i(n-1), and WS1 i(n) and source potential control gate signals WS2 i(n-3), WS2 i(n-2), WS2 i(n-1), and WS2 i(n)) maintain a low level in the floating period of the corresponding pixel line. The floating period is the shortest in the pixel line with the fastest compensation order for the electron mobility of the driving TFT and the longest in the pixel line with the lowest compensation order for the electron mobility of the driving TFT. That is, the floating period is the shortest as FP1 in the pixel line L#n-3 and the longest as FP4 in the pixel line L#n.

도 12에서와 같이 플로팅 기간 동안 누설 전류의 영향으로 구동 TFT(DT)의 소스전위(VN2)가 상승(A에서 B로 상승)할 수 있으므로, 픽셀라인 별로 플로팅 기간이 달라지면 그 편차에 대응하여 문턱전압 보상기간에서 셋팅된 구동 TFT(DT)의 게이트-소스 간 전압(Vgs)이 달라질 수 있다. 이 경우 보상의 정확도가 떨어질 수 있어, 본 발명은 이를 해결하기 위한 추가 방안을 제안한다.12, the source potential VN2 of the driving TFT DT may rise (a rise from A to B) due to the leakage current during the floating period, so if the floating period varies for each pixel line, a threshold corresponding to the deviation The gate-source voltage Vgs of the driving TFT DT set during the voltage compensation period may be changed. In this case, the accuracy of compensation may be deteriorated, and the present invention proposes an additional method to solve this.

도 13은 픽셀라인 별 플로팅 기간의 편차로 인해 초래되는 문제점을 해결하기 위한 일 방안을 보여준다.13 shows one method for solving a problem caused by a deviation of a floating period for each pixel line.

도 13을 참조하면, 본 발명은 라인별 플로팅 기간 차이로 인해 동일 표시블록 내의 픽셀라인들 사이에서, 문턱전압 보상을 통해 셋팅된 구동 TFT의 게이트-소스 간 전압이 서로 달라지는 것을 최소화하기 위해 블랙 계조용 데이터전압(Vblack)을 인가할 수 있다.Referring to FIG. 13, according to the present invention, a black system is used to minimize the difference between the gate-source voltages of the driving TFTs set through threshold voltage compensation between pixel lines in the same display block due to differences in floating periods for each line. The quiet data voltage Vblack can be applied.

구체적으로, 본 발명은 플로팅 기간과 중첩하여 블랙 기입 기간(TP5)을 설정하고, 블랙 기입 기간(TP5) 내에서 구동 TFT의 게이트에 블랙 계조용 데이터전압(Vblack)을 인가하여 구동 TFT의 게이트-소스 간 전압(Vgs)을 구동 TFT의 문턱전압(Vth, 예컨대 "0V")보다 훨씬 낮게 낮춤으로써 구동 TFT를 통해 흐르는 누설 전류를 완전히 차단한다. 이를 통해, 본 발명은 플로팅 기간 동안 구동 TFT(DT)의 소스전위(VN2)가 상승하는 것을 억제하여, 문턱전압 보상기간(TP2)에서 셋팅된 구동 TFT(DT)의 게이트-소스 간 전압(Vgs)이 플로팅 기간에서 왜곡되는 것을 방지할 수 있다.Specifically, the present invention overlaps the floating period, sets the black writing period TP5, and applies the black gradation data voltage Vblack to the gate of the driving TFT within the black writing period TP5 to gate the driving TFT- The leakage current flowing through the driving TFT is completely blocked by lowering the source-to-source voltage Vgs much lower than the threshold voltage (Vth, for example, "0V") of the driving TFT. Through this, the present invention suppresses the rise of the source potential VN2 of the driving TFT DT during the floating period, and the gate-source voltage Vgs of the driving TFT DT set in the threshold voltage compensation period TP2 ) Can be prevented from being distorted in the floating period.

도 14 및 도 15는 픽셀라인 별 플로팅 기간의 편차로 인해 초래되는 문제점을 해결하기 위한 다른 방안을 보여준다.14 and 15 show another method for solving the problem caused by the deviation of the floating period for each pixel line.

도 14 및 도 15를 참조하면, 본 발명은 픽셀라인별 플로팅 기간 차이로 인해 동일 표시블록 내의 픽셀라인들 사이에서, 문턱전압 보상을 통해 셋팅된 구동 TFT의 게이트-소스 간 전압이 서로 달라지는 것을 최소화하기 위해 문턱전압 보상 기간을 픽셀라인 단위로 다르게 할 수 있다.14 and 15, the present invention minimizes the difference between the gate-source voltages of the driving TFTs set through threshold voltage compensation between pixel lines in the same display block due to the difference in the floating period for each pixel line. In order to do this, the threshold voltage compensation period may be different in units of pixel lines.

구체적으로, 본 발명은 동일 표시블록 내에서 구동 TFT의 문턱전압이 보상되는 기간(CP)을 도 14에서와 같이 플로팅 기간(FP)의 길이에 비례하여 증가되도록 설정하여 플로팅 기간(FP)의 편차를 줄일 수 있다. 즉, 본 발명은 구동 TFT의 문턱전압이 보상되는 기간(CP)을 구동 TFT의 전자이동도에 대한 보상 순서가 가장 빠른 픽셀라인(L#n-3)에서 가장 짧게 하는 반면 구동 TFT의 전자이동도에 대한 보상 순서가 가장 늦은 픽셀라인(L#n)에서 가장 길게 할 수 있다. 구동 TFT의 문턱전압이 보상되는 기간은 픽셀라인(L#n-3)에서 CP1로서 가장 짧고, 픽셀라인(L#n)에서 CP4로서 가장 길다. Specifically, the present invention sets the period CP in which the threshold voltage of the driving TFT is compensated in the same display block to be increased in proportion to the length of the floating period FP, as shown in FIG. 14, so that the deviation of the floating period FP Can be reduced. That is, the present invention shortens the period (CP) during which the threshold voltage of the driving TFT is compensated for in the pixel line (L#n-3) in which the compensation order for the electron mobility of the driving TFT is fastest, while the electron movement of the driving TFT is shortened. The compensation order for the diagram may be the longest in the pixel line L#n, which is the slowest. The period during which the threshold voltage of the driving TFT is compensated is the shortest as CP1 in the pixel line L#n-3 and the longest as CP4 in the pixel line L#n.

본 발명은 문턱전압 보상기간(CP)을 조절하기 위해 픽셀라인별로 게이트전위제어용 게이트신호(WS1)에 대한 제1 펄스(P1)의 펄스폭을 제어하여, 문턱전압 보상의 종료시점(t01,t02,t03,t04)을 조절할 수 있다. The present invention controls the pulse width of the first pulse P1 with respect to the gate potential control gate signal WS1 for each pixel line in order to adjust the threshold voltage compensation period CP, so that the threshold voltage compensation end point (t01, t02) ,t03,t04).

도 15에서와 같이 픽셀라인별로 게이트전위제어용 게이트신호(WS1)에 대한 제1 펄스(P1)의 펄스폭을 제어하면, 그렇게 하지 않는 경우와 비교하여 플로팅 기간의 차이로 인한 Vgs의 편차가 크게 줄어들게 된다. When the pulse width of the first pulse P1 with respect to the gate potential control gate signal WS1 for each pixel line is controlled as shown in FIG. 15, the deviation of Vgs due to the difference in the floating period is greatly reduced compared to the case where it is not so. do.

한편, 현재단 픽셀라인에서 전자이동도를 정확히 보상하여 원하는 계조 표현을 하기 위해서는, 이전단 픽셀라인에 공급된 화상표시용 계조전압에 의해 현재단 픽셀라인의 Vgs가 다르게 셋팅되는 것을 최대한 방지해야 한다. 본 발명은 이를 구현하기 위해 아래와 같은 추가 방안을 제안한다.On the other hand, in order to accurately compensate the electron mobility in the current stage pixel line and express the desired gradation, it is necessary to prevent the Vgs of the current stage pixel line from being set differently by the gradation voltage for image display supplied to the previous stage pixel line. . The present invention proposes the following additional methods to implement this.

도 16 및 도 18은 이전단 픽셀라인의 영향을 배제하여 보상 성능을 높이기 위한 일 방안을 보여준다. 16 and 18 show one method for improving compensation performance by excluding the effect of the previous stage pixel line.

도 16 및 도 18을 참조하면, 본 발명은 이전단 픽셀라인의 영향을 배제하기 위해 전자이동도 보상 기간 내에서 화상표시용 계조전압(Vdata)을 인가하기에 앞서 일정 레벨의 프리챠지용 전압(Vpre)을 인가한다.Referring to FIGS. 16 and 18, the present invention is to apply a predetermined level of pre-charge voltage (V) before applying the gradation voltage (Vdata) for image display within the electron mobility compensation period to exclude the effect of the previous stage pixel line. Vpre).

즉, 본 발명은 전자이동도 보상 기간에 대응되는 게이트전위제어용 게이트신호(WS1)의 제2 펄스(P2)의 펄스폭을 대략 1 수평기간(1HT)로 설정하고, 제2 펄스(P2)에 대응하여 데이터전압을 일정 레벨의 프리챠지용 전압(Vpre)과 화상표시용 계조전압(Vdata)을 포함한 2 스텝으로 인가할 수 있다. 화상표시용 계조전압(Vdata)의 공급에 앞서 프리챠지용 전압(Vpre)을 인가하면, 이웃한 픽셀라인에서 화상표시용 계조전압(Vdata)이 크게 변동되더라도 현재단 픽셀라인에 해당되는 구동 TFT의 게이트-소스 간 전압(Vgs)이 왜곡되어 셋팅되는 정도가 크게 줄어들게 된다.That is, the present invention sets the pulse width of the second pulse P2 of the gate signal WS1 for the gate potential control corresponding to the electron mobility compensation period to approximately 1 horizontal period (1HT), and the second pulse P2 Correspondingly, the data voltage can be applied in two steps including a predetermined level of the precharge voltage Vpre and the image display gradation voltage Vdata. If the pre-charge voltage Vpre is applied prior to the supply of the image display gradation voltage Vdata, even if the gradation voltage Vdata for image display changes significantly in the neighboring pixel lines, the driving TFT corresponding to the current stage pixel line The voltage between the gate and the source (Vgs) is distorted, and the degree of setting is greatly reduced.

도 17 및 도 19는 이전단 픽셀라인의 영향을 배제하여 보상 성능을 높이기 위한 다른 방안을 보여준다.17 and 19 show another method for improving compensation performance by excluding the effect of the previous stage pixel line.

도 17 및 도 19를 참조하면, 본 발명은 이전단 픽셀라인의 영향을 배제하기 위해 전자이동도 보상 기간에 대응되는 게이트전위제어용 게이트신호(WS1)의 제2 펄스(P2)의 펄스폭을 좁힌다.17 and 19, the present invention narrows the pulse width of the second pulse P2 of the gate signal WS1 for gate potential control corresponding to the electron mobility compensation period to exclude the influence of the previous stage pixel line. All.

즉, 본 발명은 구동 TFT의 전자이동도가 보상되는 기간 내에서 구동 TFT의 게이트에 화상표시용 계조전압(Vdata)이 1 스텝 데이터전압으로 인가하고, 게이트전위제어용 게이트신호(WS1)의 제2 펄스(P2)를 화상표시용 계조전압(Vdata)이 데이터 구동회로에서 출력되고 있는 도중에 인가하되, 화상표시용 계조전압(Vdata)의 출력 시간(OT)의 1/2 이하에 대응되는 펄스폭을 갖도록 할 수 있다. 이렇게 하면, 위에서 설명한 화상표시용 계조전압(Vdata)의 공급에 앞서 프리챠지용 전압(Vpre)을 인가하는 것과 유사한 효과를 얻을 수 있다.That is, in the present invention, the gradation voltage (Vdata) for image display is applied as one step data voltage to the gate of the driving TFT within a period in which the electron mobility of the driving TFT is compensated, and the second of the gate signal (WS1) for gate potential control is applied. The pulse P2 is applied while the gradation voltage Vdata for image display is being output from the data driving circuit, but the pulse width corresponding to 1/2 or less of the output time OT of the gradation voltage Vdata for image display is applied. You can have it. By doing this, it is possible to obtain an effect similar to the application of the precharge voltage Vpre prior to the supply of the gradation voltage Vdata for image display described above.

도 20은 기생 커패시턴스의 영향으로 문턱전압 보상율이 저하되는 일 예를 보여준다. 도 21 및 도 22는 문턱전압 보상율 저하를 방지하기 위한 일 방안을 보여준다.20 shows an example in which the threshold voltage compensation rate is reduced due to the influence of parasitic capacitance. 21 and 22 show one method for preventing a decrease in the threshold voltage compensation rate.

표시패널에는 절연층을 사이에 두고 서로 중첩되는 신호라인들과 픽셀전극들에 의해 기생 커패시턴스가 많이 생성된다. 이러한 기생 커패시턴스는 원하지 않는 부작용을 일으키는 데, 그 대표적인 예가 문턱전압 보상율을 떨어뜨리는 것이다.A lot of parasitic capacitance is generated in the display panel by signal lines and pixel electrodes overlapping each other with an insulating layer interposed therebetween. This parasitic capacitance causes unwanted side effects, a typical example of which is lowering the threshold voltage compensation rate.

도 20의 구동 TFT의 소스전위(VN2) 변화에서, 점선은 문턱전압 쉬프트량이 1V인 경우를, 그리고 실선은 문턱전압 쉬프트량이 0V인 경우로 가정한다. 문턱전압 보상기간(TP2)의 종료시점(t1)에서 양자의 문턱전압의 보상율 차이가 "ㅿVs@t1"으로 결정될 때, 원칙적으로 이 차이값은 발광기간(TP4)까지 계속해서 유지되어야 하나 실제로는 기생 커패시턴스의 영향으로 누설되어 원래의 값보다 줄어든다. 즉, 발광기간(TP4) 내의 특정 시점(t2)에서 게이트-소스 간 전압차이에 해당되는 "ㅿVgs@t2"는 상기 문턱전압의 보상율 차이인 "ㅿVs@t1"보다 소정의 손실량인 "ㅿVh(Loss)"만큼 줄어들게 된다.In the change of the source potential VN2 of the driving TFT in Fig. 20, it is assumed that the dotted line has a threshold voltage shift amount of 1 V, and the solid line has a threshold voltage shift amount of 0 V. When the compensation rate difference between the two threshold voltages is determined to be “ㅿVs@t1” at the end point t1 of the threshold voltage compensation period TP2, in principle, the difference value must be maintained until the light emission period TP4, but in practice Is leaked under the influence of parasitic capacitance and is reduced to the original value. That is, "ㅿVgs@t2" corresponding to the voltage difference between the gate and the source at a specific time point t2 within the light emission period TP4 is a predetermined loss amount than "ㅿVs@t1", which is a difference in compensation rate of the threshold voltage. Vh(Loss)".

이에, 본 발명은 문턱전압 보상율 저하를 극복하기 위하여, 도 21과 같이 게이트전위제어용 게이트신호(WS1)의 제1 펄스(P1)를 추가보상용 플로팅 구간(TP2-2)을 사이에 두고 제1-1 펄스(P1-1)와 제1-2 펄스(P1-2)로 분할함으로써, 문턱전압 보상 기간(TP2-1)에 대응되는 게이트전위제어용 게이트신호(WS1)의 펄스폭을 줄이고, 추가보상용 플로팅 구간(TP2-2)을 확보한다.Accordingly, in order to overcome a decrease in the threshold voltage compensation rate, the present invention is the first pulse P1 of the gate potential control gate signal WS1 as shown in FIG. 21 with the floating section TP2-2 for additional compensation interposed therebetween. By dividing into -1 pulses P1-1 and 1-2 pulses P1-2, the pulse width of the gate potential control gate signal WS1 corresponding to the threshold voltage compensation period TP2-1 is reduced and added. Secure the floating section for compensation (TP2-2).

본 발명은 확보된 추가보상용 플로팅 구간(TP2-2)을 통해 상기 소정의 손실량인 "ㅿVh(Loss)"만큼 문턱전압의 보상율 차이인 "ㅿVs@t1"를 미리 높임으로써, 상기 t2 시점에서의 게이트-소스 간 전압차이인 "ㅿVgs@t2"가 상기 t1 시점에서의 문턱전압의 보상율 차이인 "ㅿVs@t1"로 유지되게 한다.The present invention increases the threshold voltage compensation rate difference “ㅿVs@t1” by the predetermined amount of loss “ㅿVh(Loss)” through the floating section for additional compensation (TP2-2) secured in advance, at the time t2 The voltage difference between the gate and the source at "#Vgs@t2" is maintained at "#Vs@t1", which is the difference in the compensation rate of the threshold voltage at the time t1.

이를 달리 표현하면, 제1-1 펄스(P1-1)에 의해 구동 TFT의 문턱전압이 1차 보상되고, 추가보상용 플로팅 구간(TP2-2)에서 구동 TFT의 문턱전압이 2차 보상된다고 할 수 있다. 한편, 제1-2 펄스(P1-2)는 구동 TFT의 게이트에 블랙 계조용 데이터전압(Vblack)이 인가되는 블랙 기입 기간(TP5)에 대응되게 생성된다.In other words, it is assumed that the threshold voltage of the driving TFT is first compensated by the first-first pulse P1-1, and the threshold voltage of the driving TFT is second-compensated in the floating period TP2-2 for additional compensation. Can. Meanwhile, the 1-2th pulse P1-2 is generated to correspond to the black writing period TP5 to which the black gradation data voltage Vblack is applied to the gate of the driving TFT.

도 22에는 각각 3개의 픽셀라인들로 구성된 제k-1 블록, 제k 블록, 및 제k+1 블록을 대상으로 하여 추가보상용 플로팅 구간(TP2-2)을 포함한 다수의 게이트전위제어용 게이트신호(WS1)가 도시되어 있다.In FIG. 22, a gate signal for controlling a plurality of gate potentials, including a floating section (TP2-2) for additional compensation, for a k-1 block, a k block, and a k+1 block composed of three pixel lines, respectively. (WS1) is shown.

도 23은 도 13 및 도 16의 방안들이 복합적으로 적용된 구동 파형을 보여준다.23 shows a driving waveform in which the methods of FIGS. 13 and 16 are applied in combination.

본 발명은 도 23과 같이, 픽셀라인 별 플로팅 기간의 편차로 인해 초래되는 문제점을 해결하기 위해 플로팅 기간과 중첩하여 블랙 기입 기간(TP5)을 설정하고, 블랙 기입 기간(TP5) 내에서 구동 TFT의 게이트에 블랙 계조용 데이터전압(Vblack)을 인가할 수 있다. 그와 함께, 본 발명은 이전단 픽셀라인의 영향을 배제하기 위하여 화상표시용 계조전압(Vdata)의 공급에 앞서 프리챠지용 전압(Vpre)을 인가할 수 있다.23, the black writing period TP5 is overlapped with the floating period to solve the problem caused by the deviation of the floating period for each pixel line, and the driving TFT is within the black writing period TP5. The data voltage (Vblack) for gradation may be applied to the gate. In addition, the present invention can apply the pre-charge voltage Vpre before supplying the gradation voltage Vdata for image display in order to exclude the influence of the previous stage pixel line.

도 24는 도 13, 도 17 및 도 21의 방안들이 복합적으로 적용된 구동 파형을 보여준다.24 shows a driving waveform in which the methods of FIGS. 13, 17, and 21 are applied in combination.

본 발명은 도 24와 같이, 픽셀라인 별 플로팅 기간의 편차로 인해 초래되는 문제점을 해결하기 위해 플로팅 기간과 중첩하여 블랙 기입 기간(TP5)을 설정하고, 블랙 기입 기간(TP5) 내에서 구동 TFT의 게이트에 블랙 계조용 데이터전압(Vblack)을 인가할 수 있다. 그와 함께, 본 발명은 이전단 픽셀라인의 영향을 배제하기 위하여 전자이동도 보상 기간에 대응되는 게이트전위제어용 게이트신호(WS1)의 제2 펄스(P2)의 펄스폭을 좁힐 수 있다. 그와 함께, 본 발명은 문턱전압 보상율 저하를 극복하기 위하여, 게이트전위제어용 게이트신호(WS1)의 제1 펄스(P1)를 추가보상용 플로팅 구간(TP2-2)을 사이에 두고 제1-1 펄스(P1-1)와 제1-2 펄스(P1-2)로 분할함으로써, 문턱전압 보상 기간(TP2-1)에 대응되는 게이트전위제어용 게이트신호(WS1)의 펄스폭을 줄이고, 추가보상용 플로팅 구간(TP2-2)을 확보할 수 있다.24, the black writing period TP5 is overlapped with the floating period to solve the problem caused by the deviation of the floating period for each pixel line, and the driving TFT is within the black writing period TP5. The data voltage (Vblack) for gradation may be applied to the gate. In addition, the present invention can narrow the pulse width of the second pulse P2 of the gate signal WS1 for gate potential control corresponding to the electron mobility compensation period in order to exclude the influence of the previous stage pixel line. In addition, the present invention is to overcome the lowering of the compensation rate of the threshold voltage, the first pulse P1 of the gate potential control gate signal WS1 with the floating section TP2-2 for additional compensation interposed therebetween 1-1 By dividing into pulses P1-1 and 1-2 pulses P1-2, the pulse width of the gate potential control gate signal WS1 corresponding to the threshold voltage compensation period TP2-1 is reduced, and additional compensation is provided. The floating section TP2-2 can be secured.

도 25는 본 발명에 따른 픽셀의 다른 등가회로를 보여준다. 도 26은 도 25와 같은 픽셀을 대상으로 할 때, 이웃한 2개의 표시블록들에 속하는 일부 픽셀라인들의 픽셀들을 구동하기 위한 데이터신호들 및 게이트신호들과, 1 프레임 기간 내에서 특정 픽셀라인에 대한 구동 TFT의 게이트전위 및 소스전위 변화를 보여준다.25 shows another equivalent circuit of a pixel according to the present invention. FIG. 26 is a data pixel and gate signal for driving pixels of some pixel lines belonging to two neighboring display blocks when targeting the pixel as shown in FIG. 25 and a specific pixel line within one frame period. It shows the change of gate potential and source potential of the Korean driving TFT.

도 25의 픽셀(PIX)은 도 8을 통해 설명한 것과 비교하여, 옵셋 전압(Vofs)을 공급하기 위해 스위칭되는 별도의 제3 스위치 TFT(ST3)를 더 구비한다는 점만 다를 뿐 나머지 접속 구성은 도 8과 동일하다. 도 25의 픽셀을 구동하기 위해서는 제3 스위치 TFT(ST3)를 구동시키기 위한 게이트전위 제어용 게이트신호(WS3)가 더 필요하다. 제3 스위치 TFT(ST3)는 게이트전위 제어용 게이트신호(WS3)에 따라 스위칭되어, 구동 TFT(DT)의 게이트전위(게이트 노드(N1) 전위)를 제어한다. 제3 스위치 TFT(ST3)는 제3 게이트신호 공급라인(15C)에 접속된 게이트전극, 옵셋 전압(Vofs)의 입력단에 접속된 드레인전극, 및 게이트 노드(N1)에 접속된 소스전극을 구비한다. 여기서, 도 25에서의 옵셋 전압(Vofs)은 도 8에서와 같이 데이터 구동회로(12)로부터 인가될 수도 있지만, 그와 달리 별도의 전원회로로부터 인가될 수도 있다.The pixel PIX of FIG. 25 differs only in that it further includes a separate third switch TFT ST3 that is switched to supply the offset voltage Vofs, as compared with that described with reference to FIG. 8. Is the same as In order to drive the pixel of FIG. 25, a gate signal WS3 for controlling the gate potential is further required to drive the third switch TFT ST3. The third switch TFT ST3 is switched according to the gate potential control gate signal WS3 to control the gate potential (the potential of the gate node N1) of the driving TFT DT. The third switch TFT ST3 includes a gate electrode connected to the third gate signal supply line 15C, a drain electrode connected to the input terminal of the offset voltage Vofs, and a source electrode connected to the gate node N1. . Here, the offset voltage Vofs in FIG. 25 may be applied from the data driving circuit 12 as in FIG. 8, but may be applied from a separate power supply circuit.

도 25의 픽셀(PIX)에 대한 동작은 도 8에서 설명한 것과 실질적으로 동일하여 그에 대한 설명은 생략하기로 한다.The operation of the pixel PIX in FIG. 25 is substantially the same as described in FIG. 8, and a description thereof will be omitted.

도 27은 도 25와 같은 픽셀을 대상으로 할 때, 픽셀라인 별 플로팅 기간의 편차로 인해 초래되는 문제점을 해결하기 위한 일 방안을 보여준다. 그리고, 도 28은 도 27에서 제시한 방안을 기반으로 하여 문턱전압 보상율 저하를 추가적으로 방지하기 위한 일 방안을 보여준다.FIG. 27 shows a method for solving a problem caused by a deviation of a floating period for each pixel line when targeting the pixel as shown in FIG. 25. And, FIG. 28 shows one method for additionally preventing a decrease in the threshold voltage compensation rate based on the method presented in FIG. 27.

도 27은 픽셀라인별 플로팅 기간 차이로 인해 동일 표시블록 내의 픽셀라인들 사이에서, 문턱전압 보상을 통해 셋팅된 구동 TFT의 게이트-소스 간 전압이 서로 달라지는 것을 최소화하기 위해 블랙 계조용 데이터전압을 인가하는 것으로, 위에서 설명한 것과 실질적으로 동일한 작용 효과를 가진다. 도 28은 문턱전압 보상율 저하를 추가적으로 방지하기 위해 문턱전압 보상 기간에 대응되는 게이트신호의 펄스폭을 줄이고 추가보상용 플로팅 구간을 확보하는 것으로, 위에서 설명한 것과 실질적으로 동일한 작용 효과를 가진다. 그 외에, 도 25의 픽셀(PIX)을 대상으로 하는 경우에도 도 11 내지 도 24을 통해 설명한 추가적인 여러 보상방안들이 유사하게 적용될 수 있음은 물론이다.
FIG. 27 applies a data voltage for black gradation to minimize the difference between the gate-source voltages of the driving TFTs set through threshold voltage compensation between pixel lines in the same display block due to the difference in the floating period for each pixel line. By doing, it has substantially the same effect as described above. 28 further reduces the pulse width of the gate signal corresponding to the threshold voltage compensation period to secure a floating section for additional compensation, and has substantially the same effect as described above. Besides, in the case of targeting the pixel PIX of FIG. 25, it is needless to say that various additional compensation schemes described with reference to FIGS. 11 to 24 may be similarly applied.

상술한 바와 같이, 본 발명은 소스 팔로워 내부 보상 방식으로 구동 TFT의 전기적 특성 편차를 보상할 때, 구동 TFT의 문턱전압 및 전자이동도를 표시블록 단위로 순차적으로 보상하되, 동일 표시블록에 속하는 모든 픽셀라인들을 대상으로 구동 TFT의 문턱전압을 동시에 보상한 후, 상기 동일 표시블록에서 구동 TFT의 전자이동도를 픽셀라인 단위로 순차적으로 보상함으로써, 1 프레임기간 내에서 문턱전압 보상 기간을 충분히 확보하여 보상 성능을 높일 수 있다.As described above, the present invention sequentially compensates the threshold voltage and electron mobility of the driving TFT in units of display blocks when compensating for the deviation of the electrical characteristics of the driving TFT by using the source follower internal compensation method, all of which belong to the same display block. After simultaneously compensating the threshold voltage of the driving TFT for the pixel lines, the electron mobility of the driving TFT is sequentially compensated in units of pixels in the same display block, thereby sufficiently securing a threshold voltage compensation period within one frame period. Compensation performance can be improved.

이상 설명한 내용을 통해 당업자라면 본 발명의 기술사상을 일탈하지 아니하는 범위에서 다양한 변경 및 수정이 가능함을 알 수 있을 것이다. 따라서, 본 발명의 기술적 범위는 명세서의 상세한 설명에 기재된 내용으로 한정되는 것이 아니라 특허 청구의 범위에 의해 정하여져야만 할 것이다.
Through the above description, those skilled in the art will appreciate that various changes and modifications are possible without departing from the technical idea of the present invention. Therefore, the technical scope of the present invention should not be limited to the contents described in the detailed description of the specification, but should be determined by the scope of the claims.

10 : 표시패널 11 : 타이밍 콘트롤러
12 : 데이터 구동회로 13 : 게이트 구동회로
14 : 데이터신호 공급라인들 15 : 게이트신호 공급라인들
10: display panel 11: timing controller
12: data driving circuit 13: gate driving circuit
14: data signal supply lines 15: gate signal supply lines

Claims (26)

유기발광다이오드와 구동 TFT를 각각 포함하여 화상을 표시하며 소스 팔로워 내부 보상 방식에 따라 상기 구동 TFT의 문턱전압 및 전자이동도를 보상하는 다수의 픽셀들이 형성되고, 상기 픽셀들에 의해 다수의 픽셀라인들이 이루어지며, 소정 개수씩 그룹핑되는 상기 픽셀라인들에 의해 데이터 스캔 방향을 따라 다수의 표시블록들로 분할되는 표시패널;
상기 표시패널에 형성된 게이트신호 공급라인들을 구동하는 게이트 구동회로;
상기 표시패널에 형성된 데이터신호 공급라인들을 구동하는 데이터 구동회로; 및
상기 게이트 구동회로와 데이터 구동회로의 동작을 제어하여, 상기 구동 TFT의 문턱전압 및 전자이동도를 표시블록 단위로 순차적으로 보상하되, 동일 표시블록에 속하는 모든 픽셀라인들을 대상으로 상기 구동 TFT의 문턱전압을 동시에 보상한 후, 상기 동일 표시블록에서 상기 구동 TFT의 전자이동도를 픽셀라인 단위로 순차적으로 보상하는 타이밍 콘트롤러를 구비하는 유기발광 표시장치.
An organic light emitting diode and a driving TFT are respectively displayed to display an image, and a plurality of pixels are formed to compensate for the threshold voltage and electron mobility of the driving TFT according to a source follower internal compensation method, and the pixel lines are formed by the pixels. A display panel in which a plurality of display blocks are divided along the data scan direction by the pixel lines grouped by a predetermined number;
A gate driving circuit for driving the gate signal supply lines formed on the display panel;
A data driving circuit for driving the data signal supply lines formed on the display panel; And
By controlling the operation of the gate driving circuit and the data driving circuit, the threshold voltage and electron mobility of the driving TFT are sequentially compensated in units of display blocks, but the threshold of the driving TFT is targeted for all pixel lines belonging to the same display block. An organic light emitting display device comprising a timing controller which compensates voltages simultaneously and sequentially compensates the electron mobility of the driving TFT in the same display block in units of pixel lines.
제 1 항에 있어서,
상기 표시블록들에는 이웃하게 배치되어 순차적이며 비 중첩적으로 보상되는 제1 표시블록과 제2 표시블록이 포함되고;
상기 타이밍 콘트롤러는,
상기 제1 표시블록을 대상으로 상기 구동 TFT의 문턱전압을 동시에 보상한 후, 상기 제1 표시블록에서 상기 구동 TFT의 전자이동도를 픽셀라인 단위로 순차적으로 보상한 다음, 이어서
상기 제2 표시블록을 대상으로 상기 구동 TFT의 문턱전압을 동시에 보상한 후, 상기 제2 표시블록에서 상기 구동 TFT의 전자이동도를 픽셀라인 단위로 순차적으로 보상하는 유기발광 표시장치.
According to claim 1,
The display blocks include a first display block and a second display block that are arranged adjacent to each other and are sequentially and non-overlappingly compensated;
The timing controller,
After the threshold voltage of the driving TFT is simultaneously compensated for the first display block, the electron mobility of the driving TFT is sequentially compensated in units of pixel lines in the first display block, and then
An organic light emitting display device for simultaneously compensating the threshold voltage of the driving TFT for the second display block, and sequentially compensating the electron mobility of the driving TFT in the pixel line unit in the second display block.
제 1 항에 있어서,
상기 표시블록들에는 이웃하게 배치되어 순차적이며 중첩적으로 보상되는 제1 표시블록과 제2 표시블록이 포함되고;
상기 타이밍 콘트롤러는,
상기 제1 표시블록을 대상으로 상기 구동 TFT의 문턱전압을 동시에 보상한 후, 상기 제2 표시블록을 대상으로 상기 구동 TFT의 문턱전압을 동시에 보상한 다음, 이어서
상기 제1 표시블록에서 상기 구동 TFT의 전자이동도를 픽셀라인 단위로 순차적으로 보상한 후, 상기 제2 표시블록에서 상기 구동 TFT의 전자이동도를 픽셀라인 단위로 순차적으로 보상하는 유기발광 표시장치.
According to claim 1,
The display blocks include a first display block and a second display block that are arranged adjacent to each other and are sequentially and overlapped to be compensated;
The timing controller,
After simultaneously compensating for the threshold voltage of the driving TFT for the first display block, simultaneously compensating for the threshold voltage of the driving TFT for the second display block, and then
An organic light emitting display device that sequentially compensates the electron mobility of the driving TFT in the pixel line unit in the first display block, and then sequentially compensates the electron mobility of the driving TFT in the pixel line unit in the second display block. .
제 1 항에 있어서,
상기 표시블록들의 각 픽셀라인에 대해, 상기 구동 TFT의 문턱전압이 보상되는 기간과 상기 구동 TFT의 전자이동도가 보상되는 기간 사이에는 플로팅 기간이 존재하며,
상기 플로팅 기간은, 동일 표시블록 내의 픽셀라인별로 달라지되, 상기 구동 TFT의 전자이동도에 대한 보상 순서가 가장 빠른 픽셀라인에서 가장 짧고 상기 구동 TFT의 전자이동도에 대한 보상 순서가 가장 늦은 픽셀라인에서 가장 긴 유기발광 표시장치.
According to claim 1,
For each pixel line of the display blocks, a floating period exists between a period in which the threshold voltage of the driving TFT is compensated and a period in which the electron mobility of the driving TFT is compensated,
The floating period is different for each pixel line in the same display block, but the pixel line having the shortest compensation order for the electron mobility of the driving TFT is the shortest and the pixel line having the lowest compensation order for the electron mobility of the driving TFT. Longest organic light-emitting display.
제 3 항 또는 제 4 항에 있어서,
상기 제2 표시블록을 대상으로 상기 구동 TFT의 문턱전압을 동시에 보상하는 기간은 상기 제1 표시블록의 가장 짧은 플로팅 기간과 중첩되는 유기발광 표시장치.
The method of claim 3 or 4,
The period of simultaneously compensating the threshold voltage of the driving TFT for the second display block is the organic light emitting display device overlapping the shortest floating period of the first display block.
제 4 항에 있어서,
상기 플로팅 기간 차이로 인해 동일 표시블록 내의 픽셀라인들 사이에서, 문턱전압 보상을 통해 셋팅된 상기 구동 TFT의 게이트-소스 간 전압이 서로 달라지는 것이 최소화되도록,
상기 타이밍 콘트롤러는 상기 플로팅 기간과 중첩하여 블랙 기입 기간을 설정하고, 상기 블랙 기입 기간 내에서 상기 구동 TFT의 게이트에 블랙 계조용 데이터전압을 인가하여 상기 구동 TFT의 게이트-소스 간 전압을 상기 구동 TFT의 문턱전압보다 낮춤으로써 상기 구동 TFT를 통해 흐르는 누설 전류를 차단하는 유기발광 표시장치.
The method of claim 4,
Due to the difference in the floating period, between the pixel lines in the same display block, the difference between the gate-source voltage of the driving TFT set through threshold voltage compensation is minimized,
The timing controller overlaps the floating period, sets a black writing period, and applies a black gradation data voltage to the gate of the driving TFT within the black writing period to apply the gate-source voltage of the driving TFT to the driving TFT. An organic light emitting display device that blocks leakage current flowing through the driving TFT by lowering it than a threshold voltage.
제 4 항에 있어서,
상기 플로팅 기간 차이로 인해 동일 표시블록 내의 픽셀라인들 사이에서, 문턱전압 보상을 통해 셋팅된 상기 구동 TFT의 게이트-소스 간 전압이 서로 달라지는 것이 최소화되도록,
상기 타이밍 콘트롤러는, 상기 동일 표시블록 내에서 상기 구동 TFT의 문턱전압이 보상되는 기간을 상기 플로팅 기간에 비례하여 픽셀라인 별로 증가되도록 설정하여, 상기 구동 TFT의 문턱전압이 보상되는 기간을 상기 구동 TFT의 전자이동도에 대한 보상 순서가 가장 빠른 픽셀라인에서 가장 짧게 하는 반면 상기 구동 TFT의 전자이동도에 대한 보상 순서가 가장 늦은 픽셀라인에서 가장 길게 하는 유기발광 표시장치.
The method of claim 4,
Due to the difference in the floating period, between the pixel lines in the same display block, the difference between the gate-source voltage of the driving TFT set through threshold voltage compensation is minimized,
The timing controller sets a period during which the threshold voltage of the driving TFT is compensated in the same display block to be increased for each pixel line in proportion to the floating period, so that a period during which the threshold voltage of the driving TFT is compensated for the driving TFT The organic light emitting display device having the longest compensation order for the electron mobility of the driver TFT, while the longest compensation order for the electron mobility of the driving TFT is shortest.
제 4 항에 있어서,
상기 타이밍 콘트롤러는, 상기 구동 TFT의 게이트전위를 제1 펄스와 제2 펄스를 포함하여 멀티 펄스 형태로 인가되는 게이트신호를 통해 제어하며;
상기 구동 TFT의 문턱전압이 보상되는 기간은 상기 게이트신호의 제1 펄스에 따라 결정되고, 상기 구동 TFT의 전자이동도가 보상되는 기간은 상기 게이트신호의 제2 펄스에 따라 결정되는 유기발광 표시장치.
The method of claim 4,
The timing controller controls the gate potential of the driving TFT through a gate signal applied in a multi-pulse form including a first pulse and a second pulse;
The period during which the threshold voltage of the driving TFT is compensated is determined according to the first pulse of the gate signal, and the period during which the electron mobility of the driving TFT is compensated is determined according to the second pulse of the gate signal. .
제 8 항에 있어서,
상기 타이밍 콘트롤러는, 상기 구동 TFT의 전자이동도가 보상되는 기간 내에서 상기 구동 TFT의 게이트에 일정 레벨의 프리챠지용 전압과 화상표시용 계조전압을 포함한 2 스텝 데이터전압이 인가되도록 제어하는 유기발광 표시장치.
The method of claim 8,
The timing controller controls organic light emission to control the gate of the driving TFT so that a two-step data voltage including a pre-charge voltage and a gradation voltage for image display is applied to the gate of the driving TFT within a period in which the electron mobility of the driving TFT is compensated. Display device.
제 8 항에 있어서,
상기 타이밍 콘트롤러는, 상기 구동 TFT의 전자이동도가 보상되는 기간 내에서 상기 구동 TFT의 게이트에 화상표시용 계조전압이 1 스텝 데이터전압으로 인가되도록 제어하고;
상기 게이트신호의 제2 펄스는 상기 화상표시용 계조전압이 상기 데이터 구동회로에서 출력되고 있는 도중에 인가되되, 상기 화상표시용 계조전압의 출력 시간의 1/2 이하에 대응되는 펄스폭을 갖는 유기발광 표시장치.
The method of claim 8,
The timing controller controls the gradation voltage for image display to be applied as one step data voltage to the gate of the driving TFT within a period in which the electron mobility of the driving TFT is compensated;
The second pulse of the gate signal is applied while the gradation voltage for image display is being output from the data driving circuit, and the organic light emission has a pulse width corresponding to 1/2 or less of the output time of the gradation voltage for image display. Display device.
제 10 항에 있어서,
상기 타이밍 콘트롤러는, 상기 게이트신호의 제1 펄스가 추가보상용 플로팅 구간을 사이에 두고 제1-1 펄스와 제1-2 펄스로 분할되도록 제어하고;
상기 제1-1 펄스에 의해 상기 구동 TFT의 문턱전압이 1차 보상되고, 상기 추가보상용 플로팅 구간에서 상기 구동 TFT의 문턱전압이 2차 보상되는 유기발광 표시장치.
The method of claim 10,
The timing controller controls the first pulse of the gate signal to be divided into a 1-1 pulse and a 1-2 pulse with a floating period for additional compensation interposed therebetween;
An organic light emitting display device in which the threshold voltage of the driving TFT is first compensated by the first-first pulse, and the threshold voltage of the driving TFT is secondary compensated in the floating period for additional compensation.
제 11 항에 있어서,
상기 제1-2 펄스는 상기 플로팅 기간과 중첩되는 블랙 기입 기간 내에서 인가되며,
상기 제1-2 펄스에 의해 상기 구동 TFT의 게이트에는 블랙 계조용 데이터전압이 인가되는 유기발광 표시장치.
The method of claim 11,
The 1-2 pulses are applied within a black writing period overlapping with the floating period,
An organic light emitting display device to which a data voltage for black gradation is applied to the gate of the driving TFT by the first-2 pulse.
제 1 항에 있어서,
상기 픽셀들 각각은,
상기 유기발광다이오드;
게이트 노드에 접속된 게이트전극, 소스 노드에 접속된 소스전극, 및 고전위 픽셀 구동전압의 입력단에 접속된 드레인전극을 포함하며, 게이트-소스 간 전압에 따라 상기 유기발광다이오드에 흐르는 구동전류를 제어하는 상기 구동 TFT;
상기 게이트 노드와 상기 소스 노드 사이에 접속된 스토리지 커패시터;
게이트전위제어용 게이트신호가 공급되는 제1 게이트신호 공급라인에 접속된 게이트전극, 데이터신호가 공급되는 데이터신호 공급라인에 접속된 드레인전극, 및 상기 게이트 노드에 접속된 소스전극을 포함하며, 상기 게이트전위제어용 게이트신호에 따라 스위칭되어 상기 게이트 노드의 전위를 제어하는 제1 스위치 TFT; 및
소스전위제어용 게이트신호가 공급되는 제2 게이트신호 공급라인에 접속된 게이트전극, 초기화전압의 입력단에 접속된 드레인전극, 및 상기 소스 노드에 접속된 소스전극을 포함하며, 상기 소스전위제어용 게이트신호에 따라 스위칭되어 상기 소스 노드의 전위를 제어하는 제2 스위치 TFT를 구비하는 유기발광 표시장치.
According to claim 1,
Each of the pixels,
The organic light emitting diode;
It includes a gate electrode connected to a gate node, a source electrode connected to a source node, and a drain electrode connected to an input terminal of a high potential pixel driving voltage, and controls the driving current flowing through the organic light emitting diode according to the voltage between the gate and the source. The driving TFT;
A storage capacitor connected between the gate node and the source node;
A gate electrode connected to a first gate signal supply line to which a gate signal for gate potential control is supplied, a drain electrode connected to a data signal supply line to which a data signal is supplied, and a source electrode connected to the gate node, wherein the gate A first switch TFT switched according to a potential control gate signal to control the potential of the gate node; And
A gate electrode connected to a second gate signal supply line to which a gate signal for source potential control is supplied, a drain electrode connected to an input terminal of an initialization voltage, and a source electrode connected to the source node, the gate signal for source potential control And a second switch TFT that is switched accordingly to control the potential of the source node.
제 13 항에 있어서,
상기 픽셀들 각각은,
추가 게이트전위제어용 게이트신호가 공급되는 제3 게이트신호 공급라인에 접속된 게이트전극, 옵셋 전압의 입력단에 접속된 드레인전극, 및 상기 게이트 노드에 접속된 소스전극을 포함하며, 상기 추가 게이트전위제어용 게이트신호에 따라 스위칭되어 상기 게이트 노드의 전위를 제어하는 제3 스위치 TFT를 더 구비하는 유기발광 표시장치.
The method of claim 13,
Each of the pixels,
A gate electrode connected to a third gate signal supply line to which an additional gate potential control gate signal is supplied, a drain electrode connected to an input terminal of an offset voltage, and a source electrode connected to the gate node, wherein the gate for controlling the additional gate potential is And a third switch TFT that is switched according to a signal to control the potential of the gate node.
유기발광다이오드와 구동 TFT를 각각 포함하여 화상을 표시하며 소스 팔로워 내부 보상 방식에 따라 상기 구동 TFT의 문턱전압 및 전자이동도를 보상하는 다수의 픽셀들이 형성되고, 상기 픽셀들에 의해 다수의 픽셀라인들이 이루어진 표시패널과, 상기 표시패널에 형성된 게이트신호 공급라인들을 구동하는 게이트 구동회로와, 상기 표시패널에 형성된 데이터신호 공급라인들을 구동하는 데이터 구동회로를 갖는 유기발광 표시장치의 구동방법에 있어서,
소정 개수씩 그룹핑되는 상기 픽셀라인들에 의해 데이터 스캔 방향을 따라 다수의 표시블록들로 표시패널을 분할하는 단계; 및
상기 게이트 구동회로와 데이터 구동회로의 동작을 제어하여, 상기 구동 TFT의 문턱전압 및 전자이동도를 표시블록 단위로 순차적으로 보상하되, 동일 표시블록에 속하는 모든 픽셀라인들을 대상으로 상기 구동 TFT의 문턱전압을 동시에 보상한 후, 상기 동일 표시블록에서 상기 구동 TFT의 전자이동도를 픽셀라인 단위로 순차적으로 보상하는 단계를 포함하는 유기발광 표시장치의 구동방법.
An organic light emitting diode and a driving TFT are respectively displayed to display an image, and a plurality of pixels are formed to compensate for the threshold voltage and electron mobility of the driving TFT according to a source follower internal compensation method, and the pixel lines are formed by the pixels. In the driving method of the organic light emitting display device having a display panel made of them, a gate driving circuit for driving the gate signal supply lines formed on the display panel, and a data driving circuit for driving the data signal supply lines formed on the display panel,
Dividing a display panel into a plurality of display blocks along a data scan direction by the pixel lines grouped by a predetermined number; And
By controlling the operation of the gate driving circuit and the data driving circuit, the threshold voltage and electron mobility of the driving TFT are sequentially compensated in units of display blocks, but the threshold of the driving TFT is targeted for all pixel lines belonging to the same display block. And simultaneously compensating for voltage and sequentially compensating electron mobility of the driving TFT in the same display block in units of pixel lines.
제 15 항에 있어서,
상기 표시블록들에는 이웃하게 배치되어 순차적이며 비 중첩적으로 보상되는 제1 표시블록과 제2 표시블록이 포함되고;
상기 구동 TFT의 문턱전압 및 전자이동도를 보상하는 단계는,
상기 제1 표시블록을 대상으로 상기 구동 TFT의 문턱전압을 동시에 보상한 후, 상기 제1 표시블록에서 상기 구동 TFT의 전자이동도를 픽셀라인 단위로 순차적으로 보상한 다음, 이어서
상기 제2 표시블록을 대상으로 상기 구동 TFT의 문턱전압을 동시에 보상한 후, 상기 제2 표시블록에서 상기 구동 TFT의 전자이동도를 픽셀라인 단위로 순차적으로 보상하는 유기발광 표시장치의 구동방법.
The method of claim 15,
The display blocks include a first display block and a second display block that are arranged adjacent to each other and are sequentially and non-overlappingly compensated;
Compensating the threshold voltage and electron mobility of the driving TFT,
After the threshold voltage of the driving TFT is simultaneously compensated for the first display block, the electron mobility of the driving TFT is sequentially compensated in units of pixel lines in the first display block, and then
A method of driving an organic light emitting display device that simultaneously compensates a threshold voltage of the driving TFT for the second display block, and then sequentially compensates the electron mobility of the driving TFT in the pixel line unit in the second display block.
제 15 항에 있어서,
상기 표시블록들에는 이웃하게 배치되어 순차적이며 중첩적으로 보상되는 제1 표시블록과 제2 표시블록이 포함되고;
상기 구동 TFT의 문턱전압 및 전자이동도를 보상하는 단계는,
상기 제1 표시블록을 대상으로 상기 구동 TFT의 문턱전압을 동시에 보상한 후, 상기 제2 표시블록을 대상으로 상기 구동 TFT의 문턱전압을 동시에 보상한 다음, 이어서
상기 제1 표시블록에서 상기 구동 TFT의 전자이동도를 픽셀라인 단위로 순차적으로 보상한 후, 상기 제2 표시블록에서 상기 구동 TFT의 전자이동도를 픽셀라인 단위로 순차적으로 보상하는 유기발광 표시장치의 구동방법.
The method of claim 15,
The display blocks include a first display block and a second display block that are arranged adjacent to each other and are sequentially and overlapped to be compensated;
Compensating the threshold voltage and electron mobility of the driving TFT,
After simultaneously compensating for the threshold voltage of the driving TFT for the first display block, simultaneously compensating for the threshold voltage of the driving TFT for the second display block, and then
An organic light emitting display device that sequentially compensates the electron mobility of the driving TFT in the pixel line unit in the first display block, and then sequentially compensates the electron mobility of the driving TFT in the pixel line unit in the second display block. How to drive.
제 15 항에 있어서,
상기 표시블록들의 각 픽셀라인에 대해, 상기 구동 TFT의 문턱전압이 보상되는 기간과 상기 구동 TFT의 전자이동도가 보상되는 기간 사이에는 플로팅 기간이 존재하며,
상기 플로팅 기간은, 동일 표시블록 내의 픽셀라인별로 달라지되, 상기 구동 TFT의 전자이동도에 대한 보상 순서가 가장 빠른 픽셀라인에서 가장 짧고 상기 구동 TFT의 전자이동도에 대한 보상 순서가 가장 늦은 픽셀라인에서 가장 긴 유기발광 표시장치의 구동방법.
The method of claim 15,
For each pixel line of the display blocks, a floating period exists between a period in which the threshold voltage of the driving TFT is compensated and a period in which the electron mobility of the driving TFT is compensated,
The floating period is different for each pixel line in the same display block, but the pixel line having the shortest compensation order for the electron mobility of the driving TFT is the shortest and the pixel line having the lowest compensation order for the electron mobility of the driving TFT. The longest organic light emitting display driving method.
제 17 항에 있어서,
상기 제2 표시블록을 대상으로 상기 구동 TFT의 문턱전압을 동시에 보상하는 기간은 상기 제1 표시블록의 가장 짧은 플로팅 기간과 중첩되는 유기발광 표시장치의 구동방법.
The method of claim 17,
The method for simultaneously compensating for the threshold voltage of the driving TFT for the second display block is overlapped with the shortest floating period of the first display block.
제 18 항에 있어서,
상기 플로팅 기간 차이로 인해 동일 표시블록 내의 픽셀라인들 사이에서, 문턱전압 보상을 통해 셋팅된 상기 구동 TFT의 게이트-소스 간 전압이 서로 달라지는 것이 최소화되도록,
상기 구동 TFT의 문턱전압 및 전자이동도를 보상하는 단계는, 상기 플로팅 기간과 중첩하여 블랙 기입 기간을 설정하고, 상기 블랙 기입 기간 내에서 상기 구동 TFT의 게이트에 블랙 계조용 데이터전압을 인가하여 상기 구동 TFT의 게이트-소스 간 전압을 상기 구동 TFT의 문턱전압보다 낮춤으로써 상기 구동 TFT를 통해 흐르는 누설 전류를 차단하는 유기발광 표시장치의 구동방법.
The method of claim 18,
Due to the difference in the floating period, between the pixel lines in the same display block, the difference between the gate-source voltage of the driving TFT set through threshold voltage compensation is minimized,
Compensating the threshold voltage and electron mobility of the driving TFT overlaps the floating period, sets a black writing period, and applies a black gradation data voltage to the gate of the driving TFT within the black writing period. A method of driving an organic light emitting display device that blocks leakage current flowing through the driving TFT by lowering a gate-source voltage of the driving TFT below a threshold voltage of the driving TFT.
제 18 항에 있어서,
상기 플로팅 기간 차이로 인해 동일 표시블록 내의 픽셀라인들 사이에서, 문턱전압 보상을 통해 셋팅된 상기 구동 TFT의 게이트-소스 간 전압이 서로 달라지는 것이 최소화되도록,
상기 구동 TFT의 문턱전압 및 전자이동도를 보상하는 단계는, 상기 동일 표시블록 내에서 상기 구동 TFT의 문턱전압이 보상되는 기간을 상기 플로팅 기간에 비례하여 픽셀라인 별로 증가되도록 설정하여, 상기 구동 TFT의 문턱전압이 보상되는 기간을 상기 구동 TFT의 전자이동도에 대한 보상 순서가 가장 빠른 픽셀라인에서 가장 짧게 하는 반면 상기 구동 TFT의 전자이동도에 대한 보상 순서가 가장 늦은 픽셀라인에서 가장 길게 하는 유기발광 표시장치의 구동방법.
The method of claim 18,
Due to the difference in the floating period, between the pixel lines in the same display block, the difference between the gate-source voltage of the driving TFT set through threshold voltage compensation is minimized,
Compensating for the threshold voltage and electron mobility of the driving TFT is set such that a period during which the threshold voltage of the driving TFT is compensated in the same display block is increased for each pixel line in proportion to the floating period, so that the driving TFT The period in which the threshold voltage is compensated is shortest in the pixel line having the fastest compensation order for the electron mobility of the driving TFT, while it is the longest in the pixel line having the longest compensation order for the electron mobility of the driving TFT. Method of driving a light emitting display device.
제 18 항에 있어서,
상기 구동 TFT의 문턱전압 및 전자이동도를 보상하는 단계에서, 상기 구동 TFT의 게이트전위는 제1 펄스와 제2 펄스를 포함하여 멀티 펄스 형태로 인가되는 게이트신호에 의해 제어되며;
상기 구동 TFT의 문턱전압이 보상되는 기간은 상기 게이트신호의 제1 펄스에 따라 결정되고, 상기 구동 TFT의 전자이동도가 보상되는 기간은 상기 게이트신호의 제2 펄스에 따라 결정되는 유기발광 표시장치의 구동방법.
The method of claim 18,
In the step of compensating the threshold voltage and electron mobility of the driving TFT, the gate potential of the driving TFT is controlled by a gate signal applied in a multi-pulse form including a first pulse and a second pulse;
The period during which the threshold voltage of the driving TFT is compensated is determined according to the first pulse of the gate signal, and the period during which the electron mobility of the driving TFT is compensated is determined according to the second pulse of the gate signal. How to drive.
제 22 항에 있어서,
상기 구동 TFT의 문턱전압 및 전자이동도를 보상하는 단계에서, 상기 구동 TFT의 전자이동도가 보상되는 기간 동안 상기 구동 TFT의 게이트에 일정 레벨의 프리챠지용 전압과 화상표시용 계조전압을 포함한 2 스텝 데이터전압이 인가되는 유기발광 표시장치의 구동방법.
The method of claim 22,
In the step of compensating the threshold voltage and electron mobility of the driving TFT, the gate of the driving TFT during the period during which the electron mobility of the driving TFT is compensated includes a predetermined level of pre-charge voltage and gradation voltage for image display. Method of driving an organic light emitting display device to which a step data voltage is applied.
제 22 항에 있어서,
상기 구동 TFT의 문턱전압 및 전자이동도를 보상하는 단계에서, 상기 구동 TFT의 전자이동도가 보상되는 기간 동안 상기 구동 TFT의 게이트에 화상표시용 계조전압이 1 스텝 데이터전압으로 인가되고;
상기 게이트신호의 제2 펄스는 상기 화상표시용 계조전압이 상기 데이터 구동회로에서 출력되고 있는 도중에 인가되되, 상기 화상표시용 계조전압의 출력 시간의 1/2 이하에 대응되는 펄스폭을 갖는 유기발광 표시장치의 구동방법.
The method of claim 22,
In the step of compensating the threshold voltage and electron mobility of the driving TFT, a gray level voltage for image display is applied as a one-step data voltage to the gate of the driving TFT during the period during which the electron mobility of the driving TFT is compensated;
The second pulse of the gate signal is applied while the gradation voltage for image display is being output from the data driving circuit, and the organic light emission has a pulse width corresponding to 1/2 or less of the output time of the gradation voltage for image display. Method of driving the display device.
제 24 항에 있어서,
상기 구동 TFT의 문턱전압 및 전자이동도를 보상하는 단계에서, 상기 게이트신호의 제1 펄스는 추가보상용 플로팅 구간을 사이에 두고 제1-1 펄스와 제1-2 펄스로 분할되고;
상기 제1-1 펄스에 의해 상기 구동 TFT의 문턱전압이 1차 보상되고, 상기 추가보상용 플로팅 구간에서 상기 구동 TFT의 문턱전압이 2차 보상되는 유기발광 표시장치의 구동방법.
The method of claim 24,
In the step of compensating the threshold voltage and electron mobility of the driving TFT, the first pulse of the gate signal is divided into a 1-1 pulse and a 1-2 pulse with an additional compensation floating period therebetween;
A method of driving an organic light emitting display device in which a threshold voltage of the driving TFT is first compensated by the first-first pulse, and a threshold voltage of the driving TFT is secondary-compensated in the floating period for additional compensation.
제 25 항에 있어서,
상기 제1-2 펄스는 상기 플로팅 기간과 중첩되는 블랙 기입 기간 내에서 인가되며,
상기 제1-2 펄스에 의해 상기 구동 TFT의 게이트에는 블랙 계조용 데이터전압이 인가되는 유기발광 표시장치의 구동방법.
The method of claim 25,
The 1-2 pulses are applied within a black writing period overlapping with the floating period,
A method of driving an organic light emitting display device to which a data voltage for black gradation is applied to a gate of the driving TFT by the 1-2th pulse.
KR1020140037771A 2014-03-31 2014-03-31 Organic Light Emitting Display And Driving Method Thereof KR102135934B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020140037771A KR102135934B1 (en) 2014-03-31 2014-03-31 Organic Light Emitting Display And Driving Method Thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020140037771A KR102135934B1 (en) 2014-03-31 2014-03-31 Organic Light Emitting Display And Driving Method Thereof

Publications (2)

Publication Number Publication Date
KR20150114080A KR20150114080A (en) 2015-10-12
KR102135934B1 true KR102135934B1 (en) 2020-07-21

Family

ID=54346858

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020140037771A KR102135934B1 (en) 2014-03-31 2014-03-31 Organic Light Emitting Display And Driving Method Thereof

Country Status (1)

Country Link
KR (1) KR102135934B1 (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20190008680A (en) * 2017-07-17 2019-01-25 엘지디스플레이 주식회사 Electroluminescent Display Device And Driving Method Of The Same

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102509115B1 (en) * 2018-06-05 2023-03-10 엘지디스플레이 주식회사 Display Device And Driving Method Thereof
KR102627270B1 (en) * 2018-06-05 2024-01-22 엘지디스플레이 주식회사 Electroluminescent Display Device
KR102637825B1 (en) * 2018-11-14 2024-02-19 엘지디스플레이 주식회사 Display device and driving method

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20110133281A (en) * 2010-06-04 2011-12-12 삼성모바일디스플레이주식회사 Organic light emitting display and driving method thereof

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20190008680A (en) * 2017-07-17 2019-01-25 엘지디스플레이 주식회사 Electroluminescent Display Device And Driving Method Of The Same
KR102509114B1 (en) 2017-07-17 2023-03-10 엘지디스플레이 주식회사 Electroluminescent Display Device And Driving Method Of The Same

Also Published As

Publication number Publication date
KR20150114080A (en) 2015-10-12

Similar Documents

Publication Publication Date Title
KR102083458B1 (en) Organic Light Emitting Display and Image Quality Compensation Method Of The Same
KR102559083B1 (en) Organic Light EmitPing Display
KR102081132B1 (en) Organic Light Emitting Display
KR102301325B1 (en) Device And Method For Sensing Threshold Voltage Of Driving TFT included in Organic Light Emitting Display
US10504429B2 (en) Electroluminescent display and method of driving the same
KR101269000B1 (en) Organic electro-luminescent display device and driving method thereof
KR102326166B1 (en) Electroluminescent Display Device and Driving Method thereof
KR102578715B1 (en) Organic light emitting diode display
KR102636682B1 (en) Display device and driving method therof
KR20210085050A (en) Electroluminescence Display Device
KR20100069427A (en) Organic light emitting diode display
KR102135934B1 (en) Organic Light Emitting Display And Driving Method Thereof
KR102405106B1 (en) OLED driving current compensation circuit and Organic Light Emitting Display device comprising the same
KR102309843B1 (en) Organic Light Emitting Display
KR102328983B1 (en) Organic Light Emitting Display
KR20190057747A (en) Organic light emitting display device and driving method of the same
KR102618390B1 (en) Display device and driving method thereof
US20110169872A1 (en) Display apparatus and display driving method
KR102348763B1 (en) Organic Light Emitting Display And Driving Method Thereof
KR102390673B1 (en) Electroluminescence display
KR102472853B1 (en) Electroluminescent Display Device And Driving Method Of The Same
KR102326284B1 (en) Organic Light Emitting Display
KR102369366B1 (en) Organic Light Emitting Display And Driving Method Thereof
KR102509114B1 (en) Electroluminescent Display Device And Driving Method Of The Same
US20240161705A1 (en) Light-emitting display device

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant