KR20160084955A

KR20160084955A - 게이트 구동 방법, 게이트 드라이버 및 표시장치

Info

Publication number: KR20160084955A
Application number: KR1020150001385A
Authority: KR
Inventors: 성소연; 최정임; 문창섭
Original assignee: 엘지디스플레이 주식회사
Priority date: 2015-01-06
Filing date: 2015-01-06
Publication date: 2016-07-15
Also published as: KR102400275B1

Abstract

본 실시예들은, 전력 소모 저감을 가능하게 하는 게이트 클럭 신호를 이용하는 게이트 구동 방법, 게이트 드라이버 및 표시장치에 관한 것이다.

Description

게이트 구동 방법, 게이트 드라이버 및 표시장치{GATE DRIVING METHOD, GATE DRIVER, AND DISPLAY DEVICE}

본 실시예들은 게이트 구동 방법, 게이트 드라이버 및 표시장치에 관한 것이다.

정보화 사회가 발전함에 따라 화상을 표시하기 위한 표시장치에 대한 요구가 다양한 형태로 증가하고 있으며, 근래에는 액정표시장치(Liquid Crystal Display Device), 플라즈마표시장치(Plasma Display Device), 유기발광표시장치(Organic Light Emitting Display Device) 등과 같은 여러 가지 표시장치가 활용되고 있다.

이러한 표시장치는 데이터 라인들과 게이트 라인들이 배치되고, 서브픽셀들이 배치된 표시패널과, 데이터 라인들을 구동하는 데이터 드라이버와, 게이트 라인들을 순차적으로 구동하는 게이트 드라이버 등을 포함한다.

한편, 게이트 드라이버는, 스캔 신호(게이트 신호)를 출력하기 위해, 풀-업 트랜지스터와 풀-다운 트랜지스터를 포함하고 있는데, 해당 게이트 라인을 온(On) 시키기 위하여 풀-업 트랜지스터를 통해 하이 레벨 전압(VGH)을 게이트 라인으로 출력하고, 해당 게이트 라인을 오프(Off) 시키기 위하여 풀-다운 트랜지스터를 통해 로우 레벨 전압(VGL)을 게이트 라인으로 출력한다.

이와 같은 게이트 구동을 위해, 게이트 드라이버는, 정전압에 해당하는 하이 레벨 전압(VGH)을 갖는 하이 레벨 구간과 정전압에 해당하는 로우 레벨 전압(VGL)을 갖는 로우 레벨 구간이 반복되는 클럭신호를 입력받아, 입력된 클럭신호를 이용하여 게이트 신호를 생성하여 해당 게이트 라인으로 출력한다.

이러한 게이트 구동 시, 클럭신호의 로우 레벨 구간에서의 로우 레벨 전압(VGL)은, 게이트 드라이버 내부에서의 전류를 상당히 증가시켜 전력 소모를 커지게 하는 문제점이 초래될 수 있다.

본 실시예들의 목적은, 전력 소모를 줄일 수 있는 게이트 구동 방법, 게이트 드라이버 및 표시장치를 제공하는 데 있다.

본 실시예들의 다른 목적은, 전력 소모 저감을 가능하게 하는 게이트 클럭 신호를 이용하는 게이트 구동 방법, 게이트 드라이버 및 표시장치를 제공하는 데 있다.

일 실시예는, 다수의 게이트 라인이 배치된 표시패널과, 정전압에 해당하는 하이 레벨 전압을 갖는 하이 레벨 구간과 하이 임피던스 레벨의 로우 레벨 구간이 반복되는 게이트 클럭신호에 근거하여 게이트 신호를 생성하여 해당 게이트 라인으로 출력하는 게이트 드라이버를 포함하는 표시장치를 제공할 수 있다.

이러한 게이트 드라이버에서 게이트 신호의 생성시 사용하는 게이트 클럭신호는, 하이 레벨 전압의 하이 레벨 구간과 로우 레벨 전압의 로우 레벨 구간이 반복되는 클럭신호를 변경한 신호이되, 하이 레벨 구간은 하이 레벨 전압이고, 로우 레벨 구간은 로우 레벨 전압에서 전압 플로팅이 된 하이 임피던스 레벨로 변경된 신호일 수 있다.

다른 실시예는, 정전압에 해당하는 하이 레벨 전압(VGH)과 로우 레벨 전압이 반복되는 클럭신호를 입력받는 클럭신호 입력부와, 클럭신호의 로우 레벨 구간을 로우 레벨 전압에서 하이 임피던스 레벨로 변경하여, 하이 레벨 전압을 갖는 하이 레벨 구간과 하이 임피던스 레벨의 로우 레벨 구간이 반복되는 게이트 클럭신호를 생성하는 클럭신호 변경부와, 게이트 클럭신호에 근거하여 게이트 신호를 생성하여 출력하는 게이트 신호 생성 회로부를 포함하는 게이트 드라이버를 제공할 수 있다.

또 다른 실시예는, 다수의 게이트 라인이 배치된 표시패널과, 다수의 게이트 라인을 구동하는 게이트 드라이버를 포함하는 표시장치의 게이트 구동 방법을 제공할 수 있다.

이러한 표시장치의 게이트 구동 방법은, 게이트 드라이버가, 정전압에 해당하는 하이 레벨 전압을 갖는 하이 레벨 구간과 하이 임피던스 레벨의 로우 레벨 구간이 반복되는 게이트 클럭신호에 근거하여 게이트 신호를 생성하는 단계와, 게이트 드라이버가, 게이트 신호를 해당 게이트 라인으로 출력하는 단계를 포함할 수 있다.

이상에서 설명한 바와 같은 본 실시예들에 의하면, 전력 소모를 줄일 수 있는 게이트 구동 방법, 게이트 드라이버 및 표시장치를 제공할 수 있다.

본 실시예들에 의하면, 전력 소모 저감을 가능하게 하는 게이트 클럭 신호를 이용하는 게이트 구동 방법, 게이트 드라이버 및 표시장치를 제공할 수 있다.

본 실시예들에 의하면, 터치패널 내장형 표시패널을 포함하는 경우, 기생 캐패시터 형성을 방지하여 센싱 정확도를 높여줄 수 있는 표시장치를 제공할 수 있다.

도 1은 본 실시예들에 따른 표시장치의 개략적인 시스템 구성도이다.
도 2는 본 실시예들에 따른 표시장치의 게이트 드라이버에 포함된 GIP(Gate In Panel) 타입의 게이트 드라이버 집적회로들을 나타낸 도면이다.
도 3은 본 실시예들에 따른 표시장치에서, 게이트 드라이버 집적회로의 개략적인 블록도이다.
도 4는 본 실시예들에 따른 표시장치에서, 게이트 드라이버 집적회로 내 게이트 신호 생성 회로부의 예시도이다.
도 5는 본 실시예들에 따른 표시장치에서, 게이트 드라이버 집적회로 내 게이트 신호 생성 회로부의 다른 예시도이다.
도 6은 본 실시예들에 따른 표시장치에서, 8상 클럭 기반의 게이트 구동을 하는 경우, 8상의 클럭신호를 나타낸 도면이다.
도 7은 본 실시예들에 따른 표시장치에서, 8상 클럭 기반의 게이트 구동을 하는 경우, 로우 레벨 구간이 하이 임피던스 레벨로 되어 있는 8상의 게이트 클럭신호를 나타낸 도면이다.
도 8은 본 실시예들에 따른 표시장치에서, 8상 클럭 기반의 게이트 구동을 하는 경우, 풀-다운 트랜지스터의 사이즈 조정을 통해, 로우 레벨 구간을 정전압과 유사한 형태로 잡아준 8상의 게이트 클럭신호를 나타낸 도면이다.
도 9 및 도 10은 본 실시예들에 따른 표시장치에서, 게이트 드라이버 집적회로 내 게이트 신호 생성 회로부의 구현 예시와 그 동작에 따른 신호 타이밍도이다.
도 11은 본 실시예들에 따른 표시장치가 터치패널이 내장된 표시패널을 포함하는 경우, 표시패널에 배치된 터치 전극들과 신호 라인들에 대한 예시도이다.
도 12는 본 실시예들에 따른 표시장치에서, 구동 모드(디스플레이 모드, 터치 모드)에 따라, 표시패널에 배치된 터치 전극으로 인가되는 신호를 나타낸 도면이다.
도 13은 본 실시예들에 따른 표시장치에서, 터치 모드 시간 동안, 표시패널에서 발생하는 캐패시턴스 성분을 나타낸 도면이다.
도 14 및 도 15는 본 실시예들에 따른 표시장치에서, 터치 모드 시간 동안, 터치 전극에 터치 구동 신호가 인가되는 경우, 표시패널에서 발생하는 기생 캐패시턴스 성분을 제거하기 위한 로드 프리 구동 방법을 나타낸 도면이다.
도 16 내지 도 19는 실시예들에 따른 표시장치에서, 로드 프리 구동을 위한 게이트 드라이버 집적회로 내 게이트 신호 생성 회로부의 예시도이다.

이하, 본 발명의 일부 실시예들을 예시적인 도면을 참조하여 상세하게 설명한다. 각 도면의 구성요소들에 참조부호를 부가함에 있어서, 동일한 구성요소들에 대해서는 비록 다른 도면상에 표시되더라도 가능한 한 동일한 부호를 가질 수 있다. 또한, 본 발명을 설명함에 있어, 관련된 공지 구성 또는 기능에 대한 구체적인 설명이 본 발명의 요지를 흐릴 수 있다고 판단되는 경우에는 그 상세한 설명은 생략할 수 있다.

또한, 본 발명의 구성 요소를 설명하는 데 있어서, 제 1, 제 2, A, B, (a), (b) 등의 용어를 사용할 수 있다. 이러한 용어는 그 구성 요소를 다른 구성 요소와 구별하기 위한 것일 뿐, 그 용어에 의해 해당 구성 요소의 본질, 차례, 순서 또는 개수 등이 한정되지 않는다. 어떤 구성 요소가 다른 구성요소에 "연결", "결합" 또는 "접속"된다고 기재된 경우, 그 구성 요소는 그 다른 구성요소에 직접적으로 연결되거나 또는 접속될 수 있지만, 각 구성 요소 사이에 다른 구성 요소가 "개재"되거나, 각 구성 요소가 다른 구성 요소를 통해 "연결", "결합" 또는 "접속"될 수도 있다고 이해되어야 할 것이다.

도 1은 본 실시예들에 따른 표시장치(100)의 개략적인 시스템 구성도이다.

도 1을 참조하면, 본 실시예들에 따른 표시장치(100)는, 표시패널(110), 데이터 드라이버(120), 게이트 드라이버(130), 타이밍 컨트롤러(140) 등을 포함한다.

표시패널(110)에는, 다수의 데이터 라인(DL1, DL2, ... , DLm, m은 2 이상의 자연수)과, 다수의 게이트 라인(GL1, GL2, ... , GLn, n은 2 이상의 자연수)이 배치된다.

또한, 표시패널(110)에는 다수의 서브픽셀(SP: Sub-Pixel)이 매트릭스 타입으로 배치된다.

데이터 드라이버(120)는, 다수의 데이터 라인(DL1, DL2, ... , DLm)을 구동한다.

게이트 드라이버(120)는, 다수의 게이트 라인(GL1, GL2, ... , GLn)으로 게이트 신호("스캔 신호"라고도 함)를 순차적으로 공급하여, 다수의 게이트 라인(GL1, GL2, ... , GLn)을 순차적으로 구동한다.

타이밍 컨트롤러(140)는, 데이터 드라이버(120) 및 게이트 드라이버(130)로 각종 제어신호를 공급하여, 데이터 드라이버(120) 및 게이트 드라이버(130)를 제어한다.

이러한 타이밍 컨트롤러(140)는, 각 프레임에서 구현하는 타이밍에 따라 스캔을 시작하고, 외부에서 입력되는 영상 데이터를 데이터 드라이버(120)에서 사용하는 데이터 신호 형식에 맞게 전환하여 전환된 영상 데이터를 출력하고, 스캔에 맞춰 적당한 시간에 데이터 구동을 통제한다.

게이트 드라이버(130)는, 타이밍 컨트롤러(140)의 제어에 따라, 온(On) 전압 또는 오프(Off) 전압의 스캔 신호를 다수의 게이트 라인으로 순차적으로 공급하여 다수의 게이트 라인을 순차적으로 구동한다.

게이트 드라이버(130)는, 구동 방식에 따라서, 도 1에서와 같이, 표시패널(110)의 일 측에만 위치할 수도 있고, 경우에 따라서는, 양측에 위치할 수도 있다.

또한, 게이트 드라이버(130)는, 다수의 게이트 드라이버 집적회로(GDIC: Gate Driver Integrated Circuit)를 포함할 수 있다.

또한, 다수의 게이트 드라이버 집적회로는, 테이프 오토메티드 본딩(TAB: Tape Automated Bonding) 방식 또는 칩 온 글래스(COG) 방식으로 표시패널(110)의 본딩 패드(Bonding Pad)에 연결되거나, GIP(Gate In Panel) 타입으로 구현되어 표시패널(110)에 직접 배치될 수도 있으며, 경우에 따라서, 표시패널(110)에 집적화되어 배치될 수도 있다.

게이트 드라이버(130)에 포함된 다수의 게이트 드라이버 집적회로 각각은 쉬프트 레지스터, 레벨 쉬프터 등을 포함할 수 있다.

데이터 드라이버(120)는, 특정 게이트 라인이 열리면, 타이밍 컨트롤러(140)로부터 수신한 영상 데이터를 아날로그 형태의 데이터 전압으로 변환하여 데이터 라인들로 공급함으로써, 다수의 데이터 라인을 구동한다.

데이터 드라이버(120)는 하나 이상의 소스 드라이버 집적회로(SDIC: Source Driver Integrated Circuit)를 포함할 수 있다.

데이터 드라이버(120)에 포함된 하나 이상의 소스 드라이버 집적회로는, 테이프 오토메티드 본딩(TAB: Tape Automated Bonding) 방식 또는 칩 온 글래스(COG) 방식으로 표시패널(110)의 본딩 패드(Bonding Pad)에 연결되거나, 표시패널(110)에 직접 배치될 수도 있으며, 경우에 따라서, 표시패널(110)에 집적화되어 배치될 수도 있다.

데이터 드라이버(120)에 포함된 하나 이상의 소스 드라이버 집적회로 각각은, 쉬프트 레지스터, 래치 회로, 디지털 아날로그 컨버터(DAC: Digital Analog Converter), 출력 버터 등을 포함할 수 있으며, 경우에 따라서, 서브픽셀 보상을 위해 아날로그 전압 값을 센싱하여 디지털 값으로 변환하고 센싱 데이터를 생성하여 출력하는 아날로그 디지털 컨버터(ADC: Analog Digital Converter)를 더 포함할 수 있다.

또한, 데이터 드라이버(120)에 포함된 하나 이상의 소스 드라이버 집적회로 각각은, 칩 온 필름(COF: Chip On Film) 방식으로 구현될 수 있다. 하나 이상의 소스 드라이버 집적회로 각각에서, 일 단은 적어도 하나의 소스 인쇄회로기판(Source Printed Circuit Board)에 본딩되고, 타 단은 표시패널(110)에 본딩된다.

한편, 타이밍 컨트롤러(140)는, 외부로부터 입력 영상 데이터와 함께, 수직 동기 신호(Vsync), 수평 동기 신호(Hsync), 입력 데이터 인에이블(DE: Data Enable) 신호, 클럭신호(CLK) 등을 포함하는 각종 타이밍 신호들을 수신한다.

타이밍 컨트롤러(140)는, 외부로부터 입력된 입력 영상 데이터를 데이터 드라이버(120)에서 사용하는 데이터 신호 형식에 맞게 전환하여 전환된 영상 데이터를 출력하는 것 이외에, 데이터 드라이버(120) 및 게이트 드라이버(130)를 제어하기 위하여, 수직 동기 신호(Vsync), 수평 동기 신호(Hsync), 입력 DE 신호, 클럭신호 등의 타이밍 신호를 입력받아, 각종 제어 신호들을 생성하여 데이터 드라이버(120) 및 게이트 드라이버(130)로 출력한다.

예를 들어, 타이밍 컨트롤러(140)는, 게이트 드라이버(130)를 제어하기 위하여, 게이트 스타트 펄스(GSP: Gate Start Pulse), 게이트 쉬프트 클럭(GSC: Gate Shift Clock), 게이트 출력 인에이블 신호(GOE: Gate Output Enable) 등을 포함하는 각종 게이트 제어 신호(GCS: Gate Control Signal)를 출력한다. 게이트 스타트 펄스(GSP)는 게이트 드라이버(130)를 구성하는 하나 이상의 게이트 드라이버 집적회로의 동작 스타트 타이밍을 제어한다. 게이트 쉬프트 클럭(GSC)은 하나 이상의 게이트 드라이버 집적회로에 공통으로 입력되는 클럭신호로서, 스캔 신호(게이트 펄스)의 쉬프트 타이밍을 제어한다. 게이트 출력 인에이블 신호(GOE)는 하나 이상의 게이트 드라이버 집적회로의 타이밍 정보를 지정하고 있다.

타이밍 컨트롤러(140)는, 데이터 드라이버(120)를 제어하기 위하여, 소스 스타트 펄스(SSP: Source Start Pulse), 소스 샘플링 클럭(SSC: Source Sampling Clock), 소스 출력 인에이블 신호(SOE: Souce Output Enable) 등을 포함하는 각종 데이터 제어 신호(DCS: Data Control Signal)를 출력한다. 소스 스타트 펄스(SSP)는 데이터 드라이버(120)를 구성하는 하나 이상의 소스 드라이버 집적회로의 데이터 샘플링 시작 타이밍을 제어한다. 소스 샘플링 클럭(SSC)은 소스 드라이버 집적회로 각각에서 데이터의 샘플링 타이밍을 제어하는 클럭신호이다. 소스 출력 인에이블 신호(SOE)는 데이터 드라이버(120)의 출력 타이밍을 제어한다.

도 1을 참조하면, 타이밍 컨트롤러(140)는, 소스 드라이버 집적회로가 본딩된 소스 인쇄회로기판에 배치될 수도 있고, 소스 드라이버 집적회로가 본딩된 소스 인쇄회로기판과 연성 플랫 케이블(FFC: Flexible Flat Cable) 또는 연성 인쇄 회로(FPC: Flexible Printed Circuit) 등의 연결 매체를 통해 연결된 컨트롤 인쇄회로기판(Control Printed Circuit Board)에 배치될 수도 있다.

소스 인쇄회로기판 또는 컨트롤 인쇄회로기판에는, 표시패널(110), 데이터 드라이버(120) 및 게이트 드라이버(130) 등으로 각종 전압 또는 전류를 공급해주거나 공급할 각종 전압 또는 전류를 제어하는 전원 컨트롤러(미도시)가 더 배치될 수 있다. 이러한 전원 컨트롤러는 전원 관리 집적회로(PMIC: Power Management IC)라고도 한다.

한편, 표시패널(110)에 배치된 각 서브픽셀(SP)은, 기본적으로, 트랜지스터(Transistor), 캐패시터(Capacitor) 등의 회로 소자가 배치될 수 있다.

한편, 게이트 드라이버(130)는, "정전압에 해당하는 하이 레벨 전압(VGH)"을 갖는 하이 레벨 구간과 "정전압에 해당하는 로우 레벨 전압(VGL)"을 갖는 로우 레벨 구간이 반복되는 클럭신호(CLK)를 이용하여 게이트 신호를 생성하여 해당 게이트 라인으로 출력할 수 있다.

이러한 경우, 클럭신호(CLK)의 로우 레벨 구간에서의 로우 레벨 전압(VGL)은, 게이트 드라이버(130)에서의 전류를 증가시켜 전력 소모를 증가시킬 수 있다.

이에, 본 실시예들에서, 게이트 드라이버(130)는, 전력소모를 줄이기 위하여, "정전압에 해당하는 하이 레벨 전압(VGH)"갖는 하이 레벨 구간과 "하이 임피던스 레벨"의 로우 레벨 구간이 반복되는 "게이트 클럭신호(GCLK)"에 근거하여 게이트 신호를 해당 게이트 라인으로 출력할 수 있다.

여기서, 게이트 클럭신호(GCLK)는, 하이 레벨 전압(VGH)의 하이 레벨 구간과 로우 레벨 전압(VGL)의 로우 레벨 구간이 반복되는 클럭신호(CLK)를 변경한 클럭신호이되, 하이 레벨 구간은 하이 레벨 전압(VGH)이고, 로우 레벨 구간은 로우 레벨 전압(VGL)에서 전압 플로팅이 된 하이 임피던스 레벨(Hi-Z)로 변경된 클럭신호일 수 있다.

이와 같이, 정전압에 해당하는 하이 레벨 전압(VGH)을 갖는 하이 레벨 구간과 "정전압에 해당하는 로우 레벨 전압(VGL)"을 갖는 로우 레벨 구간이 반복되는 "클럭신호(CLK)"를 이용하는 것이 아니라, 정전압에 해당하는 하이 레벨 전압(VGH)을 갖는 하이 레벨 구간과 "하이 임피던스 레벨"의 로우 레벨 구간이 반복되는 "게이트 클럭신호(GCLK)"를 이용하여, 게이트 신호를 생성하여 해당 게이트 라인으로 출력함으로써, 게이트 드라이버(130)에서의 전류를 감소시켜 전력 소모를 감소시킬 수 있다.

도 1에 간략하게 도시된 본 실시예들에 따른 표시장치(100)는, 일 예로, 액정표시장치(Liquid Crystal Display Device), 플라즈마 표시장치(Plasma Display Device), 유기발광표시장치(Organic Light Emitting Display Device) 등 중 하나일 수 있다.

또한, 본 실시예들에 따른 표시장치(100)는, 대형 디스플레이일 수도 있고, 스마트 폰, 태블릿 PC 등의 모바일 디스플레이일 수도 있다.

아래에서는, 전술한 전력 소모 저감을 가능하게 하는 게이트 드라이버(130)에 대하여, 더욱 상세하게 설명한다.

도 2는 본 실시예들에 따른 표시장치(100)의 게이트 드라이버(130)에 포함된 GIP(Gate In Panel) 타입의 다수의 게이트 드라이버 집적회로(GDIC #1, ... , GDIC #n)를 나타낸 도면이다.

도 2를 참조하면, 전술한 바와 같이, 게이트 드라이버(130)는, 다수의 게이트 드라이버 집적회로(GDIC #1, ... , GDIC #n)를 포함할 수 있다.

다수의 게이트 드라이버 집적회로(GDIC #1, ... , GDIC #n)는, 표시패널(110)에서 화상 표시 영역에 해당하는 액티브 영역(AA: Active Area)의 외곽 영역에 배치되는 GIP(Gate In Panel) 타입일 수 있다.

도 2를 참조하면, 일 예로, 다수의 게이트 드라이버 집적회로(GDIC #1, ... , GDIC #n)는, 다수의 게이트 라인(GL1, ... , GLn)과 일대일로 대응되어 전기적으로 연결되고, 전기적으로 연결된 게이트 라인으로 게이트 신호를 출력할 수 있다.

도 3은 본 실시예들에 따른 표시장치(100)에서, 하나의 게이트 드라이버 집적회로(GDIC #k, k=1, 2, ... , n)에 대한 개략적인 블록도이다.

도 3을 참조하면, 게이트 드라이버(130)에 포함된 각 게이트 드라이버 집적회로(GDIC #k)는, 클럭신호 입력부(310), 클럭신호 변경부(320) 및 게이트 신호 생성 회로부(330) 등을 포함한다.

클럭신호 입력부(310)는, 정전압에 해당하는 하이 레벨 전압(VGH)과 정전압에 해당하는 로우 레벨 전압(VGL)이 반복되는 클럭신호(CLK, 일반적인 클럭신호에 해당함)를 클럭신호 배선(340)을 통해 입력받을 수 있다.

클럭신호 변경부(320)는, 입력받은 클럭신호(CLK)에서 하이 레벨 구간의 하이 레벨 전압(VGH)만을 이용하여, 클럭신호(CLK)의 로우 레벨 구간을 로우 레벨 전압(VGL)에서 하이 임피던스 레벨(Hi-Z)로 변경함으로써, 하이 레벨 전압(VGH)을 갖는 하이 레벨 구간과 하이 임피던스 레벨의 로우 레벨 구간이 반복되는 게이트 클럭신호(GCLK)를 생성할 수 있다.

게이트 신호 생성 회로부(330)는, 게이트 클럭신호(GCLK)에 근거하여 게이트 신호(Vgate, "스캔 신호"라고도 함)를 생성하여 출력할 수 있다.

전술한 바와 같이, 정전압에 해당하는 하이 레벨 전압(VGH)과 정전압에 해당하는 로우 레벨 전압(VGL)이 반복되는 클럭신호(CLK)를 게이트 신호 생성에 바로 이용하는 것이 아니라, 입력받은 클럭신호(CLK)에서 하이 레벨 구간의 하이 레벨 전압(VGH)만을 이용하여, 정전압에 해당하는 하이 레벨 전압(VGH)을 갖는 하이 레벨 구간과 하이 임피던스 레벨의 로우 레벨 구간이 반복되는 게이트 클럭신호(GCLK)를 생성하고, 생성된 게이트 클럭신호(GCLK)를 이용하여, 게이트 신호(Vgate)를 생성하여 해당 게이트 라인(GLk)으로 출력함으로써, 게이트 드라이버 집적회로(GDIC #k)에서의 전류를 감소시켜 전력 소모를 감소시킬 수 있다.

도 3에서, 클럭신호 입력부(310) 및 클럭신호 변경부(320)는, 게이트 드라이버 집적회로(GDIC #k)의 내부에 포함된 것으로 도시되었으나, 이는 설명의 편의를 위한 예시일 뿐, 경우에 따라서, 게이트 드라이버 집적회로(GDIC #k)의 외부에 포함될 수도 있다.

도 3을 참조하면, 게이트 드라이버(130)에서, 클럭신호 입력부(310)가 클럭신호 배선(340)을 통해, 하이 레벨 전압(VGH)과 로우 레벨 전압(VGL)이 반복되는 클럭신호(CLK)를 입력받으면, 클럭신호 변경부(320)는, 입력된 클럭신호(CLK)의 하이 레벨 전압(VGH)만을 이용하여, 하이 레벨 전압(VGH)을 갖는 하이 레벨 구간과, 전압 플로팅(Floating)이 되어 하이 임피던스(Hi-Z: High Impedence) 레벨을 갖는 로우 레벨 구간이 반복되는 게이트 클럭신호(GCLK)를 생성할 수 있다.

전술한 바와 같이, 입력받은 클럭신호(CLK)에서 하이 레벨 구간의 하이 레벨 전압(VGH)만을 이용하여, 정전압에 해당하는 하이 레벨 전압(VGH)을 갖는 하이 레벨 구간과 하이 임피던스 레벨의 로우 레벨 구간이 반복되는 게이트 클럭신호(GCLK)를 생성함에 있어서, 게이트 클럭신호(GCLK)의 로우 레벨 구간의 하이 임피던스 레벨을 전압 플로팅(Voltage Floating)을 통해 구현함으로써, 게이트 드라이버 집적회로(GDIC #k)의 내부에서 게이트 클럭신호(GCLK)의 로우 레벨 구간의 전압에 의해 발생하는 전류를 감소시켜 전력 소모를 크게 줄일 수 있다.

전술한 바와 같이, 게이트 클럭신호의 로우 레벨 구간을 하이 임피던스 레벨로 해주더라도, Q 노드, QB 노드, 게이트 신호의 출력 전압 등은 영향을 받지 않고, 정상적인 게이트 구동이 가능하다.

이러한 경우, 전력 소모를 줄일 수 있지만, 게이트 구동의 타이밍 제어 등에 있어서 비효율성이 발생할 수 있기 때문에, 이러한 단점을 해소하기 위하여,

한편, 도 3을 참조하면, 게이트 신호 생성 회로부(330)는, 풀-업 트랜지스터(Tup: Pull-Up Transistor), 풀-다운 트랜지스터(Tdown: Pull-Down Transistor) 및 제어 회로부(C/C: Control Circuit) 등을 포함하여 구성될 수 있다.

풀-업 트랜지스터(Tup)는, 게이트 클럭신호 인가 노드와 게이트 신호 출력 노드 사이에 전기적으로 연결되고, Q 노드의 전압에 의해 턴 온(Turn-On) 되어, 하이 레벨 전압(VGH)을 갖는 하이 레벨 구간에서의 게이트 클럭신호(GCLK)를 하이 레벨의 게이트 신호(Vgate)로서 게이트 신호 출력 노드로 출력할 수 있다.

풀-다운 트랜지스터(Tdown)는, 게이트 신호 출력 노드와 기저 전압 노드(Nvss) 사이에 전기적으로 연결되고, QB 노드의 전압에 의해 턴 온 되어, 로우 레벨의 게이트 신호를 게이트 신호 출력 노드로 출력할 수 있다.

제어 회로부(C/C)는, Q 노드 및 QB 노드의 충전(Charging) 및 방전(Discharging)을 제어할 수 있다.

이러한 게이트 신호 생성 회로부(330)를 이용하면, 정전압에 해당하는 하이 레벨 전압(VGH)을 갖는 하이 레벨 구간과 하이 임피던스 레벨의 로우 레벨 구간이 반복되는 게이트 클럭신호(GCLK)를 이용하여 게이트 신호(Vgate)를 생성하여 출력함으로써, 게이트 드라이버 집적회로(GDIC #k)의 내부에서 게이트 클럭신호(GCLK)의 로우 레벨 구간의 전압에 의해 발생하는 전류(DC 전류)를 감소시켜 전력 소모를 크게 줄일 수 있다.

한편, 도 3을 참조하면, 각 게이트 드라이버 집적회로(GDIC #k)의 옆에는, 둘 이상의 클럭신호 배선(340)이 배치될 수 있다.

여기서, 클럭신호 배선 개수는, 게이트 드라이버(130)에서 사용하는 클럭신호(CLK)의 상(Phase)의 개수, 다수의 게이트 드라이버 집적회로(GDIC #1, ... , GDIC #n)의 배치 방식(한 측 배치 또는 양측 배치), 게이트 신호 피딩(Feeding) 방식, 또는 게이트 구동 방식 등에 따라 달라질 수 있다.

도 4 및 도 5는 본 실시예들에 따른 표시장치(100)에서, 각 게이트 드라이버 집적회로(GDIC #k) 내 게이트 신호 생성 회로부(330)의 예시도들이다.

도 4에 도시된 바와 같이, 각 게이트 드라이버 집적회로(GDIC #k) 내 게이트 신호 생성 회로부(330)는, 1개의 풀-다운 트랜지스터(Tdown)를 이용하여, 게이트 라인에 로우 레벨의 게이트 신호(Vgate_low)를 인가해줄 수도 있다.

이와는 다르게, 도 5에 도시된 바와 같이, 각 게이트 드라이버 집적회로(GDIC #k) 내 게이트 신호 생성 회로부(330)는, 2개의 풀-다운 트랜지스터(Tdown1, Tdown2)를 이용하여, 로우 레벨의 게이트 신호(Vgate_low)를 인가해줄 수도 있다.

도 4를 참조하면, 게이트 드라이버(130)에 포함된 다수의 게이트 드라이버 집적회로(GDIC) 각각의 게이트 신호 생성 회로부(330)는, 1개의 풀-업 트랜지스터(Tup), 1개의 풀-다운 트랜지스터(Tdown) 및 제어 회로부(C/C)를 포함하여 구성될 수 있다.

풀-업 트랜지스터(Tup)는, 게이트 클럭신호 인가 노드(Ngclk)와 게이트 신호 출력 노드(Nout) 사이에 전기적으로 연결되고, Q 노드의 전압에 의해 턴 온 또는 턴 오프 된다.

여기서, 풀-업 트랜지스터(Tup)의 게이트 노드는, Q 노드에 전기적으로 연결되고, 풀-업 트랜지스터(Tup)의 드레인 노드 또는 소스 노드는 게이트 클럭신호 인가 노드(Ngclk)에 전기적으로 연결되어 정전압에 해당하는 하이 레벨 전압(VGH)을 갖는 하이 레벨 구간과 하이 임피던스 레벨의 로우 레벨 구간이 반복되는 게이트 클럭신호(GCLK)를 인가받는다. 그리고, 풀-업 트랜지스터(Tup)의 소스 노드 또는 드레인 노드는, 게이트 신호(Vgate)가 출력되는 게이트 신호 출력 노드(Nout)에 전기적으로 연결된다.

이러한 풀-업 트랜지스터(Tup)는, Q 노드의 전압에 의해 턴 온 되어, 게이트 클럭신호(GCLK)의 하이 레벨 구간에서의 하이 레벨 전압(VGH)을 하이 레벨의 게이트 신호(Vgate_high)로서 게이트 신호 출력 노드(Nout)로 출력하여, 게이트 신호 출력 노드(Nout)과 전기적으로 연결된 게이트 라인으로 하이 레벨의 게이트 신호(Vgate_high)를 공급해줄 수 있다.

풀-다운 트랜지스터(Tdown)는, 게이트 신호 출력 노드(Nout)와 기저 전압 노드(Nvss) 사이에 전기적으로 연결되고, QB 노드의 전압에 의해 턴 온 또는 턴 오프 된다.

여기서, 풀-다운 트랜지스터(Tdown)의 게이트 노드는, QB 노드에 전기적으로 연결되고, 풀-다운 트랜지스터(Tdown)의 드레인 노드 또는 소스 노드는 기저 전압 노드(Nvss)에 전기적으로 연결되어 정전압에 해당하는 기저 전압(VSS)을 인가받는다. 그리고, 풀-다운 트랜지스터(Tdown)의 소스 노드 또는 드레인 노드는, 게이트 신호(Vgate)가 출력되는 게이트 신호 출력 노드(Nout)에 전기적으로 연결된다.

이러한 풀-다운 트랜지스터(Tdown)는, QB 노드의 전압에 의해 턴 온 되어, 로우 레벨의 게이트 신호(Vgate_low)를 게이트 신호 출력 노드(Nout)로 출력하여, 게이트 신호 출력 노드(Nout)와 전기적으로 연결된 게이트 라인으로 로우 레벨의 게이트 신호(Vgate_low)를 공급해줄 수 있다.

여기서, 로우 레벨의 게이트 신호(Vgate_low)는, 일 예로, 기저 전압(Vss)일 수 있다.

한편, 제어 회로부(C/C)는, 둘 이상의 트랜지스터 등을 포함하여 내부 회로가 구성될 수 있으며, 내부 회로에는, Q 노드, QB 노드, 셋 노드(S, 스타트 노드라고도 함) 등의 주요 노드가 있다. 경우에 따라서, 제어 회로부(C/C)의 내부 회로에는, 리셋 신호가 입력되는 리셋 노드, 구동전압(VDD) 등의 각종 전압이 입력되는 입력 노드 등이 더 있을 수 있다.

제어 회로부(C/C)에서, Q 노드는 풀-업 트랜지스터(Tup)의 게이트 노드와 전기적으로 연결되고, 충전과 방전이 반복된다.

제어 회로부(C/C)에서, QB 노드는 풀-다운 트랜지스터(Tdown)의 게이트 노드와 전기적으로 연결되고, 충전과 방전이 반복된다.

제어 회로부(C/C)에서, 셋 노드(S)는, 해당 게이트 드라이버 집적회로의 게이트 구동의 시작을 지시하는 스타트 신호(VST)를 인가받는다. 여기서, 스타트 신호(VST)는, 게이트 클럭신호(GCLK)의 상의 개수에 따라, 현재 스테이지(Stage) 보다 1 또는 2 또는 4 스테이지 앞선의 게이트 드라이버 집적회로에서 출력된 게이트 신호(Vgate)가 피드백된 것일 수 있다.

도 4에 도시된 바와 같이, 1개의 풀-다운 트랜지스터(Tdown)만을 이용하여, 해당 게이트 라인에 로우 레벨의 게이트 신호를 인가해주는 경우, 게이트 드라이버 집적회로를 간단하게 구현할 수 있는 이점이 있다.

한편, 한 프레임 시간 동안, 하나의 게이트 라인에는, 짧은 시간 동안 하이 레벨의 게이트 신호(Vgate_high)가 인가되고, 긴 시간 동안 로우 레벨의 게이트 신호(Vgate_low)가 인가된다.

이와 같이, 게이트 라인으로 로우 레벨의 게이트 신호(Vgate_low)를 상대적으로 긴 시간 동안 인가해주기 위하여, 풀-다운 트랜지스터(Tdown)는, 풀-업 트랜지스터(Tup)에 비해 상대적으로 오랜 시간 동안 턴 온 되어 있어야 한다. 따러서, 풀-다운 트랜지스터(Tdown)는 열화(Degradation)가 발생할 가능성이 크다.

따라서, 2개 또는 그 이상의 풀-다운 트랜지스터를 두어, 교번하여 동작시킴으로써, 로우 레벨의 게이트 신호를 출력하는데 관여하는 트랜지스터의 열화를 방지할 수 있다.

도 5는, 제1풀-다운 트랜지스터(Tdown1) 및 제2풀-다운 트랜지스터(Tdown2)를 포함하는 2개의 풀-다운 트랜지스터를 기수 프레임 시간과 우수 프레임 시간에 교번하여 동작하도록 하여, 로우 레벨의 게이트 신호를 출력하는데 관여하는 트랜지스터의 열화를 방지하기 위한 예이다.

도 5를 참조하면, 게이트 드라이버(130)에 포함된 다수의 게이트 드라이버 집적회로(GDIC) 각각의 게이트 신호 생성 회로부(330)는, 1개의 풀-업 트랜지스터(Tup), 2개의 풀-다운 트랜지스터(제1풀-다운 프랜지스터(Tdown1), 제2풀-다운 트랜지스터(Tdown2)) 및 제어 회로부(C/C)를 포함하여 구성될 수 있다.

도 5를 참조하면, 풀-업 트랜지스터(Tup)는, 게이트 클럭신호 인가 노드(Ngclk)와 게이트 신호 출력 노드(Nout) 사이에 전기적으로 연결되고, Q 노드의 전압에 의해 턴 온 되어, 게이트 클럭신호(GCLK)의 하이 레벨 구간의 하이 레벨 전압(VGH)을 하이 레벨의 게이트 신호(Vgate_high)로서 게이트 신호 출력 노드(Nout)로 출력할 수 있다.

제1풀-다운 트랜지스터(Tdown1) 및 제2풀-다운 트랜지스터(Tdown2)는, 기수 프레임 시간과 우수 프레임 시간에 교번하여 동작할 수 있다.

즉, 제1풀-다운 트랜지스터(Tdown1)는 기수 프레임 시간 동안 턴 온 되어 로우 레벨의 게이트 신호를 출력할 수 있고, 제2풀-다운 트랜지스터(Tdown2)는 우수 프레임 시간 동안 턴 온 되어 로우 레벨의 게이트 신호를 출력할 수 있다.

제1풀-다운 트랜지스터(Tdown1)는, 게이트 신호 출력 노드(Nout)와 기저 전압 노드(Nvss) 사이에 전기적으로 연결되고, 기수 프레임 시간 동안, 제1 QB 노드의 전압에 의해 턴 온 되어, 로우 레벨의 게이트 신호(Vgate_low)를 게이트 신호 출력 노드(Nout)로 출력할 수 있다.

제2풀-다운 트랜지스터(Tdown2)는, 게이트 신호 출력 노드(Nout)와 기저 전압 노드(Nvss) 사이에 전기적으로 연결되고, 우수 프레임 시간 동안, 제2 QB 노드의 전압에 의해 턴 온 되어, 로우 레벨의 게이트 신호(Vgate_low)를 게이트 신호 출력 노드(Nout)로 출력할 수 있다.

도 5에 도시된 바와 같이, 2개의 풀-다운 트랜지스터(Tdown1, Tdown2)를 교번하여 이용하여, 해당 게이트 라인에 로우 레벨의 게이트 신호를 인가해주는 경우, 풀-다운 트랜지스터의 열화를 방지할 수 있다.

본 실시예들에 따른 게이트 드라이버(130)에서 사용되는 클럭신호(CLK) 및 이를 이용하여 게이트 드라이버(130)에서 생성하는 게이트 클럭신호(GCLK)는, 2상 또는 4상 또는 8상 등의 위상(Phase)을 가질 수 있다.

아래에서는, 도 6 내지 도 8을 참조하여, 8상의 클럭신호(CLK)와 8상의 게이트 클럭신호(GCLK)를 예를 들어 설명한다.

단, 아래에서는, 일 예로서, 표시패널(110)에 1920개의 게이트 라인이 배치되어 있고(즉, n=1920), 1920개의 게이트 라인과 연결된 1920개의 게이트 드라이버 집적회로(GDIC #1, ... , GDIC #1920)가 배치되며, 1920개의 게이트 드라이버 집적회로(GDIC #1, ... , GDIC #1920) 중 최상단의 게이트 드라이버 집적회로(GDIC #1)의 위에 더미(Dummy) 게이트 드라이버 집적회로가 4개 존재하고, 1920개의 게이트 드라이버 집적회로(GDIC #1, ... , GDIC #1920) 중 최하단의 게이트 드라이버 집적회로(GDIC #1920)의 아래에 더미(Dummy) 게이트 드라이버 집적회로가 4개 존재하는 것으로 가정한다.

도 6은 본 실시예들에 따른 표시장치(100)에서, 8상 클럭 기반의 게이트 구동을 하는 경우, 8상의 클럭신호(CLK 1, CLK 2, ... , CLK 8)를 예시적으로 나타낸 도면이다.

도 6을 참조하면, 8상의 클럭신호(CLK 1, CLK 2, ... , CLK 8) 각각은, 하이 레벨 구간과 로우 레벨 구간이 반복된다.

8상의 클럭신호(CLK 1, CLK 2, ... , CLK 8) 각각에서, 하이 레벨 구간은 정전압의 하이 레벨 전압(VGH)을 갖고, 로우 레벨 구간은 정전압의 로우 레벨 전압(VGL)을 갖는다.

즉, 8상의 클럭신호(CLK 1, CLK 2, ... , CLK 8) 각각은, 하이 레벨 전압(VGH)과 로우 레벨 전압(VGL)이 반복된다.

도 7은 본 실시예들에 따른 표시장치(100)에서, 8상 클럭 기반의 게이트 구동을 하는 경우, 로우 레벨 구간이 하이 임피던스 레벨(Hi-Z)로 되어 있는 8상의 게이트 클럭신호(GCLK)를 나타낸 도면이다.

전술한 바와 같이, 본 실시예들에 따른 게이트 드라이버(130)는, 도 6에 도시된 바와 같은 8상 클럭신호(CLK 1, ... , CLK 8) 중 하나(또는 둘 이상)를 입력받아, 이를 그대로 이용하여, 게이트 신호를 생성하여 출력하는 것이 아니라, 도 7에 도시된 바와 같은 8상 게이트 클럭신호(GCLK 1, ... , GCLK 8)를 새롭게 생성하여 이를 토대로 게이트 라인에 출력할 게이트 신호를 생성한다.

즉, 본 실시예들에 따른 게이트 드라이버(130)에 포함된 각 게이트 드라이버 집적회로(GDIC #k)는, 도 6에 도시된 바와 같은 8상 클럭신호(CLK 1, ... , CLK 8) 중 하나(또는 둘 이상)를 입력받아, 도 7에 도시된 바와 같은 해당 게이트 클럭신호를 생성하여, 이를 토대로, 게이트 신호를 생성하여 출력한다.

각 게이트 드라이버 집적회로(GDIC #k)는, 해당 게이트 클럭신호를 생성할 때, 입력된 해당 클럭신호의 하이 레벨 구간의 하이 레벨 전압(VGH)만을 이용한다.

따라서, 각 게이트 드라이버 집적회로(GDIC #k)에서 생성된 게이트 클럭신호는, 하이 레벨 구간에서 정전압의 하이 레벨 전압(VGH)을 갖는다.

하지만, 각 게이트 드라이버 집적회로(GDIC #k)에서 생성된 게이트 클럭신호는, 로우 레벨 구간의 전압이 입력된 해당 클럭신호의 로우 레벨 구간의 로우 레벨 전압(VGL)으로 잡혀있지 않고, 플로팅(Floating) 되어 하이 임피던스 레벨을 갖는다.

이에 따라, 도 7에 도시된 바와 같이, 8상 게이트 클럭신호(GCLK 1, ... , GCLK 8)는, 하이 레벨 전압(VGH)을 갖는 하이 레벨 구간과, 일정 전압(예: VGL)으로 잡혀 있지 않은 하이 임피던스 레벨(Hi-Z)을 갖는 로우 레벨 구간이 반복된다.

도 7에 도시된 바와 같이, 8상의 게이트 클럭신호(GCLK 1, ... , GCLK 8) 각각의 로우 레벨 구간은, 하이 임피던스 레벨로 되어 있다. 즉, 정전압으로 잡혀 있는 것이 아니라 전압이 플로팅 된 상태로 되어 있다.

이러한 경우, 전력 소모를 줄일 수 있지만, 게이트 구동의 타이밍 제어 등에 있어서 비효율성이 발생할 수 있기 때문에, 이러한 단점을 해소하기 위하여, 풀-다운 트랜지스터(Tdown, Tdwon1, Tdown2, ...)의 사이즈를 조정하여, 게이트 클럭신호(GCLK)의 로우 레벨 구간을 정전압 레벨과 유사한 형태로 효율적으로 잡아줄 수 있다.

여기서, 풀-다운 트랜지스터(Tdown, Tdwon1, Tdown2, ...)의 사이즈는, W(채널폭)/L(채널길이)의 크기에 의해 결정될 수 있으며, 전류구동능력과 대응된다.

즉, 풀-다운 트랜지스터(Tdown, Tdwon1, Tdown2, ...)의 사이즈를 더욱 크게 조정함으로써, 게이트 클럭신호(GCLK)에서, 하이 레벨 구간에서 로우 레벨 구간으로의 전압 변화가 더욱 샤프(Sharp) 하게 바뀌게 해줄 수 있다.

풀-다운 트랜지스터(Tdown, Tdwon1, Tdown2, ...)의 사이즈는, 게이트 구동 집적회로(GDIC) 내 다른 트랜지스터들의 사이즈보다 클 수 있다.

풀-다운 트랜지스터(Tdown, Tdwon1, Tdown2, ...)의 사이즈를 게이트 구동 집적회로(GDIC) 내 다른 트랜지스터들의 사이즈보다 크게 설계하되, 표시패널(110)의 베젤 영역(화상 표시 영역에 해당하는 액티브 영역(AA)의 바깥 영역)을 크게 하지 않는 범위 내에서 크게 할 수 있다.

도 8은 본 실시예들에 따른 표시장치(100)에서, 8상 클럭 기반의 게이트 구동을 하는 경우, 풀-다운 트랜지스터(Tdown)의 사이즈 조정을 통해, 로우 레벨 구간을 정전압과 유사한 형태로 잡아준 8상의 게이트 클럭신호(GCLK 1, ... , GCLK 8)를 나타낸 도면이다.

도 8을 참조하면, 풀-다운 트랜지스터(Tdown)의 사이즈 조정을 통해, 8상의 게이트 클럭신호(GCLK 1, ... , GCLK 8) 각각의 로우 레벨 구간은, 하이 임피던스 레벨에서 정전압 형태로 잡히는 것을 알 수 있다.

도 9 및 도 10은 본 실시예들에 따른 표시장치(100)에서, 게이트 드라이버 집적회로(GDIC) 내 게이트 신호 생성 회로부(330)의 구현 예시와 그 동작에 따른 신호 타이밍도이다.

도 9는 도 5와 같이 2개의 풀-다운 트랜지스터(Tdown1, Tdown2)를 이용하여, 게이트 라인에 로우 레벨의 게이트 신호를 인가해주는 게이트 드라이버 집적회로의 게이트 신호 생성 회로부(330)를 실제로 구현한 예시도이다.

도 9를 참조하면, 게이트 신호 생성 회로부(330)는, 1개의 풀-업 트랜지스터(Tup, W2)와, 제1풀-다운 트랜지스터(Tdown1, W3)와, 제2풀-다운 트랜지스터(Tdown2, W3')와, 제어 회로부(C/C)를 포함한다.

도 9를 참조하면, 제어 회로부(C/C)는, 12개의 트랜지스터(W1, W4, W5, W6, W7, W8, W9, W4', W5', W6', W7', W8') 등으로 이루어져, Q 노드, QB1 노드 및 QB2 노드의 충전 및 방전을 제어할 수 있다.

도 10을 참조하여, 도 9에 예시된 게이트 드라이버 집적회로(GDIC)의 동작 절차를 설명한다. 단,

S01: VST(k)가 라이징(Rising) 된다.

S02: k 단(스테이지)에서, W1이 턴 온 되어 Q 노드가 충전된다(예: Q 노드의 전압=+10V).

S03: VST(k)가 폴링(Falling) 된다.

S04: GCLK(k)가 하이 레벨 구간의 하이 레벨 전압(VGH)이 된다.

S05: k 단에서, 풀-업 트랜지스터(W2)가 턴 온 되며, 게이트 신호 출력 노드(Nout)의 출력 전압 Vgate(k)이 하이 레벨 전압(VGH)이 된다.

S06: k 단에서, Q 노드, GCLK(k), 게이트 신호 출력 노드(Nout)의 출력 전압 Vgate(k) 등에 의해, Q 노드가 더 충전된다(예: Q 노드의 전압=+27V).

S07: GCLK(k)이, 정전압 형태의 로우 레벨 전압(VGL)아 아니라, 로우 레벨 구간의 하이 임피던스 레벨이 된다. 그리고, GCLK(k+4)이 하이 레벨 구간의 하이 레벨 전압(VGH)이 된다.

S08: k+4 단에서, 풀-업 트랜지스터(W2)가 턴 온 되고, 게이트 신호 출력 노드(Nout)의 출력 전압 Vgate(k+4)이 하이 레벨 전압(VGH)이 된다.

S09: k 단에서 Q 노드가 W9에 의해 방전된다.

S10: k 단에서, QB 노드가 충전되고, Q 노드는 W8에 의해 완전하게 방전된다.

S11: k 단에서, 게이트 신호 출력 노드(Nout)의 출력 전압 Vgate(k)이 폴링(Falling) 된다.

전술한 바와 같이, 게이트 클럭신호(GCLK)의 로우 레벨 구간을 로우 레벨 전압(VGL)에서 하이 임피던스 레벨(Hi-Z)로 함으로써, Q 노드, QB 노드, Vgate(k), Vgate(k+4)에 영향을 끼치지 않고 정상 동작이 가능하도록 하면서도, 전력소모를 줄일 수 있다.

한편, 본 실시예들에 따른 표시장치(100)는, 화면상의 사용자의 터치를 입력으로 처리할 수도 있다. 이 경우, 본 실시예들에 따른 표시장치(100)는, 터치패널을 포함한다.

본 실시예들에 따른 표시장치(100)에 포함된 터치패널은, 표시패널(110)의 외부에 포함된 외장형일 수도 있고, 표시패널(110)에 내장된 내장형일 수도 있다.

아래에서는, 본 실시예들에 따른 표시장치(100)의 표시패널(110)이 터치패널을 내장하는 것을 예로 들어, 전술한 게이트 구동 방법에 대하여 다시 설명한다.

도 11은 본 실시예들에 따른 표시장치(100)가 터치패널이 내장된 표시패널(110)을 포함하는 경우, 표시패널(110)에 배치된 터치 전극들과 신호 라인들에 대한 예시도이다.

도 11를 참조하면, 터치패널 내장형 표시패널(110)은, 구동 모드가 디스플레이 모드인 경우, 디스플레이 패널 역할을 하고, 구동 모드가 터치 모드인 경우, 터치패널 역할을 한다.

도 11를 참조하면, 터치패널 내장형 표시패널(110)에는, 복수의 데이터 라인(DL) 및 복수의 게이트 라인(GL)이 배치될 뿐만 아니라, 다수의 터치 전극(CE: Common Voltage)이 배치된다.

도 11를 참조하면, 다수의 터치 전극(CE11, CE12, CE13, CE14, CE21, CE22, CE23, CE24, CE31, CE32, CE33, CE34)은, 표시패널(110)이 디스플레이 패널 역할과 터치스크린 역할을 모두 할 수 있도록 해주는 전극이다.

따라서, 다수의 터치 전극(CE11, CE12, CE13, CE14, CE21, CE22, CE23, CE24, CE31, CE32, CE33, CE34)은, 구동 모드가 디스플레이 모드인 경우, 공통전압(Vcom: Common Voltage)을 인가받고, 구동 모드가 터치 모드인 경우, 터치구동신호(Vtm: Touch Driving Signal)을 인가받는다.

즉, 다수의 터치 전극(CE11, CE12, CE13, CE14, CE21, CE22, CE23, CE24, CE31, CE32, CE33, CE34)은, 디스플레이 모드와 터치 모드에서 모두 사용될 수 있는 공통 전극들이다.

다시 말해, 구동 모드가 디스플레이 모드인 경우, 다수의 터치 전극(CE11, CE12, CE13, CE14, CE21, CE22, CE23, CE24, CE31, CE32, CE33, CE34)에는 동일한 공통전압(Vcom)이 공통으로 인가된다. 구동 모드가 터치 모드인 경우, 다수의 터치 전극(CE11, CE12, CE13, CE14, CE21, CE22, CE23, CE24, CE31, CE32, CE33, CE34) 중 하나 또는 둘 이상에는 터치 유무, 터치 좌표 등의 검출을 위한 터치구동신호(Vtm)가 인가된다. 이 경우, 다수의 터치 전극(CE11, CE12, CE13, CE14, CE21, CE22, CE23, CE24, CE31, CE32, CE33, CE34)은 터치 전극 역할을 한다.

도 11를 참조하면, 구동 모드가 디스플레이 모드인 경우 다수의 터치 전극(CE11, CE12, CE13, CE14, CE21, CE22, CE23, CE24, CE31, CE32, CE33, CE34)으로 공통전압(Vcom)을 전달하고, 구동 모드가 터치 모드인 경우 다수의 터치 전극(CE11, CE12, CE13, CE14, CE21, CE22, CE23, CE24, CE31, CE32, CE33, CE34) 중 적어도 하나로 터치구동신호(Vtm)를 전달하기 위하여, 다수의 터치 전극(CE11, CE12, CE13, CE14, CE21, CE22, CE23, CE24, CE31, CE32, CE33, CE34) 각각에 연결되는 신호라인(SL11, SL12, SL13, SL14, SL21, SL22, SL23, SL24, SL31, SL32, SL33, SL34)이 표시패널(110)에 배치된다.

전술한 바와 같이, 디스플레이 모드 시간 동안, 공통 전압이 인가될 수 있는 공통 전극을 터치 모드 시간 동안 터치 구동 신호가 인가될 수 있는 터치 전극으로 활용함으로써, 터치패널 내장형 표시패널(110)의 구조를 컴팩트 하고 효율적으로 구현할 수 있다.

도 12는 본 실시예들에 따른 표시장치(100)에서, 구동 모드(디스플레이 모드, 터치 모드)에 따라, 표시패널(110)에 배치된 터치 전극으로 인가되는 신호를 나타낸 도면이다.

도 12를 참조하면, 1개의 프레임(Frame) 구간마다, 디스플레이 모드와 터치 모드가 연속하여 진행된다.

도 12를 참조하면, 디스플레이 모드에서는, 터치 전극(CE)으로 공통전압(Vcom)이 인가되고, 터치 모드에서는, 터치 전극(CE)으로 터치 구동 신호(Vtm)가 인가된다.

터치 모드에서는, 터치 전극(CE)으로 터치 구동 신호(Vtm)가 인가되어 터치 센싱이 이루어진다.

이와 관련하여, 실시예에 따른 터치패널 일체형 표시장치(100)는, 터치 방식으로서, 터치패널에 배치된 다수의 터치 전극을 통해 캐패시턴스(정전용량)의 변화를 토대로 터치 유무 및 터치 좌표 등을 검출하는 캐패시턴스 터치 방식을 채용하고 있다.

이러한 캐패시턴스 터치 방식은, 일 예로, 상호 캐패시턴스(Mutual Capacitance) 터치 방식과 자기 캐패시턴스(Self Capacitance) 터치 방식 등으로 나눌 수 있다.

먼저, 캐패시턴스 터치 방식의 한 종류인 상호 캐패시턴스(Mutual Capacitance) 터치 방식은, 서로 교차하는 방향으로 배치된 제1 터치 전극들과 제2 터치 전극들 중에 제1전극들로 터치 구동 신호를 순차적으로 인가하여, 제2 터치 전극들에서의 전압 또는 캐패시턴스를 측정하여, 손가락, 펜 등의 포인터의 유무에 따른 제1 터치 전극과 제2 터치 전극 간의 캐패시턴스의 변화를 토대로 터치 유무 및 터치 좌표 등을 검출하는 터치 방식이다.

다음으로, 캐패시턴스 터치 방식의 다른 한 종류인 자기 캐패시턴스(Self Capacitance) 터치 방식은, 터치 전극을 손가락, 펜 등의 포인터와 캐패시턴스(자기 캐패시턴스)를 형성하도록 배치하고, 손가락, 펜 등의 포인터의 유무에 따른 터치 전극과 포인트 간의 캐패시턴스 값을 측정하여 이를 토대로 터치 유무 및 터치 좌표 등을 검출하는 방식이다.

이러한 자기 캐패시턴스 터치 방식은, 상호 캐패시턴스 터치 방식과는 다르게, 각 터치 전극을 통해 구동 전압(터치 구동 신호)이 인가되고 동시에 센싱된다.

실시예에 따른 터치패널 일체형 표시장치(100)는, 전술한 2가지의 캐패시턴스 터치 방식(상호 캐패시턴스 터치 방식, 자기 캐패시턴스 터치 방식) 중 하나를 채용할 수 있다. 다만, 본 명세서에서는, 설명의 편의를 위해, 자기 캐패시턴스 터치 방식이 채용된 것으로 가정하여 실시예를 설명한다.

도 13은 본 실시예들에 따른 표시장치(100)에서, 터치 모드 시간 동안, 표시패널(110)에서 발생하는 캐패시턴스 성분을 나타낸 도면이다.

도 13을 참조하면, 다수의 터치 전극(CE11, CE12, CE13, CE14, CE21, CE22, CE23, CE24, CE31, CE32, CE33, CE34)은, 터치 모드에서, 터치 유무 및 터치 좌표 등을 검출하기 위해, 손가락 및 펜 등의 포인터와 캐패시턴스(Cself)를 형성하기도 하지만, 디스플레이 용도의 데이터 라인(DL) 및 게이트 라인(GL)과도 기생 캐패시턴스(Cpara: Parasitic Capacitance, Cpara1, Cpara2)를 불필요하게 형성할 수 있다.

이러한 터치 모드 시 발생하는 기생 캐패시턴스(Cpara1, Cpara2)는, 터치 구동의 큰 부하(Load)로 작용하며, 터치 센싱 정확도를 떨어뜨리거나 터치 센싱 자체를 불가능하게 하기도 한다. 이러한 기생 캐패시턴스(Cpara)는 표시장치(100) 또는 표시패널(110)의 크기가 커질수록 더욱 커져, 터치 센싱에 더욱 큰 문제를 야기할 수 있다.

도 14 및 도 15는 본 실시예들에 따른 표시장치(100)에서, 터치 모드 시간 동안, 표시패널(110)에서 발생하는 기생 캐패시턴스 성분을 제거하기 위한 로드 프리 구동 방법을 나타낸 도면이다.

도 14를 참조하면, 실시예에 따른 터치패널 일체형 표시장치(100)에서, 기생 캐패시턴스 성분을 제거하기 위하여, 터치 집적회로(1400)가, 터치 모드 시간 동안, 다수의 터치 전극(CE11, CE12, CE13, CE14, CE21, CE22, CE23, CE24, CE31, CE32, CE33, CE34)으로 터치 구동 신호(Vtm)를 순차적으로 인가할 때, 터치 구동 신호(Vtm)와 대응되는 로드 프리 구동 신호(LFD_data, LFD_gate)가 데이터 라인(DL) 및 게이트 라인(GL)으로도 인가될 수 있다. 여기서, 터치 집적회로(1400)는, 데이터 드라이버(120)의 외부 또는 내부에 포함될 수 있다.

이에 따라, 터치 전극(CE)과 게이트 라인(GL) 간의 전위차가 없어져 터치 전극(CE)과 게이트 라인(GL) 사이에 기생 캐패시턴스(Cpara1)가 형성되지 않는다. 또한, 터치 전극(CE)과 데이터 라인(DL) 간의 전위차가 없어져 터치 전극(CE)과 데이터 라인(DL) 사이에 기생 캐패시턴스(Cpara2)가 형성되지 않는다.

한 프레임 구간마다 디스플레이 모드와 터치 모드가 반복되는 경우, 디스플레이 모드 및 터치 모드일 때, 터치 전극(CE), 데이터 라인(DL) 및 게이트 라인(GL)으로 인가되는 신호 파형을 나타내면 도 15와 같다.

도 15을 참조하면, 한 프레임 시간 내 디스플레이 모드 시간 동안, 데이터 드라이버(120)는 데이터 전압(Vdata)을 데이터 라인(DL)을 통해 출력한다.

한 프레임 시간 내 디스플레이 모드 시간 동안, 게이트 드라이버(130)는, 하이 레벨 전압(VGH)을 갖는 짧은 구간(하이 레벨 구간)이 한번 존재하고, 하이 임피던스(Hi-Z) 레벨을 갖는 나머지 긴 구간(로우 레벨 구간)의 게이트 신호(Vgate, 스캔 신호라고도 함)를 해당 게이트 라인(GL)으로 출력한다.

한 프레임 시간 내 디스플레이 모드 시간 동안, 공통전압 공급부(미도시)는, 다수의 신호 라인(SL11, SL12, SL13, SL14, SL21, SL22, SL23, SL24, SL31, SL32, SL33, SL34)을 통해 다수의 터치 전극(CE11, CE12, CE13, CE14, CE21, CE22, CE23, CE24, CE31, CE32, CE33, CE34)으로 공통 전압(Vcom)을 인가한다.

이때, 공통 전압(Vcom)은, 공통전압 공급부(미도시)에서 데이터 드라이버(120)로 전달되었다가, 데이터 드라이버(120)에 의해, 다수의 신호 라인(SL11, SL12, SL13, SL14, SL21, SL22, SL23, SL24, SL31, SL32, SL33, SL34)으로 출력될 수도 있다. 또한, 경우에 따라서, 공통 전압(Vcom)은, 데이터 드라이버(120)를 통하지 않고, 공통전압 공급부(미도시)에서 다수의 신호 라인(SL11, SL12, SL13, SL14, SL21, SL22, SL23, SL24, SL31, SL32, SL33, SL34)으로 바로 출력될 수도 있다.

한편, 한 프레임 시간 내 터치 모드 시간 동안, 터치 집적회로(1400)는, 다수의 신호 라인(SL11, SL12, SL13, SL14, SL21, SL22, SL23, SL24, SL31, SL32, SL33, SL34)를 통해, 다수의 터치 전극(CE11, CE12, CE13, CE14, CE21, CE22, CE23, CE24, CE31, CE32, CE33, CE34)으로 터치 구동 신호(Vtm)를 순차적으로 인가할 수 있다.

이때, 일 예로, 터치 구동 신호(Vtm)는, 터치 집적회로(1400)에서 생성되어, 데이터 드라이버(120)를 통해, 다수의 신호 라인(SL11, SL12, SL13, SL14, SL21, SL22, SL23, SL24, SL31, SL32, SL33, SL34)으로 순차적으로 출력될 수 있다. 또한, 경우에 따라서, 터치 구동 신호(Vtm)는, 터치 집적회로(1400)에서 생성되어, 다수의 신호 라인(SL11, SL12, SL13, SL14, SL21, SL22, SL23, SL24, SL31, SL32, SL33, SL34)으로 바로 출력될 수도 있다.

또한, 한 프레임 시간 내 터치 모드 시간 동안, 즉, 다수의 터치 전극(CE11, CE12, CE13, CE14, CE21, CE22, CE23, CE24, CE31, CE32, CE33, CE34)으로 터치 구동 신호가 순차적으로 인가되는 동안, 데이터 드라이버(120)는 터치 구동 신호(Vtm)와 대응되는 로드 프리 구동 신호(LFD_data)를 데이터 라인(DL)으로 출력할 수 있다.

여기서, 데이터 드라이버(120)는, 터치 구동 신호(Vtm)와 대응되는 로드 프리 구동 신호(LFD_data)를 터치 집적회로(1400)에서 전달받아 데이터 라인(DL)으로 출력할 수도 있고, 터치 집적회로(1400)로부터의 신호 수신 없이, 미리 정의된 로드 프리 구동 신호(LFD_data)를 데이터 라인(DL)으로 출력할 수도 있다.

또한, 한 프레임 시간 내 터치 모드 시간 동안, 즉, 다수의 터치 전극(CE11, CE12, CE13, CE14, CE21, CE22, CE23, CE24, CE31, CE32, CE33, CE34)으로 터치 구동 신호가 순차적으로 인가되는 동안, 게이트 드라이버(130)는 터치 구동 신호(Vtm)와 대응되는 로드 프리 구동 신호(LFD_gate)를 게이트 라인(GL)으로 출력할 수 있다.

여기서, 게이트 드라이버(130)는, 터치 구동 신호(Vtm)와 대응되는 로드 프리 구동 신호(LFD_gate)를 터치 집적회로(1400)에서 전달받아 게이트 라인(GL)으로 출력할 수도 있고, 터치 집적회로(1400)로부터의 신호 수신 없이, 미리 정의된 로드 프리 구동 신호(LFD_gate)를 데이터 라인(DL)으로 출력할 수도 있다.

전술한 바와 같이, 터치 모드 시간 동안, 즉, 터치 전극으로 터치 구동 신호가 인가되는 동안, 터치 구동 신호와 대응되는 로드 프리 구동 신호(LFD_data, LFD_gate)가 데이터 라인 및 게이트 라인으로 인가됨으로써, 불필요한 기생 캐패시터 형성을 방지하여, 센싱 정확도를 높여줄 수 있다.

여기서, 터치 모드 시간 동안, 데이터 라인 및 게이트 라인으로 인가되는 로드 프리 구동 신호는, 터치 전극으로 인가되는 터치 구동 신호와 완전히 동일한 신호일 수도 있고, 주파수, 위상 등이 터치 구동 신호와 동일한 신호일 수 있다.

도 16 내지 도 19는 실시예들에 따른 표시장치(100)에서, 로드 프리 구동(Load Free Driving)을 위한 게이트 드라이버 집적회로(GDIC) 내 게이트 신호 생성 회로부(330)의 예시도이다.

도 16 및 도 17은, 도 4와 같이, 디스플레이 모드 시간 동안, 1개의 풀-다운 트랜지스터(Tdown)를 이용하여 게이트 라인으로 인가해줄 로우 레벨의 게이트 신호(Vgate_low)를 생성하여 출력하는 게이트 신호 생성 회로부(330)에 대하여, 로드 프리 구동을 적용하기 위한 2가지 변경 구조도이다.

도 16을 참조하면, 게이트 드라이버(130)에 포함된 다수의 게이트 드라이버 집적회로(GDIC) 각각의 게이트 신호 생성 회로부(330)는, 한 프레임 시간 내 디스플레이 모드 시간 동안, 해당 게이트 라인으로 하이 레벨의 게이트 신호를 출력하기 위한 풀-업 트랜지스터(Tup)와, 한 프레임 시간 내 디스플레이 모드 시간 동안, 해당 게이트 라인으로 로우 레벨의 게이트 신호(Vgate_low)를 출력하고, 한 프레임 시간 내 터치 모드 시간 동안, 로드 프리 구동 신호(LFD_gate)를 출력하기 위한 풀-다운 트랜지스터(Tdown)와, Q 노드 및 QB 노드의 충방전을 제어하는 제어 회로부(C/C) 등을 포함한다.

풀-업 트랜지스터(Tup)는, 한 프레임 시간 내 디스플레이 모드 시간 동안, 게이트 클럭신호 인가 노드(Ngclk)와 게이트 신호 출력 노드(Nout) 사이에 전기적으로 연결되고, Q 노드의 전압에 의해 턴 온 되어, 게이트 클럭신호(GCLK)의 하이 레벨 구간에서의 하이 레벨 전압(VGH)을 하이 레벨의 게이트 신호(Vgate_high)로서 게이트 신호 출력 노드로 출력한다.

풀-다운 트랜지스터(Tdown)는, 한 프레임 시간 내 디스플레이 모드 시간 동안, 게이트 신호 출력 노드(Nout)와 기저 전압 노드(Nvss) 사이에 전기적으로 연결되고, QB 노드의 전압에 의해 턴 온 되어, 로우 레벨의 게이트 신호(Vgate_low)를 게이트 신호 출력 노드(Nout)로 출력한다. 여기서, 로우 레벨의 게이트 신호(Vgate_low)는, 일 예로, 기저전압(VSS)일 수 있다.

풀-다운 트랜지스터(Tdown)는, 한 프레임 시간 내 디스플레이 모드 시간 동안, 로우 레벨의 게이트 신호를 게이트 신호 출력 노드로 출력하고, 한 프레임 시간 내 터치 모드 시간 동안, 로드 프리 구동 신호(LFD_gate)를 게이트 신호 출력 노드(Nout)로 출력한다.

즉, 풀-다운 트랜지스터(Tdown)는, 디스플레이 모드 및 터치 모드에 겸용으로 사용되는 트랜지스터이다.

도 17은, 게이트 드라이버(130)에 포함된 다수의 게이트 드라이버 집적회로(GDIC) 각각의 게이트 신호 생성 회로부(330)는, 게이트 드라이버(130)에 포함된 다수의 게이트 드라이버 집적회로(GDIC) 각각의 게이트 신호 생성 회로부(330)는, 한 프레임 시간 내 디스플레이 모드 시간 동안, 해당 게이트 라인으로 하이 레벨의 게이트 신호를 출력하기 위한 풀-업 트랜지스터(Tup)와, 한 프레임 시간 내 디스플레이 모드 시간 동안, 해당 게이트 라인으로 로우 레벨의 게이트 신호(Vgate_low)를 출력하는 풀-다운 트랜지스터(Tdown)와, 한 프레임 시간 내 터치 모드 시간 동안, 로드 프리 구동 신호(LFD_gate)를 출력하기 위한 터치 전용 풀-다운 트랜지스터(Tdown_touch)와, Q 노드 및 QB 노드의 충방전을 제어하는 제어 회로부(C/C) 등을 포함한다.

도 17을 참조하면, 게이트 드라이버(130)에 포함된 다수의 게이트 드라이버 집적회로(GDIC) 각각의 게이트 신호 생성 회로부(330)는, 게이트 신호 출력 노드(Nout)와 기저 전압 노드(Nvss) 사이에 전기적으로 연결되고, 한 프레임 시간 내 터치 모드 시간 동안, 제어 신호(TSC)에 의해 턴 온 되어, 로드 프리 구동 신호(LFD_gate)를 게이트 신호 출력 노드(Nout)로 출력하는 터치 전용 풀-다운 트랜지스터(Tdown_touch)를 더 포함할 수 있다.

여기서, 터치 전용 풀-다운 트랜지스터(Tdown)의 게이트 노드로 인가되는 제어 신호(TSC)는, 게이트 라인으로 로드 프리 구동 신호(LFD_gate)를 인가해주어야 하는 타이밍을 제어하는 신호이다.

전술한 바와 같이, 터치 전용 풀-다운 트랜지스터(Tdown)를 이용하여 로드 프리 구동을 구현함으로써, 로드 프리 구동에 따른 풀-다운 트랜지스터(Tdown)의 열화를 방지할 수 있다.

도 18 및 도 9는, 도 5와 같이, 디스플레이 모드 시간 동안,2개의 풀-다운 트랜지스터(Tdown1, Tdown2)를 이용하여 게이트 라인으로 인가해줄 로우 레벨의 게이트 신호(Vgate_low)를 생성하여 출력하는 게이트 신호 생성 회로부(330)에 대하여, 로드 프리 구동을 적용하기 위한 2가지 변경 구조도이다.

도 18을 참조하면, 게이트 드라이버(130)에 포함된 다수의 게이트 드라이버 집적회로(GDIC) 각각의 게이트 신호 생성 회로부(330)는, 한 프레임 시간 내 디스플레이 모드 시간 동안, 해당 게이트 라인으로 하이 레벨의 게이트 신호를 출력하기 위한 풀-업 트랜지스터(Tup)와, i번째 프레임(예: 기수 프레임) 시간 내 디스플레이 모드 시간 동안, 해당 게이트 라인으로 로우 레벨의 게이트 신호(Vgate_low_odd)를 출력하고, i번째 프레임(예: 기수 프레임) 시간 내 터치 모드 시간 동안, 해당 게이트 라인으로 로드 프리 구동 신호(LFD_gate_odd)를 출력하는 제1풀-다운 트랜지스터(Tdown1)와, i+1번째 프레임(예: 우수 프레임) 시간 내 디스플레이 모드 시간 동안, 해당 게이트 라인으로 로우 레벨의 게이트 신호(Vgate_low_even)를 출력하고, i+14번째 프레임(예: 우수 프레임) 시간 내 터치 모드 시간 동안, 해당 게이트 라인으로 로드 프리 구동 신호(LFD_gate_even)를 출력하는 제2풀-다운 트랜지스터(Tdown1)와, Q 노드 및 QB 노드의 충방전을 제어하는 제어 회로부(C/C) 등을 포함한다.

즉, 제1풀-다운 트랜지스터(Tdown1)와 제2풀-다운 트랜지스터(Tdown2)는, 디스플레이 모드 및 터치 모드에 모두 사용될 수 있는 트랜지스터이다.

도 18을 참조하면, 풀-업 트랜지스터(Tup)는, 게이트 클럭신호 인가 노드(Ngclk)와 게이트 신호 출력 노드(Nout) 사이에 전기적으로 연결되고, Q 노드의 전압에 의해 턴 온 되어, 게이트 클럭신호(GCLK)의 하이 레벨 구간의 하이 레벨 전압(VGH)을 하이 레벨의 게이트 신호로서 게이트 신호 출력 노드(Nout)로 출력할 수 있다.

도 18을 참조하면, 제1풀-다운 트랜지스터(Tdown1)는, 게이트 신호 출력 노드(Nout)와 기저 전압 노드(Nvss) 사이에 전기적으로 연결되고, i번째 프레임(예: 기수 프레임 시간) 내 디스플레이 모드 시간 동안, 제1 QB 노드(QB1 노드)의 전압에 의해 턴 온 되어, 로우 레벨의 게이트 신호(Vgate_low_odd)를 게이트 신호 출력 노드(Nout)로 출력한다.

또한, 제1풀-다운 트랜지스터(Tdown1)는, i번째 프레임(예: 기수 프레임 시간) 내 터치 모드 시간 동안, 로드 프리 구동 신호(LFD_gate_odd)를 게이트 신호 출력 노드(Nout)로 출력할 수 있다.

도 18을 참조하면, 제2풀-다운 트랜지스터(Tdown2)는, 게이트 신호 출력 노드(Nout)와 기저 전압 노드(Nvss) 사이에 전기적으로 연결되고, i+1번째 프레임(예: 우수 프레임 시간) 내 디스플레이 모드 시간 동안, 제2 QB 노드(QB2 노드)의 전압에 의해 턴 온 되어, 로우 레벨의 게이트 신호(Vgate_low_even)를 게이트 신호 출력 노드(Nout)로 출력한다.

또한, 제2풀-다운 트랜지스터(Tdown2)는, i+1번째 프레임(예: 우수 프레임 시간) 내 터치 모드 시간 동안, 로드 프리 구동 신호(LFD_gate_even)를 게이트 신호 출력 노드(Nout)로 출력할 수 있다.

전술한 바와 같이, 디스플레이 모드 시간 및 터치 모드 시간 동안, 2개의 풀-다운 트랜지스터(Tdown1, Tdown2)를 프레임마다 교번하여 이용함으로써, 트랜지스터의 열화 정도를 분산시켜 줄 수 있다.

한편, 도 18의 경우, 도 18에서와 같이, 기수 프레임 시간 내 터치 모드 시간 동안, 로드 프리 구동 신호(LFD_gate_odd)를 출력하는 제1풀-다운 트랜지스터(Tdown1)와 우수 프레임 시간 내 터치 모드 시간 동안, 로드 프리 구동 신호(LFD_gate_even)를 출력하는 제2풀-다운 트랜지스터(Tdown2)가 다른 경우, 제1풀-다운 트랜지스터(Tdown1)에서 출력되는 로드 프리 구동 신호(LFD_gate_odd)와, 제2풀-다운 트랜지스터(Tdown2)에서 출력되는 로드 프리 구동 신호(LFD_gate_even)는, 약간의 차이가 발생하여, 기생 캐패시턴스가 완전하게 제거되지 못하는 현상이 발생할 수 있다.

도 19를 참조하면, 게이트 드라이버(130)에 포함된 다수의 게이트 드라이버 집적회로(GDIC) 각각의 게이트 신호 생성 회로부(330)는, 한 프레임 시간 내 디스플레이 모드 시간 동안, 해당 게이트 라인으로 하이 레벨의 게이트 신호를 출력하기 위한 풀-업 트랜지스터(Tup)와, i번째 프레임(예: 기수 프레임) 시간 내 디스플레이 모드 시간 동안, 해당 게이트 라인으로 로우 레벨의 게이트 신호(Vgate_low_odd)를 출력하는 제1풀-다운 트랜지스터(Tdown1)와, i+1번째 프레임(예: 우수 프레임) 시간 내 디스플레이 모드 시간 동안, 해당 게이트 라인으로 로우 레벨의 게이트 신호(Vgate_low_even)를 출력하는 제2풀-다운 트랜지스터(Tdown1)와, Q 노드 및 QB 노드의 충방전을 제어하는 제어 회로부(C/C) 등을 포함한다.

즉, 제1풀-다운 트랜지스터(Tdown1)와 제2풀-다운 트랜지스터(Tdown2)는, 디스플레이 모드 시간 동안만, 프레임별로 번갈아가면서 동작하는 트랜지스터이다.

도 19를 참조하면, 게이트 드라이버(130)에 포함된 다수의 게이트 드라이버 집적회로(GDIC) 각각의 게이트 신호 생성 회로부(330)는, 게이트 신호 출력 노드(Nout)와 기저 전압 노드(Nvss) 사이에 전기적으로 연결되고, 각 프레임 시간 내 터치 모드 시간 동안, 로드 프리 구동 신호(LFD_gate)를 게이트 신호 출력 노드(Nout)로 출력하는 터치 전용 풀-다운 트랜지스터(Tdown_touch)를 더 포함할 수 있다.

도 19에서와 같이, 모든 프레임 시간 동안, 하나의 터치 전용 풀-다운 트랜지스터(Tdown_touch)를 이용하여 로드 프리 구동 신호(LFD_gate)를 출력하기 때문에, 도 18에서와 같이, 기수 프레임 시간 내 터치 모드 시간과 우수 프레임 시간 내 터치 모드 시간에서 다른 풀-다운 트랜지스터를 사용하여 발생할 수 있는 로드 프리 구동 신호(LFD_gate) 간의 차이로 인하여 기생 캐피시스턴스가 완전히 제거되지 못하는 문제점을 해결할 수 있다.

이상에서 설명한 바와 같은 본 실시예들에 의하면, 전력 소모를 줄일 수 있는 게이트 구동 방법, 게이트 드라이버(130) 및 표시장치(100)를 제공할 수 있다.

본 실시예들에 의하면, 전력 소모 저감을 가능하게 하는 게이트 클럭 신호를 이용하는 게이트 구동 방법, 게이트 드라이버(130) 및 표시장치(100)를 제공할 수 있다.

본 실시예들에 의하면, 터치패널 내장형 표시패널을 포함하는 경우, 기생 캐패시터 형성을 방지하여 센싱 정확도를 높여줄 수 있는 표시장치(100)를 제공할 수 있다.

이상에서의 설명 및 첨부된 도면은 본 발명의 기술 사상을 예시적으로 나타낸 것에 불과한 것으로서, 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자라면 본 발명의 본질적인 특성에서 벗어나지 않는 범위에서 구성의 결합, 분리, 치환 및 변경 등의 다양한 수정 및 변형이 가능할 것이다. 따라서, 본 발명에 개시된 실시예들은 본 발명의 기술 사상을 한정하기 위한 것이 아니라 설명하기 위한 것이고, 이러한 실시예에 의하여 본 발명의 기술 사상의 범위가 한정되는 것은 아니다. 본 발명의 보호 범위는 아래의 청구범위에 의하여 해석되어야 하며, 그와 동등한 범위 내에 있는 모든 기술 사상은 본 발명의 권리범위에 포함되는 것으로 해석되어야 할 것이다.

100: 표시장치
110: 표시패널
120: 데이터 드라이버
130: 게이트 드라이버
140: 타이밍 컨트롤러

Claims

다수의 게이트 라인이 배치된 표시패널; 및
정전압에 해당하는 하이 레벨 전압을 갖는 하이 레벨 구간과 하이 임피던스 레벨의 로우 레벨 구간이 반복되는 게이트 클럭신호에 근거하여 게이트 신호를 생성하여 해당 게이트 라인으로 출력하는 게이트 드라이버를 포함하는 표시장치.
제1항에 있어서,
상기 게이트 클럭신호는,
상기 하이 레벨 전압의 하이 레벨 구간과 로우 레벨 전압의 로우 레벨 구간이 반복되는 클럭신호를 변경한 신호이되,
하이 레벨 구간은 상기 하이 레벨 전압이고, 로우 레벨 구간은 상기 로우 레벨 전압에서 전압 플로팅이 된 상기 하이 임피던스 레벨로 변경된 신호인 표시장치.
제1항에 있어서,
상기 게이트 드라이버에 포함된 다수의 게이트 드라이버 집적회로 각각은,
게이트 클럭신호 인가 노드와 게이트 신호 출력 노드 사이에 전기적으로 연결되고, Q 노드의 전압에 의해 턴 온 되어, 상기 게이트 클럭신호의 하이 레벨 구간에서의 상기 하이 레벨 전압을 하이 레벨의 게이트 신호로서 상기 게이트 신호 출력 노드로 출력하는 풀-업 트랜지스터와,
상기 게이트 신호 출력 노드와 기저 전압 노드 사이에 전기적으로 연결되고, QB 노드의 전압에 의해 턴 온 되어, 로우 레벨의 게이트 신호를 상기 게이트 신호 출력 노드로 출력하는 풀-다운 트랜지스터를 포함하는 표시장치.
제3항에 있어서,
상기 풀-다운 트랜지스터는,
디스플레이 모드 시간 동안, 로우 레벨의 게이트 신호를 상기 게이트 신호 출력 노드로 출력하고,
터치 모드 시간 동안, 로드 프리 구동 신호를 상기 게이트 신호 출력 노드로 출력하는 표시장치.
제3항에 있어서,
상기 다수의 게이트 드라이버 집적회로 각각은,
상기 게이트 신호 출력 노드와 기저 전압 노드 사이에 전기적으로 연결되고, 터치 모드 시간 동안, 로드 프리 구동 신호를 상기 게이트 신호 출력 노드로 출력하는 터치 전용 풀-다운 트랜지스터를 더 포함하는 표시장치.
제1항에 있어서,
상기 게이트 드라이버에 포함된 다수의 게이트 드라이버 집적회로 각각은,
게이트 클럭신호 인가 노드와 게이트 신호 출력 노드 사이에 전기적으로 연결되고, Q 노드의 전압에 의해 턴 온 되어, 상기 게이트 클럭신호의 하이 레벨 구간의 상기 하이 레벨 전압을 하이 레벨의 게이트 신호로서 상기 게이트 신호 출력 노드로 출력하는 풀-업 트랜지스터와,
상기 게이트 신호 출력 노드와 기저 전압 노드 사이에 전기적으로 연결되고, 기수 프레임 시간 동안, 제1 QB 노드의 전압에 의해 턴 온 되어, 로우 레벨의 게이트 신호를 상기 게이트 신호 출력 노드로 출력하는 제1풀-다운 트랜지스터와,
상기 게이트 신호 출력 노드와 기저 전압 노드 사이에 전기적으로 연결되고, 우수 프레임 시간 동안, 제2 QB 노드의 전압에 의해 턴 온 되어, 로우 레벨의 게이트 신호를 상기 게이트 신호 출력 노드로 출력하는 제2풀-다운 트랜지스터를 포함하는 표시장치.
제6항에 있어서,
상기 제1풀-다운 트랜지스터는,
상기 기수 프레임 시간 내 디스플레이 모드 시간 동안, 로우 레벨의 게이트 신호를 상기 게이트 신호 출력 노드로 출력하고, 상기 기수 프레임 시간 내 터치 모드 시간 동안, 로드 프리 구동 신호를 상기 게이트 신호 출력 노드로 출력하며,
상기 제2풀-다운 트랜지스터는,
상기 우수 프레임 시간 내 디스플레이 모드 시간 동안, 로우 레벨의 게이트 신호를 상기 게이트 신호 출력 노드로 출력하고, 상기 우수 프레임 시간 내 터치 모드 시간 동안, 로드 프리 구동 신호를 상기 게이트 신호 출력 노드로 출력하는 표시장치.
제6항에 있어서,
상기 다수의 게이트 드라이버 집적회로 각각은,
상기 게이트 신호 출력 노드와 기저 전압 노드 사이에 전기적으로 연결되고, 터치 모드 시간 동안, 로드 프리 구동 신호를 상기 게이트 신호 출력 노드로 출력하는 터치 전용 풀-다운 트랜지스터를 더 포함하는 표시장치.
제1항에 있어서,
상기 표시패널에 배치된 다수의 터치 전극과 상기 다수의 터치 전극과 연결된 다수의 신호 라인을 더 포함하고,
터치 모드에서, 상기 다수의 터치 전극으로 터치 구동 신호가 인가되는 동안,
상기 게이트 드라이버는,
상기 터치 구동 신호와 대응되는 로드 프리 구동 신호를 해당 게이트 라인으로 출력하는 표시장치.
제9항에 있어서,
상기 다수의 터치 전극 각각은,
디스플레이 모드 시간 동안, 해당 신호 라인을 통해 공통 전압이 인가되고,
터치 모드 시간 동안, 해당 신호 라인을 통해 터치 구동 신호가 인가되는 공통 전극인 표시장치.
정전압에 해당하는 하이 레벨 전압과 로우 레벨 전압이 반복되는 클럭신호를 입력받는 클럭신호 입력부;
상기 클럭신호의 로우 레벨 구간을 로우 레벨 전압에서 하이 임피던스 레벨로 변경하여, 상기 하이 레벨 전압을 갖는 하이 레벨 구간과 하이 임피던스 레벨의 로우 레벨 구간이 반복되는 게이트 클럭신호를 생성하는 클럭신호 변경부; 및
상기 게이트 클럭신호에 근거하여 게이트 신호를 생성하여 출력하는 게이트 신호 생성 회로부를 포함하는 게이트 드라이버.
다수의 게이트 라인이 배치된 표시패널과, 상기 다수의 게이트 라인을 구동하는 게이트 드라이버를 포함하는 표시장치의 게이트 구동 방법에 있어서,
상기 게이트 드라이버가, 정전압에 해당하는 하이 레벨 전압을 갖는 하이 레벨 구간과 하이 임피던스 레벨의 로우 레벨 구간이 반복되는 게이트 클럭신호에 근거하여 게이트 신호를 생성하는 단계; 및
상기 게이트 드라이버가, 상기 게이트 신호를 해당 게이트 라인으로 출력하는 단계를 포함하는 표시장치의 게이트 구동 방법.