KR20160083660A - 렌즈 삽입부 내에 접합 홈을 구비하는 칩 기판 - Google Patents

렌즈 삽입부 내에 접합 홈을 구비하는 칩 기판 Download PDF

Info

Publication number
KR20160083660A
KR20160083660A KR1020150000026A KR20150000026A KR20160083660A KR 20160083660 A KR20160083660 A KR 20160083660A KR 1020150000026 A KR1020150000026 A KR 1020150000026A KR 20150000026 A KR20150000026 A KR 20150000026A KR 20160083660 A KR20160083660 A KR 20160083660A
Authority
KR
South Korea
Prior art keywords
chip substrate
lens
lens insertion
groove
insertion portion
Prior art date
Application number
KR1020150000026A
Other languages
English (en)
Other versions
KR102212340B1 (ko
Inventor
박승호
송태환
변성현
Original Assignee
(주)포인트엔지니어링
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by (주)포인트엔지니어링 filed Critical (주)포인트엔지니어링
Priority to KR1020150000026A priority Critical patent/KR102212340B1/ko
Priority to US14/985,275 priority patent/US10128414B2/en
Priority to CN201511029715.0A priority patent/CN105762142B/zh
Publication of KR20160083660A publication Critical patent/KR20160083660A/ko
Application granted granted Critical
Publication of KR102212340B1 publication Critical patent/KR102212340B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/075—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00
    • H01L25/0753—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/20—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/483—Containers
    • H01L33/486—Containers adapted for surface mounting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/52—Encapsulations
    • H01L33/54—Encapsulations having a particular shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/62—Arrangements for conducting electric current to or from the semiconductor body, e.g. lead-frames, wire-bonds or solder balls
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/48137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/58—Optical field-shaping elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/64—Heat extraction or cooling elements
    • H01L33/644—Heat extraction or cooling elements in intimate contact or integrated with parts of the device other than the semiconductor body

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Led Device Packages (AREA)

Abstract

본 발명은 칩 기판에 관한 것으로, 본 발명에 따른 칩 기판은수평 방향으로 적층되어 칩 기판을 구성하는 복수의 전도층; 상기 전도층과 교호로 형성되어 상기 전도층을 전기적으로 분리시키는 복수의 절연층; 상기 칩 기판의 상면 상에서 미리 결정된 수의 변을 갖고 상기 변과 변이 연장되어 만나는 영역에서는 호를 형성하는 단면의 홈으로 형성된 렌즈 삽입부; 상기 렌즈 삽입부의 내측 영역에서 상기 절연층을 포함하는 영역에 대하여 소정의 깊이에 이르는 홈으로 이루어지는 캐비티; 및 상기 렌즈 삽입부의 표면에 형성되는 접합홈을 포함한다. 본 발명에 따르면 렌즈가 삽입되는 공간을 직선을 포함하는 형상으로 형성할 수 있어, 삽입되는 렌즈 역시 직선을 포함하는 형상으로 제작가능 하므로 칩 기판에 삽입되는 렌즈의 제조 공정을 보다 단순화 할 수 있다.

Description

렌즈 삽입부 내에 접합 홈을 구비하는 칩 기판{Chip substrate comprising junction groove in lens insert}
본 발명은 칩 기판 및 이를 제조 방법에 관한 것으로, 보다 상세하게는 렌즈 삽입부 내에 접합 홈을 구비하는 칩 기판에 관한 것이다.
종래에는 칩 기판에 대하여 칩을 실장하기 위한 공간으로 칩 기판의 상부면에 기계적인 가공이나 화학적인 식각으로 형성하였다. 이러한 칩 기판에 UV나 LED와 같은 광소자 칩이 실장되는 경우에는 광반사 성능을 높이기 위해 상광하협(上廣下陜) 형상의 공간을 형성하였다. 이러한 공간을 형성한 후 칩을 실장하고 실장 공간을 봉지하는 데 있어, 렌즈를 성형하여 광효율을 높였다.
이때 렌즈를 성형함에 있어 칩 기판의 상면에서 보았을 때 실장을 위해 형성된 공간이 원형으로 형성되어 렌즈의 형상도 이에 대응되도록 원형으로 형성하였다. 다만, 렌즈를 원형으로 정밀하게 가공하기 위해서는 사각형이나 삼각형의 직선으로 형성된 렌즈를 가공하는 것에 비하여 제조공정 상 어려움이 있었다.
또한, 렌즈를 접합함에 있어 접합에 사용되는 접합제를 캐비티 내에 형성함에 있어, 접합제가 흘러 넘쳐 칩 기판의 발광부의 내로 침투하는 문제가 발생하였다.
본 발명은 상기 종래 기술의 문제를 해결하기 위하여 안출된 것으로서, 렌즈가 삽입되는 공간을 직선을 포함하는 형상으로 형성한 칩 기판 구조를 제안하는 것을 목적으로 한다.
또한, 렌즈 삽입부 내에 접합 홈을 복수로 구비하여 흘러 넘치는 접합제를 수용할 수 있는 구조를 제안하는 것을 목적으로 한다.
상기 기술적 과제를 해결하기 위한 본 실시예에 따른 렌즈 삽입부 내에 접합홈을 구비하는 칩 기판은 수평 방향으로 적층되어 칩 기판을 구성하는 복수의 전도층; 상기 전도층과 교호로 형성되어 상기 전도층을 전기적으로 분리시키는 복수의 절연층; 상기 칩 기판의 상면 상에서 미리 결정된 수의 변을 갖고 상기 변과 변이 연장되어 만나는 영역에서는 호를 형성하는 단면의 홈으로 형성된 렌즈 삽입부; 상기 렌즈 삽입부의 내측 영역에서 상기 절연층을 포함하는 영역에 대하여 소정의 깊이에 이르는 홈으로 이루어지는 캐비티; 및 상기 렌즈 삽입부의 표면에 형성되는 접합홈을 포함한다.
상기 칩 기판은, 상기 캐비티 내에서 적어도 하나의 상기 절연층으로 분리된 상기 전도층 상의 단위 영역에 형성되는 제1 금속 패드를 더 포함한다.
상기 칩 기판은, 상기 캐비티 내에서 상기 복수의 절연층으로 분리된 상기 복수의 전도층 상의 영역에 연속하여 형성되는 제2 금속 패드를 더 포함한다.
상기 접합홈은, 상기 렌즈 삽입부의 표면에서 상기 캐비티의 외곽을 둘러 형성되는 제1 접합홈; 및 상기 제1 접합홈을 둘러 형성되는 제2 접합홈을 포함한다.
상기 칩 기판은, 상기 칩 기판의 하면에 접합되는 방열부를 더 포함한다.
상기 칩 기판은, 상기 캐비티 내에서 상기 단위 영역을 표시하기 위한 마킹부를 더 포함한다.
상기 칩 기판은, 상기 칩 기판의 상면에 상기 절연층에 의해 분리된 상기 전도층 중 적어도 어느 하나의 전도층에 대하여 전극을 표시하기 위한 전극 표시부를 더 포함한다.
상기 칩 기판은, 상기 칩 기판의 측면에 상기 절연층을 포함하여 내측으로 오목한 측면홈을 더 포함한다.
본 발명에 따르면 렌즈가 삽입되는 공간을 직선을 포함하는 형상으로 형성할 수 있어, 삽입되는 렌즈 역시 직선을 포함하는 형상으로 제작가능 하므로 칩 기판에 삽입되는 렌즈의 제조 공정을 보다 단순화 할 수 있다.
또한, 접합 홈을 복수로 구비하여 접합 홈에서 흘러 넘치는 접합제가 다른 접합 홈으로 수용되며 따라서 접합제가 칩 기판의 발광부 내로 침투하는 문제를 해결할 수 있다.
도 1은 본 발명의 일실시예에 따른 렌즈 삽입부 내에 접합홈을 구비하는 칩 기판의 사시도이다.
도 2는 본 발명의 일실시예에 따른 렌즈 삽입부 내에 접합홈을 구비하는 칩 기판의 배면도이다.
도 3은 본 발명의 일실시예에 따른 렌즈 삽입부 내에 접합홈을 구비하는 칩 기판의 상면도이다.
도 4는 본 발명의 일실시예에 따른 렌즈 삽입부 내에 접합홈을 구비하는 칩 기판의 상면도이다.
이하의 내용은 단지 발명의 원리를 예시한다. 그러므로 당업자는 비록 본 명세서에 명확히 설명되거나 도시되지 않았지만 발명의 원리를 구현하고 발명의 개념과 범위에 포함된 다양한 장치를 발명할 수 있는 것이다. 또한, 본 명세서에 열거된 모든 조건부 용어 및 실시예들은 원칙적으로, 발명의 개념이 이해되도록 하기 위한 목적으로만 명백히 의도되고, 이와같이 특별히 열거된 실시예들 및 상태들에 제한적이지 않는 것으로 이해되어야 한다.
상술한 목적, 특징 및 장점은 첨부된 도면과 관련한 다음의 상세한 설명을 통하여 보다 분명해 질 것이며, 그에 따라 발명이 속하는 기술분야에서 통상의 지식을 가진 자가 발명의 기술적 사상을 용이하게 실시할 수 있을 것이다.
또한, 발명을 설명함에 있어서 발명과 관련된 공지 기술에 대한 구체적인 설명이 발명의 요지를 불필요하게 흐릴 수 있다고 판단되는 경우에 그 상세한 설명을 생략하기로 한다. 이하에는 첨부한 도면을 참조하여 상세하게 설명하는데, 편의상 칩으로서 LED를 예로 들어 설명한다.
본 실시예에서 칩 기판을 제조하기 위하여 소정의 두께를 갖는 복수의 전기 전도성 물질을 포함하는 전도층을 절연물질로 구성되는 절연층을 사이에 두고 접합하여 교호로 적층한다.
적층한 상태에서 가열 및 가압함으로써, 내부에 복수의 절연층이 간격을 두고 배열되어 있는 전도물질괴(塊)가 제조된다. 다음으로 이렇게 제조된 전도물질 괴를 절연층이 포함되도록 수직으로 절단함으로써, 복수의 수직 절연층이 간격을 두고 평행하게 배열된 칩 기판의 제조가 완료된다. 즉 본 실시예에서 일방향은 수직방향으로서, 전도물질괴를 적층방향에 따라 수직으로 절단하여 칩 기판을 제조한다.
상술한 방법에 따라 절단하여 제조된 칩 기판에 대하여 렌즈 삽입부 및 캐비티를 형성하여 본 실시예에 따른 렌즈 삽입부 내에 접합 홈을 구비하는 칩 기판을 제조한다.
본 실시예에서 칩 기판은 도 4와 같은 형태로서, 칩 기판의 상면에 복수의 렌즈 삽입부 및 캐비티가 형성될 수 있다. 다만 보다 상세한 설명을 위하여 하나의 렌즈삽입부 또는 캐비티를 포함하는 칩 기판을 예를 들어 설명한다. 즉, 도 1 내지 3에 따른 칩 기판은 하나의 단위 칩 기판으로서 도 4에 따른 칩 기판을 렌즈 삽입부를 단위로 절단하여 제조될 수 있다.
이하 도 1을 참조하여, 본 실시예에 따른 렌즈 삽입부 내에 접합홈을 구비하는 칩 기판에 대하여 설명한다.
도 1은 본 발명의 일실시예에 따른 칩 기판(100)의 상면도이다. 도 1을 참조하면, 본 실시예에 따른 렌즈 삽입부(140)를 구비하는 칩 기판(100)은 전도층(110), 절연층(120), 캐비티(130), 렌즈 삽입부(140), 접합홈(152, 154)을 포함한다. 즉 본 실시예에 따른 칩 기판(100)을 위에서 보면 사각형의 칩 기판(100)에 대하여 내측으로 렌즈 삽입부(140)가 형성되며, 렌즈 삽입부(140)의 내측으로 캐비티(130)가 형성된다. 이때 렌즈 삽입부(140)와 캐비티(130)는 절연층(120)을 포함하여 형성된다.
본 실시예에서 전도층(110)은 일 방향으로 적층되어 칩 기판(100)을 구성하는 것으로서, 후공정에 의해 실장되는 칩에 전극을 인가하는 전극으로서 기능하게 된다. 여기서, 일방향이란 상술한 바와 같이 적층단계에서 절연층(120)과 교호적으로 적층되는 전도층(110)의 적층방향에 따라 형성되는 것이며, 도 1에 따르면 수평방향으로 적층되어 형성 된다.
절연층(120)은 전도층(110)과 교호로 적층되어 전도층(110)을 전기적으로 분리시킨다. 즉 절연층(120)을 사이에 두고 절연되어 있는 칩기판은 각각 (+) 전극 단자, (-) 전극 단자로 기능할 수 있다.
본 실시예에서 절연층(120)은 두개의 전도층(110) 사이에 하나 존재하는 것을 예로 들어 설명하나, 3개의 전도층(110) 사이에 두개의 절연층(120)이 형성되어 칩 기판(100)을 구성하는 것도 가능하며, 그 용도에 따라서 더욱 많은 절연층(120)이 형성되는 것도 가능하다.
렌즈 삽입부(140)는 칩 기판(100)의 상면에서 상기 절연층(120)을 포함하는 영역에 대하여 소정 깊이에 이르는 홈으로 이루어지되, 상기 렌즈 상면 상에서 미리 결정된 수의 변을 갖고 상기 변과 변이 만나는 영역에서는 호를 형성한다.
도 3을 참조하여 보다 상세히 설명하면, 렌즈 삽입부(140)는 전도층(110)과 절연층(120) 그리고 전도층(110) 순으로 적층되어 형성된 칩 기판(100)의 상면에 대하여, 절연층(120)을 포함하는 영역에 걸쳐 홈으로 형성된다. 구체적으로 본 실시예에서 렌즈 삽입부(140)의 단면의 형상은 4개의 변을 갖고 각 변이 만나는 4개의 모서리에는 호가 형성된다.
이때, 본 실시예에서 모서리는 둥글게 호로 형성되는 것이 바람직하다. 제조 공정상 렌즈 삽입부(140)를 형성하기 위해 칩 기판(100)에 홈을 내는데 있어 밀링 머신과 같은 회전 운동을 하는 절단기를 이용하는 경우에는 직각의 모서리를 단면으로 갖는 홈을 형성하는 것이 어려우므로, 설계시 직선운동을 통해 변을 형성하고 다음 변을 형성하는 데 있어서 소정의 곡률에 따른 호를 통해 절단기가 다음으로 형성 과정으로 진행할 수 있게 하기 위함이다.
즉, 호를 통해 다음 변의 위치로 이동하게 함으로써 연속된 공정으로 더욱 용이하게 홈을 형성 할 수 있다.
보다 상세하게는 도 3에 도시된 바와 같이 본 실시예에서 호는 변과 변의 연장선이 형성하는 영역의 외부로 돌출되어 형성되는 것이 바람직하다. 즉, 변과 변의 연장선 내부로 호가 형성되는 경우 삽입되는 렌즈의 모서리를 호의 곡률에 대응되도록 가공하여야 하나, 본 실시예에 따른 바와 같이 호를 변과 변이 이루는 모서리보다 바깥으로 형성하게 되면 모서리가 직각인 렌즈를 삽입하더라도 용이하게 수용이 가능하며 각 변을 통해 렌즈를 고정할 수 있게 된다.
이때 렌즈 삽입 후 호와 렌즈의 공극은 후처리를 통해 봉지하여 렌즈의 삽입을 마무리할 수 있다.
본 실시예에서는 사각형의 렌즈를 수용하기 위하여 네개의 변을 갖는 렌즈 삽입부(140)를 설명하였으나, 용도 및 렌즈의 형상에 따라서 그 변의 개수를 달리할 수 있으며, 호를 모든 변과 변이 만나는 영역이 아니라 일부에만 형성하고 일부에는 변과 변이 만나는 모서리로 형성되도록 할 수 있다.
또한 본 실시예에 따른 칩 기판(100)의 렌즈 삽입부(140)는 칩 기판(100)의 상면 상에서 상기 변의 외측으로 돌출되어 형성된 호(미도시)를 더 포함할 수 있다.
즉, 도 3에서 렌즈 삽입부(140)의 마주보는 두 변에 대하여 돌출된 호를 형성함으로 써 사각형의 렌즈를 이동 및 결합함에 있어 흡착방법이 아닌 지그(jig) 또는 로봇을 이용할 경우, 기판에 지그 홈을 마련하여 접합공정을 원활하게 진행, 또는 정밀하게 접합하는데 도움을 줄 수 있다.
본 실시예에 따른 칩 기판(100)은 이상의 설명에 따라 형성된 렌즈 삽입부(140)의 내측에서, 절연층(120)을 포함하는 영역에 대하여 형성된 캐비티(130)를 더 포함할 수 있다.
따라서 도 2를 참조하면, 칩 기판(100)의 소정의 깊이 만큼 홈이 형성됨으로 내측 방향으로 렌즈 삽입부(140)가 형성되고, 이에 대하여 렌즈삽입부(140)의 깊이보다 더욱 깊은 영역에 대하여 캐비티(130)가 형성된다.
본 실시예에서 아래쪽으로 갈수록 폭이 좁은, 상광하협 형상으로 이루어지는 것이 바람직하다. 캐비티(130)는 실장되는 칩의 광반사 성능을 높이기 위해 상광하협의 형상으로 형성되므로, 대각선으로 기울어진 외벽이 형성될 수 있다.
또한 도 1 및 도 3을 참조하면, 본 실시예에 따른 렌즈 삽입부(140)는 렌즈 삽입시 렌즈와 접촉되는 면에 소정의 깊이에 이르는 제1, 제2 접합홈(152, 154)을 더 포함할 수 있다.
즉, 본 실시예에서는 렌즈 삽입부(140)의 둘레를 따라, 접촉 면에서 소정의 홈으로 이루어지는 제2 접합홈(152)의 공간에 접합제를 주입하고 렌즈를 접합한다. 이때 렌즈 접합시 사용하는 접합제가 접합부위 내외로 오버플로우 될 수 있으므로, 이를 예방하고 접합제의 정량 사용을 위하여 렌즈와의 접합면에 별도의 제1 홈(154)이 마련될 수 있다.
즉, 도 1 및 도 3을 기준으로 캐비티와 가까운 홈이 제1 접합홈(154)이며, 제1 접합홈을 둘러서 제2 접합홈(152)으로 구성될 수 있다. 따라서 접합을 위한 접합제를 제2 접합홈(152)에 주입하되, 흘러 넘치는 여분의 접합제는 제1 접합홈(154)의 공간에 수용되게하여, 접합제가 캐비티 내부로 흘러 들어가는 것을 방지할 수 있다.
또한 본 실시예에 따른 칩 기판은 제1 금속 패드(160)를 더 포함할 수 있다. 본 실시예에서 제1 금속 패드(160)는 캐비티(130) 내의 절연부로 분리된 전도층 각각의 표면상에서 소정의 높이로 형성되어 칩에 형성된 전극부와 접합된다.
본 실시예에서 제1 금속 패드(160)는, 절연층(120)로 분리된 전도층(110) 각 각의 표면상에서 소정의 높이로 형성되어 칩(200)에 형성된 전극부와 접합된다. 즉 제1 금속 패드(160)는 전도층(110)의 표면, 도 3을 참조하면 캐비티(130)의 중심부에 해당하는 전도층(110)의 표면 상에 형성된다.
즉 구리와 같은 금속으로 구성된 제1 금속 패드(160)을 적층하고 플립 칩과 같이 칩 밑면에 전극부가 형성된 칩은 절연층(120)으로 나누어진 제1 금속 패드(160)에 직접 접합하여 실장할 수 있다.
추가적으로 도 1 및 도 3에 따르면, 제1 금속 패드(160)의 형성 위치를 가이드하기 위한 금속 패드의 단위 영역을 표시하는 마킹부(170)를 더 포함할 수 있다.
또한, 본 실시예에 따른 칩 기판은 제2 금속 패드(180)를 더 포함할 수 있다. 제2 금속 패드(180)는 캐비티 내에서 복수의 절연층으로 분리된 복수의 전도층 상의 영역에 연속하여 형성된다.
제2 금속 패드(180)는 다수의 플립 칩의 실장을 위하여 직병렬 구조로 설계된 기판 내에서 칩의 보호를 위한 제너 다이오드로 기능할 수 있다. 따라서 본 실시예에서 제2 금속 패드(180)는 캐비티 내에서 상기 복수의 절연층으로 분리된 상기 복수의 전도층 상의 영역에 연속하여 형성될 수 있다.
또한, 본 실시예에 따른 기판(100)은 전도층(110)에 전극을 인가하기 위하여 칩 기판의 상면에 형성되는 전극 연결부(160)를 더 포함할 수 있다.
즉, 도 1 및 도 3을 참조하면, 기판(100)의 상면에 전극을 인가하기 위한 전극 연결부(210)가 각각 형성될 수 있다. 또한, 전극을 사용자가 인지하기 쉽도록 전극 연결부 주위에 전극 표시부(220)를 더 포함할 수 있다.
도 1을 참조하면, 본 실시예에서 칩 기판(100)은 복수의 전도층(110) 사이에 복수의 절연층(120)이 형성되며, 따라서 절연층(120)으로 분리된 전도층(110) 중 양단의 전도층(110)에는 각각 다른 전극이 인가될 수 있다. 또는 약속된 표시의 마킹을 적어도 하나의 전도층(110)의 표면에 하여 마킹된 부분의 전도층(110)이 예를 들어 (+)극이 인가된 것으로 미리 약속하여 보다 용이하게 전도층(110)의 전극을 판단할 수 있다.
또한, 본 실시예에 따른 칩 기판(100)은 측면홈(190, 192)과 볼팅부(230)를 더 포함할 수 있다.
본 실시예에 따른 측면홈(190, 192)은 도 4를 참조하여 설명한다. 도 4는 도 1에 따른 단위 칩 기판을 제조하기 위한 칩 기판의 구성으로 도 4에 따르면 5개의 단위 칩 기판을 포함하는 구조로 설계되어 있다. 즉, 도 4에 따른 칩 기판을 절단하여 도 1에 따른 칩 기판을 각각 제조하게 된다.
따라서 절단으로, 소잉(sawing) 또는 다이싱(dicing) 과정에서 버(burr)가 발생될 수 있으며, 버가 매우 얇은 층으로 형성된 절연층에 접합되거나 하여 절연층을 손상시켜 기판의 절연이 파괴됨으로써 쇼트와 같은 불량이 발생하는 문제점이 있었다.
이를 해결하기 위하여 본 실시예에 따른 칩 기판(100)은 절단되는 부위에서 절연층을 포함하는 영역에 도 4에 따르면 관통공(190, 192)을 포함하며, 절단되면 도 1과 같은 측면홈(190,192)이 형성되게 한다. 즉, 관통공이 형성된 부분에는 소잉 이나 다이싱 과정에서 빈 공간으로 존재하게 되므로 버가 발생하지 않게 된다.
또한, 본 실시예에 따른 칩 기판(100) 볼팅부(230)를 형성하여 칩 기판과 다른 PCB 기판의 접합시 볼팅을 통해 보다 용이하게 칩 기판을 접합할 수 있다. 볼팅부 역시 도 4에 따르면 관통공(230)의 형상으로 구성되며, 절단 후 도 1과 같은 볼팅부(230)로 구성될 수 있다.
도 4에서 홈(240)은 칩 기판의 절단을 위하여 칩 기판을 고정하기 위한 용도로 이용될 수 있다. 즉 홈(240)에 핀을 삽입하여 기판을 고정시킨 채 절단하여, 도 1에 따른 칩 기판을 제조할 수 있다.
또한, 도 2를 참조하면 도 2는 본 실시예에 따른 칩 기판(100)은 칩 기판의 하면을 나타내는 도로서, 본 실시예에 따른 칩 기판의 하면에는 방열부(미도시)를 더 포함할 수 있다.
즉, 캐비티(130) 내에 광소자 칩을 실장한 후 칩에서 발생되는 열을 외부로 방열시키기 위하여 칩 기판(100) 하면에 방열부(미도시)를 접합할 수 있다.
이때, 방열부는 칩 기판(100)의 하면의 절연층(120)과 전도층(110)에 접합되는 방열 인터페이스부와, 방열 인터페이스부에 접합되어 발생되는 열을 확산시키는 열확산부로 구성될 수 있다. 이때, 기판 하단에 방열기능의 방열 인터페이스부(152)(TIM,thermal interface materials)는 절연 성능과 방열 성능을 갖도록 인슐레이터로 구성될 수 있으며, 방열 인터페이스부 밑에는 구리나 알루미늄과 같은 금속 시트로 구성되는 열확산부를 더 포함할 수 있다.
따라서, 방열 인터페이스부의 두께는 방열특성을 고려하여 얇은 것이 바람직하다.
이상의 칩 기판은 종래의 원형의 칩 실장 공간에 따라 렌즈의 형상 역시 원으로 형성해야 함에 따른 제조 공정상의 어려움을 해결하기 위하여 고안된 것으로서, 본 실시예에서는 칩이 실장되는 원형의 캐비티를 형성함에 앞서 직선을 포함하는 렌즈 삽입부를 형성하여 렌즈는 사각형과 같은 직선을 갖는 형상으로 형성되게 함으로 써 공정을 보다 용이하게 할 수 있다.
나아가, 렌즈 삽입부의 변과 변이 만나는 부분에는 호를 형성하여 렌즈 삽입부의 홈을 내는데 있어서 보다 용이하게 절단기가 변과 변을 이동할 수 있으며, 변에는 별도의 지그 홈을 형성하여 렌즈 접합 공정을 보다 용이하게 할 수 있다.
또한, 본 발명에 따르면 하나의 기판 내에 복수의 광소자 칩이 실장될 수 있는 구조를 구현하여 실장되는 복수의 칩을 직병렬 구조로 연결되도록 할 수있다. 따라서 공급되는 전류의 양을 병렬로 구현할 때에 비하여 감소시칼 수 있으며, 궁극적으로 전력소비를 감소시킬 수 있다. 나아가, 칩 기판의 측면에 형성되는 홈을 통해 절단 공정에 따른 버로부터 절연층의 손상을 방지할 수 있으며, 칩 기판의 하면에 부착되는 방열부를 통해 방열 효과를 향상 시킬 수 있다.
이상의 설명은 본 발명의 기술 사상을 예시적으로 설명한 것에 불과한 것으로서, 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자라면 본 발명의 본질적인 특성에서 벗어나지 않는 범위 내에서 다양한 수정, 변경 및 치환이 가능할 것이다.
따라서, 본 발명에 개시된 실시예 및 첨부된 도면들은 본 발명의 기술 사상을 한정하기 위한 것이 아니라 설명하기 위한 것이고, 이러한 실시예 및 첨부된 도면에 의하여 본 발명의 기술 사상의 범위가 한정되는 것은 아니다. 본 발명의 보호 범위는 아래의 청구 범위에 의하여 해석되어야 하며, 그와 동등한 범위 내에 있는 모든 기술 사상은 본 발명의 권리 범위에 포함되는 것으로 해석되어야 할 것이다.

Claims (8)

  1. 수평 방향으로 적층되어 칩 기판을 구성하는 복수의 전도층;
    상기 전도층과 교호로 형성되어 상기 전도층을 전기적으로 분리시키는 복수의 절연층;
    상기 칩 기판의 상면 상에서 미리 결정된 수의 변을 갖고 상기 변과 변이 연장되어 만나는 영역에서는 호를 형성하는 단면의 홈으로 형성된 렌즈 삽입부;
    상기 렌즈 삽입부의 내측 영역에서 상기 절연층을 포함하는 영역에 대하여 소정의 깊이에 이르는 홈으로 이루어지는 캐비티; 및
    상기 렌즈 삽입부의 표면에 형성되는 접합홈을 포함하는 것을 특징으로 하는 렌즈 삽입부 내에 접합 홈을 구비하는 칩 기판.
  2. 제 1 항에 있어서,
    상기 칩 기판은,
    상기 캐비티 내에서 적어도 하나의 상기 절연층으로 분리된 상기 전도층 상의 단위 영역에 형성되는 제1 금속 패드를 더 포함하는 것을 특징으로 하는 렌즈 삽입부 내에 접합 홈을 구비하는 칩 기판.
  3. 제 1 항에 있어서,
    상기 칩 기판은,
    상기 캐비티 내에서 상기 복수의 절연층으로 분리된 상기 복수의 전도층 상의 영역에 연속하여 형성되는 제2 금속 패드를 더 포함하는 것을 특징으로 하는 렌즈 삽입부 내에 접합 홈을 구비하는 칩 기판.
  4. 제 1 항에 있어서,
    상기 접합홈은,
    상기 렌즈 삽입부의 표면에서 상기 캐비티의 외곽을 둘러 형성되는 제1 접합홈; 및
    상기 제1 접합홈을 둘러 형성되는 제2 접합홈을 포함하는 것을 특징으로 하는 렌즈 삽입부 내에 접합 홈을 구비하는 칩 기판.
  5. 제 1 항에 있어서,
    상기 칩 기판은,
    상기 칩 기판의 하면에 접합되는 방열부를 더 포함하는 것을 특징으로 하는 렌즈 삽입부 내에 접합 홈을 구비하는 칩 기판.
  6. 제 2 항에 있어서,
    상기 칩 기판은,
    상기 캐비티 내에서 상기 단위 영역을 표시하기 위한 마킹부를 더 포함하는 것을 특징으로 하는 렌즈 삽입부 내에 접합 홈을 구비하는 칩 기판.
  7. 제 1 항에 있어서,
    상기 칩 기판은,
    상기 칩 기판의 상면에 상기 절연층에 의해 분리된 상기 전도층 중 적어도 어느 하나의 전도층에 대하여 전극을 표시하기 위한 전극 표시부를 더 포함하는 것을 특징으로 하는 렌즈 삽입부 내에 접합 홈을 구비하는 칩 기판.
  8. 제 1 항에 있어서,
    상기 칩 기판은,
    상기 칩 기판의 측면에 상기 절연층을 포함하여 내측으로 오목한 측면홈을 더 포함하는 것을 특징으로 하는 렌즈 삽입부 내에 접합 홈을 구비하는 칩 기판.
KR1020150000026A 2015-01-02 2015-01-02 렌즈 삽입부 내에 접합 홈을 구비하는 칩 기판 KR102212340B1 (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1020150000026A KR102212340B1 (ko) 2015-01-02 2015-01-02 렌즈 삽입부 내에 접합 홈을 구비하는 칩 기판
US14/985,275 US10128414B2 (en) 2015-01-02 2015-12-30 Chip substrate provided with joining grooves in lens insert
CN201511029715.0A CN105762142B (zh) 2015-01-02 2015-12-31 在透镜插入件中配备有接合槽的芯片衬底

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020150000026A KR102212340B1 (ko) 2015-01-02 2015-01-02 렌즈 삽입부 내에 접합 홈을 구비하는 칩 기판

Publications (2)

Publication Number Publication Date
KR20160083660A true KR20160083660A (ko) 2016-07-12
KR102212340B1 KR102212340B1 (ko) 2021-02-05

Family

ID=56286949

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020150000026A KR102212340B1 (ko) 2015-01-02 2015-01-02 렌즈 삽입부 내에 접합 홈을 구비하는 칩 기판

Country Status (3)

Country Link
US (1) US10128414B2 (ko)
KR (1) KR102212340B1 (ko)
CN (1) CN105762142B (ko)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101668353B1 (ko) * 2014-11-03 2016-10-21 (주)포인트엔지니어링 칩 기판 및 칩 패키지 모듈

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20060114526A (ko) * 2005-05-02 2006-11-07 삼성전기주식회사 발광소자 패키지
KR100764432B1 (ko) * 2006-04-05 2007-10-05 삼성전기주식회사 아노다이징 절연 층을 갖는 엘이디 패키지 및 그 제조방법
JP2011165833A (ja) * 2010-02-08 2011-08-25 Toshiba Corp Ｌｅｄモジュール
US20130126913A1 (en) * 2011-11-22 2013-05-23 Jon-Fwu Hwu Thin multi-layer led array engine
KR20140018771A (ko) * 2012-08-03 2014-02-13 (주)포인트엔지니어링 광디바이스 제조 방법 및 이에 의해 제조된 광디바이스
US20140327024A1 (en) * 2011-08-01 2014-11-06 Steq Inc. Semiconductor device and fabrication method for same

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1228863C (zh) * 2002-07-04 2005-11-23 菱生精密工业股份有限公司 发光二极管的封装成型方法及成品结构
US7425083B2 (en) * 2005-05-02 2008-09-16 Samsung Electro-Mechanics Co., Ltd. Light emitting device package
TWI502384B (zh) * 2013-02-19 2015-10-01 Acer Inc 檔案追蹤方法及其所適用之網路通訊裝置
KR20150075418A (ko) 2013-11-20 2015-07-06 (주)포인트엔지니어링 렌즈 삽입부를 구비하는 칩 원판

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20060114526A (ko) * 2005-05-02 2006-11-07 삼성전기주식회사 발광소자 패키지
KR100764432B1 (ko) * 2006-04-05 2007-10-05 삼성전기주식회사 아노다이징 절연 층을 갖는 엘이디 패키지 및 그 제조방법
JP2011165833A (ja) * 2010-02-08 2011-08-25 Toshiba Corp Ｌｅｄモジュール
US20140327024A1 (en) * 2011-08-01 2014-11-06 Steq Inc. Semiconductor device and fabrication method for same
US20130126913A1 (en) * 2011-11-22 2013-05-23 Jon-Fwu Hwu Thin multi-layer led array engine
KR20140018771A (ko) * 2012-08-03 2014-02-13 (주)포인트엔지니어링 광디바이스 제조 방법 및 이에 의해 제조된 광디바이스

Also Published As

Publication number Publication date
KR102212340B1 (ko) 2021-02-05
US10128414B2 (en) 2018-11-13
CN105762142B (zh) 2019-09-10
US20160197245A1 (en) 2016-07-07
CN105762142A (zh) 2016-07-13

Similar Documents

Publication Publication Date Title
TWI505519B (zh) 發光二極體燈條及其製造方法
US8801238B2 (en) Light-emitting device
JP6350364B2 (ja) 接続構造体
TW201218440A (en) Light emitting device and package array for light emitting devices
JP2010238833A (ja) 光半導体装置用パッケージおよび光半導体装置
KR101055074B1 (ko) 발광 장치
US20200066943A1 (en) Light-emitting apparatus
KR20150075418A (ko) 렌즈 삽입부를 구비하는 칩 원판
JP2008147513A (ja) 発光装置
JP2008124195A (ja) 発光装置およびその製造方法
KR101668353B1 (ko) 칩 기판 및 칩 패키지 모듈
JP6335815B2 (ja) 放熱構造体
TWI509834B (zh) 發光二極體封裝結構及其製造方法
KR20160083660A (ko) 렌즈 삽입부 내에 접합 홈을 구비하는 칩 기판
KR101900933B1 (ko) 렌즈 삽입부를 구비하는 칩 원판
JP2008147512A (ja) 発光装置およびその製造方法
KR102500681B1 (ko) 파워 모듈 및 그 제조 방법
KR20150037216A (ko) 발광 디바이스
US20120106171A1 (en) Led package structure
KR101516371B1 (ko) 접합 홈을 구비하는 칩 원판 및 이를 봉지하기 위한 봉지부재
US20160380167A1 (en) Pre-cut substrate and unit chip substrate comprising hemispherical cavity
KR101900935B1 (ko) 렌즈 삽입부를 구비하는 칩 원판
JP2013254833A (ja) 発光装置及び発光装置の製造方法
JP7156172B2 (ja) 半導体装置
JP2009238804A (ja) 半導体装置

Legal Events

Date Code Title Description
E701 Decision to grant or registration of patent right