KR20160083628A - 인셀 터치 액정 디스플레이 장치와 이의 제조방법 - Google Patents

인셀 터치 액정 디스플레이 장치와 이의 제조방법 Download PDF

Info

Publication number
KR20160083628A
KR20160083628A KR1020140195980A KR20140195980A KR20160083628A KR 20160083628 A KR20160083628 A KR 20160083628A KR 1020140195980 A KR1020140195980 A KR 1020140195980A KR 20140195980 A KR20140195980 A KR 20140195980A KR 20160083628 A KR20160083628 A KR 20160083628A
Authority
KR
South Korea
Prior art keywords
electrode
common electrode
layer
liquid crystal
passivation layer
Prior art date
Application number
KR1020140195980A
Other languages
English (en)
Other versions
KR101798433B1 (ko
Inventor
조양호
김영식
우윤환
Original Assignee
엘지디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지디스플레이 주식회사 filed Critical 엘지디스플레이 주식회사
Priority to KR1020140195980A priority Critical patent/KR101798433B1/ko
Priority to CN201510993600.7A priority patent/CN105739193B/zh
Priority to US14/980,076 priority patent/US9971181B2/en
Publication of KR20160083628A publication Critical patent/KR20160083628A/ko
Application granted granted Critical
Publication of KR101798433B1 publication Critical patent/KR101798433B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1343—Electrodes
    • G02F1/134309—Electrodes characterised by their geometrical arrangement
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/13338—Input devices, e.g. touch panels
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136227—Through-hole connection of the pixel electrode to the active element through an insulation layer
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/1368—Active matrix addressed cells in which the switching element is a three-electrode device
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/01—Input arrangements or combined input and output arrangements for interaction between user and computer
    • G06F3/03—Arrangements for converting the position or the displacement of a member into a coded form
    • G06F3/041—Digitisers, e.g. for touch screens or touch pads, characterised by the transducing means
    • G06F3/0412—Digitisers structurally integrated in a display
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1222—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/1262—Multistep manufacturing methods with a particular formation, treatment or coating of the substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
    • H01L29/78633—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device with a light shield
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78651—Silicon transistors
    • H01L29/7866—Non-monocrystalline silicon transistors
    • H01L29/78672—Polycrystalline or microcrystalline silicon transistor
    • H01L29/78675—Polycrystalline or microcrystalline silicon transistor with normal-type structure, e.g. with top gate
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1343—Electrodes
    • G02F1/134309—Electrodes characterised by their geometrical arrangement
    • G02F1/134372—Electrodes characterised by their geometrical arrangement for fringe field switching [FFS] where the common electrode is not patterned
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2203/00—Indexing scheme relating to G06F3/00 - G06F3/048
    • G06F2203/041—Indexing scheme relating to G06F3/041 - G06F3/045
    • G06F2203/04103—Manufacturing, i.e. details related to manufacturing processes specially suited for touch sensitive devices

Abstract

본 발명은 픽셀 전극 탑 구조를 가지는 인셀 터치 액정 디스플레이 장치와 이의 제조방법에 관한 것이다.
본 발명의 실시 예에 따른 인셀 터치 액정 디스플레이 장치는 픽셀이 픽셀 전극 탑(pixel electrode top) 구조로 형성되어 있어, 픽셀들 간의 혼색을 방지할 수 있다.

Description

인셀 터치 액정 디스플레이 장치와 이의 제조방법{IN CELL TOUCH LIQUID CRYSTAL DISPLAY DEVICE AND METHOD FOR MANUFACTURING THE SAME}
본 발명은 픽셀 전극 탑 구조를 가지는 인셀 터치 액정 디스플레이 장치와 이의 제조방법에 관한 것이다.
평판 디스플레이 장치의 입력 장치로서 종래에 적용되었던 마우스나 키보드 또는 휴대용 전자 기기의 입력 장치로 적용되었던 키 패드를 대체하여 사용자가 손가락이나 펜을 이용하여 스크린에 직접 정보를 입력할 수 있는 터치 스크린이 적용되고 있다. 이러한, 터치 스크린은 누구나 쉽게 조작할 수 있는 장점이 있어 적용이 확대되고 있다.
이러한, 터치 스크린은 네비게이션(navigation), 산업용 단말기, 노트북 컴퓨터, 금융 자동화기기, 게임기 등과 같은 모니터; 휴대전화기, MP3, PDA, PMP, PSP, 휴대용 게임기, DMB 수신기, 태블릿 PC 등과 같은 휴대용 단말기; 및 냉장고, 전자 레인지, 세탁기 등과 같은 가전제품; 등에 적용되고 있다.
터치 스크린이 액정 패널과 결합되는 구조에 따라, 액정 패널의 셀(cell) 내에 터치 스크린이 내화되는 인셀 터치 방식(In cell touch type), 액정 패널의 셀 상부에 터치 스크린이 형성되는 온셀 터치 방식(On cell touch type) 및 디스플레이 패널의 외부에 터치 스크린이 결합되는 애드온 방식(Add on type)으로 구분될 수 있다. 이하, 터치 스크린(터치 패널)과 액정 패널이 결합된 것을 '터치 디스플레이 장치'라 칭하기로 한다.
도 1은 터치 스크린이 적용된 종래 기술에 따른 터치 디스플레이 장치를 나타내는 도면이다. 도 1(A)는 애드온 방식(add on type)의 터치 디스플레이 장치를 나타내고 있고, 도 1(B)는 모디파이드 애드온 방식(Modified add on type)의 터치 디스플레이 장치를 나타내고 있고, 도 1(C)는 하이브리드 방식(hybrid type)의 터치 디스플레이 장치를 나타내고 있다.
도 1(A)의 애드온 방식 및 도 1(B)의 모디파이드 애드온 방식의 터치 디스플레이 장치는 TFT(Thin Film Transistor) 어레이 기판(1)과 컬러필터 어레이 기판(2)을 포함하는 액정 패널 상부에 터치 스크린이 배치되어 있다. 터치 스크린에는 터치 구동전극(TX)과 터치 수신전극(RX)이 배열되어 있다. 이때, 터치 구동전극(TX)과 터치 수신전극(RX)이 서로 다른 층(layer)에 배치될 수도 있고, 서로 다른 층(layer)에 배치될 수도 있다.
도 1(C)의 하이브리드 박식의 터치 디스플레이 장치는 TFT 어레이 기판(1) 상에 터치 구동전극(TX)이 배치되고, 컬러필터 어레이 기판(2) 상에 터치 수신전극(RX)이 배치되어 있다.
이러한, 종래 기술에 따른 터치 디스플레이 장치는 액정 패널과 터치 스크린을 별도로 제조해야 함으로, 제조 공정이 복잡하고 비용이 증가하는 문제점 있다.
최근에 들어 터치 디스플레이 장치의 두께를 줄고 제조 비용을 절감시키기 위해서 터치 전극(터치 센서)를 액정 패널의 셀 내부에 내장시키는 인 셀 터치(in cell touch) 액정 디스플레이 장치가 개발되었다. 인셀 터치 액정 디스플레이 장치는 액정 패널의 TFT 어레이 기판에 배치된 공통 전극을 터치 센서로 이용한다.
도 2는 뮤추얼 정전용량 방식(mutual capacitive type)의 인셀 터치 액정 디스플레이 장치를 나타내는 도면이다.
도 2를 참조하면, 뮤추얼 정전용량 방식의 인셀 터치 액정 디스플레이 장치는 액정 패널(10)의 TFT 어레이 기판에 배열된 공통 전극을 터치 구동전극(TX)과 터치 수신전극(RX)으로 구동시킨다. 이러한, 뮤추얼 정전용량 방식은 터치 구동라인(14)과 터치 수신라인(12)을 액정 패널(10)의 좌측 및 우측 베젤(bezel) 영역에 배치함으로 인해서 베젤 폭이 증가하는 문제점이 있다.
도 3은 공통 전극 탑(Vcom top) 방식의 인셀 터치 디스플레이 장치의 제조공정을 개략적으로 나타내는 것으로, 제조공정에 소요되는 마스크의 개수를 나타내고 있다.
도 3을 참조하면, 종래 기술에 따른 인셀 터치 액정 디스플레이 장치는 픽셀의 구조에서 공통 전극이 최상층에 위치하고, 공통 전극의 아래에 픽셀 전극이 배치된 공통 전극 탑(Vcom top) 픽셀 구조를 적용하고 있다.
TFT의 액티브층의 재료로 저온 다결정 실리콘(LTPS: Low Temperature Poly Silicon)이 이용되고, 공통 전극 탑(Vcom top) 픽셀 구조가 적용된 종래 기술에 따른 인셀 터치 액정 디스플레이 장치는 제조 공정에 11개의 마스크가 소요된다.
이와 같이, 공통 전극 탑(Vcom top) 픽셀 구조를 적용하면, 픽셀들의 경계 부분에서의 광 투과율이 높아 레드, 그린 및 블루 픽셀들 간의 혼색이 발생하는 문제점이 있다.
본 발명은 상술한 문제점을 해결하기 위한 것으로서, 픽셀 전극 탑(pixel electrode top) 구조의 인셀 터치 액정 디스플레이 장치와 이의 제조방법을 제공하는 것을 기술적 과제로 한다.
본 발명은 상술한 문제점을 해결하기 위한 것으로서, 픽셀들 간의 혼색을 방지할 수 있는 인셀 터치 액정 디스플레이 장치와 이의 제조방법을 제공하는 것을 기술적 과제로 한다.
위에서 언급된 본 발명의 기술적 과제 외에도, 본 발명의 다른 특징 및 이점들이 이하에서 기술되거나, 그러한 기술 및 설명으로부터 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 명확하게 이해될 수 있을 것이다.
본 발명의 실시 예에 따른 인셀 터치 액정 디스플레이 장치는 복수의 픽셀 영역에 TFT(thin film transistor)가 배치되어 있다. 상기 TFT의 소스 전극과 접속된 소스 컨택부 및 드레인 전극과 접속된 드레인 컨택부가 배치되어 있다. 상기 소스 컨택부 및 드레인 컨택부 상에 제1 보호층 및 제2 보호층이 배치되어 있다. 상기 제2 보호층 상에 공통 전극이 배치되어 있다. 상기 공통 전극 상에 제3 보호층이 배치되고, 상기 제3 보호층을 관통하여 상기 공통 전극과 중첩되도록 전도성 라인이 배치되어 있다. 상기 제3 보호층 및 상기 전도성 라인 상에 제4 보호층이 배치되어 있다. 픽셀 전극이 제1 컨택홀에서 상기 드레인 컨택부와 접속되어 상기 제4 보호층 상에 배치되어 있다.
본 발명의 실시 예에 따른 인셀 터치 액정 디스플레이 장치의 제조방법은 복수의 픽셀 영역에 TFT(thin film transistor)를 형성한다. 상기 TFT의 소스 전극과 접속되는 소스 컨택부 및 드레인 전극과 접속되는 드레인 컨택부를 형성한다. 상기 소스 컨택부 및 드레인 컨택부 상에 제1 보호층 및 제2 보호층을 형성한다. 상기 제2 보호층 상에 공통 전극을 형성하고, 상기 공통 전극 상에 제3 보호층을 형성한다. 상기 공통 전극의 일부를 노출시키는 제2 컨택홀을 형성하고, 상기 공통 전극과 접속되도록 전도성 라인을 형성한다. 상기 제3 보호층 및 상기 전도성 라인 상에 제4 보호층을 형성한다. 상기 드레인 컨택부를 노출시키는 제1 컨택홀을 형성한다. 상기 제1 컨택홀 내부 및 상기 제4 보호층 상에 픽셀 전극을 형성한다.
본 발명은 픽셀 전극 탑(pixel electrode top) 구조의 인셀 터치 액정 디스플레이 장치와 이의 제조방법을 제공할 수 있다.
본 발명의 실시 예에 따른 인셀 터치 액정 디스플레이 장치는 픽셀 전극 탑(pixel electrode top) 구조로 형성되어 픽셀들 간의 혼색을 방지할 수 있다.
본 발명의 실시 예에 따른 인셀 터치 액정 디스플레이 장치는 공통 전극과 전도성 라인이 직접 접촉(direct contact)되어 있어, 공통 전극과 전도성 라인을 접촉시키는 구조를 형성함으로 인해 발생하는 픽셀의 개구율 손실을 줄일 수 있다.
이 밖에도, 본 발명의 실시 예들을 통해 본 발명의 또 다른 특징 및 이점들이 새롭게 파악될 수도 있을 것이다.
도 1은 터치 스크린이 적용된 종래 기술에 따른 터치 디스플레이 장치를 나타내는 도면이다.
도 2는 뮤추얼 정전용량 방식(mutual capacitive type)의 인셀 터치 액정 디스플레이 장치를 나타내는 도면이다.
도 3은 공통 전극 탑(Vcom top) 방식의 인셀 터치 디스플레이 장치의 제조공정을 개략적으로 나타내는 것으로, 제조공정에 소요되는 마스크의 개수를 나타내고 있다.
도 4는 본 발명의 실시 예에 따른 인셀 터치 액정 디스플레이 장치를 나타내는 것으로, TFT 어레이 기판에 배치된 픽셀의 평면 구조를 나타내고 있다.
도 5는 본 발명의 실시 예에 따른 인셀 터치 액정 디스플레이 장치를 나타내는 것으로, 도 4에 도시된 A1-A2 선에 따른 픽셀의 단면 구조를 나타내고 있다.
도 6은 본 발명의 실시 예에 따른 인셀 터치 액정 디스플레이 장치의 제조방법을 개략적으로 나타내는 것으로, 제조공정에 소요되는 마스크의 개수를 나타내고 있다.
도 7 내지 도 17은 본 발명의 실시 예에 따른 인셀 터치 액정 디스플레이 장치의 제조방법을 나타내는 도면이다.
도 18은 터치 전극과 드라이브 IC(integrated circuit)을 연결시키는 전도성 라인의 배열 구조의 일 예를 나타내는 도면이다.
도 19는 터치 전극과 드라이브 IC(integrated circuit)을 연결시키는 전도성 라인의 배열 구조의 다른 예를 나타내는 도면이다.
명세서 전체에 걸쳐서 동일한 참조번호들은 실질적으로 동일한 구성요소들을 의미한다. 이하의 설명에서, 본 발명의 핵심 구성과 관련이 없는 경우 및 본 발명의 기술분야에 공지된 구성과 기능에 대한 상세한 설명은 생략될 수 있다.
본 발명의 이점 및 특징, 그리고 그것들을 달성하는 방법은 첨부되는 도면과 함께 상세하게 후술되어 있는 실시 예들을 참조하면 명확해질 것이다. 그러나 본 발명은 이하에서 개시되는 실시 예들에 한정되는 것이 아니라 서로 다른 다양한 형태로 구현될 것이며, 단지 본 실시 예들은 본 발명의 개시가 완전하도록 하며, 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자에게 발명의 범주를 완전하게 알려주기 위해 제공되는 것이며, 본 발명은 청구항의 범주에 의해 정의될 뿐이다.
본 명세서에서 각 도면의 구성요소들에 참조번호를 부가함에 있어서 동일한 구성 요소들에 한해서는 비록 다른 도면상에 표시되더라도 가능한 한 동일한 번호를 가지도록 하고 있음에 유의하여야 한다.
본 발명의 실시 예를 설명하기 위한 도면에 개시된 형상, 크기, 비율, 각도, 개수 등은 예시적인 것이므로 본 발명이 도시된 사항에 한정되는 것은 아니다. 명세서 전체에 걸쳐 동일 참조 부호는 동일 구성 요소를 지칭한다. 또한, 본 발명을 설명함에 있어서, 관련된 공지 기술에 대한 구체적인 설명이 본 발명의 요지를 불필요하게 흐릴 수 있다고 판단되는 경우 그 상세한 설명은 생략한다. 본 명세서 상에서 언급한 '포함한다', '갖는다', '이루어진다' 등이 사용되는 경우 '~만'이 사용되지 않는 이상 다른 부분이 추가될 수 있다. 구성 요소를 단수로 표현한 경우에 특별히 명시적인 기재 사항이 없는 한 복수를 포함하는 경우를 포함한다.
구성 요소를 해석함에 있어서, 별도의 명시적 기재가 없더라도 오차 범위를 포함하는 것으로 해석한다.
위치 관계에 대한 설명일 경우, 예를 들어, '~상에', '~상부에', '~하부에', '~옆에' 등으로 두 부분의 위치 관계가 설명되는 경우, '바로' 또는 '직접'이 사용되지 않는 이상 두 부분 사이에 하나 이상의 다른 부분이 위치할 수도 있다.
시간 관계에 대한 설명일 경우, 예를 들어, '~후에', '~에 이어서', '~다음에', '~전에' 등으로 시간적 선후 관계가 설명되는 경우, '바로' 또는 '직접'이 사용되지 않는 이상 연속적이지 않은 경우도 포함할 수 있다.
'적어도 하나'의 용어는 하나 이상의 관련 항목으로부터 제시 가능한 모든 조합을 포함하는 것으로 이해되어야 한다. 예를 들어, '제1 항목, 제 2 항목 및 제 3 항목 중에서 적어도 하나'의 의미는 제1 항목, 제 2 항목 또는 제 3 항목 각각 뿐만 아니라 제1 항목, 제 2 항목 및 제 3 항목 중에서 2개 이상으로부터 제시될 수 있는 모든 항목의 조합을 의미한다.
제1, 제2 등이 다양한 구성요소들을 서술하기 위해서 사용되나, 이들 구성요소들은 이들 용어에 의해 제한되지 않는다. 이들 용어들은 단지 하나의 구성 요소를 다른 구성요소와 구별하기 위하여 사용하는 것이다. 따라서, 이하에서 언급되는 제1 구성요소는 본 발명의 기술적 사상 내에서 제2 구성요소일 수도 있다.
본 발명의 여러 실시 예들의 각각 특징들이 부분적으로 또는 전체적으로 서로 결합 또는 조합 가능하고, 기술적으로 다양한 연동 및 구동이 가능하며, 각 실시 예들이 서로에 대하여 독립적으로 실시 가능할 수도 있고 연관 관계로 함께 실시할 수도 있다.
액정 디스플레이 장치는 액정층의 배열을 조절하는 방식에 따라 TN(Twisted Nematic) 모드, VA(Vertical Alignment) 모드, IPS(In Plane Switching) 모드, FFS(Fringe Field Switching) 모드 등 다양하게 개발되어 있다.
그 중에서, IPS 모드와 FFS 모드는 하부 기판 상에 픽셀 전극과 공통 전극을 배치하여 픽셀 전극과 공통 전극 사이의 전계에 의해 액정층의 배열을 조절하는 방식이다.
특히, IPS 모드는 픽셀 전극과 공통 전극을 평행하게 교대로 배열함으로써 양 전극 사이에서 횡전계를 일으켜 액정층의 배열을 조절하는 방식이다. 이와 같은 IPS 모드는 픽셀 전극과 공통 전극 상측 부분에서 액정층의 배열이 조절되지 않아 그 영역에서 광의 투과도가 저하되는 단점이 있다.
이와 같은 IPS 모드의 단점을 해결하기 위해 고안된 것이 FFS 모드이다. FFS 모드는 상기 픽셀 전극과 상기 공통 전극을 절연층을 사이에 두고 이격되도록 형성시킨다.
하나의 전극은 판(plate) 형상 또는 패턴 형상으로 구성하고 다른 하나의 전극은 핑거(finger) 형상으로 구성하여 양 전극 사이에서 발생되는 프린지 필드(Fringe Field)를 통해 액정층의 배열을 조절하는 방식이다.
본 발명의 실시 예에 따른 인셀 터치 액정 디스플레이 장치와 이의 제조방법은 FFS 모드의 TFT(Thin Film Transistor) 어레이 기판(하부 기판) 및 이의 제조를 위한 것으로, 사용자의 터치를 검출하는 터치 센서를 TFT 어레이 기판(하부 기판)에 내장하였다.
이하, 도면을 참조하여 본 발명의 실시 예에 따른 인셀 터치 액정 디스플레이 장치와 이의 제조방법에 대해서 설명하기로 한다.
도 4는 본 발명의 실시 예에 따른 인셀 터치 액정 디스플레이 장치를 나타내는 것으로, TFT 어레이 기판에 배치된 픽셀의 평면 구조를 나타내고 있다.
도 4를 참조하면, TFT 어레이 기판에는 복수의 픽셀이 형성되며, 상기 복수의 픽셀 각각은 서로 교차하는 데이터 라인들(DL)과 게이트 라인들(GL)에 의해 정의된다. 상기 데이터 라인(DL)들과 상기 게이트 라인(GL)들이 교차되는 영역 마다 픽셀이 정의되고, 각 픽셀에는 TFT가 배치되어 있다. 각 픽셀에는 스토리지 커패시터, 픽셀 전극(170) 및 공통 전극이 배치되어 있다. 또한, 전체 데이터 라인(DL)들 중에서 일부의 데이터 라인(DL)과 중첩되도록 전도성 라인(160)이 배치되어 있다.
도 5는 본 발명의 실시 예에 따른 인셀 터치 액정 디스플레이 장치를 나타내는 것으로, 도 4에 도시된 A1-A2 선에 따른 픽셀의 단면 구조를 나타내고 있다.
도 5에는 FFS(Fringe Field Switch) 모드의 TFT 어레이 기판(하부 기판) 구조를 나타내고 있으며, 복수의 픽셀 중에서 하나의 픽셀 구조를 도시하고 있다. 도 5에서는 인셀 터치 타입으로 터치 센서가 TFT 어레이 기판에 내재화 된 것을 도시하고 있다. 도 5에서는 픽셀 전극 탑(pixel electrode top) 픽셀 구조를 도시하고 있다.
도 5에서는 컬러필터 어레이 기판(상부 기판), 액정층, 백라이트 유닛 및 구동 회로부의 도시는 생략되었다. 구동 회로부는 타이밍 컨트롤러(T-con), 데이터 드라이버(D-IC), 게이트 드라이버(G-IC), 센싱 드라이버, 백라이트 구동부, 구동 회로들에 구동 전원을 공급하는 전원 공급부를 포함한다. 여기서, 구동 회로부의 전체 또는 일부는 COG(Chip On Glass) 또는 COF(Chip On Flexible Printed Circuit, Chip On Film) 방식으로 액정 패널 상에 형성될 수 있다.
이하, 도 5를 참조하여, 본 발명의 실시 예에 따른 인셀 터치 액정 디스플레이 장치에 대하여 설명한다. 도 5에서 본 발명의 실시 예에 따른 인셀 터치 액정 디스플레이 장치의 TFT 어레이 기판의 픽셀 구조를 도시하고 있다.
TFT 어레이 기판은 글래스 기판(105), 차광층(110, light shield layer), 버퍼층(115, buffer layer), 게이트 절연층(120, gate insulator), 층간 절연층(125, ILD: Inter Layer Dielectric), 소스 컨택부(130), 드레인 컨택부(135), 제1 보호층(140, PAS0), 제2 보호층(145, PAS1), 공통 전극(150, Common electrode), 제3 보호층(155, PAS2), 전도성 라인(160), 제4 보호층(160, PAS3) 및 픽셀 전극(170, Pixel electrode)을 포함한다. 또한, 게이트 전극(G), 액티브층(ACT), 소스 전극(S), 드레인 전극(D)으로 구성된 TFT(thin film transistor)를 포함한다.
글래스 기판(105) 상부 중에서 TFT의 액티브층(ACT)과 대응되는 부분에 차광층(110)이 배치되어 있다. 차광층(110)은 불투명 메탈로 형성되어 있어 액티브층(ACT)에 광이 조사되는 것을 방지한다. 이러한, 차광층(110)은 몰리브덴(Mo) 또는 알루미늄(Al)으로 형성되며, 500~1,000Å의 두께를 가질 수 있다.
차광층(110) 위에는 버퍼층(115)이 형성되어 있다. 버퍼층(115)은 SiO2, 또는 SiNx 물질로 형성되며, 2,000~3,000Å의 두께를 가질 수 있다.
버퍼층(115) 상부 중에서 차광층(110)과 중첩되는 영역에 TFT의 액티브층(ACT), 소스 전극(S), 드레인 전극(D)이 배치되어 있다.
액티브층(ACT), 소스 전극(S), 드레인 전극(D)을 덮도록 게이트 절연층(120)이 배치되어 있다. 게이트 절연층(120)은 SiO2 물질로 형성될 수 있으며, 1,000~1,500Å의 두께를 가질 수 있다.
한편, 게이트 절연층(120)은 TEOS(Tetra Ethyl Ortho Silicate) 또는 MTO(Middle Temperature Oxide)를 CVD(Chemical Vapor Deposition)로 증착하여 형성될 수도 있다.
게이트 절연층(120)의 상부 중에서 액티브층(ACT)과 중첩되는 영역에 게이트 전극(G)이 배치되어 있다. 이때, 게이트 전극(G)은 알루미늄(Al) 또는 몰리브덴(Mo)으로 형성되며, 2,000~3,000Å의 두께를 가질 수 있다. 이와 같이, 게이트 절연층(120) 아래에 배치된 액티브층(ACT), 소스 전극(S), 드레인 전극(D)과 게이트 절연층(120) 위에 배치된 게이트 전극(G)으로 TFT가 구성된다. 여기서, TFT는 코플레너 탑 게이트(coplanar top gate) 구조로 형성되어 있다.
게이트 절연층(120) 및 TFT를 덮도록 층간 절연층(125)이 배치되어 있다. 층간 절연층(125)은 SiO2 또는 SiNx 물질로 형성될 수 있으며, 3,000~6,000Å의 두께를 가질 수 있다. 다른 예로서, 층간 절연층(125)은 SiO2(3,000Å)/SiNx(3,000Å)가 적층된 구조로도 형성될 수도 있다.
게이트 절연층(120)과 층간 절연층(125)을 관통하여 TFT의 소스 전극(S)과 접속된 소스 컨택부(130)가 배치되어 있다. 그리고, 게이트 절연층(120)과 층간 절연층(125)을 관통하여 TFT의 드레인 전극(D)과 접속된 드레인 컨택부(135)가 배치되어 있다.
소스 컨택부(130) 및 드레인 컨택부(135)는 몰리브덴(Mo)/알루미늄(Al)몰리브덴(Mo)이 적층된 다층(multi layer) 구조로 형성될 수 있다. 소스 컨택부(130)는 데이터 라인과 접속되고, 드레인 컨택부(135)는 픽셀 전극(170)과 접속된다.
층간 절연층(125), 소스 컨택부(130) 및 드레인 컨택부(135)를 덮도록 제1 보호층(140, PAS0)이 배치되어 있다. 제1 보호층(140, PAS0)은 SiO2 또는 SiNx 물질로 형성되며, 1,000~2,000Å의 두께를 가진다.
제1 보호층(140, PAS0)을 덮도록 제2 보호층(145, PAS1)이 배치되어 있다. 제2 보호층(145, PAS1)은 포토 아크릴(photo acryl)로 형성되며, 2.0~3.0um의 두께를 가진다.
제2 보호층(145, PAS1)의 상부에 공통 전극(150, Common electrode)이 배치되어 있다. 공통 전극(150)은 ITO(indium tin oxide), IZO(indium zinc oxide) 또는 ITZO(indium tin zinc oxide)와 같은 투명 전도성 물질 형성되며, 500~1,500Å의 두께를 가진다.
공통 전극(150)을 덮도록 제3 보호층(155, PAS2)이 배치되어 있다. 제3 보호층(155, PAS2)은 SiO2, 또는 SiNx 물질로 형성되며, 2,000~3,000Å의 두께를 가질 수 있다.
여기서, 제3 보호층(155, PAS2) 중에서 데이터 라인(DL) 및 공통 전극(150)과 중첩된 부분에는 제2 컨택홀(CH2)이 형성되어 있고, 제2 컨택홀(CH2) 내부 및 제3 보호층(155, PAS2) 상부에 전도성 라인(160)이 배치되어 있다. 이와 같이, 제2 컨택홀(CH2) 내에서 공통 전극(150)과 전도성 라인(160)이 직접 접촉(direct contact)되어 있다.
전도성 라인(160)은 몰리브덴(Mo) 또는 알루미늄(Al)으로 형성될 수 있으며, 1,500~2,000Å의 두께를 가질 수 있다. 한편, 전도성 라인(160)은 몰리브덴(Mo)/알루미늄(Al)/ 몰리브덴(Mo)이 적층된 다층(multi layer) 구조로도 형성될 수 있다.
여기서, 전도성 라인(160)은 데이터 라인(DL)과 중첩되도록 배치되게 되는데, 레드, 그린 및 블루 픽셀의 데이터 라인과 모두 중첩되지는 않는다. 레드 픽셀의 데이터 라인 상에 컬럼 스페이서(CS)가 배치되는 경우, 전도성 라인은 그린 픽셀의 데이터 라인 및 블루 픽셀의 데이터 라인과 중첩되도록 배치될 수 있다. 그러나, 반드시 이에 한정되는 것은 아니며, 전도성 라인(160)은 레드, 그린 및 블루 픽셀의 데이터 라인 중에서 어느 것과도 중첩되게 배치될 수 있다.
전도성 라인(160)은 복수의 픽셀에 배치된 공통 전극(150)과 전기적으로 접속되며, 액정 패널 내에서 데이터 라인의 상부에 배치된다. 전도성 라인(160)은 액정 패널에의 상부에서 하부로 바(bar) 형태로 배치된다. 전도성 라인(160)과 픽셀 전극(170) 사이에는 제4 보호층(165)이 배치되어 있어, 전도성 라인(160)과 픽셀 전극(170)은 서로 접촉되지 않는다.
도 16 및 도 17을 참조하면, 공통 전극(150)과 접속된 전도성 라인(160) 각각은 링크 라인을 통해 드라이브 IC(190)의 채널과 접속된다.
이러한, 전도성 라인(160)에 의해 공통 전극(150)이 터치 기간(비 표시 기간)에 터치 전극으로 기능한다. 표시 기간에는 전도성 라인(160)에 공통 전압이 공급된다. 그리고, 터치 기간(비 표시 기간)에는 전도성 라인(160)을 통해 공통 전극에 터치 구동 신호를 공급한 후, 전도성 라인(160)을 통해 공통 전극에 형성된 정전용량을 센싱하여 터치의 유무 및 유치를 검출하게 된다.
제3 보호층(155, PAS2)과 전도성 라인(160)을 덮도록 제4 보호층(165, PAS3)이 배치되어 있다. 제4 보호층(165, PAS3)은 SiO2, 또는 SiNx 물질로 형성되며, 2,000~3,000Å의 두께를 가질 수 있다.
드레인 컨택부(135)와 중첩된 부분의 제1 보호층(140, PAS0), 제2 보호층(145, PAS1), 제3 보호층(155, PAS2) 및 제4 보호층(165, PAS3)이 제거되어 제1 컨택홀(CH1)이 형성되어 있다.
제4 보호층(165, PAS3) 상부와 제1 컨택홀(CH1) 내부에 픽셀 전극(170)이 배치된다. 픽셀 전극(170)은 ITO(indium tin oxide), IZO(indium zinc oxide) 또는 ITZO(indium tin zinc oxide)와 같은 투명 전도성 물질 형성되며, 500~1,500Å의 두께를 가진다. 픽셀 전극(170)은 핑거(finger) 형상으로 형성되어, 공통 전극(150)과 픽셀 전극(170) 사이에 프린지 필드가 형성되게 된다.
종래 기술에서는 픽셀이 공통 전극 탑(Vcom top) 구조로 형성되어 있었으나, 본 발명의 실시 예에 따른 인셀 터치 액정 디스플레이 장치는 픽셀이 픽셀 전극 탑(pixel electrode top) 구조로 형성되어 있다. 이를 통해, 본 발명은 픽셀 전극 탑(pixel electrode top) 구조로 픽셀이 구성된 인셀 터치 액정 디스플레이 장치를 제공할 수 있다.
픽셀 전극 탑(pixel electrode top) 픽셀 구조는 픽셀 영역의 중앙 부분의 광 투과율이 높고, 데이터 라인 주변에서는 광 투과율이 낮은 특성이 있다. 따라서, 본 발명의 실시 예에 따른 인셀 터치 액정 디스플레이 장치는 데이터 라인들의 주변에서 광 투과율이 낮게 형성되어 픽셀들 간의 혼색을 방지할 수 있다.
또한, 본 발명의 실시 예에 따른 인셀 터치 액정 디스플레이 장치는 공통 전극과 전도성 라인이 직접 접촉(direct contact)되어 있어, 공통 전극과 전도성 라인을 접촉시키는 구조를 형성함으로 인해 발생하는 픽셀의 개구율 손실을 줄일 수 있다.
또한, 제4 보호층(165)을 사이에 두고 전도성 라인(160)과 픽셀 전극(170)이 이격되어 있어, 전도성 라인(160)과 픽셀 전극(170) 간에 신호 간섭의 발생의 방지할 수 있다.
도 6은 본 발명의 실시 예에 따른 인셀 터치 액정 디스플레이 장치의 제조방법을 개략적으로 나타내는 것으로, 제조공정에 소요되는 마스크의 개수를 나타내고 있다.
도 6에 도시된 바와 같이, 11개의 마스크를 이용한 제조 공정을 통해 본 발명의 실시 예에 따른 인셀 터치 액정 디스플레이 장치를 제조 할 수 있다. 이하, 도 6과 함께 도 7 내지 도 17을 결부하여 본 발명의 실시 예에 따른 인셀 터치 액정 디스플레이 장치의 제조방법을 설명하기로 한다.
도 7 내지 도 17은 본 발명의 실시 예에 따른 인셀 터치 액정 디스플레이 장치의 제조방법을 나타내는 도면이다.
도 7을 참조하면, 글래스 기판(105) 상에 몰리브덴(Mo)과 같이 광을 차단하는 금속 물질을 도포하여 금속층을 형성한다.
이후, 제1 마스크를 이용한 포토리소그래피(photolithography) 및 습식 에칭(etching, 식각) 공정을 통해 상기 금속층을 패터닝하여 TFT 영역에 차광층(120, light shield)을 형성한다. 이때, 차광층(110, light shield layer)은 500~1,000Å의 두께로 형성되며, 후속 공정에서 형성되는 TFT의 액티브층(ACT)과 얼라인 되도록 형성된다.
도 7에서는 TFT 어레이 기판의 베이스로 글래스 기판(105)이 적용된 것을 일 예로 나타내고 있으나, 플라스틱 기판이 글래스 기판(105)을 대체할 수도 있다.
이어서, 도 8을 참조하면, 글래스 기판(105) 상부에 무기물, 일 예로서, SiO2 또는 SiNx 물질로 차광층(110, light shield layer)을 덮도록 버퍼층(115)을 형성한다. 이때, 버퍼층(115)은 2,000~3,000Å의 두께를 가질 수 있다.
이후, 버퍼층(115) 상부 중에서 저온 다결정 실리콘(LTPS: Low Temperature Poly Silicon)을 증착하여 반도체층을 형성한다.
이후, 제2 마스크를 이용한 포토리소그래피 및 건식 에칭 공정을 통해 상기 반도체 레이어를 패터닝하여 차광층(110, light shield layer)과 중첩되는 영역에 TFT의 액티브층(ACT)를 형성한다. 이때, 상기 액티브층(ACT)는 500~1,500Å의 두께로 형성된다.
이어서, 도 9를 참조하면, 액티브층(ACT)를 덮도록 버퍼층(115)의 상부에 게이트 절연층(120)을 형성한다. 게이트 절연층(120)은 SiO2 물질로 형성되며, 1,000~1,500Å의 두께를 가질 수 있다.
한편, 게이트 절연층(120)은 TEOS(Tetra Ethyl Ortho Silicate) 또는 MTO(Middle Temperature Oxide)를 CVD(Chemical Vapor Deposition)로 증착하여 형성될 수도 있다.
이후, 게이트 절연층(120)의 상부에 금속 물질을 증착시킨 후, 제3 마스크를 이용한 포토리소그래피 및 에칭 공정을 통해 상기 금속 물질을 패터닝하여 TFT의 게이트 전극(G)를 형성한다.
이때, 게이트 전극(G)은 알루미늄(Al) 또는 몰리브덴(Mo)으로 2,000~3,000Å의 두께를 가지도록 형성될 수 있으며, 게이트 절연층(120)의 상부 중에서 액티브층(ACT)과 중첩되는 영역에 형성된다. 이러한, 게이트 전극(G)은 게이트 라인과 함께 형성된다. 이때, 게이트 라인은 액정 패널에서 제1 방향(예로서, 가로 방향)으로 배열될 수 있다.
게이트 전극(G)를 마스크로 이용하여 액티브층(ACT)의 외곽에 P형 또는 N형의 고농도 불순물을 도핑하여 TFT의 소스 전극(S)과 드레인 전극(D)을 형성한다.
여기서, 게이트 전극(G)의 형성할 때, 습식 에칭 공정 및 건식 에칭 공정을 수행하게 되는데, 습식 에칭 공정과 건식 에칭 공정 사이에 상기 액티브층(ACT)에 P형 또는 N형의 불순물을 도핑할 수도 있다.
이와 같이, 게이트 절연층(120) 아래에 배치된 액티브층(ACT), 소스 전극(S), 드레인 전극(D)과 게이트 절연층(120) 위에 배치된 게이트 전극(G)으로 TFT가 구성된다. 여기서, TFT는 코플레너 탑 게이트(coplanar top gate) 구조로 형성되어 있다.
이어서, 도 10을 참조하면, TFT와 게이트 절연층(120)을 덮도록 절연물질을 증착하여 층간 절연층(125, ILD: Inter Layer Dielectric)을 형성한다. 이때, 층간 절연층(125)은 SiO2 또는 SiNx 물질로 형성되며, 3,000~6,000Å의 두께를 가질 수 있다. 다른 예로서, 층간 절연층(125)은 SiO2(3,000Å)/SiNx(3,000Å)의 구조로도 형성될 수도 있다.
이후, 제4 마스크를 이용한 에칭 공정을 수행하여 TFT의 소스 전극(S)과 중첩된 부분의 게이트 절연층(120) 및 층간 절연층(125)을 제거한다. 이를 통해, TFT의 소스 전극(S)을 노출시키는 소스 컨택홀(SCH)을 형성한다. 이와 함께, TFT의 드레인 전극(D)과 중첩된 부분의 게이트 절연층(120) 및 층간 절연층(125)을 제거한다. 이를 통해, TFT의 드레인 전극(D)을 노출시키는 드레인 컨택홀(DCH)을 형성한다.
이어서, 도 11을 참조하면, 층간 절연층(125) 상에 금속 물질을 도포하여 금속층을 형성한다.
이후, 제5 마스크를 이용한 포토리소그래피 및 에칭 공정을 통해 상기 금속층을 패터닝하여 복수의 픽셀에 데이터 전압을 공급하는 복수의 데이터 라인(DL)을 형성한다. 이와 함께, 상기 소스 컨택홀(SCH) 및 드레인 컨택홀(DCH)에 금속 물질을 매립하여 소스 컨택부(130) 및 드레인 컨택부(135)를 형성한다. 즉, 데이터 라인과 소스 컨택부(130) 및 드레인 컨택부(135)는 동일 마스크 공정으로 형성된다. 이때, 데이터 라인(DL)은 액정 패널에서 제2 방향(예로서, 세로 방향)으로 배열될 수 있다.
데이터 라인(DL), 소스 컨택부(130) 및 드레인 컨택부(135)는 알루미늄(Al) 또는 몰리브덴(Mo)으로 형성되며, 2,000~3,000Å의 두께를 가진다.
이어서, 도 12를 참조하면, 층간 절연층(125) 상에 제1 보호층(140, PAS0)을 형성한다. 제1 보호층(140)은 층간 절연층(125), 소스 컨택부(130) 및 드레인 컨택부(135)를 덮도록 배치된다. 제1 보호층(140, PAS0)은 SiO2 또는 SiNx 물질로 형성되며, 1,000~2,000Å의 두께를 가진다.
이후, 제6 마스크를 이용한 공정을 수행하여 제1 보호층(140, PAS0)을 덮도록 제2 보호층(145, PAS1)을 형성한다. 제2 보호층(145, PAS1)은 포토 아크릴(photo acryl)로 형성되며, 2.0~3.0um의 두께를 가진다.
드레인 컨택부(135)와 중첩되는 부분에는 제2 보호층(145, PAS1)이 형성하지 않는다. 후속 공정에서 제2 보호층(145, PAS1)이 형성되지 않은 부분에 드레인 컨택부(135)와 픽셀 전극이 컨택되는 제1 컨택홀(CH1)이 형성되게 된다. 이때, 제1 보호층(140, PAS0)은 제거하지 않고 그대로 잔존시킨다.
이어서, 도 13을 참조하면, 제2 보호층(145, PAS1)의 상에 투명 전도성 물질을 도포한다. 이후, 제7 마스크를 이용한 포토리소그래피 및 에칭 공정을 수행하여 제2 보호층(145, PAS1)의 상부에 공통 전극(150, Common electrode)을 형성한다.
여기서, 공통 전극(150)은 ITO(indium tin oxide), IZO(indium zinc oxide) 또는 ITZO(indium tin zinc oxide)와 같은 투명 전도성 물질로 형성되며, 500~1,500Å의 두께를 가진다.
이어서, 도 14를 참조하면, 공통 전극(150)을 덮도록 제3 보호층(155)을 형성한다. 제3 보호층(155, PAS2)은 SiO2, 또는 SiNx 물질로 형성되며, 2,000~3,000Å의 두께를 가질 수 있다.
이후, 제8 마스크를 이용한 포토리소그래피 및 에칭 공정을 수행하여 공통 전극(150)과 중첩된 부분의 제3 보호층(155, PAS2)을 제거한다. 이를 통해, 공통 전극(150)의 일부를 노출시키는 제2 컨택홀(CH2)을 형성한다. 제2 컨택홀(CH2)은 데이터 라인(DL) 및 공통 전극(150)과 중첩된 영역에 형성된다.
여기서, 제2 컨택홀(CH2)은 공통 전극(150)과 전도성 라인(160)을 전기적으로 접속시키기 위한 것이다.
이어서, 도 15를 참조하면, 제3 보호층(155) 상부에 금속 물질을 도포한다. 이후, 제9 마스크를 이용한 포토리소그래피 및 에칭 공정을 수행하여 상기 금속 물질을 패터닝 한다. 이를 통해, 공통 전극(150)과 접촉하도록 전도성 라인(160)을 형성한다.
제2 컨택홀(CH2) 내부 및 제3 보호층(155, PAS2) 상부에 전도성 라인(160)이 배치되고, 제2 컨택홀(CH2) 내에서 공통 전극(150)과 전도성 라인(160)이 직접 접촉(direct contact)된다.
전도성 라인(160)은 몰리브덴(Mo) 또는 알루미늄(Al)으로 형성될 수 있으며, 1,500~2,000Å의 두께를 가질 수 있다. 한편, 전도성 라인(160)은 몰리브덴(Mo)/알루미늄(Al)/ 몰리브덴(Mo)이 적층된 다층(multi layer) 구조로도 형성될 수 있다.
여기서, 전도성 라인(160)은 데이터 라인(DL)과 중첩되도록 형성되며, 액정 패널 내에서 세로 방향으로 인접한 픽셀들의 공통 전극(150)을 연결시킨다. 전도성 라인(160)이 레드, 그린 및 블루 픽셀의 데이터 라인과 모두 중첩되지는 않는다. 레드 픽셀의 데이터 라인 상에 컬럼 스페이서가 배치되는 경우, 전도성 라인은 그린 픽셀의 데이터 라인 및 블루 픽셀의 데이터 라인과 중첩되도록 배치될 수 있다. 그러나, 반드시 이에 한정되는 것은 아니며, 전도성 라인(160)은 레드, 그린 및 블루 픽셀의 데이터 라인 중에서 어느 것과도 중첩되게 배치될 수 있다.
이어서, 도 16을 참조하면, 제3 보호층(155, PAS2) 및 전도성 라인(160)을 덮도록 제4 보호층(165, PAS3)을 형성한다.
이후, 제10 마스크를 이용한 포토리소그래피 및 에칭 공정을 수행하여 드레인 컨택부(135)와 중첩된 부분의 제1 보호층(140, PAS0), 제3 보호층(155, PAS2) 및 제4 보호층(165, PAS3)을 제거한다. 이를 통해, 드레인 컨택부(135)를 노출시키는 제1 컨택홀(CH1)을 형성한다.
이와 같이, 제10 마스크를 이용한 포토리소그래피 및 에칭 공정을 통해 제1 보호층(140, PAS0), 제3 보호층(155, PAS2) 및 제4 보호층(165, PAS3)을 한번에 제거하여 제1 컨택홀(CH1)을 형성한다.
여기서, 제1 컨택홀(CH1)은 TFT의 드레인 전극(D)과 픽셀 전극을 전기적으로 접속시키기 위한 것이다.
이어서, 도 17을 참조하면, 제4 보호층(165, PAS3) 상부와 제1 컨택홀(CH1) 내부에 투명 전도성 물질을 도포한다. 이후, 제11 마스크를 이용한 포토리소그래피 및 에칭 공정을 수행하여 제4 보호층(165, PAS3) 상부와 제1 컨택홀(CH1) 내부에 픽셀 전극(170, pixel electrode)을 형성한다. 픽셀 전극(170)은 제1 컨택홀(CH1) 내부에서 드레인 컨택부(135)와 접속되어, TFT의 드레인 전극(D)과 픽셀 전극(170)이 전기적으로 접속된다. 전도성 라인(160)과 픽셀 전극(170)은 서로 접촉되지 않는다.
여기서, 픽셀 전극(170)은 ITO(indium tin oxide), IZO(indium zinc oxide) 또는 ITZO(indium tin zinc oxide)와 같은 투명 전도성 물질로 형성되며, 500~1,500Å의 두께를 가진다. 픽셀 전극(170)은 핑거(finger) 형상으로 형성되어, 공통 전극(150)과 픽셀 전극(170) 사이에 프린지 필드가 형성되게 된다.
본 발명의 실시 예에 따른 인셀 터치 액정 디스플레이 장치의 제조방법은 픽셀을 픽셀 전극 탑(pixel electrode top) 구조로 형성할 수 있다. 픽셀 전극 탑(pixel electrode top) 픽셀 구조는 픽셀 영역의 중앙 부분의 광 투과율이 높고, 데이터 라인 주변에서는 광 투과율이 낮은 특성이 있다. 따라서, 본 발명의 실시 예에 따른 인셀 터치 액정 디스플레이 장치는 픽셀들 간의 혼색을 방지할 수 있다.
또한, 본 발명의 실시 예에 따른 인셀 터치 액정 디스플레이 장치는 공통 전극과 전도성 라인이 직접 접촉(direct contact)되어 있어, 공통 전극과 전도성 라인을 접촉시키는 구조를 형성함으로 인해 발생하는 픽셀의 개구율 손실을 줄일 수 있다.
도 18은 터치 전극과 드라이브 IC(integrated circuit)을 연결시키는 전도성 라인의 배열 구조의 일 예를 나타내는 도면이고, 도 19는 터치 전극과 드라이브 IC(integrated circuit)을 연결시키는 전도성 라인의 배열 구조의 다른 예를 나타내는 도면이다.
도 18 및 도 19에서는 본 발명의 인셀 터치 액정 디스플레이 장치의 터치 전극 및 전도성 라인이 셀프 정전용량 인셀 터치(self capacitive in cell touch) 방식으로 배열된 것을 도시하고 있다.
도 18 및 도 19를 참조하면, 본 발명의 실시 예에 따른 인셀 터치 액정 디스플레이 장치는 액정 패널의 액티브 영역 내부에 복수의 전도성 라인(160)을 형성하고, 전도성 라인(160)이 데이터 라인과 중첩되어 수직하게 배열된다. 따라서, 전도성 라인(160)의 라우팅에 의해서 베젤(bezel) 면적이 증가하는 문제가 발생하지 않는다.
일 예로서, 도 18에 도시된 바와 같이, 전도성 라인(160)이 공통 전극(150)과 접속된 부분에서부터 시작되어 액티브 영역의 하단까지 배치될 수 있다. 다른 예로서, 도 19에 도시된 바와 같이, 전도성 라인(160)이 액티브 영역의 상단에서부터 하단까지 배치될 수 있다. 전도성 라인(160)을 액티브 영역의 상단부터 하단까지 형성하면, 전도성 라인(160)의 라우팅에 의한 정전용량(capacitance) 값이 균일해저 터치 센싱의 정확도를 높일 수 있다.
본 발명이 속하는 기술분야의 당 업자는 상술한 본 발명이 그 기술적 사상이나 필수적 특징을 변경하지 않고서 다른 구체적인 형태로 실시될 수 있다는 것을 이해할 수 있을 것이다. 그러므로, 이상에서 기술한 실시 예들은 모든 면에서 예시적인 것이며 한정적인 것이 아닌 것으로 이해해야만 한다.
본 발명의 범위는 상기 상세한 설명보다는 후술하는 특허청구범위에 의하여 나타내어지며, 특허청구범위의 의미 및 범위 그리고 그 등가 개념으로부터 도출되는 모든 변경 또는 변형된 형태가 본 발명의 범위에 포함되는 것으로 해석되어야 한다.
100: 인셀 터치 액정 디스플레이 장치
105: 글래스 기판
110: 차광층
115: 버퍼층
120: 게이트 절연층
125: 층간 절연층
130: 소스 컨택부
135: 드레인 컨택부
140: 제1 보호층
145: 제2 보호층
150: 공통 전극
155: 제3 보호층
160: 전도성 라인
165: 제4 보호층
170: 픽셀 전극
190: 드라이브 IC
TFT: thin film transistor
G: 게이트 전극
ACT: 액티브층
S: 소스 전극
D: 드레인 전극

Claims (8)

  1. 복수의 픽셀 영역에 배치된 TFT(thin film transistor);
    상기 TFT의 소스 전극과 접속된 소스 컨택부 및 드레인 전극과 접속된 드레인 컨택부;
    상기 소스 컨택부 및 드레인 컨택부 상에 배치된 제1 보호층 및 제2 보호층;
    상기 제2 보호층 상에 배치된 공통 전극;
    상기 공통 전극 상에 배치된 제3 보호층;
    상기 제3 보호층을 관통하여 상기 공통 전극과 중첩되도록 배치된 전도성 라인;
    상기 제3 보호층 및 상기 전도성 라인 상에 배치된 제4 보호층; 및
    제1 컨택홀에서 상기 드레인 컨택부와 접속되어 상기 제4 보호층 상에 배치된 픽셀 전극;을 포함하는 인셀 터치 액정 디스플레이 장치.
  2. 제1 항에 있어서,
    상기 공통 전극을 노출시키는 제2 컨택홀에 상기 전도성 라인이 배치되어 상기 전도성 라인과 상기 공통 전극이 접속된 인셀 터치 액정 디스플레이 장치.
  3. 제2 항에 있어서,
    데이터 라인과 중첩된 영역에 상기 제2 컨택홀 및 전도성 라인이 형성된 인셀 터치 액정 디스플레이 장치.
  4. 제1 항에 있어서,
    상기 전도성 라인과 상기 픽셀 전극 사이에 상기 제4 보호층이 배치되어, 상기 전도성 라인과 상기 픽셀 전극이 이격된 인셀 터치 액정 디스플레이 장치.
  5. 복수의 픽셀 영역에 TFT(thin film transistor)를 형성하는 단계;
    상기 TFT의 소스 전극과 접속되는 소스 컨택부 및 드레인 전극과 접속되는 드레인 컨택부를 형성하는 단계;
    상기 소스 컨택부 및 드레인 컨택부 상에 제1 보호층 및 제2 보호층을 형성하는 단계;
    상기 제2 보호층 상에 공통 전극을 형성하는 단계;
    상기 공통 전극 상에 제3 보호층을 형성하는 단계;
    상기 공통 전극의 일부를 노출시키는 제2 컨택홀을 형성하는 단계;
    상기 공통 전극과 접속되도록 전도성 라인을 형성하는 단계;
    상기 제3 보호층 및 상기 전도성 라인 상에 제4 보호층을 형성하는 단계;
    상기 드레인 컨택부를 노출시키는 제1 컨택홀을 형성하는 단계; 및
    상기 제1 컨택홀 내부 및 상기 제4 보호층 상에 픽셀 전극을 형성하는 단계;를 포함하는 인셀 터치 액정 디스플레이 장치의 제조방법.
  6. 제5 항에 있어서,
    상기 드레인 컨택부와 중첩된 영역의 상기 제1 보호층 내지 상기 제4 보호층을 제거하여 상기 제1 컨택홀을 형성하고,
    상기 공통 전극과 중첩된 영역의 상기 제3 보호층을 제거하여 상기 제2 컨택홀을 형성하는 인셀 터치 액정 디스플레이 장치의 제조방법.
  7. 제6 항에 있어서,
    상기 제2 컨택홀에 상기 전도성 라인이 배치되어 상기 전도성 라인과 상기 공통 전극이 접속되는 인셀 터치 액정 디스플레이 장치의 제조방법.
  8. 제6 항에 있어서,
    데이터 라인과 중첩되도록 상기 제2 컨택홀 및 상기 전도성 라인을 형성하는 인셀 터치 액정 디스플레이 장치의 제조방법.
KR1020140195980A 2014-12-31 2014-12-31 인셀 터치 액정 디스플레이 장치와 이의 제조방법 KR101798433B1 (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1020140195980A KR101798433B1 (ko) 2014-12-31 2014-12-31 인셀 터치 액정 디스플레이 장치와 이의 제조방법
CN201510993600.7A CN105739193B (zh) 2014-12-31 2015-12-25 内嵌式触摸液晶显示装置及其制造方法
US14/980,076 US9971181B2 (en) 2014-12-31 2015-12-28 In-cell touch liquid crystal display device and method for manufacturing the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020140195980A KR101798433B1 (ko) 2014-12-31 2014-12-31 인셀 터치 액정 디스플레이 장치와 이의 제조방법

Publications (2)

Publication Number Publication Date
KR20160083628A true KR20160083628A (ko) 2016-07-12
KR101798433B1 KR101798433B1 (ko) 2017-11-17

Family

ID=56163970

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020140195980A KR101798433B1 (ko) 2014-12-31 2014-12-31 인셀 터치 액정 디스플레이 장치와 이의 제조방법

Country Status (3)

Country Link
US (1) US9971181B2 (ko)
KR (1) KR101798433B1 (ko)
CN (1) CN105739193B (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20170285426A1 (en) * 2015-02-12 2017-10-05 Innolux Corporation Display panel

Families Citing this family (27)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9753590B2 (en) * 2014-06-13 2017-09-05 Lg Display Co., Ltd. Display device integrated with touch screen panel and method of fabricating the same
TWI577000B (zh) * 2015-01-21 2017-04-01 群創光電股份有限公司 顯示裝置
TWI553839B (zh) * 2015-04-15 2016-10-11 群創光電股份有限公司 顯示面板
CN105097548A (zh) * 2015-06-23 2015-11-25 京东方科技集团股份有限公司 氧化物薄膜晶体管、阵列基板及各自制备方法、显示装置
US20170017327A1 (en) * 2015-07-17 2017-01-19 Innolux Corporation Touch display device
CN106598314B (zh) 2015-10-15 2023-07-04 京东方科技集团股份有限公司 一种内嵌式触摸屏、显示装置及其驱动方法
WO2017063444A1 (zh) * 2015-10-15 2017-04-20 京东方科技集团股份有限公司 触摸屏、显示装置及其驱动方法
CN105389058B (zh) 2015-12-07 2018-11-06 上海中航光电子有限公司 一种集成触控显示面板和集成触控显示装置
CN105527771A (zh) * 2016-02-18 2016-04-27 武汉华星光电技术有限公司 阵列基板及液晶显示装置
KR102555392B1 (ko) * 2016-03-18 2023-07-14 삼성디스플레이 주식회사 표시 장치 및 이의 제조 방법
CN105739155B (zh) * 2016-04-29 2019-03-12 京东方科技集团股份有限公司 触控基板和触控液晶显示面板
WO2018009584A1 (en) * 2016-07-06 2018-01-11 Coney Lillie Bruce Travel assistance system
KR102553976B1 (ko) * 2016-08-01 2023-07-12 삼성디스플레이 주식회사 표시 패널 및 이의 제조 방법
CN115332302A (zh) * 2016-08-22 2022-11-11 群创光电股份有限公司 发光二极管触控显示装置
KR102599536B1 (ko) * 2017-01-26 2023-11-08 삼성전자 주식회사 생체 센서를 갖는 전자 장치
CN107068903A (zh) * 2017-04-07 2017-08-18 惠科股份有限公司 一种显示面板和显示装置
CN106935546B (zh) * 2017-04-12 2019-09-06 京东方科技集团股份有限公司 阵列基板的制备方法、阵列基板、显示面板和显示装置
CN107037651A (zh) * 2017-04-26 2017-08-11 武汉华星光电技术有限公司 一种阵列基板及光罩、显示装置
CN107204375B (zh) * 2017-05-19 2019-11-26 深圳市华星光电技术有限公司 薄膜晶体管及其制作方法
KR102423865B1 (ko) * 2017-12-04 2022-07-21 엘지디스플레이 주식회사 터치 센서를 가지는 표시 장치
US10901282B2 (en) * 2018-02-08 2021-01-26 Wuhan China Star Optoelectronics Technology Co., Ltd. Thin film transistor substrate and manufacturing method thereof
CN109003944B (zh) * 2018-07-27 2021-05-14 京东方科技集团股份有限公司 一种基板的制作方法及基板、显示装置
JP6868069B2 (ja) * 2018-09-19 2021-05-12 シャープ株式会社 アクティブマトリクス基板およびアクティブマトリクス基板を用いたタッチセンサ付き液晶表示装置
CN110534529A (zh) * 2019-08-09 2019-12-03 深圳市华星光电技术有限公司 一种tft阵列基板及其显示面板
CN113009722B (zh) * 2019-12-20 2023-02-24 京东方科技集团股份有限公司 一种显示面板及其制作方法、显示装置
CN111627935B (zh) * 2020-06-09 2023-02-28 厦门天马微电子有限公司 一种显示面板及显示装置
CN112102778B (zh) * 2020-10-10 2022-12-06 京东方科技集团股份有限公司 像素电路及其驱动方法、显示基板和显示装置

Family Cites Families (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7663607B2 (en) * 2004-05-06 2010-02-16 Apple Inc. Multipoint touchscreen
TW586223B (en) * 2003-06-26 2004-05-01 Au Optronics Corp Thin film transistor array panel and fabricating method thereof
EP3229066A1 (en) 2005-12-05 2017-10-11 Semiconductor Energy Laboratory Co., Ltd. Transflective liquid crystal display with a horizontal electric field configuration
KR100930363B1 (ko) * 2005-12-28 2009-12-08 엘지디스플레이 주식회사 횡전계 방식 액정표시장치용 어레이 기판 제조방법
US20130010246A1 (en) * 2010-04-16 2013-01-10 Masahiko Miwa Method for manufacturing electronic substrate, method for manufacturing liquid crystal display device, electronic substrate, and liquid crystal display device
KR101745913B1 (ko) * 2010-05-11 2017-06-12 엘지디스플레이 주식회사 터치 스크린이 내장된 액정 표시장치와 이의 제조방법
KR101753802B1 (ko) * 2010-09-20 2017-07-04 엘지디스플레이 주식회사 터치 스크린이 내장된 액정 표시장치와 이의 제조방법
KR101273239B1 (ko) * 2010-09-20 2013-06-11 엘지디스플레이 주식회사 터치 스크린이 내장된 액정 표시장치와 이의 제조방법
KR101833498B1 (ko) * 2010-10-29 2018-03-02 삼성디스플레이 주식회사 액정 표시 장치
US20120162089A1 (en) * 2010-12-22 2012-06-28 Shih Chang Chang Touch screen transistor doping profiles
US9720295B2 (en) * 2011-09-27 2017-08-01 Lg Display Co., Ltd. Liquid crystal display device and method for manufacturing the same
KR101524449B1 (ko) * 2011-12-22 2015-06-02 엘지디스플레이 주식회사 액정표시장치 및 그 제조방법
KR101466556B1 (ko) * 2012-03-29 2014-11-28 엘지디스플레이 주식회사 액정표시장치 및 그 제조방법
KR101380479B1 (ko) 2012-03-30 2014-04-01 엘지디스플레이 주식회사 터치 센서 일체형 표시장치 및 그 제조방법
KR102095787B1 (ko) * 2013-08-29 2020-04-02 엘지디스플레이 주식회사 액정표시장치 및 그 제조방법
KR20150030526A (ko) * 2013-09-12 2015-03-20 삼성디스플레이 주식회사 액정 표시 장치
JP6326238B2 (ja) * 2014-02-06 2018-05-16 株式会社ジャパンディスプレイ 表示装置
CN103901687A (zh) * 2014-02-20 2014-07-02 京东方科技集团股份有限公司 一种阵列基板及其制备方法、显示装置
CN203930287U (zh) * 2014-06-25 2014-11-05 京东方科技集团股份有限公司 一种阵列基板及显示装置
KR102169034B1 (ko) * 2014-07-25 2020-10-23 엘지디스플레이 주식회사 표시장치 및 그 제조방법
CN104330935B (zh) * 2014-10-10 2017-11-14 上海天马微电子有限公司 一种阵列基板、显示面板和显示装置
KR102392683B1 (ko) * 2015-11-30 2022-05-02 엘지디스플레이 주식회사 터치스크린 내장형 표시장치

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20170285426A1 (en) * 2015-02-12 2017-10-05 Innolux Corporation Display panel

Also Published As

Publication number Publication date
KR101798433B1 (ko) 2017-11-17
CN105739193A (zh) 2016-07-06
CN105739193B (zh) 2021-12-21
US9971181B2 (en) 2018-05-15
US20160187695A1 (en) 2016-06-30

Similar Documents

Publication Publication Date Title
KR101798433B1 (ko) 인셀 터치 액정 디스플레이 장치와 이의 제조방법
KR101728793B1 (ko) 인셀 터치 액정 디스플레이 장치와 이의 제조방법
KR101727108B1 (ko) 인셀 터치 액정 디스플레이 장치와 이의 제조방법
KR101757675B1 (ko) 인셀 터치 액정 디스플레이 장치와 이의 제조방법
US10151947B2 (en) In-cell touch liquid crystal display device and method of manufacturing the same
US10310345B2 (en) In-cell touch liquid crystal display apparatus, method of manufacturing the same, method of manufacturing thin film transistor array substrate, and method of manufacturing color filter array substrate
KR101284709B1 (ko) 액정 표시장치와 이의 제조방법
US10101832B2 (en) Touch sensor integrated type display device
KR101749146B1 (ko) 터치 스크린이 내장된 액정 표시장치와 이의 제조방법
KR101608637B1 (ko) 터치 스크린이 내장된 액정 표시장치와 이의 제조방법
US20150153877A1 (en) Touch sensor integrated type display device
KR20150077826A (ko) 터치센서 일체형 표시장치

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant