KR20160071473A - 터치 패널 제조 방법을 위한 투명 바디 및 터치 스크린 패널을 위한 투명 바디를 제조하기 위한 시스템 - Google Patents
터치 패널 제조 방법을 위한 투명 바디 및 터치 스크린 패널을 위한 투명 바디를 제조하기 위한 시스템 Download PDFInfo
- Publication number
- KR20160071473A KR20160071473A KR1020167013169A KR20167013169A KR20160071473A KR 20160071473 A KR20160071473 A KR 20160071473A KR 1020167013169 A KR1020167013169 A KR 1020167013169A KR 20167013169 A KR20167013169 A KR 20167013169A KR 20160071473 A KR20160071473 A KR 20160071473A
- Authority
- KR
- South Korea
- Prior art keywords
- transparent
- refractive index
- film
- dielectric film
- layer stack
- Prior art date
Links
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 22
- 239000000758 substrate Substances 0.000 claims abstract description 85
- 238000000151 deposition Methods 0.000 claims abstract description 72
- 238000000034 method Methods 0.000 claims abstract description 68
- 230000008569 process Effects 0.000 claims abstract description 47
- 239000004020 conductor Substances 0.000 claims abstract description 30
- 229920000642 polymer Polymers 0.000 claims abstract description 21
- 238000005530 etching Methods 0.000 claims abstract description 16
- 238000001514 detection method Methods 0.000 claims abstract description 9
- 230000008021 deposition Effects 0.000 claims description 57
- 238000004544 sputter deposition Methods 0.000 claims description 28
- 229910052802 copper Inorganic materials 0.000 claims description 20
- 229920002120 photoresistant polymer Polymers 0.000 claims description 13
- 239000000853 adhesive Substances 0.000 claims description 10
- 230000001070 adhesive effect Effects 0.000 claims description 10
- 238000001755 magnetron sputter deposition Methods 0.000 claims description 7
- 239000002985 plastic film Substances 0.000 claims description 7
- 229920006255 plastic film Polymers 0.000 claims description 7
- AMGQUBHHOARCQH-UHFFFAOYSA-N indium;oxotin Chemical compound [In].[Sn]=O AMGQUBHHOARCQH-UHFFFAOYSA-N 0.000 claims description 4
- 229920002799 BoPET Polymers 0.000 claims description 3
- 229910052709 silver Inorganic materials 0.000 claims description 3
- 229910052782 aluminium Inorganic materials 0.000 claims description 2
- 239000010410 layer Substances 0.000 description 284
- 239000010408 film Substances 0.000 description 136
- XLOMVQKBTHCTTD-UHFFFAOYSA-N Zinc monoxide Chemical compound [Zn]=O XLOMVQKBTHCTTD-UHFFFAOYSA-N 0.000 description 22
- 239000000463 material Substances 0.000 description 20
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 19
- 239000010949 copper Substances 0.000 description 19
- 230000003287 optical effect Effects 0.000 description 15
- 239000011888 foil Substances 0.000 description 13
- 230000005540 biological transmission Effects 0.000 description 12
- 238000012545 processing Methods 0.000 description 12
- 239000011787 zinc oxide Substances 0.000 description 11
- 239000011248 coating agent Substances 0.000 description 7
- 238000000576 coating method Methods 0.000 description 7
- 229910052751 metal Inorganic materials 0.000 description 7
- 239000002184 metal Substances 0.000 description 7
- 229910006404 SnO 2 Inorganic materials 0.000 description 6
- 230000000712 assembly Effects 0.000 description 6
- 238000000429 assembly Methods 0.000 description 6
- 230000004888 barrier function Effects 0.000 description 6
- 238000005240 physical vapour deposition Methods 0.000 description 6
- 238000001459 lithography Methods 0.000 description 5
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 4
- 230000008859 change Effects 0.000 description 4
- 238000005229 chemical vapour deposition Methods 0.000 description 4
- 229910052738 indium Inorganic materials 0.000 description 4
- 239000000203 mixture Substances 0.000 description 4
- 238000000059 patterning Methods 0.000 description 4
- 239000004033 plastic Substances 0.000 description 4
- 229910052710 silicon Inorganic materials 0.000 description 4
- 239000010703 silicon Substances 0.000 description 4
- 238000001228 spectrum Methods 0.000 description 4
- 238000013461 design Methods 0.000 description 3
- 238000010586 diagram Methods 0.000 description 3
- 238000001704 evaporation Methods 0.000 description 3
- 230000008020 evaporation Effects 0.000 description 3
- 239000011521 glass Substances 0.000 description 3
- 238000010438 heat treatment Methods 0.000 description 3
- -1 i. E. Substances 0.000 description 3
- 230000006872 improvement Effects 0.000 description 3
- 239000011810 insulating material Substances 0.000 description 3
- 238000000623 plasma-assisted chemical vapour deposition Methods 0.000 description 3
- 229920000139 polyethylene terephthalate Polymers 0.000 description 3
- 239000010409 thin film Substances 0.000 description 3
- 238000002834 transmittance Methods 0.000 description 3
- 229910004298 SiO 2 Inorganic materials 0.000 description 2
- 230000008901 benefit Effects 0.000 description 2
- 230000001419 dependent effect Effects 0.000 description 2
- 230000005611 electricity Effects 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 2
- 238000005259 measurement Methods 0.000 description 2
- 230000007935 neutral effect Effects 0.000 description 2
- 230000005693 optoelectronics Effects 0.000 description 2
- 239000004332 silver Substances 0.000 description 2
- 230000003595 spectral effect Effects 0.000 description 2
- 238000000411 transmission spectrum Methods 0.000 description 2
- 238000007740 vapor deposition Methods 0.000 description 2
- 238000001429 visible spectrum Methods 0.000 description 2
- 238000004804 winding Methods 0.000 description 2
- GYHNNYVSQQEPJS-UHFFFAOYSA-N Gallium Chemical compound [Ga] GYHNNYVSQQEPJS-UHFFFAOYSA-N 0.000 description 1
- BQCADISMDOOEFD-UHFFFAOYSA-N Silver Chemical compound [Ag] BQCADISMDOOEFD-UHFFFAOYSA-N 0.000 description 1
- 239000012790 adhesive layer Substances 0.000 description 1
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 1
- 230000002860 competitive effect Effects 0.000 description 1
- 150000001875 compounds Chemical class 0.000 description 1
- 230000001010 compromised effect Effects 0.000 description 1
- 238000005137 deposition process Methods 0.000 description 1
- 230000009977 dual effect Effects 0.000 description 1
- 239000003574 free electron Substances 0.000 description 1
- 229910052733 gallium Inorganic materials 0.000 description 1
- 239000007789 gas Substances 0.000 description 1
- APFVFJFRJDLVQX-UHFFFAOYSA-N indium atom Chemical compound [In] APFVFJFRJDLVQX-UHFFFAOYSA-N 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 239000012528 membrane Substances 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 229910000484 niobium oxide Inorganic materials 0.000 description 1
- URLJKFSTXLNXLG-UHFFFAOYSA-N niobium(5+);oxygen(2-) Chemical compound [O-2].[O-2].[O-2].[O-2].[O-2].[Nb+5].[Nb+5] URLJKFSTXLNXLG-UHFFFAOYSA-N 0.000 description 1
- 150000004767 nitrides Chemical class 0.000 description 1
- 238000002161 passivation Methods 0.000 description 1
- 238000007781 pre-processing Methods 0.000 description 1
- 238000002310 reflectometry Methods 0.000 description 1
- 239000002356 single layer Substances 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
- 238000012360 testing method Methods 0.000 description 1
- 238000012876 topography Methods 0.000 description 1
- 238000011144 upstream manufacturing Methods 0.000 description 1
Images
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
- G06F3/01—Input arrangements or combined input and output arrangements for interaction between user and computer
- G06F3/03—Arrangements for converting the position or the displacement of a member into a coded form
- G06F3/041—Digitisers, e.g. for touch screens or touch pads, characterised by the transducing means
-
- C—CHEMISTRY; METALLURGY
- C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
- C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
- C23C14/00—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
- C23C14/06—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material characterised by the coating material
- C23C14/08—Oxides
- C23C14/086—Oxides of zinc, germanium, cadmium, indium, tin, thallium or bismuth
-
- C—CHEMISTRY; METALLURGY
- C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
- C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
- C23C14/00—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
- C23C14/06—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material characterised by the coating material
- C23C14/14—Metallic material, boron or silicon
-
- C—CHEMISTRY; METALLURGY
- C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
- C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
- C23C14/00—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
- C23C14/22—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material characterised by the process of coating
- C23C14/34—Sputtering
- C23C14/3464—Sputtering using more than one target
-
- C—CHEMISTRY; METALLURGY
- C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
- C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
- C23C14/00—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
- C23C14/22—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material characterised by the process of coating
- C23C14/34—Sputtering
- C23C14/35—Sputtering by application of a magnetic field, e.g. magnetron sputtering
-
- C—CHEMISTRY; METALLURGY
- C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
- C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
- C23C14/00—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
- C23C14/22—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material characterised by the process of coating
- C23C14/56—Apparatus specially adapted for continuous coating; Arrangements for maintaining the vacuum, e.g. vacuum locks
- C23C14/562—Apparatus specially adapted for continuous coating; Arrangements for maintaining the vacuum, e.g. vacuum locks for coating elongated substrates
-
- C—CHEMISTRY; METALLURGY
- C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
- C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
- C23C14/00—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
- C23C14/58—After-treatment
- C23C14/5873—Removal of material
-
- G—PHYSICS
- G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
- G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
- G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
- G03F7/0002—Lithographic processes using patterning methods other than those involving the exposure to radiation, e.g. by stamping
-
- G—PHYSICS
- G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
- G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
- G03F9/00—Registration or positioning of originals, masks, frames, photographic sheets or textured or patterned surfaces, e.g. automatically
- G03F9/70—Registration or positioning of originals, masks, frames, photographic sheets or textured or patterned surfaces, e.g. automatically for microlithography
- G03F9/7003—Alignment type or strategy, e.g. leveling, global alignment
- G03F9/7042—Alignment for lithographic apparatus using patterning methods other than those involving the exposure to radiation, e.g. by stamping or imprinting
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
- G06F3/01—Input arrangements or combined input and output arrangements for interaction between user and computer
- G06F3/03—Arrangements for converting the position or the displacement of a member into a coded form
- G06F3/041—Digitisers, e.g. for touch screens or touch pads, characterised by the transducing means
- G06F3/044—Digitisers, e.g. for touch screens or touch pads, characterised by the transducing means by capacitive means
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L31/02—Details
- H01L31/0224—Electrodes
- H01L31/022466—Electrodes made of transparent conductive layers, e.g. TCO, ITO layers
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/0277—Bendability or stretchability details
- H05K1/028—Bending or folding regions of flexible printed circuits
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/03—Use of materials for the substrate
- H05K1/0393—Flexible materials
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F2203/00—Indexing scheme relating to G06F3/00 - G06F3/048
- G06F2203/041—Indexing scheme relating to G06F3/041 - G06F3/045
- G06F2203/04103—Manufacturing, i.e. details related to manufacturing processes specially suited for touch sensitive devices
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
- H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
- H01J37/32—Gas-filled discharge tubes
- H01J37/34—Gas-filled discharge tubes operating with cathodic sputtering
- H01J37/3402—Gas-filled discharge tubes operating with cathodic sputtering using supplementary magnetic fields
- H01J37/3405—Magnetron sputtering
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/01—Dielectrics
- H05K2201/0104—Properties and characteristics in general
- H05K2201/0108—Transparent
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/01—Dielectrics
- H05K2201/0137—Materials
- H05K2201/0145—Polyester, e.g. polyethylene terephthalate [PET], polyethylene naphthalate [PEN]
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/03—Conductive materials
- H05K2201/032—Materials
- H05K2201/0326—Inorganic, non-metallic conductor, e.g. indium-tin oxide [ITO]
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
- H05K2201/10007—Types of components
- H05K2201/10128—Display
Landscapes
- Chemical & Material Sciences (AREA)
- Engineering & Computer Science (AREA)
- Organic Chemistry (AREA)
- Metallurgy (AREA)
- Mechanical Engineering (AREA)
- Materials Engineering (AREA)
- Chemical Kinetics & Catalysis (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Theoretical Computer Science (AREA)
- General Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Human Computer Interaction (AREA)
- Manufacturing & Machinery (AREA)
- Power Engineering (AREA)
- Computer Hardware Design (AREA)
- Electromagnetism (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Laminated Bodies (AREA)
- Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)
- Position Input By Displaying (AREA)
Abstract
터치 스크린 패널을 위한 투명 바디를 제조하기 위한 프로세스가 설명된다. 프로세스는, 가요성 투명 기판 위에 제 1 투명 층 스택을 증착하는 단계 ― 상기 제 1 투명 층 스택은, 적어도, 제 1 굴절률을 갖는 제 1 유전체 막, 및 제 1 굴절률과 상이한 제 2 굴절률을 갖는 제 2 유전체 막을 포함함 ―; 제 1 투명 층 스택 위에 투명 전도성 막을 제공하는 단계; 투명 전도성 막 위에 전도성 재료의 층을 증착하는 단계; 전도성 재료의 층 위에 폴리머 층을 제공하는 단계; 폴리머 층 상에 패턴, 특히 3D 패턴을 임프린팅하는 단계; 터치 스크린 패널을 위한 전도성 경로들을 형성하기 위해, 패턴에 기초하여, 전도성 재료의 층을 에칭하는 단계; 및 터치 검출을 위한 구조화된 투명 전도성 패턴을 형성하기 위해, 패턴에 기초하여, 투명 전도성 막을 에칭하는 단계를 포함한다.
Description
[0001] 본 개시의 실시예들은, 터치 패널을 위한 투명 바디(transparent body)를 제조하기 위한 프로세스들 및 시스템들, 및 이러한 프로세스들에 따라 제작된 투명 바디에 관한 것이다.
[0002] 터치 패널들은, 디스플레이 영역 내에서 터치(touch)를 검출하고 위치결정할 수 있는 특정한 종류의 전자 시각 디스플레이들이다. 일반적으로, 터치 패널들은, 스크린 위에 배치되고 터치를 감지하도록 구성된 투명 바디를 포함한다. 그러한 바디는, 스크린에 의해 방출되는 가시 스펙트럼에서의 광이 그러한 바디를 통해 투과될 수 있도록, 실질적으로 투명하다. 적어도 몇몇 알려진 터치 패널들은, 배리어 및 투명 전도체에 의해 구성된 투명 바디를 포함하고, 배리어 및 투명 전도체는, 그러한 순서로, 기판 위에 형성된다. 그러한 패널의 디스플레이 영역 상의 터치는 일반적으로, 투명 바디의 구역에서의 캐패시턴스의 측정가능한 변화를 야기한다. 캐패시턴스에서의 변화는 상이한 기술들을 사용하여 측정될 수 있고, 그에 따라, 터치의 위치가 결정될 수 있다.
[0003] 터치 패널과 함께 사용하기 위한 투명 바디는 몇몇 특정한 요건들을 따른다. 특히, 하나의 핵심 요건은, 터치 스크린의 신뢰성이 시간에 걸쳐 손상되지 않도록, 투명 바디가, 스크린 상의 다수의 접촉들 및 가혹한 조건들을 견딜 정도로 충분히 안정적이어야 하는 것이다. 그러나, 강건한 것으로 고려되는, 터치 스크린들에 포함된 적어도 몇몇 알려진 투명 바디들은, 예컨대, 투명 바디를 형성하는 층들의 두께, 조성, 및 구조로 인해, 그러한 투명 바디들을 통하는 광의 적절한 투과를 방해한다. 게다가, 고 품질의, 예컨대 균일한 및 무-결함 배리어를 갖는 그러한 안정적인 투명 바디를 제작하는 것은 어렵다.
[0004] 추가로, 터치 패널들을 위한 상이한 타입들의 투명 바디들이 존재한다는 것이 고려되어야 한다. 광학 특성들, 예컨대 사용자에 대한 어피어런스(appearance)의 특정한 고려가 투명 바디들에 대해 고려되어야만 하고, 여기에서, 캐패시턴스에서의 변화를 측정하기 위한 전도성 층은 구조화된 전도성 층이다.
[0005] 고려되어야 하는 추가적인 양상은 디스플레이들의 지속적으로 증가되는 사이즈이고, 여기에서, 위에서 설명된 광학 특성들 외에, 또한, 전기 특성들에 대한 관심이 증가되고 있다. 그에 의해, 종래의 구조들과 비교하여 강화된 광학 및 전기 성능을 나타내고, (터치 센서 구조와 같이) 전도율에 대하여 패터닝된, 비가시적인 오브젝트(invisible object)를 제공하는, 박막 기반 플랫 패널 디스플레이들 및 터치 스크린 기술들의 설계가 요구된다.
[0006] 일반적으로, 파괴가능하지 않은(unbreakable) 재료로부터 터치 패널들을 제공하는 것이 바람직하다. 따라서, 플라스틱 포일들이 적합한 기판일 것이다. 그러나, 포일들의 프로세싱은, 예컨대 가열에 대한 이들의 제한된 성능으로 인해, 한층 더 어렵다. 따라서, 튼튼하고(rugged) 파괴가능하지 않은 PET 포일 기판들에 기초한 더 큰 사이즈의 투사적(projective)이고 용량성인 터치 패널 센서들은, 패터닝 후의 센서 엘리먼트들의 비가시성(invisibility)과 조합하여, 특정한 전기 특성들, 높은 광학 및 컬러 중성(color neutral) 투과를 요구한다.
[0007] 따라서, 개선된 전기 특성들 및 가시 스펙트럼에서의 광의 적절한 투과를 손상시키지 않으면서 바디가 기판 위에 안정적으로 형성되도록 하는 방식으로, 터치 패널에서 사용하기 위한 고-품질 투명 바디를 형성하기 위한 프로세스 및 장치를 갖는 것이 바람직하다.
[0008] 상기된 바를 고려하여, 독립 청구항 제 1 항에 따른 프로세스, 독립 청구항 제 12 항에 따른 디바이스, 및 독립 청구항 제 15 항에 따른 장치가 제공된다. 본 발명의 추가적인 양상들, 이점들, 및 특징들은, 종속 청구항들, 설명, 및 첨부 도면들로부터 분명하다.
[0009] 일 실시예에 따르면, 터치 스크린 패널을 위한 투명 바디를 제조하기 위한 프로세스가 제공된다. 프로세스는, 가요성(flexible) 투명 기판 위에 제 1 투명 층 스택(stack)을 증착하는 단계 ― 상기 제 1 투명 층 스택은, 적어도, 제 1 굴절률을 갖는 제 1 유전체 막, 및 제 1 굴절률과 상이한 제 2 굴절률을 갖는 제 2 유전체 막을 포함함 ―; 제 1 투명 층 스택 위에 투명 전도성 막을 제공하는 단계; 투명 전도성 막 위에 전도성 재료의 층을 증착하는 단계; 전도성 재료의 층 위에 폴리머 층을 제공하는 단계; 폴리머 층 상에 패턴, 특히 3D 패턴을 임프린팅(imprinting)하는 단계; 터치 스크린 패널을 위한 전도성 경로들을 형성하기 위해, 패턴에 기초하여, 전도성 재료의 층을 에칭하는 단계; 및 터치 검출을 위한 구조화된 투명 전도성 패턴을 형성하기 위해, 패턴에 기초하여, 투명 전도성 막을 에칭하는 단계를 포함한다.
[0010] 다른 실시예에 따르면, 터치 스크린 패널을 위한 투명 바디가 제공된다. 투명 바디는, 가요성 투명 기판; 투명 기판 위에 증착된 제 1 투명 층 스택 ― 상기 투명 층 스택은, 적어도, 제 1 굴절률을 갖는 제 1 유전체 막, 및 제 1 굴절률과 상이한 제 2 굴절률을 갖는 제 2 유전체 막을 포함함 ―; 터치 검출을 위한 구조화된 투명 전도성 패턴 ― 상기 터치 검출을 위한 구조화된 투명 전도성 패턴은, 임프린팅된 패턴에 기초하여, 에칭됨 ―; 및 터치 스크린 패널을 위한 전도성 경로들을 포함하며, 전도성 경로들은, 임프린팅된 패턴에 기초하여, 에칭된다.
[0011] 다른 실시예에 따르면, 터치 스크린 패널을 위한 투명 바디를 제조하기 위한 시스템이 제공된다. 시스템은, 기판 위에 제 1 투명 층 스택을 증착하도록 구성된 제 1 증착 어셈블리(assembly) ― 상기 제 1 투명 층 스택은, 적어도, 제 1 굴절률을 갖는 제 1 유전체 막, 및 제 1 굴절률과 상이한 제 2 굴절률을 갖는 제 2 유전체 막을 포함함 ―; 투명 전도성 막을 증착하도록 구성된 제 2 증착 어셈블리; 전도성 재료의 층을 증착하도록 구성된 제 3 증착 어셈블리; 포토레지스트 증착 스테이션; 임프린트 스테이션; 경화 스테이션; 및 에칭 스테이션; 및 제 2 투명 층 스택을 증착하도록 구성된 제 3 증착 어셈블리를 포함하며, 상기 제 2 투명 층 스택은, 적어도, 제 3 굴절률을 갖는 제 3 유전체 막을 포함하고, 상기 제 1 증착 어셈블리, 상기 제 2 증착 어셈블리, 및 상기 제 3 증착 어셈블리는, 상기 제 1 투명 층 스택, 상기 투명 전도성 막, 및 상기 제 2 투명 층 스택이, 이러한 순서로, 기판 위에 배치되도록, 배열되고, 제 1 증착 어셈블리 또는 제 2 증착 어셈블리 또는 제 3 증착 어셈블리 중 적어도 하나는, 타겟에 동작적으로(operatively) 커플링된 스퍼터링 시스템을 포함하고, 상기 스퍼터링 시스템은, 타겟의 스퍼터링에 의해, 전형적으로 회전가능 타겟으로부터의 마그네트론(magnetron) 스퍼터링에 의해, 제 1 유전체 막, 제 2 유전체 막, 제 3 유전체 막, 제 4 유전체 막, 또는 투명 전도성 막 중 적어도 하나를 증착하도록 구성된다.
[0012] 당업자에 대한 완전한 그리고 가능하게 하는 개시가, 그러한 개시의 최상의 모드를 포함하여, 첨부 도면들에 대한 참조를 포함하는 본 명세서의 나머지에서 더 상세하게 설명된다.
[0013] 도 1은, 본원에서의 실시예들에 따른, 터치 패널에서 사용하기 위한 예시적인 투명 바디의 개략적인 표현이다.
[0014] 도 2는, 본원에서의 실시예들에 따른, 바디가 본딩되는 광-전자 디바이스 및 터치 패널에서 사용하기 위한 추가적인 예시적인 투명 바디의 개략적인 표현이다.
[0015] 도 3은, 본원에서 설명되는 실시예들에 따른 층 스택에 제공되는 패터닝된 TCO 층의 개략도를 도시한다.
[0016] 도 4a 및 도 4b는, TCO를 갖는 그리고 갖지 않는 패턴들의 광학 특성들을 예시하는, 층 스택들의 투과 및 반사의 그래프들을 도시한다.
[0017] 도 5a 내지 도 5f는, 본원에서의 실시예들에 따른, 터치 패널에서 사용하기 위한 예시적인 투명 바디의 제조의 개략적인 표현들이다.
[0018] 도 6은, 본원에서 설명되는 실시예들에서 사용되는 바와 같은 폴리머 층에 패턴을 제공하기 위한 장치의 개략도이다.
[0019] 도 7은, 본원에서의 실시예들에 따른, 터치 패널에서 사용하기 위한 추가적인 예시적인 투명 바디의 개략적인 표현이다.
[0020] 도 8a는, 본원에서의 실시예들에 따른, 터치 패널에서 사용하기 위한 투명 바디의 제조를 위한 예시적인 증착 장치의 개략적인 표현이다.
[0021] 도 8b는, 본원에서의 실시예들에 따른, 터치 패널에서 사용하기 위한 투명 바디에서 사용하기 위한 패터닝된 폴리머 층을 제조하기 위한 장치의 개략적인 표현이다.
[0022] 도 9는, 본원에서의 실시예들에 따른, 터치 패널에서 사용하기 위한 투명 바디를 제조하는 방법들을 예시하는 흐름도이다.
[0013] 도 1은, 본원에서의 실시예들에 따른, 터치 패널에서 사용하기 위한 예시적인 투명 바디의 개략적인 표현이다.
[0014] 도 2는, 본원에서의 실시예들에 따른, 바디가 본딩되는 광-전자 디바이스 및 터치 패널에서 사용하기 위한 추가적인 예시적인 투명 바디의 개략적인 표현이다.
[0015] 도 3은, 본원에서 설명되는 실시예들에 따른 층 스택에 제공되는 패터닝된 TCO 층의 개략도를 도시한다.
[0016] 도 4a 및 도 4b는, TCO를 갖는 그리고 갖지 않는 패턴들의 광학 특성들을 예시하는, 층 스택들의 투과 및 반사의 그래프들을 도시한다.
[0017] 도 5a 내지 도 5f는, 본원에서의 실시예들에 따른, 터치 패널에서 사용하기 위한 예시적인 투명 바디의 제조의 개략적인 표현들이다.
[0018] 도 6은, 본원에서 설명되는 실시예들에서 사용되는 바와 같은 폴리머 층에 패턴을 제공하기 위한 장치의 개략도이다.
[0019] 도 7은, 본원에서의 실시예들에 따른, 터치 패널에서 사용하기 위한 추가적인 예시적인 투명 바디의 개략적인 표현이다.
[0020] 도 8a는, 본원에서의 실시예들에 따른, 터치 패널에서 사용하기 위한 투명 바디의 제조를 위한 예시적인 증착 장치의 개략적인 표현이다.
[0021] 도 8b는, 본원에서의 실시예들에 따른, 터치 패널에서 사용하기 위한 투명 바디에서 사용하기 위한 패터닝된 폴리머 층을 제조하기 위한 장치의 개략적인 표현이다.
[0022] 도 9는, 본원에서의 실시예들에 따른, 터치 패널에서 사용하기 위한 투명 바디를 제조하는 방법들을 예시하는 흐름도이다.
[0023] 이제, 다양한 실시예들을 상세히 참조할 것이고, 그러한 실시예들의 하나 또는 그 초과의 예들은 도면들에 예시된다. 각각의 예는 설명으로써 제공되고, 본 발명의 제한으로 의도되지 않는다. 일 실시예의 엘리먼트들이, 추가적인 설명 없이, 다른 실시예들에서 유리하게 활용될 수 있다는 것이 고려된다.
[0024] 본원에서의 실시예들에 따르면, 도 1에서 도시된 바와 같은 제 1 투명 층 스택(12)이 기판(14) 위에 증착된다. 본원에서 사용되는 바와 같은 "기판"이라는 용어는, 포일 또는 웨브(web)와 같은 가요성 기판들을 포함할 것이다. 본원에서 사용되는 바와 같은 "투명한"이라는 용어는 특히, 예컨대, 구조를 통해 투과되는 광이 실질적으로 클리어 방식으로 보여질 수 있도록, 비교적 낮은 스캐터링으로 광을 투과시키는 구조의 능력을 포함할 것이다. 가요성 기판의 경우에서, 전형적으로, 기판(14)은, 그 기판(14) 상에 형성된 하드 코트(24)를 갖는다.
[0025] 전형적인 실시예들에 따르면, 층 스택은, 하나의 막이 다른 막의 상단에 형성되는 방식으로 (예컨대, 증착에 의해) 형성된 다수의 막들에 의해 구성된다. 특히, 본원에서의 실시예들은, 복수의 유전체 막들, 즉, 실질적으로 전기를 전도하지 않는 막들에 의해 구성될 수 있는 제 1 투명 층 스택을 증착하는 것을 포함한다. 특히, 도 1에서 예시적으로 도시된 바와 같이, 제 1 투명 층 스택(12)은, 제 1 유전체 막(16) 및 제 2 유전체 막(18)을 포함할 수 있다. 그에 의해, 제 1 투명 층 스택은 터치 패널에서 사용하기 위한 배리어를 구성할 수 있다.
[0026] 도 1에서 도시된 바와 같이, 구조화된 투명 전도성 산화물(TCO) 막(22)이 투명 층 스택 위에 제공된다. 점선 영역들(22)은 TCO 영역들의 연결들을 표시하고, 이는, 도 3에 대하여 더 상세히 설명될 것이다. 전형적인 실시예들에 따르면, 구조화된 TCO 층은, TCO 층을 증착하고, 구조화된 TCO 층을 제공하기 위해 TCO 층을 패터닝함으로써 제공될 수 있다. 본원에서 설명되는 실시예들에 따르면, 패터닝은, 예컨대 PET 막들과 같은 가요성 기판들을 갖는 터치 패널 투명 바디들을 제공하는데 유익하게 사용될 수 있는 자기-정렬 임프린트 리소그래피 프로세스로 실시된다.
[0027] 본원에서 설명되는 다른 실시예들과 조합될 수 있는 전형적인 실시예들에 따르면, 투명 전도성 산화물 층은, 인듐 주석 산화물(ITO) 층, 도핑된 ITO 층, 불순물-도핑된 ZnO, In2O3, SnO2 및 CdO, ITO(In2O3:Sn), AZO(ZnO:Al), IZO(ZnO: In), GZO(ZnO:Ga), 인듐 갈륨 아연 산화물(IGZO), ZnO, In2O3 및 SnO2의 조합들로 구성된 또는 이들을 포함하는 다-성분 산화물들, 적어도 ITO 층 및 금속 층으로부터의 층 스택, 예컨대 ITO/금속/ITO-스택 또는 금속/ITO/금속-스택일 수 있다.
[0028] 터치 패널들 또는 터치 디스플레이들의 증가되는 사이즈를 고려하면, TCO 층의 시트 저항이 점점 더 작게 되는 것이 요구된다. 그러나, 더 작은 시트 저항들에 대한 요구는, 사용자에 대해 비가시적으로 나타나는 얇은 TCO 층들을 갖기 위한 요구와 상반된다. 본원에서 설명되는 다른 실시예들과 조합될 수 있는 전형적인 실시예들에 따르면, 예컨대 ITO 층과 같은 TCO 층의 시트 저항은, 150 Ohm/sq 또는 그 미만, 전형적으로는 100 Ohm/sq 또는 그 미만, 한층 더 전형적으로는 50 Ohm/sq 또는 그 미만이어야 한다.
[0029] 우수한 디바이스 성능을 위해, 예컨대 얇은 ITO 층과 같은 얇은 TCO 층이 요구된다. 예컨대, 층 두께는 25 nm 또는 그 미만일 수 있다. 몇몇 현재의 프로세스 기술들 및 설계 통합 스킴들에서, 시트 저항은 대략 100 Ohm/sq로 제한된다. 더 낮은 시트 저항은, 층 스택의 상단 상에 ITO가 증착되는 현재의 층 아키텍처에서 가능하지 않다. 따라서, 추가적인 개선이 요구되고, 여기에서, 전기 특성들(예컨대, 낮은 시트 저항) 및 광학 특성들(예컨대, 비가시성) 양자 모두가 고려되어야 한다.
[0030] 몇몇 실시예들에 따르면, 예컨대 ITO 층과 같은 TCO 층은, 굴절률-정합(index-matching) 스택을 형성하는 층 스택(12)의 상단 상에 최종 층으로서 증착될 수 있다. 대안적인 층 구조에서, 예컨대 ITO 층과 같은 TCO 층은 층 시스템 내에 임베딩될(embedded) 수 있다. 이러한 소위 "매설된(buried) ITO"는, 더 낮은 시트 저항을 갖는 더 두꺼운 ITO 층들, 패터닝된 ITO 층에 대한 높은 광 및 컬러 중성 투과를 허용한다.
[0031] 강성(rigid) 기판들의 시트-투-시트(S2S) 프로세싱에서, 표준 포토리소그래픽 프로세스를 이용하는 기술이 전자 디바이스들의 구조화를 위해 사용된다. 또한, 동일한 기술이 종종, 강성 기판들 상의 ITO 층들을 갖는 층 스택 내에 패터닝된 ITO 층들을 생성하기 위해 적용된다. 그러나, 가요성 기판들 상의 매설된 ITO의 롤-투-롤(R2R) 프로세싱의 경우에, 그러한 프로세스는 너무 고가이다.
[0032] 이를 고려하여, 본원에서 설명되는 실시예들은 TCO 층(22)(예컨대, 도 1 참조) 및 구리 층(122)을 포함한다. 구리 층은, 터치 패널 주위에 더 작은 베젤을 야기하는 감소된 라인 폭으로 TCO 패턴으로의 전도성 경로들을 형성하기 위해 사용된다. 코팅 단계들 후에, 구리 층 및 TCO 층을 패터닝하기 위해, 멀티-레벨 임프린트 방법이 사용된다.
[0033] 도 1a에서 도시된 바와 같이, 제 2 투명 층 스택(112)이 TCO 층(22) 위에 제공될 수 있다. 전형적인 실시예들에 따르면, 제 2 층 스택은, 하나의 막이 다른 막의 상단에 형성되는 방식으로 (예컨대, 증착에 의해) 형성된 다수의 막들에 의해 구성된다. 특히, 본원에서의 실시예들은, 복수의 유전체 막들, 즉, 실질적으로 전기를 전도하지 않는 막들에 의해 구성될 수 있는 제 2 투명 층 스택을 증착하는 것을 포함한다. 특히, 도 1에서 예시적으로 도시된 바와 같이, 제 2 투명 층 스택(112)은 제 3 유전체 막(116) 및 제 4 유전체 막(118)을 포함할 수 있다. 그에 의해, 개선된 굴절률 정합이 제공될 수 있다. 추가로, 아래의 TCO 층의 패시베이션(passivation)이 제공될 수 있다. 또한 추가로, 코팅되지 않은 기판과 비교하여, 전체 투과율(transmittance)이 제공될 수 있다.
[0034] 본원에서 설명되는 다른 실시예들과 조합될 수 있는, 본원에서 설명되는 전형적인 실시예들에 따르면, 제 1 투명 층 스택(12)의 제 1 유전체 막(16), 즉, 기판 위의 제 1 투명 유전체 막은, 예컨대 1.8 또는 그 초과의 굴절률을 갖는 고 굴절률 막이다. 또한 추가적인 대안적인 또는 부가적인 변형들에 따르면, 투명 전도성 산화물 층이, 고 굴절률(1.8 또는 그 초과) 유전체 막과 저 굴절률(1.5 또는 그 미만) 유전체 막 사이에, 예컨대 직접적으로 이들 사이에, 제공된다. 추가로, 부가적으로 또는 대안적으로, 기판 위의 최종 유전체 막은 저 굴절률 유전체 막일 수 있다. 그에 의해, 최종 유전체 막은, 터치 패널 투명 바디의 최종 유전체 막, 즉, 컬러 필터, 제 2 가요성 기판, 또는 광전자 디바이스에 대한 본딩 인터페이스에 투명 접착제 또는 에어 갭(air gap)이 제공되기 전의 최종 유전체 막이라고 지칭된다.
[0035] 터치 패널 디스플레이들의 이전의 설계들과 비교하여, 특히, 가요성 기판들 상의 더 두꺼운 TCO 층들을 갖는 투명 바디들 또는 층 스택들에 대해, 본원에서 설명되는 실시예들은, 적어도 제 1 굴절률 정합 층 스택, 예컨대 하나 또는 그 초과의 유전체 막들, 굴절률 정합 층 스택 위의 TCO 층 ― TCO 층은 100 Ohm/sq 또는 그 미만의 시트 저항을 가질 수 있음 ―, TCO 층과 접촉하기 위한 전도성 경로들을 형성하기 위한 전도성 층, 및 선택적으로, 제 2 굴절률 정합 층 스택을 갖는 투명 바디 또는 층 스택을 제공할 수 있다. 이는, 하나의 리소그래픽 프로세스, 예컨대, 자기-정렬 임프린트 리소그래피(SAIL) 프로세스로 제공될 수 있다.
[0036] 본원에서 설명되는 실시예들에 따르면, 투명 접착제, 예컨대 광학 클리어(clear) 접착제가, 투명 바디 상에 제공될 수 있고, 즉, 투명 바디와 접촉할 수 있다. 부가적으로 또는 대안적으로, 제 2 가요성 기판이 터치 패널의 투명 바디를 커버링(cover)할 수 있다. 그에 의해, 실시예들은, 또한 저 저항을 제공하는 "비가시적인" 터치 패널 구조를 제공한다.
[0037] 2개의 투명 층 스택들 사이에 TCO를 샌드위칭하기 위한, 그리고 저-저항 "비가시적인" TCO 패턴들에 대한 솔루션을 획득하기 위한 선택적인 제 2 투명 층 스택은, 이러한 구조가, 투명 접착제로, 터치 스크린 디스플레이의 인접한 컴포넌트들 상에 본딩, 예컨대 광학적으로 본딩되기 전에, 상단 상에 TCO 층을 갖는 구조를 지칭한다. 제 2 투명 층 스택을 활용함으로써, TCO 패턴의 추가적인 개선된 패턴 "비가시성"이 달성될 수 있다.
[0038] 본원에서의 실시예들에 따르면, 도 1에서 도시된 바와 같은 제 1 투명 층 스택(12)이 기판(14) 위에 증착되고, 여기에서, 가요성 기판의 경우에, 전형적으로, 기판(14)은, 그 기판(14) 상에 형성된 하드 코트(24)를 갖는다.
[0039] 터치 패널들을 위한 종래의 층 스택들 또는 투명 바디들은, (터치 스크린과 같은) 기능성 스크린을 야기할 수 있다. 그러나, 열악한 태양광 판독성(readability), 스크린의 컬러 어피어런스(반사율) 및 아래놓인 디스플레이로부터의 생성된 화상(picture)에 대한 컬러 변화, 및 기능성 스크린의 구조화된 코어 층(예컨대, 패터닝된 투명 전도성 산화물, TCO)으로부터의 더 많거나 또는 더 적은 가시적인(visible) 패턴이 종종 획득된다. 추가로, 대면적 터치 패널들, 예컨대, 대각선 7 인치 또는 그 초과의 사이즈를 갖는 터치 패널들, 구체적으로는, 20 인치 초과의 대각선을 갖는 터치 스크린들에 대해, 전도율이 충분하지 않을 수 있다. 또한, 스크린의 베젤에 제공되는, 터치 패널의 패터닝된 TCO와 접촉하기 위한 추가적인 콘택들은 전형적으로, 대면적을 요구하고, 그에 따라, 기판들은 넓은 림(rim)을 갖게 된다.
[0040] 투명 층 스택의 구조로 인해, 전도성 막이, 바디를 통하는 광의 최적의 투과를 손상시키지 않는 것이 용이하게 된다. 특히, 아래에서 추가로 논의되는 바와 같이, 본원에서의 실시예들에 따른 투명 층 스택은, 전도성 막, 심지어, 구조화된 전도성 막이, 반사율 컬러의 중성(neutrality)에 영향을 미치지 않는 것을 용이하게 한다. TCO 패턴에 부가된, 예컨대 구리 또는 은과 같은 전도성 재료의 층으로부터 전도성 경로들을 제조하는 조합된 프로세스는, 베젤 사이즈가 감소되게 허용하고, 가요성 기판들 상의 터치 패널 구조들이 경제적으로 더 경쟁력 있게 만든다.
[0041] 본원에서 설명되는 다른 실시예들과 조합될 수 있는 전형적인 실시예들에 따르면, 구조화된 TCO 층의 시트 저항은, 100 Ohm/sq 및 그 미만, 예컨대 10 내지 50 Ohm/sq이다. 전형적으로, 시트 저항은 참조되는 물리적인 양이지만, 본 문맥에서, 이러한 값은, 충분히 큰 영역을 갖는, 즉, 너무 작은 패턴들을 갖지 않는 층의 저항을 지칭한다. 구조화된 TCO 패턴, 예컨대 라인들은, Ohm 단위의 라인 저항에 대응한다. 그러나, 시트 저항은 관련된 파라미터이고, 테스트 영역들의 증착에 의해 결정될 수 있거나, 또는 구조 기하형상 및 패터닝된 구조들의 저항에 기초하여, 결정될 수 있거나 또는 계산될 수 있다. 따라서, 구조화된 층의 시트 저항이 직접적으로 (또한, 간접적으로) 결정될 수 없고, 대신에, 구조화되지 않은 층의 저항을 참조하지만, 당업자는, 구조화된 층에 대한 값에 대응하는 시트 저항을 이해할 것이다.
[0042] 그에 의해, 예컨대, 20 nm 및 그 초과, 예컨대 50 nm 내지 150 nm의 TCO 층 두께들이 활용될 수 있다. 부가적으로 또는 대안적으로, 벌크 ITO에 대해 130 내지 450 μΩcm인, 즉, 전기 특성들이 우수하지만 광학 특성들이 열악한, 다양한 프로세스 스킴들로 생성된 ITO의 전형적인 저항률 범위보다 더 낮은 비저항을 갖는 투명 전도성 산화물들이 사용될 수 있다. 감소된 시트 저항 및/또는 증가된 TCO 층 두께는, 예컨대, 더 두꺼운 구조화된 TCO 층이 더 쉽게 가시적이게 되는 경향이 있기 때문에, 층 스택의 추가적인 개선에 대한 요구를 야기한다.
[0043] 본원에서 설명되는 실시예들에 따르면, 예컨대 터치 센서와 같은 그러한 비가시적인 오브젝트를 제조하기 위한 방법 및 강화된 구조가, 패터닝된 TCO 두께 및 가요성 기판들 상의 그 전도율에 대한 제한들을 극복하기 위해 제공된다. 디스플레이 등 상에 제공되는, 본원에서 설명되는 바와 같은 층 스택들 또는 투명 바디들은, 공기(굴절률 1)의 분위기에 배치되는 경우에, 비가시적인 것으로 고려되고, ITO("비가시적인" ITO)와 같은 TCO 층을 갖는 및 갖지 않는 영역들 사이에서 광학 어피어런스에서의 차이가 매우 작다.
[0044] 본원에서 설명되는 다른 실시예들과 조합될 수 있는 몇몇 실시예들에 따르면, 비가시적인 오브젝트를 위한 상이한 스택들 및 탑재 스킴들이, 적어도, 오브젝트의 하나의 측 상에서, 인접한 매체가 1과 상이한, 예컨대 1.3 내지 1.7의 굴절률을 갖도록 하는 방식으로, 디스플레이에 통합되거나 또는 디스플레이 상에 탑재되기 위해, 제공될 수 있다. 이러한 수단에 의해, 비가시적인 스택은 20 Ohm/sq 또는 그 미만의 시트 저항을 지원할 수 있고, 이는, 광학 성능을 손상시키지 않으면서, 이전의 개념들과 비교하여, 10배만큼의 개선이다.
[0045] 예시적인 투명 바디(10)가 도 2에서 도시된다. 가요성 기판이 제공된다. 가요성 투명 기판은, 예컨대, 하드-코팅된 플라스틱 막 또는 하드-코팅된 포일일 수 있다. 예컨대, 하드-코팅된 PET 포일이 사용될 수 있다. 다른 실시예들에 따르면, PET, COC, TAC, COP, 및 PEN으로 구성된 그룹으로부터 선택되는 재료가 가요성 투명 기판으로서 활용될 수 있다. 전형적으로, 이러한 기판들 중 임의의 것이 하드-코팅될 수 있다.
[0046] 제 1 투명 유전체 막(16)이 증착되기 전에, 선택적으로, 시드 층이 기판 상에 제공될 수 있다. 시드-층은, 예컨대, 5 nm 또는 그 미만의 얇은 층일 수 있고, 그리고/또는 SiOx를 포함할 수 있다. 도 2에서 예시적으로 도시된 바와 같이, 제 1 유전체 막(16), 제 2 유전체 막(18), 및 제 3 유전체 막(218)이 증착된다. 전형적으로, 제 1 유전체 막은 고 굴절률 재료, 예컨대 Nb2O5로 제조된다. 전형적으로, 제 2 유전체 막(18)은 저 굴절률 재료, 예컨대 SiOx로 제조된다. 전형적으로, 제 3 유전체 막(218)은 고 굴절률 재료, 예컨대 Nb2O5로 제조된다.
[0047] 전형적인 실시예들에 따르면, 그 후에, 패터닝된 층 시스템이 제공된다. 이는, TCO 층(22), 전도성 재료의 층(122), 예컨대 구리, 은 또는 알루미늄, AlNd, Mo 및 MoNb, 및 전도성 층(122) 및 TCO 층(22)이 제공되지 않은 영역들을 표시하는 해칭된(hatched) 영역에 의해 표시된다. 이러한 영역들의 굴절률들은, 패터닝된 구조의 가시성(visibility)을 야기할 수 있다. 따라서, 제 1 유전체 층 스택, 그리고 선택적으로, 제 2 유전체 층 스택이, 상이한 패턴 층들의 비가시성 및 굴절률 정합을 제공하기 위해, 제공될 수 있다.
[0048] 본원에서 설명되는 실시예들에 따르면, 그리고 아래에서 더 상세히 설명되는 바와 같이, 패터닝된 TCO 층(22) 및 전도성 재료의 패터닝된 층(122)은, 층들 양자 모두가 하나의 리소그래피 단계로 패터닝될 수 있도록, 임프린트 프로세스에 의해 패터닝된다.
[0049] 기판(14), 투명 층 스택, 패터닝된 TCO 층(22), 및 전도성 재료의 패터닝된 층(122), 그리고 그 후에 가요성 포일(114)을 포함하는 투명 바디, 즉, 층(116 및 118)을 갖지 않은, 도 2에서 도시된 것과 유사한 구조는, 투명 바디의 상단에 TCO를 갖는 구조로서 설명될 수 있다. 전형적으로, 이러한 구조들은, 대략 25 nm의, 예컨대 ITO 층과 같은 TCO 층의 최대 가능한 두께를 가질 수 있다. 이는, 대략 100 Ohm/Square의 시트 저항 및 Ty 89 %의 투명도(transparence)를 야기할 수 있다.
[0050] 도 2에서 도시된 바와 같이, 추가적인 유전체 막들(116 및 118)이 제공될 수 있다. 전형적으로, 제 4 유전체 막(116)은 저 굴절률 재료, 예컨대 SiOx로 제조된다. 전형적으로, 제 5 유전체 막(118)은 고 굴절률 재료, 예컨대 Nb2O5로 제조된다. 그에 의해, 충분한 비가시성을 유지하면서 한층 더 두꺼운 TCO 층들을 허용하는 매설된 TCO 층이 제공된다. 따라서, 50 Om/square 및 그 미만의 시트 저항이 실현될 수 있다. 그러한 실시예들의 경우에, 전형적으로, 전도성 재료의 경로들 또는 라인들을 언커버링(uncover)하기 위해, 제 2 임프린트-에칭 단계가 제공된다.
[0051] 도 2에서 도시된 층 시스템은, 2개의 하드 코팅된 가요성 기판들, 즉, 가요성 투명 기판(14) 및 가요성 투명 포일(114) 내에 인캡슐레이팅된다(encapsulated). 이러한 실시예들은, 50 Ohm/square의 저 표면 저항과 조합되는 Ty = 90 %의 고 광 투과율을 허용한다.
[0052] 도 3은, TCO 패턴을 포함하는 층의 추가적인 예를 도시한다. TCO 층(300)은 TCO 영역들(320), 및 TCO 영역들(320) 사이의 갭들(330)을 갖는다. 도 3에서 볼 수 있는 바와 같이, TCO의 패턴은, 하나의 방향에서 TCO 영역들(320)을 연결시킬 수 있고, 다른 방향에서 TCO 영역들(320) 사이의 연결을 실질적으로 제공하지 않을 수 있다. 예컨대, TCO 영역들(320)의 행(row)들(310)은 TCO 영역들(320)을 연결시킴으로써 형성되는 반면에, 행들(310) 사이에는 연결이 실질적으로 제공되지 않는다. 도 3에서 도시된 예에서, TCO 패턴은 마름모-형(rhomb-like) TCO 영역들을 포함하지만, 본원에서 설명되는 TCO 패턴은 도시된 패턴으로 제한되지 않고, 상이한 형상의 TCO 영역들, 예컨대, 스트라이프들의 형상, 직사각형 형상, 정사각형 형상, 삼각형 형상, 다각형 형상, 또는 터치 패널에서의 TCO 층을 위해 사용되는데 적합한 임의의 형상을 갖는 TCO 영역들을 제공할 수 있다.
[0053] 몇몇 실시예들에 따르면, TCO 영역들은, 전형적으로 약 1 mm 내지 약 7 mm, 더 전형적으로 약 2 mm 내지 약 6 mm, 그리고 한층 더 전형적으로 약 3 mm 내지 약 5 mm의 직경을 가질 수 있다. 일 실시예에서, (도 3에서 참조 부호(325)에 의해 표시된) TCO 영역의 직경은 3 mm일 수 있다. "직경"이라는 용어가 TCO 영역들의 형태에 따라 좌우되고, 또한, 하나의 방향에서의 TCO 영역의 하나의 치수에 의해 정의될 수 있다는 것이 이해되어야 한다. 몇몇 실시예들에 따르면, 그리고 위에서 이미 설명된 바와 같이, TCO 영역들은 경로들(예컨대, 경로들(326))에 의해 연결될 수 있다. 일 실시예에서, 행들(310)을 형성하기 위해 하나의 방향에서 TCO 영역들(320)을 연결시키는 경로(326)는, 약 1 mm의 폭(327)을 가질 수 있다.
[0054] 도 3은 추가로, TCO 패턴과 터칭하는 구리 라인들(122)을 도시한다. 몇몇 실시예들에 따르면, 구리 라인들(122)은 제어기(350)와 TCO 패턴을 연결시킨다. 예컨대, 제어기(350)는, 터치 스크린을 터칭함으로써 유도되는 전류와, 구리 라인들 및 TCO 패턴에 의해 전달되는 전류에서 차이를 검출할 수 있다.
[0055] 도 4a는, 400 nm 내지 800 nm의 스펙트럼 범위에서의 반사를 도시한다. 파선은, 예컨대 ITO와 같은 TCO 재료가 제공되는, 즉, 에칭되지 않은 위치에서의 반사 스펙트럼을 나타낸다. 실선은, 예컨대 ITO와 같은 TCO 재료가 제공되지 않는 위치에서의 반사 스펙트럼을 나타낸다. 보이는 바와 같이, 2개의 스펙트럼들은, 예컨대 ΔE < 2와 같이 상당히 우수한 유사성을 갖고, 그에 따라, TCO 재료를 갖는 그리고 갖지 않는 영역들의 가시적인 어피어런스는 유사하다. 따라서, 그러면, 터치 패널은 "비가시적"이다.
[0056] 도 4b는, 400 nm 내지 800 nm의 스펙트럼 범위에서의 투과를 도시한다. 파선은, 예컨대 ITO와 같은 TCO 재료가 제공되는, 즉, 에칭되지 않은 위치에서의 투과 스펙트럼을 나타낸다. 실선은, 예컨대 ITO와 같은 TCO 재료가 제공되지 않는 위치에서의 투과 스펙트럼을 도시한다. 보이는 바와 같이, 2개의 스펙트럼들은, 예컨대 ΔE < 2와 같이 상당히 우수한 유사성을 갖고, 그에 따라, TCO 재료를 갖는 그리고 갖지 않는 영역들의 가시적인 어피어런스는 유사하다. 따라서, 그러면, 터치 패널은 "비가시적"이다.
[0057] 본원에서 설명되는 다른 실시예들과 조합될 수 있는 몇몇 실시예들에 따르면, TCO 패턴과 접촉하기 위한 연결 라인들을 제공하기 위해 사용되는, 구리와 같은 전도성 재료 및/또는 TCO 층을 패터닝하기 위해, 자기-정렬 임프린트 리소그래피(SAIL) 프로세스가 사용된다. SAIL 프로세스는, 하나의 레벨 또는 층, 2개의 레벨들 또는 층들, 또는 한층 더 많은 레벨들 또는 층들, 예컨대 최대 4개의 레벨들 또는 층들에 대해 적용될 수 있다. 그에 의해, 터치 패널을 위한 투명 바디의 제조는, 리소그래피 단계들의 감소된 노력으로 인한 감소된 제조 비용들로 인해, 이익을 얻을 수 있다. 이는 특히, 포일들 또는 막들과 같은 가요성 기판들 상의 층들의 프로세싱, 예컨대 패터닝에 대해 유용할 수 있다.
[0058] 도 5a 내지 도 5f는, 예컨대 하나의 레벨 또는 2개의 레벨 프로세스들로서, 본원에서 설명되는 실시예들에 따라 적용될 수 있는 SAIL 프로세스의 단계들을 도시한다. 도 5a에서, 코팅된 기판(14)이 제공된다. 그에 의해, 기판의 코팅은, 투명 층 스택, 즉, 굴절률 정합 층 스택(12), TCO 막(22), 및 전도성 재료의 층(122)을 포함한다. 도 5b에서, 폴리머 층(612)을 갖는 추가적인 코팅이 제공된다. 폴리머 층은, 예컨대, 도 5d에서 도시된 바와 같이 UV 광으로 경화될 수 있는 포토레지스트를 형성한다. 경화 전에, 포토레지스트는 도 5c에서의 임프린트 단계에서 구조화되고, 여기에서, 패턴, 전형적으로 3D 패턴이 엠보싱된다(embossed). 그에 의해, 3D 패턴은, 리세스(recess)들이 엠보싱되는 평면을 갖는 것으로 이해된다. 즉, 다른 실시예들과 조합될 수 있는 몇몇 실시예들에 따르면, 3D 패턴은, 임프린트의 깊이들의 하나 또는 그 초과의 레벨들을 가질 수 있는 토포그래피(topography)를 포함한다. 몇몇 실시예들에 따르면, 이러한 리세스들은 하나의 깊이로, 또는 2개 또는 그 초과의 깊이들로 엠보싱될 수 있다. 임프린트에 대해, 폴리머 패턴(613)을 형성하기 위해, 스탬프(stamp)(611)가 폴리머 층에 엠보싱된다. 단계 5e에서, 즉, 단계 5d에서의 포토레지스트의 경화 후에, 스탬프가 릴리징되고(released), 코팅된 기판이 에칭될 수 있다. 그에 의해, 수개의 층들이 에칭될 수 있다. 이는, 예컨대, 하나의 레벨 또는 멀티-레벨 임프린트가 실시되는지에 따라 좌우될 수 있다.
[0059] 본원에서 설명되는 실시예들에 따르면, 전형적으로, 외부 제어기와 TCO 패턴을 접촉시키기 위한, 구리 라인들과 같은 경로들 또는 라인들을 형성하기 위해, 전도성 재료의 층이 먼저 에칭된다. 그 후에, TCO 층이 에칭된다. 예컨대, 터치 패널에서의 터치 애플리케이션을 위한 패터닝된 투명 전도성 산화물 막을 형성하기 위해, 도 3에서 도시된 바와 같은 구조가 TCO 층에 에칭될 수 있다.
[0060] 부가적으로 또는 대안적으로 제공될 수 있는 SAIL 프로세스의 추가적인 세부사항들이 도 6에서 예시적으로 도시된다. 임프린트 스테이션은 롤러(610)를 포함하고, 롤러(610)는 그 롤러(610)의 축을 중심으로 회전할 수 있다. 롤러(610)의 회전 시에, 패턴이 폴리머 층(612)에 임프린팅된다. 도 6에서 도시된 바와 같이, 롤러(610)는, 그 롤러(610) 상에 제공된 스탬프(611)를 갖는다. 롤러(610)와 예컨대 다른 롤러(110) 사이의 갭을 통해 기판이 이동되는 경우에, 스탬프(611)의 패턴이 폴리머 층(612)에 엠보싱된다. 이는, 패터닝된 폴리머 층(613)을 야기한다. 도 6에서의 화살표(4)는, 롤러(110)와 롤러(610) 사이의 갭을 통하는 기판(14)의 이동을 표시한다. 그에 의해, 롤러들은, 화살표들에 의해 표시된 바와 같이, 회전한다.
[0061] 본원에서 설명되는 다른 실시예들과 조합될 수 있는 몇몇 실시예들에 따르면, 층 구조, 즉, 투명 바디는 다음의 층들을 포함할 수 있다. 투명 가요성 기판, 전형적으로, 하드-코팅된 플라스틱 막, 예컨대 하드-코팅된 PET 막이 제공된다. 선택적으로, 시드 층, SiOx 시드 층, 배리어 층, 및 접착 층으로 구성된 그룹의 하나 또는 그 초과의 선택적인 층들이 기판 상에 제공될 수 있다. 그 후에, 굴절률 정합 층 스택, 즉, 유전체 층 스택이 증착된다. 층 스택은, 상이한 굴절률들을 갖는 2개 또는 그 초과의 유전체 층들을 포함할 수 있다. 예컨대, 층 스택의 제 1 층으로서, 예컨대 Nb2O5와 같은 고 굴절률 층이 기판 또는 선택적인 층(들) 상에 증착된다. 그 후에, 층 스택의 제 2 층으로서, 예컨대 SiOx와 같은 저 굴절률 층이 층 스택의 제 1 층 상에 증착된다. 그 후에, 층 스택의 제 3 층으로서, 예컨대 Nb2O5와 같은 고 굴절률 층이 층 스택의 제 2 층 상에 증착된다. 본원에서 설명되는 다른 실시예들과 조합될 수 있는 또한 추가적인 실시예들에 따르면, 추가적인 유전체 층들이 유전체 층 스택에 제공될 수 있다. 그 후에, ITO 층이 증착되고, 구리 층이 ITO 층 상에 증착된다.
[0062] ITO 층 및 구리 층의 후속 에칭을 위한 2-레벨 패턴을 제공하기 위해, 구리 층 상에 코팅된 포토레지스트에 2-레벨 임프린트 단계가 제공된다. 엠보싱된 포토레지스트가 경화된다. 그 후에, 구리 라인들, 즉, ITO 패턴과 접촉하기 위한 전도성 경로들을 형성하기 위해, 구리 층에서의 패턴이 에칭된다. 추가로, 예컨대 제 2 에칭 단계에서, 터치 센서의 ITO 패턴을 형성하기 위해, ITO 층이 에칭된다.
[0063] 위에서 설명된 바와 같은 그러한 시스템은 전형적으로, 약 100 Ohm/square의 시트 저항 및 약 89 %의 투과 Ty를 야기할 수 있다.
[0064] 또한 추가적인 실시예들에 따르면, 그러한 시스템은, 예컨대 굴절률 정합 층 스택과 같은 추가적인 유전체에 의해, 추가로 확장될 수 있다. 따라서, 제 4 층으로서, 예컨대 SiOx와 같은 저 굴절률 층이 패턴 상에 증착된다. 그 후에, 제 5 층으로서, 예컨대 Nb2O5와 같은 고 굴절률 층이 제 4 층 상에 증착된다. 제 5 층 및 제 4 층의 후속 에칭을 위한 패턴을 제공하기 위해, 제 5 층 상에 코팅된 포토레지스트에 1-레벨 임프린트 단계가 제공된다. 엠보싱된 포토레지스트가 경화된다. 그 후에, 구리 라인들, 즉, 전도성 경로들을 언커버링하기 위해, 제 5 층이 에칭되고, 제 4 층이 에칭된다.
[0065] 제 4 및 제 5 유전체 층을 갖는 그러한 강화된 시스템이, 비가시성이 유지되면서 더 두꺼운 ITO 층을 가질 수 있기 때문에, 강화된 시스템, 즉, 매설된 ITO 층을 갖는 강화된 시스템은, 약 50 Ohm/square의 시트 저항 및 약 90 %의 투과 Ty를 야기할 수 있다.
[0066] 본 발명에 따른 실시예들은, 예컨대 클리어 접착제로 디스플레이의 상단 상에 탑재된, 다수의 층들의 스택, 및 예컨대 투명 포일과 같은 기판으로 구성된 층 스택 또는 투명 바디에 관한 것이다. 투명 바디는 2개의 투명 포일들 사이에 샌드위칭될 수 있다. 제 1 층 스택 및 선택적인 제 2 층 스택은, 고 및 저 굴절률들을 갖는 투명한 절연성 재료들(예컨대, SiOx, TiOx, NbOx, SiNx, SiOxNy, AlOxNy, MgF2, TaOx), 및 예컨대 ITO와 같은 투명 전도성 산화물들과 같은 투명 전도성 재료들을 포함한다. 구현들에 따르면, 층 코팅 또는 층 증착의 방법은 화학 또는 물리 기상 증착일 수 있다.
[0067] 본원에서 설명되는 다른 실시예들과 조합될 수 있는 전형적인 실시예들에 따르면, 기판 상에 증착되는 제 1 유전체 막은 전형적으로, 예컨대 적어도 1.8의 굴절률을 갖는 고 굴절률 층일 수 있다. 예컨대, 니오븀-산화물 함유 막이 기판 상에 제 1 유전체 막으로서 증착될 수 있다.
[0068] 본원에서 설명되는 다른 실시예들과 조합될 수 있는 또한 추가적인 실시예들에 따르면, 145 nm 미만, 예컨대 20 nm 내지 130 nm, 예컨대 75 nm의 TCO 두께는, 위에서 설명된 값들로서 한층 더 우수한 비가시성 특성들을 야기할 것이다.
[0069] 또한 추가적인 전형적인 실시예들에 따르면, 유전체 막들(16, 18, 116, 및 118)은, 산화물들, 질화물들, 또는 산질화물들을 포함하는 층들일 수 있고, 여기에서, 각각의 산화물-화합물, 질화물-화합물, 또는 산질화물-화합물은, 각각의 산화물-화합물, 질화물-화합물, 또는 산질화물-화합물의 적어도 70 중량-%, 전형적으로 적어도 90 중량-%를 포함한다. 그에 의해, 아래에서 설명되는 바와 같은 개선된 투과 특성들을 갖는 층 구조, 또는 고 투명도를 위한 층 구조가 제공될 수 있다.
[0070] 더 구체적으로, 본원에서의 실시예들에 따르면, 제 2, 또는 선택적으로 제 4 유전체 막, 또는 추가적인 유전체 막들은, 예컨대 Nb205, Si3N4 등으로 구성된 제 1 유전체 막보다 더 낮은 굴절률을 갖는, 예컨대 SiO2로 구성된 막일 수 있다. 본원에서의 실시예들에 따라 제조된, 예컨대 2-층-타입 스택과 같은, 투명 바디의 제 1 투명 층 스택, 및 예컨대 2-층-타입 스택과 같은 제 2 투명 층 스택은, 상이한 굴절률들을 갖는 막들의 특성 조합, 및 터치 패널에서 사용하기 위한 적어도 몇몇 알려진 투명 바디들과 비교하여 부가적인 유전체 막들을 고려하여, 투명 바디를 통하는 광의 적절한 투과를 용이하게 하는 배리어를 제공한다.
[0071] 본원에서 설명되는 다른 실시예들과 조합될 수 있는 전형적인 실시예들에 따르면, 예컨대, 1.50보다 더 낮은, 또는 더 구체적으로 1.47보다 더 낮은, 또는 한층 더 구체적으로 1.45보다 더 낮은 더 낮은 굴절률들을 갖는 유전체 막들, 및 예컨대, 적어도 1.80, 또는 더 구체적으로 적어도 2.10, 또는 한층 더 구체적으로 적어도 2.40의 더 높은 굴절률을 갖는 유전체 막들이, 교번 방식으로 제공된다. 그에 의해, 더 낮은 굴절률들을 갖는 막들은, SiOx, MgF, SiOxNy 등을 함유하는 막들에 의해 제공될 수 있다. 예컨대, 더 높은 굴절률을 갖는 막들은, NbOx, SiNx, SiOxNy, TiOx, AlOx, AlOxNy, TaOx 등을 함유하는 막들에 의해 제공될 수 있다.
[0072] 본원에서 설명되는 실시예들에 따르면, 투명 바디(10)는, 인듐 주석 산화물(ITO), 특히, 결정질 ITO, 또는 100 Ohm/square 또는 그 미만의 시트 저항을 갖는 ITO와 같지만 이에 제한되지는 않는 투명 전도성 막(22)을 포함한다. 본원에서 설명되는 다른 실시예들과 조합될 수 있는 상이한 실시예들에 따르면, 전형적으로, 90 중량-%의 In2O3 또는 그 초과의 조성을 갖는 ITO가 사용될 수 있다. 예컨대, 결정질 ITO에 대해 95 중량-%의 In2O3 및 5 중량-%의 SnO2의 조성을 갖는 ITO, 및/또는 93 중량-%의 In2O3 및 7 중량-%의 SnO2의 조성을 갖는 ITO가 사용될 수 있다.
[0073] 또한 추가적인 예들에 따르면, 투명 기판(14)은, 추가로, 박막 층들, 하드-코트, 선형 또는 원형 편광자(polarizer) 재료, 또는 람다 쿼터 리타더(lambda quarter retarder)로 이전에 커버링될 수 있는 플라스틱(가요성)을 포함할 수 있다. 글래스 기판들의 경우에, 글래스 기판에 대한 증착 프로세스들 및 제조 방법들은, 본원에서 설명되는 플라스틱 기판들과 비교하여 더 높은 온도들에서 제공될 수 있다. 따라서, 글래스 기판들로부터 알려져 있을 수 있는 구조들은, 플라스틱 막들 또는 포일들에 대해 필수로 적용될 수 없다.
[0074] 본원에서 설명되는 다른 실시예들과 조합될 수 있는 또한 추가적인 실시예들에 따르면, 층 스택(12)은 전형적으로, 적어도 제 1 및 제 2 유전체 막을 갖는 굴절률 정합 층 스택이고, 여기에서, 제 1 굴절률은 제 1 유전체 막에 의해 제공되고, 제 2 굴절률은 제 2 유전체 막에 의해 제공되고, 여기에서, 제 2 굴절률은 제 1 굴절률보다 더 낮다. 본원에서 설명되는 다른 실시예들과 조합될 수 있는 예시적인 구현에 따르면, 제 1 유전체 막, 제 2 유전체 막, 및 복수의 추가적인 유전체 막들은, 투명 층 스택(12)에서 굴절률에서의 연속적인 또는 준-연속적인(quasi-continuous)(예컨대, 작은 스텝들을 갖는 스텝-형) 변화가 생성될 수 있도록, 증착될 수 있다. 전형적인 구현들에 따르면, 유전체 막들은, 화학 기상 증착 또는 물리 기상 증착, 예컨대 스퍼터링, 또는 증발(evaporation)에 의해, 제조될 수 있다. 전형적인 예들은, 예컨대, SiOx, MgF, TiOx, NbOx, SiNx, SiOxNy, AlOx, AlOxNy, TaOx, 및 이들의 조합들과 같은, 고 및 저 굴절률들을 갖는 절연성 재료들일 수 있다.
[0075] 본원에서 설명되는 바와 같이, 투명 전도성 산화물 층(22)이 층 스택(12) 위에 증착된다. 본원에서 설명되는 실시예들에 따르면, 투명 전도성 층 스택은, 층 재료의 감소된 비저항 또는 증가된 층 두께를 제공함으로써, 증가된 전도율을 갖는다. 그에 의해, 예컨대, 40 nm 및 그 초과, 예컨대 50 nm 내지 150 nm의 TCO 층 두께들이 활용될 수 있다.
[0076] 본원에서 설명되는 다른 실시예들과 조합될 수 있는 또한 추가적인 실시예들에 따르면, 투명 전도성 산화물 층은 또한, 하나 또는 그 초과의 투명 전도성 산화물 막들을 갖는 투명 전도성 산화물 층 스택으로서 제공될 수 있다. 제조 동안에, 투명 전도성 산화물 막 또는 투명 전도성 막 스택은, 예컨대, 열 가열 또는 RTP 플래시라이트(flashlight)들에 의해, 증착 동안에 또는 증착 후에, 가열될 수 있다. 전형적으로, 투명 전도성 산화물은, 80 ℃ 또는 그 초과의 온도들로 가열될 수 있다. 투명 전도성 산화물 막들의 제조는, 화학 기상 증착 또는 물리 기상 증착, 예컨대 스퍼터링, 또는 증발에 의해 제공될 수 있다. 제조의 높은 수율을 제공하기 위해, 예컨대, 회전가능 타겟으로부터의 투명 전도성 산화물 층의 DC 스퍼터링이 제공될 수 있다. 투명 전도성 산화물 또는 투명 전도성 산화물 층 스택의 전형적인 예들은, ITO, 도핑된 ITO, 불순물-도핑된 ZnO, In2O3, SnO2 및 CdO, ITO(In2O3:Sn), AZO(ZnO:Al), IZO(ZnO:In), GZO(ZnO:Ga), IGZO, ZnO, In2O3 및 SnO2의 조합들로 구성된 또는 이들을 포함하는 다-성분 산화물들, 적어도 ITO 층 및 금속 층으로부터의 층 스택, 예컨대 ITO/금속/ITO-스택 또는 금속/ITO/금속-스택일 수 있다.
[0077] 전형적인 구현들에 따르면, 유전체 막들은, 화학 기상 증착 또는 물리 기상 증착, 예컨대 스퍼터링, 또는 증발에 의해 제조될 수 있다. 전형적인 예들은, 예컨대, SiOx, TiOx, NbOx, SiNx, SiOxNy, AlOx, TaOx, 및 이들의 조합들과 같은, 고 및 저 굴절률들을 갖는 절연성 재료들일 수 있다.
[0078] 본원에서 설명되는 몇몇 실시예들에 따르면, 층 스택, 예컨대 터치 패널 층 스택 또는 투명 바디는, 개선된 시각 및 전기 특성들을 갖는 디스플레이 디바이스에 본딩될 수 있거나 또는 통합될 수 있다. 본원에서 설명되는 바와 같이, 이는, 층 스택 또는 투명 바디라고 지칭된다. 이러한 용어들이 본원에서 동의어로 사용되고, 예컨대, 투명 바디는 또한, 막들 또는 층들의 스택에 의해 제공되고, 즉, 투명 바디가 또한 층 스택이라는 것이 인식될 것이다. 예컨대 멀티-레벨 SAIL 프로세스와 같은 하나의 SAIL 프로세스에서의 연결 라인들 및 TCO 패턴들의 제조는 매우 효율적이다. 추가로, SAIL 프로세스로 연결 라인들을 제조하는 것은, 작은 폭을 갖는 라인들, 및 라인들 사이의 작은 거리들을 허용한다. 그에 의해, 터치 패널 층 스택의 베젤이 작을 수 있고, 따라서, 터치 패널 디스플레이의 베젤이 작을 수 있다.
[0079] 본원에서 설명되는 다른 실시예들과 조합될 수 있는 또한 추가적인 실시예들에 따르면, 투명 층 스택(12)과 투명 전도성 막의 조합은, 2회, 3회, 또는 심지어 4회 반복될 수 있다. 도 7은, 기판(14) 위에 증착된 투명 층 스택(12)을 도시한다. 구조화된 투명 전도성 막(22)이 투명 층 스택(12) 상에 제공된다. 그 후에, 제 2 투명 층 스택(112) 및 추가적인 투명 전도성 막(522)이 증착된다. 거기에서, 인접한 막들에 대해 상이한 굴절률들이 제공된다. 제 2 투명 전도성 막(522)은 제 2 투명 층 스택(112) 위에 제공된다.
[0080] 더 용이한 예시를 위해, 일반적으로, 전도성 재료의 연결 라인들 또는 구리 라인들은 도 7에서 생략된다. 도 5에서 예시된 단면은, 제 2 투명 전도성 막(522)의 구조화를 도시하지 않는다. 그러나, 구조화가 적용될 수 있고, 그에 따라, 이는, 상이한 단면에서 볼 수 있을 것이다. 예컨대 2개의 또한 추가적인 유전체 막들을 포함하는 추가적인 투명 층 스택(512)이 제 2 TCO 층(522) 위에 증착된다. 투명 접착제(24)가 추가적인 투명 층 스택(51) 상에 제공되고, 디스플레이 등과 같은 전기-광학 디바이스에 투명 바디를 본딩하도록 구성된다. 대안적으로 또는 부가적으로, 제 2 기판(14)이 구조의 상단에 제공될 수 있다. 층 스택들의 2개 또는 그 초과의 층들은, 수개의 방향들에서의 터치 검출을 허용한다. 전형적으로, 디스플레이는 x-좌표 및 y-좌표를 갖는다. 하나의 패터닝된 또는 구조화된 투명 전도성 막은 터치의 x-좌표를 검출할 수 있다. 다른 패터닝된 또는 구조화된 투명 전도성 막은 터치의 y-좌표를 검출할 수 있다. 예컨대, 도 3은 하나의 ITO 패턴 또는 그리드(grid)를 예시한다. 풀(full) 터치 패널은, 수평 그리드(x-좌표) 및 수직 그리드(y-좌표)가 풀 터치 감지를 제공할 수 있도록, 도 3에서 도시된 바와 같이, 적어도 2개의 ITO 패턴들 또는 그리드들을 포함할 것이다.
[0081] 도 7은, 하나의 층 스택에 수직 ITO 그리드 및 수평 ITO 그리드가 제조되는 실시예를 도시한다. 대안적으로, 수직 ITO 그리드 및 수평 ITO 그리드는, 양자 모두가 디스플레이에 제공될 수 있는 2개의 층 스택들로 제조될 수 있다.
[0082] 특정한 실시예들에 따르면, 제 1 투명 층 스택, 투명 전도성 막, 및 제 2 투명 층 스택(112)은, 제조된 투명 바디에 대한 a* 및 b* 값들이 1.5 미만, 또는 특히 1, 또는 더 구체적으로 0.7, 또는 한층 더 구체적으로 0.2가 되도록 하는 방식으로 증착된다. 특히, 본원에서의 실시예들에 따르면, 제 1 투명 층 스택, 투명 전도성 막, 및 투명 접착제에 의해 단독으로 형성되고, 실질적으로 투명한 기판 위에 배치된 구조에 대한 a* 및 b* 값들이 이러한 값들을 채택할 수 있다.
[0083] 도 8a는, 본원에서의 실시예들에 따른, 터치 패널에서 사용하기 위한 투명 바디를 제조하기 위한 예시적인 증착 장치(1000)를 도시한다. 예시적인 증착 장치(1000)는, 언와인딩(unwinding) 모듈(302), 와인딩(winding) 모듈(304), 및 그 사이에 배치된 프로세스 모듈을 포함하는 롤-투-롤 시스템으로서 제공된다. 프로세스 모듈은, 프로세싱 드럼(306)을 중심으로 방사상으로 배치된 증착 소스들을 포함한다.
[0084] 프로세스 모듈은, 프로세싱 드럼(306)으로 기판(14)을 적절하게 피딩(feeding)하고, 프로세스 모듈(308)로부터 와인딩 모듈(304)로의 프로세싱된 기판(14')의 피딩을 용이하게 하기 위한 보조 롤러들(310, 312)을 더 포함할 수 있다. 특히, 본원에서의 실시예들에 따른 증착 장치는, 플라스틱 막 상의 롤-투-롤 증착을 위한 스퍼터 롤 코터로서 구성될 수 있다. 증착 장치(1000)는, 본 개시의 실시예들에 따라 투명 바디를 제조하도록 적응된, Applied Materials에 의해 제조된 SmartWebTM일 수 있다.
[0085] 예시적인 증착 장치(1000)는, 증착 소스들로서, 5개의 타겟 어셈블리들(1020-1 내지 1020-5)을 갖고 기판(14) 위에 제 1 투명 층 스택(12)을 증착하도록 구성된 제 1 증착 어셈블리를 포함하고, 제 1 투명 층 스택(12)은, 제 1 유전체 막(16), 제 2 유전체 막(18), 및 제 3 유전체 막(218)을 포함한다. 전형적인 실시예들에 따르면, 층 스택(12)의 각각의 막은, 개별적인 증착 챔버, 또는 증착 챔버의 개별적인 컴파트먼트(compartment)들에서 증착된다. 예시적인 증착 장치(1000)는 또한, 투명 전도성 막(22)을 증착하도록 구성된 제 2 증착 어셈블리를 포함한다.
[0086] 본원에서의 실시예들에 따르면, 제 1 증착 어셈블리 및 제 2 증착 어셈블리는, 제 1 투명 층 스택(12) 및 투명 전도성 막(22)이 이러한 순서로 기판(14) 위에 배치되도록, 배열된다. 예시적인 실시예에서, 제 1 증착 어셈블리는, 투명 전도성 막(22)이 제 1 투명 스택(12) 위에 증착되도록, 제 2 증착 어셈블리에 관하여 업스트림에 배열된다. 전형적인 실시예들에 따르면, 증착 장치(1000)는, 저 굴절률을 갖는 제 1 및 제 3 유전체 막들, 및 고 굴절률을 갖는 제 2 유전체 막을 증착하도록 구성된다.
[0087] 본원에서 설명되는 다른 실시예들과 조합될 수 있는 몇몇 실시예들에 따르면, 장치(1000)는 6개의 컴파트먼트들, 챔버들, 또는 서브-챔버들을 포함할 수 있고, 그에 따라, 각각의 컴파트먼트는, 개별적인 프로세싱 파라미터들 하에서, 특히 개별적인 프로세싱 가스들과 함께 동작될 수 있다. 도 8a에서 도시된 바와 같이, 장치는, 타겟 튜브들(1022)이 장비된, 5개의 회전가능 MF 캐소드(cathode)들 또는 타겟 어셈블리들(1020-1 내지 1020-5)을 포함할 수 있다. 다른 하나의 컴파트먼트는, DC 모드로 전력공급되는 적어도 하나의 ITO 회전가능 타겟(1028-1 및 1028-2)을 갖는 타겟 어셈블리가 장비된다. 대안적으로, 6개의 컴파트먼트들 또는 챔버들을 갖는 장치는, 예컨대 Nb 타겟 튜브들 또는 Si 타겟 튜브들과 같은 타겟 튜브들이 장비된, 4개의 회전가능 MF 캐소드들 또는 타겟 어셈블리들을 포함할 수 있다. 다른 2개의 컴파트먼트들 또는 챔버들은, DC 모드로 전력공급되는 ITO 회전가능 타겟들을 갖는 타겟 어셈블리들이 장비된다. 도 8a에서 하나의 타겟 어셈블리(1020-1)에 대해서만, 그리고 하나의 타겟(1028-1)에 대해서만 예시적으로 도시된 바와 같이, 각각의 MF- 및 DC-전력 공급부들(1120 및 1128)이 제공된다. 다른 타겟 어셈블리들 및 타겟들은 대응하여 장비된다(미도시).
[0088] 도 8a에서 추가로 도시된 바와 같이, 코팅 드럼(306)은 장치에 제공된 회전 축을 갖는다. 코팅 드럼은, 휘어진 외측 표면을 따라 기판을 가이딩하기 위한 휘어진 외측 표면을 갖는다. 그에 의해, 기판은 수개의 진공 프로세싱 구역들을 통해 가이딩된다. 본원에서 종종, 프로세싱 스테이션들로서 증착 스테이션들이 지칭되지만, 또한, 에칭 스테이션들, 전-처리 스테이션들, 가열 스테이션들 등과 같은 다른 프로세싱 스테이션들이 코팅 드럼(306)의 휘어진 표면을 따라 제공될 수 있다.
[0089] 일반적으로, 본원에서 설명되는 다른 실시예들과 조합될 수 있는 상이한 실시예들에 따르면, 스퍼터 증착 소스, 증발 증착 소스, 또는 플라즈마 증착 소스는, 예컨대 포일 또는 웨브(web)와 같은 가요성 기판 상에 박막을 증착하도록 적응될 수 있다. 도 8a는, 본원에서 설명되는 실시예들에서 활용되는 투명 전도성 산화물 막 및 층 스택을 증착하기 위한 스퍼터 증착 소스들을 도시한다. 그러나, 특히, 유전체 층들이 또한, CVD 소스, 구체적으로 PECVD 소스로 증착될 수 있다.
[0090] 그에 의해, 유전체 층 스택의 유전체 막들은 PECVD 소스들에 의해 증착될 수 있다. 예컨대 ITO와 같은 TCO 층, 및 예컨대 구리와 같은 전도성 재료는, PVD에 의해, 특히 스퍼터링에 의해 증착될 수 있다. 도 8은, 예컨대 ITO의 증착, 및 그 후의 구리의 증착을 위한 증착 소스들(1027)에서의 회전가능 스퍼터 타겟들(1028-1 및 1028-2)을 도시한다.
[0091] 일반적으로, PVD 증착 소스들은, 예컨대, 증발기들 또는 기판 상에 증착될 재료의 타겟들을 갖는 회전가능 캐소드들일 수 있다. 전형적으로, 스퍼터 캐소드들은, 내부에 마그네트론을 갖는 회전가능 캐소드들일 수 있다. 그에 의해, 마그네트론 스퍼터링이 층들의 증착을 위해 실시될 수 있다. 캐소드들은, 캐소드들이 교류 방식으로 바이어싱될 수 있도록, AC 전력 공급부에 연결된다.
[0092] 본원에서 사용되는 바와 같이, "마그네트론 스퍼터링"은, 자석 어셈블리, 즉, 자기장을 생성할 수 있는 유닛을 사용하여 수행되는 스퍼터링을 지칭한다. 전형적으로, 그러한 자석 어셈블리는 영구 자석으로 구성된다. 이러한 영구 자석은 전형적으로, 회전가능 타겟 표면 아래에 생성되는 생성된 자기장 내에 자유 전자들이 트랩핑(trap)되도록 하는 방식으로, 평면 타겟에 커플링되거나, 또는 회전가능 타겟 내에 배열된다. 그러한 자석 어셈블리는 또한, 평면 캐소드에 커플링되어 배열될 수 있다.
[0093] 그에 의해, 마그네트론 스퍼터링은, TwinMagTM 캐소드 어셈블리와 같지만 이에 제한되지는 않는, 이중 마그네트론 캐소드, 즉, 도 8에서 도시된 바와 같은 2개의 캐소드들에 의해 실현될 수 있다. 특히, 실리콘 타겟으로부터의 MF 스퍼터링에 대해, 이중 캐소드들을 포함하는 타겟 어셈블리들이 적용될 수 있다. 전형적인 실시예들에 따르면, 증착 챔버에서의 캐소드들은 교체가능할 수 있다. 따라서, 실리콘이 소모된 후에, 타겟들이 변경된다.
[0094] 전형적인 실시예들에 따르면, 유전체 층들은, PECVD에 의해, 또는 스퍼터링, 예컨대 마그네트론 스퍼터링에 의해 증착될 수 있다. 마그네트론 스퍼터링은 특히, AC 전력 공급을 갖는 회전가능 캐소드들로 실시될 수 있다. 전형적으로, 유전체 층들을 증착하기 위해, MF 스퍼터링이 적용될 수 있다. 그에 의해, 전형적인 실시예들에 따르면, 실리콘 타겟, 예컨대 스프레잉(sprayed) 실리콘 타겟으로부터의 스퍼터링은, MF 스퍼터링, 즉, 중간 주파수 스퍼터링에 의해 실시된다. 본원에서의 실시예들에 따르면, 중간 주파수는, 5 kHz 내지 100 kHz, 예컨대 10 kHz 내지 50 kHz의 범위에서의 주파수이다. 투명 전도성 산화물 막을 위한 타겟으로부터의 스퍼터링은 전형적으로, DC 스퍼터링으로서 실시된다. 2개의 캐소드들이, 스퍼터링 동안에 전자들을 수집하는 애노드들과 함께, DC 전력 공급부에 연결될 수 있다. 따라서, 본원에서 설명되는 다른 실시예들과 조합될 수 있는 또한 추가적인 실시예들에 따르면, 투명 전도성 산화물 층들, 예컨대 ITO 층들이 DC 스퍼터링에 의해 스퍼터링될 수 있다.
[0095] 본원에서 설명되는 실시예들에 따른, 투명 바디의 층들의 증착 후에, 프로세싱된 기판을 갖는 롤은, 제조 시스템의 다른 스테이션, 예컨대, 도 8b에서 예시된 바와 같은 임프린트 스테이션(1200)으로 이송될 수 있다. 포토레지스트로서 작용하는 폴리머 층이, 층들을 위에 갖는 기판(14') 상에 코팅된다. 예컨대, 폴리머 층은 하나 또는 그 초과의 소스들(810)에 의해 스프레잉될 수 있다. 기판은, 다양한 롤러들(310)을 통해 임프린트 스테이션(1200)을 통하여 가이딩된다. 폴리머 층이 기판 상에 증착된 후에, 폴리머 층에 패턴을 엠보싱하기 위해, 스탬프(611)가 사용된다. 그 후에, 임프린팅된 포토레지스트는 UV 소스(892)에 의해 경화된다. 본원에서 설명되는 다른 실시예들과 조합될 수 있는 또한 추가적인 실시예들에 따르면, 선택적으로 또한, 기판 프로세싱의 결과를 평가하기 위한 광학 측정 유닛(494)이 제공될 수 있다.
[0096] 도 9는, 본원에서 설명되는 바와 같은 투명 바디를 제조하기 위한 프로세스를 예시하는 흐름도(700)를 도시한다. 단계(702)에서, 제 1 투명 층 스택(예컨대, 층 스택(12))이 투명 기판 위에 증착된다. 그에 의해, 층 스택은 적어도 2개의 유전체 막들을 포함하고, 여기에서, 유전체 막들의 굴절률들은 서로 상이하고, 더 높은 굴절률을 갖는 막들, 및 더 낮은 굴절률을 갖는 막들이 교번 방식으로 증착될 수 있다. 단계(704)에서, 투명 전도성 막, 예컨대 구조화된 ITO 층, 및 전도성 재료의 층이 투명 층 스택(12) 위에 증착된다. 본원에서 설명되는 다른 구현들과 조합될 수 있는 상이한 구현들에 따르면, 투명 전도성 막이 또한, 전도성 막들의 스택일 수 있다. 예컨대, 단계(704)에서, TCO/금속/TCO-스택이 제공될 수 있다. 단계(706)에서, TCO 층(4) 및 전도성 층이 SAIL 프로세스로 프로세싱된다.
[0097] 비가시적인 ITO 솔루션들은, 광학 특성들(반사 및 투과에서의 컬러 값들)의 광학 균일성에 대해 극도로 높은 요구들을 갖는다. 이는 기술적으로, 광 산란 특성들 및 막 두께에 대한 균일한 막들의 증착에 대응한다. 따라서, 본원에서 설명되는 바와 같은 증착 장치들은, 증착 동안에, 투명 전도성 막 또는 제 1 층 스택 중 적어도 하나의 부분을 형성하는 막들 중 적어도 하나의 광학 특성들을 측정하도록 구성된 측정 시스템(도 8b에서의 494 참조)을 더 포함할 수 있다.
[0098] 본원에서 설명되는 바와 같이, 투명 전도성 막은, 매설된 TCO에 대해, 100 Ohm/square 또는 그 미만, 특히 50 Ohm/square 또는 그 미만의 시트 저항을 갖는다. 이는, 필적하게 두꺼운 투명 전도성 층을 제공하고, 그리고/또는 저 비저항을 갖는 TCO 재료를 활용함으로써 제공될 수 있다. 이는, 요구되는 높은 광학 성능, 예컨대 패턴 비가시성, 컬러 중성, 및 고 투과율 레벨들에 도달하기 위해, 더 복잡한 굴절률-정합 상황을 야기한다.
[0099] 위에서 설명된 바와 같이, 본원에서 설명되는 다른 실시예들과 조합될 수 있는 몇몇 실시예들에 따르면, 투명 바디, 즉, 박막 스택들은, 회전식 타겟들로부터의 마그네트론 스퍼터링을 수반하여 생성된다.
[00100] 일 실시예에 따르면, 터치 스크린 패널을 위한 투명 바디를 제조하기 위한 프로세스가 설명된다. 프로세스는, 가요성 투명 기판 위에 제 1 투명 층 스택을 증착하는 단계 ― 상기 제 1 투명 층 스택은, 적어도, 제 1 굴절률을 갖는 제 1 유전체 막, 및 제 1 굴절률과 상이한 제 2 굴절률을 갖는 제 2 유전체 막을 포함함 ―; 제 1 투명 층 스택 위에 투명 전도성 막을 제공하는 단계; 투명 전도성 막 위에 전도성 재료의 층을 증착하는 단계; 전도성 재료의 층 위에 폴리머 층을 제공하는 단계; 폴리머 층 상에 패턴, 특히 3D 패턴을 임프린팅하는 단계; 터치 스크린 패널을 위한 전도성 경로들을 형성하기 위해, 패턴에 기초하여, 전도성 재료의 층을 에칭하는 단계; 및 터치 검출을 위한 구조화된 투명 전도성 패턴을 형성하기 위해, 패턴에 기초하여, 투명 전도성 막을 에칭하는 단계를 포함한다.
[00101] 본원에서 설명되는 투명 바디들, 및/또는 본원에서 설명되는 프로세스들에 대해, 서로에 대해 부가적으로 또는 대안적으로 제공될 수 있는, 실시예들의 선택적인 변형들에 따르면, 제 1 유전체 막은 적어도 1.8의 굴절률을 갖고, 제 2 유전체 막은 1.5 또는 그 미만의 굴절률을 갖고; 그리고/또는 제 3 유전체 막은 적어도 1.8의 굴절률을 갖고, 제 4 유전체 막은 1.5 또는 그 미만의 굴절률을 갖고; 투명 전도성 막은, 20 nm 및 그 초과, 특히 50 nm 내지 150 nm의 두께를 갖고; 투명 전도성 막은 인듐 주석 산화물(ITO)을 포함하고; 투명 전도성 막은, 1.5 또는 그 미만의 굴절률을 갖는 유전체 막 상에 제공되고, 투명 전도성 막 상에, 1.8 또는 그 초과의 굴절률을 갖는 유전체 막이 제공되고; 터치 스크린 패널에 층 스택을 본딩하기 위해, 투명 접착제가 제공되고; 그리고/또는 프로세스는, 제 1 투명 층 스택을 증착하기 전에, 가요성 기판 상에 SiOx 시드 층을 증착하는 단계를 더 포함한다.
[00102] 본원에서 설명되는 다른 실시예들과 조합될 수 있는 전형적인 실시예들에 따르면, 가요성 투명 기판은, 유기 기판, 무기 기판, 본원에서 설명되는 예에 따른 플라스틱 포일, 편광자 재료 기판, 및 람다 쿼터 리타더 기판으로 구성된 그룹으로부터 선택된다.
[00103] 기재된 설명은, 최상의 모드를 포함하여 본 발명을 개시하기 위해, 그리고 당업자가 본 발명을 만들고 사용할 수 있게 하기 위해, 예들을 사용한다. 본 발명이 다양한 특정한 실시예들에 관하여 설명되었지만, 당업자는, 본 발명이 청구항들의 범위 및 사상 내에서의 변형들로 실시될 수 있다는 것을 인지할 것이다. 특히, 위에서 설명된, 실시예들의 예들, 및 실시예들 또는 그 변형들의 상호 비-배타적인 특징들이 서로 조합될 수 있다.
[00104] 전술한 바가 본 발명의 실시예들에 관한 것이지만, 본 발명의 다른 그리고 추가적인 실시예들이, 본 발명의 기본적인 범위로부터 벗어나지 않고 고안될 수 있으며, 본 발명의 범위는 다음의 청구항들에 의해 결정된다.
Claims (15)
- 터치 스크린 패널을 위한 투명 바디(transparent body)(10)를 제조하기 위한 프로세스로서,
가요성(flexible) 투명 기판(14) 위에 제 1 투명 층 스택(stack)(12)을 증착하는 단계 ― 상기 제 1 투명 층 스택(12)은, 적어도, 제 1 굴절률을 갖는 제 1 유전체 막(16), 및 상기 제 1 굴절률과 상이한 제 2 굴절률을 갖는 제 2 유전체 막(18)을 포함함 ―;
상기 제 1 투명 층 스택(12) 위에 투명 전도성 막(22)을 제공하는 단계;
상기 투명 전도성 막 위에 전도성 재료의 층을 증착하는 단계;
상기 전도성 재료의 층 위에 폴리머 층을 제공하는 단계;
상기 폴리머 층 상에 패턴, 특히 3D 패턴을 임프린팅(imprinting)하는 단계;
상기 터치 스크린 패널을 위한 전도성 경로들을 형성하기 위해, 상기 패턴에 기초하여, 상기 전도성 재료의 층을 에칭하는 단계; 및
터치 검출을 위한 구조화된 투명 전도성 패턴을 형성하기 위해, 상기 패턴에 기초하여, 상기 투명 전도성 막을 에칭하는 단계
를 포함하는,
프로세스. - 제 1 항에 있어서,
상기 구조화된 투명 전도성 패턴 위에 제 2 투명 층 스택을 증착하는 단계;
상기 제 2 투명 층 스택 위에 추가적인 포토레지스트를 제공하는 단계;
상기 추가적인 포토레지스트 상에, 추가적인 패턴, 특히 추가적인 3D 패턴을 임프린팅하는 단계; 및
상기 전도성 경로들을 언커버링(uncover)하기 위해, 상기 추가적인 패턴에 기초하여, 상기 제 2 투명 층 스택을 에칭하는 단계
를 더 포함하며,
상기 제 2 투명 층 스택은,
제 3 굴절률로부터, 상기 제 3 굴절률과 상이한 제 4 굴절률로의 기울기(gradient) 굴절률을 갖는 제 3 유전체 막을 포함하는 층 스택; 및
적어도, 제 3 굴절률을 갖는 제 3 유전체 막, 및 각각 상기 제 3 굴절률과 상이한 제 4 굴절률을 갖는 제 4 유전체 막 또는 투명 접착제를 포함하는 층 스택
으로 구성된 그룹으로부터 선택되는,
프로세스. - 제 1 항 또는 제 2 항에 있어서,
상기 제 1 유전체 막(16), 상기 제 2 유전체 막(18), 또는 상기 투명 전도성 막(22) 중 적어도 하나는, 타겟, 특히 회전식 타겟의 스퍼터링에 의해 증착되는,
프로세스. - 제 1 항 내지 제 3 항 중 어느 한 항에 있어서,
상기 제 1 유전체 막은 적어도 1.8의 굴절률을 갖고, 상기 제 2 유전체 막은 1.5 또는 그 미만의 굴절률을 갖고; 그리고/또는 제 3 유전체 막은 적어도 1.8의 굴절률을 갖고, 제 4 유전체 막은 1.5 또는 그 미만의 굴절률을 갖는,
프로세스. - 제 1 항 내지 제 4 항 중 어느 한 항에 있어서,
상기 제 1 투명 층 스택 및 제 2 투명 층 스택은 굴절률 정합(index matching) 층 스택들이고, 그리고/또는 SiOx, SiNx, SiOxNy, AlOx, AlOxNy, TiOx, TaOx, MgFx, NbO, 및 이들의 조합들로 구성된 그룹으로부터 선택되는,
프로세스. - 제 1 항 내지 제 5 항 중 어느 한 항에 있어서,
상기 유전체 막들은, 전형적으로 회전가능 타겟으로부터, MF 스퍼터링에 의해 스퍼터링되고, 상기 투명 전도성 막들은, 전형적으로 회전가능 타겟으로부터, DC 스퍼터링에 의해 스퍼터링되는,
프로세스. - 제 1 항 내지 제 6 항 중 어느 한 항에 있어서,
상기 투명 전도성 막은 인듐 주석 산화물(ITO)을 포함하는,
프로세스. - 제 1 항 내지 제 7 항 중 어느 한 항에 있어서,
상기 전도성 재료의 층은, 적어도 50 중량-%의 Cu, Ag, Al, AlNd, Mo, 또는 MoNb를 포함하는,
프로세스. - 제 1 항 내지 제 8 항 중 어느 한 항에 있어서,
상기 가요성 투명 기판은 플라스틱 막, 특히 PET 막, COC 막, TAC 막, COP 막, 또는 PEN 막인,
프로세스. - 제 9 항에 있어서,
상기 플라스틱 막은 하드 코팅되는,
프로세스. - 제 1 항 내지 제 10 항 중 어느 한 항에 있어서,
상기 투명 바디를 커버링(cover)하기 위해, 제 2 가요성 막을 제공하는 단계를 더 포함하며,
특히, 상기 제 2 가요성 막은 하드 코팅된 플라스틱 막인,
프로세스. - 특히, 제 1 항 내지 제 11 항 중 어느 한 항에 의해 제조되는, 터치 스크린 패널을 위한 투명 바디로서,
가요성 투명 기판;
상기 투명 기판 위에 증착된 제 1 투명 층 스택 ― 상기 투명 층 스택(12)은, 적어도, 제 1 굴절률을 갖는 제 1 유전체 막(16), 및 상기 제 1 굴절률과 상이한 제 2 굴절률을 갖는 제 2 유전체 막(18)을 포함함 ―;
터치 검출을 위한 구조화된 투명 전도성 패턴 ― 상기 터치 검출을 위한 구조화된 투명 전도성 패턴은, 임프린팅된 패턴에 기초하여, 에칭됨 ―; 및
상기 터치 스크린 패널을 위한 전도성 경로들
을 포함하며,
상기 전도성 경로들은, 상기 임프린팅된 패턴에 기초하여, 에칭되는,
터치 스크린 패널을 위한 투명 바디. - 제 12 항에 있어서,
투명 전도성 막 위의 제 2 투명 층 스택
을 더 포함하며,
상기 제 2 투명 층 스택은,
제 3 굴절률로부터, 상기 제 3 굴절률과 상이한 제 4 굴절률로의 기울기 굴절률을 갖는 제 3 유전체 막을 포함하는 층 스택; 및
적어도, 제 3 굴절률을 갖는 제 3 유전체 막, 및 각각 상기 제 3 굴절률과 상이한 제 4 굴절률을 갖는 제 4 유전체 막 또는 투명 접착제를 포함하는 층 스택
으로 구성된 그룹으로부터 선택되고,
상기 제 2 투명 층 스택은, 상기 전도성 경로들을 언커버링하기 위해 에칭되는,
터치 스크린 패널을 위한 투명 바디. - 제 12 항 또는 제 13 항에 있어서,
구조화된 투명 전도성 막은, 100 Ohm/square 또는 그 미만, 특히 50 Ohm/square 또는 그 미만의 시트 저항에 대응하는,
터치 스크린 패널을 위한 투명 바디. - 터치 스크린 패널을 위한 투명 바디(10)를 제조하기 위한 시스템으로서,
기판(14) 위에 제 1 투명 층 스택(12)을 증착하도록 구성된 제 1 증착 어셈블리(assembly) ― 상기 제 1 투명 층 스택(12)은, 적어도, 제 1 굴절률을 갖는 제 1 유전체 막(16), 및 상기 제 1 굴절률과 상이한 제 2 굴절률을 갖는 제 2 유전체 막(18)을 포함함 ―;
투명 전도성 막(22)을 증착하도록 구성된 제 2 증착 어셈블리;
전도성 재료의 층을 증착하도록 구성된 제 3 증착 어셈블리;
포토레지스트 증착 스테이션;
임프린트 스테이션;
경화 스테이션;
에칭 스테이션; 및
제 2 투명 층 스택(12)을 증착하도록 구성된 제 3 증착 어셈블리
를 포함하며,
상기 제 2 투명 층 스택(12)은, 적어도, 제 3 굴절률을 갖는 제 3 유전체 막(16)을 포함하고,
상기 제 1 증착 어셈블리, 상기 제 2 증착 어셈블리, 및 상기 제 3 증착 어셈블리는, 상기 제 1 투명 층 스택(12), 상기 투명 전도성 막(22), 및 상기 제 2 투명 층 스택이, 이러한 순서로, 상기 기판(14) 위에 배치되도록, 배열되고, 상기 제 1 증착 어셈블리 또는 상기 제 2 증착 어셈블리 또는 상기 제 3 증착 어셈블리 중 적어도 하나는, 타겟에 동작적으로(operatively) 커플링된 스퍼터링 시스템을 포함하고, 상기 스퍼터링 시스템은, 상기 타겟의 스퍼터링에 의해, 전형적으로 회전가능 타겟으로부터의 마그네트론(magnetron) 스퍼터링에 의해, 상기 제 1 유전체 막(16), 상기 제 2 유전체 막(18), 상기 제 3 유전체 막, 제 4 유전체 막, 또는 상기 투명 전도성 막(22) 중 적어도 하나를 증착하도록 구성되는,
시스템.
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| EP20130189385 EP2863291A1 (en) | 2013-10-18 | 2013-10-18 | Transparent body for a touch panel manufacturing method and system for manufacturing a transparent body for a touch screen panel |
| EP13189385.1 | 2013-10-18 | ||
| PCT/EP2014/072348 WO2015055830A1 (en) | 2013-10-18 | 2014-10-17 | Transparent body for a touch panel manufacturing method and system for manufacturing a transparent body for a touch screen panel |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| KR20160071473A true KR20160071473A (ko) | 2016-06-21 |
Family
ID=49474243
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020167013169A KR20160071473A (ko) | 2013-10-18 | 2014-10-17 | 터치 패널 제조 방법을 위한 투명 바디 및 터치 스크린 패널을 위한 투명 바디를 제조하기 위한 시스템 |
Country Status (6)
| Country | Link |
|---|---|
| US (1) | US9920421B2 (ko) |
| EP (1) | EP2863291A1 (ko) |
| JP (1) | JP6377735B2 (ko) |
| KR (1) | KR20160071473A (ko) |
| CN (1) | CN105637452A (ko) |
| WO (1) | WO2015055830A1 (ko) |
Families Citing this family (15)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP6096195B2 (ja) * | 2011-09-07 | 2017-03-15 | アプライド マテリアルズ インコーポレイテッドＡｐｐｌｉｅｄ Ｍａｔｅｒｉａｌｓ，Ｉｎｃｏｒｐｏｒａｔｅｄ | タッチパネルで使用される透明体を製造するための方法およびシステム |
| WO2013143615A1 (en) * | 2012-03-30 | 2013-10-03 | Applied Materials, Inc. | Transparent body for use in a touch panel and its manufacturing method and apparatus |
| KR102283921B1 (ko) * | 2015-01-09 | 2021-07-30 | 삼성디스플레이 주식회사 | 플렉서블 터치 패널 |
| TWI564762B (zh) * | 2015-04-22 | 2017-01-01 | 恆顥科技股份有限公司 | 觸控薄膜疊層卷的製作方法與所製得之觸控薄膜疊層片 |
| CN105204691B (zh) * | 2015-10-19 | 2018-08-10 | 洛阳康耀电子有限公司 | 一种触摸屏单面消影导电玻璃的加工方法 |
| CN105204704B (zh) * | 2015-10-19 | 2018-08-10 | 洛阳康耀电子有限公司 | 一种单面触摸屏消影导电玻璃的加工方法 |
| KR102054190B1 (ko) * | 2017-01-23 | 2019-12-10 | 동우 화인켐 주식회사 | 고성능 필름형 터치 센서 및 그 제조방법 |
| WO2018209680A1 (zh) * | 2017-05-19 | 2018-11-22 | 大连大学 | 一种柔性透明电路的制备方法 |
| FI20175595A (fi) * | 2017-06-22 | 2018-12-23 | Canatu Oy | Läpinäkyvä johtava kalvo |
| JP7052035B2 (ja) | 2017-11-09 | 2022-04-11 | アプライド マテリアルズ インコーポレイテッド | リチウム金属アノードのための、カルコゲナイドを用いたエクスシトゥ固体電解質界面修飾 |
| US10705268B2 (en) * | 2018-06-29 | 2020-07-07 | Applied Materials, Inc. | Gap fill of imprinted structure with spin coated high refractive index material for optical components |
| WO2020036693A1 (en) | 2018-08-14 | 2020-02-20 | Applied Materials, Inc. | Multi-layer wet-dry hardcoats for flexible cover lens |
| US11631840B2 (en) | 2019-04-26 | 2023-04-18 | Applied Materials, Inc. | Surface protection of lithium metal anode |
| CN114223025A (zh) | 2019-06-26 | 2022-03-22 | 应用材料公司 | 可折叠显示器的柔性多层覆盖透镜堆叠 |
| CN111733384A (zh) * | 2020-06-19 | 2020-10-02 | 豪威星科薄膜视窗(深圳)有限公司 | 一种电容触摸屏镀膜工艺 |
Family Cites Families (18)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4838656A (en) * | 1980-10-06 | 1989-06-13 | Andus Corporation | Transparent electrode fabrication |
| FR2775280B1 (fr) * | 1998-02-23 | 2000-04-14 | Saint Gobain Vitrage | Procede de gravure d'une couche conductrice |
| WO2004006019A1 (en) * | 2002-07-08 | 2004-01-15 | Obducat Ab | A method and a stamp for transferring a pattern to a substrate |
| US7256435B1 (en) * | 2003-06-02 | 2007-08-14 | Hewlett-Packard Development Company, L.P. | Multilevel imprint lithography |
| US7122482B2 (en) * | 2003-10-27 | 2006-10-17 | Molecular Imprints, Inc. | Methods for fabricating patterned features utilizing imprint lithography |
| US20060144814A1 (en) * | 2004-12-30 | 2006-07-06 | Asml Netherlands B.V. | Imprint lithography |
| US8040444B2 (en) * | 2005-06-03 | 2011-10-18 | Samsung Electronics Co., Ltd. | Display device, method of manufacturing the same and mask for manufacturing the same |
| JP2011513846A (ja) * | 2008-02-28 | 2011-04-28 | スリーエム イノベイティブ プロパティズ カンパニー | タッチスクリーンセンサ |
| KR100908101B1 (ko) * | 2008-10-01 | 2009-07-16 | 신와전공 주식회사 | 터치패널의 제조방법 및 이에 의해 제조되는 터치패널 |
| US20110027561A1 (en) * | 2009-07-29 | 2011-02-03 | Cheng-Chieh Chang | Optical film structure and display device |
| EP2402481A1 (en) * | 2010-06-29 | 2012-01-04 | Applied Materials, Inc. | Method and system for manufacturing a transparent body for use in a touch panel |
| KR101473132B1 (ko) * | 2011-01-18 | 2014-12-15 | 후지필름 가부시키가이샤 | 투명 전극 시트들, 투명 전극 시트들의 제조 방법, 및 투명 전극 시트들을 사용한 정전 용량 방식의 터치 패널 |
| WO2012153573A1 (ja) * | 2011-05-10 | 2012-11-15 | 株式会社麗光 | 透明導電フィルム及び透明導電積層体並びにタッチパネル |
| JP6096195B2 (ja) * | 2011-09-07 | 2017-03-15 | アプライド マテリアルズ インコーポレイテッドＡｐｐｌｉｅｄ Ｍａｔｅｒｉａｌｓ，Ｉｎｃｏｒｐｏｒａｔｅｄ | タッチパネルで使用される透明体を製造するための方法およびシステム |
| KR101890790B1 (ko) * | 2012-03-30 | 2018-08-22 | 어플라이드 머티어리얼스, 인코포레이티드 | 터치 스크린 패널에서 이용하기 위한 투명 바디 및 그 제조 방법 및 시스템 |
| WO2013143615A1 (en) * | 2012-03-30 | 2013-10-03 | Applied Materials, Inc. | Transparent body for use in a touch panel and its manufacturing method and apparatus |
| CN103207702B (zh) * | 2013-03-30 | 2016-08-24 | 深圳欧菲光科技股份有限公司 | 触摸屏及其制造方法 |
| JP6202370B2 (ja) * | 2013-05-31 | 2017-09-27 | 大日本印刷株式会社 | タッチパネルセンサ、タッチパネルセンサを備える入出力装置およびタッチパネルセンサの製造方法 |
-
2013
- 2013-10-18 EP EP20130189385 patent/EP2863291A1/en not_active Withdrawn
- 2013-12-09 US US14/101,032 patent/US9920421B2/en not_active Expired - Fee Related
-
2014
- 2014-10-17 KR KR1020167013169A patent/KR20160071473A/ko not_active Application Discontinuation
- 2014-10-17 CN CN201480056789.0A patent/CN105637452A/zh active Pending
- 2014-10-17 WO PCT/EP2014/072348 patent/WO2015055830A1/en active Application Filing
- 2014-10-17 JP JP2016523270A patent/JP6377735B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| WO2015055830A1 (en) | 2015-04-23 |
| CN105637452A (zh) | 2016-06-01 |
| US20150109234A1 (en) | 2015-04-23 |
| US9920421B2 (en) | 2018-03-20 |
| JP2016541044A (ja) | 2016-12-28 |
| EP2863291A1 (en) | 2015-04-22 |
| JP6377735B2 (ja) | 2018-08-22 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US9920421B2 (en) | Transparent body for a touch panel manufacturing method and system for manufacturing a transparent body for a touch screen panel | |
| EP2831708B1 (en) | Transparent body for use in a touch panel and its manufacturing method and apparatus | |
| EP2831707B1 (en) | Transparent body for use in a touch screen panel manufacturing method and system | |
| US10175829B2 (en) | Transparent body with single substrate and anti-reflection and/or anti-fingerprint coating at an opposite side of the substrate from a structured transparent conductive film, and method of manufacturing thereof | |
| TWI541369B (zh) | 製造用在觸控面板之透明主體的方法與系統 | |
| KR101711260B1 (ko) | 전도성 필름, 그의 제조방법 및 그를 포함하는 디스플레이 장치 | |
| US20150107885A1 (en) | Layer stack for a touch panel and method for forming a layer stack | |
| WO2015080442A1 (ko) | 디스플레이용 하이브리드형 플렉서블 기판 및 그 제조방법 | |
| TW201640300A (zh) | 適於使用在光電元件中的層堆疊、光電元件及適於使用在光電元件中的層堆疊的製造方法 | |
| CN205488239U (zh) | 一种柔性双面异种光传感的有机光敏器件 | |
| TWI661933B (zh) | 用於觸控螢幕面板之層狀系統、用於觸控螢幕面板之層狀系統的製造方法及觸控螢幕面板 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| WITN | Application deemed withdrawn, e.g. because no request for examination was filed or no examination fee was paid |