KR20160055220A - 프로세서의 코어 처리 방법, 장치 및 단말 - Google Patents

프로세서의 코어 처리 방법, 장치 및 단말 Download PDF

Info

Publication number
KR20160055220A
KR20160055220A KR1020167009427A KR20167009427A KR20160055220A KR 20160055220 A KR20160055220 A KR 20160055220A KR 1020167009427 A KR1020167009427 A KR 1020167009427A KR 20167009427 A KR20167009427 A KR 20167009427A KR 20160055220 A KR20160055220 A KR 20160055220A
Authority
KR
South Korea
Prior art keywords
processor
utilization rate
cores
current
core
Prior art date
Application number
KR1020167009427A
Other languages
English (en)
Inventor
티엔밍 첸
Original Assignee
지티이 코포레이션
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 지티이 코포레이션 filed Critical 지티이 코포레이션
Publication of KR20160055220A publication Critical patent/KR20160055220A/ko

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26—Power supply means, e.g. regulation thereof
    • G06F1/32—Means for saving power
    • G06F1/3203—Power management, i.e. event-based initiation of a power-saving mode
    • G06F1/3234—Power saving characterised by the action undertaken
    • G06F1/3243—Power saving in microcontroller unit
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26—Power supply means, e.g. regulation thereof
    • G06F1/32—Means for saving power
    • G06F1/3203—Power management, i.e. event-based initiation of a power-saving mode
    • G06F1/3206—Monitoring of events, devices or parameters that trigger a change in power modality
    • G06F1/3228—Monitoring task completion, e.g. by use of idle timers, stop commands or wait commands
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26—Power supply means, e.g. regulation thereof
    • G06F1/32—Means for saving power
    • G06F1/3203—Power management, i.e. event-based initiation of a power-saving mode
    • G06F1/3234—Power saving characterised by the action undertaken
    • G06F1/3287—Power saving characterised by the action undertaken by switching off individual functional units in the computer system
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F9/00—Arrangements for program control, e.g. control units
    • G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
    • G06F9/46—Multiprogramming arrangements
    • G06F9/50—Allocation of resources, e.g. of the central processing unit [CPU]
    • G06F9/5094—Allocation of resources, e.g. of the central processing unit [CPU] where the allocation takes into account power or heat criteria
    • Y02B60/1239—
    • Y02B60/1282—
    • Y02B60/142—
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
    • Y02D10/00—Energy efficient computing, e.g. low power processors, power management or thermal management

Abstract

본 발명은 프로세서의 코어 처리 방법, 장치 및 단말을 제공하고, 그 방법은 현재의 프로세서의 이용율을 획득하는 단계와, 획득한 이용율에 근거하여 프로세서의 현재 실행중 코어의 수량을 처리하는 단계를 포함한다. 본 발명에 의하면, 기존 기술중의 기기의 소비전력가 크고 전기에너지 소비가 많으며 방열 효과가 우수하지 못한 등 문제를 해결하고 프로세서의 이용율을 향상시키고 소비전력을 절감시키며 사용자 체험을 향상시키는 효과를 실현한다.

Description

프로세서의 코어 처리 방법, 장치 및 단말{Method, Apparatus and Terminal For Processor Core Processing}
본 발명은 통신 분야에 관한 것으로, 특히 프로세서의 코어 처리 방법, 장치 및 단말에 관한 것이다.
최근, 전자칩이 고속으로 발전함에 따라 그래픽 프로세서 기술 역시 고속 발전하여 그래픽 프로세서의 내부의 집적 역시 점차적으로 복잡해지고 코어의 수량 역시 점점 많아지고 있으며 3D 처리 효과도 다채로와지고 있다. 현재 단말 기기를 평가하는 가장 중요한 지표는 더욱 양호한 사용자 체험을 창조하는 것으로, 사용자 체험중 가장 중요한 것이 3D 효과이고 이로하여 고성능인 멀티코어의 그래픽 프로세서를 사용하여야한다. 따라서 고성능의 체험을 실현하는 한편 예를 들어 소비전력이 증가되고 방열문제를 해결하여야 하며 대용량의 이동 전지가 필요되는 등 많은 문제가 나타났다. 이동 단말 기기의 경우, 기기의 소비전력을 절감시키는 것은 모든 기기 제조업자가 해결하여야하는 문제이고 대용량의 이동 전지를 설치하는 것 역시 필수적인 조치이다. 여기서 기기의 소비전력을 절감시키는 것은 이동 단말 기기에 줄곧 존재하는 문제이다. 그것은 멀티코어의 그래픽 프로세서를 사용하면 반드시 기기의 전기에너지의 소비를 증가시키기 때문이다.
따라서 기존 기술에 있어서 기기의 소비전력가 크고 전기에너지의 소비가 많으며 방열 효과가 우수하지 못한 등 문제를 해결할 수 없는 문제가 존재한다.
본 발명은 최소한 기존 기술중의 기기의 소비전력가 크고 전기에너지의 소비가 많으며 방열 효과가 우수하지 못한 등 문제를 해결할 수 있는 프로세서의 코어 처리 방법, 장치 및 단말을 제공한다.
본 발명의 일 측면에 따르면, 현재의 프로세서의 이용율을 획득하는 단계와, 획득한 상기 이용율에 근거하여 상기 프로세서의 현재 실행중 코어의 수량을 처리하는 단계를 포함하는 프로세서의 코어 처리 방법을 제공한다.
현재의 프로세서의 상기 이용율을 획득하는 단계가, 소정의 샘플링 시간내에서의 상기 프로세서의 작동 시간을 기록하는 단계와, 상기 작동 시간과 상기 샘플링 시간의 비율을 상기 이용율로 확정하는 단계를 포함하는 것이 바람직하다.
획득한 상기 이용율에 근거하여 상기 프로세서의 현재 실행중 코어의 수량을 처리하는 단계가, 이용율과 상기 프로세서의 실행중 코어의 수량 사이의 소정의 대응관계를 확정하는 단계와, 상기 소정의 대응관계에 근거하여 획득한 상기 이용율에 대응되는 현재 프로세서의 실행중 코어의 수량을 확정하는 단계와, 확정된 상기 코어의 수량에 근거하여 상기 프로세서의 코어에 개폐 처리를 수행하는 단계를 포함하는 것이 바람직하다.
상기 이용율과 상기 프로세서의 실행중 코어의 수량 사이의 상기 소정의 대응관계를 확정하는 단계가, 상기 프로세서의 코어의 수량에 근거하여 상기 프로세서의 이용율의 세분영역 수량을 확정하는 단계와, 각 세분영역에 대응되는 상기 프로세서의 실행중 코어의 수량을 확정하는 단계를 포함하는 것이 바람직하다.
획득한 상기 이용율에 근거하여 상기 프로세서의 현재 실행중 코어의 수량을 처리하는 단계가, 획득한 상기 프로세서의 이용율이 현재의 코어 수량에 대응되는 소정의 이용율 범위내에 있는가를 판단하는 단계와, 판단결과에 근거하여 판단결과가 YES일 경우, 현재의 코어의 수량을 변경시키지 않고 유지하고, 판단결과가 NO이고 획득한 이용율이 상기 소정의 이용율 범위의 하한계 미만일 경우, 최소한 한 코어의 작동을 보장한 상황하에서 하나 또는 다수의 현재 작동중의 코어를 OFF하고, 판단결과가 NO이고 획득한 이용율이 상기 소정의 이용율 범위의 상한계를 초과할 경우, 하나 또는 다수의 현재 노는 코어를 ON하는 조작중의 최소한 하나를 수행하는 단계를 포함하는 것이 바람직하다.
본 발명의 다른 일 측면에 따르면, 현재의 프로세서의 이용율을 획득하도록 구성되는 획득부와, 획득한 상기 이용율에 근거하여 상기 프로세서의 현재 실행중 코어의 수량을 처리하도록 구성되는 처리부를 포함하는 프로세서의 코어 처리 장치를 제공한다.
상기 획득부가, 소정의 샘플링 시간내에서의 상기 프로세서의 작동 시간을 기록하도록 구성되는 기록유닛과, 상기 작동 시간과 상기 샘플링 시간의 비율을 상기 이용율로 확정하도록 구성되는 제1 확정유닛을 포함하는 것이 바람직하다.
상기 처리부가, 이용율과 상기 프로세서의 실행중 코어의 수량 사이의 소정의 대응관계를 확정하도록 구성되는 제2 확정유닛과, 상기 소정의 대응관계에 근거하여 획득한 상기 이용율에 대응되는 현재 프로세서의 실행중 코어의 수량을 확정하도록 구성되는 제3 확정유닛과, 확정된 상기 코어의 수량에 근거하여 상기 프로세서의 코어에 개폐 처리를 수행하도록 구성되는 제1 처리유닛을 포함하는 것이 바람직하다.
상기 제2 확정유닛이, 상기 프로세서의 코어의 수량에 근거하여 상기 프로세서의 이용율의 세분영역 수량을 확정하도록 구성되는 제1 확정서브유닛과, 각 세분영역에 대응되는 상기 프로세서의 실행중 코어의 수량을 확정하도록 구성되는 제2 확정서브유닛을 포함하는 것이 바람직하다.
상기 처리부가, 획득한 상기 프로세서의 이용율이 현재의 코어 수량에 대응되는 소정의 이용율 범위내에 있는가를 판단하도록 구성되는 판단유닛과, 판단결과에 근거하여 판단결과가 YES일 경우, 현재의 코어의 수량을 변경시키지 않고 유지하고, 판단결과가 NO이고 획득한 이용율이 상기 소정의 이용율 범위의 하한계 미만일 경우, 최소한 한 코어의 작동을 보장한 상황하에서 하나 또는 다수의 현재 작동중의 코어를 OFF하며, 판단결과가 NO이고 획득한 이용율이 상기 소정의 이용율 범위의 상한계를 초과할 경우, 하나 또는 다수의 현재 노는 코어를 ON하는 조작중의 최소한 하나를 수행하도록 구성되는 수행유닛을 포함하는 것이 바람직하다.
본 발명의 다른 일 측면에 따르면, 상기한 임의의 장치를 포함하는 단말을 제공한다.
본 발명에 의하면, 현재의 프로세서의 이용율을 획득하고 획득한 상기 이용율에 근거하여 상기 프로세서의 현재 실행중 코어의 수량을 처리하는 방법을 통하여 기존 기술중의 기기의 소비전력가 크고 전기에너지 소비가 많으며 방열 효과가 우수하지 못한 등 문제를 해결하고 프로세서의 이용율을 향상시키고 소비전력을 절감시키며 사용자 체험을 향상시키는 효과를 실현할 수 있다.
도면은 본 발명에 대한 이해를 돕기위한 것으로 본 발명의 명세서의 일부분이고 본 발명에 나타낸 실시예 및 그 설명은 본 발명을 해석하기 위한 것으로 본 발명을 한정하는 것이 아니다.
도 1은 본 발명의 실시예에 따른 프로세서의 코어 처리 방법을 나타낸 흐름도이다.
도 2는 본 발명의 실시예에 따른 프로세서의 코어 처리 장치의 구조를 나타낸 블록도이다.
도 3은 본 발명의 실시예에 따른 프로세서의 코어 처리 장치의 획득부(22)의 구조를 나타낸 블록도이다.
도 4는 본 발명의 실시예에 따른 프로세서의 코어 처리 장치의 처리부(24)의 구조를 나타낸 블록도1이다.
도 5는 본 발명의 실시예에 따른 프로세서의 코어 처리 장치의 처리부(24)의 제2 확정유닛(42)의 구조를 나타낸 블록도이다.
도 6은 본 발명의 실시예에 따른 프로세서의 코어 처리 장치의 처리부(24)의 구조를 나타낸 블록도2이다.
도 7은 본 발명의 실시예에 따른 단말을 나타낸 도이다.
도 8은 본 발명의 실시예에 따른 기존의 하드웨어의 구조를 나타낸 도이다.
도 9는 본 발명의 실시예에 따른 그래픽 프로세서의 처리 시간을 측정하는 것을 나타낸 흐름도이다.
도 10은 본 발명의 바람직한 실시형태에 따른 프로세서의 이용율의 계산을 나타낸 도이다.
도 11은 본 발명의 실시예에 따른 동적 코어 조작을 나타낸 흐름도이다.
아래 도면을 참조하고 실시예를 결합하여 본 발명을 상세하게 설명한다. 여기서, 상호 충돌되지 않는 상황하에서 본 발명중의 실시예 및 실시예에 기재된 특징을 상호 결합할 수 있다.
본 실시예에 있어서 프로세서의 코어 처리 방법을 제공하고 도 1은 본 발명의 실시예에 따른 프로세서의 코어 처리 방법을 나타낸 흐름도로, 도 1에 도시한 바와 같이 그 프로세스는 하기 단계를 포함한다:
현재의 프로세서의 이용율을 획득하고(단계S102),
획득한 이용율에 근거하여 프로세서의 현재 실행중 코어의 수량을 처리한다(단계S104).
상기 단계에 의하면, 프로세서의 이용율에 근거하여 프로세서의 현재 실행중 코어의 수량을 처리하고, 그중 현재의 프로세서의 이용율은 현재 프로세서가 실제로 처리하고 있는 데이터량의 크기를 표시함으로 실제로 처리하고 있는 데이터량의 크기에 근거하여 코어의 수량을 대응되게 변화시킴으로써 실제로 처리하고 있는 데이터량이 작을 때에는 일부 코어를 OFF하고 실제로 처리하고 있는 데이터량이 클 때에는 일부 코어를 ON함으로서 기존 기술에 있어서 이용율에 근거하여 코어의 수량을 변경시키지 않는 경우에 비하여 기존 기술중의 기기의 소비전력가 크고 전기에너지 소비가 많으며 방열 효과가 우수하지 못한 등 문제를 해결하는 동시에 프로세서의 이용율을 향상시키고 소비전력을 절감시키며 사용자 체험을 향상시키는 효과를 실현할 수 있다.
즉, 상기 처리 방법에 의하면, 현재 실행중 코어의 수량이 최적화되고, 즉, 코어의 수량이 적절한 정도에 달하고, 그중, 프로세서의 이용율이 낮을 경우, 즉 프로세서가 처리하려는 수행 프로그램이 적을 경우 하나 또는 두개 코어만을 ON하면 프로세서의 정상적인 운행을 완성할 수 있고 프로세서의 이용율이 높을 경우, 즉 프로세서가 처리하려는 수행 프로그램이 많을 경우 하나 또는 두개 코어에 의하여서는 프로세서의 정상적인 운행을 만족시킬 수 없음으로 이때 더욱 많은 코어를 ON하여 수행 프로그램의 처리를 수행하여야 하고 프로세서의 이용율에 근거하여 코어의 수량을 조절하면 멀티코어 프로세서의 장점을 충분히 발휘하여 프로세서의 내부의 ON 상태의 코어의 이용율을 향상시킬 수 있음으로 한편 프로세서의 사용 수명을 연장시킬 수도 있고, 즉, 일부 코어가 손상되어 정상적인 운행 기능을 상실하였을 경우 기타 코어를 통하여 보충하여 프로세서의 처리 기능을 계속하여 완성할 수 있다. 특히 멀티코어의 그래픽 프로세서(GPU)의 경우, 이용율로 실제로 처리하는 데이터량의 크기를 표시하면 더욱 간단하게 실현할 수 있다.
현재의 프로세서의 이용율을 획득하는 단계가, 소정의 샘플링 시간내에서의 프로세서의 작동 시간을 기록하는 단계와, 작동 시간과 샘플링 시간의 비율을 이용율로 확정하는 단계를 포함하는 것이 바람직하다. 여기서, 샘플링 시간내에서 프로세서의 작동 시간은 여러개 구간일 수 있고 프로세서의 총 작동 시간은 각 구간의 작동 시간의 합계이며 각 구간의 작동 시간을 합한 합계와 샘플링 시간과의 비율이 상기 프로세서의 이용율이다. 프로세서의 이용율을 파악한 후, 프로세서의 현재의 사용 상황을 더욱 간단하게 판단하고 후속되는 프로세서의 코어의 ON 또는 OFF의 근거를 제공할 수 있다.
프로세서의 이용율을 파악한 후, 프로세서의 현재 실행중 코어의 수량을 처리하여야 하고, 하기 처리 방식으로 처리할 수 있다: 이용율과 프로세서의 실행중 코어의 수량 사이의 소정의 대응관계를 확정하고, 소정의 대응관계에 근거하여 획득한 이용율에 대응되는 현재 프로세서의 실행중 코어의 수량을 확정하며, 확정된 코어의 수량에 근거하여 프로세서의 코어에 개폐 처리를 수행한다. 프로세서의 이용율의 크기에 근거하여 프로세서의 코어의 수량을 제어함으로써 프로세서의 이용율을 유효하게 향상시키고 소비전력을 절감시키며 필요이상의 에너지 소비를 감소하고 프로세서의 수명을 연장시킬 수 있다.
이용율과 프로세서의 실행중 코어의 수량 사이의 소정의 대응관계를 확정하는 단계가, 프로세서의 코어의 수량에 근거하여 프로세서의 이용율의 세분영역 수량을 확정하는 단계와, 각 세분영역에 대응되는 프로세서의 실행중 코어의 수량을 확정하는 단계를 포함하는 것이 바람직하다. 우선, 프로세서내 코어의 총 수량을 확정하고, 그다음 총 수량에 근거하여 각 시간 구간내의 서로다른 이용율의 프로세서에 적절한 코어 수량을 할당하고, 즉, 프로세서의 이용율이 높을 경우 할당되는 코어는 증가되고 프로세서의 이용율이 낮을 경우 할당되는 코어는 감소되며 코어의 사용을 합리하게 할당하는 효과를 실현할 수 있다.
획득한 이용율에 근거하여 프로세서의 현재 실행중 코어의 수량을 처리하는 단계가, 획득한 프로세서의 이용율이 현재의 코어 수량에 대응되는 소정의 이용율 범위내에 있는가를 판단하는 단계와, 판단결과에 근거하여 하기 조작중의 최소한 하나를 수행하는 단계를 포함한다: 판단결과가 YES일 경우, 현재의 코어의 수량을 변경시키지 않고 유지하고, 판단결과가 NO이고 획득한 이용율이 소정의 이용율 범위의 하한계 미만일 경우, 최소한 한 코어의 작동을 보장한 상황하에서 하나 또는 다수의 현재 작동중의 코어를 OFF하며, 판단결과가 NO이고 획득한 이용율이 소정의 이용율 범위의 상한계를 초과할 경우, 하나 또는 다수의 현재 노는 코어를 ON한다. 이로하여 프로세서의 이용율이 일정할 경우에 각 코어를 합리하게 이용할 수 있고, 즉 프로세서의 이용율이 높을 때에는 일부 OFF 상태의 코어를 ON하여 실행중의 코어를 증가시키고, 프로세서의 이용율이 낮을 때에는 실행중의 코어를 적당히 OFF하여 실행중의 코어를 감소시킴으로서 프로세서의 이용율이 낮을 때 많은 코어를 실행시키는 현상을 피면할 수 있고, 프로세서의 이용율을 향상시키고 소비전력을 절약하며 프로세서의 사용 시간을 연장시키고 사용자의 체험을 향상시킨다.
본 실시예에 있어서 또한 프로세서의 코어 처리 장치를 제공하는데 이 장치는 상기 실시예 및 바람직한 실시형태를 실현하는 것으로 이미 설명한 부분의 설명은 생략한다. 하기 설명에 있어서 사용되는 용어 “부”는 소정의 기능을 실현할 수 있는 소프트웨어 및/또는 하드웨어의 조합이다. 하기 실시예에서 설명하는 장치를 소프트웨어로 실현하는 것이 바람직하지만 하드웨어 또는 소프트웨어와 하드웨어의 조합으로 실현할 수도 있다.
도 2는 본 발명의 실시예에 따른 프로세서의 코어 처리 장치의 구조를 나타낸 블록도로, 도 2에 도시한 바와 같이 이 장치는 획득부(22)와 처리부(24)를 포함하고 아래 이 장치를 설명한다.
획득부(22)는 현재의 프로세서의 이용율을 획득하도록 구성되고, 처리부(24)는 상기 획득부(22)에 연결되어 획득한 이용율에 근거하여 프로세서의 현재 실행중 코어의 수량을 처리하도록 구성된다.
도 3은 본 발명의 실시예에 따른 프로세서의 코어 처리 장치의 획득부(22)의 구조를 나타낸 블록도로, 도 3에 도시한 바와 같이 획득부(22)는 기록유닛(32)과 제1 확정유닛(34)을 포함하고 아래 획득부(22)을 설명한다.
기록유닛(32)은 소정의 샘플링 시간내에서의 프로세서의 작동 시간을 기록하도록 구성되고, 제1 확정유닛(34)은 상기 기록유닛(32)에 연결되어 작동 시간과 샘플링 시간과의 비율을 이용율로 확정하도록 구성된다.
도 4는 본 발명의 실시예에 따른 프로세서의 코어 처리 장치의 처리부(24)의 구조를 나타낸 블록도1로, 도 4에 도시한 바와 같이 처리부(24)는 제2 확정유닛(42)과, 제3 확정유닛(44)과, 제1 처리유닛(46)을 포함하고 아래 처리부(24)를 설명한다.
제2 확정유닛(42)은 이용율과 프로세서의 실행중 코어의 수량 사이의 소정의 대응관계를 확정하도록 구성되고, 제3 확정유닛(44)은 상기 제2 확정유닛(42)에 연결되어 소정의 대응관계에 근거하여 획득한 이용율에 대응되는 현재 프로세서의 실행중 코어의 수량을 확정하도록 구성되며, 제1 처리유닛(46)은 상기 제3 확정유닛(44)에 연결되어 확정된 코어의 수량에 근거하여 프로세서의 코어에 개폐 처리를 수행하도록 구성된다.
도 5는 본 발명의 실시예에 따른 프로세서의 코어 처리 장치의 처리부(24)의 제2 확정유닛(42)의 구조를 나타낸 블록도로, 제2 확정유닛(42)은 제1 확정서브유닛(52)과 제2 확정서브유닛(54)을 포함하고 아래 제2 확정유닛(42)을 설명한다.
제1 확정서브유닛(52)은 프로세서의 코어의 수량에 근거하여 프로세서의 이용율의 세분영역 수량을 확정하도록 구성되고, 제2 확정서브유닛(54)은 상기 제1 확정서브유닛(52)에 연결되어 각 세분영역에 대응되는 프로세서의 실행중 코어의 수량을 확정하도록 구성된다.
도 6은 본 발명의 실시예에 따른 프로세서의 코어 처리 장치의 처리부(24)의 구조를 나타낸 블록도2로, 도 6에 도시한 바와 같이 처리부(24)는 판단유닛(62)과 수행유닛(64)을 포함하고 아래 처리부(24)를 설명한다.
판단유닛(62)은 획득한 프로세서의 이용율이 현재의 코어의 수량에 대응되는 소정의 이용율 범위내에 있는가를 판단하도록 구성되고, 수행유닛(64)은 상기 판단유닛(62)에 연결되어 판단결과에 근거하여 하기 조작중의 최소한 하나를 수행하도록 구성된다: 판단결과가 YES일 경우, 현재의 코어의 수량을 변경시키지 않고 유지하고, 판단결과가 NO이고 획득한 이용율이 소정의 이용율 범위의 하한계 미만일 경우, 최소한 한 코어의 작동을 보장한 상황하에서 하나 또는 다수의 현재 작동중의 코어를 OFF하며, 판단결과가 NO이고 획득한 이용율이 소정의 이용율 범위의 상한계를 초과할 경우, 하나 또는 다수의 현재 노는 코어를 ON한다.
도 7은 본 발명의 실시예에 따른 단말을 나타낸 도로, 도 7에 도시한 바와 같이 단말(70)은 상기한 임의의 장치(72)를 포함한다.
상기한 현재의 프로세서의 이용율을 획득하고 획득한 이용율에 근거하여 프로세서의 현재 실행중 코어의 수량을 처리하는 방법에 의하면 멀티코어 프로세서중의 각 코어를 ON 및 OFF하는 기능을 실현하고 기존 기술중의 기기의 소비전력가 크고 전기에너지 소비가 많으며 방열 효과가 우수하지 못한 등 문제를 해결하며 프로세서의 이용율을 향상시키고 소비전력을 절감시키며 사용자 체험을 향상시키는 효과를 실현할 수 있다.
상관하는 기술중의 기기의 소비전력을 유효하게 절감시킬 수 없는 문제에 대하여 본 발명의 실시예에 있어서 멀티코어의 그래픽 프로세서 시스템에 있어서 작업 처리 상황에 근거하여 하나 또는 다수의 코어를 OFF함으로서 소비전력을 절감시키는 방법을 제공하여 멀티코어의 그래픽 프로세서의 이용율을 명확하게 향상시키고 소비전력을 절약하는 유익한 효과를 실현할 수 있다. 도 8은 본 발명의 실시예에 따른 상관하는 하드웨어의 구성을 나타낸 도로, 도 8에 도시한 바와 같이 상기 구조는 그래픽 프로세서(80)와, 중앙 프로세서(82)와, 시스템 메모리(84)와, 파일 시스템(86)과, 디스플레이(88)를 포함한다.
이 방안은 현재의 그래픽 프로세서의 데이터 처리 상황에 근거하여 그래픽 프로세서중의 하나 또는 다수의 코어를 동적으로 OFF한다. 주로 하기 단계를 포함한다: 시스템의 운행을 시작할 때, 그래픽 프로세서의 모니터를 설치하여 그래픽 프로세서의 현재의 이용율을 계산하고 조사하며 규칙을 설정하여 현재의 그래픽 프로세서의 이용율과 구간의 임계값을 계산하고 그래픽 프로세서의 이용율에 근거하여 그래픽 프로세서의 멀티코어에 동적 OFF 또는 ON 조작을 수행한다. 도 9는 본 발명의 바람직한 실시예에 따른 동적 코어 조작을 나타낸 흐름도로, 도 9에 도시한 바와 같이 본 프로세스는 하기 단계를 포함한다:
프로세서의 첫번째 코어가 작동되고(단계S902), 본 실시예에 있어서 그래픽 프로세서를 예로 설명하며,
그래픽 프로세서의 작동 시간을 측정하며(단계S904),
기타 코어가 작동되었는가를 판단하고(단계S906),
작동된 실행중의 모든 코어에 데이터 처리를 수행하며(단계S908),
모든 코어의 데이터 처리가 모두 종료되었는가를 판단하고, 판단결과가 YES일 경우, 단계S912로 이행하고 그렇지 않으면 단계S908로 되돌아가며(단계S910),
시간 측정을 종료한다(단계S912).
상기 바람직한 실시예에 의하면, 직접 그래픽 프로세서의 이용율을 모니터링하여 그래픽 프로세서중의 대응되는 코어를 실시간으로 ON 또는 OFF할 수 있고 멀티코어의 그래픽 프로세서중의 코어의 동적 OFF를 실현하여 기기의 전기에너지의 소비 측면에서 아주 큰 장점을 구비한다. 상기한 기술방안은 기기의 소비전력을 절감시키는 측면에서 중요한 역할을 일으킨다. 따라서 그래픽 프로세서의 이용율을 유효하게 향상시킬 수 있다. 예를 들어 휴대폰 단말 기기의 소비전력을 유효하게 절감시킬 수 있고, 현재 휴대폰 단말 기기중의 그래픽 프로세서의 코어 수량이 점점 많아지고 있고 대형 3D 응용도 점차적으로 복잡해지며 전력 소비도 점점 높아지고 있기 때문에 본 시스템을 사용하면 제품의 경쟁력을 유효하게 향상시킬 수 있다.
아래 도면을 결합하여 본 발명의 바람직한 실시형태를 설명한다.
본 바람직한 실시형태는 하기 단계를 포함한다: 첫번째는 그래픽 프로세서의 데이터 처리 상황을 어떻게 평가하는가, 두번째는 어떠한 상황에서 하나 또는 다수의 코어를 OFF하는가, 세번째는 칩 코어의 OFF 조작 방법이다.
도 11은 본 발명의 바람직한 실시형태에 따른 동적 코어 조작을 나타낸 흐름도로, 도 11에 도시한 바와 같이 본 프로세스는 하기 단계를 포함한다:
시작하고(단계S1102),
모니터 작동 시간이 되었는가를 판단하고, 판단결과가 YSE이면 단계S1106으로 이행하고 그렇지 않으면 단계S1102로 되돌아가며(단계S1104),
하기 처리를 통하여 그래픽 프로세서의 이용율을 계산하고(단계S1106),
데이터의 처리 상황은 주로 현재의 그래픽 프로세서의 이용율에 근거하여 평가하고, 이용율의 계산은 소정의 샘플링 시간내에서의 그래픽 프로세서의 작동 시간 비율에 근거하여 수행한다. 예를 들어 효율을 문자e로 표시하고 소정의 샘플링 시간이 T이고 T 시간내의 그래픽 프로세서의 작동 시간이 t1, t2, t3…이면, e=(t1+t2+t3)/T이고 e의 범위는 0으로부터 1까지이다. 시스템의 전원을 투입하였을 경우, 샘플링 주기가 T인 타이머 utilization_timer를 설치한다. 그래픽 프로세서GPU가 작동되기 시작할 경우, 타이머를 ON하고 T밀리 초에 트리거한다. 샘플링 주기내의 그래픽 프로세서GPU의 작동 총 시간이 차지하는 백분율이 그래픽 프로세서GPU의 이용율이다. 도 10은본 발명의 바람직한 실시형태에 따른 프로세서의 이용율의 계산을 나타낸 도로, 도 10에 도시한 바와 같이 작동 총 시간(t1+t2+t3)을 샘플링 주기로 나누면 그래픽 프로세서GPU의 이용율이다.
작동 시간의 계산 방법은 그래픽 프로세서GPU가 데이터 처리가 있을 때부터 작동을 시작하였을 경우에 시간을 측정하기 시작하고 모든 데이터 처리를 완성하였을 때 측정을 종료하여 그 구간의 시간을 그래픽 프로세서의 작동 시간으로 한다.
이용율값에 근거하여 대응되는 코어 조작을 수행하고, 예를 들어 하기 조작을 수행할 수 있고(단계S1108),
하나 또는 다수의 코어의 OFF는 그래픽 프로세서의 이용율 비율에 근거하여 구분하고, 예를 들어 이용율이 한 구간으로부터 다른 한 구간으로 변화하면 코어를 OFF하기 시작한다. 이용율의 구분은 주로 현재의 그래픽 프로세서의 코어의 수량에 근거하여 수행되고, 예를 들어 4 코어의 그래픽 프로세서에 있어서 GPU의 이용율utilization을 5개 구간으로 구분시켰을 경우, 새로운 utilization가 각 구간에 위치하면 현재의 그래픽 프로세서의 코어 수량에 대응되는 OFF과 ON 조작을 수행한다.
0<utilization<=53일 경우, 그래픽 프로세서중의 두개 코어를 OFF하지만 한 코어의 작동은 보장하여야 하고,
53<utilization<=71일 경우, 그래픽 프로세서중의 한 코어를 OFF하지만 한 코어의 작동은 보장하여야 하며,
71<utilization<92일 경우, 현재의 코어의 수량을 유지하고,
92<=utilization<96일 경우, 노는 코어가 있으면 그래픽 프로세서중의 노는 코어를 ON하며,
96<=utilization<=100일 경우, 다수의 노는 코어가 있으면 그중의 두개 코어를 ON하고,
종료한다(단계S1110).
그리고 그래픽 프로세서중의 코어의 ON과 OFF를 그래픽 프로세서의 배치에 근거하여 직접 대응되는 하드웨어 스위치의 읽기/쓰기를 통하여 완성할 수도 있다.
당업자라면 상기한 본 발명의 각 모듈 또는 각 단계를 범용 계산장치를 통하여 실현할 수 있고 단일 계산장치에 집중시키거나 또는 다수의 계산장치로 구성된 네트워크에 분포시킬수 있고, 또한 계산장치가 실행할 수 있는 프로그램 코드로 실현할 수 도 있으므로, 기억장치에 기억하여 계산장치에 실행시킬 수 있고 때로는 이와 다른 순서로 나타낸 단계 혹은 설명한 단계를 수행할 수도 있으며, 혹은 각각 집적회로 모듈으로 만들거나 또는 그중의 다수의 모듈 또는 단계를 하나의 집적회로 모듈으로 만들어 실현할 수 도 있음을 알수 있다. 따라서 본 발명은 특정된 하드웨어와 소프트웨어의 결합에 한정되지 않는다.
상기한 내용은 본 발명의 바람직한 실시예로, 본 발명을 한정하는 것이 아니다. 당업자라면 본 발명에 여러가지 변화를 가져올 수 있다. 본 발명의 정신과 원칙을 벗어나지 않는 범위내에서 수행하는 모든 수정, 동등교체, 개량 등은 본 발명의 보호 범위에 속한다.
상기한 바와 같이 본 발명의 실시예에서 제공하는 프로세서의 코어 처리 방법, 장치 및 단말에 의하면, 기존 기술중의 기기의 소비전력가 크고 전기에너지 소비가 많으며 방열 효과가 우수하지 못한 등 문제를 해결하고 프로세서의 이용율을 향상시키고 소비전력을 절감시키며 사용자 체험을 향상시키는 효과를 실현할 수 있다.

Claims (11)

  1. 현재의 프로세서의 이용율을 획득하는 단계와,
    획득한 상기 이용율에 근거하여 상기 프로세서의 현재 실행중 코어의 수량을 처리하는 단계를 포함하는 프로세서의 코어 처리 방법.
  2. 제1항에 있어서,
    현재의 프로세서의 상기 이용율을 획득하는 단계가,
    소정의 샘플링 시간내에서의 상기 프로세서의 작동 시간을 기록하는 단계와,
    상기 작동 시간과 상기 샘플링 시간의 비율을 상기 이용율로 확정하는 단계를 포함하는 프로세서의 코어 처리 방법.
  3. 제1항에 있어서,
    획득한 상기 이용율에 근거하여 상기 프로세서의 현재 실행중 코어의 수량을 처리하는 단계가,
    이용율과 상기 프로세서의 실행중 코어의 수량 사이의 소정의 대응관계를 확정하는 단계와,
    상기 소정의 대응관계에 근거하여, 획득한 상기 이용율에 대응되는 현재 프로세서의 실행중 코어의 수량을 확정하는 단계와,
    확정된 상기 코어의 수량에 근거하여 상기 프로세서의 코어에 개폐 처리를 수행하는 단계를 포함하는 프로세서의 코어 처리 방법.
  4. 제3항에 있어서,
    상기 이용율과 상기 프로세서의 실행중 코어의 수량 사이의 상기 소정의 대응관계를 확정하는 단계가,
    상기 프로세서의 코어의 수량에 근거하여 상기 프로세서의 이용율의 세분영역 수량을 확정하는 단계와,
    각 세분영역에 대응되는 상기 프로세서의 실행중 코어의 수량을 확정하는 단계를 포함하는 프로세서의 코어 처리 방법.
  5. 제1항에 있어서,
    획득한 상기 이용율에 근거하여 상기 프로세서의 현재 실행중 코어의 수량을 처리하는 단계가,
    획득한 상기 프로세서의 이용율이 현재의 코어 수량에 대응되는 소정의 이용율 범위내에 있는가를 판단하는 단계와,
    판단결과에 근거하여, 판단결과가 YES일 경우, 현재의 코어의 수량을 변경시키지 않고 유지하고, 판단결과가 NO이고 획득한 이용율이 상기 소정의 이용율 범위의 하한계 미만일 경우, 최소한 한 코어의 작동을 보장한 상황하에서 하나 또는 다수의 현재 작동중의 코어를 OFF하고, 판단결과가 NO이고 획득한 이용율이 상기 소정의 이용율 범위의 상한계를 초과할 경우, 하나 또는 다수의 현재 노는 코어를 ON하는 조작중의 최소한 하나를 수행하는 단계를 포함하는 프로세서의 코어 처리 방법.
  6. 현재의 프로세서의 이용율을 획득하도록 구성되는 획득부와,
    획득한 상기 이용율에 근거하여 상기 프로세서의 현재 실행중 코어의 수량을 처리하도록 구성되는 처리부를 포함하는 프로세서의 코어 처리 장치.
  7. 제6항에 있어서,
    상기 획득부가,
    소정의 샘플링 시간내에서의 상기 프로세서의 작동 시간을 기록하도록 구성되는 기록유닛과,
    상기 작동 시간과 상기 샘플링 시간의 비율을 상기 이용율로 확정하도록 구성되는 제1 확정유닛을 포함하는 프로세서의 코어 처리 장치.
  8. 제6항에 있어서,
    상기 처리부가,
    이용율과 상기 프로세서의 실행중 코어의 수량 사이의 소정의 대응관계를 확정하도록 구성되는 제2 확정유닛과,
    상기 소정의 대응관계에 근거하여 획득한 상기 이용율에 대응되는 현재 프로세서의 실행중 코어의 수량을 확정하도록 구성되는 제3 확정유닛과,
    확정된 상기 코어의 수량에 근거하여 상기 프로세서의 코어에 개폐 처리를 수행하도록 구성되는 제1 처리유닛을 포함하는 프로세서의 코어 처리 장치.
  9. 제8항에 있어서,
    상기 제2 확정유닛이,
    상기 프로세서의 코어의 수량에 근거하여 상기 프로세서의 이용율의 세분영역 수량을 확정하도록 구성되는 제1 확정서브유닛과,
    각 세분영역에 대응되는 상기 프로세서의 실행중 코어의 수량을 확정하도록 구성되는 제2 확정서브유닛을 포함하는 프로세서의 코어 처리 장치.
  10. 제6항에 있어서,
    상기 처리부가,
    획득한 상기 프로세서의 이용율이 현재의 코어 수량에 대응되는 소정의 이용율 범위내에 있는가를 판단하도록 구성되는 판단유닛과,
    판단결과에 근거하여, 판단결과가 YES일 경우, 현재의 코어의 수량을 변경시키지 않고 유지하고, 판단결과가 NO이고 획득한 이용율이 상기 소정의 이용율 범위의 하한계 미만일 경우, 최소한 한 코어의 작동을 보장한 상황하에서 하나 또는 다수의 현재 작동중의 코어를 OFF하며, 판단결과가 NO이고 획득한 이용율이 상기 소정의 이용율 범위의 상한계를 초과할 경우, 하나 또는 다수의 현재 노는 코어를 ON하는 조작중의 최소한 하나를 수행하도록 구성되는 수행유닛을 포함하는 프로세서의 코어 처리 장치.
  11. 제6항 내지 제10항 중 어느 한항에 기재된 장치를 포함하는 단말.
KR1020167009427A 2013-09-09 2013-10-14 프로세서의 코어 처리 방법, 장치 및 단말 KR20160055220A (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
CN201310407868.9 2013-09-09
CN201310407868.9A CN104424156A (zh) 2013-09-09 2013-09-09 处理器的核处理方法、装置及终端
PCT/CN2013/085181 WO2014169596A1 (zh) 2013-09-09 2013-10-14 处理器的核处理方法、装置及终端

Publications (1)

Publication Number Publication Date
KR20160055220A true KR20160055220A (ko) 2016-05-17

Family

ID=51730737

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020167009427A KR20160055220A (ko) 2013-09-09 2013-10-14 프로세서의 코어 처리 방법, 장치 및 단말

Country Status (5)

Country Link
US (1) US10031572B2 (ko)
JP (1) JP2016531371A (ko)
KR (1) KR20160055220A (ko)
CN (1) CN104424156A (ko)
WO (1) WO2014169596A1 (ko)

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9696787B2 (en) * 2014-12-10 2017-07-04 Qualcomm Innovation Center, Inc. Dynamic control of processors to reduce thermal and power costs
US9760160B2 (en) 2015-05-27 2017-09-12 Intel Corporation Controlling performance states of processing engines of a processor
CN105068871B (zh) * 2015-07-28 2018-12-21 深圳市万普拉斯科技有限公司 运算资源的控制方法和装置
US10545907B2 (en) * 2015-12-24 2020-01-28 Intel Corporation Adjustable power delivery scheme for universal serial bus
CN108509016B (zh) * 2016-05-31 2021-02-19 上海瑾盛通信科技有限公司 控制cpu功耗的方法及装置和相关介质产品
CN106775828B (zh) * 2016-11-25 2020-07-03 Oppo广东移动通信有限公司 应用程序安装方法及装置、计算机设备
CN107909686B (zh) * 2017-11-02 2021-02-02 Oppo广东移动通信有限公司 人脸解锁的方法、装置、计算机可读存储介质和电子设备
CN108121433B (zh) * 2017-12-06 2021-10-15 中国航空工业集团公司西安航空计算技术研究所 一种gpu多处理器系统的任务调度方法
CN108038077B (zh) * 2017-12-28 2021-07-27 深圳市风云实业有限公司 多任务并行数据处理方法及装置
CN108399117B (zh) * 2018-02-28 2022-02-01 迈普通信技术股份有限公司 一种处理器占用率显示方法及装置
CN114442792A (zh) * 2022-02-09 2022-05-06 北京小米移动软件有限公司 处理器的运行频率调整方法、装置及存储介质

Family Cites Families (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH11202988A (ja) * 1998-01-13 1999-07-30 Hitachi Ltd システム消費電力制御方法
US7401240B2 (en) * 2004-06-03 2008-07-15 International Business Machines Corporation Method for dynamically managing power in microprocessor chips according to present processing demands
JP4082706B2 (ja) * 2005-04-12 2008-04-30 学校法人早稲田大学 マルチプロセッサシステム及びマルチグレイン並列化コンパイラ
US7490254B2 (en) * 2005-08-02 2009-02-10 Advanced Micro Devices, Inc. Increasing workload performance of one or more cores on multiple core processors
US8490103B1 (en) * 2007-04-30 2013-07-16 Hewlett-Packard Development Company, L.P. Allocating computer processes to processor cores as a function of process utilizations
JP5182792B2 (ja) * 2007-10-07 2013-04-17 アルパイン株式会社 マルチコアプロセッサ制御方法及び装置
US8296773B2 (en) * 2008-06-30 2012-10-23 International Business Machines Corporation Systems and methods for thread assignment and core turn-off for integrated circuit energy efficiency and high-performance
US8219994B2 (en) * 2008-10-23 2012-07-10 Globalfoundries Inc. Work balancing scheduler for processor cores and methods thereof
US8239699B2 (en) * 2009-06-26 2012-08-07 Intel Corporation Method and apparatus for performing energy-efficient network packet processing in a multi processor core system
US8607083B2 (en) * 2010-04-01 2013-12-10 Intel Corporation Method and apparatus for interrupt power management
US8943334B2 (en) * 2010-09-23 2015-01-27 Intel Corporation Providing per core voltage and frequency control
US8555279B2 (en) * 2011-04-25 2013-10-08 Hitachi, Ltd. Resource allocation for controller boards management functionalities in a storage management system with a plurality of controller boards, each controller board includes plurality of virtual machines with fixed local shared memory, fixed remote shared memory, and dynamic memory regions
US8874941B2 (en) * 2011-06-14 2014-10-28 Utah State University Apparatus and method for designing an architecturally homogeneous power-performance heterogeneous multicore processor using simulated annealing optimization
US8578023B2 (en) * 2011-07-29 2013-11-05 Hewlett-Packard Development Company, L.P. Computer resource utilization modeling for multiple workloads
EP3480679A1 (en) * 2011-09-06 2019-05-08 Telefonaktiebolaget LM Ericsson (publ) Regulating the activity of a core
JP5786641B2 (ja) * 2011-10-25 2015-09-30 富士通株式会社 携帯端末装置の制御方法、制御プログラム及び携帯端末装置
US9372524B2 (en) * 2011-12-15 2016-06-21 Intel Corporation Dynamically modifying a power/performance tradeoff based on processor utilization
JP2013149221A (ja) * 2012-01-23 2013-08-01 Canon Inc プロセッサの制御装置およびその方法
US9026705B2 (en) * 2012-08-09 2015-05-05 Oracle International Corporation Interrupt processing unit for preventing interrupt loss
US9619284B2 (en) * 2012-10-04 2017-04-11 Intel Corporation Dynamically switching a workload between heterogeneous cores of a processor
US9524012B2 (en) * 2012-10-05 2016-12-20 Dell Products L.P. Power system utilizing processor core performance state control

Also Published As

Publication number Publication date
JP2016531371A (ja) 2016-10-06
US20160224100A1 (en) 2016-08-04
US10031572B2 (en) 2018-07-24
WO2014169596A1 (zh) 2014-10-23
CN104424156A (zh) 2015-03-18

Similar Documents

Publication Publication Date Title
KR20160055220A (ko) 프로세서의 코어 처리 방법, 장치 및 단말
CN107851042B (zh) 使用命令流提示来表征gpu工作负载和电力管理
CN102937830B (zh) 移动设备的电量管理方法、装置及移动设备
CN107239339B (zh) 系统性能优化参数确定方法、系统性能优化方法及装置
CN105224439A (zh) 终端app的cpu占用率的检测方法、装置及终端
CN104239153A (zh) 多核cpu负载均衡的方法和装置
CN102902488A (zh) 一种手持设备的存储卡及其动态挂载方法
CN107370877B (zh) 应用程序的推送方法、装置、存储介质及电子设备
CN106575220B (zh) 多个经集群极长指令字处理核心
CN107844187A (zh) 功耗管理方法、装置及电子设备
CN104813307A (zh) 数据处理装置、数据处理方法和程序
CN104734996A (zh) 一种网络带宽分配方法及终端
CN109064538A (zh) 视图渲染方法、装置、存储介质及智能终端
CN103297614A (zh) 一种双系统智能终端运行方法及装置
CN113127194B (zh) 一种管理芯片资源自适应分配方法、装置及介质
CN109408399A (zh) 一种算力估计方法、装置、设备和存储介质
CN102752445B (zh) 一种移动终端以及其通讯记录分析方法
CN112801331A (zh) 利用虚拟容量和优选位置实时调度进行计算负载的整形
KR101655030B1 (ko) 태스크 특성 기반의 여유시간 분배를 통한 동적 전압 주파수 스케일링 방법, 그 방법을 실행시키기 위하여 매체에 저장된 컴퓨터프로그램 및 그 매체
CN106125889B (zh) 一种唤醒源处理方法和装置
CN104424142B (zh) 一种多核处理器系统中访问共享资源的方法与装置
CN109376051A (zh) 检测移动设备应用程序功耗的方法及终端设备
CN106200866B (zh) 一种应用冻结方法及移动终端
CN107613546B (zh) Ble芯片及其中指定元件的控制方法、蓝牙低功耗设备
CN109597700A (zh) 一种磁盘寿命预测方法及相关装置

Legal Events

Date Code Title Description
E902 Notification of reason for refusal
E601 Decision to refuse application