KR20160052111A

KR20160052111A - 적층 칩 전자부품 및 그 실장 기판

Info

Publication number: KR20160052111A
Application number: KR1020140151921A
Authority: KR
Inventors: 안영규; 박민철; 이병화; 이동환
Original assignee: 삼성전기주식회사
Priority date: 2014-11-04
Filing date: 2014-11-04
Publication date: 2016-05-12
Also published as: US20160126918A1; US9948263B2; KR102048100B1

Abstract

본 발명은 유전체 및 자성체 중 적어도 하나를 포함하는 본체, 상기 본체와 접속되는 입력단, 출력단 및 접지단을 포함하는 단자부 및 상기 본체의 내부에 배치되는 코일부와 상기 코일부에 연결되는 커패시터부를 포함하되, 상기 입력단으로 입력되는 입력 신호의 고주파 성분을 필터링하는 필터부를 포함하며, 상기 커패시터부는 상기 코일부와 연결되는 복수의 제1 내부전극과 상기 본체의 외부로 노출되는 복수의 제2 내부전극을 포함하는 적층 칩 전자부품을 제공한다.

Description

적층 칩 전자부품 및 그 실장 기판{Multi-layered chip component and board having the same mounted thereon}

본 발명은 적층 칩 전자부품 및 그 실장 기판에 관한 것이다.

시분할다중접속(Time Division Multiple Access, TDMA)방식에 의한 TDMA 폰에서 배터리 전압은 전류를 소모하는 시그널 전송 작업 동안 요동할 수 있다.

한편, 출력 전압이 증가함에 따라 노이즈 뿐만 아니라 시그널도 증폭되고 전체 하모닉 디스토션 플러스 노이즈(THD+N) 값은 악화되는 문제가 있다.

또한, 오디오 및 TDMA 방식 단말기에 있어서 데이터 전송시 발생하는 전송 장애의 주요 형태로서 감쇠(Attenuation) 혹은 노이즈의 문제가 있을 수 있다.

상기의 문제를 해결하기 위해 오디오 및 TDMA 방식 단말기는 페라이트 비드(Ferrite Bead) 또는 전용 EMI(Electro Magnetics Interference) 필터를 사용하여 왔으나, 광대역(Broadband) 감쇠(Attenuation) 특성이 향상되고 우수한 노이즈 감소 효과를 얻을 수 있는 전용 EMI 필터에 관한 연구는 여전히 필요한 실정이다.

한편, 오디오 노이즈 감소 효과가 우수하고 고주파 성분을 효과적으로 제거할 수 있는 인덕터와 커패시터를 하나의 칩으로 구현한 로우 패스 필터(Low Pass Filter)의 요구가 높아지고 있다.

한국공개특허공보 2007-0039365

본 발명의 목적은 적층 칩 전자부품 및 그 실장 기판을 제공하는 것이다.

본 발명의 일 실시형태는, 유전체 및 자성체 중 적어도 하나를 포함하는 본체, 상기 본체와 접속되는 입력단, 출력단 및 접지단을 포함하는 단자부 및 상기 본체의 내부에 배치되는 코일부와 상기 코일부에 연결되는 커패시터부를 포함하되, 상기 입력단으로 입력되는 입력 신호의 고주파 성분을 필터링하는 필터부를 포함하며, 상기 커패시터부는 상기 코일부와 연결되는 복수의 제1 내부전극과 상기 본체의 외부로 노출되는 복수의 제2 내부전극을 포함하는 적층 칩 전자부품을 제공한다.

본 발명의 다른 실시형태는, 유전체 및 자성체 중 적어도 하나를 포함하는 본체와 상기 본체의 내부에 배치되는 복수의 코일을 포함하는 인덕터, 상기 복수의 코일에 연결되는 복수의 제1 내부전극과 상기 제1 내부전극과 대향하여 배치되며, 상기 본체의 외부로 노출되는 복수의 제2 내부전극을 포함하는 커패시터 및 상기 본체의 외주면에 배치되며, 상기 코일 및 제2 내부전극과 연결된 복수의 외부 전극을 포함하며, 상기 복수의 제1 내부전극은 상기 코일의 적어도 일 측면에 연결되며, 상기 복수의 제2 내부전극은 상기 본체의 폭 방향으로 적어도 일 측면에 노출되고, 상기 인덕터와 상기 커패시터는 복수 개인 적층 칩 전자부품을 제공한다.

본 발명의 또 다른 실시형태는, 상부에 제1 내지 제3 전극 패드를 갖는 인쇄회로기판 및 상기 인쇄회로기판 위에 설치된 상기 적층 칩 전자부품을 포함하는 적층 칩 전자부품의 실장 기판을 제공한다.

본 발명의 개시에 따른 적층 칩 전자부품은 기가 비드(Giga Bead)와 상기 기가 비드(Giga Bead)를 구성하는 코일과 연결된 다중 커패시터를 하나의 칩으로 구현함으로써 오디오 노이즈 감소 효과가 우수하고 고주파 성분을 효과적으로 제거할 수 있는 로우 패스 필터(Low Pass Filter)를 구현할 수 있다.

도 1은 본 발명의 제1 실시형태에 따른 적층 칩 전자부품의 내부를 투영한 투명 사시도이다.
도 2는 도 1에 도시된 적층 칩 전자부품에 채용가능한 제1 내지 제6 코일과 제1 내지 제2 내부전극을 나타내는 평면도이다.
도 3은 도 1에 도시된 적층 칩 전자부품을 상부에서 본 상부 평면도이다.
도 4는 도 1에 도시된 적층 칩 전자부품의 등가회로도이다.
도 5는 본 발명의 제2 실시형태에 따른 적층 칩 전자부품을 상부에서 본 상부 평면도이다.
도 6은 본 발명의 제3 실시형태에 따른 적층 칩 전자부품을 상부에서 본 상부 평면도이다.
도 7은 본 발명의 제4 실시형태에 따른 적층 칩 전자부품을 상부에서 본 상부 평면도이다.
도 8은 본 발명의 제5 실시형태에 따른 적층 칩 전자부품을 상부에서 본 상부 평면도이다.
도 9는 본 발명의 제6 실시형태에 따른 적층 칩 전자부품을 상부에서 본 상부 평면도이다.
도 10은 본 발명의 제7 실시형태에 따른 적층 칩 전자부품을 상부에서 본 상부 평면도이다.
도 11은 본 발명의 실시예와 비교예의 주파수에 따른 통과 특성(S21)을 비교한 그래프이다.
도 12는 도 1의 적층 칩 전자부품이 인쇄회로기판에 실장된 모습을 도시한 사시도이다.

이하, 첨부된 도면을 참조하여 본 발명의 바람직한 실시 형태들을 설명한다.

그러나, 본 발명의 실시 형태는 여러 가지 다른 형태로 변형될 수 있으며, 본 발명의 범위가 이하 설명하는 실시 형태로 한정되는 것은 아니다.

또한, 본 발명의 실시 형태는 당해 기술 분야에서 평균적인 지식을 가진 자에게 본 발명을 더욱 완전하게 설명하기 위해서 제공되는 것이다.

도면에서 요소들의 형상 및 크기 등은 보다 명확한 설명을 위해 과장될 수 있다.

또한, 각 실시 예의 도면에 나타난 동일한 사상의 범위 내의 기능이 동일한 구성 요소는 동일한 참조 부호를 사용하여 설명한다.

본 발명의 실시 예들을 명확하게 설명하기 위해 육면체의 방향을 정의하면, 도면 상에 표시된 L, W 및 T는 각각 길이 방향, 폭 방향 및 두께 방향을 나타낸다. 여기서, 유전체층 또는 자성체층의 적층 방향은 길이 방향이며, 두께 방향은 상기 유전체층 또는 자성체층이 적층된 적층 방향의 수직 방향과 동일한 개념으로 사용될 수 있다.

적층 칩 전자부품

이하, 첨부된 도면을 참조하여 본 발명의 실시형태를 상세히 설명한다.

도 1은 본 발명의 제1 실시형태에 따른 적층 칩 전자부품의 내부를 투영한 투명 사시도이다.

도 2는 도 1에 도시된 적층 칩 전자부품에 채용가능한 제1 내지 제6 코일과 제1 내지 제2 내부전극을 나타내는 평면도이다.

도 1 및 도 2를 참조하면, 본 발명의 제1 실시형태에 따른 적층 칩 전자부품(100)은 유전체층 및 자성체층(111) 중 적어도 하나 이상을 포함하는 본체(110)와 상기 본체(110)와 접속되는 입력단(131), 출력단(132) 및 접지단(133)을 포함하는 단자부를 포함한다.

본 실시형태에서, 상기 본체(110)는 서로 대향하는 상면 및 하면과 상기 상면 및 하면을 연결하는 길이 방향 제1, 제2 측면 및 폭 방향 제1, 제2 측면을 가진다.

상기 본체(110)의 형상에 특별히 제한은 없지만, 도시된 바와 같이 육면체 형상일 수 있다.

상기 본체(110)는 유전체층 및 자성체층(111) 중 적어도 하나 이상을 포함할 수 있으며, 복수의 유전체층 및/또는 자성체층(111)이 적층됨으로써 형성될 수 있다.

상기 본체(110)를 구성하는 복수의 유전체층 및/또는 자성체층(111)은 소결된 상태로서, 인접하는 층끼리의 경계는 확인할 수 없을 정도로 일체화되어 있을 수 있다.

상기 본체(110)를 구성하는 유전체층은 세라믹 파우더, 유기 용제 및 유기 바인더를 포함하는 세라믹 그린시트의 소성에 의하여 형성될 수 있다. 상기 세라믹 파우더는 높은 유전율을 갖는 물질로서 이에 제한되는 것은 아니나 티탄산바륨(BaTiO₃)계 재료, 티탄산스트론튬(SrTiO₃)계 재료 등을 사용할 수 있다.

상기 본체(110)를 구성하는 자성체층은 Ni-Cu-Zn계, Ni-Cu-Zn-Mg계, Mn-Zn계 페라이트계 재료 또는 금속계 연자성 재료로, Fe-Si-B-Cr 계 비정질 금속 파우더 재료를 사용할 수 있으며, 이에 제한되는 것은 아니다.

상기 본체(110)를 구성하는 유전체층 및 자성체층(111) 중 적어도 하나 이상이라 함은 상기 유전체층(111)으로 상기 본체(110)를 구성할 수도 있으며, 상기 자성체층(111)으로 상기 본체(110)를 구성할 수도 있고, 상기 유전체층 및 자성체층(111)을 혼용하여 상기 본체(110)를 구성할 수도 있음을 의미한다.

예를 들어, 상기 본체(110)가 자성체층(111)을 포함할 경우 후술하는 바와 같이 코일부는 페라이트 비드(bead) 형태일 수 있다.

본 발명의 제1 실시형태에 따르면, 상기 입력단(131)과 출력단(132)는 상기 본체(110)의 길이 방향 양 측면에 배치될 수 있으며, 상기 접지단(133)은 상기 본체(110)의 폭 방향 양 측면에 배치될 수 있으나, 반드시 이에 제한되는 것은 아니다.

본 발명의 제1 실시형태에 따른 적층 칩 전자부품(100)은 오디오 및 TDMA 방식 단말기에 있어서 오디오 노이즈 감소 효과가 우수하고 고주파 성분을 효과적으로 제거할 수 있는 로우 패스 필터(Low Pass Filter)일 수 있다.

본 발명의 제1 실시형태에 따른 적층 칩 전자부품(100)은 신호를 상기 본체(110)의 길이 방향 제1 측면에 배치된 입력단(131)을 통해 입력받고, 내부에서 입력받은 신호 중 고주파 노이즈는 상기 본체(110)의 폭 방향 제1 및 제2 측면에 배치된 접지단(133)을 통해 제거하고, 고주파 노이즈가 제거된 신호가 상기 본체(110)의 길이 방향 제2 측면에 배치된 출력단(132)을 통해 출력될 수 있다.

상기 입력단(131)과 출력단(132)는 상기 본체(110)의 길이 방향 양 측면에 배치될 수 있으며, 상기 접지단(133)은 상기 본체(110)의 폭 방향 양 측면에 배치되며, 상기 본체(110)의 상면 및 하면으로 연장하여 형성될 수도 있다.

본 발명의 제1 실시형태에 따르면, 상기 적층 칩 전자부품(100)의 실장면은 상기 본체(110)의 하면일 수 있다.

상기 입력단(131)과 출력단(132) 및 접지단(133)은 도전성 금속을 포함하는 도전성 페이스트에 의하여 형성될 수 있다.

상기 도전성 금속은 이에 제한되는 것은 아니나, 니켈(Ni), 구리(Cu), 주석(Sn), 또는 이들의 합금일 수 있다.

상기 도전성 페이스트는 절연성 물질을 더 포함할 수 있으며, 이에 제한되는 것은 아니나, 예를 들어 상기 절연성 물질은 글라스일 수 있다.

상기 입력단(131)과 출력단(132) 및 접지단(133)를 형성하는 방법은 특별히 제한되지 않으며, 상기 본체 상에 인쇄법에 의해 형성할 수 있으며, 디핑(dipping)하여 형성할 수도 있으며, 도금 등의 다른 방법을 사용할 수도 있음은 물론이다.

상기 입력단(131)과 출력단(132) 및 접지단(133) 상에는 이후에 도금층이 더 형성될 수 있다.

상기 적층 칩 전자부품(100)은 입력단(131)과 출력단(132) 및 접지단(133)을 갖는 3단자 LC 필터(Filter)이나, 본 발명이 이에 한정되는 것은 아니다.

도 2를 참조하면, 본 발명의 제1 실시형태에 따른 적층 칩 전자부품(100)은 상기 본체(110)의 내부에 배치되는 코일부(L)와 상기 코일부(L)에 연결되는 커패시터부(C)를 포함하되, 상기 입력단(131)으로 입력되는 입력 신호의 고주파 성분을 필터링하는 필터부를 포함한다.

상기 코일부(L, 141)는 상기 본체(110) 내에서 하면에 수직하게 배치되는 코일(141a, 141b, 141c, 141d, 141e, 141f)을 포함할 수 있다.

상기 코일부(L)는 얇은 페라이트 또는 글라스 세라믹 시트에 전극을 후막 인쇄하고 비아를 통하여 여러 층의 코일 패턴이 인쇄된 시트를 적층, 내부 도선을 연결하는 방식으로 형성될 수 있다.

즉, 상기 인덕터부는 유전체층 및 자성체층(111) 중 적어도 하나 이상에 코일(141a, 141b, 141c, 141d, 141e, 141f)을 배치하고 비아(151)를 통하여 연결함으로써 형성될 수 있다.

상기 코일(141a, 141b, 141c, 141d, 141e, 141f)은 상기 본체(110) 내에서 실장면인 하면에 수직하게 배치될 수 있으나, 이에 제한되는 것은 아니다.

본 발명의 제1 실시형태에 따르면 상기 코일부(L)는 신호의 기본파와 노이즈 성분의 주파수가 근접하는 경우에도 기본파에 큰 영향을 주지 않고 노이즈 성분만을 제거할 수 있는 페라이트 비드일 수 있다.

특히, 상기 코일부(L)는 주파수 대역이 1 GHz 근처 영역 예를 들면, 0.85~1.90 GHz 범위에서의 통과 특성이 기존 대비 -10dB 이상의 효과를 발휘할 수 있는 기가 비드(Giga Bead)일 수 있다.

도 2에 도시된 상기 코일(141a, 141b, 141c, 141d, 141e, 141f)은 각각 1개 또는 2개가 도시되어 있으나, 실제 적용되는 형태에서는 특별히 제한되지 않으며, 복수 개가 배치될 수 있다.

또한, 도 2에 도시된 상기 코일(141a, 141b, 141c, 141d, 141e, 141f)의 패턴 형상은 본 발명의 일 실시형태에 따른 것에 불과하며, 인덕턴스를 조절하기 위하여 다양한 패턴 형상을 가질 수 있음은 물론이다.

상기 코일은 제1 내지 제6 코일(141a, 141b, 141c, 141d, 141e, 141f)로서, 제1 코일(141a)은 비아(151)를 통해 상기 본체(110)의 길이 방향 제1 측면에 배치된 입력단(131)과 연결될 수 있다.

또한, 상기 제6 코일(141f)은 비아(151)를 통해 상기 본체(110)의 길이 방향 제2 측면에 배치된 출력단(132)과 연결될 수 있다.

상기 커패시터부(C)는 상기 코일부(L)와 연결되는 복수의 제1 내부전극(121)과 상기 본체(110)의 외부로 노출되는 복수의 제2 내부전극(122)을 포함한다.

상기 커패시터부(C)는 유전체층 및 자성체층(111) 중 적어도 하나 이상에 복수의 내부전극(121, 122, 순서대로 제1 및 제2 내부전극)을 포함함으로써 형성될 수 있다.

상기 복수의 내부전극(121, 122)은 상기 본체(110) 내에서 하면에 수직하게 배치될 수 있으나, 이에 제한되는 것은 아니다.

본 발명의 제1 실시형태에 따르면 상기 커패시터부(C)는 상기 페라이트 비드 형태의 인덕터부와 하나의 칩으로 구현되어 노이즈 성분을 제거하는 필터의 역할을 할 수 있으며, 예를 들어 유전체층 또는 자성체층을 사이에 두고 대향하는 내부전극 사이에 마주보는 면적에 따라 다양한 커패시턴스를 형성할 수 있다.

즉, 상기 커패시터부(C)는 서로 상이한 커패시턴스를 갖는 복수 개의 유닛으로 구성될 수 있다.

특히, 상기 커패시터부(C)는 후술하는 바와 같이 다양한 커패시턴스를 갖는 형태를 포함할 수 있으며, 따라서 하나의 페라이트 비드 형태의 인덕터부와 다양한 형태의 커패시터가 하나의 칩으로 구현되어 노이즈 성분을 제거하는 필터의 역할을 할 수 있다.

상기 본체(110)의 내부에 배치되는 코일부(L)와 상기 코일부(L)에 연결되는 커패시터부(C)를 포함하는 필터부는 상기 입력단(131)으로 입력되는 입력 신호의 고주파 성분을 필터링할 수 있다.

또한, 상기 필터부는 상기 고주파 성분을 상기 접지단(133)으로 바이패스할 수 있다.

또한, 상기 필터부는 상기 고주파 성분이 제거된 상기 입력 신호를 상기 출력단(132)으로 출력할 수 있다.

따라서, 본 발명의 일 실시형태에 따른 적층 칩 전자부품은 고주파 성분을 효과적으로 제거할 수 있는 로우 패스 필터(Low Pass Filter)일 수 있다.

도 2에 도시된 상기 내부전극(121, 122)은 제1 내부전극(121)과 제2 내부전극(122)이 각각 2개로 도시되어 있으나, 실제 적용되는 형태에서는 특별히 제한되지 않으며, 복수 개가 적층될 수 있다.

또한, 도 2에 도시된 상기 복수의 내부전극(121, 122)의 패턴 형상은 본 발명의 일 실시형태에 따른 것에 불과하며, 커패시턴스를 조절하기 위하여 다양한 패턴 형상을 가질 수 있다.

상기 제1 내부전극(121)과 제2 내부전극(122)은 하나의 유전체층 또는 자성체층(111) 상에 서로 이격하여 형성될 수 있으며, 패턴의 형상은 동일할 수 있으나, 이에 제한되는 것은 아니며 서로 다른 형상일 수도 있다.

또한, 상기 제1 내부전극(121)과 제2 내부전극(122)은 상기 코일부(L)의 양쪽에 배치될 수 있으나, 반드시 이에 제한되는 것은 아니다.

상기 복수의 제1 내부전극(121)은 상기 코일부(L)와 연결되되, 상기 본체(110)의 외주면과 이격되도록 배치될 수 있다.

한편, 상기 복수의 제2 내부전극(122)은 상기 본체(110)의 폭 방향 양 측면으로 노출된 형태일 수 있다.

도 3은 도 1에 도시된 적층 칩 전자부품을 상부에서 본 상부 평면도이다.

도 3을 참조하면, 상기 커패시터부(C)를 구성하는 상기 제1 내부전극(121)과 제2 내부전극(122)은 상기 코일부(L)의 양쪽에 배치될 수 있으며, 상기 제1 내부전극(121)은 상기 코일부(L)와 연결되되, 상기 본체(110)의 외주면과 이격되도록 배치되며, 상기 제2 내부전극(122)은 상기 본체(110)의 폭 방향 양 측면으로 노출된 형태일 수 있다.

또한, 상기 코일부(L)의 축은 상기 입력단(131)과 출력단(132)에 수직인 형태로 배치될 수 있다.

본 발명의 제1 실시형태에 따른 적층 칩 전자부품은 기가 비드(Giga Bead)와 상기 기가 비드(Giga Bead)를 구성하는 코일과 연결된 다중 커패시터를 하나의 칩으로 구현함으로써 오디오 노이즈 감소 효과가 우수하고 고주파 성분을 효과적으로 제거할 수 있는 로우 패스 필터(Low Pass Filter)를 구현할 수 있다.

도 4는 도 1에 도시된 적층 칩 전자부품의 등가회로도이다.

도 4를 참조하면, 입력단(131)과 출력단(132)에 코일부(L)가 연결되고, 커패시터부(C)를 구성하는 복수의 제1 내부전극(121)이 상기 코일부(L)를 구성하는 코일과 연결되어 인덕터와 커패시터가 교대로 연결된 회로가 구성됨을 알 수 있다.

도 4에서는 상기 인덕터와 커패시터가 교대로 연결된 회로가 도시되되, 커패시터부가 상하에 교대로 배치되는 형상으로 도시되어 있으나, 반드시 이에 제한되는 것은 아니며, 후술하는 바와 같이 한쪽에만 커패시터부가 형성될 수도 있다.

도 5는 본 발명의 제2 실시형태에 따른 적층 칩 전자부품을 상부에서 본 상부 평면도이다.

도 5를 참조하면, 상기 커패시터부(C)는 서로 상이한 커패시턴스를 갖는 제1 및 제2 유닛으로 구성될 수 있다.

즉, 상기 커패시터부(C)를 구성하는 복수의 제1 내부전극(121) 중 상기 코일부(L)와 일측에서 연결되는 것과 타측에서 연결되는 것의 폭이 서로 다르며, 이로 인하여 제2 내부전극(122)과 마주보는 면적이 상이하므로, 제1 유닛과 제2 유닛의 커패서턴스는 서로 상이할 수 있다.

또한, 상기 입력단(131)과 출력단(132)은 상기 코일부(L)의 축 방향에서 이탈하여 배치될 수 있다.

도 6은 본 발명의 제3 실시형태에 따른 적층 칩 전자부품을 상부에서 본 상부 평면도이다.

도 6을 참조하면, 본 발명의 제3 실시형태에 따른 적층 칩 전자부품에 있어서, 상기 복수의 제1 내부전극(131)은 상기 코일부(L)의 한쪽에 배치될 수 있다.

즉, 상기 복수의 제1 내부전극(131)은 상기 코일부(L)의 한쪽에 배치되고, 상기 복수의 제2 내부전극(132)도 상기 코일부(L)의 한쪽에 배치되되, 상기 본체(110)의 폭 방향 일 측면으로 노출되어 상기 커패시터부(C)를 구성할 수 있다.

도 7은 본 발명의 제4 실시형태에 따른 적층 칩 전자부품을 상부에서 본 상부 평면도이다.

도 7을 참조하면, 상기 복수의 제1 내부전극(131)과 제2 내부전극(132)은 상기 코일부(L)의 한쪽에 배치되되, 상기 본체(110)의 내부에서 상기 코일부(L)와 연결되는 형상이 제3 실시형태와 상이할 수 있다.

즉, 상기 코일부(L)와 연결되는 복수의 제1 내부전극(131)과 제2 내부전극(132)은 내부에서 일정 영역 이격되어 복수의 유닛을 형성할 수 있다.

또한, 상기 입력단(131)과 출력단(132)은 상기 본체(110)의 폭 방향 일 측면상에 배치될 수 있으며, 비아(151)를 통하지 않고, 각각 제1 코일(141a) 및 제6 코일(141f)과 직접 연결될 수 있다.

도 8은 본 발명의 제5 실시형태에 따른 적층 칩 전자부품을 상부에서 본 상부 평면도이다.

도 8을 참조하면, 본 발명의 제5 실시형태에 따른 적층 칩 전자부품은 상기 제3 실시형태에 따른 적층 칩 전자부품과 유사하게, 상기 복수의 제1 내부전극(131)은 상기 코일부(L)의 한쪽에 배치될 수 있다.

상기 제3 실시형태와는 달리, 상기 코일부(L)와 연결되는 복수의 제1 내부전극(131)과 제2 내부전극(132)은 내부에서 일정 영역 이격되어 동일한 형상의 제1 유닛과 제2 유닛의 형태를 가질 수 있다.

도 9는 본 발명의 제6 실시형태에 따른 적층 칩 전자부품을 상부에서 본 상부 평면도이다.

도 9를 참조하면, 본 발명의 제6 실시형태에 따른 적층 칩 전자부품은 본 발명의 제5 실시형태에 따른 적층 칩 전자부품과 유사하게 상기 코일부(L)와 연결되는 복수의 제1 내부전극(131)과 제2 내부전극(132)은 내부에서 일정 영역 이격되어 동일한 형상의 제1 유닛과 제2 유닛의 형태를 가질 수 있으나, 상기 제1 유닛과 제2 유닛은 상기 본체(110)의 길이 방향 양 측면쪽에 배치될 수 있다.

도 10은 본 발명의 제7 실시형태에 따른 적층 칩 전자부품을 상부에서 본 상부 평면도이다.

도 10을 참조하면, 본 발명의 제7 실시형태에 따른 적층 칩 전자부품은 상기 제3 실시형태에 따른 적층 칩 전자부품과 유사하게, 상기 복수의 제1 내부전극(131)은 상기 코일부(L)의 한쪽에 배치될 수 있다.

또한, 상기 커패시터부(C)는 상기 코일부(L)의 전부에 배치될 수 있다.

그 외, 본 발명의 다른 실시형태에 따른 적층 칩 전자부품의 특징은 상술한 본 발명의 일 실시형태에 따른 적층 칩 전자부품의 특징과 동일하므로 여기서는 생략하도록 한다.

도 11은 본 발명의 실시예와 비교예의 주파수에 따른 통과 특성(S21)을 비교한 그래프이다.

도 11을 참조하면, 본 발명의 실시예가 일반적인 LC 필터인 비교예에 비하여 주파수에 따른 통과 특성(S21)이 보다 우수함을 알 수 있다.

즉, 주파수 대역이 1 GHz 근처 영역 예를 들면, 0.85~1.90 GHz 범위에서의 본 발명의 실시예에 따른 통과 특성이 비교예 대비 -10dB 이상의 효과가 있음을 알 수 있다.

적층 칩 전자부품의 실장 기판

도 12는 도 1의 적층 칩 전자부품가 인쇄회로기판에 실장된 모습을 도시한 사시도이다.

도 12를 참조하면, 본 실시 형태에 따른 적층 칩 전자부품(100)의 실장 기판(200)은 적층 칩 전자부품(100)의 코일과 내부전극이 수직하도록 실장되는 인쇄회로기판(210)과, 인쇄회로기판(210)의 상면에 서로 이격되게 배치된 제1 내지 제3 전극 패드(221, 222, 223)을 포함한다.

이때, 적층 칩 전자부품(100)은 입력단(131)과 출력단(132) 및 접지단(133)이 각각 제1 내지 제3 전극 패드(221, 222, 223) 위에 접촉되게 위치한 상태에서 솔더(230)에 의해 인쇄회로기판(210)과 전기적으로 연결될 수 있다.

상기의 설명을 제외하고 상술한 본 발명의 일 실시형태에 따른 적층 칩 전자부품의 특징과 중복되는 설명은 여기서 생략하도록 한다.

이상에서 본 발명의 실시 형태에 대하여 상세하게 설명하였지만 본 발명의 권리 범위는 이에 한정되는 것은 아니고, 청구 범위에 기재된 본 발명의 기술적 사항을 벗어나지 않는 범위 내에서 다양한 수정 및 변형이 가능하다는 것은 당 기술 분야의 통상의 지식을 가진 자에게는 자명할 것이다.

100; 적층 칩 전자부품
110; 본체 111; 유전체층 및/또는 자성체층
121, 122; 복수의 제1 및 제2 내부전극
141 (141a, 141b, 141c, 141d, 141e, 141f); 코일(제1 내지 제6 코일)
131, 132, 133; 입력단, 출력단, 접지단
151; 비아
200; 실장 기판 210; 인쇄회로기판
221, 222, 223; 제1 내지 제3 전극 패드
230; 솔더

Claims

유전체 및 자성체 중 적어도 하나를 포함하는 본체;
상기 본체와 접속되는 입력단, 출력단 및 접지단을 포함하는 단자부; 및
상기 본체의 내부에 배치되는 코일부와 상기 코일부에 연결되는 커패시터부를 포함하되, 상기 입력단으로 입력되는 입력 신호의 고주파 성분을 필터링하는 필터부;를 포함하며,
상기 커패시터부는 상기 코일부와 연결되는 복수의 제1 내부전극과 상기 본체의 외부로 노출되는 복수의 제2 내부전극을 포함하는 적층 칩 전자부품.
제1항에 있어서,
상기 필터부는 상기 고주파 성분을 상기 접지단으로 바이패스하는 적층 칩 전자부품.
제1항에 있어서,
상기 필터부는 상기 고주파 성분이 제거된 상기 입력 신호를 상기 출력단으로 출력하는 적층 칩 전자부품.
제1항에 있어서,
상기 복수의 제1 내부전극은 상기 본체의 외주면과 이격된 적층 칩 전자부품.
제1항에 있어서,
상기 복수의 제1 내부전극은 상기 코일부의 양쪽에 배치되고, 상기 복수의 제2 내부전극은 상기 본체의 폭 방향 양 측면으로 노출된 적층 칩 전자부품.
제1항에 있어서,
상기 커패시터부는 서로 상이한 커패시턴스를 갖는 복수 개의 유닛으로 구성된 적층 칩 전자부품.
제1항에 있어서,
상기 복수의 제1 내부전극은 상기 코일부의 한쪽에 배치되고, 상기 복수의 제2 내부전극은 상기 본체의 폭 방향 일 측면으로 노출된 적층 칩 전자부품.
제1항에 있어서,
상기 코일부의 축은 상기 입력단과 출력단에 수직인 적층 칩 전자부품.
제1항에 있어서,
상기 코일부의 축은 상기 입력단과 출력단에 수평인 적층 칩 전자부품.
제1항에 있어서,
상기 커패시터부는 상기 코일부의 일부에 배치된 적층 칩 전자부품.
제1항에 있어서,
상기 커패시터부는 상기 코일부의 전부에 배치된 적층 칩 전자부품.
제1항에 있어서,
상기 코일부는 기가 비드(Giga Bead)인 적층 칩 전자부품.
유전체 및 자성체 중 적어도 하나를 포함하는 본체;
상기 본체의 내부에 배치되는 복수의 코일을 포함하는 인덕터;
상기 복수의 코일에 연결되는 복수의 제1 내부전극과 상기 제1 내부전극과 대향하여 배치되며, 상기 본체의 외부로 노출되는 복수의 제2 내부전극을 포함하는 커패시터; 및
상기 본체의 외주면에 배치되며, 상기 코일 및 제2 내부전극과 연결된 복수의 외부 전극;을 포함하며,
상기 복수의 제1 내부전극은 상기 코일의 적어도 일 측면에 연결되며, 상기 복수의 제2 내부전극은 상기 본체의 폭 방향으로 적어도 일 측면에 노출되고, 상기 인덕터와 상기 커패시터는 복수 개인 적층 칩 전자부품.
제13항에 있어서,
상기 복수의 제1 내부전극은 상기 본체의 외주면과 이격된 적층 칩 전자부품.
제13항에 있어서,
상기 복수의 외부전극은 상기 코일과 연결된 입력 단자와 출력 단자, 상기 제2 내부전극과 연결된 접지 단자로 구성된 적층 칩 전자부품.
제15항에 있어서,
상기 코일의 축은 상기 입력단과 출력단에 수직인 적층 칩 전자부품.
제15항에 있어서,
상기 코일의 축은 상기 입력단과 출력단에 수평인 적층 칩 전자부품.
제13항에 있어서,
상기 인덕터는 기가 비드(Giga Bead)인 적층 칩 전자부품.
상부에 제1 내지 제3 전극 패드를 갖는 인쇄회로기판; 및
상기 인쇄회로기판 위에 설치된 상기 제1항 및 제13항 중 어느 한 항의 적층 칩 전자부품;을 포함하는 적층 칩 전자부품의 실장 기판.