KR20160040839A - 벅-부스트 컨버터 및 이를 포함하는 전원 관리 집적 회로 - Google Patents

Abstract

벅-부스트 컨버터는 컨버팅 회로, 리플 인젝터, 히스테리시스 비교기 및 스위칭 컨트롤러를 포함한다. 컨버팅 회로는 벅 모드에서 입력 전압을 강압하여 제 1 출력 전압을 생성하고, 부스트 모드에서 입력 전압을 승압하여 제 3 출력 전압을 생성하며, 벅-부스트 모드에서 입력 전압을 강압 또는 승압하여 제 1 출력 전압과 제 3 출력 전압 사이의 제 2 출력 전압을 생성한다. 리플 인젝터는 벅 모드, 벅-부스트 모드 및 부스트 모드 각각에서 컨버팅 회로 내부의 스위칭 동작에 상응하는 스위칭 신호에 기초하여 교류 전압에 상응하는 리플을 생성한다. 히스테리시스 비교기는 벅 모드, 벅-부스트 모드 및 부스트 모드 각각에서 제 1 내지 제 3 출력 전압들 각각이 전압 분배되어 생성된 감압 전압에 리플이 더해진 피드백 전압을 출력 제어 전압과 비교하여 적어도 하나 이상의 스위칭 제어 신호를 출력한다. 스위칭 컨트롤러는 스위칭 제어 신호에 기초하여 컨버팅 회로의 전류 흐름 경로를 변경한다.

Description

벅-부스트 컨버터 및 이를 포함하는 전원 관리 집적 회로{BUCK-BOOST CONVERTER AND POWER MANAGEMENT INTEGRATED CIRCUIT INCLUDING THE SAME}

본 발명은 직류-직류 컨버터(DC-DC converter)에 관한 것이다. 보다 상세하게는, 본 발명은 벅(buck) 모드, 벅-부스트(buck-boost) 모드 및 부스트(boost) 모드로 동작하는 벅-부스트 컨버터 및 이를 포함하는 전원 관리 집적 회로에 관한 것이다.

최근, 모바일 기기(예를 들어, 스마트폰 등)의 사용이 증가함에 따라 모바일 기기의 사용 시간을 늘리기 위해 배터리의 용량을 늘리고 있지만, 모바일 기기에 구비된 배터리의 용량을 늘리는 것은 모바일 기기의 사이즈 증가를 야기하므로 한계가 있다. 그러므로, 모바일 기기는 전원 관리 집적 회로를 통해 효율적으로 전원을 관리함으로써 내부 장치들(예를 들어, 프로세서, 메모리 장치 등)에서 소모되는 소모 전력을 감소시켜야 한다. 일반적으로, 모바일 기기에 구비된 전원 관리 집적 회로는 배터리에서 공급되는 전압을 모바일 기기의 내부 장치들에 적합한 전압으로 변환하는 적어도 하나 이상의 직류-직류 컨버터를 포함한다. 그러나, 종래의 직류-직류 컨버터(예를 들어, 벅-부스트 컨버터 등)는 입력 전압과 출력 전압이 유사한 전압 레벨을 갖는 경우 효율이 나쁘다는 문제점이 있다.

본 발명의 일 목적은 히스테리시스 기반 제어(hysteresis-based control)에 기초하여 동작함으로써 높은 효율(또는, 개선된 효율)을 확보할 수 있는 벅-부스트 컨버터를 제공하는 것이다.

본 발명의 다른 목적은 상기 벅-부스트 컨버터를 포함하는 전원 관리 집적 회로를 제공하는 것이다.

다만, 본 발명의 목적은 상술한 목적들로 한정되는 것이 아니며, 본 발명의 사상 및 영역으로부터 벗어나지 않는 범위에서 다양하게 확장될 수 있을 것이다.

본 발명의 일 목적을 달성하기 위하여, 본 발명의 실시예들에 따른 벅-부스트 컨버터는 벅 모드에서 입력 전압을 강압하여 제 1 출력 전압을 생성하고, 부스트 모드에서 상기 입력 전압을 승압하여 제 3 출력 전압을 생성하며, 벅-부스트 모드에서 상기 입력 전압을 강압 또는 승압하여 상기 제 1 출력 전압과 상기 제 3 출력 전압 사이의 제 2 출력 전압을 생성하는 컨버팅 회로, 상기 벅 모드, 상기 벅-부스트 모드 및 상기 부스트 모드 각각에서 상기 컨버팅 회로 내부의 스위칭 동작에 상응하는 스위칭 신호에 기초하여 교류 전압에 상응하는 리플(ripple)을 생성하는 리플 인젝터, 상기 벅 모드, 상기 벅-부스트 모드 및 상기 부스트 모드 각각에서 상기 제 1 내지 제 3 출력 전압들 각각이 전압 분배되어 생성된 감압 전압에 상기 리플이 더해진 피드백 전압을 출력 제어 전압과 비교하여 적어도 하나 이상의 스위칭 제어 신호를 출력하는 히스테리시스 비교기, 및 상기 스위칭 제어 신호에 기초하여 상기 컨버팅 회로의 전류 흐름 경로를 변경하는 스위칭 컨트롤러를 포함할 수 있다.

일 실시예에 의하면, 상기 감압 전압은 상기 출력 제어 전압과 동일하게 유지되고, 상기 벅 모드, 상기 벅-부스트 모드 및 상기 부스트 모드 각각에서 상기 출력 제어 전압에 따라 상기 제 1 내지 제 3 출력 전압들 각각이 결정될 수 있다.

일 실시예에 의하면, 상기 컨버팅 회로는 상기 입력 전압과 연결된 제 3 스위치 및 접지(ground) 전압과 연결된 제 4 스위치를 포함하고, 상기 제 3 스위치가 턴온되고 상기 제 4 스위치가 턴오프되면 상기 입력 전압을 제공하며, 상기 제 4 스위치가 턴온되고 상기 제 3 스위치가 턴오프되면 상기 접지 전압을 제공하는 입력단, 출력 노드와 연결된 제 5 스위치, 상기 접지 전압과 연결된 제 6 스위치 및 상기 감압 전압을 생성하는 저항 스트링을 포함하고, 상기 벅 모드, 상기 벅-부스트 모드 및 상기 부스트 모드 각각에서 상기 제 1 내지 제 3 출력 전압들을 상기 출력 노드로 각각 출력하는 출력단, 상기 입력단과 상기 출력단 사이에 위치하는 인덕터, 상기 인덕터의 일단을 상기 제 3 스위치 또는 상기 제 4 스위치에 선택적으로 연결시키는 제 1 스위칭 동작을 수행하는 제 1 스위치, 및 상기 인덕터의 타단을 상기 제 5 스위치 또는 상기 제 6 스위치에 선택적으로 연결시키는 제 2 스위칭 동작을 수행하는 제 2 스위치를 포함할 수 있다.

일 실시예에 의하면, 상기 벅 모드에서 상기 제 5 스위치는 턴온 상태를 유지하고, 상기 제 6 스위치는 턴오프 상태를 유지하며, 상기 제 3 스위치와 상기 제 4 스위치가 교대로 턴온될 수 있다.

일 실시예에 의하면, 상기 벅-부스트 모드에서 상기 제 3 스위치와 상기 제 4 스위치는 교대로 턴온되고, 상기 제 5 스위치와 상기 제 6 스위치도 교대로 턴온될 수 있다.

일 실시예에 의하면, 상기 부스트 모드에서 상기 제 3 스위치는 턴온 상태를 유지하고, 상기 제 4 스위치는 턴오프 상태를 유지하며, 상기 제 5 스위치와 상기 제 6 스위치가 교대로 턴온될 수 있다.

일 실시예에 의하면, 상기 리플 인젝터는 상기 벅 모드에서 상기 제 1 스위치의 상기 제 1 스위칭 동작에 상응하는 제 1 스위칭 신호에 기초하여 상기 리플을 생성할 수 있다.

일 실시예에 의하면, 상기 리플 인젝터는 상기 벅-부스트 모드 및 상기 부스트 모드에서 상기 제 2 스위치의 상기 제 2 스위칭 동작에 상응하는 제 2 스위칭 신호에 기초하여 상기 리플을 생성할 수 있다.

일 실시예에 의하면, 상기 히스테리시스 비교기는 상기 피드백 전압에 기초하여 제 1 전류를 흐르게 하는 제 1 전류 경로, 상기 출력 제어 전압에 기초하여 제 2 전류를 흐르게 하는 제 2 전류 경로, 상기 제 1 전류가 흐름에 따라 상기 제 1 전류 경로의 제 1 노드에 생성되는 제 1 비교 전압과 상기 제 2 전류가 흐름에 따라 상기 제 2 전류 경로의 제 2 노드에 생성되는 제 2 비교 전압을 비교하여 제 1 논리 레벨 또는 상기 제 1 논리 레벨과 상반되는 제 2 논리 레벨을 갖는 상기 스위칭 제어 신호를 출력하는 비교 블록, 상기 제 1 전류 경로 또는 상기 제 2 전류 경로에 연결되어 상기 제 1 전류의 일부 또는 상기 제 2 전류의 일부를 싱킹(sinking)하여 히스테리시스 구간을 가변시키는 적응형 히스테리시스 전류 블록, 및 상기 적응형 히스테리시스 전류 블록의 싱킹 동작을 제어하여 상기 히스테리시스 구간을 형성시키는 히스테리시스 제어 스위치 블록을 포함할 수 있다.

일 실시예에 의하면, 상기 적응형 히스테리시스 전류 블록은 상기 출력 제어 전압에 기초하여 제 3 전류를 흐르게 하는 제 3 전류 경로, 상기 피드백 전압에 기초하여 제 4 전류를 흐르게 하는 제 4 전류 경로, 및 상기 제 3 전류가 상기 제 4 전류보다 작을 때 상기 제 3 전류를 싱킹 전류로 결정하고, 상기 제 4 전류가 상기 제 3 전류보다 작을 때 상기 제 4 전류를 상기 싱킹 전류로 결정하는 스위치 블록을 포함할 수 있다.

일 실시예에 의하면, 상기 히스테리시스 비교기는 상기 벅 모드 및 상기 부스트 모드에서 제 1 히스테리시스 구간을 기초로 상기 피드백 전압과 상기 출력 제어 전압을 비교하여 상기 스위칭 제어 신호를 생성할 수 있다.

일 실시예에 의하면, 상기 히스테리시스 비교기는 상기 벅-부스트 모드에서 제 1 히스테리시스 구간과 제 2 히스테리시스 구간을 기초로 상기 피드백 전압과 상기 출력 제어 전압을 비교하여 상기 스위칭 제어 신호를 생성할 수 있다.

본 발명의 다른 목적을 달성하기 위하여, 본 발명의 실시예들에 따른 전원 관리 집적 회로는 적어도 하나 이상의 벅-부스트 컨버터 및 상기 벅-부스트 컨버터를 제어하는 전력 관리 프로세서를 포함할 수 있다. 이 때, 상기 벅-부스트 컨버터는 벅 모드에서 입력 전압을 강압하여 제 1 출력 전압을 생성하고, 부스트 모드에서 상기 입력 전압을 승압하여 제 3 출력 전압을 생성하며, 벅-부스트 모드에서 상기 입력 전압을 강압 또는 승압하여 상기 제 1 출력 전압과 상기 제 3 출력 전압 사이의 제 2 출력 전압을 생성하는 컨버팅 회로, 상기 벅 모드, 상기 벅-부스트 모드 및 상기 부스트 모드 각각에서 상기 컨버팅 회로 내부의 스위칭 동작에 상응하는 스위칭 신호에 기초하여 교류 전압에 상응하는 리플(ripple)을 생성하는 리플 인젝터, 상기 벅 모드, 상기 벅-부스트 모드 및 상기 부스트 모드 각각에서 상기 제 1 내지 제 3 출력 전압들 각각이 전압 분배되어 생성된 감압 전압에 상기 리플이 더해진 피드백 전압을 출력 제어 전압과 비교하여 적어도 하나 이상의 스위칭 제어 신호를 출력하는 히스테리시스 비교기, 및 상기 스위칭 제어 신호에 기초하여 상기 컨버팅 회로의 전류 흐름 경로를 변경하는 스위칭 컨트롤러를 포함할 수 있다.

일 실시예에 의하면, 상기 감압 전압은 상기 출력 제어 전압과 동일하게 유지되고, 상기 벅 모드, 상기 벅-부스트 모드 및 상기 부스트 모드 각각에서 상기 출력 제어 전압에 따라 상기 제 1 내지 제 3 출력 전압들 각각이 결정될 수 있다.

일 실시예에 의하면, 상기 전력 관리 집적 회로는 시스템 온-칩(system on-chip)으로 구현될 수 있다.

일 실시예에 의하면, 상기 컨버팅 회로는 상기 입력 전압과 연결된 제 3 스위치 및 접지(ground) 전압과 연결된 제 4 스위치를 포함하고, 상기 제 3 스위치가 턴온되고 상기 제 4 스위치가 턴오프되면 상기 입력 전압을 제공하며, 상기 제 4 스위치가 턴온되고 상기 제 3 스위치가 턴오프되면 상기 접지 전압을 제공하는 입력단, 출력 노드와 연결된 제 5 스위치, 상기 접지 전압과 연결된 제 6 스위치 및 상기 감압 전압을 생성하는 저항 스트링을 포함하고, 상기 벅 모드, 상기 벅-부스트 모드 및 상기 부스트 모드 각각에서 상기 제 1 내지 제 3 출력 전압들을 상기 출력 노드로 각각 출력하는 출력단, 상기 입력단과 상기 출력단 사이에 위치하는 인덕터, 상기 인덕터의 일단을 상기 제 3 스위치 또는 상기 제 4 스위치에 선택적으로 연결시키는 제 1 스위칭 동작을 수행하는 제 1 스위치, 및 상기 인덕터의 타단을 상기 제 5 스위치 또는 상기 제 6 스위치에 선택적으로 연결시키는 제 2 스위칭 동작을 수행하는 제 2 스위치를 포함할 수 있다.

일 실시예에 의하면, 상기 리플 인젝터는 상기 벅 모드에서 상기 제 1 스위치의 상기 제 1 스위칭 동작에 상응하는 제 1 스위칭 신호에 기초하여 상기 리플을 생성할 수 있다.

일 실시예에 의하면, 상기 리플 인젝터는 상기 벅-부스트 모드 및 상기 부스트 모드에서 상기 제 2 스위치의 상기 제 2 스위칭 동작에 상응하는 제 2 스위칭 신호에 기초하여 상기 리플을 생성할 수 있다.

일 실시예에 의하면, 상기 히스테리시스 비교기는 상기 피드백 전압에 기초하여 제 1 전류를 흐르게 하는 제 1 전류 경로, 상기 출력 제어 전압에 기초하여 제 2 전류를 흐르게 하는 제 2 전류 경로, 상기 제 1 전류가 흐름에 따라 상기 제 1 전류 경로의 제 1 노드에 생성되는 제 1 비교 전압과 상기 제 2 전류가 흐름에 따라 상기 제 2 전류 경로의 제 2 노드에 생성되는 제 2 비교 전압을 비교하여 제 1 논리 레벨 또는 상기 제 1 논리 레벨과 상반되는 제 2 논리 레벨을 갖는 상기 스위칭 제어 신호를 출력하는 비교 블록, 및 상기 제 1 전류 경로 또는 상기 제 2 전류 경로에 연결되어 상기 제 1 전류의 일부 또는 상기 제 2 전류의 일부를 싱킹(sinking)하여 히스테리시스 구간을 가변시키는 적응형 히스테리시스 전류 블록을 포함할 수 있다.

일 실시예에 의하면, 상기 적응형 히스테리시스 전류 블록은 상기 출력 제어 전압에 기초하여 제 3 전류를 흐르게 하는 제 3 전류 경로, 상기 피드백 전압에 기초하여 제 4 전류를 흐르게 하는 제 4 전류 경로, 및 상기 제 3 전류가 상기 제 4 전류보다 작을 때 상기 제 3 전류를 싱킹 전류로 결정하고, 상기 제 4 전류가 상기 제 3 전류보다 작을 때 상기 제 4 전류를 상기 싱킹 전류로 결정하는 스위치 블록을 포함할 수 있다.

본 발명의 또 다른 목적을 달성하기 위하여, 본 발명의 실시예들에 따른 히스테리시스 비교기는 제 1 입력 전압에 기초하여 제 1 전류를 흐르게 하는 제 1 전류 경로, 제 2 입력 전압에 기초하여 제 2 전류를 흐르게 하는 제 2 전류 경로, 상기 제 1 전류가 흐름에 따라 상기 제 1 전류 경로의 제 1 노드에 생성되는 제 1 비교 전압과 상기 제 2 전류가 흐름에 따라 상기 제 2 전류 경로의 제 2 노드에 생성되는 제 2 비교 전압을 비교하여 제 1 논리 레벨 또는 상기 제 1 논리 레벨과 상반되는 제 2 논리 레벨을 갖는 비교 결과 신호를 출력하는 비교 블록, 상기 제 1 전류 경로 또는 상기 제 2 전류 경로에 연결되어 상기 제 1 전류의 일부 또는 상기 제 2 전류의 일부를 싱킹(sinking)하여 히스테리시스 구간을 가변시키는 적응형 히스테리시스 전류 블록, 및 상기 적응형 히스테리시스 전류 블록의 싱킹 동작을 제어하여 상기 히스테리시스 구간을 형성시키는 히스테리시스 제어 스위치 블록을 포함할 수 있다.

일 실시예에 의하면, 상기 제 1 입력 전압은 가변 전압(varying voltage)이고, 상기 제 2 입력 전압은 고정 전압(fixed voltage)이며, 상기 적응형 히스테리시스 전류 블록은 상기 제 2 전류의 상기 일부를 싱킹할 수 있다.

일 실시예에 의하면, 상기 제 1 입력 전압이 커지면, 상기 제 2 전류가 커짐에 따라 상기 제 2 비교 전압이 커지고, 상기 제 1 입력 전압이 작아지면, 상기 제 2 전류가 작아짐에 따라 상기 제 2 비교 전압이 작아질 수 있다.

일 실시예에 의하면, 상기 히스테리시스 제어 스위치 블록은, 상기 제 1 입력 전압이 커질 때 상기 히스테리시스 제어 스위치 블록을 턴온시켜 상기 제 2 전류의 상기 일부가 싱킹되도록 제어하고, 상기 제 1 입력 전압이 작아질 때 상기 히스테리시스 제어 스위치 블록을 턴오프시켜 상기 제 2 전류의 상기 일부가 싱킹되지 않도록 제어할 수 있다.

일 실시예에 의하면, 상기 적응형 히스테리시스 전류 블록은 상기 제 2 입력 전압에 기초하여 제 3 전류를 흐르게 하는 제 3 전류 경로, 상기 제 1 입력 전압에 기초하여 제 4 전류를 흐르게 하는 제 4 전류 경로, 및 상기 제 3 전류가 상기 제 4 전류보다 작을 때 상기 제 3 전류를 싱킹 전류로 결정하고, 상기 제 4 전류가 상기 제 3 전류보다 작을 때 상기 제 4 전류를 상기 싱킹 전류로 결정하는 스위치 블록을 포함할 수 있다.

본 발명의 실시예들에 따른 벅-부스트 컨버터는 입력 전압(즉, 직류 전압)을 출력 전압(즉, 직류 전압)으로 변환함에 있어서, 벅 모드, 벅-부스트 모드 및 부스트 모드 각각에서 컨버팅 회로 내부의 스위칭 동작에 상응하는 스위칭 신호에 기초하여 리플을 생성하고, 출력 전압이 전압 분배되어 생성된 감압 전압에 상기 리플이 더해진 피드백 전압을 출력 제어 전압과 비교하여 스위칭 제어 신호를 출력하며, 스위칭 제어 신호에 기초하여 컨버팅 회로의 전류 흐름 경로를 변경함으로써, 하나의 입력 전압으로 입력 전압이 강압된 출력 전압(즉, 벅 모드로 동작), 입력 전압과 전압 레벨이 유사한 출력 전압(즉, 벅-부스트 모드로 동작) 및 입력 전압이 승압된 출력 전압(즉, 부스트 모드)을 모두 출력(즉, 다양한 출력 범위를 가짐)할 수 있다. 이 때, 상기 벅-부스트 컨버터는 히스테리시스 기반 제어에 기초하여 동작하므로, 높은 효율(또는, 개선된 효율)을 확보할 수 있다.

본 발명의 실시예들에 따른 전원 관리 집적 회로는 상기 벅-부스트 컨버터를 포함함으로써 배터리(또는, 파워 서플라이)로부터 공급되는 전원을 효율적으로 관리할 수 있다. 이에, 전자 기기(예를 들어, 모바일 기기)의 내부 장치들(예를 들어, 프로세서, 메모리 장치 등)에서 소모되는 소모 전력이 감소될 수 있다.

다만, 본 발명의 효과는 상술한 효과들로 한정되는 것이 아니며, 본 발명의 사상 및 영역으로부터 벗어나지 않는 범위에서 다양하게 확장될 수 있을 것이다.

도 1은 본 발명의 실시예들에 따른 벅-부스트 컨버터를 나타내는 블록도이다.
도 2는 도 1의 벅-부스트 컨버터의 동작 모드(즉, 벅 모드, 벅-부스트 모드 및 부스트 모드)를 나타내는 도면이다.
도 3a 및 도 3b는 도 1의 벅-부스트 컨버터의 벅 모드를 설명하기 위한 도면들이다.
도 4는 도 1의 벅-부스트 컨버터가 벅 모드로 동작하는 일 예를 나타내는 블록도이다.
도 5는 도 1의 벅-부스트 컨버터가 벅 모드로 동작하는 일 예를 나타내는 타이밍도이다.
도 6a 및 도 6b는 도 1의 벅-부스트 컨버터의 벅-부스트 모드를 설명하기 위한 도면들이다.
도 7은 도 1의 벅-부스트 컨버터가 벅-부스트 모드로 동작하는 일 예를 나타내는 블록도이다.
도 8는 도 1의 벅-부스트 컨버터가 벅-부스트 모드로 동작하는 일 예를 나타내는 타이밍도이다.
도 9a 및 도 9b는 도 1의 벅-부스트 컨버터의 부스트 모드를 설명하기 위한 도면들이다.
도 10은 도 1의 벅-부스트 컨버터가 부스트 모드로 동작하는 일 예를 나타내는 블록도이다.
도 11은 도 1의 벅-부스트 컨버터가 부스트 모드로 동작하는 일 예를 나타내는 타이밍도이다.
도 12는 도 1의 벅-부스트 컨버터에 포함되는 히스테리시스 비교기를 나타내는 블록도이다.
도 13은 도 12의 히스테리시스 비교기에 포함되는 적응형 히스테리시스 전류 블록을 나타내는 회로도이다.
도 14는 도 13의 적응형 히스테리지스 전류 블록의 동작을 설명하기 위한 도면이다.
도 15는 본 발명의 실시예들에 따른 벅-부스트 컨버터를 나타내는 블록도이다.
도 16은 본 발명의 실시예들에 따른 전원 관리 집적 회로를 나타내는 블록도이다.
도 17은 본 발명의 실시예들에 따른 전자 기기를 나타내는 블록도이다.
도 18은 도 17의 전자 기기가 스마트폰으로 구현된 일 예를 나타내는 도면이다.

본문에 개시되어 있는 본 발명의 실시예들에 대해서, 특정한 구조적 내지 기능적 설명들은 단지 본 발명의 실시예를 설명하기 위한 목적으로 예시된 것으로, 본 발명의 실시예들은 다양한 형태로 실시될 수 있으며 본문에 설명된 실시예들에 한정되는 것으로 해석되어서는 아니 된다.

본 발명은 다양한 변경을 가할 수 있고 여러 가지 형태를 가질 수 있는바, 특정 실시예들을 도면에 예시하고 본문에 상세하게 설명하고자 한다. 그러나 이는 본 발명을 특정한 개시 형태에 대해 한정하려는 것이 아니며, 본 발명의 사상 및 기술 범위에 포함되는 모든 변경, 균등물 내지 대체물을 포함하는 것으로 이해되어야 한다.

제 1, 제 2 등의 용어는 다양한 구성 요소들을 설명하는데 사용될 수 있지만, 상기 구성 요소들은 상기 용어들에 의해 한정되어서는 안 된다. 상기 용어들은 하나의 구성 요소를 다른 구성 요소로부터 구별하는 목적으로 사용될 수 있다. 예를 들어, 본 발명의 권리 범위로부터 이탈되지 않은 채 제 1 구성 요소는 제 2 구성 요소로 명명될 수 있고, 유사하게 제 2 구성 요소도 제 1 구성 요소로 명명될 수 있다.

어떤 구성 요소가 다른 구성 요소에 "연결되어" 있다거나 "접속되어" 있다고 언급된 때에는, 그 다른 구성 요소에 직접적으로 연결되어 있거나 또는 접속되어 있을 수도 있지만, 중간에 다른 구성 요소가 존재할 수도 있다고 이해되어야 할 것이다. 반면에, 어떤 구성 요소가 다른 구성 요소에 "직접 연결되어" 있다거나 "직접 접속되어" 있다고 언급된 때에는, 중간에 다른 구성 요소가 존재하지 않는 것으로 이해되어야 할 것이다. 구성 요소들 간의 관계를 설명하는 다른 표현들, 즉 "~사이에"와 "바로 ~사이에" 또는 "~에 이웃하는"과 "~에 직접 이웃하는" 등도 마찬가지로 해석되어야 한다.

본 출원에서 사용한 용어는 단지 특정한 실시예를 설명하기 위해 사용된 것으로, 본 발명을 한정하려는 의도가 아니다. 단수의 표현은 문맥상 명백하게 다르게 뜻하지 않는 한, 복수의 표현을 포함한다. 본 출원에서, "포함하다" 또는 "가지다" 등의 용어는 설시된 특징, 숫자, 단계, 동작, 구성 요소, 부분품 또는 이들을 조합한 것이 존재함을 지정하려는 것이지, 하나 또는 그 이상의 다른 특징들이나 숫자, 단계, 동작, 구성 요소, 부분품 또는 이들을 조합한 것들의 존재 또는 부가 가능성을 미리 배제하지 않는 것으로 이해되어야 한다.

다르게 정의되지 않는 한, 기술적이거나 과학적인 용어를 포함해서 여기서 사용되는 모든 용어들은 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자에 의해 일반적으로 이해되는 것과 동일한 의미이다. 일반적으로 사용되는 사전에 정의되어 있는 것과 같은 용어들은 관련 기술의 문맥상 가지는 의미와 일치하는 의미인 것으로 해석되어야 하며, 본 출원에서 명백하게 정의하지 않는 한, 이상적이거나 과도하게 형식적인 의미로 해석되지 않는다.

이하, 첨부한 도면들을 참조하여, 본 발명의 실시예들을 보다 상세하게 설명하고자 한다. 도면 상의 동일한 구성 요소에 대해서는 동일한 참조 부호를 사용하고, 동일한 구성 요소에 대해서는 중복된 설명을 생략하기로 한다.

도 1은 본 발명의 실시예들에 따른 벅-부스트 컨버터를 나타내는 블록도이고, 도 2는 도 1의 벅-부스트 컨버터의 동작 모드(즉, 벅 모드, 벅-부스트 모드 및 부스트 모드)를 나타내는 도면이다.

도 1 및 도 2를 참조하면, 벅-부스트 컨버터(100)는 컨버팅 회로(120), 리플 인젝터(140), 히스테리시스 비교기(160) 및 스위칭 컨트롤러(180)를 포함할 수 있다.

컨버팅 회로(120)는 벅 모드에서 입력 전압(VIN)을 강압하여 제 1 출력 전압(VOUT)을 생성하고, 부스트 모드에서 입력 전압(VIN)을 승압하여 제 3 출력 전압(VOUT)을 생성하며, 벅-부스트 모드에서 입력 전압(VIN)을 강압 또는 승압하여 제 1 출력 전압(VOUT)과 제 3 출력 전압(VOUT) 사이의 제 2 출력 전압(VOUT)을 생성할 수 있다. 이 때, 제 1 출력 전압(VOUT)은 입력 전압(VIN)이 강압되어 생성된 것이므로, 입력 전압(VIN)보다 전압 레벨이 낮을 수 있다. 제 3 출력 전압(VOUT)은 입력 전압(VIN)이 승압되어 생성된 것이므로, 입력 전압(VIN)보다 전압 레벨이 높을 수 있다. 제 2 출력 전압(VOUT)은 입력 전압(VIN)과 유사한 전압 레벨을 갖는 것으로서, 제 1 출력 전압(VOUT)보다는 전압 레벨이 높고, 제 3 출력 전압(VOUT)보다는 전압 레벨이 낮을 수 있다. 즉, 도 2에 도시된 바와 같이, 벅-부스트 컨버터(100)가 벅 모드로 동작하는 경우, 입력 전압(VIN)이 출력 전압(VOUT)(즉, 제 1 출력 전압)보다 높은 전압 레벨을 갖고, 벅-부스트 컨버터(100)가 벅-부스트 모드로 동작하는 경우, 입력 전압(VIN)과 출력 전압(VOUT)(즉, 제 2 출력 전압)이 유사한 전압 레벨을 가지며, 벅-부스트 컨버터(100)가 부스트 모드로 동작하는 경우, 입력 전압(VIN)이 출력 전압(VOUT)(즉, 제 3 출력 전압)보다 낮은 전압 레벨을 갖는다. 한편, 도 2에서는 벅-부스트 컨버터(100)의 동작 모드(즉, 벅 모드, 벅-부스트 모드 및 부스트 모드) 사이의 경계가 실선으로 도시되어 있으나, 벅-부스트 컨버터(100)의 동작 모드가 변경됨에 있어 히스테리시스 기반 제어가 수행될 수도 있다.

일 실시예에서, 컨버팅 회로(120)는 입력단(S3, S4), 출력단(S5, S6, R1, R2, C), 인덕터(L), 제 1 스위치(S1) 및 제 2 스위치(S2)를 포함할 수 있다. 구체적으로, 입력단(S3, S4)은 제 3 스위치(S3) 및 제 4 스위치(S4)를 포함할 수 있다. 제 3 스위치(S3)는 입력 전압(VIN)과 연결되고, 제 4 스위치(S4)는 접지 전압(GND)과 연결될 수 있다. 따라서, 제 3 스위치(S3)가 턴온되고 제 4 스위치(S4)가 턴오프되면 입력단(S3, S4)은 입력 전압(VIN)을 제공하고, 제 4 스위치(S4)가 턴온되고 제 3 스위치(S3)가 턴오프되면 입력단(S3, S4)은 접지 전압(GND)을 제공할 수 있다. 이 때, 제 3 스위치(S3)와 제 4 스위치(S4)는 서로 상반되게 동작한다. 즉, 제 3 스위치(S3)가 턴온되면 제 4 스위치(S4)가 턴오프되고, 제 4 스위치(S4)가 턴온되면 제 3 스위치(S3)는 턴오프된다. 일 실시예에서, 제 3 스위치(S3)와 제 4 스위치(S4)가 동종의 트랜지스터로 구현(예를 들어, 제 3 스위치(S3)와 제 4 스위치(S4)가 모두 엔모스(N-channel Metal Oxide Semiconductor; NMOS) 트랜지스터 또는 피모스(P-channel Metal Oxide Semiconductor; PMOS) 트랜지스터로 구현)될 수 있다. 이 경우, 제 3 스위치(S3)에는 제 3 스위칭 신호(BK)가 인가될 수 있고, 제 4 스위치(S4)에는 제 3 스위칭 신호(BK)가 반전된 제 4 스위칭 신호(BKI)가 인가될 수 있다. 다른 실시예에서, 제 3 스위치(S3)와 제 4 스위치(S4)가 이종의 트랜지스터(예를 들어, 제 3 스위치(S3)는 피모스 트랜지스터이고, 제 4 스위치(S4)는 엔모스 트랜지스터)로 구현될 수 있다. 이 경우, 제 3 스위치(S3)에는 제 3 스위칭 신호(BK)가 인가될 수 있고, 제 4 스위치(S4)에는 제 3 스위칭 신호(BK)와 동일한 제 4 스위칭 신호(BKI)가 인가될 수 있다. 다만, 이것은 예시적인 것으로서 입력단(S3, S4)의 스위치 구성이 그에 한정되는 것은 아니다.

출력단(S5, S6, R1, R2, C)은 제 5 스위치(S5), 제 6 스위치(S6), 제 1 저항(R1), 제 2 저항(R2) 및 커패시터(C)를 포함할 수 있다. 이 때, 출력 전압(VOUT)이 출력되는 출력 노드는 커패시터(C)의 일단과 제 1 저항(R1)의 일단이 연결된 노드에 해당하고, 감압 전압(VND)이 출력되는 분배 노드는 제 1 저항(R1)의 타단과 제 2 저항(R2)의 일단이 연결된 노드에 해당한다. 즉, 제 1 저항(R1)과 제 2 저항(R2)은 감압 전압(VND)을 생성하는 저항 스트링(resistor string)을 구성하고, 감압 전압(VND)은 출력 전압(VOUT)이 제 1 저항(R1)과 제 2 저항(R2)에 의해 전압 분배됨으로써 생성될 수 있다. 한편, 제 2 저항(R2)의 타단은 접지 전압(GND)에 연결되고, 커패시터(C)의 타단도 접지 전압(GND)에 연결될 수 있다. 인덕터(L)는 입력단(S3, S4)과 출력단(S5, S6, R1, R2, C) 사이에 위치할 수 있다. 따라서, 제 5 스위치(S5)가 턴온되고 제 6 스위치(S6)가 턴오프되면 인덕터(L)가 출력 노드와 연결되고, 제 6 스위치(S6)가 턴온되고 제 5 스위치(S5)가 턴오프되면 인덕터(L)가 접지 전압(GND)과 연결될 수 있다. 이 때, 제 5 스위치(S5)와 제 6 스위치(S6)는 서로 상반되게 동작한다. 즉, 제 5 스위치(S5)가 턴온되면 제 6 스위치(S6)가 턴오프되고, 제 6 스위치(S6)가 턴온되면 제 5 스위치(S5)는 턴오프된다. 일 실시예에서, 제 5 스위치(S5)와 제 6 스위치(S6)가 동종의 트랜지스터로 구현될 수 있다. 이 경우, 제 5 스위치(S5)에는 제 5 스위칭 신호(BS)가 인가될 수 있고, 제 6 스위치(S6)에는 제 5 스위칭 신호(BS)가 반전된 제 6 스위칭 신호(BSI)가 인가될 수 있다. 다른 실시예에서, 제 5 스위치(S5)와 제 6 스위치(S6)가 이종의 트랜지스터로 구현될 수 있다. 이 경우, 제 5 스위치(S5)에는 제 5 스위칭 신호(BS)가 인가될 수 있고, 제 6 스위치(S6)에는 제 5 스위칭 신호(BS)와 동일한 제 6 스위칭 신호(BSI)가 인가될 수 있다. 다만, 이것은 예시적인 것으로서 출력단(S5, S6, R1, R2, C)의 스위치 구성이 그에 한정되는 것은 아니다.

제 1 스위치(S1)는 인덕터(L)의 일단을 입력단(S3, S4)의 제 3 스위치(S3) 또는 제 4 스위치(S4)에 선택적으로 연결시키는 제 1 스위칭 동작을 수행할 수 있다. 구체적으로, 입력단(S3, S4)의 제 3 스위치(S3)가 턴온될 때, 제 1 스위치(S1)는 인덕터(L)의 일단을 입력단(S3, S4)의 제 3 스위치(S3)에 연결(즉, LH로 표시)시킬 수 있고, 입력단(S3, S4)의 제 4 스위치(S4)가 턴온될 때, 제 1 스위치(S1)는 인덕터(L)의 일단을 입력단(S3, S4)의 제 4 스위치(S4)에 연결(즉, LL로 표시)시킬 수 있다. 제 2 스위치(S2)는 인덕터(L)의 타단을 출력단(S5, S6, R1, R2, C)의 제 5 스위치(S5) 또는 제 6 스위치(S6)에 선택적으로 연결시키는 제 2 스위칭 동작을 수행할 수 있다. 구체적으로, 출력단(S5, S6, R1, R2, C)의 제 5 스위치(S5)가 턴온될 때, 제 2 스위치(S2)는 인덕터(L)의 타단을 출력단(S5, S6, R1, R2, C)의 제 5 스위치(S5)에 연결(즉, LH로 표시)시킬 수 있고, 출력단(S5, S6, R1, R2, C)의 제 6 스위치(S6)가 턴온될 때, 제 2 스위치(S2)는 인덕터(L)의 타단을 출력단(S5, S6, R1, R2, C)의 제 6 스위치(S6)에 연결(즉, LL로 표시)시킬 수 있다. 상술한 바와 같이, 출력단(S5, S6, R1, R2, C)은 벅 모드에서 제 1 출력 전압(VOUT)을 출력 노드로 출력하고, 벅-부스트 모드에서 제 2 출력 전압(VOUT)을 출력 노드로 출력하며, 부스트 모드에서 제 3 출력 전압(VOUT)을 출력 노드로 출력할 수 있다. 이를 위해, 벅 모드에서 제 5 스위치(S5)는 턴온 상태를 유지하고, 제 6 스위치(S6)는 턴오프 상태를 유지하며, 제 3 스위치(S3)와 제 4 스위치(S4)가 교대로 턴온될 수 있다. 또한, 벅-부스트 모드에서 제 3 스위치(S3)와 제 4 스위치(S4)는 교대로 턴온되고, 제 5 스위치(S5)와 제 6 스위치(S6)도 교대로 턴온될 수 있다. 나아가, 부스트 모드에서 제 3 스위치(S3)는 턴온 상태를 유지하고, 제 4 스위치(S4)는 턴오프 상태를 유지하며, 제 5 스위치(S5)와 제 6 스위치(S6)가 교대로 턴온될 수 있다. 이에 대해서는 도 3a 내지 도 11을 참조하여 자세하게 후술하기로 한다.

리플 인젝터(140)는 벅 모드, 벅-부스트 모드 및 부스트 모드 각각에서 컨버팅 회로(120) 내부의 스위칭 동작에 상응하는 스위칭 신호(SW1, SW2)에 기초하여 교류 전압에 상응하는 리플을 생성할 수 있다. 구체적으로, 리플 인젝터(140)는 벅 모드에서 컨버팅 회로(120)에 구비된 제 1 스위치(S1)의 제 1 스위칭 동작에 상응하는 제 1 스위칭 신호(SW1)에 기초하여 리플을 생성할 수 있다. 예를 들어, 벅 모드에서 리플 인젝터(140)가 생성하는 리플은 제 1 스위칭 신호(SW1)가 제 1 전압 레벨을 가질 때 상승 또는 하강하는 형태를 가질 수 있고, 제 1 스위칭 신호(SW1)가 제 1 전압 레벨과 상반되는 제 2 전압 레벨을 가질 때 하강 또는 상승하는 형태를 가질 수 있다. 또한, 리플 인젝터(140)는 벅-부스트 모드에서 컨버팅 회로(120)에 구비된 제 2 스위치(S2)의 제 2 스위칭 동작에 상응하는 제 2 스위칭 신호(SW2)에 기초하여 리플을 생성할 수 있다. 예를 들어, 벅-부스트 모드에서 리플 인젝터(140)가 생성하는 리플은 제 2 스위칭 신호(SW2)가 제 1 전압 레벨을 가질 때 하강 또는 상승하는 형태를 가질 수 있고, 제 2 스위칭 신호(SW2)가 제 1 전압 레벨과 상반되는 제 2 전압 레벨을 가질 때 상승 또는 하강하는 형태를 가질 수 있다. 나아가, 리플 인젝터(140)는 부스트 모드에서 컨버팅 회로(120)에 구비된 제 2 스위치(S2)의 제 2 스위칭 동작에 상응하는 제 2 스위칭 신호(SW2)에 기초하여 리플을 생성할 수 있다. 예를 들어, 벅-부스트 모드에서 리플 인젝터(140)가 생성하는 리플은 제 2 스위칭 신호(SW2)가 제 1 전압 레벨을 가질 때 하강 또는 상승하는 형태를 가질 수 있고, 제 2 스위칭 신호(SW2)가 제 1 전압 레벨과 상반되는 제 2 전압 레벨을 가질 때 상승 또는 하강하는 형태를 가질 수 있다.

히스테리시스 비교기(160)는 출력 전압(VOUT)이 전압 분배되어 생성된 감압 전압(VND)에 리플이 더해진 피드백 전압(VFB)을 출력 제어 전압(VSET)과 비교하여 적어도 하나 이상의 스위칭 제어 신호(VO1, VO2)를 출력할 수 있다. 구체적으로, 히스테리시스 비교기(160)는 벅 모드에서 제 1 출력 전압(VOUT)이 전압 분배되어 생성된 감압 전압(VND)에 리플이 더해진 피드백 전압(VFB)을 출력 제어 전압(VSET)과 비교하여 적어도 하나 이상의 스위칭 제어 신호(VO1, VO2)를 출력할 수 있다. 또한, 히스테리시스 비교기(160)는 벅-부스트 모드에서 제 2 출력 전압(VOUT)이 전압 분배되어 생성된 감압 전압(VND)에 리플이 더해진 피드백 전압(VFB)을 출력 제어 전압(VSET)과 비교하여 적어도 하나 이상의 스위칭 제어 신호(VO1, VO2)를 출력할 수 있다. 나아가, 히스테리시스 비교기(160)는 부스트 모드에서 제 3 출력 전압(VOUT)이 전압 분배되어 생성된 감압 전압(VND)에 리플이 더해진 피드백 전압(VFB)을 출력 제어 전압(VSET)과 비교하여 적어도 하나 이상의 스위칭 제어 신호(VO1, VO2)를 출력할 수 있다. 이 때, 감압 전압(VND)은 출력 제어 전압(VSET)과 동일하게 유지된다. 이에, 벅 모드, 벅-부스트 모드 및 부스트 모드 각각에서 출력 제어 전압(VSET)에 따라 제 1 내지 제 3 출력 전압(VOUT)들 각각이 결정될 수 있다. 예를 들어, 제 1 저항(R1)의 저항값이 제 2 저항(R2)의 저항값의 3배라고 가정하면, 출력 전압(VOUT)은 감압 전압(VND)의 4배가 된다. 따라서, 감압 전압(VND)이 출력 제어 전압(VSET)과 동일하게 유지되므로, 출력 제어 전압(VSET)을 1V로 설정하면, 출력 전압(VOUT)은 4V가 되고, 출력 제어 전압(VSET)을 2V로 설정하면, 출력 전압(VOUT)은 8V가 된다. 그러므로, 벅-부스트 컨버터(100)는 출력 제어 전압(VSET)을 조절하는 방식으로 출력 전압(VOUT)을 조절할 수 있다.

일 실시예에서, 히스테리시스 비교기(160)는 제 1 전류 경로, 제 2 전류 경로, 비교 블록 및 적응형 히스테리시스 전류 블록을 포함할 수 있다. 제 1 전류 경로는 피드백 전압(VFB)에 기초하여 제 1 전류를 흐르게 할 수 있다. 제 2 전류 경로는 출력 제어 전압(VSET)에 기초하여 제 2 전류를 흐르게 할 수 있다. 비교 블록은 제 1 전류가 흐름에 따라 제 1 전류 경로의 제 1 노드에 생성되는 제 1 비교 전압과 제 2 전류가 흐름에 따라 제 2 전류 경로의 제 2 노드에 생성되는 제 2 비교 전압을 비교하여 제 1 논리 레벨 또는 제 1 논리 레벨과 상반되는 제 2 논리 레벨을 갖는 스위칭 제어 신호(VO1, VO2)를 출력할 수 있다. 적응형 히스테리시스 전류 블록은 제 1 전류 경로 또는 제 2 전류 경로에 연결되어 제 1 전류의 일부 또는 제 2 전류의 일부를 싱킹(sinking)하여 히스테리시스 구간을 가변시킬 수 있다. 이 때, 적응형 히스테리시스 전류 블록은 제 3 전류 경로, 제 4 전류 경로 및 스위치 블록을 포함할 수 있다. 제 3 전류 경로는 출력 제어 전압(VSET)에 기초하여 제 3 전류를 흐르게 할 수 있다. 제 4 전류 경로는 피드백 전압(VFB)에 기초하여 제 4 전류를 흐르게 할 수 있다. 스위치 블록은 제 3 전류가 제 4 전류보다 작을 때 제 3 전류를 싱킹 전류로 결정하고, 제 4 전류가 제 3 전류보다 작을 때 제 4 전류를 싱킹 전류로 결정할 수 있다. 한편, 히스테리시스 비교기(160)는 벅 모드 및 부스트 모드에서 1개의 히스테리시스 구간을 기초로 피드백 전압(VFB)과 출력 제어 전압(VSET)을 비교하여 스위칭 제어 신호(VO1, VO2)를 생성할 수 있고, 벅-부스트 모드에서 2개의 히스테리시스 구간을 기초로 피드백 전압(VFB)과 출력 제어 전압(VSET)을 비교하여 스위칭 제어 신호(VO1, VO2)를 생성할 수 있다. 이에 대해서는 도 12 내지 도 14를 참조하여 자세하게 후술하기로 한다.

스위칭 컨트롤러(180)는 스위칭 제어 신호(VO1, VO2)에 기초하여 컨버팅 회로(120)의 전류 흐름 경로를 변경할 수 있다. 상술한 바와 같이, 스위칭 컨트롤러(180)는 벅 모드에서 제 5 스위치(S5)를 턴온 상태로 유지시키고, 제 6 스위치(S6)를 턴오프 상태를 유지시키며, 제 3 스위치(S3)와 제 4 스위치(S4)를 교대로 턴온시킴으로써 컨버팅 회로(120)의 전류 흐름 경로를 변경할 수 있다. 예를 들어, 스위칭 컨트롤러(180)가 제 3 스위치(S3)를 턴온시키는 경우 컨버팅 회로(120)의 전류는 제 3 스위치(S3), 인덕터(L), 제 5 스위치(S5)를 거쳐 흐르게 되고, 제 4 스위치(S4)를 턴온시키는 경우 컨버팅 회로(120)의 전류는 제 4 스위치(S4), 인덕터(L), 제 5 스위치(S5)를 거쳐 흐르게 된다. 또한, 스위칭 컨트롤러(180)는 벅-부스트 모드에서 제 3 스위치(S3)와 제 4 스위치(S4)를 교대로 턴온시키고, 제 5 스위치(S5)와 제 6 스위치(S6)도 교대로 턴온시킴으로써 컨버팅 회로(120)의 전류 흐름 경로를 변경할 수 있다. 예를 들어, 스위칭 컨트롤러(180)가 제 3 스위치(S3)와 제 6 스위치(S6)를 턴온시키는 경우 컨버팅 회로(120)의 전류는 제 3 스위치(S3), 인덕터(L), 제 6 스위치(S6)를 거쳐 흐르게 되고, 제 3 스위치(S3)와 제 5 스위치(S5)를 턴온시키는 경우 컨버팅 회로(120)의 전류는 제 3 스위치(S3), 인덕터(L), 제 5 스위치(S5)를 거쳐 흐르게 되며, 제 4 스위치(S4)와 제 5 스위치(S5)를 턴온시키는 경우 컨버팅 회로(120)의 전류는 제 4 스위치(S4), 인덕터(L), 제 5 스위치(S5)를 거쳐 흐르게 된다. 나아가, 스위칭 컨트롤러(180)는 부스트 모드에서 제 3 스위치(S3)를 턴온 상태로 유지시키고, 제 4 스위치(S4)를 턴오프 상태로 유지시키며, 제 5 스위치(S5)와 제 6 스위치(S6)를 교대로 턴온시킴으로써 컨버팅 회로(120)의 전류 흐름 경로를 변경할 수 있다. 예를 들어, 스위칭 컨트롤러(180)가 제 5 스위치(S5)를 턴온시키는 경우 컨버팅 회로(120)의 전류는 제 3 스위치(S3), 인덕터(L), 제 5 스위치(S5)를 거쳐 흐르게 되고, 제 6 스위치(S6)를 턴온시키는 경우 컨버팅 회로(120)의 전류는 제 3 스위치(S3), 인덕터(L), 제 6 스위치(S6)를 거쳐 흐르게 된다.

이와 같이, 벅-부스트 컨버터(100)는 입력 전압(VIN)을 출력 전압(VOUT)으로 변환함에 있어서, 벅 모드, 벅-부스트 모드 및 부스트 모드 각각에서 컨버팅 회로(120) 내부의 스위칭 동작에 상응하는 스위칭 신호(SW1, SW2)에 기초하여 리플을 생성하고, 출력 전압(VOUT)이 전압 분배되어 생성된 감압 전압(VND)에 상기 리플이 더해진 피드백 전압(VFB)을 출력 제어 전압(VSET)과 비교하여 스위칭 제어 신호(VO1, VO2)를 출력하며, 스위칭 제어 신호(VO1, VO2)에 기초하여 컨버팅 회로(120)의 전류 흐름 경로를 변경함으로써, 벅 모드에서 입력 전압(VIN)이 강압된 제 1 출력 전압(VOUT)을 출력하고, 벅-부스트 모드에서 입력 전압(VIN)과 전압 레벨이 유사한 제 2 출력 전압(VOUT)을 출력하며, 부스트 모드에서 입력 전압(VIN)이 승압된 제 3 출력 전압(VOUT)을 출력할 수 있다. 즉, 벅-부스트 컨버터(100)는 하나의 입력 전압(VIN)에 기초하여 다양한 출력 범위를 가진 출력 전압(VOUT)을 생성할 수 있다. 이 때, 벅-부스트 컨버터(100)는 히스테리시스 기반 제어에 기초하여 동작하기 때문에 높은 효율을 확보할 수 있다. 또한, 벅-부스트 컨버터(100)를 포함하는 전원 관리 집적 회로는 배터리(또는, 파워 서플라이)로부터 공급되는 전원을 효율적으로 관리함으로써, 전자 기기(예를 들어, 모바일 기기)의 내부 장치들(예를 들어, 프로세서, 메모리 장치 등)에서 소모되는 소모 전력을 감소시킬 수 있다. 한편, 도 1에서는 벅-부스트 컨버터(100)의 동작을 설명하기 위한 구성 요소들이 도시되어 있으나, 벅-부스트 컨버터(100)의 구성 요소들은 그에 한정되지 않는다. 예를 들어, 벅-부스트 컨버터(100)는 저항, 커패시터, 인덕터, 인버터(inverter), 버퍼(buffer) 등을 더 포함할 수도 있다.

도 3a 및 도 3b는 도 1의 벅-부스트 컨버터의 벅 모드를 설명하기 위한 도면들이다.

도 3a 및 도 3b를 참조하면, 벅-부스트 컨버터(100)가 벅 모드로 동작하는 일 예가 도시되어 있다. 도 3a에 도시된 바와 같이, 벅 모드에서는 제 5 스위치(S5)가 턴온 상태로 유지되고, 제 6 스위치(S6)가 턴오프 상태로 유지되므로, 제 3 스위치(S3)와 제 4 스위치(S4)가 교대로 턴온됨으로써 컨버팅 회로(120)의 전류 흐름 경로가 변경될 수 있다. 상술한 바와 같이, 벅-부스트 컨버터(100)는 벅 모드에서 입력 전압(VIN)을 강압하여 제 1 출력 전압(VOUT)을 생성하기 때문에, 제 1 출력 전압(VOUT)은 입력 전압(VIN)보다 전압 레벨이 낮을 수 있다.

구체적으로, 벅-부스트 컨버터(100)가 벅 모드로 동작하는 경우, 컨버팅 회로(120)는 전류 빌드-업 동작(current build up operation)과 전류 트랜스퍼 동작(current transfer operation)을 반복적으로 수행할 수 있다. 예를 들어, 컨버팅 회로(120)가 전류 빌드-업 동작을 수행하는 경우, 컨버팅 회로(120)는 제 1 전류 흐름 경로(PHI1)를 형성할 수 있다. 즉, 전류가 제 3 스위치(S3), 인덕터(L), 제 5 스위치(S5)를 거쳐 흐르는 것이다. 반면에, 컨버팅 회로(120)가 전류 트랜스퍼 동작을 수행하는 경우, 컨버팅 회로(120)는 제 2 전류 흐름 경로(PHI2)를 형성할 수 있다. 즉, 전류가 제 4 스위치(S4), 인덕터(L), 제 5 스위치(S5)를 거쳐 흐르는 것이다. 그러므로, 도 3b에 도시된 바와 같이, 컨버팅 회로(120)가 동작하는 동작 구간(BR+TR)이 고정된 상태에서, 컨버팅 회로(120)가 전류 빌드-업 동작을 수행하는 제 1 구간(BR)이 넓을수록 제 1 출력 전압(VOUT)은 커질 수 있고, 컨버팅 회로(120)가 전류 트랜스퍼 동작을 수행하는 제 2 구간(TR)이 넓을수록 제 1 출력 전압(VOUT)은 작아질 수 있다. 한편, 제 3 스위치(S3)가 턴온될 때, 제 1 스위치(S1)는 인덕터(L)의 일단을 제 3 스위치(S3)에 연결(즉, LH로 표시)시킬 수 있고, 제 4 스위치(S4)가 턴온될 때, 제 1 스위치(S1)는 인덕터(L)의 일단을 제 4 스위치(S4)에 연결(즉, LL로 표시)시킬 수 있다. 따라서, 컨버팅 회로(120)가 제 1 전류 흐름 경로(PHI1)를 형성할 때, 제 1 스위치(S1)의 제 1 스위칭 동작에 상응하는 제 1 스위칭 신호(SW1)는 제 1 전압 레벨(LH)(예를 들어, 하이 전압 레벨)을 가질 수 있고, 컨버팅 회로(120)가 제 2 전류 흐름 경로(PHI2)를 형성할 때, 제 1 스위치(S1)의 제 1 스위칭 동작에 상응하는 제 1 스위칭 신호(SW1)는 제 2 전압 레벨(LL)(예를 들어, 로우 전압 레벨)을 가질 수 있다. 다만, 벅 모드에서 제 5 스위치(S5)가 턴온 상태로 유지되고, 제 6 스위치(S6)가 턴오프 상태로 유지되기 때문에, 제 2 스위치(S2)의 제 2 스위칭 동작에 상응하는 제 2 스위칭 신호(SW2)는 제 1 전압 레벨(LH)(예를 들어, 하이 전압 레벨)로 유지될 수 있다.

도 4는 도 1의 벅-부스트 컨버터가 벅 모드로 동작하는 일 예를 나타내는 블록도이고, 도 5는 도 1의 벅-부스트 컨버터가 벅 모드로 동작하는 일 예를 나타내는 타이밍도이다.

도 4 및 도 5를 참조하면, 벅-부스트 컨버터(100)가 제 1 출력 전압(VOUT)이 전압 분배되어 생성된 감압 전압(VND)에 리플이 더해진 피드백 전압(VFB)을 출력 제어 전압(VSET)과 비교하여 스위칭 제어 신호(VO)를 생성하고, 스위칭 제어 신호(VO)에 기초하여 컨버팅 회로(120)의 전류 흐름 경로가 변경되는 일 예가 도시되어 있다.

도 4에 도시된 바와 같이, 벅 모드에서는 제 5 스위치(S5)가 턴온 상태로 유지되고, 제 6 스위치(S6)가 턴오프 상태로 유지되기 때문에, 제 3 스위치(S3)와 제 4 스위치(S4)가 교대로 턴온됨으로써 컨버팅 회로(120)의 전류 흐름 경로가 변경될 수 있다. 이를 위해, 제 3 스위치(S3)에는 제 3 스위칭 신호(BK)가 인가될 수 있고, 제 4 스위치(S4)에는 제 4 스위칭 신호(BKI)가 인가될 수 있다. 일 실시예에서, 제 3 스위치(S3)와 제 4 스위치(S4)가 동종의 트랜지스터로 구현되는 경우, 제 4 스위칭 신호(BKI)는 제 3 스위칭 신호(BK)가 반전된 신호일 수 있다. 다른 실시예에서, 제 3 스위치(S3)와 제 4 스위치(S4)가 이종의 트랜지스터로 구현되는 경우, 제 3 스위칭 신호(BK)와 제 4 스위치 신호(BKI)는 동일한 신호일 수 있다. 컨버팅 회로(120)에서, 제 3 스위치(S3)가 턴온될 때, 제 1 스위치(S1)는 인덕터(L)의 일단을 제 3 스위치(S3)에 연결(즉, LH로 표시)시키고, 제 4 스위치(S4)가 턴온될 때, 제 1 스위치(S1)는 인덕터(L)의 일단을 제 4 스위치(S4)에 연결(즉, LL로 표시)시키므로, 리플 인젝터(140)는 이러한 스위칭 동작에 상응하는 제 1 스위칭 신호(SW1)에 기초하여 리플을 생성할 수 있다. 또한, 상기 리플은 제 1 저항(R1)과 제 2 저항(R2)으로 구성된 저항 스트링을 거치면서 직류 전압인 감압 전압(VND)과 더해져 피드백 전압(VFB)이 되고, 이러한 피드백 전압(VFB)은 히스테리시스 비교기(160)의 제 2 입력 단자(예를 들어, 음의 입력 단자)에 인가될 수 있다. 나아가, 출력 제어 전압(VSET)이 히스테리시스 비교기(160)의 제 1 입력 단자(예를 들어, 양의 입력 단자)에 인가됨으로써, 히스테리시스 비교기(160)는 피드백 전압(VFB)과 출력 제어 전압(VSET)을 비교하여 스위칭 제어 신호(VO)를 생성할 수 있다.

도 5에 도시된 바와 같이, 히스테리시스 비교기(160)는 1개의 히스테리시스 구간(VHH-VHL)을 가질 수 있다. 이에, 피드백 전압(VFB)과 출력 제어 전압(VSET)이 비교됨에 있어서, 히스테리시스 비교기(160)는 피드백 전압(VFB)이 출력 제어 전압(VSET)보다 커지더라도, 피드백 전압(VFB)이 상부 히스테리시스 전압(VHH)에 도달하기 전까지는 스위칭 제어 신호(VO)의 논리 레벨을 유지(즉, 제 1 논리 레벨)시킨다. 이후, 히스테리시스 비교기(160)는 피드백 전압(VFB)이 상부 히스테리시스 전압(VHH)에 도달하면, 스위칭 제어 신호(VO)의 논리 레벨을 제 1 논리 레벨에서 제 2 논리 레벨로 변경(즉, CL로 표시)시킬 수 있다. 마찬가지로, 피드백 전압(VFB)과 출력 제어 전압(VSET)이 비교됨에 있어서, 히스테리시스 비교기(160)는 피드백 전압(VFB)이 출력 제어 전압(VSET)보다 작아지더라도, 피드백 전압(VFB)이 하부 히스테리시스 전압(VHL)에 도달하기 전까지는 스위칭 제어 신호(VO)의 논리 레벨을 유지(즉, 제 2 논리 레벨)시킨다. 이후, 히스테리시스 비교기(160)는 피드백 전압(VFB)이 하부 히스테리시스 전압(VHL)에 도달하면, 스위칭 제어 신호(VO)의 논리 레벨을 제 2 논리 레벨에서 제 1 논리 레벨로 변경(즉, CH로 표시)시킬 수 있다. 그러므로, 스위칭 컨트롤러(180)는 스위칭 제어 신호(VO)에 기초하여 컨버팅 회로(120)의 전류 흐름 경로를 변경시킬 수 있다. 예를 들어, 스위칭 제어 신호(VO)가 제 1 논리 레벨을 갖는 경우, 스위칭 컨트롤러(180)는 제 3 스위치(S3)를 턴온시키고, 제 4 스위치(S4)를 턴오프시킬 수 있다. 또한, 스위칭 제어 신호(VO)가 제 2 논리 레벨을 갖는 경우, 스위칭 컨트롤러(180)는 제 3 스위치(S3)를 턴오프시키고, 제 4 스위치(S4)를 턴온시킬 수 있다. 이에, 벅 모드에서 컨버팅 회로(120)는 전류 빌드-업 동작과 전류 트랜스퍼 동작을 반복적으로 수행할 수 있고, 그에 따라, 입력 전압(VIN)을 강압하여 제 1 출력 전압(VOUT)을 생성할 수 있다.

도 6a 및 도 6b는 도 1의 벅-부스트 컨버터의 벅-부스트 모드를 설명하기 위한 도면들이다.

도 6a 및 도 6b를 참조하면, 벅-부스트 컨버터(100)가 벅-부스트 모드로 동작하는 일 예가 도시되어 있다. 도 6a에 도시된 바와 같이, 벅-부스트 모드에서는 제 3 스위치(S3)와 제 4 스위치(S4)가 교대로 턴온되고, 제 5 스위치(S5)와 제 6 스위치(S6)가 교대로 턴온됨으로써 컨버팅 회로(120)의 전류 흐름 경로가 변경될 수 있다. 상술한 바와 같이, 벅-부스트 컨버터(100)는 벅-부스트 모드에서 입력 전압(VIN)을 강압 또는 승압하여 입력 전압(VIN)과 전압 레벨이 유사한 제 2 출력 전압(VOUT)을 생성할 수 있다. 따라서, 벅-부스트 모드의 제 2 출력 전압(VOUT)은 벅 모드의 제 1 출력 전압(VOUT)보다는 전압 레벨이 높고, 부스트 모드의 제 3 출력 전압(VOUT)보다는 전압 레벨이 낮다.

구체적으로, 벅-부스트 컨버터(100)가 벅-부스트 모드로 동작하는 경우, 컨버팅 회로(120)는 전류 빌드-업 동작, 제 1 전류 트랜스퍼 동작 및 제 2 전류 트랜스퍼 동작을 반복적으로 수행할 수 있다. 예를 들어, 컨버팅 회로(120)가 전류 빌드-업 동작을 수행하는 경우, 컨버팅 회로(120)는 제 1 전류 흐름 경로(PHI1)를 형성할 수 있다. 즉, 전류가 제 3 스위치(S3), 인덕터(L), 제 6 스위치(S6)를 거쳐 흐르는 것이다. 반면에, 컨버팅 회로(120)가 제 1 전류 트랜스퍼 동작을 수행하는 경우, 컨버팅 회로(120)는 제 2 전류 흐름 경로(PHI2)를 형성할 수 있다. 즉, 전류가 제 3 스위치(S3), 인덕터(L), 제 5 스위치(S5)를 거쳐 흐르는 것이다. 또한, 컨버팅 회로(120)가 제 2 전류 트랜스퍼 동작을 수행하는 경우, 컨버팅 회로(120)는 제 3 전류 흐름 경로(PHI3)를 형성할 수 있다. 즉, 전류가 제 4 스위치(S4), 인덕터(L), 제 5 스위치(S5)를 거쳐 흐르는 것이다. 그러므로, 도 6b에 도시된 바와 같이, 컨버팅 회로(120)가 동작하는 동작 구간(BR+TR1+TR2)이 고정된 상태에서, 컨버팅 회로(120)가 전류 빌드-업 동작을 수행하는 제 1 구간(BR)의 길이와 컨버팅 회로(120)가 제 2 전류 트랜스퍼 동작을 수행하는 제 2 구간(TR2)의 길이가 같아질수록 입력 전압(VIN)의 전압 레벨과 제 2 출력 전압(VOUT)의 전압 레벨이 같아질 수 있다. 또한, 컨버팅 회로(120)가 제 1 전류 트랜스퍼 동작을 수행하는 제 1 구간(TR1)의 길이가 넓을수록 벅-부스트 컨버터(100)의 효율은 증가될 수 있다. 한편, 제 3 스위치(S3)가 턴온될 때, 제 1 스위치(S1)는 인덕터(L)의 일단을 제 3 스위치(S3)에 연결(즉, LH로 표시)시킬 수 있고, 제 4 스위치(S4)가 턴온될 때, 제 1 스위치(S1)는 인덕터(L)의 일단을 제 4 스위치(S4)에 연결(즉, LL로 표시)시킬 수 있다. 또한, 제 5 스위치(S5)가 턴온될 때, 제 2 스위치(S2)는 인덕터(L)의 타단을 제 5 스위치(S5)에 연결(즉, LH로 표시)시킬 수 있고, 제 6 스위치(S6)가 턴온될 때, 제 2 스위치(S2)는 인덕터(L)의 타단을 제 6 스위치(S6)에 연결(즉, LL로 표시)시킬 수 있다. 따라서, 컨버팅 회로(120)가 제 1 전류 흐름 경로(PHI1)를 형성할 때, 제 1 스위치(S1)의 제 1 스위칭 동작에 상응하는 제 1 스위칭 신호(SW1)는 제 1 전압 레벨(LH)(예를 들어, 하이 전압 레벨)을 가질 수 있고, 제 2 스위치(S2)의 제 2 스위칭 동작에 상응하는 제 2 스위칭 신호(SW2)는 제 2 전압 레벨(LL)(예를 들어, 로우 전압 레벨)을 가질 수 있다. 또한, 컨버팅 회로(120)가 제 2 전류 흐름 경로(PHI2)를 형성할 때, 제 1 스위치(S1)의 제 1 스위칭 동작에 상응하는 제 1 스위칭 신호(SW1)는 제 1 전압 레벨(LH)(예를 들어, 하이 전압 레벨)을 가질 수 있고, 제 2 스위치(S2)의 제 2 스위칭 동작에 상응하는 제 2 스위칭 신호(SW2)도 제 1 전압 레벨(LH)(예를 들어, 하이 전압 레벨)을 가질 수 있다. 나아가, 컨버팅 회로(120)가 제 3 전류 흐름 경로(PHI2)를 형성할 때, 제 1 스위치(S1)의 제 1 스위칭 동작에 상응하는 제 1 스위칭 신호(SW1)는 제 2 전압 레벨(LL)(예를 들어, 로우 전압 레벨)을 가질 수 있고, 제 2 스위치(S2)의 제 2 스위칭 동작에 상응하는 제 2 스위칭 신호(SW2)는 제 1 전압 레벨(LH)(예를 들어, 하이 전압 레벨)을 가질 수 있다.

도 7은 도 1의 벅-부스트 컨버터가 벅-부스트 모드로 동작하는 일 예를 나타내는 블록도이고, 도 8는 도 1의 벅-부스트 컨버터가 벅-부스트 모드로 동작하는 일 예를 나타내는 타이밍도이다.

도 7 및 도 8을 참조하면, 벅-부스트 컨버터(100)가 제 2 출력 전압(VOUT)이 전압 분배되어 생성된 감압 전압(VND)에 리플이 더해진 피드백 전압(VFB)을 출력 제어 전압(VSET)과 비교하여 제 1 스위칭 제어 신호(VO1) 및 제 2 스위칭 제어 신호(VO2)를 생성하고, 제 1 스위칭 제어 신호(VO1) 및 제 2 스위칭 제어 신호(VO2)에 기초하여 컨버팅 회로(120)의 전류 흐름 경로가 변경되는 일 예가 도시되어 있다. 이 때, 제 1 스위칭 제어 신호(VO1)와 제 2 스위칭 제어 신호(VO2)의 조합에 의해 제 3 스위치(S3), 제 4 스위치(S4), 제 5 스위치(S5) 및 제 6 스위치(S6)가 제어될 수 있다.

도 7에 도시된 바와 같이, 벅-부스트 모드에서는 제 3 스위치(S3)와 제 4 스위치(S4)가 교대로 턴온되고, 제 5 스위치(S5)와 제 6 스위치(S6)가 교대로 턴온됨으로써 컨버팅 회로(120)의 전류 흐름 경로가 변경될 수 있다. 이를 위해, 제 3 스위치(S3)에는 제 3 스위칭 신호(BK)가 인가될 수 있고, 제 4 스위치(S4)에는 제 4 스위칭 신호(BKI)가 인가될 수 있다. 일 실시예에서, 제 3 스위치(S3)와 제 4 스위치(S4)가 동종의 트랜지스터로 구현되는 경우, 제 4 스위칭 신호(BKI)는 제 3 스위칭 신호(BK)가 반전된 신호일 수 있다. 다른 실시예에서, 제 3 스위치(S3)와 제 4 스위치(S4)가 이종의 트랜지스터로 구현되는 경우, 제 3 스위칭 신호(BK)와 제 4 스위치 신호(BKI)는 동일한 신호일 수 있다. 또한, 제 5 스위치(S5)에는 제 5 스위칭 신호(BS)가 인가될 수 있고, 제 6 스위치(S6)에는 제 6 스위칭 신호(BSI)가 인가될 수 있다. 일 실시예에서, 제 5 스위치(S5)와 제 6 스위치(S6)가 동종의 트랜지스터로 구현되는 경우, 제 6 스위칭 신호(BSI)는 제 5 스위칭 신호(BS)가 반전된 신호일 수 있다. 다른 실시예에서, 제 5 스위치(S5)와 제 6 스위치(S6)가 이종의 트랜지스터로 구현되는 경우, 제 5 스위칭 신호(BS)와 제 6 스위치 신호(BSI)는 동일한 신호일 수 있다. 컨버팅 회로(120)에서, 제 5 스위치(S5)가 턴온될 때, 제 2 스위치(S2)는 인덕터(L)의 타단을 제 5 스위치(S5)에 연결(즉, LH로 표시)시키고, 제 6 스위치(S6)가 턴온될 때, 제 2 스위치(S2)는 인덕터(L)의 타단을 제 6 스위치(S6)에 연결(즉, LL로 표시)시키므로, 리플 인젝터(140)는 이러한 스위칭 동작에 상응하는 제 2 스위칭 신호(SW2)에 기초하여 리플을 생성할 수 있다. 또한, 상기 리플은 제 1 저항(R1)과 제 2 저항(R2)으로 구성된 저항 스트링을 거치면서 직류 전압인 감압 전압(VND)과 더해져 피드백 전압(VFB)이 되고, 이러한 피드백 전압(VFB)은 히스테리시스 비교기(160)의 제 2 입력 단자(예를 들어, 음의 입력 단자)에 인가될 수 있다. 나아가, 출력 제어 전압(VSET)이 히스테리시스 비교기(160)의 제 1 입력 단자(예를 들어, 양의 입력 단자)에 인가됨으로써, 히스테리시트 비교기(160)는 피드백 전압(VFB)과 출력 제어 전압(VSET)을 비교하여 제 1 스위칭 제어 신호(VO1) 및 제 2 스위칭 제어 신호(VO2)를 생성할 수 있다.

도 8에 도시된 바와 같이, 히스테리시스 비교기(160)는 2개의 히스테리시스 구간들(VHH-VHL2, VHH-VHL1)을 가질 수 있다. 이에, 피드백 전압(VFB)과 출력 제어 전압(VSET)이 비교됨에 있어서, 히스테리시스 비교기(160)는 피드백 전압(VFB)이 출력 제어 전압(VSET)보다 커지더라도, 피드백 전압(VFB)이 상부 히스테리시스 전압(VHH)에 도달하기 전까지는 제 1 스위칭 제어 신호(VO1)의 논리 레벨과 제 2 스위칭 제어 신호(VO2)의 논리 레벨을 유지(즉, 제 1 논리 레벨)시킨다. 이후, 히스테리시스 비교기(160)는 피드백 전압(VFB)이 상부 히스테리시스 전압(VHH)에 도달하면, 제 1 스위칭 제어 신호(VO1)의 논리 레벨과 제 2 스위칭 제어 신호(VO2)의 논리 레벨을 제 1 논리 레벨에서 제 2 논리 레벨로 변경(즉, CL로 표시)시킬 수 있다. 마찬가지로, 피드백 전압(VFB)과 출력 제어 전압(VSET)이 비교됨에 있어서, 히스테리시스 비교기(160)는 피드백 전압(VFB)이 출력 제어 전압(VSET)보다 작아지더라도, 피드백 전압(VFB)이 제 1 하부 히스테리시스 전압(VHL1)에 도달하기 전까지는 제 1 스위칭 제어 신호(VO1)의 논리 레벨을 유지(즉, 제 2 논리 레벨)시키고, 피드백 전압(VFB)이 제 2 하부 히스테리시스 전압(VHL2)에 도달하기 전까지는 제 2 스위칭 제어 신호(VO2)의 논리 레벨을 유지(즉, 제 2 논리 레벨)시킬 수 있다. 이후, 히스테리시스 비교기(160)는 피드백 전압(VFB)이 제 1 하부 히스테리시스 전압(VHL1)에 도달하면, 제 1 스위칭 제어 신호(VO1)의 논리 레벨을 제 2 논리 레벨에서 제 1 논리 레벨로 변경(즉, CH1로 표시)시킬 수 있다. 이 때, 히스테리시스 비교기(160)는 피드백 전압(VFB)이 제 2 하부 히스테리시스 전압(VHL2)에 도달하기 전이므로, 제 2 스위칭 제어 신호(VO2)의 논리 레벨은 유지(즉, 제 2 논리 레벨)시킬 수 있다. 이후, 히스테리시스 비교기(160)는 피드백 전압(VFB)이 제 2 하부 히스테리시스 전압(VHL2)에 도달하면, 제 2 스위칭 제어 신호(VO2)의 논리 레벨을 제 2 논리 레벨에서 제 1 논리 레벨로 변경(즉, CH2로 표시)시킬 수 있다. 그러므로, 스위칭 컨트롤러(180)는 제 1 스위칭 제어 신호(VO1)와 제 2 스위칭 제어 신호(VO2)의 조합에 기초하여 컨버팅 회로(120)의 전류 흐름 경로를 변경시킬 수 있다. 예를 들어, 제 1 스위칭 제어 신호(VO1)와 제 2 스위칭 제어 신호(VO2)가 모두 제 1 논리 레벨을 갖는 경우, 스위칭 컨트롤러(180)는 제 3 스위치(S3)를 턴온시키고, 제 4 스위치(S4)를 턴오프시키며, 제 5 스위치(S5)를 턴오프시키고, 제 6 스위치(S6)를 턴온시킬 수 있다. 또한, 제 1 스위칭 제어 신호(VO1)와 제 2 스위칭 제어 신호(VO2)가 모두 제 2 논리 레벨을 갖는 경우, 스위칭 컨트롤러(180)는 제 3 스위치(S3)를 턴온시키고, 제 4 스위치(S4)를 턴오프시키며, 제 5 스위치(S5)를 턴온시키고, 제 6 스위치(S6)를 턴오프시킬 수 있다. 나아가, 제 1 스위칭 제어 신호(VO1)가 제 1 논리 레벨을 갖고, 제 2 스위칭 제어 신호(VO2)가 제 2 논리 레벨을 갖는 경우, 스위칭 컨트롤러(180)는 제 3 스위치(S3)를 턴오프시키고, 제 4 스위치(S4)를 턴온시키며, 제 5 스위치(S5)를 턴온시키고, 제 6 스위치(S6)를 턴오프시킬 수 있다. 이에, 벅-부스트 모드에서 컨버팅 회로(120)는 전류 빌드-업 동작, 제 1 전류 트랜스퍼 동작 및 제 2 전류 트랜스퍼 동작을 반복적으로 수행할 수 있고, 그에 따라, 입력 전압(VIN)과 전압 레벨이 유사한 제 3 출력 전압(VOUT)을 생성할 수 있다. 다만, 이것은 예시적인 것으로서, 요구되는 조건에 따라, 히스테리시스 비교기(160)의 구성 및 동작은 다양하게 설계 변경(예를 들어, 히스테리시스 구간의 변경 등)될 수 있다. 한편, 도 7 및 도 8에서는 리플 인젝터(140)가 제 2 스위칭 신호(SW2)에 기초하여 리플을 생성하는 것으로 설명하였으나, 실시예에 따라, 리플 인젝터(140)는 제 1 스위칭 신호(SW1)에 기초하여 리플을 생성할 수도 있고, 제 1 스위칭 신호(SW1)와 제 2 스위칭 신호(SW2)의 조합에 기초하여 리플을 생성할 수도 있다.

도 9a 및 도 9b는 도 1의 벅-부스트 컨버터의 부스트 모드를 설명하기 위한 도면들이다.

도 9a 및 도 9b를 참조하면, 벅-부스트 컨버터(100)가 부스트 모드로 동작하는 일 예가 도시되어 있다. 도 9a에 도시된 바와 같이, 부스트 모드에서는 제 3 스위치(S3)가 턴온 상태로 유지되고, 제 4 스위치(S4)가 턴오프 상태로 유지되므로, 제 5 스위치(S5)와 제 6 스위치(S6)가 교대로 턴온됨으로써 컨버팅 회로(120)의 전류 흐름 경로가 변경될 수 있다. 상술한 바와 같이, 벅-부스트 컨버터(100)는 부스트 모드에서 입력 전압(VIN)을 승압하여 제 3 출력 전압(VOUT)을 생성하기 때문에, 제 3 출력 전압(VOUT)은 입력 전압(VIN)보다 전압 레벨이 높을 수 있다.

구체적으로, 벅-부스트 컨버터(100)가 부스트 모드로 동작하는 경우, 컨버팅 회로(120)는 전류 빌드-업 동작과 전류 트랜스퍼 동작을 반복적으로 수행할 수 있다. 예를 들어, 컨버팅 회로(120)가 전류 빌드-업 동작을 수행하는 경우, 컨버팅 회로(120)는 제 1 전류 흐름 경로(PHI1)를 형성할 수 있다. 즉, 전류가 제 3 스위치(S3), 인덕터(L), 제 6 스위치(S6)를 거쳐 흐르는 것이다. 반면에, 컨버팅 회로(120)가 전류 트랜스퍼 동작을 수행하는 경우, 컨버팅 회로(120)는 제 2 전류 흐름 경로(PHI2)를 형성할 수 있다. 즉, 전류가 제 3 스위치(S3), 인덕터(L), 제 5 스위치(S5)를 거쳐 흐르는 것이다. 그러므로, 도 9b에 도시된 바와 같이, 컨버팅 회로(120)가 동작하는 동작 구간(BR+TR)이 고정된 상태에서, 컨버팅 회로(120)가 전류 빌드-업 동작을 수행하는 제 1 구간(BR)이 넓을수록 제 3 출력 전압(VOUT)은 커질 수 있고, 컨버팅 회로(120)가 전류 트랜스퍼 동작을 수행하는 제 2 구간(TR)이 넓을수록 제 3 출력 전압(VOUT)은 작아질 수 있다. 한편, 제 5 스위치(S5)가 턴온될 때, 제 2 스위치(S2)는 인덕터(L)의 타단을 제 5 스위치(S5)에 연결(즉, LH로 표시)시킬 수 있고, 제 6 스위치(S6)가 턴온될 때, 제 2 스위치(S2)는 인덕터(L)의 타단을 제 6 스위치(S6)에 연결(즉, LL로 표시)시킬 수 있다. 따라서, 컨버팅 회로(120)가 제 1 전류 흐름 경로(PHI1)를 형성할 때, 제 2 스위치(S2)의 제 2 스위칭 동작에 상응하는 제 2 스위칭 신호(SW2)는 제 2 전압 레벨(LL)(예를 들어, 로우 전압 레벨)을 가질 수 있고, 컨버팅 회로(120)가 제 2 전류 흐름 경로(PHI2)를 형성할 때, 제 2 스위치(S2)의 제 2 스위칭 동작에 상응하는 제 2 스위칭 신호(SW2)는 제 1 전압 레벨(LH)(예를 들어, 하이 전압 레벨)을 가질 수 있다. 다만, 부스트 모드에서 제 3 스위치(S3)가 턴온 상태로 유지되고, 제 4 스위치(S4)가 턴오프 상태로 유지되기 때문에, 제 1 스위치(S1)의 제 1 스위칭 동작에 상응하는 제 1 스위칭 신호(SW1)는 제 1 전압 레벨(LH)(예를 들어, 하이 전압 레벨)로 유지될 수 있다.

도 10은 도 1의 벅-부스트 컨버터가 부스트 모드로 동작하는 일 예를 나타내는 블록도이고, 도 11은 도 1의 벅-부스트 컨버터가 부스트 모드로 동작하는 일 예를 나타내는 타이밍도이다.

도 10 및 도 11을 참조하면, 벅-부스트 컨버터(100)가 제 3 출력 전압(VOUT)이 전압 분배되어 생성된 감압 전압(VND)에 리플이 더해진 피드백 전압(VFB)을 출력 제어 전압(VSET)과 비교하여 스위칭 제어 신호(VO)를 생성하고, 스위칭 제어 신호(VO)에 기초하여 컨버팅 회로(120)의 전류 흐름 경로가 변경되는 일 예가 도시되어 있다.

도 10에 도시된 바와 같이, 부스트 모드에서는 제 3 스위치(S3)가 턴온 상태로 유지되고, 제 4 스위치(S4)가 턴오프 상태로 유지되기 때문에, 제 5 스위치(S5)와 제 6 스위치(S6)가 교대로 턴온됨으로써 컨버팅 회로(120)의 전류 흐름 경로가 변경될 수 있다. 이를 위해, 제 5 스위치(S5)에는 제 5 스위칭 신호(BS)가 인가될 수 있고, 제 6 스위치(S6)에는 제 6 스위칭 신호(BSI)가 인가될 수 있다. 일 실시예에서, 제 5 스위치(S5)와 제 6 스위치(S6)가 동종의 트랜지스터로 구현되는 경우, 제 6 스위칭 신호(BSI)는 제 5 스위칭 신호(BS)가 반전된 신호일 수 있다. 다른 실시예에서, 제 5 스위치(S5)와 제 6 스위치(S6)가 이종의 트랜지스터로 구현되는 경우, 제 5 스위칭 신호(BS)와 제 6 스위치 신호(BSI)는 동일한 신호일 수 있다. 컨버팅 회로(120)에서, 제 5 스위치(S5)가 턴온될 때, 제 2 스위치(S2)는 인덕터(L)의 타단을 제 5 스위치(S5)에 연결(즉, LH로 표시)시키고, 제 6 스위치(S6)가 턴온될 때, 제 2 스위치(S2)는 인덕터(L)의 타단을 제 6 스위치(S6)에 연결(즉, LL로 표시)시키므로, 리플 인젝터(140)는 이러한 스위칭 동작에 상응하는 제 2 스위칭 신호(SW2)에 기초하여 리플을 생성할 수 있다. 또한, 상기 리플은 제 1 저항(R1)과 제 2 저항(R2)으로 구성된 저항 스트링을 거치면서 직류 전압인 감압 전압(VND)과 더해져 피드백 전압(VFB)이 되고, 이러한 피드백 전압(VFB)은 히스테리시스 비교기(160)의 제 2 입력 단자(예를 들어, 음의 입력 단자)에 인가될 수 있다. 나아가, 출력 제어 전압(VSET)이 히스테리시스 비교기(160)의 제 1 입력 단자(예를 들어, 양의 입력 단자)에 인가됨으로써, 히스테리시트 비교기(160)는 피드백 전압(VFB)과 출력 제어 전압(VSET)을 비교하여 스위칭 제어 신호(VO)를 생성할 수 있다.

도 11에 도시된 바와 같이, 히스테리시스 비교기(160)는 1개의 히스테리시스 구간(VHH-VHL)을 가질 수 있다. 이에, 피드백 전압(VFB)과 출력 제어 전압(VSET)이 비교됨에 있어서, 히스테리시스 비교기(160)는 피드백 전압(VFB)이 출력 제어 전압(VSET)보다 커지더라도, 피드백 전압(VFB)이 상부 히스테리시스 전압(VHH)에 도달하기 전까지는 스위칭 제어 신호(VO)의 논리 레벨을 유지(즉, 제 2 논리 레벨)시킨다. 이후, 히스테리시스 비교기(160)는 피드백 전압(VFB)이 상부 히스테리시스 전압(VHH)에 도달하면, 스위칭 제어 신호(VO)의 논리 레벨을 제 2 논리 레벨에서 제 1 논리 레벨로 변경(즉, CH로 표시)시킬 수 있다. 마찬가지로, 피드백 전압(VFB)과 출력 제어 전압(VSET)이 비교됨에 있어서, 히스테리시스 비교기(160)는 피드백 전압(VFB)이 출력 제어 전압(VSET)보다 작아지더라도, 피드백 전압(VFB)이 하부 히스테리시스 전압(VHL)에 도달하기 전까지는 스위칭 제어 신호(VO)의 논리 레벨을 유지(즉, 제 1 논리 레벨)시킨다. 이후, 히스테리시스 비교기(160)는 피드백 전압(VFB)이 하부 히스테리시스 전압(VHL)에 도달하면, 스위칭 제어 신호(VO)의 논리 레벨을 제 1 논리 레벨에서 제 2 논리 레벨로 변경(즉, CL로 표시)시킬 수 있다. 그러므로, 스위칭 컨트롤러(180)는 스위칭 제어 신호(VO)에 기초하여 컨버팅 회로(120)의 전류 흐름 경로를 변경시킬 수 있다. 예를 들어, 스위칭 제어 신호(VO)가 제 1 논리 레벨을 갖는 경우, 스위칭 컨트롤러(180)는 제 5 스위치(S5)를 턴온시키고, 제 6 스위치(S6)를 턴오프시킬 수 있다. 또한, 스위칭 제어 신호(VO)가 제 2 논리 레벨을 갖는 경우, 스위칭 컨트롤러(180)는 제 5 스위치(S5)를 턴오프시키고, 제 6 스위치(S6)를 턴온시킬 수 있다. 이에, 부스트 모드에서 컨버팅 회로(120)는 전류 빌드-업 동작과 전류 트랜스퍼 동작을 반복적으로 수행할 수 있고, 그에 따라, 입력 전압(VIN)을 승압하여 제 3 출력 전압(VOUT)을 생성할 수 있다.

도 12는 도 1의 벅-부스트 컨버터에 포함되는 히스테리시스 비교기를 나타내는 블록도이다.

도 12를 참조하면, 히스테리시스 비교기(160)는 제 1 전류 경로(T1, T2, R1, R3, T4), 제 2 전류 경로(T1, T3, R2, R3, T4), 히스테리시스 제어 스위치 블록(SW), 적응형 히스테리시스 전류 블록(162) 및 비교 블록(164)을 포함할 수 있다.

제 1 전류 경로(T1, T2, R1, R3, T4)는 제 1 입력 전압(INP)에 기초하여 제 1 전류(I1)를 흐르게 할 수 있다. 일 실시예에서, 제 1 입력 전압(INP)은 감압 전압(VND)에 리플이 더해진 피드백 전압(VFB)일 수 있다. 제 2 전류 경로(T1, T3, R2, R3, T4)는 제 2 입력 전압(INN)에 기초하여 제 2 전류(I2)를 흐르게 할 수 있다. 일 실시예에서, 제 2 입력 전압(INN)은 감압 전압(VND)에 상응하는 출력 제어 전압(VSET)일 수 있다. 비교 블록(164)은 제 1 전류(I1)가 흐름에 따라 제 1 전류 경로(T1, T2, R1, R3, T4)의 제 1 노드(NODE1)에 생성되는 제 1 비교 전압과 제 2 전류(I2)가 흐름에 따라 제 2 전류 경로(T1, T3, R2, R3, T4)의 제 2 노드(NODE2)에 생성되는 제 2 비교 전압을 비교하여 제 1 논리 레벨 또는 제 1 논리 레벨과 상반되는 제 2 논리 레벨을 갖는 출력 신호(OUT)를 출력할 수 있다. 이 때, 출력 신호(OUT)는 컨버팅 회로(120)의 전류 흐름 경로를 변경하기 위한 스위칭 제어 신호(VO)일 수 있다. 적응형 히스테리시스 전류 블록(162)은 제 1 전류 경로(T1, T2, R1, R3, T4) 또는 제 2 전류 경로(T1, T3, R2, R3, T4)에 연결되어 제 1 전류(I1)의 일부 또는 제 2 전류(I2)의 일부를 싱킹하여 히스테리시스 구간을 가변시킬 수 있다. 예를 들어, 도 12에서는 적응형 히스테리시스 전류 블록(162)이 제 2 전류 경로(T1, T3, R2, R3, T4)에 연결되는 것으로 도시되어 있으나, 실시예에 따라, 적응형 히스테리시스 전류 블록(162)이 제 1 전류 경로(T1, T2, R1, R3, T4)에 연결될 수도 있다. 히스테리시스 제어 스위치 블록(SW)은 적응형 히스테리시스 전류 블록(162)의 싱킹 동작을 제어(즉, 적응형 히스테리시스 전류 블록(162)이 싱킹 동작을 수행하거나 수행하지 않도록 제어)하여 히스테리시스 구간을 형성할 수 있다. 다만, 도 12에서는 히스테리시스 제어 스위치 블록(SW)이 하나의 스위치로 도시되어 있으나, 히스테리시스 제어 스위치 블록(SW)이 그에 한정되는 것은 아니다.

구체적으로, 피드백 전압(VFB)에 상응하는 제 1 입력 전압(INP)이 커지면, 제 2 전류 경로(T1, T3, R2, R3, T4)에 흐르는 제 2 전류(I2)가 커지고, 제 2 전류 경로(T1, T3, R2, R3, T4)의 제 2 노드(NODE2)에 생성되는 제 2 비교 전압은 커지게 된다. 반면에, 피드백 전압(VFB)에 상응하는 제 1 입력 전압(INP)이 작아지면, 제 2 전류 경로(T1, T3, R2, R3, T4)에 흐르는 제 2 전류(I2)가 작아지고, 제 2 전류 경로(T1, T3, R2, R3, T4)의 제 2 노드(NODE2)에 생성되는 제 2 비교 전압은 작아지게 된다. 따라서, 히스테리시스 비교기(160)는 히스테리시스 구간을 확보하기 위해 피드백 전압(VFB)에 상응하는 제 1 입력 전압(INP)이 커질 때에는, 히스테리시스 제어 스위치 블록(SW)을 턴온시켜 제 2 전류(I2)의 일부를 싱킹함으로써 제 2 전류 경로(T1, T3, R2, R3, T4)의 제 2 노드(NODE2)에 생성되는 제 2 비교 전압을 감소시킬 수 있다. 반면에, 피드백 전압(VFB)에 상응하는 제 1 입력 전압(INP)이 작아질 때에는, 히스테리시스 제어 스위치 블록(SW)을 턴오프시켜 제 2 전류(I2)의 일부가 싱킹되지 않도록 할 수 있다. 그 결과, 피드백 전압(VFB)에 상응하는 제 1 입력 전압(INP)이 출력 제어 전압(VSET)에 상응하는 제 2 입력 전압(INN)과 비교될 때, 히스테리시스 구간 내에서 비교 블록(164)에서 출력되는 출력 신호(OUT)(즉, 스위칭 제어 신호(VO))의 논리 레벨이 변하지 않도록 할 수 있다. 이와 같이, 히스테리시스 제어 스위치 블록(SW)의 스위칭 동작에 의해 히스테리시스 구간이 형성될 수 있다. 이 때, 히스테리시스 비교기(160)는 싱킹 전류(LH)를 가변시킴으로써 히스테리시스 구간을 적응적으로 조절할 수 있다.

도 13은 도 12의 히스테리시스 비교기에 포함되는 적응형 히스테리시스 전류 블록을 나타내는 회로도이고, 도 14는 도 13의 적응형 히스테리지스 전류 블록의 동작을 설명하기 위한 도면이다.

도 13 및 도 14를 참조하면, 적응형 히스테리시스 전류 블록(162)은 제 3 전류 경로(T11, T21, T41), 제 4 전류 경로(T11, T31, T51) 및 스위치 블록(TA, TB, T10)을 포함할 수 있다. 이 때, 도 13에 도시된 바와 같이, 전류 미러 블록(T71, T91, T61, T81)은 제 3 전류 경로(T11, T21, T41), 제 4 전류 경로(T11, T31, T51) 및 스위치 블록(TA, TB, T10)과 연결되어 전류 미러 동작을 수행할 수 있다.

제 3 전류 경로(T11, T21, T41)는 제 3 입력 전압(INN)에 기초하여 제 3 전류(IA)를 흐르게 할 수 있다. 일 실시예에서, 제 3 입력 전압(INN)은 감압 전압(VND)에 상응하는 출력 제어 전압(VSET)일 수 있다. 제 4 전류 경로(T11, T31, T51)는 제 4 입력 전압(INP)에 기초하여 제 4 전류(IB)를 흐르게 할 수 있다. 일 실시예에서, 제 4 입력 전압(INP)은 감압 전압(VND)에 리플이 더해진 피드백 전압(VFB)일 수 있다. 이 때, 도 14에 도시된 바와 같이, 피드백 전압(VFB)에 상응하는 제 4 입력 전압(INP)이 감압 전압(VND)에 상응하는 제 3 입력 전압(INN)보다 크면, 제 3 전류 경로(T11, T21, T41)에 흐르는 제 3 전류(IA)가 제 4 전류 경로(T11, T31, T51)에 흐르는 제 4 전류(IB)보다 크다. 반면에, 피드백 전압(VFB)에 상응하는 제 4 입력 전압(INP)이 감압 전압(VND)에 상응하는 제 3 입력 전압(INN)보다 작으면, 제 3 전류(IA)가 제 4 전류 경로(T11, T31, T51)에 흐르는 제 4 전류(IB)가 제 3 전류 경로(T11, T21, T41)에 흐르는 제 3 전류(IA)보다 크다. 이 때, 스위치 블록(TA, TB, T10)은 제 3 전류 경로(T11, T21, T41)에 흐르는 제 3 전류(IA)가 제 4 전류 경로(T11, T31, T51)에 흐르는 제 4 전류(IB)보다 큰 경우, 제 4 전류 경로(T11, T31, T51)에 흐르는 제 4 전류(IB)를 싱킹 전류(IH)로 결정하고, 제 3 전류 경로(T11, T21, T41)에 흐르는 제 3 전류(IA)가 제 4 전류 경로(T11, T31, T51)에 흐르는 제 4 전류(IB)보다 작은 경우, 제 3 전류 경로(T11, T21, T41)에 흐르는 제 3 전류(IA)를 싱킹 전류(IH)로 결정할 수 있다. 이를 위해, 도 14에 도시된 바와 같이, 제 3 전류 경로(T11, T21, T41)에 흐르는 제 3 전류(IA)가 제 4 전류 경로(T11, T31, T51)에 흐르는 제 4 전류(IB)보다 큰 경우, 제 1 전류 결정 스위치(TA)에 인가되는 제 1 전류 결정 신호(SWA)가 활성화(즉, 제 2 전류 결정 신호(SWB)는 비활성화)되어 제 1 전류 결정 스위치(TA)가 턴온될 수 있다. 그 결과, 제 4 전류 경로(T11, T31, T51)에 흐르는 제 4 전류(IB)가 싱킹 전류(IH)로 결정될 수 있다. 반면에, 제 3 전류 경로(T11, T21, T41)에 흐르는 제 3 전류(IA)가 제 4 전류 경로(T11, T31, T51)에 흐르는 제 4 전류(IB)보다 작은 경우, 제 2 전류 결정 스위치(TB)에 인가되는 제 2 전류 결정 신호(SWB)가 활성화(즉, 제 1 전류 결정 신호(SWA)는 비활성화)되어 제 2 전류 결정 스위치(TB)가 턴온될 수 있다. 그 결과, 제 3 전류 경로(T11, T21, T41)에 흐르는 제 3 전류(IA)가 싱킹 전류(IH)로 결정될 수 있다. 이와 같이, 적응형 히스테리시스 전류 블록(162)은 제 3 전류 경로(T11, T21, T41)에 흐르는 제 3 전류(IA)와 제 4 전류 경로(T11, T31, T51)에 흐르는 제 4 전류(IB) 중에서 작은 전류(즉, USR로 표시)를 싱킹 전류(IH)로서 이용함으로써, 히스테리시스 비교기(160)의 히스테리시스 구간을 듀티 변화에 따른 주파수 변화를 최소화하면서 가변할 수 있다.

도 15는 본 발명의 실시예들에 따른 벅-부스트 컨버터를 나타내는 블록도이다.

도 15를 참조하면, 벅-부스트 컨버터(200)는 컨버팅 회로(220), 리플 인젝터(240), 히스테리시스 비교기(260) 및 스위칭 컨트롤러(280)를 포함할 수 있다.

컨버팅 회로(220)는 벅 모드에서 입력 전압(VIN)을 강압하여 제 1 출력 전압(VOUT)을 생성하고, 부스트 모드에서 입력 전압(VIN)을 승압하여 제 3 출력 전압(VOUT)을 생성하며, 벅-부스트 모드에서 입력 전압(VIN)을 강압 또는 승압하여 제 1 출력 전압(VOUT)과 제 3 출력 전압(VOUT) 사이의 제 2 출력 전압(VOUT)을 생성할 수 있다. 이 때, 제 1 출력 전압(VOUT)은 입력 전압(VIN)이 강압되어 생성된 것이므로, 입력 전압(VIN)보다 전압 레벨이 낮을 수 있다. 제 2 출력 전압(VOUT)은 입력 전압(VIN)이 승압되어 생성된 것이므로, 입력 전압(VIN)보다 전압 레벨이 높을 수 있다. 제 3 출력 전압(VOUT)은 입력 전압(VIN)과 유사한 전압 레벨을 갖는 것으로서, 제 1 출력 전압(VOUT)보다는 전압 레벨이 높고, 제 3 출력 전압(VOUT)보다는 전압 레벨이 낮을 수 있다. 즉, 벅-부스트 컨버터(200)가 벅 모드로 동작하는 경우, 입력 전압(VIN)이 출력 전압(VOUT)(즉, 제 1 출력 전압)보다 높은 전압 레벨을 갖고, 벅-부스트 컨버터(200)가 벅-부스트 모드로 동작하는 경우, 입력 전압(VIN)과 출력 전압(VOUT)(즉, 제 2 출력 전압)이 유사한 전압 레벨을 가지며, 벅-부스트 컨버터(200)가 부스트 모드로 동작하는 경우, 입력 전압(VIN)이 출력 전압(VOUT)(즉, 제 3 출력 전압)보다 낮은 전압 레벨을 갖는다.

일 실시예에서, 컨버팅 회로(220)는 입력단(S3, S4), 출력단(S5, S6, R1, R2, C), 인덕터(L), 제 1 스위치(S1) 및 제 2 스위치(S2)를 포함할 수 있다. 구체적으로, 입력단(S3, S4)은 제 3 스위치(S3) 및 제 4 스위치(S4)를 포함할 수 있다. 제 3 스위치(S3)는 입력 전압(VIN)과 연결되고, 제 4 스위치(S4)는 접지 전압(GND)과 연결될 수 있다. 따라서, 제 3 스위치(S3)가 턴온되고 제 4 스위치(S4)가 턴오프되면 입력단(S3, S4)은 입력 전압(VIN)을 제공하고, 제 4 스위치(S4)가 턴온되고 제 3 스위치(S3)가 턴오프되면 입력단(S3, S4)은 접지 전압(GND)을 제공할 수 있다. 이 때, 제 3 스위치(S3)와 제 4 스위치(S4)는 서로 상반되게 동작한다. 즉, 제 3 스위치(S3)가 턴온되면 제 4 스위치(S4)가 턴오프되고, 제 4 스위치(S4)가 턴온되면 제 3 스위치(S3)는 턴오프된다. 일 실시예에서, 제 3 스위치(S3)와 제 4 스위치(S4)가 동종의 트랜지스터로 구현될 수 있다. 이 경우, 제 3 스위치(S3)에는 제 3 스위칭 신호(BK)가 인가될 수 있고, 제 4 스위치(S4)에는 제 3 스위칭 신호(BK)가 반전된 제 4 스위칭 신호(BKI)가 인가될 수 있다. 다른 실시예에서, 제 3 스위치(S3)와 제 4 스위치(S4)가 이종의 트랜지스터로 구현될 수 있다. 이 경우, 제 3 스위치(S3)에는 제 3 스위칭 신호(BK)가 인가될 수 있고, 제 4 스위치(S4)에는 제 3 스위칭 신호(BK)와 동일한 제 4 스위칭 신호(BKI)가 인가될 수 있다. 다만, 이것은 예시적인 것으로서 입력단(S3, S4)의 스위치 구성이 그에 한정되는 것은 아니다.

출력단(S5, S6, R1, R2, C)은 제 5 스위치(S5), 제 6 스위치(S6), 제 1 저항(R1), 제 2 저항(R2) 및 커패시터(C)를 포함할 수 있다. 이 때, 출력 전압(VOUT)이 출력되는 출력 노드는 커패시터(C)의 일단과 제 1 저항(R1)의 일단이 연결된 노드에 해당하고, 피드백 전압(VFB)이 출력되는 분배 노드는 제 1 저항(R1)의 타단과 제 2 저항(R2)의 일단이 연결된 노드에 해당한다. 즉, 제 1 저항(R1)과 제 2 저항(R2)은 피드백 전압(VFB)을 생성하는 저항 스트링을 구성하고, 피드백 전압(VFB)은 출력 전압(VOUT)이 제 1 저항(R1)과 제 2 저항(R2)에 의해 전압 분배됨으로써 생성될 수 있다. 즉, 출력 전압(VOUT)이 저항 스트링에 의해 감압되어 생성된 감압 전압이 피드백 전압(VFB)으로서 히스테리시스 비교기(260)에 출력된다. 한편, 제 2 저항(R2)의 타단은 접지 전압(GND)에 연결되고, 커패시터(C)의 타단도 접지 전압(GND)에 연결될 수 있다. 인덕터(L)는 입력단(S3, S4)과 출력단(S5, S6, R1, R2, C) 사이에 위치할 수 있다. 따라서, 제 5 스위치(S5)가 턴온되고 제 6 스위치(S6)가 턴오프되면 인덕터(L)가 출력 노드와 연결되고, 제 6 스위치(S6)가 턴온되고 제 5 스위치(S5)가 턴오프되면 인덕터(L)가 접지 전압(GND)과 연결될 수 있다. 이 때, 제 5 스위치(S5)와 제 6 스위치(S6)는 서로 상반되게 동작한다. 즉, 제 5 스위치(S5)가 턴온되면 제 6 스위치(S6)가 턴오프되고, 제 6 스위치(S6)가 턴온되면 제 5 스위치(S5)는 턴오프된다. 일 실시예에서, 제 5 스위치(S5)와 제 6 스위치(S6)가 동종의 트랜지스터로 구현될 수 있다. 이 경우, 제 5 스위치(S5)에는 제 5 스위칭 신호(BS)가 인가될 수 있고, 제 6 스위치(S6)에는 제 5 스위칭 신호(BS)가 반전된 제 6 스위칭 신호(BSI)가 인가될 수 있다. 다른 실시예에서, 제 5 스위치(S5)와 제 6 스위치(S6)가 이종의 트랜지스터로 구현될 수 있다. 이 경우, 제 5 스위치(S5)에는 제 5 스위칭 신호(BS)가 인가될 수 있고, 제 6 스위치(S6)에는 제 5 스위칭 신호(BS)와 동일한 제 6 스위칭 신호(BSI)가 인가될 수 있다. 다만, 이것은 예시적인 것으로서 출력단(S5, S6, R1, R2, C)의 스위치 구성이 그에 한정되는 것은 아니다.

제 1 스위치(S1)는 인덕터(L)의 일단을 입력단(S3, S4)의 제 3 스위치(S3) 또는 제 4 스위치(S4)에 선택적으로 연결시키는 제 1 스위칭 동작을 수행할 수 있다. 구체적으로, 입력단(S3, S4)의 제 3 스위치(S3)가 턴온될 때, 제 1 스위치(S1)는 인덕터(L)의 일단을 입력단(S3, S4)의 제 3 스위치(S3)에 연결(즉, LH로 표시)시킬 수 있고, 입력단(S3, S4)의 제 4 스위치(S4)가 턴온될 때, 제 1 스위치(S1)는 인덕터(L)의 일단을 입력단(S3, S4)의 제 4 스위치(S4)에 연결(즉, LL로 표시)시킬 수 있다. 제 2 스위치(S2)는 인덕터(L)의 타단을 출력단(S5, S6, R1, R2, C)의 제 5 스위치(S5) 또는 제 6 스위치(S6)에 선택적으로 연결시키는 제 2 스위칭 동작을 수행할 수 있다. 구체적으로, 출력단(S5, S6, R1, R2, C)의 제 5 스위치(S5)가 턴온될 때, 제 2 스위치(S2)는 인덕터(L)의 타단을 출력단(S5, S6, R1, R2, C)의 제 5 스위치(S5)에 연결(즉, LH로 표시)시킬 수 있고, 출력단(S5, S6, R1, R2, C)의 제 6 스위치(S6)가 턴온될 때, 제 2 스위치(S2)는 인덕터(L)의 타단을 출력단(S5, S6, R1, R2, C)의 제 6 스위치(S6)에 연결(즉, LL로 표시)시킬 수 있다. 상술한 바와 같이, 출력단(S5, S6, R1, R2, C)은 벅 모드에서 제 1 출력 전압(VOUT)을 출력 노드로 출력하고, 벅-부스트 모드에서 제 2 출력 전압(VOUT)을 출력 노드로 출력하며, 부스트 모드에서 제 3 출력 전압(VOUT)을 출력 노드로 출력할 수 있다. 이를 위해, 벅 모드에서 제 5 스위치(S5)는 턴온 상태를 유지하고, 제 6 스위치(S6)는 턴오프 상태를 유지하며, 제 3 스위치(S3)와 제 4 스위치(S4)가 교대로 턴온될 수 있다. 또한, 벅-부스트 모드에서 제 3 스위치(S3)와 제 4 스위치(S4)는 교대로 턴온되고, 제 5 스위치(S5)와 제 6 스위치(S6)도 교대로 턴온될 수 있다. 나아가, 부스트 모드에서 제 3 스위치(S3)는 턴온 상태를 유지하고, 제 4 스위치(S4)는 턴오프 상태를 유지하며, 제 5 스위치(S5)와 제 6 스위치(S6)가 교대로 턴온될 수 있다.

리플 인젝터(240)는 벅 모드, 벅-부스트 모드 및 부스트 모드 각각에서 컨버팅 회로(220) 내부의 스위칭 동작에 상응하는 스위칭 신호(SW1, SW2)에 기초하여 교류 전압에 상응하는 리플을 생성할 수 있다. 구체적으로, 리플 인젝터(240)는 벅 모드에서 컨버팅 회로(220)에 구비된 제 1 스위치(S1)의 제 1 스위칭 동작에 상응하는 제 1 스위칭 신호(SW1)에 기초하여 리플을 생성할 수 있다. 예를 들어, 벅 모드에서 리플 인젝터(240)가 생성하는 리플은 제 1 스위칭 신호(SW1)가 제 1 전압 레벨을 가질 때 상승 또는 하강하는 형태를 가질 수 있고, 제 1 스위칭 신호(SW1)가 제 1 전압 레벨과 상반되는 제 2 전압 레벨을 가질 때 하강 또는 상승하는 형태를 가질 수 있다. 또한, 리플 인젝터(240)는 벅-부스트 모드에서 컨버팅 회로(220)에 구비된 제 2 스위치(S2)의 제 2 스위칭 동작에 상응하는 제 2 스위칭 신호(SW2)에 기초하여 리플을 생성할 수 있다. 예를 들어, 벅-부스트 모드에서 리플 인젝터(240)가 생성하는 리플은 제 2 스위칭 신호(SW2)가 제 1 전압 레벨을 가질 때 하강 또는 상승하는 형태를 가질 수 있고, 제 2 스위칭 신호(SW2)가 제 1 전압 레벨과 상반되는 제 2 전압 레벨을 가질 때 상승 또는 하강하는 형태를 가질 수 있다. 나아가, 리플 인젝터(240)는 부스트 모드에서 컨버팅 회로(220)에 구비된 제 2 스위치(S2)의 제 2 스위칭 동작에 상응하는 제 2 스위칭 신호(SW2)에 기초하여 리플을 생성할 수 있다. 예를 들어, 벅-부스트 모드에서 리플 인젝터(240)가 생성하는 리플은 제 2 스위칭 신호(SW2)가 제 1 전압 레벨을 가질 때 하강 또는 상승하는 형태를 가질 수 있고, 제 2 스위칭 신호(SW2)가 제 1 전압 레벨과 상반되는 제 2 전압 레벨을 가질 때 상승 또는 하강하는 형태를 가질 수 있다.

히스테리시스 비교기(260)는 출력 제어 전압(VSET)에 리플이 더해진 전압을 출력 전압(VOUT)이 전압 분배되어 생성된 감압 전압인 피드백 전압(VFB)과 비교하여 적어도 하나 이상의 스위칭 제어 신호(VO1, VO2)를 출력할 수 있다. 즉, 도 1의 벅-부스트 컨버터(100)는 출력 전압(VOUT)이 전압 분배되어 생성된 감압 전압에 리플을 더하는 반면, 도 15의 벅-부스트 컨버터(200)는 출력 제어 전압(VSET)에 리플을 더하는 것이다. 구체적으로, 히스테리시스 비교기(260)는 벅 모드에서 제 1 출력 전압(VOUT)이 전압 분배되어 생성된 피드백 전압(VFB)을 출력 제어 전압(VSET)에 리플이 더해진 전압과 비교하여 적어도 하나 이상의 스위칭 제어 신호(VO1, VO2)를 출력할 수 있다. 또한, 히스테리시스 비교기(260)는 벅-부스트 모드에서 제 2 출력 전압(VOUT)이 전압 분배되어 생성된 피드백 전압(VFB)을 출력 제어 전압(VSET)에 리플이 더해진 전압과 비교하여 적어도 하나 이상의 스위칭 제어 신호(VO1, VO2)를 출력할 수 있다. 나아가, 히스테리시스 비교기(260)는 부스트 모드에서 제 3 출력 전압(VOUT)이 전압 분배되어 생성된 피드백 전압(VFB)을 출력 제어 전압(VSET)에 리플이 더해진 전압과 비교하여 적어도 하나 이상의 스위칭 제어 신호(VO1, VO2)를 출력할 수 있다. 이 때, 출력 전압(VOUT)이 전압 분배되어 생성된 감압 전압 즉 피드백 전압(VFB)은 출력 제어 전압(VSET)과 동일하게 유지된다. 이에, 벅 모드, 벅-부스트 모드 및 부스트 모드 각각에서 출력 제어 전압(VSET)에 따라 제 1 내지 제 3 출력 전압(VOUT)들 각각이 결정될 수 있다. 다시 말하면, 벅-부스트 컨버터(200)는 출력 제어 전압(VSET)을 조절하는 방식으로 출력 전압(VOUT)을 조절할 수 있다.

스위칭 컨트롤러(280)는 스위칭 제어 신호(VO1, VO2)에 기초하여 컨버팅 회로(220)의 전류 흐름 경로를 변경할 수 있다. 상술한 바와 같이, 스위칭 컨트롤러(280)는 벅 모드에서 제 5 스위치(S5)를 턴온 상태로 유지시키고, 제 6 스위치(S6)를 턴오프 상태를 유지시키며, 제 3 스위치(S3)와 제 4 스위치(S4)를 교대로 턴온시킴으로써 컨버팅 회로(220)의 전류 흐름 경로를 변경할 수 있다. 예를 들어, 스위칭 컨트롤러(280)가 제 3 스위치(S3)를 턴온시키는 경우 컨버팅 회로(220)의 전류는 제 3 스위치(S3), 인덕터(L), 제 5 스위치(S5)를 거쳐 흐르게 되고, 제 4 스위치(S4)를 턴온시키는 경우 컨버팅 회로(220)의 전류는 제 4 스위치(S4), 인덕터(L), 제 5 스위치(S5)를 거쳐 흐르게 된다. 또한, 스위칭 컨트롤러(280)는 벅-부스트 모드에서 제 3 스위치(S3)와 제 4 스위치(S4)를 교대로 턴온시키고, 제 5 스위치(S5)와 제 6 스위치(S6)도 교대로 턴온시킴으로써 컨버팅 회로(220)의 전류 흐름 경로를 변경할 수 있다. 예를 들어, 스위칭 컨트롤러(280)가 제 3 스위치(S3)와 제 6 스위치(S6)를 턴온시키는 경우 컨버팅 회로(220)의 전류는 제 3 스위치(S3), 인덕터(L), 제 6 스위치(S6)를 거쳐 흐르게 되고, 제 3 스위치(S3)와 제 5 스위치(S5)를 턴온시키는 경우 컨버팅 회로(220)의 전류는 제 3 스위치(S3), 인덕터(L), 제 5 스위치(S5)를 거쳐 흐르게 되며, 제 4 스위치(S4)와 제 5 스위치(S5)를 턴온시키는 경우 컨버팅 회로(220)의 전류는 제 4 스위치(S4), 인덕터(L), 제 5 스위치(S5)를 거쳐 흐르게 된다. 나아가, 스위칭 컨트롤러(280)는 부스트 모드에서 제 3 스위치(S3)를 턴온 상태로 유지시키고, 제 4 스위치(S4)를 턴오프 상태로 유지시키며, 제 5 스위치(S5)와 제 6 스위치(S6)를 교대로 턴온시킴으로써 컨버팅 회로(220)의 전류 흐름 경로를 변경할 수 있다. 예를 들어, 스위칭 컨트롤러(280)가 제 5 스위치(S5)를 턴온시키는 경우 컨버팅 회로(220)의 전류는 제 3 스위치(S3), 인덕터(L), 제 5 스위치(S5)를 거쳐 흐르게 되고, 제 6 스위치(S6)를 턴온시키는 경우 컨버팅 회로(220)의 전류는 제 3 스위치(S3), 인덕터(L), 제 6 스위치(S6)를 거쳐 흐르게 된다.

이와 같이, 벅-부스트 컨버터(200)는 입력 전압(VIN)을 출력 전압(VOUT)으로 변환함에 있어서, 벅 모드, 벅-부스트 모드 및 부스트 모드 각각에서 컨버팅 회로(220) 내부의 스위칭 동작에 상응하는 스위칭 신호(SW1, SW2)에 기초하여 리플을 생성하고, 출력 전압(VOUT)이 전압 분배되어 생성된 피드백 전압(VFB)을 출력 제어 전압(VSET)에 리플이 더해진 전압과 비교하여 스위칭 제어 신호(VO1, VO2)를 출력하며, 스위칭 제어 신호(VO1, VO2)에 기초하여 컨버팅 회로(220)의 전류 흐름 경로를 변경함으로써, 벅 모드에서 입력 전압(VIN)이 강압된 제 1 출력 전압(VOUT)을 출력하고, 벅-부스트 모드에서 입력 전압(VIN)과 전압 레벨이 유사한 제 2 출력 전압(VOUT)을 출력하며, 부스트 모드에서 입력 전압(VIN)이 승압된 제 3 출력 전압(VOUT)을 출력할 수 있다. 즉, 벅-부스트 컨버터(200)는 하나의 입력 전압(VIN)에 기초하여 다양한 출력 범위를 가진 출력 전압(VOUT)을 생성할 수 있다. 이 때, 벅-부스트 컨버터(200)는 히스테리시스 기반 제어에 기초하여 동작하기 때문에 높은 효율을 확보할 수 있다. 또한, 벅-부스트 컨버터(200)를 포함하는 전원 관리 집적 회로는 배터리(또는, 파워 서플라이)로부터 공급되는 전원을 효율적으로 관리함으로써, 전자 기기(예를 들어, 모바일 기기)의 내부 장치들(예를 들어, 프로세서, 메모리 장치 등)에서 소모되는 소모 전력을 감소시킬 수 있다. 한편, 도 15에서는 벅-부스트 컨버터(200)의 동작을 설명하기 위한 구성 요소들이 도시되어 있으나, 벅-부스트 컨버터(200)의 구성 요소들은 그에 한정되지 않는다. 예를 들어, 벅-부스트 컨버터(200)는 저항, 커패시터, 인덕터, 인버터, 버퍼 등을 더 포함할 수도 있다.

도 16은 본 발명의 실시예들에 따른 전원 관리 집적 회로를 나타내는 블록도이다.

도 16을 참조하면, 전원 관리 집적 회로(340)는 적어도 하나 이상의 벅-부스트 컨버터(342) 및 상기 벅-부스트 컨버터(342)를 제어하는 전력 관리 프로세서(344)를 포함할 수 있다.

도 16에 도시된 바와 같이, 전원 관리 집적 회로(340)는 배터리(320)(또는, 파워 서플라이)에 연결되어 입력 전압(POW)을 공급받고, 전자 기기의 내부 장치들(361, 362, 363, 364, 365, 366)에 적합한 출력 전압(VOUT1, VOUT2, VOUT3, VOUT4, VOUT5, VOUT6)을 각각 제공할 수 있다. 즉, 전자 기기의 내부 장치들(361, 362, 363, 364, 365, 366) 각각에 요구되는 출력 전압(VOUT1, VOUT2, VOUT3, VOUT4, VOUT5, VOUT6)이 상이할 수 있으므로, 전원 관리 집적 회로(340)는 입력 전압(POW)에 기초하여 제 1 내지 제 6 출력 전압들(VOUT1, VOUT2, VOUT3, VOUT4, VOUT5, VOUT6)을 생성할 수 있다. 이를 위해, 전원 관리 집적 회로(340)에 포함된 벅-부스트 컨버터(342)는 벅 모드에서 입력 전압(POW)을 강압하여 제 1 출력 전압을 생성하고, 부스트 모드에서 입력 전압(POW)을 승압하여 제 3 출력 전압을 생성하며, 벅-부스트 모드에서 입력 전압(POW)을 강압 또는 승압하여 제 1 출력 전압과 제 3 출력 전압 사이의 제 2 출력 전압을 생성하는 컨버팅 회로, 벅 모드, 벅-부스트 모드 및 부스트 모드 각각에서 컨버팅 회로 내부의 스위칭 동작에 상응하는 스위칭 신호에 기초하여 교류 전압에 상응하는 리플을 생성하는 리플 인젝터, 벅 모드, 벅-부스트 모드 및 부스트 모드 각각에서 제 1 내지 제 3 출력 전압들 각각이 전압 분배되어 생성된 감압 전압에 리플이 더해진 피드백 전압을 출력 제어 전압과 비교하여 적어도 하나 이상의 스위칭 제어 신호를 출력하는 히스테리시스 비교기, 및 스위칭 제어 신호에 기초하여 컨버팅 회로의 전류 흐름 경로를 변경하는 스위칭 컨트롤러를 포함할 수 있다. 다만, 이에 대해서는 상술한 바 있으므로, 그에 대한 중복되는 설명은 생략하기로 한다. 이와 같이, 전원 관리 집적 회로(340)는 벅-부스트 컨버터를 포함함으로써 배터리(320)로부터 공급되는 전원을 효율적으로 관리할 수 있다. 그 결과, 프로세서(361), 입출력 장치(362), 메모리 장치(363), 저장 장치(364), 표시 장치(365), 통신 장치(366)는 제 1 출력 전압(VOUT1), 제 2 출력 전압(VOUT2), 제 3 출력 전압(VOUT3), 제 4 출력 전압(VOUT4), 제 5 출력 전압(VOUT5), 제 6 출력 전압(VOUT6)을 전원 관리 집적 회로(340)로부터 각각 제공받아 동작할 수 있다.

도 17은 본 발명의 실시예들에 따른 전자 기기를 나타내는 블록도이고, 도 18은 도 17의 전자 기기가 스마트폰으로 구현된 일 예를 나타내는 도면이다.

도 17 및 도 18을 참조하면, 전자 기기(500)는 프로세서(510), 메모리 장치(520), 저장 장치(530), 입출력 장치(540), 파워 서플라이(550) 및 표시 장치(560)를 포함할 수 있다. 나아가, 전자 기기(500)는 비디오 카드, 사운드 카드, 메모리 카드, USB 장치 등과 통신하거나, 또는 다른 전자 기기들과 통신할 수 있는 여러 포트(port)들을 더 포함할 수 있다. 한편, 도 18에 도시된 바와 같이, 전자 기기(500)는 스마트폰으로 구현될 수도 있다. 다만, 전자 기기(500)의 구현은 그에 한정되지 않는다. 즉, 전자 기기(500)는 직류-직류 컨버터(또는, 이를 포함하는 전원 관리 집적 회로)를 포함하는 모든 전자 기기로 해석되어야 한다. 예를 들어, 전자 기기(500)은 휴대폰, 스마트패드, 피디에이(Personal Digital Assistants; PDA), 피엠피(Portable Multimedia Player; PMP) 등으로 구현될 수 있다.

프로세서(510)는 특정 계산들 또는 태스크(task)들을 수행할 수 있다. 실시예에 따라, 프로세서(510)는 마이크로프로세서(micro processor), 중앙 처리 유닛, 어플리케이션 프로세서 등일 수 있다. 프로세서(510)는 어드레스 버스(address bus), 제어 버스(control bus) 및 데이터 버스(data bus) 등을 통하여 다른 구성 요소들에 연결될 수 있다. 실시예에 따라, 프로세서(510)는 주변 구성 요소 상호 연결(Peripheral Component Interconnect; PCI) 버스와 같은 확장 버스에도 연결될 수 있다. 메모리 장치(520)는 전자 기기(500)의 동작에 필요한 데이터들을 저장할 수 있다. 예를 들어, 메모리 장치(520)는 이피롬(Erasable Programmable Read-Only Memory; EPROM) 장치, 이이피롬(Electrically Erasable Programmable Read-Only Memory; EEPROM) 장치, 플래시 메모리 장치(flash memory device), 피램(Phase Change Random Access Memory; PRAM) 장치, 알램(Resistance Random Access Memory; RRAM) 장치, 엔에프지엠(Nano Floating Gate Memory; NFGM) 장치, 폴리머램(Polymer Random Access Memory; PoRAM) 장치, 엠램(Magnetic Random Access Memory; MRAM), 에프램(Ferroelectric Random Access Memory; FRAM) 장치 등과 같은 비휘발성 메모리 장치 및/또는 디램(Dynamic Random Access Memory; DRAM) 장치, 에스램(Static Random Access Memory; SRAM) 장치, 모바일 DRAM 장치 등과 같은 휘발성 메모리 장치를 포함할 수 있다. 저장 장치(530)는 솔리드 스테이트 드라이브(Solid State Drive; SSD), 하드 디스크 드라이브(Hard Disk Drive; HDD), 씨디롬(CD-ROM) 등을 포함할 수 있다.

입출력 장치(540)는 키보드, 키패드, 터치패드, 터치스크린, 마우스 등과 같은 입력 수단, 및 스피커, 프린터 등과 같은 출력 수단을 포함할 수 있다. 표시 장치(560)는 이미지를 표시함으로써 소정의 시각적 정보를 사용자에게 제공할 수 있다. 실시예에 따라, 표시 장치(560)는 입출력 장치(540)에 포함될 수도 있다. 파워 서플라이(550)는 전자 기기(500)의 동작에 필요한 파워를 공급할 수 있다. 일 실시예에서, 파워 서플라이(550)는 본 발명의 실시예들에 따른 전원 관리 집적 회로를 포함할 수 있다. 다른 실시예에서, 파워 서플라이(550)는 본 발명의 실시예들에 따른 전원 관리 집적 회로에 연결될 수 있다. 이 때, 상기 전원 관리 집적 회로는 배터리(또는, 파워 서플라이(550))에서 공급되는 전압을 전자 기기(500)의 내부 장치들(즉, 프로세서(510), 메모리 장치(520), 저장 장치(530), 입출력 장치(540), 표시 장치(560) 등)에 적합한 전압으로 변환할 수 있다. 이를 위해, 상기 전원 관리 집적 회로는 적어도 하나 이상의 벅-부스트 컨버터 및 이를 제어하는 전력 관리 프로세서를 포함할 수 있다. 이 때, 상기 벅-부스트 컨버터는 입력 전압을 출력 전압으로 변환함에 있어서, 벅 모드, 벅-부스트 모드 및 부스트 모드 각각에서 컨버팅 회로 내부의 스위칭 동작에 상응하는 스위칭 신호에 기초하여 리플을 생성하고, 출력 전압이 전압 분배되어 생성된 감압 전압에 상기 리플이 더해진 피드백 전압을 출력 제어 전압과 비교하여 스위칭 제어 신호를 출력하며, 스위칭 제어 신호에 기초하여 컨버팅 회로의 전류 흐름 경로를 변경함으로써, 하나의 입력 전압으로 입력 전압이 강압된 출력 전압, 입력 전압과 전압 레벨이 유사한 출력 전압 및 입력 전압이 승압된 출력 전압을 모두 출력할 수 있다.

상술한 바와 같이, 상기 벅-부스트 컨버터는 히스테리시스 기반 제어에 기초하여 동작함으로써 높은 효율(또는, 개선된 효율)을 확보할 수 있다. 이를 위해, 상기 벅-부스트 컨버터는 이 때, 상기 벅-부스트 컨버터는 벅 모드에서 입력 전압을 강압하여 제 1 출력 전압을 생성하고, 부스트 모드에서 입력 전압을 승압하여 제 3 출력 전압을 생성하며, 벅-부스트 모드에서 입력 전압을 강압 또는 승압하여 제 1 출력 전압과 제 3 출력 전압 사이의 제 2 출력 전압을 생성하는 컨버팅 회로, 벅 모드, 벅-부스트 모드 및 부스트 모드 각각에서 컨버팅 회로 내부의 스위칭 동작에 상응하는 스위칭 신호에 기초하여 교류 전압에 상응하는 리플을 생성하는 리플 인젝터, 벅 모드, 벅-부스트 모드 및 부스트 모드 각각에서 제 1 내지 제 3 출력 전압들 각각이 전압 분배되어 생성된 감압 전압에 리플이 더해진 피드백 전압을 출력 제어 전압과 비교하여 적어도 하나 이상의 스위칭 제어 신호를 출력하는 히스테리시스 비교기, 및 스위칭 제어 신호에 기초하여 컨버팅 회로의 전류 흐름 경로를 변경하는 스위칭 컨트롤러를 포함할 수 있다. 다만, 이에 대해서는 상술한 바 있으므로, 그에 대한 중복되는 설명은 생략하기로 한다. 이와 같이, 파워 서플라이(550)에 연결되거나 포함되는 전원 관리 집적 회로는 상기 벅-부스트 컨버터를 포함함으로써 배터리(또는, 파워 서플라이(550))로부터 공급되는 전원을 효율적으로 관리할 수 있고, 그에 따라, 전자 기기(500)의 내부 장치들(즉, 프로세서(510), 메모리 장치(520), 저장 장치(530), 입출력 장치(540), 표시 장치(560) 등)에서 소모되는 소모 전력이 효과적으로 감소될 수 있다.

본 발명은 직류-직류 컨버터(또는, 이를 포함하는 전원 관리 집적 회로) 및 이를 포함하는 모든 전자 기기에 다양하게 적용될 수 있다. 예를 들어, 본 발명은 컴퓨터, 노트북, 디지털 카메라, 휴대폰, 스마트폰, 스마트패드, 타블렛PC, 피디에이(PDA), 피엠피(PMP), 차량용 네비게이션, 비디오폰 등에 적용될 수 있다.

이상에서는 본 발명의 실시예들을 참조하여 설명하였지만, 해당 기술 분야의 숙련된 당업자는 하기의 특허 청구의 범위에 기재된 본 발명의 사상 및 영역으로부터 벗어나지 않는 범위 내에서 본 발명을 다양하게 수정 및 변경시킬 수 있음을 이해할 수 있을 것이다.

100: 벅-부스트 컨버터 120: 컨버팅 회로
140: 리플 인젝터 160: 히스테리시스 비교기
180: 스위칭 컨트롤러 200: 벅-부스트 컨버터
220: 컨버팅 회로 240: 리플 인젝터
260: 히스테리시스 비교기 280: 스위칭 컨트롤러
320: 배터리 340: 전원 관리 집적 회로

Claims (10)

1. 벅 모드에서 입력 전압을 강압하여 제 1 출력 전압을 생성하고, 부스트 모드에서 상기 입력 전압을 승압하여 제 3 출력 전압을 생성하며, 벅-부스트 모드에서 상기 입력 전압을 강압 또는 승압하여 상기 제 1 출력 전압과 상기 제 3 출력 전압 사이의 제 2 출력 전압을 생성하는 컨버팅 회로;
   상기 벅 모드, 상기 벅-부스트 모드 및 상기 부스트 모드 각각에서 상기 컨버팅 회로 내부의 스위칭 동작에 상응하는 스위칭 신호에 기초하여 교류 전압에 상응하는 리플(ripple)을 생성하는 리플 인젝터;
   상기 벅 모드, 상기 벅-부스트 모드 및 상기 부스트 모드 각각에서 상기 제 1 내지 제 3 출력 전압들 각각이 전압 분배되어 생성된 감압 전압에 상기 리플이 더해진 피드백 전압을 출력 제어 전압과 비교하여 적어도 하나 이상의 스위칭 제어 신호를 출력하는 히스테리시스 비교기; 및
   상기 스위칭 제어 신호에 기초하여 상기 컨버팅 회로의 전류 흐름 경로를 변경하는 스위칭 컨트롤러를 포함하는 벅-부스트 컨버터.
2. 제 1 항에 있어서, 상기 감압 전압은 상기 출력 제어 전압과 동일하게 유지되고, 상기 벅 모드, 상기 벅-부스트 모드 및 상기 부스트 모드 각각에서 상기 출력 제어 전압에 따라 상기 제 1 내지 제 3 출력 전압들 각각이 결정되는 벅-부스트 컨버터.
3. 제 1 항에 있어서, 상기 컨버팅 회로는
   상기 입력 전압과 연결된 제 3 스위치 및 접지(ground) 전압과 연결된 제 4 스위치를 포함하고, 상기 제 3 스위치가 턴온되고 상기 제 4 스위치가 턴오프되면 상기 입력 전압을 제공하며, 상기 제 4 스위치가 턴온되고 상기 제 3 스위치가 턴오프되면 상기 접지 전압을 제공하는 입력단;
   출력 노드와 연결된 제 5 스위치, 상기 접지 전압과 연결된 제 6 스위치 및 상기 감압 전압을 생성하는 저항 스트링을 포함하고, 상기 벅 모드, 상기 벅-부스트 모드 및 상기 부스트 모드 각각에서 상기 제 1 내지 제 3 출력 전압들을 상기 출력 노드로 각각 출력하는 출력단;
   상기 입력단과 상기 출력단 사이에 위치하는 인덕터;
   상기 인덕터의 일단을 상기 제 3 스위치 또는 상기 제 4 스위치에 선택적으로 연결시키는 제 1 스위칭 동작을 수행하는 제 1 스위치; 및
   상기 인덕터의 타단을 상기 제 5 스위치 또는 상기 제 6 스위치에 선택적으로 연결시키는 제 2 스위칭 동작을 수행하는 제 2 스위치를 포함하는 벅-부스트 컨버터.
4. 제 3 항에 있어서, 상기 리플 인젝터는 상기 벅 모드에서 상기 제 1 스위치의 상기 제 1 스위칭 동작에 상응하는 제 1 스위칭 신호에 기초하여 상기 리플을 생성하는 벅-부스트 컨버터.
5. 제 3 항에 있어서, 상기 리플 인젝터는 상기 벅-부스트 모드 및 상기 부스트 모드에서 상기 제 2 스위치의 상기 제 2 스위칭 동작에 상응하는 제 2 스위칭 신호에 기초하여 상기 리플을 생성하는 벅-부스트 컨버터.
6. 제 1 항에 있어서, 상기 히스테리시스 비교기는
   상기 피드백 전압에 기초하여 제 1 전류를 흐르게 하는 제 1 전류 경로;
   상기 출력 제어 전압에 기초하여 제 2 전류를 흐르게 하는 제 2 전류 경로;
   상기 제 1 전류가 흐름에 따라 상기 제 1 전류 경로의 제 1 노드에 생성되는 제 1 비교 전압과 상기 제 2 전류가 흐름에 따라 상기 제 2 전류 경로의 제 2 노드에 생성되는 제 2 비교 전압을 비교하여 제 1 논리 레벨 또는 상기 제 1 논리 레벨과 상반되는 제 2 논리 레벨을 갖는 상기 스위칭 제어 신호를 출력하는 비교 블록;
   상기 제 1 전류 경로 또는 상기 제 2 전류 경로에 연결되어 상기 제 1 전류의 일부 또는 상기 제 2 전류의 일부를 싱킹(sinking)하여 히스테리시스 구간을 가변시키는 적응형 히스테리시스 전류 블록; 및
   상기 적응형 히스테리시스 전류 블록의 싱킹 동작을 제어하여 상기 히스테리시스 구간을 형성시키는 히스테리시스 제어 스위치 블록을 포함하는 벅-부스트 컨버터.
7. 제 6 항에 있어서, 상기 적응형 히스테리시스 전류 블록은
   상기 출력 제어 전압에 기초하여 제 3 전류를 흐르게 하는 제 3 전류 경로;
   상기 피드백 전압에 기초하여 제 4 전류를 흐르게 하는 제 4 전류 경로; 및
   상기 제 3 전류가 상기 제 4 전류보다 작을 때 상기 제 3 전류를 싱킹 전류로 결정하고, 상기 제 4 전류가 상기 제 3 전류보다 작을 때 상기 제 4 전류를 상기 싱킹 전류로 결정하는 스위치 블록을 포함하는 벅-부스트 컨버터.
8. 제 7 항에 있어서, 상기 히스테리시스 비교기는 상기 벅 모드 및 상기 부스트 모드에서 제 1 히스테리시스 구간을 기초로 상기 피드백 전압과 상기 출력 제어 전압을 비교하여 상기 스위칭 제어 신호를 생성하는 벅-부스트 컨버터.
9. 제 7 항에 있어서, 상기 히스테리시스 비교기는 상기 벅-부스트 모드에서 제 1 히스테리시스 구간과 제 2 히스테리시스 구간을 기초로 상기 피드백 전압과 상기 출력 제어 전압을 비교하여 상기 스위칭 제어 신호를 생성하는 벅-부스트 컨버터.
10. 적어도 하나 이상의 벅-부스트 컨버터; 및
    상기 벅-부스트 컨버터를 제어하는 전력 관리 프로세서를 포함하고,
    상기 벅-부스트 컨버터는
    벅 모드에서 입력 전압을 강압하여 제 1 출력 전압을 생성하고, 부스트 모드에서 상기 입력 전압을 승압하여 제 3 출력 전압을 생성하며, 벅-부스트 모드에서 상기 입력 전압을 강압 또는 승압하여 상기 제 1 출력 전압과 상기 제 3 출력 전압 사이의 제 2 출력 전압을 생성하는 컨버팅 회로;
    상기 벅 모드, 상기 벅-부스트 모드 및 상기 부스트 모드 각각에서 상기 컨버팅 회로 내부의 스위칭 동작에 상응하는 스위칭 신호에 기초하여 교류 전압에 상응하는 리플(ripple)을 생성하는 리플 인젝터;
    상기 벅 모드, 상기 벅-부스트 모드 및 상기 부스트 모드 각각에서 상기 제 1 내지 제 3 출력 전압들 각각이 전압 분배되어 생성된 감압 전압에 상기 리플이 더해진 피드백 전압을 출력 제어 전압과 비교하여 적어도 하나 이상의 스위칭 제어 신호를 출력하는 히스테리시스 비교기; 및
    상기 스위칭 제어 신호에 기초하여 상기 컨버팅 회로의 전류 흐름 경로를 변경하는 스위칭 컨트롤러를 포함하는 전력 관리 집적 회로.

Images