KR20160025054A - 피에조 구동회로 - Google Patents

피에조 구동회로 Download PDF

Info

Publication number
KR20160025054A
KR20160025054A KR1020140110554A KR20140110554A KR20160025054A KR 20160025054 A KR20160025054 A KR 20160025054A KR 1020140110554 A KR1020140110554 A KR 1020140110554A KR 20140110554 A KR20140110554 A KR 20140110554A KR 20160025054 A KR20160025054 A KR 20160025054A
Authority
KR
South Korea
Prior art keywords
transistor
circuit
piezo
turned
input signal
Prior art date
Application number
KR1020140110554A
Other languages
English (en)
Inventor
고상경
신종인
이상준
조성윤
Original Assignee
현대다이모스(주)
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 현대다이모스(주) filed Critical 현대다이모스(주)
Priority to KR1020140110554A priority Critical patent/KR20160025054A/ko
Priority to US14/833,624 priority patent/US9490416B2/en
Publication of KR20160025054A publication Critical patent/KR20160025054A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02N—ELECTRIC MACHINES NOT OTHERWISE PROVIDED FOR
    • H02N2/00—Electric machines in general using piezoelectric effect, electrostriction or magnetostriction
    • H02N2/02—Electric machines in general using piezoelectric effect, electrostriction or magnetostriction producing linear motion, e.g. actuators; Linear positioners ; Linear motors
    • H02N2/06—Drive circuits; Control arrangements or methods
    • H02N2/065—Large signal circuits, e.g. final stages
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N30/00—Piezoelectric or electrostrictive devices
    • H10N30/80—Constructional details
    • H10N30/802—Circuitry or processes for operating piezoelectric or electrostrictive devices not otherwise provided for, e.g. drive circuits
    • F—MECHANICAL ENGINEERING; LIGHTING; HEATING; WEAPONS; BLASTING
    • F04—POSITIVE - DISPLACEMENT MACHINES FOR LIQUIDS; PUMPS FOR LIQUIDS OR ELASTIC FLUIDS
    • F04B—POSITIVE-DISPLACEMENT MACHINES FOR LIQUIDS; PUMPS
    • F04B43/00—Machines, pumps, or pumping installations having flexible working members
    • F04B43/08—Machines, pumps, or pumping installations having flexible working members having tubular flexible members
    • F04B43/09—Pumps having electric drive
    • F04B43/095—Piezoelectric drive
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02N—ELECTRIC MACHINES NOT OTHERWISE PROVIDED FOR
    • H02N2/00—Electric machines in general using piezoelectric effect, electrostriction or magnetostriction
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02N—ELECTRIC MACHINES NOT OTHERWISE PROVIDED FOR
    • H02N2/00—Electric machines in general using piezoelectric effect, electrostriction or magnetostriction
    • H02N2/02—Electric machines in general using piezoelectric effect, electrostriction or magnetostriction producing linear motion, e.g. actuators; Linear positioners ; Linear motors
    • H02N2/06—Drive circuits; Control arrangements or methods
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/003—Modifications for increasing the reliability for protection
    • H03K19/00346—Modifications for eliminating interference or parasitic voltages or currents
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S310/00—Electrical generator or motor structure
    • Y10S310/80—Piezoelectric polymers, e.g. PVDF

Landscapes

  • Engineering & Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Computing Systems (AREA)
  • Mathematical Physics (AREA)
  • Mechanical Engineering (AREA)
  • General Electrical Machinery Utilizing Piezoelectricity, Electrostriction Or Magnetostriction (AREA)
  • Electronic Switches (AREA)

Abstract

피에조 구동회로가 개시된다. 본 발명의 일 실시예에 따른 피에조 구동회로는 피에조 소자에 전압을 인가하며, 복수의 트랜지스터들을 포함하는 제1 회로, 피에조 소자의 잔류 전류를 제거하며, 복수의 트랜지스터들을 포함하는 제2 회로를 포함하고, 제1 회로와 제2 회로에 포함된 트랜지스터들 중 입력 신호에 의해 동작하는 트랜지스터들은 동일한 입력 신호를 받아 동시에 온/오프 된다. 이에 따라 피에조 소자를 공기 밸브로 이용할 때, 공기의 누출을 방지할 수 있다.

Description

피에조 구동회로{Driving circuit for piezo}
본 발명은 피에조 효과를 이용하여 공기 밸브로 동작할 수 있는 피에조 소자를 구동하기 위한 피에조 구동회로에 관한 것이다.
피에조(Piezo) 원리는 피에조 효과와 역피에조 효과를 이용하는 것이다. 피에조 효과는 피에조 양단에 힘을 가하면 전압이 생성되는 것을 말한다. 이를 적용한 것으로써 충격 센서, 노크 센서(Knock Sensor) 등이 있다. 역피에조 효과는 피에조 양단에 전압을 가하면, 변위가 생성되는 것을 말한다. 이를 이용한 것으로써 인젝터와 액추에이터 등이 있다. 일례로 피에조 액추에이터의 경우, 역피에조 효과에 의해 피에조 상판이 수축되면 변위가 생성되는 것이다.
대한민국 공개특허공보 10-2013-0124838에는 피에조 회로가 개시되어 있다. 상기 문언에 따르면, 피에조 회로는 서브-피에조 회로 및 상기 서브-피에조 회로에 병렬연결되어 있는 외부 인덕터를 포함한다. 이러한 외부 인덕터는 피에조 회로의 양단 전압인 피에조 전압의 극성이 반전될 때, 서브-피에조 회로를 방전시킨다. 여기서 서브-피에조 회로는 직렬연결된 제1 커패시터, 제1 인덕터 및 저항을 포함하는 직렬 공진 회로와 이러한 직렬 공진 회로에 병렬연결되어있는 제2 커패시터를 포함한다.
피에조 소자의 피에조 효과를 이용하여, 피에조 소자를 공기의 유입과 유출을 조정하는 밸브로 사용할 수 있다. 즉, 피에조 소자가 수축 또는 인장하여 변위가 발생되면, 이를 이용하여 공기가 유입되는 홀이 생성 또는 제거될 수 있는 것이다.
그러나, 피에조 소자에 전류가 잔존하게 되면, 이러한 공기 밸브의 기능을 정확히 달성할 수 없고, 공기 누출이 발생될 수 있는 문제가 있다.
본 발명은 피에조 소자에 잔존하는 전류를 효과적으로 제거할 수 있는 피에에조 구동회로를 제공함에 그 목적이 있다.
본 발명의 실시 예에 따른 피에조 구동회로는, 피에조 소자에 전압을 인가하는 피에조 구동회로로서, 피에조 소자에 전압을 인가하며, 복수의 트랜지스터들을 포함하는 제1 회로; 및 상기 피에조 소자의 잔류 전류를 제거하며, 복수의 트랜지스터들을 포함하는 제2 회로를 포함하고, 상기 제1 회로와 제2 회로에 포함된 트랜지스터들 중 입력 신호에 의해 동작하는 트랜지스터들은 동일한 입력 신호를 받아 동시에 온/오프 되는 것을 특징으로 한다.
상기 제1 회로와 제2 회로에 입력 신호를 송신하는 제어부를 더 포함할 수 있다.
상기 제1 회로에 포함된 복수의 트랜지스터들은 상기 입력 신호를 받는 제1 트랜지스터 및 상기 피에조 소자에 연결된 제2 트랜지스터를 포함할 수 있다.
상기 제2 회로에 포함된 복수의 트랜지스터들은 상기 입력 신호를 받는 제3 트랜지스터 및 상기 피에조 소자에 연결된 제4 트랜지스터를 포함할 수 있다.
상기 제1 트랜지스터에 상기 온(on) 입력 신호가 수신되면 상기 제1 트랜지스터가 온(on)되며, 상기 제1 트랜지스터가 온(on) 되면 상기 제2 트랜지스터가 온(on)될 수 있다.
상기 제3 트랜지스터에 온(on) 입력 신호가 수신되면 제3 트랜지스터가 온(on)되며, 상기 제3 트랜지스터가 온(on)되면 상기 제4 트랜지스터는 오프(off)될 수 있다.
상기 제2 트랜지스터와 제4 트랜지스터의 온/오프(on/off) 상태는 서로 반대인 것을 특징으로 한다.
상기 피에조 소자는 상기 제2 트랜지스터 및 상기 제4 트랜지스터의 콜렉터 단과 연결되는 것을 특징으로 한다.
상기 제2 트랜지스터가 온(on) 상태이면, 상기 제1 회로로부터 상기 피에조 소자로 전류가 공급될 수 있다.
상기 제4 트랜지스터가 온(on) 상태이면, 상기 피에조 소자로부터 전류가 상기 제2 회로 측으로 유입될 수 있다.
도 1 및 도 2는 본 발명의 일 실시예에 따른 피에조 구동회로의 동작을 도시한 회로도이다.
본 명세서 또는 출원에 개시되어 있는 본 발명의 실시 예들에 대해서 특정한 구조적 내지 기능적 설명들은 단지 본 발명에 따른 실시 예를 설명하기 위한 목적으로 예시된 것으로, 본 발명에 따른 실시 예들은 다양한 형태로 실시될 수 있으며 본 명세서 또는 출원에 설명된 실시 예들에 한정되는 것으로 해석되어서는 아니 된다.
본 발명에 따른 실시 예는 다양한 변경을 가할 수 있고 여러가지 형태를 가질 수 있으므로 특정 실시 예들을 도면에 예시하고 본 명세서 또는 출원에 상세하게 설명하고자 한다. 그러나, 이는 본 발명의 개념에 따른 실시 예를 특정한 개시 형태에 대해 한정하려는 것이 아니며, 본 발명의 사상 및 기술 범위에 포함되는 모든 변경, 균등물 내지 대체물을 포함하는 것으로 이해되어야 한다.
제1 및/또는 제2 등의 용어는 다양한 구성 요소들을 설명하는데 사용될 수 있지만, 상기 구성 요소들은 상기 용어들에 의해 한정되어서는 안된다. 상기 용어들은 하나의 구성 요소를 다른 구성 요소로부터 구별하는 목적으로만, 예컨대 본 발명의 개념에 따른 권리 범위로부터 이탈되지 않은 채, 제1 구성요소는 제2 구성요소로 명명될 수 있고, 유사하게 제2 구성요소는 제1 구성요소로도 명명될 수 있다.
어떤 구성요소가 다른 구성요소에 "연결되어" 있다거나 "접속되어" 있다고 언급된 때에는, 그 다른 구성요소에 직접적으로 연결되어 있거나 또는 접속되어 있을 수도 있지만, 중간에 다른 구성요소가 존재할 수도 있다고 이해되어야 할 것이다. 반면에, 어떤 구성요소가 다른 구성요소에 "직접 연결되어" 있다거나 "직접 접속되어" 있다고 언급된 때에는, 중간에 다른 구성요소가 존재하지 않는 것으로 이해되어야 할 것이다. 구성요소들 간의 관계를 설명하는 다른 표현들, 즉 "~사이에"와 "바로 ~사이에" 또는 "~에 이웃하는"과 "~에 직접 이웃하는" 등도 마찬가지로 해석되어야 한다.
본 명세서에서 사용한 용어는 단지 특정한 실시 예를 설명하기 위해 사용된 것으로, 본 발명을 한정하려는 의도가 아니다. 단수의 표현은 문맥상 명백하게 다르게 뜻하지 않는 한, 복수의 표현을 포함한다. 본 명세서에서, "포함하다" 또는 "가지다" 등의 용어는 설시된 특징, 숫자, 단계, 동작, 구성요소, 부분품 또는 이들을 조합한 것이 존재함을 지정하려는 것이지, 하나 또는 그 이상의 다른 특징들이나 숫자, 단계, 동작, 구성요소, 부분품 또는 이들을 조합한 것들의 존재 또는 부가가능성을 미리 배제하지 않는 것으로 이해되어야 한다.
다르게 정의되지 않는 한, 기술적이거나 과학적인 용어를 포함해서 여기서 사용되는 모든 용어들은 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자에 의해 일반적으로 이해되는 것과 동일한 의미이다. 일반적으로 사용되는 사전에 정의되어 있는 것과 같은 용어들은 관련 기술의 문맥상 가지는 의미와 일치하는 의미인 것으로 해석되어야 하며, 본 명세서에서 명백하게 정의하지 않는 한, 이상적이거나 과도하게 형식적인 의미로 해석되지 않는다.
이하, 첨부한 도면을 참조하여 본 발명의 바람직한 실시 예를 설명함으로써, 본 발명을 상세히 설명한다. 각 도면에 제시된 동일한 참조부호는 동일한 부재를 나타낸다.
도 1 및 도 2는 본 발명의 일 실시예에 따른 피에조 구동회로의 동작을 도시한 회로도이다.
구체적으로, 도 1은 제어부(10)에서 동작 온(on) 신호를 제1 회로(20) 및 제2 회로(30)에 송신한 경우에 피에조 구동 회로(100)와 피에조 소자(40)를 도시한 도면이다. 한편, 도 2는 제어부(10)에서 동작 오프(off) 신호를 제1 회로(20) 및 제2 회로(30)에 송신한 경우에 피에조 구동 회로(100)와 피에조 소자(40)를 도시한 도면이다.
피에조 구동 회로(100)는 제1 회로(20)와 제2 회로(30)를 포함할 수 있다.
제1 회로(20)는 제어부(10)로부터 동작 신호를 수신하도록, 제어부(10)와 연결된 제1 트랜지스터(Q1), 피에조 소자(40)로 전류를 출력하며, 제1 트랜지스터(Q1)의 콜렉터 단이 베이스 단에 연결된 제2 트랜지스터(Q2)를 포함할 수 있다.
제2 회로(30)는 제어부(10)로부터 동작 신호를 수신하도록, 제어부(10)와 연결된 제3 트랜지스터(Q3), 피에조 소자(40)에 잔존하는 전류를 제거하며, 제3 트랜지스터(Q3)의 콜렉터 단이 베이스 단에 연결된 제4 트랜지스터(Q4)를 포함할 수 있다.
제어부(10)는 제1 트랜지스터(Q1)의 베이스 단과 연결되어, 제1 트랜지스터(Q1)의 온/오프(on/off)를 제어할 수 있으며, 제3 트랜지스터(Q3)의 베이스 단과 연결되어 제3 트랜지스터(Q3)의 온/오프(on/off)를 제어할 수 있다. 즉, 제1 회로와 제2 회로에 포함된 트랜지스터들(Q1, Q2, Q3, Q4) 중에서 제어부(10)의 입력 신호에 의해 동작되는 트랜지스터들(Q1, Q3)은 동일한 입력 신호를 제어부(10)로부터 받아 동시에 온/오프(on/off)될 수 있다.
구체적으로, 제어부(10)에서 제1 트랜지스터(Q1) 및 제3 트랜지스터(Q3)를 온(on)시키기 위한 온(on) 입력 신호가 제1 트랜지스터(Q1)와 제3 트랜지스터(Q3)의 베이스 단으로 수신되면, 제1 트랜지스터(Q1)와 제2 트랜지스터(Q2)는 온(on) 상태가 되며, 제어부(10)에서 제1 트랜지스터(Q1) 및 제3 트랜지스터(Q3)를 오프(off)시키기 위한 오프(off) 입력 신호가 제1 트랜지스터(Q1)와 제3 트랜지스터(Q3)의 베이스 단으로 수신되면, 제1 트랜지스터(Q1)와 제2 트랜지스터(Q2)는 오프(off) 상태가 될 수 있다.
제1 트랜지스터(Q1)의 콜렉터 단은 제2 트랜지스터(Q2)의 베이스 단에 연결되며, 제1 트랜지스터(Q1)의 에미터 단은 접지에 연결된다. 제2 트랜지스터(Q2)의 콜렉터 단은 피에조 소자(40)에 연결되고, 제2 트랜지스터(Q2)의 에미터 단 및 베이스 단은 모두 외부 고전압 전원에 연결될 수 있다.
제어부(10)로부터의 온(on) 입력 신호가 수신되면, 제1 트랜지스터(Q1)가 온되며, 이에 따라 제2 트랜지스터(Q2)의 에미터 단 및 베이스 단에 연결된 외부 고전압 전원으로부터의 전류가 상기 제1 트랜지스터(Q1)의 콜렉터 단으로 들어와 에미터 단으로 빠져나가게 된다.
이에 따라, 제2 트랜지스터(Q2)의 베이스 단에 전압은 저항(R1)에 기인하여 에미터 단의 전압보다 높고, 따라서 제2 트랜지스터(Q2)가 온(on) 상태가 된다. 제2 트랜지스터(Q2)가 온 상태가 됨에 따라 외부 전원으로부터의 전류가 피에조 소자(40)로 공급되어 전압이 인가되게 된다.
한편, 제2 회로(30)에서, 제3 트랜지스터(Q3)의 콜렉터 단은 제4 트랜지스터(Q4)의 베이스 단 및 외부 전원과 연결되고, 제4 트랜지스터(Q4)의 콜렉터 단은 피에조 소자(40)에, 제4 트랜지스터(Q4)의 에미터 단은 접지와 연결된다. 제4 트랜지스터(Q4)의 베이스 단은 제3 트랜지스터(Q3)의 콜렉터 단 및 외부 전원에 연결된다.
제어부(10)로부터의 온(on) 입력 신호가 수신될 때 제2 회로(30)의 동작을 살펴보면, 제3 트랜지스터(Q3)가 온되며, 제3 트랜지스터(Q3)가 온되면 외부 전원으로부터의 전류가 제3 트랜지스터(Q3)의 콜렉터 단으로부터 에미터 단으로 흐르게 된다. 제4 트랜지스터(Q4)의 콜렉터 단의 전압이 베이스 단의 전압보다 높으면 제4 트랜지스터(Q4)는 오프 상태가 된다. 제4 트랜지스터(Q4)가 오프 상태이므로, 피에조 소자(40)로부터 제2 회로(30)로 전류가 흐르지 않는다.
한편, 제어부(10)로부터의 오프(off) 입력 신호가 수신되면, 제1 트랜지스터(Q1)가 오프되며, 이에 따라 제2 트랜지스터(Q2)도 오프되어 외부 고전압 전원으로부터의 전류는 피에조 소자(40)로 공급되지 않는다.
제어부(10)로부터의 오프(off) 입력 신호가 수신될 때 제2 회로(30)의 동작을 살펴보면, 제3 트랜지스터(Q3)가 오프되며, 제3 트랜지스터(Q3)가 오프되면 제4 트랜지스터(Q4)의 콜렉터 단의 전압이 베이스 단의 전압보다 낮게 되어 제4 트랜지스터(Q4)는 온 상태가 된다. 제4 트랜지스터(Q4)가 온 상태이므로, 피에조 소자(40)로부터 제2 회로(30) 방향으로 전류가 흐르게 되어 제4 트랜지스터(Q4)의 에미터 단에 연결된 접지를 통해 빠져나간다. 따라서, 피에조 소자(40)에 외부 고전압 전원에 의한 전류가 흐르지 않을 때, 피에조 소자(40)의 잔존 전류가 제거될 수 있다.
도면에 도시된 바와 같이 제1 트랜지스터(Q1), 제3 트랜지스터(Q3) 및 제4 트랜지스터는 npn형이며, 제2 트랜지스터(Q2)는 pnp형일 수 있다. 그러나, 이는 본 발명의 설명을 위한 일 예일 뿐 도면에 한정되지 않으며, 다른 스위칭 소자를 이용하여 구현할 수 있음은 당업자에게 있어 자명할 것이다. 예컨대, 트랜지스터를 대체하여 사이리스터(SCR, TRIAC, SSR, GTO), FET, IGBT, MOSFET 등이 이용될 수 있다.
또한, 상술한 바와 같이 제2 트랜지스터(Q2)와 제4 트랜지스터(Q4)의 온/오프 상태는 서로 반대이다. 즉, 제2 트랜지스터(Q2)가 온 상태이면, 제4 트랜지스터(Q4)는 오프 상태이고, 제2 트랜지스터(Q2)가 오프 상태이면, 제4 트랜지스터(Q4)는 온 상태이다. 제2 트랜지스터(Q2)가 온 상태이면, 제1 회로(20)로부터 피에조 소자(40)로 외부 고전압 전원을 소스로 하여 전류가 공급된다. 제4 트랜지스터(Q4)가 온 상태이면, 피에조 소자(40)로부터의 잔존 전류가 제2 회로(30) 측으로 유입되어, 접지를 통해 빠져나간다.
발명은 도면에 도시된 일 실시 예를 참고로 설명되었으나 이는 예시적인 것에 불과하며, 본 기술 분야의 통상의 지식을 가진 자라면 이로부터 다양한 변형 및 균등한 타 실시 예가 가능하다는 점을 이해할 것이다. 따라서, 본 발명의 진정한 기술적 보호 범위는 첨부된 등록청구범위의 기술적 사상에 의해 정해져야 할 것이다.
10 : 제어부 20 : 제1 회로
30 : 제2 회로 40 : 피에조 소자
100 : 피에조 구동회로

Claims (10)

  1. 피에조 소자에 전압을 인가하는 피에조 구동회로로서,
    피에조 소자에 전압을 인가하며, 복수의 트랜지스터들을 포함하는 제1 회로; 및
    상기 피에조 소자의 잔류 전류를 제거하며, 복수의 트랜지스터들을 포함하는 제2 회로를 포함하고,
    상기 제1 회로와 제2 회로에 포함된 트랜지스터들 중 입력 신호에 의해 동작하는 트랜지스터들은 동일한 입력 신호를 받아 동시에 온/오프 되는 것을 특징으로 하는,
    피에조 구동회로.
  2. 제1항에 있어서,
    상기 제1 회로와 제2 회로에 입력 신호를 송신하는 제어부를 더 포함하는,
    피에조 구동회로.
  3. 제1항에 있어서,
    상기 제1 회로에 포함된 복수의 트랜지스터들은 상기 입력 신호를 받는 제1 트랜지스터 및 상기 피에조 소자에 연결된 제2 트랜지스터를 포함하는,
    피에조 구동회로.
  4. 제1항에 있어서,
    상기 제2 회로에 포함된 복수의 트랜지스터들은 상기 입력 신호를 받는 제3 트랜지스터 및 상기 피에조 소자에 연결된 제4 트랜지스터를 포함하는,
    피에조 구동회로.
  5. 제3항에 있어서,
    상기 제1 트랜지스터에 상기 온(on) 입력 신호가 수신되면 상기 제1 트랜지스터가 온(on)되며, 상기 제1 트랜지스터가 온(on) 되면 상기 제2 트랜지스터가 온(on)되는,
    피에조 구동회로.
  6. 제4항에 있어서,
    상기 제3 트랜지스터에 온(on) 입력 신호가 수신되면 제3 트랜지스터가 온(on)되며, 상기 제3 트랜지스터가 온(on)되면, 상기 제4 트랜지스터는 오프(off)되는,
    피에조 구동회로.
  7. 제4항에 있어서,
    상기 제2 트랜지스터와 제4 트랜지스터의 온/오프(on/off) 상태는 서로 반대인 것을 특징으로 하는,
    피에조 구동회로.
  8. 제4항에 있어서,
    상기 피에조 소자는 상기 제2 트랜지스터 및 상기 제4 트랜지스터의 콜렉터 단과 연결되는 것을 특징으로 하는,
    피에조 구동회로.
  9. 제3항에 있어서,
    상기 제2 트랜지스터가 온(on) 상태이면, 상기 제1 회로로부터 상기 피에조 소자로 전류가 공급되는,
    피에조 구동회로.
  10. 제4항에 있어서,
    상기 제4 트랜지스터가 온(on) 상태이면, 상기 피에조 소자로부터 전류가 상기 제2 회로 측으로 유입되는,
    피에조 구동회로.
KR1020140110554A 2014-08-25 2014-08-25 피에조 구동회로 KR20160025054A (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020140110554A KR20160025054A (ko) 2014-08-25 2014-08-25 피에조 구동회로
US14/833,624 US9490416B2 (en) 2014-08-25 2015-08-24 Piezoelectric drive circuit

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020140110554A KR20160025054A (ko) 2014-08-25 2014-08-25 피에조 구동회로

Publications (1)

Publication Number Publication Date
KR20160025054A true KR20160025054A (ko) 2016-03-08

Family

ID=55349144

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020140110554A KR20160025054A (ko) 2014-08-25 2014-08-25 피에조 구동회로

Country Status (2)

Country Link
US (1) US9490416B2 (ko)
KR (1) KR20160025054A (ko)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6761761B2 (ja) * 2017-01-19 2020-09-30 株式会社サタケ 圧電アクチュエータ、異常検出回路、および圧電式バルブシステム

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4126867A (en) * 1977-08-29 1978-11-21 Silonics, Inc. Ink jet printer driving circuit
JPS5448551A (en) * 1977-09-26 1979-04-17 Ricoh Co Ltd Ink jet driving circuit
US5097171A (en) * 1989-10-24 1992-03-17 Nippondenso Co., Ltd. Piezo-actuator shock absorber damping force controlling system having abnormality detection function
KR20030037622A (ko) 2001-11-07 2003-05-14 현대자동차주식회사 인젝터 구동장치

Also Published As

Publication number Publication date
US20160056733A1 (en) 2016-02-25
US9490416B2 (en) 2016-11-08

Similar Documents

Publication Publication Date Title
US9800245B2 (en) Bipolar gate driver
JP5263317B2 (ja) 半導体スイッチング素子の駆動回路
JP2013168905A5 (ko)
WO2013060145A1 (zh) 一种隔离驱动电路
US9584109B2 (en) Voltage regulator and resonant gate driver thereof
JP6229604B2 (ja) 半導体スイッチング素子の制御回路
KR20160025054A (ko) 피에조 구동회로
WO2014128942A1 (ja) 半導体素子の駆動装置
TW201338422A (zh) 具較佳安全操作區及抗雜訊能力的浮接閘驅動器電路以及平移切換信號準位的方法
US20140176033A1 (en) Driving circuit, driving module, and motor driving apparatus
JP2019154134A5 (ko)
JP5447575B2 (ja) 駆動装置
WO2011064917A1 (ja) プッシュプル型駆動回路
JP6544317B2 (ja) トランジスタ駆動回路
ATE441976T1 (de) Schaltungsanordnung mit einem schalttransistor, einer ansteuerschaltung sowie einer versorgungsschaltung
JP2015220876A (ja) 駆動回路システム
RU2017143778A (ru) Управление двунаправленной передачей энергии
JP2007116228A (ja) 誘導性負荷駆動装置および駆動方法
JP2016063648A (ja) 駆動装置
TWI524649B (zh) 極性切換電路
JP2021005950A (ja) トランジスタ駆動回路及びトランジスタのゲート電圧制御方法
JP6365424B2 (ja) ブートストラップ・プリドライバ
US20100001779A1 (en) Constant-ON State High Side Switch Circuit
JP6287530B2 (ja) 駆動回路システム
KR20160085297A (ko) Ic칩 입력전압범위 최적화 회로 및 최적화 방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E601 Decision to refuse application