KR20160023916A - 반도체 소자들을 처리하기 위한 방법 및 구조 - Google Patents

반도체 소자들을 처리하기 위한 방법 및 구조 Download PDF

Info

Publication number
KR20160023916A
KR20160023916A KR1020167003661A KR20167003661A KR20160023916A KR 20160023916 A KR20160023916 A KR 20160023916A KR 1020167003661 A KR1020167003661 A KR 1020167003661A KR 20167003661 A KR20167003661 A KR 20167003661A KR 20160023916 A KR20160023916 A KR 20160023916A
Authority
KR
South Korea
Prior art keywords
carrier substrate
coating
substrate
silane
exposing
Prior art date
Application number
KR1020167003661A
Other languages
English (en)
Other versions
KR101720474B1 (ko
Inventor
재스프리트 에스. 간디
Original Assignee
마이크론 테크놀로지, 인크
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 마이크론 테크놀로지, 인크 filed Critical 마이크론 테크놀로지, 인크
Publication of KR20160023916A publication Critical patent/KR20160023916A/ko
Application granted granted Critical
Publication of KR101720474B1 publication Critical patent/KR101720474B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
    • H01L21/76251—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques
    • C—CHEMISTRY; METALLURGY
    • C09—DYES; PAINTS; POLISHES; NATURAL RESINS; ADHESIVES; COMPOSITIONS NOT OTHERWISE PROVIDED FOR; APPLICATIONS OF MATERIALS NOT OTHERWISE PROVIDED FOR
    • C09D—COATING COMPOSITIONS, e.g. PAINTS, VARNISHES OR LACQUERS; FILLING PASTES; CHEMICAL PAINT OR INK REMOVERS; INKS; CORRECTING FLUIDS; WOODSTAINS; PASTES OR SOLIDS FOR COLOURING OR PRINTING; USE OF MATERIALS THEREFOR
    • C09D4/00—Coating compositions, e.g. paints, varnishes or lacquers, based on organic non-macromolecular compounds having at least one polymerisable carbon-to-carbon unsaturated bond ; Coating compositions, based on monomers of macromolecular compounds of groups C09D183/00 - C09D183/16
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02118—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer carbon based polymeric organic or inorganic material, e.g. polyimides, poly cyclobutene or PVC
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
    • H01L21/76251—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques
    • H01L21/76254—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques with separation/delamination along an ion implanted layer, e.g. Smart-cut, Unibond
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/50—Tape automated bonding [TAB] connectors, i.e. film carriers; Manufacturing methods related thereto
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68318—Auxiliary support including means facilitating the separation of a device or wafer from the auxiliary support
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68327—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used during dicing or grinding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/6834—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used to protect an active side of a device or wafer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68381—Details of chemical or physical process used for separating the auxiliary support from a device or wafer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12042—LASER

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Mechanical Treatment Of Semiconductor (AREA)
  • Chemical & Material Sciences (AREA)
  • Container, Conveyance, Adherence, Positioning, Of Wafer (AREA)
  • Materials Engineering (AREA)
  • Wood Science & Technology (AREA)
  • Organic Chemistry (AREA)
  • Life Sciences & Earth Sciences (AREA)
  • Ceramic Engineering (AREA)
  • Dicing (AREA)
  • Formation Of Insulating Films (AREA)

Abstract

반도체 구조를 형성하는 방법들은 코팅을 형성하기 위해 실란 물질에 캐리어 기판을 노출하는 단계와, 캐리어 기판의 주변에 적어도 인접한 코팅의 부분을 제거하는 단계와, 캐리어 기판에 다른 기판을 접착성 결합하는 단계와, 캐리어 기판으로부터 다른 기판을 분리하는 단계를 포함한다. 실란 물질은 (XO)3Si(CH2)nY, (XO)2Si((CH2)nY)2, 또는 (XO)3Si(CH2)nY(CH2)nSi(XO)3의 구조를 갖는 화합물을 포함하고, XO는 가수 분해성 알콕시 그룹이고, Y는 오르가노 기능적 그룹이고, n은 비 음성의 정수이다. 몇몇 방법들은 제 1 기판에 걸쳐 Si O Si를 포함하는 폴리머 물질을 형성하는 단계, 폴리머 물질의 부분을 제거하는 단계, 및 다른 기판을 제 1 기판에 접착성 결합하는 단계를 포함한다. 구조들은 제 1 기판에 걸쳐 Si O Si를 포함하는 폴리머 물질, 제 1 기판 및 폴리머 물질의 적어도 부분에 걸쳐 배치된 접착 물질, 및 접착 물질에 걸쳐 배치된 제 2 기판을 포함한다.

Description

반도체 소자들을 처리하기 위한 방법 및 구조{METHODS AND STRUCTURES FOR PROCESSING SEMICONDUCTOR DEVICES}
우선권 주장
결합 출원은 "반도체 소자들을 처리하기 위한 방법들 및 구조들"에 대해 2013년 7월 30일에 출원된 미국 특허 출원 번호 13/954,133의 출원일의 이익을 주장한다.
기술분야
결합 개시는 다양한 구현예들에서, 일반적으로 반도체 소자의 처리 동안 조성물들을 이용하여 웨이퍼 기판들을 캐리어 기판들에 제거 가능하게 결합하는 것과 같이 실란 물질을 포함하는 조성물들과 관련 방법들에 관한 것이다.
배경
반도체 소자들 및 그 구조들은 전형적으로 웨이퍼 또는 다른 벌크 반도체 기판 상에서 생산되며, 이것은 결합원에서 일명 "디바이스 웨이퍼"로 언급될 수 있다. 어레이는 개별적인 반도체 소자들로 "분리(singulated)"되고, 이것은 또한 예를 들어, 인쇄 회로 기판과 상호 연결하기 위해 더 높은 수준의 패키징과의 실제적인 기계적 및 전기적 인터페이싱(interfacing)을 위한 패키지에 편입되는 "다이스(dice)"를 특징으로 할 수 있다. 디바이스 패키징은 여전히 웨이퍼의 부분이면서 다이 상에 또는 그 주위에 형성될 수 있다. 웨이퍼 수준 패키징으로서 당해 기술에 언급된 이러한 실시는 전체 패키징 비용을 감소시키고, 디바이스의 크기의 감소를 가능하게 하며, 이것은 종래에 패키징된 디바이스들에 비해 더 빠른 동작 및 감소된 전력 요구를 초래할 수 있다.
얇은 디바이스 웨이퍼 기판들은 통상적으로 반도체 소자 제조에 사용되는데, 이는 박막(thinning)이 소자들로 하여금 적층되도록 하고 열을 소실시키는데 도움을 주기 때문이다. 그러나, 더 얇은 기판들은 기판 또는 그 위의 집적 회로 성분들에 대한 손상 없이 다루기 상대적으로 더 어렵다. 어려움들의 일부를 완화시키기 위해, 디바이스 웨이퍼 기판들은 통상적으로 더 크고 더 강력한 캐리어 웨이퍼들에 부착된다. 처리 이후에, 디바이스 웨이퍼 기판들은 캐리어 웨이퍼들로부터 제거될 수 있다.
공통의 캐리어 물질들은 (예를 들면, 블랭크 디바이스 웨이퍼), 소다라임 유리, 보로실리케이트 유리, 사파이어, 및 다양한 금속들 및 세라믹들을 포함한다. 캐리어 웨이퍼들은 통상적으로 실질적으로 둥글고, 디바이스 웨이퍼의 크기에 매칭하도록 크기를 가져, 결합된 어셈블리는 종래의 처리 도구들에서 다루어질 수 있다. 일시적 웨이퍼 결합에 사용된 폴리머 접착제는 건조 필름 테이프들로서 용액 또는 적층(laminating)으로부터 스핀 코팅 또는 스프레이 코팅에 의해 종래에 도포된다. 스핀 및 스프레이 도포된 접착제는 테이프가 제공하는 것보다 더 높은 두께 균일성을 갖는 코팅물들을 형성하기 때문에, 점점 더 바람직하다. 더 높은 두께 균일성은 박막 이후에 교차 웨이퍼 두께 균일성보다 더 큰 제어로 전환된다. 폴리머 접착제는 또한 디바이스 웨이퍼 및 캐리어로의 높은 결합 세기를 나타낸다.
폴리머 접착제는 디바이스 웨이퍼, 캐리어 웨이퍼, 또는 양쪽 모두 상에 스핀 도포될 수 있다. 코팅된 웨이퍼는 폴리머 접착제로부터 모든 코팅 용매를 제거하도록 베이킹된다. 코팅된 디바이스 웨이퍼 및 캐리어 웨이퍼는 이 후 결합을 위한 가열된 기계적 프레스와 접촉하게 위치된다. 충분한 온도 및 압력은, 접착제가 디바이스 웨이퍼 구조적 특징으로 흐르고 충진하도록 하고, 디바이스 웨이퍼 및 캐리어 웨이퍼 표면들의 모든 영역들과 직접적인 접촉을 달성하도록 적용된다.
처리 이후에 캐리어 웨이퍼로부터의 디바이스 웨이퍼의 제거는 종래에 화학적 수단(예를 들어, 용매를 갖는), 광 분해, 열기계적 수단, 또는 광분해에 의해 수행된다 이들 방법들 각각은 생산 환경에서 결점을 갖는다. 예를 들어, 폴리머 접착제를 용해함으로써 화학적 결합 해제(debonding)는 느린 프로세스인데, 이는 용매가 해제를 달성하기 위해 점성 폴리머 매질을 통해 긴 거리에 걸쳐 확산해야 하기 때문이다. 즉, 용매는 결합된 기판들의 에지로부터, 또는 캐리어 웨이퍼에서의 천공으로부터 접착제의 국부 영역으로 확산해야 한다. 어느 경우에나, 용매 확산 및 침투에 요구된 노출된 표면으로부터 결합된 영역으로의 최소 거리는 일반적으로 적어도 3-5mm이고, 심지어 접착제와의 용매 접촉을 증가시키기 위한 천공조차, 훨씬 더 커질 수 있다. 심지어 고온(예를 들어, 60 ℃보다 더 큰)에서도 몇 시간의 처리 시간은 일반적으로 발생할 결합 해제에 이용되고, 이것은 웨이퍼 처리량이 낮다는 것을 의미한다.
마찬가지로, 전체 결합된 기판이 일반적으로 한 번에 노출될 수 없기 때문에, 광분해는 느린 프로세스이다. 그 대신에, 수 밀리미터의 빔을 갖는 레이저와 가은 노출 광원은 접착제 결합 라인을 분해하기 위해 충분한 에너지를 전달하기 위해 한번에 작은 영역 상에 집중된다. 빔은 이 후 전체 표면을 결합 해제하기 위해 시리즈 방식으로 기판 양단에 스캐닝되고(또는 래스터링되고), 이것은 긴 결합 해제 시간 및 낮은 웨이퍼 처리량을 초래한다.
열기계적 결합 해제가 일반적으로 몇 분 동안 수행될 수 있지만, 이것은 디바이스 산출량을 감소시킬 수 있는 다른 제한들을 갖는다. 일시적으로 결합된 디바이스 웨이퍼를 위한 배면측은 종종 200 ℃ 또는 심지어 300 ℃보다 높은 작용 온도를 수반한다. 포리머 접착제가 작용 온도에 또는 그 근처에서 과도하게 분해하거나 연화하면, 결합 해제는 미성숙하게 발생할 수 있다. 접착제는 통상적으로 디바이스 웨이퍼의 작용 온도보다 약 20 ℃ 내지 약 50 ℃ 높게 충분히 연화하도록 선택된다. 그러한 접착제를 결합 해제하는데 요구된 고온은 열적 팽창의 결과로서 결합된 쌍 상에 유의미한 스트레스를 부과한다. 동시에, 슬라이딩, 리프팅, 또는 비틀림 모션에 의해 캐리어 웨이퍼로부터 디바이스 웨이퍼를 이동시키도록 이용된 높은 기계적 힘은 추가 스트레스를 생성하고, 이러한 추가 스트레스는, 디바이스 웨이퍼가 개별적인 디바이스들의 현미경적 집적 회로 내에서 손상을 파손시키거나 발생시키도록 할 수 있고, 이것은 디바이스 장애 및 산출량 손실을 초래한다.
열분해 결합 해제는 또한 웨이퍼 파손을 야기하는 경향을 갖는다. 가스는 폴리머 접착제가 분해될 때 발생되고, 이들 가스는, 접착제의 벌크가 제거되기 전에 디바이스 웨이퍼와 캐리어 웨이퍼 사이에서 포획될 수 있다. 포획된 가스의 축적은, 얇은 디바이스 웨이퍼가 수포 및 균열, 또는 심지어 파열되도록 할 수 있다. 열분해 결합 해제가 갖는 다른 문제는, 폴리머 분해가 종래의 세정 절차에 의해 디바이스 웨이퍼로부터 제거될 수 없는 난치성의 탄소화 잔류물의 형성에 의해 종종 동반된다는 것이다.
결합 해제 웨이퍼들이 갖는 문제를 해결하기 위해, "Method and Apparatus for Removing a Reversibly Mounted Device Wafer from a Carrier Substrate,"라는 명칭으로 2011년 12월 22일에 공개된 미국 특허 출원 공보 2011/0308739는 웨이퍼들의 외주에서만 강한 결합을 형성하는 것을 개시한다. 에지 결합들은 화학적으로, 기계적으로, 음향학적으로, 또는 열적으로 연화되고, 용해되거나, 파열된다. 접촉 표면의 내부에서 강한 결합을 방지하기 위해, 폴리머 충진 물질은 주변에 접착제를 부착하기 전에 캐리어 상에 코팅된다. 폴리머 충진 물질이 웨이퍼들로의 강한 결합을 형성하지 않기 때문에, 웨이퍼들은 접착제를 제거함으로써 쉽게 분리될 수 있다.
도면의 간단한 설명
도 1a. 2a. 3a. 4a. 및 5a는 처리의 다양한 스테이지들에서 결합 개시 내용의 구현예에 따라 반도체 구조의 평면도.
도 1b, 2b, 3b, 4b, 및 5b는 각각 도 1a, 2a, 3a, 4a, 및 5a에 도시된 반도체 구조의 단면도.
도 6은 분리 이후에 결합 개시 내용의 실시에에 따른 반도체 구조 및 캐리어 웨이퍼의 단면도.
결합 발명을 수행하기 위한 모드(들)
결합 명세서에 개시된 몇몇 실시예들에서, 반도체 소자를 처리하는 방법들은 디바이스웨이퍼 기판에 캐리어 기판을 부착하기 위한 조성물인 것으로 기재된다. 방법들은 캐리어 기판 위에 코팅을 형성하기 위해 캐리어 기판을 실란 물질에 노출하는 것을 포함한다. 코팅은 캐리어 기판 자체보다 접착 물질을 위한 낮은 친화성을 나타낼 수 있다. 코팅의 부분은 캐리어 기판의 에지 근처에서와 같이 제거될 수 있다. 접착 물질은 웨이퍼 기판을 캐리어 기판에 결합하기 위해 캐리어 기판에 도포될 수 있다. 결합은 코팅을 갖는 캐리어 기판의 부분과 접착 물질 사이에서 상대적으로 약할 수 있어서, 캐리어 기판으로부터의 웨이퍼 기판의 후속 분리는(예를 들어, 디바이스 웨이퍼 기판 상에 다른 동작을 수행한 후에) 디바이스 웨이퍼 기판 상에 적은 스트레스로 수행될 수 있다 (예를 들어, 더 약한 힘, 더 낮은 온도등에 웨이퍼 기판을 가함으로써).
결합 명세서에 사용된 바와 같이, "웨이퍼 기판" 및 "디바이스 웨이퍼 기판"의 용어는 메모리 셀 및 주변 회로뿐만 아니라 논리의 것들과 같은 성분들이 형성되는 기반 물질 또는 구성을 의미하고 포함한다. 웨이퍼 기판은 전체적으로, 반도체 물질, 지지 구조 상의 기결합 반도체 물질, 또는 하나 이상의 물질들을 갖는 반도체 기판, 그 위에 형성된 구조들 또는 영역들로 된 기판일 수 있다. 웨이퍼 기판은 종래의 실리콘 기판, 또는 반도체 물질을 포함하는 다른 벌크 기판일 수 있다. 결합 명세서에 사용된 바와 같이, "벌크 기판"의 용어는 실리콘 웨이퍼들뿐 아니라, 실리콘 사파이어("SOS") 기판들 또는 실리콘 유리("SOG") 기판들과 같은 실리콘 절연체("SOI") 기판들, 기결합 반도체 파운데이션 상의 실리콘의 애피텍셜 층들, 또는 실리콘 게르마늄과 같은 다른 반도체 또는 광전자 물질(Si1 - xGex, 여기서 x는 예를 들어 0.2 내지 0.8의 몰이다), 게르마늄 (Ge), 갈륨 아르세나이드 (GaAs), 갈륨 니트라이드 (GaN), 또는 인듐 포스파이드 (InP), 기타 등등을 의미하거나 포함한다. 더욱이, 다음의 설명에서 "웨이퍼 기판"에 대해 참조할 때, 이전 프로세스 스테이지들은 기결합 반도체 구조 또는 파운데이션에서 물질, 영역들, 또는 접합들 뿐 아니라, 라인들, 플러그들 및 접점들과 같은 연결 요소들을 형성하도록 이용되었고, 그러한 성분들은 조합하여 집적 회로를 포함한다.
결합 명세서에 기재된 바와 같이, ‘밑," "아래," "하부," "바닥," "위," "상위," "상부," "전면," "후면," "좌측," "우측," 등과 같은 공간적으로 상대적인 용어들은 도면들에 도시된 바와 같이 다른 요소(들) 또는 특징(들)과의 하나의 요소들, 또는 특징들의 관계를 기재하기 위해 설명의 용이함을 위해 사용될 수 있다. 달리 규정되지 않으면, 공간적으로 상대적인 용어들은 도면들에 도시된 배향 외에도 물질들의 상이한 배향들을 수반하도록 의도된다. 예를 들어, 도면들에서의 물질들이 역전되면, 다른 요소들 또는 특징들의 "아래" 또는 "밑" 또는 "아래" 또는 "바닥"으로서 기재된 요소들은 이 때 다른 요소들 또는 특징들의 "위" 또는"상부 상에" 배향된다. 따라서, "아래"의 용어는 용어가 사용되는 정황에 따라 위 및 아래의 배향 모두를 동반할 수 있고, 이것은 당업자에게 명백할 것이다. 물질은 다른 경우 배향될 수 있고(90도로 회전됨, 역전됨, 플립됨등.) 결합 명세서에 사용된 공간적으로 상대적인 설명자들은 이에 따라 해석된다.
결합 명세서에 사용된 바와 같이, 다른 요소 "위" 또는 "에 걸쳐" 있는 요소에 대한 참조는 다른 요소의 상부에 직접, 이에 인접하고, 그 아래, 또는 이와 직접 접촉하여 존재하는 요소를 의미하고 포함한다. 이것은 또한 그 사이에 존재하는 다른 요소들의 상부에 간접적으로, 이에 인접하고, 밑에, 또는 그 근처에 존재하는 요소를 포함한다. 이와 대조적으로, 요소가 다른 요소 "바로 위에" 있는 것으로 언급될 때, 간섭 요소들은 존재하지 않는다.
결합 명세서에 사용된 바와 같이, "포함," "포함하는," "포함." 및/또는 "포함"의 용어는 언급된 특징들, 영역들, 정수들, 스테이지들, 동작들, 요소들, 물질들, 성분들의 존재를 규정하고 및/또는 하나 이상의 다른 특징들, 영역들, 정수들, 스테이지들, 동작들, 요소들, 물질들, 성분들, 및/또는 이들의 그룹의 존재 또는 추가를 배제하지 않는다.
결합 명세서에 사용된 바와 같이, "및/또는"은 하나 이상의 연관된 기록된 항목들의 임의의 및 모든 조합들을 포함한다.
결합 명세서에 사용된 바와 같이, 단수 형태는, 문맥이 명확히 달리 표시하지 않으면, 복수 형태를 포함하도록 의도된다.
실시예들은 예시들을 참조하여 결합 명세서에 기재된다. 결합 명세서에 제공된 예시들은 임의의 특정 물질, 성분, 구조, 디바이스 또는 시스템의 실제 뷰들을 의미하지 않고, 결합 개시의 실시예들을 기재하도록 이용되는 단지 이상적인 표현들이다. 예를 들어, 제조 기술들 및/또는 허용오차들의 결과로서 예시들의 형태들로부터의 변동들이 예상될 것이다. 따라서, 결합 명세서에 기재된 실시예들은 예시된 바와 같이 특정 형태들 또는 영역들에 제한되는 것으로 해석되지 않고, 예를 들어 제조로부터 초래된 형태에서의 변이들을 포함한다. 예를 들어, 둥근 것으로 예시되거나 기재된 영역은 일부 거친 및/또는 선형 특징들을 포함할 수 있다. 더욱이, 예시되는 예각들은 둥글 수 있고, 이와 반대일 수 있다. 따라서, 도면들에 예시된 영역들은 사실상 개략적이고, 그 형태는 영역의 정밀한 형태를 예시하도록 의도되지 않고, 결합 청구항의 형태를 제한하지 않는다.
다음 설명은 개시된 조성물 및 방법의 실시예들의 철저한 설명을 제공하기 위해 물질 유형들 및 처리 조건들과 같은 특정 세부사항들을 제공한다. 하지만, 당업자는, 조성물 및 방법의 실시예들이 이들 특정 세부사항들을 이용하지 않고도 실시될 수 있다는 것을 이해할 것이다. 더욱이, 조성물 및 방법의 실시예들은 종래의 반도체 제조 기술들과 연계하여 실시될 수 있다.
결합 명세서에 기재된 제조 프로세스들은 반도체 디바이스들을 처리하기 위한 완전 프로세스 흐름을 형성하지 않는다. 이전의, 중간 및 최종 프로세스 스테이지들은 당업자에게 알려져 있다. 따라서, 결합 디바이스 및 방법의 실시예를 이해하는데 필요한 방법 및 반도체 구조만이 결합 명세서에 기재된다.
정황이 달리 표시되지 않으면, 결합 명세서에 기재된 물질들은 딥 코팅, 스핀 코팅, 스프레이 코팅, 블랭킷 코팅, 화학 증기 증착("CVD"), 플라즈마 개선된 CVD, 원자 층 증착("ALD"), 플라즈마 개선된 ALD, 또는 물리 증기 증착("PVD")을 포함하지만, 여기에 제한되지 않는 임의의 종래 기술에 의해 형성될 수 있다. 대안적으로, 물질들은 달리 언급되지 않으면 결합래, 성장될 수 있다. 형성될 특정 물질에 따라, 물질을 도포, 증착, 성장, 또는 다른 경우 형성하기 위한 기술은 당업자에 의해 선택될 수 있다.
반도체 디바이스를 처리하는 방법들이 개시된다. 방법들은 캐이러 기판을 실란 물질에 노출하여, 캐리어 기판의 표면 위에 코팅을 형성하는 것과, 코팅의 나머지를 제거하지 않고도 캐리어 기판의 주변에 적어도 인접한 표면으로부터 코팅의 부분을 제거하는 것과, 표면위의 캐리어 기판에 다른 기판을 접착성으로 결합하는 것과, 캐리어 기판으로부터 다른 기판을 분리시키는 것을 포함한다. 실란 물질은 (XO)3Si(CH2)nY, (XO)2Si((CH2)nY)2, 및 (XO)3Si(CH2)nY(CH2)nSi(XO)3으로 구성된 그룹으로부터 선택된 구조를 갖는 화합물을 포함하고, 여기서 XO는 가수분해형 알콕시 그룹이고, Y는 오르가노 알콕시 그룹이고, n은 비 음의 정수이다.
유사한 도면 부호들이 전체에 유사한 성분들을 언급하는 도면들을 이제 참조할 것이다. 도면들은 축적대로 도시될 필요는 없다.
도 1a 및 도 1b는 각각 캐리어 기판(102)의 간략한 개략도와, 캐리어 기판(102)의 단면선 1B-1B의 단면도를 도시한다. 캐리어 기판(102)은, 아래에 더 구체적으로 기재된 바와 같이, 웨이퍼 기판이 후속하여 고정될 수 있는 표면(104)을 갖는다. 코팅(106)은 캐리어 기판(102)을 코팅 형성 조성물에 노출시킴으로써 캐리어 기판(102) 상에 형성될 수 있다. 코팅 형성 조성물의 하나 이상의 성분들, 예를 들어, 코팅 물질은캐리어 기판(102)의 하나 이상의 성분들과 반응할 수 있다. 결합 명세서에 사용된 "코팅 조성물"이라는 용어는 결과적인 형성된 코팅(106)의 조성물을 언급한다. 코팅 형성 조성물은 코팅 조성물과 반드시 동일한 필요가 없을 수 있는데, 이는 예를 들어, 코팅(106)의 형성 동안 코팅 형성 조성물과 캐리어 기판(102) 사이의 화학 반응들, 또는 경화 동안 코팅 형성 조성물의 화학 반응들로 인한 것이다.
코팅 형성 조성물은 캐리어 기판(102)의 일부 또는 전부의 다른 경우 노출된 표면들 상의코팅을 예를 들어, 결합질적으로 캐리어 기판(102)의 모든 주요 표면 상에서 형성하도록 공식화될 수 있다.
코팅 형성 조성물은 예를 들어, 제한 없이 실란 물질을 포함할 수 있다. 결합 명세서에 사용된 바와 같이, "실란" 및 "실란 물질"의 용어는 실란과, 적어도 하나의 다른요소, 예를 들어, 탄소, 수소, 질소, 설퍼, 또는 이들의 조합을 포함하는 화학 화합물을 의미하고 포함한다. 실란 물질들은 비기능적 실란 또는 기능적 실란으로서 제형될 수 있다.
결합 명세서에 사용된 바와 같이, "비기능적 실란"의 용어는 금속 (예를 들어 캐리어 기판(102)에서)과 반응하도록 제형된 알콕시 그룹을 갖지만, 비금속 물질과 반응하는 기능 그룹이 부족한 실란 물질을 의미한다. 비기능적 실란은 페닐 그룹, 톨릴 그룹, 알킬 그룹, 펜타플루오로페닐 그룹과 같은 실란 원자에 연결된 안정한 기능적 그룹을 가질 수 있다. 등. 따라서, 비기능적 실란은 종래의 처리 동작에 상대적으로 불활성인 캐리어 기판(102)에 걸쳐 코팅을 형성한다. 비기능적 실란 물질들의 예들은 화학식 ―Si―(OC2H5)x을 포함하는 실란 화합물을 포함하지만, 여기에 한정되지 않고, 여기서 x는 정수이고, Si 원자에 결합된 메톡시 또는 에톡시를 포함한다. 메톡시 또는 에톡시 그룹은 실라놀 (즉, ―Si―OH)을 형성하도록 가수분해형이고, 알코올(예를 들어, 메탄올 또는 에탄올)은 부산물로서 형성된다. 그러한 비기능적 실란들의 예들은 표 1에 기술되고 도시된 물질들을 제한없이 포함하고, 표는 철저하지 않다.
표 1: 기능적 실란 및 화학 구조들의 예들
Figure pct00001
Figure pct00002
결합 명세서에 사용된 바와 같이, "기능적 실란"의 용어는 캐리어 기판(102)과 반응하도록 제형되고, 캐리어 기판(102)의 비금속 물질과 반응하는 기능적 그룹을 갖는 실란 물질을 의미한다. 기능적 실란은 머캅토 그룹, 황 그룹, 아민 그룹, 에폭시 그룹, 할로겐 그룹, 알켄 그룹, 등과 같은 실란 원자에 직접 또는 간접적으로 연결된 반응성 기능적 그룹들을 가질 수 있다. 따라서, 기능적 실란은 몇몇 종래의 처리 동작들에서 반응하는 캐리어 기판(102)에 걸쳐 코팅을 형성한다. 예를 들어, 제한 없이, 기능적 실란 물질은 표 2에서 오르가노기능적 그룹들 또는 화학 구조들의 하나 이상을 갖는 오르가노기능적 실란일 수 있고, 표는 철저하지 않다.
표 2: 오르가노기능적 그룹들 및 화학 구조들의 예들
Figure pct00003
기능적 및 비기능적 실란들의 예들은 화학식 (XO)3Si(CH2)nY, (XO)2Si((CH2)nY)2, 또는 (XO)3Si(CH2)nY(CH2)nSi(XO)3을 갖는 하이브리드 유기 무기 화합물을 포함하지만, 여기에 한정되지 않고, XO는 가수분해형 알콕시 그룹을 나타내고 (예를 들어, 메톡시, 에톡시), n은 정수를 나타내고, Y는 예를 들어, 제한 없이, 알킬, 톨릴, 페닐, 아미노, 설퍼, 카르복실, 또는 티올 그룹과 같은 오르가노기능적 그룹을 나타낸다. 오르가노기능적 그룹들 Y는 할로겐, 히드록실 그룹들, 등과 같은 다양한 치환물을 포함할 수 있고, 그러한 물질들이 기능적이거나 비기능적인 지의 여부는 오르가노 기능적 그룹 Y의 특징에 의존한다. 예를 들어, 오르가노 기능적 그룹 Y이 불소 종료된 그룹 (예를 들어, 표 1에 도시된 바와 같이, 펜타플루오로페닐트리에톡시실란을 포함하면, 물질은 불소가 다른 물질과 반응하려는 경향을 갖지 않기 때문에 비기능적일 수 있다.
기능적 또는 비기능적인 실란 물질이 물에서 가수 분해되거나, 또는 대안적으로, 알코올 및 물 혼합물에서 가수분해 할 때, 실라놀 그룹들 (예를 들어, Si―OH groups)이 형성될 수 있다. 가수분해된 코팅 형성 조성물의 실라놀 그룹은 금속, 또는 산소 및 습기에 노출된 다른 요소의 표면 상의 것들과 같이 히드록실 그룹과 반응할 수 있다. 즉, 금속 또는 다른 요소의 산소로의 노출은 금속 또는 다른 요소의 표면 상에 산화물을 형성할 수 있다. 습기로의 형성된 산화물의 후속 노출은 M―OH 결합을 형성할 수 있고, M은 금속 (예를 들어, 제한 없이, Cu, Ni, Sn, Al, Ag) 또는 Si을 나타낸다. 따라서, 캐리어 기판(102)의 금속 또는 실리콘 성분들은 그 표면 상에 히드록실 결합을 포함할 수 있다. 가수 분해된 실란 물질의 실라놀 그룹으로의 그러한 히드록실 결합의 노출은 M―O―Si 결합을 형성하는, 실라놀 그룹과의 히드록실 그룹의 반응, 예를 들면, 축합 반응을 초래할 수 있고, M은 금속 또는 Si―O―Si를 나타낸다. 따라서, 실란 물질, 물, 및 선택적으로 알코올을 포함하는 코팅 형성 조성물로의 캐리어 기판(102)의 노출은 금속 성분 상에 코팅(106)을 형성하기 위해 코팅 형성 조성물과 캐리어 기판(102)의 표면 사이의 반응을 가능하게 할 수 있고, 코팅(106)은 M―O―Si 결합을 포함하는 코팅 조성물을 갖고, 이것은 또한 결합 명세서에서 "금속 산소 실리콘 결합" 또는 Si―O―Si 결합로서 언급된다.
따라서, 반도체 소자를 처리하는 몇몇 방법들은 기판의 표면에 걸쳐 Si-O-Si를 포함하는 폴리머 물질을 형성하는 것과, 폴리머 물질의 나머지를 제거하지 않고도 기판의 표면의 주변에 적어도 인접한 폴리머 물질의 부분을 제거하고, 표면에 걸쳐 기판에 다른 기판을 접착성으로 결합하는 것과, 기판으로부터 다른 기판을 분리하는 것을 포함한다.
기능적 및 비기능적 실란 물질은 전술한 바와 같이, 캐리어 기판(102)과 반응하도록 제형될 수 있다.
기능적 실란 물질은 추가로 반응되도록 제형될 수 있다. 예를 들어, 코팅 형성 조성물의 실란 물질이 알콕시 (예를 들어, 메톡시, 에톡시, 등) 그룹을 포함하고, 실란 물질의 알콕시 그룹은 캐리어 기판(102)의 히드록실 그룹과 반응할 수 있는 실라놀을 형성하도록 가수 분해된다. 예를 들어, 제한 없이, 코팅 형성 조성물에서의 실란 물질의 알콕시 그룹은 다음의 예의 반응들에 예시된 바와 같이 실라놀로 가수 분해될 수 있다.
Figure pct00004
여기서 R' 및 R은 탄화수소를 나타낸다. 실라놀은 다음의 반응에 예시된 바와 같이 M―O―Si 결합(금속 산소 실리콘 결합) 또는 Si―O―Si 결합 및 물을 형성하기 위해 캐리어 기판(102)의 히드록사이드와 반응할 수 있고, 여기서 점선은 캐리어 기판(102)의 표면을 예시한다:
Figure pct00005
기능적 실란 물질을 포함하는 그러한 알콕시의 예들은 y-아미노프로필트리에톡시실란 (y-APS), y-메타크릴옥시프로필트리에톡시실란 (y-MPS), 또는 y-글릴시드옥시프로필트리메톡시실란 (y-GPS), 및 비스실란 예컨대 비스[트리메톡시실릴프로필]아민(오하이오, 컬럼버스의 모멘티브 퍼포먼스 머터리얼사로부터의 명칭 SILQUEST® A1170 하에 이용가능함), 또는 비스[3-트리메톡시시릴프로필]테트라설파이드(모멘티브 퍼포먼스 머터리얼사로부터의 명칭 SILQUEST® A1289 하에 이용가능함)을 포함하지만, 여기에 한정되지 않는다.
코팅 형성 조성물의 실란 물질은 대안적으로 또는 추가로 다른 기능적 그룹을 포함하도록 제형될 수 있다. 예를 들어, 제한 없이, 설퍼 기능적 그룹을 포함하는 기능적 실란 물질은 M―S 결합을 형성하는, 캐리어 기판(102) 내의 금속과 반응할 수 있고, 이것은 또한 결합 명세서에서 "금속 설퍼 결합"로 언급된다. 예를 들어, 설퍼 기반의 기능적 실란 물질의 설퍼 그룹은 Cu―S 결합("구리 설퍼 결합)를 형성하기 위해 캐리어 기판(102) 내에서 구리와 반응할 수 있다. 그러므로, 형성된 그러한 코팅(106)은 M―S 결합을 포함하는 코팅 조성물을 가질 수 있다.
실란 물질의 실라놀 그룹은 기능적이거나 비기능적인지에 상관없이 또한 코팅(106)의 형성 동안 서로 응축할 수 있고, 이것은 Si―O―Si 결합("실리콘 산소 실리콘 결합")를 형성한다. Si―O―Si 결합의 형성은 코팅(106)이 형성할 때 코팅 물질의 밀도 및 점도를 증가시킬 수 있다. 그러므로, 형성된 코팅(106)은 Si―O―Si 결합을 포함하는 코팅 조성물을 가질 수 있다.
코팅(106)은 캐리어 기판(102)의 하나 이상의 물질의 표면들을 코팅 형성 조성물에 노출시킴으로써 형성될 수 있다. 캐리어 기판(102)의 표면은 코팅 형성 조성물을 포함하는 코팅 용액에 노출될 수 있고, 캐리어 기판(102)의 표면들은 딥 코팅, 스핀 코팅, 스프레이 코팅될 수 있거나, 그렇지 않으면 코팅 용액으로 커버될 수 있다.
그러한 코팅 용액은 코팅 형성 조성물, 용액, 및 선택적으로 물을 포함할 수 있다. 코팅 용액에 사용된 용매는 물 기반의 용매, 물에서 혼화성인 용매, 및/또는 유기 용매를 포함할 수 있다. 코팅 형성 조성물이 혼화성인, 예를 들어, 알코올 (예를 들어, 메탄올, 에탄올)과 같은 유기 용매는 코팅 용액을 형성하는데 사용될 수 있다.
코팅 용액에 사용된 용매는, 코팅 용액이 코팅 용액 내의 코팅 형성 조성물의 겔화를 감소하거나 방지하도록 제형된다. 결합 명세서에 사용된 바와 같이, "겔화"의 용어는 코팅 용액의 점도를 증가시키고, 캐리어 기판(102)의 코팅 용액으로의 노출 이전에 코팅 용액의 유동능을 감소시켜, 코팅 용액의 박막화를 의미하고 포함한다. 예를 들어, 용매로서 알코올의 이용은 실란 물질의 겔화를 방지할 수 있고, 캐리어 기판(102)의 도포 동안 코팅 용액의 유동능을 유지할 수 있다.
몇몇 실시예들에서, 코팅 형성 조성물은 물 (예를 들어, 탈이온수)을 추가로 포함할 수 있어서, 전술한 반응성 실라놀을 형성하기 위해 실란 물질의 가수 분해를 용이하게 한다. 코팅 용액에서의 물은 또한, 캐리어 기판(102)이 코팅 용액에 노출될 때 캐리어 기판(102) 상의 산화물 및 히드록실 그룹의 형성을 용이하게 할 수 있다. 다른 실시예에서, 코팅 용액은 물의 부재시 용매와 코팅 형성 조성물을 혼합함으로써 형성될 수 있다. 물은 이 후 코팅 용액이 캐리어 기판(102)의 표면에 도포되기 전에 코팅 용액에 주입될 수 있다. 또 다른 실시예에서, 캐리어 기판(102)의 표면들은 먼저 물에 노출될 수 있고, 그런 후에 코팅 용액의 다른 성분들 (예를 들어, 코팅 형성 조성물 및 용매)에 노출될 수 있다.
코팅 용액은 실란 물질을 포함하는 코팅 형성 조성물을 (예를 들어, 알코올)에 첨가함으로써, 그리고 그런 후에 물(예를 들어, 탈이온수)를 첨가함으로써 형성될 수 있다. 성분들을 코팅 용액에 첨가하는 동안 그리고 이에 후속하여, 용액은 실란 물질의 겔화를 금지하도록 저어질 수 있다.
코팅 용액은 캐리어 기판(102) 상의 코팅 용액의 도포 이전에 약 4 내지 약 9의 범위에서의 pH를 나타내도록 제형될 수 있고, pH 범위는 코팅 형성 조성물 (예를 들어, 실란 물질)의 겔화를 감소하거나 방지할 수 있다. 다른 한 편으로, 약 3보다 작은 pH 또는 약 10보다 큰 pH를 갖는 코팅 용액은 캐리어 기판(102)의 코팅 용액으로의 노출 이전에 실란 물질의 겔화를 용이하게 할 수 있다. 몇몇 실시예들에서, 산성 또는 염기성은 선택된 범위에서 pH를 유지하기 위해 코팅 용액에 첨가될 수 있다. 예를 들어, 아세트산은 코팅 용액에 첨가될 수 있다.
코팅 용액은 코팅 용액의 총 부피에 기초하여 실란 물질을 포함하는 코팅 형성 조성물의 약 1 용적% 내지 약 20 용적%를 포함할 수 있다. 예를 들어, 제한 없이, 코팅 용액은 코팅 형성 조성물의 약 5 용적% 내지 약 10 용적%, 에탄올 또는 다른 알코올 기반의 용매의 약 80 용적% 내지 약 90 용적%, 및 탈이온수의 약 5 용적% 내지 약 10 용적%를 포함할 수 있다.
코팅(106)의 평균 두께는 코팅(106)을 형성하는데 사용된 코팅 용액에서 실란 물질의 농도에 의존할 수 있다. 예를 들어, 용매에 비례하여 실란 물질의 더 높은 농도를 갖는 코팅 용액, 및 존재시, 코팅 용액의 다른 성분들은 실란 물질의 낮은 농도를 갖는 코팅 용액에 비해 더 두꺼운 코팅(106)을 초래할 수 있다. 하지만, 실란 물질의 높은 농도를 포함하는 코팅 용액은 실란 물질의 낮은 농도를 갖는 코팅 용액보다 겔에 대한 더 높은 경향을 가질 수 있다. 그러므로, 코팅(106)을 형성하는데 사용된 코팅 용액에서 실란 물질의 농도는 과도한 겔화 없이 선택된 평균 두께의 코팅(106)을 달성하도록 적합하게 될 수 있다. 예를 들어, 제한 없이, 실란 물질의 약 5 용적%, 에탄올 또는 다른 알코올 기반의 용매의 약 90 용적%, 및 탈이온수의 약 5 용적%를 포함하는 코팅 용액은 약 250 나노미터 내지 약 500 나노미터의 두께를 갖는 코팅(106)을 생성하는데 사용될 수 있다. 다른 예로서, 실란 물질의 약 2 용적%를 포함하는 코팅 용액은 약 80 나노미터 내지 약 200 나노미터의 평균 두께를 갖는 코팅(106)을 생성하는데 사용될 수 있다.
코팅 용액의 도포는, 코팅 용액의 한번의 도포가 포화할 캐리어 기판(102)의 노출된 표?ㄴ들을 커버하도록 자가 제한될 수 있다. 하지만, 몇몇 실시예들에서, 코팅 용액의 다중 도포들은 더 두꺼운 코팅을 형성하도록 수행될 수 있다. 코팅 용액으로의 캐리어 기판(102)의 노출은 약 30초 내지 약 1분의 시간 프레임 내에서, 또는 원하는 경우 더 길게 달성될 수 있다.
코팅 용액은 선택적으로 용해도를 증가시키고, 겔화를 감소하거나 방지하고, 또는 결과적인 코팅(106)의 소수성을 증가시키는 것과 같이 실란 물질과 반응하도록 제형된 다른 물질을 포함할 수 있다. 예를 들어, 코팅 용액에 존재할 수 있는 다른 물질들은 화학식 Si―(OC2H5)4, 콜로이달 알루미나, 등의 테트라에틸 오르토실리케이트(TEOS)를 포함한다.
코팅 형성 조성물로의 캐리어 기판(102)의 노출 후에, 코팅 형성 조성물 또는 코팅 형성 조성물을 포함하는 코팅 용액으로의 직접적인 노출에 의해, 코팅 형성 조성물이 경화될 수 있다. 경화 상태는 코팅 형성 조성물로서 사용된 실란 물질에 의존할 수 있다. 예로서, 코팅 물질은 코팅(106)을 형성하기 위해 약 125℃로 약 1시간 동안 경화될 수 있다. 코팅 형성 조성물을 경화하는 것은 실란 물질과 캐리어 기판(102) 사이에서의 반응 및 결합을 촉진시킬 수 있다. 경화 상태는 밀도와 같이 코팅(106)의 특성에 영향을 미칠 수 있다.
결과적인 코팅(106)은 소수성일 수 있어서, 물은 캐리어 기판(102)의 표면(104)으로부터 배출되는 경향을 갖는다. 예를 들어, 코팅(106)은 약 60°보다 큰, 약 70°보다 큰, 또는 약 80°보다 큰 물과의 접촉각을 나타낼 수 있다. 몇몇 실시예에서, 코팅(106)은 약 90° 내지 약 100°의 물과의 접촉각을 나타낼 수 있다. 다른 실시예들에서, 코팅(106)은 약 90° (예를 들어, 약 125° 이상)보다 큰 물과의 접촉각을 나타내면서, 초소수성일 수 있다. 기준점으로서, 친수성(습식성) 표면들은 일반적으로 약 35° 이하의 물과의 접촉각을 갖는다.
코팅(106)의 부분은, 접착제가 캐리어 기판(102)에 접착되도록 제거될 수 있다. 도 2a 및 2b는, 코팅(106)의 부분이 제거된 후의 캐리어 기판(102)의 간략한 개략도와, 단면 2B-2B을 통한 캐리어 기판(102)의 단면도를 각각 도시한다. 도 2a 및 도 2b에 도시된 바와 같이, 코팅(106)은 캐리어 기판(102)의 전체 표면(104)보다 적게 커버할 수 있다. 예를 들어, 코팅(106)은 캐리어 기판(102)의 에지(예를 들어, 주변) 근처에서 제거될 수 있다. 코팅(106)의 부분을 제거하는 프로세스는, 코팅(106)의 부분이 캐리어 기판(102)의 표면(104)의 주변 주위에서 제거되는 경우 "에지 비드 제거"로 언급될 수 있다. 코팅(106)의 부분은 예를 들어, 코팅(106)을 용해하도록 제형된 용매에 캐리어 기판(102)의 부분을 노출함으로써 제거될 수 있다. 예를 들어, 코팅(106)의 부분은 이소프로판올, 에탄올, 메탄올, 아세톤 등으로의 노출에 의해 제거될 수 있다. 대안적으로, 코팅 형성 조성물의 부분은, 코팅 형성 조성물이 코팅(106)을 형성하도록 경화되기 전에 제거될 수 있다. 코팅 형성 조성물의 코팅(106)의 부분들은 선택적으로, 캐리어 기판(102)의 표면(104)의 주변 근처의 부분에 더하여 제거될 수 있다.
코팅(106)의 부분이 캐리어 기판(102)으로부터 제거된 후에, 접착제(108)는 도 3a 및 3b에 도시된바와 같이 캐리어 기판(102) 및 코팅(106) 위에 도포될 수 있다. 도 3a는 접착제(108)가 도포된 후에 캐리어 기판(102)의 간략한 개략도이고, 도 3b는 단면선 3B-3B을 통한 캐리어 기판(102)의 단면도이다. 접착제(108)는 캐리어 기판(102)과의 강한 접착제 결합 및 코팅(106)과의 약한 결합을 형성할 수 있는 물질일 수 있다. 접착제(108)는 약 0.55 MPa 내지 약 1.72 MPa, 또는 약 0.69 MPa 내지 약 1.03 MPa와 같이 약 0.35 MPa보다 큰 캐리어 기판(102)에 대한 접착 세기를 나타낼 수 있다. 접착제(108)는 배면측 처리에 사용될 상태 하에 열적으로 그리고 화학적으로 안정하도록 선택될 수 있다. 예를 들어, 접착제(108)는 약 150 ℃ 내지 약 350 ℃, 또는 약 200 ℃ 내지 약 300 ℃의 온도로 열적으로 그리고 화학적으로 안정하도록 선택될 수 있다.
몇몇 실시예들에서, 접착제(108)는 WAFERBOND® 물질 (미저리, 롤라의 Brewer Science, Inc.로부터 이용가능한) 및 ZONEBOND® 물질 (Brewer Science, Inc.로부터 이용가능한), 포토레지스트 조성물, 또는 다른 수지 및 폴리머와 같은 상업적으로 이용가능한 일시적 웨이퍼 결합 조성물을 포함할 수 있다. 예를 들어, 접착제(108)는 반응성 에폭시 또는 아크릴과 같은 높은 고형물, UV 경화성 수지 시스템을 포함할 수 있다. 몇몇 다른 실시예들에서, 접착제(108)는 가열 상에서 경화하거나 가교 결합하는 열경화성 수지 시스템 (예를 들어, 2 부분 에폭시 및 실리콘 접착제, 열적 촉매 개시제를 갖는 사이클릭 올레핀 폴리머 공중합체, 및 미시건, 미들랜드의 Dow Chemical Company로부터 이용가능한 CYCLOTENE®)를 포함할 수 있다. 몇몇 실시예들에서, 접착제(108)는 ZONEBOND® 5150(Brewer Science, Inc.로부터 이용가능한)을 포함할 수 있다. 접착제(108)는 열가소성 아크릴, 스티렌, 비닐 할라이드(비플루오로 포함), 및 폴리아미드, 폴리이미드, 폴리설폰, 폴리에테르설폰 및 건조로의 도포 이후에 베이킹된 용액 코팅으로서 또는 용해로부터 도포된 폴리우레탄과 함께 비닐 에스테르 폴리머 및 공중합체를 포함할 수 있다. 몇몇 실시예에서, 접착제(108)는 사이클릭 올레핀, 폴리올레핀 고무 (예를 들어, 폴리이소부티렌), 또는 탄화 수소 기반의 점착 부여 수지를 포함할 수 있다. 접착제(108)가 열경화성 물질을 포함하면, 가교 결합제 및 선택적으로 촉매는 가교 결합을 유도하기 위해 열경화성 물질에 첨가된다.
또한 제 1 기판 표면 위에 배치된 Si-O-Si를 포함하는 폴리머 물질, 제 1 기판 표면 위에 배치된 접착 물질, 및 폴리머 물질의 적어도 일부분, 및 접착 물질 위에 배치된 제 2 기판을 포함하는 구조들이 결합 명세서에 개시된다. 예를 들어, 웨이퍼 기판(110)은 도 4a 및 도 4b에 도시된 바와 같이 접착제(108)에 부착될 수 있다. 도 4a는 부착된 웨이퍼 기판(110)을 갖는 캐리어 기판(102)의 간략한 개략도이고, 도 4b는 단면선 4B-4B을 통한 조립체의 단면도이다. 몇몇 실시예들에서, 접착제(108)는, 웨이퍼 기판(110)이 캐리어 기판(102)에 부착하기 전에{접착제(108)를 캐리어 기판(102)에 도포하는 것 대신에 또는 이에 더하여} 웨이퍼 기판(110)에 도포될 수 있다. 캐리어 기판(102)으로의 부착 이후에, 웨이퍼 기판(110)은 반도체 기판들을 처리하기 위해 종래 기술에 알려진 방법들에 의해 배면측 처리에 가해질 수 있다. 예를 들어, 종래의 프로세스들은 트랜지스터들, 커패시터들, 접점들, 트레이스들, 라인들, 비아들, 상호 연결들 등과 같은 반도체 구조들을 형성하는데 사용될 수 있다.
배면측 처리는 배면 그라인딩 또는 다른 프로세스에 의해 웨이퍼 기판(110)의 박막을 포함할 수 있다. 이러한 처리 및 박막은 웨이퍼 기판(110)을 "박막된" 웨이퍼로서 종래 기술에 언급된 것에 형성한다. 박막된 웨이퍼는 다수의 반도체 다이스로 분리될 수 있고, 각 다이는 주요 표면 상에서 다수의 페이베이팅된 전도 요소들을 지지한다. 전기적 전도성 비아들은 존재시 박막된 웨이퍼로부터 분리된 다이의 두께를 통해 연장한다. 다이는 다른 다이 또는 다른 기판에 근접하게 놓일 수 있다. 다른 다이 또는 다른 기판은 전도성 요소들이 정렬될 수 있는 랜딩 패드들을 지지할 수 있다.
웨이퍼 기판(110)은 반도체 구조를 형성하기 위해 배면측 처리 이후에 캐리어 기판(102)으로부터 제거될 수 있다. 도 5a는 접착제(108)의 부분의 제거 이후에 캐리어 기판(102) 및 웨이퍼 기판(110)의 간략한 개략도이고, 도 5b는 단면선 5B-5B을 통한 조립체의 단면도이다. 도 5a 및 도 5b에 도시된 바와 같이, 접착제(108)의 부분은, 캐리어 기판(102)에 어떠한 접착제도 직접 부착되지 않게 되도록 제거될 수 있다. 예를 들어, 캐리어 기판(102)의 에지 근처의 접착제(108)의 부분은 화학 수단예를 들어, 용매를 갖는), 광분해, 열적 기계적 수단, 또는 열적 분해에 의해 제거될 수 있다. 접착제(108)의 부분의 제거 이후에, 웨이퍼 기판(110)은 적은 힘 또는 스트레스로 캐리어 기판(102)으로부터 쉽게 제거될 수 있다. 즉, 접착제(108)와 코팅(106) 사이의 결합은 접착제(108)와 캐리어 기판(102) 사이의 결합보다 더 약할 수 있다. 따라서, 접착제(108)와 캐리어 기판(102) 사이의 결합이 일단 제거되면, 웨이퍼 기판(110)은하쉬 처리 (예를 들어, 큰 스트레스, 고온, 용매, 등). 없이 제거될 수 있다. 이것은 웨이퍼 기판(110) 상에 또는 그 안에 형성된 특징부들에 대한 손상을 방지할 수 있다. 몇몇 실시예들에서, 접착제(108)의 부분은 제거될 수 없지만, 접착제(108)와 캐리어 기판(102) 사이의 결합이 쉽게 파손되도록 약해질 수 있다. 캐리어 기판(102)으로부터 접착제(108)의 제거 이후에, 접착제(108)는 종래의 수단에 의해 웨이퍼 기판(110)으로부터 제거될 수 있다.
도 6은 분리 이후에 캐리어 기판(102) 및 웨이퍼 기판(110)의 간략한 단면도를 도시한다. 도 6에 도시된 바와 같이, 접착제(108)는 웨이퍼 기판(110)에 부착된 상태로 남아있을 수 있고, 캐리어 기판(102)으로부터 실질적으로 해제될 수 있다. 접착제(108)는 유기 용매에서의 용해, 건식 에칭, 또는 그라인딩에 의한 것과 같이 종래 기술에 알려진 바와 같이 웨이퍼 기판(110)으로부터 제거될 수 있다. 웨이퍼 기판(110) 및/또는 캐리어 기판(102)으로부터의 접착제(108)의 제거는 후속 프로세스들에 사용하기 위해 신선한 표면들을 노출할 수 있다. 코팅(106)은, 코팅(106)이 용매에 노출되거나, 그렇지 않으면 캐리어 기판(102)으로부터 코팅(106)을 제거하도록 처리되지 않으면, 그리고 처리될 때까지 캐리어 기판(102) 상에 남아있을 수 있다. 따라서, 캐리어 기판(102)은 코팅(106)의 도포, 에지 비드 제거, 및 경화를 반복하지 않고도, 후속 웨이퍼 기판(110)을 처리하는데 사용될 수 있다.
개시된 디바이스 구조들 및 방법들이 그 구현에서 다양한 변형들 및 대안적인 형태들에 허용되지만, 특정 실시예들은 도면에서 예로서 도시되었고, 결합 명세서에 구체적으로 기재되었다. 하지만, 결합 개시가 개시된 특정 형태들에 제한되도록 의도되지 않는다는 것이 이해되어야 한다. 오히려, 결합 발명은 다음의 첨부된 청구항 및 법적인 등가물의 범주 내에 있는 모든 변형들, 조합들, 등가물들, 변경들, 및 대안들을 수반한다.

Claims (20)

  1. 반도체 디바이스를 처리하는 방법으로서,
    캐리어 기판의 표면에 걸쳐 코팅을 형성하기 위해 실란 물질에 캐리어 기판을 노출하는 단계로서, (XO)3Si(CH2)nY, (XO)2Si((CH2)nY)2, 및 (XO)3Si(CH2)nY(CH2)nSi(XO)3로 구성된 그룹으로부터 선택된 구조를 갖는 화합물을 포함하고, XO는 가수 분해적 알콕시 그룹이고, Y는 오르가노 기능적 그룹이고, n은 비 음성의 정수인, 노출 단계;
    상기 코팅의 나머지를 제거하지 않고도 상기 캐리어 기판의 주변에 적어도 인접한 상기 표면으로부터 상기 코팅의 부분을 제거하는 단계;
    상기 표면에 걸쳐 다른 기판을 상기 캐리어 기판에 접착성 결합하는 단계; 및
    상기 캐리어 기판으로부터 상기 다른 기판을 분리하는 단계를 포함하는, 반도체 디바이스를 처리하는 방법.
  2. 청구항 1에 있어서, 메톡시 및 에톡시 그룹들로 구성된 그룹들로부터 XO를 선택하는 단계를 더 포함하는, 반도체 디바이스를 처리하는 방법.
  3. 청구항 1에 있어서, Y는 적어도 하나의 방향족 고리를 포함하는, 반도체 디바이스를 처리하는 방법.
  4. 청구항 1 내지 3 중 어느 한 항에 있어서, 다른 기판을 상기 캐리어 기판에 접착성 결합하기 전에 상기 코팅을 적어도 부분적으로 경화하는 단계를 더 포함하는, 반도체 디바이스를 처리하는 방법.
  5. 청구항 4에 있어서, 상기 코팅을 적어도 부분적으로 경화하는 단계는 상기 캐리어 기판의 주변에 인접한 상기 코팅의 상기 부분을 제거하기 전에 상기 코팅을 경화하는 단계를 포함하는, 반도체 디바이스를 처리하는 방법.
  6. 청구항 1 내지 3 중 어느 한 항에 있어서, 상기 캐리어 기판의 주변에 적어도 인접한 상기 기판으로부터 상기 코팅의 부분을 제거하는 단계는 적어도 부분적으로 경화된 코팅의 부분을 제거하는 단계를 포함하는, 반도체 디바이스를 처리하는 방법.
  7. 청구항 1 내지 3 중 어느 한 항에 있어서, 상기 캐리어 기판의 표면에 걸쳐 코팅을 형성하기 위해 실란 물질에 캐리어 기판을 노출하는 단계는 상기 캐리어 기판의 표면에 걸쳐 소수성 코팅을 형성하는 단계를 포함하는, 반도체 디바이스를 처리하는 방법.
  8. 청구항 1 내지 3 중 어느 한 항에 있어서, 상기 캐리어 기판의 주변에 적어도 인접한 상기 표면으로부터 상기 코팅의 부분을 제거하는 단계는 상기 캐리어 기판을 용매에 노출하는 단계를 포함하는, 반도체 디바이스를 처리하는 방법.
  9. 청구항 1 내지 3 중 어느 한 항에 있어서, 상기 캐리어 기판에 다른 기판을 접착성 결합하는 단계는 상기 코팅에 걸쳐 그리고 상기 캐리어 기판의 코팅되지 않은 부분에 걸쳐 접착제를 도포하는 단계를 포함하는, 반도체 디바이스를 처리하는 방법.
  10. 청구항 1 내지 3 중 어느 한 항에 있어서, 상기 캐리어 기판에 다른 기판을 접착성 결합하는 단계는 상기 다른 기판을 상기 캐리어 기판에 결합하기 전에 상기 다른 기판에 걸쳐 접착제를 도포하는 단계를 포함하는, 반도체 디바이스를 처리하는 방법.
  11. 청구항 1 내지 3 중 어느 한 항에 있어서, 상기 실란 물질은 1,2-비스[트리에톡시시릴]에탄, 1,2-비스[트리메톡시시릴]옥탄, 및 1,2-비스[트리메톡시시릴]데칸으로 구성된 그룹으로부터 선택된 물질을 포함하는, 반도체 디바이스를 처리하는 방법.
  12. 청구항 1 내지 3 중 어느 한 항에 있어서, 상기 캐리어 기판의 표면에 걸쳐 코팅을 형성하기 위해 캐리어 기판을 실란 물질에 노출하는 단계는 상기 실란 물질을 포함하는 용액에 상기 캐리어 기판을 노출하는 단계를 포함하는, 반도체 디바이스를 처리하는 방법.
  13. 청구항 12에 있어서, 상기 실란 물질을 포함하는 용액에 상기 캐리어 기판을 노출하는 단계는 상기 실란 물질 및 물을 포함하는 용액에 상기 캐리어 기판을 노출하는 단계를 포함하는, 반도체 디바이스를 처리하는 방법.
  14. 청구항 12에 있어서, 상기 실란 물질을 포함하는 용액에 상기 캐리어 기판을 노출하는 단계는 상기 실란 물질 및 유기 용매를 포함하는 용액에 상기 캐리어 기판을 노출하는 단계를 포함하는, 반도체 디바이스를 처리하는 방법.
  15. 청구항 14에 있어서, 상기 실란 물질을 포함하는 용액에 상기 전도성 물질을 노출하는 단계는 약 5 용적%의 실란 물질, 약 5 용적%의 탈이온수, 및 약 90 용적%의 메탄올 또는 에탄올을 포함하는 용액에 상기 전도성 물질을 노출하는 단계를 포함하는, 반도체 디바이스를 처리하는 방법.
  16. 청구항 1 내지 3 중 어느 한 항에 있어서, 상기 캐리어 기판의 표면에 걸쳐 코팅을 형성하기 위해 실란 물질에 캐리어 기판을 노출하는 단계는 상기 캐리어 기판의 표면에 걸쳐 Si-O-Si를 포함하는 폴리머 물질을 형성하는 단계를 포함하는, 반도체 디바이스를 처리하는 방법.
  17. 청구항 16에 있어서, 상기 캐리어 기판의 표면에 걸쳐 Si-O-Si를 포함하는 폴리머 물질을 형성하는단계는 다공성 실란 필름을 형성하는 단계를 포함하는, 반도체 디바이스를 처리하는 방법.
  18. 청구항 16에 있어서, Si-O-Si 및 M-O-Si를 포함하는 계면층을 형성하는 단계를 더 포함하고, M은 캐리어 기판의 금속인, 반도체 디바이스를 처리하는 방법.
  19. 구조로서,
    제 1 기판 표면에 걸쳐 Si-O-si를 포함하는 폴리머 물질;
    상기 제 1 기판 표면 및 상기 폴리머 물질의 적어도 부분에 걸쳐 배치된 접착 물질; 및
    상기 접착 물질에 걸쳐 배치된 제 2 기판을 포함하는, 구조.
  20. 청구항 19에 있어서, 상기 폴리머 물질은 금속-산소-실리콘 결합들에 의해 상기 제 1 기판에 결합되는, 구조.

KR1020167003661A 2013-07-30 2014-07-21 반도체 소자들을 처리하기 위한 방법 및 구조 KR101720474B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US13/954,133 2013-07-30
US13/954,133 US8962449B1 (en) 2013-07-30 2013-07-30 Methods for processing semiconductor devices
PCT/US2014/047426 WO2015017154A1 (en) 2013-07-30 2014-07-21 Methods and structures for processing semiconductor devices

Publications (2)

Publication Number Publication Date
KR20160023916A true KR20160023916A (ko) 2016-03-03
KR101720474B1 KR101720474B1 (ko) 2017-03-27

Family

ID=52426925

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020167003661A KR101720474B1 (ko) 2013-07-30 2014-07-21 반도체 소자들을 처리하기 위한 방법 및 구조

Country Status (7)

Country Link
US (2) US8962449B1 (ko)
EP (1) EP3028299B1 (ko)
JP (1) JP6092482B2 (ko)
KR (1) KR101720474B1 (ko)
CN (1) CN105474375B (ko)
TW (1) TWI542545B (ko)
WO (1) WO2015017154A1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20190097186A (ko) * 2017-04-27 2019-08-20 미츠비시 가스 가가쿠 가부시키가이샤 지지체 및 그것을 사용한 반도체 소자 실장 기판의 제조 방법

Families Citing this family (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9991311B2 (en) 2008-12-02 2018-06-05 Arizona Board Of Regents On Behalf Of Arizona State University Dual active layer semiconductor device and method of manufacturing the same
US9721825B2 (en) 2008-12-02 2017-08-01 Arizona Board Of Regents, A Body Corporate Of The State Of Arizona, Acting For And On Behalf Of Arizona State University Method of providing a flexible semiconductor device and flexible semiconductor device thereof
US8962449B1 (en) * 2013-07-30 2015-02-24 Micron Technology, Inc. Methods for processing semiconductor devices
US9397051B2 (en) * 2013-12-03 2016-07-19 Invensas Corporation Warpage reduction in structures with electrical circuitry
US9496164B2 (en) * 2014-01-07 2016-11-15 Brewer Science Inc. Cyclic olefin polymer compositions and polysiloxane release layers for use in temporary wafer bonding processes
US9865490B2 (en) * 2014-01-07 2018-01-09 Brewer Science Inc. Cyclic olefin polymer compositions and polysiloxane release layers for use in temporary wafer bonding processes
WO2015156891A2 (en) 2014-01-23 2015-10-15 Arizona Board Of Regents, Acting For And On Behalf Of Arizona State University Method of providing a flexible semiconductor device and flexible semiconductor device thereof
WO2017034644A2 (en) * 2015-06-09 2017-03-02 ARIZONA BOARD OF REGENTS a body corporate for THE STATE OF ARIZONA for and on behalf of ARIZONA STATE UNIVERSITY Method of providing an electronic device and electronic device thereof
WO2015175353A1 (en) 2014-05-13 2015-11-19 Arizona Board Of Regents, For And On Behalf Of Arizona State University Method of providing an electronic device and electronic device thereof
US10381224B2 (en) * 2014-01-23 2019-08-13 Arizona Board Of Regents On Behalf Of Arizona State University Method of providing an electronic device and electronic device thereof
US10446582B2 (en) 2014-12-22 2019-10-15 Arizona Board Of Regents On Behalf Of Arizona State University Method of providing an imaging system and imaging system thereof
US9741742B2 (en) 2014-12-22 2017-08-22 Arizona Board Of Regents, A Body Corporate Of The State Of Arizona, Acting For And On Behalf Of Arizona State University Deformable electronic device and methods of providing and using deformable electronic device
JP6437404B2 (ja) * 2015-09-09 2018-12-12 東芝メモリ株式会社 半導体装置の製造方法
DE102016106351A1 (de) * 2016-04-07 2017-10-12 Ev Group E. Thallner Gmbh Verfahren und Vorrichtung zum Bonden zweier Substrate
US10403598B2 (en) * 2017-08-11 2019-09-03 Micron Technology, Inc. Methods and system for processing semiconductor device structures
WO2019055947A1 (en) 2017-09-16 2019-03-21 Arris Enterprises Llc SELECTIVE REMOVAL OF PROBE RESPONSE
WO2019202067A1 (en) * 2018-04-20 2019-10-24 Aveni Method for temporary or permanent wafer bonding
JP7242362B2 (ja) 2019-03-18 2023-03-20 キオクシア株式会社 半導体装置の製造方法
US11195740B2 (en) 2019-04-17 2021-12-07 Micron Technology, Inc. Methods and apparatus for wafer handling and processing

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20070141365A1 (en) * 2005-08-26 2007-06-21 Jelle Bruce M Silane Coating Compositions, Coating Systems, and Methods
KR20110139072A (ko) * 2010-06-21 2011-12-28 브레우어 사이언스 인코포레이션 캐리어 기판으로부터 가역적으로 장착된 디바이스 웨이퍼를 제거하는 장치 및 방법
WO2012118700A1 (en) * 2011-02-28 2012-09-07 Dow Corning Corporation Wafer bonding system and method for bonding and debonding thereof
KR101276487B1 (ko) * 2012-10-05 2013-06-18 주식회사 이녹스 웨이퍼 적층체 및 디바이스 웨이퍼 및 캐리어 웨이퍼의 본딩 및 디본딩 처리 방법

Family Cites Families (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5703436A (en) 1994-12-13 1997-12-30 The Trustees Of Princeton University Transparent contacts for organic devices
DE10320375B3 (de) 2003-05-07 2004-12-16 Süss Micro Tec Laboratory Equipment GmbH Verfahren zum temporären Fixieren zweier flächiger Werksücke
US7686878B2 (en) 2005-03-10 2010-03-30 Momentive Performance Materials, Inc. Coating composition containing a low VOC-producing silane
US7232770B2 (en) 2005-05-03 2007-06-19 General Chemical Performance Products Llc High temperature and chemical resistant process for wafer thinning and backside processing
US7994249B2 (en) 2005-09-09 2011-08-09 The University Of Cincinnati Silane coating compositions and methods of use thereof
US7910283B2 (en) * 2005-11-21 2011-03-22 Shin-Etsu Chemical Co., Ltd. Silicon-containing antireflective coating forming composition, silicon-containing antireflective coating, substrate processing intermediate, and substrate processing method
DE102006000687B4 (de) 2006-01-03 2010-09-09 Thallner, Erich, Dipl.-Ing. Kombination aus einem Träger und einem Wafer, Vorrichtung zum Trennen der Kombination und Verfahren zur Handhabung eines Trägers und eines Wafers
US7635617B2 (en) * 2007-04-27 2009-12-22 Semiconductor Energy Laboratory Co., Ltd. Manufacturing method of semiconductor substrate and manufacturing method of semiconductor device
JP5788173B2 (ja) 2007-06-25 2015-09-30 ブルーワー サイエンス アイ エヌシー． 高温スピンオン仮接合用組成物
WO2009061895A2 (en) 2007-11-06 2009-05-14 3M Innovative Properties Company Medicinal inhalation devices and components thereof
DE112009000140B4 (de) * 2008-01-24 2022-06-15 Brewer Science, Inc. Verfahren zum reversiblen Anbringen eines Vorrichtungswafers an einem Trägersubstrat und ein daraus erhaltener Gegenstand
JP5540623B2 (ja) * 2009-09-18 2014-07-02 セイコーエプソン株式会社 基板接合方法
CN102741999B (zh) * 2009-11-18 2015-07-15 Soitec公司 使用玻璃键合层制造半导体结构和器件的方法,和用所述方法形成的半导体结构和器件
US8569167B2 (en) 2011-03-29 2013-10-29 Micron Technology, Inc. Methods for forming a semiconductor structure
WO2013006865A2 (en) * 2011-07-07 2013-01-10 Brewer Science Inc. Methods of transferring device wafers or layers between carrier substrates and other surfaces
US20130061869A1 (en) 2011-09-06 2013-03-14 Brewer Science Inc. Use of megasonic energy to assist edge bond removal in a zonal temporary bonding process
US8962449B1 (en) * 2013-07-30 2015-02-24 Micron Technology, Inc. Methods for processing semiconductor devices

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20070141365A1 (en) * 2005-08-26 2007-06-21 Jelle Bruce M Silane Coating Compositions, Coating Systems, and Methods
KR20110139072A (ko) * 2010-06-21 2011-12-28 브레우어 사이언스 인코포레이션 캐리어 기판으로부터 가역적으로 장착된 디바이스 웨이퍼를 제거하는 장치 및 방법
WO2012118700A1 (en) * 2011-02-28 2012-09-07 Dow Corning Corporation Wafer bonding system and method for bonding and debonding thereof
KR101276487B1 (ko) * 2012-10-05 2013-06-18 주식회사 이녹스 웨이퍼 적층체 및 디바이스 웨이퍼 및 캐리어 웨이퍼의 본딩 및 디본딩 처리 방법

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20190097186A (ko) * 2017-04-27 2019-08-20 미츠비시 가스 가가쿠 가부시키가이샤 지지체 및 그것을 사용한 반도체 소자 실장 기판의 제조 방법

Also Published As

Publication number Publication date
EP3028299A4 (en) 2017-03-22
JP2016535450A (ja) 2016-11-10
US20150035126A1 (en) 2015-02-05
US20150097301A1 (en) 2015-04-09
KR101720474B1 (ko) 2017-03-27
JP6092482B2 (ja) 2017-03-08
CN105474375B (zh) 2019-04-02
CN105474375A (zh) 2016-04-06
TW201514097A (zh) 2015-04-16
EP3028299B1 (en) 2021-11-03
US8962449B1 (en) 2015-02-24
EP3028299A1 (en) 2016-06-08
WO2015017154A1 (en) 2015-02-05
US9449940B2 (en) 2016-09-20
TWI542545B (zh) 2016-07-21

Similar Documents

Publication Publication Date Title
KR101720474B1 (ko) 반도체 소자들을 처리하기 위한 방법 및 구조
US8785585B2 (en) Temporary adhesive composition, and method of producing thin wafer
US8742009B2 (en) Temporary adhesive composition, and method of producing thin wafer
JP5068674B2 (ja) 半導体加工のための一時的なウェハ結合法
KR102077248B1 (ko) 기판 가공 방법
EP2634794A1 (en) Wafer-adhesive-support composite, wafer support with adhesive layer for processing wafer, adhesive layer for use in temporarily supporting wafer during processing, and method of manufacturing a thin wafer
JPH1098042A (ja) ダイ試験に適する半導体チップ
KR20160078291A (ko) 웨이퍼의 가접착 방법 및 박형 웨이퍼의 제조 방법
TW202006088A (zh) 附電路基板加工體及附電路基板加工方法
JP2012064710A (ja) 半導体素子の製造方法
US20190326487A1 (en) Platelet for an Optoelectronic Device, Method for Producing an Optoelectronic Device and Optoelectronic Device
US10243110B2 (en) Optoelectronic device and method for the production of an optoelectronic device
WO2022114112A1 (ja) 積層体、積層体の製造方法、及び半導体基板の製造方法
US20150206813A1 (en) Methods and structures for processing semiconductor devices
KR20190138278A (ko) 박형 기판의 제조 방법
JP2020194820A (ja) 半導体装置
JP2023098471A (ja) 光熱変換層インク組成物及び積層体
TW202238709A (zh) 積層體、積層體之製造方法、及半導體基板之製造方法

Legal Events

Date Code Title Description
A201 Request for examination
A302 Request for accelerated examination
E902 Notification of reason for refusal
E902 Notification of reason for refusal
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant