KR20160021782A - 반도체 구조물의 제조 방법 및 이러한 반도체 구조물을 포함하는 반도체 성분 - Google Patents

반도체 구조물의 제조 방법 및 이러한 반도체 구조물을 포함하는 반도체 성분 Download PDF

Info

Publication number
KR20160021782A
KR20160021782A KR1020157035709A KR20157035709A KR20160021782A KR 20160021782 A KR20160021782 A KR 20160021782A KR 1020157035709 A KR1020157035709 A KR 1020157035709A KR 20157035709 A KR20157035709 A KR 20157035709A KR 20160021782 A KR20160021782 A KR 20160021782A
Authority
KR
South Korea
Prior art keywords
silicon carbide
semiconductor
carbide layer
contact
layer
Prior art date
Application number
KR1020157035709A
Other languages
English (en)
Other versions
KR102228445B1 (ko
Inventor
베누와 암스타트
브뤼노-쥘 도댕
Original Assignee
꼼미사리아 아 레네르지 아또미끄 에 오 에네르지 알떼르나띠브스
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 꼼미사리아 아 레네르지 아또미끄 에 오 에네르지 알떼르나띠브스 filed Critical 꼼미사리아 아 레네르지 아또미끄 에 오 에네르지 알떼르나띠브스
Publication of KR20160021782A publication Critical patent/KR20160021782A/ko
Application granted granted Critical
Publication of KR102228445B1 publication Critical patent/KR102228445B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/12—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a stress relaxation structure, e.g. buffer layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02373—Group 14 semiconducting materials
    • H01L21/02381—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02441—Group 14 semiconducting materials
    • H01L21/02447—Silicon carbide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02494—Structure
    • H01L21/02513—Microstructure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02538—Group 13/15 materials
    • H01L21/0254—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02587—Structure
    • H01L21/0259—Microstructure
    • H01L21/02603—Nanowires
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/02636—Selective deposition, e.g. simultaneous growth of mono- and non-monocrystalline semiconductor materials
    • H01L21/02639—Preparation of substrate for selective deposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0062—Processes for devices with an active region comprising only III-V compounds
    • H01L33/0066—Processes for devices with an active region comprising only III-V compounds with a substrate not being a III-V compound
    • H01L33/007—Processes for devices with an active region comprising only III-V compounds with a substrate not being a III-V compound comprising nitride compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/04—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a quantum effect structure or superlattice, e.g. tunnel junction
    • H01L33/06—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a quantum effect structure or superlattice, e.g. tunnel junction within the light emitting region, e.g. quantum confinement structure or tunnel barrier
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/08—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a plurality of light emitting regions, e.g. laterally discontinuous light emitting layer or photoluminescent region integrated within the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/16—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular crystal structure or orientation, e.g. polycrystalline, amorphous or porous
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/20—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate
    • H01L33/24—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate of the light emitting region, e.g. non-planar junction
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/26—Materials of the light emitting region
    • H01L33/30—Materials of the light emitting region containing only elements of Group III and Group V of the Periodic Table
    • H01L33/32—Materials of the light emitting region containing only elements of Group III and Group V of the Periodic Table containing nitrogen
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/16—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular crystal structure or orientation, e.g. polycrystalline, amorphous or porous
    • H01L33/18—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular crystal structure or orientation, e.g. polycrystalline, amorphous or porous within the light emitting region

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Nanotechnology (AREA)
  • Materials Engineering (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Led Devices (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

본 발명은 적어도 하나의 반도체 구조물의 제조 방법에 관한 것으로서, 상기 제조 방법은, 적어도 하나의 반도체 실리콘 표면(111)을 포함하는 기판(110)을 제공하는 단계; 상기 반도체 실리콘 표면(111)의 적어도 하나의 부분과 접촉하는 비정질 실리콘 카바이드층(120)을 형성하는 단계; 상기 실리콘 카바이드층(120)과 접촉하는 상기 적어도 하나의 반도체 구조물을 형성하되, 상기 구조물이 접촉부로 불리며 갈륨을 포함하는 적어도 하나의 부분을 포함하며, 상기 적어도 하나의 부분이 상기 실리콘 카바이드층(120)의 표면과 접촉하는 상기 적어도 하나의 반도체 구조물을 형성하는 단계를 포함한다. 본 발명은 또한 이러한 방법으로 형성된 구조물을 포함하는 성분(100)에 관한 것이다.

Description

반도체 구조물의 제조 방법 및 이러한 반도체 구조물을 포함하는 반도체 성분{Method for manufacturing a semiconductor structure and semiconductor component comprising such a semiconductor structure}
본 발명은 반도체 구조물들 및 이러한 구조물의 제조 방법들에 관한 것이다.
반도체 성분들의 성능들의 향상을 위하여, 이에 관한 연구는 마이크로 스케일 또는 나노 스케일 범위들에서의 구조물들에 초점을 맞춰 왔다.
실제로, 이러한 구조물들의 사용은 몇몇 이점들을 제공한다. 이로부터, 이러한 구조물들이 더 이상 평면적이지 않으며 3차원을 갖는 성분들을 개발시킬 가능성을 제공한다는 사실을 특히 언급할 수 있다. 따라서, 이러한 성분의 치수들을 현저히 증가시키지 않으며, 그 기능적 면적은 현저히 증가된다. 이는 특히 반도체 와이어들의 경우이다.
이러한 구조물들, 특히 반도체 와이어들에 대한 연구 방향들로부터, 조절된 방식으로 이들의 제조를 가능하게 하는 이러한 방법들을 최적화하는 것이 우선 순위에 놓인다.
따라서, 본 발명은 특별히 반도체 구조물의 제조 방법 및 이러한 구조물을 포함하는 반도체 성분에 관한 것이다.
갈륨 질화물(GaN) 와이어들과 같은 반도체 구조물들을 제조하기 위한 조절된 방법들은 이들을 형성하는 물질들과 관련된 요구사항들뿐만 아니라 반도체 구조물들의 종류와 지지체(support)를 형성하는 물질과 관련된 요구사항들을 고려하여야 한다.
따라서, 실리콘(Si)을 포함하는 표면 상에 갈륨 질화물(GaN)의 반도체 와이어들과 같은 갈륨(Ga)을 포함하는 구조물들의 제조를 위한 방법은, 갈륨(Ga)에 의해 실리콘(Si)을 식각하는 현상이 퇴적될 물질의 결정화 현상과 경쟁한다는 점을 고려할 때, 특히 문제점으로 남는다.
그 결과, 실리콘(Si) 표면 상에 갈륨(Ga)을 포함하는 구조물들의 형성을 위하여 알루미늄 질화물(AlN) 보호층, 즉 6.3 eV의 에너지 밴드갭을 갖기 때문에 열등히 낮은 전도성의 단점을 갖는 상기 보호층으로 상기 지지 표면을 미리 보호할 필요가 있거나, 형성될 구조물들을 위하여 특별히 적합한 성장 조건들을 찾을 필요가 있다. 첫 번째 해결책은 상기 지지체와 형성된 상기 구조물 사이의 우수한 전기적 콘택의 형성이 가능하지 않기 때문에, 그리고 두 번째 해결책은 형성될 구조물의 각각의 유형에 대하여 장시간의 적응 절차를 필요로 하기 때문에, 이러한 해결책들 모두 이상적이다.
본 발명은 이러한 단점들을 극복하는 것을 목적으로 한다.
따라서, 본 발명의 하나의 목적은 알루미늄 질화물(AlN) 핵 생성층(nucleation layer)의 사용에 기인한 문제를 갖지 않고 장시간의 적응 절차들을 필요로 하지 않는, 실리콘을 포함하는 지지체의 표면에서 갈륨을 포함하는 반도체 구조물을 제조하는 방법을 제공하는 것이다.
이를 위하여, 본 발명은 적어도 하나의 반도체 구조물의 제조 방법에 관한 것이며, 상기 제조 방법은,
- 적어도 하나의 반도체 실리콘 표면을 포함하는 기판을 제공하는 단계,
- 상기 반도체 실리콘 표면의 적어도 하나의 부분과 접촉하는 비정질 실리콘 카바이드층을 형성하는 단계,
- 상기 실리콘 카바이드층과 접촉하는 상기 적어도 하나의 반도체 구조물을 형성하는 단계로서, 상기 구조물은 접촉부라 불리며, 갈륨을 포함하는 적어도 하나의 부분을 포함하고, 상기 적어도 하나의 부분이 상기 실리콘 카바이드층의 표면과 접촉하는 상기 적어도 하나의 반도체 구조물을 형성하는 단계를 포함한다.
실리콘 카바이드층은 투과 전자 현미경(transmission electron microscopy)에서 그 층 자체에 대응하여 하나 또는 그 이상의 확산 링들(diffuse rings) 또는 확산 점들(diffuse spots)을 포함하는 회절 패턴을 가질 때 비정질로 설명된다.
이들이 일부 결정질(crystalline) 영역들을 포함하는 경우에서, 투과 전자 현미경에서의 상기 대응되는 회절 패턴은, 상기 층의 비정질 부분과 연관된 하나 또는 그 이상의 확산 링들 또는 확산 점들뿐만 아니라, 상기 결정질과 연관된 회절 점들을 갖는다.
"그 층 자체에 대응하여"에 의해, 여기서 문제가 되는 층의 회절 피크들 이외의 다른 물질들에 대응되는 회절 피크들, 예를 들어 기판의 회절 피크들은 상기 실리콘 카바이드층을 설명하는 데 고려되지 않는다는 점이 의도된다.
이러한 방법은, 장시간의 적응 절차들을 필요로 하지 않으며 알루미늄 질화물(AlN) 버퍼층과 관련된 종래 기술의 방법에 의해 형성되는 반도체 구조물에 대하여 향상된 전기적 콘택을 갖는 반도체 구조물의 형성을 가능하게 한다. 실제로, 실리콘 카바이드(SiC)는 비정질 형태에서, 20015년 과학 논문 "Journal of Applied Physics" N 97, 페이지　103504에 공개된 Losurdo et al.의 연구에서 보여진 것과 같이, 2.5 eV의 에너지 밴드갭을 가지며, 이는 알루미늄 질화물의 에너지 밴드갭보다 2배 이상 낮은 것이다.
게다가, 실리콘 카바이드는 화학적으로 안정한 물질이며, 따라서 1000℃ 보다 높은 온도까지 갈륨(Ga)과 거의 반응하지 않을 것이다. 따라서, 실리콘 카바이드층은 갈륨을 포함하는 적어도 하나의 반도체 구조물의 형성 단계 동안에 갈륨의 임의의 식각 반응으로부터 상기 실리콘 표면이 보호되는 것을 가능하게 한다.
추가적으로, 비정질 형태의 실리콘 카바이드는, 그 상부에서 접촉하는 상기 기판의 표면에 대한 에피택시(epitaxy) 관계의 부재에 의해, 상기 실리콘 표면과 상기 실리콘 카바이드층의 표면에 형성되는 상기 구조물 사이에 존재할 수 있는 가능한 스트레스들을 완화시키는 것을 가능하게 한다. 따라서, 이러한 방법에 의하여 형성된 구조물은 상기 실리콘 표면과 상기 구조물의 접촉부를 형성하는 물질 사이의 강한 격자 불일치(lattice mismatch)의 존재 가능성에도 불구하고, 전위(dislocation)가 거의 없거나 전혀 없을 수 있다. 따라서, 스트레스 완화에서의 비정질 실리콘 카바이드층의 역할과, 이들이 실리콘 표면에 제공하는 보호를 위하여, 이러한 방법은 형성될 각각의 구조물 유형에 대하여 장시간의 적응 절차를 필요로 하지 않는다. 따라서 이러한 방법은, 구조물들의 성장이 실리콘 표면 상에서 직접 발생하는 종래 기술의 방법들과는 달리, 이들의 유형에 무관하게 구조물들의 성장에 매우 적합하다.
상기 적어도 하나의 구조물은 반도체 와이어일 수 있다.
반도체 와이어에 의해, 전술한 것과 본 문서의 나머지에서, 반도체 구조물은 3개의 치수들을 갖는 반도체 구조물을 의미하며, 이러한 치수들 중 하나가 종방향 치수로 불리고, 측방향 치수들로 불리는 다른 두 개의 치수들보다 적어도 5배, 바람직하게는 10배 더 크다. 따라서, 반도체 와이어에 의하여 측방향 치수들이 100 nm보다 작거나 같은 반도체 나노 와이어 및 측방향 치수들이 100 nm 내지 100　㎛인 반도체 마이크로 와이어들이 의도된다.
이러한 방법은 상기 실리콘 표면과의 우수한 전기적 접촉을 갖는 막을 형성할 가능성을 허용함에 의해 반도체 와이어들의 성장을 위하여 특히 적합하다.
상기 실리콘 카바이드층의 두께는 10 nm보다 작고, 바람직하게는 5 nm보다 작을 수 있다.
10 nm보다 작고 바람직하게는 5 nm보다 작은 상기 실리콘 카바이드층의 두께는, 그 비정질 특성에도 불구하고 상기 실리콘 표면의 결정 방향을 상기 실리콘 카바이드층을 통해 상기 적어도 하나의 반도체 구조물로 전달하는(transmit) 것을 가능하게 한다.
추가적으로, 5 nm보다 작은 두께에서, 상기 구조물과 상기 실리콘 표면 사이의 전기적 접촉부는 터널링 효과에 의해 제공된다. 따라서, 상기 실리콘 카바이드층이 상기 구조물과 상기 실리콘 표면 사이의 우수한 접촉을 가능하게 하는 것을 보장하기 위하여 실리콘 카바이드층의 성장 조건들을 최적화할 필요가 없다.
상기 실리콘 카바이드층의 형성 단계는 플라즈마 강화된 화학 기상 퇴적과 같은 반도체 실리콘 표면 상의 화학적 퇴적 단계를 포함할 수 있다.
이러한 성장 방법들은 비정질 실리콘 카바이드층들에 잘 조절된 두께 및 조성이 제공되는 것을 가능하게 한다.
상기 접촉부는 갈륨 질화물로 형성될 수 있다.
갈륨 질화물(GaN)의 접촉부를 포함하는 구조물은 비정질 실리콘 카바이드층의 사용으로부터 특히 이점이 있을 수 있다.
상기 구조물은 갈륨 질화물의 구조물일 수 있다.
갈륨 질화물(GaN)의 구조물은 비정질 실리콘 카바이드층의 사용으로부터 특히 이점이 있을 수 있다.
상기 실리콘 카바이드층의 형성은 다음의 서브 단계들을 포함할 수 있다:
- 상기 반도체 실리콘 표면의 적어도 하나의 부분 상에 두꺼운 비정질 실리콘 카바이드층을 퇴적하는 단계,
- 상기 비정질 실리콘 층을 형성하도록 상기 두꺼운 비정질 실리콘 카바이드층의 두께 일부분을 제거하는 단계.
이러한 퇴적 절차는 이러한 표면의 크기와 무관하게 상기 실리콘 표면의 두께를 통틀어 상기 실리콘 카바이드층 두께의 우수한 조절을 가능하게 한다.
상기 비정질 실리콘 카바이드층의 두께 일부분을 제거하는 서브 단계는 예를 들어 상기 두꺼운 실리콘 카바이드층의 연마(polishing) 공정과 같은 기계적 방법에 의해 얻어질 수 있다.
상기 적어도 하나의 구조물의 형성 단계는 다음의 서브 단계들을 포함할 수 있다:
- 실리콘 카바이드층의 표면과 접촉하며, 형성부(formation portion)라고 불리는 상기 실리콘 카바이드층의 적어도 하나의 표면 부분을 자유롭게 남기는 마스크를 형성하는 단계,
상기 적어도 하나의 형성부와 접촉하는 적어도 하나의 구조물을 성장시키는 단계.
상기 마스크는 실리콘 질화물 또는 실리카(silica)를 포함할 수 있다.
이러한 방법은 성장될 상기 적어도 하나의 형성부를 정의함에 의해 위치하는 상기 적어도 하나의 구조물을 가능하게 한다. 따라서, 이러한 방법은 상기 구조물이 상기 기판 내에 제공되는 다른 구조물들과 연결될 필요가 있는 경우에 특히 관심의 대상이다. 추가적으로, 이러한 방법에서, 구성하는 물질이 적용될 때, 상기 마스크는 그 상부에 상기 적어도 하나의 구조물이 성장되지 않은 상기 기판의 상기 표면의 일부분을 또한 패시베이션할 수 있다.
상기 적어도 하나의 구조물을 형성하는 단계는 상기 갈륨을 포함하는 제1 물질을, 상기 실리콘 카바이드층의 표면에서 자기 조직된(self-organized) 구조물들의 형성을 위하여 적합한 퇴적 조건들 하에서 퇴적하는 서브 단계를 포함할 수 있다.
이러한 성장 방법은 상기 실리콘 카바이드층의 전체 표면 상에서, 상기 반도체 구조물들을 형성하는 것을 가능하게 하고, 따라서 단일 단계에서 상기 반도체 구조물의 기능화가 얻어지는 것을 가능하게 한다.
상기 적어도 하나의 구조물의 형성 단계는 다음의 서브 단계들을 포함할 수 있다:
- 상기 실리콘 카바이드층과 접촉하며, 형성부라고 불리는 상기 실리콘 카바이드층의 적어도 하나의 표면 부분을 커버하고 상기 실리콘 카바이드층의 나머지를 자유롭게 남기는 마스크를 형성하는 단계,
- 마스크가 없는 상기 실리콘 카바이드층의 상기 부분을 선택적으로 제거하되, 상기 실리콘 카바이드층의 상기 적어도 하나의 표면 부분이 상기 마스크에 의해 보호된 채 잔류하는 상기 선택적 제거 단계,
- 상기 적어도 하나의 부분을 풀어주도록(release) 상기 마스크를 제거하는 단계,
- 상기 적어도 하나의 형성부와 접촉하는 적어도 하나의 구조물을 성장시키는 단계.
이러한 방법은 상기 적어도 하나의 형성부를 정의함에 의해 위치하는 상기 적어도 하나의 구조물이 마스크에 의해 커버되지 않고 성장되는 것을 가능하게 한다. 따라서, 상기 적어도 하나의 구조물이 완벽하게 조절된 위치에 형성된 이후에, 상기 임의의 마스크 또는 상기 실리콘 카바이드층의 존재에 의해 억제되는 상기 구조물의 형성 없이도, 상기 적어도 하나의 구조물과 연결되는 다른 구조물들을 형성하는 것이 가능하다.
상기 구조물의 상기 접촉부는 갈륨을 포함하는 제1 물질로 형성될 수 있고, 상기 적어도 하나의 구조물을 형성하는 단계는 상기 실리콘 카바이드층의 적어도 하나의 부분과 접촉하는 제1 물질층을 형성하되, 상기 층의 일부분이 상기 적어도 하나의 구조물의 부분을 형성하는 상기 제1 물질층을 형성하는 서브 단계를 포함할 수 있다.
상기 제1 물질층의 채용 방법은 상기 제1 물질층에 의해 얻어지기 때문에 그 접촉부가 우수한 전기적 접촉을 갖는 구조물을 형성할 가능성을 제공한다.
상기 구조물의 상기 접촉부는 갈륨을 포함하는 제1 물질로 형성되며, 상기 적어도 하나의 구조물의 형성 단계는 다음의 서브 단계들을 포함할 수 있다:
- 상기 실리콘 카바이드층의 적어도 하나의 부분과 접촉하는 상기 제1 물질층을 형성하되, 형성부라 불리는 상기 부분의 적어도 일부가 상기 적어도 하나의 반도체 구조물의 일부분을 형성하도록 의도되는 상기 제1 물질층을 형성하는 단계,
- 상기 제1 물질층과 접촉하고, 상기 형성부라 불리는 물질층의 상기 적어도 하나의 표면 부분을 자유롭게 남기는 마스크를 형성하는 단계,
- 상기 적어도 하나의 형성부와 접촉하는 상기 적어도 하나의 구조물의 나머지를 성장시키는 단계.
이러한 방법은 상기 적어도 하나의 형성부를 정의함에 의해 위치하는 상기 적어도 하나의 구조물의 나머지가 성장되는 것을 가능하게 한다. 따라서, 이러한 방법은 상기 구조물이 상기 기판 내에 제공되는 다른 구조물들과 연결되어야 하는 경우에 특히 관심의 대상이다. 추가적으로, 이러한 방법으로, 구성하는 상기 물질이 채용될 때, 상기 마스크는 그 상부에 상기 적어도 하나의 구조물이 성장되지 않는 상기 기판의 상기 표면을 패시베이션할 수 있다. 추가적으로, 상기 제1 물질층의 사용은, 호모에피택시(homoepitaxy)에 의해 형성하는 것이 가능하기 때문에, 우수한 결정학적 품질을 갖는 상기 제1 물질층과 접촉하는 부분을 구비하는 상기 구조물의 형성 가능성을 제공한다.
상기 구조물의 상기 접촉부는 갈륨을 포함하는 제1 물질로 형성될 수 있고, 상기 적어도 하나의 구조물의 형성 단계는 다음의 서브 단계들을 포함할 수 있다:
- 상기 실리콘 카바이드층의 적어도 하나의 부분과 접촉하는 상기 제1 물질층을 형성하는 단계, 및
- 상기 제1 물질층의 표면에서 자기 조직된 구조들을 형성하기에 적합한 퇴적 조건들 하에서 갈륨을 포함하는 제1 물질을 퇴적하는 단계.
이러한 성장 방법은 상기 실리콘 카바이드층의 전체 표면 상에 상기 반도체 구조물을 형성하는 것을 가능하게 하며, 따라서 상기 표면의 기능화가 단일 공정에서 얻어지는 것을 가능하게 한다. 추가적으로, 상기 제1 물질층의 사용은 그 전체 두께 상에서 우수한 결정학적 품질을 갖는 상기 제1 물질층과 접촉하는 부분을 구비하는 상기 구조물의 형성의 가능성을 제공하며, 이는 호모에피택시 성장 단계를 포함한다.
상기 구조물의 상기 접촉부는 갈륨을 포함하는 제1 물질층으로 형성될 수 있고, 상기 적어도 하나의 구조물의 형성 단계는 다음의 서브 단계들을 포함할 수 있다:
- 상기 실리콘 카바이드층의 적어도 하나의 부분과 접촉하는 상기 제1 물질층을 형성하는 단계,
- 상기 제1 물질층과 접촉하며, 형성부라 불리는 상기 제1 물질층의 적어도 하나의 표면 부분을 커버하고, 상기 실리콘 카바이드층의 나머지를 자유롭게 남기는 마스크를 형성하는 단계,
- 상기 제1 물질층과 접촉하고, 상기 형성부라 불리는 상기 물질층의 상기 적어도 하나의 표면 부분을 자유롭게 남기는 마스크를 형성하는 단계,
- 마스크가 없는 상기 제1 물질층 및 실리콘 카바이드층의 상기 나머지를 선택적으로 제거하되, 상기 제1 물질층의 상기 적어도 하나의 표면 부분뿐만 아니라 상기 표면 부분에 의해 보호되는 상기 실리콘 카바이드층의 상기 부분이 상기 마스크에 의해 보호된 채 잔류하는 상기 선택적 제거 단계,
- 상기 적어도 하나의 형성부를 풀어주도록 상기 마스크를 제거하는 단계,
- 상기 적어도 하나의 형성부와 접촉하는 적어도 하나의 구조물을 성장시키는 단계.
본 발명은 또한 반도체 성분과 관련되며, 상기 반도체 성분은 다음을 포함한다:
- 반도체 실리콘의 적어도 하나의 표면을 포함하는 기판,
- 상기 반도체 실리콘 표면의 적어도 하나의 부분과 접촉하는 비정질 실리콘 카바이드층,
- 상기 실리콘 카바이드층과 접촉하는 적어도 하나의 반도체 구조물로서, 상기 실리콘 카바이드층과 접촉하는 상기 구조물의 일부분이 갈륨을 포함하는 상기 적어도 하나의 반도체 구조물.
이러한 성분은 이를 위치시키는 데 긴 적응 절차가 요구되지 않는 제조 방법에 의해 얻어질 수 있고, 상기 적어도 하나의 와이어 및 상기 실리콘 표면 사이의 전기적 접촉이 알루미늄 질화물(AlN)층을 포함하는 종래 기술의 성분에 비교할 때 향상될 수 있다.
상기 적어도 하나의 구조물은 반도체 와이어일 수 있다.
상기 실리콘 카바이드층은 10 nm보다 작은 두께, 그리고 바람직하게는 5 nm보다 작은 두께를 갖는다.
갈륨을 포함하는 제1 물질층이 더 제공될 수 있고, 상기 구조물은 상기 층의 일부분을 포함하며, 상기 일부분에 의해 상기 실리콘 카바이드층과 접촉한다.
상기 구조물은 갈륨 질화물의 몸체를 포함하고, 상기 몸체에 의해 상기 실리콘 카바이드층과 접촉할 수 있다.
본 발명은 첨부한 도면들을 참조로 하여, 한정하려는 목적 없이 단순히 지시적인 방식에 의해 제공되는 본 발명의 예시적인 실시예들의 설명을 읽음에 의해 더욱 잘 이해될 것이다.
- 도 1은 본 발명의 제1 실시예에 따른 반도체 성분의 예시를 나타낸다.
- 도 2a 내지 도 2g는 도 1에 도시된 성분의 제조 방법의 주된 단계들을 나타낸다.
- 도 3은 실리콘 카바이드층과 접촉하는 제1 물질층이 제공되는 제2 실시예에 따른 반도체 성분을 나타낸다.
하나의 도면에서 다른 도면으로의 변환을 용이하게 하도록 다른 도면들에서 동일하고, 유사하거나 등가인 부분들은 동일한 참조 부호들을 갖는다.
도면들에서 표시된 다른 부분들은, 도면들을 더욱 이해 가능하도록 하기 위하여 균일한 치수로 그려진 것은 아니다.
다른 가능성들(대안들 및 실시예들)은 서로 배타적인 것은 아니며 서로 결합될 수 있음이 이해되어야 한다.
본 발명은 반도체 구조물들, 예를 들어 마이크로 와이어들, 나노 와이어들 또는 피라미드 형상의 요소들의 제조에 관련된 것이다. 아래 이 문헌에서, 설명된 실시예들은 마이크로 와이어들 또는 나노 와이어들의 제조와 관련된다. 그러나, 이러한 실시예들이 마이크로 와이어들 또는 나노 와이어들 이외의 반도체 구조물들의 제조를 위하여, 예를 들어 피라미드 형상의 3차원 구조물들의 제조를 위하여 실행될 수 있다.
본 문헌을 통해, 반도체 와이어들, 나노 와이어들 또는 마이크로 와이어들에 의해, 3차원 치수들을 갖고, 연장된 형상을 구비하는 반도체 구조물들이 의도되며, 이들 중 둘은 5 nm 내지 2.5 ㎛의 동일한 오더의 크기를 가지며, 세 번째 치수는 다른 치수들보다 적어도 2배와 같거나, 5배와 같거나, 또는 바람직하게는 10배보다 더 크다. 도 1은 빛을 방출하기 위한, 반도체 와이어들인 본 발명에 따른 반도체 구조물들을 포함하는 반도체 성분(100)을 도시한다.
도 1에 도시된 성분(100)은 가시 파장 범위 내에서 구성되는 파장의 빛을 방출하기 위하여 적합한 본 발명의 특정 어플리케이션에 따른 성분이다. 상기 특정 어플리케이션에 관련되어 언급될 때, 값들 또는 물질들은 단지 예시적인 목적들로서 제공되며, 따라서 본 발명에 제한되는 것은 아니다.
도 1에 도시된 성분(100)은,
- 반도체 실리콘 표면(111)을 구비하는 기판(110),
- 상기 표면과 접촉하는 비정질 실리콘 카바이드층(120),
- 접촉부라 불리며 실리콘 카바이드층(120)과 접촉하는 적어도 하나의 부분(131)을 구비하는 반도체 와이어들(130)을 포함한다.
기판(110)은 바람직하게는 반도체 평판 지지체이며, 반도체 실리콘 표면(111)을 포함한다. 따라서, 본 발명의 통상적인 가능성에 따라, 기판(110)은 반도체 실리콘 기판일 수 있다.
상기 성분을 구동할 때 와이어들(130)이 기판(110)을 통해 바이어스되는 경우에, 기판(110)은 적어도 1018 cm-3의 주 캐리어들(majority carriers)의 농도를 갖는다. 상기 기판의 도전형은 제1 도전형이다.
따라서, 특정 어플리케이션에서, 기판(110)은 주 캐리어들이 전자들인 도전형의 실리콘 평면 기판이다. 동일한 특정 어플리케이션에서, 와이어들(130)의 바이어스가 기판(110)을 통해 형성되기 때문에, 주 캐리어들의 농도는 적어도 1018 cm-3이다.
실리콘 카바이드층(120)은 실리콘 표면(111)과 접촉되며, 비정질 실리콘 카바이드층이다.
비정질 실리콘 카바이드층에 의해, 실리콘 카바이드층(120)은 그 층 자체에 대응되는, 하나 또는 그 이상의 확산 링 또는 확산 점들을 포함하는 투과 전자 현미경의 확산 패턴을 구비한다는 것을 의미한다.
"그 층 자체에 대응되는"에 의해, 본 문헌의 위와 나머지에서, 문제의 상기 층의 회절 피크들과는 다른 물질들에 대응되는 회절 피크들, 상기 기판의 회절 피크와 같은 회절 피크들은 상기 실리콘 카바이드층을 설명하는 데 고려되지 않을 것이라는 점을 의미한다.
실리콘 카바이드층(120)은 1 내지 100 nm의 두께를 가지며, 바람직하게는 1 내지 10 nm이고, 더욱 유리하게는 1 내지 5 nm이다. 와이어들(130)과 기판(110) 사이의 도전성의 주된 부분이 터널링 효과에 의해 얻어지는 다른 가능성에 따르면, 실리콘 카바이드층(120)의 두께는 3 nm보다 작다.
실리콘 카바이드층(120)은 실리콘 카바이드층(120)에 상기 제1 도전형에 대응되는 주 캐리어들을 제공하는 데 적합한 도펀트 성분들의 농도를 포함한다. 이러한 도펀트 성분들은, 상기 성분을 구동할 때 와이어들(130)이 기판을 통해 분극되는(polarized) 경우에 있어서, 기판(110)과 와이어들(130)의 접촉부(131) 사이에 오믹 접촉(ohmic contact)을 가능하게 하는 데 적합하며, 다시 말하면, 이들이 상기 제1 도전형의 주 캐리어들을 제공한다.
실리콘 카바이드층(120) 내의 도펀트 성분들의 존재에 대하여 대안적인 가능성 또는 보완책에 따르면, 실리콘 카바이드층(120)의 주 캐리어들은 실리콘 카바이드층(120)의 격자 결함들에 의해 제공될 수 있다.
따라서, 특정 어플리케이션에서, 실리콘 카바이드층(120)은 바람직하게는 주 캐리어들이 전자들인 도전형을 갖기 위하여 적합하다. 실리콘 카바이드층(120)의 주 캐리어들의 농도는 바람직하게는 1018 cm-3보다 높다.
상기 성분(100)은 또한 실리콘 카바이드층(120)과 접촉하는 마스크(140)를 포함한다.
마스크(140)는 예를 들어 실리카(SiO2), Si3N4 타입의 실리콘 질화물, 또는 SixNiy 타입, 또는 티타늄(Ti)과 같은 마이크로 전자 산업에서 일반적으로 사용되는 마스크일 수 있다. 마스크(140)는 와이어들(130)과 접촉하지 않는 실리콘 카바이드층(120)의 영역들을 커버하도록 구성된다.
마스크(140)는 와이어들(130)과 접촉하지 않는 실리콘 카바이드층(120)의 영역들을 보호하기 위한 층을 형성한다. 유리하게는, 실리콘 질화물(Si3N4)과 같은 적합한 물질로 마스크(140)가 형성될 때, 이는 또한 와이어들(130)과 접촉하지 않는 실리콘 카바이드층의 영역들이 패시베이션되는 것을 가능하게 한다.
특정 어플리케이션에서, 상기 마스크는 바람직하게는 문헌 제WO2012/136665호에서 특히 설명되는 것과 같이 랜덤 Si3Ni4 타입의 실리콘 질화물로 형성될 수 있다.
마스크(140)에 의해 커버되지 않는 실리콘 카바이드 표면(120)의 일부분들(121)은 형성부들로 불릴 수 있다.
와이어들(130)은 각각 실리콘 카바이드 표면(120)의 형성부들(121) 중 하나 상에서 실리콘 카바이드 표면(120)과 접촉한다. 도 1에 도시된 구성에 따르면, 각각의 와이어(130)는,
- 실리콘 카바이드층(120)과 접촉하며, 제1 도전형인 와이어 몸체(131),
- 바람직하게는 비의도적으로 도핑된 타입이며 캐리어 구속 시스템(carrier confinement system)을 포함하고, 실리콘 카바이드층(120)과 반대되는 상기 와이어 몸체의 말단에서 와이어 몸체(131)와 접촉하는 활성 영역(132),
- 제1 도전형의 와이어 몸체(131)와 함께 활성 영역(132) 내에서 연장하는 반도체 접합을 형성하도록 활성 영역(132)과 접촉하는 제2 도전형의 영역(133)을 포함한다.
비의도적으로 도핑된 영역에 의해, 본 문헌의 위와 나머지에서 상기 영역 내의 주 캐리어들의 농도가 도펀트 성분이 의도적으로 도입되지 않은 물질의 주 캐리어들의 농도이며, 이는 캐리어들을 제공하기에 적합하고, 따라서 이는 소위 비의도적으로 도핑된 주 캐리어들의 농도를 갖는다는 점이 의미된다. 상기 비의도적으로 도핑된 타입의 영역 내에서의 캐리어들의 값과 유형은 상기 영역을 형성하기 위한 방법과 관련된다.
와이어들(130) 각각의 와이어 몸체(131)는 실리콘 카바이드층(120)의 형성부(121)로부터 기판(110)의 표면(111)에 실질적으로 수직한 방향을 따라 종방향으로 연장된다. 와이어 몸체들(131) 각각의 측면 치수들은 와이어 몸체(131)에 대응되는 형성부의 측면 치수와 대응된다.
따라서, 통상적인 구성에 따르면, 각각의 와이어 몸체(131)는 예를 들어 원형일 수 있는 일정한 측면 단면을 갖는다. 각각의 와이어 몸체들의 측면 단면의 직경은 5 nm 내지 2.5 ㎛이다. 각각의 와이어 몸체(131)의 길이는 50 nm 내지 50 ㎛이다.
각각의 와이어 몸체(131)는 갈륨(Ga)을 포함하는, 예를 들어 갈륨 질화물(GaN), 갈륨 비소(GaAs) 또는 인듐 갈륨 비소(InxGa1-xAs, x는 0 내지 1)와 같은 제1 반도체 물질로 형성된다. 와이어 몸체들(131)은 바람직하게는 1018 cm-3보다 높은 주 캐리어들의 농도를 갖는 제1 도전형을 갖는다.
각각의 와이어(130)의 와이어 몸체(131)는 와이어(130)의 접촉부를 형성한다.
특정 어플리케이션에서, 각각의 와이어 몸체(131)는 갈륨 질화물(GaN)로 형성된다. 와이어 몸체들(131)은 주 캐리어들이 전자들인 도전형을 갖는다. 동일한 특정 어플리케이션에 따르면, 각각의 몸체 내의 주 캐리어들의 농도는 1018 cm-3보다 높거나 같다.
각각의 활성 영역(132)은 실리콘 카바이드층(120)에 반대되는, 대응되는 와이어 몸체(131)의 단부와 접촉한다. 각각의 활성 영역은 대응되는 와이어 몸체(131)의 길이의 일부분 상에서 접촉하고, 상기 일부분은 와이어 몸체(131) 전체 길이의 약 1/10 내지 1/2로 구성되는 길이 비율로 대표된다.
각각의 활성 영역(132)은 바람직하게는 비의도적으로 도핑된 타입인 반도체층에 의해 형성된다. 각각의 활성 영역(132)의 적어도 하나의 부분, 및 바람직하게는 이들 모두는 활성층(132) 내의 방사성 전자-정공 쌍 재결합들을 가능하게 하도록 직접 갭(direct gap)을 갖는다. 본 발명의 특히 유리한 가능성에 따르면, 와이어들(130)이 발광 와이어들일 때, 활성 영역들(132) 각각은 복수의 포텐셜 우물들과 같은 적어도 하나의 타입의 캐리어들을 위한 적어도 하나의 구속 수단을 포함한다.
직접 갭에 의해, 본 문헌의 위와 나머지에서, 이러한 직접 갭을 갖는 물질은 상기 물질의 에너지 발산 다이어그램에서와 실질적으로 동일한 파장 벡터 k의 값에 위치하는 밸런스 밴드(valence band)의 최고 에너지와 전도성 밴드(conduction band)의 최소 에너지를 포함한다는 점이 의미된다.
특정 어플리케이션에서, 각각의 활성 영역(132)은, 내부에 InxGa1-xAs 타입의 인듐 갈륨 비소의 양자 우물들이 제공되는 갈륨 질화물층에 의해 형성되며, 채용되는 인듐의 치수들과 비율 x는 대응되는 와이어(130)의 방출 파장에 따른다.
제2 도전형의 각각의 영역(133)은, 활성 영역(132)이 대응되는 와이어 몸체(131)와 영역(133) 사이의 계면을 형성하도록 대응되는 활성 영역(132)과 접촉한다.
제2 도전형의 영역들(133)은 제2 도전형의 적어도 하나의 반도체층에 의해 형성되며, 분극 수단에 의해 전기적으로 접촉되는 데 적합하다.
도 1에 도시된 가능성에 따르면, 제2 도전형의 영역들(133) 각각은 두 개의 반도체층들(133a, 133b)을 포함하고, 제1 층(133a)은 와이어 몸체(131)와 함께 활성층(132) 내의 반도체 접합을 형성하기에 적합하며, 제2 층(133b)은 분극 수단으로 오믹 접촉을 촉진하기에 적합하다. 동일한 가능성에 따르면, 제1 및 제2 층들(133a, 133b)은 모두 제1 도전형이다.
특정 어플리케이션에서, 동일한 가능성에 따르면, 제2 도전형의 영역들(133)은 각각 대응되는 활성 영역(132)과 접촉하는 갈륨 질화물(GaN)의 제1 층(133a)에 의해 형성되며, 상기 활성 영역(132)은 다시 알루미늄 갈륨 질화물의 제2 층(133b)과 접촉한다. 제1 및 제2 층들(133a, 133b)은 모두 주 캐리어들이 정공들인 도전형이다.
각각의 영역(133)은 상기 영역과 전기적으로 접촉하기에 적합한 분극 수단과 접촉한다. 빛 방출에 적합한 와이어들(130)을 위한 상기 수단은, 활성 영역들(132) 내에 방출된 광의 적어도 일부분이 통과하도록 하는 한편 제2 도전형의 상기 영역들을 전기적으로 접촉하기에 적합하다. 이러한 분극 수단은 예를 들어 반투명층의 형태를 취할 수 있고, 특허 제FR 2 922 685호에 설명된 것과 유사한 구성에 따른 빗 콘택(comb contact)에 의해 완성되는 인듐-주석 산화물(ITO) 또는 니켈-금(Ni/Au)층과 같은 것이다. 물론, 활성 영역들(132) 내에 방출되는 광의 적어도 일부분을 통과하도록 하면서 영역들(133)과 전기적으로 접촉하기에 적합한 모든 분극 수단들이 본 발명의 실행과 양립 가능하다.
도 2a 내지 도 2g는 도 1에 도시된 것과 같은 성분의 제조 방법을 나타낸다. 이러한 방법은 다음의 단계들을 포함한다:
- 반도체 기판(110)을 제공하는 단계,
- 도 2a에 도시된 것과 같이, 상기 반도체 지지체의 표면과 접촉하는 비정질 실리콘 카바이드층(120)을 형성하는 단계,
- 도 2b에 도시된 것과 같이, 기판(110)에 반대되는 실리콘 카바이드층(120)의 표면과 접촉하는, 실리콘 질화물 또는 실리콘 이산화물로 형성된 하드 마스크(140)를 형성하되, 하드 마스크(140)가 실리콘 카바이드층(120)의 형성부들(121)만을 자유롭게 남겨두기에 적합한 상기 하드 마스크(140)를 형성하는 단계,
- 도 2c에 도시된 것과 같이, 실리콘 카바이드층(120)의 형성부(121)와 각각 접촉하는 와이어 몸체들(131)을 성장시키되, 하드 마스크(140)에 의해 형성부들(121) 밖의 성장이 억제되고, 와이어 몸체들(131)이 갈륨(Ga)을 포함하는 제1 반도체 물질로 형성된 상기 와이어 몸체들(131)을 성장시키는 단계,
- 도 2d에 도시된 것과 같이, 활성 영역(132)을 형성하기 위하여 실리콘 카바이드층(120)에 반대되는 와이어 몸체들(131)의 단부에 반도체층(132)을 형성하되, 상기 층(132)이 양자 우물들을 포함하는 상기 반도체층(132)을 형성하는 단계,
- 도 2e에 도시된 것과 같이, 대응되는 활성 영역(132)과 각각 접촉하는 제2 도전형의 제1 층들(133a)을 형성하되, 상기 제1 층들 각각이 대응되는 와이어 몸체(131)와 함께 상기 활성 영역(132) 내에서 연장하는 반도체 접합을 형성하기에 적합한 상기 제1 층들(133a)을 형성하는 단계,
- 도 2f에 도시된 것과 같이, 대응되는 제1 층(133a)과 각각 접촉하는 제2 도전형의 제2 층들(133b)을 형성하되, 제2 층들(133b) 각각은 분극 수단과 함께 오믹 접촉을 형성하기에 적합한 제2 층들(133b)을 형성하는 단계,
- 도 2g에 도시된 것과 같이, 제2 층들(133b) 각각과 접촉하는 분극 수단을 형성하되, 상기 분극 수단이 활성 영역들(132) 내에 방출되는 광의 적어도 하나의 부분을 통과하도록 하는 한편 제2 도전형의 영역들(133)을 전기적으로 접촉하기에 적합한 상기 분극 수단을 형성하는 단계.
실리콘 카바이드층(120)의 형성 단계 동안에, 후자는 예를 들어 RF(radiofrequency) 타입의 스퍼터링에 의해서와 같이 실리콘 카바이드가 얻어지는 물리적 퇴적에 의해 형성될 수 있다. 이러한 퇴적 방법은 특히 2007년 발간된 Magafas et al.의 과학 논문 "Journal of Non-Crystalline Solids", volume 353, 페이지 1065-1969에 설명된다.
본 발명의 도시되지 않은 가능성에 따르면, 실리콘 카바이드층(120)의 형성 단계는 다음의 서브 단계들을 포함할 수 있다:
- 상기 기판의 표면 적어도 하나의 부분 상에 두꺼운 실리콘 카바이드층을 퇴적하는 단계,
- 비정질 실리콘 카바이드층(120)을 형성하도록 상기 두꺼운 비정질 실리콘 카바이드층의 두께 일부분을 제거하는 단계.
동일한 가능성에 따르면, 상기 두꺼운 비정질 실리콘 카바이드층의 두께 일부분을 제거하는 서브 단계는 예를 들어 상기 두꺼운 실리콘 카바이드층의 연마 공정과 같은 기계적 방법에 의해 얻어질 수 있다. 동일한 서브 단계가 또한 예를 들어 반응성 이온 식각에 의해서와 같은 화학적 방법에 의해 얻어질 수 있다.
와이어 몸체들(131)의 성장 단계 동안에, 이러한 성장을 위하여 사용된 방법에 따라 기판(110) 및 실리콘 카바이드층(120)에 실리콘 카바이드층(120)을 부분적으로 결정화하기에 충분히 높은 온도가 가해질 수 있다. 따라서, 비정질로 형성된 실리콘 카바이드층(120)에도 불구하고, 실리콘 카바이드층(120)은 그 최종 성분에서 결정질 영역들을 더 포함한다.
다결정들(polycrystals)의 경우에, 상기 결정질 영역들은 서로 다른 결정질 방향들, 다른 실리콘 카바이드 폴리타입들(polytypes)을 포함하고, 각각의 영역이 다른 결정 그레인(grain)을 형성하는 적어도 두 개의 영역들을 구비한다.
상기 비정질 실리콘 카바이드층이 일부 결정질 영역들을 포함하는 이러한 경우에서, 투과 전자 현미경에서의 대응되는 회절 패턴이 상기 비정질 부분들에 연관된 하나 또는 그 이상의 확산 링들 또는 확산 점들뿐만 아니라 상기 결정들에 연관된 확산 점들을 구비한다.
도 3은 본 발명의 제2 실시예에 따른 성분(100)을 나타낸다. 이러한 성분은 실리콘 카바이드층(120)과 접촉하며 갈륨(Ga)을 포함하는 반도체층(125)을 더 포함하고, 각각의 와이어가 상기 반도체층(125)의 일부분(131b)을 포함하는 점에서, 제1 실시예에 따른 성분과는 차이가 있다.
이러한 가능성에 따른 성분(100)은 따라서 기판(110)에 반대되는 면 상에, 실리콘 카바이드층(120)과 접촉하며 갈륨(Ga)을 포함하는 제1 반도체 물질의 반도체층(125)을 포함한다. 이러한 실시예에서, 반도체층(125)은 1 내지 5 nm의 두께를 갖는다. 반도체층(125)은 제1 도전형을 가지며, 실리콘 카바이드층(120)과 우수한 전기적 접촉을 보장하기에 충분한 주 캐리어들의 농도를 포함한다.
각각의 와이어 몸체(131)는 실리콘 카바이드층(120) 및 대응되는 와이어 몸체(131)의 나머지(131a) 사이에 포함되는 반도체층(125)의 일부분(131b)을 포함한다. 반도체층(125) 및 와이어 몸체들(131b)은 상기 제1 반도체 물질로 형성된다.
반도체층(125) 및 와이어 몸체들(131b)은 제1 도전형을 갖는다. 반도체층(125) 및 와이어 몸체들(131b)의 주 캐리어들의 농도는 실리콘 카바이드층(120)을 통해 상기 기판에 오믹 접촉을 제공하기에 적합하다. 따라서, 반도체층(125) 및 와이어 몸체들(131b)은 바람직하게는 1018 cm-3보다 높은 주 캐리어들의 농도를 갖는다.
특정 어플리케이션에서, 상기 제1 물질은 갈륨 질화물이다. 반도체층(125) 및 와이어 몸체들(131b)은 주 캐리어들이 전자들인 도전형을 갖는다. 반도체층(125) 및 와이어 몸체들(131b)은 1018 cm-3보다 실질적으로 더 높은 주 캐리어들의 농도를 갖는다.
이러한 제2 실시예에 따른 성분(100)의 제조 방법은, 반도체 와이어 몸체들(131)의 형성을 위한 단계가 다음의 서브 단계들을 포함한다는 점에서, 성분(100)의 제조 방법과는 차이가 있다:
- 실리콘 카바이드층(120)과 접촉하며, 갈륨을 포함하는 반도체층(125)을 형성하는 단계,
- 와이어 몸체들(131)이, 와이어 몸체들(131)과 실리콘 카바이드층(120) 사이에 각각 포함된 반도체층(125)의 부분들(131b)을 포함하도록 반도체층(125)과 접촉하는 와이어 몸체의 나머지(131b)를 형성하는 단계.
전술한 실시예들에서, 설명된 상기 구조물들이 쉘(shell) 구성을 갖는 반도체 와이어들이라면, 즉 도 1에 도시된 것과 같이 종방향 와이어 몸체의 단부를 커버하는 활성 영역이라면, 본 발명은 이러한 단일한 구성에 한정되지 않으며 또한 다른 유형의 구성들을 갖는 구조물들과 관련된다. 따라서, 본 발명은 와이어 구성을 갖는 반도체 와이어들, 즉 상기 와이어의 축에 대하여 수직한 면 상의 접합을 구비하는 반도체 와이어들, 또는 피라미드 유형의 구조물들과 같은 반도체 구조물들의 다른 유형들을 또한 커버한다.
전술한 모든 실시예들에서, 상기 구조물들의 성장 단계는 마스크에 의하여, 상기 마스크의 자유 표면 부분들 상에 와이어들을 성장시킴에 의하여 형성되고, 상기 표면의 나머지 상의 상기 와이어들의 성장은 상기 마스크의 존재에 의해 억제된다. 그러나, 이들이 와이어들인지 아닌지에 무관하게, 상기 구조물들은 본 발명의 범위를 벗어나지 않는 한에서 다른 유형의 성장 단계에 의하여 또한 얻어질 수 있다.
따라서, 예를 들어 상기 구조물들은 본 발명의 범위를 벗어나지 않고, 상기 실리콘 카바이드층의 표면에서 자기 조직된 구조물들을 형성하기에 적합한 퇴적 조건들 하에서, 갈륨을 포함하는 제1 물질을 퇴적하는 단계를 포함하는 방법에 의해 형성될 수 있다. 상기 발명은 또한 다음의 단계들을 포함할 수 있다:
- 상기 실리콘 카바이드층과 접촉하고, 형성부라 불리는 상기 실리콘 카바이드층의 적어도 하나의 표면 부분을 커버하며 상기 실리콘 카바이드층의 나머지를 자유롭게 남기는 마스크를 형성하는 단계,
- 상기 실리콘 카바이드층의 상기 적어도 하나의 표면 부분을 상기 마스크에 의해 보호되도록 잔류시키며, 마스크가 없는 상기 실리콘 카바이드층의 상기 나머지를 선택적으로 제거하는 단계,
- 상기 적어도 하나의 부분을 풀어주도록 상기 마스크를 제거하는 단계,
- 상기 적어도 하나의 형성부와 접촉하는 적어도 하나의 구조물을 성장시키는 단계.
이러한 동일한 가능성에 따르면, 또한 본 발명의 범위에서 벗어나지 않으며, 상기 방법은 다음의 단계들을 포함할 수 있다:
- 상기 실리콘 카바이드층의 상기 적어도 하나의 부분과 접촉하는 상기 제1 물질의 층을 형성하되, 형성부라고 불리는 상기 부분의 적어도 하나의 부분이 상기 적어도 하나의 반도체 구조물의 일부분을 형성하도록 의도되는 상기 제1 물질의 층을 형성하는 단계,
- 상기 제1 물질의 층과 접촉하며, 형성부라고 불리는 상기 물질층의 상기 적어도 하나의 표면 부분을 자유롭게 남기는 마스크를 형성하는 단계,
- 상기 적어도 하나의 형성부와 접촉하는 상기 적어도 하나의 와이어의 나머지를 성장시키는 단계.

Claims (13)

  1. 적어도 하나의 반도체 구조물의 제조 방법으로서,
    - 적어도 하나의 반도체 실리콘 표면(111)을 포함하는 기판(110)을 제공하는 단계,
    - 상기 반도체 실리콘 표면(111)의 적어도 하나의 부분과 접촉하는 비정질 실리콘 카바이드층(120)을 형성하는 단계,
    - 상기 실리콘 카바이드층(120)과 접촉하는 상기 적어도 하나의 반도체 구조물을 형성하되, 상기 구조물이 접촉부(contact part)로 불리며 갈륨을 포함하는 적어도 하나의 부분을 포함하며, 상기 적어도 하나의 부분이 상기 실리콘 카바이드층(120)의 표면과 접촉하는 상기 적어도 하나의 반도체 구조물을 형성하는 단계,
    를 포함하는 적어도 하나의 반도체 구조물의 제조 방법.
  2. 청구항 1에 있어서,
    상기 적어도 하나의 구조물이 반도체 와이어(130)인 것을 특징으로 하는 적어도 하나의 반도체 구조물의 제조 방법.
  3. 청구항 1 또는 청구항 2에 있어서,
    상기 실리콘 카바이드층(120)의 두께는 10 nm보다 작거나, 바람직하게는 5 nm보다 작은 것을 특징으로 하는 적어도 하나의 반도체 구조물의 제조 방법.
  4. 청구항 1 내지 청구항 3 중 어느 하나의 항에 있어서,
    상기 실리콘 카바이드층(120)을 형성하는 단계는 상기 반도체 실리콘 표면(111) 상의 플라즈마 강화된 화학 기상 퇴적(plasma enhanced chemical vapor deposition)과 같은 화학적 퇴적 단계를 포함하는 것을 특징으로 하는 적어도 하나의 반도체 구조물의 제조 방법.
  5. 청구항 1 내지 청구항 4 중 어느 하나의 항에 있어서,
    상기 접촉부는 갈륨 질화물(Gallium Nitride)로 형성된 것을 특징으로 하는 적어도 하나의 반도체 구조물의 제조 방법.
  6. 청구항 1 내지 청구항 5 중 어느 하나의 항에 있어서,
    상기 실리콘 카바이드층(120)을 형성하는 단계는,
    - 상기 반도체 실리콘 표면의 적어도 하나의 부분 상에 두꺼운 비정질 실리콘 카바이드층을 퇴적하는 서브 단계,
    - 상기 비정질 실리콘 카바이드층(120)을 형성하도록 상기 두꺼운 비정질 실리콘 카바이드층의 두께 일부분을 제거하는 서브 단계를 포함하는 것을 특징으로 하는 적어도 하나의 반도체 구조물의 제조 방법.
  7. 청구항 1 내지 청구항 6 중 어느 하나의 항에 있어서,
    상기 적어도 하나의 반도체 구조물을 형성하는 단계는,
    - 상기 실리콘 카바이드층(120)의 상기 표면과 접촉하며, 형성부(formation portion)라 불리는 상기 실리콘 카바이드층(120)의 적어도 하나의 표면 부분(121)을 자유롭게 남기는 마스크(140)를 형성하는 서브 단계,
    - 상기 적어도 하나의 형성부(121)와 접촉하는 적어도 하나의 구조물을 성장시키는 서브 단계를 포함하는 것을 특징으로 하는 적어도 하나의 반도체 구조물의 제조 방법.
  8. 청구항 1 내지 청구항 5 중 어느 하나의 항에 있어서,
    상기 구조물의 상기 접촉부는 갈륨을 포함하는 제1 물질로 형성되고, 상기 적어도 하나의 구조물을 형성하는 단계는 상기 제1 물질로 층(125)을 형성하는 서브 단계를 포함하는 것을 특징으로 하는 적어도 하나의 반도체 구조물의 제조 방법.
  9. 반도체 성분(100)으로서,
    - 적어도 하나의 반도체 실리콘 표면(111)을 포함하는 기판(110),
    - 상기 반도체 실리콘 표면의 적어도 하나의 부분과 접촉하는 비정질 실리콘 카바이드층(120),
    - 상기 실리콘 카바이드층(120)과 접촉하는 적어도 하나의 반도체 구조물로서, 상기 실리콘 카바이드층(120)과 접촉하는 상기 구조물의 일부분이 갈륨을 포함하는 상기 적어도 하나의 반도체 구조물을 포함하는 반도체 성분(100).
  10. 청구항 9에 있어서,
    상기 적어도 하나의 구조물이 반도체 와이어(130)인 것을 특징으로 하는 반도체 성분(100).
  11. 청구항 9 또는 청구항 10에 있어서,
    상기 실리콘 카바이드층(120)은 10 nm보다 작고, 바람직하게는 5 nm보다 작은 두께를 갖는 것을 특징으로 하는 반도체 성분(100).
  12. 청구항 9 내지 청구항 11 중 어느 하나의 항에 있어서,
    갈륨을 포함하는 제1 물질의 층(125)이 더 제공되고, 상기 구조물은 상기 층(125)의 일부분(131b)을 포함하고, 상기 일부분(131b)에 의해 상기 실리콘 카바이드층(120)과 접촉하는 것을 특징으로 하는 반도체 성분(100).
  13. 청구항 9 내지 청구항 11 중 어느 하나의 항에 있어서,
    상기 구조물은 갈륨 질화물의 몸체를 포함하고, 상기 몸체에 의해 상기 실리콘 카바이드층(120)과 접촉하는 것을 특징으로 하는 반도체 성분(100).
KR1020157035709A 2013-06-21 2014-06-19 반도체 구조물의 제조 방법 및 이러한 반도체 구조물을 포함하는 반도체 성분 KR102228445B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
FR1355923A FR3007574B1 (fr) 2013-06-21 2013-06-21 Procede de fabrication d'une structure semiconductrice et composant semiconducteur comportant une telle structure semiconductrice
FR1355923 2013-06-21
PCT/EP2014/062945 WO2014202722A1 (fr) 2013-06-21 2014-06-19 Procede de fabrication d'une structure semiconductrice et composant semiconducteur comportant une telle structure semiconductrice

Publications (2)

Publication Number Publication Date
KR20160021782A true KR20160021782A (ko) 2016-02-26
KR102228445B1 KR102228445B1 (ko) 2021-03-16

Family

ID=48906423

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020157035709A KR102228445B1 (ko) 2013-06-21 2014-06-19 반도체 구조물의 제조 방법 및 이러한 반도체 구조물을 포함하는 반도체 성분

Country Status (5)

Country Link
US (1) US9559256B2 (ko)
EP (1) EP3011603B1 (ko)
KR (1) KR102228445B1 (ko)
FR (1) FR3007574B1 (ko)
WO (1) WO2014202722A1 (ko)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR3020177B1 (fr) * 2014-04-22 2016-05-13 Commissariat Energie Atomique Dispositif optoelectronique a rendement d'extraction lumineuse ameliore
FR3056825B1 (fr) 2016-09-29 2019-04-26 Soitec Structure comprenant des ilots semi-conducteurs monocristallins, procede de fabrication d'une telle structure
FR3098013B1 (fr) * 2019-06-25 2021-07-02 Commissariat Energie Atomique Procédé de fabrication d'un dispositif optoélectronique à diodes électroluminescentes de type axial

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100643155B1 (ko) * 2005-08-30 2006-11-10 서울시립대학교 산학협력단 실리콘 기판-단결정 ＧａＮ 박막 적층체의 제조방법

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
SG94712A1 (en) * 1998-09-15 2003-03-18 Univ Singapore Method of fabricating group-iii nitride-based semiconductor device
FR2922685B1 (fr) 2007-10-22 2011-02-25 Commissariat Energie Atomique Dispositif optoelectronique a base de nanofils et procedes correspondants
US9947829B2 (en) 2010-06-24 2018-04-17 Glo Ab Substrate with buffer layer for oriented nanowire growth
FR2973936B1 (fr) 2011-04-05 2014-01-31 Commissariat Energie Atomique Procede de croissance selective sur une structure semiconductrice

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100643155B1 (ko) * 2005-08-30 2006-11-10 서울시립대학교 산학협력단 실리콘 기판-단결정 ＧａＮ 박막 적층체의 제조방법

Also Published As

Publication number Publication date
FR3007574B1 (fr) 2015-07-17
EP3011603A1 (fr) 2016-04-27
FR3007574A1 (fr) 2014-12-26
US20160141451A1 (en) 2016-05-19
WO2014202722A1 (fr) 2014-12-24
EP3011603B1 (fr) 2017-03-22
KR102228445B1 (ko) 2021-03-16
US9559256B2 (en) 2017-01-31

Similar Documents

Publication Publication Date Title
JP6550437B2 (ja) 半導体マイクロワイヤあるいはナノワイヤの製造法と、当該マイクロワイヤあるいはナノワイヤを備える半導体構造、および半導体構造の製造法
US9748094B2 (en) Semiconductor compound structure and method of fabricating the same using graphene or carbon nanotubes, and semiconductor device including the semiconductor compound structure
JP6223420B2 (ja) ナノワイヤを有する光電子半導体構造体及びそのような構造体の製造方法
KR20130138657A (ko) 배향된 나노와이어 성장을 위해 버퍼 층을 갖는 기판
JP2015503852A (ja) グラフェンのトップ及びボトム電極を備えたナノワイヤーデバイス及びそのようなデバイスの製造方法
KR101878754B1 (ko) 대면적 갈륨 나이트라이드 기판 제조방법
TWI742101B (zh) 適於三維半導體元件的磊晶成長的成核結構
JP6305418B2 (ja) 半導体構造体の製造方法
US8324634B2 (en) Epitaxial wafer and manufacturing method thereof
US8779445B2 (en) Stress-alleviation layer for LED structures
KR102228445B1 (ko) 반도체 구조물의 제조 방법 및 이러한 반도체 구조물을 포함하는 반도체 성분
US9337029B2 (en) Structure including gallium nitride substrate and method of manufacturing the gallium nitride substrate
JP6266490B2 (ja) 半導体装置およびその製造方法
KR100923237B1 (ko) 실리콘 기판 상에 게르마늄 메사 구조를 형성하는 방법
US20150115277A1 (en) Episubstrates for Selective Area Growth of Group III-V Material and a Method for Fabricating a Group III-V Material on a Silicon Substrate
KR101695761B1 (ko) 유연 발광 소자 및 그 제조 방법
WO2014190890A1 (zh) 一种具有隔离层的复合衬底及其制造方法
JP2015130451A (ja) 半導体装置およびその製造方法
KR20180063576A (ko) 반절연층을 구비한 질화물 반도체 소자 및 그 제조 방법
EP3367447B1 (en) Nanowire device and method of manufacturing thereof
KR101431820B1 (ko) 나노와이어 소자 제조 방법
US9349591B2 (en) Crystal formation on non-lattice matched substrates
JP2019218221A (ja) ２次元材料デバイスおよびその作製方法
JPH01132118A (ja) 半導体結晶の形成方法及びその方法により得られる半導体結晶物品
TW201403866A (zh) 半導體裝置及其製造方法

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant