JP2015130451A - 半導体装置およびその製造方法 - Google Patents
半導体装置およびその製造方法 Download PDFInfo
- Publication number
- JP2015130451A JP2015130451A JP2014002023A JP2014002023A JP2015130451A JP 2015130451 A JP2015130451 A JP 2015130451A JP 2014002023 A JP2014002023 A JP 2014002023A JP 2014002023 A JP2014002023 A JP 2014002023A JP 2015130451 A JP2015130451 A JP 2015130451A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- film
- base film
- semiconductor
- semiconductor layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Classifications
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02E—REDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
- Y02E10/00—Energy generation through renewable energy sources
- Y02E10/50—Photovoltaic [PV] energy
Landscapes
- Thin Film Transistor (AREA)
- Photovoltaic Devices (AREA)
- Recrystallisation Techniques (AREA)
Abstract
【課題】低コストで、結晶性の良好な半導体層をプラスチック基板上に形成すること。【解決手段】プラスチック基板10上に形成された下地膜12と、前記下地膜上に金属触媒誘起成長法を用い形成された半導体層14と、を具備する半導体装置。プラスチック基板10上に下地膜12を形成する工程と、前記下地膜上に半導体を含む層18を形成する工程と、前記半導体を含む層上に金属層15を形成する工程と、前記下地膜上に、金属触媒誘起成長法を用い、前記半導体を主に含む半導体層14を形成する工程と、を含む半導体装置の製造方法。【選択図】図1
Description
本発明は、半導体装置およびその製造方法に関し、下地膜上に半導体層が形成された半導体装置およびその製造方法に関する。
非晶質な基板上に半導体層を形成する方法として金属触媒誘起成長法がある。非特許文献1には、金属接触誘起成長法を用いガラス基板上にGe(ゲルマニウム)層を形成する技術が記載されている。このように、ガラス基板上にGe層を形成することにより、高性能な太陽電池やGeトランジスタを安価に実現できる。
さらに、安価で可撓性のある基板としてプラスチック基板がある。例えば、非特許文献2には、Ge層をプラスチック基板上に転写した後、転写したGe層に光検出器を形成する技術が記載されている。非特許文献3には、Ge基板上にタンデム太陽電池を形成した後、プラスチック基板に転写する技術が記載されている。
Applied Physics Letters 101, 072106 (2012)
Applied Physics Letters 94, 013102 (2009)
Applied Physics Letters 100, 053901 (2012)
非特許文献2および3のように、プラスチック基板上に半導体層を転写する方法を用いることで、プラスチック基板上に結晶性の良好な半導体層を形成できる。これにより、可撓性を有する半導体装置を提供できる。しかしながら、非特許文献2および3では、半導体層を基板から切り取り、プラスチック基板に転写するため、製造コストが高くなる。
一方、非特許文献1のような金属触媒誘起成長法を用い、プラスチック基板上に半導体層等を形成すると、製造コストを削減できる。しかしながら、プラスチック基板上に半導体層を形成すると、半導体層の結晶性が劣化する。
本発明は、上記課題に鑑みなされたものであり、低コストで、結晶性の良好な半導体層をプラスチック基板上に形成することを目的とする。
本発明は、プラスチック基板上に形成された下地膜と、前記下地膜上に金属触媒誘起成長法を用い形成された半導体層と、を具備することを特徴とする半導体装置である。
上記構成において、前記半導体層はGeおよびSiの少なくとも一方を主に含む層である構成とすることができる。
上記構成において、前記下地膜は、酸化シリコン膜、AZO膜、ITO膜または窒化チタン膜である構成とすることができる。
上記構成において、前記半導体層はGe層であり、下地膜は酸化シリコン膜である構成とすることができる。
上記構成において、前記半導体層は、結晶方位が揃った結晶である構成とすることができる。
本発明は、プラスチック基板上に形成された酸化シリコン膜、AZO膜、ITO膜または窒化チタン膜である下地膜と、前記下地膜上に形成されたGeを主に含む半導体層と、を具備することを特徴とする半導体装置である。
本発明は、プラスチック基板上に下地膜を形成する工程と、前記下地膜上に半導体を含む層を形成する工程と、前記半導体を含む層上に金属層を形成する工程と、前記下地膜上に、金属触媒誘起成長法を用い、前記半導体を主に含む半導体層を形成する工程と、を含むことを特徴とする半導体装置の製造方法である。
本発明によれば、低コストで、結晶性の良好な半導体層をプラスチック基板上に形成することができる。
以下、図面を参照に本発明の実施例について説明する。
図1(a)から図1(e)は、実施例1に係る半導体装置の製造工程を示す断面図である。図1(a)に示すように、プラスチック基板10を準備する。プラスチック基板10は、半導体層の形成温度に耐えられるように耐熱性であることが好ましい。例えばポリイミド樹脂、ポリエーテルイミド樹脂、ポリアミド樹脂、ポリエーテルエーテルケトン樹脂、全芳香族ポリエステル樹脂、ポリベンゾイミダゾール樹脂、またはポリエーテルサルフォン樹脂等の耐熱性樹脂をプラスチック基板10に用いることができる。
基板10上に例えばスパッタ法を用い下地膜12を形成する。下地膜12は、基板10とは異なる材料であり、例えば、酸化シリコン(SiO2)膜、窒化シリコン(SiN)膜、酸化ハフニウム(HfO2)膜等の絶縁膜、または、AZO(アルミニウム添加酸化亜鉛)膜、酸化インジウム錫(ITO)膜、窒化チタン(TiN)膜または窒化タンタル(TaN)膜等の導電膜である。下地膜12は、プラスチック基板10および金属層18と反応しない材料であることが好ましい。下地膜12の膜厚は例えば10nmから1μmである。
図1(b)に示すように、下地膜12上に例えばスパッタ法を用い金属層18を形成する。金属層18は、後述する層15の半導体と反応しない膜であり、例えばAl(アルミニウム)、Ag(銀)またはAu(金)を用いることができる。金属層18の膜厚は例えば30nmから1μmである。
図1(c)に示すように、金属層18上に半導体を含む層15を形成する。層15は、例えばGeおよびSi(シリコン)の少なくとも一方を主に含む。層15は、例えば非晶質層であり、膜厚は例えば30nmから1μmである。
図1(d)に示すように、プラスチック基板10を熱処理することにより、下地膜12上に層15の材料である半導体を主に含む半導体層14が形成される。半導体層14は多結晶となる。このようにして結晶半導体層を形成する方法を金属触媒誘起成長法という。熱処理温度は、半導体層14を形成するため200℃以上が好ましい。熱処理温度はプラスチック基板10のガラス転移温度以下が好ましい。
図1(e)に示すように、金属層18をエッチングにより除去する。例えば、金属層18がAlの場合、フッ酸、塩酸または熱燐酸等を含む溶液を用いることにより、金属層18を除去できる。その後、半導体層14上に所望の半導体層を成長し、半導体装置を形成する。
以下の条件を用い、実施例1に係るサンプルを作製した。
プラスチック基板10の材料:ポリイミド樹脂
下地膜12の材料:酸化シリコン(SiO2)
下地膜12の膜厚:100nm
金属層18の材料:Al
金属層18の膜厚:50nm
層15の膜厚:50nm
熱処理温度:350℃、熱処理時間:100時間、窒素ガス雰囲気
プラスチック基板10の材料:ポリイミド樹脂
下地膜12の材料:酸化シリコン(SiO2)
下地膜12の膜厚:100nm
金属層18の材料:Al
金属層18の膜厚:50nm
層15の膜厚:50nm
熱処理温度:350℃、熱処理時間:100時間、窒素ガス雰囲気
比較例1として、下地膜12を形成しないサンプルを作製した。比較例1および実施例1のサンプルの半導体層14の表面を、EBSD(Electron Backscatter diffraction)法を用いて観察した。
図2(a)は、比較例1および実施例1のEBSD像を示す図であり、図2(b)は、比較例1および実施例1の逆極点図である。図2(a)および図2(b)内の面直方向は、半導体層14の基板10に垂直方向の結晶方位を示している。面内方向は半導体層14の基板10に平行な方向の結晶方位を示している。図2(a)において、同じ濃さの領域は同じ結晶方位であることを示している。同じ濃さの領域が結晶粒に相当する。図2(b)は、各測定点における結晶方位を示している。三角形状の頂点がそれぞれ[001]、[101]または[111]方向であり、各頂点付近の点は、測定点の結晶方位が[001]、[101]または[111]方向であることを示している。頂点間の点は、測定点がこれらの結晶方位以外であることを示している。
比較例1においては、図2(b)に示すように、面直方向および面内方向ともに、結晶方位はランダムである。図2(a)に示すように、結晶粒径は、1μmに比べはるかに小さい。このように、下地層12を設けない比較例1では、結晶方位がランダムであり、半導体層14の結晶性が非常に低い。プラスチック基板10上に直接半導体層を形成すると、結晶性が低い理由は明確ではない。例えば、金属触媒誘起成長法を用い半導体層14を形成するときにプラスチック基板10からガスが離脱するため、または、プラッチック基板10と半導体層14との界面エネルギーのためと考えられる。
一方、実施例1においては、図2(a)および図2(b)に示すように、面直方向では、200μm×200μmの範囲全てが[111]方向である。面内方向でも、100μmを越える範囲で[101]方向である。このように、下地膜12として酸化シリコン膜を用いることにより、半導体層14の結晶性が向上する。これは、下地膜12が緩衝層となるためと考えられる。
緩衝層として機能する下地膜12を調べるため、比較例2に係るサンプルを作製した。比較例2においては、基板10をガラス基板とし、下地膜12を、酸化シリコン膜、AZO(ZnO:Al)膜、ITO(In2O3−SnO2)膜またはTiN膜とした。半導体層14をSi層またはGe層とした。
半導体層14がGe層のときのサンプル作製条件は実施例2と同じである。
半導体層14がSi層のときのサンプル作製条件は以下である。
下地膜12の膜厚:100nm
金属層18の材料:Al
金属層18の膜厚:100nm
層15の膜厚:100nm
熱処理温度:500℃、熱処理時間:10時間、窒素ガス雰囲気
半導体層14がSi層のときのサンプル作製条件は以下である。
下地膜12の膜厚:100nm
金属層18の材料:Al
金属層18の膜厚:100nm
層15の膜厚:100nm
熱処理温度:500℃、熱処理時間:10時間、窒素ガス雰囲気
図3は、比較例2における面直方向のEBSD像および逆極点図を示す図である。図3に示すように、半導体層14がSi層であり、下地膜12が酸化シリコン膜であるサンプルでは、結晶方位は[111]であり、結晶粒径は100μm前後と大きい。下地膜12がAZO膜であるサンプルでは、結晶方位は[001]であり、結晶粒径は10μmから30μmである。下地膜12がITO膜であるサンプルでは、結晶方位は[001]であり、結晶粒径は5μmから20μmである。下地膜12がTiN膜であるサンプルでは、結晶方位は[001]と[111]が混在しており、結晶粒径は10μm以下である。
半導体層14がGe層であり、下地膜12が酸化シリコン膜であるサンプルでは、結晶方位は[111]であり。結晶粒径は100μm程度である。下地膜12がAZO膜であるサンプルでは、結晶方位は[001]であり、結晶粒径は10μm程度である。下地膜12がITO膜であるサンプルでは、結晶方位は各種方位が混在しており、結晶粒径は10μm以下である。下地膜12がTiN膜であるサンプルでは、結晶方位は[111]であり、結晶粒径は10μm程度である。
比較例2の半導体層14をGe層、下地膜12を酸化シリコン膜としたサンプルは、図2の実施例1と同程度の結晶粒径であり、同程度の結晶性である。実施例1において、下地膜12が緩衝膜として機能しているとすれば、比較例2において用いた下地膜12を用いてもプラスチック基板10上に結晶性の良好な半導体層14が形成できると考えられる。
よって、半導体層14は、Ge層、Si層、またはSiとGeとを含む層(例えばSiGe層)であってもよい。半導体層14は、金属触媒誘起成長法を用い形成された半導体層14であれば、他の半導体でもよい。下地膜12は、酸化シリコン膜、AZT膜、ITO膜またはTiN膜でもよい。下地膜12は、基板10、金属層18および層15と異なる膜であればよい。
実施例1によれば、図1(a)に示すように、プラスチック基板10上に下地膜12を形成する。図1(b)に示すように、下地膜12上に金属層18を形成する。図1(c)のように、金属層18上に、半導体を含む層15を形成する。図1(d)のように、金属触媒誘起成長法を用い、下地膜12上に層15に含まれる半導体を主に含む半導体層14を形成する。プラスチック基板10上に金属触媒誘起成長法を用い半導体層14を形成するため、非特許文献2および3に比べ製造コストを削減できる。また、下地膜12を設けることにより、比較例1に対し半導体層14の結晶性を向上できる。例えば、半導体層14を結晶方位のほぼ揃った多結晶または単結晶とすることができる。なお、結晶方位は、実用上問題のない範囲で揃っていればよい。
半導体層14が厚いと結晶方位が揃わなくなるため、半導体層14の膜厚は500nm以下が好ましく、300nm以下がより好ましい。金属層18の膜厚は半導体層14と同程度が好ましく、例えば、半導体層14の1/2から2倍の範囲であることが好ましい。下地膜12が薄いと半導体層14の結晶方位が揃わなくなるため、下地膜12の膜厚は50nm以上が好ましい。
実施例2は、実施例1を用い太陽電池を製造する例であり、半導体層14としてGe層を用いる例である。図4(a)は、実施例2に係る太陽電池を示す断面図である。図4(a)に示すように、プラスチック基板10上に下地膜12として、AZO膜、ITO膜またはTiN膜等の導電膜が成膜されている。下地膜12上に半導体層14として、n型Ge層が形成されている。半導体層14は、図1(b)から図1(e)に示す金属触媒誘起成長法を用い形成する。
半導体層14上にp型Ge層16が、例えばCVD(Chemical Vapor Deposition)法を用い形成されている。半導体層14およびp型Ge層16よりpn接合を有するGe層17が形成される。Ge層17の一部領域が除去されている。p型Ge層16上に電極20が形成されている。
実施例2の変形例はタンデム型太陽電池の例である。図4(b)は、実施例2の変形例に係る太陽電池の断面図である。図4(b)に示すように、図4(a)と同様に、下地膜12上に半導体層14としてn型Ge層が形成されている。半導体層14上にCVD法を用いp型Ge層16が形成されている。半導体層14とp型Ge層16とにより、pn接合を有するGe層17が形成される。Ge層17上に、MOCVD(Metal Organic CVD)法を用いInGaAs層51が形成されている。InGaAs層51は、Ge層17上に形成されたn型InGaAs層50とn型InGaAs層50上に形成されたp型InGaAs層52とを含む。n型InGaAs層50とp型InGaAs層52とはpn接合を形成する。InGaAs層51上に、MOCVD法を用いInGaP層55が形成されている。InGaP層55は、InGaAs層51上に形成されたn型InGaP層54とn型InGaP層54上に形成されたp型InGaP層56とを含む。n型InGaP層54とp型InGaP層56とはpn接合を形成する。InGaP層55、InGaAs層51およびGe層17の一部領域が下地膜12が露出するように除去されている。p型InGaP層56上に透明でp型InGaP層56と電気的に接続する電極20が形成されている。
実施例2の変形例に係る太陽電池においては、InGaP層55において、660nm以下の光を電気エネルギーに変換する。InGaAs層51において、660nmから890nmの光を電気エネルギーに変換する。Ge層17において、890nmから2000nmの光を電気エネルギーに変換する。このように、実施例2の変形例の太陽電池は、広範囲の波長の光を電気エネルギーに変換できるため、変換効率が高い。
実施例2およびその変形例に係る太陽電池よれば、基板10として安価なプラスチック基板を用い、かつ半導体層14を金属触媒誘起成長法を用い形成するため、大幅にコストを削減できる。また、下地膜12を用いることにより、半導体層14の結晶性を向上できる。をさらに、下地膜12を導電膜とすることにより、下地膜12を半導体層14と電気的に接続される電極として使用できる。
実施例3は、実施例1を用いトランジスタを製造する例であり、半導体層14としてGe層を用いる例である。図5は、実施例3に係る半導体装置を示す断面図である。図5に示すように、プラスチック基板10上に下地膜12として、酸化シリコン膜、窒化シリコン膜または酸化ハフニウム膜等の絶縁膜が成膜されている。下地膜12上に半導体層14として、n型またはp型Ge層が形成されている。半導体層14は、図1(b)から図1(e)に示す金属触媒誘起成長法を用い形成する。
半導体層14内に高濃度領域32が形成されている。高濃度領域32は、不純物濃度(キャリア濃度)が半導体層14より高い領域である。高濃度領域32は、例えばイオン注入法または拡散法を用い形成される。高濃度領域32上にソース電極34およびドレイン電極36が形成されている。ソース電極34およびドレイン電極36の間の半導体層14上にゲート絶縁膜30が形成されている。ゲート絶縁膜30上にゲート電極38が形成されている。
実施例3に係るトランジスタによれば、下地膜12を絶縁膜とすることにより、トランジスタに実施例1に係る半導体層14を用いることができる。また、大幅にコストを削減でき、かつ半導体層14の結晶性を向上できる。
太陽電池およびトランジスタ以外の半導体装置に実施例1を適用することができる。
以上、発明の好ましい実施例について詳述したが、本発明は係る特定の実施例に限定されるものではなく、特許請求の範囲に記載された本発明の要旨の範囲内において、種々の変形・変更が可能である。
10 基板
12 下地膜
14 半導体層
15 層
18 金属層
12 下地膜
14 半導体層
15 層
18 金属層
Claims (7)
- プラスチック基板上に形成された下地膜と、
前記下地膜上に金属触媒誘起成長法を用い形成された半導体層と、
を具備することを特徴とする半導体装置。 - 前記半導体層はGeおよびSiの少なくとも一方を主に含む層であることを特徴とする請求項1記載の半導体装置。
- 前記下地膜は、酸化シリコン膜、AZO膜、ITO膜または窒化チタン膜であることを特徴とする請求項2記載の半導体装置。
- 前記半導体層はGe層であり、前記下地膜は酸化シリコン膜であることを特徴とする請求項1記載の半導体装置。
- 前記半導体層は、結晶方位が揃った結晶であることを特徴とする請求項1から4のいずれか一項記載の半導体装置。
- プラスチック基板上に形成された酸化シリコン膜、AZO膜、ITO膜または窒化チタン膜である下地膜と、
前記下地膜上に形成されたGeを主に含む半導体層と、
を具備することを特徴とする半導体装置。 - プラスチック基板上に下地膜を形成する工程と、
前記下地膜上に半導体を含む層を形成する工程と、
前記半導体を含む層上に金属層を形成する工程と、
前記下地膜上に、金属触媒誘起成長法を用い、前記半導体を主に含む半導体層を形成する工程と、
を含むことを特徴とする半導体装置の製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2014002023A JP2015130451A (ja) | 2014-01-08 | 2014-01-08 | 半導体装置およびその製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2014002023A JP2015130451A (ja) | 2014-01-08 | 2014-01-08 | 半導体装置およびその製造方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2015130451A true JP2015130451A (ja) | 2015-07-16 |
Family
ID=53760970
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2014002023A Pending JP2015130451A (ja) | 2014-01-08 | 2014-01-08 | 半導体装置およびその製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2015130451A (ja) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2020038890A (ja) * | 2018-09-03 | 2020-03-12 | 国立大学法人 筑波大学 | 半導体装置とその製造方法および光電変換装置 |
JP2020057713A (ja) * | 2018-10-03 | 2020-04-09 | キヤノン株式会社 | 配向性圧電体膜およびその製造方法、圧電体素子、並びに、液体吐出ヘッド |
-
2014
- 2014-01-08 JP JP2014002023A patent/JP2015130451A/ja active Pending
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2020038890A (ja) * | 2018-09-03 | 2020-03-12 | 国立大学法人 筑波大学 | 半導体装置とその製造方法および光電変換装置 |
JP7232499B2 (ja) | 2018-09-03 | 2023-03-03 | 国立大学法人 筑波大学 | 半導体装置とその製造方法および光電変換装置 |
JP2020057713A (ja) * | 2018-10-03 | 2020-04-09 | キヤノン株式会社 | 配向性圧電体膜およびその製造方法、圧電体素子、並びに、液体吐出ヘッド |
JP7166866B2 (ja) | 2018-10-03 | 2022-11-08 | キヤノン株式会社 | 配向性圧電体膜およびその製造方法、圧電体素子、並びに、液体吐出ヘッド |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
Bakkers et al. | Epitaxial growth of InP nanowires on germanium | |
US9899473B2 (en) | Method of forming nanostructure, method of manufacturing semiconductor device using the same, and semiconductor device including nanostructure | |
CN104051502A (zh) | 通过阳极化形成具有介质隔离的体SiGe鳍片 | |
US9905637B2 (en) | Reduction of defect induced leakage in III-V semiconductor devices | |
US8901713B2 (en) | Extremely thin semiconductor-on-insulator with back gate contact | |
US20130270561A1 (en) | Method for forming semiconductor device with epitaxy source and drain regions independent of patterning and loading | |
Gao et al. | High-performance flexible thin-film transistors based on single-crystal-like silicon epitaxially grown on metal tape by roll-to-roll continuous deposition process | |
CN103390640B (zh) | 一种以Bi2Se3薄膜为接触层的硅肖特基结及制备方法 | |
Asadirad et al. | High‐performance flexible thin‐film transistors based on single‐crystal‐like germanium on glass | |
KR101919426B1 (ko) | 그래핀 전자 소자 및 그 제조 방법 | |
JP6525554B2 (ja) | 基板構造体を含むcmos素子 | |
US9214567B2 (en) | Nanowire compatible E-fuse | |
US10157993B2 (en) | Low resistance contact for semiconductor devices | |
JP2015130451A (ja) | 半導体装置およびその製造方法 | |
CN106024632B (zh) | 带隙改性Ge PMOS器件及其制备方法 | |
US9831254B1 (en) | Multiple breakdown point low resistance anti-fuse structure | |
JP2013138128A (ja) | 半導体装置およびその製造方法 | |
WO2013007066A1 (zh) | 薄膜晶体管的制造方法以及薄膜晶体管 | |
TW201340404A (zh) | 光電半導體元件及其製法 | |
WO2011017773A1 (en) | Donor modulation doping of quantum structures | |
KR20110107934A (ko) | 탄소나노튜브/ZnO 투명태양전지 및 그 제조방법 | |
JP2004327578A (ja) | 結晶薄膜半導体装置およびその製造方法 | |
JP2015018882A (ja) | 半導体装置およびその製造方法 | |
KR101449278B1 (ko) | 반도체를 이용한 그래핀 성장 방법 | |
WO2024048004A1 (ja) | 積層構造体、半導体デバイス及びその製造方法 |