KR20160019033A - 형상 시뮬레이션 장치, 형상 시뮬레이션 방법 및 기록 매체 - Google Patents

형상 시뮬레이션 장치, 형상 시뮬레이션 방법 및 기록 매체 Download PDF

Info

Publication number
KR20160019033A
KR20160019033A KR1020140134315A KR20140134315A KR20160019033A KR 20160019033 A KR20160019033 A KR 20160019033A KR 1020140134315 A KR1020140134315 A KR 1020140134315A KR 20140134315 A KR20140134315 A KR 20140134315A KR 20160019033 A KR20160019033 A KR 20160019033A
Authority
KR
South Korea
Prior art keywords
layer
shape
flux
particles
layers
Prior art date
Application number
KR1020140134315A
Other languages
English (en)
Other versions
KR101627044B1 (ko
Inventor
히로타카 츠다
마사노리 다카하시
Original Assignee
가부시끼가이샤 도시바
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 가부시끼가이샤 도시바 filed Critical 가부시끼가이샤 도시바
Publication of KR20160019033A publication Critical patent/KR20160019033A/ko
Application granted granted Critical
Publication of KR101627044B1 publication Critical patent/KR101627044B1/ko

Links

Images

Classifications

    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F30/00Computer-aided design [CAD]
    • G06F30/30Circuit design
    • G06F30/39Circuit design at the physical level
    • G06F30/398Design verification or optimisation, e.g. using design rule check [DRC], layout versus schematics [LVS] or finite element methods [FEM]
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F30/00Computer-aided design [CAD]
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F30/00Computer-aided design [CAD]
    • G06F30/30Circuit design
    • G06F30/36Circuit design at the analogue level
    • G06F30/367Design verification, e.g. using simulation, simulation program with integrated circuit emphasis [SPICE], direct methods or relaxation methods

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Evolutionary Computation (AREA)
  • Geometry (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Management, Administration, Business Operations System, And Electronic Commerce (AREA)

Abstract

일 실시예에서, 형상 시뮬레이션 장치는, 반도체 장치의 물질의 형상을 제1 내지 제n층(n은 2이상의 정수)으로 분할하도록 구성되는 분할 모듈을 포함한다. 본 장치는, 또한, 제1 내지 제n층의 각 층에 대해, 각 층에서의 상기 물질의 표면에 도달하는 입자의 플럭스를 계산하도록 구성되는 플럭스 계산 모듈을 포함한다. 본 장치는, 또한, 제1 내지 제n층의 각 층에 대해, 플럭스에 기초하여, 각 층에서의 물질의 형상 변화량을 계산하도록 구성되는 형상 계산 모듈을 포함한다.

Description

형상 시뮬레이션 장치, 형상 시뮬레이션 방법 및 기록 매체{TOPOGRAPHY SIMULATION APPARATUS, TOPOGRAPHY SIMULATION METHOD AND RECORDING MEDIUM}
본 출원은 2014년 6월 13일 출원된 미국 특허 출원 62/011,836호에 기초하는 것으로 그 우선권을 주장하며, 그 전체 내용은 본 명세서에 참조로 통합된다.
본 명세서에 개시되는 실시예는, 형상 시뮬레이션 장치, 형상 시뮬레이션 방법 및 기록 매체에 관한 것이다.
반도체 장치의 형상 시뮬레이션에서, 반도체 장치의 물질의 표면에 도달하여, 물질의 형상의 가공에 기여하는 입자들의 플럭스를, 단시간에 계산할 필요가 있다. 이러한 플럭스는 표면 입사 플럭스라고 한다. 예를 들어, 물질에 형성된 오목부의 애스펙트비를 사용해서 플럭스를 계산하는 방법이 알려져 있다. 이 방법은, 물질에 형성된 오목부의 형상을 1개의 원주 형상으로 근사시키고, 오목부의 저면에서의 플럭스를 해석적으로 계산함으로써, 플럭스를 단시간에 계산할 수 있다.
도 1은 제1 실시예의 형상 시뮬레이션 방법의 절차를 도시하는 순서도이다.
도 2a 및 2b는 제1 실시예에서의 물질의 초기 구조의 예를 도시하는 단면도이다.
도 3a 및 3b는 제1 실시예에서의 물질의 형상 변화의 예를 도시하는 단면도이다.
도 4는 애스펙트비 x를 보여주는 사시도이다.
도 5는 도 4에서의 애스펙트비 x와 플럭스비 Γoutin 사이의 관계의 일례를 도시하는 그래프이다.
도 6a 내지 6c는 제1 실시예의 표면 입사 플럭스 Γout _1 내지 Γout _8의 계산 방법을 설명하기 위한 단면도이다.
도 7은 제1 실시예에서의 물질의 형상 변화의 다른 예를 도시하는 단면도이다.
도 8은 제2 실시예의 형상 시뮬레이션 방법을 도시하는 단면도이다.
도 9는 제3 실시예의 형상 시뮬레이션 방법을 도시하는 사시도이다.
도 10은 도 9에서의 애스펙트비 x와 플럭스비 Γoutin 사이의 관계를 도시하는 그래프이다.
도 11은 반도체 장치의 가공용 이온의 각도 분포의 예를 도시하는 그래프이다.
도 12는 이온을 사용하는 경우 애스펙트비 x와 플럭스비 Γoutin 사이의 관계를 도시하는 사시도이다.
도 13은 이온을 사용하는 경우 애스펙트비 x와 플럭스비 Γoutin 사이의 관계를 도시하는 그래프이다.
도 14a 및 14b는 제1 내지 제3 실시예의 변형인 형상 시뮬레이션 방법을 도시하는 단면도이다.
도 15는 제4 실시예의 형상 시뮬레이션 장치의 구성을 도시하는 외관 도면이다.
도 16은 도 15의 제어부의 구성을 도시하는 블록도이다.
이제, 첨부 도면들을 참조하여 실시예들이 설명될 것이다.
일 실시예에서, 형상 시뮬레이션 장치는, 반도체 장치의 물질의 형상을 제1 내지 제n층(n은 2이상의 정수)으로 분할하는 분할 모듈을 포함한다. 또한, 이 장치는, 제1 내지 제n층 각각에 대해, 각 층에서의 물질의 표면에 도달하는 입자의 플럭스를 계산하는 플럭스 계산 모듈을 포함한다. 또한, 이 장치는, 제1 내지 제n층 각각에 대해, 플럭스에 기초하여, 각 층에서의 물질의 형상의 변화량을 계산하는 형상 계산부를 포함한다.
(제1 실시예)
도 1은, 제1 실시예의 형상 시뮬레이션 방법의 절차를 도시하는 순서도이다. 본 실시예의 형상 시뮬레이션 방법은, 퍼스널 컴퓨터 및 워크스테이션 등의 정보 처리 장치를 사용해서 실행된다.
이하, 도 1을 참조하여, 본 실시예의 형상 시뮬레이션 방법이 설명될 것이다. 이러한 설명에서, 도 2a 내지 도 3b도 적절히 참조될 것이다.
본 실시예의 형상 시뮬레이션 방법에서, 반도체 장치의 물질의 초기 구조가 정보 처리 장치에 입력된다(스텝 S1). 초기 구조를 입력하는 방법의 예로는 다양한 가능한 포맷을 포함하지만, 본 실시예는, 물질의 표면 형상이 점열(point sequence)로 표현되고, 정보 처리 장치가 이러한 점열을 판독하는 방법을 사용한다.
도 2a는 제1 실시예에서 물질의 초기 구조의 예를 도시하는 단면도이다. 도 2a의 초기 구조는, 기판(1)과, 기판(1) 상에 형성된 마스크 층(2)과, 기판(1) 및 마스크 층(2)에 형성된 오목부(3)를 포함한다. 기판(1)의 예는, 반도체 기판, 및 반도체 기판 상에 피가공층이 형성되는 피가공 기판을 포함한다. 마스크 층(2)의 예는, 하드 마스크 층 및 레지스트 마스크 층을 포함한다. 도 2a의 오목부(3)의 형상(초기 형상)은 원주 형태이다. 참조 부호 G는 오목부(3)의 중심축을 나타낸다. 참조 부호 R은 오목부(3)의 반경(초기 반경)을 나타낸다.
도 2a는, 기판(1)의 주면에 평행이고 상호 수직인 X 방향 및 Y 방향과, 기판(1)의 주면에 수직인 Z 방향을 도시하고 있다. 본 명세서에서, +Z 방향이 상측 방향으로서 취급되고, -Z 방향이 하측 방향으로서 취급된다. 예를 들어, 기판(1)과 마스크 층(2) 간의 위치 관계는, 기판(1)이 마스크 층(2)의 아래에 위치된다고 표현된다.
물질의 초기 구조의 형상은, 제1 내지 제n층(L1 내지 Ln)(n은 2이상의 정수)으로 분할된다(스텝 S2). 정보 처리 장치에서 스텝 S2의 처리를 수행하는 블록은, 본 명세서의 분할 모듈의 예이다.
도 2b는, 도 2a와 마찬가지로, 제1 실시예에서 물질의 초기 구조의 예를 도시하는 단면도이다. 도 2b는, 물질의 초기 구조의 형상이 동일 두께 T의 제1 내지 제8층(L1 내지 L8)으로 분할되는 예를 도시한다. 참조 부호 d는 오목부(3)의 깊이를 나타낸다. 부호 r1 내지 r8은 제1 내지 제8층(L1 내지 L8)의 각 층 내의 오목부(3)의 반경(r1 내지 r8)을 나타낸다. 도 2b의 반경(r1 내지 r8)의 값은 모두 R이다. 본 실시예에서, 물질의 형상 분할의 개시 위치(제1층(L1)의 상면)는 오목부(3)의 개구면에 설정되고, 물질의 형상 분할의 종료 위치(제8층(L8)의 하면)는 오목부(3)의 저면에 설정된다.
이하, 도 2a 및 2b의 초기 구조를 예로서 참조하여, 본 실시예의 형상 시뮬레이션 방법의 스텝 S3 내지 S6이 설명될 것이다. 따라서, 물질의 형상 분할 수(n)는 8로 설정된다.
제1 내지 제8층(L1 내지 L8) 각각에 대해서, 스텝 S3가 수행되어, 각 층에서의 물질의 표면에 도달하는 입자의 플럭스를 계산한다. 이러한 플럭스는 표면 입사 플럭스라 한다. 도 2a 및 2b의 초기 구조에서, 스텝 S3가 수행되어, 각 층에서의 오목부(3)의 측면에 도달하는 입자의 플럭스를 계산한다. 정보 처리 장치에서 스텝 S3의 처리를 수행하는 블록은 본 명세서의 플럭스 계산 모듈의 일 예이다.
참조 부호 Γin은, 제1층(L1)에서의 오목부(3) 영역의 상면에 도달하는 입자의 플럭스를 나타낸다. 참조 부호 Γout _1 내지 Γout _8은, 각각, 제1 내지 제8층(L1 내지 L8)에서의 오목부(3)의 하면 및 측면에 도달하는 입자의 플럭스를 나타낸다. 따라서, 플럭스(Γout_1 내지 Γout_8)는, 각각, 제1 내지 제8층(L1 내지 L8)에서의 표면 입사 플럭스에 대응한다. 표면 입사 플럭스(Γout_1 내지 Γout_8)의 계산 방법은 후술될 것이다.
본 실시예의 스텝 S3에서 취급되는 입자는, 물질의 형상 가공에 기여하는 입자이다. 이러한 입자의 예는, 퇴적, 산화, 질화, 에피택셜 성장, 에칭, 애싱 등에 기여하는 이온들 또는 라디칼들(radicals)이다.
제1 내지 제8층(L1 내지 L8) 각각에 대해서, 스텝 S4가 수행되어, 표면 입사 플럭스(Γout_1 내지 Γout_8)에 기초하여, 각 층에서의 물질의 형상 변화량을 계산한다. 구체적으로, 스텝 S4가 수행되어, 초기 시간 t0로부터 시간 Δt 경과 후의 각 층 내의 오목부(3)의 반경 r1 내지 r8의 변화량 Δr1 내지 Δr8을 계산한다. 정보 처리 장치에서 스텝 S4의 처리를 수행하는 블록은, 본 명세서의 형상 계산 모듈의 일 예이다.
본 실시예의 스텝 S4에서, 각 층 내의 오목부(3) 영역의 형상이, 원주형의 반경 방향으로 등방적으로 변화하고, 상기 원주형이 다른 원주형으로 변화한다고 가정된다. 환언하면, 본 실시예의 스텝 S4에서, 각 층 내의 오목부(3)의 반경이 변화한다고 가정된다. 제1 내지 제8층(L1 내지 L8) 중 임의의 제m 층 내의 오목부(3)의 반경 rm의 변화량 Δrm은, 이하의 수학식 1로 제공된다:
Figure pat00001
여기서, m은 1 내지 8의 정수이고, 참조 부호 Rp는 물질의 가공 레이트를 나타낸다. 본 실시예에서, 플럭스 Γin은 1로 설정되므로, 수학식 1은 이하의 수학식 2로 대체된다.
Figure pat00002
본 실시예에서, 스텝 S3과 스텝 S4의 처리는 미리 설정한 처리 시간이 경과할 때까지 반복된다(스텝 S5). 이에 의해, 물질의 형상은, 도 3a 및 3b와 같이 변화한다. 도 3a 및 3b는 제1 실시예에서의 물질의 형상 변화의 예를 도시하는 단면도이다.
도 3b는, 초기 시간 t0(=0)로부터 시간 t 경과 후 각 층 내의 오목부(3) 영역의 형상을 도시한다. 도 3b는, 각 층 내의 오목부(3) 영역의 형상이, 원주형을 유지한 채 변화한 상태를 도시한다. 반경 r1 내지 r8의 값들은 상이하게 변화하기 때문에, 도 3b의 전체 오목부(3)의 형상은, 원주형과는 다른 형태로 변화한다.
이와 같이, 본 실시예는, 원주형의 오목부(3)가 원주형과는 다른 형태로 변화하는 과정을 시뮬레이트 하는 것을 가능하게 한다. 예를 들어, 본 실시예에는, 도 2a의 초기 형상이 도 3a의 형상으로 변화하는 과정을 시뮬레이트 하는 것을 가능하게 한다.
도 3b는, 오목부(3)가 새로운 제9층(L9)까지 확장한 상태를 도시한다. 본 실시예에서, 수학식 2를 오목부(3)의 저면에도 적용함으로써, 오목부(3)의 깊이 d의 변화를 시뮬레이트 할 수도 있다. 이와 같이, 본 실시예에서, 물질의 형상 분할수 n을, 시간 t의 경과에 의한 물질의 형상 변화에 따라 변화시켜도 좋다. 이러한 처리는 제2 실시예에서 상세히 후술될 것이다.
처리 시간이 경과한 경우에는, 물질의 최종 형상이 출력되고(스텝 S6), 계산이 종료된다.
(1) 표면 입사 플럭스 Γout _1 내지 Γout _8의 계산 방법
본 실시예에서, 표면 입사 플럭스 Γout _1 내지 Γout _ 8는, 각 층 내의 오목부(3) 영역의 애스펙트비를 사용해서 계산된다. 이하, 도 4 내지 6c를 참조하여, 본 실시예의 표면 입사 플럭스 Γout _1 내지 Γout _8의 계산 방법이 설명될 것이다.
도 4는 애스펙트비 x를 도시하는 사시도이다.
도 4는 원주형의 오목부(3)의 예를 도시한다. 참조 부호 Γin 및 Γout는 각각, 오목부(3)의 상면 및 하면에 도달하는 입자의 플럭스를 나타낸다. 참조 부호 H는 오목부(3)의 높이를 나타낸다. 참조 부호 W는 오목부(3)의 개구 폭(직경)을 나타낸다. 참조 부호 x는 오목부(3)의 애스펙트비를 나타낸다. 오목부(3)의 애스펙트비 x는 x = H/W의 식으로 주어진다.
도 5는 도 4에서의 애스펙트비 x와 플럭스비 Γoutin 사이의 관계의 일례를 도시하는 그래프이다. 본 실시예에서, 플럭스 Γin은 1로 설정되므로, 플럭스비 Γoutin은 플럭스 Γout와 동일한 값이다.
도 5는, 오목부(3) 내의 입자의 흐름이 Knudsen 수송 모델로 표현될 경우, 애스펙트비 x와 플럭스비 Γoutin 사이의 관계를 도시한다. Knudsen 수송 모델은, 입자의 평균 자유 행로가 개구 폭 W보다도 충분히 긴 경우의 입자 흐름(분자류)을 나타낸다. 이 경우, 입자의 흐름은, 입자들 사이의 충돌에 의해서는 크게 영향을 받지 않지만, 입자들과 오목부(3)의 내면 사이의 충돌에 의해서 영향을 받는다.
Knudsen 수송 모델에서 애스펙트비 x와 플럭스비 Γoutin 간의 관계는 이하의 수학식 3으로 주어진다.
Figure pat00003
수학식 3에서 K(x)는 오목부(3)의 상면으로부터 하면으로 입자가 통과하는 통과 확률을 나타내는 클로징 계수(Clausing factor)라고 한다.
본 실시예에서, 제1 내지 제8층(L1 내지 L8)의 각 층 내의 입자의 흐름이 수학식 3의 Knudsen 수송 모델로 표현된다고 가정하고, 표면 입사 플럭스 Γout _1 내지 Γout_8이 계산된다.
도 6a 내지 6c는 제1 실시예의 표면 입사 플럭스 Γout _1 내지 Γout _8을 계산하는 방법을 도시하는 단면도이다.
도 6a는 제2층(L2)의 표면 입사 플럭스 Γout _2를 계산하는 방법을 도시한다. 참조 부호 x1 및 x2는 각각, 제1 및 제2층(L1 및 L2) 내의 오목부(3) 영역의 애스펙트비를 나타낸다. 애스펙트비 x1 및 x2는 각각, T/2r1 및 T/2r2에 의해 주어진다. 참조 부호 T는 도 2a 내지 3b에 도시된 각 층의 두께를 나타낸다.
참조 부호 K1은 제1층(L1) 내의 오목부(3) 영역의 상면으로부터 하면으로 입자가 통과하는 통과 확률을 나타낸다. 참조 부호 K2는 제2층(L2) 내의 오목부(3) 영역의 상면으로부터 하면으로 입자가 통과하는 통과 확률을 나타낸다. 통과 확률 K1 및 K2는 각각, 수학식 3을 사용해서 이하의 수학식 4 및 5로 주어진다.
Figure pat00004
Figure pat00005
이와 같이, 통과 확률 K1 및 K2는 각각, 애스펙트비 x1 및 x2의 함수이다.
참조 부호 Kout _2는 제1 및 제2층(L1 및 L2) 내의 오목부(3) 영역을 입자가 통과하는 통과 확률을 나타낸다. 통과 확률 Kout _2는, 도 6a 에 도시한 바와 같이 각 층 내에서의 입자의 입사 및 반사를 고려하여, 이하의 수학식 6의 무한 급수의 합으로 주어진다.
Figure pat00006
수학식 6의 무한 급수의 합을 계산하면, 통과 확률 Kout _2는 이하의 수학식 7로 주어진다.
Figure pat00007
따라서, 제2층(L2)의 표면 입사 플럭스 Γout _2는, 수학식 3에 수학식 7을 대입해서 이하의 수학식 8로 주어진다.
Figure pat00008
제1층(L1) 내의 오목부(3) 영역을 입자가 통과하는 통과 확률 Kout _1은 통과 확률 K1과 동일한 값이라는 점이 주목된다(Kout _1 = K1). 따라서, 제1층(L1)의 표면 입사 플럭스 Γout _2는 수학식 3에 Kout _1=K1을 대입해서 이하의 수학식 9로 주어진다.
Figure pat00009
도 6b는 제3층(L3)의 표면 입사 플럭스 Γout _3을 계산하는 방법을 도시한다. 참조 부호 x3은 제3층(L3) 내의 오목부(3) 영역의 애스펙트비를 나타낸다. 참조 부호 K3는 제3층(L3) 내의 오목부(3) 영역의 상면으로부터 하면으로 입자가 통과하는 통과 확률을 나타낸다. 통과 확률 K3는 수학식 3을 사용해서 이하의 수학식 10으로 주어진다.
Figure pat00010
이와 같이, 통과 확률 K3는 애스펙트비 x3의 함수이다.
참조 부호 Kout _ 3는 제1 내지 제3층(L1 내지 L3) 내의 오목부(3)의 영역을 입자가 통과하는 통과 확률을 나타낸다. 통과 확률 Kout _3을 계산할 때, 제1 및 제2층(L1 및 L2)은 통과 확률 Kout _2를 갖는 1개의 층(L2')로 간주된다. 따라서, 통과 확률 Kout _ 3는 수학식 7에서와 같이 이하의 수학식 11로 주어진다.
Figure pat00011
따라서, 제3층(L3)의 표면 입사 플럭스 Γout _3은 수학식 3에 수학식 11을 대입해서 수학식 12로 주어진다.
Figure pat00012
도 6c는 제k층(Lk)(k는 2 내지 n(= 8)의 정수)의 표면 입사 플럭스 Γout _k를 계산하는 방법을 도시한다. 참조 부호 xk는 제k층(Lk) 내의 오목부(3) 영역의 애스펙트비를 나타낸다. 참조 부호 Kk는 제k층(Lk) 내의 오목부(3) 영역의 상면으로부터 하면으로 입자가 통과하는 통과 확률을 나타낸다. 통과 확률 Kk는 수학식 3을 사용해서 이하의 수학식 13으로 주어진다.
Figure pat00013
이와 같이, 통과 확률 Kk는 애스펙트비 xk의 함수이다. 애스펙트비 xk는, 제k층에서의 물질의 형상을 나타내는 형상 파라미터의 예다.
참조 부호 Kout _k는, 제1 내지 제k층(L1 내지 Lk)내의 오목부(3)의 영역을 입자가 통과하는 통과 확률을 나타낸다. 통과 확률 Kout _k가 계산될 때, 제1 내지 제k-1층(L1 내지 Lk -1)은, 통과 확률 Kout _k-1을 갖는 1개의 층 Lk -1'로 고려된다. 따라서, 통과 확률 Kout _k는, 수학식 7과 마찬가지로 이하의 수학식 14로 주어진다.
Figure pat00014
따라서, 제k층(Lk)의 표면 입사 플럭스 Γout _k는, 수학식 3에 수학식 14를 대입해서 이하의 수학식 15로 주어진다.
Figure pat00015
이와 같이, 본 실시예의 제k층(Lk)의 표면 입사 플럭스 Γout _k는, 제k층(Lk)에 인접하는 제k-1층(Lk -1)의 표면 입사 플럭스 Γout _k-1(=Kout _k-1)과, 제k층(Lk)의 통과 확률 Kk에 기초하여 계산된다.
이렇게 해서 계산된 표면 입사 플럭스 Γout _1 내지 Γout _8은 각각, 스텝 S4에서 반경 r1 내지 r8의 변화량 Δr1 내지 Δr8의 계산에 사용된다.
또한, 통과 확률 K1 내지 K8 및 표면 입사 플럭스 Γout _1 내지 Γout _8의 값은, 시간 t의 경과에 따라 변화한다는 점에 주목한다. 그 이유는, 반경 r1 내지 r8이 시간 t의 경과에 따라 변화하기 때문에, 애스펙트비 x1 내지 x8도 시간 t의 경과에 따라 변화하기 때문이다.
(2) 표면 입사 플럭스 Γout _1 내지 Γout _8을 계산하는 방법의 상세
이어서, 6a 내지 6c를 참조하여, 본 실시예의 표면 입사 플럭스 Γout _1 내지 Γout_8을 계산하는 방법이 상세히 설명될 것이다.
이상과 같이, 본 실시예는 Knudsen 수송 모델을 사용해서 표면 입사 플럭스 Γout_1 내지 Γout _8을 계산한다. Knudsen 수송 모델은, 라디칼과 같이 등방적으로 이동하는 입자의 거동에 잘 일치한다. 또한, Knudsen 수송 모델은, 진공에 가까운 저압 분위기에서 이동하는 입자의 거동에 잘 일치한다. 따라서, 본 실시예의 표면 입사 플럭스 Γout _1 내지 Γout _ 8를 계산하는 방법은, 예를 들어, 반도체 장치 제조시의 플라즈마 처리의 시뮬레이션에 적합하다. 또한, 본 실시예가 이온과 같이 이방적으로 이동하는 입자에 적용되는 예가 이후 설명될 것이다.
본 실시예는, 예를 들어, 수학식 15로 나타나는 바와 같은 Knudsen 수송 모델을 사용함으로써, 표면 입사 플럭스 Γout _1 내지 Γout _8을 해석적으로 계산할 수 있다. 그러나, 본 실시예는, Knudsen 수송 모델 이외의 모델을 사용해도 좋다. 이 경우, 표면 입사 플럭스 Γout _1 내지 Γout _8은, 해석적 수학식 이외의 형태로, 예를 들어 실험에 의해 구해지는 실험식의 형태로 주어져도 좋다.
본 실시예에서, 오목부(3)의 초기 형상이 원주형으로 설정되고 있다. 그러나, 본 실시예의 오목부(3)의 초기 형상은, 원주형 이외의 형태를 갖는 것으로 설정되어도 좋다. 이러한 오목부(3)의 초기 형상의 예는, 사각형이나 기타의 다각형의 단면을 갖는 각기둥 형태나, 환형의 단면을 갖는 원주 형태 등을 포함한다.
본 실시예에서, 각 층 내의 오목부(3) 영역의 형상 변화는, 원주형으로부터 다른 원주형으로 변화하도록 계산된다. 그러나, 본 실시예는, 반경 r1 내지 r8의 변화량 Δr1 내지 Δr8 이외의 형상 변화량, 및 애스펙트비 x1 내지 x8 이외의 형상 파라미터를 도입하여, 기타의 형상 변화에도 적용될 수 있다. 이러한 형상 변화량의 예는, 각기둥 형태의 오목부(3)의 변 길이 변화량을 포함한다. 또한, 이러한 형상 파라미터의 예는, 오목부(3)의 변 길이와 오목부(3)의 높이(두께)의 비율을 포함한다.
본 실시예에서, 제1 내지 제8층(L1 내지 L8)의 두께는 동일한 두께 T로 설정된다. 그러나, 본 실시예의 제1 내지 제8층(L1 내지 L8)의 두께는 서로 다른 두께로 설정되어도 좋다. 이들 층의 두께를 서로 다른 두께로 설정한 예는 이후 설명될 것이다.
본 실시예에서, 오목부(3)의 초기 형상의 제1 내지 제8층(L1 내지 L8) 내의 반경 r1 내지 r8은 동일한 값으로 설정된다. 그러나, 본 실시예의 오목부(3)의 초기 형상의 반경 r1 내지 r8은 서로 다른 값으로 설정되어도 좋다. 환언하면, 본 실시예의 오목부(3)의 초기 형상에서, 제1 내지 제8층(L1 내지 L8) 내의 오목부(3)의 단면 형상은 서로 다른 형상으로 설정되어도 좋다.
(3) 제1 실시예의 변형예
도 7은 제1 실시예에서의 물질의 형상 변화의 다른 예를 도시하는 단면도이다.
참조 부호 U는 시간 t에서의 오목부(3)의 표면을 나타낸다. 화살표 A는 오목부(3)의 표면 U가 시간 t의 경과에 따라 변화하는 방향을 나타낸다. 참조 부호 B는 오목부(3)의 표면 U의 단부를 나타낸다.
본 실시예는 반경 r1 내지 r8의 변화량 Δr1 내지 Δr8을 계산함으로써, 오목부(3)의 측면이 수평 방향으로 에칭되는 공정을 시뮬레이트 할 수 있다. 예를 들어, 불소계의 에칭 가스를 사용한 건식 에칭에서, 기판(1)은 깊이 방향으로 및 수평 방향으로 등방적으로 에칭되는 것이 알려져 있다. 도 7 에 도시된 바와 같이, 본 실시예는 이러한 건식 에칭을 시뮬레이트 할 수 있게 한다. 도 7은, 기판(1) 보다 가공 레이트가 낮은 마스크 층(2)을 사용하여 마스크 층(2) 아래의 기판(1)이 에칭되는 언더컷 공정을 시뮬레이트 한 결과를 나타낸다.
이상과 같이, 본 실시예의 형상 시뮬레이션 방법은, 물질의 형상을 제1 내지 제n층(L1 내지 Ln)으로 분할하고, 각 층에 대해 표면 입사 플럭스 Γout _1 내지 Γout _n을 계산하고, 각 층에 대해 오목부(3)의 반경 r1 내지 rn의 변화량 Δr1 내지 Δrn을 계산한다.
따라서, 본 실시예는, 예를 들어, 오목부(3)의 형상이 원주형으로부터 원주형 이외의 형태로 변화하는 경우에, 오목부(3)의 측면의 형상 변화를 취급할 수 있게 한다. 환언하면, 본 실시예는, 여러가지 형태로 가공되는 물질의 형상 변화를 취급할 수 있게 한다.
또한, 본 실시예는, 각 층의 표면 입사 플럭스가 각 층의 애스펙트비를 사용해서 계산되기 때문에, 표면 입사 플럭스 Γout _1 내지 Γout _n을 단시간에 계산할 수 있게 한다. 환언하면, 본 실시예에는, 표면 입사 플럭스 Γ out _1 내지 Γout _n의 계산 시간을 단축하면서, 물질의 다양한 형상 변화를 취급할 수 있게 한다. 이것은 애스펙트비 이외에 형상 파라미터가 사용되는 경우에도 적용된다.
본 실시예에서, 각 층 내의 오목부(3) 영역의 측면에서의 플럭스는, 각 층 내의 오목부(3) 영역의 저면에서의 플럭스 Γout _1 내지 Γout _n과 같다고 가정된다. 따라서, 본 실시예에서 플럭스 Γout _1 내지 Γout _n 각각은 각 층 내의 오목부(3) 영역의 측면에서의 표면 입사 플럭스로서 사용된다. 물질의 형상 분할수 n을 충분히 크게 설정하고, 각 층의 두께 T를 충분히 얇게 설정함으로써, 이러한 근사의 정밀도가 보다 미세하게 되는 것으로 생각된다. 그러나, 본 실시예의 분할수 n 및 두께 T는 개별 형상 시뮬레이션에 대해 요구되는 정밀도에 따라서 임의로 설정될 수 있다.
(제2 실시예)
도 8은 제2 실시예의 형상 시뮬레이션 방법을 도시하는 단면도이다.
참조 부호 U는 물질의 초기 구조에서의 오목부(3)의 표면을 나타낸다. 화살표C는 오목부(3)의 표면 U가 시간 t의 경과에 따라 변화하는 방향을 나타낸다. 참조 부호 D는 오목부(3)의 폐쇄 지점을 나타낸다. 도 8은 오목부(3)에 절연 재료를 매립하여 오목부(3)가 폐쇄되는 한편 보이드(3a)가 남겨지는 상태를 도시한다. 도 8은 또한 절연 재료가 오목부(3)의 외부의 기판(1)에 성막되는 과정도 도시한다. 오목부(3)의 예는 소자 분리 홈(isolation trench)을 포함한다.
도 8은 5개의 층(LA 내지 LE)을 도시한다. 층 LA는 폐쇄 지점 D를 포함하는 높이에 위치하고 있다. 층 LB 및 LC는 층 LA 보다 아래에 위치하고 있다. 층 LD 및 LE는 층 LA보다도 위에 위치하고 있다. 층 LD는 기판(1)의 주면을 포함하는 높이에 위치하고, 층 LE는 기판(1)의 주면 보다 위에 위치하고 있다.
본 실시예에서, 오목부(3)가 폐쇄 지점 D에서 폐쇄되는 경우, 층 LB 및 LC에 대하여 도 1의 스텝 S3 및 S4의 처리를 행할 필요는 없다. 따라서, 시간 t에서 오목부(3)가 폐쇄 지점 D에서 폐쇄되는 경우, 시간 t의 스텝 S3 및 S4와 시간 t+Δt의 스텝 S3 및 S4 사이에, 층 LA 아래의 층 LB 및 LC를 제거하는 처리를 행한다.
본 실시예에서, 오목부(3)의 외부의 기판(1) 위에 절연 재료가 성막되는 경우, 이 절연 재료를 포함하는 층 LD 및 LE를 추가하는 것이 바람직하다. 따라서, 시간 t에서 오목부(3)의 외부의 기판(1) 위에 절연 재료가 성막되는 경우, 시간 t의 스텝 S3 및 S4과 시간 t+Δt의 스텝 S3 및 S4 사이에 층 LD(필요하다면 층 LE도)를 추가하는 처리를 행한다.
층 LD 및 LE를 추가하는 타이밍은 임의로 설정되어도 좋다. 예를 들어, 층 LE는, 절연 재료의 표면이 층 LE 내부에 도달하는 시점에 추가되어도 좋고, 절연 재료의 표면이 층 LE의 상면과 하면 사이의 중간 지점에 도달하는 시점에 추가되어도 좋다. 이것은, 전술한 제9층 L9(도 3b)를 추가하는 타이밍에 대해서도 적용된다.
이상과 같이, 본 실시예의 형상 시뮬레이션 방법은, 물질의 형상 분할수 n를, 시간 t의 경과에 의한 물질의 형상 변화에 따라서 변화시킨다. 따라서, 본 실시예에는, 불필요한 층의 삭제 및 필요한 층의 추가에 의해, 보다 고속이고 보다 정확한 형상 시뮬레이션을 실현할 수 있게 한다.
(제3 실시예)
도 9는 제3 실시예의 형상 시뮬레이션 방법을 도시하는 사시도이다.
도 9는, 도 4와 마찬가지로, 원주형의 오목부(3)의 예를 도시하고 있다. 참조 부호 Γin 및 Γout는 각각, 오목부(3)의 상면과 하면에 도달하는 입자의 플럭스를 나타낸다. 참조 부호 K는 클로징 계수이며, 오목부(3)의 상면으로부터 하면으로 입자가 통과하는 통과 확률을 나타낸다. 참조 부호 S는 입자가 오목부(3)의 내부 또는 외부의 물질과 반응하는 반응 확률을 나타낸다. 반응 확률 S는 흡착 확률이라고도 한다.
도 9는 오목부(3) 내의 입자 흐름이 Coburn 반응 수송 모델로 표현되는 경우의 입자 흐름을 도시한다. Coburn 반응 수송 모델은, Knudsen 수송 모델에 반응 확률 S가 도입되는 보정 모델이다. Knudsen 수송 모델은, 반응 확률 S가 1인 경우 Coburn 반응 수송 모델에 상당한다.
도 9는, 오목부(3)를 통과한 후 물질과 반응하는 플럭스 SΓout과, 오목부(3)를 통과하지 않고 반사되는 플럭스(1-K)Γin과, 오목부(3)를 통과한 후 물질과 반응하지 않고 반사되는 플럭스K(1-S)Γout를 나타내고 있다. 이들 플럭스의 사이에는 이하의 수학식 16의 관계가 성립된다.
Figure pat00016
따라서, Coburn 반응 수송 모델에서의 플럭스비 Γoutin은 이하의 수학식 17로 주어진다.
Figure pat00017
수학식 17은 Knudsen 수송 모델을 Coburn 반응 수송 모델로 치환하여, 클로징 계수 K(x)가 계수 C(x)로 치환되는 것을 나타낸다. 애스펙트비 x와 클로징 계수 K(x) 사이의 관계는 상술한 수학식 3으로 표현된다.
도 10은 도 9에서의 애스펙트비 x와 플럭스비 Γoutin 사이의 관계를 도시하는 그래프이다.
곡선 K는 S=1인 경우 플럭스비 Γoutin을 나타낸다. 곡선 C1 내지 C4는 각각, S=0.5, S=0.1, S=0.01, S=0인 경우의 플럭스비 Γoutin을 나타낸다. 곡선 K는 도 5의 곡선과 동일한 것이다.
(1) 제3 실시예의 형상 시뮬레이션 방법
본 실시예의 형상 시뮬레이션 방법은 제1 실시예의 형상 시뮬레이션 방법과 동일한 방식으로 실행된다. 그러나, 제1 내지 제8층(L1 내지 L8)의 각 층 내의 입자의 흐름이 수학식 17의 Coburn 반응 수송 모델로 표현될 수 있다고 가정하여, 본 실시예에서의 표면 입사 플럭스 Γout _1 내지 Γout _8이 계산된다.
따라서, 본 실시예의 제k층(Lk)의 표면 입사 플럭스 Γout _k는 수학식 15의 K(x)를 C(x)로 치환하여 이하의 수학식 18로 주어진다.
Figure pat00018
Figure pat00019
이와 같이, 본 실시예의 제k층(Lk)의 표면 입사 플럭스 Γout _k는, 제k층(Lk)에 인접하는 제k-1층 Lk -1의 표면 입사 플럭스 Γout _k-1(=Cout _k-1)과, 제k층(Lk)의 통과 확률 Kk, 및 입자의 반응 확률 S에 기초하여 계산된다.
이러한 방식으로 계산된 표면 입사 플럭스 Γout _1 내지 Γout _8은 각각, 스텝 S4에서 반경 r1 내지 r8의 변화량 Δr1 내지 Δr8을 계산하는데 사용된다.
이상과 같이, 본 실시예서 Coburn 반응 수송 모델을 사용해서 표면 입사 플럭스 Γout _1 내지 Γout _8이 계산된다. 따라서, 본 실시예는, 입자의 반응 확률 S를 고려하여, 여러가지 형상으로 가공되는 물질의 형상 변화를 고정밀도로 시뮬레이트 할 수 있게 한다.
(제1 내지 제3 실시예의 제1 변형예)
제1 실시예에서, Knudsen 수송 모델을 사용해서 표면 입사 플럭스 Γout _1 내지 Γout _8이 계산된다. Knudsen 수송 모델은, 라디칼과 같이 등방적으로 이동하는 입자의 거동에 잘 일치한다. 따라서, 본 실시예가 이온과 같이 이방적으로 이동하는 입자에 적용되는 경우, Knudsen 수송 모델과 다른 모델을 사용해서 표면 입사 플럭스 Γout _1 내지 Γout _8이 계산되는 것이 바람직하다.
도 11은, 반도체 장치 가공용으로 사용되는 이온의 강도 분포의 예를 도시하는 그래프이다. 도 11의 종축은 이온 강도 I를 나타낸다. 도 11의 횡축은 각도 θ를 나타낸다. 도 11은 이온의 각도 분포가 정규 분포를 따르는 예를 도시하고 있다. 참조 부호 σ는 정규 분포의 표준 편차를 나타낸다. 각도 θ와 표준 편차σ의 단위는 예를 들어 라디안이다. 도 11에 도시된 폭 2σ은 이온의 각도 분포의 반값폭에 대응한다.
도 12는 이온을 사용하는 경우 애스펙트비 x와 플럭스비 Γoutin 사이의 관계를 도시하는 사시도이다.
도 12는, 도 4 및 9와 마찬가지로, 원주형의 오목부(3)의 예를 도시한다. 참조 부호 Γin 및 Γout는 각각, 오목부(3)의 상면과 하면에 도달하는 입자의 플럭스를 나타낸다. 참조 부호 x는 오목부(3)의 애스펙트비를 나타낸다. 도 12에 도시된 각도 2α는 애스펙트비가 x인 오목부(3)의 저부로부터 개구부를 바라보는 경우 개구각에 대응한다.
반도체 장치의 가공용으로 이온이 사용되는 경우, 반값폭 2σ에 대한 개구각 2α의 비가 문제가 된다. 비 α/σ이 작은 경우, 반값폭 2σ에 비하여 오목부(3)의 개구각 2α이 크기 때문에, 많은 이온이 오목부(3)의 저면에 도달할 수 있다. 이와 대조적으로, 비α/σ이 크면, 반값폭 2σ에 비하여 오목부(3)의 개구각 2α이 작기 때문에, 많은 이온이 오목부(3)의 저부에 도달할 수 없다. 따라서, 반도체 장치의 가공용으로 이온이 사용되는 경우, 표면 입사 플럭스 Γout _1 내지 Γout _8은 반값폭 2σ에 의존한다.
도 12의 플럭스비 Γoutin은, 도 11의 이온 각도 분포가 적용되는 경우, 이하의 수학식 20으로 주어진다.
Figure pat00020
여기서, "erf"는 오차 함수를 나타내고, "arctan"는 아크탄젠트를 나타내고, σ는 정규 분포의 표준 편차를 나타내며, x는 애스펙트비를 나타낸다.
도 13은 이온을 사용하는 경우 애스펙트비 x와 플럭스비 Γoutin 사이의 관계를 도시하는 그래프이다.
곡선 C1 내지 C4은 각각, σ=0.1, σ=0.05, σ=0.02, σ=0인 경우, 플럭스비 Γoutin을 나타낸다. 도 5와 도 13을 비교하면, 애스펙트비 x가 동일한 경우의 플럭스비 Γoutin이 도 13의 경우 보다 도 5의 경우에 크다. 따라서, 이온은 라디칼보다 오목부(3)의 저면에 도달하기 쉬운 것으로 이해된다.
제1 실시예는, 수학식 3의 통과 확률 K(x)의 함수 형태를 도 13에 도시된 함수 형태로 치환하여, 이온과 같이 이방적으로 이동하는 입자에 적용될 수 있다. 이 경우, 통과 확률 K(x)은 애스펙트비와 반값폭 2σ의 함수이다. 반값폭 2σ은 입자의 분포를 나타내는 분포 파라미터의 예이다.
또한, 제3 실시예는, 도 13에 도시된 함수 형태를 사용하여, 이온과 같이 이방적으로 이동하는 입자에 적용될 수 있다.
(제1 내지 제3 실시예의 제2 변형예)
도 14a 및 14b는 제1 내지 제3 실시예의 변형예의 형상 시뮬레이션 방법을 도시하는 단면도이다.
도 2a 및 2b에서, 물질의 초기 구조에서의 기판(1)의 주면이 평탄면으로 설정된다. 이와 대조적으로, 도 14a 및 14b에서는, 물질의 초기 구조에서의 기판(1)의 주면이 단차를 포함한다. 따라서, 도 14a 및 14b의 마스크 층(2)은, 보다 높은 상면인 제1 상면과, 보다 낮은 상면인 제2 상면을 포함한다. 제1 내지 제3 실시예는 이러한 초기 구조에도 적용될 수 있다.
도 14a에 도시된 바와 같은 물질이 실제로 가공되는 경우, 마스크 층(2)의 측면 부근에서 개구부가 폐쇄되기 쉽다. 따라서, 이러한 물질의 형상 가공이 시뮬레이트 되는 경우, 마스크 층(2)의 측면 부근에서 고정밀도인 계산이 수행되는 것이 바람직하다. 따라서, 도 14b에서, 마스크 층(2)의 측면에 가까운 층(L1 내지 L4)의 두께 T1이 얇게 설정되고, 마스크 층(2)의 측면으로부터 먼 층(L5 내지 L9)의 두께 T2가 두껍게 설정된다. 본 변형예에서, 물질의 형상 분할 개시 위치(제1층(L1)의 상면)가 마스크 층(2)의 제2 상면(보다 낮은 상면)에 설정되고, 물질의 형상 분할 종료 위치(제9층(L9)의 하면)가 오목부(3)의 저면에 설정된다.
또한, 도 14a에 도시된 바와 같은 물질이 실제로 가공되는 경우, 마스크 층(2)의 측면에 퇴적층을 형성하거나, 마스크 층(2)의 측면을 에칭함으로써, 오목부(3)의 형상 변화가 자주 영향을 받는다. 따라서, 본 변형예는, 기판(1)의 형상 변화 뿐만 아니라, 마스크 층(2)의 형상 변화도 형상 시뮬레이션의 대상으로서 취급해도 좋다. 이 경우, 수학식 1의 가공 레이트 Rp로서, 기판(1)의 가공 레이트와 마스크 층(2)의 가공 레이트를 별도로 설정하는 것이 바람직하다.
(제4 실시예)
도 15는 제4 실시예의 형상 시뮬레이션 장치의 구성을 도시하는 외부 도면이다.
도 15의 형상 시뮬레이션 장치는 제어부(11), 표시 모듈(12), 및 입력 모듈(13)를 포함한다.
제어부(11)는 형상 시뮬레이션 장치의 동작을 제어한다. 예를 들어, 제어부(11)는 제1 내지 제3 실시예의 형상 시뮬레이션 방법들 중 하나를 실행한다. 제어부(11)는 이후 상세히 설명될 것이다.
표시 모듈(12)은 액정 모니터 등의 표시 디바이스를 포함한다. 예를 들어, 표시 모듈(12)은 형상 시뮬레이션용 설정 정보를 입력하기 위한 화면, 및 형상 시뮬레이션의 계산 결과를 표시한다.
입력 모듈(13)은 키보드(13a) 및 마우스(13b) 등의 입력 디바이스를 포함한다. 예를 들어, 입력 모듈(13)은 형상 시뮬레이션용 설정 정보를 입력하기 위해 사용된다. 설정 정보의 예는, 계산식에 관한 정보, 실험값 또는 예측값에 관한 정보, 물질의 구조에 관한 정보, 입자의 플럭스에 관한 정보, 형상 시뮬레이션의 조건 또는 절차에 관한 지시 정보 등을 포함한다.
도 16은 도 15의 제어부(11)의 구성을 도시하는 블록도이다.
제어부(11)는, CPU(Central Processing Unit)(21), ROM(Read Only Memory)(22), RAM(Random Access Memory)(23), HDD(Hard Disk Drive)(24), CD(Compact Disc) 드라이브 또는 DVD(Digital Versatile Disk) 드라이브 등의 메모리 드라이브(25), 메모리 포트 또는 메모리 슬롯 등의 메모리 I/F(interface)(26)를 포함한다.
본 실시예에서, 제1 내지 제3 실시예의 형상 시뮬레이션 방법들 중 하나에 대한 프로그램인 형상 시뮬레이션 프로그램이, ROM(22) 또는 HDD(24)에 저장된다. 입력 모듈(13)로부터 소정의 지시 정보가 입력되면, CPU(21)는 ROM(22) 또는 HDD(24)로부터 프로그램을 판독하고, 판독한 프로그램을 RAM(23)에 전개하여, 이 프로그램 하에 형상 시뮬레이션을 수행한다. 이러한 처리에 의해 발생되는 다양한 타입의 데이터가 RAM(23)에 유지된다.
본 실시예에서, 형상 시뮬레이션 프로그램이 저장되는 비일시적 컴퓨터 판독 가능 기록 매체가 준비되어, 이 기록 매체로부터 ROM(22) 또는 HDD(24)에 형상 시뮬레이션 프로그램이 인스톨되어도 좋다. 이러한 기록 매체의 예는 CD-ROM 및 DVD-ROM이 포함된다.
본 실시예서, 인터넷 등의 네트워크를 통한 다운로드에 의해서, 형상 시뮬레이션 프로그램이 ROM(22) 또는 HDD(24)에 인스톨되어도 좋다.
상술된 바와 같이, 본 실시예는, 제1 내지 제3 실시예의 형상 시뮬레이션 방법을 수행하기 위한 형상 시뮬레이션 장치 및 형상 시뮬레이션 프로그램을 제공할 수 있게 한다.
특정 실시예들이 설명되었지만, 이들 실시예는 예로서만 제공되었을 뿐, 본 발명의 범위를 제한하려는 의도는 아니다. 실제, 본 명세서에 개시되는 신규한 장치들, 방법들 및 매체는 다양한 다른 형태로 구현될 수 있고; 더욱이, 본 명세서에 개시된 장치들, 방법들 및 매체의 형태에서 다양한 생략, 대체 및 변화가 본 발명의 사상을 벗어나지 않고도 이루어질 수 있다. 첨부 특허청구범위 및 그 등가물들은 본 발명의 범위 및 사상에 포함되는 이러한 형태들 또는 변경사항을 커버하려는 것이다.

Claims (20)

  1. 형상 시뮬레이션 장치에 있어서,
    반도체 장치의 물질의 형상을 제1 내지 제n층(n은 2 이상의 정수)으로 분할하도록 구성되는 분할 모듈;
    상기 제1 내지 제n층 각각에 대해, 각 층에서의 상기 물질의 표면에 도달하는 입자의 플럭스를 계산하도록 구성되는 플럭스 계산 모듈; 및
    상기 제1 내지 제n층 각각에 대해, 상기 플럭스에 기초하여, 각 층에서의 상기 물질의 형상의 변화량을 계산하도록 구성되는 형상 계산 모듈
    을 포함하는, 형상 시뮬레이션 장치.
  2. 제1항에 있어서,
    상기 분할 모듈은 오목부를 포함하는 상기 물질의 형상을 상기 제1 내지 제n층으로 분할하는, 형상 시뮬레이션 장치.
  3. 제2항에 있어서,
    각 층에서의 상기 오목부 영역의 형상은 원주형이고,
    상기 형상 계산 모듈은 각 층에서의 상기 오목부의 반경의 변화량을 계산하는, 형상 시뮬레이션 장치.
  4. 제1항에 있어서,
    상기 플럭스 계산 모듈은, 제k층(k는 2 내지 n의 정수)의 상기 플럭스를, 상기 제k층에 인접하는 제k-1층의 플럭스 및 상기 제k층에서의 상기 입자의 통과 확률에 기초하여 계산하는, 형상 시뮬레이션 장치.
  5. 제4항에 있어서,
    상기 통과 확률은, 상기 제k층에서의 상기 물질의 형상을 나타내는 형상 파라미터의 함수인, 형상 시뮬레이션 장치.
  6. 제5항에 있어서,
    상기 형상 파라미터는 상기 제k층에서의 상기 물질의 오목부의 영역의 애스펙트비인, 형상 시뮬레이션 장치.
  7. 제4항에 있어서,
    상기 통과 확률은, 상기 제k층에서의 상기 물질의 형상을 나타내는 형상 파라미터와 상기 입자의 분포를 나타내는 분포 파라미터의 함수인, 형상 시뮬레이션 장치.
  8. 제7항에 있어서,
    상기 분포 파라미터는 상기 입자의 분포의 반값폭인, 형상 시뮬레이션 장치.
  9. 제1항에 있어서,
    상기 분할 모듈은, 상기 제1 내지 제n층의 분할 수 n의 값을, 상기 물질의 형상 변화에 따라 변화시키는, 형상 시뮬레이션 장치.
  10. 제4항에 있어서,
    상기 플럭스 계산 모듈은, 상기 제k층의 상기 플럭스를, 상기 제k-1층에서의 상기 플럭스, 상기 제k층에서의 상기 입자의 통과 확률, 및 상기 입자의 반응 확률에 기초하여 계산하는, 형상 시뮬레이션 장치.
  11. 형상 시뮬레이션 방법으로서,
    반도체 장치의 물질의 형상을 제1 내지 제n층(n은 2이상의 정수)으로 분할하는 단계;
    상기 제1 내지 제n층의 각 층에 대해, 각 층에서의 상기 물질의 표면에 도달하는 입자의 플럭스를 계산하는 단계; 및
    상기 제1 내지 제n층의 각 층에 대해, 상기 플럭스에 기초하여, 각 층에서의 상기 물질의 형상 변화량을 계산하는 단계
    를 포함하는, 형상 시뮬레이션 방법.
  12. 제11항에 있어서,
    제k층(k는 2 내지 n의 정수)의 상기 플럭스는, 상기 제k층에 인접하는 제k-1층의 플럭스, 및 상기 제k층에서의 상기 입자의 통과 확률에 기초하여 계산되는, 형상 시뮬레이션 방법.
  13. 제12항에 있어서,
    상기 통과 확률은, 상기 제k층에서의 상기 물질의 형상을 나타내는 형상 파라미터의 함수인, 형상 시뮬레이션 방법.
  14. 제13항에 있어서,
    상기 형상 파라미터는, 상기 제k층에서의 상기 물질의 오목부 영역의 애스펙트비인, 형상 시뮬레이션 방법.
  15. 제12항에 있어서,
    상기 통과 확률은, 상기 제k층에서의 상기 물질의 형상을 나타내는 형상 파라미터, 및 상기 입자의 분포를 나타내는 분포 파라미터의 함수인, 형상 시뮬레이션 방법.
  16. 제15항에 있어서,
    상기 분포 파라미터는 상기 입자의 분포의 반값폭인, 형상 시뮬레이션 방법.
  17. 제11항에 있어서,
    상기 제1 내지 제n층의 분할 수 n의 값을, 상기 물질의 형상 변화에 따라서 변화시키는 단계를 더 포함하는, 형상 시뮬레이션 방법.
  18. 제12항에 있어서,
    상기 제k층에서의 상기 플럭스는, 상기 제k-1층에서의 상기 플럭스, 상기 제k층에서의 상기 입자의 통과 확률, 및 상기 입자의 반응 확률에 기초하여 계산되는, 형상 시뮬레이션 방법.
  19. 컴퓨터 판독가능 기록 매체로서,
    반도체 장치의 물질의 형상을 제1 내지 제n층(n은 2 이상의 정수)으로 분할하는 단계;
    상기 제1 내지 제n층의 각 층에 대해, 각 층에서의 상기 물질의 표면에 도달하는 입자의 플럭스를 계산하는 단계; 및
    상기 제1 내지 제n층의 각 층에 대해, 상기 플럭스에 기초하여, 각 층에서의 상기 물질의 형상 변화량을 계산하는 단계
    를 포함하는 형상 시뮬레이션 방법을 컴퓨터가 수행하게 하는 형상 시뮬레이션 프로그램을 포함하는, 비일시적 컴퓨터 판독 가능 기록 매체.
  20. 제19항에 있어서,
    제k층(k는 2 내지 n의 정수)의 상기 플럭스는, 상기 제k층에 인접하는 제k-1층의 상기 플럭스, 및 상기 제k층에서 상기 입자의 통과 확률에 기초하여 계산되는, 비일시적 컴퓨터 판독가능 기록 매체.
KR1020140134315A 2014-06-13 2014-10-06 형상 시뮬레이션 장치, 형상 시뮬레이션 방법 및 기록 매체 KR101627044B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US201462011836P 2014-06-13 2014-06-13
US62/011,836 2014-06-13

Publications (2)

Publication Number Publication Date
KR20160019033A true KR20160019033A (ko) 2016-02-18
KR101627044B1 KR101627044B1 (ko) 2016-06-03

Family

ID=54609256

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020140134315A KR101627044B1 (ko) 2014-06-13 2014-10-06 형상 시뮬레이션 장치, 형상 시뮬레이션 방법 및 기록 매체

Country Status (3)

Country Link
US (1) US9201998B1 (ko)
KR (1) KR101627044B1 (ko)
TW (1) TW201546880A (ko)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10573608B2 (en) * 2015-12-22 2020-02-25 Intel Corporation Microelectronic devices designed with high frequency communication devices including compound semiconductor devices integrated on a die fabric on package

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100262874B1 (ko) * 1996-08-21 2000-09-01 가네꼬 히사시 형상 시뮬레이션방법
KR20070055371A (ko) * 2005-11-24 2007-05-30 가부시끼가이샤 도시바 시뮬레이션 장치, 시뮬레이션 프로그램을 기록한 컴퓨터판독 가능 매체, 및 시뮬레이션 방법
JP2011044656A (ja) * 2009-08-24 2011-03-03 Sony Corp 形状シミュレーション装置、形状シミュレーションプログラム、半導体製造装置及び半導体装置の製造方法
JP2013250662A (ja) * 2012-05-30 2013-12-12 Toshiba Corp 形状シミュレーション装置、形状シミュレーション方法、および形状シミュレーションプログラム

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5282140A (en) * 1992-06-24 1994-01-25 Intel Corporation Particle flux shadowing for three-dimensional topography simulation
JPH11307459A (ja) 1998-04-24 1999-11-05 Sony Corp 半導体シミュレーション方法
JP2003282549A (ja) 2002-03-26 2003-10-03 Semiconductor Leading Edge Technologies Inc 形状シミュレーション方法、形状シミュレーション装置、プログラム及び記録媒体
JP5450275B2 (ja) 2010-06-14 2014-03-26 株式会社東芝 パターン寸法算出方法およびパターン寸法算出プログラム
JP5685762B2 (ja) 2011-03-07 2015-03-18 みずほ情報総研株式会社 プラズマ加工形状シミュレーション装置及びプログラム

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100262874B1 (ko) * 1996-08-21 2000-09-01 가네꼬 히사시 형상 시뮬레이션방법
KR20070055371A (ko) * 2005-11-24 2007-05-30 가부시끼가이샤 도시바 시뮬레이션 장치, 시뮬레이션 프로그램을 기록한 컴퓨터판독 가능 매체, 및 시뮬레이션 방법
JP2011044656A (ja) * 2009-08-24 2011-03-03 Sony Corp 形状シミュレーション装置、形状シミュレーションプログラム、半導体製造装置及び半導体装置の製造方法
JP2013250662A (ja) * 2012-05-30 2013-12-12 Toshiba Corp 形状シミュレーション装置、形状シミュレーション方法、および形状シミュレーションプログラム

Also Published As

Publication number Publication date
TW201546880A (zh) 2015-12-16
US9201998B1 (en) 2015-12-01
US20150363516A1 (en) 2015-12-17
KR101627044B1 (ko) 2016-06-03

Similar Documents

Publication Publication Date Title
US9965577B2 (en) System and method for performing directed self-assembly in a 3-D virtual fabrication environment
US9659126B2 (en) Modeling pattern dependent effects for a 3-D virtual semiconductor fabrication environment
US9070622B2 (en) Systems and methods for similarity-based semiconductor process control
KR20210110892A (ko) 피처 스케일 모델링을 사용한 충진 프로세스 최적화
US8548787B2 (en) Simulating a chemical reaction phenomenon in a semiconductor process
KR101627044B1 (ko) 형상 시뮬레이션 장치, 형상 시뮬레이션 방법 및 기록 매체
JP5495481B2 (ja) 寸法変換差予測方法、フォトマスクの製造方法、電子部品の製造方法、および寸法変換差予測プログラム
KR102525873B1 (ko) 반도체 공정 시뮬레이션 장치 및 그것의 시뮬레이션 방법
KR20110102688A (ko) 식각 근접 보정 방법, 이를 이용한 포토마스크 레이아웃의 형성 방법, 이를 수행하는 프로그래밍된 명령을 저장하는 컴퓨터에서 판독 가능한 저장 매체 및 마스크 이미징 시스템
US10460050B2 (en) Topography simulation apparatus, topography simulation method, and topography simulation program
US20160070847A1 (en) Pattern dimension calculation method, simulation apparatus, computer-readable recording medium and method of manufacturing a semiconductor device
US20090087757A1 (en) Method for feature prediction, method for manufacturing photomask, method for manufacturing electronic component, and program for feature prediction
JP2024504598A (ja) 半導体製造機器のデジタルツインの生成
US20210192120A1 (en) Systems and methods for performing depth-dependent oxidation modeling and depth-dependent etch modeling in a virtual fabrication environment
JP6034700B2 (ja) 形状シミュレーション装置、形状シミュレーション方法、および形状シミュレーションプログラム
Rudenko et al. Numerical simulation of cryogenic etching: Model with delayed desorption
US9741564B2 (en) Method of forming mark pattern, recording medium and method of generating mark data
TWI712945B (zh) 用於在3d虛擬製作環境中執行導向式自組裝之系統及方法
US20150205890A1 (en) Topography simulation apparatus, topography simulation method and recording medium
US20170364624A1 (en) Method of calculating processed depth and storage medium storing processed-depth calculating program
Kenney et al. Deep Learning Regression of VLSI Plasma Etch Metrology
JP2011065112A (ja) フォトマスクの設計方法
CN116848626A (zh) 处理前与处理后衬底样本的匹配
US10482190B2 (en) Topography simulation apparatus, topography simulation method, and topography simulation program
KR102238708B1 (ko) 리소그래피 공정의 초점 이동 체크 방법 및 이를 이용한 전사 패턴 오류 분석 방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
FPAY Annual fee payment

Payment date: 20190429

Year of fee payment: 4