TWI712945B - 用於在3d虛擬製作環境中執行導向式自組裝之系統及方法 - Google Patents
用於在3d虛擬製作環境中執行導向式自組裝之系統及方法 Download PDFInfo
- Publication number
- TWI712945B TWI712945B TW105128980A TW105128980A TWI712945B TW I712945 B TWI712945 B TW I712945B TW 105128980 A TW105128980 A TW 105128980A TW 105128980 A TW105128980 A TW 105128980A TW I712945 B TWI712945 B TW I712945B
- Authority
- TW
- Taiwan
- Prior art keywords
- dsa
- virtual
- model
- sequence
- pattern
- Prior art date
Links
Images
Landscapes
- Design And Manufacture Of Integrated Circuits (AREA)
- Testing Or Measuring Of Semiconductors Or The Like (AREA)
Abstract
本發明論述用於一半導體裝置結構之一虛擬製作製程序列內之一DSA步驟之模型化。藉由虛擬製作來建立一3D模型,該3D模型表示及描繪可由於應用該DSA步驟作為用於所關注之該半導體裝置結構之該較大製作序列之部分而引起的可能變化。實施例捕捉由於聚合物偏析成單獨晶疇而造成之相關行為,藉此允許以適於一虛擬製作流程之一速度進行該DSA步驟之該模型化。
Description
本申請案主張2016年4月4日申請的名為「用於在3D虛擬製作環境中執行導向式自組裝之系統及方法(System and Method for Performing Directed Self-Assembly in a3-D Virtual Fabrication Environment)」之美國專利申請案第15/089,999號的優先權,且亦主張2015年9月8日申請的名為「用於在3D虛擬製作環境中執行導向式自組裝之系統及方法(System and Method for Performing Directed Self-Assembly in a 3-D Virtual Fabrication Environment)」之美國臨時專利申請案第62/215,623號的權益及優先權,上文所引用之兩件申請案之內容的全文係以引用之方式併入本文中。
整合裝置製造商(integrated device manufacturer;IDM)及獨立鑄造廠處之半導體開發組織花費大量資源
來開發用以製作其自晶圓所出售之晶片(積體電路(IC))之製程操作之整合序列(「晶圓」為半導體材料之薄切塊,其常常但並不總是由矽晶體組成)。大部分資源被花費在製作實驗晶圓以及關聯量測、計量(「計量」係指半導體產業中進行的特殊化類型之量測)及特性化結構上,以上各者全部係出於確保整合製程產生所要半導體裝置結構之目的。在試誤方案中使用此等實驗晶圓來開發用於製作裝置結構之個別製程且亦開發總整合製程流程。歸因於進階技術節點製程流程之複雜性日益增加,大部分實驗製作運作會引起負或空特性化結果。此等實驗運作之持續時間長,其在「工廠(fab)」(製作環境)中持續數週至數月,且其成本高,此係因為每一實驗晶圓可花費$3,000至$10,000。近來之半導體技術進展(包括FinFET、三閘極、高K/金屬閘極、嵌入式記憶體及進階圖案化)使整合半導體製作製程之複雜性顯著地增加。使用此試誤實驗方法之技術開發的成本及持續時間已同時地增加。
現在正被開發用於圖案化之一種技術為導向式自組裝(DSA)。DSA為建立特徵小於運用193nm光學微影可能形成之特徵之圖案的製程。在DSA中,將由單體之不同嵌段組成的聚合物鏈之薄聚合物熔融物作為薄膜而沈積於基板上。在退火(初始加熱及緩慢冷卻)製程期間,不同嵌段分離及自組裝成有序結構。因為不同嵌段共價地鍵結在一起以形成鏈,所以該等結構之大小可由該鏈之嵌段的長度控制,從而實現大約幾奈米至數十奈米之結
構。經由運用習知光學微影而置放於基板上之化學或物理圖案,可指導有序結構形成(例如)在未來半導體製造製程中進行圖案化所需要的線或圓柱體之較密集陣列。
已嘗試使用習知之機械電腦輔助設計(CAD)工具及特殊化技術CAD(TCAD)工具來模型化半導體裝置結構,目標係縮減花費在製作實驗晶圓上之努力。一般用途機械CAD工具已被發現為不足,此係因為其不會自動地模仿在實際工廠中發生之材料添加、移除及修改製程。另一方面,TCAD工具為基於物理學之模型化平臺,其模擬在擴散及植入製程期間發生之材料組成物改變,但並未模擬在包含整合製程流程之其他製程期間發生的所有材料添加及移除效應。通常,3D裝置結構為至TCAD之輸入,而非輸出。此外,由於製程之基於物理學之模擬所需要的資料量及計算量,TCAD模擬實務上限於晶片上之極小的區,該晶片最常包含僅僅單一電晶體。在目前先進技術水準之半導體製作技術中,大多數整合挑戰涉及可在整合製程流程中廣泛地分離值製程與包含全技術套件(電晶體、電阻器、電容器、記憶體等等)之多個不同裝置及電路之間的互動。源於系統效應及隨機效應兩者之結構故障通常為新製程技術節點之上市時間的限制者。因而,需要與機械CAD或TCAD不同之模型化平臺及方法來涵蓋較大之關注範疇,且以結構預測性方式模型化整個整合製程流程。
用於半導體裝置結構之虛擬製作環境提供用
於相比于運用習知試誤實體實驗可能達成之情形以較低成本及較高速度執行半導體製程開發的平臺。與習知CAD及TCAD環境相對比,虛擬製作環境能夠虛擬地模型化整合製程流程且預測包含全技術套件之所有裝置及電路的完整3D結構。虛擬製作可按其最簡單之形式被描述為組合整合製程序列之描述與呈2D設計資料(遮罩或佈局)之形式之主題設計,及產生預測自真實/實體製作運作所預期之結果的3D結構模型。3D結構模型包括多個材料層、植入、擴散等等之幾何學準確的3D形狀,其包含晶片或晶片之部分。完成虛擬製作之方式主要為幾何學,然而,所涉及之幾何學係由製作製程之物理學指示。藉由以結構抽象層級(而非基於物理學之模擬)執行模型化,可顯著地加速結構模型之建構,從而以電路層級區域尺度實現全技術模型化。虛擬製作環境之使用因此提供製程假定之快速驗證,及整合製程序列與2D設計資料之間的複雜相互關係之視覺化。
本發明之實施例實現用於一半導體裝置結構之一虛擬製作製程序列內之一DSA步驟之模型化。經由虛擬製作來建立一3D模型,該3D模型表示及描繪可由於應用該DSA步驟作為用於所關注之該半導體裝置結構之該較大製作序列之部分而引起的可能變化。實施例捕捉聚合物偏析成單獨晶疇之相關行為,藉此允許以適於一虛
擬製作流程之一速度進行該DSA步驟之該模型化。
在一個實施例中,一種用於在一半導體裝置結構之一3D模型之虛擬製作期間執行DSA之方法包括針對在一計算裝置產生之虛擬製作環境中待虛擬地製作之一半導體裝置結構接收2D設計資料及包括多個製程之一製程序列的一選擇。該等製程包括經設計成產生具有一經請求自然週期之一聚合物形態的一DSA步驟。該方法亦運用該計算裝置而使用該2D設計資料及該製程序列來執行用於該半導體裝置結構之虛擬製作。該虛擬製作被執行直至該製程序列中之該DSA步驟且建置一3D模型。該方法亦在起始該DSA步驟之執行之前在該3D模型中之一基板上建立一預圖案,且接著使用該預圖案作為一引導來執行該DSA步驟以模擬DSA對該3D模型之效應。該方法藉由在該DSA步驟之後執行該製程序列中之剩餘製程來完成該半導體裝置結構之該3D模型之該虛擬製作。
在另一實施例中,一種虛擬製作系統包括一計算裝置,該計算裝置被裝備有一處理器,該計算裝置經組態以運用一3D模型化引擎來接收輸入資料。該輸入資料包括用於待虛擬地製作之一半導體裝置結構的2D設計資料及一製程序列。該製程序列包括多個製程,該多個製程包括經設計成產生具有一經請求自然週期之一聚合物形態的一DSA步驟。該處理器經組態以執行致使該計算裝置使用該2D設計資料及該製程序列來執行用於該半導體裝置結構之虛擬製作的指令。該虛擬製作被執行直至該製
程序列中之該DSA步驟且建置一3D模型。該等指令之該執行亦會在起始該DSA步驟之執行之前在該3D模型中之一基板上建立一預圖案,且接著使用該預圖案作為一引導來執行該DSA步驟以模擬DSA對該3D模型之效應。該方法藉由在該DSA步驟之後執行該製程序列中之剩餘製程來完成該半導體裝置結構之該3D模型之該虛擬製作。該系統進一步包括一顯示表面,該顯示表面與該計算裝置通信,該顯示表面使得能夠向一使用者顯示該3D模型。
1‧‧‧虛擬製作環境
2‧‧‧使用者
10‧‧‧計算裝置
11‧‧‧處理器
12‧‧‧隨機存取記憶體(RAM)
13‧‧‧唯讀記憶體(ROM)
14‧‧‧硬碟機
15‧‧‧網路介面
20:輸入資料
30:2D設計資料
32:層1
34:層2
36:層3
40:製程序列
43、44、45、47、48、49:製程步驟
60、404:材料資料庫
62:材料類型1
64:材料類型2
70:虛擬製作應用程式
75:3D模型化引擎
76:演算法1
77:演算法2
78:演算法3
80:虛擬計量資料
90:3D結構模型資料
110:輸出資料收集器模組
120:顯示器
121:佈局編輯器
122:製程編輯器
123:虛擬製作主控台
124:表格及圖形計量結果視圖
125:3D檢視器
126:自動參數探測器
202、410:製程序列
204:佈局(2D設計資料)
302:矩形形狀/第一定位符形狀
304:矩形形狀/第二定位符形狀
306:矩形形狀/第三定位符形狀
402:可用製程步驟
406、1002、1004、1006:製程參數
412:子序列
413:選定步驟
414:「量測CD」之步驟
420:所需參數
502、504a、504b、506a、506b、508、510、512a、512b、513、514、516、802a、802b、804a、804b、806a、806b、808、810、812a、812b、814a、814b、815、816、818、902a、902b、904a、904b、906a、906b、908、910、912、914a、914b、1602、1604、1606、1608、1610:步驟
602:3D視圖畫布
604:儲存狀態
606:特定狀態
608:微型俯視圖
1008:參數值
1102:虛擬實驗
1104:虛擬製作運作
1202:菱形/虛擬製作運作
1204‧‧‧變化包絡
1206‧‧‧結論
1301、1309‧‧‧化學預圖案
1302‧‧‧聚合物熔融物
1303‧‧‧A嵌段與B嵌段分離
1304‧‧‧化學圖案
1305‧‧‧線
1306‧‧‧隨機缺陷
1307‧‧‧半導體裝置
1308、1350‧‧‧硬遮罩
1310‧‧‧轉印至硬遮罩之所得圖案
1351‧‧‧孔
1352‧‧‧AB嵌段共聚物
1353‧‧‧嵌段B之小圓柱體
1354‧‧‧薄材料層
1360‧‧‧小圓柱體
1402‧‧‧A嵌段
1403‧‧‧B嵌段
1404‧‧‧A嵌段與B嵌段之組合寬度
1501‧‧‧鄰近圓柱體之中心至中心距離
1701、1702、1703‧‧‧預圖案強度
1711、1712、1713‧‧‧退火時間
1802‧‧‧線粗糙度
併入於本說明書中且構成本說明書之部分的隨附圖式說明本發明之一或多個實施例且與實施方式一起說明闡釋本發明。在圖式中:圖1描繪適合於實踐本發明之一實施例的例示性虛擬製作環境;圖2描繪用於本發明之一實施例中的例示性虛擬製作主控台;圖3描繪用於本發明之一實施例中的例示性佈局編輯器;圖4描繪用於本發明之一實施例中的例示性製程編輯器;圖5描繪由本發明之一實施例遵循以產生虛擬計量量測資料的步驟之例示性序列;圖6描繪用於本發明之一實施例中的例示性
3D檢視器;圖7描繪由本發明之一實施例產生的虛擬計量量測資料之例示性顯示;圖8描繪由本發明之一實施例遵循以在虛擬製作環境中校準製程序列的步驟之例示性序列;圖9描繪由本發明之一實施例遵循以設置及執行一虛擬實驗的步驟之例示性序列,該虛擬實驗產生用於多個半導體裝置結構模型之虛擬計量量測資料;圖10描繪在本發明之一實施例中用以提供用於虛擬實驗之製程參數的例示性參數探測器視圖;圖11描繪在本發明之一實施例中在虛擬實驗中產生之虛擬計量資料的例示性表格格式化顯示;圖12描繪在本發明之一實施例中在虛擬實驗中產生之虛擬計量資料的例示性圖形顯示;圖13A描繪在本發明之一實施例中在DSA步驟中進行以在虛擬製作期間建立用以形成金屬互連線之次微影線的例示性退火製程及聚合物重新排序製程;圖13B描繪在本發明之一實施例中執行例示性DSA步驟之結果,該DSA步驟建立通路以連接多個金屬互連層;圖14描繪在聚合物鏈之嵌段已如在DSA期間所發生而組織成有序晶疇之後的雙嵌段共聚物薄膜之例示性橫截面;圖15描繪例示性雙嵌段共聚物形態,其中L 0
作為鄰近圓柱體之中心至中心距離;圖16描繪由本發明之一實施例執行以將DSA步驟包括於虛擬製作製程序列中的步驟之例示性序列;圖17描繪缺陷隨用於A嵌段之化學預圖案之退火時間及吸引強度而變;及圖18描繪正被虛擬地製作之例示性半導體裝置結構,其展現由DSA步驟之執行引起的線邊緣粗糙度。
在一個實施例中,提供一種用於半導體裝置結構開發之較快速且較經濟的方法。藉由增強虛擬製作環境以包括虛擬計量量測資料之使用,可判定一製程或製程序列之更改對裝置結構的效應,從而產生最佳化製作序列。另外,藉由比較自虛擬製作運作產生之虛擬計量資料與在實體製作環境中執行之量測子集來校準虛擬製作環境,本發明之虛擬製作環境在產生模型裝置結構時變得愈加具實體預測性。另外,藉由在本發明之虛擬製作環境中進行虛擬實驗,可以在實體製作環境中經濟上或實體上不可行之方式使用一系列製程參數及設計參數變化以涵蓋所關注之整個製程及設計空間來產生多個裝置結構模型。
圖1描繪適合於實踐本發明之一實施例的例示性虛擬製作環境1。虛擬製作環境1包括由使用者2存取之計算裝置10。計算裝置10與顯示器120通信。顯示
器120可為顯示螢幕,其為計算裝置10之部分或可為與計算裝置10通信之單獨顯示裝置或顯示表面。計算裝置10可為被裝備有處理器11且能夠支援3D模型化引擎75(下文進一步所描述)之操作的PC、膝上型電腦、平板計算裝置、伺服器或某其一他類型之計算裝置。該處理器可具有一或多個核心。計算裝置10亦可包括揮發性儲存體及非揮發性儲存體,諸如但不限於隨機存取記憶體(RAM)12、唯讀記憶體(ROM)13及硬碟機14。計算裝置10亦可被裝備有網路介面15以便實現與其他計算裝置之通信。
計算裝置10可儲存及執行包括3D模型化引擎75之虛擬製作應用程式70。3D模型化引擎75可包括一或多個演算法,諸如用來虛擬地製作半導體裝置結構之演算法1(76)、演算法2(77)及演算法3(78)。3D模型化引擎75可接受輸入資料20以便執行產生半導體裝置結構模型資料90之虛擬製作「運作」。虛擬製作應用程式70及3D模型化引擎75可產生用以建立及顯示虛擬製作運作之結果的數個使用者介面及視圖。舉例而言,虛擬製作應用程式70及3D模型化引擎75可顯示佈局編輯器121、製程編輯器122,及用以建立虛擬製作運作之虛擬製作主控台123。虛擬製作應用程式70及3D模型化引擎75亦可顯示用於分別顯示虛擬製作運作之結果及在半導體裝置結構之虛擬製作期間由3D模型化引擎75產生之3D結構模型的表格及圖形計量結果視圖124及3D視圖125。
輸入資料20包括2D設計資料30及製程序列
40兩者。製程序列40可由多個製程步驟43、44、47、48及49組成。如本文中進一步所描述,製程序列40亦可包括一或多個虛擬計量量測製程步驟45。製程序列40可進一步包括一或多個子序列,該一或多個子序列包括該等製程步驟或虛擬計量量測製程步驟中之一或多者。2D設計資料30包括一或多個層,諸如層1(32)、層2(34)及層3(36),該一或多個層通常係以諸如GDS II(圖形設計系統版本2)或OASIS(開放工藝品系統互換標準)之產業標準佈局格式而提供。
輸入資料20亦可包括材料資料庫60,材料資料庫60包括諸如材料類型1(62)及材料類型2(64)之材料類型及用於每一材料類型之特定材料的紀錄。一製程序列中之許多製程步驟可引用材料資料庫中之一或多種材料。每一材料具有一名稱及諸如渲染顏色之一些屬性。材料資料庫可儲存於單獨資料結構中。材料資料庫可具有階層,其中材料可按類型及子類型予以分組。該製程序列中之個別步驟可引用個別材料或父代材料類型。材料資料庫中之階層使得較容易地修改引用材料資料庫之製程序列。舉例而言,在半導體裝置結構之虛擬製作中,可在製程序列之過程期間向結構模型添加多種類型之氧化物材料。在添加特定氧化物之後,後續步驟可更改彼材料。若在材料資料庫中不存在階層且將添加新類型之氧化物材料的步驟插入于現有製程序列中,則亦必須修改可影響氧化物材料之所有後續步驟以包括該新類型之氧化物材料。就支援階層之
材料資料庫而言,對某一類別之材料(諸如氧化物)進行操作的步驟可僅引用父代類型,而非同一類型之一系列材料。因而,若將添加新類型之氧化物材料的步驟插入於一製程序列中,則無需修改僅引用氧化物父代類型之後續步驟。因此,階層式材料使該製程序列更適應修改。階層式材料之另外益處為可建立及再用僅引用父代材料類型之陳舊製程步驟及序列。
3D模型化引擎75使用輸入資料20來執行由製程序列40指定之操作/步驟序列。如下文進一步所闡釋,製程序列40可包括一或多個虛擬計量步驟45、49,虛擬計量步驟45、49指示在虛擬製作運作期間的該製程序列中之一時間點,在該時間點時應採取結構元件之量測。可使用先前向2D設計資料30中之一層添加的定位符形狀來採取量測。在一替代實施例中,可藉由諸如2D設計資料中之(x,y)座標或在2D設計資料30中指定位置之某一其他方式的替代方式而非經由使用定位符形狀來指定量測位置。在虛擬製作運作期間執行製程序列40會產生虛擬計量資料80及3D結構模型資料90。3D結構模型資料90可用以產生半導體裝置結構之結構模型的3D視圖,該3D視圖可顯示於3D檢視器125中。虛擬計量資料80可經處理且在表格及圖形計量結果視圖124中向使用者2呈現。
由於對整合技術(諸如半導體裝置)之成功關鍵的大量結構尺寸,找到用以製作裝置結構之許多相互相關
製程步驟與所建立之結構之間的關係為關鍵的。因為由該製程序列中之步驟產生的結構修改可受到該序列中之先前及後續步驟影響,所以一特定步驟可以不明顯之方式影響一結構尺寸。本發明之實施例提供一虛擬製作環境,該虛擬製作環境使得能夠自正被建立之裝置自動地提取結構量測。藉由在該製程中量測為關鍵之時間點時指定該製程序列中之虛擬計量量測步驟來完成對量測之自動提取。用於此虛擬計量量測之定位符形狀可被添加至設計資料中之一層且由虛擬計量量測步驟指定。可使用來自此虛擬計量量測之輸出資料來提供與其他模型化結果或與實體計量量測之定量比較。在該製程序列期間由本發明之實施例提供此虛擬計量量測能力以在整合製程流程中之正確時間點時提取關鍵實體尺寸。
在裝置結構中之指定位置處提供虛擬計量量測資料的能力提供優於習知實體工廠量測技術之顯著改良。通常,對鄰近於產品晶粒的在切割道或鋸縫中製作之特定特性化結構進行實體工廠內量測。在大多數狀況下,此等特性化結構需要經設計成適應量測技術之限制,諸如光點大小。因此,該等特性化結構並不完全地表示產品晶粒上之實際結構。由於此等差異,工廠內量測之使用者通常面臨自對特性化結構之量測推斷關於產品結構之結果的挑戰。在本發明之虛擬製作環境中,可在該製程序列中之指定時間點時向任何設計佈局添加量測,因此能夠更瞭解相互相關製程步驟對正被建構之虛擬結構模型的效應。因
而,消除了量測特性化結構且推斷關於產品結構之結果的工廠內挑戰。
圖2描繪用於本發明之一實施例中以設置虛擬製作運作的例示性虛擬製作主控台123。虛擬製作主控台123允許使用者指定用於正被虛擬地製作之半導體裝置結構的製程序列202及佈局(2D設計資料)204。然而,應瞭解,該虛擬製作主控台亦可為基於文字之腳本主控台,該基於文字之腳本主控台向使用者提供進行以下操作之方式:鍵入指令碼命令,該等指令碼命令指定所需輸入且起始結構模型之建置;或建置對應於該製程序列中之特定步驟之一系列參數值的一組結構模型。後一狀況被視為虛擬實驗(下文進一步所論述)。
圖3描繪用於本發明之一實施例中的例示性佈局編輯器。佈局編輯器121顯示在虛擬製作主控台123中由使用者指定之2D設計佈局。在該佈局編輯器中,可使用顏色來描繪設計資料中之不同層。每一層上由形狀或多邊形圍封之區域表示在整合製程流程中之光微影步驟期間晶圓上之光阻劑塗層可被曝露於光或被保護免於光所處的區。一或多個層上之形狀可組合(布耳運算)以形成用於光微影步驟中之遮罩。佈局編輯器121提供在任何層上插入、刪除及修改多邊形且在2D設計資料內插入、刪除或修改層之方式。可出於含有指示虛擬計量量測之位置之形狀或多邊形的唯一目的而插入一層。矩形形狀302、304、306已被添加至經插入層(由不同顏色所指示)且標記
虛擬計量量測之位置。如上文所提到,除了使用定位符形狀以外的用於指定虛擬計量量測之位置之其他方法亦應被視為在本發明之範疇內。設計資料與製程資料及材料資料庫組合的使用來建置3D結構模型。
在本發明之實施例中,佈局編輯器121中顯示之設計資料中的經插入層可包括經插入定位符形狀。舉例而言,定位符形狀可為矩形,其較長邊指示3D結構模型中之量測之方向。舉例而言,在圖3中,第一定位符形狀302可標記用於虛擬計量量測之雙重圖案化心軸,第二定位符形狀304可標記用於虛擬計量量測之閘極堆疊,且第三定位符形狀306可標記用於虛擬計量量測之電晶體源極或汲極接點。
圖4描繪用於本發明之一實施例中的例示性製程編輯器122。使用者在該製程編輯器中界定一製程序列。該製程序列係為了虛擬地製作使用者選定結構而進行之一系列有序製程步驟。製程編輯器可為文字編輯器,使得每一線或每一組線對應于一製程步驟,或特殊化圖形使用者介面,諸如圖4所描繪。製程序列可為階層式,此意謂製程步驟可被分組成子序列及子序列之子序列等等。通常,製程序列中之每一步驟對應於工廠中之一實際步驟。舉例而言,用於反應性離子蝕刻操作之子序列可包括旋塗光阻劑之步驟、圖案化該光阻劑之步驟,及執行蝕刻操作之步驟。使用者指定用於每一步驟或子步驟的適於操作類型之參數。該等參數中之一些為對材料資料庫中之材料及
2D設計資料中之層的參考。舉例而言,用於沈積操作基元之參數為正被沈積之材料、沈積之標稱厚度,及橫向方向對垂直方向上之生長的各向異性或比率。此沈積操作基元可用以模型化諸如化學氣相沈積(CVD)之實際製程。類似地,用於蝕刻操作基元之參數為遮罩名稱(來自設計資料)、受到該操作影響之一系列材料,及各向異性。
在製程序列中可存在數百個步驟,且製程序列可包括子序列。舉例而言,如圖4所描繪,製程序列410可包括由諸如選定步驟413之多個製程步驟組成的子序列412。該等製程步驟可選自可用製程步驟402之庫。對於選定步驟413,製程編輯器122使得使用者能夠指定所有所需參數420。舉例而言,使用者可能夠自材料資料庫404中之一系列材料選擇一材料且針對該材料在製程步驟413中之使用而指定製程參數406。
製程序列中之一或多個步驟可為由使用者插入之虛擬計量步驟。舉例而言,將步驟4.17(「量測CD」)(414)(其中CD表示臨界尺寸)插入於製程序列412中將會致使在虛擬製作運作中之彼時間點時使用一或多個定位符形狀來採取虛擬計量量測,該一或多個定位符形狀先前已插入於2D設計資料中之一或多個層上。藉由將虛擬計量步驟直接插入於製作序列中,本發明之實施例允許在製作製程期間所關注之關鍵時間點時採取虛擬計量量測。因為虛擬製作中之許多步驟在最終結構之建立中互動,所以在整合製程流程中之不同時間點時判定一結構之
幾何性質(諸如橫截面尺寸及表面積)的能力受到製程開發人員及結構設計人員的極大關注。
圖5描繪由本發明之一實施例遵循以產生虛擬計量量測資料的步驟之例示性序列。該序列開始於使用者選擇待製作之半導體裝置結構(步驟502)。使用者可自多組可用設計資料檔案當中進行選擇且接著選擇設計資料內之矩形區。舉例而言,使用者可選擇FinFET或被動電阻器或記憶體胞元。在判定/選擇待製作之結構之後,使用者在製程編輯器122中鍵入製程序列(步驟504a)且選擇被預期為產生所要結構之2D設計資料(步驟504b)。視情況,使用者可在佈局編輯器121中建立或修改設計資料。在製程編輯器中,使用者可在製程序列中插入一或多個虛擬計量步驟,該一或多個虛擬計量步驟指定在虛擬製作期間使用者將會在演進結構中之指定位置處採取虛擬計量量測的時間點(步驟506a)。使用者可在佈局編輯器121中顯示之2D設計資料中插入定位符形狀,虛擬計量步驟將使用該等定位符形狀來執行其量測(步驟506b)。定位符形狀之重要性取決於經請求量測之類型。舉例而言,矩形形狀之較長軸線可指示對該結構之橫截面所採取的長度量測之方向及範圍,或矩形自身可指明將量測兩種材料之間的接觸區域所處的區。將瞭解,在不脫離本發明之範疇的情況下,製程編輯器中之上述步驟可在佈局編輯器中之步驟之前執行,或反之亦然。
在已向2D設計資料中之一或多個層添加一或
多個定位符形狀(步驟506b)且已向製程序列添加虛擬計量步驟(506a)之後,使用者使用虛擬製作主控台123來設置虛擬製作運作(步驟(508)。在虛擬製作運作期間,製程序列40中之製程步驟係以由3D模型化引擎75指定之次序執行。當虛擬製作到達虛擬計量步驟時,執行正被製作之結構中的指定元件之虛擬「量測」。由模型化引擎完成之計算取決於經請求量測之性質,且與工廠中之類似實體量測技術大體上一致。舉例而言,工廠中之臨界尺寸掃描電子顯微鏡(CD-SEM)量測藉由偵測一結構之頂部表面之定向的快速改變來定位側壁。類似地,在虛擬計量操作中,3D模型化引擎在由定位符矩形指定之區中提取該結構之頂部表面,沿著該表面與一平面之交點詢問該表面以發現超過臨限值(例如,5度)之斜率改變,該平面係由該矩形之較長軸線與垂直軸線之交點界定。大斜率改變會界定一特徵之面,諸如該結構中之隆脊之底部、頂部及側。在已確立一特徵之底部、頂部及側之位置的情況下,在由計量步驟指定之垂直位置(底部、中間或頂部)處計算該特徵之各側之間的距離。3D模型化引擎隨著其建置結構模型而產生一或多種類型之輸出。一種類型之輸出為結構模型自身,且可包括其在製程序列中之一或多個時間點時之狀態。可在3D檢視器125中向使用者顯示3D模型(步驟512a)。3D模型化引擎亦匯出虛擬計量資料(步驟510)。可將虛擬計量資料80匯出至自動資料分析工具以供進一步處理,或可經由諸如表格及圖形計量結果視圖124或其
他視圖之使用者介面向使用者顯示虛擬計量資料80(步驟512b)。若該結構在被檢視或分析時令人滿意(步驟513),則虛擬製作運作結束(步驟514)。若由3D模型化引擎建立之結構不令人滿意,則使用者修改製程序列及/或2D設計資料(步驟516)且設置新虛擬製作運作(步驟508)。
圖6描繪用於本發明之一實施例中的例示性3D檢視器125。3D檢視器75可包括用於顯示由3D模型化引擎75產生之3D模型的3D視圖畫布602。3D檢視器75可顯示製程序列中之儲存狀態604且允許選擇特定狀態606及出現於3D視圖畫布中。3D檢視器提供諸如放大/縮小、旋轉、平移、橫截面等等之功能性。視情況,使用者可在3D視圖畫布602中啟動橫截面視圖且使用微型俯視圖608來操縱橫截面之位置。
來自3D模型化引擎75的另一類型之輸出為由包括於製程序列中之虛擬計量步驟產生的資料。圖7描繪在本發明之一實施例中由多個虛擬計量量測步驟產生的虛擬計量量測資料80之例示性顯示。虛擬計量量測結果資料80可以包括2D X-Y標繪圖及多維圖形之表格或圖形形式予以顯示。
由本發明之虛擬製作系統採用之技術係基於幾何學。運用來自實體製作之實際實驗結果來校準製程步驟輸入參數以使虛擬實驗更具預測性因此為可取的。製程步驟之此類校準會引起包含全技術套件之所有結構的模型化準確性改良。可對來自關於特性化結構或產品結構之量
測、計量或其他實體特性化方法之個別製程步驟執行校準。可藉由比較模型化結果(包括虛擬計量量測資料)與在實體工廠中(對對應特性化結構或產品結構)進行之對應量測或計量且隨後調整模型化參數使得所得的虛擬製作之結構更好地匹配於實體製作之結構來進行校準。在模型化製程參數之正確校準的情況下,本發明之虛擬製作環境變得更能預測由貫穿整個容許設計空間之實體製作引起的結構。
圖8描繪由本發明之一實施例遵循以在虛擬製作環境中校準製程序列的步驟之例示性序列。該序列包括在虛擬製作環境及對應實體工廠環境兩者中採取之步驟。在虛擬製作環境中,使用者選擇待校準之製程序列(用於待虛擬地製作之結構)且識別相關製程參數(步驟802a)。在實體工廠中,使用者識別用於在製作運作期間之量測的一組特性化結構或產品結構(步驟802b)。返回於虛擬製作環境中,使用者在製程編輯器中鍵入製程序列(步驟804a),且自可用2D設計資料選擇界定特性化結構之2D設計資料(佈局)或建立2D設計資料(佈局)以用於實現佈局編輯器121中之目的(步驟804b)。針對虛擬製作及實際特性化而使用相同設計資料。如上文所論述,使用者將一或多個虛擬計量步驟插入於製程序列中(步驟806a)且向2D設計資料添加量測定位符形狀(步驟806b)。使用者在虛擬製作主控台中設置虛擬工廠運作(步驟808),且3D模型化引擎建置3D模型,且產生及匯出虛擬計量資料(步
驟812a)。與虛擬製作運作並行或偏離,實體製作環境建立特性化結構或產品結構(步驟810),且對此等結構拍攝工廠內影像及採取量測(步驟812b)。使用者可接著比較經產生虛擬模型在3D檢視器75中之3D視圖與實體裝置結構之工廠內影像(步驟814a)。另外,可比較該組特性化結構量測與由於將虛擬計量步驟插入於製程序列中而採取之虛擬計量量測(步驟814b)。在大多數狀況下,此比較將由使用者進行,但在一替代實施例中,該比較可由自動化資料分析工具基於預定義或互動式應求準則而進行。若在視圖與影像及虛擬量測與實際量測之間取得令人滿意之一致(步驟815),則製程序列被視為經校準(步驟816)。然而,若未取得令人滿意之一致(步驟815),則使用者在製程編輯器中修改製程參數之值(步驟818),且在虛擬製作主控台中設置新虛擬製作運作(步驟808)。該序列接著反覆直至達成令人滿意之一致且達成校準。
應瞭解,可存在可在該序列內校準之數個不同參數。另外,儘管以上描述提到虛擬計量步驟在製程序列中之插入的使用及2D定位符形狀在進行虛擬計量量測方面之相關使用,但本發明並不限於此情形。舉例而言,可在完成製作之後對虛擬裝置結構進行虛擬量測,且接著比較該等虛擬量測與在實體製作運作期間/之後對特性化結構所採取之實體量測。
雖然建置單一結構模型可有價值,但在建置大量模型之虛擬製作中的價值會增加。本發明之實施例使
得使用者能夠建立及運作虛擬實驗。在本發明之虛擬實驗中,可探測製程參數之一系列值。可藉由在全製程序列中將一組參數值指定為應用於個別製程(而非每參數單一值)來設置虛擬實驗。可以此方式指定單一製程序列或多個製程序列。在虛擬實驗模式下執行之3D模型化引擎75接著建置跨越製程參數集之多個模型,始終利用上文所描述之虛擬計量量測操作來提取用於每一變化之計量量測資料。由本發明之實施例提供的此能力可用以模仿通常在實體工廠環境中執行的兩種基本類型之實驗。第一,製作製程以隨機(非確定性)方式自然地變化。如本文中所闡釋,本發明之實施例將基本上確定性方法用於每一虛擬製作運作,該方法仍然可藉由進行多個運作來預測非確定性結果。由本發明之一實施例提供的虛擬實驗模式允許虛擬製作環境經由用於每一製程參數之變化的整個統計範圍及許多/所有製程參數之變化的組合進行模型化。第二,在實體工廠中運作之實驗可將一組參數指定為在製作不同晶圓時有意地變化。本發明之虛擬實驗模式藉由對一參數集之特定變化執行多個虛擬製作運作而使得虛擬製作環境亦能夠模仿此類型之實驗。
製作序列中之每一製程具有其自己的固有變化。要理解複雜流程中之所有匯總製程變化的效應相當困難,尤其是當將變化之組合的統計機率納入考慮時。一旦建立虛擬實驗,就基本上藉由包括于製程描述中之數值製程參數之組合來描述製程序列。此等參數中之每一者的特
徵可為其總變化(就標準差或σ值而言)且因此為高斯分佈或其他適當機率分佈上之多個點。若設計及執行虛擬實驗以檢查製程變化(每一高斯分佈上之多個點,例如,±3 σ、±2 σ、±1 σ,及每一參數之標稱值)之所有組合,則來自該序列中之虛擬計量步驟的所得圖形及數值輸出涵蓋該技術之總變化空間。即使由虛擬製作系統定位性地模型化此實驗研究中之每一狀況,虛擬計量結果之匯總仍含有統計分佈。簡單之統計分析(諸如統計上不相關之參數的和方根(RSS)計算)可用以將總變化度量歸於該實驗之每一狀況。因此,可相對於總變化度量來分析所有虛擬計量輸出(數值及圖形兩者)。
在實體工廠中之典型試誤實驗實踐中,以由標稱製程引起之結構量測為目標,且藉由針對結構量測之總變化指定過大(保守)餘裕(總結構餘裕)來考量製程變化,在後續製程中必須預期到該餘裕。與此對比,本發明之虛擬實驗實施例可在整合製程流程中之任何時間點時針對結構量測提供總變化包絡之定量預測。結構量測之總變化包絡而非標稱值因而可變成開發目標。此方法可貫穿整合製程流程確保可接受之總結構餘裕,而不會犧牲關鍵結構設計目標。以總變化為目標之此方法可引起相比於藉由以標稱製程為目標而產生之標稱結構較不最佳(或較不美觀)的標稱中間或最終結構。然而,此次佳標稱製程並不關鍵,此係因為已考量總製程變化之包絡且其在判定整合製程流程之穩健性及產量方面更重要。此方法為半導體技
術開發中自對標稱製程之強調至對總製程變化之包絡之強調的典範移位。
圖9描繪由本發明之一實施例遵循以設置及執行一虛擬實驗的步驟之例示性序列,該虛擬實驗產生用於多個半導體裝置結構模型之虛擬計量量測資料。該序列開始於使用者選擇製程序列(其可先前已被校準以使結果更具結構預測性)(步驟902a)且識別/建立2D設計資料(步驟902b)。使用者可選擇要分析之製程參數變化(步驟904a)及/或要分析之設計參數變化(步驟904b)。使用者如上文所陳述而將一或多個虛擬計量步驟插入於製程序列中(步驟906a)且向2D設計資料添加量測定位符形狀(步驟906b)。使用者可憑藉特殊化使用者介面(自動參數探測器126)來設置虛擬實驗(步驟908)。例示性自動參數探測器被描繪於圖10中,且可顯示及允許使用者變化待變化之製程參數1002、1004、1006及將運用其對應之不同參數值1008而建置的一系列3D模型。可以表格格式來指定用於虛擬實驗之參數範圍。3D模型化引擎75建置3D模型且匯出虛擬計量量測資料以供檢閱(步驟910)。虛擬實驗模型提供來自所有虛擬量測/計量操作之輸出資料處置。可剖析來自虛擬計量量測之輸出資料且將其組裝成可用形式(步驟912)。
在運用此剖析及組裝的情況下,可進行後續定量及統計分析。可使用單獨輸出資料收集器模組110以自包含虛擬實驗之虛擬製作運作之序列收集3D模型資料
及虛擬計量量測結果且將其以圖形及表格格式呈現。圖11描繪在本發明之一實施例中由虛擬實驗產生之虛擬計量資料的例示性表格格式化顯示。在該表格格式化顯示中,可顯示在虛擬實驗1102及一系列虛擬製作運作1104期間收集之虛擬計量資料。
圖12描繪在本發明之一實施例中由虛擬實驗產生之虛擬計量資料的例示性2D X-Y圖形標繪圖顯示。在圖10所描繪之實例中,展示歸因於製程序列中之先前步驟中變化之3個參數而引起的淺溝槽隔離(STI)階梯高度之總變化。每一菱形1202表示一虛擬製作運作。亦顯示變化包絡1204,如所描繪之結論1206,即,下游製程模組必須支援STI階梯高度的大約10.5nm之總變化以達成對6 σ之傳入變化的穩健性。虛擬實驗結果亦可以多維圖形格式予以顯示。
一旦已組裝虛擬實驗之結果,使用者就可檢閱已在3D檢視器中產生之3D模型(步驟914a)且檢閱針對每一虛擬製作運作而呈現之虛擬計量量測資料及度量(步驟914b)。取決於虛擬實驗之目的,使用者可分析來自3D模型化引擎之輸出以便開發出會達成所要標稱結構模型之製程序列、用於進一步校準製程步驟輸入參數,或用於最佳化製程序列以達成所要製程窗。
3D模型化引擎75針對一系列參數值建構多個結構模型之任務(包含虛擬實驗)為極其計算密集的且因此可在單一計算裝置上執行的情況下需要非常長之時間(數
天或數週)。為了提供虛擬製作之預期值,用於虛擬實驗之模型建置必須發生得比實體實驗快數倍。運用現今之電腦來達成此目標會要求利用任何及所有機會來實現並行度。本發明之3D模型化引擎75使用多個核心及/或處理器來執行個別模型化步驟。另外,用於一集合中之不同參數值的結構模型係完全地獨立的,且因此可使用多個核心、多個處理器或多個系統予以並行地建置。
在一說明性實施例中,3D模型化引擎75表示呈立體圖元形式之基礎結構模型。立體圖元基本上為3D圖元。每一立體圖元為相同大小之立方體,且可含有一或多種材料或不含有材料。該實施例中由3D模型化引擎執行之大多數操作為立體圖元模型化操作。熟習此項技術者將認識到,3D模型化引擎75亦可表示其他格式之結構模型。舉例而言,3D模型化引擎可使用諸如用於3D機械CAD工具中的習知之基於NURBS之實心模型化內核,但基於數位立體圖元表示之模型化操作遠比習知之類比實心模型化內核中之對應操作穩健。此類實心模型化內核通常依賴于大量啟發式規則來應對各種幾何情形,且在該等啟發式規則未適當地預期到一情形時,模型化操作可能會失敗。造成基於NURBS之實心模型化內核之問題的半導體結構模型化之態樣包括由沈積製程產生之極薄層及引起幾何形狀之合併面及/或分段的蝕刻前段之傳播。
在另一實施例中,可提供DSA步驟作為用於半導體裝置結構之虛擬製作序列之部分。如先前在本文中
所論述,虛擬製作環境允許使用者組裝多個單元製程步驟以模型化整個半導體裝置製作製程。接著可使用來自虛擬製作環境之結果來告知且在必要時調整半導體裝置結構在實體製作環境中之生產。虛擬製作環境中用於每一單元製程步驟之模型必須能夠表示實體結構之可能變化,該等變化可由在較大流程中應用彼單元步驟引起。對於單元製程導向式自組裝(DSA)步驟,要求相同,且虛擬製作環境必須準確地模型化所得結構。
如上文簡要地所論述,DSA為用於在半導體裝置製作期間進行圖案化之技術。在DSA中,將由單體之不同嵌段組成的聚合物鏈之無序聚合物熔融物作為薄膜而沈積於基板上。隨著聚合物熔融物冷卻,不同嵌段分離。聚合物熔融物被沈積至的基板之表面包括預定義圖案(化學或物理預圖案),該圖案在退火後引導聚合物自組裝成有序結構,該等有序結構可用以界定用於半導體裝置製作製程中之稍後步驟的圖案。
DSA中所使用之聚合物通常為AB雙嵌段共聚物,該共聚物係由在一個端上共價地鍵結至類型B單體之直鏈的某一單體(類型A)之直鏈組成。在熱力學上,A及B嵌段更偏向為具有同一類型之嵌段且因此分離。然而,因為A及B嵌段共價地鍵結在一起,所以分離之程度受到聚合物鏈之長度限制。該等嵌段之相對長度控制由此微相分離引起之結構。舉例而言,對於對稱雙嵌段共聚物(其中A嵌段與B嵌段具有類似體積之雙嵌段共聚物)之厚
樣本,聚合物自組織成A晶疇與B晶疇交替之層狀組織或平行薄片。與此對比,當A嵌段遠大于B嵌段時,可引起球體或圓柱體之有組織陣列。
藉由使用嵌段共聚物薄膜及引導圖案,可在後續製作步驟中指導DSA中之聚合物組裝成被定向及定位為適於進行圖案化之結構。當使用物理引導圖案時,DSA引導技術被稱作表面起伏磊晶(graphoepitaxy)。當使用化學引導圖案時,DSA引導技術被稱作化學磊晶(chemoepitaxy)。本發明之實施例模擬使用引導預圖案之DSA執行作為裝置結構之虛擬製作之部分。在一個實施例中,虛擬製作製程序列中之DSA步驟可用以界定次微影線,該等次微影線可用以圖案化硬遮罩以建立用於半導體裝置結構之金屬互連線。
圖13A描繪在一實施例中應用DSA以使用對稱雙嵌段共聚物之層狀組織及化學引導圖案(化學磊晶)來建立線。該等聚合物嵌段係使用化學預圖案予以排序,該化學預圖案係在對聚合物進行旋塗及退火之後製作於表面上。預圖案中不同化學物質對A嵌段及B嵌段之吸引或排斥程度不同。針對不同嵌段之化學親和性的此差異促使層狀組織與化學圖案對準。舉例而言,如圖13A所展示,首先在硬遮罩材料1308之頂部上建立化學預圖案1301、1309,硬遮罩材料1308覆蓋如直至虛擬製作製程中之此時間點所製作的3D模型中之半導體裝置1307。在虛擬製作環境中圖案化預圖案線1301以模型化在實體製作環境
中使用光學微影之效應,且因此該等線要比所要之線隔開得更遠。預圖案化學物質吸引雙嵌段共聚物熔融物之兩個嵌段中的一者且影響層狀組織之形成以與圖案對準。線之間的背景區域1309可被填充有另一化學物質,該化學物質係中性的或稍微偏向於共聚物之另一嵌段。將聚合物熔融物1302旋塗於該表面之頂部上。隨著聚合物熔融物退火,共聚物之A嵌段與B嵌段分離1303且在虛擬製作環境中模擬此分離。由於化學圖案之吸引影響,層狀組織垂直地形成且與化學圖案1304逐漸地對準。在進一步退火之後,線1305幾乎完美地形成,僅有少許隨機缺陷1306。應注意,所得層狀組織之自然週期遠小於化學預圖案線1301之間的空間,因此建立相比於現今運用光學微影可能達成之情況更近地隔開之線。下文進一步論述結構之自然週期。在此實例中,模擬DSA步驟之結果指示由DSA產生之線密度為使用光學微影所產生之化學圖案之線密度的四倍。虛擬製作製程中之後續步驟可使用由DSA產生之線來蝕刻掉該等嵌段中之一者,而使用剩餘嵌段來圖案化硬遮罩1308。以1310展示轉印至硬遮罩之所得圖案。
可由實施例模型化的用以建立線之化學磊晶DSA流程之類型置實例由Liu,C.C.、Liu,E.Han、M.S.Onses、C.J.Thode、S.Ji、P.Gopalan及P.F.Nealey描述於「光微影術界定的經化學圖案化之聚合物刷及墊的製作(Fabrication of Lithographically Defined Chemically
Patterned Polymer Brushes and Mats)」(Macromolecules,44(7),pp.1876-1885,(2011))中,其中對稱雙嵌段共聚物為PS-b-PMMA且因此每一鏈由聚苯乙烯(PS)嵌段及聚甲基丙烯酸甲酯(PMMA)嵌段組成。化學預圖案由交聯聚苯乙烯(XPS)製成且吸引PS嵌段,且背景由OH封端刷聚合物組成,該聚合物係中性的或稍微吸引PMMA嵌段。實施例使得能夠使用本文中所描述之技術在虛擬製作環境中以快速方式準確地模型化此類技術。
在另一實施例中,本發明之虛擬製作環境可建立物理預圖案(表面起伏磊晶)以在需要時影響微相分離而對準。舉例而言,可使用圓柱形孔來影響垂直但較小之圓柱體在該孔內之建立。可接著使用較小之圓柱體開口來建立(例如)通路以連接多個金屬互連層或自金屬層連接至電晶體之源極/汲極接點。圖13B描繪執行例示性DSA步驟之結果,該DSA步驟建立通路以連接多個金屬互連層。圖13B之頂部部分自上方展示通路建立,而該圖之底部部分以橫截面展示通路建立。運用習知微影在硬遮罩1350上方建立圓柱形孔1351,且圓柱形孔1351對於所要目的而言過大。因此,將A:B體積比為70:30之AB嵌段共聚物1352沈積于孔1351中。70:30共聚物在退火之後形成B嵌段之圓柱體。在圓柱形孔內部之退火期間,由於較大圓柱形孔之實體限制,嵌段B之小圓柱體1353形成於中心。在無此物理預圖案之情況下,將沒有可能控制較小圓柱體之置放。在退火之後,移除嵌段B,且使用剩餘
結構來蝕刻類似之小圓柱體1360,圓柱體1360將在硬遮罩中形成接觸孔,該接觸孔將用來在虛擬製作製程之稍後步驟中製作通路。因為用以建立表面起伏磊晶圖案之材料可有意地或無意地具有對該等嵌段中之一者的較強化學親和性,所以可採用化學磊晶與表面起伏磊晶之組合來實現最佳圖案化。舉例而言,若底部表面偏向於A,則可將對A及B係中性之薄材料層1354施加至該底部表面以致使較小圓柱體接觸該底部表面。
DSA中所使用之聚合物經特定地設計成用於特定半導體製作應用且具有良好特性化之性質,該等性質可由本發明之實施例模擬。舉例而言,雙嵌段共聚物之聚合物形態(諸如聚合物在退火之後自身排列成為之層狀組織、圓柱體及球體的結構)可被預測為A嵌段及B嵌段各自之聚合度及每鏈體積分數。經組裝結構之自然週期L 0特別重要,此係因為其判定可稍後在製作製程中形成之結構的臨界尺寸(CD)。基於所關注之特定形態來界定自然週期。在用以形成線之層狀組織的狀況下,如圖14所描繪,L 0(1404)被界定為A嵌段(1402)與B嵌段(1403)之組合寬度。對於圓柱體,L 0為如圖15所展示的鄰近圓柱體之中心至中心距離1501。因為圓柱體係在六邊形晶格上,所以所有圓柱體之間的距離相同。在一個實施例中,此等圓柱體結構形成一圓柱體陣列,虛擬製作製程中之稍後步驟使用該圓柱體陣列來模擬DRAM胞元中之電容器的製作。
DSA中所使用之聚合物可經設計成建立尺寸小於運用現今使用之最好光學微影方法可能達成之尺寸的圖案。因此,DSA展示成為用於尺寸日益減小之未來技術節點之圖案化技術的希望。為了使用DSA作為較大製作流程之部分,必須模型化其結構之影響。在虛擬製作環境中,必須模擬DSA步驟以判定此等結構。包括DSA步驟作為虛擬製作環境中之較大製作製程流程之部分會呈現已由本發明之實施例克服的顯著技術挑戰。
雖然已使用許多技術來預測退火DSA步驟之所得聚合物結構或形態,但此等先前技術並不適於虛擬製作環境。此等技術最初被開發來用於獲得對聚合物之一般理解,且近來已用以在實體製作環境中設計DSA單元製程步驟。DSA製程開發之目標係預測聚合物形態以獲知多種聚合物材料性質及邊界條件。此類方法通常藉由模擬控管聚合物熱力學之詳細物理方程式來預測形態。遺憾地,此細節層級對於包括於虛擬製作流程中而言為過度的,此係因為使用此等方法來模擬DSA步驟所需要之時間可超過組合地執行虛擬製作序列中之所有其他步驟所需要的時間。此為不切實際的。如上文所提到,因為使用虛擬製作環境之主要原因為速度,所以習知DSA模型化技術並非用於在虛擬製作環境中模擬DSA步驟之適當機制。
此等習知技術對虛擬製作環境之不適用性的實例為用以模擬嵌段聚合物鏈作為珠粒集合之粗糙細微性級蒙特卡洛(coarse-grained Monte Carlo;CGMC)方法。待
模擬之聚合物可能含有數百萬個珠粒,且用於此類聚合物之退火製程可需要經由數百萬個模擬步驟來模擬數百萬個珠粒之運動。甚至小的區亦可花費數小時來進行模擬,此在虛擬製作流程中係不可用的。參見(例如)A.Detcheverry、H.Kang、K.C.Daoulas、M.Müller、P.F.Nealey及J.J.de Pablo之「用於嵌段共聚物及奈米複合物之粗粒模型的蒙特卡洛模擬(Monte Carlo Simulations of a Coarse Grain Model for Block Copolymers and Nanocomposites)」(Macromolecules,41(13),pp.4989-5001,(2008))。類似地,被稱作自洽場論(self-consistent field theory;SCFT)之另一技術代替地將鏈模型化為連續分佈而非離散珠粒,且在每一步驟藉由根據該分佈所計算之平均場來更改彼分佈。參見(例如)A.W.Bosse、C.J.García-Cervera及G.H.Fredrickson之「在橫向限制之嵌段共聚物薄膜中之微晶疇排序(Microdomain ordering in laterally confined block copolymer thin films)」(Macromolecules,40(26),pp.9570-9581,(2007))。雖然SCFT不像CGMC一樣具預測性,但其可在大多數狀況下被依賴以預測正確形態。遺憾地,SCFT在虛擬製作期間進行模擬亦過慢,且其所預測之細節層級對於整合至虛擬製作流程中係不必要的。
本發明之實施例藉由採用不同技術以在虛擬製作環境中模型化DSA步驟來處理使用諸如CGMC及SCFT之早先技術時固有的時間問題。藉由虛擬製作環境
來建立3D模型,該3D模型表示及描繪可由於應用DSA步驟作為用於所關注之半導體裝置結構之較大製程序列之部分而引起的可能變化。實施例捕捉聚合物偏析成單獨晶疇之相關行為,藉此允許以適於虛擬製作流程之速度進行DSA步驟之模型化。
更特定而言,在一個實施例中,採用具有單一預定義參數(在本文中被稱作「」)之經修改之胞元動力系統(CDS)模擬作為較大虛擬製作製程序列中之DSA步驟之部分。CDS為藉由觀察嵌段共聚物分離成晶疇且彼等晶疇為特定自然週期L 0的現象而最初被開發為聚合物模擬之快速方法的現象模擬方法。找到了模仿此現象之偏微分方程式。參見例如M.Pinna及A.V.Zvelindovsky之「具有胞元動力學之嵌段共聚物的大規模模擬(Large scale simulation of block copolymers with cell dynamics)」(Eur.Phys.J.B,85(6),(2012))。與CGMC及SCFT不同,此技術從未直接模型化聚合物鏈且因此可比CGMC或SCFT執行得更快。本發明之實施例修改了此技術(如下文進一步所闡釋)以變得適合於用作虛擬製作流程之部分。
用於對稱雙嵌段共聚物(f A =f B =0.5,其中f A 及f B 為A嵌段及B嵌段各自之每鏈體積分數)之CDS方法先前已應用於藉由對經修改之Cahn-Hillard方程式進行Yoshimoto求解而模擬DSA:
參見(例如)K.Yoshimoto及T.Taniguchi之「化學預圖案化表面上之導向式自組裝缺陷的大規模動力學(Large-scale dynamics of directed self-assembly defects on chemically pre-patterned surface)」(Proc.SPIE 8680,86801I(2013))。在以上方程式中, ,其中,其中、為在空間中之點r處及時間上之點t時嵌段A及嵌段B各自之體積分數濃度。參數b、u、K及B取決於聚合物性質,諸如Flory-Huggins參數χ、聚合度N,及如先前所描述之f A 、f B 。
然而,Yoshimoto方法過於資源密集(尤其是在時間上)而不能在虛擬製作環境中執行。為了整合至用於半導體裝置結構之虛擬製作流程中,根據聚合物性質進行模型化並非優先順序。僅必須模型化聚合物之行為,此係因為其與整合至虛擬製作流程中相關。此係因為等到DSA步驟整合至全流程中時,已經選擇聚合物且設定L 0。相關行為是具有適當L 0之適當線(或其他結構)圖案的建立,且亦是基於基礎預圖案及邊界空間之態樣的正確缺陷機率。為此,在一個實施例中,如下文所描述,對於給定形態之所有雙嵌段聚合物,可使用一組固定參數b、u、K及B進行模擬,且該組彼等參數可經選擇以最佳化模擬速度,此為包括於虛擬製作軟體流程中所必要。因此,可重新按比例調整及簡化用於對稱雙嵌段共聚物之CDS方程式,使得其僅含有單一參數:
在本發明之經修改方程式中,為唯一參數且與L 0直接相關。參見(例如)A.Chakrabarti、R.Toral及J.D.Gunton之「在三個維度上按比例調整嵌段共聚物之模型的行為(Scaling behavior of a model of block copolymers in three dimensions)」(Phys.Rev.A,44(10),p.6503,(1991))。在給出所要L 0的情況下,可選擇,使得該模擬將偏析成大小為L 0之晶疇。可使用計算裝置來求解經修改方程式以產生聚合物之時間演進,如圖13A及圖13B所展示。為此,吾人可使用離散化技術,諸如有限差分法及向前時間步進。可藉由以初始(r,0)作為圍繞1-2f B 之平均濃度之隨機值開始來模擬退火製程,且可花時間來模擬經修改方程式直至達到穩態。僅在退火之後的最終狀態為虛擬製作中所關注。然而,當L 0需要過低之時,該模擬要花費限制較長之時間來達到最終退火狀態,且計算時間變得不切實際的。相反地,若增加得過多,則模擬將更快地達到其最終狀態,但層狀組織或其他聚合物形態可在其寬度上含有過少之離散胞元而不能準確地解析A聚合物晶疇與B聚合物晶疇之間的邊界。選擇較小胞元大小將會更好地解析此等邊界,但因而將會引起較長模擬時間,因而抵消了較大之益處。因此,在如上文所提及及下文進一步所闡釋之一個實施例中,針對所有L0值使用預定作為用於在虛擬製作序列中之DSA步驟期間求解方程式的模型
參數,以作為邊界解析度之準確性與模擬速度之間的取捨。在下文中,對應於此預定之L 0 將被稱作最佳自然週期。
在一實施例中,在DSA步驟中使用本發明之經修改之CDS方程式,可快速地模擬該DSA步驟以產生具有所要L0之圖案,同時針對特定退火時間及模型線邊緣粗糙度而獨立地控制缺陷機率。在實體上,經修改之CDS方程式之控制A單體鏈與B單體鏈彼此偏析之強烈程度。較小意謂A與B彼此更強烈地排斥,且因此更大程度地偏析且在A與B之間的邊界附近不會如此多地混合。然而,對於虛擬製作模型化,偏析如何發生之細節並非必要的。代替地,DSA步驟之執行會引起界定A比B多且反之亦然之處之間的邊界的模擬,以便預測將用於後續製作步驟之圖案。換言之,本發明之虛擬製作環境不集中於模型化偏析現象,而僅模型化最終行為。
因為對於任何均會發生偏析,所以在一個實施例中,針對給定形態之所有模擬選擇單一(或等效地,b、u、K及B之單一集合),且在空間上按比例調整結果以具有適當L0。在彼實施例中,基於使用者請求之自然週期與最佳自然週期的比率來按比例調整預圖案。舉例而言,若用於經修改之CDS方程式之預定(選定)給出最佳自然週期且虛擬製作環境之使用者已請求L0=20,則在模擬之前將晶疇按比例調整達10/20=0.5。若虛擬製作環境中包括預圖案之聚合物區的大小為
100×100×100且化學預圖案具有寬度20以匹配於L0,則按比例調整模擬晶疇以具有大小50×50×50,且預圖案現具有寬度10,該寬度匹配於針對固定之最佳自然週期。製程序列中之DSA步驟接著如先前所描述而執行模擬,該模擬產生具有之DSA圖案。接著類似地將DSA圖案結果重新按比例調整達20/10=2(L 0/)之因數以給出經請求之晶疇大小L0=20。此有效地反轉早先在該序列中執行之按比例調整。
虛擬製作主要係在確定性環境中完成。此意謂,若單一設計製程實驗經由虛擬製作引擎運作多次,則將獲得相同結果。對於幾乎所有使用模型,此確定性行為係適當的,從而實現標稱模型校準,及確定性製程變化之分析。然而,導向式自組裝與大多數其他製程相當不同。DSA製程之初始步驟為在隨機位置((r,0),如上文所描述)中將嵌段共聚物施加至晶圓,其中聚合物元素具有隨機分佈。經由退火製程,此等聚合物自身排列成更有序之形式。最終結果係部分地歸因於材料之持續時間及條件、範本及退火製程,但亦歸因於聚合物沈積之隨機初始狀態。因此,實際上,單一設計製程實驗運作多次可能會導致許多不同之個別結果。此非確定性行為對於理解DSA及將DSA整合至全虛擬製作流程中為必需的。舉例而言,必須設計及開發後續製程以考量不僅是聚合物之標稱厚度之變化或範本圖案化,而且亦考量起始聚合物之固有隨機性。本發明之實施例使得能夠在虛擬製作系統中進行DSA模
型化,該模型化考量此初始製程隨機化,且花時間(花模擬時間而非退火製程時間)演進成更有序之行為。將此非確定性行為併入于本發明之虛擬製作環境中對於比如DSA之此類製程而言為必需的,且使得虛擬製作系統之使用者能夠適當地模型化完全整合或製造製程流程中之DSA前及DSA後製程捲入。
如上文所論述,虛擬製作環境利用2D設計資料及一製程序列兩者來執行製作運作,該製程序列包括多個製作製程。在一個實施例中,該製程序列包括具有聚合物晶疇寬度之使用者請求參數(L0)的DSA步驟。使用者請求參數亦可包括但不限於針對預圖案之每一材料的化學親和性、嵌段之體積分數f A 及f B ,及用以控制隨機初始狀態之亂數種子。使用者請求參數可由使用者經由圖形使用者介面鍵入,該圖形使用者介面係由虛擬製作環境產生。應瞭解,在替代實施例中,可以程式設計方式提供經請求之L0及用作DSA步驟之輸入的其他參數。
圖16描繪由本發明之一實施例執行以將DSA步驟包括於虛擬製作製程序列中的步驟之例示性序列。該例示性序列起始於在虛擬製作環境中接收與待虛擬地製作之半導體裝置結構相關之2D設計資料及製程序列的選擇。該製程序列包括DSA步驟(步驟1602)。在大多數狀況下,2D設計資料及製程序列之選擇將由使用者經由圖形使用者介面而進行,該使用者圖形介面係由虛擬製作環境產生,但應瞭解,該等選擇亦可基於預定準則而以程式
設計方式進行。虛擬製作運作開始且基於執行該製程序列中之製程直至該DSA步驟之結果來建立選定半導體裝置結構之3D模型(步驟1604)。在起始DSA步驟之前在3D模型中之基板上建立預圖案(步驟1606)。該預圖案可為化學預圖案或物理預圖案。接著使用預圖案作為引導來執行製程序列中之DSA步驟以模擬執行DSA對半導體裝置結構模型之效應(步驟1608)。接著在虛擬製作運作期間執行製程序列中之任何剩餘製程以完成所關注之半導體裝置結構之3D模型的建構(步驟1610)。可向使用者顯示或匯出完成之3D模型以供進一步處理。舉例而言,完成之3D模型可用作用於在實體製作環境中改變實體製作序列之基礎。
在執行DSA步驟之後,使用所得之線、圓柱體或其他形狀以作為虛擬製作序列之其餘部分之部分而圖案化基礎結構。彼等基礎結構經歷後續處理,且所有製程步驟之淨效應判定最終裝置結構且因此判定最終裝置功能或故障。因此,模型化DSA在其對裝置結構之下游效應方面為重要的。另外,先前步驟對DSA步驟中使用之預圖案的效應亦可影響由模擬引起之形狀且因此影響裝置功能或故障。此等兩種狀況均要求DSA整合至虛擬製作環境中。舉例而言,製程整合器可能希望比較由於在總製程流程中之中間步驟處應用DSA來執行圖案化與使用競爭技術(諸如自對準四方圖案化(SAQP))而引起之差異。此類技術建立可能在與DSA不同之方面與完全為所要之結構
不同的且因此在不同情形下導致裝置故障的結構。在虛擬製作流程中具有DSA會提供作出取捨之方式,該取捨對於決定在真實製作流程中將使用哪一步驟係必要的。因此,經由如本文中所描述在虛擬製作環境中模型化DSA步驟,本發明之實施例向半導體裝置結構製造之領域提供顯著改良。
在使用化學預圖案之一個實施例中,使用者控制由DSA步驟產生的形狀(線、圓柱體等等)之缺陷機率。因為本發明之虛擬製作系統可能不會準確地模型化聚合物偏析(因為實施例集中於模型化由該偏析造成之行為而非偏析自身之動作),所以DSA步驟可能不會自然地預測正確之形狀缺陷機率。然而,因為化學預圖案針對A嵌段或B嵌段之吸引強度控制圖案退火之速度,所以可經由使用者介面向使用者提供修改此強度以及修改退火時間以達成正確機率的選項。圖17中說明此能力,圖17展示先前在圖13A中所展示之結構在各種退火時間(1701、1702及1703)之後的俯視圖及對應之預圖案強度(1711、1712及1713)(時間及強度係以任意單位而描繪)。選定退火時間及強度參數影響在執行DSA時的線之可能缺陷結果。舉例而言,就圖13A之預圖案線1301之強度S=3(1703)而言,對於所有退火時間,缺陷係不大可能的。然而,對於強度S=2(1702),在時間T=10(1712)時,少許線缺陷係可能的,且此後可能性更小,且對於強度S=1(1701),對於所有退火時間(1711、1712及1713),眾多線缺陷係
可能的。較高強度參數引起較快退火,而用於DSA步驟之較低強度參數產生含有缺陷及未對齊部分之形狀。
在另一實施例中,雖然在DSA模擬期間產生之圖案線看似完全筆直,但在更近距離之檢查後,邊緣之隨機性就使其變粗糙。舉例而言,圖18描繪已經歷DSA步驟而引起形成展現線粗糙度1802之次微影線的半導體裝置結構。該線粗糙度可能會改變由後續製程步驟建立之圖案以產生裝置故障。因此,為了在製程中避免無意之下游效應,可模型化粗糙度且藉由在退火完成之後在A嵌段與B嵌段之間的邊界處明確地增加粗糙度而考量粗糙度。此可藉由將該邊界垂直於其表面以某一幅度及相關長度之隨機性進行移動而完成,如為了在曝光之後的光阻劑中模型化線邊緣及線寬粗糙度所進行。
在一個實施例中,可單獨地模擬DSA步驟以理解DSA步驟自身之行為。在此類模擬中,執行DSA步驟,且如上文所描述而按比例調整/重新按比例調整預圖案,而不執行製程序列中之後續步驟。
本發明之實施例的部分或全部可被提供為體現於一或多個非暫時性媒體上或中之一或多個電腦可讀程式或程式碼。該等媒體可為但不限於硬碟、緊密光碟、數位影音光碟、快閃記憶體、PROM、RAM、ROM或磁帶。一般而言,電腦可讀程式或程式碼可以任何計算語言予以實施。
因為可在不脫離本發明之範疇的情況下進行
某些改變,所以希望以上描述中所含有或隨附圖式中所展示之所有事物被解譯為說明性的而非按字面意義予以解譯。熟習此項技術者將認識到,在不脫離本發明之範疇的情況下,可更改諸圖中所描繪之步驟及架構之序列,且本文中所含有之說明為本發明之眾多可能描述中之突出實例。
本發明之實例實施例之前述描述提供說明及描述,但並不意欲為詳盡的或將本發明限於所揭示之精確形式。按照以上教示之修改及變化係可能的,且可根據本發明之實踐而獲取該等修改及變化。舉例而言,雖然已描述一系列動作,但在與本發明之原理一致的其他實施方案中可修改該等動作之次序。另外,可並行地執行非相依動作。
122‧‧‧製程編輯器
402‧‧‧可用製程步驟
404‧‧‧材料資料庫
406‧‧‧製程參數
410‧‧‧製程序列
412‧‧‧子序列
413‧‧‧選定步驟
414‧‧‧「量測CD」之步驟
420‧‧‧所需參數
Claims (24)
- 一種保持用於在一半導體裝置結構之一3D模型之虛擬製作期間執行導向式自組裝(DSA)之電腦可執行指令的非暫時性電腦可讀媒體,該等指令在被執行時致使計算裝置進行以下操作:針對在一計算裝置產生之虛擬製作環境中待虛擬地製作之一半導體裝置結構接收2D設計資料及包括複數個製程之一製程序列的一選擇,該複數個製程包括經設計成產生具有一經請求自然週期之一聚合物形態的一DSA步驟;運用該計算裝置而使用該2D設計資料及該製程序列來執行用於該半導體裝置結構之虛擬製作,該虛擬製作被執行直至該製程序列中之該DSA步驟且建置一3D模型;在起始該DSA步驟之執行之前在該3D模型中之一基板上建立一預圖案;使用該預圖案作為一引導來執行該DSA步驟以模擬DSA對該3D模型之效應;及藉由在該DSA步驟之後執行該製程序列中之剩餘製程來完成該半導體裝置結構之該3D模型之該虛擬製作,其中向一使用者顯示或匯出該完成之3D模型以供進一步處理。
- 如申請專利範圍第1項之媒體,其中該DSA步驟對該3D模型執行虛擬化學磊晶或表面起伏磊晶中之一者。
- 如申請專利範圍第1項之媒體,其中該DSA步驟界定用於在該等剩餘製程之該執行期間製作互連線的次微影線。
- 如申請專利範圍第1項之媒體,其中該DSA步驟界定用於在該等剩餘製程之該執行期間製作接點或通路的孔。
- 如申請專利範圍第1項之媒體,其中該DSA步驟界定用於在該等剩餘製程之該執行期間製作該半導體裝置結構之一部分的圓柱體之陣列。
- 如申請專利範圍第1項之媒體,其中該DSA步驟使用具有一單一預定義參數之一經修改之胞元動力系統(CDS)方程式,該經修改之CDS方程式的執行引起具有一最佳自然週期之一聚合物形態。
- 如申請專利範圍第6項之媒體,其中該等指令之執行致使該計算裝置藉由以下操作來執行該DSA步驟:基於該經請求自然週期及該最佳自然週期來在該3D模型中按比例調整一預圖案,對該預圖案執行DSA模擬以產生具有一聚合物形態之一DSA圖案結果,該聚合物形態具有該最佳自然週期,及重新按比例調整該DSA圖案結果以提供該經請求自然週期。
- 如申請專利範圍第1項之媒體,其中該DSA步驟之該執行藉由對經退火結構進行後處理以增加粗糙度而考 量該3D模型中由DSA產生之線邊緣及線寬粗糙度。
- 一種用於在一半導體裝置結構之一3D模型之虛擬製作期間執行導向式自組裝(DSA)之方法,包含:針對在一計算裝置產生之虛擬製作環境中待虛擬地製作之一半導體裝置結構接收2D設計資料及包括複數個製程之一製程序列的一選擇,該複數個製程包括經設計成產生具有一經請求自然週期之一聚合物形態的一DSA步驟;運用該計算裝置而使用該2D設計資料及該製程序列來執行用於該半導體裝置結構之虛擬製作,該虛擬製作被執行直至該製程序列中之該DSA步驟且建置一3D模型;在起始該DSA步驟之執行之前在該3D模型中之一基板上建立一預圖案;使用該預圖案作為一引導來執行該DSA步驟以模擬DSA對該3D模型之效應;及藉由在該DSA步驟之後執行該製程序列中之剩餘製程來完成該半導體裝置結構之該3D模型之該虛擬製作,其中向一使用者顯示或匯出該完成之3D模型以供進一步處理。
- 如申請專利範圍第9項之方法,其中該DSA步驟對該3D模型執行虛擬化學磊晶或表面起伏磊晶中之一者。
- 如申請專利範圍第9項之方法,其中該DSA步驟界定用於在該等剩餘製程之該執行期間製作互連線的次 微影線。
- 如申請專利範圍第9項之方法,其中該DSA步驟界定用於在該等剩餘製程之該執行期間製作接點或通路的孔。
- 如申請專利範圍第9項之方法,其中該DSA步驟界定用於在該等剩餘製程之該執行期間製作該半導體裝置結構之一部分的圓柱體之陣列。
- 如申請專利範圍第9項之方法,其中該DSA步驟使用具有一單一預定義參數之一經修改之胞元動力系統(CDS)方程式,該經修改之CDS方程式的執行引起具有一最佳自然週期之一聚合物形態。
- 如申請專利範圍第14項之方法,其中藉由以下操作來執行該DSA步驟:基於該經請求自然週期及該最佳自然週期來在該3D模型中按比例調整一預圖案,對該預圖案執行DSA模擬以產生具有一聚合物形態之一DSA圖案結果,該聚合物形態具有該最佳自然週期,及重新按比例調整該DSA圖案結果以提供該經請求自然週期。
- 如申請專利範圍第9項之方法,其中該DSA步驟之該執行藉由對經退火結構進行後處理以增加粗糙度而考量該3D模型中由DSA產生之線邊緣及線寬粗糙度。
- 一種虛擬製作系統,包含: 一計算裝置,該計算裝置被裝備有一處理器且經組態以運用一3D模型化引擎來接收輸入資料,該輸入資料包括用於待虛擬地製作之一半導體裝置結構的2D設計資料及一製程序列,該製程序列包括複數個製程,該複數個製程包括經設計成產生具有一經請求自然週期之一聚合物形態的一DSA步驟,該處理器經組態以執行致使該計算裝置進行以下操作之指令:使用該2D設計資料及該製程序列來執行用於該半導體裝置結構之虛擬製作,該虛擬製作被執行直至該製程序列中之該DSA步驟且建置一3D模型;在起始該DSA步驟之執行之前在該3D模型中之一基板上建立一預圖案;使用該預圖案作為一引導來執行該DSA步驟以模擬DSA對該3D模型之效應;藉由在該DSA步驟之後執行該製程序列中之剩餘製程來完成該半導體裝置結構之該3D模型之該虛擬製作;及一顯示表面,該顯示表面與該計算裝置通信且使得能夠向一使用者顯示該3D模型。
- 如申請專利範圍第17項之系統,其中該DSA步驟對該3D模型執行虛擬化學磊晶或表面起伏磊晶中之一者。
- 如申請專利範圍第17項之系統,其中該DSA步驟界定用於在該等剩餘製程之該執行期間製作互連線的次 微影線。
- 如申請專利範圍第17項之系統,其中該DSA步驟界定用於在該等剩餘製程之該執行期間製作接點或通路的孔。
- 如申請專利範圍第17項之系統,其中該DSA步驟界定用於在該等剩餘製程之該執行期間製作該半導體裝置結構之一部分的圓柱體之陣列。
- 如申請專利範圍第17項之虛擬製作系統,其中該DSA步驟使用具有一單一預定義參數之一經修改之胞元動力系統(CDS)方程式,該經修改之CDS方程式的執行引起具有一最佳自然週期之一聚合物形態。
- 如申請專利範圍第22項之虛擬製作系統,其中藉由以下操作來執行該DSA步驟:基於該經請求自然週期及該最佳自然週期來在該3D模型中按比例調整一預圖案,對該預圖案執行DSA模擬以產生具有一聚合物形態之一DSA圖案結果,該聚合物形態具有該最佳自然週期,及重新按比例調整該DSA圖案結果以提供該經請求自然週期。
- 如申請專利範圍第17項之虛擬製作系統,其中該DSA步驟之該執行藉由對經退火結構進行後處理以增加粗糙度而考量該3D模型中由DSA產生之線邊緣及線寬粗糙度。
Applications Claiming Priority (4)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US201562215623P | 2015-09-08 | 2015-09-08 | |
US62/215,623 | 2015-09-08 | ||
US15/089,999 | 2016-04-04 | ||
US15/089,999 US9965577B2 (en) | 2013-03-14 | 2016-04-04 | System and method for performing directed self-assembly in a 3-D virtual fabrication environment |
Publications (2)
Publication Number | Publication Date |
---|---|
TW201723900A TW201723900A (zh) | 2017-07-01 |
TWI712945B true TWI712945B (zh) | 2020-12-11 |
Family
ID=60047386
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
TW105128980A TWI712945B (zh) | 2015-09-08 | 2016-09-07 | 用於在3d虛擬製作環境中執行導向式自組裝之系統及方法 |
Country Status (1)
Country | Link |
---|---|
TW (1) | TWI712945B (zh) |
Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
TW200717592A (en) * | 2005-10-31 | 2007-05-01 | Taiwan Semiconductor Mfg Co Ltd | Metrology method, virtual metrology system and computer-readable medium |
US20110209106A1 (en) * | 2010-02-19 | 2011-08-25 | International Business Machines Corporation | Method for designing optical lithography masks for directed self-assembly |
TW201500950A (zh) * | 2013-03-14 | 2015-01-01 | Coventor Inc | 於三維虛擬製造環境中使用材料特定行爲參數之多蝕刻製程 |
TW201506657A (zh) * | 2013-03-14 | 2015-02-16 | Coventor Inc | 三維虛擬製造環境中的設計規則檢查 |
TW201506658A (zh) * | 2013-03-14 | 2015-02-16 | Coventor Inc | 於三維虛擬製造環境中將磊晶生長模型化之系統與方法 |
-
2016
- 2016-09-07 TW TW105128980A patent/TWI712945B/zh active
Patent Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
TW200717592A (en) * | 2005-10-31 | 2007-05-01 | Taiwan Semiconductor Mfg Co Ltd | Metrology method, virtual metrology system and computer-readable medium |
US20110209106A1 (en) * | 2010-02-19 | 2011-08-25 | International Business Machines Corporation | Method for designing optical lithography masks for directed self-assembly |
TW201500950A (zh) * | 2013-03-14 | 2015-01-01 | Coventor Inc | 於三維虛擬製造環境中使用材料特定行爲參數之多蝕刻製程 |
TW201506657A (zh) * | 2013-03-14 | 2015-02-16 | Coventor Inc | 三維虛擬製造環境中的設計規則檢查 |
TW201506658A (zh) * | 2013-03-14 | 2015-02-16 | Coventor Inc | 於三維虛擬製造環境中將磊晶生長模型化之系統與方法 |
Also Published As
Publication number | Publication date |
---|---|
TW201723900A (zh) | 2017-07-01 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP7266138B2 (ja) | 仮想半導体デバイス製作環境においてプロセスモデル較正を実行するためのシステムと方法 | |
TWI680378B (zh) | 用於半導體裝置結構之虛擬製造環境之非暫態電腦可讀媒體、計算裝置實施方法以及虛擬製造系統 | |
TWI628552B (zh) | 用於三維虛擬製造環境中的設計規則檢查之非暫態電腦可讀媒體、方法及系統 | |
US9965577B2 (en) | System and method for performing directed self-assembly in a 3-D virtual fabrication environment | |
TWI616765B (zh) | 於三維虛擬製造環境中使用材料特定行爲參數之多蝕刻製程 | |
TWI601025B (zh) | 於三維虛擬製造環境中將磊晶生長模型化之系統與方法 | |
TWI831968B (zh) | 虛擬半導體裝置製造環境中之製程窗的最佳化系統及方法 | |
TWI712945B (zh) | 用於在3d虛擬製作環境中執行導向式自組裝之系統及方法 | |
US20230205075A1 (en) | System and method for performing local cdu modeling and control in a virtual fabrication environment | |
US10885253B2 (en) | System and method for determining dimensional range of repairable defects by deposition and etching in a virtual fabrication environment | |
TWI851237B (zh) | 非暫態電腦可讀媒體、用於處理模型校正之計算裝置實施方法、與虛擬製造系統 | |
TW202232361A (zh) | 在虛擬製造環境中執行變形及應力分析模型建構之系統和方法 | |
TW202316305A (zh) | 用於確定在半導體裝置虛擬製造環境中的規格界限之系統及方法 | |
KR20220092603A (ko) | 가상 제조 환경에서 리플로우 모델링 (reflow modeling) 을 수행하기 위한 시스템 및 방법 | |
TW202349131A (zh) | 執行3d光阻輪廓生成的系統及方法 | |
CN118235134A (zh) | 用于在虚拟制造环境中执行孔轮廓建模的系统和方法 |