KR20160013920A - 다층 타겟 설계 - Google Patents

다층 타겟 설계 Download PDF

Info

Publication number
KR20160013920A
KR20160013920A KR1020157035777A KR20157035777A KR20160013920A KR 20160013920 A KR20160013920 A KR 20160013920A KR 1020157035777 A KR1020157035777 A KR 1020157035777A KR 20157035777 A KR20157035777 A KR 20157035777A KR 20160013920 A KR20160013920 A KR 20160013920A
Authority
KR
South Korea
Prior art keywords
target
parallel
layers
process layers
features
Prior art date
Application number
KR1020157035777A
Other languages
English (en)
Other versions
KR102066320B1 (ko
Inventor
아미르 누리엘
Original Assignee
케이엘에이-텐코 코포레이션
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 케이엘에이-텐코 코포레이션 filed Critical 케이엘에이-텐코 코포레이션
Publication of KR20160013920A publication Critical patent/KR20160013920A/ko
Application granted granted Critical
Publication of KR102066320B1 publication Critical patent/KR102066320B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/10—Measuring as part of the manufacturing process
    • H01L22/12—Measuring as part of the manufacturing process for structural parameters, e.g. thickness, line width, refractive index, temperature, warp, bond strength, defects, optical inspection, electrical measurement of structural dimensions, metallurgic measurement of diffusions
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01N—INVESTIGATING OR ANALYSING MATERIALS BY DETERMINING THEIR CHEMICAL OR PHYSICAL PROPERTIES
    • G01N21/00—Investigating or analysing materials by the use of optical means, i.e. using sub-millimetre waves, infrared, visible or ultraviolet light
    • G01N21/01—Arrangements or apparatus for facilitating the optical investigation
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01N—INVESTIGATING OR ANALYSING MATERIALS BY DETERMINING THEIR CHEMICAL OR PHYSICAL PROPERTIES
    • G01N21/00—Investigating or analysing materials by the use of optical means, i.e. using sub-millimetre waves, infrared, visible or ultraviolet light
    • G01N21/84—Systems specially adapted for particular applications
    • G01N21/88—Investigating the presence of flaws or contamination
    • G01N21/95—Investigating the presence of flaws or contamination characterised by the material or shape of the object to be examined
    • G01N21/9501—Semiconductor wafers
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/70—Microphotolithographic exposure; Apparatus therefor
    • G03F7/70483—Information management; Active and passive control; Testing; Wafer monitoring, e.g. pattern monitoring
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/70—Microphotolithographic exposure; Apparatus therefor
    • G03F7/70483—Information management; Active and passive control; Testing; Wafer monitoring, e.g. pattern monitoring
    • G03F7/70605—Workpiece metrology
    • G03F7/70616—Monitoring the printed patterns
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F30/00—Computer-aided design [CAD]
    • G06F30/30—Circuit design
    • G06F30/39—Circuit design at the physical level
    • G06F30/392—Floor-planning or layout, e.g. partitioning or placement
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F30/00—Computer-aided design [CAD]
    • G06F30/30—Circuit design
    • G06F30/39—Circuit design at the physical level
    • G06F30/398—Design verification or optimisation, e.g. using design rule check [DRC], layout versus schematics [LVS] or finite element methods [FEM]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/20—Sequence of activities consisting of a plurality of measurements, corrections, marking or sorting steps
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01N—INVESTIGATING OR ANALYSING MATERIALS BY DETERMINING THEIR CHEMICAL OR PHYSICAL PROPERTIES
    • G01N2201/00—Features of devices classified in G01N21/00
    • G01N2201/02—Mechanical
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01N—INVESTIGATING OR ANALYSING MATERIALS BY DETERMINING THEIR CHEMICAL OR PHYSICAL PROPERTIES
    • G01N2201/00—Features of devices classified in G01N21/00
    • G01N2201/12—Circuits of general importance; Signal processing
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T428/00—Stock material or miscellaneous articles
    • Y10T428/24—Structurally defined web or sheet [e.g., overall dimension, etc.]
    • Y10T428/24479—Structurally defined web or sheet [e.g., overall dimension, etc.] including variation in thickness
    • Y10T428/2457—Parallel ribs and/or grooves

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Theoretical Computer Science (AREA)
  • Biochemistry (AREA)
  • General Health & Medical Sciences (AREA)
  • Analytical Chemistry (AREA)
  • Immunology (AREA)
  • Pathology (AREA)
  • Chemical & Material Sciences (AREA)
  • Health & Medical Sciences (AREA)
  • Life Sciences & Earth Sciences (AREA)
  • Geometry (AREA)
  • Evolutionary Computation (AREA)
  • General Engineering & Computer Science (AREA)
  • Architecture (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)
  • Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)
  • Preparing Plates And Mask In Photomechanical Process (AREA)

Abstract

다층 타겟들, 설계 파일들 및 그 설계 및 생산 방법들이 제공된다. 다층 타겟들은 특정 영역들에서 평행 분할 특색들을 갖도록 배열된 프로세스 층들과, 상기 특정 영역들에서 상기 프로세스 층들의 평행 분할 특색들에 수직인 타겟 요소들을 포함하는 타겟 층을 포함한다.

Description

다층 타겟 설계{MULTI-LAYERED TARGET DESIGN}
관련 출원에 대한 교차 참조
이 출원은 2013년 5월 29일자 출원된 미국 가특허 출원 제61/828,578를 우선권 주장하며, 이 우선권 출원은 인용에 의해 그 전체가 본원에 통합된다.
기술 분야
본 발명은 계측 분야에 관한 것으로, 보다 자세하게 계측 타겟들에 관한 것이다.
계측 타겟들은 웨이퍼 생산 단계들의 품질을 표시하는 파라미터들의 측정을 가능하게 하고 웨이퍼상의 구조물들의 설계와 구현 간의 대응성을 정량화하도록 설계된다. 특수한 구조물들로서의 계측 타겟들은 소자 유사성 및 광학적 가측성(measurability)을 위한 필요조건을 최적화한다. 반도체 제조 설계 규칙들에 대한 타겟들의 순응은 타겟들의 정확한 생산에 기여하지만 타겟들의 광학적 가측성을 감소시킬 수 있다.
미국 특허 공개 제2012/0033215호 및 미국 특허 제8,243,273호에는 설계 규칙들과의 순응성을 개선하기 위해 타겟 설계에 더미필(dummyfill)을 추가하는 것이 개시되어 있고, 상기 특허 문헌들은 인용에 의해 그 전체가 본원에 통합된다.
본 발명의 일 양태는 특정 영역들에서 평행 분할 특색(segmentation feature)들을 갖도록 배열된 적어도 2개의 프로세스 층들, 및 상기 특정 영역들에서 상기 프로세스 층들의 평행 분할 특색들에 수직인 타겟 요소들을 포함하는 적어도 하나의 타겟 층을 포함하는 다층 타겟을 제공한다.
본 발명의 전술한, 추가적인, 및/또는 다른 양태들 및/또는 장점들은 이어지는 상세한 설명에서 개시되고, 이러한 양태 및/또는 장점은 아마도 상세한 설명으로부터 추론 가능하고, 및/또는 본 발명의 실시에 의해 알 수 있을 것이다.
본 발명의 실시형태를 더 잘 이해할 수 있도록 및 본 발명의 실시형태가 어떻게 효과를 내는지 보이기 위해, 이제 순전히 예로서 첨부 도면을 참조하기로 하고, 도면 전체에 있어서 동일한 참조 번호들은 대응하는 요소들 또는 섹션들을 나타낸다.
도 1a는 본 발명의 일부 실시형태들에 따른 다층 타겟들의 하이레벨 개략도이다.
도 1b는 본 발명의 일부 실시형태들에 따른 타겟 요소들 및 그들 각각의 주변부의 하이레벨 개략도이다.
도 2a 및 도 2b는 각각 본 발명의 일부 실시형태들에 따른 예시적인 다층 타겟 및 그 층들의 하이레벨 개략도이다.
도 3a 및 도 3b는 각각 본 발명의 일부 실시형태들에 따른 예시적인 다층 타겟 및 그 층들의 하이레벨 개략도이다.
도 4a 및 도 4b는 각각 본 발명의 일부 실시형태들에 따른 예시적인 다층 타겟 및 그 층들의 하이레벨 개략도이다.
도 5는 본 발명의 일부 실시형태들에 따른 방법을 보인 하이레벨 흐름도이다.
상세한 설명을 기술하기 전에 이하에서 사용하는 소정 용어들의 정의를 설명하는 것이 도움이 될 것이다.
이 명세서에서 사용하는 용어 "계측 타겟" 또는 "타겟"은 계측 목적으로 사용되는 웨이퍼상에 설계 또는 생산된 구조물들로서 정의된다. 이 명세서에서 사용하는 용어 "타겟 요소"는 개별적인 타겟 영역들 또는 박스들, 격자 바(grating bar)들 등과 같은 계측 타겟 내의 특색(feature)으로서 정의된다. 타겟 요소들은 충만되어 있거나 비어있을 수 있고(갭들), 또한 분할될 수 있는데, 즉, 타겟 요소들은 타겟 요소를 누적적으로 구성하는 복수의 작은 특색들을 포함할 수 있다. 타겟은 타겟 요소들을 포함하는 것으로서 인용되고, 각각의 "타겟 요소"는 그 배경으로부터 구별되는 타겟의 특색이며, "배경"은 동일한 층 또는 다른 층(타겟 요소의 위 또는 아래에 있는 층)에서 타겟 요소에 근접한 웨이퍼 영역이다. 특히, 타겟 요소의 용어 "주변부"는 동일한 층 내에서 타겟 요소 주변의 바로 인접하는 층을 말한다. 이 명세서에서 사용하는 용어 "특정 영역"은 타겟 요소를 둘러싸는 타겟의 영역으로서 정의되는데, 즉, 특정 영역은 타겟 요소 자체와 그 바로 인접하는 배경을 포함한다.
이 명세서에서 사용하는 용어 "층", "프로세스 층" 및 "타겟 층"은 포토리소그래피 공정의 임의의 단계들에서 사용되는 임의의 층들로서 정의된다. 용어 "타겟 층"은 측정될 타겟 요소들을 가진 층을 다른 층으로부터 구별하기 위해 사용되고, "프로세스 층들"은 타겟 층의 타겟 요소들과 관련하여 순차적으로 또는 동시에 측정되는 타겟 요소들을 또한 갖고 있을 수 있다. 그러므로, 프로세스 층들 및 타겟 층이라고 하는 층들의 표시법은 발명을 제한하는 것으로 이해하여서는 안되고, 타겟 구조물 및 설계 원리를 명확화하는데 단순히 도움을 주는 것으로서 이해하여야 한다. 본 명세서에서 비제한적인 방식으로 사용되는 층들의 예시들은 산화물 또는 산화물 확산(oxide diffusion, OD) 층들, 폴리실리콘(폴리) 층들 및 접촉 층들을 포함한다.
이 명세서에서 사용하는 용어 "주기적 구조"는 소정의 주기성을 나타내는, 적어도 하나의 층에서 설계 또는 생산된 임의 종류의 구조를 말한다. 상기 주기성은 그 피치, 즉 그 공간적 빈도에 의해 특징화된다. 예를 들면, 타겟 요소로서의 바(bar)는 서로 이격된 평행선들의 그룹으로서 생산될 수 있고, 이것에 의해 요소의 최소 특색 크기를 감소시키고 타겟 내의 단조로운 영역들을 회피한다.
이 명세서에서 사용하는 용어 "분할 특색들"은 전형적인 소자 특색들의 자릿수(order of magnitude)와 관련하여 영역이 연속적으로 충만되거나 연속적으로 비어 있는 것("더미필"이라고 부름)을 방지하기 위해 사용되는 층상의 영역의 임의의 세부들을 말한다. 특히, 이러한 세부들은 일반적으로 타겟의 생산성을 향상시키기 위해 도입된다. 가끔 이러한 세부들 - 분할 특색들 - 은 프로세스 호환성이 있는 피치 값들을 가진 평행선들로서 도입된다. 용어 "평행 분할 특색들"은 소정 방향으로 적어도 어느 정도까지 평행한 임의의 영역 충전 세부(area filling detail)들로서 정의된다.
이제, 도면을 구체적으로 참조함에 있어서, 도시된 특수한 것들은 예를 든 것이고 본 발명의 바람직한 실시형태들을 단지 예시적으로 설명하기 위한 것이며, 발명의 원리 및 개념적 양태들의 가장 유용하고 쉽게 이해되는 묘사라고 믿어지는 것을 제공하는 과정으로 제시된다는 점에 주목한다. 이와 관련하여, 본 발명의 구조적 세부들을 본 발명의 기본적인 이해에 필요한 것보다 더 자세히 나타내지는 않으며, 도면들과 함께하는 설명은 당업자에게 본 발명의 각종 형태들이 실용상 어떻게 구현될 수 있는지를 명백히 한다.
본 발명의 적어도 일 실시형태를 자세히 설명하기 전에, 본 발명은 그 응용에 있어서 이하의 설명에서 기술되고 도면들에 예시된 컴포넌트들의 구성 및 배치의 세부들로 제한되지 않는다는 점을 이해하여야 한다. 본 발명은 다른 실시형태들에 응용 가능하고 다양한 방법들로 실시 또는 실행될 수 있다. 또한, 여기에서 사용하는 어법 및 용어는 설명을 위한 것이고 제한하는 것으로 간주되지 않는다는 점을 이해하여야 한다.
도 1a는 본 발명의 일부 실시형태에들 따른 다층 타겟(100)의 하이레벨 개략도이다. 다층 타겟들(100)은 특정 영역들에서 평행 분할 특색들(112, 122)을 (각각) 갖도록 배열된 적어도 2개의 프로세스 층들(110, 120)과 특정 영역들에서 상기 프로세스 층들(110, 120)의 평행 분할 특색들(112, 122)에 (각각) 수직인 타겟 요소들(135)을 포함하는 적어도 하나의 타겟 층(130)을 포함한다. 상기 특정 영역들 자체는 다층 타겟(100)의 각 층들(110, 120, 130)과 관련하여 타겟 요소들(135) 및 그 바로 인접하는 주변부들의 영역들로서 이해된다. 상기 적어도 하나의 타겟 층은 복수의 타겟 층들을 포함할 수 있고, 각각의 타겟 층은 별개의 특정 영역들에 타겟 요소들을 갖는다. 프로세스 층들도 또한 별개의 특정 영역들에 타겟 요소들을 포함할 수 있다. 용어 프로세스 층 및 타겟 층은 설명 목적으로 사용되고, 타겟 요소들의 가능한 위치들을 제한하는 것으로서 이해하면 안된다. 더욱이, 계측 측정 중에 층은 어떤 타겟이 실제로 측정되는지에 따라서 프로세스 층들과 타겟 층들로서 그들의 임무들을 변경할 수 있다.
도 1b는 본 발명의 일부 실시형태들에 따른 타겟 요소들(135) 및 그 각각의 주변부들(136)을 보인 하이레벨 개략도이다. 타겟 요소들(135)은 도 1b의 좌측으로부터 우측으로 예시된 것처럼, 풀바(full bar)들 및/또는 갭바(gap bar)들(즉, 특색들이 있는 주변부 내의 특색이 없는 영역들) 및/또는 특정 영역들에서 프로세스 층들의 평행 분할 특색들에 수직으로 분할된 바들(예를 들면, 각각 110 및 120 내의 112 및 122) 및/또는 특정 영역들에서 프로세스 층들의 평행 분할 특색들에 평행하게 분할된 바들(예를 들면, 각각 110 및 120 내의 112 및 122)일 수 있다. 타겟 요소들(135)의 주변부(136)는 타겟 요소들(135)에 대하여 임의적이고 비제한적인 관계로 도 1b에 예시된 것처럼 비어있거나, 충만(full)되어 있거나, 또는 특정의 측정 구성(예를 들면, 편광 측정과 함께 또는 편광 측정 없이)을 이용할 때 타겟 요소(135)와 그 주변부(136) 간의 광학적 대조가 유지되는 한 평행 분할 특색에 평행하게 또는 수직으로 분할될 수 있다.
프로세스 층들(예를 들면, 각각 110, 120)의 평행 분할 특색들(예를 들면, 112, 122)은 프로세스 층들 사이에 물결무늬 패턴(Moire pattern)을 형성하지 않는 피치들(예를 들면, 각각 p1, p2)을 갖도록 구성되는데, 왜냐하면, 그러한 패턴은 측정 부정확도를 증가시키거나 전체적으로 잘못된 측정을 발생시킬 수 있기 때문이다. 피치들(p1, p2)은 동일하거나, 소정의 정수비를 갖거나, 또는 적어도 측정을 방해하지 않는 물결무늬 패턴 피치를 가질 수 있다(예를 들면, p1과 p2는 충분히 큰 공통 분할자(divider) 또는 피치 비(pitch ratio)로서 작은 정수들의 비를 가질 수 있다).
소정의 실시형태들에 있어서, 타겟 요소들(135)은 특정 영역들에서 프로세스 층들(110, 120)의 평행 분할 특색들(112, 122)에 평행하게 분할된 바일 수 있다. 그 경우에, 바 분할 피치는 평행 분할 특색들과 함께 물결무늬 패턴을 생성하지 않도록 선택된다(예를 들면, 피치 값을 공유하거나 평행 분할 특색들의 피치(들)와 함께 정수비를 형성하는 피치를 갖는다). 비록 바 자체는 평행 분할 특색에 수직이고 그에 따라서 평행 분할 특색들과 동일한 방향을 따라 측정이 이루어지지만, 바는 (평행 분할 특색들에 수직인 방향, 즉 측정 방향에 수직인 방향으로) 평행 분할 특색들과 함께 물결무늬 패턴을 생성하는 피치로 분할될 수 있다. 비록 이러한 물결무늬 패턴이 측정 자체에 유용하지는 않지만, ROI 배치 또는 타겟 획득을 용이하게 하기 위해 사용 또는 구성될 수 있다.
도 2a 및 도 2b는 각각 본 발명의 일부 실시형태들에 따른 다층 타겟(100) 및 그 층들(110, 120, 130)을 보인 하이레벨 개략도이다. 도 2a 및 도 2b는 층(110)의 상이한 영역들에서 상이할 수 있는 분할 특색들(112A, 112B)을 가진 프로세스 층(110)(예를 들면, 산화물 확산(OD) 층), 층(120)의 상이한 영역들에서 상이할 수 있지만 층들(110, 120)의 분할 특색들이 서로 평행한 특정의 겹치는 영역들에서 (각각) 분할 특색들(112A, 112B)에 평행한 분할 특색들(122A, 122B)을 가진 프로세스 층(120)(예를 들면, 폴리실리콘(폴리) 층), 및 층들(110, 120)의 분할 특색들이 서로 평행한 특정 영역들에서 타겟 요소들(135)을 가진 타겟 층(130)(예를 들면, 접촉층)을 비제한적인 방식으로 예시한 것이다. 층들(110, 120, 130)은 도 2b에 분리하여 되시되어 있고 도 2a에 겹쳐서 도시되어 있다. 타겟 요소들(135)은 각각의 타겟 사분위(quartile)들에서 층들(110, 120)의 평행 분할 특색들에 수직이라는 점에 주목한다.
예시된 아이덴티티 및 층들(110, 120, 130)의 순서는 비제한적이고 그 임의의 변경은 본 발명의 일부인 점에 주목한다. 임의의 프로세스 층들(110, 120)은 타겟 층(130)의 위 또는 아래에 있을 수 있다. 임의의 층들(110, 120, 130)이 포지티브 층 또는 네가티브 층으로서 적용될 수 있다. 예를 들면, 타겟 요소들(135)은 층(130)의 충만된 배경(132)에서 갭들일 수 있다. 다른 예시로서, 타겟 요소들(135)은 분할형, 즉 타겟 요소들(135)을 누적적으로 형성하는 세그멘트들(134)로 구성될 수 있다. 타겟 요소(135)가 갭인 경우에, 세그멘트들(134)은 갭들일 수 있다. 임의의 분할 패턴들의 피치들, 특히 각 층의 상이한 영역들에서의 분할 패턴들의 피치들은 다르게 할 수 있다. 예를 들면, 영역들(112A, 112B)에서의 분할 피치들은 생산 고려사항(production consideration)들에 기인하여 분할 방향과 관련해서 다르게 할 수 있다. 비록 피치들을 다르게 할 수 있지만, 타겟 요소들(135)의 특정 영역들에서의 피치들은 물결무늬 패턴들을 형성하지 않도록, 예를 들면 동일하게 설계된다. 소정의 실시형태들에 있어서, 적어도 2개의 프로세스 층들의 평행 분할 특색들은 동일한 분할 피치를 갖는다.
소정의 실시형태들에 있어서, 적어도 하나의 프로세스 층은 상기 특정 영역들 외측에 다른 프로세스 층들의 특색들에 수직인 타겟 요소들을 포함할 수 있다. 예를 들면, 프로세스 층(120)은, 도 2a 및 도 2b에서, 프로세스 층(110)과 관련하여 측정될 수 있는 갭 타겟 요소들(125)을 포함한다. 층(130)의 배경(132)이 분할되어 있는 경우에, 타겟 요소들(125)의 영역들에서의 그 분할 특색들은 각각의 영역들에서의 분할 특색들(112A, 112B)에 평행하고, 따라서 타겟 요소들(125)에 수직이다. 그러한 및 유사한 실시형태들에 따라서, 프로세스 층(120) 및 타겟 층(130)은 각 층에서의 특정 영역들 및 타겟들(125, 135)에 따라서 교대 임무들을 가질 수 있다.
도 3a 및 도 3b는 각각 본 발명의 일부 실시형태들에 따른 다층 타겟(100) 및 그 층들(110, 120, 130A, 130B, 130C)을 보인 하이레벨 개략도이다. 도 3a 및 도 3b는 층(110)의 상이한 영역들에서 상이할 수 있는 분할 특색들(112A, 112B)을 가진 프로세스 층(110)(예를 들면, 산화물 확산(OD) 층), 층(120)의 상이한 영역들에서 상이할 수 있지만 층들(110, 120)의 분할 특색들이 서로 평행한 특정의 겹치는 영역들에서 (각각) 분할 특색들(112A, 112B)에 평행한 분할 특색들(122A, 122B)을 가진 프로세스 층(120)(예를 들면, 폴리실리콘(폴리) 층), 및 층들(110, 120)의 분할 특색들이 서로 평행한 특정 영역들에서 각각의 타겟 요소들(135A, 135B, 135C)을 가진 복수의 타겟 층들(130A, 130B, 130C)(예를 들면, 접촉층들)을 비제한적인 방식으로 예시한 것이다. 층들(110, 120, 130A, 130B, 130C)은 도 3b에 분리하여 되시되어 있고 도 3a에 겹쳐서 도시되어 있다. 타겟 요소들(135A, 135B, 135C)은 각각의 타겟 영역들에서 층들(110, 120)의 평행 분할 특색들에 수직이라는 점에 주목한다.
예시된 아이덴티티들 및 층들(110, 120, 130A, 130B, 130C)의 순서는 비제한적이고 그 임의의 변경은 본 발명의 일부인 점에 주목한다. 임의의 프로세스 층들(110, 120)은 임의의 타겟 층들(130A, 130B, 130C)의 위 또는 아래에 있을 수 있다. 임의의 층들(110, 120, 130A, 130B, 130C)이 포지티브 층 또는 네가티브 층으로서 적용될 수 있다. 예를 들면, 임의의 타겟 요소들(135A, 135B, 135C)은 각 층들(130A, 130B, 130C)의 충만된 배경에서 갭들일 수 있다. 다른 예시로서, 임의의 타겟 요소들(135A, 135B, 135C)은 분할형, 즉 각각의 타겟 요소들(135A, 135B, 135C)을 누적적으로 형성하는 각각의 세그멘트들(134A, 134B, 134C)로 구성될 수 있다. 분할 방향들은 각각의 타겟 층(130A, 130B, 130C) 내에서 및 타겟 층들(130A, 130B, 130C) 사이에서 타겟 요소들(135A, 135B, 135C) 간에 다르게 할 수 있다(예를 들면, 층(130C)에서의 분할 방향은 층들(130A, 130B)에서의 분할 방향에 수직이다). 국부적으로, 특정 영역들에서, 임의의 타겟 요소들(135A, 135B, 135C)의 방위는 층들(110, 120)의 국부적 평행 분할 특색들에 수직이다. 타겟 요소(135A, 135B, 135C)가 갭들인 경우에, 각각의 세그멘트들(134A, 134B, 134C)은 갭들일 수 있다. 임의의 분할 패턴들의 피치들, 특히 각 층의 상이한 영역들에서의 분할 패턴들의 피치들은 다르게 할 수 있다. 예를 들면, 영역들(112A, 112B)에서의 분할 피치들은 생산 고려사항들에 기인하여 분할 방향과 관련해서 다르게 할 수 있다. 비록 피치들을 다르게 할 수 있지만, 임의의 타겟 요소들(135A, 135B, 135C)의 특정 영역들에서의 피치들은 물결무늬 패턴들을 형성하지 않도록, 예를 들면 동일하게 설계된다. 소정의 실시형태들에 있어서, 적어도 2개의 프로세스 층들의 평행 분할 특색들은 동일한 분할 피치를 갖는다.
소정의 실시형태들에 있어서, 적어도 하나의 프로세스 층은 상기 특정 영역들 외측에 다른 프로세스 층들의 특색들에 수직인 타겟 요소들을 포함할 수 있다. 예를 들면, 프로세스 층(120)은, 도 3a 및 도 3b에서, 프로세스 층(110)과 관련하여 측정될 수 있는 타겟 요소들(125)을 포함하고, 프로세스 층(110)은, 도 3a 및 도 3b에서, 프로세스 층(120)과 관련하여 측정될 수 있는 타겟 요소들(115)을 포함한다. 임의의 층들(130A, 130B, 130C)의 배경이 분할되어 있는 경우에, 타겟 요소들(115 및/또는 125)의 영역들에서의 그 분할 특색들은 각각의 영역들에서의 분할 특색들(122A, 122B 및/또는 112A, 112B)에 평행하고, 따라서 타겟 요소들(115, 125)에 각각 수직이다. 그러한 및 유사한 실시형태들에 따라서, 프로세스 층(120 및/또는 110) 및 각각의 타겟 층(130A, 130B, 130C)은 각 층에서의 특정 영역들 및 타겟들(115, 125, 135A, 135B, 135C)에 따라서 교대 임무들을 가질 수 있다.
도 4a 및 도 4b는 각각 본 발명의 일부 실시형태들에 따른 다층 타겟(100) 및 그 층들(110, 120)을 보인 하이레벨 개략도이다. 도 4a 및 도 4b는 층(110)의 상이한 영역들에서 방위 및 분할 파라미터들(예를 들면, 피치, 특색 폭)이 상이할 수 있는 분할 특색들(112A, 112B)을 가진 프로세스 층(110)(예를 들면, 산화물 확산(OD) 층), 및 층(120)의 상이한 영역들에서 방위 및 분할 파라미터들(예를 들면, 피치, 특색 폭)이 상이하지만 층들(110, 120)의 분할 특색들이 서로 평행한 특정의 겹치는 영역들에서 (각각) 분할 특색들(112A, 112B)에 평행한 분할 특색들(122A, 122B)을 가진 프로세스 층(120)(예를 들면, 폴리실리콘(폴리) 층)을 비제한적인 방식으로 예시한 것이다.
및 층(110, 120)의 분할 특색들이 서로 평행한 특정 영역에서 각각의 타겟 요소(135)를 가진 타겟 층(130)(예를 들면, 접촉층). 층들(110, 120)은 도 4b에 분리하여 도시되어 있고 도 4a에 겹쳐서 도시되어 있다.
소정의 실시형태들에 있어서, 층들(110, 120) 중 어느 하나 또는 둘 다는 다른 층(120, 110)과 관련하여 타겟 요소들(115, 125)로서 각각 사용될 수 있는 특색들(114, 124)을 포함할 수 있다. 타겟 요소들(115, 125)은 각각의 특정 영역들에서 층(120, 110)의 평행 분할 특색들에 각각 수직이라는 점에 주목한다. 일반적으로 적어도 하나의 프로세스 층은 상기 특정 영역들 외측에 다른 프로세스 층들의 특색들에 수직인 타겟 요소들을 포함할 수 있다. 예를 들면, 프로세스 층들(110, 120)은, 도 4a 및 도 4b에서, 프로세스 층들(120, 110)과 관련하여 각각 측정될 수 있는 타겟 요소들(115, 125)로서 갭들(114, 124)을 포함한다.
예시된 아이덴티티들 및 층들(110, 120)의 순서는 비제한적이고 그 임의의 변경은 본 발명의 일부인 점에 주목한다. 프로세스 층들(110, 120)은 교환될 수 있고, 또는 복수의 층들이 본 발명의 원리들에 따라서 타겟들에 결합될 수 있다. 임의의 층들(110, 120)이 포지티브 층 또는 네가티브 층으로서 적용될 수 있다. 임의의 타겟 요소들(115, 125)은 충만되어 있거나 또는 분할된 배경에서 갭들일 수 있고, 충만된 요소들일 수 있으며, 또는 분할형, 즉 도 1b에 도시된 바와 같이 세그멘트들로 구성될 수 있다. 임의의 분할 패턴의 피치들, 특히 각 층의 상이한 영역들에서의 분할 패턴들의 피치들은 다르게 할 수 있다. 예를 들면, 영역들(112A, 112B 및 122A, 122B)에서의 분할 피치들은 각각 생산 고려사항들에 기인하여 분할 방향과 관련해서 다르게 할 수 있다. 비록 피치들을 다르게 할 수 있지만, 타겟 요소들(115, 125)의 특정 영역들에서의 피치들은 물결무늬 패턴들을 형성하지 않도록, 예를 들면 특정 영역들에서 그들의 배경 분할과 동일하게 되도록 설계된다. 소정의 실시형태들에 있어서, 적어도 2개의 프로세스 층들의 평행 분할 특색들은 동일한 분할 피치를 갖는다.
임의의 실시형태들에 있어서, 일부 특정 영역들에서의 평행 분할 특색들은 다른 특정 영역들에서의 평행 분할 특색들에 수직으로 되도록 구성될 수 있다. 임의의 타겟들(100)은 180°, 120°, 90°, 60°, 45° 및/또는 30°의 회전 대칭을 갖도록 구성될 수 있다.
도 5는 발명의 일부 실시형태들에 따른 방법(200)을 보인 하이레벨 흐름도이다. 방법(200)은 하기의 임의의 단계들과 같이, 그들의 순서와 관계없이, 타겟들(100)을 설계 및/또는 생산하는 단계들을 포함할 수 있다. 임의의 설계 및 구성하는 단계들은 적어도 하나의 컴퓨터 프로세서에 의해 실행될 수 있다. 소정의 실시형태들은 컴퓨터 판독가능 프로그램이 내부에 구현된 컴퓨터 판독가능 기억 매체를 포함하는 컴퓨터 프로그램 제품을 포함한다. 컴퓨터 판독가능 프로그램은 방법(200)의 단계들을 실행하도록 구성될 수 있다. 또한 방법(200)의 각 단계들에 따라 생산되는 설계 파일들이 제공된다. 소정의 실시형태들은 컴퓨터 판독가능 프로그램이 내부에 구현된 컴퓨터 판독가능 기억 매체를 포함하는 컴퓨터 프로그램 제품을 포함한다. 컴퓨터 판독가능 프로그램은 타겟들(100) 또는 방법(200)에 따라 생산된 임의의 타겟들의 계측 측정을 실행하도록 구성될 수 있다.
방법(200)은 특정 영역들에서 평행 분할 특색들을 갖도록 다층 타겟의 적어도 2개의 프로세스 층들을 설계하는 단계(단계 210), 및/또는 특정 영역들에서 평행 분할 특색들을 갖도록 프로세스 층들을 생산하는 단계(단계 215), 및 특정 영역들에서 프로세스 층들의 평행 분할 특색들에 수직으로 되도록 다층 타겟의 적어도 하나의 타겟 층의 타겟 요소들을 구성하는 단계(단계 220)를 포함할 수 있다. 방법(200)은 특정 영역들에서 프로세스 층들의 평행 분할 특색들에 수직으로 되도록 타겟 요소들을 생산하는 단계(단계 225)를 더 포함할 수 있다.
방법(200)은 또한 동일한 피치를 갖도록 또는 적어도 물결무늬 패턴(들)을 형성하지 않도록 프로세스 층들의 평행 분할 특색들을 구성하는 단계(단계 230) 및/또는 다른 특정 영역들에서의 평행 분할 특색들에 수직으로 되도록 특정 영역들의 일부에서 평행 분할 특색들을 설계하는 단계(단계 240)를 포함할 수 있다.
방법(200)은 또한 다른 프로세스 층들의 특색들에 수직으로 되도록 상기 특정 영역들의 외측에 프로세스 층(들)의 타겟 요소들을 구성하는 단계(단계 245) 및/또는 다른 타겟 층들의 타겟 요소들을 위한 별도의 특정 영역들을 설계하는 단계(단계 280)를 포함할 수 있다.
방법(200)은 타겟 요소들을 풀바들, 갭바들 및/또는 분할 바들(평행 분할 특색들에 평행하거나 수직인 것)로서 구성하는 단계(단계 260), 상기 타겟 요소들의 주변부를 충만되게, 비어있게 또는 분할되게 구성하는 단계(270), 및 다층 타겟을 180°, 120°, 90°, 60°, 45° 및 30° 중 임의 각도의 회전 대칭을 갖도록 구성하는 단계(단계 285) 중 임의의 단계를 더 포함할 수 있다.
방법(200)은 적어도 하나의 컴퓨터 프로세서에 의해 상기 설계하는 단계 및/또는 상기 구성하는 단계를 실행하는 단계(단계 290)뿐만 아니라 타겟 설계 파일들 및/또는 계측 타겟을 생산 및/또는 제공하는 단계를 더 포함할 수 있다. 방법(200)은 여기에서 설명한 타겟들의 각각의 계측 측정을 실행하는 단계를 더 포함할 수 있다.
바람직하게, 본 발명의 다층 타겟들은 예컨대 타겟 자체에 대한 프로세스 손상 및 반도체 제조 설계 규칙들에 대한 타겟의 호환성 부족을 포함하는 종래 기술에 따른 타겟들의 몇 가지 단점들을 극복한다. 특유의 단점들은 (i) 폴리에서 허용되지 않는 격리층에 대한 접촉과 같이 직교 더미화(즉, 더미필의 추가)가 허용되지 않는 경우 특정 층들에 대한 설계 규칙들의 위배, (ii) 화학 기계 연마에 기인한 타겟 내 또는 타겟 부근에서의 디싱(dishing), (iii) 호환되지 않는 패턴 밀도에 기인하는 타겟 부근에서의 에칭 치우침(bias), (iv) 타겟의 설계 규칙 위배에 기인하는 소자 내의 후속되는 기생 용량, (v) 계측 결과에서 계측 치우침을 야기하는 타겟의 리소그래픽 비호환성, 및 (vi) 과도한 타겟 크기에 기인하는 레티클 및 웨이퍼에서의 계측 풋프린트의 증가를 포함한다. 특히, 본 발명은 타겟 설계 및 결과적인 타겟들에 더미필을 적용하는 개선된 방법을 제공한다.
바람직하게, 본 발명의 다층 타겟들은 설계 규칙들에 부합하고 그에 따라서 정확한 타겟들을 생산하면서 계측 측정을 가능하게 하거나 향상시키는 특정의 더미필 패턴들 및 충전 고려사항들을 나타내고 최적화한다. 다층 타겟에 대한 더미필의 추가가 계측 측정 품질을 신속히 저하시킬 수 있기 때문에, 본 발명의 원리들은 본 발명의 분할 패턴들의 형태로 더미필을 포함하는 실행 가능한 계측 타겟들의 설계 및 생산을 가능하게 한다.
전술한 설명에서, 실시형태는 본 발명의 예시 또는 구현이다. "일 실시형태", "실시형태", "소정 실시형태" 또는 "일부 실시형태들"의 각종 출현은 반드시 모두 동일한 실시형태들을 인용하는 것이 아니다.
비록 본 발명의 각종 특징들이 단일 실시형태와 관련하여 설명될 수 있지만, 그 특징들은 분리해서 또는 임의의 적당한 조합으로 또한 제공될 수 있다. 반대로, 비록 발명이 여기에서 명확성을 위해 분리된 실시형태들과 관련하여 설명될 수 있지만, 본 발명은 단일 실시형태로 또한 구현될 수 있다.
발명의 일부 실시형태들은 위에서 설명한 다른 실시형태들로부터의 특징들을 포함할 수 있고, 일부 실시형태들은 위에서 설명한 다른 실시형태들로부터의 요소들을 통합할 수 있다. 특정 실시형태와 관련한 발명의 요소들의 설명은 그 특정 실시형태에서만 사용되는 것으로 제한되지 않는다.
또한, 발명은 각종 방법으로 실행 또는 실시될 수 있다는 점 및 발명이 전술한 실시형태들이 아닌 다른 소정의 실시형태들로 구현될 수 있다는 점을 이해하여야 한다.
본 발명은 첨부 도면들 또는 그 대응하는 설명으로 제한되지 않는다. 예를 들면, 흐름도는 각각의 도시된 박스 또는 상태를 통해서 또는 도시되고 설명한 것과 정확히 동일한 순서로 진행할 필요가 없다.
여기에서 사용된 기술용어 및 과학용어의 의미는 다르게 규정되지 않는 한 본 발명이 속하는 기술 분야의 당업자에게 공통적으로 이해되는 의미를 갖는다.
지금까지 발명을 제한된 수의 실시형태들과 관련하여 설명하였지만, 이 설명은 발명의 범위를 제한하는 것으로 해석되어서는 안되고, 바람직한 일부 실시형태들의 예시로서 해석되어야 한다. 다른 가능한 변형예들, 수정예들 및 응용이 발명의 범위 내에 또한 있을 수 있다. 따라서, 발명의 범위는 전술한 실시형태의 설명으로 제한되어서는 안되고 첨부된 특허 청구범위 및 그들의 법적 균등물에 의해 제한되어야 한다.

Claims (25)

  1. 다층 타겟에 있어서,
    특정 영역들에서 평행 분할 특색들을 갖도록 배열된 적어도 2개의 프로세스 층들과,
    상기 특정 영역들에서 상기 프로세스 층들의 평행 분할 특색들에 수직인 타겟 요소들을 포함하는 적어도 하나의 타겟 층을 포함하는 다층 타겟.
  2. 제1항에 있어서, 상기 타겟 요소들은 풀바(full bar)들, 갭바(gap bar)들, 상기 특정 영역들에서 상기 프로세스 층들의 평행 분할 특색들에 평행하게 분할된 바들, 및 상기 특정 영역들에서 상기 프로세스 층들의 평행 분할 특색에 수직으로 분할된 바들 중 어느 하나인 것인 다층 타겟.
  3. 제1항에 있어서, 상기 타겟 요소들은 상기 특정 영역들에서 상기 프로세스 층들의 평행 분할 특색들에 평행하게 분할된 바들이고,
    상기 바 분할은 ROI 배치 또는 타겟 획득을 용이하게 하도록 구성된 평행 분할 특색들과 함께 물결무늬 패턴(Moire pattern)을 생성하도록 구성되는 것인 다층 타겟.
  4. 제1항에 있어서, 상기 적어도 하나의 타겟 층에서 상기 타겟 요소들의 주변부는 충만된 것, 비어있는 것 또는 분할된 것인 다층 타겟.
  5. 제1항에 있어서, 적어도 하나의 프로세스 층들은 상기 특정 영역들의 외측에서 상기 다른 프로세스 층들의 특색들에 수직인 타겟 요소들을 포함하는 것인 다층 타겟.
  6. 제1항에 있어서, 상기 적어도 2개의 프로세스 층들의 평행 분할 특색들은 동일한 분할 피치를 갖는 것인 다층 타겟.
  7. 제1항에 있어서, 상기 적어도 2개의 프로세스 층들의 평행 분할 특색들은 상기 프로세스 층들 간에 물결무늬 패턴을 형성하지 않는 분할 피치들을 갖도록 구성되는 것인 다층 타겟.
  8. 제1항에 있어서, 상기 적어도 하나의 타겟 층은 각각 별도의 특정 영역들에서 타겟 요소들을 갖는 복수의 타겟 층들을 포함하는 것인 다층 타겟.
  9. 제1항에 있어서, 180°, 120°, 90°, 60° 및 30° 중 적어도 하나의 회전 대칭을 갖도록 구성되는 것인 다층 타겟.
  10. 제1항에 있어서, 상기 특정 영역들 중 일부에서의 평행 분할 특색들은 다른 특정 영역들에서의 평행 분할 특색들에 수직인 것인 다층 타겟.
  11. 특정 영역들에서 평행 분할 특색들을 갖도록 다층 타겟의 적어도 2개의 프로세스 층들을 설계하는 단계와,
    특정 영역들에서 프로세스 층들의 평행 분할 특색들에 수직으로 되도록 다층 타겟의 적어도 하나의 타겟 층의 타겟 요소들를 구성하는 단계를 포함하고,
    상기 설계하는 단계와 상기 구성하는 단계 중 적어도 하나는 적어도 하나의 컴퓨터 프로세서에 의해 실행되는 것인 방법.
  12. 특정 영역들에서 평행 분할 특색들을 갖도록 다층 타겟의 적어도 2개의 프로세스 층들, 및 상기 특정 영역들에서 프로세스 층들의 평행 분할 특색들에 수직인 타겟 요소들을 갖도록 다층 타겟의 적어도 하나의 타겟 층을 생산하는 단계를 포함하는 방법.
  13. 제11항 또는 제12항에 있어서, 풀바들, 갭바들, 상기 특정 영역들에서 상기 프로세스 층들의 평행 분할 특색들에 평행하게 분할된 바들, 및 상기 특정 영역들에서 상기 프로세스 층들의 평행 분할 특색들에 수직으로 분할된 바들 중 어느 하나로서 상기 타겟 요소들을 구성하는 단계를 더 포함하는 방법.
  14. 제11항 또는 제12항에 있어서, 상기 특정 영역들에서 상기 층들의 평행 분할 특색들에 평행하게 분할된 바들로서 상기 타겟 요소들을 설계하는 단계와, ROI 배치 또는 타겟 획득을 용이하게 하도록 구성된 상기 평행 분할 특색들과 함께 물결무늬 패턴을 생성하도록 상기 바 분할을 구성하는 단계를 더 포함하는 방법.
  15. 제11항 또는 제12항에 있어서, 상기 적어도 하나의 타겟 층에서 타겟 요소들의 주변부를 충만되도록, 비어있도록 또는 분할되도록 구성하는 단계를 더 포함하는 방법.
  16. 제11항 또는 제12항에 있어서, 상기 적어도 하나의 프로세스 층들을 상기 특정 영역들의 외측에서 상기 다른 프로세스 층들의 특색들에 수직인 타겟 요소들을 포함하도록 구성하는 단계를 더 포함하는 방법.
  17. 제11항 또는 제12항에 있어서, 상기 적어도 2개의 프로세스 층들의 평행 분할 특색들을 동일한 분할 피치를 갖도록 구성하는 단계를 더 포함하는 방법.
  18. 제11항 또는 제12항에 있어서, 상기 적어도 2개의 프로세스 층들의 평행 분할 특색들을 상기 프로세스 층들 간에 물결무늬 패턴을 형성하지 않는 분할 피치들을 갖도록 구성하는 단계를 더 포함하는 방법.
  19. 제11항 또는 제12항에 있어서, 복수의 타겟 층들의 타겟 요소들용으로 별도의 특정 영역들을 구성하는 단계를 더 포함하는 방법.
  20. 제11항 또는 제12항에 있어서, 상기 다층 타겟을 180°, 120°, 90°, 60°, 45° 및 30° 중 적어도 하나의 회전 대칭을 갖도록 구성하는 단계를 더 포함하는 방법.
  21. 제11항 또는 제12항에 있어서, 상기 특정 영역들 중 일부에서의 평행 분할 특색들을 다른 특정 영역들에서의 평행 분할 특색들에 수직으로 되도록 구성하는 단계를 더 포함하는 방법.
  22. 제11항 내지 제21항 중 어느 한 항에 있어서, 상기 다층 타겟의 각각의 타겟 설계 파일들을 생산하는 단계, 각각의 다층 타겟들을 생산하는 단계, 및 상기 각각의 다층 타겟들의 계측 측정들을 수행하는 단계 중 적어도 하나의 단계를 더 포함하는 방법.
  23. 내부에 구현되는 컴퓨터 판독가능 프로그램 - 상기 컴퓨터 판독 가능 프로그램은 제11항 내지 제22항 중 어느 한 항의 방법을 실행하도록 구성됨 - 을 갖는 컴퓨터 판독가능 기억 매체를 포함하는 컴퓨터 프로그램 제품.
  24. 제11항 내지 제21항 중 어느 한 항의 방법에 따라 설계 또는 생산되는 것인 타겟 설계 파일.
  25. 제11항 내지 제21항 중 어느 한 항의 방법에 따라 설계, 생산 또는 측정되는 것인 다층 타겟.
KR1020157035777A 2013-05-29 2014-05-28 다층 타겟 설계 KR102066320B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US201361828578P 2013-05-29 2013-05-29
US61/828,578 2013-05-29
PCT/US2014/039833 WO2014193983A1 (en) 2013-05-29 2014-05-28 Multi-layered target design

Publications (2)

Publication Number Publication Date
KR20160013920A true KR20160013920A (ko) 2016-02-05
KR102066320B1 KR102066320B1 (ko) 2020-01-14

Family

ID=51989371

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020157035777A KR102066320B1 (ko) 2013-05-29 2014-05-28 다층 타겟 설계

Country Status (4)

Country Link
US (1) US9841370B2 (ko)
KR (1) KR102066320B1 (ko)
TW (1) TWI624025B (ko)
WO (1) WO2014193983A1 (ko)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2014081913A1 (en) * 2012-11-21 2014-05-30 Kla-Tencor Corporation Process compatible segmented targets and design methods
WO2016030255A2 (en) 2014-08-29 2016-03-03 Asml Netherlands B.V. Metrology method, target and substrate
WO2016092506A1 (en) * 2014-12-10 2016-06-16 Nova Measuring Instruments Ltd. Test structure for use in metrology measurements of patterns
CN107798150B (zh) * 2016-08-31 2021-07-23 复旦大学 一种基于序列二次规划方法统一框架的哑元填充方法
EP3404488A1 (en) 2017-05-19 2018-11-21 ASML Netherlands B.V. Method of measuring a target, metrology apparatus, lithographic cell, and target
US10707175B2 (en) 2018-05-22 2020-07-07 Globalfoundries Inc. Asymmetric overlay mark for overlay measurement
US10909297B1 (en) * 2019-08-15 2021-02-02 Taiwan Semiconductor Manufacturing Company Limited Deterministic system for device layout optimization
US20230128335A1 (en) * 2021-10-22 2023-04-27 Nanya Technology Corporation Manufacturing and measuring system for semiconductor structures

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20100027072A (ko) * 2008-09-01 2010-03-10 디2에스, 인코포레이티드 반도체 소자를 제조하기 위한 방법 및 표면 상에 원형 패턴을 형성하고 분할하기 위한 방법
KR20120059430A (ko) * 2010-11-30 2012-06-08 에이에스엠엘 네델란즈 비.브이. 패터닝 장치 작동 방법 및 리소그래피 장치
KR20130024859A (ko) * 2011-08-31 2013-03-08 에이에스엠엘 네델란즈 비.브이. 리소그래피 장치용 레벨 센서 배열체, 리소그래피 장치, 및 디바이스 제조방법

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7317531B2 (en) * 2002-12-05 2008-01-08 Kla-Tencor Technologies Corporation Apparatus and methods for detecting overlay errors using scatterometry
US7804994B2 (en) * 2002-02-15 2010-09-28 Kla-Tencor Technologies Corporation Overlay metrology and control method
US7608468B1 (en) * 2003-07-02 2009-10-27 Kla-Tencor Technologies, Corp. Apparatus and methods for determining overlay and uses of same
US6937337B2 (en) * 2003-11-19 2005-08-30 International Business Machines Corporation Overlay target and measurement method using reference and sub-grids
US7065737B2 (en) * 2004-03-01 2006-06-20 Advanced Micro Devices, Inc Multi-layer overlay measurement and correction technique for IC manufacturing
US7474401B2 (en) * 2005-09-13 2009-01-06 International Business Machines Corporation Multi-layer alignment and overlay target and measurement method
US20080121939A1 (en) * 2006-11-06 2008-05-29 Michael Murray Methods of automatically generating dummy fill having reduced storage size
US8243273B2 (en) 2008-06-04 2012-08-14 Kla-Tencor Corporation Enhanced OVL dummy field enabling “on-the-fly” OVL measurement methods
US9229338B2 (en) * 2008-09-08 2016-01-05 Asml Netherlands B.V. Substrate, a method of measuring a property, an inspection apparatus and a lithographic apparatus
US8361683B2 (en) * 2010-04-09 2013-01-29 International Business Machines Corporation Multi-layer chip overlay target and measurement
US9927718B2 (en) * 2010-08-03 2018-03-27 Kla-Tencor Corporation Multi-layer overlay metrology target and complimentary overlay metrology measurement systems
US9709903B2 (en) * 2011-11-01 2017-07-18 Kla-Tencor Corporation Overlay target geometry for measuring multiple pitches

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20100027072A (ko) * 2008-09-01 2010-03-10 디2에스, 인코포레이티드 반도체 소자를 제조하기 위한 방법 및 표면 상에 원형 패턴을 형성하고 분할하기 위한 방법
KR20120059430A (ko) * 2010-11-30 2012-06-08 에이에스엠엘 네델란즈 비.브이. 패터닝 장치 작동 방법 및 리소그래피 장치
KR20130024859A (ko) * 2011-08-31 2013-03-08 에이에스엠엘 네델란즈 비.브이. 리소그래피 장치용 레벨 센서 배열체, 리소그래피 장치, 및 디바이스 제조방법

Also Published As

Publication number Publication date
TWI624025B (zh) 2018-05-11
US20150153268A1 (en) 2015-06-04
US9841370B2 (en) 2017-12-12
TW201511210A (zh) 2015-03-16
WO2014193983A1 (en) 2014-12-04
KR102066320B1 (ko) 2020-01-14

Similar Documents

Publication Publication Date Title
KR20160013920A (ko) 다층 타겟 설계
US20160179017A1 (en) Compound imaging metrology targets
US9476838B2 (en) Hybrid imaging and scatterometry targets
KR102408316B1 (ko) 경사진 주기적 구조물을 갖는 계측 타겟 및 방법
US8949749B2 (en) Layout design for electron-beam high volume manufacturing
KR102094974B1 (ko) 오버레이 계측 방법
US10002806B2 (en) Metrology targets with filling elements that reduce inaccuracies and maintain contrast
JP2019106541A (ja) 標的設計及び製造における誘導自己組織化方法
CN106252252B (zh) 保形沉积的薄膜厚度预测模型建立及应用方法
TWI630667B (zh) 於多重圖案化目標中間距走線（ｐｉｔｃｈ ｗａｌｋ）之重疊量測
US10698321B2 (en) Process compatible segmented targets and design methods
WO2020197950A1 (en) Improved self-moiré grating design for use in metrology
TW201518678A (zh) 具有反射不對稱結構之反射對稱對之計量成像目標
US9740108B2 (en) Scatterometry overlay metrology targets and methods
IL259823A (en) Hotspot control and processing window
US6451508B1 (en) Plural interleaved exposure process for increased feature aspect ratio in dense arrays
KR102119290B1 (ko) 부정확도를 감소시키고 콘트라스트를 유지하는 충전 요소를 갖는 계측 타겟
Du et al. Linear time EUV blank defect mitigation algorithm considering tolerance to inspection inaccuracy
KR100849359B1 (ko) 마스크의 설계방법
CN111103767B (zh) 一种半导体器件及其制作方法和电子设备
JP2020041859A (ja) 位置計測方法、位置計測装置および半導体装置の製造方法
KR102077884B1 (ko) 산란 측정 오버레이 계측 타겟 및 방법
KR100920226B1 (ko) 반도체 소자 제조를 위한 마스크 제작방법
TW202341310A (zh) 單一胞元之晶粒內計量目標及量測方法
CN111399351A (zh) 双重构图工艺光刻标记的改善方法

Legal Events

Date Code Title Description
A201 Request for examination
A302 Request for accelerated examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant