CN111399351A - 双重构图工艺光刻标记的改善方法 - Google Patents
双重构图工艺光刻标记的改善方法 Download PDFInfo
- Publication number
- CN111399351A CN111399351A CN202010275703.0A CN202010275703A CN111399351A CN 111399351 A CN111399351 A CN 111399351A CN 202010275703 A CN202010275703 A CN 202010275703A CN 111399351 A CN111399351 A CN 111399351A
- Authority
- CN
- China
- Prior art keywords
- grating
- mark
- patterning process
- double patterning
- double
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000000034 method Methods 0.000 title claims abstract description 93
- 238000000059 patterning Methods 0.000 title claims abstract description 55
- 238000001259 photo etching Methods 0.000 title claims abstract description 20
- 239000004065 semiconductor Substances 0.000 claims description 6
- 230000009977 dual effect Effects 0.000 claims description 5
- 238000005259 measurement Methods 0.000 abstract description 8
- 238000001459 lithography Methods 0.000 description 13
- 229920002120 photoresistant polymer Polymers 0.000 description 7
- 238000010586 diagram Methods 0.000 description 5
- 230000011218 segmentation Effects 0.000 description 3
- 102100033328 Ankyrin repeat domain-containing protein 42 Human genes 0.000 description 2
- 101000732369 Homo sapiens Ankyrin repeat domain-containing protein 42 Proteins 0.000 description 2
- 230000003247 decreasing effect Effects 0.000 description 2
- 238000013461 design Methods 0.000 description 2
- 238000005530 etching Methods 0.000 description 2
- 238000004519 manufacturing process Methods 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 230000007812 deficiency Effects 0.000 description 1
- 238000000151 deposition Methods 0.000 description 1
- 238000003384 imaging method Methods 0.000 description 1
- 229910052814 silicon oxide Inorganic materials 0.000 description 1
- 238000012360 testing method Methods 0.000 description 1
Images
Classifications
-
- G—PHYSICS
- G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
- G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
- G03F9/00—Registration or positioning of originals, masks, frames, photographic sheets or textured or patterned surfaces, e.g. automatically
- G03F9/70—Registration or positioning of originals, masks, frames, photographic sheets or textured or patterned surfaces, e.g. automatically for microlithography
- G03F9/7073—Alignment marks and their environment
- G03F9/7076—Mark details, e.g. phase grating mark, temporary mark
-
- G—PHYSICS
- G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
- G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
- G03F9/00—Registration or positioning of originals, masks, frames, photographic sheets or textured or patterned surfaces, e.g. automatically
- G03F9/70—Registration or positioning of originals, masks, frames, photographic sheets or textured or patterned surfaces, e.g. automatically for microlithography
- G03F9/7088—Alignment mark detection, e.g. TTR, TTL, off-axis detection, array detector, video detection
Landscapes
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Multimedia (AREA)
- Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)
Abstract
本申请公开了一种双重构图工艺光刻标记的改善方法，方法包括：提供一个光刻标记光栅；确定双重构图工艺的侧墙壁厚；根据所述光刻标记光栅的尺寸和所述侧墙壁厚确定所述光栅的分割间距；根据所述分割间距将光栅分割为若干部分；执行所述双重构图工艺。本申请通过将用于构成光刻标记的光栅(grating)进行分割，以在经过双重构图工艺之后防止光刻标记对比度的下降，从而提升了标记测量的准确性。
Description
技术领域
本申请涉及半导体制造技术领域，具体涉及一种双重构图工艺光刻标记的改善方法。
背景技术
随着半导体器件尺寸不断缩小，光刻关键尺寸(CD)逐渐接近甚至超过了光学光刻的物理极限，由此给半导体制造技术尤其是光刻技术提出了更加严峻的挑战。多重构图技术也适时而至，如最常用的双重构图(DOUBLE PATTERNING，DP)技术是通过两次构图形成最终的目标图案，以获得单次构图所不能达到的光刻极限。
双重构图技术目前包括使用侧墙(SPACER)的SADP(Self-aligned DoublePatterning，自对准双重构图)和SARP(SELF ALIGNED REVERSE PATTERNING，自对准反相构图)。
但是，由于光刻工艺上使用的用于晶圆对准的光刻标记(KEY或MARK)也会在侧墙上成像(IMAGING)，由于侧墙壁很窄，导致在侧墙上的光刻标记的对比度(CONTRAST)也就比较低，因此在进行标记测量时，很可能因为光刻标记的信号强度太弱，出现测量错误或者噪声。
发明内容
本申请的目的是针对上述现有技术的不足提出的一种双重构图工艺光刻标记的改善方法，该目的是通过以下技术方案实现的。
本申请的第一方面提出了一种双重构图工艺光刻标记的改善方法，所述方法包括：
提供一个光刻标记光栅；
确定双重构图工艺的侧墙壁厚；
根据所述光刻标记光栅的尺寸和所述侧墙壁厚确定所述光栅的分割间距；
根据所述分割间距将光栅分割为若干部分；
执行所述双重构图工艺。
本申请的第二方面提出了一种半导体器件，所述半导体器件根据上述第一方面所述的双重构图工艺光刻标记的改善方法获得的。
本申请的第三方面提出了一种电子设备，包括如上述第二方面所述的半导体结构。
在本申请实施例中，通过将用于构成光刻标记的光栅(grating)进行分割，以在经过双重构图工艺之后防止光刻标记对比度的下降，从而提升了标记测量的准确性。
附图说明
此处所说明的附图用来提供对本申请的进一步理解，构成本申请的一部分，本申请的示意性实施例及其说明用于解释本申请，并不构成对本申请的不当限定。在附图中：
图1为本申请示出的一种相关技术中双重构图工艺的操作流程图；
图2为本申请根据一示例性实施例示出的一种双重构图工艺光刻标记的改善方法的实施例流程图；
图3为本申请根据图2所示实施例示出的一种分割后光栅改善光刻标记的示意图；
图4为本申请根据图2所示实施例示出的又一种分割后光栅改善光刻标记的示意图；
图5为本申请根据图2所示实施例示出的又一种分割后光栅改善光刻标记的示意图。
具体实施方式
以下，将参照附图来描述本公开的实施例。但是应该理解，这些描述只是示例性的，而并非要限制本公开的范围。此外，在以下说明中，省略了对公知结构和技术的描述，以避免不必要地混淆本公开的概念。
在附图中示出了根据本公开实施例的各种结构示意图。这些图并非是按比例绘制的，其中为了清楚表达的目的，放大了某些细节，并且可能省略了某些细节。图中所示出的各种区域、层的形状以及它们之间的相对大小、位置关系仅是示例性的，实际中可能由于制造公差或技术限制而有所偏差，并且本领域技术人员根据实际所需可以另外设计具有不同形状、大小、相对位置的区域/层。
在本公开的上下文中，当将一层/元件称作位于另一层/元件“上”时，该层/元件可以直接位于该另一层/元件上，或者它们之间可以存在居中层/元件。另外，如果在一种朝向中一层/元件位于另一层/元件“上”，那么当调转朝向时，该层/元件可以位于该另一层/元件“下”。
参见图1所示，为双重构图工艺的操作流程示意图，第一步为对尺寸为1um的光刻标记光栅进行曝光之后保留下一块1um的光刻胶，第二步为对ACL层和SiON层刻蚀之后的结构，第三步为沉积侧墙之后的结构，第四步为去除芯轴(core)之后在边缘(SIDE)上只留下很窄的侧墙的结构。
由于侧墙壁厚度很窄，而光刻标记也一样在侧墙部位成像，因此执行双重构图工艺后影响到光刻标记的质量，使得形成的光刻标记的对比度会比较低，在进行标记测量时，很可能因为光刻标记的信号强度太弱，出现测量错误或者噪声。
为解决上述技术问题，本申请提出一种双重构图工艺光刻标记的改善方法，通过将用于构成光刻标记的光栅(grating)进行分割，以在经过双重构图工艺之后防止光刻标记对比度的下降，从而提升了标记测量的准确性。
下面以具体实施例对本申请提出的双重构图工艺光刻标记的改善方法进行详细阐述。
图2为本申请根据一示例性实施例示出的一种双重构图工艺光刻标记的改善方法的实施例流程图，如图1所示，所述双重构图工艺光刻标记的改善方法包括如下步骤：
步骤201：提供一个光刻标记光栅。
其中，所述光栅用于构成光刻标记。本申请中涉及的光刻标记可以是对准标记(ALIGNMENT MARKS)，或者也可以是套刻标记(OVERLAY MARKS)。
步骤202：确定双重构图工艺的侧墙壁厚。
在本实施例中，所述双重构图工艺的侧墙壁厚一般为大于0，小于等于0.03um，即一般不超过0.03um。
步骤203：根据所述光刻标记光栅的尺寸和所述侧墙壁厚确定所述光栅的分割间距。
在本实施例中，所述光刻标记光栅的尺寸可以为1um。
步骤204：根据所述分割间距将光栅分割为若干部分。
在本实施例中，在光栅尺寸固定的情况下，分割间距越小，分割数量越多，形成的光刻标记的对比度越高。
但是，在实际工艺中，受光刻机的解像力分辨极限，只能分割有限的数量，以及分割后，接着考虑侧墙工艺的壁厚也会对对比度产生影响，考虑到这些问题，在光栅尺寸固定的情况下，需要考量最佳的分割间距。
步骤205：执行所述双重构图工艺。
由于光刻标记一般形成在划片槽内，因此，在步骤205中，是在晶圆上的划片槽内执行双重构图工艺。
在一些实施例中，所述双重构图工艺可以是SADP(SELF ALIGNED DOUBLEPATTERNING，自对准双重构图)工艺或者SARP(SELF ALIGNED REVERSE PATTERNING，自对准反相构图)工艺。
下面以1um的光刻标记光栅为例，分别介绍几种分割方式：
第一种分割方式，参见图3所示，在双重构图工艺不超过0.03um的侧墙壁厚时，以分割间距(PITCH)为0.4um对1um光栅进行分割后，可以得到光栅的分割数量为两个，经过双重构图工艺中的第一步：对分割后的光栅进行曝光之后保留下三块光刻胶，即得到两个光刻胶开口，与上述图1所示的工艺流程操作示意图对比，经过双重构图工艺之后，图1得到的是2个侧墙，而图3得到的是6个侧墙。
第二种分割方式，参见图4所示，在双重构图工艺不超过0.03um的侧墙壁厚时，以分割间距(PITCH)为0.2um对1um光栅进行分割后，可以得到光栅的分割数量为四个，从而经过双重构图工艺中的第一步：对分割后的光栅进行曝光之后保留下五块光刻胶，即得到四个光刻胶开口，与上述图1所示的工艺流程操作示意图对比，经过双重构图工艺之后，图1得到的是2个侧墙，而图4得到的是10个侧墙。
第三种分割方式，参见图5所示，在双重构图工艺不超过0.03um的侧墙壁厚时，以分割间距(PITCH)为0.16um对1um光栅进行分割后，可以得到光栅的分割数量为五个，从而经过双重构图工艺中的第一步：对分割后的光栅进行曝光之后保留下六块光刻胶，即得到五个光刻胶开口，与上述图1所示的工艺流程操作示意图对比，经过双重构图工艺之后，图1得到的是2个侧墙，而图4得到的是12个侧墙。
由上述描述，参见下表1所示，为实验测量得到的，针对1um的光栅尺寸，分割间距分别在0、0.4um、0.2um、0.16um以及0.1um情况下的光刻标记对比度，即不进行分割，光刻标记的对比度为0.02；分割间距为0.4um，光刻标记的对比度为0.06；分割间距为0.2um，光刻标记的对比度为0.11；分割间距为0.16um，光刻标记的对比度为0.13；分割间距为0.1um，光刻标记的对比度为0.16。
| 1um尺寸的光栅 | 对比度 |
| P0+双重构图工艺 | 0.02 |
| P0.4um+双重构图工艺 | 0.06 |
| P0.2um+双重构图工艺 | 0.11 |
| P0.16um+双重构图工艺 | 0.13 |
| P0.1um+双重构图工艺 | 0.16 |
表1
鉴于光刻工艺的分辨极限以及侧墙壁厚的工艺，以1um的光刻标记光栅为例，经实验测试，1um的光栅尺寸的最佳分割间距在0.2um～0.16um之间。
需要说明的是，分割间距为光栅分割条与缝隙之和。
至此，完成上述图2所示的双重构图工艺光刻标记的改善流程，通过上述流程可以提升光刻标记的对比度，进而提升标记测量准确性。
本申请还提出了一种半导体器件，所述半导体器件根据上述图2所述的双重构图工艺光刻标记的改善方法获得。
在以上的描述中，对于各层的构图、刻蚀等技术细节并没有做出详细的说明。但是本领域技术人员应当理解，可以通过各种技术手段，来形成所需形状的层、区域等。另外，为了形成同一结构，本领域技术人员还可以设计出与以上描述的方法并不完全相同的方法。另外，尽管在以上分别描述了各实施例，但是这并不意味着各个实施例中的措施不能有利地结合使用。
以上对本公开的实施例进行了描述。但是，这些实施例仅仅是为了说明的目的，而并非为了限制本公开的范围。本公开的范围由所附权利要求及其等价物限定。不脱离本公开的范围，本领域技术人员可以做出多种替代和修改，这些替代和修改都应落在本公开的范围之内。
Claims (10)
1.一种双重构图工艺光刻标记的改善方法，其特征在于，所述方法包括：
提供一个光刻标记光栅；
确定双重构图工艺的侧墙壁厚；
根据所述光刻标记光栅的尺寸和所述侧墙壁厚确定所述光栅的分割间距；
根据所述分割间距将光栅分割为若干部分；
执行所述双重构图工艺。
2.根据权利要求1所述的方法，其特征在于，所述光刻标记为对准标记，和/或，套刻标记。
3.根据权利要求1所述的方法，其特征在于，所述侧墙壁厚大于0，且小于等于0.03um。
4.根据权利要求1所述的方法，其特征在于，所述光刻标记光栅的尺寸为1um。
5.根据权利要求4所述的方法，其特征在于，所述分割间距为0.2um～0.16um之间的任一数值。
6.根据权利要求1所述的方法，其特征在于，所述双重构图工艺为自对准双重构图SADP工艺或者自对准反相构图SARP工艺。
7.根据权利要求1所述的方法，其特征在于，执行所述双重构图工艺，包括：
在晶圆上的划片槽内执行所述双重构图工艺。
8.一种半导体器件，其特征在于，所述半导体器件根据上述权利要求1～7任一项所述的双重构图工艺光刻标记的改善方法获得的。
9.一种电子设备，其特征在于，包括如权利要求8所述的半导体结构。
10.根据权利要求9所述的电子设备，其特征在于，包括智能电话、计算机、平板电脑、可穿戴智能设备、人工智能设备、移动电源。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202010275703.0A CN111399351A (zh) | 2020-04-09 | 2020-04-09 | 双重构图工艺光刻标记的改善方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202010275703.0A CN111399351A (zh) | 2020-04-09 | 2020-04-09 | 双重构图工艺光刻标记的改善方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN111399351A true CN111399351A (zh) | 2020-07-10 |
Family
ID=71433199
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202010275703.0A Pending CN111399351A (zh) | 2020-04-09 | 2020-04-09 | 双重构图工艺光刻标记的改善方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN111399351A (zh) |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN101592869A (zh) * | 2008-05-29 | 2009-12-02 | 中芯国际集成电路制造(北京)有限公司 | 曝光设备焦距监测方法 |
| CN104409444A (zh) * | 2014-11-17 | 2015-03-11 | 上海集成电路研发中心有限公司 | 鳍层光刻对准标记的制备方法 |
| CN110571139A (zh) * | 2018-06-05 | 2019-12-13 | 中芯国际集成电路制造(上海)有限公司 | 自对准双重图形的制造方法及半导体器件的制造方法 |
-
2020
- 2020-04-09 CN CN202010275703.0A patent/CN111399351A/zh active Pending
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN101592869A (zh) * | 2008-05-29 | 2009-12-02 | 中芯国际集成电路制造(北京)有限公司 | 曝光设备焦距监测方法 |
| CN104409444A (zh) * | 2014-11-17 | 2015-03-11 | 上海集成电路研发中心有限公司 | 鳍层光刻对准标记的制备方法 |
| CN110571139A (zh) * | 2018-06-05 | 2019-12-13 | 中芯国际集成电路制造(上海)有限公司 | 自对准双重图形的制造方法及半导体器件的制造方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US20180203342A1 (en) | Mask pattern correction method | |
| US7933015B2 (en) | Mark for alignment and overlay, mask having the same, and method of using the same | |
| CN1151408C (zh) | 制造曝光掩模的方法 | |
| US7732105B2 (en) | Photomask with overlay mark and method of fabricating semiconductor device | |
| JP2009510770A (ja) | オーバーレイ精度とパターン配置誤差とを同時に測定する方法 | |
| CN103246155B (zh) | 光刻版以及该光刻版的曝光方法 | |
| CN103365072A (zh) | 用于生成掩模图案的方法 | |
| CN114578662A (zh) | 一种套刻标记 | |
| US10692785B2 (en) | Semiconductor pattern for monitoring overlay and critical dimension at post-etching stage and metrology method of the same | |
| CN116149130B (zh) | 版图、掩膜版及光刻机曝光验证方法 | |
| CN116203808B (zh) | 套刻误差的量测方法及套刻标记 | |
| CN111399351A (zh) | 双重构图工艺光刻标记的改善方法 | |
| CN117008434A (zh) | 套刻标记的设计方法 | |
| CN101452210B (zh) | 形成不同图形密度的光刻方法 | |
| JP2002190442A (ja) | 校正用プレート、校正用プレート生成方法、及び半導体装置の製造方法 | |
| US20220317560A1 (en) | Mask applied to semiconductor photolithography and photolithographic method | |
| CN114167681A (zh) | 缺陷检测方法、掩膜版制作方法及半导体结构形成方法 | |
| JP4483612B2 (ja) | フォトマスクの製造方法、および、半導体デバイスの製造方法 | |
| CN114518693B (zh) | 套刻误差补偿方法及光刻曝光方法 | |
| CN114330171A (zh) | 图形设计方法及其系统、掩膜版组合、设备及存储介质 | |
| CN111508825B (zh) | 一种器件偏移监测方法、半导体器件及其制作方法 | |
| JP3727900B2 (ja) | 位相シフトマスクの設定方法およびその設定方法を用いた位相シフトマスク並びにパターン形成装置 | |
| CN112582324B (zh) | 一种标记及其制作方法 | |
| CN118068657A (zh) | 衡量光刻图形圆整度的方法 | |
| CN116339068A (zh) | 一种掩模版的制备方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| CB03 | Change of inventor or designer information |
Inventor after: Tian Fanhuan Inventor after: Liang Shiyuan Inventor after: He Xiaobin Inventor after: Ding Mingzheng Inventor after: Yang Tao Inventor after: Li Junfeng Inventor after: Wang Wenwu Inventor before: Tian Fanhuan Inventor before: Liang Shiyuan Inventor before: Quan Bingren |
|
| CB03 | Change of inventor or designer information | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| RJ01 | Rejection of invention patent application after publication |
Application publication date: 20200710 |
|
| RJ01 | Rejection of invention patent application after publication |