KR20160013531A - Semiconductor light emitting device - Google Patents

Semiconductor light emitting device Download PDF

Info

Publication number
KR20160013531A
KR20160013531A KR1020160006118A KR20160006118A KR20160013531A KR 20160013531 A KR20160013531 A KR 20160013531A KR 1020160006118 A KR1020160006118 A KR 1020160006118A KR 20160006118 A KR20160006118 A KR 20160006118A KR 20160013531 A KR20160013531 A KR 20160013531A
Authority
KR
South Korea
Prior art keywords
electrical connection
electrode
layer
light emitting
semiconductor
Prior art date
Application number
KR1020160006118A
Other languages
Korean (ko)
Other versions
KR102101446B1 (en
Inventor
박은현
전수근
최일균
진근모
Original Assignee
주식회사 세미콘라이트
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 세미콘라이트 filed Critical 주식회사 세미콘라이트
Priority to KR1020160006118A priority Critical patent/KR102101446B1/en
Publication of KR20160013531A publication Critical patent/KR20160013531A/en
Application granted granted Critical
Publication of KR102101446B1 publication Critical patent/KR102101446B1/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/10—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a light reflecting structure, e.g. semiconductor Bragg reflector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/38—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/62—Arrangements for conducting electric current to or from the semiconductor body, e.g. lead-frames, wire-bonds or solder balls
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/14—Structure, shape, material or disposition of the bump connectors prior to the connecting process of a plurality of bump connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Led Devices (AREA)

Abstract

Disclosed is a semiconductor light emitting device having increased luminous efficiency, comprising: a plurality of semiconductor layers; a reflective layer provided on one side of the semiconductor layers; a growth substrate having a hexahedral shape; a first electrical connection electrically connected to a first semiconductor layer; and a second electrical connection electrically connected to a second semiconductor layer through an insulating reflective layer and provided to be spaced apart from the first electrical connection in a longitudinal direction of the upper side of another face. The growth substrate has one face and another face. One face has a lower side on which the semiconductor layers are formed, an upper side facing the lower side, and two lateral sides connecting the lower side and the upper side. The upper side has a length of 150 um or less, and another face is continued from one side of one face and has a lower side on which the semiconductor layers are formed and an upper side facing the lower side. The upper side of another face is longer than the upper side of the face.

Description

반도체 발광소자{SEMICONDUCTOR LIGHT EMITTING DEVICE}Technical Field [0001] The present invention relates to a semiconductor light emitting device,

본 개시(Disclosure)는 전체적으로 반도체 발광소자에 관한 것으로, 특히 발광효율을 높인 반도체 발광소자 및 제조 방법에 관한 것이다.The present disclosure relates generally to a semiconductor light emitting device, and more particularly, to a semiconductor light emitting device having a high light emitting efficiency and a manufacturing method thereof.

여기서, 반도체 발광소자는 전자와 정공의 재결합을 통해 빛을 생성하는 반도체 광소자를 의미하며, 3족 질화물 반도체 발광소자를 예로 들 수 있다. 3족 질화물 반도체는 Al(x)Ga(y)In(1-x-y)N (0≤x≤1, 0≤y≤1, 0≤x+y≤1)로 된 화합물로 이루어진다. 이외에도 적색 발광에 사용되는 GaAs계 반도체 발광소자 등을 예로 들 수 있다.Here, the semiconductor light emitting element means a semiconductor light emitting element that generates light through recombination of electrons and holes, for example, a group III nitride semiconductor light emitting element. The Group III nitride semiconductor is made of a compound of Al (x) Ga (y) In (1-x-y) N (0? X? 1, 0? Y? 1, 0? X + y? A GaAs-based semiconductor light-emitting element used for red light emission, and the like.

여기서는, 본 개시에 관한 배경기술이 제공되며, 이들이 반드시 공지기술을 의미하는 것은 아니다(This section provides background information related to the present disclosure which is not necessarily prior art).Herein, the background art relating to the present disclosure is provided, and these are not necessarily meant to be known arts.

도 1 내지 도 3은 미국 등록특허공보 제5,233,204호에 제시된 반도체 발광소자의 일 예를 나타내는 도면으로서, 반도체 발광소자(100)는 지지 기판(105), 발광부(103), 투광성 윈도우 층(102), 하부 본딩 패드 전극(106) 그리고 상부 본딩 패드 전극(101)을 포함한다. 상면(110)의 길이(A)가 주어진 상태에서, 측면(111)의 길이(D)를 증가시킴으로써, 지지 기판(105)에 의한 광 흡수를 감소시켜 발광효율을 높이는 기술을 제시하고 있다. 즉, 측면(111)의 길이(D)가 (A/2)*tan(θc) 이상으로 되도록 함으로써(θc는 투광성 윈도우 층(102)과 외부와의 임계각), 지지 기판(105)에 의한 광 흡수를 줄이고 있다. 도 3을 참조하면, 반도체 발광소자(100)에서 발광되는 빛을 기준으로 할 때, 영역(R1)의 빛은 상면(110)을 통해 방출되며, 영역(R2)의 빛은 내부 전반사되고, 영역(R3)의 빛(L)은 측면(111)을 통해서 또는 상면(110)에 반사된 다음 측면(111)을 통해 방출된다. 빛(L)이 측면(111)에 입사하는 각은 θeb이며, 각(θeb)은 임계각(θc)보다 작으므로, 영역(R3)의 빛은 하면에 부딪혀서 흡수됨없이 측면(111)을 통해 외부로 방출된다. 이러한 원리는 측면(111)의 길이(D)를 그대로 둔 상태에서, 상면(110)의 길이(A)를 줄이는 경우에도 마찬가지로 적용될 수 있지만, 상면(110)에는 상부 본딩 패드 전극(101)이 존재하므로, 상부 본딩 패드 전극(101)의 크기에 의해 상면(110)의 길이(A)를 줄이는데는 한계가 있으며(이 기술에서 100㎛ 직경의 상부 본딩 패드 전극(101)이 사용되고 있다.), 또한 상면(110)을 통해서도 일정 이상의 광이 외부로 방출되어야 하므로 이러한 요소 또한 상면(110)의 길이(A)를 줄이는데 제약으로 작용한다(이 기술에서 상면(110)의 길이(A)는 250㎛로 예시되어 있다.).1 to 3 are views showing an example of a semiconductor light emitting device disclosed in U.S. Patent No. 5,233,204. The semiconductor light emitting device 100 includes a support substrate 105, a light emitting portion 103, a light transmitting window layer 102 ), A lower bonding pad electrode 106, and an upper bonding pad electrode 101. A technique of increasing light emission efficiency by reducing light absorption by the support substrate 105 by increasing the length D of the side surface 111 in a state where the length A of the upper surface 110 is given. That is, by making the length D of the side surface 111 equal to or larger than (A / 2) * tan (? C ) (? C is a critical angle between the transmissive window layer 102 and the outside) Is reduced. Referring to FIG. 3, when light emitted from the semiconductor light emitting device 100 is referred to, the light of the region R1 is emitted through the top surface 110, the light of the region R2 is totally internally reflected, The light L of the light source R3 is emitted through the side surface 111 or after being reflected on the top surface 110 and then through the side surface 111. [ Since the angle of incidence of the light L on the side surface 111 is? Eb and the angle? Eb is smaller than the critical angle? C , the light of the region R3 is reflected by the side surface 111 . This principle can be applied to the case where the length A of the top surface 110 is reduced while maintaining the length D of the side surface 111. The upper bonding pad electrode 101 is present on the upper surface 110 There is a limit in reducing the length A of the upper surface 110 due to the size of the upper bonding pad electrode 101 (the upper bonding pad electrode 101 having a diameter of 100 μm is used in the technique), and Since a certain amount of light must be emitted to the outside through the upper surface 110 as well, these elements also constrain the reduction of the length A of the upper surface 110 (the length A of the upper surface 110 in this technique is 250 m .

도 4는 미국 등록특허공보 제6,784,463호에 개시된 반도체 발광소자의 일 예를 나타내는 도면으로서, 반도체 발광소자(200)는 성장 기판(210; 예: 사파이어, SiC, ZnO), 버퍼층(220; 예: GaN), 제1 반도체층(230; 예: Si-doped GaN), 전자와 정공의 재결합을 이용하여 광을 생성하는 활성층(240; 예: InGaN/GaN 다중양자우물구조), 제2 반도체층(250; Mg-doped GaN), 제1 본딩 패드 전극(280) 그리고 활성층(240)에서 생성된 광을 성장 기판(210) 측으로 반사하는 반사막을 가지는 제2 본딩 패드 전극(270)을 포함한다. 도 4에 제시된 반도체 발광소자(200)는 광을 성장 기판(210) 측으로 방출시킨다는 점과 본딩 패드 전극(270,280)이 성장 기판(210) 반대측에 함께 구비된다는 점에서 도 1에 제시된 반도체 발광소자(100)와 차이점이 있으나, 외부와의 전기적 연결을 위해 본딩 패드 전극(270,280)을 구비해야 한다는 점에서는 변함이 없으며, 마찬가지로 성장 기판(210)의 상면 길이를 줄이는데는 한계가 있다.4A and 4B show an example of a semiconductor light emitting device disclosed in U.S. Patent No. 6,784,463. The semiconductor light emitting device 200 includes a growth substrate 210 (e.g., sapphire, SiC, or ZnO), a buffer layer 220 (E.g., InGaN / GaN multiple quantum well structure) for generating light by recombination of electrons and holes, a second semiconductor layer 230 (e.g., GaN), a first semiconductor layer 230 A first bonding pad electrode 280 and a second bonding pad electrode 270 having a reflective layer for reflecting the light generated from the active layer 240 toward the growth substrate 210. The Mg- The semiconductor light emitting device 200 shown in FIG. 4 emits light toward the growth substrate 210 and the bonding pad electrodes 270 and 280 are provided together on the opposite side of the growth substrate 210, 100, however, there is no difference in that the bonding pad electrodes 270 and 280 are provided for electrical connection to the outside. Similarly, there is a limit in reducing the length of the top surface of the growth substrate 210.

도 5는 일본 공개특허공보 제2009-164423호에 개시된 반도체 발광소자의 일 예를 나타내는 도면으로서, 반도체 발광소자는 성장 기판(310), 제1 반도체층(330), 전자와 정공의 재결합을 이용하여 광을 생성하는 활성층(340), 제2 반도체층(350), 제1 본딩 패드 전극(380), 전류 확산을 위한 투광성 전극(360; 예: ITO), 그리고 제2 본딩 패드 전극(370)을 포함한다. 추가적으로, 활성층(340)에서 생성된 광을 성장 기판(310) 측으로 반사하는 절연성 반사막(390; SiO2/TiO2로 된 DBR(Distributed Bragg Reflector)을 더 구비하며, 제2 본딩 패드 전극(370)은 절연성 반사막(371)에 구비된 복수의 개구(391)를 통해 제2 반도체층(350)과 전기적으로 연통한다. 본딩 패드 전극(370,380)과 반도체층(330,350) 사이에 절연성 반사막(390)이 구비되며, 본딩 패드 전극(370,380)에 의한 광 흡수를 줄일 수 있는 이점을 가지지만, 복수의 개구(391)에서 제2 본딩 패드 전극(380)에 의한 광 흡수는 여전히 문제가 된다.5 shows an example of a semiconductor light emitting device disclosed in Japanese Laid-Open Patent Publication No. 2009-164423. The semiconductor light emitting device includes a growth substrate 310, a first semiconductor layer 330, A second semiconductor layer 350, a first bonding pad electrode 380, a transmissive electrode 360 (e.g., ITO) for current diffusion, and a second bonding pad electrode 370. The active layer 340 generates light, . In addition, a DBR (Distributed Bragg Reflector) made of SiO 2 / TiO 2 is further included to reflect the light generated in the active layer 340 toward the growth substrate 310, and the second bonding pad electrode 370, Is electrically connected to the second semiconductor layer 350 through a plurality of openings 391 provided in the insulating reflective film 371. An insulating reflective film 390 is formed between the bonding pad electrodes 370 and 380 and the semiconductor layers 330 and 350 And has the advantage that light absorption by the bonding pad electrodes 370 and 380 can be reduced. However, light absorption by the second bonding pad electrode 380 in the plurality of openings 391 is still a problem.

이에 대하여 '발명의 실시를 위한 구체적인 내용'의 후단에 기술한다.This will be described later in the Specification for Implementation of the Invention.

여기서는, 본 개시의 전체적인 요약(Summary)이 제공되며, 이것이 본 개시의 외연을 제한하는 것으로 이해되어서는 아니된다(This section provides a general summary of the disclosure and is not a comprehensive disclosure of its full scope or all of its features).SUMMARY OF THE INVENTION Herein, a general summary of the present disclosure is provided, which should not be construed as limiting the scope of the present disclosure. of its features).

본 개시에 따른 일 태양에 의하면(According to one aspect of the present disclosure), 반도체 발광소자에 있어서, 제1 도전성을 가지는 제1 반도체층, 전자와 정공의 재결합을 통해 빛을 생성하는 활성층 및 제1 도전성과 다른 제2 도전성을 가지는 제2 반도체층이 순차로 적층된 복수의 반도체층; 복수의 반도체층의 일 측에 구비되며, 활성층에서 생성된 빛을 반사시키는 반사층; 복수의 반도체층을 기준으로 반사층의 반대 측에 구비되며, 육면체 형상을 가지는 성장 기판;으로서, 일면(a face) 및 타면(another face)을 포함하며, 일면이 복수의 반도체층이 형성되는 하면(a lower side), 하면과 대향하는 상면(an upper side), 및 하면과 상면 이어주는 두 개의 측면(lateral sides)을 가지고, 상면이 150㎛이하의 길이를 가지며, 타면은 상기 일면의 일 측면으로부터 이어지며, 복수의 반도체층이 형성되는 하면(a lower side) 및 하면과 대향하는 상면(an upper side)을 가지고, 타면의 상면은 상기 일면의 상면보다 긴 성장 기판; 제1 반도체층과 전기적으로 연통되며, 전자와 정공 중 하나를 공급하는 제1 전기적 연결(a first electrical connection); 그리고 절연성 반사층을 관통하여 제2 반도체층과 전기적으로 연통되며, 제1 전기적 연결로부터 타면의 상면의 길이방향으로 떨어져 구비되는 제2 전기적 연결(a second electrical connection);을 포함하는 것을 특징으로 하는 반도체 발광소자가 제공된다.According to one aspect of the present disclosure, there is provided a semiconductor light emitting device comprising: a first semiconductor layer having a first conductivity; an active layer that generates light through recombination of electrons and holes; A plurality of semiconductor layers in which a second semiconductor layer having conductivity and a second conductivity different from that of the first semiconductor layer are sequentially stacked; A reflective layer provided on one side of the plurality of semiconductor layers, the reflective layer reflecting light generated in the active layer; A growth substrate having a hexahedron shape and provided on a side opposite to a reflective layer with respect to a plurality of semiconductor layers as a base, the growth substrate including a face and another face, a lower side, an upper side facing the lower surface, and lateral sides connecting the upper surface and the lower surface, the upper surface having a length of 150 mu m or less, and the other surface extending from one side of the one surface, A growth substrate having a lower side on which a plurality of semiconductor layers are formed and an upper side opposite to a lower surface, the upper surface of the other surface being longer than the upper surface of the one surface; A first electrical connection in electrical communication with the first semiconductor layer and supplying one of electrons and holes; And a second electrical connection electrically connected to the second semiconductor layer through the insulating reflection layer and separated from the first electrical connection in the longitudinal direction of the upper surface of the other surface. A light emitting element is provided.

이에 대하여 '발명의 실시를 위한 구체적인 내용'의 후단에 기술한다.This will be described later in the Specification for Implementation of the Invention.

도 1 내지 도 3은 미국 등록특허공보 제5,233,204호에 제시된 반도체 발광소자의 일 예를 나타내는 도면,
도 4는 미국 등록특허공보 제6,784,463호에 개시된 반도체 발광소자의 일 예를 나타내는 도면,
도 5는 일본 공개특허공보 제2009-164423호에 개시된 반도체 발광소자의 일 예를 나타내는 도면,
도 6 및 도 7은 본 개시에 따른 반도체 발광소자의 일 특징을 설명하기 위한 도면,
도 8은 본 개시에 따른 반도체 발광소자의 또 다른 특징을 설명하기 위한 도면,
도 9 및 도 10은 본 개시에 따른 반도체 발광소자의 또 다른 특징을 설명하기 위한 도면,
도 11 내지 도 13은 성장 기판의 굴절률에 따른 상면과 측면의 관계를 나타내는 도면,
도 14는 본 개시에 따른 반도체 발광소자의 또 다른 특징을 설명하기 위한 도면,
도 15 내지 도 17은 본 개시에 따른 반도체 발광소자의 일 예를 나타내는 도면,
도 17은 본 개시에 따른 반도체 발광소자의 또 다른 특징을 설명하기 위한 도면,
도 18 및 도 19는 본 개시에 따른 반도체 발광소자의 또 다른 예를 나타내는 도면,
도 20은 본 개시에 따른 반도체 발광소자의 또 다른 예를 나타내는 도면,
도 21은 본 개시에 따른 반도체 발광소자의 또 다른 예를 나타내는 도면,
도 22는 본 개시에 따른 반도체 발광소자의 또 다른 예를 나타내는 도면,
도 23은 본 개시에 따른 반도체 발광소자의 또 다른 예들을 설명하는 도면,
도 24 및 도 25는 본 개시에 따른 반도체 발광소자의 또 다른 예들을 설명하는 도면들,
도 26은 본 개시에 따른 반도체 발광소자의 또 다른 예를 설명하는 도면,
도 27은 본 개시에 따른 반도체 발광소자의 또 다른 예를 설명하는 도면,
도 28은 도 27에서 B-B 선을 따라 취한 단면의 일예를 나타내는 도면,
도 29는 본 개시에 따른 반도체 발광소자의 오믹 전극과 전기적 연결의 접촉의 일 예를 설명하는 도면,
도 30은 본 개시에 따른 반도체 발광소자의 또 다른 예를 설명하는 도면,
도 31은 본 개시에 따른 반도체 발광소자의 또 다른 예들을 설명하는 도면,
도 32는 본 개시에 따른 반도체 발광소자의 또 다른 예를 설명하는 도면,
도 33은 본 개시에 따른 반도체 발광소자의 또 다른 예를 설명하는 도면,
도 34는 본 개시에 따른 반도체 발광소자의 또 다른 예를 설명하는 도면,
도 35는 본 개시에 따른 반도체 발광소자의 또 다른 예를 설명하는 도면.FIGS. 1 to 3 are views showing an example of a semiconductor light emitting device disclosed in U.S. Patent No. 5,233,204,
4 is a view showing an example of a semiconductor light emitting device disclosed in U.S. Patent No. 6,784,463,
5 is a view showing an example of a semiconductor light emitting element disclosed in Japanese Laid-Open Patent Publication No. 2009-164423,
FIGS. 6 and 7 are views for explaining one feature of the semiconductor light emitting device according to the present disclosure;
8 is a view for explaining another feature of the semiconductor light emitting device according to the present disclosure,
FIGS. 9 and 10 are views for explaining another feature of the semiconductor light emitting device according to the present disclosure;
11 to 13 are diagrams showing the relationship between the top surface and the side surface according to the refractive index of the growth substrate,
14 is a view for explaining another feature of the semiconductor light emitting device according to the present disclosure,
15 to 17 are views showing an example of a semiconductor light emitting device according to the present disclosure,
17 is a view for explaining another feature of the semiconductor light emitting device according to the present disclosure,
FIGS. 18 and 19 are views showing still another example of the semiconductor light emitting device according to the present disclosure;
20 is a view showing still another example of the semiconductor light emitting device according to the present disclosure,
21 is a view showing still another example of the semiconductor light emitting device according to the present disclosure,
22 is a view showing still another example of the semiconductor light emitting device according to the present disclosure,
23 is a view for explaining still another example of the semiconductor light emitting device according to the present disclosure,
FIGS. 24 and 25 are views for explaining still another example of the semiconductor light emitting device according to the present disclosure,
26 is a view for explaining another example of the semiconductor light emitting device according to the present disclosure,
27 is a view for explaining another example of the semiconductor light emitting device according to the present disclosure,
28 is a view showing an example of a cross section taken along line BB in Fig. 27,
29 is a view for explaining an example of contact between the ohmic electrode and the electrical connection of the semiconductor light emitting device according to the present disclosure,
30 is a view for explaining another example of the semiconductor light emitting device according to the present disclosure,
31 is a view for explaining still another example of the semiconductor light emitting device according to the present disclosure,
32 is a view for explaining another example of the semiconductor light emitting device according to the present disclosure,
33 is a view for explaining another example of the semiconductor light emitting device according to the present disclosure,
34 is a view for explaining another example of the semiconductor light emitting device according to the present disclosure,
35 is a view for explaining another example of the semiconductor light emitting device according to the present disclosure;

이하, 본 개시를 첨부된 도면을 참고로 하여 자세하게 설명한다(The present disclosure will now be described in detail with reference to the accompanying drawing(s)). The present disclosure will now be described in detail with reference to the accompanying drawings.

도 6 및 도 7은 본 개시에 따른 반도체 발광소자의 일 특징을 설명하기 위한 도면이다. 도 6은 도 1에 도시된 반도체 발광소자를 위에서 본 도면으로서, 본딩 패드 전극(101)의 반지름(r)이 50㎛이고, 변(111,112)의 길이가 각각 250㎛인 반도체 발광소자가 도시되어 있다. 변(111,112)의 길이가 직경(2r)의 2배, 그러니까 변(111,112)의 길이가 각각 4r(=200㎛)인 경우를 가정한다면, 본딩 패드 전극(101)의 면적은 πr2이고, 반도체 발광소자의 상면 면적은 (4r)*(4r) = 16r2이 되어, 본딩 패드 전극(101)이 차지하는 면적(πr2)이 전체 면적(16r2)의 π/16 = 19.625%에 이르게 되며, 실제 소자의 형성에서 고려되는 메사 식각면 등을 고려한다면, 20% 이상의 비중을 차지하게 된다. 도 7에는 두 개의 본딩 패드 전극(401,402)이 동일 면 측에 위치하는 래터럴 타입(lateral type) 반도체 발광소자가 예시되어 있다. 본딩 패드 전극(401,402)의 반지름이 r인 경우에, 도 7의 좌측에 도시된 반도체 발광소자의 경우에, 변(411,412)의 길이는 각각 (2+√2)r ≒ 3.414r이 되고, 양자의 면적 비는 2*(πr2)/(3.414r)2 ≒ 53.9%에 이르게 되며, 이러한 소자는 상용의 소자로서 생각하기 어렵다. 도 7의 우측에 도시된 반도체 발광소자의 경우에, 변(411,412)의 길이는 각각 2r과 (3.414)2r/2이 되고, 양자의 면적 비는 마찬가지로 53.9%에 이르게 된다. 예를 들어, 현재 반도체 발광소자에서 사용되는 본딩 패드 전극의 최소 직경인 70㎛를 가정하는 경우에, 좌측의 소자의 경우에, 변(411,412)의 길이가 각각 119.49㎛가 되고, 우측의 소자의 경우에, 변(411, 412)의 길이가 각각 70㎛와 203.97㎛가 되지만, 이러한 소자는 상용의 반도체 발광소자로서는 기능하지 못한다. 좌측의 소자의 경우에, 양자의 면적 비가 20%이하로 되려고만 하여도, 변(411,412)의 길이가 196㎛가 되어야 하며, 우측의 소자의 경우에도 변(412)의 길이를 그대로 두고, 변(411)의 길이를 70㎛로부터 204㎛로 늘려야 양자의 면적 비가 겨우 18.5%가 된다. 따라서, 본딩 패드 전극을 반도체 발광소자의 상부에 두는 경우에, 단변의 길이를 200㎛이하로 한다는 것은 효율적인 소자를 구성할 수 없다.6 and 7 are views for explaining one feature of the semiconductor light emitting device according to the present disclosure. 6 is a top view of the semiconductor light emitting device shown in Fig. 1, in which a semiconductor light emitting device having a bonding pad electrode 101 with a radius r of 50 m and sides 111 and 112 having a length of 250 m is shown have. And if the length of the sides 111 and 112 assume the twice the diameter (2r), so that the length of the sides 111 and 112, respectively 4r (= 200㎛), the area of the bonding pad electrode 101 is πr 2, the semiconductor The area of the top surface of the light emitting device becomes (4r) * (4r) = 16r 2 , and the area (? R 2 ) occupied by the bonding pad electrode 101 reaches? / 16 = 19.625% of the total area 16r 2 , Considering the mesa etched surface considered in the actual device formation, it takes up more than 20%. FIG. 7 illustrates a lateral type semiconductor light emitting device in which two bonding pad electrodes 401 and 402 are disposed on the same surface side. In the case of the semiconductor light emitting device shown in the left side of FIG. 7, the lengths of the sides 411 and 412 are (2 + 2) r 3.414 r, respectively, when the radius of the bonding pad electrodes 401 and 402 is r, Is 2 * (? R 2 ) / (3.414 r) 2 ? 53.9%, and such an element is difficult to be considered as a commercial element. For the semiconductor light-emitting device shown on the right side of Figure 7, the length of the sides (411 412) are respectively and 2r (3.414) 2 r / 2, the area ratio of the both are brought similarly to 53.9%. For example, assuming that the minimum diameter of the bonding pad electrode used in the current semiconductor light emitting device is 70 mu m, the lengths of the sides 411 and 412 are 119.49 mu m respectively in the case of the left device, The lengths of the sides 411 and 412 are 70 mu m and 203.97 mu m, respectively, but these devices do not function as commercial semiconductor light emitting devices. In the case of the element on the left side, the length of the sides 411 and 412 should be 196 mu m, and the length of the side 412 should be the same in case of the element on the right side, The length ratio of the first electrode 411 and the second electrode 411 must be increased from 70 m to 204 m to obtain an area ratio of only 18.5%. Therefore, when the bonding pad electrode is placed on top of the semiconductor light emitting element, it is not possible to construct an efficient device by setting the length of the short side to 200 mu m or less.

도 8은 본 개시에 따른 반도체 발광소자의 또 다른 특징을 설명하기 위한 도면으로서, 본 개시에 따른 반도체 발광소자는 전자와 정공을 이용하여 빛을 생성하는 활성층(40; 예: InGaN/(In)GaN 다중 양자우물 구조), 활성층(40)이 성장되는 성장 기판(10; 예: Al2O3) 그리고 활성층(40)에서 생성된 빛을 성장 기판(10) 측으로 반사하는 반사층(R)을 포함한다. 따라서 빛이 방출되는 측인 상면(110)에는 본딩 패드 전극이 구비되지 않으므로, 광 방출면 측에서의 본딩 패드 전극에 의한 설계상의 제약을 근본적으로 제거할 수 있게 된다.8 is a view for explaining another feature of the semiconductor light emitting device according to the present disclosure. The semiconductor light emitting device according to the present disclosure includes an active layer 40 (e.g., InGaN / (In)) for generating light using electrons and holes, A growth substrate 10 (e.g. Al 2 O 3 ) on which the active layer 40 is grown, and a reflection layer R that reflects light generated in the active layer 40 to the growth substrate 10 side do. Therefore, since the bonding pad electrode is not provided on the upper surface 110 on which the light is emitted, it is possible to fundamentally eliminate the design restriction due to the bonding pad electrode on the light emitting surface side.

도 9 및 도 10은 본 개시에 따른 반도체 발광소자의 또 다른 특징을 설명하기 위한 도면으로서, 도 3에서 제한적인 상면(110)의 길이(A)에 대해 측면(111)의 길이(D)를 (A/2)*tan(θc) 이상이 되도록 한 반도체 발광소자에서 한 걸음 더 나아가, 도 9에 도시된 바와 같이, 상면(110)의 길이(B)가 도 3에서의 상면(110)의 길이(A; 2D/tan(θc))의 절반 이하가 되도록 구성한 반도체 발광소자가 제시되어 있다. 이러한 구성을 통해, 영역(R2)에서 내부 전반사되는 빛(L)의 적어도 일부가 반도체 발광소자의 하면에 부딪히지 않고, 반도체 발광소자의 측면(111)에 부딪히게 된다. 실제 반도체 발광소자에서, 측면(111)은 스크라이빙 및/또는 브레이킹에 의해 형성되는 면이므로, 완전한 평탄면이 아니며, 바람직하게는 레이저 또는 식각을 통해 광 산란을 위한 거친 표면이 형성되므로, 임계각(θc) 이상의 입사각으로 측면(111)에 입사되는 광의 경우에도 측면(111)을 통해 외부로 방출되는 것이 가능하며, 따라서 발광효율을 향상시킬 수 있다. 바람직하게는 상면(110)의 길이(B)를 길이(C = (2D)*tan(θc)) 이하로 함으로써, 영역(R2)의 빛 모두가 상면(110)에 반사된 후 측면(111)으로 입사하도록 하는 것이 가능하다. 도 10에 도시된 바와 같이, 측면(111)의 길이(D)를 도 9에서 주어진 (B/2))*tan(θc) 이상으로 높이면, 영역(R2)에서의 빛(L)의 적어도 일부가 상면에 부딪힘없이 직접 측면(111)으로 입사할 수 있게 된다. 측면(111)의 길이(D)의 상한과 하한에 대해서 살피면, 특별히 제한이 있는 것은 아니지만, 너무 얇으면, 복수의 반도체층을 지지하는데 문제를 야기할 수 있고, 너무 두꺼우면, 소자의 브레이킹 공정에서 문제를 야기할 수 있으므로, 70㎛이상 180㎛이하의 길이를 가지는 것이 적합하며, 바람직하게는 80㎛이상 150㎛이하의 길이를 가진다.9 and 10 are views for explaining another feature of the semiconductor light emitting device according to the present disclosure. In FIG. 3, the length D of the side surface 111 is set to be longer than the length A of the limited upper surface 110 The length B of the top surface 110 is greater than the length (A / 2) * tan (? C ) of the top surface 110 of the semiconductor light emitting device, Is less than or equal to half the length A (2D / tan (? C )) of the semiconductor light emitting device. With this configuration, at least a part of the light L totally internally reflected in the region R2 does not hit the bottom surface of the semiconductor light emitting element but strikes the side surface 111 of the semiconductor light emitting element. In a practical semiconductor light emitting device, since the side surface 111 is a surface formed by scribing and / or braking, it is not a perfect flat surface and preferably a rough surface for light scattering is formed through laser or etching, it is possible to emit light to the outside through the side surface 111 even in the case of light incident on the side surface 111 at an incident angle equal to or greater than the incident angle? c . Preferably all of the light in the region R2 is reflected on the upper surface 110 and the side surface 111 (see FIG. 11 ( c )) after the length B of the upper surface 110 is equal to or smaller than the length As shown in Fig. 10, if the length D of the side surface 111 is increased to not less than (B / 2)) * tan (? C given in FIG. 9) It is possible to directly enter the side face 111 without hitting the upper face. There is no particular limitation as long as the upper limit and the lower limit of the length D of the side surface 111 are considered. However, if it is too thin, it may cause problems in supporting a plurality of semiconductor layers, It is preferable to have a length of 70 mu m or more and 180 mu m or less, and preferably a length of 80 mu m or more and 150 mu m or less.

도 11 내지 도 13은 성장 기판의 굴절률에 따른 상면과 측면의 관계를 나타내는 도면으로서, 도 11에는 성장 기판(10)이 굴절률이 1.8 정도인 사파이어로 이루어진 경우에 상면(110)과 측면(111)의 길이 관계가 제시되어 있다. 측면(111)의 길이(D)가 70㎛인 경우에 상면(110)의 길이(B)가 102㎛이하여야 도 9에 제시된 관계를 만족하지만(도 9의 경우에, 성장 기판의 좌측 코너에서 빛이 나오는 것으로 가정하였다.), 도 14에 도시된 바와 같이, 실제 반도체 발광소자의 경우에, 활성층(40)이 성장 기판(10)으로부터 거리를 두고 위치하고, 스크라이빙&브레이킹 공정을 위해, 소자의 둘레를 따라, 적어도 제2 반도체층(50)과 활성층(40)을 에칭하여 제1 반도체층(30)에 메사식각면(31)을 형성하는 것이 일반적이다. 메사식각면(31)의 총 길이(M)가 20~40㎛ 정도(한 쪽의 폭이 10~20㎛ 정도)이고, 성장 기판(10)의 하면(113)에서 활성층(40)에 이르는 거리가 3~10㎛ 정도인 것을 감안하면(이는 3족 질화물 반도체를 기준으로 한 것이며, 반도체 발광소자를 구성하는 물질에 따라 차이가 있을 수 있다. 즉 10㎛이상이 되는 경우도 있을 수 있다.), 측면(111)의 길이(B)가 70㎛인 경우에, 활성층(40)까지의 거리가 3~10㎛인 점을 고려하면 상면(110)의 길이(B)의 상한치 102㎛가 14㎛정도까지 확장될 수 있고, 메사식각면의 총 길이(M)를 고려하면 또한 20~40㎛정도까지 확장될 수 있다. 따라서, 성장 기판(10)의 측면(111)의 길이(D)가 70㎛일 때, 상면(110)의 길이(B)가 150㎛인 경우에도 도 9에서 설명된 관계가 만족될 수 있음을 알 수 있다. 도 12에는 성장 기판(10)의 굴절률이 2인 경우에 상면(110)과 측면(111)의 길이 관계가 제시되어 있다. ZnO가 이러한 굴절률에 근접한다. 도 13에는 성장 기판(10)의 굴절률이 1.5인 경우에 상면(110)과 측면(111)의 길이 관계가 제시되어 있다. 이 경우에 임계각이 40°를 넘는 이점이 있으나, 반도체 발광소자를 이루는 반도체 물질(예: GaN)과의 굴절률의 차이가 커진다는 단점도 함께 가진다. 굴절률이 1.4가 되면 임계각이 45°보다 커지게 되나, 마찬가지의 문제점을 가진다.11 to 13 show the relationship between the top surface and the side surface according to the refractive index of the growth substrate. In Fig. 11, when the growth substrate 10 is made of sapphire with a refractive index of 1.8, Is shown in Fig. The length B of the top surface 110 should be 102 mu m or less in the case where the length D of the side surface 111 is 70 mu m to satisfy the relationship shown in Fig. 9 (in the case of Fig. 9, 14, in the case of a semiconductor light emitting device, the active layer 40 is located at a distance from the growth substrate 10, and for the scribing and braking process, The mesa etching surface 31 is generally formed on the first semiconductor layer 30 by etching at least the second semiconductor layer 50 and the active layer 40 along the periphery of the device. The distance M from the lower surface 113 of the growth substrate 10 to the active layer 40 and the total length M of the mesa etched surface 31 is about 20 to 40 μm (the width of one side is about 10 to 20 μm) Is about 3 to 10 mu m (this is based on a Group III nitride semiconductor, and may be different depending on materials constituting the semiconductor light emitting device, that is, it may be 10 mu m or more). The upper limit of the length B of the upper surface 110 is 102 占 퐉 is 14 占 퐉 when the length B of the side surface 111 is 70 占 퐉 and the distance to the active layer 40 is 3 占 퐉 to 10 占 퐉, And can be extended to about 20 to 40 mu m in consideration of the total length M of the mesa etching surface. 9 can be satisfied even when the length D of the side surface 111 of the growth substrate 10 is 70 占 퐉 and the length B of the top surface 110 is 150 占 퐉 Able to know. 12 shows a relationship between the lengths of the upper surface 110 and the side surfaces 111 when the refractive index of the growth substrate 10 is 2. In FIG. ZnO approaches this refractive index. 13 shows a relationship between the lengths of the upper surface 110 and the side surfaces 111 when the refractive index of the growth substrate 10 is 1.5. In this case, there is a disadvantage in that the critical angle exceeds 40 DEG, but the refractive index difference with a semiconductor material (for example, GaN) constituting the semiconductor light emitting element becomes large. When the refractive index is 1.4, the critical angle becomes larger than 45 DEG, but has the same problem.

도 15 및 도 16은 본 개시에 따른 반도체 발광소자의 일 예를 나타내는 도면으로서, 반도체 발광소자는 전체적으로 육면체 형상을 가지는 성장 기판(10; 예: 사파이어 기판), 제1 반도체층(30; 예: n형 GaN), 전자와 정공의 재결합을 통해 빛을 생성하는 활성층(40; 예: InGaN/(In)GaN 다중양자우물 구조) 및 제2 반도체층(50; p형 GaN), 활성층(40)에서 생성된 빛을 반사시키는 반사층(R; 예: SiO2/TiO2과 같은 절연 물질로 된 DBR 또는 ODR, 유전체막의 반복 적층 구조, 단일층(예: SiO2) 또는 복수층 유전체막 등), 그리고, 전자와 정공을 공급하는 전극(70) 및 전극(80)을 포함한다. 전극(70,80)은 복수의 반도체층(30,40,50)으로부터 절연되어 있으며, 반사층(R)을 관통하여 형성된 전기적 연결(71,81; Electrical Connections)을 통해 복수의 반도체층(30,40,50)과 전기적으로 연통 또는 연결된다. 전기적 연결(81)은 적어도 제2 반도체층(50)과 활성층(40)을 관통하여 제1 반도체층(30)까지 이어져 있다. 반도체 발광소자의 둘레를 따라 도 14에 도시된 바와 같이, 제1 반도체층(30)이 노출되는 메사식각면(31)을 추가로 구비하는 것이 일반적이며, 복수의 반도체층(30,40,50)은 성장 기판(10)과 제1 반도체층(30) 사이에 버퍼층을 더 포함할 수 있고, 제1 반도체층과 제2 반도체층의 도전성은 서로 바뀔 수 있으며, 필요에 따라 추가의 층들이 구비될 수 있다. 반도체 발광소자는 이를 구성하는 물질에 따라, 자외선부터 적외선까지의 빛을 방출할 수 있다. 또한 반사층(R)과 제2 반도체층(50) 사이에 전류 확산을 위한 전류 확산 전극(예: ITO)을 더 구비할 수 있으며, 전기적 연결(71,81)과 반도체층(30,50) 사이에 구동 전압을 낮추기 위한 20~30㎛ 정도의 직경을 가지는 오믹 전극을 구비할 수도 있다. 전기적 연결(71,81)은 전극(70,80)과 함께 형성되어도 좋고, 전극(70,80)과 별도로 형성될 수도 있다. 성장 기판(10)의 일면(12; a face)은 복수의 반도체층(30,40,50)이 형성되는 하면(112; a lower side), 하면(112)과 대향하는 상면(110; an upper side), 및 하면(112)과 상면(110) 이어주는 두 개의 측면(111; lateral sides)을 가진다. 또한 성장 기판(10)은 일면(12)의 일 측면(111)으로부터 이어진 타면(13; another face)을 가지며, 타면(13)은 복수의 반도체층(30,40,50)이 형성되는 하면(113) 및 하면(113)과 대향하는 상면(114)을 가진다.15 and 16 are views showing an example of a semiconductor light emitting device according to the present disclosure. The semiconductor light emitting device includes a growth substrate 10 (for example, sapphire substrate) having a hexahedral shape as a whole, a first semiconductor layer 30 (InGaN / (In) GaN multiple quantum well structure) and the second semiconductor layer 50 (p-type GaN), the active layer 40, and the active layer 40, which generate light through recombination of electrons and holes, a reflective layer for reflecting the generated light in the (R; example: SiO 2 / TiO 2 and the DBR or ODR, the dielectric film is repeated with an insulating material such as a laminated structure, a single layer (for example: SiO 2) or a plurality of layers of dielectric film or the like), And includes an electrode 70 and an electrode 80 for supplying electrons and holes. The electrodes 70 and 80 are insulated from the plurality of semiconductor layers 30 and 40 and 50 and are electrically connected to the plurality of semiconductor layers 30 and 40 through electrical connections 71 and 81 formed through the reflective layer R. [ 40, and 50, respectively. The electrical connection 81 extends at least through the second semiconductor layer 50 and the active layer 40 to the first semiconductor layer 30. As shown in FIG. 14 along the periphery of the semiconductor light emitting device, it is common to further include a mesa etching surface 31 on which the first semiconductor layer 30 is exposed, and a plurality of semiconductor layers 30, May further include a buffer layer between the growth substrate 10 and the first semiconductor layer 30 and the conductivity of the first semiconductor layer and the second semiconductor layer may be interchanged with each other, . The semiconductor light emitting device can emit light from ultraviolet rays to infrared rays, depending on materials constituting the semiconductor light emitting device. A current diffusion electrode (e.g., ITO) for current diffusion may be further provided between the reflective layer R and the second semiconductor layer 50, and a current diffusion electrode may be formed between the electrical connection 71 and the semiconductor layer 30 And an ohmic electrode having a diameter of about 20 to 30 mu m for lowering the driving voltage. The electrical connections 71 and 81 may be formed with the electrodes 70 and 80 or may be formed separately from the electrodes 70 and 80. A face of the growth substrate 10 has a lower side 112 on which a plurality of semiconductor layers 30, 40 and 50 are formed and a lower side 110 on which an upper side 110 and two lateral sides (111) connecting the lower surface (112) and the upper surface (110). The growth substrate 10 has another face 13 extending from one side 111 of the one face 12 and the other face 13 is formed on the lower face on which the plurality of semiconductor layers 30, 113 and an upper surface 114 opposed to the lower surface 113.

일면(12)의 상면(110)은 150㎛이하의 길이를 가지며, 따라서 도 9에서 설명된 본 개시에 따른 특징이 그대로 적용된다. 한편 타면(13)의 상면(114)의 길이방향을 따라 전극(70,80)이 배치되며, 타면(13)의 상면(114)을 일면(12)의 상면(110) 보다 길게 형성함으로써, 반도체 발광소자 전체의 발광량을 결정할 수 있게 된다. 이러한 구성을 통해, 광이 방출되는 측에서 전극(70,80)이 위치함으로써 발생하는 여러 제약을 제거할 수 있으며, 나아가 적어도 일면(12)의 상면(110)의 길이방향을 따라 위치되는 전기적 연결(71,81)의 수를 최소화하여 이들에 의한 광 흡수를 줄이는 것이 가능해진다.The top surface 110 of one face 12 has a length of 150 mu m or less, and thus the features according to the present disclosure described in Fig. 9 are applied as is. The electrodes 70 and 80 are arranged along the longitudinal direction of the upper surface 114 of the other surface 13 and the upper surface 114 of the other surface 13 is formed longer than the upper surface 110 of the other surface 12, It is possible to determine the light emission amount of the entire light emitting element. With such a configuration, it is possible to eliminate various restrictions caused by the positions of the electrodes 70 and 80 on the side from which the light is emitted, and furthermore, It is possible to minimize the number of light absorbing members 71 and 81 and to reduce light absorption by these members.

도 17은 본 개시에 따른 반도체 발광소자의 또 다른 특징을 설명하기 위한 도면으로서, DBR과 같은 절연성 반사막(R) 위에 전극(70,80)을 구비한 반도체 발광소자에 있어서, 전극(70)과 전극(80) 사이의 간격(G; 150㎛, 300㎛, 450㎛, 600㎛)을 넓혀가면서, 발광효율을 확인한 결과이다(여기서, w는 1200㎛, c는 600㎛, A는 520㎛, B는 485㎛, 410㎛, 355㎛, 260㎛이 사용되었으며, 효과상의 차이를 확실히 하기 위해 큰 사이크의 칩이 사용되었다). 일반적으로 전극(70,80)에 의해 빛이 흡수되지만, 전극(70,80)을 Ag, Al과 같이 반사율이 높은 금속으로 구성하는 경우에 반사율을 높일 수 있는 것으로 알려져 왔다. 또한 전극(70,80)은 본딩 패드, 반도체 발광소자의 방열을 위해서도 기능해야 하므로, 이러한 요소를 고려하여 그 크기를 결정해야 한다. 그러나, 본 발명자들은 위 실험에서와 같이, DBR과 같은 절연성 반사막(R)이 이용되는 경우에 그 위에 놓이는 전극(70,80)의 크기를 줄일수록, 절연성 반사막(R)에 의한 광 반사율이 높아진다는 것을 확인하였으며, 이러한 실험 결과는 본 개시에서 전극(70,80)의 크기를 종래에 생략할 수 없었던 범위로 줄일 수 있는 일 계기를 제공하였다.17 is a view for explaining another characteristic of the semiconductor light emitting device according to the present disclosure. In the semiconductor light emitting device having the electrodes 70 and 80 on the insulating reflective film R such as a DBR, (Where w is 1200 占 퐉, c is 600 占 퐉, A is 520 占 퐉, A is 800 占 퐉, A is 800 占 퐉, B was used at 485 탆, 410 탆, 355 탆 and 260 탆, and a chip of a large CYK was used to ensure the effect difference). Generally, light is absorbed by the electrodes 70 and 80, but it has been known that the reflectance can be increased when the electrodes 70 and 80 are made of a metal having high reflectance such as Ag or Al. In addition, since the electrodes 70 and 80 must also function for heat dissipation of the bonding pads and the semiconductor light emitting device, their sizes must be determined in consideration of these factors. However, as in the above experiment, when the insulating reflective film R such as a DBR is used, the present inventors have found that the smaller the size of the electrodes 70 and 80 placed thereon, the higher the light reflectance by the insulating reflective film R And the experimental results provide an opportunity to reduce the size of the electrodes 70 and 80 to the extent that the electrodes 70 and 80 could not be omitted in the present disclosure.

도 18 및 도 19는 본 개시에 따른 반도체 발광소자의 또 다른 예를 나타내는 도면으로서, 반도체 발광소자는 도 15에 도시된 반도체 발광소자와 달리 반사막(R)이 별도로 구비되지 않고, 전극(70)이 반사막으로 기능한다. 전극(70)이 Al, Ag과 같이 반사율이 높은 금속을 함유함으로써, 금속 반사막으로 기능할 수 있다. 전극(80)과 복수의 반도체층(30,40,50)의 전기적 절연을 위해 절연막(90; 예: SiO2)이 구비되어 있으며, 절연막(90)을 관통하여 전기적 연결(81)이 형성되어 있다. 절연막(90)이 전극(70) 위로 걸쳐서 형성될 수 있음은 물론이며, 절연막(90)이 단일층의 유전체막, 복수층의 유전체막, DBR, ODR(Omni-Directional Reflector)로 구성될 수 있음도 물론이다.18 and 19 are views showing still another example of the semiconductor light emitting device according to the present disclosure. The semiconductor light emitting device is different from the semiconductor light emitting device shown in FIG. 15 in that a reflective film R is not separately provided, And functions as a reflective film. Since the electrode 70 contains a metal having a high reflectance such as Al or Ag, it can function as a metal reflective film. An insulating film 90 (for example, SiO 2 ) is provided for electrical insulation between the electrode 80 and the plurality of semiconductor layers 30, 40 and 50, and an electrical connection 81 is formed through the insulating film 90 have. The insulating film 90 may be formed over the electrode 70 and the insulating film 90 may be formed of a single layer dielectric film, a plurality of dielectric films, a DBR, and an Omni-Directional Reflector (ODR). Of course.

도 20은 본 개시에 따른 반도체 발광소자의 또 다른 예를 나타내는 도면으로서, 반도체 발광소자는 복수의 반도체층(30,40,50) 위에 금속 반사막(R)을 구비하며, 절연막(90)을 통해 전극(70,80)을 복수의 반도체층(30,40,50)으로부터 전기적으로 절연한 다음, 전기적 연결(71,81)을 통해 전극(70,80)과 복수의 반도체층(30,40,50)을 전기적으로 연통시킨 구조가 제시되어 있다.20 is a view showing another example of the semiconductor light emitting device according to the present disclosure. The semiconductor light emitting device includes a metal reflection film R on a plurality of semiconductor layers 30, 40, and 50, The electrodes 70 and 80 are electrically insulated from the plurality of semiconductor layers 30,40 and 50 and then the electrodes 70 and 80 and the plurality of semiconductor layers 30 and 40, 50 are electrically connected to each other.

도 21은 본 개시에 따른 반도체 발광소자의 또 다른 예를 나타내는 도면으로서, 반사막(R) 위에 전극(70,80)이 형성되어 있으며, 전극(70,80)의 배치 방향을 따라 복수 개의 전기적 연결(71,71,81)이 형성되어 있다. 전극(80)이 복수 개 형성될 수 있음은 물론이다. 전극(70,80)의 배치 방향을 따라 소자가 길어짐에 따라 소자로의 전류 공급을 원활히 하기 위함이다.21 is a view showing still another example of the semiconductor light emitting device according to the present invention in which electrodes 70 and 80 are formed on a reflective film R and a plurality of electrical connections 71, 71, 81 are formed. Needless to say, a plurality of electrodes 80 may be formed. The current is supplied to the element smoothly as the element becomes longer along the arrangement direction of the electrodes 70 and 80.

도 22는 본 개시에 따른 반도체 발광소자의 또 다른 예를 나타내는 도면으로서, 전극(70,80)과 별개로 방열패드(72)가 구비되어 있다. 열방출이 필요한 경우에, 전기적 연결을 갖지 않는 방열패드(72)를 구비함으로써, 열방출을 도모할 수 있다.22 is a view showing still another example of the semiconductor light emitting device according to the present disclosure, and is provided with a heat dissipation pad 72 separately from the electrodes 70 and 80. [ When heat dissipation is required, heat dissipation pads 72 having no electrical connection are provided, so that heat dissipation can be achieved.

도 23은 본 개시에 따른 반도체 발광소자의 또 다른 예들을 설명하는 도면으로서, 반도체 발광소자는 제1 전극 및 제2 전극 중 적어도 하나는 반사층을 기준으로 복수의 반도체층의 반대측에 구비되는 플립칩(flip chip)이다. 성장 기판의 일면의 상면은 150㎛ 이하의 길이를 가지며, 따라서, 도 9에서 설명된 본 개시에 따른 특징이 그대로 적용된다. 전술한 바와 같이, 소자의 길이를 길게 하여 발광량 등을 정할 수 있다. 제2 전기적 연결(71)이 복수 개가 타면의 상면(114)의 길이방향으로 배열되어 있으며, 성장 기판의 일면의 상면(110)이 150㎛ 이하로 좁게 형성됨에 따라 제1 전기적 연결(81) 및 제2 전기적 연결(71)이 일렬로 배열되어 있다. 성장 기판의 일면의 측면(111)의 길이는 70㎛이상 180㎛이하의 길이를 가지는 것이 적합하며, 바람직하게는 80㎛이상 150㎛이하의 길이를 가진다. 예를 들어, 타면의 상면(114)의 길이는 일면의 상면(110)의 3배 정도이며, 경우에 따라서는 3배 이상으로 형성하는 것이 좋을 수도 있으며, 물론 3배 이하도 가능하다.FIG. 23 is a view for explaining still another example of the semiconductor light emitting device according to the present disclosure, in which at least one of the first electrode and the second electrode is a flip chip provided on the opposite side of the plurality of semiconductor layers, (flip chip). The upper surface of one surface of the growth substrate has a length of 150 mu m or less, and thus the features according to the present disclosure described in Fig. 9 are applied as they are. As described above, it is possible to elongate the length of the device and determine the quantity of emitted light or the like. A plurality of second electrical connections 71 are arranged in the longitudinal direction of the upper surface 114 of the other surface and the upper surface 110 of one surface of the growth substrate is narrowly formed to be 150 μm or less, And the second electrical connections 71 are arranged in a line. The length of the side surface 111 of one surface of the growth substrate is preferably 70 占 퐉 or more and 180 占 퐉 or less, and preferably 80 占 퐉 or more and 150 占 퐉 or less. For example, the length of the upper surface 114 of the other surface is about three times the length of the upper surface 110 of the other surface. In some cases, the upper surface 114 may be formed to be three or more times, of course.

제1 전기적 연결(81) 및 제2 전기적 연결(71)의 직경이 대략 20~30㎛ 정도 또는 그 이하의 직경을 가질 수 있다. 제2 전극은 각 제2 전기적 연결(71)에 대응하며 서로 떨어져 형성되며, 도 17에서 설명된 바와 같이, 잘 선택된 면적비 또는 전극(70,80) 간격을 가짐으로써 전극(70,80)에 의한 광흡수 손실을 줄여서 휘도가 향상된다. 이에 대해서는 도 26에서 더 후술된다.The diameters of the first electrical connection 81 and the second electrical connection 71 may be about 20 to 30 mu m or less. The second electrode corresponds to each second electrical connection 71 and is spaced apart from one another and has a well-selected area ratio or electrode 70, 80 spacing, as described in FIG. 17, The light absorption loss is reduced and the brightness is improved. This will be further described later in Fig.

제1 반도체층(예: n형 GaN)보다 제2 반도체층(p형 GaN)에서 전류확산이 더 문제되기 때문에 도 23a에 제시된 바와 같이, 제2 전기적 연결(71)이 더 많이 구비될 수 있으며, 단변 방향(D1; 성장기판의 일면의 상면의 길이방향)으로 2개 정도의 전기적 연결을 배열하는 것이 불가능한 것은 아니지만, 장변 방향(D2; 성장기판이 타면의 상면의 길이방향)으로 일렬로 배열하여도 전류 공급에 문제가 없으며 광흡수 감소 측면에서 바람직하다. 일렬로 배열된 제2 전기적 연결(71)의 일렬 측 끝에 제1 전기적 연결(81)이 구비되어 있다. 경우에 따라서는 도 23b에 제시된 바와 같이, 소자가 장변방향(D2)으로 더 길어지는 경우 제1 전기적 연결(81) 및 제2 전기적 연결(71)을 모두 복수 개로 일렬로 배열될 수 있다.The second electrical connection 71 may be provided more, as shown in FIG. 23A, because current diffusion is more problematic in the second semiconductor layer (p-type GaN) than in the first semiconductor layer (e.g., n-type GaN) , It is not impossible to arrange about two electrical connections in the short-side direction D1 (longitudinal direction of the upper surface of one surface of the growth substrate), but it is not possible to arrange two electrical connections in the long-side direction D2 (longitudinal direction of the upper surface of the other substrate) There is no problem in current supply and it is preferable from the viewpoint of reduction of light absorption. A first electrical connection (81) is provided at a row side end of the second electrical connection (71) arranged in a line. In some cases, as shown in FIG. 23B, when the elements are longer in the long-side direction D2, the first electrical connection 81 and the second electrical connection 71 may all be arranged in a line.

도 24 및 도 25는 본 개시에 따른 반도체 발광소자의 또 다른 예들을 설명하는 도면들로서, 성장 기판의 일면의 상면은 150㎛ 이하의 길이를 가지며, 따라서, 도 9에서 설명된 본 개시에 따른 특징이 그대로 적용된다. 도 23에 제시된 예들과 달리 제1 전기적 연결(81)의 양측에 각각 제2 전기적 연결(71)이 구비되어 있거나(도 25a 참조), 전극이 생략되고 전기적 연결(71,81)만 구비되는 실시예(도 25b 참조)도 가능하다. 따라서, 균일성 측면에서는 조금 나을 수 있지만, 반도체 발광소자와 전기적으로 연결되는 외부전극의 형상 등이 달라질 수 있다. 제1 전극(80) 및 제2 전극(70)은 외부전극과의 전기적 연결용 전극으로서, 외부전극과 유테틱 본딩되거나, 솔더링되거나 와이어 본딩도 가능하다. 외부전극은 서브마운트에 구비된 도통부, 패키지의 리드 프레임, PCB에 형성된 전기 패턴 등일 수 있으며, 반도체 발광소자와 독립적으로 구비된 도선이라면 그 형태에 특별한 제한이 있는 것은 아니다. 솔더링의 경우, 각 전극에 솔더를 디스펜싱 하거나 프린팅하는 등의 방법으로 솔더링할 수 있다. 소자의 길이가 늘어나면 전기적 연결의 개수도 3개, 4개, 5개, 및 6개 등으로 증가시킬 수 있다.24 and 25 are diagrams for explaining still another example of the semiconductor light emitting device according to the present disclosure, wherein the upper surface of one surface of the growth substrate has a length of 150 mu m or less, and therefore, The same applies. 23, a second electrical connection 71 is provided on both sides of the first electrical connection 81 (see FIG. 25A), an electrode is omitted, and only electrical connections 71 and 81 are provided (See Fig. 25B) is also possible. Accordingly, the shape and the like of the external electrode electrically connected to the semiconductor light emitting device can be changed although it may be slightly better in terms of uniformity. The first electrode 80 and the second electrode 70 are electrodes for electrical connection with external electrodes, and may be eutectic-bonded, soldered, or wire-bonded with external electrodes. The external electrode may be a conductive part provided on the submount, a lead frame of the package, an electric pattern formed on the PCB, or the like, and the shape of the lead wire provided independently of the semiconductor light emitting element is not particularly limited. In the case of soldering, soldering may be performed by dispensing or printing solder on each electrode. As the length of the device increases, the number of electrical connections can be increased to three, four, five, and six.

도 26은 본 개시에 따른 반도체 발광소자의 또 다른 예를 설명하는 도면으로서, 도 24a에서 A-A 선을 따라 취한 단면이 일 예이다. 절연성 반사층(R)의 예로 다층구조의 절연성 반사층이 예시되어 있다. 전류확산을 위해 전류 확산 전극(60; 예: ITO)이 제2 반도체층(50)과 절연성 반사층(R) 사이에 형성되어 있다. 절연성 반사층(R)에 형성된 개구(62)에 제2 전기적 연결(71)이 형성되며, 제2 전극(70)과 전류 확산 전극(60)을 전기적으로 연결한다. 개구(63)에 형성된 제1 전기적 연결(81)은 제2 반도체층(50) 및 활성층(40)이 식각되어 노출된 제1 반도체층(30)과 전기적으로 연결된다. 제1 전기적 연결(81)과 제1 반도체층(30), 제2 전기적 연결(71)과 전류 확산 전극(60) 간의 전기적 도통에서 동작전압 상승을 억제 또는 강하하기 위해 오믹 전극(72,82)이 제1 반도체층(30) 및 전류 확산 전극(60) 위에 형성되어 전기적 연결(71,81)과 각각 접촉한다. 오믹 전극(72,82)과 전기적 연결(71,81)의 전기적 연결의 안정성을 향상하기 위해 개구(62,63)가 오믹 전극(72,82)의 주변까지 노출하도록 하고, 전기적 연결(71,81)이 오믹 전극(72,82)을 감싸도록 형성할 수 있다.Fig. 26 is a view for explaining another example of the semiconductor light emitting device according to the present disclosure, and is a cross-sectional view taken along the line A-A in Fig. 24A. An example of the insulating reflection layer R is an insulating reflection layer having a multilayer structure. A current diffusion electrode 60 (e.g., ITO) is formed between the second semiconductor layer 50 and the insulating reflection layer R for current diffusion. A second electrical connection 71 is formed in the opening 62 formed in the insulating reflection layer R and electrically connects the second electrode 70 and the current diffusion electrode 60. The first electrical connection 81 formed in the opening 63 is electrically connected to the exposed first semiconductor layer 30 by etching the second semiconductor layer 50 and the active layer 40. The ohmic electrodes 72 and 82 are formed in order to suppress or lower the operating voltage rise in the electrical conduction between the first electrical connection 81 and the first semiconductor layer 30 and between the second electrical connection 71 and the current diffusion electrode 60. [ Are formed on the first semiconductor layer 30 and the current spreading electrode 60 and are in contact with the electrical connections 71 and 81, respectively. The openings 62 and 63 are exposed to the periphery of the ohmic electrodes 72 and 82 so as to improve the stability of the electrical connection between the ohmic electrodes 72 and 82 and the electrical connections 71 and 81, 81 may be formed so as to surround the ohmic electrodes 72, 82.

절연성 반사층(R)은 DBR(Distributed Bragg Reflector) 또는 ODR(Omni-Directional Reflector)일 수 있다. 본 예에서 절연성 반사층(R)은 금속 반사막에 의한 광흡수 감소를 위해 비도전성 물질로 형성되며, 다층 구조의 일 예로, 절연성 반사층(R)은 유전체막(91b), 분포 브래그 리플렉터(91a) 및 클래드막(91c)을 포함한다. The insulating reflective layer R may be a DBR (Distributed Bragg Reflector) or an ODR (Omni-Directional Reflector). In this embodiment, the insulating reflection layer R is formed of a non-conductive material for reducing light absorption by the metal reflection film, and the insulating reflection layer R includes a dielectric film 91b, a distributed Bragg reflector 91a, And a clad film 91c.

정밀성을 요하는 분포 브래그 리플렉터(91a)의 증착에 앞서, 일정 두께의 유전체막(91b)을 형성함으로써, 오믹 전극(72,82)과 같은 구조물로 인해 높이차를 완화하여 분포 브래그 리플렉터(91a)를 안정적으로 제조할 수 있게 되며, 빛의 반사에도 도움을 줄 수 있다. 유전체막(91b)의 재질은 SiO2가 적당하며, 그 두께는 0.2㎛ ~ 1.0㎛가 바람직하다. 상기 높이차를 완화하는데(step coverage), 플라즈마 화학 기상 증착법(PECVD; Plasma Enhanced CVD)과 같은 화학 기상 증착법이 전자선 증착법(E-Beam Evaporation) 등과 같은 물리 증착법(PVD; Physical Vapor Deposition)에 비해 유리하므로 소자 신뢰성 확보를 위해 화학 기상 증착법으로 유전체막을 형성하는 것이 바람직하다. A dielectric film 91b of a certain thickness is formed prior to the deposition of the distribution Bragg reflector 91a requiring precision so that the height difference is reduced due to the structure like the Ohmic electrodes 72 and 82, Can be stably manufactured, and it can also assist in reflection of light. SiO 2 is suitable as the material of the dielectric film 91b, and the thickness thereof is preferably 0.2 탆 to 1.0 탆. Chemical vapor deposition methods such as plasma enhanced chemical vapor deposition (PECVD) in step coverage have advantages over physical vapor deposition (PVD) such as electron beam evaporation (E-Beam Evaporation) It is preferable to form a dielectric film by a chemical vapor deposition method in order to secure device reliability.

분포 브래그 리플렉터(91a)는 유전체막(91b) 위에 형성된다. 분포 브래그 리플렉터(91a)는 반사율이 다른 물질의 반복 적층, 예를 들어, SiO2/TiO2, SiO2/Ta2O2, 또는 SiO2/HfO의 반복 적층으로 이루어질 수 있으며, Blue 빛에 대해서는 SiO2/TiO2가 반사효율이 좋고, UV 빛에 대해서는 SiO2/Ta2O2, 또는 SiO2/HfO가 반사효율이 좋을 것이다. 분포 브래그 리플렉터(91a)가 SiO2/TiO2로 구성되는 경우 활성층(40)으로부터 나오는 빛의 파장의 1/4의 광학 두께를 기본으로 입사 각도와 파장에 따른 반사율등을 고려해서 최적화 공정을 거치는 것이 바람직하며, 반드시 각 층의 두께가 파장의 1/4 광학 두께를 지켜야 하는 것은 아니다. 그 조합의 수는 4 ~ 40 페어(pairs)가 적합하다. 분포 브래그 리플렉터(91a)가 SiO2/TiO2의 반복적층구조로 이루어지는 경우, 분포 브래그 리플렉터(91a)는 물리 증착법(PVD; Physical Vapor Deposition), 그 중에서도 전자선 증착법(E-Beam Evaporation) 또는, 스퍼터링법(Sputtering) 또는 열 증착법(Thermal Evaporation)에 의해 형성하는 것이 바람직하다. The distribution Bragg reflector 91a is formed on the dielectric film 91b. Distributed Bragg reflector (91a) is the reflectance can be made repeatedly stacked, for example, SiO 2 / TiO 2, SiO 2 / Ta 2 O 2, or a repeating stack of SiO 2 / HfO of other materials, as for the Blue Light The reflection efficiency of SiO 2 / TiO 2 is good, and the reflection efficiency of SiO 2 / Ta 2 O 2 or SiO 2 / HfO is good for UV light. Distributed Bragg reflector (91a) is in consideration of the reflection light according to the incident angle and the wavelength of the optical thickness of one-quarter of the wavelength of light emitted from the active layer 40 in the base case consisting of a SiO 2 / TiO 2 subjected to the optimization process And the thickness of each layer does not necessarily have to be kept at 1/4 the optical thickness of the wavelength. The number of combinations is 4 to 40 pairs. In the case where the distribution Bragg reflector 91a has a repetitive layer structure of SiO 2 / TiO 2 , the distribution Bragg reflector 91 a may be formed by physical vapor deposition (PVD), E-Beam Evaporation or sputtering It is preferably formed by sputtering or thermal evaporation.

클래드막(91c)은 Al2O3와 같은 금속 산화물, SiO2, SiON와 같은 유전체막(91b), MgF, CaF, 등의 물질로 이루어질 수 있다. 클래드막(91c)은 λ/4n 내지 3.0㎛의 두께를 가지는 것이 바람직하다. 여기서 λ는 활성층(40)에서 생성된 빛의 파장이고, n은 클래드막(91c)을 이루는 물질의 굴절률이다. λ가 450nm(4500A)인 경우에, 4500/4*1.46 = 771A 이상의 두께로 형성될 수 있다.A clad layer (91c) may be formed of a dielectric film (91b), material of MgF, CaF, such as a metal oxide, SiO 2, SiON, such as Al 2 O 3. It is preferable that the clad film 91c has a thickness of lambda / 4n to 3.0 mu m. Where lambda is the wavelength of the light generated in the active layer 40 and n is the refractive index of the material forming the clad film 91c. and 4500/4 * 1.46 = 771A or more when? is 450 nm (4500 A).

빛의 반사 및 가이드를 위해 분포 브래그 리플렉터(91a)의 유효 굴절률이 유전체막(91b)의 굴절률보다 큰 것이 바람직하다. 분포 브래그 리플렉터(91a)보다 낮은 굴절률을 가지는 클래드막(91c)을 도입하면 전극(70,80)에 의한 광흡수가 많이 감소될 수 있다. 이렇게 굴절률을 선택하면 유전체막(91b)-분포 브래그 리플렉터(91a)-클래드막(91c)이 광 웨이브가이드(optical waveguide)로 볼 수 있다. 분포 브래그 리플렉터(91a)가 SiO2/TiO2로 구성되는 경우에, SiO2의 굴절률이 1.46이고, TiO2의 굴절률이 2.4이므로, 분포 브래그 리플렉터의 유효굴절률은 1.46과 2.4 사이의 값을 가진다. 따라서, 유전체막(91b)이 SiO2로 이루어질 수 있으며, 그 두께는 0.2㎛ ~ 1.0㎛가 적당하다. 클래드막(91c)도 분포 브래그 리플렉터(91a)의 유효굴절률보다 작은 1.46의 굴절률을 가지는 SiO2로 형성될 수 있다.It is preferable that the effective refractive index of the distributed Bragg reflector 91a is larger than the refractive index of the dielectric film 91b for light reflection and guidance. When the clad film 91c having a lower refractive index than the distribution Bragg reflector 91a is introduced, the light absorption by the electrodes 70 and 80 can be greatly reduced. If the refractive index is selected as such, the dielectric film 91b-distributed Bragg reflector 91a-clad film 91c can be regarded as an optical waveguide. If distributed Bragg reflector (91a) is composed of SiO 2 / TiO 2, and a refractive index of 1.46 of SiO 2, because the refractive index of TiO 2 is 2.4, the effective refractive index of the distributed Bragg reflector has a value of between 1.46 and 2.4. Therefore, the dielectric film 91b may be made of SiO 2 , and the thickness thereof is suitably from 0.2 탆 to 1.0 탆. The clad film 91c may also be formed of SiO 2 having a refractive index of 1.46 which is smaller than the effective refractive index of the distributed Bragg reflector 91a.

광 웨이브가이드의 관점에서는 바람직하지 않지만, 본 개시의 전체 기술사상의 관점에서, 유전체막(91b)이 생략되는 경우를 생각해 볼 수 있으며, 분포 브래그 리플렉터(91a)와 클래드막(91c)으로 된 구성을 배제할 이유는 없다. 분포 브래그 리플렉터(91a) 대신에 유전체인 TiO2 재질의 유전체막(91b)을 포함하는 경우를 생각해 볼 수도 있을 것이다. 분포 브래그 리플렉터(91a)가 가장 위층에 SiO2 층을 구비하는 경우, 클래드막(91c)을 생략하는 경우 또한 생각해 볼 수 있을 것이다. 또한, 실질적으로 횡방향으로 진행하는 빛의 반사율을 고려해서 유전체막(91b)과 분포 브래그 리플렉터(91a)가 설계된다면, 분포 브래그 리플렉터(91a)가 가장 위층에 TiO2 층을 구비하는 경우에도 클래드막(91c)을 생략하는 경우 또한 생각해 볼 수 있을 것이다. The dielectric film 91b may be omitted from the viewpoint of the entire technical idea of the present disclosure and it is also possible to consider the configuration of the distributed Bragg reflector 91a and the clad film 91c There is no reason to exclude. The dielectric Bragg reflector 91a may be replaced with a dielectric film 91b made of TiO 2 which is a dielectric material. It is also conceivable to omit the clad film 91c when the distributed Bragg reflector 91a has the SiO 2 layer as the uppermost layer. If the dielectric film 91b and the distributed Bragg reflector 91a are designed in consideration of the reflectance of light traveling substantially in the transverse direction, even if the distributed Bragg reflector 91a has the TiO 2 layer as the uppermost layer, It is also conceivable to omit the film 91c.

이와 같이, 유전체막(91b), 분포 브래그 리플렉터(91a) 및 클래드막(91c)은 절연성 반사층(R)으로서 광 웨이브가이드의 역할을 수행하며, 전체 두께가 1 ~ 8㎛인 것이 바람직하다.Thus, the dielectric film 91b, the distributed Bragg reflector 91a, and the clad film 91c serve as the optical waveguide as the insulating reflection layer R, and preferably have a total thickness of 1 to 8 占 퐉.

분포 브래그 리플렉터(91a)는 수직 방향에 가까운 빛일 수록 반사율이 높아서, 대략 99% 이상 반사한다. 그러나 비스듬히 입사하는 빛은 분포 브래그 리플렉터(91a)를 통과하며, 클래드 막(91c) 또는 절연성 반사층(R) 상면에 입사하며, 전극(70,80)에 의해 덮이지 않은 부분에서는 빛이 거의 반사되지만, 전극극(70,80)에 입사하는 빛(L2)은 일부가 흡수된다.As the distribution Bragg reflector 91a is closer to the vertical direction, the reflectance is higher, and it is reflected by approximately 99% or more. However, the obliquely incident light passes through the distribution Bragg reflector 91a and is incident on the upper surface of the clad film 91c or the insulating reflection layer R. In the portion not covered by the electrodes 70 and 80, , The light L2 incident on the electrode poles 70 and 80 is partially absorbed.

다시 도 17을 참조하면, 간격(G)를 150um(도 17a),300um(도 17b),450um(도 17c),600um(도 17d)로 변경하고, 발광소자의 외곽과 전극의 에지와의 겝은 일정하다. 전극이 서로 대향하는 방향으로 발광소자의 에지 간의 거리(W)는 1200um이고, 세로 길이(c)는 600um이고, 전극의 가로(b)는 485,410,335,260um이고, 전극의 세로(a)는 520um로 일정하다. 발광소자의 평면적과 전극의 면적비는 각각 0.7, 0.59, 0.48, 0.38이된다. 비교 기준으로 전극 간격이 80um인 경우, 면적비는 0.75가 된다. 전극 면적이 동일하면, 전극 간격이 변화해도 휘도에 큰 차이가 없음을 알았다. Referring again to FIG. 17, the gap G is changed to 150 μm (FIG. 17A), 300 μm (FIG. 17B), 450 μm Is constant. The width (b) of the electrode is 485, 410, 335, and 260 um, and the length (a) of the electrode is 520um. The distance between the edges of the light emitting device is 1200um, the length c is 600um, Do. The planar area of the light emitting device and the area ratio of the electrodes are 0.7, 0.59, 0.48, and 0.38, respectively. When the electrode interval is 80um as a comparison standard, the area ratio is 0.75. It was found that when the electrode areas are the same, there is no significant difference in luminance even when the electrode intervals change.

도 17에 제시된 그래프는 도 17a,17b,17c,17d에서 설명된 실험예들의 결과를 나타내며, 비교 기준휘도를 100으로 할 때, 106.79(도 17a),108.14(도 17b),109.14(도 17c),111.30(도 17d)의 휘도를 확인하였다. 휘도의 상승이 상당히 높은 것을 확인할 수 있다. 전극의 면적비를 0.38 보다 더 작게 하면 휘도 상승이 더 있을 수 있으며, 이런 측면에서 도 25(b)와 같이 전극의 생략을 생략하거나 전기적 연결보다 약간 넓게 하는 실시예, 또는 전기적 연결이 반사층(R)으로부터 약간 돌출되어 전극의 기능까지 하는 실시예를 고려할 수 있다.The graph shown in FIG. 17 shows the results of the experiments described in FIGS. 17A, 17B, 17C, and 17D. When the comparison reference luminance is 100, 106.79 (FIG. 17A), 108.14 (FIG. 17B), and 109.14 , And 111.30 (Fig. 17D). It can be seen that the increase in luminance is considerably high. If the area ratio of the electrode is made smaller than 0.38, there may be a further increase in luminance. In this respect, it is preferable that the electrode is omitted or the electrode is slightly wider than the electrical connection as shown in Fig. 25 (b) So as to function as an electrode.

도 27은 본 개시에 따른 반도체 발광소자의 또 다른 예를 설명하는 도면이고, 도 28은 도 27에서 B-B 선을 따라 취한 단면의 일 예를 나타내는 도면이다. 성장 기판의 일면의 상면은 150㎛ 이하의 길이를 가지며, 따라서 도 9에서 설명된 본 개시에 따른 특징이 그대로 적용된다. 제1 오믹 전극(82)이 제1 반도체층(30)과 제1 전기적 연결(81) 사이에 개재되어 있고, 제2 오믹 전극(72)이 제2 전기적 연결(71)과 전류 확산 전극(60) 사이에 개재되어 있으며, 제2 오믹 전극(72)은 장변 방향으로 길게 뻗어 전류를 더 잘 확산되도록 한다. 이와 같이, 제2 오믹 전극(72)이 길게 뻗음에 따라 도 27에 제시된 바와 같이 제2 전기적 연결(71) 및 제2 전극(70)의 개수가 감소될 수 있으며, 그 결과 광흡수가 줄어서 휘도 향상에 유리할 수 있다. Fig. 27 is a view for explaining another example of the semiconductor light emitting device according to the present disclosure, and Fig. 28 is a view showing an example of a cross section taken along the line B-B in Fig. The upper surface of one surface of the growth substrate has a length of 150 mu m or less, and thus the features according to the present disclosure described in Fig. 9 are applied as they are. The first ohmic electrode 82 is interposed between the first semiconductor layer 30 and the first electrical connection 81 and the second ohmic electrode 72 is electrically connected to the second electrical connection 71 and the current diffusion electrode 60 And the second ohmic electrode 72 is extended in the long side direction to allow the current to be diffused more easily. 27, the number of the second electrical connection 71 and the number of the second electrodes 70 can be reduced. As a result, the light absorption is reduced, Can be advantageous for improvement.

반도체 발광소자는 광흡수 방지막(41)을 더 포함한다. 광흡수 방지막(41)은 제2 반도체층(50) 위에 제2 오믹 전극(72)에 대응하여 형성되며, 활성층(40)에서 발생된 빛의 일부 또는 전부를 반사하는 기능만을 가져도 좋고, 제2 오믹 전극(72)으로부터의 바로 아래로 전류가 흐르지 못하도록 하는 기능만을 가져도 좋고, 양자의 기능을 모두 가져도 좋다. 광흡수 방지막(41)은 생략될 수 있다.The semiconductor light emitting element further includes a light absorption prevention film (41). The light absorption prevention film 41 may be formed on the second semiconductor layer 50 in correspondence with the second ohmic electrode 72 and may have a function of reflecting a part or all of the light generated in the active layer 40, 2 ohmic electrode 72, or may have both of the functions of both. The light absorption preventing film 41 may be omitted.

도 29는 본 개시에 따른 반도체 발광소자의 오믹 전극과 전기적 연결의 접촉의 일 예를 설명하는 도면으로서, 일면의 상면은 150㎛ 이하의 길이를 가지며, 따라서 도 9에서 설명된 본 개시에 따른 특징이 그대로 적용된다. 성장 기판의 일면의 길이(단변의 길이)가 150㎛ 이하이고 장변 방향으로 길게 형성되어 있어서 한정된 면적에서 전기적 연결의 개수도 제한될 수 있다. 따라서 각 전기적 연결과 복수의 반도체층 간의 전기적 연결의 저항을 줄여서 전류 공급을 원활하게 하고, 동작전압의 상승을 억제하는 것이 바람직하다. 본 예에서 절연성 반사층(R)에 개구(62,63; 도 28 참조) 형성시 개구(62,63)로 노출되는 오믹 전극(72,82) 일면에 전기적 연결에 좋지 않은 영향을 미칠 수 있다. 오믹 전극(72,82)의 일면의 일부를 제거하여(도 28 참조) 전기적 연결에 좋지 않은 영향을 제거하고, 전기적 연결(71,81)은 상기 일부가 제거된 오믹 전극(72,82)과 접촉할 수 있다. 29 is a view for explaining an example of electrical contact between the ohmic electrode and the ohmic electrode of the semiconductor light emitting device according to the present disclosure, wherein the upper surface of one surface has a length of 150 mu m or less, The same applies. The length of one side of the growth substrate (short side length) is 150 mu m or less and is formed long in the long side direction, so that the number of electrical connection can be limited in a limited area. Therefore, it is preferable to reduce the resistance of the electrical connection between each electrical connection and the plurality of semiconductor layers to smooth the current supply and to suppress the rise of the operating voltage. The electrical connection to one surface of the ohmic electrodes 72 and 82 exposed to the openings 62 and 63 when the openings 62 and 63 (see FIG. 28) are formed in the insulating reflection layer R in this example may be adversely affected. (See FIG. 28) to remove a bad influence on the electrical connection, and the electrical connections 71 and 81 are formed by removing the part of the ohmic electrodes 72 and 82 Can be contacted.

본 예에서는 제2 오믹 전극(72)은 전류 확산 전극(60) 위에 순차로 형성된 접촉층(72a), 반사층(72b), 확산방지층(72c), 산화방지층(72d) 및 식각방지층(72e; 보호층)을 포함한다. 제1 오믹 전극(82)도 이와 동일 유사한 구조를 가진다. 접촉층(72a)은 전류 확산 전극(60; 예: ITO)과의 좋은 전기적 접촉을 이루는 물질(예: Cr, Ti, Ni, TiW, Al, Ag 등)로 이루어지는 것이 바람직하다. 반사층(72b)은 활성층(40)에서 생성된 빛을 복수의 반도체층(30, 40, 50) 측으로 반사하도록 반사율이 우수한 금속(예: Ag, Al 또는 이들의 조합)으로 이루어질 수 있다. 반사층(72b)은 생략될 수 있다. 확산방지층(72c)은 반사층(72b)을 이루는 물질 또는 산화방지층(72d)을 이루는 물질이 다른 층으로 확산되는 것을 방지하도록 Ti, Ni, Cr, W, TiW 등에서 선택된 적어도 하나로 이루질 수 있으며, 높은 반사율이 요구되는 경우에, Al, Ag 등이 사용될 수 있다. 반사층과 확산방지층을 반복적층하는 구조(예: Al/Ni/Al/Ni/Al/Ni)도 가능하다. 산화방지층(72d)은 Au, Pt 등으로 이루어질 수 있고, 외부로 노출되어 산소와 접촉하여 산화가 잘 되지 않는 물질이라면 어떠한 물질이라도 좋다. 산화방지층(72d)으로는 전기 전도도가 좋은 Au가 주로 사용된다. 식각방지층(72e)은 개구(62) 형성을 위한 건식식각공정에서 노출되는 층으로서, 건식식각공정에서 식각방지층(72e)은 오믹 전극(72)을 보호하며 특히, 산화방지층(72d)의 손상을 방지한다. 식각방지층(72e)으로 Au를 사용하는 경우 절연성 반사층(R)과 접합력이 약할 뿐만 아니라 식각시에 Au의 일부가 손상 또는 훼손될 수 있다. 따라서 식각방지층(72e)은 Au 대신에 Ni, W, TiW, Cr, Pd, Mo 등과 같은 물질로 이루어지면, 절연성 반사층(R)과의 접합력이 유지되어 신뢰성이 향상될 수 있다. 개구(62,63) 형성을 위한 건식식각공정(예; 플라스마 식각)의 식각가스(예: CF4, C2F6, C3F8, SF6)와 반응하여 전기적 도통에 좋지 않은 물질(예: NiF)이 형성될 수 있다. 이후, 후속되는 다른 습식식각공정에 의해 개구(62,63)에 대응하는 식각방지층(72e)이 제거되며, 이러한 물질이 함께 제거되며, 전기적 연결(83)이 노출된 산화 방지층(72d)에 접촉하여, 상기 물질로 인한 동작전압 상승 등 문제가 방지된다.In this example, the second ohmic electrode 72 includes a contact layer 72a, a reflection layer 72b, a diffusion prevention layer 72c, an oxidation prevention layer 72d, and an etching prevention layer 72e Layer). The first ohmic electrode 82 also has a similar structure. The contact layer 72a is preferably made of a material (for example, Cr, Ti, Ni, TiW, Al, or Ag) that makes good electrical contact with the current diffusion electrode 60 (e.g., ITO). The reflective layer 72b may be formed of a metal having a high reflectivity (for example, Ag, Al, or a combination thereof) so as to reflect light generated in the active layer 40 toward the plurality of semiconductor layers 30, 40 and 50. The reflective layer 72b may be omitted. The diffusion preventive layer 72c may be made of at least one selected from Ti, Ni, Cr, W, and TiW to prevent the material forming the reflective layer 72b or the material forming the oxidation preventing layer 72d from diffusing into other layers. When reflectance is required, Al, Ag or the like may be used. (For example, Al / Ni / Al / Ni / Al / Ni) is also possible. The oxidation preventing layer 72d may be made of Au, Pt, or the like, and may be any material as long as it is exposed to the outside and does not easily oxidize in contact with oxygen. As the oxidation preventing layer 72d, Au having good electric conductivity is mainly used. The etching prevention layer 72e is a layer exposed in the dry etching process for forming the opening 62. In the dry etching process, the etching prevention layer 72e protects the ohmic electrode 72, prevent. When Au is used as the etching preventive layer 72e, the bonding strength with the insulating reflective layer R is weak, and a part of Au may be damaged or damaged at the time of etching. Therefore, if the etching prevention layer 72e is made of a material such as Ni, W, TiW, Cr, Pd, or Mo instead of Au, bonding strength with the insulating reflection layer R can be maintained and reliability can be improved. (Eg, CF 4 , C 2 F 6 , C 3 F 8 , and SF 6 ) of the dry etching process (eg, plasma etching) for forming the openings 62 and 63, For example, NiF) may be formed. Thereafter, the etch stop layer 72e corresponding to the openings 62 and 63 is removed by another subsequent wet etching process, and these materials are removed together, and the electrical connection 83 is brought into contact with the exposed antioxidant layer 72d Thereby preventing a problem such as an increase in operating voltage due to the material.

도 30은 본 개시에 따른 반도체 발광소자의 또 다른 예를 설명하는 도면으로서, 성장 기판(10) 일면의 상면(114)은 150㎛ 이하의 길이를 가지며, 따라서 도 9에서 설명된 본 개시에 따른 특징이 그대로 적용된다. 본 예는 도 28에 제시된 실시예와 다르게 복수의 반도체층(30,40,50)과 절연성 반사층(R1) 사이에 제2 오믹 전극과 같이 길게 뻗는 금속 띠 대시 섬형 오믹 전극(72)가 구비되어 광흡수 손실이 감소되며, 절연성 반사층 (R1) 위에서 길게 뻗는 연결 전극(74)이 도입되어 원하는 위치에 전류 공급 통로를 만들 수 있도록 한다. 연결 전극(74)을 덮도록 절연성 반사층(R) 위에 추가의 절연막(R2)이 형성된다. 빛의 반사율 향상을 위해 절연성 반사층(R1) 및 추가의 절연막 (R2) 중 적어도 하나는 ODR 또는 DBR을 포함할 수 있다. 본 예에서 절연성 반사층(R1)은 도 26에서 설명된 것과 같은 유전체막, 분포 브래그 리플렉터, 및 클래드막을 포함한다. 또한, 추가의 절연막(R2)도 다층구조를 가지며, 절연성 반사층(R1)으로부터 차례로 적층된 유전체막(95b), 분포 브래그 리플렉터(95a), 및 유전체막(95c)을 포함한다. 추가의 절연막(R2)도 전술된 광가이드 구조를 가질 수 있다.30 is a view for explaining another example of the semiconductor light emitting device according to the present disclosure, in which the upper surface 114 of one surface of the growth substrate 10 has a length of 150 mu m or less, and accordingly, Features are applied as is. In this example, unlike the embodiment shown in FIG. 28, a metal stripe-shaped ohmic electrode 72 extending long as a second ohmic electrode is provided between the plurality of semiconductor layers 30, 40, and 50 and the insulating reflection layer Rl The light absorption loss is reduced, and the connection electrode 74, which is elongated on the insulating reflection layer R 1, is introduced to make a current supply path at a desired position. An additional insulating film R2 is formed on the insulating reflection layer R so as to cover the connection electrode 74. [ At least one of the insulating reflection layer (R1) and the additional insulating film (R2) may include ODR or DBR for improving the reflectance of light. In this example, the insulating reflection layer R1 includes a dielectric film, a distributed Bragg reflector, and a clad film as described in Fig. The additional insulating film R2 also has a multilayer structure and includes a dielectric film 95b, a distributed Bragg reflector 95a, and a dielectric film 95c stacked in order from the insulating reflecting layer R1. The additional insulating film R2 may have the above-described light guide structure.

도 31은 본 개시에 따른 반도체 발광소자의 또 다른 예들을 설명하는 도면으로서, 성장 기판의 일면의 상면은 150㎛ 이하의 길이를 가지며, 따라서 도 9에서 설명된 본 개시에 따른 특징이 그대로 적용된다. 본 예의 소자는 단변 방향으로 150㎛ 이하의 길이를 가지지만, 도 31a에 제시된 바와 같이, 제2 전기적 연결(71)의 일렬 상에서 제1 전기적 연결(81)을 약간 벗어나게 배열하거나, 제1 전기적 연결(81)과 제2 전기적 연결(81)을 지그재그로 배열하거나, 제1 전기적 연결(81)과 제2 전기적 연결(81)을 서로 다른 열로 배열하는 것도 가능하다. 또 다른 예로, 제2 전극(70)이 복수의 제2 전기적 연결(71)을 연결하는 형태를 가지는 것도 가능하며, 외부전극과의 본딩시 복수의 제2 전기적 연결(71) 중 일부만 본딩되어도 제2 전극(70)을 통해 복수의 제2 전기적 연결(71)로 모두 전류가 공급될 수 있다. 제1 전기적 연결(81)이 복수인 경우 제1 전극(80)도 마찬가지로 이들을 연결하도록 형성할 수 있다.31 is a view for explaining still another example of the semiconductor light emitting device according to the present disclosure, in which the upper surface of one surface of the growth substrate has a length of 150 mu m or less, and therefore the features according to the present disclosure described in Fig. 9 are directly applied . Although the device of this example has a length of 150 mu m or less in the short side direction, it is also possible to arrange the first electrical connection 81 slightly out of alignment in the row of the second electrical connection 71 as shown in Fig. 31A, It is also possible to arrange the first electrical connection 81 and the second electrical connection 81 in a staggered arrangement or arrange the first electrical connection 81 and the second electrical connection 81 in different rows. As another example, it is also possible that the second electrode 70 has a shape connecting a plurality of second electrical connections 71, and only a part of the plurality of second electrical connections 71 is bonded when bonding with the external electrode. The current can be supplied to all of the plurality of second electrical connections 71 through the two electrodes 70. [ When the first electrical connection 81 is plural, the first electrode 80 may be formed so as to connect them as well.

도 32는 본 개시에 따른 반도체 발광소자의 또 다른 예를 설명하는 도면으로서, 성장 기판의 일면의 상면은 150㎛ 이하의 길이를 가지며, 따라서 도 9에서 설명된 본 개시에 따른 특징이 그대로 적용된다. 반도체 발광소자는 제1 전극(80)과 접합되며 전자와 정공 중 하나를 공급하는 제1 도전부(3)와, 제2 전극(70)과 접합되며 전자와 정공 중 나머지 하나를 공급하는 제2 도전부(2,4)와, 제1 도전부(3) 및 제2 도전부(2,4)가 고정되어 있는 고정부(도시되지 않음)를 포함한다. 제1 도전부(3) 및 제2 도전부(2,4)는 반도체 발광소자의 제1 전극(80) 및 제2 전극(70)의 배열 패턴(예: 도 23 내지 도 31 참조)에 따라 형성될 수 있다. 예를 들어, 제1 전극(80) 양측으로 각각 제2 전극(70)이 구비된 경우, 이에 맞추어 제2 도전부(2,4) 사이에 제1 도전부(3)가 구비되며, 제1 전극(80) 및 제2 전극(70)은 제1 도전부(3) 및 제2 도전부(2,4)에 유테틱 본딩, 솔더링 등의 방법으로 본딩된다. 제1 도전부(3)의 양측이 제2 도전부(2,4)는 서로 분리될 수도 있고, 제1 도전부(3)를 피하도록 일체로 패터닝될 수도 있다. 다수의 반도체 발광소자를 직렬 또는 병렬로 배열할 수 있으며, 이에 맞추어 제1 도전부(3) 및 제2 도전부(2,4)가 패터닝될 수 있다.32 is a view for explaining another example of the semiconductor light emitting device according to the present disclosure, in which the upper surface of one surface of the growth substrate has a length of 150 mu m or less, and therefore the characteristics according to the present disclosure described in Fig. 9 are applied . The semiconductor light emitting device includes a first conductive portion 3 which is connected to the first electrode 80 and supplies one of electrons and holes, a second conductive portion 3 which is connected to the second electrode 70 and supplies a remaining one of electrons and holes, (Not shown) in which the first conductive portion 3 and the second conductive portion 2,4 are fixed. The first conductive portion 3 and the second conductive portion 2,4 may be formed in accordance with the arrangement pattern of the first electrode 80 and the second electrode 70 of the semiconductor light emitting device . For example, when the second electrode 70 is provided on both sides of the first electrode 80, the first conductive part 3 is provided between the second conductive parts 2 and 4, The electrode 80 and the second electrode 70 are bonded to the first conductive portion 3 and the second conductive portion 2,4 by a method such as eutectic bonding or soldering. The second conductive portions 2 and 4 may be separated from each other on both sides of the first conductive portion 3 or may be integrally patterned to avoid the first conductive portion 3. A plurality of semiconductor light emitting devices may be arranged in series or in parallel, and the first conductive portion 3 and the second conductive portion 2,4 may be patterned accordingly.

도 33은 본 개시에 따른 반도체 발광소자의 또 다른 예를 설명하는 도면으로서, 도 32의 C-C 선을 따라 취한 단면의 일 예일 수 있다. 고정부(8), 제1 도전부(3) 및 제2 도전부(2,4)을 포함하는 인쇄회로기판 위에 반도체 발광소자가 표면실장되는 예가 제시되어 있다. 제1 도전부(3) 및 제2 도전부(2,4)는 인쇄회로기판에 패터닝된 금속층이다.Fig. 33 is a view for explaining another example of the semiconductor light emitting device according to the present disclosure, and may be an example of a cross section taken along the line C-C in Fig. There is shown an example in which the semiconductor light emitting element is surface mounted on a printed circuit board including the fixing portion 8, the first conductive portion 3 and the second conductive portion 2, 4. The first conductive portion 3 and the second conductive portion 2, 4 are metal layers patterned on a printed circuit board.

도 34는 본 개시에 따른 반도체 발광소자의 또 다른 예를 설명하는 도면으로서, 도 32의 C-C 선을 따라 취한 단면의 다른 예일 수 있다. 고정부(8), 제1 도전부(3) 및 제2 도전부(2,4)는 플레이트(5)를 구성한다. 금속막(예: Al,Cu)/절연체막(예; 수지)을 반복적층하고, 이를 적층된 방향과 수직하게 또는 비스듬히 자르면, 금속막으로 된 제1 도전부(3) 및 제2 도전부(2,4)와 이들을 연결 및 고정하는 고정부(8; 절연체)로 이루어진 플레이트(5)가 만들어질 수 있다. 이러한 플레이트(5)에는 도 34에 제시된 바와 같이 복수의 반도체 발광소자를 직렬 또는 병렬로 실장할 수 있다. 복수의 반도체 발광소자를 덮는 봉지부(9)가 형성되어 있다. Fig. 34 is a view for explaining another example of the semiconductor light emitting device according to the present disclosure, and may be another example of a cross section taken along the line C-C in Fig. The fixing portion 8, the first conductive portion 3, and the second conductive portion 2, 4 constitute a plate 5. When a metal film (e.g., Al, Cu) / insulator film (e.g., resin) is repeatedly layered and cut perpendicularly or obliquely to the stacking direction, the first conductive portion 3 and the second conductive portion 2 and 4 and a fixing part 8 (insulator) for connecting and fixing them. As shown in FIG. 34, a plurality of semiconductor light emitting devices can be mounted in series or in parallel on the plate 5. A sealing portion 9 covering a plurality of semiconductor light emitting elements is formed.

도 35는 본 개시에 따른 반도체 발광소자의 또 다른 예를 설명하는 도면으로서, 도 32의 C-C 선을 따라 취한 단면의 또 다른 예일 수 있다. 반도체 발광소자 주변 또는 둘레에 플레이트(5) 위에 화이트 수지를 프린팅하거나, 디스펜싱하고 경화시켜 반사벽(6)이 형성될 수 있다. 반사벽(6)은 반도체 발광소자를 수용하는 공간을 형성하며, 봉지재(9)는 공간을 채우며 반도체 발광소자를 보호한다. 반도체 발광소자의 제1 전극(80) 및 제2 전극(70)은 플레이트(5)의 각 도전부(2,3,4)에 본딩되며, 전류 공급 통로 및 방열 통로로 기능할 수 있다. 반사벽(6)은 플레이트(5)의 상면에 필요한 만큼만 형성되며, 플레이트(5)의 하면으로 불필요한 연장이 없다. 따라서 플레이트(5)는 전원전달과 함께 좋은 히트싱크가 된다. 또한, 플레이트(5)의 상면에 반사율 향상을 위해 Ag와 같은 물질로 반사막을 형성할 수 있다. 35 is a view for explaining another example of the semiconductor light emitting device according to the present disclosure, and may be another example of a cross section taken along the line C-C in Fig. The reflecting wall 6 may be formed by printing white resin on the plate 5 around the semiconductor light emitting element, or by dispensing and curing the white resin. The reflecting wall 6 forms a space for accommodating the semiconductor light emitting element, and the sealing material 9 fills the space and protects the semiconductor light emitting element. The first electrode 80 and the second electrode 70 of the semiconductor light emitting device are bonded to the respective conductive parts 2, 3 and 4 of the plate 5 and can function as a current supply path and a heat dissipation path. The reflecting wall 6 is formed only on the upper surface of the plate 5 as necessary, and there is no unnecessary extension to the lower surface of the plate 5. [ The plate 5 thus becomes a good heat sink with power delivery. A reflection film may be formed on the upper surface of the plate 5 with a material such as Ag for improving the reflectance.

이하 본 개시의 다양한 실시 형태에 대하여 설명한다.Various embodiments of the present disclosure will be described below.

(1) 반도체 발광소자에 있어서, 제1 도전성을 가지는 제1 반도체층, 전자와 정공의 재결합을 통해 빛을 생성하는 활성층 및 제1 도전성과 다른 제2 도전성을 가지는 제2 반도체층이 순차로 적층된 복수의 반도체층; 복수의 반도체층의 일 측에 구비되며, 활성층에서 생성된 빛을 반사시키는 반사층; 복수의 반도체층을 기준으로 반사층의 반대 측에 구비되며, 육면체 형상을 가지는 성장 기판;으로서, 일면(a face) 및 타면(another face)을 포함하며, 일면이 복수의 반도체층이 형성되는 하면(a lower side), 하면과 대향하는 상면(an upper side), 및 하면과 상면 이어주는 두 개의 측면(lateral sides)을 가지고, 상면이 150㎛이하의 길이를 가지며, 타면은 상기 일면의 일 측면으로부터 이어지며, 복수의 반도체층이 형성되는 하면(a lower side) 및 하면과 대향하는 상면(an upper side)을 가지고, 타면의 상면은 상기 일면의 상면보다 긴 성장 기판; 제1 반도체층과 전기적으로 연통되며, 전자와 정공 중 하나를 공급하는 제1 전기적 연결(a first electrical connection); 그리고 절연성 반사층을 관통하여 제2 반도체층과 전기적으로 연통되며, 제1 전기적 연결로부터 타면의 상면의 길이방향으로 떨어져 구비되는 제2 전기적 연결(a second electrical connection);을 포함하는 것을 특징으로 하는 반도체 발광소자.(1) A semiconductor light emitting device comprising: a first semiconductor layer having a first conductivity; an active layer generating light through recombination of electrons and holes; and a second semiconductor layer having a second conductivity different from the first conductivity, A plurality of semiconductor layers; A reflective layer provided on one side of the plurality of semiconductor layers, the reflective layer reflecting light generated in the active layer; A growth substrate having a hexahedron shape and provided on a side opposite to a reflective layer with respect to a plurality of semiconductor layers as a base, the growth substrate including a face and another face, a lower side, an upper side facing the lower surface, and lateral sides connecting the upper surface and the lower surface, the upper surface having a length of 150 mu m or less, and the other surface extending from one side of the one surface, A growth substrate having a lower side on which a plurality of semiconductor layers are formed and an upper side opposite to a lower surface, the upper surface of the other surface being longer than the upper surface of the one surface; A first electrical connection in electrical communication with the first semiconductor layer and supplying one of electrons and holes; And a second electrical connection electrically connected to the second semiconductor layer through the insulating reflection layer and separated from the first electrical connection in the longitudinal direction of the upper surface of the other surface. Light emitting element.

본 개시는 성장 기판이 반드시 육면체에 한정되는 것은 아니고, 일 면에 비해 타 면이 긴 다면체인 경우를 포함한다.The present disclosure is not limited to a hexahedron, and includes a case where the growth substrate is a polyhedron having a longer side than the other side.

(2) 제1 전기적 연결 및 제2 전기적 연결 중 적어도 하나는 상기 길이방향으로 복수 개가 구비되는 것을 특징으로 하는 반도체 발광소자.(2) A semiconductor light emitting device according to claim 1, wherein at least one of the first electrical connection and the second electrical connection is provided in the longitudinal direction.

(3) 반사층은 절연성 반사층을 포함하며, 제1 전기적 연결과 연결되도록 절연성 반사층 위에 구비된 제1 전극; 그리고 제2 전기적 연결과 연결되도록 반사층 위에 구비된 제2 전극;을 포함하는 것을 특징으로 하는 반도체 발광소자.(3) the reflective layer includes an insulating reflective layer, and the first electrode is provided on the insulating reflective layer to be connected to the first electrical connection; And a second electrode provided on the reflective layer so as to be connected to the second electrical connection.

(4) 제2 반도체층과 절연성 반사층 사이에서 뻗으며, 제2 전기적 연결과 연결된 연장형(extending type) 하부전극;을 포함하는 것을 특징으로 하는 반도체 발광소자.(4) an extending type lower electrode extending between the second semiconductor layer and the insulating reflection layer and connected to the second electrical connection.

(5) 제2 반도체층 및 활성층이 식각되어 노출된 제1 반도체층과 제1 전기적 연결 사이에 개재되는 제1 섬형(island type) 하부전극; 그리고 제2 반도체층과 제2 전기적 연결 사이에 개재되는 제2 섬형 하부전극;을 포함하는 것을 특징으로 하는 반도체 발광소자.(5) a first island-type lower electrode sandwiched between a first semiconductor layer exposed by etching the second semiconductor layer and the active layer and a first electrical connection; And a second island-like lower electrode interposed between the second semiconductor layer and the second electrical connection.

(6) 반사층은: 분포 브래그 리플렉터(Distributed Bragg Reflector);를 포함하는 것을 특징으로 하는 반도체 발광소자.(6) The semiconductor light emitting device according to claim 1, wherein the reflective layer comprises: a distributed Bragg reflector.

(7) 제1 전기적 연결 및 제2 전기적 연결이 길이방향으로 일렬로 구비되고, 제1 전기적 연결 및 제2 전기적 연결 중 적어도 하나는 복수 개가 연속적으로 구비된 것을 특징으로 하는 반도체 발광소자.(7) The semiconductor light emitting device according to any one of (1) to (5), wherein the first electrical connection and the second electrical connection are provided in a row in the longitudinal direction, and at least one of the first electrical connection and the second electrical connection is continuously provided.

(8) 복수의 제2 전기적 연결이 길이방향으로 일렬로 배열되고, 길이방향으로 제1 전기적 연결의 양측에는 각각 제2 전기적 연결이 구비된 것을 특징으로 하는 반도체 발광소자.(8) A semiconductor light emitting device according to (8), wherein a plurality of second electrical connections are arranged in a row in the longitudinal direction, and a second electrical connection is provided on both sides of the first electrical connection in the longitudinal direction.

(9) 복수의 제2 전기적 연결 및 서로 떨어진 복수의 제2 전극;을 포함하며, 각 제2 전극이 각 제2 전기적 연결에 연결된 것을 특징으로 하는 반도체 발광소자.(9) A semiconductor light emitting device comprising a plurality of second electrical connections and a plurality of second electrodes spaced apart from each other, wherein each second electrode is connected to each second electrical connection.

(10) 위에서 관찰할 때, 반도체 발광소자의 평면적에 대한 제1 전극 및 제2 전극의 면적의 합이 비율이 0.7 이하인 것을 특징으로 하는 반도체 발광소자.Wherein the ratio of the sum of the areas of the first electrode and the second electrode with respect to the plane of the semiconductor light emitting device is 0.7 or less as viewed from above.

(11) 제1 전극 및 제2 전극과 떨어져 반사층 위에 구비된 방열패드;를 포함하는 것을 특징으로 하는 반도체 발광소자.(11) A semiconductor light emitting device comprising: a first electrode and a second electrode;

(12) 복수의 제2 전기적 연결을 포함하며, 반사층 위에서 뻗으며, 복수의 제2 전기적 연결을 연결하는 연결 전극; 반사층 위에 형성되는 절연층; 절연층 위에 형성되며, 절연층을 관통하여 제1 전기적 연결에 전기적으로 연결되는 제1 전극; 그리고 절연층 위에 형성되며, 절연층을 관통하여 연결 전극에 전기적으로 연결되는 제2 전극;을 포함하는 것을 특징으로 하는 반도체 발광소자.(12) a connection electrode comprising a plurality of second electrical connections, extending over the reflective layer, connecting the plurality of second electrical connections; An insulating layer formed on the reflective layer; A first electrode formed on the insulating layer and electrically connected to the first electrical connection through the insulating layer; And a second electrode formed on the insulating layer and electrically connected to the connection electrode through the insulating layer.

(13) 제1 전극과 접합되는 제1 도전부; 제2 전극과 접합되는 제2 도전부; 그리고 제1 도전부 및 제2 도전부가 고정되어 있는 고정부;를 포함하는 것을 특징으로 하는 반도체 발광소자.(13) a first conductive part connected to the first electrode; A second conductive portion that is bonded to the second electrode; And a fixing part to which the first conductive part and the second conductive part are fixed.

(14) 복수의 제2 전기적 연결이 길이방향으로 일렬로 배열되고, 길이방향으로 제1 전기적 연결의 양측에는 각각 제2 전기적 연결이 구비되며, 제2 도전부는 양측의 제2 전극을 전기적으로 연결하며, 제1 도전부를 피하도록 패터닝된 것을 특징으로 하는 반도체 발광소자.(14) A plurality of second electrical connections are arranged in a row in the longitudinal direction, and a second electrical connection is provided on both sides of the first electrical connection in the longitudinal direction, and the second conductive portion electrically connects the second electrodes on both sides And is patterned so as to avoid the first conductive portion.

(15) 일면의 상면의 길이(B)는 2D/2*tan(θc)보다 작은 것을 특징으로 하는 반도체 발광소자(여기서, D는 두 개의 측면의 길이, θc는 전반사 임계각).Wherein the length (B) of the upper surface of the first electrode (15) is smaller than 2D / 2 * tan (? C ), where D is the length of two sides and? C is the total critical angle.

(16) 일면의 상면의 길이(B)는 (2D)*tan(θc)이하인 것을 특징으로 하는 반도체 발광소자(여기서, D는 두 개의 측면의 길이, θc는 전반사 임계각).Wherein a length B of an upper surface of the first substrate 16 is equal to or less than (2D) * tan (? C ), wherein D is a length of two sides and? C is a total reflection critical angle.

(17) 두 개의 측면이 70㎛이상의 길이를 가지는 것을 특징으로 하는 반도체 발광소자.(17) The semiconductor light emitting device according to claim 1, wherein the two side surfaces have a length of 70 mu m or more.

(18) 두 개의 측면이 180㎛이하의 길이를 가지는 것을 특징으로 하는 반도체 발광소자.(18) has two sides of 180 占 퐉 or less in length.

(19) 두 개의 측면이 80㎛이상 150㎛이하의 길이를 가지는 것을 특징으로 하는 반도체 발광소자.(19) has a length of 80 占 퐉 or more and 150 占 퐉 or less.

(20) 성장 기판은 사파이어 기판인 것을 특징으로 하는 반도체 발광소자.(20) The semiconductor light emitting device according to (20), wherein the growth substrate is a sapphire substrate.

본 개시에 따른 하나의 반도체 발광소자에 의하면, 반도체 발광소자 내의 광 흡수를 줄여 광취출효율을 향상할 수 있게 된다.According to one semiconductor light emitting device according to the present disclosure, light absorption in the semiconductor light emitting device can be reduced, and light extraction efficiency can be improved.

성장 기판(10), 제1 반도체층(30), 활성층(40), 제2 반도체층(50)The growth substrate 10, the first semiconductor layer 30, the active layer 40, the second semiconductor layer 50,

Claims (20)

반도체 발광소자에 있어서,
제1 도전성을 가지는 제1 반도체층, 전자와 정공의 재결합을 통해 빛을 생성하는 활성층 및 제1 도전성과 다른 제2 도전성을 가지는 제2 반도체층이 순차로 적층된 복수의 반도체층;
복수의 반도체층의 일 측에 구비되며, 활성층에서 생성된 빛을 반사시키는 반사층;
복수의 반도체층을 기준으로 반사층의 반대 측에 구비되며, 육면체 형상을 가지는 성장 기판;으로서, 일면(a face) 및 타면(another face)을 포함하며, 일면이 복수의 반도체층이 형성되는 하면(a lower side), 하면과 대향하는 상면(an upper side), 및 하면과 상면 이어주는 두 개의 측면(lateral sides)을 가지고, 상면이 150㎛이하의 길이를 가지며, 타면은 일면의 일 측면으로부터 이어지며, 복수의 반도체층이 형성되는 하면(a lower side) 및 하면과 대향하는 상면(an upper side)을 가지고, 타면의 상면은 상기 일면의 상면보다 긴 성장 기판;
제1 반도체층과 전기적으로 연통되며, 전자와 정공 중 하나를 공급하는 제1 전기적 연결(a first electrical connection); 그리고
절연성 반사층을 관통하여 제2 반도체층과 전기적으로 연통되며, 제1 전기적 연결로부터 타면의 상면의 길이방향으로 떨어져 구비되는 제2 전기적 연결(a second electrical connection);을 포함하는 것을 특징으로 하는 반도체 발광소자.In the semiconductor light emitting device,
A plurality of semiconductor layers in which a first semiconductor layer having a first conductivity, an active layer generating light through recombination of electrons and holes, and a second semiconductor layer having a second conductivity different from the first conductivity are sequentially stacked;
A reflective layer provided on one side of the plurality of semiconductor layers, the reflective layer reflecting light generated in the active layer;
A growth substrate having a hexahedron shape and provided on a side opposite to a reflective layer with respect to a plurality of semiconductor layers as a base, the growth substrate including a face and another face, a lower side, an upper side opposite to the lower surface, and lateral sides connecting with the lower surface, the upper surface having a length of 150 mu m or less, and the other surface extending from one side of one surface A growth substrate having a lower side on which a plurality of semiconductor layers are formed and an upper side opposite to a lower surface, the upper surface of the other surface being longer than the upper surface of the one surface;
A first electrical connection in electrical communication with the first semiconductor layer and supplying one of electrons and holes; And
And a second electrical connection electrically connected to the second semiconductor layer through the insulating reflection layer and separated from the first electrical connection in the longitudinal direction of the upper surface of the other surface. device. 청구항 1에 있어서,
제1 전기적 연결 및 제2 전기적 연결 중 적어도 하나는 상기 길이방향으로 복수 개가 구비되는 것을 특징으로 하는 반도체 발광소자.The method according to claim 1,
Wherein at least one of the first electrical connection and the second electrical connection is provided in the longitudinal direction. 청구항 1에 있어서,
반사층은 절연성 반사층을 포함하며,
제1 전기적 연결과 연결되도록 반사층 위에 구비된 제1 전극; 그리고
제2 전기적 연결과 연결되도록 반사층 위에 구비된 제2 전극;을 포함하는 것을 특징으로 하는 반도체 발광소자.The method according to claim 1,
The reflective layer includes an insulating reflective layer,
A first electrode disposed on the reflective layer to be connected to a first electrical connection; And
And a second electrode provided on the reflective layer so as to be connected to the second electrical connection. 청구항 1에 있어서,
제2 반도체층과 절연성 반사층 사이에서 뻗으며, 제2 전기적 연결과 연결된 연장형(extending type) 하부전극;을 포함하는 것을 특징으로 하는 반도체 발광소자.The method according to claim 1,
And an extending type lower electrode extending between the second semiconductor layer and the insulating reflection layer and connected to the second electrical connection. 청구항 1에 있어서,
제2 반도체층 및 활성층이 식각되어 노출된 제1 반도체층과 제1 전기적 연결 사이에 개재되는 제1 섬형(island type) 하부전극; 그리고
제2 반도체층과 제2 전기적 연결 사이에 개재되는 제2 섬형 하부전극;을 포함하는 것을 특징으로 하는 반도체 발광소자.The method according to claim 1,
A first island-type lower electrode sandwiched between a first semiconductor layer exposed by etching the second semiconductor layer and the active layer and a first electrical connection; And
And a second island-like lower electrode interposed between the second semiconductor layer and the second electrical connection. 청구항 1에 있어서,
반사층은:
분포 브래그 리플렉터(Distributed Bragg Reflector);를 포함하는 것을 특징으로 하는 반도체 발광소자.The method according to claim 1,
The reflective layer is:
And a distributed Bragg reflector (DBR). 청구항 2에 있어서,
제1 전기적 연결 및 제2 전기적 연결이 길이방향으로 일렬로 구비되고,
제1 전기적 연결 및 제2 전기적 연결 중 적어도 하나는 복수 개가 연속적으로 구비된 것을 특징으로 하는 반도체 발광소자.The method of claim 2,
A first electrical connection and a second electrical connection are provided in a row in the longitudinal direction,
Wherein at least one of the first electrical connection and the second electrical connection is continuously provided. 청구항 2에 있어서,
복수의 제2 전기적 연결이 길이방향으로 일렬로 배열되고,
길이방향으로 제1 전기적 연결의 양측에는 각각 제2 전기적 연결이 구비된 것을 특징으로 하는 반도체 발광소자.The method of claim 2,
A plurality of second electrical connections are arranged in a row in the longitudinal direction,
And a second electrical connection is provided on both sides of the first electrical connection in the longitudinal direction. 청구항 3에 있어서,
복수의 제2 전기적 연결 및 서로 떨어진 복수의 제2 전극;을 포함하며,
각 제2 전극이 각 제2 전기적 연결에 연결된 것을 특징으로 하는 반도체 발광소자.The method of claim 3,
A plurality of second electrical connections and a plurality of second electrodes spaced apart from each other,
And each second electrode is connected to each second electrical connection. 청구항 3에 있어서,
위에서 관찰할 때, 반도체 발광소자의 평면적에 대한 제1 전극 및 제2 전극의 면적의 합이 비율이 0.7 이하인 것을 특징으로 하는 반도체 발광소자.The method of claim 3,
Wherein the ratio of the sum of areas of the first electrode and the second electrode to the plane of the semiconductor light emitting device is 0.7 or less. 청구항 3에 있어서,
제1 전극 및 제2 전극과 떨어져 반사층 위에 구비된 방열패드;를 포함하는 것을 특징으로 하는 반도체 발광소자.The method of claim 3,
And a heat dissipation pad provided on the reflective layer to separate from the first electrode and the second electrode. 청구항 1에 있어서,
복수의 제2 전기적 연결을 포함하며,
반사층 위에서 뻗으며, 복수의 제2 전기적 연결을 연결하는 연결 전극;
반사층 위에 형성되는 절연층;
절연층 위에 형성되며, 절연층을 관통하여 제1 전기적 연결에 전기적으로 연결되는 제1 전극; 그리고
절연층 위에 형성되며, 절연층을 관통하여 연결 전극에 전기적으로 연결되는 제2 전극;을 포함하는 것을 특징으로 하는 반도체 발광소자.The method according to claim 1,
A plurality of second electrical connections,
A connecting electrode extending over the reflective layer and connecting a plurality of second electrical connections;
An insulating layer formed on the reflective layer;
A first electrode formed on the insulating layer and electrically connected to the first electrical connection through the insulating layer; And
And a second electrode formed on the insulating layer and electrically connected to the connection electrode through the insulating layer. 청구항 3에 있어서,
제1 전극과 접합되는 제1 도전부;
제2 전극과 접합되는 제2 도전부; 그리고
제1 도전부 및 제2 도전부가 고정되어 있는 고정부;를 포함하는 것을 특징으로 하는 반도체 발광소자.The method of claim 3,
A first conductive part which is bonded to the first electrode;
A second conductive portion that is bonded to the second electrode; And
Wherein the first conductive part and the second conductive part are fixed to each other. 청구항 13에 있어서,
복수의 제2 전기적 연결이 길이방향으로 일렬로 배열되고,
길이방향으로 제1 전기적 연결의 양측에는 각각 제2 전기적 연결이 구비되며,
제2 도전부는 양측의 제2 전극을 전기적으로 연결하며, 제1 도전부를 피하도록 패터닝된 것을 특징으로 하는 반도체 발광소자.14. The method of claim 13,
A plurality of second electrical connections are arranged in a row in the longitudinal direction,
A second electrical connection is provided on each side of the first electrical connection in the longitudinal direction,
Wherein the second conductive portion electrically connects the second electrodes on both sides and is patterned to avoid the first conductive portion. 청구항 1에 있어서,
일면의 상면의 길이(B)는 2D/2*tan(θc)보다 작은 것을 특징으로 하는 반도체 발광소자(여기서, D는 두 개의 측면의 길이, θc는 전반사 임계각).The method according to claim 1,
Wherein the length (B) of the upper surface of the one surface is smaller than 2D / 2 * tan (? C ), where D is the length of two sides and? C is the total reflection critical angle. 청구항 1에 있어서,
일면의 상면의 길이(B)는 (2D)*tan(θc)이하인 것을 특징으로 하는 반도체 발광소자(여기서, D는 두 개의 측면의 길이, θc는 전반사 임계각).The method according to claim 1,
Wherein a length B of an upper surface of the one surface is equal to or less than (2D) * tan (? C ), wherein D is a length of two sides and? C is a total reflection critical angle. 청구항 1, 청구항 15, 청구항 16 중의 어느 한 항에 있어서,
두 개의 측면이 70㎛이상의 길이를 가지는 것을 특징으로 하는 반도체 발광소자.The method according to any one of claims 1, 15 and 16,
Wherein the two side surfaces have a length of 70 mu m or more. 청구항 1, 청구항 15, 청구항 16 중의 어느 한 항에 있어서,
두 개의 측면이 180㎛이하의 길이를 가지는 것을 특징으로 하는 반도체 발광소자.The method according to any one of claims 1, 15 and 16,
Wherein the two side surfaces have a length of 180 mu m or less. 청구항 18에 있어서,
두 개의 측면이 80㎛이상 150㎛이하의 길이를 가지는 것을 특징으로 하는 반도체 발광소자.19. The method of claim 18,
And the two side surfaces have a length of 80 占 퐉 or more and 150 占 퐉 or less. 청구항 1에 있어서,
성장 기판은 사파이어 기판인 것을 특징으로 하는 반도체 발광소자.The method according to claim 1,
Wherein the growth substrate is a sapphire substrate.
KR1020160006118A 2016-01-18 2016-01-18 Semiconductor light emitting device KR102101446B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020160006118A KR102101446B1 (en) 2016-01-18 2016-01-18 Semiconductor light emitting device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020160006118A KR102101446B1 (en) 2016-01-18 2016-01-18 Semiconductor light emitting device

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
KR1020140089954A Division KR101611479B1 (en) 2014-07-11 2014-07-16 Semiconductor light emitting device

Publications (2)

Publication Number Publication Date
KR20160013531A true KR20160013531A (en) 2016-02-04
KR102101446B1 KR102101446B1 (en) 2020-04-20

Family

ID=55356225

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020160006118A KR102101446B1 (en) 2016-01-18 2016-01-18 Semiconductor light emitting device

Country Status (1)

Country Link
KR (1) KR102101446B1 (en)

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20140031729A (en) * 2012-09-05 2014-03-13 주식회사 세미콘라이트 Semiconductor light emimitting device
KR20140036717A (en) * 2012-09-18 2014-03-26 엘지이노텍 주식회사 Light emitting device

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20140031729A (en) * 2012-09-05 2014-03-13 주식회사 세미콘라이트 Semiconductor light emimitting device
KR20140036717A (en) * 2012-09-18 2014-03-26 엘지이노텍 주식회사 Light emitting device

Also Published As

Publication number Publication date
KR102101446B1 (en) 2020-04-20

Similar Documents

Publication Publication Date Title
US10270007B2 (en) Light emitting diode, method for manufacturing the same, and light emitting device module having the same
CN108598251B (en) Semiconductor light emitting element
CN108475715B (en) Semiconductor light emitting element
KR20140120683A (en) Lens and light emitting module for surface illumination
KR101378948B1 (en) Semiconductor light emimitting device
KR101762259B1 (en) Semiconductor light emitting device
KR101611479B1 (en) Semiconductor light emitting device
KR101591969B1 (en) Semiconductor light emitting device
KR101604092B1 (en) Semiconductor light emitting device
KR102101446B1 (en) Semiconductor light emitting device
KR101553639B1 (en) Semiconductor light emitting device
KR101403641B1 (en) Semiconductor light emimitting device
KR20160035102A (en) Semiconductor light emitting device
KR20170062434A (en) Semiconductor light emitting device
KR20180096546A (en) Semiconductor light emitting device
KR20160073366A (en) Semiconductor light emitting device
KR20160070047A (en) Semiconductor light emitting device
KR101611477B1 (en) Semiconductor light emitting device
KR101544128B1 (en) Semiconductor light emitting device
KR101378950B1 (en) Semiconductor light emimitting device
KR102447407B1 (en) Semiconductor light emitting device
KR20170077094A (en) Semiconductor light emitting device
KR20180023933A (en) Semiconductor light emitting device
KR101766329B1 (en) Semiconductor light emitting device
KR101611480B1 (en) Semiconductor light emitting device

Legal Events

Date Code Title Description
A107 Divisional application of patent
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right