KR101611480B1 - Semiconductor light emitting device - Google Patents
Semiconductor light emitting device Download PDFInfo
- Publication number
- KR101611480B1 KR101611480B1 KR1020140086728A KR20140086728A KR101611480B1 KR 101611480 B1 KR101611480 B1 KR 101611480B1 KR 1020140086728 A KR1020140086728 A KR 1020140086728A KR 20140086728 A KR20140086728 A KR 20140086728A KR 101611480 B1 KR101611480 B1 KR 101611480B1
- Authority
- KR
- South Korea
- Prior art keywords
- electrode
- reflective film
- semiconductor
- layer
- semiconductor layer
- Prior art date
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/36—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/36—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
- H01L33/38—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/44—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the coatings, e.g. passivation layer or anti-reflective coating
- H01L33/46—Reflective coating, e.g. dielectric Bragg reflector
Abstract
본 개시는 반도체 발광소자에 있어서, 성장 기판에 순차로 형성된 제1 도전성을 가지는 제1 반도체층, 제1 도전성과 다른 제2 도전성을 가지는 제2 반도체층 및 제1 반도체층과 제2 반도체층 사이에 개재되며 전자와 정공의 재결합을 통해 빛을 생성하는 활성층을 가지는 복수의 반도체층; 활성층에서 생성된 빛을 성장 기판 측으로 반사하도록 복수의 반도체층 위에 형성된 비도전성 반사막; 비도전성 반사막 위에 형성되며, 제1 반도체층과 전기적으로 연통하며 전자와 정공 중 하나를 공급하는 제1 전극; 그리고 비도전성 반사막 위에 제1 전극과 대향하게 형성되며, 제2 반도체층과 전기적으로 연통하며 전자와 정공 중 나머지 하나를 공급하는 제2 전극;을 포함하며, 제1 전극 및 제2 전극이 사이 간격이 80㎛ 이상이고, 평면도(top view) 상으로 관찰할 때, 반도체 발광소자의 평면적에 대한 제1 전극 및 제2 전극을 합한 면적의 비율은 0.7 이하인 것을 특징으로 하는 반도체 발광소자에 관한 것이다.A semiconductor light emitting device includes a first semiconductor layer having a first conductivity formed in sequence on a growth substrate, a second semiconductor layer having a second conductivity different from the first conductivity, and a second semiconductor layer having a second conductivity different from the first conductivity, A plurality of semiconductor layers interposed between the first electrode and the second electrode and having an active layer that generates light through recombination of electrons and holes; A non-conductive reflective film formed on the plurality of semiconductor layers so as to reflect light generated in the active layer toward the growth substrate; A first electrode formed on the non-conductive reflective film, the first electrode being in electrical communication with the first semiconductor layer and supplying one of electrons and holes; And a second electrode formed on the non-conductive reflective film so as to face the first electrode and electrically connected to the second semiconductor layer and supplying the remaining one of electrons and holes, And the ratio of the area of the first electrode and the area of the second electrode to the plane of the semiconductor light emitting device is 0.7 or less when observed on a top view.
Description
본 개시(Disclosure)는 전체적으로 반도체 발광소자에 관한 것으로, 특히 빛 손실을 감소하여 휘도가 향상된 반도체 발광소자에 관한 것이다.The present disclosure relates generally to a semiconductor light emitting device, and more particularly to a semiconductor light emitting device in which luminance is improved by reducing light loss.
여기서, 반도체 발광소자는 전자와 정공의 재결합을 통해 빛을 생성하는 반도체 광소자를 의미하며, 3족 질화물 반도체 발광소자를 예로 들 수 있다. 3족 질화물 반도체는 Al(x)Ga(y)In(1-x-y)N (0≤x≤1, 0≤y≤1, 0≤x+y≤1)로 된 화합물로 이루어진다. 이외에도 적색 발광에 사용되는 GaAs계 반도체 발광소자 등을 예로 들 수 있다.Here, the semiconductor light emitting element means a semiconductor light emitting element that generates light through recombination of electrons and holes, for example, a group III nitride semiconductor light emitting element. The Group III nitride semiconductor is made of a compound of Al (x) Ga (y) In (1-x-y) N (0? X? 1, 0? Y? 1, 0? X + y? A GaAs-based semiconductor light-emitting element used for red light emission, and the like.
여기서는, 본 개시에 관한 배경기술이 제공되며, 이들이 반드시 공지기술을 의미하는 것은 아니다(This section provides background information related to the present disclosure which is not necessarily prior art).Herein, the background art relating to the present disclosure is provided, and these are not necessarily meant to be known arts.
도 1은 미국 등록특허공보 제7,262,436호에 개시된 반도체 발광소자의 일 예를 나타내는 도면이다.1 is a view showing an example of a semiconductor light emitting device disclosed in U.S. Patent No. 7,262,436.
반도체 발광소자는 기판(100), 기판(100) 위에 성장되는 위에 성장되는 n형 반도체층(300), n형 반도체층(300) 위에 성장되는 활성층(400), 활성층(400) 위에 성장되는 p형 반도체층(500), p형 반도체층(500) 위에 형성되는 반사막으로 기능하는 전극(901,902,903) 그리고 식각되어 노출된 n형 반도체층(300) 위에 형성되는 n측 본딩 패드(800)를 포함한다.The semiconductor light emitting device includes a
이러한 구조의 칩, 즉 기판(100)의 일 측에 전극(901,902,903) 및 전극(800) 모두가 형성되어 있고, 전극(901,902,903)이 반사막으로 기능하는 형태의 칩을 플립 칩(filp chip)이라 한다. 전극(901,902,903)은 반사율이 높은 전극(901; 예: Ag), 본딩을 위한 전극(903; 예: Au) 그리고 전극(901) 물질과 전극(903) 물질 사이의 확산을 방지하는 전극(902; 예: Ni)으로 이루어진다. 이러한 금속 반사막 구조는 반사율이 높고, 전류 확산에 이점을 가지지만, 금속에 의한 빛 흡수라는 단점을 가진다.A chip having such a structure, that is, a chip in which both the
도 2는 일본 공개특허공보 제2006-20913호에 개시된 반도체 발광소자의 일 예를 나타내는 도면이다.2 is a view showing an example of a semiconductor light emitting device disclosed in Japanese Laid-Open Patent Publication No. 2006-20913.
반도체 발광소자는 기판(100), 기판(100) 위에 성장되는 버퍼층(200), 버퍼층(200) 위에 성장되는 n형 반도체층(300), n형 반도체층(300) 위에 성장되는 활성층(400), 활성층(400) 위에 성장되는 p형 반도체층(500), p형 반도체층(500) 위에 형성되며, 전류 확산 기능을 하는 투광성 도전막(600), 투광성 도전막(600) 위에 형성되는 p측 본딩 패드(700) 그리고 식각되어 노출된 n형 반도체층(300) 위에 형성되는 n측 본딩 패드(800)를 포함한다. 그리고 투광성 도전막(600) 위에는 분포 브래그 리플렉터(900; DBR: Distributed Bragg Reflector)와 금속 반사막(904)이 구비되어 있다. 이러한 구성에 의하면, 금속 반사막(904)에 의한 빛 흡수를 감소하지만, 전극(901,902,903)을 이용하는 것보다 상대적으로 전류 확산이 원활치 못한 단점이 있다.The semiconductor light emitting device includes a
이에 대하여 '발명의 실시를 위한 구체적인 내용'의 후단에 기술한다.This will be described later in the Specification for Implementation of the Invention.
여기서는, 본 개시의 전체적인 요약(Summary)이 제공되며, 이것이 본 개시의 외연을 제한하는 것으로 이해되어서는 아니된다(This section provides a general summary of the disclosure and is not a comprehensive disclosure of its full scope or all of its features).SUMMARY OF THE INVENTION Herein, a general summary of the present disclosure is provided, which should not be construed as limiting the scope of the present disclosure. of its features).
본 개시에 따른 일 태양에 의하면(According to one aspect of the present disclosure), 반도체 발광소자에 있어서, 성장 기판에 순차로 형성된 제1 도전성을 가지는 제1 반도체층, 제1 도전성과 다른 제2 도전성을 가지는 제2 반도체층 및 제1 반도체층과 제2 반도체층 사이에 개재되며 전자와 정공의 재결합을 통해 빛을 생성하는 활성층을 가지는 복수의 반도체층; 활성층에서 생성된 빛을 성장 기판 측으로 반사하도록 복수의 반도체층 위에 형성된 비도전성 반사막; 비도전성 반사막 위에 형성되며, 제1 반도체층과 전기적으로 연통하며 전자와 정공 중 하나를 공급하는 제1 전극; 그리고 비도전성 반사막 위에 제1 전극과 대향하게 형성되며, 제2 반도체층과 전기적으로 연통하며 전자와 정공 중 나머지 하나를 공급하는 제2 전극;을 포함하며, 제1 전극 및 제2 전극이 사이 간격이 80㎛ 이상이고, 평면도(top view) 상으로 관찰할 때, 반도체 발광소자의 평면적에 대한 제1 전극 및 제2 전극을 합한 면적의 비율은 0.7 이하인 것을 특징으로 하는 반도체 발광소자가 제공된다.According to one aspect of the present disclosure, in a semiconductor light emitting device, a first semiconductor layer having a first conductivity formed in sequence on a growth substrate, a first semiconductor layer having a first conductivity different from the first conductivity, A plurality of semiconductor layers interposed between the first semiconductor layer and the second semiconductor layer and having an active layer for generating light through recombination of electrons and holes; A non-conductive reflective film formed on the plurality of semiconductor layers so as to reflect light generated in the active layer toward the growth substrate; A first electrode formed on the non-conductive reflective film, the first electrode being in electrical communication with the first semiconductor layer and supplying one of electrons and holes; And a second electrode formed on the non-conductive reflective film so as to face the first electrode and electrically connected to the second semiconductor layer and supplying the remaining one of electrons and holes, The ratio of the area of the first electrode and the area of the second electrode to the plane of the semiconductor light emitting device when observed on a top view is less than 0.7.
이에 대하여 '발명의 실시를 위한 구체적인 내용'의 후단에 기술한다.This will be described later in the Specification for Implementation of the Invention.
도 1은 미국 등록특허공보 제7,262,436호에 개시된 반도체 발광소자의 일 예를 나타내는 도면,
도 2는 일본 공개특허공보 제2006-20913호에 제시된 반도체 발광소자의 일 예를 나타내는 도면,
도 3은 본 개시에 따른 반도체 발광소자의 일 예를 설명하는 도면,
도 4는 본 개시에 따른 반도체 발광소자의 다른 예를 나타내는 도면이고, 도 도 5는 도 4의 A-A 선을 따라 취한 단면의 일 예를 나타내는 도면,
도 6은 본 개시 따른 반도체 발광소자가 포함하는 비도전성 반사막의 일 예를 설명하는 도면,
도 7은 전극 간의 간격 및 면적비를 변경한 예들을 나타내는 도면,
도 8은 도 7에서 설명된 실험예들의 결과를 나타내는 그래프,
도 9는 본 개시에 따른 반도체 발광소자의 또 다른 예를 나타내는 도면,
도 10은 본 개시에 따른 반도체 발광소자의 또 다른 예를 설명하는 도면,
도 11은 본 개시에 따른 반도체 발광소자의 또 다른 예를 설명하는 도면,
도 12는 본 개시에 따른 반도체 발광소자의 또 다른 예를 설명하는 도면,
도 13은 도 12에서 B-B 선을 따라 취한 단면의 일 예를 설명하는 도면,
도 14는 도 12에서 C-C 선을 따라 취한 단면의 일 예를 설명하는 도면,
도 15는 본 개시에 따른 반도체 발광소자의 또 다른 예를 나타내는 도면,
도 16은 본 개시에 따른 반도체 발광소자의 또 다른 예를 나타내는 도면,
도 17은 본 개시에 따른 반도체 발광소자의 하부전극과 전기적 연결의 접촉의 일 예를 설명하는 도면.1 is a view showing an example of a semiconductor light emitting device disclosed in U.S. Patent No. 7,262,436,
2 is a view showing an example of a semiconductor light emitting device disclosed in Japanese Laid-Open Patent Publication No. 2006-20913,
3 is a view for explaining an example of a semiconductor light emitting device according to the present disclosure,
FIG. 4 is a view showing another example of the semiconductor light emitting device according to the present disclosure, FIG. 5 is a view showing an example of a cross section taken along the line AA in FIG. 4,
6 is a view for explaining an example of a nonconductive reflective film included in the semiconductor light emitting device according to the present invention,
7 is a view showing examples in which the interval between the electrodes and the area ratio are changed,
FIG. 8 is a graph showing the results of the experiments described in FIG. 7,
9 is a view showing still another example of the semiconductor light emitting device according to the present disclosure,
10 is a view for explaining another example of the semiconductor light emitting device according to the present disclosure,
11 is a view for explaining another example of the semiconductor light emitting device according to the present disclosure,
12 is a view for explaining another example of the semiconductor light emitting device according to the present disclosure,
13 is a view for explaining an example of a cross section taken along line BB in Fig. 12,
FIG. 14 is a view for explaining an example of a cross section taken along the CC line in FIG. 12,
15 is a view showing still another example of the semiconductor light emitting device according to the present disclosure,
16 is a view showing still another example of the semiconductor light emitting device according to the present disclosure,
17 is a view for explaining an example of electrical contact between the lower electrode of the semiconductor light emitting element according to the present disclosure and an electrical connection;
이하, 본 개시를 첨부된 도면을 참고로 하여 자세하게 설명한다(The present disclosure will now be described in detail with reference to the accompanying drawing(s)). The present disclosure will now be described in detail with reference to the accompanying drawings.
도 3은 본 개시에 따른 반도체 발광소자의 일 예를 설명하는 도면으로서, 반도체 발광소자는 기판(10), 복수의 반도체층, 빛흡수 방지막(41), 전류확산 도전막(60), 비도전성 반사막(91), 제1 전극(75), 제2 전극(85), 제1 전기적 연결(73), 제2 전기적 연결(83), 제1 하부전극(71), 및 제2 하부전극(81)을 포함한다. 이하, 3족 질화물 반도체 발광소자를 예로 하여 설명한다.3 is a view for explaining an example of a semiconductor light emitting device according to the present disclosure. The semiconductor light emitting device includes a
기판(10)으로 주로 사파이어, SiC, Si, GaN 등이 이용되며, 기판(10)은 최종적으로 제거될 수 있다. 제1 반도체층(30)과 제2 반도체층(50)은 그 위치가 바뀔 수 있으며, 3족 질화물 반도체 발광소자에 있어서 주로 GaN으로 이루어진다. The
복수의 반도체층은 기판(10) 위에 형성된 버퍼층(20), 제1 도전성을 가지는 제1 반도체층(30; 예: Si 도핑된 GaN), 제1 도전성과 다른 제2 도전성을 가지는 제2 반도체층(50; 예: Mg 도핑된 GaN) 및 제1 반도체층(30)과 제2 반도체층(50) 사이에 개재되며 전자와 정공의 재결합을 통해 빛을 생성하는 활성층(40; 예: InGaN/(In)GaN 다중양자우물구조)을 포함한다. 복수의 반도체층(30,40,50) 각각은 다층으로 이루어질 수 있고, 버퍼층(20)은 생략될 수 있다. The plurality of semiconductor layers includes a
빛흡수 방지막(41)은 제2 반도체층(50) 위에 개구(62)에 대응하여 형성되며, 빛흡수 방지막(41)은 활성층(40)에서 발생된 빛의 일부 또는 전부를 반사하는 기능만을 가져도 좋고, 제2 하부전극(81)으로부터의 제2 하부전극(81)의 바로 아래로 전류가 흐르지 못하도록 하는 기능만을 가져도 좋고, 양자의 기능을 모두 가져도 좋다. 빛흡수 방지막(41)은 생략될 수 있다.The light
바람직하게는 전류확산 도전막(60)이 구비된다. 전류확산 도전막(60)은 빛흡수 방지막(41)과 제2 하부전극(81) 사이에 형성되며, 투광성을 가지며 대략 제2 반도체층(50)을 전체적으로 덮도록 형성될 수 있지만, 일부에만 형성될 수도 있다. 특히 p형 GaN의 경우에 전류 확산 능력이 떨어지며, p형 반도체층(50)이 GaN으로 이루어지는 경우에, 대부분 전류확산 도전막(60)의 도움을 받아야 한다. 예를 들어, ITO, Ni/Au와 같은 물질이 전류확산 도전막(60)으로 사용될 수 있다.Preferably, a current diffusion
비도전성 반사막(91)은 활성층(40)으로부터의 빛을 복수의 반도체층(30,40,50) 측으로 반사한다. 본 예에서 비도전성 반사막(91)은 금속 반사막에 의한 빛흡수 감소를 위해 비도전성 물질로 복수의 반도체층 위에 형성된다. 비도전성 반사막(91)은 반사막으로 기능하되, 빛의 흡수를 방지하도록 투광성 물질로 구성되는 것이 바람직하며, 예를 들어, SiOx, TiOx, Ta2O5, MgF2와 같은 투광성 유전체 물질로 구성될 수 있다. 비도전성 반사막(91)이 SiOx로 이루어지는 경우에, p형 반도체층(50; 예: GaN)에 비해 낮은 굴절률을 가지므로, 임계각 이상의 빛을 반도체층(30,40,50) 측으로 일부 반사시킬 수 있게 된다. 한편, 비도전성 반사막(91)이 분포 브래그 리플렉터(DBR: Distributed Bragg Reflector; 예: SiO2와 TiO2의 조합으로 된 DBR)로 이루어지는 경우에, 더욱 많은 양의 빛을 반도체층(30,40,50) 측으로 반사시킬 수 있게 된다. 비도전성 반사막에는 개구(62,63)가 형성되어 있다.The non-conductive
제1 하부전극(71)은 제2 반도체층(50) 및 활성층(40)이 식각되어 노출된 제1 반도체층(30)에 형성되며, 제2 하부전극(81)은 전류확산 도전막(60) 위에 형성된다. 하부전극(71,81)은 금속에 의한 빛흡수 감소를 위해 길게 뻗지 않고, 개구(62,63)에 대응하는 섬(island) 형태를 가질 수 있으며, 개구(62,63)에 의해 적어도 일부가 노출된다.The first
제1 전극(75) 및 제2 전극(85)은 비도전성 반사막(91) 위에 서로 떨어져 대향하게 형성된다. 본 예에서, 제1 전극(75)은 전자를 공급하고, 제2 전극은 정공을 공급한다. 이와 반대의 경우도 물론 가능하다. 제1 전기적 연결(73)은 개구(63)를 통해 제1 전극(75)과 제1 하부전극(71)을 전기적으로 연결하며, 제2 전기적 연결(83)은 개구(62)를 통해 제2 전극(85)과 제2 하부전극(81)을 전기적으로 연결한다. 전극(75,85) 형성시 전기적 연결(73,83)이 함께 형성되거나, 전기적 연결(73,83) 형성 이후 별도의 과정으로 전극(75,85)이 형성되는 것도 가능하다. 비도전성 반사막(91)에 개구(62,63) 형성시 하부전극(71,81) 상면에 전기적 연결에 좋지 않은 영향을 미칠 수 있다. 하부전극(71,81)의 상층을 일부를 제거하여 전기적 연결에 좋지 않은 영향을 제거하고, 개구(62,63)를 통한 전기적 연결(73,83)은 상기 상층이 제거된 하부전극(71,81)과 접촉할 수 있다. The
제1 전극(75) 및 제2 전극(85)은 외부전극과의 전기적 연결용 전극으로서, 외부전극과 유테틱 본딩되거나, 솔더링되거나 또는 와이어 본딩도 가능하다. 외부전극은 서브마운트에 구비된 도통부, 패키지의 리드 프레임, PCB에 형성된 전기 패턴 등일 수 있으며, 반도체 발광소자와 독립적으로 구비된 도선이라면 그 형태에 특별한 제한이 있는 것은 아니다. 제1 전극(75) 및 제2 전극(85)은 어느 정도 면적을 가지도록 형성되어 있어서 비도전성 반사막(91)에 의해 반사되지 못한 빛을 반사한다. 제1 전극(75) 및 제2 전극(85)은 별도의 범프를 이용하여 패키지와 결합할 정도의 높이를 가져도 좋고, 도 2에서와 같이 자체가 패키지와 결합될 정도의 높이로 증착되어도 좋다.The
이와 같은, 반도체 발광소자에 의하면, 금속 반사막 대신 비도전성 반사막(91)을 사용하여 빛흡수 손실을 줄일 수 있다. 또한, 비도전성 반사막(91)과 복수의 반도체층(30,40,50) 사이에 금속 구조물의 길이나 넓이를 감소하여 빛흡수 손실을 줄일 수 있다. 전류확산을 향상하기 위해 하부전극(71,81) 및 개구(62,63)의 개수 및 분포를 변경할 수 있다.According to such a semiconductor light emitting device, the light absorption loss can be reduced by using the non-conductive
DBR과 같은 비도전성 반사막(91) 위에 전극(75,85)이 위치하는 경우에, 전극(75,85)에 의해 빛이 흡수되지만, 전극(75,85)을 Ag, Al과 같이 반사율이 높은 금속으로 구성하는 경우에 반사율을 높일 수 있는 것으로 알려져 왔다. 또한 전극(75,85)은 본딩 패드, 반도체 발광소자의 방열을 위해서도 기능해야 하므로, 이러한 요소를 고려하여 그 크기를 결정해야 한다. 그러나, 본 발명자들은 DBR과 같은 절연성 반사층(R)이 이용되는 경우에 그 위에 놓이는 전극(75,85)의 크기를 줄일수록 비도전성 반사막(91)에 의한 광 반사율이 높아진다는 것을 확인하였으며, 이러한 실험 결과는 본 개시에서 전극(75,85)의 크기를 종래에 생략할 수 없었던 범위로 줄일 수 있는 계기를 제공하였다.The light is absorbed by the
한편, 비도전성 반사막(91)이 빛을 전부 반사하는 것은 아니며, 일부의 빛은 비도전성 반사막(91)을 내부를 진행하여 비도전성 반사막(91)의 상면에 입사한다. 반도체 발광소자의 광추출효율을 높이기 위해 이렇게 비도전성 반사막(91) 내부를 진행하여 비도전성 반사막(91)의 상면에 입사하는 빛의 손실을 줄이는 것이 필요하다. 특히, 제1 전극(75) 및 제2 전극(85)이 금속막으로서 빛을 반사하지만 일부의 빛은 흡수되어 손실된다. 반사율 향상을 위해 제1 전극(75) 및 제2 전극(85)의 최하층을 Al, Ag 등 고반사율 금속으로 형성하기도 하지만, 금속에 의한 빛흡수 손실이 있게 된다.On the other hand, the non-conductive
한편, 제1 전극(75) 및 제2 전극(85)에 의해 덮이지 않은 비도전성 반사막(91)의 상면에 입사한 빛은 거의 대부분 반사된다. 따라서, 비도전성 반사막(91)의 상면에서 반사된 빛은 기판(10) 측으로 향하여 반도체 발광소자의 유효한 출사광에 기여한다. On the other hand, light incident on the upper surface of the non-conductive
전극(75,85)에 의해 덮이는 곳에서 빛의 손실을 줄이기 위해 전극(75,85)의 면적과 배치되는 형태를 변경하여 실험하였다.In order to reduce the loss of light in the region covered by the
한편, 제1 전극(75)과 제2 전극(85)이 외부전극과 본딩될 때, 전기적인 쇼트 방지나 솔더 물질 콘트롤 등을 위해 제1 전극(75)과 제2 전극(85)이 떨어진 간격은 80㎛ 이상인 것이 바람직하다. 또한, 외부전극과의 본딩 강도나 전기적 연결(73,83)의 필요한 개수의 확보 등을 위해서 전극의 면적 또는 폭이 너무 작아져도 문제가 된다. 또한, 방열은 전극(75,85)의 면적이 넓을수록 유리하며, 방열효율을 곧 발광효율에 영향을 미쳐서 휘도에도 영향을 미치게 된다. 이와 같이 전극(75,85)으로서의 기능(전류 공급 통로, 본딩, 방열 등)을 위한 제한 조건 하에서 빛흡수 감소를 위해, 전극(75,85)의 사이즈(예: 면적, 폭 등)를 줄이는 것이 필요하다. 실험 결과, 제1 전극 및 제2 전극이 사이 간격이 , 평면도(top view) 상으로 관찰할 때, 반도체 발광소자의 평면적에 대한 제1 전극 및 제2 전극을 합한 면적의 비율은 약 0.7 이하가 되어야 전극 간격이 80㎛이고 면적 비율이 75% 정도인 경우에 비해 휘도가 약 6~7% 상승하는 것을 확인하였다. 이에 대해서는 도 7에서 더 후술된다.When the
도 4는 본 개시에 따른 반도체 발광소자의 다른 예를 나타내는 도면이고, 도 도 5는 도 4의 A-A 선을 따라 취한 단면의 일 예를 나타내는 도면이다. 본 예에서 반도체 발광소자는 전류확산을 향상하기 위해 연장형 하부전극(78,88)을 도입할 수 있다. 제1 전극(75) 및 제2 전극(85)은 다층구조를 가질 수 있다, 예를 들어, 제1 하부전극(71) 및 제2 하부전극(81)과 안정적 전기적 접촉을 위해 Cr, Ti, Ni 또는 이들의 합금을 사용하여 접촉층이 형성될 수 있으며, Al 또는 Ag와 같은 반사 금속층을 사용하여 접촉층 위에 반사층이 형성될 수 있다. 다른 예로, 전극(75,85)은 접촉층(예: Cr,Ti 등)/반사층(예; Al,Ag 등)/확산방지층(예;Ni 등)/본딩층(예; Au/Sn 합금, Au/Sn/Cu 합금, Sn, 열처리된 Sn 등)으로 구성될 수 있다.FIG. 4 is a view showing another example of the semiconductor light emitting device according to the present disclosure, and FIG. 5 is a view showing an example of a cross section taken along the line A-A in FIG. In this example, the semiconductor light emitting element can introduce the elongated
도 6은 본 개시 따른 반도체 발광소자가 포함하는 비도전성 반사막의 일 예를 설명하는 도면으로서, 비도전성 반사막(91)은 단일의 유전체층으로 이루어질 수도 있고, 다층구조를 가질 수도 있다. 본 예에서 비도전성 반사막(91)은 금속 반사막에 의한 빛흡수 감소를 위해 비도전성 물질로 형성되며, 다층 구조의 일 예로, 비도전성 반사막(91)은 유전체막(91b), 분포 브래그 리플렉터(91a; Distributed Bragg Reflector) 및 클래드막(91c)을 포함한다. FIG. 6 is a view for explaining an example of a non-conductive reflective film included in the semiconductor light emitting device according to the present invention. The non-conductive
본 예에 따라 반도체 발광소자를 형성함에 있어서, 하부전극(71,81)과 같은 구조물로 인해 높이차가 생기게 된다. 따라서, 정밀성을 요하는 분포 브래그 리플렉터(91a)의 증착에 앞서, 일정 두께의 유전체막(91b)를 형성함으로써, 분포 브래그 리플렉터(91a)를 안정적으로 제조할 수 있게 되며, 빛의 반사에도 도움을 줄 수 있다. In forming the semiconductor light emitting device according to this embodiment, a height difference may occur due to a structure such as the
유전체막(91b)의 재질은 SiO2가 적당하며, 그 두께는 0.2um ~ 1.0um가 바람직하다. 유전체막(91b)의 두께가 너무 얇은 경우에는 높이가 2um ~ 3um정도인 하부전극(71,81)을 잘 덮기에 불충분할 수 있고, 너무 두꺼운 경우에는 후속하는 개구(62,63) 형성공정에 부담이 될 수 있다. 유전체막(91b)의 두께는 그 뒤에 후속하는 분포 브래그 리플렉터(91a)의 두께보다 두꺼울 수도 있다. 또한, 유전체막(91b)은 소자 신뢰성 확보에 보다 적합한 방법으로 형성할 필요가 있다. 예를 들어, SiO2로 된 유전체막(91b)은 화학 기상 증착법(CVD; Chemical Vapor Deposition), 그 중에서도 플라즈마 화학 기상 증착법(PECVD; Plasma Enhanced CVD)에 의해 형성하는 것이 바람직하다. 상기 높이차를 완화하는데(step coverage), 화학 기상 증착법이 전자선 증착법(E-Beam Evaporation) 등과 같은 물리 증착법(PVD; Physical Vapor Deposition)에 비해 유리하기 때문이다. 구체적으로, 전자선 증착법(E-Beam Evaporation)으로 유전체막(91b)를 형성하면, 상기 높이차가 있는 영역에서 유전체막(91b)이 설계된 두께로 형성되기 어렵고, 이로 인해 빛의 반사율이 저하될 수 있고, 전기적 절연에도 문제가 생길 수 있다. 따라서, 유전체막(91b)은 높이차 감소와 확실한 절연을 위해 화학 기상 증착법으로 형성되는 것이 바람직하다. 따라서, 반도체 발광소자의 신뢰성을 확보하면서도 반사막으로서의 기능을 확보할 수 있게 된다. SiO 2 is suitable as the material of the
분포 브래그 리플렉터(91a)는 유전체막(91b) 위에 형성된다. 분포 브래그 리플렉터(91a)는, 예를 들어, SiO2와 TiO2의 쌍이 복수 회 적층되어 이루어진다. 이 외에도 분포 브래그 리플렉터(91a)는 Ta2O5, HfO, ZrO, SiN 등 고 굴절률 물질과 이보다 굴절률이 낮은 유전체 박막(대표적으로 SiO2)등의 조합으로 이루어질 수 있다. 예를 들어, 분포 브래그 리플렉터(95a)는 SiO2/TiO2, SiO2/Ta2O2, 또는 SiO2/HfO의 반복 적층으로 이루어질 수 있으며, Blue 빛에 대해서는 SiO2/TiO2가 반사효율이 좋고, UV 빛에 대해서는 SiO2/Ta2O2, 또는 SiO2/HfO가 반사효율이 좋을 것이다. 분포 브래그 리플렉터(91a)가 SiO2/TiO2로 구성되는 경우 활성층(40)으로부터 나오는 빛의 파장의 1/4의 광학 두께를 기본으로 입사 각도와 파장에 따른 반사율등을 고려해서 최적화 공정을 거치는 것이 바람직하며, 반드시 각 층의 두께가 파장의 1/4 광학 두께를 지켜야 하는 것은 아니다. 그 조합의 수는 4 ~ 40 페어(pairs)가 적합하다. 분포 브래그 리플렉터(91a)가 SiO2/TiO2의 반복적층구조로 이루어지는 경우, 분포 브래그 리플렉터(91a)는 물리 증착법(PVD; Physical Vapor Deposition), 그 중에서도 전자선 증착법(E-Beam Evaporation) 또는, 스퍼터링법(Sputtering) 또는 열 증착법(Thermal Evaporation)에 의해 형성하는 것이 바람직하다. The
클래드막(91c)은 Al2O3와 같은 금속 산화물, SiO2, SiON와 같은 유전체막(91b), MgF, CaF, 등의 물질로 이루어질 수 있다. 클래드막(91c)은 λ/4n 내지 3.0um의 두께를 가지는 것이 바람직하다. 여기서 λ는 활성층(40)에서 생성된 빛의 파장이고, n은 클래드막(91c)을 이루는 물질의 굴절률이다. λ가 450nm(4500A)인 경우에, 4500/4*1.46 = 771A 이상의 두께로 형성될 수 있다.A clad layer (91c) may be formed of a dielectric film (91b), material of MgF, CaF, such as a metal oxide, SiO 2, SiON, such as Al 2 O 3. It is preferable that the
다수 쌍의 SiO2/TiO2로 이루어지는 분포 브래그 리플랙터(91a)의 최상층이 TiO2가 될 수도 있지만, 만약 λ/4n 정도 두께를 가지는 SiO2층으로 이루어질 수 있다는 것을 고려한다면, 클래드막(91c)은 아래에 위치하게 되는 분포 브래그 리플랙터(91a)의 최상층과 차별되도록 λ/4n보다 두꺼운 것이 바람직하다. 그러나 후속하는 개구 형성공정에 부담이 될 뿐만 아니라 두께 증가가 효율 향상에 기여하지 못하고 재료비만 증가시킬 수 있기 때문에 클래드막(91c)은 3.0um 이상으로 너무 두꺼운 것은 바람직하지 않다. 따라서 후속 공정에 부담을 주지 않기 위해, 클래드막(91c) 두께의 최대치는 1um ~ 3um 이내로 형성되는 것이 적당할 것이다. 그러나 경우에 따라 3.0um 이상으로 형성되는 것이 불가능한 것은 아니다.Considering that the uppermost layer of the distributed
빛의 반사 및 가이드를 위해 제1 분포 브래그 리플렉터(91a)의 유효 굴절률이 유전체막(91b)의 굴절률보다 큰 것이 바람직하다. 분포 브래그 리플렉터(91a)와 전극(75,85)이 직접 접촉하는 경우에는 분포 브래그 리플렉터(91a)를 통해서 진행하는 빛의 일부가 전극(75,85)에 의해 흡수될 수 있다. 따라서, 분포 브래그 리플렉터(91a)보다 낮은 굴절률을 가지는 클래드막(91c)을 도입하면 전극(75,85)에 의한 빛흡수가 많이 감소될 수 있다. 이렇게 굴절률을 선택하면 유전체막(91b)-분포 브래그 리플렉터(91a)-클래드막(91c)이 광 웨이브가이드(optical waveguide)의 관점에서 설명될 수 있다. 광 웨이브가이드는 빛의 전파부를 그 보다 굴절률이 낮은 물질로 둘러싸서, 전반사를 이용하여, 빛을 안내하는 구조물이다. 이러한 관점에서, 분포 브래그 리플렉터(91a)를 전파부로 보면, 유전체막(91b)과 클래드막(91c)은 전파부를 둘러싸는 구성으로서 광 웨이브가이드의 일부로 볼 수 있다. It is preferable that the effective refractive index of the first distributed
예를 들어, 분포 브래그 리플렉터(91a)는 빛의 흡수를 방지하도록 투광성 물질(예; SiO2/TiO2)로 형성되는 경우, 유전체막(91b)은 굴절률이 분포 브래그 리플렉터(91a)의 유효 굴절률보다 작은 유전체(예: SiO2)로 이루어질 수 있다. 여기서, 유효 굴절률은 서로 다른 굴절률을 가진 물질들로 이루어진 도파로에서 진행할 수 있는 빛이 가지는 등가 굴절률을 의미한다. 클래드막(91c) 또한 분포 브래그 리플렉터(91a)의 유효 굴절률보다 낮은 물질(예: Al2O3 , SiO2 , SiON, MgF, CaF)로 이루어질 수 있다. 분포 브래그 리플렉터(91a)가 SiO2/TiO2로 구성되는 경우에, SiO2의 굴절률이 1.46이고, TiO2의 굴절률이 2.4이므로, 분포 브래그 리플렉터의 유효굴절률은 1.46과 2.4 사이의 값을 가진다. 따라서, 유전체막(91b)이 SiO2로 이루어질 수 있으며, 그 두께는 0.2um ~ 1.0um가 적당하다. 클래드막(91c)도 분포 브래그 리플렉터(91a)의 유효굴절률보다 작은 1.46의 굴절률을 가지는 SiO2로 형성될 수 있다.For example, a distributed Bragg reflector (91a) is a light-transmitting material to prevent absorption of light (for example; SiO 2 / TiO 2) if formed from a dielectric film (91b) has a refractive index distribution of the effective refractive index of the Bragg reflector (91a) Lt; RTI ID = 0.0 > SiO2. ≪ / RTI > Here, the effective refractive index means an equivalent refractive index of light that can travel in a waveguide made of materials having different refractive indices. A clad layer (91c) also distributed low material than the effective refraction index of the Bragg reflector (91a): may be made of (for example, Al 2 O 3, SiO 2, SiON, MgF, CaF). If distributed Bragg reflector (91a) is composed of SiO 2 / TiO 2, and a refractive index of 1.46 of SiO 2, because the refractive index of TiO 2 is 2.4, the effective refractive index of the distributed Bragg reflector has a value of between 1.46 and 2.4. Therefore, the
광 웨이브가이드의 관점에서는 바람직하지 않지만, 본 개시의 전체 기술사상의 관점에서, 유전체막(91b)이 생략되는 경우를 생각해 볼 수 있으며, 분포 브래그 리플렉터(91a)와 클래드막(91c)으로 된 구성을 배제할 이유는 없다. 분포 브래그 리플렉터(91a) 대신에 유전체인 TiO2 재질의 유전체막(91b)을 포함하는 경우를 생각해 볼 수도 있을 것이다. 분포 브래그 리플렉터(91a)가 가장 위층에 SiO2 층을 구비하는 경우, 클래드막(91c)을 생략하는 경우 또한 생각해 볼 수 있을 것이다. 또한, 실질적으로 횡방향으로 진행하는 빛의 반사율을 고려해서 유전체막(91b)과 분포 브래그 리플렉터(91a)가 설계된다면, 분포 브래그 리플렉터(91a)가 가장 위층에 TiO2 층을 구비하는 경우에도 클래드막(91c)을 생략하는 경우 또한 생각해 볼 수 있을 것이다. The
이와 같이, 유전체막(91b), 분포 브래그 리플렉터(91a) 및 클래드막(91c)은 비도전성 반사막(91)으로서 광 웨이브가이드의 역할을 수행하며, 전체 두께가 1 ~ 8um인 것이 바람직하다.Thus, the
도 6에 예시된 바와 같이, 분포 브래그 리플렉터(91a)는 수직 방향에 가까운 빛(L3)일 수록 반사율이 높아서, 대략 99% 이상 반사한다. 그러나 비스듬히 입사하는 빛(L1,L2)은 분포 브래그 리플렉터(91a)를 통과하며, 클래드 막(91c) 또는 비도전성 반사막(91)의 상면에 입사하며, 전극(75,85)에 의해 덮이지 않은 부분에서는 빛이 거의 반사되지만(L1), 전극(75,85)에 입사하는 빛(L2)은 일부가 흡수된다.As illustrated in FIG. 6, the
도 7은 전극 간의 간격 및 면적비를 변경한 예들을 나타내는 도면, 간격(G)를 150um(도 7a),300um(도 7b),450um(도 7c),600um(도 7d)로 변경하고, 발광소자의 외곽과 전극의 에지와의 겝은 일정하다. 전극이 서로 대향하는 방향으로 발광소자의 에지 간의 거리(W)는 1200um이고, 세로 길이(c)는 600um이고, 전극의 가로(b)는 485,410,335,260um이고, 전극의 세로(a)는 520um로 일정하다. 발광소자의 평면적과 전극의 면적비는 각각 0.7, 0.59, 0.48, 0.38이된다. 비교 기준으로 전극 간격이 80um인 경우, 면적비는 0.75가 된다. 전극 면적이 동일하면, 전극 간격이 변화해도 휘도에 큰 차이가 없음을 알았다. 7A and 7B), 450um (FIG. 7C), and 600UM (FIG. 7D), and FIG. 7 is a diagram showing examples of changing the interval between the electrodes and the area ratio. The edge of the electrode and the edge of the electrode are constant. The width (b) of the electrode is 485, 410, 335, and 260 um, and the length (a) of the electrode is 520um. The distance between the edges of the light emitting device is 1200um, the length c is 600um, Do. The planar area of the light emitting device and the area ratio of the electrodes are 0.7, 0.59, 0.48, and 0.38, respectively. When the electrode interval is 80um as a comparison standard, the area ratio is 0.75. It was found that when the electrode areas are the same, there is no significant difference in luminance even when the electrode intervals change.
도 8은 도 7에서 설명된 실험예들의 결과를 나타내는 그래프로서, 비교 기준휘도를 100으로 할 때, 106.79(도 7a),108.14(도 7b),109.14(도 7c),111.30(도 7d)의 휘도를 확인하였다. 휘도의 상승이 상당히 높은 것을 확인할 수 있다. 전극의 면적비를 0.38 보다 더 작게 하면 휘도 상승이 더 있을 수 있다.FIG. 8 is a graph showing the results of the experimental examples described with reference to FIG. 7, in which the reference luminance is 106.79 (FIG.7A), 108.14 (FIG.7B), 109.14 (FIG.7C), and 111.30 And the luminance was confirmed. It can be seen that the increase in luminance is considerably high. If the area ratio of the electrodes is made smaller than 0.38, the luminance may further increase.
도 9는 본 개시에 따른 반도체 발광소자의 또 다른 예를 나타내는 도면으로서, 비도전성 반사막(91)에도 불구하고 비도전성 반사막(91)에 제1 전극(75) 및 제2 전극(85)이 접촉하면 접촉면에서 빛이 일부 반사되지만 다른 일부는 제1 전극(75) 및 제2 전극(85)에 흡수될 수 있다. 따라서 휘도 향상의 관점에서는 제1 전극(75) 및 제2 전극(85)의 면적이 작은 것이 좋다. 반면, 방열을 위한 열 전도도 관점에서는 제1 전극(75) 및 제2 전극(85)의 면적이 큰 것이 좋다. 따라서 방열의 관점에서는 제1 전극(75)의 에지(77) 및 제2 전극(85)의 에지(87) 사이 간격(G)을 넓히는데 제한이 있다.9 shows another example of the semiconductor light emitting device according to the present invention in which the
본 예에서 제1 전극(75) 및 제2 전극(85)은 비도전성 반사막(91) 상면의 가장 자리까지 형성되어 있어서 방열 면적 확보에 유리한 구조를 가진다. 따라서, 휘도 향상의 관점에서 제1 전극(75)과 제2 전극(85) 간의 간격(G)을 충분히 넓혀도 방열면적 감소가 작고, 외부전극과 반도체 발광소자의 제1 전극(75) 및 제2 전극(85)을 본딩할 때, 전기적 절연을 위해서 간격(G)을 충분히 확보할 수 있다.In this example, the
이러한 반도체 발광소자를 제조하기 위해, 예를 들어, 웨이퍼 상태에서는 제1 전극(75) 및 제2 전극(85)을 형성하기 위한 금속층이 띠 형상으로, 복수의 열로 또는 스트라이프 형태로 증착될 수 있다. 이후, 개별 소자별로 분리하는 분리 공정이 행해진다. 예를 들어, 브레이킹, 쏘잉, 또는 스크라이빙&브레이킹 등과 같은 방법으로 분리선들을 따라 절단하여 개별적인 반도체 발광소자로 분리된다. 화학적 식각공정이 추가될 수도 있다. 예를 들어, 스크라이빙&브레이킹에서, 스크라이빙 공정은 레이저를 또는 커터를 이용하며, 반도체 발광소자의 기판(10) 표면과 기판 내부를 포함하는 기판(10) 측에 초점을 맞춰 레이저를 적용하는 방식으로 수행될 수 있다. 레이저를 이용한 스크라이빙 공정에서, 이웃한 반도체 발광소자들이 분리선들을 따라 반도체 발광소자가 예비적으로 절단될 수 있다. 스크라이빙 공정에 이어 수행되는 브레이킹 공정을 통해 예비적으로 절단된 반도체 발광소자가 개별적인 반도체 발광소자로 완전히 분리될 수 있다. 분리에 의해 기판(10)의 측면, 복수의 반도체층(30,40,50)의 측면, 비도전성 반사막(91)의 측면 및 제1 전극(75) 및 제2 전극(85)의 측면이 절단면이 될 수 있다.In order to manufacture such a semiconductor light emitting device, for example, in a wafer state, a metal layer for forming the
도 10은 본 개시에 따른 반도체 발광소자의 또 다른 예를 설명하는 도면으로서, 연장형 하부전극이 제거되고, 섬형태의 하부전극(도시되지 않음)이 전기적 연결(73,83)과 제1 반도체층 및 전류확산 도전막을 전기적으로 연결한다. 제2 전극이 복수의 제2 서브 전극(85a,85b)으로 분리되어 있고, 제1 전극(75)이 복수의 제2 서브 전극(85a,85b) 사이로 뻗어 있다. 각 서브 전극(85a,85b)은 전기적 연결(83)에 대응하여 형성된다. 전극을 복수의 서브 전극으로 나누어 전극의 면적을 감소하여 빛흡수 손실을 줄일 수 있다. 제1 전극(75)과 제2 서브 전극(85a,85b) 간의 간격(G1,G2), 에지와의 겝(E1,E2)을 조절하면, 거리(W)에 대한 간격(G), 겝(E)의 비율이 변하며, 결국 평면적에 대한 전극의 면적 비율이 변한다. 이를 변화시켜 보면, 면적의 비율이 대략 0.7 이하일 때 휘도가 상대적으로 더 높아진다.10 is a view for explaining another example of the semiconductor light emitting device according to the present invention, in which the elongated lower electrode is removed, and a lower electrode (not shown) in the form of an island is electrically connected to the first semiconductor Layer and the current diffusion conductive film are electrically connected to each other. The second electrode is divided into a plurality of second sub-electrodes 85a and 85b, and a
도 11은 본 개시에 따른 반도체 발광소자의 또 다른 예를 설명하는 도면으로서, 복수의 반도체층의 각 에지와 제1 전극(75) 및 제2 전극(85) 간의 겝(E1,E2)이 제1 전극(75) 및 제2 전극(85) 간의 간격(G)보다 크도록 형성되어 있다. 전극에 의한 빛흡수 감소를 위해 제1 전극(75) 및 제2 전극(85) 간의 간격(G)을 크게 하는 대신 복수의 반도체층의 가장자리와 전극 간의 겝(E1,E2)을 크게 하는 실시예도 고려할 수 있다. 상기 겝은 제1 전극 및 제2 전극이 대향하는 방향 및 이에 수직한 방향으로의 겝이 모두 고려될 수 있다.11 is a view for explaining another example of the semiconductor light emitting device according to the present disclosure, in which the edges E1 and E2 between the edges of the plurality of semiconductor layers and the
도 12는 본 개시에 따른 반도체 발광소자의 또 다른 예를 설명하는 도면이고, 도 13은 도 12에서 B-B 선을 따라 취한 단면의 일 예를 설명하는 도면이고, 도 14는 도 12에서 C-C 선을 따라 취한 단면의 일 예를 설명하는 도면이다.FIG. 12 is a view for explaining another example of the semiconductor light emitting device according to the present disclosure, FIG. 13 is a view for explaining an example of a cross section taken along line BB in FIG. 12, and FIG. 14 is a cross- Sectional view taken along the line A-B in Fig.
반도체 발광소자는 비도전성 반사막 위에 섬형(island type) 연결전극(72a,82a), 연장형(extending type) 연결전극(72b,82b)이 형성되어 있다. 복수의 상측 전기적 연결(77,87)은 절연막(95)을 관통하여 제1 전극(75a,75b,75c) 및 제2 전극(85a,85b,85c,85d)과 섬형 연결전극(72a,82a) 및 연장형 연결전극(72b,82b)을 각각 연결한다. 복수의 하측 전기적 연결(73,83)은 비도전성 반사막(91)을 관통하여 섬형 연결전극(72a,82a) 및 연장형 연결전극(72b,82b)과 복수의 반도체층을 각각 전기적으로 연결한다. 섬형(island type)은 원형, 삼각형, 사각형 등의 다각형과 같이 대체로 일 측으로 길게 연장(extending)되지 않는 형상을 의미한다.In the semiconductor light emitting device, island
절연막(95)은 연결전극(72a,72b,82a,82b)을 덮도록 비도전성 반사막(91) 위에 형성되며, 단일층(예: SiO2) 또는 다층으로 이루어질 수 있다. 제1 전극(75a,75b,75c) 및 제2 전극(85a,85b,85c,85d)이 절연막(95) 위에 구비되므로, 연결전극(72a,72b,82a,82b)이 비도전성 반사막(91) 위에서 형태나 분포가 더욱 자유롭게 설계될 수 있다. An insulating film (95) is formed on the non-conductive
절연막(95) 위에 형성되는 제1 전극은 서로 떨어져 있는 복수의 제1 서브 전극(75a,75b,75c)을 포함하며, 제2 전극부의 상부전극(85; 제2 전극)은 서로 떨어져 있는 복수의 제2 서브 전극(85a,85b,85c,85d)을 포함한다. 각 제1 서브 전극(75a,75b,75c)은 제1 연장형 연결전극(72b)의 끝과 제1 연장형 연결전극(72b)의 연장선상에 있는 복수의 제1 섬형 연결전극(72a)을 연결한다. 각 제2 서브 전극(85a,85b,85c,85d)은 제2 연장형 연결전극(82b)의 끝과 제2 연장형 연결전극(82b)의 연장선상에 있는 복수의 제2 섬형 연결전극(82a)을 연결한다.The first electrode formed on the insulating
이와 같이, 본 예에서는 도 3에 제시된 실시예와 다르게, 제1 전극 및 제2 전극을 복수의 서브 전극(75a,75b,75c,85a,85b,85c,85d)으로 구성함으로써, 전극 면적이 필요 이상으로 증가되는 것을 억제한다. 서브 전극(75a,75b,75c,85a,85b,85c,85d) 전체 면적이 반도체 발광소자의 평면적에 대해 면적비가 0.7 이하인 것이 바람직하다.3, the first electrode and the second electrode are composed of the plurality of sub-electrodes 75a, 75b, 75c, 85a, 85b, 85c and 85d, Or more. It is preferable that the total area of the
한편, 제1 전극 및 제2 전극은 외부와 본딩되는 전극으로서, 유테틱 본딩 또는 솔더링될 수 있다. 솔더링의 경우, 각 서브 전극(75a,75b,75c,85a,85b,85c,85d)에 솔더를 디스펜싱 하거나 프린팅하는 등의 방법으로 솔더링 하여 솔더가 각 서브 전극(75a,75b,75c,85a,85b,85c,85d) 바깥으로 퍼지는 것을 방지할 수 있다. On the other hand, the first electrode and the second electrode are electrodes that are bonded to the outside, and may be eutectic-bonded or soldered. In the case of soldering, the solder is soldered to each of the sub-electrodes 75a, 75b, 75c, 85c, 85a, 85b, 85c, 85d by a method such as dispensing or printing, 85b, 85c, and 85d.
제1 전극(75) 및 제2 전극(85)과 외부전극을 고정 내지 접합의 과정에서, 열 충격 등에 의해 반도체 발광소자에 크랙이 발생할 가능성이 있다. 크랙 방지를 위해 제1 전극(75) 및 제2 전극(85)을 층구조를 설계할 수 있다(예; 도 15 참조). 크랙방지를 위한 층구조를 하지 않더라도, 또는, 이러한 크랙방지를 위한 층구조에 추가하여, 도 12에 제시된 실시예와 같이, 제1 전극 및 제2 전극을 복수의 서브 전극으로 구성하면, 각 서브 전극은 서로 떨어져 있고, 도 3에 제시된 실시예와 같이 단일한 제1 전극(75) 제2 전극(85)에 비해 각 서브 전극의 면적이 작아서 복수의 반도체층에 영향을 주는 열응력이 더 작을 수 있다. 따라서 본딩시 열충격에 의한 크랙의 발생 방지에 더 유리할 수 있다.A crack may be generated in the semiconductor light emitting element due to thermal shock or the like in the process of fixing or bonding the
도 15는 본 개시에 따른 반도체 발광소자의 또 다른 예를 나타내는 도면으로서, 절연막(95)은 추가의 반사막으로 기능할 수 있다. 비도전성 반사막(91)은 예를 들어, 도 5 및 도 6에서 설명된 비도전성 반사막(91)의 구성을 가질 수 있고, 추가의 반사막(95)은 비도전성 반사막(91)과 유사하게 하부 유전체막(95b), 제2 분포 브래그 리플렉터(95a) 및 상부 유전체막(95c)을 포함하는 광가이드 구조를 가질 수 있으며, 추가의 반사막 위에 형성된 제1 전극(75) 및 제2 전극(85)에 의한 빛흡수 손실도 줄일 수 있다. 금속 반사막을 사용하지 않아 빛흡수를 감소하면서, 복수의 반도체층 측으로 빛의 반사율을 높이기 위해 비도전성 반사막(91) 및 추가의 반사막(95) 중 적어도 하나는 분포 브래그 리플렉터를 포함하는 것이 바람직하다. 비도전성 반사막(91) 및 절연막(95)이 모두 분포 브래그 리플렉터를 포함하는 경우, 절연막(95)이 포함하는 제2 분포 브래그 리플렉터(95a)가 반사에 최적화된 파장은 비도전성 반사막(91)이 포함하는 제1 분포 브래그 리플렉터(91a)가 반사에 최적화된 파장보다 장파장일 수 있다.15 shows another example of the semiconductor light emitting device according to the present disclosure, in which the insulating
일부의 빛은 추가의 반사막(95)을 통해 제1 전극(75) 및 제2 전극(85)에 흡수될 수 있는 데, 전술된 바와 같이 제1 전극(75) 및 제2 전극(85) 간의 간격과 거리의 비율 또는 평면적에 대한 제1 전극(75) 및 제2 전극(85)의 면적 비율을 조절하여 빛의 손실을 줄여 휘도를 향상할 수 있다.A part of the light can be absorbed by the
제1 전극(75) 및 제2 전극(85)은 스터드 범프, 도전성 페이스트, 유테틱 본딩, 솔더링, 와이어 본딩 등의 방법으로 외부(패키지, COB, 서브마운트 등)에 마련된 전극과 전기적으로 연결된다. 본 예에서 제1 전극(75) 및 제2 전극(85)은 본딩을 위한 구성과 반사율을 높이는 구성을 가진다.The
예를 들어, 유테틱 본딩의 경우에, 제1 전극(75) 및 제2 전극(85)의 최상층(75a,85a)은 Au/Sn 합금, Au/Sn/Cu 합금과 같은 유테틱 본딩 물질로 형성될 수 있다.For example, in the case of eutectic bonding, the
다른 실시예로서, 제1 전극(75) 및 제2 전극(85)은 솔더링에 의해 상기 외부와 전기적으로 연결될 수 있다. 이 경우, 제1 전극(75) 및 제2 전극(85)은 순차로 적층된 반사층(75c,85c)/확산방지층(75b,85b)/솔더링층(75a,85a)을 구비할 수 있다. 예를 들어, 반사층(75c,85c)은 Ag, Al 등으로 이루어지며, 반사층(75c,85c) 아래에 접촉층(예: Ti, Cr)이 추가될 수 있다. 확산방지층(75b,85b)은 Ni, Ti, Cr, W, TiW 중에서 선택된 적어도 하나로 이루어지며, 솔더 물질이 복수의 반도체층 측으로 침투하는 것을 방지한다. 솔더링층(75a,85a)은 Au로 이루어지거나, Sn(솔더링층)/Au(산화방지층)으로 이루어지거나, Au를 포함하지 않고 Sn만으로 이루어지거나, 또는, 열처리된 Sn으로 솔더링층(75a,85a)이 이루어질 수 있다. 솔더로는 lead free 솔더가 사용될 수 있다.In another embodiment, the
제1 전극(75) 및 제2 전극(85)과 외부전극을 고정 내지 접합의 과정에서, 열 충격 등에 의해 반도체 발광소자에 크랙이 발생할 가능성이 있다. 제1 전극(75) 및 제2 전극(85)의 층구조의 또 다른 예로서, 제1 전극(75) 및 제2 전극(85)은 제1 층(75c,85c)과 제2 층(75b,85b)을 구비한다. 제1 층(75c,85c)은 반도체 발광소자가 외부전극에 고정될 때, 크랙을 방지하기 하는 응력 완화층 또는 크랙 방지층으로 형성될 수 있으며, 이때 제2 층(75b,85b)은 제1 층(75c,85c)의 터짐을 방지하는 터짐 방지층으로 형성될 수 있다. 또한, 제1 층(75c,85c)은 Al, Ag로 이루어져 추가의 반사막(95)을 지나온 빛을 반사시키는 반사층으로 형성될 수 있다. 또한, 제2 층(75b,85b)은 Ti, Ni, Cr, W, TiW와 같은 물질로 이루어져 납땜과 같은 접합시 솔더 물질이 반도체 발광소자 측으로 침투하는 것을 방지하는 확산 방지층(Barrier Layer)으로 형성될 수 있다. 제1 층(75c,85c)과 제2 층(75b,85b)은 이 기능들의 다양한 조합으로 형성될 수 있다. 바람직하게는, Cr, Ti, Ni 등과 같은 금속으로 제1 층(75c,85c) 아래에 접촉층(도시되지 않음)을 더 구비하여 추가의 반사막(95)과의 결합력을 향상시킬 수 있다. 바람직하게는, 그리고 일반적으로, 제1 전극(75) 및 제2 전극(85)은 최상층(75a,85a)을 구비한다. 최상층(75a,85a)은 접착력이 좋고, 전기 전도도가 우수하며, 산화에 강한 금속으로 이루어지는 것이 일반적이다. 예를 들어, Au, Sn, AuSn, Ag, Pt 및 이들의 합금 또는 이들의 조합(예: Au/Sn, Au/AuSn, Sn, 열처리된 Sn)으로 이루어질 수 있으며, 이러한 조건을 만족하는 한 특별히 제한되는 것은 아니다. A crack may be generated in the semiconductor light emitting element due to thermal shock or the like in the process of fixing or bonding the
한편, 비도전성 반사막(91)에 개구(62,63) 형성시 하부전극(71,81) 상면에 전기적 연결에 좋지 않은 영향을 미칠 수 있다. 하부전극(71,81)의 상층을 일부를 제거하여 전기적 연결에 좋지 않은 영향을 제거하고, 개구(62,63)를 통한 전기적 연결(73,83)은 상기 상층이 제거된 하부전극(71,81)과 접촉할 수 있다. 이에 대해서는 도 17에서 후술된다.On the other hand, when the
도 16은 본 개시에 따른 반도체 발광소자의 또 다른 예를 나타내는 도면으로서, 반도체 발광소자의 사이즈가 더 작아지거나, 길쭉한 직사각 형상이 될 수 있다. 섬형 연결전극(72a,82a)에 연결된 서브 전극(75a,85a,85c)과, 연장형 연결전극(72b,82b)에 연결된 서브 전극(75b,85b,85d)이 절연막(95) 위에서 서로 떨어지도록 형성하는 것도 고려할 수 있다. 각 서브 전극은 외부 전극과 각각 전기적으로 연결될 수 있다.Fig. 16 is a diagram showing still another example of the semiconductor light emitting device according to the present disclosure, wherein the semiconductor light emitting device may have a smaller size or a rectangular shape elongated. The
도 17은 본 개시에 따른 반도체 발광소자의 하부전극과 전기적 연결의 접촉의 일 예를 설명하는 도면으로서, 제2 하부전극(81)의 층구조의 일 예를 설명하는 도면이다. 본 예에서 복수의 반도체층의 양측 에지 사이 거리에 대한 제1 전극 및 제2 전극 사이의 간격의 비율 또는, 평면적에 대한 제1 전극 및 제2 전극의 면적 비율을 휘도 향상 관점에서 설계하는 것이 필요하지만, 전류 공급을 원활하게 하고, 동작전압의 상승을 억제하는 것이 바람직하다. 따라서, 한정된 또는 제한된 제1 전극 및 제2 전극의 면적에서는 전기적 연결의 개수도 제한될 수 있는데, 따라서 각 전기적 연결에서 전기적 연결의 저항을 줄이는 구조가 바람직하다. 17 is a view for explaining an example of electrical connection between the lower electrode of the semiconductor light emitting device according to the present disclosure and an example of the layer structure of the second
본 예에서는 제2 하부전극(81)은 전류확산 도전막(60) 위에 순차로 형성된 접촉층(81a), 반사층(81b), 확산방지층(81c), 산화방지층(81d) 및 식각방지층(81e; 보호층)을 포함한다. 제1 하부전극(71)도 이와 동일 유사한 구조를 가진다. 접촉층(81a)은 전류확산 도전막(60; 예: ITO)과의 좋은 전기적 접촉을 이루는 물질로 이루어지는 것이 바람직하다. 접촉층(81a)으로는 Cr, Ti와 같은 물질이 주로 사용되며, Ni, TiW 등도 사용될 수 있으며, 반사율이 좋은 Al, Ag 등이 사용될 수 있다. 반사층(81b)은 반사율이 우수한 금속(예: Ag, Al 또는 이들의 조합)으로 이루어질 수 있다. 반사층(81b)은 활성층(40)에서 생성된 빛을 복수의 반도체층(30, 40, 50) 측으로 반사한다. 반사층(81b)은 생략될 수 있다. 확산방지층(81c)은 반사층(81b)을 이루는 물질 또는 산화방지층(81d)을 이루는 물질이 다른 층으로 확산되는 것을 방지한다. 확산방지층(81c)은 Ti, Ni, Cr, W, TiW 등에서 선택된 적어도 하나로 이루질 수 있으며, 높은 반사율이 요구되는 경우에, Al, Ag 등이 사용될 수 있다. 산화방지층(81d)은 Au, Pt 등으로 이루어질 수 있고, 외부로 노출되어 산소와 접촉하여 산화가 잘 되지 않는 물질이라면 어떠한 물질이라도 좋다. 산화방지층(81d)으로는 전기 전도도가 좋은 Au가 주로 사용된다. 식각방지층(81e)은 개구(62) 형성을 위한 건식식각공정에서 노출되는 층으로서, 건식식각공정에서 식각방지층(81e)은 제2 하부전극(81)을 보호하며 특히, 산화방지층(81d)의 손상을 방지한다. 식각방지층(81e)으로 Au를 사용하는 경우 비도전성 반사막(91)과 접합력이 약할 뿐만 아니라 식각시에 Au의 일부가 손상 또는 훼손될 수 있다. 따라서 식각방지층(81e)은 Au 대신에 Ni, W, TiW, Cr, Pd, Mo 등과 같은 물질로 이루어지면, 비도전성 반사막(91)과의 접합력이 유지되어 신뢰성이 향상될 수 있다. In this example, the second
건식식각공정에는 식각가스로 F기를 포함하는 할로겐 가스(예: CF4, C2F6, C3F8, SF6)가 사용될 수 있다. 건식식각공정에서 식각가스로 인해 제2 하부전극(81)의 상층부에 절연 물질 또는 불순물과 같은 물질이 형성될 수 있다. 예를 들어, F기를 포함하는 상기 할로겐 식각가스와 전극의 상층 금속이 반응하여 물질이 형성될 수 있다. 예를 들어, 식각방지층(81e)의 재질로서 Ni, W, TiW, Cr, Pd, Mo 등 중 적어도 일부는, 건식식각공정의 식각가스와 반응하여 물질(예: NiF)이 형성될 수 있다. 개구(62) 형성 이후, 후속되는 다른 습식식각공정에 의해 개구(62)에 대응하는 식각방지층(81e)이 제거되며, 이러한 물질이 함께 제거되며, 전기적 연결(83)이 노출된 산화 방지층(81d)에 접촉하여, 상기 물질로 인한 동작전압 상승 등 문제가 방지된다.For the dry etching process, a halogen gas (eg, CF 4 , C 2 F 6 , C 3 F 8 , or SF 6 ) containing an F group may be used as an etching gas. A material such as an insulating material or an impurity may be formed on the upper portion of the second
빛흡수 감소 측면에서 하부전극(71,81)의 총면적, 또는 평면도 상으로 관찰할 때의 평면적에 대한 하부전극(71,81)의 총면적의 비율이 낮은 것이 좋지만, 하부전극(71,81)의 총면적 또는 상기 비율이 감소하면 동작전압이 상승하는 경향이 있다. 한편, 전류공급이 균일해질수록 발광효율이 좋아져서 휘도가 향상될 수 있다. 본 예와 같이 개구(62,63)에 대응하는 하부전극(71,81)의 식각방지층(81e)을 제거하여 동작전압 상승을 막는 구조를 가지는 경우는 그렇지 않은 비교예의 경우에 비하여, 빛흡수 감소, 동작전압 상승 억제, 휘도향상 측면에서 유리하다. 예를 들어, 본 예와 비교예의 반도체 발광소자가 동일한 평면적을 가진다고 할 때, 본 예에서 하부전극을 비교예보다 총면적이 작게 하여도 상기 동작전압 상승을 막는 구조로 인해 동작전압이 비교예보다 더 높지 않게 할 수 있다. 따라서 동작전압을 더 높게 하지 않으면서 빛흡수가 더 감소되어 휘도가 더 좋을 수 있다. 다른 관점에서 본 예와 비교예에서 하부전극의 총면적이 동등하다면, 본 예가 동작전압이 더 낮을 수 있다.It is preferable that the ratio of the total area of the
이하 본 개시의 다양한 실시 형태에 대하여 설명한다.Various embodiments of the present disclosure will be described below.
(1) 반도체 발광소자에 있어서, 성장 기판에 순차로 형성된 제1 도전성을 가지는 제1 반도체층, 제1 도전성과 다른 제2 도전성을 가지는 제2 반도체층 및 제1 반도체층과 제2 반도체층 사이에 개재되며 전자와 정공의 재결합을 통해 빛을 생성하는 활성층을 가지는 복수의 반도체층; 활성층에서 생성된 빛을 성장 기판 측으로 반사하도록 복수의 반도체층 위에 형성된 비도전성 반사막; 비도전성 반사막 위에 형성되며, 제1 반도체층과 전기적으로 연통하며 전자와 정공 중 하나를 공급하는 제1 전극; 그리고 비도전성 반사막 위에 제1 전극과 대향하게 형성되며, 제2 반도체층과 전기적으로 연통하며 전자와 정공 중 나머지 하나를 공급하는 제2 전극;을 포함하며, 제1 전극 및 제2 전극이 사이 간격이 80㎛ 이상이고, 평면도(top view) 상으로 관찰할 때, 반도체 발광소자의 평면적에 대한 제1 전극 및 제2 전극을 합한 면적의 비율은 0.7 이하인 것을 특징으로 하는 반도체 발광소자.(1) A semiconductor light emitting device comprising: a first semiconductor layer having a first conductivity formed in sequence on a growth substrate; a second semiconductor layer having a second conductivity different from the first conductivity; and a second semiconductor layer A plurality of semiconductor layers interposed between the first electrode and the second electrode and having an active layer that generates light through recombination of electrons and holes; A non-conductive reflective film formed on the plurality of semiconductor layers so as to reflect light generated in the active layer toward the growth substrate; A first electrode formed on the non-conductive reflective film, the first electrode being in electrical communication with the first semiconductor layer and supplying one of electrons and holes; And a second electrode formed on the non-conductive reflective film so as to face the first electrode and electrically connected to the second semiconductor layer and supplying the remaining one of electrons and holes, And the ratio of the area of the first electrode and the area of the second electrode to the plane of the semiconductor light emitting device is 0.7 or less when observed on a top view.
(2) 제1 전극 및 제2 전극 중 적어도 하나는 비도전성 반사막 위에서 서로 떨어진 복수의 서브 전극;을 포함하는 것을 특징으로 하는 반도체 발광소자.(2) The semiconductor light emitting device of claim 1, wherein at least one of the first electrode and the second electrode comprises a plurality of sub electrodes separated from each other on the non-conductive reflective film.
(3) 제1 전극 및 제2 전극이 사이 간격이 400㎛ 이하인 것을 특징으로 하는 반도체 발광소자.(3) The semiconductor light emitting device according to any one of (1) to (3), wherein a distance between the first electrode and the second electrode is 400 m or less.
(4) 비도전성 반사막은: 분포 브래그 리플렉터(Distributed Bragg Reflector);를 포함하는 것을 특징으로 하는 반도체 발광소자.(4) The non-conductive reflective film includes: a distributed Bragg reflector.
(5) 제1 전극 및 제2 전극은 각각: 비도전성 반사막과 접하는 반사층; 반사층 위에 확산 방지층; 그리고 확산 방지층 위에 본딩층;을 포함하는 것을 특징으로 하는 반도체 발광소자.(5) Each of the first electrode and the second electrode includes: a reflective layer in contact with the non-conductive reflective film; A diffusion barrier layer on the reflective layer; And a bonding layer on the diffusion preventing layer.
(5) 웨이퍼 상태의 복수의 반도체 발광소자가 개별 반도체 발광소자별로 분리될 때 성장 기판의 측면, 복수의 반도체층의 측면 및 복수의 반도체층의 가장자리에 대응하는 제1 전극 및 제2 전극의 측면이 절단면이 되는 것을 특징으로 하는 반도체 발광소자.(5) When a plurality of semiconductor light emitting devices in a wafer state are separated for individual semiconductor light emitting devices, the side surfaces of the growth substrate, the side surfaces of the plurality of semiconductor layers, and the first and second electrodes corresponding to the edges of the plurality of semiconductor layers And the second semiconductor layer is a cut surface.
(7) 비도전성 반사막을 관통하여 제1 전극과 제1 반도체층을 전기적으로 연결하는 제1 전기적 연결; 그리고 비도전성 반사막을 관통하여 제2 전극과 제2 반도체층을 전기적으로 연결하는 제2 전기적 연결;을 포함하며, 제1 전극은 비도전성 반사막 위에서 서로 떨어진 복수의 제1 서브 전극;을 포함하며, 제2 전극은 비도전성 반사막 위에서 서로 떨어진 복수의 제2 서브 전극;을 포함하며, 각 제1 서브 전극에는 제1 전기적 연결이 연결되고, 각 제2 서브 전극에는 제2 전기적 연결이 연결되는 것을 특징으로 하는 반도체 발광소자.(7) a first electrical connection for electrically connecting the first electrode and the first semiconductor layer through the non-conductive reflective film; And a second electrical connection for electrically connecting the second electrode and the second semiconductor layer through the non-conductive reflective film, wherein the first electrode comprises a plurality of first sub-electrodes spaced apart from each other on the non-conductive reflective film, And the second electrode includes a plurality of second sub-electrodes separated from each other on the non-conductive reflective film, wherein a first electrical connection is connected to each first sub-electrode, and a second electrical connection is connected to each second sub- .
(8) 복수의 서브 전극은: 섬형(island type) 서브 전극; 그리고 길게 뻗는 연장형(extending type) 서브 전극;을 포함하는 것을 특징으로 하는 반도체 발광소자.(8) The plurality of sub-electrodes are: an island type sub-electrode; And an extending type sub electrode extending in a longitudinal direction of the semiconductor light emitting device.
(9) 메사식각되어 노출된 제1 반도체층에 형성되며, 제1 전기적 연결과 연결되는 제1 하부 전극; 그리고 복수의 반도체층과 비도전성 반사막 사이에 제2 전기적 연결과 연결되는 제2 하부 전극;을 포함하는 것을 특징으로 하는 반도체 발광소자.(9) a first lower electrode formed on the first semiconductor layer exposed in the mesa etching and connected to the first electrical connection; And a second lower electrode connected to a second electrical connection between the plurality of semiconductor layers and the non-conductive reflective film.
(10) 비도전성 반사막과 제1 전극 및 제2 전극의 사이에 형성된 절연막; 비도전성 반사막과 절연막 사이에 형성된 제1 연결전극 및 제2 연결전극; 비도전성 반사막을 관통하여 제1 연결전극과 제1 반도체층을 전기적으로 연결하는 제1 하부 전기적 연결; 비도전성 반사막을 관통하여 제2 연결전극과 제2 반도체층을 전기적으로 연결하는 제2 하부 전기적 연결; 절연막을 관통하여 제1 연결전극과 연결되는 제1 상부 전기적 연결; 그리고 절연막을 관통하여 제2 연결전극과 연결되는 제2 상부 전기적 연결;을 포함하는 것을 특징으로 하는 반도체 발광소자.(10) an insulating film formed between the non-conductive reflective film and the first and second electrodes; A first connecting electrode and a second connecting electrode formed between the non-conductive reflective film and the insulating film; A first lower electrical connection for electrically connecting the first connection electrode and the first semiconductor layer through the non-conductive reflective film; A second lower electrical connection for electrically connecting the second connection electrode and the second semiconductor layer through the non-conductive reflective film; A first upper electrical connection connected to the first connection electrode through the insulating film; And a second upper electrical connection connected to the second connection electrode through the insulating film.
본 개시에 따른 하나의 반도체 발광소자에 의하면, 전극 간의 간격을 80um 이상으로 하고 전극의 면적을 감소하여 휘도가 향상된다.According to one semiconductor light emitting device according to the present disclosure, the interval between the electrodes is set to 80um or more and the area of the electrode is reduced to improve the brightness.
본 개시에 따른 다른 하나의 반도체 발광소자에 의하면, 반도체 발광소자의 평면적에 대해 전극의 면적의 비율을 호적화하여 휘도가 향상된다.According to another semiconductor light emitting device according to the present disclosure, the ratio of the area of the electrode to the flat area of the semiconductor light emitting device is customized to improve the brightness.
본 개시에 따른 또 다른 하나의 반도체 발광소자에 의하면, 금속 반사막 대신 비도전성 반사막을 사용하여 빛흡수 손실을 감소함으로써, 휘도가 향상된다.According to another semiconductor light emitting device according to the present disclosure, the brightness is improved by reducing the light absorption loss by using a non-conductive reflective film instead of the metal reflective film.
본 개시에 따른 또 다른 하나의 반도체 발광소자에 의하면, 비도전성 반사막에 골고루 형성된 복수의 개구를 통한 연결전극-하부전극 구조에 의해 복수의 반도체층으로의 전류 확산을 용이하게 하여 전류 편중에 의한 열화를 방지한다.According to another semiconductor light emitting device according to the present disclosure, current diffusion into a plurality of semiconductor layers is facilitated by a connecting electrode-lower electrode structure through a plurality of openings uniformly formed in a non-conductive reflective film, .
본 개시에 따른 또 다른 하나의 반도체 발광소자에 의하면, 전류확산을 위해 제1 반도체층 및/또는 제2 반도체층 위에 가지전극과 같이 길게 금속 띠를 형성할 필요가 없거나 작은 수를 형성하여도 충분하도록 해주며, 그 결과 금속에 의한 빛흡수 손실이 더욱 감소된다.According to another semiconductor light emitting device according to the present disclosure, it is not necessary or necessary to form a long metal band like a branch electrode on the first semiconductor layer and / or the second semiconductor layer for current diffusion As a result, the light absorption loss by the metal is further reduced.
본 개시에 따른 또 다른 하나의 반도체 발광소자에 의하면, 연결전극의 길이 및 면적이 필요 이상으로 증가하지 않도록, 섬형 연결전극과 연장형 연결전극을 적절히 조합하여 빛흡수를 감소한다.According to another semiconductor light emitting device according to the present disclosure, the island-like connecting electrode and the elongated connecting electrode are suitably combined to reduce light absorption so that the length and area of the connecting electrode do not increase more than necessary.
본 개시에 따른 또 다른 하나의 반도체 발광소자에 의하면, 비도전성 반사막으로 투과된 빛까지도 추가의 반사막으로 반사하여 휘도가 향상된다.According to another semiconductor light emitting device according to the present disclosure, light transmitted through the non-conductive reflective film is also reflected by the additional reflective film, thereby improving brightness.
본 개시에 따른 또 다른 하나의 반도체 발광소자에 의하면, 제1 연결전극 및 제2 연결전극이 개구를 통해 직접 제1 반도체층 또는 전류확산 도전막에 접촉하는 경우 전기적 접촉이 좋지 못할 수 있는데, 제1 하부전극 및 제2 하부전극은 연결전극과 제1 반도체층 및 전류확산 도전막 간의 전기적 접촉을 향상(예: 접촉저항 감소)한다.According to another semiconductor light emitting device according to the present disclosure, when the first connecting electrode and the second connecting electrode directly contact the first semiconductor layer or the current diffusion conductive film through the opening, the electrical contact may not be good. 1 lower electrode and second lower electrode improve electrical contact (e.g., reduce contact resistance) between the connection electrode and the first semiconductor layer and the current diffusion conductive film.
본 개시에 따른 또 다른 하나의 반도체 발광소자에 의하면, 비도전성 반사막에 개구 형성시 하부전극 상면이 영향을 받아 전기적 접촉이 저하되는 것을 방지한다.According to another semiconductor light emitting device according to the present disclosure, when the opening is formed in the nonconductive reflective film, the upper surface of the lower electrode is affected, thereby preventing the electrical contact from being degraded.
30: 제1 반도체층 40: 활성층 50: 제2 반도체층
60: 전류확산 도전막 41: 빛흡수 방지막
62,63: 비도전성 반사막 측 개구 64, 65: 절연막 측 개구
71,81: 하부전극 72a,82a: 섬형 연결전극
72b,82b: 연장형 연결전극 91: 비도전성 반사막
95: 절연막 75: 제1 전극 85: 제2 전극
G: 간격 W: 거리30: first semiconductor layer 40: active layer 50: second semiconductor layer
60: current diffusion conductive film 41: light absorption preventing film
62, 63: non-conductive reflective
71, 81:
72b, 82b: elongated connecting electrode 91: non-conductive reflective film
95: insulating film 75: first electrode 85: second electrode
G: Clearance W: Distance
Claims (10)
성장 기판에 순차로 형성된 제1 도전성을 가지는 제1 반도체층, 제1 도전성과 다른 제2 도전성을 가지는 제2 반도체층 및 제1 반도체층과 제2 반도체층 사이에 개재되며 전자와 정공의 재결합을 통해 빛을 생성하는 활성층을 가지는 복수의 반도체층;
활성층에서 생성된 빛을 성장 기판 측으로 반사하도록 복수의 반도체층 위에 형성된 비도전성 반사막;으로서, 분포 브래그 리플렉터(Distributed Bragg Reflector)을 포함하는 비도전성 반사막;
비도전성 반사막 위에 형성되며, 제1 반도체층과 전기적으로 연통하며 전자와 정공 중 하나를 공급하며, 본딩 패드로 기능하는 제1 전극;
비도전성 반사막 위에 제1 전극과 간격을 두고 형성되며, 제2 반도체층과 전기적으로 연통하며 전자와 정공 중 나머지 하나를 공급하며, 본딩 패드로 기능하는 제2 전극;
비도전성 반사막을 관통하여 제1 전극과 제1 반도체층을 전기적으로 연결하는 제1 전기적 연결; 그리고
비도전성 반사막을 관통하여 제2 전극과 제2 반도체층을 전기적으로 연결하는 제2 전기적 연결;을 포함하며,
제1 전극과 제2 전극 사이 간격이 80㎛ 이상이고, 평면도(top view) 상으로 관찰할 때, 반도체 발광소자의 평면적에 대한 제1 전극 및 제2 전극을 합한 면적의 비율은 0.7 이하인 것을 특징으로 하는 반도체 발광소자.In the semiconductor light emitting device,
A first semiconductor layer having a first conductivity formed in sequence on the growth substrate, a second semiconductor layer having a second conductivity different from the first conductivity, and a second semiconductor layer interposed between the first semiconductor layer and the second semiconductor layer, A plurality of semiconductor layers having active layers for generating light through the plurality of semiconductor layers;
A nonconductive reflective film formed on the plurality of semiconductor layers so as to reflect the light generated in the active layer to the growth substrate side, the nonconductive reflective film comprising a distributed Bragg reflector;
A first electrode formed on the non-conductive reflective film, the first electrode electrically communicating with the first semiconductor layer, supplying one of electrons and holes, and functioning as a bonding pad;
A second electrode formed on the non-conductive reflective film at an interval from the first electrode, the second electrode electrically communicating with the second semiconductor layer and supplying the remaining one of electrons and holes, and functioning as a bonding pad;
A first electrical connection for electrically connecting the first electrode and the first semiconductor layer through the nonconductive reflective film; And
And a second electrical connection for electrically connecting the second electrode and the second semiconductor layer through the non-conductive reflective film,
The ratio of the area of the first electrode to the area of the second electrode with respect to the plane of the semiconductor light emitting device is 0.7 or less when the distance between the first electrode and the second electrode is 80 mu m or more and the top view is observed. .
제1 전극 및 제2 전극 중 적어도 하나는 비도전성 반사막 위에서 서로 떨어진 복수의 서브 전극;을 포함하는 것을 특징으로 하는 반도체 발광소자.The method according to claim 1,
Wherein at least one of the first electrode and the second electrode includes a plurality of sub-electrodes spaced apart from each other on the non-conductive reflective film.
제1 전극 및 제2 전극이 사이 간격이 400㎛ 이하인 것을 특징으로 하는 반도체 발광소자.The method according to claim 1,
Wherein a distance between the first electrode and the second electrode is 400 mu m or less.
제1 전극 및 제2 전극은 각각:
비도전성 반사막과 접하는 반사층;
반사층 위에 확산 방지층; 그리고
확산 방지층 위에 본딩층;을 포함하는 것을 특징으로 하는 반도체 발광소자.The method according to claim 1,
The first electrode and the second electrode are respectively:
A reflective layer in contact with the non-conductive reflective film;
A diffusion barrier layer on the reflective layer; And
And a bonding layer on the diffusion preventing layer.
웨이퍼 상태의 복수의 반도체 발광소자가 개별 반도체 발광소자별로 분리될 때 성장 기판의 측면, 복수의 반도체층의 측면 및 복수의 반도체층의 가장자리에 대응하는 제1 전극 및 제2 전극의 측면이 절단면이 되는 것을 특징으로 하는 반도체 발광소자.The method according to claim 1,
When a plurality of semiconductor light emitting elements in a wafer state are separated by individual semiconductor light emitting elements, the side surfaces of the growth substrate, the side surfaces of the plurality of semiconductor layers, and the side surfaces of the first electrode and the second electrode corresponding to the edges of the plurality of semiconductor layers, Wherein the semiconductor light emitting device is a semiconductor light emitting device.
제1 전극은 비도전성 반사막 위에서 서로 떨어진 복수의 제1 서브 전극;을 포함하며,
제2 전극은 비도전성 반사막 위에서 서로 떨어진 복수의 제2 서브 전극;을 포함하며,
각 제1 서브 전극에는 제1 전기적 연결이 연결되고, 각 제2 서브 전극에는 제2 전기적 연결이 연결되는 것을 특징으로 하는 반도체 발광소자.The method according to claim 1,
The first electrode includes a plurality of first sub-electrodes separated from each other on the non-conductive reflective film,
And the second electrode includes a plurality of second sub-electrodes separated from each other on the non-conductive reflective film,
Wherein a first electrical connection is connected to each of the first sub-electrodes, and a second electrical connection is connected to each of the second sub-electrodes.
복수의 서브 전극은:
섬형(island type) 서브 전극; 그리고
길게 뻗는 연장형(extending type) 서브 전극;을 포함하는 것을 특징으로 하는 반도체 발광소자.The method of claim 2,
The plurality of sub-electrodes include:
An island type sub electrode; And
And an extending type sub-electrode extending in a longitudinal direction of the semiconductor light emitting device.
메사식각되어 노출된 제1 반도체층에 형성되며, 제1 전기적 연결과 연결되는 제1 하부 전극; 그리고
복수의 반도체층과 비도전성 반사막 사이에 제2 전기적 연결과 연결되는 제2 하부 전극;을 포함하는 것을 특징으로 하는 반도체 발광소자.The method of claim 7,
A first lower electrode formed on the mesa-etched first semiconductor layer and connected to the first electrical connection; And
And a second lower electrode connected to a second electrical connection between the plurality of semiconductor layers and the non-conductive reflective film.
성장 기판에 순차로 형성된 제1 도전성을 가지는 제1 반도체층, 제1 도전성과 다른 제2 도전성을 가지는 제2 반도체층 및 제1 반도체층과 제2 반도체층 사이에 개재되며 전자와 정공의 재결합을 통해 빛을 생성하는 활성층을 가지는 복수의 반도체층;
활성층에서 생성된 빛을 성장 기판 측으로 반사하도록 복수의 반도체층 위에 형성된 비도전성 반사막;
비도전성 반사막 위에 형성되며, 제1 반도체층과 전기적으로 연통하며 전자와 정공 중 하나를 공급하는 제1 전극;
비도전성 반사막 위에 제1 전극과 간격을 두고 형성되며, 제2 반도체층과 전기적으로 연통하며 전자와 정공 중 나머지 하나를 공급하는 제2 전극;
비도전성 반사막과 제1 전극 및 제2 전극의 사이에 형성된 절연막;
비도전성 반사막과 절연막 사이에 형성된 제1 연결전극 및 제2 연결전극;
비도전성 반사막을 관통하여 제1 연결전극과 제1 반도체층을 전기적으로 연결하는 제1 하부 전기적 연결;
비도전성 반사막을 관통하여 제2 연결전극과 제2 반도체층을 전기적으로 연결하는 제2 하부 전기적 연결;
절연막을 관통하여 제1 연결전극과 연결되는 제1 상부 전기적 연결; 그리고
절연막을 관통하여 제2 연결전극과 연결되는 제2 상부 전기적 연결;을 포함하며,
제1 전극과 제2 전극 사이 간격이 80㎛ 이상이고, 평면도(top view) 상으로 관찰할 때, 반도체 발광소자의 평면적에 대한 제1 전극 및 제2 전극을 합한 면적의 비율은 0.7 이하인 것을 특징으로 하는 반도체 발광소자.In the semiconductor light emitting device,
A first semiconductor layer having a first conductivity formed in sequence on the growth substrate, a second semiconductor layer having a second conductivity different from the first conductivity, and a second semiconductor layer interposed between the first semiconductor layer and the second semiconductor layer, A plurality of semiconductor layers having active layers for generating light through the plurality of semiconductor layers;
A non-conductive reflective film formed on the plurality of semiconductor layers so as to reflect light generated in the active layer toward the growth substrate;
A first electrode formed on the non-conductive reflective film, the first electrode being in electrical communication with the first semiconductor layer and supplying one of electrons and holes;
A second electrode formed on the non-conductive reflective film at an interval from the first electrode, the second electrode being in electrical communication with the second semiconductor layer and supplying the other of the electrons and the holes;
An insulating film formed between the non-conductive reflective film and the first and second electrodes;
A first connecting electrode and a second connecting electrode formed between the non-conductive reflective film and the insulating film;
A first lower electrical connection for electrically connecting the first connection electrode and the first semiconductor layer through the non-conductive reflective film;
A second lower electrical connection for electrically connecting the second connection electrode and the second semiconductor layer through the non-conductive reflective film;
A first upper electrical connection connected to the first connection electrode through the insulating film; And
And a second upper electrical connection connected to the second connection electrode through the insulating film,
The ratio of the area of the first electrode to the area of the second electrode with respect to the plane of the semiconductor light emitting device is 0.7 or less when the distance between the first electrode and the second electrode is 80 mu m or more and the top view is observed. .
Priority Applications (5)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020140086728A KR101611480B1 (en) | 2014-07-10 | 2014-07-10 | Semiconductor light emitting device |
CN201580031238.3A CN106663734B (en) | 2014-06-10 | 2015-06-10 | Semiconductor light-emitting elements |
US15/373,172 US10008635B2 (en) | 2014-06-10 | 2015-06-10 | Semiconductor light-emitting element |
CN201810347403.1A CN108598251B (en) | 2014-06-10 | 2015-06-10 | Semiconductor light emitting element |
PCT/KR2015/005803 WO2015190817A1 (en) | 2014-06-10 | 2015-06-10 | Semiconductor light-emitting element |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020140086728A KR101611480B1 (en) | 2014-07-10 | 2014-07-10 | Semiconductor light emitting device |
Publications (2)
Publication Number | Publication Date |
---|---|
KR20160007927A KR20160007927A (en) | 2016-01-21 |
KR101611480B1 true KR101611480B1 (en) | 2016-04-12 |
Family
ID=55308458
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1020140086728A KR101611480B1 (en) | 2014-06-10 | 2014-07-10 | Semiconductor light emitting device |
Country Status (1)
Country | Link |
---|---|
KR (1) | KR101611480B1 (en) |
Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2008135789A (en) | 2002-05-27 | 2008-06-12 | Nichia Chem Ind Ltd | Nitride-semiconductor light emitting element, light-emitting element, element laminate, and light-emitting device using them |
KR101368720B1 (en) | 2013-01-10 | 2014-03-03 | 주식회사 세미콘라이트 | Semiconductor light emimitting device |
-
2014
- 2014-07-10 KR KR1020140086728A patent/KR101611480B1/en active IP Right Grant
Patent Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2008135789A (en) | 2002-05-27 | 2008-06-12 | Nichia Chem Ind Ltd | Nitride-semiconductor light emitting element, light-emitting element, element laminate, and light-emitting device using them |
KR101368720B1 (en) | 2013-01-10 | 2014-03-03 | 주식회사 세미콘라이트 | Semiconductor light emimitting device |
Also Published As
Publication number | Publication date |
---|---|
KR20160007927A (en) | 2016-01-21 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US10008635B2 (en) | Semiconductor light-emitting element | |
US10032960B2 (en) | Semiconductor light emitting device of a flip chip and method for manufacturing same | |
KR101368720B1 (en) | Semiconductor light emimitting device | |
CN108475715B (en) | Semiconductor light emitting element | |
KR101561203B1 (en) | Semiconductor light emitting device | |
KR20150055390A (en) | Semiconductor light emitting device | |
KR101609763B1 (en) | Semiconductor light emitting device | |
KR20150114110A (en) | Semiconductor light emitting device | |
KR20150141198A (en) | Semiconductor light emitting device | |
KR101604092B1 (en) | Semiconductor light emitting device | |
KR101591969B1 (en) | Semiconductor light emitting device | |
KR101378948B1 (en) | Semiconductor light emimitting device | |
KR101762259B1 (en) | Semiconductor light emitting device | |
KR101578484B1 (en) | Semiconductor light emitting device | |
KR101611480B1 (en) | Semiconductor light emitting device | |
KR101403641B1 (en) | Semiconductor light emimitting device | |
KR101604095B1 (en) | Semiconductor light emitting device | |
KR20150114446A (en) | Semiconductor light emitting device | |
KR20180096546A (en) | Semiconductor light emitting device | |
KR20160035102A (en) | Semiconductor light emitting device | |
KR101544128B1 (en) | Semiconductor light emitting device | |
KR101628241B1 (en) | Semiconductor light emitting device | |
KR101611481B1 (en) | Semiconductor light emitting device | |
KR101588825B1 (en) | Semiconductor light emitting device | |
KR101378950B1 (en) | Semiconductor light emimitting device |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A201 | Request for examination | ||
E902 | Notification of reason for refusal | ||
AMND | Amendment | ||
E601 | Decision to refuse application | ||
AMND | Amendment | ||
X701 | Decision to grant (after re-examination) | ||
GRNT | Written decision to grant | ||
FPAY | Annual fee payment |
Payment date: 20190325 Year of fee payment: 4 |