KR20180096546A - Semiconductor light emitting device - Google Patents

Semiconductor light emitting device Download PDF

Info

Publication number
KR20180096546A
KR20180096546A KR1020180058398A KR20180058398A KR20180096546A KR 20180096546 A KR20180096546 A KR 20180096546A KR 1020180058398 A KR1020180058398 A KR 1020180058398A KR 20180058398 A KR20180058398 A KR 20180058398A KR 20180096546 A KR20180096546 A KR 20180096546A
Authority
KR
South Korea
Prior art keywords
electrode
electrical connection
conductive
conductivity
semiconductor layer
Prior art date
Application number
KR1020180058398A
Other languages
Korean (ko)
Inventor
전수근
박준천
진근모
정연호
Original Assignee
주식회사 세미콘라이트
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 세미콘라이트 filed Critical 주식회사 세미콘라이트
Priority to KR1020180058398A priority Critical patent/KR20180096546A/en
Publication of KR20180096546A publication Critical patent/KR20180096546A/en

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/62Arrangements for conducting electric current to or from the semiconductor body, e.g. lead-frames, wire-bonds or solder balls
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/10Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a light reflecting structure, e.g. semiconductor Bragg reflector
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10Details of semiconductor or other solid state devices to be connected
    • H01L2924/11Device type
    • H01L2924/12Passive devices, e.g. 2 terminal devices
    • H01L2924/1204Optical Diode
    • H01L2924/12041LED
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0008Processes
    • H01L2933/0033Processes relating to semiconductor body packages
    • H01L2933/0066Processes relating to semiconductor body packages relating to arrangements for conducting electric current to or from the semiconductor body

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Led Devices (AREA)

Abstract

The present invention relates to a semiconductor light emitting element. The semiconductor light emitting element comprises: a plurality of semiconductor layers having a first semiconductor layer having a first conductivity, a second semiconductor layer having a second conductivity different from the first conductivity, and an active layer disposed between the first semiconductor layer and the second semiconductor layer, and generating light through recombination of electrons and holes; a non-conductive reflective film formed on the plurality of semiconductor layers to reflect the light generated in the active layer toward the first semiconductor layer; an insulating layer formed on the non-conductive reflective film; a first electrode part electrically connected to the first semiconductor layer and supplying one of electrons and holes; and a second electrode part electrically connected to the second semiconductor layer and supplying the remaining one of electrons and holes. At least one of the first electrode part and the second electrode part includes: a connection electrode formed on the non-conductive reflective film; a first electrical connection electrically connecting the connection electrode and the plurality of semiconductor layers through the non-conductive reflective film; a pad electrode formed on the insulating layer; a second electrical connection electrically connecting the pad electrode and the connection electrode through the insulating layer; a branch electrode formed between the plurality of semiconductor layers and the non-conductive reflective film; and an additional electrical connection electrically connecting the branch electrode and the connection electrode. The additional electrical connection is disposed in one of the first electrode part and the second electrode part. According to the present invention, the current supply is smooth such that the uniformity of the current diffusion is improved.

Description

반도체 발광소자{SEMICONDUCTOR LIGHT EMITTING DEVICE}Technical Field [0001] The present invention relates to a semiconductor light emitting device,

본 개시(Disclosure)는 전체적으로 반도체 발광소자에 관한 것으로, 특히 금속에 의한 광흡수 손실을 줄이고 방열 효율을 향상한 반도체 발광소자에 관한 것이다.The present disclosure relates generally to a semiconductor light emitting device, and more particularly, to a semiconductor light emitting device that reduces light absorption loss due to metal and improves heat dissipation efficiency.

여기서, 반도체 발광소자는 전자와 정공의 재결합을 통해 빛을 생성하는 반도체 광소자를 의미하며, 3족 질화물 반도체 발광소자를 예로 들 수 있다. 3족 질화물 반도체는 Al(x)Ga(y)In(1-x-y)N (0≤x≤1, 0≤y≤1, 0≤x+y≤1)로 된 화합물로 이루어진다. 이외에도 적색 발광에 사용되는 GaAs계 반도체 발광소자 등을 예로 들 수 있다.Here, the semiconductor light emitting element means a semiconductor light emitting element that generates light through recombination of electrons and holes, for example, a group III nitride semiconductor light emitting element. The Group III nitride semiconductor is made of a compound of Al (x) Ga (y) In (1-x-y) N (0? X? 1, 0? Y? 1, 0? X + y? A GaAs-based semiconductor light-emitting element used for red light emission, and the like.

여기서는, 본 개시에 관한 배경기술이 제공되며, 이들이 반드시 공지기술을 의미하는 것은 아니다(This section provides background information related to the present disclosure which is not necessarily prior art).Herein, the background art relating to the present disclosure is provided, and these are not necessarily meant to be known arts.

도 1은 종래의 3족 질화물 반도체 발광소자의 일 예를 나타내는 도면이다. 3족 질화물 반도체 발광소자는 기판(10; 예; 사파이어 기판), 기판(10) 위에 성장되는 버퍼층(20), 버퍼층(20) 위에 성장되는 n형 3족 질화물 반도체층(30), n형 3족 질화물 반도체층(30) 위에 성장되는 활성층(40), 활성층(40) 위에 성장되는 p형 3족 질화물 반도체층(50), p형 3족 질화물 반도체층(50) 위에 형성되는 전류 확산 전극(60), 전류 확산 전극(60) 위에 형성되는 p측 본딩 패드(70), p형 3족 질화물 반도체층(50)과 활성층(40)이 메사 식각되어 노출된 n형 3족 질화물 반도체층(30) 위에 형성되는 n측 본딩 패드(80), 그리고 보호막(90)을 포함한다.1 is a view showing an example of a conventional Group III nitride semiconductor light emitting device. The III-nitride semiconductor light emitting device includes a substrate 10 (e.g., sapphire substrate), a buffer layer 20 grown on the substrate 10, an n-type III-nitride semiconductor layer 30 grown on the buffer layer 20, The active layer 40 is formed on the p-type III nitride semiconductor layer 30 and the p-type III-nitride semiconductor layer 50 is grown on the p-type III-nitride semiconductor layer 50. 60, a p-side bonding pad 70 formed on the current diffusion electrode 60, an n-type III nitride semiconductor layer 30 exposed by mesa etching the p-type III nitride semiconductor layer 50 and the active layer 40 An n-side bonding pad 80 formed on the substrate 90, and a protective film 90.

버퍼층(20)은 기판(10)과 n형 3족 질화물 반도체층(30) 사이의 격자상수 및 열팽창계수의 차이를 극복하기 위한 것이며, 미국특허 제5,122,845호에는 사파이어 기판 위에 380℃에서 800℃의 온도에서 100Å에서 500Å의 두께를 가지는 AlN 버퍼층을 성장시키는 기술이 기재되어 있으며, 미국특허 제5,290,393호에는 사파이어 기판 위에 200℃에서 900℃의 온도에서 10Å에서 5000Å의 두께를 가지는 Al(x)Ga(1-x)N (0≤x<1) 버퍼층을 성장시키는 기술이 기재되어 있고, 미국공개특허공보 제2006/154454호에는 600℃에서 990℃의 온도에서 SiC 버퍼층(씨앗층)을 성장시킨 다음 그 위에 In(x)Ga(1-x)N (0<x≤1) 층을 성장시키는 기술이 기재되어 있다. 바람직하게는 n형 3족 질화물 반도체층(30)의 성장에 앞서 도핑되지 않는 GaN층이 성장되며, 이는 버퍼층(20)의 일부로 보아도 좋고, n형 3족 질화물 반도체층(30)의 일부로 보아도 좋다.The buffer layer 20 is intended to overcome the difference between the lattice constant and the thermal expansion coefficient between the substrate 10 and the n-type III nitride semiconductor layer 30. In U.S. Patent No. 5,122,845, US Pat. No. 5,290,393 discloses a technique of growing an AlN buffer layer having a thickness of 100 ANGSTROM to 500 ANGSTROM at a temperature of 200 to 900 DEG C, 1-x) N (0 < x < 1) buffer layer is disclosed in US Patent Application Publication No. 2006/154454, and a SiC buffer layer (seed layer) is grown at a temperature of 600 캜 to 990 캜 And growing an In (x) Ga (1-x) N (0 &lt; x? 1) layer thereon. A GaN layer which is not doped is grown before the growth of the n-type III-nitride semiconductor layer 30, which may be regarded as a part of the buffer layer 20 or a part of the n-type III-nitride semiconductor layer 30 .

전류 확산 전극(60)은 p형 3족 질화물 반도체층(50) 전체로 전류가 잘 공급되도록 하기 위해 구비된다. 전류 확산 전극(60)은 p형 3족 질화물 반도체층(50)의 거의 전면에 걸쳐서 형성되며, 예를 들어, ITO, ZnO 또는 Ni 및 Au를 사용하여 투광성 전도막으로 형성되거나, Ag를 사용하여 반사형 전도막으로 형성될 수 있다.The current diffusion electrode 60 is provided to supply current to the entire p-type III nitride semiconductor layer 50 well. The current diffusion electrode 60 is formed over substantially the entire surface of the p-type III nitride semiconductor layer 50. For example, the current diffusion electrode 60 may be formed of a transparent conductive film using ITO, ZnO, or Ni and Au, And may be formed of a reflective conductive film.

p측 본딩 패드(70)와 n측 본딩 패드(80)는 전류의 공급과 외부로의 와이어 본딩을 위한 메탈 전극으로서, 예를 들어, 니켈, 금, 은, 크롬, 티타늄, 백금, 팔라듐, 로듐, 이리듐, 알루미늄, 주석, 인듐, 탄탈륨, 구리, 코발트, 철, 루테늄, 지르코늄, 텅스텐, 몰리브덴으로 이루어진 군으로부터 선택된 어느 하나 또는 이들의 조합을 사용하여 형성될 수 있다.The p-side bonding pad 70 and the n-side bonding pad 80 are metal electrodes for supplying a current and for wire bonding to the outside, for example, nickel, gold, silver, chromium, titanium, platinum, , Iridium, aluminum, tin, indium, tantalum, copper, cobalt, iron, ruthenium, zirconium, tungsten, molybdenum or any combination thereof.

보호막(90)은 이산화규소와 같은 물질로 형성되며, 생략될 수도 있다.The protective film 90 is formed of a material such as silicon dioxide and may be omitted.

도 2는 미국 등록특허공보 제6,547,249호에 개시된 직렬연결된 LED(A, B)의 일 예를 나타내는 도면이다. 여러 가지 장점 때문에 도 2에 도시된 것과 같이 복수의 LED(A, B)가 직렬연결되어 사용된다. 예를 들어, 복수의 LED(A, B)를 직렬연결하면 외부 회로와 와이어 연결의 개수가 감소하며, 와이어로 인한 광흡수 손실이 감소된다. 또한, 직렬연결된 LED(A, B) 전체의 동작전압이 상승하기 때문에 전원 공급 회로가 보다 단순화될 수 있다. 단일 기판 위에 복수의 LED(A, B)가 직렬로 연결되는 경우, 개별적인 반도체 발광소자를 직렬로 연결하는 것과 비교했을 때, 점유하는 면적이 작아 설치 밀도를 향상시킬 수 있고, 따라서, 반도체 발광소자를 포함하는 조명 장치 등을 구성할 때 소형화가 가능하다.2 is a diagram showing an example of LEDs A and B connected in series disclosed in U.S. Patent No. 6,547,249. Due to various advantages, a plurality of LEDs A and B are connected in series as shown in Fig. For example, when a plurality of LEDs (A, B) are connected in series, the number of external circuits and wire connections is reduced, and the light absorption loss due to the wires is reduced. Further, since the operating voltage of the LEDs A and B connected in series increases, the power supply circuit can be further simplified. In the case where a plurality of LEDs (A, B) are connected in series on a single substrate, the mounting density can be improved because the area occupied by the individual semiconductor light emitting devices is smaller than that of connecting the individual semiconductor light emitting devices in series, It is possible to reduce the size of the lighting apparatus and the like.

한편, 복수의 LED(A, B)를 직렬연결하기 위해서 인터커넥터(34)를 증착하여 이웃한 LED(A, B)의 p측 전극(32)과 n측 전극(32)을 연결한다. 그러나 복수의 LED (A, B)를 전기적으로 절연하는 분리(isolation) 공정에서 사파이어 기판(20)이 노출되도록 복수의 반도체층을 식각해야 하는데, 그 식각 깊이가 깊어서 시간이 오래 걸리고 단차가 크기 때문에 인터커넥터(34)를 형성하기가 어렵다. 절연체(30)를 사용하여 도 2에 도시된 것과 같이 인터커넥터(34)를 완만한 경사를 이루도록 형성하는 경우 LED(A, B)들 사이 간격이 증가하여 집적도 향상에 문제가 있다.On the other hand, in order to connect the plurality of LEDs A and B in series, the interconnector 34 is deposited to connect the p-side electrode 32 and the n-side electrode 32 of the neighboring LEDs A and B. However, in the isolation process for electrically isolating the plurality of LEDs A and B, a plurality of semiconductor layers must be etched so that the sapphire substrate 20 is exposed. Since the etching depth is long and takes a long time, It is difficult to form the inter connecter 34. When the insulator 30 is used to form a gentle inclination of the inter connecter 34 as shown in Fig. 2, the spacing between the LEDs A and B increases, which leads to a problem in improving the degree of integration.

도 3은 미국 등록특허공보 제6,547,249호에 개시된 직렬연결된 LED의 다른 예를 나타내는 도면이다. 복수의 LED(A, B)를 절연(isolation)하는 다른 방법으로 복수의 LED(A, B) 사이의 하부 반도체층(22; 예를 들어, n형 질화물 반도체층)을 식각하지 않고 이온 주입(ion implantation)을 하여 복수의 LED(A, B) 사이를 절연하면 인터커넥터(34)의 단차가 감소된다. 그러나 하부 반도체층(22)에 깊게 이온 주입하는 것이 어렵고 공정 시간이 길어서 문제가 된다.3 is a diagram showing another example of a series-connected LED disclosed in U.S. Patent No. 6,547,249. Another method of isolating the plurality of LEDs A and B is to perform ion implantation without etching the lower semiconductor layer 22 (e.g., the n-type nitride semiconductor layer) between the plurality of LEDs A and B ion implantation to isolate the plurality of LEDs A and B, the step of the inter connecter 34 is reduced. However, it is difficult to implant ions deep into the lower semiconductor layer 22, which is a problem because the process time is long.

도 4는 미국 등록특허공보 제7,417,259호에 개시된 엘이디 어레이의 일 예를 나타내는 도면으로서, 고전압(high drive voltage), 저전류 구동을 위해 절연기판 위에 2차원 배열된 엘이디 어레이가 형성되어 있다. 절연기판은 사파이어 모노리식(monolithically) 기판이 사용되었고, 기판 위에 2개의 엘이디 어레이가 역방향으로 병렬 연결되어 있다. 따라서, AC 전원이 직접 구동전원으로 사용될 수 있다.Fig. 4 is a diagram showing an example of an LED array disclosed in U.S. Patent No. 7,417,259, in which an LED array two-dimensionally arrayed on an insulating substrate is formed for high-voltage drive and low-current drive. A sapphire monolithic substrate is used as the insulating substrate, and two LED arrays are connected in parallel in the reverse direction on the substrate. Therefore, an AC power source can be directly used as a driving power source.

도 5는 한국 공개특허공보 제10-2011-0031099호에 제시된 반도체 발광소자의 일 예를 나타내는 도면이다.5 is a view showing an example of a semiconductor light emitting device disclosed in Korean Patent Laid-Open No. 10-2011-0031099.

도 5(a)는 발광 소자(201)의 평면도이며, 도 5(b)는 도 5(a)의 A-A 단면도이며, 도 5(c)는 도 5(a)의 B-B 단면도이다. 발광 소자(201)에는 p측 접촉층(228) 위에 제공된 투명 도전층(230)과, 투명 도전층(230) 상의 일부의 영역에 제공된 복수의 p 전극(240)이 제공된다. 또한, 발광 소자(201)에는 p측 접촉층(228)으로부터 적어도 n측 접촉층(222)의 표면까지 형성된 복수의 비어에 의해 노출된 n측 접촉층(222) 상에 제공된 복수의 n 전극(242)과, 비어의 내면 및 투명 도전층(230) 위에 제공된 하부 절연층(250)과, 하부 절연층(250)의 내부에 제공된 반사층(260)이 제공된다. 반사층(260)은 p 전극(240) 및 n 전극(242)의 상방을 제외한 부분에 제공된다. 투명 도전층(230)에 접촉하는 하부 절연층(250)은, 각 p 전극(240) 상에서 수직 방향으로 연장되는 비어(250a)와, 각 n 전극(242) 상에서 수직 방향으로 연장되는 비어(250b)를 가진다. 또한, p 배선(270)과 n 배선(272)이 발광 소자(201) 내의 하부 절연층(250) 상에 제공된다. p 배선(270)은 하부 절연층(250) 상에서 평면 방향으로 연장되는 제2 평면 도전부(2700)와, 비어(250a)를 통해서 각각의 p 전극(240)에 전기적으로 접속된 복수의 제2 수직 도전부(2702)를 가진다. 또한, n 배선(272)은, 하부 절연층(250) 상에서 평면 방향으로 연장되는 제1 평면 도전부(2720)와, 하부 절연층(250)의 비어(250b) 및 반도체 적층 구조에 형성된 비어를 통해서 각각의 n 전극(242)에 전기적으로 접속된 복수의 제1 수직 도전부(2722)를 가진다. 또한, 발광 소자(201)에는, p 배선(270), n 배선(272), 및 투명 도전층(230)에 접촉하는 하부 절연층(250) 상에 제공된 상부 절연층(280)과, 상부 절연층(280)에 제공된 p측 개구(280a)를 통해서 p 배선(270)에 전기적으로 접속되는 p측 접합 전극(290)과, 상부 절연층(280)에 제공된 n측 개구(280b)를 통해서 n 배선(272)에 전기적으로 접속된 n측 접합 전극(292)이 제공된다.FIG. 5A is a plan view of the light emitting device 201, FIG. 5B is a sectional view taken along the line A-A in FIG. 5A, and FIG. 5C is a sectional view taken along the line B-B in FIG. The light emitting element 201 is provided with a transparent conductive layer 230 provided on the p-side contact layer 228 and a plurality of p-electrodes 240 provided on a part of the region on the transparent conductive layer 230. [ The light emitting element 201 is also provided with a plurality of n electrodes (not shown) provided on the n-side contact layer 222 exposed by the plurality of vias formed from the p-side contact layer 228 to the surface of at least the n-side contact layer 222 A lower insulating layer 250 provided on the inner surface of the via and the transparent conductive layer 230 and a reflective layer 260 provided inside the lower insulating layer 250 are provided. The reflective layer 260 is provided at a portion except the upper portion of the p-electrode 240 and the n-electrode 242. The lower insulating layer 250 contacting the transparent conductive layer 230 includes a via 250a extending in the vertical direction on each p electrode 240 and a via 250b extending in the vertical direction on each n electrode 242. [ ). A p wiring 270 and an n wiring 272 are provided on the lower insulating layer 250 in the light emitting element 201. [ The p wiring 270 includes a second planar conductive portion 2700 extending in the planar direction on the lower insulating layer 250 and a plurality of second planar conductive portions 2730 electrically connected to the respective p- And has a vertical conductive portion 2702. The n wiring 272 includes a first planar conductive portion 2720 extending in the planar direction on the lower insulating layer 250 and a via hole 250b formed in the lower insulating layer 250 and a via formed in the semiconductor laminated structure And a plurality of first vertical conductive portions 2722 electrically connected to the respective n-electrodes 242 through the first vertical conductive portions 2722. The light emitting element 201 is also provided with an upper insulating layer 280 provided on the lower insulating layer 250 contacting the p wiring 270, the n wiring 272 and the transparent conductive layer 230, Side junction electrode 290 electrically connected to the p-wiring 270 through the p-side opening 280a provided in the layer 280 and the n-side opening 280b provided in the upper insulating layer 280, An n-side junction electrode 292 electrically connected to the wiring 272 is provided.

이에 대하여 '발명의 실시를 위한 구체적인 내용'의 후단에 기술한다.This will be described later in the Specification for Implementation of the Invention.

여기서는, 본 개시의 전체적인 요약(Summary)이 제공되며, 이것이 본 개시의 외연을 제한하는 것으로 이해되어서는 아니된다(This section provides a general summary of the disclosure and is not a comprehensive disclosure of its full scope or all of its features).SUMMARY OF THE INVENTION Herein, a general summary of the present disclosure is provided, which should not be construed as limiting the scope of the present disclosure. of its features).

본 개시에 따른 일 태양에 의하면(According to one aspect of the present disclosure), 반도체 발광소자에 있어서, 제1 도전성을 가지는 제1 반도체층, 제1 도전성과 다른 제2 도전성을 가지는 제2 반도체층 및 제1 반도체층과 제2 반도체층 사이에 개재되며 전자와 정공의 재결합을 통해 빛을 생성하는 활성층을 가지는 복수의 반도체층; 활성층에서 생성된 빛을 제1 반도체층 측으로 반사하도록 복수의 반도체층 위에 형성된 비도전성 반사막; 비도전성 반사막 위에 형성된 절연층; 제1 반도체층과 전기적으로 연결되며 전자와 정공 중 하나를 공급하는 제1 전극부; 그리고 제2 반도체층과 전기적으로 연결되며 전자와 정공 중 나머지 하나를 공급하는 제2 전극부를 포함하며, 제1 전극부와 제2 전극부 중 적어도 하나는: 비도전성 반사막 위에 형성된 연결 전극; 비도전성 반사막을 관통하여 연결 전극과 복수의 반도체층을 전기적으로 연결하는 제1 전기적 연결; 절연층 위에 형성된 패드 전극; 절연층을 관통하여 패드 전극과 연결 전극을 전기적으로 연결하는 제2 전기전 연결; 복수의 반도체층과 비도전성 반사막 사이에 형성되는 가지 전극; 그리고 가지 전극과 연결 전극을 전기적으로 연결하는 추가의 전기적 연결을 포함하고, 추가의 전기적 연결은 제1 전극부와 제2 전극부 중 하나의 전극부에 위치하는 반도체 발광소자가 제공된다.According to one aspect of the present disclosure, in a semiconductor light emitting device, a first semiconductor layer having a first conductivity, a second semiconductor layer having a second conductivity different from the first conductivity, A plurality of semiconductor layers interposed between the first semiconductor layer and the second semiconductor layer and having an active layer that generates light through recombination of electrons and holes; A non-conductive reflective film formed on the plurality of semiconductor layers to reflect light generated in the active layer toward the first semiconductor layer; An insulating layer formed on the non-conductive reflective film; A first electrode part electrically connected to the first semiconductor layer and supplying one of electrons and holes; And a second electrode part electrically connected to the second semiconductor layer and supplying the remaining one of electrons and holes, and at least one of the first electrode part and the second electrode part comprises: a connection electrode formed on the non-conductive reflective film; A first electrical connection for electrically connecting the connection electrode and the plurality of semiconductor layers through the non-conductive reflective film; A pad electrode formed on the insulating layer; A second electrical connection for electrically connecting the pad electrode and the connection electrode through the insulating layer; A branched electrode formed between the plurality of semiconductor layers and the non-conductive reflective film; And a further electrical connection for electrically connecting the branch electrode and the connection electrode, wherein the further electrical connection is located in one of the first electrode portion and the second electrode portion.

이에 대하여 '발명의 실시를 위한 구체적인 내용'의 후단에 기술한다.This will be described later in the Specification for Implementation of the Invention.

도 1은 종래의 3족 질화물 반도체 발광소자의 일 예를 나타내는 도면,
도 2는 미국 특허 제6,547,249호에 개시된 직렬연결된 LED의 일 예를 나타내는 도면,
도 3은 미국 특허 제6,547,249호에 개시된 직렬연결된 LED의 다른 예를 나타내는 도면,
도 4는 미국 등록특허공보 제7,417,259호에 개시된 엘이디 어레이의 일 예를 나타내는 도면,
도 5는 한국 공개특허공보 제10-2011-0031099호에 제시된 반도체 발광소자의 일 예를 나타내는 도면,
도 6 및 도 7은 본 개시에 따른 반도체 발광소자의 일 예를 설명하기 위한 도면,
도 8은 본 개시에 따른 반도체 발광소자의 다른 예를 설명하기 위한 도면,
도 9는 본 개시에 따른 반도체 발광소자의 또 다른 예를 설명하기 위한 도면,
도 10은 본 개시에 따른 반도체 발광소자의 또 다른 예를 설명하기 위한 도면,
도 11은 본 개시에 따른 반도체 발광소자의 또 다른 예를 설명하기 위한 도면,
도 12는 본 개시에 따른 반도체 발광소자의 또 다른 예를 설명하기 위한 도면.
FIG. 1 is a view showing an example of a conventional Group III nitride semiconductor light emitting device,
2 is a diagram illustrating an example of a cascaded LED disclosed in U.S. Patent No. 6,547,249,
3 is a diagram illustrating another example of a cascaded LED disclosed in U.S. Patent No. 6,547,249,
4 is a diagram showing an example of an LED array disclosed in U.S. Patent No. 7,417,259,
5 is a view showing an example of a semiconductor light emitting device disclosed in Korean Patent Laid-Open No. 10-2011-0031099,
6 and 7 are views for explaining an example of a semiconductor light emitting device according to the present disclosure,
8 is a view for explaining another example of the semiconductor light emitting device according to the present disclosure,
9 is a view for explaining another example of the semiconductor light emitting device according to the present disclosure,
10 is a view for explaining another example of the semiconductor light emitting device according to the present disclosure,
11 is a view for explaining another example of the semiconductor light emitting device according to the present disclosure,
12 is a view for explaining another example of the semiconductor light emitting device according to the present disclosure;

이하, 본 개시를 첨부된 도면을 참고로 하여 자세하게 설명한다(The present disclosure will now be described in detail with reference to the accompanying drawing(s)).The present disclosure will now be described in detail with reference to the accompanying drawings.

도 6은 본 개시에 따른 반도체 발광소자의 일 예를 설명하기 위한 도면이고, 도 7은 도 6에서 A-A' 선을 따라 절단한 단면의 일 예를 설명하는 도면이다.FIG. 6 is a view for explaining an example of a semiconductor light emitting device according to the present disclosure, and FIG. 7 is a view for explaining an example of a cross section cut along the line A-A 'in FIG.

반도체 발광소자는 기판(10), 복수의 반도체층(30, 40, 50), 비도전성 반사막(91), 절연층(95), 제1 전극부(78) 및 제2 전극부(88)를 포함한다. 이하, 3족 질화물 반도체 발광소자를 예로 하여 설명한다.The semiconductor light emitting device includes a substrate 10, a plurality of semiconductor layers 30, 40 and 50, a nonconductive reflective film 91, an insulating layer 95, a first electrode portion 78, and a second electrode portion 88 . Hereinafter, a group III nitride semiconductor light emitting device will be described as an example.

기판(10)으로 주로 사파이어, SiC, Si, GaN 등이 이용되며, 기판(10)은 최종적으로 제거될 수 있다.The substrate 10 is mainly made of sapphire, SiC, Si, GaN or the like, and the substrate 10 can be finally removed.

복수의 반도체층(30, 40, 50)은 순차적으로 적층된 제1 반도체층(30), 활성층(40) 및 제2 반도체층(50)을 포함한다.The plurality of semiconductor layers 30, 40 and 50 includes a first semiconductor layer 30, an active layer 40 and a second semiconductor layer 50 which are sequentially stacked.

제1 반도체층(30)과 제2 반도체층(50)은 그 위치가 바뀔 수 있으며, 3족 질화물 반도체 발광소자에 있어서 주로 GaN으로 이루어진다.The positions of the first semiconductor layer 30 and the second semiconductor layer 50 may be changed, and they are mainly composed of GaN in the III-nitride semiconductor light emitting device.

복수의 반도체층(30, 40, 50)은 기판(10) 위에 형성된 버퍼층(20), 제1 도전성을 가지는 제1 반도체층(30; 예: Si 도핑된 GaN), 제1 도전성과 다른 제2 도전성을 가지는 제2 반도체층(50; 예: Mg 도핑된 GaN) 및 제1 반도체층(30)과 제2 반도체층(50) 사이에 개재되며 전자와 정공의 재결합을 통해 빛을 생성하는 활성층(40; 예: InGaN/(In)GaN 다중양자우물구조)을 포함한다. 복수의 반도체층(30, 40, 50) 각각은 다층으로 이루어질 수 있고, 버퍼층(20)은 생략될 수 있다.The plurality of semiconductor layers 30, 40, and 50 may include a buffer layer 20 formed on the substrate 10, a first semiconductor layer 30 having a first conductivity (e.g., Si-doped GaN) A second semiconductor layer 50 (e.g., Mg-doped GaN) having conductivity, and an active layer interposed between the first semiconductor layer 30 and the second semiconductor layer 50 and generating light through recombination of electrons and holes 40, e.g., InGaN / (In) GaN multiple quantum well structure). Each of the plurality of semiconductor layers 30, 40, and 50 may have a multi-layer structure, and the buffer layer 20 may be omitted.

활성층(40)은 제1 반도체층(30)과 제2 반도체층(50) 사이에 형성되며, 빛이 발생한다.The active layer 40 is formed between the first semiconductor layer 30 and the second semiconductor layer 50 and generates light.

반도체 발광소자는 복수의 반도체층(30, 40, 50)과 비도전성 반사막(91) 사이 예를 들어, 제2 반도체층(50)과 비도전성 반사막(91) 사이에 전류 확산 전극(60)을 포함할 수 있다. 전류 확산 전극(60)은 생략될 수 있다.The semiconductor light emitting element is provided with a current diffusion electrode 60 between the second semiconductor layer 50 and the nonconductive reflective film 91 between the plurality of semiconductor layers 30, 40, 50 and the nonconductive reflective film 91 . The current diffusion electrode 60 may be omitted.

전류 확산 전극(60)은 전류 확산 전극(ITO 등), 오믹 금속층(Cr, Ti 등), 반사 금속층(Al, Ag, 등) 등으로 형성될 수 있으며, 이들의 조합으로 이루어질 수도 있다. 금속층에 의한 빛흡수를 감소하기 위해 전류 확산 전극(60)은 투광성 도전성 물질(예: ITO)로 이루어지는 것이 바람직하다.The current diffusion electrode 60 may be formed of a current diffusion electrode (ITO or the like), an ohmic metal layer (Cr, Ti or the like), a reflective metal layer (Al, Ag or the like), or a combination thereof. In order to reduce light absorption by the metal layer, the current diffusion electrode 60 is preferably made of a light-transmitting conductive material (e.g., ITO).

비도전성 반사막(91)은 활성층(40)에서 생성된 빛을 제1 반도체층(30) 측으로 반사하도록 복수의 반도체층(30, 40, 50) 위에 형성되며, 유전체로 형성될 수 있다.The non-conductive reflective film 91 is formed on the plurality of semiconductor layers 30, 40, and 50 to reflect light generated in the active layer 40 toward the first semiconductor layer 30, and may be formed of a dielectric.

본 예에서, 비도전성 반사막(91)은 절연성을 가지며, 비도전성 반사막(91)을 관통하는 전기적 연결(an electrical connection)에 의해 복수의 반도체층과 전기적으로 연통되는 플립칩(flip chip)이다.In this example, the non-conductive reflective film 91 is a flip chip having electrical insulation and electrically communicating with a plurality of semiconductor layers by an electrical connection through the non-conductive reflective film 91. [

예를 들어, 비도전성 반사막(91)은 금속 반사막에 의한 광흡수 감소를 위해 절연성 물질로 형성되며, 바람직하게는 DBR(Distributed Bragg Reflector) 또는 ODR(Omni-Directional Reflector)을 포함하는 다층 구조일 수 있다.For example, the non-conductive reflective film 91 may be formed of an insulating material to reduce light absorption by the metal reflective film, and may preferably be a multi-layered structure including DBR (Distributed Bragg Reflector) or ODR (Omni-Directional Reflector) have.

절연층(95)은 비도전성 반사막(91) 위에 형성된다. 절연층(95)은 SiO2로 이루어질 수 있다. 절연층(95)은 이에 제한되지 않고 SiN, TiO2, Al2O3, Su-8 등이 사용될 수도 있다.The insulating layer 95 is formed on the nonconductive reflective film 91. [ The insulating layer 95 may be made of SiO 2 . The insulating layer 95 is not limited thereto, and SiN, TiO2, Al2O3, Su-8, or the like may be used.

비도전성 반사막(91) 위를 덮는 절연층(95)의 굴절율은 비도전성 반사막(91)의 굴절율과 비슷하여 반사되지 않고 투과가 잘된다. 그래서, 비도전성 반사막(91)에서 반사되지 못한 일부의 빛은 절연층(95)으로 빠져나가 빛의 효율이 떨어지는 문제점이 있다. 그래서, 절연층(95)으로 빠져나가는 빛을 연결 전극(72, 82)이 비도전성 반사막(91) 위를 전체적으로 덮도록 하여, 절연층(95)으로 빠져나가는 빛을 반사하도록 한다.The refractive index of the insulating layer 95 covering the non-conductive reflective film 91 is similar to the refractive index of the non-conductive reflective film 91, and is not reflected but transmitted well. Therefore, a part of the light which is not reflected by the non-conductive reflective film 91 passes through the insulating layer 95, which results in a problem that the light efficiency is lowered. The light exiting the insulating layer 95 is reflected by the connecting electrodes 72 and 82 so as to cover the nonconductive reflecting film 91 as a whole.

이로 인해, 비도전성 반사막(91)에서 반사되지 않은 일부의 빛도 연결 전극(72, 82)에 의해 반사되어 반도체 발광소자 밖으로 나와 빛의 추출 효율이 높아진다.Therefore, a part of light not reflected by the non-conductive reflective film 91 is also reflected by the connection electrodes 72 and 82, so that the extraction efficiency of light is enhanced by coming out of the semiconductor light emitting element.

제1 전극부(78) 및 제2 전극부(88)는 오믹 전극(71, 81), 가지 전극(78, 88), 연결 전극(72, 82), 전기적 연결(73, 78, 83, 88) 및 패드 전극(70, 80)를 각각 포함한다.The first electrode portion 78 and the second electrode portion 88 are connected to the ohmic electrodes 71 and 81, the branch electrodes 78 and 88, the connection electrodes 72 and 82, the electrical connections 73, 78, 83 and 88 And pad electrodes 70 and 80, respectively.

제1 전극부(78)는 제1 반도체층(30)과 전기적으로 연통하도록 구비되며, 전자와 정공 중 하나를 공급한다.The first electrode portion 78 is provided to be in electrical communication with the first semiconductor layer 30 and supplies one of electrons and holes.

제2 전극부(88)은 제2 반도체층(50)과 전기적으로 연통하도록 구비되며, 전자와 정공 중 나머지 하나를 공급한다.The second electrode portion 88 is provided to be in electrical communication with the second semiconductor layer 50 and supplies the remaining one of electrons and holes.

제1 연결 전극(72) 및 제2 연결 전극(82)은 비도전성 반사막(91) 위에 형성된다.The first connecting electrode 72 and the second connecting electrode 82 are formed on the non-conductive reflective film 91.

제1 연결 전극(72)은 제1 전기적 연결(71)을 통해 제1 반도체층(30)과 전기적으로 연결된다.The first connection electrode 72 is electrically connected to the first semiconductor layer 30 through a first electrical connection 71.

제2 연결 전극(82)은 제2 전기적 연결(81)을 통해 제2 반도체층(50)과 전기적으로 연결된다.The second connection electrode 82 is electrically connected to the second semiconductor layer 50 through the second electrical connection 81.

제1 연결 전극(72) 및 제2 연결 전극(82)은 비도전성 반사막(91) 위를 대부분 넓게 형성되는 것이 바람직하다. 비도전성 반사막(91) 위에서 제1 연결 전극(72) 및 제2 연결 전극(82)이 핀의 충격을 흡수하여 비도전성 반사막(91)의 균열 또는 깨짐을 예방할 수 있기 때문이다.It is preferable that the first connecting electrode 72 and the second connecting electrode 82 are formed largely over the non-conductive reflective film 91. The first connecting electrode 72 and the second connecting electrode 82 absorb the impact of the pin on the non-conductive reflective film 91 to prevent the non-conductive reflective film 91 from cracking or breaking.

일반적으로 제1 연결 전극(72) 및 제2 연결 전극(82)은 금속으로 형성되어, 제1 연결 전극(72) 및 제2 연결 전극(82)도 빛을 흡수할 수 있으므로, 좁게 형성하는 것이 휘도를 높이는 방법이라고 생각한다.Since the first connection electrode 72 and the second connection electrode 82 are formed of metal and the first connection electrode 72 and the second connection electrode 82 can also absorb light, I think it is a way to increase brightness.

하지만 비도전성 반사막(91)에서 빛을 대부분 제1 반도체층(30) 측으로 반사하기 때문에 적은 양의 빛만 제1 연결 전극(72) 및 제2 연결 전극(82)측으로 들어오고, 그 중 일부가 흡수되므로 제1 연결 전극(72) 및 제2 연결 전극(82)이 넓은 것은 휘도에 많은 영향을 끼치지 않는다는 것을 발견하였다. 그러므로, 비도전성 반사막(91) 위에 제1 연결 전극(72) 및 제2 연결 전극(82)을 넓게 형성함으로써, 반도체 발광소자의 안정성, 신뢰성을 높일 수 있다.However, since most of the light is reflected toward the first semiconductor layer 30 in the non-conductive reflective film 91, only a small amount of light enters the first connection electrode 72 and the second connection electrode 82, It is found that the first connecting electrode 72 and the second connecting electrode 82 do not have a large influence on the luminance. Therefore, by forming the first connection electrode 72 and the second connection electrode 82 wide on the non-conductive reflective film 91, the stability and reliability of the semiconductor light emitting device can be enhanced.

제1 연결 전극(72) 및 제2 연결 전극(82)은 금속으로 형성될 수 있다. 예를 들면, Cr, Ti, Ni, Au, Ag, TiW, Pt, Al 등으로 형성되는 것이 바람직하다.The first connection electrode 72 and the second connection electrode 82 may be formed of metal. For example, Cr, Ti, Ni, Au, Ag, TiW, Pt, Al or the like.

제1 전기적 연결(73) 및 제2 전기적 연결(83)은 비도전성 반사막(91)을 관통하며, 제1 연결 전극(72) 및 제2 연결 전극(82)과 복수의 반도체층을 전기적으로 연통한다. 본 예는 제1 전기적 연결(73)은 제1 연결 전극(72)과 제1 반도체층(30)을 전기적으로 연통하고, 제2 전기적 연결(83)은 제2 연결 전극(82)와 제2 반도체층(50)을 전기적으로 연통한다.The first electrical connection 73 and the second electrical connection 83 pass through the non-conductive reflective film 91 and electrically connect the first connection electrode 72 and the second connection electrode 82 to the plurality of semiconductor layers do. The first electrical connection 73 electrically connects the first connection electrode 72 and the first semiconductor layer 30 and the second electrical connection 83 electrically connects the second connection electrode 82 and the second The semiconductor layer 50 is electrically connected.

제1 오믹 전극(71)은 제1 전기적 연결(73)과 제1 반도체층(30) 사이에 접촉저항 감소와 안정적 전기적 연결을 위해 형성된다.The first ohmic electrode 71 is formed for reducing the contact resistance between the first electrical connection 73 and the first semiconductor layer 30 and for stable electrical connection.

제2 오믹 전극(81)은 제2 전기적 연결(83)과 제2 반도체층(50) 사이에 접촉저항 감소와 안정적 전기적 연결을 위해 형성된다.The second ohmic electrode 81 is formed for reducing the contact resistance between the second electrical connection 83 and the second semiconductor layer 50 and for stable electrical connection.

제1 오믹 전극(71) 및 제2 오믹 전극(81)은 오믹 금속(Cr, Ti 등)이 사용될 수 있고, 반사금속(Al, Ag) 등으로 형성될 수도 있으며, 이들의 조합으로 이루어져도 좋다. 제1 오믹 전극(71) 및 제2 오믹 전극(81)으로 인해 반도체 발광소자의 동작 전압이 낮아진다.The first ohmic electrode 71 and the second ohmic electrode 81 may be formed of an ohmic metal such as Cr or Ti and may be formed of a reflective metal such as Al or Ag or a combination thereof . The operating voltage of the semiconductor light emitting device is lowered due to the first ohmic electrode 71 and the second ohmic electrode 81.

제3 전기적 연결(74) 및 제4 전기적 연결(84)은 절연층(95)을 관통하며, 제1 패드 전극(70) 및 제2 패드 전극(80)과 제1 연결 전극(72) 및 제2 연결 전극(82)을 전기적으로 연통한다. 본 예는 제3 전기적 연결(74)은 제1 패드 전극(70)과 제1 연결 전극(72)을 전기적으로 연통하고, 제4 전기적 연결(84)은 제2 패드 전극(80)과 제2 연결 전극(82)을 전기적으로 연통한다.The third and fourth electrical connections 74 and 84 extend through the insulating layer 95 and extend through the first and second pad electrodes 70 and 80 and the first and second connection electrodes 72 and 72, 2 connecting electrodes 82 are electrically connected to each other. In this example, the third electrical connection 74 electrically communicates the first pad electrode 70 and the first connection electrode 72, and the fourth electrical connection 84 electrically connects the second pad electrode 80 and the second Thereby electrically connecting the connection electrode 82.

가지 전극은 비도전성 반사막(91)을 관통하여 제1 연결 전극(72) 및 제2 연결 전극(82)와 각각 전기적으로 연결되는 제1 가지 전극(75) 및 제2 가지 전극(85)을 포함한다.The branch electrode includes a first branch electrode 75 and a second branch electrode 85 which are electrically connected to the first connection electrode 72 and the second connection electrode 82 through the nonconductive reflective film 91 do.

도 7을 참조하면, 제2 가지 전극(85)은 제2 반도체층(50) 위에서 제2 오믹 전극(81)으로부터 제1 전극부(78) 방향으로 길게 뻗어 형성된다. 즉, 제2 가지 전극(85)은 제2 패드 전극(80)의 아래로부터 제1 패드 전극(70)의 아래로 뻗어 있다.Referring to FIG. 7, a second branched electrode 85 is formed to extend from the second ohmic electrode 81 on the second semiconductor layer 50 toward the first electrode portion 78. That is, the second branched electrode 85 extends from below the second pad electrode 80 to below the first pad electrode 70.

제2 가지 전극(85)은 비도전성 반사막(91)을 관통하는 추가의 제1 전기적 연결(77)에 의해 제1 연결 전극(72)과 전기적으로 연결된다. 비도전성 반사막(91)은 제2 가지 전극(85)을 덮도록 형성된다.The second branched electrode 85 is electrically connected to the first connecting electrode 72 by an additional first electrical connection 77 passing through the non-conductive reflective film 91. The non-conductive reflective film 91 is formed so as to cover the second branch electrode 85.

추가의 제1 전기적 연결(77)은 제1 전기적 연결(73)과 떨어져 위치하며, 서로 중첩되어 형성되지 않는다.The additional first electrical connections 77 are spaced apart from the first electrical connections 73 and are not overlapped with each other.

추가의 제1 전기적 연결(77)은 제3 전기적 연결(74)과 동일 선상에 위치할 수 있지만 이에 한정하지 않고 다른 선상에 위치할 수 있다.The additional first electrical connection 77 may be located on the same line as the third electrical connection 74, but may be located on another line.

본 개시에서 도 7에 도시된 바와 같이, 추가의 제1 전기적 연결(77)이 1개 도시되었지만, 이에 한정하지 않고 1개 이상의 복수개로 형성될 수 있다.As shown in Fig. 7 in the present disclosure, one additional first electrical connection 77 is shown, but is not limited thereto and may be formed in a plurality of one or more.

추가의 제1 전기적 연결(77)의 개구의 크기는 제1 전기적 연결(73) 및 제3 전기적 연결(74)의 개구의 크기와 동일하거나, 작거나 또는 크게 형성될 수 있다.The size of the opening of the additional first electrical connection 77 may be equal to, smaller than, or greater than the size of the opening of the first electrical connection 73 and the third electrical connection 74.

추가의 제1 전기적 연결(77)은 제1 섬형 오믹 전극(76)과 접촉하여 제2 가지 전극(85)과 전기적으로 연결됨으로써, 접촉 저항을 감소하고, 전기적 연결의 안정성을 향상한다. 제1 섬형 오믹 전극(76)은 제2 가지 전극(85)과 다르게 뻗지(extending) 않고, 원형, 다각형 등 점형으로 형성될 수 있다.The additional first electrical connection 77 is in contact with the first island-like Ohmic electrode 76 and is electrically connected to the second branched electrode 85, thereby reducing the contact resistance and improving the stability of the electrical connection. The first island-like Ohmic electrode 76 does not extend differently from the second branched electrode 85, but may be formed in a circular shape, a polygonal shape, or the like.

제2 가지 전극(85)은 복수의 금속층으로 이루어질 수 있으며, 전류 확산 전극(60)과의 전기적 접촉이 좋은 접촉층과 광반사성이 좋은 반사층 등을 구비할 수 있다.The second branched electrode 85 may be formed of a plurality of metal layers and may include a contact layer having good electrical contact with the current diffusion electrode 60 and a reflective layer having good light reflectivity.

제2 가지 전극(85)은 전류 확산을 위해서도 구비되지만, 추가의 제1 전기적 연결(77)과 전류 확산 전극(60) 사이에 접촉저항이 감소하고 전기적 연결을 안정성을 위해 이들 사이에 개재될 수 있다.Although the second branch electrode 85 is also provided for current spreading, the contact resistance between the additional first electrical connection 77 and the current spreading electrode 60 is reduced and the electrical connection can be interposed between them for stability have.

이와 같이 제2 가지 전극(85)과 제1 연결 전극(72)이 추가의 제1 전기적 연결(77)에 의해 전기적으로 연결됨으로써, 전류의 흐름에 영향 없이 전류 공급 경로가 증가하여 전류 확산에 유리하다. 즉, 하나의 전기적 연결로 전류가 집중되어 전류 쏠림 현상에 의한 열화 또는 끊김 현상이 감소할 수 있다. 따라서, 흐를 수 있는 전류가 증가하여 전류 공급의 균일성 또는 발광의 균일성이 증가할 수 있다.Since the second branch electrode 85 and the first connection electrode 72 are electrically connected by the additional first electrical connection 77, the current supply path increases without affecting the current flow, Do. That is, the current is concentrated by one electrical connection, and deterioration or interruption due to the current sinking phenomenon can be reduced. Therefore, the current that can be flowed increases, so that the uniformity of the current supply or the uniformity of the light emission can be increased.

도 8은 본 개시에 따른 반도체 발광소자의 또 다른 예를 설명하기 위한 도면으로서, 제1 가지 전극(75)의 일예를 설명하는 도면이다.8 is a view for explaining another example of the semiconductor light emitting device according to the present disclosure, and is a view for explaining an example of the first branched electrode 75. In Fig.

도 8을 참조하면, 제1 가지 전극(75)은 제2 반도체층(50) 및 활성층(40)이 제거되어 노출된 제1 반도체층(30) 위에서 제1 오믹 전극(71)으로부터 제2 전극부(88) 방향으로 길게 뻗어 형성된다. 즉, 제1 가지 전극(75)은 제1 패드 전극(70)의 아래로부터 제2 패드 전극(80)의 아래로 뻗어 있다.Referring to FIG. 8, the first branched electrode 75 is formed on the exposed first semiconductor layer 30 from which the second semiconductor layer 50 and the active layer 40 are removed, (88). That is, the first branched electrode 75 extends from below the first pad electrode 70 to below the second pad electrode 80.

제1 가지 전극(75)은 비도전성 반사막(91)을 관통하는 추가의 제2 전기적 연결(87)에 의해 제2 연결 전극(82)과 전기적으로 연결된다. 비도전성 반사막(91)은 제1 가지 전극(75)을 덮도록 형성된다.The first branched electrode 75 is electrically connected to the second connecting electrode 82 by a second additional electrical connection 87 passing through the non-conductive reflective film 91. The non-conductive reflective film 91 is formed so as to cover the first branched electrode 75.

추가의 제2 전기적 연결(87)은 제2 전기적 연결(83)과 떨어져 위치하며, 서로 중첩되어 형성되지 않는다.An additional second electrical connection 87 is located away from the second electrical connection 83 and is not formed overlying each other.

추가의 제2 전기적 연결(87)은 제4 전기적 연결(84)과 동일 선상에 위치할 수 있지만 이에 한정하지 않고 다른 선상에 위치할 수 있다.The additional second electrical connection 87 may be located on the same line as the fourth electrical connection 84, but may be located on another line.

본 개시에서 도 8에 도시된 바와 같이, 추가의 제2 전기적 연결(87)이 1개 도시되었지만, 이에 한정하지 않고 1개 이상의 복수개로 형성될 수 있다.As shown in FIG. 8 in the present disclosure, one additional second electrical connection 87 is shown, but not limited thereto, and may be formed as a plurality of one or more.

추가의 제2 전기적 연결(87)의 개구의 크기는 제2 전기적 연결(83) 및 제4 전기적 연결(84)의 개구의 크기와 동일하거나, 작거나 또는 크게 형성될 수 있다.The size of the opening of the additional second electrical connection 87 may be equal to, less than, or greater than the size of the opening of the second electrical connection 83 and the fourth electrical connection 84.

추가의 제2 전기적 연결(87)은 제2 섬형 오믹 전극(86)과 접촉하여 제1 가지 전극(75)과 전기적으로 연결됨으로써, 접촉 저항을 감소하고, 전기적 연결의 안정성을 향상한다. 제2 섬형 오믹 전극(86)은 제1 가지 전극(75)과 다르게 뻗지(extending) 않고, 원형, 다각형 등 점형으로 형성될 수 있다.The additional second electrical connection 87 is in contact with the second island-like Ohmic electrode 86 and is electrically connected to the first branched electrode 75, thereby reducing the contact resistance and improving the stability of the electrical connection. The second island-like Ohmic electrode 86 does not extend differently from the first branched electrode 75, but may be formed in a circular shape, a polygonal shape, or the like.

제1 가지 전극(75)은 복수의 금속층으로 이루어질 수 있으며, 제1 반도체층(30)과의 전기적 접촉이 좋은 접촉층과 광반사성이 좋은 반사층 등을 구비할 수 있다.The first branched electrode 75 may be formed of a plurality of metal layers and may include a contact layer having good electrical contact with the first semiconductor layer 30 and a reflective layer having good light reflectivity.

제1 가지 전극(75)은 전류 확산을 위해서도 구비되지만, 추가의 제2 전기적 연결(87)과 제1 반도체층(30) 사이에 접촉저항 감소하고 전기적 연결을 안정성을 위해 이들 사이에 개재될 수 있다.Although the first branched electrode 75 is also provided for current diffusion, the contact resistance between the additional second electrical connection 87 and the first semiconductor layer 30 can be reduced and the electrical connection can be interposed between them for stability have.

이와 같이 제1 가지 전극(75)과 제2 연결 전극(82)이 추가의 제2 전기적 연결(87)에 의해 전기적으로 연결됨으로써, 전류의 흐름에 영향 없이 전류 공급 경로가 증가하여 전류 확산에 유리하다. 즉, 하나의 전기적 연결로 전류가 집중되어 전류 쏠림 현상에 의한 열화 또는 끊김 현상이 감소할 수 있다. 따라서, 흐를 수 있는 전류가 증가하여 전류 공급의 균일성 또는 발광의 균일성이 증가할 수 있다.Since the first branch electrode 75 and the second connection electrode 82 are electrically connected by the additional second electrical connection 87, the current supply path increases without affecting the current flow, Do. That is, the current is concentrated by one electrical connection, and deterioration or interruption due to the current sinking phenomenon can be reduced. Therefore, the current that can be flowed increases, so that the uniformity of the current supply or the uniformity of the light emission can be increased.

한편, 도면에 도시하지 않았지만, 제1 가지 전극과 제2 가지 전극이 함께 형성될 수 도 있다.Although not shown in the drawings, the first branched electrode and the second branched electrode may be formed together.

제1 패드 전극(70)은 제3 전기적 연결(74)을 통해 제1 연결 전극(72)과 전기적으로 연결되어 제1 반도체층(30)으로 전자를 공급한다.The first pad electrode 70 is electrically connected to the first connection electrode 72 through a third electrical connection 74 to supply electrons to the first semiconductor layer 30.

제2 패드 전극(80)은 제4 전기적 연결(84)을 통해 제2 연결 전극(82)과 전기적으로 연결되어 제2 반도체층(50)으로 정공을 공급한다.The second pad electrode 80 is electrically connected to the second connection electrode 82 through a fourth electrical connection 84 to supply holes to the second semiconductor layer 50.

제1 패드 전극(70) 및 제2 패드 전극(80)은 외부 전극과의 전기적 연결용 전극으로서, 외부 전극과 유테틱 본딩되거나, 솔더링되거나 또는 와이어 본딩도 가능하다. 외부 전극은 서브마운트에 구비된 도통부, 패키지의 리드 프레임, PCB에 형성된 전기 패턴 등일 수 있으며, 반도체 발광소자와 독립적으로 구비된 도선이라면 그 형태에 특별한 제한이 있는 것은 아니다. 제1 패드 전극(70) 및 제2 패드 전극(80)은 어느 정도 면적을 가지도록 형성되어 있어서 방열 통로가 된다.The first pad electrode 70 and the second pad electrode 80 are electrodes for electrical connection with external electrodes, and may be eutectic-bonded, soldered, or wire-bonded with external electrodes. The external electrode may be a conductive part provided on the submount, a lead frame of the package, an electric pattern formed on the PCB, or the like, and the shape of the lead wire provided independently of the semiconductor light emitting element is not particularly limited. The first pad electrode 70 and the second pad electrode 80 are formed to have a certain area to be a heat dissipation path.

또한, 일반적으로 반도체 발광소자에 오믹 전극(71, 81), 가지 전극(75, 85), 연결 전극(72, 82) 및 본딩 패드(101, 102) 등을 형성할 때, 복수의 금속 층으로 구성된다. 최하층은 접착면과 결합력이 높아야 하며, Cr, Ti와 같은 물질이 주로 사용되며, Ni, Ti, TiW 등도 사용될 수 있으며, 특별히 제한되는 것은 아니다. 최상층으로는 와이어 본딩 또는 외부 전극과 연결을 위해, Au이 사용된다.Generally, when ohmic electrodes 71 and 81, branched electrodes 75 and 85, connecting electrodes 72 and 82, and bonding pads 101 and 102 are formed on a semiconductor light emitting device, . The lowermost layer should have a high bonding force with the adhesive surface, and materials such as Cr and Ti are mainly used, and Ni, Ti, TiW and the like can also be used, and there is no particular limitation. For the top layer, Au is used for wire bonding or connection with external electrodes.

본 개시에 따른 반도체 발광소자의 제조 방법을 살펴보면, 먼저, 기판(10) 상에 제1 반도체층(30), 활성층(40), 제2 반도체층(50), 전류 확산 전극(60; 예: ITO)을 형성하고, 메사 식각하여 제1 전기적 연결(73)에 대응하는 제1 반도체층(30)의 일부를 노출한다. 메사 식각은 전류 확산 전극(60) 형성 전 또는 이후에 수행될 수도 있다. 전류 확산 전극(60)은 생략될 수 있다.The active layer 40, the second semiconductor layer 50, and the current diffusion electrode 60 (for example, the active layer 40, the active layer 40, and the second active layer 40) are formed on the substrate 10, ITO) and mesa-etched to expose a portion of the first semiconductor layer 30 corresponding to the first electrical connection 73. The mesa etching may be performed before or after the current diffusion electrode 60 is formed. The current diffusion electrode 60 may be omitted.

다음으로, 전류 확산 전극(60) 및 노출된 제1 반도체층(30)에 각각 오믹 전극(71, 81)을 형성한다. 오믹 전극(71, 81)은 생략될 수 있지만 동작전압 상승을 억제하고 안정적인 전기적 접촉을 위해 구비되는 것이 바람직하다.Next, ohmic electrodes 71 and 81 are formed on the current diffusion electrode 60 and the exposed first semiconductor layer 30, respectively. The ohmic electrodes 71 and 81 may be omitted but are preferably provided for stable electrical contact while suppressing an increase in the operating voltage.

또한, 전류 확산 전극(60) 형성 전에 제2 반도체층(50) 위에 오믹 전극(81)에 대응하여 광흡수 방지막을 형성하는 것을 고려할 수 있다.It is also conceivable to form the light absorption preventing film corresponding to the ohmic electrode 81 on the second semiconductor layer 50 before the current diffusion electrode 60 is formed.

다음으로, 전류 확산 전극(60) 및 노출된 제1 반도체층(30) 위에서 오믹 전극(71, 81)으로부터 전극부(78, 88) 방향으로 길게 뻗는 가지 전극(75, 85)을 형성한다.Next, branched electrodes 75 and 85 extending from the ohmic electrodes 71 and 81 in the direction of the electrode portions 78 and 88 are formed on the current diffusion electrode 60 and the exposed first semiconductor layer 30, respectively.

제1 가지 전극(75)은 제1 반도체층(30) 위에서 제1 오믹 전극(71)으로부터 제2 전극부(88) 방향으로 길게 뻗어 형성되고, 제2 가지 전극(85)은 제2 반도체층(50) 위에서 제2 오믹 전극(81)으로부터 제1 전극부(78) 방향으로 길게 뻗어 형성된다.The first branched electrode 75 is extended from the first ohmic electrode 71 toward the second electrode portion 88 on the first semiconductor layer 30 and the second branched electrode 85 is formed on the first semiconductor layer 30, Is formed to extend from the second ohmic electrode (81) in the direction of the first electrode portion (78) on the second ohmic electrode (50).

다음으로, 제1 가지 전극(75) 및 제2 가지 전극(85) 위에 추가의 제1 전기적 연결(77) 및 추가의 제2 전기적 연결(87)에 대응하여 제1 섬형 오믹 전극(76) 및 제2 섬형 오믹 전극(86)을 형성한다. 제1 섬형 오믹 전극(76) 및 제2 섬형 오믹 전극(86) 은 생략될 수 있지만 동작전압 상승을 억제하고 안정적인 전기적 접촉을 위해 구비되는 것이 바람직하다.Next, a first island-shaped ohmic electrode 76 is formed on the first branched electrode 75 and the second branched electrode 85 in correspondence with an additional first electrical connection 77 and an additional second electrical connection 87, The second island-like Ohmic electrode 86 is formed. The first island-shaped ohmic electrode 76 and the second island-shaped ohmic electrode 86 may be omitted, but are preferably provided for stable electrical contact while suppressing an increase in operating voltage.

다음으로, 전류 확산 전극(60) 위에 비도전성 반사막(91)을 형성한다.Next, a non-conductive reflective film 91 is formed on the current spreading electrode 60.

다음으로, 건식 식각 또는 습식 식각, 또는 이들의 조합에 의해 비도전성 반사막(91)에 개구로 이루어진 제1 전기적 연결(73), 제2 전기적 연결(83), 추가의 제1 전기적 연결(77) 및 추가의 제2 전기적 연결(87)을 형성한다. 제1 전기적 연결(73) 및 제2 전기적 연결(83)은 각각 제1 오믹 전극(71) 및 제2 오믹 전극(81)에 접촉하게 형성되고, 추가의 제1 전기적 연결(77) 및 추가의 제2 전기적 연결(87)은 제1 섬형 오믹 전극(76) 및 제2 섬형 오믹 전극(86)에 접촉하게 형성된다.Next, a first electrical connection 73, a second electrical connection 83, a further first electrical connection 77 made of openings in the non-conductive reflective film 91 by dry etching or wet etching, or a combination thereof, And an additional second electrical connection (87). The first electrical connection 73 and the second electrical connection 83 are formed to contact the first ohmic electrode 71 and the second ohmic electrode 81 respectively and the additional first electrical connection 77 and the additional The second electrical connection 87 is formed in contact with the first island-like ohmic electrode 76 and the second island-like Ohmic electrode 86.

제1 전기적 연결(73) 및 추가의 제2 전기적 연결(87)은 비도전성 반사막(91), 제2 반도체층(50), 활성층(40) 및 제1 반도체층(30) 일부까지 형성된다.The first electrical connection 73 and the additional second electrical connection 87 are formed up to a portion of the nonconductive reflective film 91, the second semiconductor layer 50, the active layer 40 and the first semiconductor layer 30.

제2 전기적 연결(83) 및 추가의 제1 전기적 연결(77)은 비도전성 반사막(91)을 관통하여 전류 확산 전극(60)의 일부를 노출하도록 형성된다.The second electrical connection 83 and the additional first electrical connection 77 are formed to expose a portion of the current spreading electrode 60 through the non-conductive reflective film 91.

제1 전기적 연결(73), 제2 전기적 연결(83), 추가의 제1 전기적 연결(77) 및 추가의 제2 전기적 연결(87)은 비도전성 반사막(91) 형성 후에 형성될 수도 있지만, 이와 다르게, 비도전성 반사막(91) 형성 전에 또는 비도전성 반사막(91) 형성 후에 복수의 반도체층(30, 40, 50)에 제1 전기적 연결(73) 및 추가의 제2 전기적 연결(87)이 일부 형성되고, 비도전성 반사막(91)이 제1 전기적 연결(73) 및 추가의 제2 전기적 연결(87)을 덮도록 형성된 후에, 비도전성 반사막(91)을 관통하는 추가의 공정을 통해 제1 전기적 연결(73) 및 추가의 제2 전기적 연결(87)이 형성되고, 추가의 공정과 동시에 또는 다른 공정으로 제2 전기적 연결(83) 및 추가의 제1 전기적 연결(77)이 형성될 수 있다.The first electrical connection 73, the second electrical connection 83, the additional first electrical connection 77 and the additional second electrical connection 87 may be formed after the formation of the non-conductive reflective film 91, Alternatively, a first electrical connection 73 and an additional second electrical connection 87 may be formed on the plurality of semiconductor layers 30, 40, 50 before forming the non-conductive reflective film 91 or after the non-conductive reflective film 91 is formed, And after the non-conductive reflective film 91 is formed so as to cover the first electrical connection 73 and the additional second electrical connection 87, A connection 73 and an additional second electrical connection 87 are formed and a second electrical connection 83 and a further first electrical connection 77 may be formed at the same time or in a further process.

다음으로, 비도전성 반사막(91) 위에 제1 연결 전극(72) 및 제2 연결 전극(82)을 형성한다. 예를 들어, 제1 연결 전극(72) 및 제2 연결 전극(82)은 스퍼터링 장비, E-빔 장비 등을 이용하여 증착 될 수 있다. 제1 연결 전극(72) 및 제2 연결 전극(82)은 안정적 전기적 접촉을 위해 Cr, Ti, Ni 또는 이들의 합급을 사용하여 형성될 수 있으며, Al 또는 Ag와 같은 반사 금속층을 포함할 수도 있다.Next, a first connection electrode 72 and a second connection electrode 82 are formed on the non-conductive reflective film 91. For example, the first connection electrode 72 and the second connection electrode 82 may be deposited using a sputtering equipment, an E-beam device, or the like. The first connecting electrode 72 and the second connecting electrode 82 may be formed using Cr, Ti, Ni, or their alloys for stable electrical contact, and may include a reflective metal layer such as Al or Ag .

제1 연결 전극(72)은 복수의 제1 전기적 연결(73)을 통해 제1 반도체층(30)과 접촉하도록 형성될 수 있고, 추가의 제1 전기적 연결(77)을 통해 제2 가지 전극(85)과 접촉하도록 형성될 수 있다.The first connecting electrode 72 may be formed to contact the first semiconductor layer 30 through a plurality of first electrical connections 73 and the second branched electrode 72 may be formed through a further first electrical connection 77, 85, respectively.

제2 연결 전극(82)은 제2 전기적 연결(83)을 통해 전류 확산 전극(60)에 접하도록 형성될 수 있고, 추가의 제2 전기적 연결(87)을 통해 제1 가지 전극(75)과 접촉하도록 형성될 수 있다.The second connecting electrode 82 may be formed to contact the current spreading electrode 60 through the second electrical connection 83 and the first branched electrode 75 and / As shown in FIG.

다음으로, 제1 연결 전극(72) 및 제2 연결 전극(82)을 덮는 절연층(95)을 형성한다. 절연층(95)의 대표적인 물질은 SiO2이며, 이에 제한되지 않고 SiN, TiO2, Al2O3, Su-8 등이 사용될 수도 있다.Next, an insulating layer 95 covering the first connection electrode 72 and the second connection electrode 82 is formed. A representative material of the insulating layer 95 is SiO2, and SiN, TiO2, Al2O3, Su-8, and the like may be used without being limited thereto.

다음으로, 건식 식각 또는 습식 식각, 또는 이들의 조합에 의해 절연층(95)에 복수개의 개구로 이루어진 제3 전기적 연결(74) 및 제4 전기적 연결(84)을 형성한다. 복수의 제3 전기적 연결(74) 및 제4 전기적 연결(84)은 각각 제1 연결 전극(72) 및 제2 연결 전극(82)에 접촉하게 형성된다.Next, a third electrical connection 74 and a fourth electrical connection 84 comprising a plurality of openings are formed in the insulating layer 95 by dry etching or wet etching, or a combination thereof. The plurality of third electrical connections 74 and the fourth electrical connections 84 are formed to contact the first connection electrode 72 and the second connection electrode 82, respectively.

복수의 제3 전기적 연결(74) 및 제4 전기적 연결(84)은 절연층(95) 형성 후에 형성될 수도 있지만, 이와 다르게, 절연층(95) 형성 전에 형성될 수 있다.The plurality of third electrical connections 74 and the fourth electrical connections 84 may be formed after the formation of the insulating layer 95 but may alternatively be formed prior to the formation of the insulating layer 95.

다음으로, 제1 패드 전극(70) 및 제2 패드 전극(80)은 스터드 범프, 도전성 페이스트, 유테틱 본딩 등의 방법으로 외부(패키지, COB, 서브마운트 등)에 마련된 전극과 전기적으로 연결될 수 있다. 유테틱 본딩의 경우에, 제1 패드 전극(70) 및 제2 패드 전극(80)의 높이 차가 크게 나지 않는 것이 중요하다. 본 예에 따른 반도체 발광소자에 의하면 제1 패드 전극(70) 및 제2 패드 전극(80)이 절연층(95) 위에 동일한 공정에 의해 형성될 수 있으므로 양 전극의 높이 차가 거의 없다. 따라서 유테틱 본딩의 경우에 이점을 가진다. 반도체 발광소자가 유테틱 본딩을 통해 외부와 전기적으로 연결되는 경우에, 제1 패드 전극(70) 및 제2 패드 전극(80)의 최상부는 Au/Sn 합금, Au/Sn/Cu 합금과 같은 유테틱 본딩 물질로 형성될 수 있다.The first pad electrode 70 and the second pad electrode 80 may be electrically connected to electrodes provided on the outside (package, COB, submount, etc.) by a method such as a stud bump, a conductive paste, have. It is important that the height difference between the first pad electrode 70 and the second pad electrode 80 does not become large in the case of eutectic bonding. According to the semiconductor light emitting device of this example, since the first pad electrode 70 and the second pad electrode 80 can be formed on the insulating layer 95 by the same process, there is almost no height difference between both electrodes. Therefore, it has an advantage in the case of eutectic bonding. The uppermost portion of the first pad electrode 70 and the second pad electrode 80 may be formed of Au / Sn alloy, Au / Sn / Cu alloy, etc., And may be formed of a tick bonding material.

도 9는 본 개시에 따른 반도체 발광소자의 다른 예를 설명하기 위한 도면으로서, 제3 전기적 연결(74) 및 제4 전기적 연결(84)이 복수개로 형성되는 일 예를 설명하는 도면이다. 도 9에 기재된 복수개로 형성된 제4 전기적 연결(84)을 제외하고는 도 7에 기재된 반도체 발광소자와 동일한 특성을 갖는다.9 is a view for explaining another example of the semiconductor light emitting device according to the present disclosure, and is a view for explaining an example in which a plurality of the third electrical connection 74 and the fourth electrical connection 84 are formed. Except for the fourth electrical connection 84 formed in plurality in FIG. 9, has the same characteristics as the semiconductor light emitting device described in FIG.

도 9를 참조하면, 제3 전기적 연결(74) 및 제4 전기적 연결(84)는 복수개로 형성된다. 즉, 제3 전기적 연결(74) 및 제4 전기적 연결(84)의 개수는 제1 전기적 연결(73) 및 제2 전기적 연결(83)의 개수보다 많게 형성된다.Referring to FIG. 9, the third electrical connection 74 and the fourth electrical connection 84 are formed in a plurality. That is, the number of the third electrical connection 74 and the fourth electrical connection 84 is greater than the number of the first electrical connection 73 and the second electrical connection 83.

일반적으로, 패드 전극(70, 80)과 연결 전극(72, 82) 사이에 위치하는 전기적 연결은 한 개의 개구로 형성된다. 한 개의 개구로 형성되는 경우, 개구의 크기에 따라 전류의 흐름이 결정되므로, 전류 확산에 영향을 미쳐 복수의 반도체층으로 균일한 전류가 공급되지 못하는 문제점이 있었다. 전류가 불균일하면 한 개의 개구에 전류가 편중될 수 있고, 이로 인해 장기적으로 전류가 편중된 위치에서 열화(deterioration)가 발생될 수 있다.Generally, the electrical connection between the pad electrodes 70, 80 and the connection electrodes 72, 82 is formed as one opening. In the case of forming one opening, the flow of current is determined according to the size of the opening, so that there is a problem that a uniform current can not be supplied to a plurality of semiconductor layers due to influence of current diffusion. If the current is non-uniform, the current may be biased in one opening, and deterioration may occur at a position where the current is biased in the long term.

이에, 본 개시에서는 패드 전극(70, 80)과 연결 전극(72, 82) 사이에 위치하는 제3 전기적 연결(74) 및 제4 전기적 연결(84)의 개수를 한 개 이상의 복수개로 구성하여 개구의 크기에 상관없이 원활한 전류가 이동하도록 하여 복수의 반도체층에 균일한 전류 공급이 이루어진다.Accordingly, in the present disclosure, the number of the third electrical connection 74 and the fourth electrical connection 84 located between the pad electrodes 70, 80 and the connection electrodes 72, 82 is made up of one or more than one, So that a uniform current can be supplied to the plurality of semiconductor layers.

복수개의 제3 전기적 연결(74) 및 제4 전기적 연결(84)의 각각의 개구의 크기는 서로 다르게 형성될 수 있지만, 이에 한정되지 않고 동일한 지름을 갖는 크기로 형성될 수도 있다.The sizes of the respective openings of the third electrical connection 74 and the fourth electrical connection 84 may be different from each other, but are not limited thereto and may be of a size having the same diameter.

또한, 앞서 살펴본 바와 같이 제3 전기적 연결(74) 및 제4 전기적 연결(84)이 복수개의 개구로 이루어짐으로써, 한 개로 개구로 이루어진 제1 전기적 연결(73) 및 제2 전기적 연결(83)의 개구의 크기는 제3 전기적 연결(74) 및 제4 전기적 연결(84)의 개구의 크기보다 크게 형성된다.As described above, the third electrical connection 74 and the fourth electrical connection 84 are formed by a plurality of openings, so that the first electrical connection 73 and the second electrical connection 83, The size of the opening is formed to be larger than the size of the openings of the third electrical connection 74 and the fourth electrical connection 84.

제3 전기적 연결(74) 및 제4 전기적 연결(84)이 복수개로 형성된다. 즉, 제3 전기적 연결(74) 및 제4 전기적 연결(84)의 개수는 제1 전기적 연결(73) 및 제2 전기적 연결(83)의 개수보다 많게 형성된다.The third electrical connection 74 and the fourth electrical connection 84 are formed in plural. That is, the number of the third electrical connection 74 and the fourth electrical connection 84 is greater than the number of the first electrical connection 73 and the second electrical connection 83.

도 10은 본 개시에 따른 반도체 발광소자의 다른 예를 설명하기 위한 도면으로서, 비도전성 반사막(91)의 일 예를 설명하는 단면도이다. 도 10에 기재된 비도전성 반사막(91)을 제외하고는 도 7에 기재된 반도체 발광소자와 동일한 특성을 갖는다.10 is a cross-sectional view for explaining another example of the semiconductor light emitting device according to the present disclosure, and explaining an example of the nonconductive reflective film 91. In FIG. Except for the nonconductive reflective film 91 described in Fig. 10, has the same characteristics as those of the semiconductor light emitting device described in Fig.

도 10에 도시한 바와 같이, 반도체 발광소자의 비도전성 반사막(91)은 단일의 유전체층으로 이루어질 수도 있고, 다층구조를 가질 수도 있다. 본 예에서 비도전성 반사막(91)은 금속 반사막에 의한 빛흡수 감소를 위해 비도전성 물질로 형성되며, 다층 구조의 일 예로, 비도전성 반사막(91)은 유전체막(91b), 분포 브래그 리플렉터(91a; Distributed Bragg Reflector) 및 클래드막(91c)을 포함한다.As shown in Fig. 10, the non-conductive reflective film 91 of the semiconductor light emitting element may be composed of a single dielectric layer or may have a multilayer structure. In this example, the non-conductive reflective film 91 is formed of a non-conductive material in order to reduce light absorption by the metal reflective film, and the non-conductive reflective film 91 includes a dielectric film 91b, a distributed Bragg reflector 91a (Distributed Bragg Reflector) and a clad film 91c.

본 예에 따라 반도체 발광소자를 형성함에 있어서, 오믹 전극(71, 81)과 같은 구조물로 인해 높이차가 생기게 된다. 따라서, 정밀성을 요하는 분포 브래그 리플렉터(91a)의 증착에 앞서, 일정 두께의 유전체막(91b)를 형성함으로써, 분포 브래그 리플렉터(91a)를 안정적으로 제조할 수 있게 되며, 빛의 반사에도 도움을 줄 수 있다.According to this embodiment, in forming the semiconductor light emitting device, a height difference may occur due to the same structure as the ohmic electrodes 71 and 81. Therefore, by forming the dielectric film 91b having a certain thickness prior to the deposition of the distribution Bragg reflector 91a requiring precision, it is possible to stably manufacture the distribution Bragg reflector 91a, You can give.

유전체막(91b)의 재질은 SiO2가 적당하며, 그 두께는 0.2um ~ 2.0um 가 바람직하다. 유전체막(91b)의 두께가 너무 얇은 경우에는 높이가 2um ~ 3um 정도인 오믹 전극(71, 81) 및 섬형 오믹 전극(76, 86)을 잘 덮기에 불충분할 수 있고, 너무 두꺼운 경우에는 후속하는 제1 전기적 연결(73), 제2 전기적 연결(83), 추가의 제1 전기적 연결(77) 및 추가의 제2 전기적 연결(87) 형성공정에 부담이 될 수 있다. 유전체막(91b)의 두께는 그 뒤에 후속하는 분포 브래그 리플렉터(91a)의 두께보다 두꺼울 수도 있다. 또한, 유전체막(91b)은 소자 신뢰성 확보에 보다 적합한 방법으로 형성할 필요가 있다. 예를 들어, SiO2로 된 유전체막(91b)은 화학 기상 증착법(CVD; Chemical Vapor Deposition), 그 중에서도 플라즈마 화학 기상 증착법(PECVD; Plasma Enhanced CVD)에 의해 형성하는 것이 바람직하다. 상기 높이차를 완화하는데(step coverage), 화학 기상 증착법이 전자선 증착법(E-Beam Evaporation) 등과 같은 물리 증착법(PVD; Physical Vapor Deposition)에 비해 유리하기 때문이다. 구체적으로, 전자선 증착법(E-Beam Evaporation)으로 유전체막(91b)를 형성하면, 상기 높이차가 있는 영역에서 유전체막(91b)이 설계된 두께로 형성되기 어렵고, 이로 인해 빛의 반사율이 저하될 수 있고, 전기적 절연에도 문제가 생길 수 있다. 따라서, 유전체막(91b)은 높이차 감소와 확실한 절연을 위해 화학 기상 증착법으로 형성되는 것이 바람직하다. 따라서, 반도체 발광소자의 신뢰성을 확보하면서도 반사막으로서 의 기능을 확보할 수 있게 된다.SiO 2 is suitable as the material of the dielectric film 91b, and its thickness is preferably 0.2 um to 2.0 um. If the thickness of the dielectric film 91b is too thin, it may be insufficient to sufficiently cover the ohmic electrodes 71 and 81 and the island-shaped Ohmic electrodes 76 and 86 having a height of about 2 to 3 μm. If the dielectric film 91b is too thick, The first electrical connection 73, the second electrical connection 83, the additional first electrical connection 77, and the additional second electrical connection 87 may be burdensome. The thickness of the dielectric film 91b may be thicker than the thickness of the subsequent distributed Bragg reflector 91a. Further, the dielectric film 91b needs to be formed by a method that is more suitable for ensuring reliability of the device. For example, the dielectric film 91b made of SiO 2 is preferably formed by CVD (Chemical Vapor Deposition), in particular, plasma enhanced chemical vapor deposition (PECVD). This is because chemical vapor deposition is more advantageous than physical vapor deposition (PVD) such as electron beam evaporation (E-Beam Evaporation) in step coverage. Specifically, when the dielectric film 91b is formed by E-Beam Evaporation, the dielectric film 91b is hardly formed in the designed thickness in the height difference region, and the reflectance of light may be lowered , There may be a problem in electrical insulation. Therefore, it is preferable that the dielectric film 91b is formed by a chemical vapor deposition method for reducing the height difference and ensuring insulation. Therefore, it is possible to secure the function of the reflective film while securing the reliability of the semiconductor light emitting element.

분포 브래그 리플렉터(91a)는 유전체막(91b) 위에 형성된다. 분포 브래그 리플렉터(91a)는 반사율이 다른 물질의 반복 적층, 예를 들어, SiO2/TiO2, SiO2/Ta2O2, 또는 SiO2/HfO의 반복 적층으로 이루어질 수 있다. 이 외에도 분포 브래그 리플렉터(91a)는 Ta2O5, HfO, ZrO, SiN 등 고 굴절률 물질과 이보다 굴절률이 낮은 유전체 박막(대표적으로 SiO2)등의 조합으로 이루어질 수 있다. 예를 들어, 분포 브래그 리플렉터(95a)는 SiO2/TiO2, SiO2/Ta2O2, 또는 SiO2/HfO의 반복 적층으로 이루어질 수 있으며, Blue 빛에 대해서는 SiO2/TiO2가 반사효율이 좋고, UV 빛에 대해서는 SiO2/Ta2O2, 또는 SiO2/HfO가 반사효율이 좋을 것이다. 분포 브래그 리플렉터(91a)가 SiO2/TiO2로 구성되는 경우 활성층(40)으로부터 나오는 빛의 파장의 1/4의 광학 두께를 기본으로 입사 각도와 파장에 따른 반사율 등을 고려해서 최적화 공정을 거치는 것이 바람직하며, 반드시 각 층의 두께가 파장의 1/4 광학 두께를 지켜야 하는 것은 아니다. 그 조합의 수는 4 ~ 40 페어(pairs)가 적합하다. 분포 브래그 리플렉터(91a)가 SiO2/TiO2의 반복적층 구조로 이루어지는 경우, 분포 브래그 리플렉터(91a)는 물리 증착법(PVD; Physical Vapor Deposition), 그 중에서도 전자선 증착법(E-Beam Evaporation) 또는, 스퍼터링법(Sputtering) 또는 열 증착법(Thermal Evaporation)에 의해 형성하는 것이 바람직하다.The distribution Bragg reflector 91a is formed on the dielectric film 91b. Distributed Bragg reflector (91a) has a reflectivity can be made by repeatedly laminating, for example, SiO 2 / TiO 2, SiO 2 / Ta 2 O 2, or a repeating stack of SiO 2 / HfO of other materials. In addition, distributed Bragg reflector (91a) can be configured with a combination, such as Ta 2 O 5, HfO, ZrO , SiN , such as high refractive index material than the low dielectric thin film (typically, SiO 2) refractive index. For example, a distributed Bragg reflector (95a) is a SiO 2 / TiO 2, SiO 2 / Ta 2 O 2, or SiO 2 / can be made by repeated lamination of HfO and, Blue on for SiO 2 / TiO 2 the reflection efficiency light , And SiO 2 / Ta 2 O 2 or SiO 2 / HfO for the UV light will have a good reflection efficiency. When the distributed Bragg reflector 91a is made of SiO2 / TiO2, it is preferable to go through an optimization process in consideration of the incident angle and the reflectance depending on wavelength based on the optical thickness of 1/4 of the wavelength of light emitted from the active layer 40 And the thickness of each layer does not necessarily have to satisfy the optical thickness of 1/4 of the wavelength. The number of combinations is 4 to 40 pairs. In the case where the distribution Bragg reflector 91a has a repetitive layer structure of SiO 2 / TiO 2 , the distribution Bragg reflector 91 a may be formed by physical vapor deposition (PVD), E-beam evaporation or sputtering It is preferably formed by sputtering or thermal evaporation.

클래드막(91c)은 Al2O3와 같은 금속 산화물, SiO2, SiON와 같은 유전체막(91b), MgF, CaF, 등의 물질로 이루어질 수 있다. 클래드막(91c)은 λ/4n 내지 3.0um의 두께를 가지는 것이 바람직하다. 여기서 λ는 활성층(40)에서 생성된 빛의 파장이고, n은 클래드막(91c)을 이루는 물질의 굴절률이다. λ가 450nm(4500A)인 경우에, 4500/4*1.46 = 771A 이상의 두께로 형성될 수 있다.A clad layer (91c) may be formed of a dielectric film (91b), material of MgF, CaF, such as a metal oxide, SiO 2, SiON, such as Al 2 O 3. It is preferable that the clad film 91c has a thickness of lambda / 4n to 3.0 um. Where lambda is the wavelength of the light generated in the active layer 40 and n is the refractive index of the material forming the clad film 91c. and 4500/4 * 1.46 = 771A or more when? is 450 nm (4500 A).

다수 쌍의 SiO2/TiO2로 이루어지는 분포 브래그 리플랙터(91a)의 최상층이 TiO2가 될 수도 있지만, 만약 λ/4n 정도 두께를 가지는 SiO2층으로 이루어질 수 있다는 것을 고려한다면, 클래드막(91c)은 아래에 위치하게 되는 분포 브래그 리플랙터(91a)의 최상층과 차별되도록 λ/4n보다 두꺼운 것이 바람직하다. 그러나 후속하는 개구 형성공정에 부담이 될 뿐만 아니라 두께 증가가 효율 향상에 기여하지 못하고 재료비만 증가시킬 수 있기 때문에 클래드막(91c)은 3.0um 이상으로 너무 두꺼운 것은 바람직하지 않다. 따라서 후속 공정에 부담을 주지 않기 위해, 클래드막(91c) 두께의 최대치는 1um ~ 3um 이내로 형성되는 것이 적당할 것이다.Considering that the uppermost layer of the distributed Bragg reflector 91a composed of a large number of pairs of SiO 2 / TiO 2 may be TiO 2 , but considering that it can be made of an SiO 2 layer having a thickness of λ / 4n, Is preferably thicker than? / 4n so as to be differentiated from the uppermost layer of the distribution Bragg reflector 91a located below. However, it is not only burdensome to the subsequent opening forming process, but also increases the thickness because the cladding film 91c can increase the material cost without contributing to the improvement of the efficiency. Therefore, in order not to burden the subsequent process, it is appropriate that the maximum value of the thickness of the clad film 91c is formed within 1 mu m to 3 mu m.

그러나 경우에 따라 3.0um 이상으로 형성되는 것이 불가능한 것은 아니다. 빛의 반사 및 가이드를 위해 제1 분포 브래그 리플렉터(91a)의 유효 굴절률이 유전체막(91b)의 굴절률보다 큰 것이 바람직하다. 분포 브래그 리플렉터(91a)와 패드 전극(70, 80)이 직접 접촉하는 경우에는 분포 브래그 리플렉터(91a)를 통해서 진행하는 빛의 일부가 패드 전극(70, 80)에 의해 흡수될 수 있다. 따라서, 분포 브래그 리플렉터(91a)보다 낮은 굴절률을 가지는 클래드막(91c)을 도입하면 패드 전극(70, 80)에 의한 빛 흡수가 많이 감소될 수 있다. 이렇게 굴절률을 선택하면 유전체막(91b)-분포 브래그 리플렉터(91a)-클래드막(91c)이 광 웨이브가이드(optical waveguide)의 관점에서 설명될 수 있다. 광 웨이브가이드는 빛의 전파부를 그 보다 굴절률이 낮은 물질로 둘러싸서, 전반사를 이용하여, 빛을 안내하는 구조물이다.However, in some cases it is not impossible to form more than 3.0 μm. It is preferable that the effective refractive index of the first distributed Bragg reflector 91a is larger than the refractive index of the dielectric film 91b for light reflection and guidance. When the distribution Bragg reflector 91a directly contacts the pad electrodes 70 and 80, a part of the light traveling through the distribution Bragg reflector 91a can be absorbed by the pad electrodes 70 and 80. Therefore, when the clad film 91c having a refractive index lower than that of the distributed Bragg reflector 91a is introduced, the absorption of light by the pad electrodes 70 and 80 can be greatly reduced. When the refractive index is selected in this way, the dielectric film 91b-distributed Bragg reflector 91a-clad film 91c can be described in terms of an optical waveguide. The optical waveguide is a structure for guiding light by surrounding the propagating portion of the light with a material having a lower refractive index than that of the light guiding portion.

이러한 관점에서, 분포 브래그 리플렉터(91a)를 전파부로 보면, 유전체막(91b)과 클래드막(91c)은 전파부를 둘러싸는 구성으로서 광 웨이브가이드의 일부로 볼 수 있다.From this viewpoint, the dielectric film 91b and the clad film 91c can be seen as a part of the optical waveguide as a configuration surrounding the propagating portion, when the distributed Bragg reflector 91a is regarded as a propagation portion.

예를 들어, 분포 브래그 리플렉터(91a)는 빛의 흡수를 방지하도록 투광성 물질(예; SiO2/TiO2)로 형성되는 경우, 유전체막(91b)은 굴절률이 분포 브래그 리플렉터(91a)의 유효 굴절률보다 작은 유전체(예: SiO2)로 이루어질 수 있다.For example, a distributed Bragg reflector (91a) is a light-transmitting material to prevent absorption of light (for example; SiO 2 / TiO 2) if formed from a dielectric film (91b) has a refractive index distribution of the effective refractive index of the Bragg reflector (91a) Lt; RTI ID = 0.0 &gt; SiO2. &Lt; / RTI &gt;

여기서, 유효 굴절률은 서로 다른 굴절률을 가진 물질들로 이루어진 도파로에서 진행할 수 있는 빛이 가지는 등가 굴절률을 의미한다. 클래드막(91c) 또한 분포 브래그 리플렉터(91a)의 유효 굴절률보다 낮은 물질(예: Al2O3, SiO2, SiON, MgF, CaF)로 이루어질 수 있다. 분포 브래그 리플렉터(91a)가 SiO2/TiO2로 구성되는 경우에, SiO2의 굴절률이 1.46이고, TiO2의 굴절률이 2.4이므로, 분포 브래그 리플렉터의 유효 굴절률은 1.46과 2.4 사이의 값을 가진다. 따라서, 유전체막(91b)이 SiO2로 이루어질 수 있으며, 그 두께는 0.2um ~ 1.0um가 적당하다.Here, the effective refractive index means an equivalent refractive index of light that can travel in a waveguide made of materials having different refractive indices. A clad layer (91c) also distributed low material than the effective refraction index of the Bragg reflector (91a): may be made of (for example, Al 2 O 3, SiO 2, SiON, MgF, CaF). If distributed Bragg reflector (91a) is composed of SiO 2 / TiO 2, and a refractive index of 1.46 of SiO 2, because the refractive index of TiO 2 is 2.4, the effective refractive index of the distributed Bragg reflector has a value of between 1.46 and 2.4. Therefore, the dielectric film 91b may be made of SiO 2 , and the thickness thereof is suitably from 0.2 탆 to 1.0 탆.

클래드막(91c)도 분포 브래그 리플렉터(91a)의 유효굴절률보다 작은 1.46의 굴절률을 가지는 SiO2로 형성될 수 있다.The clad film 91c may also be formed of SiO 2 having a refractive index of 1.46 which is smaller than the effective refractive index of the distributed Bragg reflector 91a.

광 웨이브가이드의 관점에서는 바람직하지 않지만, 본 개시의 전체 기술사상의 관점에서, 유전체막(91b)이 생략되는 경우를 생각해 볼 수 있으며, 분포 브래그 리플렉터(91a)와 클래드막(91c)으로 된 구성을 배제할 이유는 없다. 분 포 브래그 리플렉터(91a) 대신에 유전체인 TiO2 재질의 유전체막(91b)을 포함하는 경우를 생각해 볼 수도 있을 것이다. 분포 브래그 리플렉터(91a)가 가장 위층에 SiO2 층을 구비하는 경우, 클래드막(91c)을 생략하는 경우 또한 생각해 볼 수 있을 것이다. 또한, 실질적으로 횡방향으로 진행하는 빛의 반사율을 고려해서 유전체막(91b)과 분포 브래그 리플렉터(91a)가 설계된다면, 분포 브래그 리플렉터(91a)가 가장 위층에 TiO2 층을 구비하는 경우에도 클래드막(91c)을 생략하는 경우 또한 생각해 볼 수 있을 것이다.The dielectric film 91b may be omitted from the viewpoint of the entire technical idea of the present disclosure and it is also possible to consider the configuration of the distributed Bragg reflector 91a and the clad film 91c There is no reason to exclude. It may be considered to include a dielectric film 91b made of TiO 2 which is a dielectric instead of the distributed Bragg reflector 91a. It is also conceivable to omit the clad film 91c when the distributed Bragg reflector 91a has the SiO 2 layer as the uppermost layer. If the dielectric film 91b and the distributed Bragg reflector 91a are designed in consideration of the reflectance of light traveling substantially in the transverse direction, even if the distributed Bragg reflector 91a has the TiO 2 layer as the uppermost layer, It is also conceivable to omit the film 91c.

이와 같이, 유전체막(91b), 분포 브래그 리플렉터(91a) 및 클래드막(91c)은 비도전성 반사막(91)으로서 광 웨이브가이드의 역할을 수행하며, 전체 두께가 1 ~ 8um인 것이 바람직하다. 분포 브래그 리플렉터(91a)는 수직 방향에 가까운 빛일수록 반사율이 높아서, 대략 99% 이상 반사한다.Thus, the dielectric film 91b, the distributed Bragg reflector 91a, and the clad film 91c serve as a non-conductive reflective film 91 as a waveguide, and preferably have a total thickness of 1 to 8 um. The distribution Bragg reflector 91a has a higher reflectance as the light closer to the vertical direction reflects more than 99%.

도 11은 본 개시에 따른 반도체 발광소자의 또 다른 예를 설명하기 위한 도면으로서, 광흡수 방지막(41)을 포함하는 일 예를 설명하는 도면이다. 도 11에 기재된 비도전성 반사막(91)을 제외하고는 도 7에 기재된 반도체 발광소자와 동일한 특성을 갖는다.11 is a view for explaining another example of the semiconductor light emitting device according to the present disclosure, and is a view for explaining an example in which the light absorption preventing film 41 is included. Except for the nonconductive reflective film 91 described in Fig. 11, has the same characteristics as those of the semiconductor light emitting device described in Fig.

도 11에 도시한 바와 같이, 반도체 발광소자는 제2 반도체층(50)과 전류 확산 전극(60) 사이에 제2 오믹 전극(81) 및 제2 전기적 연결(83)에 각각 대응하게 광흡수 방지막(41)을 포함한다.11, the semiconductor light emitting element is provided between the second semiconductor layer 50 and the current diffusion electrode 60 in correspondence with the second ohmic electrode 81 and the second electrical connection 83, (41).

광흡수 방지막(41)은 SiO2, TiO2 등으로 형성될 수 있으며, 활성층(40)에서 발생된 빛의 일부 또는 전부를 반사하는 기능만을 가져도 좋고, 제2 오믹 전극(81) 및 제2 전기적 연결(83)으로부터 바로 아래로 전류가 흐르지 못하도록 하는 기능만을 가져도 좋고, 양자의 기능을 모두 가져도 좋다.The light absorption preventing film 41 may be formed of SiO 2 or TiO 2 and may have a function of reflecting a part or all of the light generated in the active layer 40. The second ohmic electrode 81 and the second electrical connection It may have only the function of preventing the current from flowing directly downward from the electrode 83 and may have both functions.

도 12는 본 개시에 따른 반도체 발광소자의 또 다른 예를 설명하기 위한 도면으로서, 가지 전극(75, 85)가 확장부(79, 89)을 포함하는 일 예를 설명하는 도면이다. 도 12에 기재된 확장부(79, 89)를 제외하고는 도 7 및 도 8에 기재된 반도체 발광소자와 동일한 특성을 갖는다.12 is a view for explaining another example of the semiconductor light emitting device according to the present disclosure, and is a view for explaining an example in which branch electrodes 75 and 85 include extension portions 79 and 89. FIG. Except for the extension portions 79 and 89 shown in FIG. 12, the same characteristics as those of the semiconductor light emitting device described in FIGS.

도 12에 도시한 바와 같이, 가지 전극(85,75)은 폭이 일정한 연장부(E)와, 연장부(E)보다 폭이 큰 확장부(79, 89)를 포함한다. 이와 같이, 가지 전극(85,75)은 그 폭이 일정하거나 위치에 따라 변하는 예가 가능하며, 직선형 가지 전극뿐만 아니라 곡선형 가지 전극의 경우도 포함한다.As shown in Fig. 12, the branch electrodes 85 and 75 include an extension E having a constant width and extensions 79 and 89 having a width wider than the extension E. As described above, the branch electrodes 85 and 75 may have a constant width or vary depending on the position, and include not only a straight branch electrode but also a curved branch electrode.

이하 본 개시의 다양한 실시 형태에 대하여 설명한다.Various embodiments of the present disclosure will be described below.

(1) 반도체 발광소자에 있어서, 제1 도전성을 가지는 제1 반도체층, 제1 도전성과 다른 제2 도전성을 가지는 제2 반도체층 및 제1 반도체층과 제2 반도체층 사이에 개재되며 전자와 정공의 재결합을 통해 빛을 생성하는 활성층을 가지는 복수의 반도체층; 활성층에서 생성된 빛을 제1 반도체층 측으로 반사하도록 복수의 반도체층 위에 형성된 비도전성 반사막; 비도전성 반사막 위에 형성된 절연층; 제1 반도체층과 전기적으로 연결되며 전자와 정공 중 하나를 공급하는 제1 전극부; 그리고 제2 반도체층과 전기적으로 연결되며 전자와 정공 중 나머지 하나를 공급하는 제2 전극부를 포함하며, 제1 전극부와 제2 전극부 중 적어도 하나는: 비도전성 반사막 위에 형성된 연결 전극; 비도전성 반사막을 관통하여 연결 전극과 복수의 반도체층을 전기적으로 연결하는 제1 전기적 연결; 절연층 위에 형성된 패드 전극; 절연층을 관통하여 패드 전극과 연결 전극을 전기적으로 연결하는 제2 전기전 연결; 복수의 반도체층과 비도전성 반사막 사이에 형성되는 가지 전극; 그리고 가지 전극과 연결 전극을 전기적으로 연결하는 추가의 전기적 연결을 포함하고, 추가의 전기적 연결은 제1 전극부와 제2 전극부 중 하나의 전극부에 위치하는 반도체 발광소자.(1) A semiconductor light emitting device comprising: a first semiconductor layer having a first conductivity; a second semiconductor layer having a second conductivity different from the first conductivity; and a second semiconductor layer interposed between the first and second semiconductor layers, A plurality of semiconductor layers having active layers for generating light through recombination of the semiconductor layers; A non-conductive reflective film formed on the plurality of semiconductor layers to reflect light generated in the active layer toward the first semiconductor layer; An insulating layer formed on the non-conductive reflective film; A first electrode part electrically connected to the first semiconductor layer and supplying one of electrons and holes; And a second electrode part electrically connected to the second semiconductor layer and supplying the remaining one of electrons and holes, and at least one of the first electrode part and the second electrode part comprises: a connection electrode formed on the non-conductive reflective film; A first electrical connection for electrically connecting the connection electrode and the plurality of semiconductor layers through the non-conductive reflective film; A pad electrode formed on the insulating layer; A second electrical connection for electrically connecting the pad electrode and the connection electrode through the insulating layer; A branched electrode formed between the plurality of semiconductor layers and the non-conductive reflective film; And a further electrical connection for electrically connecting the branch electrode and the connection electrode, wherein the further electrical connection is located in one of the first electrode portion and the second electrode portion.

(2) 추가의 전기적 연결은 적어도 한 개 이상인 반도체 발광소자.(2) The semiconductor light emitting device according to claim 1, wherein the additional electrical connection is at least one or more.

(3) 제1 전극부는: 비도전성 반사막 위에 형성된 제1 도전성의 제1 연결 전극; 비도전성 반사막을 관통하여 제1 도전성의 제1 반도체층과 제1 도전성의 제1 연결 전극을 전기적으로 연통하는 제1 도전성의 제1 전기적 연결; 절연층 위에 형성된 제1 도전성의 제1 패드 전극; 그리고 절연층을 관통하여 제1 도전성의 제1 연결 전극과 제1 도전성의 제1 패드 전극을 전기적으로 연통하는 제1 도전성의 제2 전기적 연결;을 포함하고, 제2 전극부는: 비도전성 반사막 위에 형성된 제2 도전성의 제2 연결 전극; 비도전성 반사막을 관통하여 제2 도전성의 제2 반도체층과 제2 도전성의 제2 연결 전극을 전기적으로 연통하는 제2 도전성의 제1 전기적 연결; 절연층 위에 형성된 제2 도전성의 제2 패드 전극; 그리고 절연층을 관통하여 제2 도전성의 제2 연결 전극과 제2 도전성의 제2 패드 전극을 전기적으로 연통하는 제2 도전성의 제2 전기적 연결;을 포함하는 반도체 발광소자.(3) The first electrode unit includes: a first conductive connection electrode formed on the non-conductive reflective film; A first electrical connection of a first conductivity through the non-conductive reflective film to electrically connect the first conductive semiconductor first layer and the first conductive first connection electrode; A first conductive pad electrode formed on the insulating layer; And a second electrical connection of a first conductive type that electrically connects the first conductive connection electrode and the first conductive first pad electrode through the insulating layer, and the second electrode portion includes: A second connecting electrode of a second conductive type formed; A first electrical connection of a second conductivity for electrically communicating the second conductive second semiconductor layer and the second conductive second connection electrode through the non-conductive reflective film; A second conductive pad electrode formed on the insulating layer; And a second conductive second electrical connection through the insulating layer to electrically connect the second conductive connection electrode and the second conductive second pad electrode.

(4) 제1 도전성의 제1 반도체층과 제1 도전성의 제1 전기적 연결 사이에 형성된 제1 도전성의 제1 오믹 전극; 및 제2 도전성의 제2 반도체층과 제2 도전성의 제1 전기적 연결 사이에 형성된 제2 도전성의 제2 오믹 전극;을 포함하고, 가지 전극은 제1 오믹 전극으로부터 길게 뻗은 제1 가지 전극 또는 제2 오믹 전극으로부터 길게 뻗은 제2 가지 전극 중 적어도 하나를 포함하는 반도체 발광소자.(4) a first conductive first ohmic electrode formed between the first semiconductor layer of the first conductivity and the first electrical connection of the first conductivity; And a second conductive ohmic electrode formed between the second conductive semiconductor layer and the first electrical connection of the second conductivity, and the branched electrode comprises a first branched electrode or a second branched electrode extending from the first ohmic electrode, 2 ohmic electrode, and a second branched electrode extending from the ohmic electrode.

(5) 제1 도전성의 제1 반도체층과 제1 도전성의 제1 전기적 연결 사이에 형성된 제1 오믹 전극; 및 제2 도전성의 제2 반도체층과 제2 도전성의 제1 전기적 연결 사이에 형성된 제2 오믹 전극;을 포함하고, 가지 전극은 제1 반도체층 위에서 제1 오믹 전극으로부터 제2 전극부 방향으로 길게 뻗은 제1 가지 전극이고, 제1 가지 전극은 비도전성 반사막을 관통하는 추가의 제2 전기적 연결에 의해 제2 연결 전극과 전기적으로 연결되는 반도체 발광소자.(5) a first ohmic electrode formed between the first semiconductor layer of the first conductivity and the first electrical connection of the first conductivity; And a second ohmic electrode formed between the second conductive semiconductor layer and the first electrical connection of the second conductivity, wherein the branched electrode extends from the first ohmic electrode toward the second electrode portion on the first semiconductor layer, Wherein the first branched electrode is electrically connected to the second connection electrode by an additional second electrical connection through the nonconductive reflective film.

(6) 추가의 제2 전기적 연결은 제2 도전성의 제1 전기적 연결과 떨어져 위치하는 반도체 발광소자.(6) A further second electrical connection is located apart from the first electrical connection of the second conductivity.

(7) 제1 도전성의 제1 반도체층과 제1 도전성의 제1 전기적 연결 사이에 형성된 제1 오믹 전극; 및 제2 도전성의 제2 반도체층과 제2 도전성의 제1 전기적 연결 사이에 형성된 제2 오믹 전극;을 포함하고, 가지 전극은 제2 반도체층 위에서 제2 오믹 전극으로부터 제1 전극부 방향으로 길게 뻗은 제2 가지 전극이고, 제2 가지 전극은 비도전성 반사막을 관통하는 추가의 제1 전기적 연결에 의해 제1 연결 전극과 전기적으로 연결되는 반도체 발광소자.(7) a first ohmic electrode formed between the first semiconductor layer of the first conductivity and the first electrical connection of the first conductivity; And a second ohmic electrode formed between the second conductive semiconductor layer and the first electrical connection of the second conductivity, wherein the branched electrode is extended from the second ohmic electrode toward the first electrode portion on the second semiconductor layer, And the second branch electrode is electrically connected to the first connection electrode by an additional first electrical connection through the nonconductive reflection film.

(8) 추가의 제1 전기적 연결은 제1 도전성의 제1 전기적 연결과 떨어져 위치하는 반도체 발광소자.(8) A further first electrical connection is located apart from a first electrical connection of the first conductivity.

(9) 제1 도전성의 제1 반도체층과 제1 도전성의 제1 전기적 연결 사이에 형성된 제1 도전성의 제1 오믹 전극; 및 제2 도전성의 제2 반도체층과 제2 도전성의 제1 전기적 연결 사이에 형성된 제2 도전성의 제2 오믹 전극;을 포함하고, 가지 전극은 제1 오믹 전극으로부터 길게 뻗은 제1 가지 전극 및 제2 오믹 전극으로부터 길게 뻗은 제2 가지 전극을 포함하는 반도체 발광소자.(9) a first conductive first ohmic electrode formed between the first semiconductor layer of the first conductivity and the first electrical connection of the first conductivity; And a second conductive ohmic electrode formed between the second conductive semiconductor layer and the first electrical connection of the second conductivity, wherein the branched electrode comprises a first branched electrode extending from the first ohmic electrode and a second branched electrode And a second branched electrode extended from the second ohmic electrode.

(10) 제2 전기적 연결의 개수는 제1 전기적 연결의 개수보다 많은 반도체 발광소자.(10) The number of the second electrical connections is larger than the number of the first electrical connections.

(11) 절연층은 유전체로 형성되고, 비도전성 반사막은 DBR(Distributed Bragg Reflector) 또는 ODR(Omni-Directional Reflector)을 포함하는 반도체 발광소자.(11) The semiconductor light-emitting device as claimed in any one of the preceding claims, wherein the insulating layer is formed of a dielectric material, and the non-conductive reflective film comprises DBR (Distributed Bragg Reflector) or ODR (Omni-Directional Reflector).

(12) 가지 전극은: 폭이 일정한 연장부; 그리고 연장부가 연결되며 연장부보다 폭이 큰 확장부;를 포함하는 반도체 발광소자.(12) The branched electrodes are: an extension having a constant width; And an extension portion connected to the extension portion and having a larger width than the extension portion.

본 개시에 따른 반도체 발광소자에 의하면, 제1 도전성의 가지 전극과 제1 도전성과 다른 제2 도전성의 전극을 전기적 연결을 사용하여 전기적으로 연통시킴으로써, 전류 공급을 원활하게 하여 전류 확산의 균일성이 향상된다.According to the semiconductor light emitting device of the present disclosure, by electrically connecting the branch electrode of the first conductivity type and the second conductive electrode of the first conductivity type to the electrode of the second conductive type by electrical connection, uniformity of current diffusion .

이에 따라 하나의 전기적 연결로 전류가 집중되어 전류 쏠림 현상에 의한 열화 또는 끊김 현상이 감소하여 반도체 발광소자의 발광의 균일성이 더욱 향상된다.As a result, the current is concentrated by one electrical connection, and deterioration or interruption due to the current leaking phenomenon is reduced, so that the uniformity of light emission of the semiconductor light emitting device is further improved.

그리고 본 개시에 따른 반도체 발광소자에 의하면, 복수의 발광부를 가지는 반도체 발광소자에서 복수개의 개구를 통해 상부 전극과 복수의 반도체층을 전기적으로 연결함으로써 전류 확산의 균일성이 향상된다.According to the semiconductor light emitting device of the present disclosure, the uniformity of the current diffusion is improved by electrically connecting the upper electrode and the plurality of semiconductor layers through the plurality of openings in the semiconductor light emitting device having the plurality of light emitting portions.

78, 88 : 전극부 71, 81 : 오믹 전극
76, 86 : 섬형 오믹 전극 72, 82 : 연결 전극
73, 74, 83, 84 : 전기적 연결 77, 87 : 추가의 전기적 연결
78, 88 : 가지 전극 70, 80 : 패드 전극
91 : 비도전성 반사막 95 : 절연층
78, 88: electrode portion 71, 81: ohmic electrode
76, 86: island-shaped ohmic electrode 72, 82: connecting electrode
73, 74, 83, 84: electrical connection 77, 87: additional electrical connection
78, 88: branch electrode 70, 80: pad electrode
91: non-conductive reflective film 95: insulating layer

Claims (12)

반도체 발광소자에 있어서,
제1 도전성을 가지는 제1 반도체층, 제1 도전성과 다른 제2 도전성을 가지는 제2 반도체층 및 제1 반도체층과 제2 반도체층 사이에 개재되며 전자와 정공의 재결합을 통해 빛을 생성하는 활성층을 가지는 복수의 반도체층;
활성층에서 생성된 빛을 제1 반도체층 측으로 반사하도록 복수의 반도체층 위에 형성된 비도전성 반사막;
비도전성 반사막 위에 형성된 절연층;
제1 반도체층과 전기적으로 연결되며 전자와 정공 중 하나를 공급하는 제1 전극부; 그리고
제2 반도체층과 전기적으로 연결되며 전자와 정공 중 나머지 하나를 공급하는 제2 전극부를 포함하며,
제1 전극부와 제2 전극부 중 적어도 하나는:
비도전성 반사막 위에 형성된 연결 전극;
비도전성 반사막을 관통하여 연결 전극과 복수의 반도체층을 전기적으로 연결하는 제1 전기적 연결;
절연층 위에 형성된 패드 전극;
절연층을 관통하여 패드 전극과 연결 전극을 전기적으로 연결하는 제2 전기전 연결;
복수의 반도체층과 비도전성 반사막 사이에 형성되는 가지 전극; 그리고
가지 전극과 연결 전극을 전기적으로 연결하는 추가의 전기적 연결을 포함하고,
추가의 전기적 연결은 제1 전극부와 제2 전극부 중 하나의 전극부에 위치하는 반도체 발광소자.
In the semiconductor light emitting device,
A first semiconductor layer having a first conductivity, a second semiconductor layer having a second conductivity different from the first conductivity, and an active layer disposed between the first and second semiconductor layers and generating light through recombination of electrons and holes, A plurality of semiconductor layers;
A non-conductive reflective film formed on the plurality of semiconductor layers to reflect light generated in the active layer toward the first semiconductor layer;
An insulating layer formed on the non-conductive reflective film;
A first electrode part electrically connected to the first semiconductor layer and supplying one of electrons and holes; And
And a second electrode part electrically connected to the second semiconductor layer and supplying the remaining one of electrons and holes,
At least one of the first electrode portion and the second electrode portion includes:
A connection electrode formed on the non-conductive reflective film;
A first electrical connection for electrically connecting the connection electrode and the plurality of semiconductor layers through the non-conductive reflective film;
A pad electrode formed on the insulating layer;
A second electrical connection for electrically connecting the pad electrode and the connection electrode through the insulating layer;
A branched electrode formed between the plurality of semiconductor layers and the non-conductive reflective film; And
And an additional electrical connection for electrically connecting the branch electrode to the connection electrode,
Wherein the additional electrical connection is located in one of the first electrode portion and the second electrode portion.
청구항 1에 있어서,
추가의 전기적 연결은 적어도 한 개 이상인 반도체 발광소자.
The method according to claim 1,
Wherein the additional electrical connection is at least one or more than one.
청구항 1에 있어서,
제1 전극부는:
비도전성 반사막 위에 형성된 제1 도전성의 제1 연결 전극;
비도전성 반사막을 관통하여 제1 도전성의 제1 반도체층과 제1 도전성의 제1 연결 전극을 전기적으로 연통하는 제1 도전성의 제1 전기적 연결;
절연층 위에 형성된 제1 도전성의 제1 패드 전극; 그리고
절연층을 관통하여 제1 도전성의 제1 연결 전극과 제1 도전성의 제1 패드 전극을 전기적으로 연통하는 제1 도전성의 제2 전기적 연결;을 포함하고,
제2 전극부는:
비도전성 반사막 위에 형성된 제2 도전성의 제2 연결 전극;
비도전성 반사막을 관통하여 제2 도전성의 제2 반도체층과 제2 도전성의 제2 연결 전극을 전기적으로 연통하는 제2 도전성의 제1 전기적 연결;
절연층 위에 형성된 제2 도전성의 제2 패드 전극; 그리고
절연층을 관통하여 제2 도전성의 제2 연결 전극과 제2 도전성의 제2 패드 전극을 전기적으로 연통하는 제2 도전성의 제2 전기적 연결;을 포함하는 반도체 발광소자.
The method according to claim 1,
The first electrode portion includes:
A first conductive connection electrode formed on the non-conductive reflective film;
A first electrical connection of a first conductivity through the non-conductive reflective film to electrically connect the first conductive semiconductor first layer and the first conductive first connection electrode;
A first conductive pad electrode formed on the insulating layer; And
And a second electrical connection of a first conductive type that electrically connects the first conductive connection electrode and the first conductive first pad electrode through the insulating layer,
The second electrode portion includes:
A second conductive connection electrode formed on the non-conductive reflective film;
A first electrical connection of a second conductivity for electrically communicating the second conductive second semiconductor layer and the second conductive second connection electrode through the non-conductive reflective film;
A second conductive pad electrode formed on the insulating layer; And
And a second conductive second electrical connection through the insulating layer to electrically connect the second conductive connection electrode and the second conductive second pad electrode.
청구항 3에 있어서,
제1 도전성의 제1 반도체층과 제1 도전성의 제1 전기적 연결 사이에 형성된 제1 도전성의 제1 오믹 전극; 및
제2 도전성의 제2 반도체층과 제2 도전성의 제1 전기적 연결 사이에 형성된 제2 도전성의 제2 오믹 전극;을 포함하고,
가지 전극은 제1 오믹 전극으로부터 길게 뻗은 제1 가지 전극 또는 제2 오믹 전극으로부터 길게 뻗은 제2 가지 전극 중 적어도 하나를 포함하는 반도체 발광소자.
The method of claim 3,
A first conductive first ohmic electrode formed between the first semiconductor layer of the first conductivity and the first electrical connection of the first conductivity; And
And a second conductive ohmic electrode formed between the second semiconductor layer of the second conductivity and the first electrical connection of the second conductivity,
The branched electrode includes at least one of a first branched electrode extending from the first ohmic electrode or a second branched electrode extending from the second ohmic electrode.
청구항 3에 있어서,
제1 도전성의 제1 반도체층과 제1 도전성의 제1 전기적 연결 사이에 형성된 제1 오믹 전극; 및
제2 도전성의 제2 반도체층과 제2 도전성의 제1 전기적 연결 사이에 형성된 제2 오믹 전극;을 포함하고,
가지 전극은 제1 반도체층 위에서 제1 오믹 전극으로부터 제2 전극부 방향으로 길게 뻗은 제1 가지 전극이고,
제1 가지 전극은 비도전성 반사막을 관통하는 추가의 제2 전기적 연결에 의해 제2 연결 전극과 전기적으로 연결되는 반도체 발광소자.
The method of claim 3,
A first ohmic electrode formed between the first semiconductor layer of the first conductivity and the first electrical connection of the first conductivity; And
And a second ohmic electrode formed between the second semiconductor layer of the second conductivity and the first electrical connection of the second conductivity,
The branch electrode is a first branched electrode extending from the first ohmic electrode toward the second electrode portion on the first semiconductor layer,
Wherein the first branched electrode is electrically connected to the second connection electrode by a second electrical connection through the non-conductive reflective film.
청구항 5에 있어서,
추가의 제2 전기적 연결은 제2 도전성의 제1 전기적 연결과 떨어져 위치하는 반도체 발광소자.
The method of claim 5,
And the additional second electrical connection is located away from the first electrical connection of the second electrical conductivity.
청구항 3에 있어서,
제1 도전성의 제1 반도체층과 제1 도전성의 제1 전기적 연결 사이에 형성된 제1 오믹 전극; 및
제2 도전성의 제2 반도체층과 제2 도전성의 제1 전기적 연결 사이에 형성된 제2 오믹 전극;을 포함하고,
가지 전극은 제2 반도체층 위에서 제2 오믹 전극으로부터 제1 전극부 방향으로 길게 뻗은 제2 가지 전극이고,
제2 가지 전극은 비도전성 반사막을 관통하는 추가의 제1 전기적 연결에 의해 제1 연결 전극과 전기적으로 연결되는 반도체 발광소자.
The method of claim 3,
A first ohmic electrode formed between the first semiconductor layer of the first conductivity and the first electrical connection of the first conductivity; And
And a second ohmic electrode formed between the second semiconductor layer of the second conductivity and the first electrical connection of the second conductivity,
The branch electrode is a second branched electrode extending from the second ohmic electrode on the second semiconductor layer toward the first electrode portion,
And the second branched electrode is electrically connected to the first connection electrode by a further first electrical connection through the non-conductive reflective film.
청구항 7에 있어서,
추가의 제1 전기적 연결은 제1 도전성의 제1 전기적 연결과 떨어져 위치하는 반도체 발광소자.
The method of claim 7,
Wherein the further first electrical connection is located away from the first electrical connection of the first electrical conductivity.
청구항 3에 있어서,
제1 도전성의 제1 반도체층과 제1 도전성의 제1 전기적 연결 사이에 형성된 제1 도전성의 제1 오믹 전극; 및
제2 도전성의 제2 반도체층과 제2 도전성의 제1 전기적 연결 사이에 형성된 제2 도전성의 제2 오믹 전극;을 포함하고,
가지 전극은 제1 오믹 전극으로부터 길게 뻗은 제1 가지 전극 및 제2 오믹 전극으로부터 길게 뻗은 제2 가지 전극을 포함하는 반도체 발광소자.
The method of claim 3,
A first conductive first ohmic electrode formed between the first semiconductor layer of the first conductivity and the first electrical connection of the first conductivity; And
And a second conductive ohmic electrode formed between the second semiconductor layer of the second conductivity and the first electrical connection of the second conductivity,
The branched electrode includes a first branched electrode extending from the first ohmic electrode and a second branched electrode extending from the second ohmic electrode.
청구항 1에 있어서,
제2 전기적 연결의 개수는 제1 전기적 연결의 개수보다 많은 반도체 발광소자.
The method according to claim 1,
Wherein the number of the second electrical connections is larger than the number of the first electrical connections.
청구항 1에 있어서,
절연층은 유전체로 형성되고,
비도전성 반사막은 DBR(Distributed Bragg Reflector) 또는 ODR(Omni-Directional Reflector)을 포함하는 반도체 발광소자.
The method according to claim 1,
The insulating layer is formed of a dielectric,
The non-conductive reflective film includes a DBR (Distributed Bragg Reflector) or an ODR (Omni-Directional Reflector).
제1항에 있어서,
가지 전극은:
폭이 일정한 연장부; 그리고
연장부가 연결되며 연장부보다 폭이 큰 확장부;를 포함하는 반도체 발광소자.
The method according to claim 1,
Branch electrodes are:
An extension having a constant width; And
And an extension portion connected to the extension portion and having a larger width than the extension portion.
KR1020180058398A 2018-05-23 2018-05-23 Semiconductor light emitting device KR20180096546A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020180058398A KR20180096546A (en) 2018-05-23 2018-05-23 Semiconductor light emitting device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020180058398A KR20180096546A (en) 2018-05-23 2018-05-23 Semiconductor light emitting device

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
KR1020170022380 Division 2017-02-20

Publications (1)

Publication Number Publication Date
KR20180096546A true KR20180096546A (en) 2018-08-29

Family

ID=63435065

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020180058398A KR20180096546A (en) 2018-05-23 2018-05-23 Semiconductor light emitting device

Country Status (1)

Country Link
KR (1) KR20180096546A (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20220064596A (en) * 2020-11-12 2022-05-19 주식회사 에스엘바이오닉스 Semiconductor light emitting device

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20220064596A (en) * 2020-11-12 2022-05-19 주식회사 에스엘바이오닉스 Semiconductor light emitting device

Similar Documents

Publication Publication Date Title
US10008635B2 (en) Semiconductor light-emitting element
CN108475715B (en) Semiconductor light emitting element
US10032960B2 (en) Semiconductor light emitting device of a flip chip and method for manufacturing same
KR20150055390A (en) Semiconductor light emitting device
KR101363496B1 (en) Method of manufacturing semiconductor light emimitting device
US10396248B2 (en) Semiconductor light emitting diode
KR101403632B1 (en) Semiconductor light emimitting device
KR101928309B1 (en) Semiconductor light emitting device manufacturing method
KR101604092B1 (en) Semiconductor light emitting device
KR20180096546A (en) Semiconductor light emitting device
KR101762259B1 (en) Semiconductor light emitting device
KR101378948B1 (en) Semiconductor light emimitting device
KR20160035102A (en) Semiconductor light emitting device
KR101591969B1 (en) Semiconductor light emitting device
KR101553639B1 (en) Semiconductor light emitting device
KR101578484B1 (en) Semiconductor light emitting device
KR101617225B1 (en) Semiconductor light emitting device
KR20160073366A (en) Semiconductor light emitting device
KR101405449B1 (en) Semiconductor light emimitting device
KR101364246B1 (en) Semiconductor light emimitting device
KR101928307B1 (en) Semiconductor light emitting device and method of manufacturing the same
KR101604095B1 (en) Semiconductor light emitting device
KR101617227B1 (en) Semiconductor light emitting device
US20230402490A1 (en) Semiconductor light-emitting device
KR101928312B1 (en) Semiconductor light emitting device

Legal Events

Date Code Title Description
A107 Divisional application of patent