KR101766329B1 - Semiconductor light emitting device - Google Patents

Semiconductor light emitting device Download PDF

Info

Publication number
KR101766329B1
KR101766329B1 KR1020160124002A KR20160124002A KR101766329B1 KR 101766329 B1 KR101766329 B1 KR 101766329B1 KR 1020160124002 A KR1020160124002 A KR 1020160124002A KR 20160124002 A KR20160124002 A KR 20160124002A KR 101766329 B1 KR101766329 B1 KR 101766329B1
Authority
KR
South Korea
Prior art keywords
electrode
layer
semiconductor
light emitting
semiconductor layer
Prior art date
Application number
KR1020160124002A
Other languages
Korean (ko)
Inventor
이성기
박준천
Original Assignee
주식회사 세미콘라이트
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 세미콘라이트 filed Critical 주식회사 세미콘라이트
Priority to KR1020160124002A priority Critical patent/KR101766329B1/en
Application granted granted Critical
Publication of KR101766329B1 publication Critical patent/KR101766329B1/en
Priority to PCT/KR2017/010728 priority patent/WO2018062852A1/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/10—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a light reflecting structure, e.g. semiconductor Bragg reflector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12041—LED
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0008—Processes
    • H01L2933/0033—Processes relating to semiconductor body packages
    • H01L2933/0058—Processes relating to semiconductor body packages relating to optical field-shaping elements

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Led Devices (AREA)

Abstract

The present disclosure relates to a semiconductor light emitting device which comprises: a plurality of semiconductor layers having a first semiconductor layer having a first conductivity, a second semiconductor layer having a second conductivity, and an active layer interposed between the first semiconductor layer and the second semiconductor layer and generating light through recombination of an electron and a hole; a reflective film formed on the plurality of semiconductor layers to reflect the light generated by the active layer to the first semiconductor layer; a first electrode part electrically connected with the first semiconductor layer, and supplying one of the electron and the hole; a second electrode part electrically connected with the second semiconductor layer, and supplying the other one of the electron and the hole; and an electrode display part interposed between the plurality of semiconductor layers and the reflective film.

Description

반도체 발광소자 {SEMICONDUCTOR LIGHT EMITTING DEVICE}Technical Field [0001] The present invention relates to a semiconductor light emitting device,

본 개시(Disclosure)는 전체적으로 반도체 발광소자에 관한 것으로, 특히 발광 효율을 높인 반도체 발광소자에 관한 것이다.The present disclosure relates generally to a semiconductor light emitting device, and more particularly to a semiconductor light emitting device with a high light emitting efficiency.

여기서, 반도체 발광소자는 전자와 정공의 재결합을 통해 빛을 생성하는 반도체 광소자를 의미하며, 3족 질화물 반도체 발광소자를 예로 들 수 있다. 3족 질화물 반도체는 Al(x)Ga(y)In(1-x-y)N (0=x=1, 0=y=1, 0=x+y=1)로 된 화합물로 이루어진다. 이외에도 적색 발광에 사용되는 GaAs계 반도체 발광소자 등을 예로 들 수 있다.Here, the semiconductor light emitting element means a semiconductor light emitting element that generates light through recombination of electrons and holes, for example, a group III nitride semiconductor light emitting element. The III-nitride semiconductor is made of a compound of Al (x) Ga (y) In (1-x-y) N (0 = x = 1, 0 = y = 1, 0 = x + y = 1). A GaAs-based semiconductor light-emitting element used for red light emission, and the like.

여기서는, 본 개시에 관한 배경기술이 제공되며, 이들이 반드시 공지기술을 의미하는 것은 아니다(This section provides background information related to the present disclosure which is not necessarily prior art).Herein, the background art relating to the present disclosure is provided, and these are not necessarily meant to be known arts.

도 1는 한국 등록특허공보 제10-1611480호에 제시된 반도체 발광소자의 일 예를 나타내는 도면이다.1 is a view showing an example of a semiconductor light emitting device disclosed in Korean Patent Publication No. 10-1611480.

반도체 발광소자는 기판(110), 복수의 반도체층(130,140,150), 버퍼층(120), 빛 흡수 방지막(141), 전류확산 도전막(160), 비도전성 반사막(191), 제1 전극(175), 제2 전극(185), 제1 전기적 연결(173), 제2 전기적 연결(183), 제1 하부전극(171), 및 제2 하부전극(181)을 포함한다.The semiconductor light emitting device includes a substrate 110, a plurality of semiconductor layers 130, 140 and 150, a buffer layer 120, a light absorption prevention layer 141, a current diffusion conductive layer 160, a non- conductive reflective layer 191, A second electrode 185, a first electrical connection 173, a second electrical connection 183, a first lower electrode 171, and a second lower electrode 181.

비도전성 반사막(191) 위에 전극이 형성된 경우에서, 빛은 비도전성 반사막(191)에서 공기층으로 나갈 때, 공기층의 굴절률이 커서 비도전성 반사막(191)에서 공기층으로 빛이 나가지 못하고 반사가 된다. 하지만, 제1 전극(175), 제2 전극(185)에 닿은 빛은 빛이 반사도 되지만, 일부는 흡수되어 공기층에서의 반사보다 반사효율이 떨어졌다. 그 결과 제1 전극(175), 제2 전극(185)의 크기를 작게 하여 공기층과 비도전성 반사막(191)이 닿는 부위를 넓게 만들도록 하였다.In the case where the electrode is formed on the non-conductive reflective film 191, when the light travels from the non-conductive reflective film 191 to the air layer, the refractive index of the air layer is large and the non-conductive reflective film 191 fails to emit light to the air layer. However, the light that is hitting the first electrode 175 and the second electrode 185 reflects light, but a part of the light is absorbed and the reflection efficiency is lower than that of the air layer. As a result, the sizes of the first electrode 175 and the second electrode 185 are reduced to widen the area where the air layer and the non-conductive reflective film 191 contact each other.

도 2은 한국 공개특허공보 제10-2011-0031099호에 제시된 반도체 발광소자의 일 예를 나타내는 도면이다.2 is a view showing an example of a semiconductor light emitting device disclosed in Korean Patent Laid-Open No. 10-2011-0031099.

도 2(a)는 발광 소자(201)의 평면도이며, 도 2(b)는 도 2(a)의 A-A단면도이며, 도 2(c)는 도 2(a)의 B-B 단면도이다. 발광 소자(201)에는 p측 접촉층(228) 위에 제공된 투명 도전층(230)과, 투명 도전층(230) 상의 일부의 영역에 제공된 복수의 p 전극(240)이 제공된다. 또한, 발광 소자(201)에는 p측 접촉층(228)으로부터 적어도 n측 접촉층(222)의 표면까지 형성된 복수의 비어에 의해 노출된 n측 접촉층(222) 상에 제공된 복수의 n 전극(242)과, 비어의 내면 및 투명 도전층(230) 위에 제공된 하부 절연층(250)과, 하부 절연층(250)의 내부에 제공된 반사층(260)이 제공된다. 반사층(260)은 p 전극(240) 및 n 전극(242)의 상방을 제외한 부분에 제공된다. 투명 도전층(230)에 접촉하는 하부 절연층(250)은, 각 p 전극(240)상에서 수직 방향으로 연장되는 비어(250a)와, 각 n 전극(242) 상에서 수직 방향으로 연장되는 비어(250b)를 가진다. 또한, p 배선(270)과 n 배선(272)이 발광 소자(201) 내의 하부 절연층(250) 상에 제공된다. p 배선(270)은 하부 절연층(250) 상에서 평면 방향으로 연장되는 제2 평면 도전부(2700)와, 비어(250a)를 통해서 각각의 p 전극(240)에 전기적으로 접속된 복수의 제2 수직 도전부(2702)를 가진다. 또한, n 배선(272)은, 하부 절연층(250) 상에서 평면 방향으로 연장되는 제1 평면 도전부(2720)와, 하부 절연층(250)의 비어(250b) 및 반도체 적층 구조에 형성된 비어를 통해서 각각의 n 전극(242)에 전기적으로 접속된 복수의 제1 수직 도전부(2722)를 가진다. 또한, 발광 소자(201)에는, p 배선(270), n 배선(272), 및 투명 도전층(230)에 접촉하는 하부 절연층(250) 상에 제공된 상부 절연층(280)과, 상부 절연층(280)에 제공된 p측 개구(280a)를 통해서 p 배선(270)에 전기적으로 접속되는 p측 접합 전극(290)과, 상부 절연층(280)에 제공된 n측 개구(280b)를 통해서 n 배선(272)에 전기적으로 접속된 n측 접합 전극(292)이 제공된다.2A is a plan view of the light emitting device 201, FIG. 2B is a cross-sectional view taken along line A-A of FIG. 2A, and FIG. 2C is a cross-sectional view taken along the line B-B of FIG. The light emitting element 201 is provided with a transparent conductive layer 230 provided on the p-side contact layer 228 and a plurality of p-electrodes 240 provided on a part of the region on the transparent conductive layer 230. [ The light emitting element 201 is also provided with a plurality of n electrodes (not shown) provided on the n-side contact layer 222 exposed by the plurality of vias formed from the p-side contact layer 228 to the surface of at least the n-side contact layer 222 A lower insulating layer 250 provided on the inner surface of the via and the transparent conductive layer 230 and a reflective layer 260 provided inside the lower insulating layer 250 are provided. The reflective layer 260 is provided at a portion except the upper portion of the p-electrode 240 and the n-electrode 242. The lower insulating layer 250 contacting the transparent conductive layer 230 includes a via 250a extending in the vertical direction on each p electrode 240 and a via 250b extending in the vertical direction on each n electrode 242. [ ). A p wiring 270 and an n wiring 272 are provided on the lower insulating layer 250 in the light emitting element 201. [ The p wiring 270 includes a second planar conductive portion 2700 extending in the planar direction on the lower insulating layer 250 and a plurality of second planar conductive portions 2730 electrically connected to the respective p- And has a vertical conductive portion 2702. The n wiring 272 includes a first planar conductive portion 2720 extending in the planar direction on the lower insulating layer 250 and a via hole 250b formed in the lower insulating layer 250 and a via formed in the semiconductor laminated structure And a plurality of first vertical conductive portions 2722 electrically connected to the respective n-electrodes 242 through the first vertical conductive portions 2722. The light emitting element 201 is also provided with an upper insulating layer 280 provided on the lower insulating layer 250 contacting the p wiring 270, the n wiring 272 and the transparent conductive layer 230, Side junction electrode 290 electrically connected to the p-wiring 270 through the p-side opening 280a provided in the layer 280 and the n-side opening 280b provided in the upper insulating layer 280, An n-side junction electrode 292 electrically connected to the wiring 272 is provided.

발광층(225)에서 발광한 빛 중 일부는 p측 클래드(226)층 측으로 발광될 수 있다. p측 클래드(226)층 측으로 발광된 빛은 n 배선(272) 및 p 배선(270)에 부딪혀 일부는 반사되고 일부는 흡수된다. 이로 인해, 발광되는 빛의 흡수를 최대한 막기 위해 n 배선(272) 및 p 배선(270)의 너비를 얇게 형성하였다.A part of the light emitted from the light emitting layer 225 may be emitted toward the p-side cladding layer 226 side. The light emitted toward the p-side clad layer 226 side is struck by the n-wirings 272 and the p-wirings 270 to reflect a part of the light and absorb a part of the light. Thus, the widths of the n-wirings 272 and the p-wirings 270 are made thin so as to prevent absorption of emitted light to the utmost.

이에 대하여 '발명의 실시를 위한 구체적인 내용'의 후단에 기술한다.This will be described later in the Specification for Implementation of the Invention.

여기서는, 본 개시의 전체적인 요약(Summary)이 제공되며, 이것이 본 개시의 외연을 제한하는 것으로 이해되어서는 아니 된다(This section provides a general summary of the disclosure and is not a comprehensive disclosure of its full scope or all of its features).SUMMARY OF THE INVENTION Herein, a general summary of the present disclosure is provided, which should not be construed as limiting the scope of the present disclosure. of its features).

본 개시에 따른 일 태양에 의하면(According to one aspect of the present disclosure), 반도체 발광소자에 있어서, 제1 도전성을 가지는 제1 반도체층, 제1 도전성과 다른 제2 도전성을 가지는 제2 반도체층 및 제1 반도체층과 제2 반도체층 사이에 개재되며 전자와 정공의 재결합을 통해 빛을 생성하는 활성층을 가지는 복수의 반도체층; 활성층에서 생성된 빛을 제1 반도체층 측으로 반사하도록 복수의 반도체층 위에 형성된 반사막; 제1 반도체층과 전기적으로 연결되며 전자와 정공 중 하나를 공급하는 제1 전극부; 제2 반도체층과 전기적으로 연결되며 전자와 정공 중 나머지 하나를 공급하는 제2 전극부; 그리고 복수의 반도체층과 반사막 사이에 개재되는 전극 표시부를 포함하는 것을 특징으로 하는 반도체 발광소자가 제공된다.According to one aspect of the present disclosure, in a semiconductor light emitting device, a first semiconductor layer having a first conductivity, a second semiconductor layer having a second conductivity different from the first conductivity, A plurality of semiconductor layers interposed between the first semiconductor layer and the second semiconductor layer and having an active layer that generates light through recombination of electrons and holes; A reflective film formed on the plurality of semiconductor layers to reflect light generated in the active layer toward the first semiconductor layer; A first electrode part electrically connected to the first semiconductor layer and supplying one of electrons and holes; A second electrode part electrically connected to the second semiconductor layer and supplying the other of electrons and holes; And an electrode display portion interposed between the plurality of semiconductor layers and the reflective film.

이에 대하여 '발명의 실시를 위한 구체적인 내용'의 후단에 기술한다.This will be described later in the Specification for Implementation of the Invention.

도 1은 종래의 반도체 발광소자 칩의 일 예(Lateral Chip)를 나타내는 도면,
도 2는 미국 등록특허공보 제7,262,436호에 제시된 반도체 발광소자 칩의 다른 예(Flip Chip)를 나타내는 도면,
도 3은 본 개시에 따른 반도체 발광소자의 일 예를 설명하기 위한 도면,
도 4 내지 도 7은 본 개시에 따른 반도체 발광소자의 제조방법의 일 예를 설명하기 위한 도면,
도 8 내지 도 10은 본 개시에 따른 반도체 발광소자의 다른 예를 설명하기 위한 도면.1 is a view showing an example of a conventional semiconductor light emitting device chip (lateral chip)
FIG. 2 is a view showing another example (Flip Chip) of the semiconductor light emitting device chip disclosed in U.S. Patent No. 7,262,436,
3 is a view for explaining an example of a semiconductor light emitting device according to the present disclosure,
4 to 7 are views for explaining an example of a method of manufacturing a semiconductor light emitting device according to the present disclosure,
8 to 10 are views for explaining another example of the semiconductor light emitting device according to the present disclosure;

이하, 본 개시를 첨부된 도면을 참고로 하여 자세하게 설명한다(The present disclosure will now be described in detail with reference to the accompanying drawing(s)).The present disclosure will now be described in detail with reference to the accompanying drawings.

도 3은 본 개시에 따른 반도체 발광소자(1)의 일 예를 설명하기 위한 도면이다.3 is a view for explaining an example of the semiconductor light emitting device 1 according to the present disclosure.

도 3(a)는 사시도이고, 도 3(b)는 AA`를 따라 자른 단면도이다.Fig. 3 (a) is a perspective view, and Fig. 3 (b) is a sectional view taken along line AA '.

반도체 발광소자(1)는 기판(10), 복수의 반도체층(20, 30, 40, 50), 전극 표시부(100), 반사층(91), 제1 연결 전극(71), 제2 연결 전극(75), 제1 전극(81) 및 제2 전극(85)을 포함한다. 이하, 3족 질화물 반도체 발광소자를 예로 하여 설명한다.The semiconductor light emitting element 1 includes a substrate 10, a plurality of semiconductor layers 20, 30, 40 and 50, an electrode display portion 100, a reflective layer 91, a first connecting electrode 71, 75, a first electrode 81, and a second electrode 85. Hereinafter, a group III nitride semiconductor light emitting device will be described as an example.

기판(10)으로 주로 사파이어, SiC, Si, GaN 등이 이용되며, 기판(10)은 최종적으로 제거될 수 있다.The substrate 10 is mainly made of sapphire, SiC, Si, GaN or the like, and the substrate 10 can be finally removed.

복수의 반도체층(20, 30, 40, 50)은 기판(10) 위에 형성된 버퍼층(20), 제1 도전성을 가지는 제1 반도체층(30; 예: Si 도핑된 GaN), 제1 도전성과 다른 제2 도전성을 가지는 제2 반도체층(50; 예: Mg 도핑된 GaN) 및 제1 반도체층(30)과 제2 반도체층(50) 사이에 개재되며 전자와 정공의 재결합을 통해 빛을 생성하는 활성층(40; 예: InGaN/(In)GaN 다중양자우물구조)을 포함한다. 복수의 반도체층(30, 40, 50) 각각은 다층으로 이루어질 수 있고, 버퍼층(20)은 생략될 수 있다.The plurality of semiconductor layers 20, 30, 40, and 50 may include a buffer layer 20 formed on the substrate 10, a first semiconductor layer 30 having a first conductivity (e.g., Si-doped GaN) A second semiconductor layer 50 (e.g., Mg-doped GaN) having a second conductivity, and a second semiconductor layer 50 interposed between the first semiconductor layer 30 and the second semiconductor layer 50 to generate light through recombination of electrons and holes And an active layer 40 (e.g., InGaN / (In) GaN multiple quantum well structure). Each of the plurality of semiconductor layers 30, 40, and 50 may have a multi-layer structure, and the buffer layer 20 may be omitted.

전극 표시부(100)는 제1 전극(81) 및 제2 전극(85)이 갖고 있는 극성을 표시한다.The electrode display unit 100 displays the polarities of the first electrode 81 and the second electrode 85.

본 예에서, 제1 전극(81)은 제1 도전성 즉, n형의 극성을 갖는 제1 반도체층(30; 예: Si 도핑된 GaN)과 연결되고, 제2 전극(85)은 제2 도전성 즉, p형의 극성을 갖는 제2 반도체층(50; 예: Mg 도핑된 GaN)과 연결된다.In this example, the first electrode 81 is connected to a first semiconductor layer 30 (e.g., Si-doped GaN) having a first conductivity, that is, an n-type polarity, and the second electrode 85 is connected to a second conductivity That is, a second semiconductor layer 50 (e.g., Mg-doped GaN) having a p-type polarity.

이에 따라, 본 예에서, 기판(10) 측면에서 관찰할 때, 제1 전극(81)이 n형의 극성을 갖고, 제2 전극(85)이 p형의 극성을 갖는 것을 전극 표시부(100)의 다이오드 기호를 통해 확인할 수 있다. 이와 달리, 제1 전극(81) 및 제2 전극(85)의 극성은 반대로 바뀔 수 있다.The first electrode 81 has an n-type polarity and the second electrode 85 has a p-type polarity when viewed from the side of the substrate 10, Can be confirmed through the diode symbol of FIG. Alternatively, the polarities of the first electrode 81 and the second electrode 85 may be reversed.

종래에는 전극의 극성을 식별하기 위해 마주보는 제1 전극 및 제2 전극의 에지에 홈 또는 노치를 형성하였다. 따라서, 기판 측면에서 관찰하는 경우, 전극의 극성의 구별이 어렵고, 홈 또는 노치의 유무의 식별이 어려웠다.Conventionally, grooves or notches are formed at the edges of the facing first and second electrodes to identify the polarity of the electrodes. Therefore, when observing from the side of the substrate, it is difficult to distinguish the polarity of the electrode, and it is difficult to identify whether there is a groove or a notch.

하지만, 복수의 반도체층(30, 40, 50)과 반사층(91) 사이에 전극 표시부(100)를 형성함으로써, 기판(10) 측면에서 관찰하는 경우, 제1 전극(81) 및 제2 전극(85)이 갖고 있는 극성을 전극 표시부(100)를 통해 손쉽게 확인 할 수 있다.However, when the electrode display portion 100 is formed between the plurality of semiconductor layers 30, 40, and 50 and the reflective layer 91, the first electrode 81 and the second electrode 85 can easily be confirmed through the electrode display unit 100.

본 예에서, 전극 표시부(100)는 다이오드 기호로 표시될 수 있다. 하지만 이에 한정되지 않고, 제1 전극(81) 및 제2 전극(85)에 대한 극성을 표시할 수 있는 기호로 표시될 수 있다.In this example, the electrode display section 100 may be represented by a diode symbol. However, the present invention is not limited thereto, and the polarity of the first electrode 81 and the second electrode 85 can be expressed by a symbol capable of displaying the polarity.

전극 표시부(100)는 반도체 발광소자(1)에 영향을 주지 않는 두께 및 크기로 형성되는 것이 바람직하다. 본 예에서, 전극 표시부(100)는 약 5㎛ 이하의 두께 및 약 100㎛ 이하의 크기로 형성될 수 있다. 예를 들어, 전극 표시부(100)는 2㎛의 두께 및 8㎛의 크기로 형성된다.The electrode display unit 100 is preferably formed to have a thickness and a size that do not affect the semiconductor light emitting device 1. [ In this example, the electrode display portion 100 may be formed to a thickness of about 5 占 퐉 or less and a size of about 100 占 퐉 or less. For example, the electrode display portion 100 is formed with a thickness of 2 탆 and a size of 8 탆.

전극 표시부(100)는 제1 전극(81) 및 제2 전극(85)과 동일한 물질로 이루어진다.The electrode display unit 100 is made of the same material as the first electrode 81 and the second electrode 85.

본 예에서, 전극 표시부(100)는 제1 전극(81) 및 제2 전극(85)이 형성되지 않는 복수의 반도체층(30, 40, 50)과 반사층(91) 사이에 위치한다. 즉, 전극 표시부(100)는 제1 전극(81) 및 제2 전극(85)과 중첩되어 위치하지 않는다.In this example, the electrode display portion 100 is positioned between the semiconductor layers 30, 40, 50 and the reflective layer 91 where the first electrode 81 and the second electrode 85 are not formed. That is, the electrode display unit 100 is not overlapped with the first electrode 81 and the second electrode 85.

반사층(91)은 활성층(40)으로부터의 빛을 복수의 반도체층(30, 40, 50) 측으로 반사한다. 본 예에서 반사층(91)은 금속 반사막에 의한 빛 흡수 감소를 위해 비도전성 반사막으로 형성된다.The reflective layer 91 reflects light from the active layer 40 toward the plurality of semiconductor layers 30, 40, and 50. In this example, the reflective layer 91 is formed as a non-conductive reflective film for reducing light absorption by the metal reflective film.

반사층(91)은, 예를 들어, 분포 브래그 리플렉터(91a; Distributed Bragg Reflector), 유전체 막(91b) 및 클래드 막(91c)을 포함한다. 유전체 막(91b) 또는 클래드 막(91c)은 생략될 수 있다. 분포 브래그 리플렉터(91a)가 비도전성인 경우, 유전체 막(91b), 분포 브래그 리플렉터(91a) 및 클래드 막(91c) 전체가 비도전성 반사막(91)으로 기능한다.The reflective layer 91 includes, for example, a distributed Bragg reflector 91a, a dielectric film 91b, and a clad film 91c. The dielectric film 91b or the clad film 91c may be omitted. When the distributed Bragg reflector 91a is non-conductive, the dielectric film 91b, the distributed Bragg reflector 91a, and the entire clad film 91c function as the non-conductive reflective film 91. [

분포 브래그 리플렉터(91a)는 활성층(40)으로부터의 빛을 기판(10)측으로 반사한다. 분포 브래그 리플렉터(91a)는 빛의 흡수를 방지하도록 투광성 물질(예: SiO2/TiO2)로 형성되는 것이 바람직하다.The distribution Bragg reflector 91a reflects the light from the active layer 40 to the substrate 10 side. The distribution Bragg reflector 91a is preferably formed of a light transmitting material (e.g., SiO2 / TiO2) to prevent absorption of light.

유전체 막(91b)은 복수의 반도체층(30, 40, 50)과 분포 브래그 리플렉터(91a)의 사이에 위치하며, 굴절률이 분포 브래그 리플렉터(91a)의 유효 굴절률보다 작은 유전체(예: SiO2)로 이루어질 수 있다. 여기서, 유효 굴절률은 서로 다른 굴절률을 가진 물질들로 이루어진 도파로에서 진행할 수 있는 빛이 가지는 등가 굴절률을 의미한다. 유전체 막(91b)은 빛의 반사에도 도움을 줄 수 있으며, 제2 반도체층(50) 및 활성층(40)으로부터 제1 연결 전극(71)을 전기적으로 차단하는 절연막으로도 기능할 수 있다.The dielectric film 91b is disposed between the plurality of semiconductor layers 30, 40 and 50 and the distributed Bragg reflector 91a and has a refractive index smaller than the effective refractive index of the distributed Bragg reflector 91a Lt; / RTI > Here, the effective refractive index means an equivalent refractive index of light that can travel in a waveguide made of materials having different refractive indices. The dielectric film 91b can also function as an insulating film for electrically shielding the first connecting electrode 71 from the second semiconductor layer 50 and the active layer 40. [

클래드 막(91c)은 분포 브래그 리플렉터(91a) 위에 형성되며, 클래드 막(91c) 또한 분포 브래그 리플렉터(91a)의 유효 굴절률보다 낮은 물질(예: Al2O3, SiO2, SiON, MgF, CaF)로 이루어질 수 있다.The clad film 91c is formed on the distributed Bragg reflector 91a and the clad film 91c can be made of a material lower than the effective refractive index of the distributed Bragg reflector 91a such as Al2O3, SiO2, SiON, MgF, CaF have.

활성층(40)에서 발생한 빛은 많은 부분이 유전체 막(91b)과 분포 브래그 리플렉터(91a)에 의해 제1 반도체층(30) 측으로 반사된다. 유전체 막(91b), 분포 브래그 리플렉터(91a) 및 클래드 막(91c)의 관계가 광 웨이브가이드(optical waveguide)의 관점에서 설명될 수 있다. 광 웨이브가이드는 빛의 전파부를 그 보다 굴절률이 낮은 물질로 둘러싸서, 전반사를 이용하여, 빛을 안내하는 구조물이다.A large amount of light generated in the active layer 40 is reflected toward the first semiconductor layer 30 side by the dielectric film 91b and the distributed Bragg reflector 91a. The relationship between the dielectric film 91b, the distributed Bragg reflector 91a and the clad film 91c can be described in terms of an optical waveguide. The optical waveguide is a structure for guiding light by surrounding the propagating portion of the light with a material having a lower refractive index than that of the light guiding portion.

이러한 관점에서, 분포 브래그 리플렉터(91a)를 전파부로 보면, 유전체 막(91b)과 클래드 막(91c)은 전파부를 둘러싸는 구성으로서 광 웨이브가이드의 일부로 볼 수 있다.From this viewpoint, the dielectric film 91b and the clad film 91c can be seen as a part of the optical waveguide as a configuration surrounding the propagating portion, when the distributed Bragg reflector 91a is regarded as a propagation portion.

반사층(91)에는 전기적 연결 통로로 사용되는 적어도 하나의 제1 개구(63), 복수의 제2 개구(5, 7) 및 복수의 제3 개구(65)가 형성되어 있다. 본 예에서는 복수의 제1 개구(63)가 반사층(91), 제2 반도체층(50), 활성층(40) 및 제1 반도체층(30)의 일부까지 형성된다. 도 3(b)를 참조하면, 복수의 제2 개구(5, 7)가 반사층(91)을 관통하여 형성되며, 가장자리 근처에 복수의 제3 개구(65)가 형성된다.The reflective layer 91 is formed with at least one first opening 63, a plurality of second openings 5 and 7, and a plurality of third openings 65, which are used as electrical connecting paths. A plurality of first openings 63 are formed in the reflective layer 91, the second semiconductor layer 50, the active layer 40 and a part of the first semiconductor layer 30 in this example. Referring to FIG. 3 (b), a plurality of second openings 5 and 7 are formed through the reflective layer 91, and a plurality of third openings 65 are formed near the edges.

복수의 제2 개구(5, 7)는 내부 개구(5; internal opening)와, 내부 개구 주위에 위치하는 적어도 2개의 주변 개구(7; peripheral openings)들을 포함한다. 본 예에서 복수의 제2 개구(5, 7)는 1개의 내부 개구(5)와 4개의 주변 개구(7)들을 포함한다. 본 예에서 내부 개구(5)와 주변 개구(7)는 정공 공급의 통로이다. 평면상으로 관찰할 때, 내부 개구(5)는 대략 반도체 발광소자(1)의 가운데에 위치하며, 제1 전극(81)과 제2 전극(85)의 사이에 위치한다.The plurality of second openings 5 and 7 comprise an internal opening 5 and at least two peripheral openings 7 located around the internal opening. In this example, the plurality of second openings 5, 7 includes one inner opening 5 and four peripheral openings 7. In this example, the inner opening 5 and the peripheral opening 7 are paths for supplying holes. The inner opening 5 is located approximately in the center of the semiconductor light emitting element 1 and is located between the first electrode 81 and the second electrode 85. In this case,

제1 연결 전극(71) 및 제2 연결 전극(75)은 반사층(91) 위에, 예를 들어, 클래드 막(91c) 위에 형성된다.The first connecting electrode 71 and the second connecting electrode 75 are formed on the reflective layer 91, for example, on the clad film 91c.

제1 연결 전극(71)은 복수의 제1 개구(63)로 이어져 제1 반도체층(30)과 전기적으로 연결된다.The first connection electrode 71 is connected to the first semiconductor layer 30 through the plurality of first openings 63.

제2 연결 전극(75)은 복수의 제2 개구(5, 7)를 통해 제2 반도체층(50)과 전기적으로 연결된다. 내부 개구(5) 및 복수의 주변 개구(7)는 제2 연결 전극(75)에 의해 전기적으로 연결된다.The second connection electrode 75 is electrically connected to the second semiconductor layer 50 through a plurality of second openings 5, The inner opening 5 and the plurality of peripheral openings 7 are electrically connected by the second connecting electrode 75.

본 예에서 제2연결 전극(75)은 4각 판 형상을 가지며 내부 개구(5) 및 복수의 주변 개구(7)를 덮고 있다.In this example, the second connecting electrode 75 has a quadrangular plate shape and covers the inner opening 5 and the plurality of peripheral openings 7.

본 예에서 제1 연결 전극(71)은 제2 연결 전극(75)을 둘러싸도록 폐루프 형상으로 형성된다. 본 예에서 반도체 발광소자(1)는 제3 연결 전극(73)을 포함한다.In this example, the first connection electrode 71 is formed in a closed loop shape so as to surround the second connection electrode 75. In this example, the semiconductor light emitting element 1 includes a third connecting electrode 73.

제3 연결 전극(73)은 제3 개구(65)를 통해 제2 반도체층(50)에 정공을 공급한다.The third connection electrode 73 supplies holes to the second semiconductor layer 50 through the third opening 65.

제3 연결 전극(73)은 제2 연결 전극(75)의 바깥에 위치하여 폐루프 형상으로 복수의 제3 개구(65)를 연결한다.The third connection electrode 73 is located outside the second connection electrode 75 and connects the plurality of third openings 65 in the form of a closed loop.

반도체 발광소자(1)는 복수의 반도체층(30, 40, 50)과 반사층(91) 사이, 예를 들어, 제2 반도체층(50)과 유전체 막(91b)의 사이에 도전막(60)을 포함할 수 있다. 도전막(60)은 전류 확산 전극(ITO 등), 오믹 금속층(Cr, Ti 등), 반사 금속층(Al, Ag, 등) 등으로 형성될 수 있으며, 이들의 조합으로 이루어질 수도 있다.The semiconductor light emitting element 1 is provided with a conductive film 60 between a plurality of semiconductor layers 30, 40 and 50 and a reflective layer 91, for example, between the second semiconductor layer 50 and the dielectric film 91b. . ≪ / RTI > The conductive film 60 may be formed of a current diffusion electrode (ITO or the like), an ohmic metal layer (Cr, Ti or the like), a reflective metal layer (Al, Ag or the like), or a combination thereof.

금속층에 의한 빛 흡수를 감소하기 위해 도전막(60)은 투광성 도전성 물질(예: ITO)로 이루어지는 것이 바람직하다.In order to reduce light absorption by the metal layer, the conductive film 60 is preferably made of a light transmitting conductive material (e.g., ITO).

제2 연결 전극(75) 및 제3 연결 전극(73)은 각각 복수의 제2 개구(5, 7) 및 복수의 제3 개구(65)로 이어져 도전막(60)과 전기적으로 연결된다. 본 예에서 유전체 막(91b)은 도전막(60)과 분포 브래그 리플렉터(91a)의 사이로부터 제1 개구(63)의 내측면으로 이어져, 제1 연결 전극(71)을 제2 반도체층(50), 활성층(40) 및 제2 연결 전극(75)으로부터 절연한다. 이와 다르게 유전체 막(91b)과 도전막(60) 사이에 다른 별도의 절연막이 형성될 수도 있다.The second connection electrode 75 and the third connection electrode 73 are electrically connected to the conductive film 60 by connecting the plurality of second openings 5 and 7 and the plurality of third openings 65 respectively. The dielectric film 91b extends from between the conductive film 60 and the distributed Bragg reflector 91a to the inner surface of the first opening 63 so that the first connecting electrode 71 is electrically connected to the second semiconductor layer 50 ), The active layer 40, and the second connection electrode 75. Alternatively, another separate insulating film may be formed between the dielectric film 91b and the conductive film 60. [

본 예에서는 복수의 반도체층(30, 40, 50)에 전류 확산을 위해 또는, 균일한 전류 공급을 위해, 전술된 것과 같이, 복수의 제1 개구(63), 복수의 제2 개구(5, 7) 및 복수의 제3 개구(65)가 형성된다. 복수의 제2 개구(5, 7) 중 내부 개구(5)는 내부 개구(5)가 위치한 국부적인 영역에서 내부 개구(5)가 없는 경우에 비하여 발광을 더 증가시키는 기능을 한다.A plurality of first openings 63, a plurality of second openings 5, and a plurality of first openings 63 are formed in the semiconductor layers 30, 40, and 50 in the present embodiment for current diffusion or uniform current supply, 7 and a plurality of third openings 65 are formed. The inner opening 5 of the plurality of second openings 5 and 7 functions to further increase the light emission as compared with the case where the inner opening 5 is absent in the local region where the inner opening 5 is located.

제1 개구(63), 제2 개구(5, 7) 및 제3 개구(65)의 개수와 간격과 배열 형태는 반도체 발광소자의 사이즈, 전류 확산과 균일한 전류 공급 및 발광의 균일성을 위해 적절히 조절될 수 있다. 도 3(b)에 도시한 바와 달리 내부 개구(5)는 하나 이상이 형성될 수도 있다. 본 예에서 내부 개구(5)를 기준으로 복수의 주변 개구(7), 복수의 제1 개구(63) 및 복수의 제3 개구(65)가 대칭적(symmetrically)으로 형성되어 있다.The number, spacing, and arrangement of the first opening 63, the second opening 5, 7, and the third opening 65 are preferably set in consideration of the size of the semiconductor light emitting device, current diffusion, uniform current supply, Can be adjusted appropriately. As shown in FIG. 3 (b), one or more internal openings 5 may be formed. A plurality of peripheral openings 7, a plurality of first openings 63 and a plurality of third openings 65 are formed symmetrically with respect to the inner opening 5 in this example.

복수의 제1 개구(63) 및 복수의 제2 개구(5, 7)를 통해 전류가 공급되는데, 전류가 불균일하면 일부의 제1 개구(63) 및 제2 개구(5, 7)에 전류가 편중될 수 있고, 이로 인해 장기적으로 전류가 편중된 위치에서 열화(deterioration)가 발생될 수 있다.Current is supplied through the plurality of first openings 63 and the plurality of second openings 5 and 7. When the current is nonuniform, a current flows in some of the first openings 63 and the second openings 5 and 7 So that deterioration may occur at a position where current is biased in the long term.

본 개시에서 제1 연결 전극(71)은 제2 연결 전극(75)을 둘러싸도록 폐루프 형상으로 형성되며, 제3 연결 전극(73)도 제2 연결 전극(75)을 둘러싸며 폐루프 형상으로 형성되어 있다. 여기서, 폐루프 형상은 완전한 폐루프 형상에 한정되지 않고 일부가 끊어진 폐루프 형상을 포함할 수도 있다.The first connection electrode 71 is formed in a closed loop shape so as to surround the second connection electrode 75 and the third connection electrode 73 surrounds the second connection electrode 75, Respectively. Here, the closed loop shape is not limited to the complete closed loop shape but may include a partially closed loop shape.

이와 같이 연결 전극들 및 개구들을 통해 균등한 전류를 공급하면서, 기하학적으로 대칭적이므로 전류 공급의 균일성, 결과적으로 발광면에서 전류 밀도의 균일성을 향상시키는 데에 매우 유리하다. 폐루프 형상이 반도체 발광소자의 발광면의 외곽 형상을 따른 형상을 가지는 것이 전류 분포의 균일성 향상을 위해 더 좋을 것이다.Since the current is uniformly supplied through the connecting electrodes and the openings, the current is geometrically symmetrical, which is very advantageous for improving the uniformity of the current supply and consequently the uniformity of the current density on the light emitting surface. It is preferable that the closed loop shape has a shape along the outer shape of the light emitting surface of the semiconductor light emitting element in order to improve the uniformity of the current distribution.

내부 개구(5)가 복수의 주변 개구(7)와 다른 극성의 전류 통로가 되는 경우 내부 개구(5)로의 전기적 연결이 곤란하거나 다른 복잡한 설계를 고려해야 할 수 있기 때문에 본 예에서는 내부 개구(5) 및 복수의 주변 개구(7)는 모두 동일 극성의 전류, 즉 정공 공급 통로가 된다. 이와 같이, 내부 개구(5) 및 복수의 주변 개구(7)가 모두 정공 공급 통로가 되는 경우, 전자 공급의 관점에서, 제2 연결 전극(75) 아래의 복수의 반도체층(30, 40, 50)에서 전자밀도는 제2 연결 전극(75) 외측의 복수의 반도체층(30, 40, 50)에서의 전자밀도보다 작을 것으로 예측된다. 그러나 이와 같은 예측과는 반대로 본 개시에서는 내부 개구(5)가 없는 경우에 비하여 제2연결 전극(75) 아래의 복수의 반도체층(30, 40, 50)에서 발광이 더 증가하는 것을 확인하였다. 이는 제2 연결 전극(75) 아래의 복수의 반도체층(30, 40, 50)에서 내부 개구(5)로 인한 상대적으로 높은 밀도의 정공이 상대적으로 정공 밀도가 낮은 영역의 전자를 끌어당겨서 전자와 정공의 재결합률이 증가함으로써 발생 된 것으로 추측된다.In this example, since the internal opening 5 may have difficulty in electrical connection to the internal opening 5 or consideration of other complicated designs when the internal opening 5 becomes a current path of different polarity from the surrounding opening 7, And the plurality of peripheral openings 7 are currents of the same polarity, that is, the hole supply passages. In this way, when the inner openings 5 and the plurality of peripheral openings 7 serve as the hole supply passages, the plurality of semiconductor layers 30, 40, 50 , The electron density is expected to be smaller than the electron density in the plurality of semiconductor layers 30, 40, and 50 outside the second connection electrode 75. However, contrary to this prediction, it has been confirmed in this disclosure that the light emission is further increased in the plurality of semiconductor layers 30, 40, and 50 under the second connection electrode 75, as compared with the case where there is no internal opening 5. This is because a relatively high density of holes due to the internal openings 5 in the plurality of semiconductor layers 30, 40 and 50 below the second connecting electrode 75 attracts electrons in a region having a relatively low hole density, It is presumed that the recombination rate of holes is increased.

이와 같이, 제2 연결 전극(75)의 외측 영역에서는 제1 연결 전극(71), 제2 연결 전극(75) 및 제3 연결 전극(73)과, 복수의 제1 개구(63), 복수의 제2 개구(5,7) 및 복수의 제3 개구(65)가 폐루프 형상 배열 및 대칭적 배열로 향상된 균일한 전류 분포를 달성하면서, 제2 연결 전극(75)의 내측에는 내부 개구(5)를 구비하여 발광을 유지 또는 증가시킬 수 있다.As described above, the first connecting electrode 71, the second connecting electrode 75, and the third connecting electrode 73, and the plurality of first openings 63, While the second openings 5 and 7 and the plurality of third openings 65 achieve an improved uniform current distribution in a closed loop configuration and a symmetrical arrangement, ) To maintain or increase luminescence.

발광효율 향상을 위해 제2 연결 전극(75)의 면적 또는 내부 개구(5)와 주변 개구(7) 사이의 거리의 적합한 값을 찾을 수 있다. 예를 들어, 내부 개구(5)와 주변 개구(7) 사이의 거리가 증가하면 제2 연결 전극(75)의 면적이 증가하고 정공 밀도가 상대적으로 높은 영역이 증가한다. 제2 연결 전극(75)의 면적이 증가하면 정공 공급을 더 넓은 면적으로 할 수 있다. 반도체 발광소자(1)의 발광 성능을 유지하는 데에는 발광면에서 위치 간에 온도차가 작은 것이 바람직하다. 제2 연결 전극(75)의 면적이 증가하면 후술된 제2 전극(85)과의 전기적 연결의 개수를 더 증가시킬 수 있고, 제2 전극(85)을 통한 방열에 더 유리할 수 있다.It is possible to find an appropriate value of the area of the second connecting electrode 75 or the distance between the inner opening 5 and the surrounding opening 7 in order to improve the luminous efficiency. For example, as the distance between the inner opening 5 and the peripheral opening 7 increases, the area of the second connecting electrode 75 increases and the region with a relatively higher hole density increases. When the area of the second connection electrode 75 is increased, the hole supply can be made wider. In order to maintain the light-emitting performance of the semiconductor light-emitting element 1, it is preferable that the temperature difference between positions on the light-emitting surface is small. When the area of the second connection electrode 75 is increased, the number of electrical connection with the second electrode 85 described later can be further increased, and it can be more advantageous to heat radiation through the second electrode 85.

한편, 제2 연결 전극(75)의 면적이 증가하면 발광면 전체적으로 상대적으로 정공 밀도가 높은 영역이 증가하므로 균일성 측면에서는 좋지 않을 수 있다. 정공이 전자를 끌어당겨 발광이 이루어지는 정도는 제2 연결 전극(75)의 면적 또는 내부 개구(5)와 주변 개구(7) 사이의 거리 및 개수에 영향을 받을 수 있다. 따라서 반도체 발광소자의 설계에 있어서 어떤 장점을 선택할 것인지 정하여 제2 연결 전극(75)의 면적 또는 내부 개구(5)와 주변 개구(7) 사이의 거리 및 개수를 정할 수 있다.On the other hand, as the area of the second connection electrode 75 increases, the region having a relatively high hole density increases over the entire light emitting surface, which may not be uniform in terms of uniformity. The degree to which the holes attract electrons to emit light can be influenced by the area of the second connection electrode 75 or the distance and the number between the inner opening 5 and the surrounding opening 7. Therefore, it is possible to define the area of the second connection electrode 75 or the distance and the number between the inner opening 5 and the surrounding opening 7 by determining what advantage is selected in the design of the semiconductor light emitting device.

본 예에서, 반도체 발광소자(1)는 반사층(91) 위에서 제1 연결 전극(71), 제2 연결 전극(75) 및 제3 연결 전극(73)을 덮는 절연층(95)을 포함한다. 절연층(95)에는 적어도 하나의 제4 개구(67), 적어도 하나의 제5 개구(68) 및 적어도 하나의 제6 개구(69)가 형성되어 있다. 절연층(95)은 SiO2로 이루어질 수 있다.The semiconductor light emitting element 1 includes an insulating layer 95 covering the first connection electrode 71, the second connection electrode 75 and the third connection electrode 73 on the reflection layer 91. In this embodiment, At least one fourth opening 67, at least one fifth opening 68 and at least one sixth opening 69 are formed in the insulating layer 95. The insulating layer 95 may be made of SiO2.

제1 전극(81) 및 제2 전극(85)은 절연층(95) 위에 형성된다.The first electrode (81) and the second electrode (85) are formed on the insulating layer (95).

제1 전극(81)은 적어도 하나의 제4 개구(67)를 통해 제1 연결 전극(71)과 전기적으로 연결되어 제1 반도체층(30)에 전자를 공급한다.The first electrode 81 is electrically connected to the first connection electrode 71 through at least one fourth opening 67 to supply electrons to the first semiconductor layer 30.

제2 전극(85)은 제5 개구(68)를 통해 제2 연결 전극(75)과 전기적으로 연결되고, 제6 개구(69)를 통해 제3 연결 전극(73)와 전기적으로 연결되어 제2 반도체층(50)에 정공을 공급한다.The second electrode 85 is electrically connected to the second connection electrode 75 through the fifth opening 68 and is electrically connected to the third connection electrode 73 through the sixth opening 69, And holes are supplied to the semiconductor layer 50.

제1 전극(81) 및 제2 전극(85)은 유테틱 본딩용 전극일 수 있다.The first electrode 81 and the second electrode 85 may be electrodes for eutectic bonding.

반도체 발광소자(1)는 금속 반사막 대신 분포 브래그 리플렉터(91a)를 포함하는 비도전성 반사막(91)을 사용하여 빛 흡수를 감소시킨다.The semiconductor light emitting element 1 reduces the light absorption by using the nonconductive reflective film 91 including the distributed Bragg reflector 91a instead of the metal reflective film.

또한, 복수의 제1 개구(63), 복수의 제2 개구(5, 7) 및 복수의 제3 개구(65)를 형성하여 복수의 반도체층(30, 40, 50)으로의 전류 확산을 용이하게 한다.Further, current diffusion into the plurality of semiconductor layers 30, 40, and 50 is facilitated by forming the plurality of first openings 63, the plurality of second openings 5 and 7, and the plurality of third openings 65 .

또한, 폐루프 형상의 제1 연결 전극(71) 또는 제3 연결 전극(73)으로 전류가 더 균등하게 공급되게 하여 전류 편중에 의한 열화를 방지한다.Further, current is supplied more uniformly to the first connecting electrode 71 or the third connecting electrode 73 in the form of a closed loop to prevent deterioration due to bias of the current.

그리고, 가장 내측의 제2 연결 전극(75)에 의해 덮인 내부 개구(5)를 형성함으로써 내측 영역에서 발광을 유지 또는 증가시킨다.Then, by forming the inner opening 5 covered by the innermost second connection electrode 75, the light emission is maintained or increased in the inner region.

도 4 내지 도 7은 본 개시에 따른 반도체 발광소자(1)의 제조방법의 일 예를 설명하는 도면이다.4 to 7 are views for explaining an example of a method of manufacturing the semiconductor light emitting device 1 according to the present disclosure.

먼저, 기판(10) 위에 복수의 반도체층(30, 40, 50)이 성장된다. 예를 들어, 도 4에 도시된 것과 같이, 기판(10; 예: Al2O3, Si, SiC) 위에 버퍼층(예: AlN 또는 GaN 버퍼층)과 도핑 되지 않은 반도체층(예: un-doped GaN), 제1 도전성을 가지는 제1 반도체층(30; 예: Si 도핑된 GaN), 전자와 정공의 재결합을 통해 빛을 생성하는 활성층(40; InGaN/(In)GaN 다중양자우물구조), 제1 도전성과 다른 제2 도전성을 가지는 제2 반도체층(50; 예: Mg 도핑된 GaN)이 성장된다. 여기서, 버퍼층(20)은 생략될 수 있으며, 복수의 반도체층(30, 40, 50) 각각은 다층으로 이루어질 수 있다. 제1 반도체층(30)과 제2 반도체층(50)은 도전성을 반대로 하여 형성될 수 있지만, 3족 질화물 반도체 발광소자의 경우에는 바람직하지는 않다.First, a plurality of semiconductor layers 30, 40, and 50 are grown on a substrate 10. 4, a buffer layer (e.g., an AlN or GaN buffer layer) and a non-doped semiconductor layer (e.g., un-doped GaN) may be formed on a substrate 10 (e.g. Al2O3, Si, SiC) (InGaN / (In) GaN multiple quantum well structure) 40 for generating light through recombination of electrons and holes, a first semiconductor layer 30 (e.g., Si-doped GaN) A second semiconductor layer 50 (e.g., Mg-doped GaN) having a different second conductivity is grown. Here, the buffer layer 20 may be omitted, and each of the plurality of semiconductor layers 30, 40, and 50 may have a multi-layer structure. Although the first semiconductor layer 30 and the second semiconductor layer 50 can be formed by reversing the conductivity, it is not preferable in the case of the III-nitride semiconductor light emitting device.

다음으로, 제2 반도체층(50) 위에 도전막(60)이 형성된다.Next, a conductive film 60 is formed on the second semiconductor layer 50.

여기서, 도전막(60)은 빛 흡수 감소를 위해 투광성 도전체(예: ITO)로 형성될 수 있다. 도전막(60)은 생략될 수 있지만, 제2 반도체층(50)으로의 전류확산을 위해 구비되는 것이 일반적이다.Here, the conductive film 60 may be formed of a light transmitting conductor (for example, ITO) to reduce light absorption. The conductive film 60 may be omitted, but is generally provided for current diffusion into the second semiconductor layer 50.

다음으로, 도전막(60) 위에 전극 표시부(100)가 형성된다.Next, the electrode display portion 100 is formed on the conductive film 60.

전극 표시부(100)는 제1 전극(81) 및 제2 전극(85)이 형성되지 않는 복수의 반도체층(30, 40, 50)과 반사층(91) 사이에 위치한다. 즉, 전극 표시부(100)는 제1 전극(81) 및 제2 전극(85)과 중첩되어 위치하지 않는다.The electrode display portion 100 is located between the semiconductor layers 30, 40, 50 and the reflective layer 91 where the first electrode 81 and the second electrode 85 are not formed. That is, the electrode display unit 100 is not overlapped with the first electrode 81 and the second electrode 85.

다음으로, 도전막(60) 위에 반사층(91)이 형성된다. 예를 들어, 도전막(60)을 덮는 유전체 막(91b), 분포 브래그 리플렉터(91a) 및 클래드 막(91c)이 형성된다. 유전체 막(91b) 또는 클래드 막(91c)은 생략될 수 있다.Next, a reflective layer 91 is formed on the conductive film 60. For example, a dielectric film 91b covering the conductive film 60, a distributed Bragg reflector 91a, and a clad film 91c are formed. The dielectric film 91b or the clad film 91c may be omitted.

분포 브래그 리플렉터(91a)는, 예를 들어, SiO2와 TiO2의 쌍이 복수 회 적층되어 이루어진다. 이 외에도 분포 브래그 리플렉터(91a)는 Ta2O5, HfO, ZrO, SiN 등 고 굴절률 물질과 이보다 굴절률이 낮은 유전체 박막(대표적으로 SiO2)등의 조합으로 이루어질 수 있다. 분포 브래그 리플렉터(91a)가 TiO2/SiO2로 구성되는 경우 활성층으로부터 나오는 빛의 파장의 1/4의 광학 두께를 기본으로 입사 각도와 파장에 따른 반사율 등을 고려해서 최적화 공정을 거치는 것이 바람직하며, 반드시 각 층의 두께가 파장의 1/4의 광학 두께를 지켜야 하는 것은 아니다. 그 조합의 수는 4 ~ 20 페어(pairs)가 적합하다.The distribution Bragg reflector 91a is formed, for example, by laminating pairs of SiO2 and TiO2 a plurality of times. In addition, the distributed Bragg reflector 91a may be made of a combination of a high refractive index material such as Ta2O5, HfO, ZrO, SiN, etc. and a dielectric thin film (typically SiO2) having a lower refractive index. When the distribution Bragg reflector 91a is made of TiO2 / SiO2, it is preferable to undergo an optimization process in consideration of an incident angle and a reflectance according to wavelength based on the optical thickness of 1/4 of the wavelength of light emitted from the active layer. The thickness of each layer does not necessarily have to satisfy the optical thickness of 1/4 of the wavelength. The number of combinations is 4 to 20 pairs.

빛의 반사 및 가이드를 위해 분포 브래그 리플렉터(91a)의 유효 굴절률이 유전체 막(91b)의 굴절률보다 큰 것이 바람직하다. 분포 브래그 리플렉터(91a)가 SiO2/TiO2로 구성되는 경우에, SiO2의 굴절률이 1.46이고, TiO2의 굴절률이 2.4이므로, 분포 브래그 리플렉터의 유효 굴절률은 1.46과 2.4 사이의 값을 가진다.It is preferable that the effective refractive index of the distributed Bragg reflector 91a is larger than the refractive index of the dielectric film 91b for light reflection and guidance. In the case where the distribution Bragg reflector 91a is made of SiO2 / TiO2, the refractive index of SiO2 is 1.46 and the refractive index of TiO2 is 2.4, so that the effective refractive index of the distributed Bragg reflector is between 1.46 and 2.4.

따라서, 유전체 막(91b)이 SiO2로 이루어질 수 있으며, 그 두께는 0.2um ~ 1.0um가 적당하다. 정밀성을 요하는 분포 브래그 리플렉터(91a)의 증착에 앞서, 일정 두께의 유전체 막(91b)을 형성함으로써, 분포 브래그 리플렉터(91a)가 안정적으로 제조될 수 있으며, 빛의 반사에도 도움을 줄 수 있다.Therefore, the dielectric film 91b may be made of SiO2, and the thickness of the dielectric film 91b is suitably from 0.2 mu m to 1.0 mu m. By forming the dielectric film 91b having a certain thickness prior to the deposition of the distribution Bragg reflector 91a requiring precision, the distributed Bragg reflector 91a can be stably manufactured and can also assist in reflection of light .

클래드 막(91c)은 Al2O3와 같은 금속 산화물, SiO2, SiON와 같은 유전체 막(91b), MgF, CaF, 등의 물질로 이루어질 수 있다. 클래드 막(91c)도 분포 브래그 리플렉터(91a)의 유효굴절률보다 작은 1.46의 굴절률을 가지는 SiO2로 형성 될 수 있다. 클래드 막(91c)은 λ/4n 내지 3.0um의 두께를 가지는 것이 바람직하다. 여기서 λ는 활성층(40)에서 생성된 빛의 파장이고, n은 클래드 막(91c)을 이루는 물질의 굴절률이다. λ가 450nm(4500A)인 경우에, 4500/4*1.46 =771A 이상의 두께로 형성될 수 있다.The clad film 91c may be made of a metal oxide such as Al2O3, a dielectric film 91b such as SiO2, SiON, MgF, CaF, or the like. The clad film 91c may also be formed of SiO2 having a refractive index of 1.46 which is smaller than the effective refractive index of the distributed Bragg reflector 91a. It is preferable that the clad film 91c has a thickness of lambda / 4n to 3.0 um. Where lambda is the wavelength of the light generated in the active layer 40 and n is the refractive index of the material forming the clad film 91c. and 4500/4 * 1.46 = 771A or more when? is 450 nm (4500 A).

다수 쌍의 SiO2/TiO2로 이루어지는 분포 브래그 리플렉터(91a)의 최상층이 λ/4n의 두께를 가지는 SiO2층으로 이루어질 수 있다는 것을 고려하여, 클래드 막(91c)은 아래에 위치하게 되는 분포 브래그 리플렉터(91a)의 최상층과 차별되도록 λ/4n보다 두꺼운 것이 바람직하다. 그러나 후속하는 복수의 제1 개구(63) 및 복수의 제2 개구(5,7) 형성공정에 부담이 될 뿐만 아니라 두께 증가가 효율 향상에 기여하지 못하고 재료비만 증가시킬 수 있기 때문에 클래드 막(91c)은 3.0um 이상으로 너무 두꺼운 것은 바람직하지 않다. 후속될 복수의 제1 개구(63), 복수의 제2 개구(5, 7) 및 복수의 제3 개구 형성공정에 부담을 주지 않기 위해, 클래드 막(91c) 두께의 최대치는 1um ~ 3um 이내로 형성되는 것이 적당할 것이다. 그러나 경우에 따라 3.0um 이상으로 형성되는 것이 불가능한 것은 아니다.Considering that the uppermost layer of the distributed Bragg reflector 91a made of a large number of pairs of SiO2 / TiO2 can be made of an SiO2 layer having a thickness of lambda / 4n, the clad film 91c has a distribution Bragg reflector 91a ) So as to be differentiated from the uppermost layer of? / 4n. However, not only burden is imposed on the subsequent steps of forming the plurality of first openings 63 and the plurality of second openings 5,7, but since the thickness increase does not contribute to the improvement of the efficiency and the material cost can be increased only, ) Is not less than 3.0 mu m and not too thick. The maximum value of the thickness of the clad film 91c is set to be within 1 um to 3 um so as not to burden the subsequent steps of forming the plurality of first openings 63, the plurality of second openings 5, Will be appropriate. However, in some cases it is not impossible to form more than 3.0 μm.

분포 브래그 리플렉터(91a)와 제1 연결 전극(71), 제2 연결 전극(75) 및 제3 연결 전극(73)이 직접 접촉하는 경우에는 분포 브래그 리플렉터(91a)를 통해서 진행하는 빛의 일부가 제1 연결 전극(71), 제2 연결 전극(75) 및 제3 연결 전극(73)에 의해 흡수가 일어날 수 있다. 따라서, 전술된 것과 같이 분포 브래그 리플렉터(91a)보다 낮은 굴절률을 가지는 클래드 막(91c) 및 유전체 막(91b)을 도입하면 빛 흡수량을 많이 감소할 수 있다.When the distribution Bragg reflector 91a directly contacts the first connection electrode 71, the second connection electrode 75 and the third connection electrode 73, a part of light traveling through the distribution Bragg reflector 91a Absorption can be caused by the first connection electrode 71, the second connection electrode 75, and the third connection electrode 73. Therefore, when the clad film 91c and the dielectric film 91b having a refractive index lower than that of the distributed Bragg reflector 91a are introduced as described above, the light absorption amount can be greatly reduced.

유전체 막(91b)이 생략되는 경우를 생각해 볼 수 있으며, 광 웨이브 가이드의 관점에서는 바람직하지 않지만, 본 개시의 전체 기술사상의 관점에서, 분포 브래그 리플렉터(91a)와 클래드 막(91c)으로 된 구성을 배제할 이유는 없다.The dielectric film 91b may be omitted and it is not preferable from the viewpoint of the optical waveguide. However, from the viewpoint of the entire technical idea of the present disclosure, the configuration including the distributed Bragg reflector 91a and the clad film 91c There is no reason to exclude.

분포 브래그 리플렉터(91a) 대신에 유전체인 TiO2 재질의 유전체 막(91b)을 포함하는 경우를 생각해 볼 수도 있을 것이다. 분포 브래그 리플렉터(91a)가 가장 위층에 SiO2 층을 구비하는 경우, 클래드 막(91c)을 생략하는 경우 또한 생각해 볼 수 있을 것이다.The dielectric Bragg reflector 91a may be replaced with a dielectric film 91b made of TiO2, which is a dielectric material. In the case where the distributed Bragg reflector 91a has the SiO2 layer as the uppermost layer, it is also conceivable to omit the clad film 91c.

이와 같이, 유전체 막(91b), 분포 브래그 리플렉터(91a) 및 클래드 막(91c)은 비도전성 반사막으로서 광 웨이브가이드의 역할을 수행하며, 전체 두께가 1 ~ 8um인 것이 바람직하다.Thus, the dielectric film 91b, the distributed Bragg reflector 91a, and the clad film 91c serve as a non-conductive reflective film as a waveguide, and preferably have a total thickness of 1 to 8 um.

계속해서, 도 5 및 도 6에 도시된 것과 같이, 예를 들어, 건식 식각 또는 습식 식각 또는 이들의 조합에 의해 반사층(91)에 복수의 제1 개구(63), 복수의 제2 개구(5, 7) 및 복수의 제3 개구(65)가 형성된다.Subsequently, as shown in FIGS. 5 and 6, a plurality of first openings 63, a plurality of second openings 5 (see FIG. 5) are formed in the reflective layer 91 by, for example, dry etching or wet etching or a combination thereof. , 7 and a plurality of third openings 65 are formed.

제1 개구(63)는 반사층(91), 제2 반도체층(50), 활성층(40) 및 제1 반도체층(30) 일부까지 형성된다. 제2 개구(5, 7) 및 제3 개구(65)는 반사층(91)을 관통하여 도전막(60)의 일부를 노출하도록 형성된다. 제1 개구(63), 제2 개구(5,7) 및 제3 개구(65)는 반사층(91) 형성후에 형성될 수도 있지만, 이와 다르게, 도전막(60) 형성 전에 또는 도전막(60) 형성 후에 복수의 반도체층(30, 40, 50)에 제1 개구(63)가 일부 형성되고, 반사층(91)이 제1 개구(63)를 덮도록 형성된 후에, 반사층(91)을 관통하는 추가의 공정을 통해 제1 개구(63)가 형성되고, 추가의 공정과 동시에 또는 다른 공정으로 제2 개구(5, 7) 및 제3 개구(65)가 형성될 수 있다.The first opening 63 is formed up to a part of the reflective layer 91, the second semiconductor layer 50, the active layer 40 and the first semiconductor layer 30. The second openings 5 and 7 and the third openings 65 are formed to penetrate the reflection layer 91 and expose a part of the conductive film 60. The first opening 63, the second openings 5 and 7 and the third opening 65 may be formed after the formation of the reflective layer 91, The first opening 63 is partially formed in the plurality of semiconductor layers 30, 40 and 50 after the formation of the first opening 63. After the reflection layer 91 is formed to cover the first opening 63, The second opening 5, 7 and the third opening 65 can be formed at the same time as the additional process or in another process.

계속해서, 도 7에 도시된 것과 같이, 반사층(91) 위에 제1 연결 전극(71) 및 제2 연결 전극(75) 및 제3 연결 전극(73)이 형성된다. 예를 들어, 제1 연결 전극(71) 및 제2 연결 전극(75) 및 제3 연결 전극(73)은 스퍼터링 장비, E-빔 장비 등을 이용하여 증착 될 수 있다. 제1 연결 전극(71) 및 제2 연결 전극(75) 및 제3 연결 전극(73)은 안정적 전기적 접촉을 위해 Cr, Ti, Ni 또는 이들의 합급을 사용하여 형성될 수 있으며, Al 또는 Ag와 같은 반사 금속층을 포함할 수도 있다.7, a first connection electrode 71, a second connection electrode 75, and a third connection electrode 73 are formed on the reflection layer 91. In this case, For example, the first connection electrode 71, the second connection electrode 75, and the third connection electrode 73 may be deposited using a sputtering equipment, an E-beam equipment, or the like. The first connection electrode 71, the second connection electrode 75 and the third connection electrode 73 may be formed using Cr, Ti, Ni or their combination for stable electrical contact, And may include the same reflective metal layer.

제1 연결 전극(71)은 복수의 제1 개구(63)를 통해 제1 반도체층(30)과 접촉하도록 형성될 수 있고, 제2 연결 전극(75)은 복수의 제2 개구(5, 7)를 통해, 제3 연결 전극(73)은 복수의 제3 개구(65)를 통해 도전막(60)에 접하도록 형성될 수 있다.The first connection electrode 71 may be formed to contact the first semiconductor layer 30 through the plurality of first openings 63 and the second connection electrode 75 may be formed to contact the plurality of second openings 5, The third connection electrode 73 may be formed to contact the conductive film 60 through the plurality of third openings 65. [

다음으로, 제1 연결 전극(71) 및 제2 연결 전극(75) 및 제3 연결 전극(73)을 덮는 절연층(95)이 형성된다. 절연층(95)의 대표적인 물질은 SiO2이며, 이에 제한되지 않고 SiN, TiO2, Al2O3, Su-8 등이 사용될 수도 있다. 이후, 절연층(95)에 적어도 하나의 제4 개구(67), 적어도 하나의 제5 개구(68) 및 적어도 하나의 제6 개구(69)가 형성된다.Next, an insulating layer 95 covering the first connection electrode 71, the second connection electrode 75, and the third connection electrode 73 is formed. A representative material of the insulating layer 95 is SiO2, and SiN, TiO2, Al2O3, Su-8, and the like may be used without being limited thereto. Thereafter, at least one fourth opening 67, at least one fifth opening 68, and at least one sixth opening 69 are formed in the insulating layer 95.

다음으로, 예를 들어, 스퍼터링 장비, E-빔 장비 등을 이용하여 절연층(95) 위에 제1 전극(81) 및 제2 전극(85)이 증착 될 수 있다. 제1 전극(81)은 적어도 하나의 제4 개구(67)를 통해 제1 연결 전극(71)에 연결되며, 제2 전극(85)은 적어도 하나의 제5 개구(68) 및 적어도 하나의 제6 개구(69)를 통해 제2 연결 전극(75) 및 제3 연결 전극(73)에 연결된다. 본 예에서, 제1 전극(81) 및 제2 전극(85)은 전극 표시부(100)에 의해서 각각의 극성이 표시되며, 전극 표시부(100)과 중첩되어 위치하지 않는다.Next, the first electrode 81 and the second electrode 85 may be deposited on the insulating layer 95 using, for example, a sputtering equipment, an E-beam equipment, or the like. The first electrode 81 is connected to the first connecting electrode 71 through at least one fourth opening 67 and the second electrode 85 is connected to the at least one fifth opening 68 and the at least one And is connected to the second connection electrode 75 and the third connection electrode 73 through the sixth opening 69. In this example, the polarities of the first electrode 81 and the second electrode 85 are indicated by the electrode display unit 100, and are not overlapped with the electrode display unit 100.

제1 전극(81) 및 제2 전극(85)은 스터드 범프, 도전성 페이스트, 유테틱 본딩 등의 방법으로 외부(패키지, COB, 서브마운트 등)에 마련된 전극과 전기적으로 연결될 수 있다. 유테틱 본딩의 경우에, 제1 전극(81) 및 제2 전극(85)의 높이 차가 크게 나지 않는 것이 중요하다. 본 예에 따른 반도체 발광소자(1)에 의하면 제1 전극(81) 및 제2 전극(85)이 절연층(95) 위에 동일한 공정에 의해 형성될 수 있으므로 양 전극의 높이 차가 거의 없다. 따라서 유테틱 본딩의 경우에 이점을 가진다. 반도체 발광소자가 유테틱 본딩을 통해 외부와 전기적으로 연결되는 경우에, 제1 전극(81) 및 제2 전극(85)의 최상부는 Au/Sn 합금, Au/Sn/Cu 합금과 같은 유테틱 본딩 물질로 형성될 수 있다.The first electrode 81 and the second electrode 85 may be electrically connected to an electrode provided on the outside (package, COB, submount, etc.) by a method such as a stud bump, a conductive paste, or an eutectic bonding. In the case of eutectic bonding, it is important that the height difference between the first electrode 81 and the second electrode 85 is not large. According to the semiconductor light emitting device 1 of this example, since the first electrode 81 and the second electrode 85 can be formed on the insulating layer 95 by the same process, there is almost no height difference between both electrodes. Therefore, it has an advantage in the case of eutectic bonding. The uppermost portion of the first electrode 81 and the second electrode 85 may be formed by Au / Sn alloy, eutectic bonding such as Au / Sn / Cu alloy, or the like, / RTI > material.

도 8은 본 개시에 따른 반도체 발광소자의 다른 예를 설명하는 도면이다.8 is a view for explaining another example of the semiconductor light emitting device according to the present disclosure.

도 8을 참조하면, 반도체 발광소자(11)는 플립 칩을 설명하고 있다. 본 개시에서 반도체 발광소자(11)은 이러한 플립 칩에 한정되지 않으며, 레터럴 칩(lateral chip)이나 수직형 칩(vertical chip)도 적용 가능하다.Referring to FIG. 8, the semiconductor light emitting device 11 describes a flip chip. In the present disclosure, the semiconductor light emitting device 11 is not limited to such a flip chip, and a lateral chip or a vertical chip can be applied.

반도체 발광소자(11)는 기판(10), 복수의 반도체층(30, 40, 50), 전극 표시부(100), 광반사층(R), 제1 전극(80), 및 제2 전극(70)을 포함한다.The semiconductor light emitting element 11 includes a substrate 10, a plurality of semiconductor layers 30, 40 and 50, an electrode display portion 100, a light reflection layer R, a first electrode 80, .

기판(10)은 3족 질화물 반도체 발광소자를 예로 들면, 사파이어, SiC, Si, GaN 등이 이용되며, 기판(10)은 최종적으로 제거될 수도 있다.The substrate 10 may be sapphire, SiC, Si, GaN, or the like, and the substrate 10 may be finally removed using a Group III nitride semiconductor light emitting device as an example.

복수의 반도체층(30, 40, 50)은 기판(10) 위에 형성된 버퍼층(도시되지 않음), 제1 도전성을 가지는 제1 반도체층(30; 예: Si 도핑된 GaN), 제1 도전성과 다른 제2 도전성을 가지는 제2 반도체층(50; 예: Mg 도핑된 GaN) 및 제1 반도체층(30)과 제2 반도체층(50) 사이에 개재되며 전자와 정공의 재결합을 통해 빛을 생성하는 활성층(40; 예:InGaN/(In)GaN 다중양자우물구조)을 포함한다.The plurality of semiconductor layers 30, 40, and 50 may include a buffer layer (not shown) formed on the substrate 10, a first semiconductor layer 30 having a first conductivity (e.g., Si-doped GaN) A second semiconductor layer 50 (e.g., Mg-doped GaN) having a second conductivity and a second semiconductor layer 50 interposed between the first semiconductor layer 30 and the second semiconductor layer 50 to generate light through recombination of electrons and holes And an active layer 40 (e.g., InGaN / (In) GaN multiple quantum well structure).

복수의 반도체층(30, 40, 50) 각각은 다층으로 이루어질 수 있고, 버퍼층은 생략될 수 있다. 제1 반도체층(30)과 제2 반도체층(50)은 그 위치가 바뀔 수 있으며, 3족 질화물 반도체 발광소자에 있어서 주로 GaN으로 이루어진다.Each of the plurality of semiconductor layers 30, 40, and 50 may have a multi-layer structure, and the buffer layer may be omitted. The positions of the first semiconductor layer 30 and the second semiconductor layer 50 may be changed, and they are mainly composed of GaN in the III-nitride semiconductor light emitting device.

제1 전극(80)은 제1 반도체층(30)과 전기적으로 연통되어 전자를 공급한다. 본 예에서, 제1 전극(80)은 제1 도전성 즉, n형의 극성을 갖는다.The first electrode (80) is in electrical communication with the first semiconductor layer (30) to supply electrons. In this example, the first electrode 80 has a first conductivity, that is, an n-type polarity.

제2 전극(70)은 제2 반도체층(50)과 전기적으로 연통되어 정공을 공급한다. 본 예에서, 제2 전극(70)은 제2 도전성 즉, p형의 극성을 갖는다.The second electrode 70 is in electrical communication with the second semiconductor layer 50 to supply holes. In this example, the second electrode 70 has a second conductivity, that is, a p-type polarity.

제2 반도체층(50)과 제1 및 제2 전극(80, 70) 사이에는 광반사층(R)이 개재되며, 광반사층(R)은 SiO2와 같은 절연층, DBR(Distributed Bragg Reflector) 또는 ODR(Omni-Directional Reflector)을 포함하는 다층 구조를 가질 수 있다.A light reflecting layer R is interposed between the second semiconductor layer 50 and the first and second electrodes 80 and 70. The light reflecting layer R may be an insulating layer such as SiO2, a DBR (Distributed Bragg Reflector) (Omni-Directional Reflector).

전극 표시부(100)는 제1 전극(80) 및 제2 전극(70)이 형성되지 않는 제2 반도체층(50)과 광반사층(R) 사이에 개재되고, 제1 전극(80) 및 제2 전극(70) 사이에 위치한다. 즉, 전극 표시부(100)는 제1 전극(80) 및 제2 전극(70)과 중첩되어 위치하지 않는다.The electrode display part 100 is interposed between the second semiconductor layer 50 in which the first electrode 80 and the second electrode 70 are not formed and the light reflection layer R and the first electrode 80 and the second electrode 70, (70). That is, the electrode display unit 100 is not overlapped with the first electrode 80 and the second electrode 70.

제1 전극(80) 및 제2 전극(70) 이 갖고 있는 극성을 표시한다. 본 예에서, 전극 표시부(100)는 다이오드 기호로 표시될 수 있고, 이에 한정되지 않고, 제1 전극(80) 및 제2 전극(70)에 대한 극성을 표시할 수 있는 기호로 표시될 수 있다.The polarity of the first electrode 80 and the second electrode 70 is shown. In this example, the electrode display portion 100 may be represented by a symbol of a diode, but not limited thereto, and may be represented by a symbol capable of displaying the polarity with respect to the first electrode 80 and the second electrode 70 .

본 예에서, 기판(10) 측면에서 관찰할 때, 제1 전극(80)이 n형의 극성을 갖고, 제2 전극(70)이 p형의 극성을 갖는 것을 전극 표시부(100)의 다이오드 기호를 통해 확인할 수 있다.In this example, the first electrode 80 has an n-type polarity and the second electrode 70 has a p-type polarity when viewed from the side surface of the substrate 10, .

도 9는 본 개시에 따른 반도체 발광소자의 또 다른 예를 보여주는 도면이다.9 is a view showing another example of the semiconductor light emitting device according to the present disclosure.

도 9를 참조하면, 제2 반도체층(50) 위에 금속 반사막(R)이 구비되고, 제2 전극(70)이 금속 반사막(R) 위에 구비되며, 메사 식각으로 노출된 제1 반도체층(30)과 다른 제1 전극(80)이 될 수 있다.9, a metal reflection film R is provided on a second semiconductor layer 50, a second electrode 70 is provided on a metal reflection film R, and a first semiconductor layer 30 And the first electrode 80 may be different from the first electrode 80.

제2 반도체층(50)과 광반사층(R) 사이에는 투광성 도전막(미도시)이 개재될 수 있다.A light-transmitting conductive film (not shown) may be interposed between the second semiconductor layer 50 and the light reflection layer R.

전극 표시부(100)는 제1 전극(80) 및 제2 전극(70)이 형성되지 않는 제2 반도체층(50)과 광반사층(R) 사이에 개재되고, 제1 전극(80) 및 제2 전극(70) 사이에 위치한다. 즉, 전극 표시부(100)는 제1 전극(80) 및 제2 전극(70)과 중첩되어 위치하지 않는다.The electrode display part 100 is interposed between the second semiconductor layer 50 in which the first electrode 80 and the second electrode 70 are not formed and the light reflection layer R and the first electrode 80 and the second electrode 70, (70). That is, the electrode display unit 100 is not overlapped with the first electrode 80 and the second electrode 70.

제1 전극(80) 및 제2 전극(70) 이 갖고 있는 극성을 표시한다. 본 예에서, 전극 표시부(100)는 다이오드 기호로 표시될 수 있고, 이에 한정되지 않고, 제1 전극(80) 및 제2 전극(70)에 대한 극성을 표시할 수 있는 기호로 표시될 수 있다.The polarity of the first electrode 80 and the second electrode 70 is shown. In this example, the electrode display portion 100 may be represented by a symbol of a diode, but not limited thereto, and may be represented by a symbol capable of displaying the polarity with respect to the first electrode 80 and the second electrode 70 .

본 예에서, 기판(10) 측면에서 관찰할 때, 제1 전극(80)이 n형의 극성을 갖고, 제2 전극(70)이 p형의 극성을 갖는 것을 전극 표시부(100)의 다이오드 기호를 통해 확인할 수 있다.In this example, the first electrode 80 has an n-type polarity and the second electrode 70 has a p-type polarity when viewed from the side surface of the substrate 10, .

도 10는 본 개시에 따른 반도체 발광소자의 또 다른 예를 보여주는 도면이다.10 is a view showing another example of the semiconductor light emitting device according to the present disclosure.

도 10에 도시된 반도체 발광소자는 전극 표시부(100)의 형성 위치를 제외하고는 도 9에서 설명된 반도체 발광소자와 실질적으로 동일하다. 따라서, 중복된 설명은 생략한다.The semiconductor light emitting device shown in FIG. 10 is substantially the same as the semiconductor light emitting device described in FIG. 9, except for the formation position of the electrode display portion 100. Therefore, redundant description will be omitted.

전극 표시부(100)는 제1 전극(80) 및 제2 전극(70)이 형성되지 않는 제2 반도체층(50)과 광반사층(R) 사이에 개재되고, 제1 전극(80) 및 제2 전극(70)과 중첩되어 위치하지 않는다.The electrode display part 100 is interposed between the second semiconductor layer 50 in which the first electrode 80 and the second electrode 70 are not formed and the light reflection layer R and the first electrode 80 and the second electrode 70, It is not overlapped with the electrode 70.

예를 들어, 도 10(a)에 도시한 바와 같이, 제1 전극(80)의 제1 면, 즉, 상측면에 위치하거나, 도 10(b)에 도시한 바와 같이, 제1 전극(80)의 제1 면의 반대면인 제2 면, 즉, 하측면에 위치할 수 있다. 이에 한정되지 않고, 제1 전극(80) 및 제2 전극(70)과 중첩되지 않는 제2 반도체층(50)과 광반사층(R) 사이에 개재될 수 있다.For example, as shown in Fig. 10 (a), the first electrode 80 may be located on the first surface, that is, on the upper surface, or may be located on the first electrode 80 That is, the lower surface, which is the opposite surface of the first surface of the substrate W. The first electrode 80 and the second electrode 70 may be interposed between the second semiconductor layer 50 and the light reflection layer R without overlapping the first electrode 80 and the second electrode 70. [

이하 본 개시의 다양한 실시 형태에 대하여 설명한다.Various embodiments of the present disclosure will be described below.

(1) 반도체 발광소자에 있어서, 제1 도전성을 가지는 제1 반도체층, 제1 도전성과 다른 제2 도전성을 가지는 제2 반도체층 및 제1 반도체층과 제2 반도체층 사이에 개재되며 전자와 정공의 재결합을 통해 빛을 생성하는 활성층을 가지는 복수의 반도체층; 활성층에서 생성된 빛을 제1 반도체층 측으로 반사하도록 복수의 반도체층 위에 형성된 반사막; 제1 반도체층과 전기적으로 연결되며 전자와 정공 중 하나를 공급하는 제1 전극부; 제2 반도체층과 전기적으로 연결되며 전자와 정공 중 나머지 하나를 공급하는 제2 전극부; 그리고 복수의 반도체층과 반사막 사이에 개재되는 전극 표시부를 포함하는 반도체 발광소자.(1) A semiconductor light emitting device comprising: a first semiconductor layer having a first conductivity; a second semiconductor layer having a second conductivity different from the first conductivity; and a second semiconductor layer interposed between the first and second semiconductor layers, A plurality of semiconductor layers having active layers for generating light through recombination of the semiconductor layers; A reflective film formed on the plurality of semiconductor layers to reflect light generated in the active layer toward the first semiconductor layer; A first electrode part electrically connected to the first semiconductor layer and supplying one of electrons and holes; A second electrode part electrically connected to the second semiconductor layer and supplying the other of electrons and holes; And an electrode display portion interposed between the plurality of semiconductor layers and the reflective film.

(2) 전극 표시부는 제1 전극부 및 제2 전극부와 중첩되어 위치하지 않는 반도체 발광소자.(2) A semiconductor light emitting device wherein the electrode display portion is not overlapped with the first electrode portion and the second electrode portion.

(3) 전극 표시부는 제1 전극부와 제2 전극부 사이에 위치하는 반도체 발광소자.(3) An electrode display unit is positioned between a first electrode unit and a second electrode unit.

(4) 전극 표시부는 제1 전극부 또는 제2 전극부 중 적어도 하나의 물질과 동일한 물질로 이루어지는 반도체 발광소자.(4) The semiconductor light emitting device according to any one of (1) to (4), wherein the electrode display portion is made of the same material as at least one of the first electrode portion and the second electrode portion.

(5) 전극 표시부의 크기는 약 100㎛ 이하인 반도체 발광소자.(5) The size of the electrode display portion is about 100 m or less.

(6) 전극 표시부의 두께는 약 5㎛ 이하인 반도체 발광소자.(6) The thickness of the electrode display portion is about 5 占 퐉 or less.

(7) 제1 전극부 및 제2 전극부 각각은 반사막과 절연층 사이에 위치하는 연결전극; 을 포함하는 반도체 발광소자.(7) Each of the first electrode portion and the second electrode portion includes a connection electrode positioned between the reflective film and the insulating layer; And a light emitting element.

(8) 절연층 위에 형성된 제1 전극부 및 제2 전극부는 각각 상부 전극; 을 포함하는 반도체 발광소자.(8) Each of the first electrode portion and the second electrode portion formed on the insulating layer includes an upper electrode; And a light emitting element.

(9) 반사막은 비도전성 반사막으로서, 분포 브래그 리플렉터(DBR: Distributed Bragg Reflector)을 포함하는 반도체 발광소자.(9) The semiconductor light emitting device according to (9), wherein the reflective film is a non-conductive reflective film and includes a distributed Bragg reflector (DBR).

(10) 반사막의 위에 형성된 절연층; 을 포함하는 반도체 발광소자.(10) an insulating layer formed on the reflective film; And a light emitting element.

본 개시에 따른 하나의 반도체 발광소자에 의하면, 전극의 극성을 표시하기 위해 홈 또는 노치를 형성하지 않고, 별도의 전극 표시부를 이용하여 각각의 전극의 극성을 용이하게 표시할 수 있다.According to one semiconductor light emitting device according to the present disclosure, the polarity of each electrode can be easily displayed by using a separate electrode display portion without forming a groove or a notch in order to display the polarity of the electrode.

1, 11: 반도체 발광소자 100: 전극 표시부1, 11: Semiconductor light emitting device 100: Electrode display part

Claims (10)

반도체 발광소자에 있어서,
제1 도전성을 가지는 제1 반도체층, 제1 도전성과 다른 제2 도전성을 가지는 제2 반도체층 및 제1 반도체층과 제2 반도체층 사이에 개재되며 전자와 정공의 재결합을 통해 빛을 생성하는 활성층을 가지는 복수의 반도체층;
활성층에서 생성된 빛을 제1 반도체층 측으로 반사하도록 복수의 반도체층 위에 형성된 반사막;
제1 반도체층과 전기적으로 연결되며 전자와 정공 중 하나를 공급하는 제1 전극부;
제2 반도체층과 전기적으로 연결되며 전자와 정공 중 나머지 하나를 공급하는 제2 전극부; 그리고
복수의 반도체층과 반사막 사이에 개재되는 전극 표시부를 포함하는 반도체 발광소자.In the semiconductor light emitting device,
A first semiconductor layer having a first conductivity, a second semiconductor layer having a second conductivity different from the first conductivity, and an active layer disposed between the first and second semiconductor layers and generating light through recombination of electrons and holes, A plurality of semiconductor layers;
A reflective film formed on the plurality of semiconductor layers to reflect light generated in the active layer toward the first semiconductor layer;
A first electrode part electrically connected to the first semiconductor layer and supplying one of electrons and holes;
A second electrode part electrically connected to the second semiconductor layer and supplying the other of electrons and holes; And
And an electrode display portion interposed between the plurality of semiconductor layers and the reflective film. 제1항에 있어서,
전극 표시부는 제1 전극부 및 제2 전극부와 중첩되어 위치하지 않는 반도체 발광소자.The method according to claim 1,
Wherein the electrode display portion is not overlapped with the first electrode portion and the second electrode portion. 제1항에 있어서,
전극 표시부는 제1 전극부와 제2 전극부 사이에 위치하는 반도체 발광소자.The method according to claim 1,
And the electrode display portion is located between the first electrode portion and the second electrode portion. 제1항에 있어서,
전극 표시부는 제1 전극부 또는 제2 전극부 중 적어도 하나의 물질과 동일한 물질로 이루어지는 반도체 발광소자.The method according to claim 1,
Wherein the electrode display portion is made of the same material as at least one of the first electrode portion and the second electrode portion. 제1항에 있어서,
전극 표시부의 크기는 100㎛ 이하인 반도체 발광소자.The method according to claim 1,
And the size of the electrode display portion is 100 mu m or less. 제1항에 있어서,
전극 표시부의 두께는 5㎛ 이하인 반도체 발광소자.The method according to claim 1,
And the thickness of the electrode display portion is 5 占 퐉 or less. 제1항에 있어서,
제1 전극부 및 제2 전극부 각각은 반사막과 절연층 사이에 위치하는 연결전극; 을 포함하는 반도체 발광소자.The method according to claim 1,
Each of the first electrode portion and the second electrode portion includes a connection electrode positioned between the reflective film and the insulating layer; And a light emitting element. 제1항에 있어서,
절연층 위에 형성된 제1 전극부 및 제2 전극부는 각각 상부 전극; 을 포함하는 반도체 발광소자.The method according to claim 1,
The first electrode portion and the second electrode portion formed on the insulating layer respectively include upper electrodes; And a light emitting element. 제1항에 있어서,
반사막은 비도전성 반사막으로서, 분포 브래그 리플렉터(DBR: Distributed Bragg Reflector)을 포함하는 반도체 발광소자.The method according to claim 1,
Wherein the reflective film is a non-conductive reflective film, and includes a distributed Bragg reflector (DBR). 제1항에 있어서,
반사막의 위에 형성된 절연층; 을 포함하는 반도체 발광소자The method according to claim 1,
An insulating layer formed on the reflective film; A semiconductor light emitting element
KR1020160124002A 2016-09-27 2016-09-27 Semiconductor light emitting device KR101766329B1 (en)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020160124002A KR101766329B1 (en) 2016-09-27 2016-09-27 Semiconductor light emitting device
PCT/KR2017/010728 WO2018062852A1 (en) 2016-09-27 2017-09-27 Semiconductor light emitting element

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020160124002A KR101766329B1 (en) 2016-09-27 2016-09-27 Semiconductor light emitting device

Publications (1)

Publication Number Publication Date
KR101766329B1 true KR101766329B1 (en) 2017-08-24

Family

ID=59758064

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020160124002A KR101766329B1 (en) 2016-09-27 2016-09-27 Semiconductor light emitting device

Country Status (1)

Country Link
KR (1) KR101766329B1 (en)

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011044565A (en) 2009-08-20 2011-03-03 Citizen Electronics Co Ltd Chip type light emitting diode

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011044565A (en) 2009-08-20 2011-03-03 Citizen Electronics Co Ltd Chip type light emitting diode

Similar Documents

Publication Publication Date Title
CN108475715B (en) Semiconductor light emitting element
KR100887139B1 (en) Nitride semiconductor light emitting device and method of manufacturing the same
KR20150055390A (en) Semiconductor light emitting device
JP2014139997A (en) Light-emitting element and light-emitting element package
KR101609763B1 (en) Semiconductor light emitting device
KR101489375B1 (en) Semiconductor light emimitting device
KR101478761B1 (en) Semiconductor light emimitting device
KR20170000893A (en) Semiconductor light emitting device
KR101762259B1 (en) Semiconductor light emitting device
KR20150141198A (en) Semiconductor light emitting device
KR101928309B1 (en) Semiconductor light emitting device manufacturing method
KR101553639B1 (en) Semiconductor light emitting device
KR101766329B1 (en) Semiconductor light emitting device
KR101591969B1 (en) Semiconductor light emitting device
KR101578484B1 (en) Semiconductor light emitting device
KR101544128B1 (en) Semiconductor light emitting device
KR20180096546A (en) Semiconductor light emitting device
KR101604095B1 (en) Semiconductor light emitting device
KR101543728B1 (en) Semiconductor light emitting device
KR20160041142A (en) Semiconductor light emitting device
KR20160035102A (en) Semiconductor light emitting device
US20230402490A1 (en) Semiconductor light-emitting device
KR20160073366A (en) Semiconductor light emitting device
KR102101446B1 (en) Semiconductor light emitting device
KR101928312B1 (en) Semiconductor light emitting device

Legal Events

Date Code Title Description
E701 Decision to grant or registration of patent right
GRNT Written decision to grant