KR20160013518A - 압전 디바이스의 제조 방법, 압전 디바이스, 및 압전 자립 기판 - Google Patents

압전 디바이스의 제조 방법, 압전 디바이스, 및 압전 자립 기판 Download PDF

Info

Publication number
KR20160013518A
KR20160013518A KR1020157033118A KR20157033118A KR20160013518A KR 20160013518 A KR20160013518 A KR 20160013518A KR 1020157033118 A KR1020157033118 A KR 1020157033118A KR 20157033118 A KR20157033118 A KR 20157033118A KR 20160013518 A KR20160013518 A KR 20160013518A
Authority
KR
South Korea
Prior art keywords
substrate
piezoelectric
piezoelectric substrate
adhesive layer
piezoelectric device
Prior art date
Application number
KR1020157033118A
Other languages
English (en)
Inventor
도모요시 다이
유지 호리
Original Assignee
엔지케이 인슐레이터 엘티디
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엔지케이 인슐레이터 엘티디 filed Critical 엔지케이 인슐레이터 엘티디
Publication of KR20160013518A publication Critical patent/KR20160013518A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N30/00—Piezoelectric or electrostrictive devices
    • H10N30/01—Manufacture or treatment
    • H10N30/05—Manufacture of multilayered piezoelectric or electrostrictive devices, or parts thereof, e.g. by stacking piezoelectric bodies and electrodes
    • H10N30/057—Manufacture of multilayered piezoelectric or electrostrictive devices, or parts thereof, e.g. by stacking piezoelectric bodies and electrodes by stacking bulk piezoelectric or electrostrictive bodies and electrodes
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H3/00—Apparatus or processes specially adapted for the manufacture of impedance networks, resonating circuits, resonators
    • H03H3/007—Apparatus or processes specially adapted for the manufacture of impedance networks, resonating circuits, resonators for the manufacture of electromechanical resonators or networks
    • H03H3/02—Apparatus or processes specially adapted for the manufacture of impedance networks, resonating circuits, resonators for the manufacture of electromechanical resonators or networks for the manufacture of piezoelectric or electrostrictive resonators or networks
    • H01L41/113—
    • H01L41/25—
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H3/00—Apparatus or processes specially adapted for the manufacture of impedance networks, resonating circuits, resonators
    • H03H3/007—Apparatus or processes specially adapted for the manufacture of impedance networks, resonating circuits, resonators for the manufacture of electromechanical resonators or networks
    • H03H3/08—Apparatus or processes specially adapted for the manufacture of impedance networks, resonating circuits, resonators for the manufacture of electromechanical resonators or networks for the manufacture of resonators or networks using surface acoustic waves
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H9/00—Networks comprising electromechanical or electro-acoustic devices; Electromechanical resonators
    • H03H9/15—Constructional features of resonators consisting of piezoelectric or electrostrictive material
    • H03H9/17—Constructional features of resonators consisting of piezoelectric or electrostrictive material having a single resonator
    • H03H9/19—Constructional features of resonators consisting of piezoelectric or electrostrictive material having a single resonator consisting of quartz
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N30/00—Piezoelectric or electrostrictive devices
    • H10N30/01—Manufacture or treatment
    • H10N30/08—Shaping or machining of piezoelectric or electrostrictive bodies
    • H10N30/085—Shaping or machining of piezoelectric or electrostrictive bodies by machining
    • H10N30/086—Shaping or machining of piezoelectric or electrostrictive bodies by machining by polishing or grinding
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N30/00—Piezoelectric or electrostrictive devices
    • H10N30/80—Constructional details
    • H10N30/88—Mounts; Supports; Enclosures; Casings

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Piezo-Electric Or Mechanical Vibrators, Or Delay Or Filter Circuits (AREA)
  • Physics & Mathematics (AREA)
  • Acoustics & Sound (AREA)
  • Surface Acoustic Wave Elements And Circuit Networks Thereof (AREA)

Abstract

압전 기판(22)과 지지 기판(27)을 준비하고(a), 접착층(26)을 통해 이들을 접합하여 복합 기판(20)으로 하며(b), 압전 기판(22) 중 지지 기판(27)과의 접합면과는 반대측의 면을 연마하여 압전 기판(22)을 얇게 한다(c). 계속해서, 압전 기판(22) 중 지지 기판(27)과의 접합면과는 반대측의 면으로부터 복합 기판(20)을 하프 다이싱함으로써, 압전 기판(22)을 압전 디바이스용의 크기로 분할하는 홈(28)을 형성한다(d). 또한, 홈(28)을 형성함으로써 접착층(26)을 홈(28) 내에 노출시킨다. 그리고, 복합 기판(20)을 용매에 침지함으로써, 접착층(26)을 용매에 의해 제거하여 압전 기판(22)을 지지 기판으로부터 박리하고(e, f), 박리된 압전 기판(12)을 이용하여 압전 디바이스(10)를 얻는다(g).

Description

압전 디바이스의 제조 방법, 압전 디바이스, 및 압전 자립 기판{METHOD FOR MANUFACTURING PIEZOELECTRIC DEVICE, PIEZOELECTRIC DEVICE, AND PIEZOELECTRIC FREE-STANDING SUBSTRATE}
본 발명은, 압전 디바이스의 제조 방법, 압전 디바이스, 및 압전 자립 기판에 관한 것이다.
종래, QCM(Quartz Crystal Microbalance) 센서 등의 수정 진동자나, 탄성파 디바이스 등의 압전 디바이스가 알려져 있다. 이러한 압전 디바이스에서는, 압전 기판을 얇게 할수록 디바이스의 감도가 높아지기 때문에, 압전 기판의 강도를 유지하면서 압전 기판을 얇게 한 압전 디바이스가 제안되어 있다. 예컨대, 특허문헌 1에는, 압전 기판으로서의 수정이, 주변부만을 남기고 박판화되어 있는 수정 진동자가 기재되어 있다.
도 6은 특허문헌 1에 기재된 수정 진동자의 개략 단면도이다. 이 수정 진동자(90)는, 수정판(92)과, 수정판(92)의 표리에 각각 형성된 전극(94, 95)과, 수정판(92)의 상면 및 전극(94)의 표면을 덮는 수지제의 파손 방지막(96)을 구비하고 있다. 이 수정 진동자(90)에서는, 수정판(92)의 하면측에 주변부(92a)를 남겨 구멍(92b)을 에칭에 의해 형성하고 있다. 그리고, 전극(95)은, 이 구멍(92b)의 바닥면(92c)에 형성되어 있다. 이렇게 함으로써, 수정 진동자(90)에서는, 주변부(92a)에 의해 수정판(90)의 강도를 유지하면서, 수정판(90)의 중앙부의 두께[=전극(94, 95) 사이의 거리]를 얇게 하여, 검출 감도를 높일 수 있다고 하고 있다. 또한, 파손 방지막(96)을 구비함으로써, 수정 진동자(90)의 운반 중이나 사용 중 등의 파손을 방지할 수 있다고 한다.
특허문헌 1: 일본 특허 공개 제2003-222581호 공보
그러나, 도 6에 나타낸 바와 같은 수정 진동자에서는, 수정판(92)이 주변부(92a) 즉 두꺼운 부분을 갖기 때문에, 주변부(92a)에의 진동 누설이 생겨 압전 디바이스로서의 Q값이 악화한다고 하는 문제가 있었다. 또한, 주변부(92a)를 포함하지 않는 구성의 압전 기판을 구비한 압전 디바이스를 작성하고자 하여도, 압전 기판 단판을 연마하여 얇게 하는 것 같은 종래의 제조 방법에서는, 연마 시나 그 후의 제조 공정 등에 있어서 압전 기판에 균열이 생기는 경우가 있어, 박판화에는 한계가 있었다.
본 발명은 이러한 과제를 해결하기 위해 이루어진 것으로, 압전 디바이스에 있어서 특성의 악화를 억제하면서 압전 기판을 박판화하는 것을 주목적으로 한다.
본 발명은, 전술한 주목적을 달성하기 위해 이하의 수단을 채용하였다.
본 발명의 압전 디바이스의 제조 방법은,
(a) 압전 기판과 지지 기판을 준비하는 공정과,
(b) 상기 압전 기판과 상기 지지 기판을 접착층을 통해 접합하여 복합 기판으로 하는 공정과, (c) 상기 압전 기판 중 상기 지지 기판과의 접합면과는 반대측의 면을 연마하여 상기 압전 기판을 얇게 하는 공정과,
(d) 상기 복합 기판을 다이싱하거나, 또는 상기 압전 기판 중 상기 지지 기판과의 접합면과는 반대측의 면으로부터 상기 복합 기판을 하프 다이싱함으로써, 상기 압전 기판을 압전 디바이스용의 크기로 분할하는 공정과,
(e) 상기 다이싱 또는 상기 하프 다이싱을 행한 후의 상기 복합 기판을 용매에 침지함으로써, 상기 접착층을 상기 용매에 의해 제거하여 상기 압전 기판을 상기 지지 기판으로부터 박리하는 공정과,
(f) 상기 지지 기판으로부터 박리된 압전 기판을 이용하여 압전 디바이스를 얻는 공정,
을 포함하는 것이다.
본 발명의 압전 디바이스는, 전술한 본 발명의 압전 디바이스의 제조 방법에 따라 제조된 압전 디바이스이다.
본 발명의 압전 자립 기판은, 두께가 0.2 ㎛ 이상 5 ㎛ 이하, 종횡 길이가 0.1 ㎜×0.1 ㎜ 이상, TTV(Total Thickness Variation)가 0.1 ㎛ 이하인, 것이다.
본 발명의 압전 디바이스의 제조 방법에서는, 우선 준비한 압전 기판과 지지 기판을 접착층을 통해 접합하여 복합 기판으로 하고, 압전 기판 중 지지 기판과의 접합면과는 반대측의 면을 연마하여 압전 기판을 얇게 한다. 이와 같이, 지지 기판과 접합한 상태로 압전 기판을 연마함으로써, 연마 시의 압전 기판의 균열 등을 억제하여 압전 기판을 보다 박판화할 수 있다. 계속해서, 복합 기판을 다이싱하거나, 또는 압전 기판 중 지지 기판과의 접합면과는 반대측의 면으로부터 복합 기판을 하프 다이싱함으로써, 압전 기판을 압전 디바이스용의 크기로 분할한다. 그리고, 복합 기판을 용매에 침지함으로써, 접착층을 용매에 의해 제거하여 압전 기판을 지지 기판으로부터 박리하고, 박리된 압전 기판을 이용하여 압전 디바이스를 얻는다. 이와 같이, 다이싱 또는 하프 다이싱에 의해, 접착층의 노출 면적을 늘림으로, 그 후에 복합 기판을 용제에 침지하였을 때에, 용제가 접착층을 효율적으로 제거할 수 있다. 또한, 압전 기판은 다이싱 또는 하프 다이싱에 의해 미리 압전 디바이스용의 크기로 분할되어 있기 때문에, 접착층을 제거하여 지지 기판으로부터 박리함으로써, 박리 후의 압전 기판을 그대로 압전 디바이스에 이용할 수 있다. 이에 의해, 박리 후에 압전 기판 단체를 다이싱하는 경우와 비교하여, 박리 후의 압전 기판이 얇은 경우라도, 압전 기판에 균열 등이 생기기 어려워진다. 이러한 제조 방법에 따라, 도 6의 주변부(92a)와 같은 두꺼운 부분을 갖는 일없이, 보다 박판화한 압전 디바이스용의 압전 자립 기판을 얻을 수 있다. 그 결과, 본 발명의 압전 디바이스의 제조 방법으로 제조된 압전 디바이스는, 예컨대 주변부(92a)가 존재함에 따른 특성의 악화를 억제하면서, 고감도화할 수 있다. 또한, 압전 자립 기판이란, 지지 기판 등에 의해 지지되어 있지 않은 압전 기판을 의미한다.
또한, 본 발명의 압전 자립 기판은, 두께가 0.2 ㎛ 이상 5 ㎛ 이하, 종횡 길이가 0.1 ㎜×0.1 ㎜ 이상, TTV가 0.1 ㎛ 이하이다. 이러한 압전 자립 기판은, 주변부(92a)와 같은 두꺼운 부분을 갖는 일없이, 보다 박판화되어 있기 때문에, 이것을 이용함으로써 특성의 악화를 억제하면서, 박판화(고감도화)한 압전 디바이스를 얻을 수 있다. 본 발명의 압전 자립 기판은, 전술한 본 발명의 압전 디바이스의 제조 방법의 공정 (a)∼(e)에 따라 비로소 얻을 수 있었다. 또한, 압전 자립 기판의 두께가 5 ㎛ 이하인 것은, 압전 자립 기판의 두께가 5 ㎛를 넘는 부분이 존재하지 않는[예컨대, 도 6의 주변부(92a)와 같이, 일부라도 두께 5 ㎛를 넘는 부분이 압전 자립 기판에 존재하지 않는] 것을 의미한다.
도 1은 본 실시형태의 압전 디바이스(10)를 모식적으로 나타내는 단면도이다.
도 2는 압전 디바이스(10)의 제조 공정을 모식적으로 나타내는 사시도이다.
도 3은 압전 디바이스(10)의 제조 공정을 모식적으로 나타내는 단면도이다.
도 4는 변형예의 압전 디바이스(10)의 제조 공정을 모식적으로 나타내는 단면도이다.
도 5는 변형예의 압전 디바이스(10)의 제조 공정을 모식적으로 나타내는 단면도이다.
도 6은 종래의 구성의 수정 진동자(90)의 개략 단면도이다.
다음에, 본 발명의 실시형태를 도면에 기초하여 설명한다. 도 1은 본 실시형태의 압전 디바이스(10)를 모식적으로 나타내는 단면도이다. 이 압전 디바이스(10)는, 압전 기판(12)과, 압전 기판(12)의 제1 면(도 1의 상면)에 형성된 제1 전극(14)과, 압전 기판(12)의 제2 면(도 1의 하면)에 형성된 제2 전극(15)을 구비하고 있다. 이 압전 디바이스(10)는, 본 실시형태에서는, QCM 센서인 것으로 하였지만, 그 외에도 탄성파 디바이스 등, 어떠한 압전 디바이스로서 구성하여도 좋다.
압전 기판(12)은, 압전체로 이루어지는 기판이다. 이 압전 기판(12)의 재질로서는, 예컨대 탄탈산리튬(LT), 니오븀산리튬(LN), 니오븀산리튬-탄탈산리튬 고용체 단결정, 수정, 붕산리튬, 산화아연, 질화알루미늄, 랑가사이트(LGS), 랑가테이트(LGT) 등을 들 수 있다. 압전 기판(12)은, 단결정 기판인 것이 바람직하다. 압전 기판(12)이 단결정 기판이기 때문에, 압전 디바이스로서의 Q값을 높게 할 수 있다. 본 실시형태에서는, 압전 디바이스(10)가 QCM 센서이기 때문에, 압전 기판(12)의 재질은 수정으로 하였다. 또한, 예컨대 압전 디바이스(10)를 탄성파 디바이스로서 구성하는 경우에는, LT 또는 LN이 바람직하다. LT나 LN은, 탄성 표면파의 전파 속도가 빠르고, 전기 기계 결합 계수가 크기 때문에, 고주파수 또한 광대역 주파수용의 탄성파 디바이스로서 적합하기 때문이다. 이 압전 기판(12)은, 특별히 이것에 한정하는 것은 아니지만, 종횡 길이가 예컨대 0.1 ㎜×0.1 ㎜ 이상이다. 또한, 압전 기판(12)의 종횡 길이는 예컨대 1 ㎜×1 ㎜ 이상, 2 ㎜×2 ㎜ 이상으로 하여도 좋고, 10 ㎜×10 ㎜ 이하, 8 ㎜×8 ㎜ 이하, 5 ㎜×5 ㎜ 이하로 하여도 좋다. 다이싱이나 하프 다이싱에 의해 압전 기판(12)을 얻을 때에는, 엣지 부분에 치핑이 발생하는 경우가 있다. 압전 기판(12)의 칩 사이즈가 지나치게 작아지면 치핑의 영향이 커지기 때문에, 압전 기판(12)의 종횡 길이는 1 ㎜×1 ㎜ 이상이 바람직하다. 또한 압전 디바이스(10)의 소형화의 관점에서는, 압전 기판(12)의 종횡 길이는 5 ㎜×5 ㎜ 이하가 바람직하다. 압전 기판(12)의 두께는, 0.2 ㎛ 이상 5 ㎛ 이하인 것이 바람직하다. 또한, 압전 기판(12)의 두께가 5 ㎛ 이하란, 압전 기판의 두께가 5 ㎛를 넘는 부분이 존재하지 않는 것을 의미한다. 압전 기판(12)의 두께가 작을수록 압전 디바이스(10)를 고감도화(예컨대 S/N비를 향상)시킬 수 있다. 압전 기판(12)의 두께는 4 ㎛ 이하로 하는 것이 보다 바람직하고, 3 ㎛ 이하로 하는 것이 더욱 바람직하다. 또한, 압전 기판(12)의 두께를 0.2 ㎛ 이상으로 함으로써, 압전 기판(12)을 자립하기 쉽게 할 수 있다. 압전 기판(12)의 TTV(Total Thickness Variation)는, 0.1 ㎛ 이하인 것이 바람직하고, 0.05 ㎛ 이하인 것이 보다 바람직하다. 압전 기판(12)의 제1 면 및 제2 면(도 1의 상하면)은 평탄할수록 Q값의 악화나 스퓨리어스의 발생을 억제할 수 있기 때문에 바람직하다. 예컨대, 압전 기판(12)의 제1 면 및 제2 면(표리 양면)의 산술 평균 거칠기(Ra)는 1 ㎚ 이하인 것이 바람직하고, 0.5 ㎚ 이하로 하는 것이 보다 바람직하며, 0.1 ㎚ 이하로 하는 것이 더욱 바람직하다. 또한, 압전 기판(12)은, 압전 기판(12)의 제1 면 및 전극(14)의 표면을 덮는 수지제의 파손 방지막을 구비하고 있어도 좋다. 단, 파손 방지막 즉 보강재를 구비하면 압전 디바이스로서의 Q값이 악화하기 쉽기 때문에, 파손 방지막을 구비하지 않는 양태로 하는 것이 바람직하다. 마찬가지로, 압전 기판(12)은 지지 기판 등에 의해 지지되지 않는 것이 바람직하다. 압전 기판(12)을, 파손 방지막이나 지지 기판 등을 구비하지 않는 압전 자립 기판으로 함으로써, 압전 디바이스로서의 Q값의 악화를 억제할 수 있다.
전극(14, 15)은, QCM 센서의 전극이며, 예컨대 도 1의 상하 방향으로부터 압전 기판(12)을 보았을 때에 원형이 되는 형상으로 형성되어 있다. 전극(14, 15)은, 압전 기판(12)을 사이에 두고 도 1의 상하 방향으로 대향하고 있으며, 전극(14, 15) 사이에 교류 전계가 인가됨으로써, 소정의 주파수의 진동이 여기된다. 또한, 전극(14, 15)의 한쪽의 표면에 물질이 부착하여 질량이 변화함으로써 진동의 주파수가 변화한다. 그 때문에, 압전 디바이스(10)는, 이 주파수의 변화에 기초하여 소정의 물질의 유무나 양을 검출 가능한 QCM 센서로서 기능한다. QCM 센서는, 예컨대 바이오 센서로서 이용하거나, 성막 장치에 있어서의 막 두께를 측정하는 센서로서 이용할 수 있다. 또한, 바이오 센서로서 이용하는 경우에는, 전극(14, 15) 중 적어도 한쪽의 표면에, 검출 대상의 물질을 포획하기 쉽게 하기 위한 감응막을 형성한다. 또한, 전극(14, 15)에는, 압전 기판(12)의 제1 면, 제2 면에 각각 형성된 도시하지 않는 리드선이 접속되어 있어도 좋다. 또한, 하나의 압전 기판(12)에 전극(14, 15)이 각각 복수 형성되어 있어도 좋다.
또한, 전극(14, 15)의 유무나 형상은 압전 디바이스(10)의 용도에 따라 적절하게 선택할 수 있다. 예컨대, 압전 디바이스(10)를 탄성파 디바이스로서 구성하는 경우에는, 전극(14, 15)을 구비하지 않는 것으로 하고, 전극(14) 대신에 압전 기판(12)의 제1 면에 IDT 전극(빗형 전극, 발형 전극이라고도 함)과 반사 전극을 형성하여도 좋다.
다음에, 이러한 압전 디바이스(10)를 제조하는 방법에 대해서, 도 2, 3을 이용하여 이하에 설명한다. 도 2는 압전 디바이스(10)의 제조 공정을 모식적으로 나타내는 사시도이다. 도 3은 압전 디바이스(10)의 제조 공정을 모식적으로 나타내는 단면도이다.
우선, 압전 기판(22)과 지지 기판(27)을 준비하는 공정 (a)를 행하고[도 2의 (a), 도 3의 (a)], 접착층(26)을 통해 압전 기판(22)과 지지 기판(27)을 접합하여 복합 기판(20)으로 하는 공정 (b)를 행한다[도 2의 (b), 도 3의 (b)]. 압전 기판(22)은, 압전 디바이스(10)의 제조 공정을 거쳐 전술한 압전 기판(12)이 되는 것이다. 압전 기판(22)의 크기는, 특별히 한정하는 것은 아니지만, 예컨대, 직경이 50 ㎜∼150 ㎜, 두께가 50 ㎛∼500 ㎛이다. 지지 기판(27)은, 후술하는 압전 기판(22)의 연마 시 등에 압전 기판(12)을 지지하는 기판이다. 지지 기판(27)의 재질로서는, 예컨대, 수정, LT, LN, 실리콘, 붕규산 유리나 석영 유리 등의 유리, 질화알루미늄이나 알루미나 등의 세라믹스 등을 들 수 있다. 지지 기판(27)의 크기는, 특별히 한정하는 것은 아니지만, 예컨대, 직경이 50 ㎜∼150 ㎜, 두께가 100 ㎛∼600 ㎛이다. 접착층(26)으로서는, 예컨대 후술하는 압전 기판(22)의 연마 등의 가공 부하에 견딜 수 있는 접착 강도가 있으며, 후술하는 용매를 이용하여 제거 가능한 재질의 접착제를 이용할 수 있다. 접착층(26)은, 예컨대 유기 접착제로 이루어지는 것이다. 접착층(26)의 재질로서는, 에폭시, 아크릴, 폴리이미드 등을 들 수 있다.
또한, 공정 (a)에서 준비하는 압전 기판(22)은, 공정 (b)에 있어서의 지지 기판(27)과의 접합면이 되는 면(도 3의 하면)이 경면 연마되어 있는 것이 바람직하다. 이렇게 함으로써, 전술한 바와 같이 압전 디바이스(10)에 있어서의 Q값의 악화나 스퓨리어스의 발생을 억제할 수 있다. 구체적으로는, 압전 기판(22) 중 지지 기판(27)과의 접합면이 되는 면의 산술 평균 거칠기(Ra)가 경면 연마에 의해 1 ㎚ 이하로 되어 있는 것이 바람직하고, 0.5 ㎚ 이하로 되어 있는 것이 보다 바람직하며, 0.1 ㎚ 이하로 되어 있는 것이 더욱 바람직하다. 또한, 공정 (a)에 있어서, 준비한 압전 기판(22) 중 공정 (b)에 있어서의 지지 기판(27)과의 접합면이 되는 면(도 3의 하면)을 경면 연마하여도 좋다.
계속해서, 압전 기판(22) 중 지지 기판(27)과의 접합면과는 반대측의 면을 연마하여 압전 기판(22)을 얇게 하는 공정 (c)를 행한다[도 2의 (c), 도 3의 (c)]. 압전 기판(22)을 얇게 할수록, 전술한 바와 같이 제조 후의 압전 디바이스(10)를 고감도화(예컨대 S/N비를 향상)시킬 수 있다. 구체적으로는, 압전 기판(22)의 두께가 0.2 ㎛∼5 ㎛가 될 때까지 연마를 행하는 것이 바람직하다. 또한, 두께를 4 ㎛ 이하로 하는 것이 보다 바람직하고, 3 ㎛ 이하로 하는 것이 더욱 바람직하다. 연마 후의 압전 기판(22)은, LTV(Local Thickness Variation)가, 평균값으로 0.1 ㎛ 이하로 되어 있는 것이 바람직하고, 0.05 ㎛ 이하로 되어 있는 것이 보다 바람직하다. 여기서, 연마 후의 압전 기판(22)의 LTV는, 압전 기판(22) 중 제조하는 압전 디바이스(10)의 압전 기판(12)의 크기(칩 사이즈)의 각 영역에서 측정하는 것으로 한다. 그리고, 측정한 복수의 LTV의 평균값을, 압전 기판(22)의 LTV의 평균값으로 한다. 또한, 산술 평균 거칠기(Ra)값이 전술한 압전 기판(22)의 접합면이 되는 면과 동일한 수치 범위를 만족시키도록, 공정 (c)에서는 압전 기판 중 지지 기판(27)과의 접합면과는 반대측의 면(도 3의 상면)을 경면 연마하는 것이 바람직하다.
다음에, 압전 기판(22) 중 지지 기판(27)과의 접합면과는 반대측의 면으로부터 복합 기판(20)을 하프 다이싱함으로써, 압전 기판(22)을 압전 디바이스용의 크기로 분할하는 홈(28)을 형성하여 접착층(26)을 홈(28) 내에 노출시키는 공정 (d)를 행한다[도 2의 (d), 도 3의 (d)]. 홈(28)은, 예컨대 도 2의 (d)에 나타내는 바와 같이 대략 직교하는 2방향에 각각 복수 형성한다. 평행한 홈(28)끼리의 간격은, 제조하는 압전 디바이스(10)의 칩 사이즈에 따라 적절하게 정한다(예컨대, 0.1 ㎜ 이상 10 ㎜ 이하 등). 홈(28)의 폭(도 3의 좌우 방향 길이)은, 후술하는 공정에서 이용하는 용매가 홈(28) 내에 침입하기 쉽도록 적절하게 정한다(예컨대, 수십 ㎛∼백수십 ㎛ 등). 홈(28)은, 복합 기판(20)을 하프 다이싱함으로써 형성하는 것이며, 복합 기판(20) 중 적어도 압전 기판(22)을 두께 방향으로 관통한다. 이에 의해, 접착층(26)이 홈(28) 내에 노출하게 된다. 또한, 도 3의 (d)에서는, 홈(28)이 압전 기판(22)과 접착층(26)을 관통하여 지지 기판(27)의 일부를 깎아내고 있지만, 압전 기판(22)을 관통하고 또한 지지 기판(27)은 깎아내지 않도록[지지 기판(27)까지는 홈(28)이 도달하지 않도록] 하여도 좋다. 또한, 홈(28)은 지지 기판(27)을 관통하지 않도록 형성하기 때문에, 압전 기판(22)은 홈(28)에 의해 대략 직사각 형상으로 분할되어 복수의 칩[압전 기판(12)]의 상태가 되지만, 각 압전 기판(12)이 접착층(26)에 의해 지지 기판(27)과 접합됨으로써 복합 기판(20)의 상태가 거의 유지되고 있다.
공정 (d)의 하프 다이싱을 행하면, 복합 기판(20)을 용매에 침지함으로써, 접착층(26)을 용매에 의해 제거하여 압전 기판(22)[복수의 압전 기판(12)]을 지지 기판(27)으로부터 박리하는 공정 (e)를 행한다[도 2의 (e), 도 3의 (e), (f)]. 복합 기판(20)을 용매에 침지하면, 홈(28)이 형성되어 있기 때문에, 용매가 홈(28) 내에 침입한다. 이에 의해, 예컨대 접착층(26)이 복합 기판(20)의 측면(도 3의 좌우 단부면)에서 밖에 노출하지 않는 경우와 비교하여, 접착층(26)과 용매의 접촉 면적이 커지기 때문에, 보다 단시간에 접착층(26)을 제거할 수 있다. 접착층(26)이 제거됨으로써, 압전 기판(22)과 지지 기판(27)이 분리하여[도 3의 (e)], 압전 기판(22)[복수의 압전 기판(12)]을 지지 기판(27)으로부터 박리할 수 있다[도 3의 (f)]. 이에 의해, 압전 자립 기판으로서의 압전 기판(12)을 얻을 수 있다. 공정 (e)에서 이용하는 용매는, 접착층(26)을 제거(용해)할 수 있는 것이면 좋다. 또한, 용매는, 압전 기판(22)에 대미지을 부여하지 않는 것을 이용하는 것이 바람직하다. 용매로서는, 예컨대 수산화칼륨 등의 알칼리 용액이나, 아세톤 등의 유기 용제를 이용할 수 있다. 또한, 보다 단시간에 접착층(26)을 제거할 수 있기 때문에, 알칼리 용액을 이용하는 것이 바람직하다. 또한, 보다 단시간에 접착층(26)을 제거할 수 있기 때문에, 공정 (e)에 있어서 복합 기판(20) 및 용매를 가열하여도 좋다(예컨대 60℃∼80℃). 공정 (e)에서 얻은 압전 기판(12)은, TTV나 산술 평균 거칠기(Ra)의 값이, 도 1의 압전 기판(12)에 대해서 전술한 수치 범위를 만족시키고 있는 것이 바람직하다.
그리고, 지지 기판(27)으로부터 박리된 압전 기판(12)을 이용하여 다수의 압전 디바이스(10)를 얻는 공정 (f)를 행한다[도 2의 (f), 도 3의 (g)]. 본 실시형태에서는, 압전 디바이스(10)가 QCM 센서이기 때문에, 복수의 압전 기판(12)의 각각의 제1 면, 제2 면[도 3의 (g)의 상하면]에 전술한 전극(14, 15)을 각각 형성한다. 또한, 전극(14)에 접속되는 리드선(14a)[도 2의 (f) 참조]이나, 전극(15)에 접속되는 도시하지 않는 리드선을 형성한다. 전극(14, 15)이나 리드선(14a) 등은, 예컨대 포토리소그래피 기술을 이용하여 형성하여도 좋고, 물리 증착법 또는 화학 증착법에 따라 형성하여도 좋다. 이상의 제조 공정에 따라, 전술한 압전 디바이스(10)가 다수 얻어진다.
이상 설명한 본 실시형태에 따르면, 준비한 압전 기판(22)과 지지 기판(27)을 접착층(26)을 통해 접합하여 복합 기판(20)으로 하고, 압전 기판(22) 중 지지 기판(27)과의 접합면과는 반대측의 면을 연마하여 압전 기판(22)을 얇게 한다. 이와 같이, 지지 기판(27)과 접합한 상태로 압전 기판(22)을 연마함으로써, 연마 시의 압전 기판(22)의 균열 등을 억제하여 압전 기판(22)을 보다 박판화할 수 있다. 계속해서, 압전 기판(22) 중 지지 기판(27)과의 접합면과는 반대측의 면으로부터 복합 기판(20)을 하프 다이싱함으로써, 압전 기판(22)을 압전 디바이스용의 크기로 분할하는 홈(28)을 형성한다. 또한, 홈(28)을 형성함으로써 접착층(26)을 홈(28) 내에 노출시킨다. 그리고, 복합 기판(20)을 용매에 침지함으로써, 접착층(26)을 용매에 의해 제거하여 압전 기판(22)을 지지 기판으로부터 박리하고, 박리된 압전 기판(22)[압전 기판(12)]을 이용하여 압전 디바이스를 얻는다. 이와 같이, 하프 다이싱에 의해 복수의 홈(28)을 형성해 두고, 홈(28) 내에 접착층(26)을 노출시켜 노출 면적을 늘리기 때문에, 그 후에 복합 기판(20)을 용제에 침지하였을 때에, 홈(28)에 침입한 용제가 접착층(26)을 효율적으로 제거할 수 있다. 또한, 압전 기판(22)은 홈(28)에 의해 미리 압전 디바이스용의 크기로 분할되어 있기 때문에, 접착층(26)을 제거하여 지지 기판(27)으로부터 박리함으로써, 박리 후의 압전 기판(12)을 그대로 압전 디바이스에 이용할 수 있다. 이에 의해, 박리 후에 압전 기판(12) 단체를 다이싱하는 경우와 비교하여, 박리 후의 압전 기판(12)이 얇은 경우라도, 압전 기판(12)에 균열 등이 생기기 어려워진다. 그리고, 이러한 제조 방법에 의해, 예컨대 도 6의 주변부(92a)와 같은 두꺼운 부분을 갖는 일없이, 보다 박판화한 압전 디바이스용의 압전 자립 기판인 압전 기판(12)을 얻을 수 있다. 그 결과, 이 압전 기판(12)을 이용하여 얻어진 압전 디바이스(10)는, 예컨대 주변부(92a)가 존재하는 것에 따른 특성의 악화를 억제하면서, 고감도화할 수 있다.
또한, 공정 (a)에서 준비하는 압전 기판(22)을, 공정 (b)에 있어서의 지지 기판(27)과의 접합면이 되는 면(도 3의 하면)이 경면 연마되어 있는 것으로 하거나, 또는 준비한 압전 기판(22) 중 공정 (b)에 있어서의 지지 기판(27)과의 접합면이 되는 면을 경면 연마함으로써, 압전 디바이스(10)에 있어서의 Q값의 악화나 스퓨리어스의 발생을 억제할 수 있다. 또한, 도 6의 수정 진동자(90)와 같이, 에칭에 의해 구멍(92b)을 형성하여 수정판(92)의 중앙부의 두께를 얇게 하는 경우, 에칭에 의해 바닥면(92c)의 표면이 비교적 거칠어지기 쉽다. 또한, 주변부(92a)가 존재하는 구조 상, 에칭 후에 바닥면(92c)을 경면 연마하는 것은 어렵다. 본 실시형태의 압전 디바이스의 제조 방법에서는, 압전 기판(22)의 제2 면(도 3의 하면)은 접착층(26)에 의한 접합이나 접착층(26)의 제거를 행하는 것뿐이기 때문에, 미리 경면 연마해 둘 수 있다.
또한, 본 발명은 전술한 실시형태에 조금도 한정되는 일은 없으며, 본 발명의 기술적 범위에 속하는 한 여러가지의 양태로 실시할 수 있는 것은 물론이다.
예컨대, 전술한 실시형태에서는, 공정 (d)에 있어서 하프 다이싱에 의해 홈(28)을 형성하는 것으로 하였지만, 복합 기판(20)을 다이싱하여도 좋다. 도 4는 이 경우의 변형예의 압전 디바이스(10)의 제조 공정을 모식적으로 나타내는 단면도이다. 또한, 도 4의 (a)∼(c), (f), (g)[즉 공정 (d), (e) 이외]는 도 3과 동일하기 때문에, 상세한 설명을 생략한다. 도 4의 (d)에 나타내는 바와 같이, 변형예의 압전 디바이스(10)의 제조 방법에서는, 공정 (d)에 있어서, 복합 기판(20)을 하프 다이싱함으로써 홈(28)을 형성하는 대신에, 복합 기판(20)을 다이싱하여 분할한다. 즉, 전술한 실시형태에서는, 지지 기판(27)은 관통하지 않도록 홈(28)을 형성하였지만, 도 4에 나타내는 변형예의 제조 공정에서는, 홈(28)이 지지 기판(27)도 관통하도록 하여, 압전 기판(22)뿐만 아니라 복합 기판(20) 전체를 복수로 분할한다. 이에 의해, 압전 기판(22), 접착층(26), 지지 기판(27)은 각각 다이싱에 의해 분할되어 압전 기판(12), 접착층(16), 지지 기판(17)이 되고, 복합 기판(20)은 압전 기판(12), 접착층(16), 지지 기판(17)으로 이루어지는 복수의 복합 기판(20a)으로 분할된다. 다이싱에 의한 분할 후의 복합 기판(20a)[압전 기판(12)]의 크기는, 전술한 실시형태와 마찬가지로, 제조하는 압전 디바이스(10)의 칩 사이즈에 따라 적절하게 정한다. 그리고, 공정 (d)를 행하면, 전술한 실시형태와 마찬가지로 공정 (e)에 있어서 분할 후의 복수의 복합 기판(20a)을 용매에 침지하여, 접착층(16)을 제거하여 압전 기판(12)을 지지 기판(17)으로부터 박리한다[도 5의 (e), (f)]. 이와 같이, 변형예의 압전 디바이스(10)의 제조 공정에서는, 공정 (d)에서 복합 기판(20)을 다이싱함으로써, 다이싱 전의 접착층(26)과 비교하여 다이싱 후의 접착층(16)의 노출 면적을 늘릴 수 있다. 그 때문에, 공정 (e)에 있어서의 접착층(16)과 용매의 접촉 면적이 보다 커져, 공정 (e)에 있어서 접착층(16)을 보다 단시간에 제거할 수 있다. 또한, 압전 기판(22)을 다이싱에 의해 미리 압전 디바이스용의 크기의 압전 기판(12)로 분할해 두기 때문에, 접착층(16)을 제거하여 지지 기판(17)으로부터 박리함으로써, 박리 후의 압전 기판(12)을 그대로 압전 디바이스에 이용할 수 있다. 또한, 공정 (d)에 있어서, 복합 기판(20)의 다이싱은, 압전 기판측으로부터 행하여도 좋고, 지지 기판측으로부터 행하여도 좋다. 단, 압전 기판측으로부터 행하는 것이 바람직하다.
전술한 실시형태에서는, 공정 (d)에 있어서 홈(28)을 형성하는 것으로 하였지만, 이에 더하여, 지지 기판(27) 중 압전 기판(22)의 접합면과는 반대측의 면으로부터 지지 기판(27)에 구멍(29)을 형성하여 구멍(29) 내에 접착층(26)을 노출시켜도 좋다. 도 5는 이 경우의 변형예의 압전 디바이스(10)의 제조 공정을 모식적으로 나타내는 단면도이다. 또한, 도 5의 (a)∼(c), (f), (g)[즉 공정 (d), (e) 이외]는 도 3과 동일하기 때문에, 상세한 설명을 생략한다. 도 5의 (d)에 나타내는 바와 같이, 변형예의 압전 디바이스(10)의 제조 방법에서는, 공정 (d)에 있어서, 지지 기판(27)의 하면으로부터 지지 기판(27)에 구멍(29)을 형성하여, 구멍(29) 내에 접착층(26)을 노출시킨다. 구멍(29)은, 홈(28)과 마찬가지로 하프 다이싱에 의해 형성하여도 좋고, 에칭 등 다른 방법으로 형성하여도 좋다. 또한, 구멍(29)의 형성과 홈(28)의 형성은, 어느 것을 먼저 행하여도 좋다. 또한, 도 5의 (d)에서는, 구멍(29)이 지지 기판(27)을 관통하여 접착층(26)의 일부를 깎아내고 있다. 구멍(29)은, 압전 기판(22)을 깎아내지 않도록[압전 기판(22)까지는 구멍(29)이 도달하지 않도록] 형성한다. 그리고, 공정 (d)를 행하면, 전술한 실시형태와 마찬가지로 공정 (e)에 있어서 복합 기판(20)을 용매에 침지하여 압전 기판(22)[복수의 압전 기판(12)]을 지지 기판(27)으로부터 박리한다[도 5의 (e), (f)]. 이와 같이, 압전 기판(22)측으로부터의 홈(28)뿐만 아니라 지지 기판(27)측으로부터의 구멍(29)도 형성함으로써, 공정 (e)에 있어서의 접착층(26)과 용매의 접촉 면적이 보다 커진다. 그 때문에, 공정 (e)에 있어서 접착층(26)을 보다 단시간에 제거할 수 있다. 또한, 구멍(29)은, 지지 기판(27)에 마련하는 것이기 때문에, 홈(28)과 다르게, 압전 디바이스(10)의 칩 사이즈 등과 관계없이, 임의의 크기나 수로 형성할 수 있다. 예컨대, 도 5에 있어서의 홈(28)의 바로 아래에 위치하도록 구멍(29)을 형성하여도 좋고, 이때 구멍(29)과 홈(28)을 연통시켜도 좋다. 또한, 구멍(29)과 홈(28)으로 복합 기판(20)을 분할하도록, 구멍(29)을 형성하여도 좋다. 즉, 도 4의 (d)를 이용하여 설명한 변형예의 공정 (d)와 같이, 복합 기판(20)이 복수의 복합 기판(20a)으로 분할되도록, 홈(28)에 연통하는 구멍(29)을 형성하여도 좋다. 혹은, 홈(28)으로 분할된 압전 기판(22)[하나의 압전 기판(12)]의 도 5에 있어서의 바로 아래의 영역의 지지 기판(27)을 전부 제거하여 구멍(29)으로 하여도 좋다. 이러한 구멍(29)을 형성하면, 구멍(29)의 바로 위의 압전 기판(12)[및 접착층(26)의 일부]이 복합 기판(20)으로부터 분리하지만, 분리한 압전 기판(12)에 대해서도 공정 (e)에 있어서 용매에 침지하면, 접착층(26)을 제거하여 압전 디바이스(10)에 이용할 수 있다. 또한, 도 4를 이용하여 설명한 변형예의 압전 디바이스(10)의 제조 공정에 있어서도, 공정 (d)에 있어서 압전 기판을 다이싱하기 전후에, 구멍(29)을 형성하여 구멍(29) 내에 접착층(16)을 노출시켜도 좋다. 다이싱 후의 복합 기판(20a)에 구멍(29)이 형성되어 있도록 함으로써, 접착층(16)의 노출 면적을 늘릴 수 있다.
전술한 실시형태에 있어서, 공정 (a)에서는, 지지 기판(27)으로서, 공정 (e)에 있어서 지지 기판(27) 중 압전 기판(22)과의 접합면과 그 반대측의 면 사이에서 용매가 유통 가능한 다공질체로 이루어지는 지지 기판(27)을 준비하여도 좋다. 이렇게 하면, 공정 (e)에 있어서 용매가 지지 기판(27) 내의 기공을 통과하여 접착층(26)에 도달할 수 있기 때문에, 공정 (e)에 있어서의 접착층(26)과 용매의 접촉 면적이 보다 커진다. 그 때문에, 공정 (e)에 있어서 접착층(26)을 보다 단시간에 제거할 수 있다. 이러한 다공질체는, 예컨대 기재와, 소성에 의해 연소하는 재료로 이루어지는 구멍 형성재를 혼합, 성형하여 소성함으로써 제조할 수 있다. 기재로서는, 예컨대 질화알루미늄이나 알루미나 등의 각종의 세라믹스 원료 분말을 이용할 수 있다. 구멍 형성재로서는, 예컨대 전분, 코크스, 발포 수지 등을 이용할 수 있다.
전술한 실시형태에서는, 공정 (f)에 있어서 압전 기판(12)에 전극(14, 15)을 형성하는 것으로 하였지만, 전극을 형성하는 시기는 이에 한정되지 않는다. 예컨대, 압전 기판(12)의 제1 면측의 전극에 대해서는, 공정 (c) 이후의 임의의 타이밍에 형성하여도 좋다. 구체적으로는, 공정 (d)에 있어서 홈(28)의 형성 전이나 형성 후에 압전 기판(12)의 제1 면측의 전극을 형성하여도 좋다. 또한, 압전 기판(12)의 제2 면측의 전극에 대해서는, 공정 (a)에서 미리 전극이 형성된 압전 기판(22)을 준비하여도 좋고, 공정 (a)에서 준비한 압전 기판(22)에 전극을 형성하고, 그 후 공정 (b)의 접합을 행하여도 좋다.
전술한 실시형태에서는, 압전 디바이스(10)는 전극을 갖는 것으로 하였지만, 전극을 구비하지 않는 양태의 압전 디바이스로 하여도 좋다. 예컨대, 무선 무전극의 QCM 센서로 하여도 좋다. 이러한 양태의 압전 디바이스는, 예컨대 일본 특허 공개 제2008-26099호 공보에 기재되어 있다.
실시예
[실시예 1]
공정 (a)에서는, 압전 기판(22)으로서, AT 컷트의 수정판(직경 4인치, 두께 350 ㎛)을 준비하였다. 지지 기판(27)으로서, Si 기판(직경 4인치, 두께 230 ㎛)을 준비하였다. 또한, 수정판은, 지지 기판(27)과 접합하는 측의 면의 산술 평균 거칠기(Ra)가 0.1 ㎚인 것을 준비하였다. 공정 (b)에서는, 우선, Si 기판의 표면에 아크릴 수지를 스핀 코팅(회전수: 1500 rpm)으로 막 두께 5000 Å가 되도록 도포하였다. 그리고, 아크릴 수지를 통해 Si 기판에 수정판을 접합하고, 150℃의 오븐에서 수지를 경화시켜 접착층(26)으로 하여, 복합 기판(20)으로 하였다.
수지의 경화 후, 공정 (c)에서는, 수정판 중 Si 기판과의 접합면과는 반대측의 면을 글라인더로 연삭하여, 수정판의 두께를 15 ㎛로 하였다. 더욱, 다이어 슬러리(입경 1 ㎛)를 이용하여, 수정판 두께가 5 ㎛가 될 때까지 랩 연마를 하였다. 랩 연마 후, 콜로이달 실리카를 이용하여 수정판 두께가 3 ㎛가 될 때까지 연마하였다. 이때의 수정판의 표면 거칠기를 AFM(Atomic Force Microscope: 원자간력 현미경)으로 측정한 바(측정 범위 10 ㎛×10 ㎛), 산술 평균 거칠기(Ra)=0.1 ㎚였다. 또한, 사입사 간섭법을 이용한 평면도 측정기에 의해, 세로 2 ㎜×가로 2 ㎜의 영역의 LTV(Local Thickness Variation)를 측정한 바, LTV는 평균값으로 0.05 ㎛였다. 이때의 PLTV(Percent Local Thickness Variation)는, 합격 기준값을 0.1 ㎛로 하여, 이것을 만족시키는 것이 91.6％였다. 수정판의 막 두께를, 비접촉의 광학식 막 두께 측정기로 측정한 바, 막 두께 분포는, 직경 4인치 내에서, ±30 ㎚였다.
수정판의 연마 후, 공정 (d)에서는, 다이서로, 폭 100 ㎛, 깊이 5 ㎛의 홈(28)을 형성하였다. 또한, 홈(28)의 피치는 2 ㎜로 하였다. 홈(28)의 형성 후, 공정 (e)에서는, 복합 기판(20)을 농도가 25 질량％인 수산화칼륨(KOH) 용액에 30분 침지시켜, 접착층(26)을 제거하여, 지지 기판(27)으로부터 세로 2 ㎜×가로 2 ㎜, 두께 3 ㎛의 수정 단판[압전 기판(12)]을 박리하여 취출하였다. 박리 후, 복수의 수정 단판의 양면의 표면 거칠기를 측정한 바, 모두 산술 평균 거칠기(Ra)는 약 0.1 ㎚였다. 또한, 이 산술 평균 거칠기(Ra)의 값은, 복합 기판(20)을 용제(수산화칼륨 용액)에 침지하기 전의 값(전술)과 거의 동일하였다. 또한, 복수의 수정 단판[압전 기판(12)]의 TTV(Total Thickness Variation)를 측정한 바, 복수의 수정 단판 중 TTV가 0.1 ㎛(합격 기준값) 이하인 것이 90.0％였다. 즉, 복합 기판(20)을 용제에 침지하기 전의 LTV의 값(전술)과 거의 동일한 결과였다. 이들 산술 평균 거칠기(Ra)나 TTV의 값으로부터, 복합 기판(20)을 이 용제에 침지하여 접착층(26)을 제거하여도, 수정 단판의 양면에 대미지는 없었다고 생각된다. 그 후, 공정 (f)에서는, 수정 단판의 양면에 Au/Cr 전극을 성막하고, 한쪽의 전극 표면에 감응막을 형성하여, 바이오 센서로서의 QCM 센서[압전 디바이스(10)]를 제작하였다.
[실시예 2]
공정 (a)에서는, 압전 기판(22)으로서, 42°회전 Y 컷트 X 전파 LT(LiTaO3) 기판(직경 4인치, 두께 250 ㎛)을 준비하였다. 지지 기판(27)으로서, Si 기판(직경 4인치, 두께 230 ㎛)을 준비하였다. 또한, LT 기판은, 지지 기판(27)과 접합하는 측의 면의 산술 평균 거칠기(Ra)가 0.1 ㎚인 것을 준비하였다. 공정 (b)에서는, 우선, Si 기판의 표면에 에폭시 수지를 스핀 코팅(회전수: 1000 rpm)으로 막 두께 1 ㎛가 되도록 도포하였다. 그리고, 에폭시 수지를 통해 Si 기판에 LT 기판을 접합하고, 150℃의 오븐에서 수지를 경화시켜 접착층(26)으로 하여, 복합 기판(20)으로 하였다.
수지의 경화 후, 공정 (c)에서는, LT 기판 중 Si 기판과의 접합면과는 반대측의 면을 글라인더로 연삭하여, LT 기판의 두께를 5 ㎛로 하였다. 더욱, 다이어 슬러리(입경 1 ㎛)를 이용하여, LT 기판 두께가 2 ㎛가 될 때까지 랩 연마를 하였다. 랩 연마 후, 콜로이달 실리카를 이용하여 LT 기판 두께가 0.2 ㎛가 될 때까지 연마하였다. 이때의 LT 기판의 표면 거칠기를 AFM으로 측정한 바(측정 범위 10 ㎛×10 ㎛), 산술 평균 거칠기(Ra)=0.1 ㎚였다. 또한, 사입사 간섭법을 이용한 평면도 측정기에 의해, 세로 2 ㎜×가로 2 ㎜의 영역의 LTV(Local Thickness Variation)를 측정한 바, LTV는 평균값으로 0.1 ㎛였다. 이때의 PLTV(Percent Local Thickness Variation)는, 합격 기준값을 0.1 ㎛로 하여, 이것을 만족시키는 것이 80％였다. LT 기판의 막 두께를, 비접촉의 광학식 막 두께 측정기로 측정한 바, 막 두께 분포는, 직경 4인치 내에서, ±40 ㎚였다.
LT 기판의 연마 후, 실시예 1의 공정 (d), 공정 (e)와 동일한 공정을 행하여, 지지 기판(27)으로부터 세로 2 ㎜×가로 2 ㎜, 두께 0.2 ㎛의 LT 기판[압전 기판(12)]을 박리하여 취출하였다. 공정 (e) 이후의 복수의 LT 기판[압전 기판(12)]의 산술 평균 거칠기(Ra)는 모두 약 0.1 ㎚였다. 또한, 복수의 LT 기판의 TTV를 측정한 바, 복수의 LT 기판 중 TTV가 0.1 ㎛(합격 기준값) 이하인 것이 80％였다. 즉, 공정 (e) 이후의 LT 기판의 산술 평균 거칠기(Ra)나 TTV의 값은, 복합 기판(20)을 용제에 침지하기 전의 산술 평균 거칠기(Ra)나 LTV의 값(전술)과 거의 동일하였다. 그 후, 공정 (f)에서는, LT 기판의 제1 면에 IDT 전극 및 반사 전극을 성막하여, 1포트 SAW 공진자[압전 디바이스(10)]를 제작하였다.
[비교예 1]
실시예 1의 공정 (a)에서 준비한 것으로 동일한 수정판을 준비하고, 이 수정판 단체를 왁스로 정반에 고정하였다. 그리고, 이 상태로 실시예 1의 공정 (c)와 동일한 방법으로 수정판의 연마를 행하여, 수정판의 두께를 10 ㎛로 하였다. 그 후, 왁스를 열로 녹이기 위해 80℃까지 가열하여 수정판을 정반으로부터 박리한 바, 박리 시에 가해진 힘에 의해 수정판에 균열이 생겼다.
이와 같이, 실시예 1, 2의 제조 공정에서는 균열이 생기는 일없이 각각 두께 3 ㎛, 0.2 ㎛의 압전 자립 기판을 얻을 수 있어, 이것을 이용한 압전 디바이스를 제작할 수 있었던 데 대하여, 비교예 1에서는 두께 10 ㎛여도 압전 기판에 균열이 생겼다. 실시예 1, 2의 제조 방법에서는, 지지 기판과 접합한 상태로 압전 기판의 연마 및 분할을 행하고, 그 후 용매에 의해 접착층(26)을 제거하여 지지 기판으로부터 압전 기판을 박리하고 있음으로써, 압전 기판의 균열 등을 억제하여 압전 기판을 보다 박판화할 수 있다고 생각된다.
본 출원은, 2013년 5월 21일에 출원된 일본국 특허 출원 제2013-107225호를 우선권 주장의 기초로 하고 있으며, 인용에 의해 그 내용의 전부가 본 명세서에 포함된다.
본 발명은, QCM 센서 등의 수정 진동자나, 탄성파 디바이스 등의 압전 디바이스의 기술분야에 이용 가능하다.
10 압전 디바이스, 12 압전 기판, 14, 15 전극, 16 접착층, 17 지지 기판, 14a 리드선, 20, 20a 복합 기판, 22 압전 기판, 26 접착층, 27 지지 기판, 28 홈, 29 구멍, 90 수정 진동자, 92 수정판, 92a 주변부, 92b 구멍, 92c 바닥면, 94, 95 전극, 96 파손 방지막.

Claims (10)

  1. 압전 디바이스의 제조 방법에 있어서,
    (a) 압전 기판과 지지 기판을 준비하는 공정과,
    (b) 상기 압전 기판과 상기 지지 기판을 접착층을 통해 접합하여 복합 기판으로 하는 공정과,
    (c) 상기 압전 기판 중 상기 지지 기판과의 접합면과는 반대측의 면을 연마하여 상기 압전 기판을 얇게 하는 공정과,
    (d) 상기 복합 기판을 다이싱하거나, 또는 상기 압전 기판 중 상기 지지 기판과의 접합면과는 반대측의 면으로부터 상기 복합 기판을 하프 다이싱함으로써, 상기 압전 기판을 압전 디바이스용의 크기로 분할하는 공정과,
    (e) 상기 다이싱 또는 상기 하프 다이싱을 행한 후의 상기 복합 기판을 용매에 침지함으로써, 상기 접착층을 상기 용매에 의해 제거하여 상기 압전 기판을 상기 지지 기판으로부터 박리하는 공정과,
    (f) 상기 지지 기판으로부터 박리된 압전 기판을 이용하여 압전 디바이스를 얻는 공정,
    을 포함하는 압전 디바이스의 제조 방법.
  2. 제1항에 있어서,
    상기 공정 (d)에서는, 상기 압전 기판 중 상기 지지 기판과의 접합면과는 반대측의 면으로부터 상기 복합 기판을 하프 다이싱함으로써, 상기 압전 기판을 압전 디바이스용의 크기로 분할하는 홈을 형성하여 상기 접착층을 상기 홈 내에 노출시키고,
    상기 공정 (e)에서는, 상기 하프 다이싱을 행한 후의 상기 복합 기판을 용매에 침지함으로써, 상기 접착층을 상기 용매에 의해 제거하여 상기 압전 기판을 상기 지지 기판으로부터 박리하는 것인 압전 디바이스의 제조 방법.
  3. 제1항 또는 제2항에 있어서,
    상기 공정 (c)에서는, 상기 압전 기판의 두께가 0.2 ㎛∼5 ㎛가 될 때까지 연마를 행하는 것인 압전 디바이스의 제조 방법.
  4. 제1항 내지 제3항 중 어느 한 항에 있어서,
    상기 공정 (d)에서는, 상기 지지 기판 중 상기 압전 기판의 접합면과는 반대측의 면으로부터 상기 지지 기판에 구멍을 형성하여 상기 구멍 내에 상기 접착층을 노출시키는 것인 압전 디바이스의 제조 방법.
  5. 제1항 내지 제4항 중 어느 한 항에 있어서,
    상기 공정 (a)에서는, 상기 지지 기판으로서, 상기 공정 (e)에 있어서 상기 지지 기판 중 상기 압전 기판과의 접합면과 상기 접합면과는 반대측의 면 사이에서 상기 용매가 유통 가능한 다공질체로 이루어지는 지지 기판을 준비하는 것인 압전 디바이스의 제조 방법.
  6. 제1항 내지 제5항 중 어느 한 항에 있어서,
    상기 공정 (a)에서는, 상기 공정 (b)에 있어서의 상기 지지 기판과의 접합면이 되는 면이 경면 연마되어 있는 상기 압전 기판을 준비하거나, 또는 준비한 압전 기판 중 공정 (b)에 있어서의 지지 기판과의 접합면이 되는 면을 경면 연마하는 것인 압전 디바이스의 제조 방법.
  7. 제1항 내지 제6항 중 어느 한 항에 기재된 압전 디바이스의 제조 방법에 따라 제조되는 압전 디바이스.
  8. 압전 자립 기판에 있어서,
    두께가 0.2 ㎛ 이상 5 ㎛ 이하, 종횡 길이가 0.1 ㎜×0.1 ㎜ 이상, TTV(Total Thickness Variation)가 0.1 ㎛ 이하인 것인 압전 자립 기판.
  9. 제8항에 있어서,
    표리 양면의 산술 평균 거칠기(Ra)가 1 ㎚ 이하인 것인 압전 자립 기판.
  10. 제8항 또는 제9항에 있어서,
    단결정 기판인 것인 압전 자립 기판.
KR1020157033118A 2013-05-21 2014-04-24 압전 디바이스의 제조 방법, 압전 디바이스, 및 압전 자립 기판 KR20160013518A (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JPJP-P-2013-107225 2013-05-21
JP2013107225 2013-05-21
PCT/JP2014/061552 WO2014188842A1 (ja) 2013-05-21 2014-04-24 圧電デバイスの製造方法，圧電デバイス，及び圧電自立基板

Publications (1)

Publication Number Publication Date
KR20160013518A true KR20160013518A (ko) 2016-02-04

Family

ID=51933406

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020157033118A KR20160013518A (ko) 2013-05-21 2014-04-24 압전 디바이스의 제조 방법, 압전 디바이스, 및 압전 자립 기판

Country Status (7)

Country Link
US (1) US20160079514A1 (ko)
JP (1) JPWO2014188842A1 (ko)
KR (1) KR20160013518A (ko)
CN (1) CN105229924B (ko)
DE (1) DE112014002521T5 (ko)
TW (1) TWI637540B (ko)
WO (1) WO2014188842A1 (ko)

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWD174921S (zh) * 2014-12-17 2016-04-11 日本碍子股份有限公司 複合基板之部分
JP6434130B2 (ja) * 2015-03-27 2018-12-05 京セラ株式会社 水晶振動子および水晶振動デバイス
CN109690943B (zh) * 2016-09-20 2023-10-13 日本碍子株式会社 复合基板及其制法以及电子器件
US11063203B2 (en) * 2017-01-08 2021-07-13 Qualcomm Incorporated Apparatus and method for poling a piezoelectric film
EP3761506A4 (en) * 2018-03-02 2021-12-01 Kyocera Corporation COMPOSITE SUBSTRATE AND PIEZOELECTRIC ELEMENT
USD999766S1 (en) * 2020-08-07 2023-09-26 Samsung Display Co., Ltd. Display module
USD1001782S1 (en) * 2021-07-29 2023-10-17 Logitech Europe S.A. Audio controller
KR102689152B1 (ko) * 2021-10-21 2024-07-30 (주)아이블포토닉스 반도체 공정을 이용하여 단결정 유전체 디바이스를 제조하는 방법
TWI786907B (zh) * 2021-10-28 2022-12-11 國立中央大學 振盪器頻率調變的方法及振盪器壓電結構

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4772475A (en) * 1985-03-08 1988-09-20 Yamanouchi Pharmaceutical Co., Ltd. Controlled-release multiple units pharmaceutical formulation
JP2002190629A (ja) * 2000-07-17 2002-07-05 Sumitomo Special Metals Co Ltd 圧電素子の製造方法
JP3731648B2 (ja) * 2000-11-27 2006-01-05 日産自動車株式会社 燃料電池用単セル及び固体電解質型燃料電池
KR100778398B1 (ko) * 2001-05-08 2007-11-21 삼성에스디아이 주식회사 플랫 마스크와 이 마스크의 조립 방법 및 이 방법에 의해제조된 텐션 마스크 조립체
KR100858600B1 (ko) * 2001-10-05 2008-09-17 스미토모덴키고교가부시키가이샤 표면 탄성파 소자용 다이아몬드 기판 및 표면 탄성파 소자
JP2006049979A (ja) * 2004-07-30 2006-02-16 Kyocera Kinseki Corp 水晶振動板の製造方法
JP4627269B2 (ja) * 2006-02-24 2011-02-09 日本碍子株式会社 圧電薄膜デバイスの製造方法
JP2007266044A (ja) * 2006-03-27 2007-10-11 New Japan Radio Co Ltd 半導体装置の製造方法
US8263035B2 (en) * 2006-10-26 2012-09-11 Davis Tracy M Forming nanoparticles in basic amino acid sols
JP2008187177A (ja) * 2008-01-25 2008-08-14 Nec Electronics Corp 半導体装置
JP2010027857A (ja) * 2008-07-18 2010-02-04 Disco Abrasive Syst Ltd 半導体デバイスの製造方法
JP4588807B1 (ja) * 2009-04-20 2010-12-01 パナソニック株式会社 圧電体薄膜とその製造方法、インクジェットヘッド、インクジェットヘッドを用いて画像を形成する方法、角速度センサ、角速度センサを用いて角速度を測定する方法、圧電発電素子ならびに圧電発電素子を用いた発電方法
JP2013197553A (ja) * 2012-03-22 2013-09-30 Hitachi Cable Ltd 圧電体膜付き基板、圧電体膜素子及びその製造方法

Also Published As

Publication number Publication date
WO2014188842A1 (ja) 2014-11-27
TWI637540B (zh) 2018-10-01
JPWO2014188842A1 (ja) 2017-02-23
TW201513417A (zh) 2015-04-01
DE112014002521T5 (de) 2016-06-02
CN105229924B (zh) 2018-11-13
US20160079514A1 (en) 2016-03-17
CN105229924A (zh) 2016-01-06

Similar Documents

Publication Publication Date Title
KR20160013518A (ko) 압전 디바이스의 제조 방법, 압전 디바이스, 및 압전 자립 기판
TWI714785B (zh) 表面聲波元件用複合結構
KR102094026B1 (ko) 복합 기판, 탄성파 디바이스 및 탄성파 디바이스의 제법
US8729771B2 (en) Composite substrate manufacturing method and composite substrate
JP6092535B2 (ja) ラム波デバイスおよびその製造方法
US9680083B2 (en) Composite substrate, piezoelectric device, and method for manufacturing composite substrate
EP2469709B1 (en) Composite substrate and method for manufacturing the composite substrate
JP4974212B2 (ja) 力学量センサ及びその製造方法
JP7057288B2 (ja) 表面弾性波デバイス用のハイブリッド構造
JP7118195B2 (ja) 表面音響波デバイスのためのハイブリッド構造
JP5180104B2 (ja) 弾性表面波素子
EP2764617B1 (fr) Résonateurs à ondes de volume sur structures verticales micro-usinées
KR20110083451A (ko) 복합 기판, 및 그것을 이용한 탄성 표면파 필터와 탄성 표면파 공진기
JP5198242B2 (ja) 複合基板、弾性波素子の製造方法及び弾性波素子
JP2011040999A (ja) 弾性表面波素子の製造方法
KR102006102B1 (ko) Htcc(고온 동시 소성 세라믹)를 이용한 지문 인식용 압전 어레이 소자 제조방법

Legal Events

Date Code Title Description
WITN Application deemed withdrawn, e.g. because no request for examination was filed or no examination fee was paid