KR20160013336A - 핀 다이오드 및 그 제조방법, 이를 이용한 엑스레이 디텍터 및 그 제조방법 - Google Patents

핀 다이오드 및 그 제조방법, 이를 이용한 엑스레이 디텍터 및 그 제조방법 Download PDF

Info

Publication number
KR20160013336A
KR20160013336A KR1020140094134A KR20140094134A KR20160013336A KR 20160013336 A KR20160013336 A KR 20160013336A KR 1020140094134 A KR1020140094134 A KR 1020140094134A KR 20140094134 A KR20140094134 A KR 20140094134A KR 20160013336 A KR20160013336 A KR 20160013336A
Authority
KR
South Korea
Prior art keywords
upper electrode
layer
pin
electrode
lower electrode
Prior art date
Application number
KR1020140094134A
Other languages
English (en)
Other versions
KR101611711B1 (ko
Inventor
최성진
Original Assignee
하이디스 테크놀로지 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 하이디스 테크놀로지 주식회사 filed Critical 하이디스 테크놀로지 주식회사
Priority to KR1020140094134A priority Critical patent/KR101611711B1/ko
Priority to US14/806,844 priority patent/US9484486B2/en
Publication of KR20160013336A publication Critical patent/KR20160013336A/ko
Application granted granted Critical
Publication of KR101611711B1 publication Critical patent/KR101611711B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861—Diodes
    • H01L29/868—PIN diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/18—Processes or apparatus specially adapted for the manufacture or treatment of these devices or of parts thereof
    • H01L31/1884—Manufacture of transparent electrodes, e.g. TCO, ITO
    • H01L31/1888—Manufacture of transparent electrodes, e.g. TCO, ITO methods for etching transparent electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/08—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof in which radiation controls flow of current through the device, e.g. photoresistors
    • H01L31/10—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof in which radiation controls flow of current through the device, e.g. photoresistors characterised by potential barriers, e.g. phototransistors
    • H01L31/101—Devices sensitive to infrared, visible or ultraviolet radiation
    • H01L31/102—Devices sensitive to infrared, visible or ultraviolet radiation characterised by only one potential barrier
    • H01L31/105—Devices sensitive to infrared, visible or ultraviolet radiation characterised by only one potential barrier the potential barrier being of the PIN type
    • H01L31/1055—Devices sensitive to infrared, visible or ultraviolet radiation characterised by only one potential barrier the potential barrier being of the PIN type the devices comprising amorphous materials of Group IV of the Periodic Table
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/08—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof in which radiation controls flow of current through the device, e.g. photoresistors
    • H01L31/10—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof in which radiation controls flow of current through the device, e.g. photoresistors characterised by potential barriers, e.g. phototransistors
    • H01L31/115—Devices sensitive to very short wavelength, e.g. X-rays, gamma-rays or corpuscular radiation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/18—Processes or apparatus specially adapted for the manufacture or treatment of these devices or of parts thereof
    • H01L31/1884—Manufacture of transparent electrodes, e.g. TCO, ITO
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/18—Processes or apparatus specially adapted for the manufacture or treatment of these devices or of parts thereof
    • H01L31/20—Processes or apparatus specially adapted for the manufacture or treatment of these devices or of parts thereof such devices or parts thereof comprising amorphous semiconductor materials
    • H01L31/202—Processes or apparatus specially adapted for the manufacture or treatment of these devices or of parts thereof such devices or parts thereof comprising amorphous semiconductor materials including only elements of Group IV of the Periodic Table
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02E—REDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
    • Y02E10/00—Energy generation through renewable energy sources
    • Y02E10/50—Photovoltaic [PV] energy
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
    • Y02P70/00—Climate change mitigation technologies in the production process for final industrial or consumer products
    • Y02P70/50—Manufacturing or production processes characterised by the final manufactured product

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Electromagnetism (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Light Receiving Elements (AREA)
  • Solid State Image Pick-Up Elements (AREA)
  • Measurement Of Radiation (AREA)

Abstract

본 발명은 핀 다이오드 및 그 제조방법, 이를 이용한 엑스레이 디텍터 및 그 제조방법에 관한 것으로서, 본 발명에 따른 핀 다이오드의 제조방법은, 하부전극과, 상기 하부전극의 상부에 P층, I층, N층으로 구성된 핀 구조물 및 상기 핀 구조물의 상부에 형성되는 상부전극을 포함하는 핀 다이오드의 제조방법에 있어서, 하부전극층을 형성하고, 상기 하부전극층을 식각하여 상기 하부전극을 형성하는 단계; 상기 하부전극의 상부에 상기 핀 구조물 형성을 위한 핀(PIN)층과, 상기 핀(PIN)층 상부에 상기 상부전극 형성을 위한 상부전극층을 적층하는 단계; 상기 상부전극층 상부에 포토레지스트 패턴을 형성하고, 상기 포토레지스트 패턴을 마스크로 하여 상기 상부전극층을 식각하여 상부전극으로 형성하는 단계; 상기 핀(PIN)층을 식각하여 상기 핀 구조물을 형성하는 단계; 상기 포토레지스트 패턴을 마스크로 하여 상부전극의 가장자리 부분을 식각하는 단계; 및, 상기 포토레지스트 패턴을 제거하는 단계;를 포함한다. 이에 의하여, 핀 다이오드의 상부전극의 크기를 핀 다이오드의 크기와 대응되는 크기로 형성가능하여 핀 다이오드의 필 팩터가 최대화 가능하여, 동일량의 가시광선에서 전기 신호 변환량을 최대로 할 수 있고, 상부전극 적층시 고온으로 적층하여 상부전극의 들뜸현상이 방지될 수 있는 핀 다이오드 및 그 제조방법, 이를 이용한 엑스레이 디텍터 및 그 제조방법이 제공된다.

Description

핀 다이오드 및 그 제조방법, 이를 이용한 엑스레이 디텍터 및 그 제조방법{PIN DIODE AND MANUFACTURING METHOD THEREOF, AND X-RAY DETECTOR USING PIN DIODE AND MANUFACTURING METHOD THEREOF}
본 발명은 핀 다이오드 및 그 제조방법, 이를 이용한 엑스레이 디텍터 및 그 제조방법에 관한 것으로서, 보다 상세하게는 하부전극과, 상기 하부전극과 전기적으로 연결되는 P층, I층, N층으로 구성된 핀 구조물 및 상부전극을 포함하는 핀 다이오드에서, 상기 핀 구조물과 상기 상부전극의 크기가 실질적으로 대응되는 크기를 가지도록 하여 필 팩터를 최대화시킬 수 있는 핀 다이오드 및 그 제조방법, 이를 이용한 엑스레이 디텍터 및 그 제조방법에 관한 것이다.
일반적으로, 엑스레이(X-Ray)는 단파장을 갖고 있어 물체를 쉽게 투과할 수 있다. 이러한 엑스레이는 상기 물체 내부의 밀한 정도에 따라 투과되는 양이 결정된다.
즉, 상기 물체의 내부상태는 상기 물체를 투과한 상기 엑스레이의 투과량을 통해 간접적으로 관측될 수 있다.
엑스레이 디텍터는 상기 물체를 투과한 상기 엑스레이의 투과량을 검출하는 장치이다. 상기 엑스레이 디텍터는 상기 엑스레이의 투과량을 검출하여, 상기 물체의 내부상태를 표시장치를 통해 외부로 표시할 수 있다.
상기 엑스레이 디텍터는 일반적으로, 의료용 검사장치, 비파괴 검사장치 등으로 사용된다.
상기 엑스레이 디텍터는 하부전극과, 상기 하부전극의 상부에 형성되는 P층, I층, N층이 순차적으로 적층된 핀 구조물과, 상기 핀 구조물의 상부에 형성되는 상부전극을 포함하여 구성된다.
여기서, 상기 하부전극은 별도로 마련되지 않고 상기 박막트랜지스터의 소스 전극 또는 드레인 전극으로 구성되기도 하며, 상기 하부전극이 별도로 마련되는 경우에는 상기 박막트랜지스터의 소스 전극 또는 드레인 전극과 컨택홀을 통해서 전기적으로 접속되도록 구성되기도 한다.
도 1은 엑스레이 디텍터의 개략도이다. 도 1을 참조하면, 엑스레이 디텍터는 기판(100) 상에 게이트 전극(110), 드레인 전극(111)과 소스 전극(112) 및 액티브 패턴(113)을 포함한 박막트랜지스터가 형성되고, 상기 드레인 전극(111)의 상부에 형성되는 제1보호막(114)의 제1컨택홀(115)을 통해 전기적으로 접속되는 하부전극(120)이 형성된다. 상기 하부전극(120)은 N측 전극역할을 수행한다.
상기 하부전극(120)의 상부에는 핀 구조물(130)이 형성되는데, 상기 핀 구조물(130)은 하부전극(120) 상에 형성되는 N형 반도체 패턴(131), 상기 N형 반도체 패턴(131) 상에 형성되는 진성 반도체 패턴(132) 및 상기 진성 반도체 패턴(132) 상에 형성된 P형 반도체 패턴(133)을 포함한다.
예를 들어, 상기 N형 반도체 패턴(131)은 N+ a-Si으로, 상기 진성 반도체 패턴(132)은 a-Si으로, 상기 P형 반도체 패턴(133)은 P+a-Si으로 형성된다.
또한, 상기 진성 반도체 패턴(132)은 외부로부터 인가되는 광을 흡수하여 전하를 발생시키는 역할을 수행하고, 상기 P형 반도체 패턴(133)은 광의 투과율을 최대로 증가시키기 위해 가능한 얇은 두께로 형성된다.
또한, 상기 상부전극(140)은 투명 전극물질로 상기 핀 구조물(130)의 상부에 형성된다.
한편, 상기 박막트랜지스터, 상기 하부전극(120), 상기 핀 구조물(130) 및 상기 상부전극(140)을 하나씩 모아 하나의 센싱픽셀을 형성한다.
상기 상부전극(140)의 상부에는 제2보호막(150)이 형성되고, 상기 제2보호막(150)의 제2컨택홀(151)과 전기적으로 연결되는 바이어스 배선들이 형성된다.
상기 바이어스 배선들은 데이터 주배선(161), 실드층(162) 및 바이어스 배선(163) 등을 포함하여 구성된다.
상기 바이어스 배선들이 형성된 결과물의 상부에는 제3보호막(170)이 형성되고, 그 상부에는 유기 절연층(180)이 형성된다.
상기 유기 절연층(180)은 엑스레이의 광을 변환시켜주는 신틸레이터층이 부착되거나 증착공정을 통해 형성된다.
여기서, 상기 상부전극(140)은 상기 핀 구조물(130)과의 접착력과 광변환효율 등을 고려하여 상기 핀 구조물(130)의 크기와 대응되는 크기로 형성하는 것이 바람직하다.
도 2는 종래 엑스레이 디텍터의 제조방법이다. 도 2를 참조하면, 종래 엑스레이 디텍터의 제조방법은 기판(미도시) 상에 박막트랜지스터(미도시)를 형성하고, 상기 박막트랜지스터의 상부에 형성된 보호막(미도시)에 컨택홀을 형성한 후, 상기 컨택홀과 전기적으로 접속되도록 하부전극(120)을 형성한다.
그리고, 그 상부에 핀 구조물(130)을 형성할 핀(PIN)층(130A)을 순차적으로 적층한 후, 상기 핀층(130A)의 상부에 상온 상태(대략 23℃)에서 상부전극층(140A)을 적층한다.
이어, 상기 상부전극층(140A)의 상부에 포토레지스트층을 적층하고 노광 및 현상하여 포토레지스트 패턴(141)으로 형성한다.
그리고, 습식식각 공정을 이용하여 상부전극층(140A)을 식각하여 상부전극(140)으로 형성한다.
통상적으로 습식식각은 포토레지스트 패턴(141)의 크기보다 형성된 전극의 패턴의 크기가 작으며, 그 작은 정도를 시디 바이어스(CD Bias)라고 한다.
즉, 형성되는 상부전극(140)은 상기 포토레지스트 패턴(141)의 크기보다 과식각되어 가장자리 영역이 작은 크기로 형성되며, 대략 2~3㎛의 시디 바이어스를 가진다.
이어, 건식식각 공정을 이용하여 포토레지스트 패턴(141)을 마스크로 하여 핀층(130A)을 식각하여 핀 구조물(130)을 형성하고, 상기 포토레지스트 패턴(141)을 제거하여 핀 구조물(130)과 하부전극(120) 및 상부전극(140)까지 공정을 완료한다.
상기 공정은 하나의 포토레지스트 패턴(141)을 이용하여 상부전극(140) 및 핀 구조물(130)을 형성하므로, 상부전극(140)과 핀 구조물(130)의 시디 바이어스에 따라 각각의 프로파일은 결정된다.
여기서, 상부전극(140)의 시디 바이어스와 핀 구조물(130)의 시디 바이어스를 같게 하여 상부전극(140)이 핀 구조물(130)의 크기와 실질적으로 거의 같아지게 하는 것이 바람직하다.
이를 통해, 동일량의 가시광선을 전기 신호로 변환하는 변환량을 최대가 되도록 할 수 있다.
상기 상부전극(140)의 시디 바이어스가 클수록 즉, 상기 상부전극(140)의 크기가 핀 구조물(130)의 크기보다 작아질수록 핀 다이오드의 필 팩터(fill factor)는 감소하게 된다.
상기 필 팩터는 엑스레이 디텍터의 단위 픽셀의 수광면적이 차지하는 비율로서, 상기 필 팩터가 감소하면 동일량의 가시광선이라도 전기 신호 변환량이 작아져 엑스레이 디텍터의 성능이 저하하게 된다.
한편, 상기 상부전극(140)은 상온에서 적층되므로 핀 구조물(130)과의 접착력이 낮아 후속공정에서 들뜸현상이 발생하는 문제점이 있었다.
상기와 같은 문제점을 해결하기 위해, 상부전극층 적층시 온도를 고온으로 적층하는 방법이 제안되었다.
고온 상태에서 적층되는 상부전극의 접착력은 상대적으로 저온 상태에서 적층되는 상부전극의 접착력에 비해 높으며, 식각시에도 시디 바이어스가 상대적으로 작다.
도 3은 종래 엑스레이 디텍터의 다른 제조방법의 개략도이다. 도 3을 참조하면, 기판 상에 하부전극(220)을 형성한 후, 핀층(230A)과 상부전극층(240A)을 순차적으로 적층한다. 이때, 상부전극층(240A)의 적층시 온도는 대략 230℃이다.
그리고, 상기 상부전극층(240A) 상부에 제1포토레지스트 패턴(241)을 형성한 후, 상기 제1포토레지스트 패턴(241)을 마스크로 하여 상부전극층(240A)을 습식 식각공정을 이용하여 상부전극(240)으로 형성한다.
이때, 상부전극층(240)은 시디 바이어스가 1~2㎛로 형성되며, 이는 상술한 상온 상태에서 적층되는 상부전극(240)의 시디 바이어스보다는 작게 된다.
이어, 제1포토레지스트 패턴(241)을 제거하고, 그 상부에 핀층(230A)의 식각을 위한 제2포토레지스트 패턴(242)을 형성한다.
상기 제2포토레지스트 패턴(242)을 마스크로 하여 핀층(230A)을 식각하여 핀 구조물(230)을 형성한다.
그런데, 상술한 바와 같이 고온 상태에서 상부전극(240)을 형성하면, 상부전극의 접착력은 향상될 수 있으나, 상부전극(240)의 크기는 핀 구조물(230)의 크기보다 작게 형성된다.
상부전극(240)의 크기는 제1포토레지스트 패턴(241)의 크기에 의해서 결정되며, 제1포토레지스트 패턴(241)의 크기는 제1포토레지스트 패턴(241)과 제2포토레지스트 패턴(242)의 오버레이(overlay)되는 정도와, 상부전극(240) 및 핀 구조물(130)의 식각되는 정도를 감안하여 형성한다.
따라서, 상부전극(240)의 크기는 핀 구조물(230)의 크기보다 작게 형성되게 되어, 필 팩터는 여전히 종래와 동일한 수준으로 형성되는 문제점이 있었다.
한편, 상술한 엑스레이 디텍터 이외에, 하부전극과 핀 구조물 및 상부전극을 포함하는 핀 다이오드의 구조가 적용된 구성에서도 상술한 바와 같은 동일한 문제점이 있었다.
대한민국 공개특허 제10-2010-0085515호 미국특허 제5,262,649호
본 발명의 과제는 상술한 바와 같은 종래의 문제점을 해결하기 위한 것으로서, 핀 다이오드의 상부전극의 크기를 핀 구조물의 크기와 대응되는 크기로 형성가능하여 필 팩터를 최대화시킬 수 있는 핀 다이오드 및 그 제조방법, 이를 이용한 엑스레이 디텍터 및 그 제조방법을 제공하는 것을 목적으로 한다.
또한, 핀 다이오드 상부에 형성되는 상부전극 적층시, 고온으로 적층하여 상부전극의 들뜸현상이 방지될 수 있는 핀 다이오드 및 그 제조방법, 이를 이용한 엑스레이 디텍터 및 그 제조방법을 제공하는 것을 목적으로 한다.
상기 과제는, 본 발명에 따라, 하부전극과, 상기 하부전극의 상부에 P층, I층, N층으로 구성된 핀 구조물 및 상기 핀 구조물의 상부에 형성되는 상부전극을 포함하는 핀 다이오드의 제조방법에 있어서, 하부전극층을 형성하고, 상기 하부전극층을 식각하여 상기 하부전극을 형성하는 단계; 상기 하부전극의 상부에 상기 핀 구조물 형성을 위한 핀(PIN)층과, 상기 핀(PIN)층 상부에 상기 상부전극 형성을 위한 상부전극층을 적층하는 단계; 상기 상부전극층 상부에 포토레지스트 패턴을 형성하고, 상기 포토레지스트 패턴을 마스크로 하여 상기 상부전극층을 식각하여 상부전극으로 형성하는 단계; 상기 핀(PIN)층을 식각하여 상기 핀 구조물을 형성하는 단계; 상기 포토레지스트 패턴을 마스크로 하여 상부전극의 가장자리 부분을 식각하는 단계; 및, 상기 포토레지스트 패턴을 제거하는 단계;를 포함하는 핀 다이오드의 제조방법에 의해 달성될 수 있다.
여기서, 상기 상부전극층을 식각하거나 상기 상부전극의 가장자리 부분을 식각하는 것은 습식식각 공정을 이용하는 것이 바람직하다.
또한, 상기 핀(PIN)층을 식각하는 것은 건식식각 공정을 이용하는 것이 바람직하다.
또한, 상기 상부전극층은 ITO이며, 상기 상부전극층 적층시 온도는 200℃ 내지 250℃인 것이 바람직하다.
또한, 상기 상부전극의 가장자리 부분을 식각시, 식각되는 가장자리 부분의 길이는 1㎛ 내지 3㎛일 수 있다.
또한, 상기 상부전극의 가장자리 부분을 식각시, 상기 상부전극의 단부와 상기 핀 구조물의 단부가 일치하도록 형성되는 것이 바람직하다.
또한, 상술한 제조방법을 이용하면 상기 상부전극의 크기와 상기 핀 구조물의 크기는 서로 대응되도록 할 수 있다.
상기 과제는, 본 발명의 다른 실시예에 따라, 박막트랜지스터의 소스 전극 또는 드레인 전극인 하부전극과, 상기 하부전극의 상부에 형성되며 P층, I층, N층으로 구성된 핀 구조물 및 상기 핀 구조물의 상부에 형성되는 상부전극을 포함하는 엑스레이 디텍터 제조방법에 있어서, 하부전극층을 형성하고, 상기 하부전극층을 식각하여 상기 하부전극을 형성하는 단계; 상기 하부전극의 상부에 상기 하부전극의 일부를 노출시키는 컨택홀을 가지는 보호막을 형성하는 단계; 상기 하부전극의 상부에 상기 핀 구조물 형성을 위한 핀(PIN)층을 상기 컨택홀을 통해 상기 하부전극과 전기적으로 접속되도록 적층하고, 상기 핀(PIN)층 상부에 상기 상부전극 형성을 위한 상부전극층을 적층하는 단계; 상기 상부전극층 상부에 포토레지스트 패턴을 형성하고, 상기 포토레지스트 패턴을 마스크로 하여 상기 상부전극층을 식각하여 상부전극을 형성하는 단계; 상기 핀(PIN)층을 식각하여 상기 핀 구조물을 형성하는 단계; 상기 포토레지스트 패턴을 마스크로 하여 상부전극의 가장자리 부분을 식각하는 단계; 및, 상기 포토레지스 패턴을 제거하는 단계;를 포함하는 엑스레이 디텍터의 제조방법에 의해 달성될 수 있다.
본 발명에 따르면, 핀 다이오드의 상부전극의 크기를 핀 구조물의 크기와 대응되는 크기로 형성가능하여 핀 다이오드의 필 팩터가 극대화될 수 있는 핀 다이오드 및 그 제조방법, 이를 이용한 엑스레이 디텍터 및 그 제조방법이 제공된다.
또한, 상부전극 적층시 고온으로 적층하여 상부전극의 들뜸현상이 방지될 수 있는 핀 다이오드 및 그 제조방법, 이를 이용한 엑스레이 디텍터 및 그 제조방법이 제공된다.
도 1은 엑스레이 디텍터의 개략도,
도 2는 종래 엑스레이 디텍터의 제조방법의 제조공정도,
도 3은 종래 다른 방법의 엑스레이 디텍터의 제조방법의 제조공정도,
도 4 내지 도 9는 본 발명의 제1실시예에 따른 엑스레이 디텍터의 제조방법의 제조공정도이다.
설명에 앞서, 여러 실시예에 있어서, 동일한 구성을 가지는 구성용소에 대해서는 동일한 부호를 사용하여 대표적으로 제1실시예에서 설명하고, 그 외의 실시예에에서는 제1실시예와 다른 구성에 대해서 설명하기로 한다.
이하, 첨부한 도면을 참조하여 본 발명에 따른 엑스레이 디텍터의 제조방법에 대하여 상세하게 설명한다.
본 발명에 따른 엑스레이 디텍터는 하부전극과 핀 구조물 및 상부전극을 포함하는 핀 다이오드가 형성되며, 핀 다이오드의 하부전극은 별도로 마련되어 박막트랜지스터의 드레인 전극과 소스 전극과 전기적으로 연결되도록 구성될 수도 있고, 핀 다이오드의 하부전극이 별도로 마련되지 않고 박막트랜지스터의 드레인 전극 또는 소스 전극일 수도 있다.
본 발명의 제1실시예에 따른 엑스레이 디텍터 제조방법에서는 핀 다이오드의 하부전극이 별도로 마련되어 박막트랜지스터의 드레인 전극과 전기적으로 연결되는 경우에 대해서 설명한다.
먼저, 기판 상에 게이트 전극, 소스 전극, 드레인 전극 및 액티브 패턴을 포함하는 박막트랜지스터(미도시)를 형성한 후, 상기 결과물을 덮으면서 상기 드레인 전극의 일부를 노출시키는 컨택홀이 형성된 보호막(미도시)을 형성한다.
도 4 내지 도 9는 본 발명의 제1실시예에 따른 엑스레이 디텍터의 제조방법의 제조공정도이다. 도 4를 참조하면, 상기와 같이 박막트랜지스터의 상기 컨택홀을 통해 상기 드레인 전극과 전기적으로 접속되는 하부전극(10)을 형성한다.
상기 하부전극(10)은 하부전극층을 적층하고, 소정의 포토레지스트 패턴(40) 등을 이용하여 식각하는 방법 등으로 형성할 수 있다.
또한, 하부전극(10)은 드레인 전극과 컨택홀을 통해 전기적으로 연결되도록 형성한다.
상기 하부전극(10) 및 후술할 상부전극(31)은 선택적으로 P측 전극 또는 N측 전극일 수 있다.
상기 P측 전극 또는 상기 N측 전극의 재질은 외부로부터 인가되는 광을 투과시키도록 투명한 도전성 물질인 ITO(Indium Tin Oxide) 또는 IZO(Indium Zinc Oxide) 등으로 이루어질 수 있다.
그리고, 상기 하부전극(10)의 상부에 핀 구조물(21) 형성을 위한 P층, I층, N층을 포함하는 핀(PIN)층(20) 및 상부전극층(30)을 순차적으로 적층한다.
여기서, 상기 상부전극층(30)은 ITO 또는 IZO이며, 상기 상부전극층(30) 적층시 온도는 200℃ 내지 250℃이고, 바람직하게는 230℃이다.
즉, 고온으로 상부전극층(30)을 형성하여 핀층(20)과의 접착성을 향상시킴과 동시에 식각시 시디 바이어스가 작아진다.
이어, 도 5에서와 같이, 상부전극층(30)의 상부에 포토레지스트 패턴(40)을 형성하고, 도 6에서와 같이, 상기 포토레지스트 패턴(40)을 마스크로 하여 상기 상부전극층(30)을 습식식각 공정을 이용하여 식각한다.
상기 습식식각 공정을 이용하면, 상기 상부전극층(30)은 상기 포토레지스트 패턴(40)보다 과식각되어 시디 바이어스(d1)가 대략 0.5㎛ ~ 1㎛를 가지는 상부전극(31)으로 형성된다.
그리고, 도 7에서와 같이, 건식식각 공정을 이용하여 상기 핀층(20)을 식각하여 핀 구조물(21)로 형성한다.
상기 핀층(20) 식각에 의해 상기 상부전극(31)의 가장자리(31a)는 상기 핀 구조물(21)의 단부보다 외측으로 돌출된다.
여기서, 상기 상부전극(31)의 가장자리(31a)의 길이는, 핀 구조물(21)의 시디 바이어스(d2)로서, 대략 1㎛ 내지 3㎛이다.
또한, 상기 건식식각 공정은 물리적 식각으로서, 식각시 포토레지스트 패턴(40)의 가장자리 일부가 식각되면서 그 하부에 위치하는 상부전극(31)의 단부와 실질적으로 대응되도록 형성된다.
즉, 상기 상부전극(31)은 핀 구조물(21)의 크기보다 크게 형성되어, 상기 상부전극(31)의 가장자리(31a)는 핀 구조물(21)의 크기보다 더 외측으로 돌출된다.
이어, 도 8에서와 같이, 상기 포토레지스트 패턴(40)을 마스크로 하여 상기 상부전극(31)의 가장자리(31a)를 습식식각 공정을 통해 식각한다.
이때, 상기 상부전극(31)의 단부와 상기 핀 구조물(21)의 단부는 일치하도록 식각하는 것이 바람직하다.
상기 습식식각 공정에서 사용되는 습식식각액은 상부전극층(30)만 식각가능한 식각액으로서, 식각시 상부전극(31)의 가장자리(31a)만 식각되고 핀 구조물(21)은 식각되지 않는다.
즉, 상기 상부전극(31)의 가장자리(31a)만 제거된 상부전극(31)의 크기는 실질적으로 핀 구조물(21)의 크기와 대응되는 크기로 형성된다.
그리고, 도 9에서와 같이, 상기 상부전극(31) 상부의 포토레지스 패턴을 제거하여 공정을 완료한다.
상술한 바와 같은 방법을 이용하면, 상부전극(31)의 크기와 핀 구조물(21)의 크기가 서로 대응되는 크기로 형성된 엑스레이 디텍터를 제조할 수 있다.
상술한 바와 같은 본 발명에 따른 엑스레이 디텍터 제조방법에서는 상부전극을 2번의 식각공정을 통해서 형성함으로써 핀 다이오드의 필 팩터가 최대화가 가능하여, 동일량의 가시광선에서 전기 신호 변환량을 최대로 할 수 있다.
아울러, 종래기술과 비교하여 마스크 수를 줄이면서도 돌출부를 식각할 수 있고, 상부전극 적층시 고온으로 적층하여 상부전극의 들뜸현상이 방지될 수 있다.
다음으로, 본 발명의 제2실시예에 따른 엑스레이 디텍터의 제조방법에 대해서 설명한다. 제2실시예에서는 핀 다이오드의 하부전극이 별도로 마련되지 않고 박막트랜지스터의 드레인 전극인 경우이다.
핀 다이오드의 하부전극이 박막트랜지스터의 드레인 전극인 경우에는, 먼저 하부전극인 박막트랜지스터의 드레인 전극을 형성하고, 그 상부에 드레인 전극의 일부를 노출시키는 컨택홀을 가지는 보호막을 형성한다.
그리고, 상기 보호막의 상부에 상기 보호막의 컨택홀을 통해 하부전극인 박막트랜지스터의 드레인 전극과 전기적으로 접속되는 핀층 및 상부전극층을 순차적으로 적층한다. 이후, 후속공정은 상술한 제1실시예와 동일한 방법으로 제조한다.
한편, 상기 실시예들에서는 핀 다이오드의 구성이 적용된 엑스레이 디텍터에 대해서 설명하였으나, 엑스레이 디텍터 이외에 핀 다이오드가 적용되는 구성에도 본 발명에 따른 핀 다이오드의 구성을 적용할 수 있다.
본 발명의 권리범위는 상술한 실시예에 한정되는 것이 아니라 첨부된 특허청구범위 내에서 다양한 형태의 실시예로 구현될 수 있다. 특허청구범위에서 청구하는 본 발명의 요지를 벗어남이 없이 당해 발명이 속하는 기술 분야에서 통상의 지식을 가진 자라면 누구든지 변형 가능한 다양한 범위까지 본 발명의 청구범위 기재의 범위 내에 있는 것으로 본다.
※도면의 주요 부분에 대한 부호의 설명※
10 : 하부전극 20 : 핀층
21 : 핀 다이오드 30 : 상부전극층
31 : 상부전극 31a : 돌출부
40 : 포토레지스트 패턴

Claims (14)

  1. 하부전극과, 상기 하부전극의 상부에 P층, I층, N층으로 구성된 핀 구조물 및 상기 핀 구조물의 상부에 형성되는 상부전극을 포함하는 핀 다이오드의 제조방법에 있어서,
    하부전극층을 형성하고, 상기 하부전극층을 식각하여 상기 하부전극을 형성하는 단계;
    상기 하부전극의 상부에 상기 핀 구조물 형성을 위한 핀(PIN)층과, 상기 핀(PIN)층 상부에 상기 상부전극 형성을 위한 상부전극층을 적층하는 단계;
    상기 상부전극층 상부에 포토레지스트 패턴을 형성하고, 상기 포토레지스트 패턴을 마스크로 하여 상기 상부전극층을 식각하여 상부전극으로 형성하는 단계;
    상기 핀(PIN)층을 식각하여 상기 핀 구조물을 형성하는 단계;
    상기 포토레지스트 패턴을 마스크로 하여 상부전극의 가장자리 부분을 식각하는 단계; 및,
    상기 포토레지스트 패턴을 제거하는 단계;를 포함하는 핀 다이오드의 제조방법.
  2. 제 1항에 있어서,
    상기 상부전극층을 식각하거나 상기 상부전극의 가장자리 부분을 식각하는 것은 습식식각 공정을 이용하는 핀 다이오드의 제조방법.
  3. 제 1항에 있어서,
    상기 핀(PIN)층을 식각하는 것은 건식식각 공정을 이용하는 핀 다이오드의 제조방법.
  4. 제 1항에 있어서,
    상기 상부전극층은 ITO이며, 상기 상부전극층 적층시 온도는 200℃ 내지 250℃인 핀 다이오드의 제조방법.
  5. 제 1항에 있어서,
    상기 상부전극의 가장자리 부분을 식각시, 식각되는 가장자리 부분의 길이는 1㎛ 내지 3㎛인 핀 다이오드의 제조방법.
  6. 제 1항에 있어서,
    상기 상부전극의 가장자리 부분을 식각시, 상기 상부전극의 단부와 상기 핀 구조물의 단부가 일치하도록 핀 다이오드의 제조방법.
  7. 제 1항 내지 제 5항 중 어느 한 항에 의해 형성되어,
    상기 상부전극의 크기와 상기 핀 구조물의 크기는 서로 대응되는 핀 다이오드.
  8. 박막트랜지스터의 소스 전극 또는 드레인 전극인 하부전극과, 상기 하부전극의 상부에 형성되며 P층, I층, N층으로 구성된 핀 구조물 및 상기 핀 구조물의 상부에 형성되는 상부전극을 포함하는 엑스레이 디텍터 제조방법에 있어서,
    하부전극층을 형성하고, 상기 하부전극층을 식각하여 상기 하부전극을 형성하는 단계;
    상기 하부전극의 상부에 상기 하부전극의 일부를 노출시키는 컨택홀을 가지는 보호막을 형성하는 단계;
    상기 하부전극의 상부에 상기 핀 구조물 형성을 위한 핀(PIN)층을 상기 컨택홀을 통해 상기 하부전극과 전기적으로 접속되도록 적층하고, 상기 핀(PIN)층 상부에 상기 상부전극 형성을 위한 상부전극층을 적층하는 단계;
    상기 상부전극층 상부에 포토레지스트 패턴을 형성하고, 상기 포토레지스트 패턴을 마스크로 하여 상기 상부전극층을 식각하여 상부전극을 형성하는 단계;
    상기 핀(PIN)층을 식각하여 상기 핀 구조물을 형성하는 단계;
    상기 포토레지스트 패턴을 마스크로 하여 상부전극의 가장자리 부분을 식각하는 단계; 및,
    상기 포토레지스 패턴을 제거하는 단계;를 포함하는 엑스레이 디텍터의 제조방법.
  9. 제 8항에 있어서,
    상기 상부전극층을 식각하거나 상기 상부전극의 가장자리를 식각하는 것은 습식식각 공정을 이용하는 엑스레이 디텍터의 제조방법.
  10. 제 8항에 있어서,
    상기 핀(PIN)층을 식각하는 것은 건식식각 공정을 이용하는 엑스레이 디텍터의 제조방법.
  11. 제 8항에 있어서,
    상기 상부전극층은 ITO이며, 상기 상부전극층 적층시 온도는 200℃ 내지 250℃인 엑스레이 디텍터의 제조방법.
  12. 제 8항에 있어서,
    상기 상부전극의 가장자리 부분을 식각시, 식각되는 가장자리 부분의 길이는 1㎛ 내지 3㎛로 형성되도록 식각하는 엑스레이 디텍터의 제조방법.
  13. 제 9항에 있어서,
    상기 상부전극의 가장자리 부분을 식각시, 상기 상부전극의 단부와 상기 핀 다이오드의 단부가 일치하도록 식각하는 엑스레이 디텍터의 제조방법.
  14. 제 8항 내지 제 13항 중 어느 한 항에 의해 형성되어,
    상기 상부전극의 크기와 상기 핀 다이오드의 크기는 서로 대응되는 엑스레이 디텍터.



KR1020140094134A 2014-07-24 2014-07-24 핀 다이오드의 제조방법 및 이를 이용한 엑스레이 디텍터의 제조방법 KR101611711B1 (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020140094134A KR101611711B1 (ko) 2014-07-24 2014-07-24 핀 다이오드의 제조방법 및 이를 이용한 엑스레이 디텍터의 제조방법
US14/806,844 US9484486B2 (en) 2014-07-24 2015-07-23 Pin diode and manufacturing method thereof, and x-ray detector using pin diode and manufacturing method thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020140094134A KR101611711B1 (ko) 2014-07-24 2014-07-24 핀 다이오드의 제조방법 및 이를 이용한 엑스레이 디텍터의 제조방법

Publications (2)

Publication Number Publication Date
KR20160013336A true KR20160013336A (ko) 2016-02-04
KR101611711B1 KR101611711B1 (ko) 2016-04-12

Family

ID=55167384

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020140094134A KR101611711B1 (ko) 2014-07-24 2014-07-24 핀 다이오드의 제조방법 및 이를 이용한 엑스레이 디텍터의 제조방법

Country Status (2)

Country Link
US (1) US9484486B2 (ko)
KR (1) KR101611711B1 (ko)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102569741B1 (ko) * 2018-10-31 2023-08-22 엘지디스플레이 주식회사 디지털 엑스레이 검출기용 박막 트랜지스터 어레이 기판 및 이를 포함하는 디지털 엑스레이 검출기
KR20210007074A (ko) 2019-07-09 2021-01-20 삼성디스플레이 주식회사 표시 장치
CN114899266B (zh) * 2022-07-14 2022-11-11 西安电子科技大学 基于二硫化钼/锗异质结的pin型光电探测器及其制备方法
KR102692657B1 (ko) 2023-01-18 2024-08-05 홍익대학교 산학협력단 수직형 다이오드 및 수직형 다이오드 제조방법

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5262649A (en) 1989-09-06 1993-11-16 The Regents Of The University Of Michigan Thin-film, flat panel, pixelated detector array for real-time digital imaging and dosimetry of ionizing radiation
US6229192B1 (en) * 1998-01-27 2001-05-08 Ois Optical Imaging Systems, Inc. Image sensor or LCD including switching pin diodes
KR101598547B1 (ko) * 2010-12-03 2016-03-02 삼성전자주식회사 광 이미지 변조기 및 그 제조 방법
WO2012103550A2 (en) 2011-01-28 2012-08-02 Jun Seung Ik Radiation detecting panel
CN108336127B (zh) * 2011-07-20 2021-09-24 住友电气工业株式会社 碳化硅衬底、半导体装置及它们的制造方法
US9515118B2 (en) * 2012-01-30 2016-12-06 Rayence Co., Ltd. Radiation detecting panel

Also Published As

Publication number Publication date
US20160027952A1 (en) 2016-01-28
KR101611711B1 (ko) 2016-04-12
US9484486B2 (en) 2016-11-01

Similar Documents

Publication Publication Date Title
US11322564B2 (en) Display device
KR101346874B1 (ko) 반도체 장치 및 그 제조 방법
KR101978783B1 (ko) 플렉서블 유기전계발광소자 및 그 제조방법
US8450740B2 (en) Visible sensing transistor, display panel and manufacturing method thereof
KR101400282B1 (ko) 엑스레이용 이미지 센서 및 그의 제조 방법
CN105453269B (zh) X射线图像传感器用基板
KR101611711B1 (ko) 핀 다이오드의 제조방법 및 이를 이용한 엑스레이 디텍터의 제조방법
US11011665B2 (en) Thin film transistor array substrate for high-resolution digital X-ray detector and high-resolution digital X-ray detector including the same
CN104900669A (zh) X射线探测基板及其制作方法、探测装置
TW201416781A (zh) 畫素結構及其製作方法
WO2014173039A1 (zh) 阵列基板的制备方法、阵列基板以及显示装置
CN111211137B (zh) 一种显示面板及显示装置
US9716117B2 (en) Method for producing a via, a method for producing an array substrate, an array substrate, and a display device
KR102128379B1 (ko) 엑스레이 검출 패널 및 그 제조방법
KR102081103B1 (ko) 콘택홀 형성방법 및 박막트랜지스터 어레이 기판의 제조방법
US11355560B2 (en) Touch display panel including touch unit disposed between pixel defining layers and/or between pixel defining layer and encapsulation layer
KR101674207B1 (ko) 엑스레이 검출기
TW202006954A (zh) Ｘ光偵測模組
WO2015090004A1 (zh) 阵列基板及其制备方法
KR20140141459A (ko) 유기발광표시장치 및 그의 제조방법
KR20150067830A (ko) 엑스레이 검출기의 어레이 기판 및 그의 제조 방법
US11335706B2 (en) Thin film transistor array substrate for high-resolution digital X-ray detector and high-resolution digital X-ray detector including the same
KR20120095543A (ko) 엑스레이 디텍터 패널 및 이의 제조방법
WO2012056663A1 (ja) 回路基板及びその製造方法並びに表示装置
CN113056822A (zh) 显示基板母板的制作方法和显示装置

Legal Events

Date Code Title Description
AMND Amendment
AMND Amendment
E601 Decision to refuse application
X091 Application refused [patent]
AMND Amendment
X701 Decision to grant (after re-examination)
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20190326

Year of fee payment: 4