KR20160013090A - Method for affixing sealing sheet - Google Patents
Method for affixing sealing sheet Download PDFInfo
- Publication number
- KR20160013090A KR20160013090A KR1020157035889A KR20157035889A KR20160013090A KR 20160013090 A KR20160013090 A KR 20160013090A KR 1020157035889 A KR1020157035889 A KR 1020157035889A KR 20157035889 A KR20157035889 A KR 20157035889A KR 20160013090 A KR20160013090 A KR 20160013090A
- Authority
- KR
- South Korea
- Prior art keywords
- sealing sheet
- semiconductor substrate
- sealing
- sheet
- sealing layer
- Prior art date
Links
- 238000007789 sealing Methods 0.000 title claims abstract description 129
- 238000000034 method Methods 0.000 title claims description 24
- 239000004065 semiconductor Substances 0.000 claims abstract description 92
- 239000000758 substrate Substances 0.000 claims abstract description 73
- 239000011342 resin composition Substances 0.000 claims description 24
- 238000003825 pressing Methods 0.000 claims description 4
- 238000001514 detection method Methods 0.000 claims description 2
- 229920005992 thermoplastic resin Polymers 0.000 claims description 2
- 238000005520 cutting process Methods 0.000 description 12
- 229920005989 resin Polymers 0.000 description 9
- 239000011347 resin Substances 0.000 description 9
- 229920001187 thermosetting polymer Polymers 0.000 description 8
- 238000010438 heat treatment Methods 0.000 description 7
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 5
- 239000003566 sealing material Substances 0.000 description 4
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 2
- GWEVSGVZZGPLCZ-UHFFFAOYSA-N Titan oxide Chemical compound O=[Ti]=O GWEVSGVZZGPLCZ-UHFFFAOYSA-N 0.000 description 2
- 239000000654 additive Substances 0.000 description 2
- 230000000996 additive effect Effects 0.000 description 2
- JNDMLEXHDPKVFC-UHFFFAOYSA-N aluminum;oxygen(2-);yttrium(3+) Chemical compound [O-2].[O-2].[O-2].[Al+3].[Y+3] JNDMLEXHDPKVFC-UHFFFAOYSA-N 0.000 description 2
- 230000015572 biosynthetic process Effects 0.000 description 2
- 239000000945 filler Substances 0.000 description 2
- 239000010419 fine particle Substances 0.000 description 2
- 238000004519 manufacturing process Methods 0.000 description 2
- 229920001721 polyimide Polymers 0.000 description 2
- 230000007723 transport mechanism Effects 0.000 description 2
- 229910019901 yttrium aluminum garnet Inorganic materials 0.000 description 2
- 239000004641 Diallyl-phthalate Substances 0.000 description 1
- YCKRFDGAMUMZLT-UHFFFAOYSA-N Fluorine atom Chemical compound [F] YCKRFDGAMUMZLT-UHFFFAOYSA-N 0.000 description 1
- 239000004640 Melamine resin Substances 0.000 description 1
- 229920000877 Melamine resin Polymers 0.000 description 1
- 239000004698 Polyethylene Substances 0.000 description 1
- 239000004642 Polyimide Substances 0.000 description 1
- 239000004793 Polystyrene Substances 0.000 description 1
- 229910052581 Si3N4 Inorganic materials 0.000 description 1
- 229920001807 Urea-formaldehyde Polymers 0.000 description 1
- PNEYBMLMFCGWSK-UHFFFAOYSA-N aluminium oxide Inorganic materials [O-2].[O-2].[O-2].[Al+3].[Al+3] PNEYBMLMFCGWSK-UHFFFAOYSA-N 0.000 description 1
- QUDWYFHPNIMBFC-UHFFFAOYSA-N bis(prop-2-enyl) benzene-1,2-dicarboxylate Chemical compound C=CCOC(=O)C1=CC=CC=C1C(=O)OCC=C QUDWYFHPNIMBFC-UHFFFAOYSA-N 0.000 description 1
- 239000000919 ceramic Substances 0.000 description 1
- 238000006243 chemical reaction Methods 0.000 description 1
- 238000011109 contamination Methods 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- PMHQVHHXPFUNSP-UHFFFAOYSA-M copper(1+);methylsulfanylmethane;bromide Chemical compound Br[Cu].CSC PMHQVHHXPFUNSP-UHFFFAOYSA-M 0.000 description 1
- 230000003247 decreasing effect Effects 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 238000007599 discharging Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 239000003822 epoxy resin Substances 0.000 description 1
- 238000002474 experimental method Methods 0.000 description 1
- 239000004744 fabric Substances 0.000 description 1
- 229910052731 fluorine Inorganic materials 0.000 description 1
- 239000011737 fluorine Substances 0.000 description 1
- 239000011888 foil Substances 0.000 description 1
- 239000002223 garnet Substances 0.000 description 1
- 238000007731 hot pressing Methods 0.000 description 1
- 230000014759 maintenance of location Effects 0.000 description 1
- 229910052751 metal Inorganic materials 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 150000004767 nitrides Chemical class 0.000 description 1
- 238000004806 packaging method and process Methods 0.000 description 1
- 239000005011 phenolic resin Substances 0.000 description 1
- 229920000515 polycarbonate Polymers 0.000 description 1
- 239000004417 polycarbonate Substances 0.000 description 1
- 229920000647 polyepoxide Polymers 0.000 description 1
- 229920000728 polyester Polymers 0.000 description 1
- -1 polyethylene Polymers 0.000 description 1
- 229920000573 polyethylene Polymers 0.000 description 1
- 239000009719 polyimide resin Substances 0.000 description 1
- 229920000642 polymer Polymers 0.000 description 1
- 229920002223 polystyrene Polymers 0.000 description 1
- 230000001681 protective effect Effects 0.000 description 1
- 238000011084 recovery Methods 0.000 description 1
- 239000000377 silicon dioxide Substances 0.000 description 1
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 1
- 239000011856 silicon-based particle Substances 0.000 description 1
- 229920002050 silicone resin Polymers 0.000 description 1
- 238000004088 simulation Methods 0.000 description 1
- 238000003892 spreading Methods 0.000 description 1
- 238000010186 staining Methods 0.000 description 1
- 230000001360 synchronised effect Effects 0.000 description 1
- 239000000454 talc Substances 0.000 description 1
- 229910052623 talc Inorganic materials 0.000 description 1
- 229920002803 thermoplastic polyurethane Polymers 0.000 description 1
- 229920006337 unsaturated polyester resin Polymers 0.000 description 1
- 238000004804 winding Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
- H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
- H01L21/561—Batch processing
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/185—Joining of semiconductor bodies for junction formation
- H01L21/187—Joining of semiconductor bodies for junction formation by direct bonding
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/34—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies not provided for in groups H01L21/0405, H01L21/0445, H01L21/06, H01L21/16 and H01L21/18 with or without impurities, e.g. doping materials
- H01L21/44—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/38 - H01L21/428
- H01L21/447—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/38 - H01L21/428 involving the application of pressure, e.g. thermo-compression bonding
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
- H01L22/10—Measuring as part of the manufacturing process
- H01L22/12—Measuring as part of the manufacturing process for structural parameters, e.g. thickness, line width, refractive index, temperature, warp, bond strength, defects, optical inspection, electrical measurement of structural dimensions, metallurgic measurement of diffusions
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/30—Technical effects
- H01L2924/35—Mechanical effects
- H01L2924/351—Thermal stress
- H01L2924/3512—Cracking
- H01L2924/35121—Peeling or delaminating
Landscapes
- Engineering & Computer Science (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
Abstract
양면에 제1 및 제2 박리 라이너가 추가로 설치된 띠 형상의 밀봉 시트의 한쪽의 제2 박리 라이너로부터 밀봉층까지를 하프컷하고, 밀봉 시트의 미절단측의 제1 박리 라이너를 반도체 기판의 형상 이상으로 절단한다. 반도체 기판의 형상 이상으로 절단된 제1 박리 라이너 상에서, 당해 반도체 기판 형상보다 소형으로 절단된 밀봉층을 갖는 밀봉 시트편을 가열 및 가압하면서, 당해 반도체 기판 상에 형성된 반도체 소자의 외측으로부터 반도체 기판의 외형 이하에 들도록 밀봉층을 연신해서 부착한다.The first stripping liner on the uncut side of the sealing sheet from the second stripping liner to the sealing layer of the strip-shaped sealing sheet provided with the first and second stripping liner on both sides thereof was cut into the shape of the semiconductor substrate Or more. The sealing sheet piece having the sealing layer cut smaller than the shape of the semiconductor substrate is heated and pressed on the first peel-off liner cut more than the shape of the semiconductor substrate from the outside of the semiconductor element formed on the semiconductor substrate, And the sealing layer is stretched so as to fall below the outer shape.
Description
본 발명은, 반도체 기판 상에 형성된 복수개의 반도체 소자에 수지 조성물을 포함하는 밀봉층이 형성된 밀봉 시트를 부착해서 밀봉하는 밀봉 시트 부착 방법에 관한 것이다.The present invention relates to a method of attaching a sealing sheet to a plurality of semiconductor elements formed on a semiconductor substrate by attaching and sealing a sealing sheet formed with a sealing layer containing a resin composition.
1개의 반도체 칩의 둘레를 프레임체로 둘러싼 후, 수지를 함침시킨 프리프레그를 포함하는 제1 밀봉용 수지 시트와 제2 밀봉용 수지 시트에 의해 당해 반도체 칩의 양면의 각각이 끼워져서, 반도체 칩을 밀봉해서 반도체 장치를 제조하고 있다(특허문헌 1을 참조).The periphery of one semiconductor chip is enclosed by a frame and then the two faces of the semiconductor chip are sandwiched by the first sealing resin sheet and the second sealing resin sheet including the resin impregnated prepreg, And sealed to manufacture a semiconductor device (see Patent Document 1).
그러나, 상기 종래 방법에서는 다음과 같은 문제가 발생하고 있다. However, the above-mentioned conventional method causes the following problems.
즉, 최근, 애플리케이션의 급속한 진보에 수반하는 고밀도 실장 요구에 의해, 반도체 장치가 소형화되는 경향이 있다. 따라서, 다이싱 처리에 의해 반도체 웨이퍼를 반도체 소자로 분단한 후에, 반도체 소자를 개별적으로 수지로 밀봉하고 있으므로, 스루풋이 저하되고, 나아가서는 생산 효율을 저하시킨다는 문제가 발생하고 있다. That is, in recent years, semiconductor devices tend to be miniaturized due to the demand for high-density packaging accompanied by rapid advances in applications. Therefore, after the semiconductor wafer is divided into the semiconductor elements by the dicing process, the semiconductor elements are individually sealed with the resin, so that the throughput is lowered and, furthermore, the production efficiency is lowered.
본 발명은 이러한 사정을 감안하여 이루어진 것으로, 반도체 기판에 밀봉 시트를 고정밀도로 부착하는 것이 가능한 밀봉 시트 부착 방법을 제공하는 것을 주된 목적으로 한다.SUMMARY OF THE INVENTION The present invention has been made in view of such circumstances, and its main object is to provide a method of attaching a sealing sheet to a semiconductor substrate with high accuracy.
따라서, 본 발명자들은, 당해 문제를 해결하기 위해서, 실험이나 시뮬레이션을 반복해서 예의 검토한 결과, 이하의 지견을 얻었다. Therefore, the present inventors repeatedly conducted experiments and simulations to solve the problem, and as a result, the following findings were obtained.
반도체 기판의 전체면에 수지 조성물을 포함하는 밀봉층이 형성된 낱장의 밀봉 시트를 부착해서 경화시킨 후, 당해 반도체 장치로 분단하는 것을 시도했다. 거기서, 밀봉 시트를 부착할 때, 반도체 소자에의 밀착성을 높이기 위해서 밀봉층을 가열해서 연화시키고 있었다. A single sheet of sealing sheet on which a sealing layer containing a resin composition was formed was adhered to the entire surface of the semiconductor substrate and cured, and then an attempt was made to divide the sheet into the semiconductor device. Therefore, when the sealing sheet is attached, the sealing layer is heated and softened to improve the adhesion to the semiconductor element.
그러나, 밀봉 시트를 가열 압착하는 과정에서, 밀봉층을 형성하는 수지 조성물이 가열에 의해 연화된다. 즉, 점도가 저하되어 있는 상태에서 밀봉 시트를 반도체 기판에 압착하고 있으므로, 수지 조성물이 반도체 기판으로부터 비어져 나와 유지 테이블이나 밀봉 시트의 유지 부재 등을 오염시킨다는 문제가 발생했다. However, in the process of hot-pressing the sealing sheet, the resin composition forming the sealing layer is softened by heating. That is, since the sealing sheet is pressed onto the semiconductor substrate in a state in which the viscosity is lowered, the resin composition is pushed out from the semiconductor substrate and contaminates the holding table or the holding member of the sealing sheet.
본 발명은, 이와 같은 목적을 달성하기 위해서, 다음과 같은 구성을 취한다. In order to achieve the above object, the present invention adopts the following configuration.
즉, 열 가소성의 수지 조성물을 포함하는 밀봉층이 형성된 밀봉 시트를 반도체 기판에 부착하는 밀봉 시트 부착 방법이며, That is, a method of attaching a sealing sheet on which a sealing layer containing a thermoplastic resin composition is formed to a semiconductor substrate,
상기 밀봉층보다 대형의 박리 라이너가 추가로 설치된 밀봉 시트를, 당해 박리 라이너를 유지 테이블에 접촉시켜서 적재하고, A sealing sheet provided with a larger release liner than the sealing layer is placed in contact with the holding table,
상기 유지 테이블 상에서 가열되어 있는 밀봉층에 반도체 기판의 반도체 소자의 형성면을 가압해서 부착하는 것을 구비한 것을 특징으로 한다. And pressing and attaching the formation surface of the semiconductor element of the semiconductor substrate to the sealing layer heated on the holding table.
(작용·효과) 이 방법에 의하면, 밀봉 시트를 반도체 기판에 부착할 때, 가열에 의해 연화되어 있는 밀봉층을 형성하는 수지 조성물이, 가압에 의해 반도체 기판으로부터 비어져 나와도 박리 라이너로 막을 수 있다. 따라서, 밀봉 시트를 유지하고 있는 유지 테이블이, 수지 조성물의 부착에 의해 오염되는 것을 억제할 수 있다.(Action and Effect) According to this method, when the sealing sheet is attached to the semiconductor substrate, the resin composition forming the sealing layer softened by heating can be clogged with the peeling liner even if it comes out from the semiconductor substrate by pressure . Therefore, the holding table holding the sealing sheet can be prevented from being contaminated by adhesion of the resin composition.
또한, 이 방법에 있어서, 밀봉층은 반도체 기판의 형상보다 소형이며, 당해 밀봉층을 가열 및 가압하면서 반도체 기판의 형상까지 연신해서 부착하는 것이 바람직하다. Further, in this method, the sealing layer is smaller than the shape of the semiconductor substrate, and it is preferable that the sealing layer is stretched to the shape of the semiconductor substrate while heating and pressurizing the sealing layer.
여기서, 밀봉 시트는, 예를 들어 밀봉층의 양면에 박리 라이너가 추가로 설치된 띠 형상이며, Here, the sealing sheet is, for example, in the form of a strip provided with a release liner on both sides of the sealing layer,
밀봉 시트의 한쪽 면으로부터 밀봉층까지를 하프컷하고, A half-cut from one surface of the sealing sheet to the sealing layer was cut,
밀봉 시트의 미절단측의 박리 라이너를 반도체 기판의 형상 이상으로 절단하고, The release liner on the uncut side of the sealing sheet is cut to a shape not less than the shape of the semiconductor substrate,
반도체 기판보다 대형의 박리 라이너를 유지하고, 소형의 박리 라이너를 박리한 후에 반도체 기판에 당해 밀봉 시트를 부착하면 된다. A large release liner may be held on the semiconductor substrate and the seal sheet may be attached to the semiconductor substrate after the small release liner is peeled off.
이 방법에 의하면, 연화된 수지 조성물이 반도체 기판의 외측으로 비어져 나오는 것을 확실하게 방지할 수 있다. According to this method, it is possible to reliably prevent the softened resin composition from being evacuated to the outside of the semiconductor substrate.
또한, 상기 각 실시 형태에 있어서, 밀봉 시트의 가압에 의해 반도체 기판에 가해지는 하중을 검출기에 의해 검출하고, 검출 결과에 기초하여 미리 정한 하중으로 조정하면서 밀봉 시트를 반도체 기판에 부착해도 된다. In each of the above embodiments, the load applied to the semiconductor substrate by the pressing of the sealing sheet may be detected by the detector, and the sealing sheet may be attached to the semiconductor substrate while adjusting the load to a predetermined value based on the detection result.
이 방법에 의하면, 과잉 하중의 부가에 의해 연화된 수지 조성물이 반도체 기판으로부터 비어져 나오는 것을 억제할 수 있다.According to this method, the softened resin composition can be inhibited from being released from the semiconductor substrate by the application of an excessive load.
본 발명의 밀봉 시트 부착 방법에 의하면, 밀봉 시트를 반도체 기판에 부착할 때, 반도체 기판으로부터 비어져 나오는 수지 조성물이, 반도체 기판의 외형보다 대형의 박리 라이너로 막을 수 있다. 따라서, 수지 조성물에 의해 유지 테이블이 오염되는 것을 억제할 수 있다.According to the sealing sheet attaching method of the present invention, when the sealing sheet is attached to the semiconductor substrate, the resin composition emanating from the semiconductor substrate can be clogged with a larger release liner than the outer shape of the semiconductor substrate. Therefore, contamination of the holding table by the resin composition can be suppressed.
도 1은, 밀봉 시트의 원단 롤을 도시하는 사시도이다.
도 2는, 밀봉 시트의 종단면도이다.
도 3은, 반도체 기판에 밀봉 시트를 부착하는 동작을 나타내는 흐름도이다.
도 4는, 제1 절단 공정에서의 밀봉 시트의 절단 동작을 도시하는 정면도이다.
도 5는, 제1 절단 공정에서의 밀봉 시트의 절단 동작을 도시하는 정면도이다.
도 6은, 제2 절단 공정에서의 밀봉 시트의 절단 동작을 도시하는 정면도이다.
도 7은, 절단 후의 불필요한 밀봉 시트의 박리 동작을 도시하는 정면도이다.
도 8은, 제1 박리 라이너의 박리 동작을 도시하는 정면도이다.
도 9는, 제1 박리 라이너의 박리 동작을 도시하는 정면도이다.
도 10은, 반도체 기판과 밀봉 시트편의 얼라인먼트를 도시하는 정면도이다.
도 11은, 밀봉 시트의 부착 동작을 도시하는 정면도이다.
도 12는, 제2 박리 라이너의 박리 동작을 도시하는 정면도이다.
도 13은, 변형예의 밀봉층의 연신 과정을 도시하는 모식도이다.
도 14는, 변형예의 밀봉 시트의 부착 동작을 도시하는 정면도이다.
도 15는, 변형예의 밀봉 시트를 도시하는 평면도이다.1 is a perspective view showing a raw roll of a sealing sheet.
2 is a longitudinal sectional view of the sealing sheet.
3 is a flowchart showing the operation of attaching the sealing sheet to the semiconductor substrate.
4 is a front view showing the cutting operation of the sealing sheet in the first cutting step.
Fig. 5 is a front view showing the cutting operation of the sealing sheet in the first cutting step. Fig.
6 is a front view showing the cutting operation of the sealing sheet in the second cutting step.
7 is a front view showing an unnecessary sealing sheet peeling operation after cutting.
8 is a front view showing the peeling operation of the first peeling liner.
9 is a front view showing the peeling operation of the first peeling liner.
10 is a front view showing the alignment of the sealing sheet and the semiconductor substrate.
11 is a front view showing an attaching operation of the sealing sheet.
12 is a front view showing the peeling operation of the second release liner.
Fig. 13 is a schematic diagram showing a stretching process of a sealing layer in a modified example.
Fig. 14 is a front view showing an attaching operation of the sealing sheet of the modified example. Fig.
15 is a plan view showing a sealing sheet of a modified example.
이하, 도면을 참조하여 본 발명의 일 실시예를 설명한다. 표면에 복수개의 반도체 소자가 형성된 반도체 기판에, 수지 조성물을 포함하는 밀봉층이 형성된 밀봉 시트를 부착하는 경우를 예로서 설명한다.Hereinafter, an embodiment of the present invention will be described with reference to the drawings. An example is described in which a sealing sheet on which a sealing layer containing a resin composition is formed is attached to a semiconductor substrate having a plurality of semiconductor elements formed on its surface.
<밀봉 시트> <Seal sheet>
밀봉 시트(T)는, 예를 들어 도 1 및 도 2에 도시한 바와 같이, 긴 밀봉 시트(T)를 권회한 원단 롤 또는 당해 원단 롤로부터 소정 형상의 낱장으로 절단해서 공급된다. 또한, 당해 밀봉 시트(T)는, 밀봉층(M)의 양면에 보호용 제1 박리 라이너(S1) 및 제2 박리 라이너(S2)가 추가로 설치되어 있다. The sealing sheet T is supplied, for example, as shown in Figs. 1 and 2, by cutting the long sealing sheet T into a sheet roll of a predetermined shape from the roll of the rolled sheet or the sheet roll. The sealing sheet T is further provided with protective first release liner S1 and second release liner S2 on both sides of the sealing layer M. [
밀봉층(M)은, 밀봉 재료로부터 시트 형상으로 형성되어 있다. 밀봉 재료로서는, 예를 들어 열 경화성 실리콘 수지, 에폭시 수지, 열 경화성 폴리이미드 수지, 페놀 수지, 우레아 수지, 멜라민 수지, 불포화 폴리에스테르 수지, 디알릴프탈레이트 수지, 열 경화성 우레탄 수지 등의 열 경화성 수지를 들 수 있다. 또한, 밀봉 재료로서, 상기 열 경화성 수지와 첨가제를 적당한 비율로 함유하는 열 경화성 수지 조성물을 들 수도 있다. The sealing layer (M) is formed in a sheet form from a sealing material. As the sealing material, a thermosetting resin such as a thermosetting silicone resin, an epoxy resin, a thermosetting polyimide resin, a phenol resin, a urea resin, a melamine resin, an unsaturated polyester resin, a diallyl phthalate resin and a thermosetting urethane resin . As the sealing material, a thermosetting resin composition containing the thermosetting resin and the additive in an appropriate ratio may be used.
첨가제로서는, 예를 들어 충전제, 형광체 등을 들 수 있다. 충전제로서는, 예를 들어 실리카, 티타니아, 탈크, 알루미나, 질화알루미늄, 질화규소 등의 무기 미립자, 예를 들어 실리콘 입자 등의 유기 미립자 등을 들 수 있다. 형광체는, 파장 변환 기능을 갖고 있고, 예를 들어 청색광을 황색광으로 변환시킬 수 있는 황색 형광체, 청색광을 적색광으로 변화시킬 수 있는 적색 형광체 등을 들 수 있다. 황색 형광체로서는, 예를 들어 Y3Al5O12:Ce(YAG(이트륨·알루미늄·가닛):Ce) 등의 가닛형 형광체를 들 수 있다. 적색 형광체로서는, 예를 들어 CaAlSiN3:Eu, CaSiN2:Eu등의 질화물 형광체 등을 들 수 있다. Examples of the additive include fillers and phosphors. Examples of the filler include inorganic fine particles such as silica, titania, talc, alumina, aluminum nitride and silicon nitride, and organic fine particles such as silicon particles. The phosphor has a wavelength conversion function, for example, a yellow phosphor capable of converting blue light into yellow light, and a red phosphor capable of converting blue light into red light. Examples of the yellow phosphor include garnet type phosphors such as Y 3 Al 5 O 12 : Ce (YAG (yttrium aluminum garnet): Ce). Examples of the red phosphor include nitride phosphors such as CaAlSiN 3 : Eu and CaSiN 2 : Eu.
밀봉층(M)은, 반도체 소자를 밀봉하기 전에 있어서, 반고형상으로 조정되어 있고, 구체적으로는, 밀봉 재료가 열 경화성 수지를 함유하는 경우에는, 예를 들어 완전 경화(C 스테이지화)하기 전, 즉 반경화(B 스테이지) 상태로 조정되어 있다. The sealing layer M is adjusted to have a semi-rigid shape before the semiconductor element is sealed. Specifically, when the sealing material contains a thermosetting resin, for example, before the thermosetting resin is completely cured , I.e., semi-curing (B-stage) state.
밀봉층(M)의 치수는, 반도체 소자 및 기판의 치수에 따라 적절하게 설정되어 있다. 구체적으로는, 밀봉 시트가 긴 시트로서 준비되는 경우에 있어서의 밀봉층의 좌우 방향에 있어서의 길이, 즉 폭은, 예를 들어 100mm 이상, 바람직하게는 200mm 이상이며, 예를 들어 1500mm 이하, 바람직하게는 700mm 이하이다. 또한, 밀봉층의 두께는, 반도체 소자의 치수에 대응해서 적절하게 설정되고, 예를 들어 30㎛ 이상, 바람직하게는 100㎛ 이상이며, 또한, 예를 들어 3000㎛ 이하, 바람직하게는 1000㎛ 이하이다.The dimensions of the sealing layer (M) are appropriately set according to the dimensions of the semiconductor element and the substrate. Specifically, the length, that is, the width in the left-right direction of the sealing layer when the sealing sheet is prepared as a long sheet is, for example, 100 mm or more, preferably 200 mm or more, Is less than 700 mm. The thickness of the sealing layer is appropriately set in correspondence with the dimensions of the semiconductor element and is, for example, 30 占 퐉 or more, preferably 100 占 퐉 or more, for example, 3000 占 퐉 or less, to be.
제1 박리 라이너(S1) 및 제2 박리 라이너(S2)는, 예를 들어 폴리에틸렌 시트, 폴리에스테르 시트(PET 등), 폴리스티렌 시트, 폴리카르보네이트 시트, 폴리이미드 시트 등의 중합체 시트, 예를 들어 세라믹 시트, 예를 들어 금속박 등을 들 수 있다. 박리 라이너에 있어서, 밀봉층과 접촉하는 접촉면에는, 불소 처리 등의 이형 처리를 실시할 수도 있다. 제1 박리 라이너 및 제2 박리 라이너의 치수는, 박리 조건에 따라 적절하게 설정되고, 두께가, 예를 들어 15㎛ 이상, 바람직하게는 25㎛ 이상이며, 또한 예를 들어 125㎛ 이하, 바람직하게는 75㎛ 이하이다. The first release liner S1 and the second release liner S2 may be formed of a polymer sheet such as a polyethylene sheet, a polyester sheet (PET or the like), a polystyrene sheet, a polycarbonate sheet or a polyimide sheet, For example, a ceramic sheet such as a metal foil can be cited. In the release liner, a mold releasing treatment such as a fluorine treatment may be applied to the contact surface contacting the sealing layer. The dimensions of the first release liner and the second release liner are appropriately set in accordance with the release conditions, and the thickness is, for example, 15 mu m or more, preferably 25 mu m or more, and is preferably 125 mu m or less, Is 75 mu m or less.
<밀봉 시트 부착 방법> <Method of attaching the sealing sheet>
상기 롤 형상의 밀봉 시트로부터 소정 형상으로 오려낸 낱장의 밀봉 시트편을 반도체 기판에 부착하는 경우를 예를 들어, 도 3에 도시하는 흐름도 및 도 4 내지 도 12에 기초하여 설명한다. A description will be given of a case where a sheet piece of sealing sheet cut out from the roll-shaped sealing sheet into a predetermined shape is attached to a semiconductor substrate, for example, with reference to a flowchart shown in Fig. 3 and Figs.
우선, 원단 롤로부터 공급된 띠 형상의 밀봉 시트(T)는, 도 4에 도시한 바와 같이, 제1 절단 공정에서 그 표면을 제1 유지 부재(1)에 의해 흡착 유지시킨다. 또한, 제1 유지 부재(1)는, 예를 들어 반도체 기판(W)보다 대형의 척 테이블로 구성되어 있다.First, as shown in Fig. 4, the strip-shaped sealing sheet T fed from the fabric roll is attracted and held by the first holding
표면을 흡착 유지시킨 밀봉 시트(T)는, 도 5에 도시한 바와 같이, 반도체 기판(W)의 외형(직경)보다 대형의 환상의 제1 톰슨 칼날(2)에 의해 이면측의 제2 박리 라이너(S2)만을 절단한다(스텝 S1). 또한, 절단날은, 환상의 제1 톰슨 칼날(2)에 한정되지 않고, 끝이 가는 테이퍼 형상의 커터를 찔러 넣고, 선회시켜서 제2 박리 라이너(S2)만을 절단해도 된다. As shown in Fig. 5, the sealing sheet T on which the surface is adsorbed and held is formed by the annular
하프컷된 밀봉 시트(T)는, 하류측의 제2 절단 공정으로 반송되어 정지된다. 즉, 밀봉 시트(T)는, 도 6에 도시한 바와 같이, 이면측을 제2 유지 부재(3)에 의해 흡착 유지시킨다. 또한, 제2 유지 부재(3)는, 제1 유지 부재(1)와 마찬가지로, 예를 들어 반도체 기판(W)보다 대형의 척 테이블로 구성되어 있다. 또한, 제2 유지 부재(3)는, 본 발명의 유지 테이블에 상당한다.The half-cut sealing sheet T is conveyed to the downstream second cutting step and stopped. That is, as shown in Fig. 6, the sealing sheet T sucks and holds the back side by the second holding
제2 유지 부재(3)에 의해 유지된 밀봉 시트(T)는, 당해 위치에서 촬상 카메라에 의해 촬상되고, 당해 화상 데이터가 제어부로 송신된다. 제어부는, 당해 화상 데이터로부터 하프컷된 밀봉 시트(T)의 중심 좌표를 구한다. 제어부는, 또한 당해 중심 좌표와 환상의 제2 톰슨 칼날(5)의 중심 좌표가 합치하도록 당해 제2 톰슨 칼날(5)의 얼라인먼트를 행한다(스텝 S2). 또한, 당해 제2 톰슨 칼날(5)은, 반도체 기판(W)의 외형(직경)과 대략 동일한 사이즈이다. The sealing sheet T held by the second holding
제2 톰슨 칼날(5)의 얼라인먼트가 완료되고, 당해 제2 톰슨 칼날(5)과 밀봉 시트(T)가 대향 배치되면, 제2 톰슨 칼날(5)을 소정 높이까지 하강시켜서 표면측의 제1 박리 라이너(S1) 및 밀봉층(M)을 절단한다(스텝 S3). When the alignment of the second Thompson blade 5 is completed and the second Thompson blade 5 and the sealing sheet T are opposed to each other, the second Thompson blade 5 is lowered to a predetermined height, The release liner S1 and the sealing layer M are cut off (step S3).
제1 박리 라이너(S1)를 절단한 제2 톰슨 칼날(5)은, 상방의 대기 위치로 복귀된다. 그 후에, 도 7에 도시한 바와 같이, 제2 유지 부재(3)로 오려낸 밀봉 시트편(CT)을 흡착하면서, 오려내진 밀봉 시트(T)를 박리한다(스텝 S4). The second Thompson blade 5 with the first release liner S1 cut off is returned to the upper standby position. Thereafter, as shown in Fig. 7, the cut sealing sheet T is peeled off while the sealing sheet piece CT cut by the second holding
제2 유지 부재(3)에 흡착 유지된 밀봉 시트편(CT)은, 다시 박리 공정으로 반송된다. 박리 공정의 박리 위치에 밀봉 시트편(CT)이 도달하면, 박리 롤러(8)가 하강해 온다. 즉, 도 8에 도시한 바와 같이, 당해 박리 롤러(8)에 권회된 박리 테이프(TS)가, 쇄선으로 나타낸 바와 같이, 밀봉 시트편(CT)의 이면측의 제2 박리 라이너(S2)에 가압된다. 그 후, 도 9에 도시한 바와 같이, 제2 유지 부재(3)의 반송 속도와 동조한 속도로 박리 테이프(TS)를 권취하면서, 표면의 제1 박리 라이너(S1)를 밀봉 시트편(CT)로부터 박리한다. 박리된 제1 박리 라이너(S1)는, 박리 테이프(TS)마다 회수 보빈(9)에 권취되어 회수된다(스텝 S5). The sealing sheet piece CT sucked and held by the second holding
표면으로부터 제1 박리 라이너(S1)의 박리된 밀봉 시트편(CT)은, 제2 유지 부재(3)에 흡착 유지된 채 부착 공정으로 반송된다. 이때, 반도체 기판(W)이, 기판 반송 기구(6)에 구비된 유지 테이블(7)에 의해 이면을 흡착 유지시켜 부착 공정으로 반송되어 온다. The peeled sealing sheet piece CT of the first release liner S1 from the surface is conveyed to the adhering step while being adsorbed and held on the second holding
반도체 기판(W)은, 제2 절단 공정에서 취득한 밀봉 시트편(CT)의 화상 데이터와 미리 취득해 둔 당해 반도체 기판(W)의 중심 좌표에 기초하여, 도 10에 도시한 바와 같이, 밀봉 시트편(CT)과 반도체 기판(W)의 양쪽 중심 좌표가 합치하도록 유지 테이블(7)을 수평 및 종축심 주위로 회전시켜서 얼라인먼트를 행한다(스텝 S6).10, on the basis of the image data of the sealing sheet piece CT obtained in the second cutting step and the center coordinates of the semiconductor substrate W obtained beforehand, Alignment is performed by rotating the holding table 7 around the horizontal and vertical axes so that the center coordinates of both the CTs and the semiconductor substrate W agree with each other (step S6).
얼라인먼트 처리가 완료되면, 매설되어 있는 히터(11)에 의해 제2 유지 부재(3)를 가열함으로써 밀봉 시트편(CT)을 소정의 온도까지 가열한다. 그 후에, 도 11에 도시한 바와 같이, 유지 테이블(7)을 소정 높이까지 하강시킴으로써, 가열에 의해 연화되어 있는 밀봉 시트편(CT)에 반도체 기판(W)이 가압되어 간다(스텝 S7).When the alignment process is completed, the second holding
이 가압에 의한 부착 과정에서, 가열에 의해 연화된 밀봉층(M)을 형성하는 수지 조성물이, 반도체 기판(W) 상에 형성된 반도체 소자(C) 사이의 에어를 배출하면서 진입해 간다. 이때, 반도체 기판(W)의 외측으로 비어져 나와서 자중으로 현수되는 수지 조성물은, 반도체 기판(W)의 외형보다 대형인 제2 박리 라이너(S2)에 의해 받쳐진다. The resin composition forming the sealing layer (M) softened by heating is introduced while discharging air between the semiconductor elements (C) formed on the semiconductor substrate (W). At this time, the resin composition that is pushed out to the outside of the semiconductor substrate W and suspended in its own weight is supported by the second release liner S2 which is larger than the outer shape of the semiconductor substrate W.
가압 정지 상태에서 소정 시간에 걸쳐 수지 조성물을 가열해서 반경화시킨다. 소정 시간이 경과하면, 제2 유지 부재(3)의 흡인을 작동시킨 상태에서, 유지 테이블(7)에 의해 반도체 기판(W)을 흡착 유지한 채 상승시킨다. 이때, 반경화에 의해 수지 조성물의 접착력이 저하되어 있으므로, 도 12에 도시한 바와 같이, 제2 유지 부재(3)에 의해 흡착되어 있는 제2 박리 라이너(S2)가, 밀봉층(M)으로부터 박리된다(스텝 S8).The resin composition is heated and semi-cured for a predetermined period of time under a pressure stop state. When the predetermined time has elapsed, the semiconductor substrate W is lifted while holding the semiconductor substrate W by the holding table 7 in a state in which the suction of the second holding
밀봉층(M)에 의해 반도체 소자(C)의 밀봉된 반도체 기판(W)은, 원하는 처리 공정으로 반송되어 일련의 부착 처리가 완료된다. The sealed semiconductor substrate W of the semiconductor element C is transported to the desired processing step by the sealing layer M to complete a series of attaching processes.
상기 실시예에 의하면, 밀봉 시트편(CT)에 대하여, 반도체 기판(W)의 반도체 소자(C)의 형성면을 하향으로 해서 가압하여 부착할 때, 반도체 기판(W)에서 비어져 나와 현수되는 연화 상태의 수지 조성물은, 반도체 기판(W)의 외형보다 대형인 제2 박리 라이너(S2)에 의해 받쳐진다. 따라서, 제2 유지 부재(3)에 수지 조성물이 부착되어 오염되는 것을 방지할 수 있다. According to this embodiment, when the sealing sheet piece CT is pressed and attached with the formation surface of the semiconductor element C of the semiconductor substrate W facing downward, The softened resin composition is supported by a second release liner (S2) larger than the outer shape of the semiconductor substrate (W). Therefore, it is possible to prevent the resin composition from adhering to the second holding
또한, 본 발명은 이하와 같은 형태로 실시할 수도 있다. Further, the present invention may be carried out in the following manner.
(1) 상기 실시예에 있어서, 밀봉 시트편(CT)은, 도 13에 도시한 바와 같이, 반도체 기판(W)의 형상보다 대형인 제2 박리 라이너(S2)에, 반도체 기판(W)의 외형보다 소형인 밀봉층(M)을 형성한 구성이어도 된다. (1) In the above embodiment, the sealing sheet piece CT has a second release liner S2, which is larger than the shape of the semiconductor substrate W, as shown in Fig. 13, The sealing layer M may be formed smaller than the outer shape.
즉, 밀봉 시트편(CT)을 부착하는 과정에서, 도 14에 도시한 바와 같이, 가열에 의해 연화된 밀봉층(M)을 형성하는 수지 조성물이, 방사상으로 연신되어 간다. 반도체 기판(W)의 외형에 달하기 직전에 밀봉 시트편(CT)의 가압을 정지시킴으로써, 수지 조성물은, 상기 실시예의 도 12에 나타낸 상태와 마찬가지로, 반도체 기판(W) 상에 형성된 반도체 소자(C)의 외측 영역으로부터 반도체 기판(W)의 외형이하의 범위에 들도록 연신된다. That is, in the process of attaching the sealing sheet piece CT, as shown in Fig. 14, the resin composition for forming the sealing layer M softened by heating is radially drawn. The pressing of the sealing sheet piece CT is stopped immediately before reaching the outer shape of the semiconductor substrate W so that the resin composition can be removed from the semiconductor element W formed on the semiconductor substrate W in the same manner as in the state shown in Fig. C so as to fall within a range equal to or less than the outer shape of the semiconductor substrate W.
이 방법에 의하면, 반도체 기판(W)의 하방에서 밀봉 시트편(CT)을 흡착 유지하고 있는 제2 유지 부재(3)에, 수지 조성물이 부착되어 오염되는 것을 확실하게 방지할 수 있다. According to this method, it is possible to reliably prevent the resin composition from adhering to and staining the second holding
(2) 상기 실시예에 있어서, 부착 공정에서 반도체 기판(W)에 가해지는 하중을 로드 센서로 측정하여 하중을 조정하도록 구성해도 된다. 예를 들어, 제2 유지 부재(3) 또는 유지 테이블(7) 중 적어도 어느 하나에 로드 센서를 구비한다. 밀봉 시트 부착 과정에서, 당해 로드 센서에 의해 검출되는 실측값과 미리 정한 기준값을 제어부에 의해 비교하여, 실측값이 기준값을 초과하면 유지 테이블(7)의 하강 속도를 감속시켜서 하중을 일정하게 유지하도록 구성한다. (2) In the above embodiment, the load applied to the semiconductor substrate W in the attaching step may be measured by a load sensor to adjust the load. For example, at least one of the second holding
이 구성에 의하면, 가열에 의해 연화(소성 변형)된 수지 조성물이, 반도체 기판(W) 상에서 방사상으로 펼쳐지는 유속을 일체로 유지할 수 있다. 즉, 급속한 흐름에 의해 수지 조성물이 반도체 기판(W)으로부터 비어져 나오는 것을 억제할 수 있다. According to this constitution, the resin composition softened (plastically deformed) by heating can maintain the flow velocity radially spreading on the semiconductor substrate W in one piece. That is, it is possible to suppress the resin composition from being pushed out from the semiconductor substrate W by the rapid flow.
(2) 상기 각 실시예의 장치에 있어서, 반도체 기판(W)의 형상은, 원형으로 한정되지 않는다. 따라서, 반도체 기판(W)은, 정사각형 또는 직사각형 등의 사각형 혹은 다각형이어도 된다. 예를 들어, 반도체 기판(W)이 정사각형인 경우, 도 15에 도시한 바와 같이, 밀봉 시트편(CT)은, 당해 반도체 기판(W)의 형상보다 대형인 정사각형의 제2 박리 라이너(S2)에, 반도체 기판(W)의 형상 이하의 밀봉층(M)이 형성된 구성으로 하면 된다. (2) In the apparatuses of the above embodiments, the shape of the semiconductor substrate W is not limited to a circle. Therefore, the semiconductor substrate W may be a square or a polygon such as a square or a rectangle. For example, when the semiconductor substrate W is square, as shown in Fig. 15, the sealing sheet piece CT has a square second release liner S2, which is larger than the shape of the semiconductor substrate W, The sealing layer M may be formed in the shape of the semiconductor substrate W or less.
산업상 이용가능성 Industrial availability
이상과 같이, 본 발명은 반도체 기판에 밀봉 시트를 고정밀도로 부착하는 데도 적합하다.As described above, the present invention is also suitable for attaching a sealing sheet to a semiconductor substrate with high accuracy.
1: 제1 유지 부재
2: 제1 톰슨 칼날
3: 제2 유지 부재
5: 제2 톰슨 칼날
6: 기판 반송 기구
7: 유지 테이블
8: 박리 롤러
11: 히터
T : 밀봉 시트
CT : 밀봉 시트편
C : 반도체 소자
M : 밀봉층
S1, S2: 제1 및 제2 박리 라이너
W : 반도체 기판1: first holding member
2: 1st Thompson blade
3: second holding member
5: 2nd Thompson blade
6: substrate transport mechanism
7: retention table
8: peeling roller
11: Heater
T: sealing sheet
CT: sealing sheet piece
C: Semiconductor device
M: sealing layer
S1, S2: first and second peeling liner
W: semiconductor substrate
Claims (4)
상기 밀봉층보다 대형의 박리 라이너가 추가로 설치된 밀봉 시트를, 당해 박리 라이너를 유지 테이블에 접촉시켜서 적재하고,
상기 유지 테이블 상에서 가열되어 있는 밀봉층에 반도체 기판의 반도체 소자의 형성면을 가압해서 부착하는
것을 특징으로 하는, 밀봉 시트 부착 방법. A sealing sheet attaching method for attaching a sealing sheet on which a sealing layer containing a thermoplastic resin composition is formed to a semiconductor substrate,
A sealing sheet provided with a larger release liner than the sealing layer is placed in contact with the holding table,
The surface on which the semiconductor element of the semiconductor substrate is formed is pressed against the sealing layer heated on the holding table
Wherein the sealing sheet is attached to the sealing sheet.
상기 밀봉층은, 반도체 기판의 형상보다 소형이며, 당해 밀봉층을 가열 및 가압하면서 반도체 기판의 형상까지 연신해서 부착하는
것을 특징으로 하는, 밀봉 시트 부착 방법. The method according to claim 1,
The sealing layer is smaller than the shape of the semiconductor substrate, and the sealing layer is stretched to the shape of the semiconductor substrate while being heated and pressed,
Wherein the sealing sheet is attached to the sealing sheet.
상기 밀봉 시트는, 밀봉층의 양면에 박리 라이너가 추가로 설치된 띠 형상이며,
상기 밀봉 시트의 한쪽 면으로부터 밀봉층까지를 하프컷하고,
상기 밀봉 시트의 미절단측의 박리 라이너를 반도체 기판의 형상 이상으로 절단하고,
반도체 기판보다 대형의 박리 라이너를 유지하고, 소형의 박리 라이너를 박리한 후에 반도체 기판에 당해 밀봉 시트를 부착하는
것을 특징으로 하는, 밀봉 시트 부착 방법. 3. The method of claim 2,
The sealing sheet is in the form of a strip provided with a release liner on both sides of the sealing layer,
A half-cut from one surface of the sealing sheet to the sealing layer was cut,
The release liner on the uncut side of the sealing sheet is cut to a shape equal to or more than the shape of the semiconductor substrate,
A large release liner is held on the semiconductor substrate, a small release liner is peeled off, and then the seal sheet is attached to the semiconductor substrate
Wherein the sealing sheet is attached to the sealing sheet.
상기 밀봉 시트의 가압에 의해 반도체 기판에 가해지는 하중을 검출기에 의해 검출하고, 검출 결과에 기초하여 미리 정한 하중으로 조정하면서 밀봉 시트를 반도체 기판에 부착하는
것을 특징으로 하는, 밀봉 시트 부착 방법.The method according to claim 1,
The load applied to the semiconductor substrate by the pressing of the sealing sheet is detected by the detector and the sealing sheet is attached to the semiconductor substrate while adjusting the load to a predetermined value based on the detection result
Wherein the sealing sheet is attached to the sealing sheet.
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JPJP-P-2013-109226 | 2013-05-23 | ||
| JP2013109226A JP2014229791A (en) | 2013-05-23 | 2013-05-23 | Encapsulation sheet pasting method |
| PCT/JP2014/060339 WO2014188810A1 (en) | 2013-05-23 | 2014-04-09 | Method for affixing sealing sheet |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| KR20160013090A true KR20160013090A (en) | 2016-02-03 |
Family
ID=51933376
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020157035889A KR20160013090A (en) | 2013-05-23 | 2014-04-09 | Method for affixing sealing sheet |
Country Status (5)
| Country | Link |
|---|---|
| JP (1) | JP2014229791A (en) |
| KR (1) | KR20160013090A (en) |
| CN (1) | CN105247667A (en) |
| TW (1) | TW201507038A (en) |
| WO (1) | WO2014188810A1 (en) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP7200961B2 (en) * | 2020-03-06 | 2023-01-10 | 味の素株式会社 | Semiconductor device manufacturing method and resin sheet |
| KR20230128565A (en) * | 2021-02-01 | 2023-09-05 | 나가세케무텍쿠스가부시키가이샤 | Encapsulation method and thermosetting sheet of electronic component mounting board |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH05291319A (en) | 1992-04-07 | 1993-11-05 | Toshiba Corp | Resin sealing-type semiconductor device |
Family Cites Families (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3572764B2 (en) * | 1995-12-14 | 2004-10-06 | 株式会社デンソー | Bare chip sealing method and bare chip sealing substrate |
| JP3975499B2 (en) * | 1997-01-13 | 2007-09-12 | 王子製紙株式会社 | Receptor sheet for thermal transfer |
| JP2001044222A (en) * | 1999-07-27 | 2001-02-16 | Fujitsu Autom Ltd | Compression molding apparatus and manufacture of semiconductor device |
| JP3639509B2 (en) * | 2000-08-03 | 2005-04-20 | 三洋電機株式会社 | Manufacturing method of semiconductor device |
| JP2008514521A (en) * | 2004-09-30 | 2008-05-08 | マーレイ メルローズ デヴィッド | Pressure vessel with differential pressure vacuum panel |
| JP2009029930A (en) * | 2007-07-26 | 2009-02-12 | Panasonic Electric Works Co Ltd | Manufacturing method for adhesive sheet with mold release film |
| CN103221191B (en) * | 2010-11-17 | 2015-08-19 | 株式会社村田制作所 | The manufacture method of sealing resin sheet material |
| JP2012142364A (en) * | 2010-12-28 | 2012-07-26 | Nitto Denko Corp | Sealing member, sealing method, and manufacturing method of optical semiconductor device |
-
2013
- 2013-05-23 JP JP2013109226A patent/JP2014229791A/en active Pending
-
2014
- 2014-04-09 WO PCT/JP2014/060339 patent/WO2014188810A1/en active Application Filing
- 2014-04-09 KR KR1020157035889A patent/KR20160013090A/en not_active Application Discontinuation
- 2014-04-09 CN CN201480029040.7A patent/CN105247667A/en active Pending
- 2014-05-21 TW TW103117712A patent/TW201507038A/en unknown
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH05291319A (en) | 1992-04-07 | 1993-11-05 | Toshiba Corp | Resin sealing-type semiconductor device |
Also Published As
| Publication number | Publication date |
|---|---|
| WO2014188810A1 (en) | 2014-11-27 |
| CN105247667A (en) | 2016-01-13 |
| TW201507038A (en) | 2015-02-16 |
| JP2014229791A (en) | 2014-12-08 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2019520708A (en) | How to process a wafer | |
| JP2003209160A (en) | Method for manufacturing semiconductor device using semiconductor wafer | |
| US8551277B2 (en) | Method for producing light emitting diode device | |
| KR20160013090A (en) | Method for affixing sealing sheet | |
| KR20150140340A (en) | Manufacturing method for semiconductor device | |
| CN100382281C (en) | Wafer cutting method | |
| KR101966997B1 (en) | Machining method | |
| WO2014188809A1 (en) | Application method for sealing sheet | |
| US20140048201A1 (en) | Bonding of thin lamina | |
| JP2011086772A (en) | Protective-tape peeling device | |
| WO2014167949A1 (en) | Sealing-sheet application method and stealing-sheet application device | |
| KR20150143539A (en) | Method for attaching sealing sheet and apparatus for attaching sealing sheet | |
| WO2015087763A1 (en) | Sealing sheet adhesion method | |
| WO2014178269A1 (en) | Sealing sheet attachment method | |
| JP2011114271A (en) | Bonding sheet for processing semiconductor wafer and method for processing semiconductor wafer employing the sheet | |
| WO2014178267A1 (en) | Sealing sheet application method and sealing sheet application device | |
| JP6329782B2 (en) | Attaching the protective tape | |
| WO2015087762A1 (en) | Sealing sheet adhesion method | |
| WO2014119446A1 (en) | Production method and production device for semiconductor devices | |
| WO2014178266A1 (en) | Sealing sheet application method and sealing sheet application device | |
| JP2014168028A (en) | Manufacturing method and manufacturing apparatus of semiconductor device | |
| TW201501254A (en) | Method and apparatus for joining sealing sheet | |
| JP2015115348A (en) | Encapsulation sheet adhesion method | |
| JP2014082501A (en) | Bonding sheet for processing semiconductor wafer and method for processing semiconductor wafer using the same |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| WITN | Withdrawal due to no request for examination |