KR20150143539A - Method for attaching sealing sheet and apparatus for attaching sealing sheet - Google Patents
Method for attaching sealing sheet and apparatus for attaching sealing sheet Download PDFInfo
- Publication number
- KR20150143539A KR20150143539A KR1020157031060A KR20157031060A KR20150143539A KR 20150143539 A KR20150143539 A KR 20150143539A KR 1020157031060 A KR1020157031060 A KR 1020157031060A KR 20157031060 A KR20157031060 A KR 20157031060A KR 20150143539 A KR20150143539 A KR 20150143539A
- Authority
- KR
- South Korea
- Prior art keywords
- sealing sheet
- semiconductor substrate
- sealing
- attaching
- release liner
- Prior art date
Links
- 238000007789 sealing Methods 0.000 title claims abstract description 211
- 238000000034 method Methods 0.000 title claims description 22
- 239000004065 semiconductor Substances 0.000 claims abstract description 155
- 239000000758 substrate Substances 0.000 claims abstract description 122
- 230000006837 decompression Effects 0.000 claims abstract description 11
- 230000007246 mechanism Effects 0.000 claims description 24
- 238000009826 distribution Methods 0.000 claims description 15
- 238000003825 pressing Methods 0.000 claims description 12
- 239000011342 resin composition Substances 0.000 claims description 9
- 238000004519 manufacturing process Methods 0.000 claims description 4
- 229920005989 resin Polymers 0.000 description 9
- 239000011347 resin Substances 0.000 description 9
- 229920001187 thermosetting polymer Polymers 0.000 description 7
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 5
- 230000007723 transport mechanism Effects 0.000 description 5
- 230000037303 wrinkles Effects 0.000 description 5
- 230000003028 elevating effect Effects 0.000 description 4
- 239000003566 sealing material Substances 0.000 description 4
- 238000012545 processing Methods 0.000 description 3
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 2
- GWEVSGVZZGPLCZ-UHFFFAOYSA-N Titan oxide Chemical compound O=[Ti]=O GWEVSGVZZGPLCZ-UHFFFAOYSA-N 0.000 description 2
- 239000000654 additive Substances 0.000 description 2
- 230000000996 additive effect Effects 0.000 description 2
- JNDMLEXHDPKVFC-UHFFFAOYSA-N aluminum;oxygen(2-);yttrium(3+) Chemical compound [O-2].[O-2].[O-2].[Al+3].[Y+3] JNDMLEXHDPKVFC-UHFFFAOYSA-N 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 239000000945 filler Substances 0.000 description 2
- 239000010419 fine particle Substances 0.000 description 2
- 238000010438 heat treatment Methods 0.000 description 2
- 238000003384 imaging method Methods 0.000 description 2
- 229920001721 polyimide Polymers 0.000 description 2
- 230000001681 protective effect Effects 0.000 description 2
- 229910019901 yttrium aluminum garnet Inorganic materials 0.000 description 2
- 239000004641 Diallyl-phthalate Substances 0.000 description 1
- YCKRFDGAMUMZLT-UHFFFAOYSA-N Fluorine atom Chemical compound [F] YCKRFDGAMUMZLT-UHFFFAOYSA-N 0.000 description 1
- 239000004640 Melamine resin Substances 0.000 description 1
- 229920000877 Melamine resin Polymers 0.000 description 1
- 239000004698 Polyethylene Substances 0.000 description 1
- 239000004642 Polyimide Substances 0.000 description 1
- 239000004793 Polystyrene Substances 0.000 description 1
- 229910052581 Si3N4 Inorganic materials 0.000 description 1
- 229920001807 Urea-formaldehyde Polymers 0.000 description 1
- 239000000853 adhesive Substances 0.000 description 1
- 230000001070 adhesive effect Effects 0.000 description 1
- PNEYBMLMFCGWSK-UHFFFAOYSA-N aluminium oxide Inorganic materials [O-2].[O-2].[O-2].[Al+3].[Al+3] PNEYBMLMFCGWSK-UHFFFAOYSA-N 0.000 description 1
- 230000001174 ascending effect Effects 0.000 description 1
- QUDWYFHPNIMBFC-UHFFFAOYSA-N bis(prop-2-enyl) benzene-1,2-dicarboxylate Chemical compound C=CCOC(=O)C1=CC=CC=C1C(=O)OCC=C QUDWYFHPNIMBFC-UHFFFAOYSA-N 0.000 description 1
- 239000000919 ceramic Substances 0.000 description 1
- 230000008602 contraction Effects 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 238000001816 cooling Methods 0.000 description 1
- PMHQVHHXPFUNSP-UHFFFAOYSA-M copper(1+);methylsulfanylmethane;bromide Chemical compound Br[Cu].CSC PMHQVHHXPFUNSP-UHFFFAOYSA-M 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 239000003822 epoxy resin Substances 0.000 description 1
- 238000002474 experimental method Methods 0.000 description 1
- 229910052731 fluorine Inorganic materials 0.000 description 1
- 239000011737 fluorine Substances 0.000 description 1
- 239000011888 foil Substances 0.000 description 1
- 239000002223 garnet Substances 0.000 description 1
- 238000010191 image analysis Methods 0.000 description 1
- 238000010348 incorporation Methods 0.000 description 1
- 229910052751 metal Inorganic materials 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 238000002156 mixing Methods 0.000 description 1
- 150000004767 nitrides Chemical class 0.000 description 1
- 238000004806 packaging method and process Methods 0.000 description 1
- 230000002093 peripheral effect Effects 0.000 description 1
- 239000005011 phenolic resin Substances 0.000 description 1
- 229920000515 polycarbonate Polymers 0.000 description 1
- 239000004417 polycarbonate Substances 0.000 description 1
- 229920000647 polyepoxide Polymers 0.000 description 1
- 229920000728 polyester Polymers 0.000 description 1
- -1 polyethylene Polymers 0.000 description 1
- 229920000573 polyethylene Polymers 0.000 description 1
- 239000009719 polyimide resin Substances 0.000 description 1
- 229920000642 polymer Polymers 0.000 description 1
- 229920002223 polystyrene Polymers 0.000 description 1
- 238000007665 sagging Methods 0.000 description 1
- 239000000377 silicon dioxide Substances 0.000 description 1
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 1
- 239000011856 silicon-based particle Substances 0.000 description 1
- 229920002050 silicone resin Polymers 0.000 description 1
- 238000004088 simulation Methods 0.000 description 1
- 239000000454 talc Substances 0.000 description 1
- 229910052623 talc Inorganic materials 0.000 description 1
- 229920002803 thermoplastic polyurethane Polymers 0.000 description 1
- 238000012546 transfer Methods 0.000 description 1
- 229920006337 unsaturated polyester resin Polymers 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
- H01L21/67005—Apparatus not specifically provided for elsewhere
- H01L21/67011—Apparatus for manufacture or treatment
- H01L21/67132—Apparatus for placing on an insulating substrate, e.g. tape
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
- H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
- H01L21/67005—Apparatus not specifically provided for elsewhere
- H01L21/67011—Apparatus for manufacture or treatment
- H01L21/67126—Apparatus for sealing, encapsulating, glassing, decapsulating or the like
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
- Container, Conveyance, Adherence, Positioning, Of Wafer (AREA)
Abstract
반도체 기판보다도 대형의 밀봉 시트에 당해 반도체 기판의 형상으로 하프컷한 밀봉 시트편이 형성된 당해 밀봉 시트를 부착 지그에 장착해서 장력을 부여하고, 제1 유지 테이블에 부착 지그를 중첩시켜서 반도체 기판과 밀봉 시트편을 가압착한다. 그 후에, 부착 지그에 파지된 밀봉 시트편과 일체로 된 반도체 기판을, 제2 유지 테이블에 적재하고, 당해 부착 지그마다 감압실 내에 수납해서 감압 상태로 밀봉 시트편을 가압해서 반도체 기판에 본압착한다.A sealing sheet having half-cut sealing sheet pieces formed in the shape of the semiconductor substrate is formed on the sealing sheet larger than the semiconductor substrate. The sealing sheet is attached to the attachment jig to give a tensile force. The attachment jig is superimposed on the first holding table, Pressurize the side. Thereafter, the semiconductor substrate integrated with the sealing sheet piece gripped by the attachment jig is placed on the second holding table, and the sealing sheet piece is accommodated in the decompression chamber for each of the attachment jigs to pressurize the sealing sheet piece, do.
Description
본 발명은 반도체 기판 상에 형성된 복수개의 반도체 소자에 수지 조성물에 의한 밀봉층이 형성된 밀봉 시트를 부착해서 밀봉하는 밀봉 시트 부착 방법 및 밀봉 시트 부착 장치에 관한 것이다.The present invention relates to a sealing sheet attaching method and a sealing sheet attaching apparatus which attach and seal a sealing sheet formed with a sealing layer of a resin composition to a plurality of semiconductor elements formed on a semiconductor substrate.
1개의 반도체 칩의 둘레를 프레임체로 둘러싼 후에, 수지를 함침시킨 프리프레그를 포함하는 제1 밀봉용 수지 시트와 제2 밀봉용 수지 시트를 당해 반도체 칩의 양면에 각각 붙이고, 반도체 칩을 밀봉해서 반도체 장치를 제조하고 있다(특허문헌 1 참조).A first resin sheet for sealing and a second resin sheet for sealing each including a prepreg impregnated with a resin are attached to both surfaces of the semiconductor chip so as to seal the semiconductor chip, (See Patent Document 1).
그러나, 상기 종래 방법에서는 다음과 같은 문제가 발생하고 있다.However, the above-mentioned conventional method causes the following problems.
즉, 최근 들어, 애플리케이션의 급속한 진보에 수반하는 고밀도 실장의 요구에 의해, 반도체 장치가 소형화되는 경향이 있다. 따라서, 다이싱 처리에 의해 반도체 웨이퍼를 반도체 소자로 분단한 후에, 반도체 소자를 개별적으로 수지로 밀봉하고 있으므로, 스루풋이 저하되고, 나아가서는 생산 효율을 저하시킨다고 하는 문제가 발생하고 있다.That is, in recent years, semiconductor devices tend to be miniaturized due to the demand for high-density packaging accompanied by rapid advances in applications. Therefore, after the semiconductor wafer is divided into the semiconductor elements by the dicing process, the semiconductor elements are individually sealed with the resin, so that the throughput is lowered and, furthermore, the production efficiency is lowered.
본 발명은 이러한 사정을 감안하여 이루어진 것으로, 반도체 기판에 밀봉 시트를 효율적으로 부착시키는 것이 가능한 밀봉 시트 부착 방법 및 밀봉 시트 부착 장치를 제공하는 것을 주된 목적으로 한다.SUMMARY OF THE INVENTION The present invention has been made in view of such circumstances, and its main object is to provide a sealing sheet attaching method and an apparatus for attaching a sealing sheet which can efficiently attach a sealing sheet to a semiconductor substrate.
따라서, 본 발명자들은 당해 문제를 해결하기 위해서, 실험이나 시뮬레이션을 반복해서 예의 검토한 결과, 이하의 지견을 얻었다.Therefore, in order to solve the problem, the present inventors repeatedly conducted experiments and simulations, and as a result, obtained the following findings.
밀봉층이 형성된 낱장의 밀봉 시트를 반도체 기판의 전체면에 부착하는 것을 시도하였다. 그러나, 당해 방법에서는, 다음과 같은 새로운 문제가 발생하였다.An attempt was made to attach a single sheet of sealing sheet with a sealing layer to the entire surface of the semiconductor substrate. However, in this method, the following new problems have arisen.
즉, 반도체 소자를 피복하는 두께를 갖는 밀봉층이 형성된 밀봉 시트는, 언뜻 보면 강성을 갖고 있는 것처럼 생각된다. 그러나, 일반적으로 냉각 관리되고 있는 밀봉 시트는, 사용 시에 실온까지 되돌아오면 적당한 유연성을 갖는다. 그로 인해, 밀봉 시트가 반도체 기판 상에 분포된 복수개의 반도체 소자를 피복하는 크기로 되면, 당해 밀봉 시트에 쳐짐이나 휨이 발생한다.That is, the sealing sheet provided with the sealing layer having the thickness for covering the semiconductor element is considered to have rigidity at first. However, the sealing sheet which is generally cooled and controlled has adequate flexibility when it is returned to room temperature in use. As a result, when the sealing sheet becomes large enough to cover a plurality of semiconductor elements distributed on the semiconductor substrate, the sealing sheet is subject to stiction or warpage.
따라서, 쳐짐 등이 발생한 상태의 밀봉 시트를 반도체 기판에 부착한 경우, 주름이 발생하거나, 또는 접합의 위치 어긋남이 발생한다. 주름의 발생은, 밀봉층에 보이드를 발생시켜서 제품 불량을 초래한다. 또한, 밀봉 시트에 쳐짐이나 휨이 발생되어 있으면, 가열 처리 시 및 냉각 처리 시에 밀봉층에 작용하는 열팽창 또는 수축 응력이 반도체 기판에 국부적으로 작용하여, 반도체 기판을 파손시킨다고 하는 문제가 발생하였다.Therefore, when the sealing sheet in a state in which stitching or the like is formed is adhered to the semiconductor substrate, wrinkles occur or the position of the bonding is shifted. Creation of wrinkles causes voids in the sealing layer, resulting in product defects. Further, if the sealing sheet is struck or warped, thermal expansion or shrinkage stress acting on the sealing layer during the heat treatment and the cooling treatment locally acts on the semiconductor substrate, causing a problem that the semiconductor substrate is damaged.
본 발명은 이와 같은 목적을 달성하기 위해서, 다음과 같은 구성을 취한다.In order to achieve the above object, the present invention adopts the following configuration.
즉, 박리 라이너에 수지 조성물을 포함하는 밀봉층이 형성된 밀봉 시트를 반도체 기판에 부착하는 밀봉 시트 부착 방법이며,That is, a sealing sheet attaching method for attaching a sealing sheet having a sealing layer containing a resin composition to a release liner to a semiconductor substrate,
상기 밀봉 시트를 반도체 기판의 형상 이하의 크기로 절단한 밀봉 시트편을 지지하는 지지부의 외측 테두리를 파지하고, 당해 밀봉 시트편에 장력을 부여하는 장력 부여 과정과,A tension imparting step of grasping an outer edge of a supporting portion for supporting a sealing sheet piece cut into a size equal to or smaller than the shape of the semiconductor substrate and imparting tension to the sealing sheet piece;
상기 밀봉 시트편과 반도체 기판을 대향 배치하고, 당해 밀봉 시트편을 가압해서 반도체 기판에 부착하는 부착 과정을 구비한 것을 특징으로 한다.And a step of placing the sealing sheet piece and the semiconductor substrate facing each other and pressing the sealing sheet piece to adhere to the semiconductor substrate.
(작용·효과) 상기 방법에 의하면, 밀봉 시트를 지지하는 지지부의 외측 테두리를 파지해서 장력을 부여함으로써, 밀봉 시트의 쳐짐이나 휨이 교정된다. 따라서, 주름이나 휨에 의해 발생하는 반도체 기판의 파손 및 보이드의 발생을 억제할 수 있다. 또한, 종래 1개의 반도체 소자마다 밀봉 시트로 밀봉하는 방법에 비하여, 반도체 기판 상의 모든 반도체 소자에 걸쳐서 밀봉 시트를 부착해서 밀봉할 수 있으므로, 처리 속도를 향상시킬 수 있다. 또한, 본 발명에서, 밀봉 시트편이란, 밀봉층에 박리 라이너가 설치된 상태의 형태를 말한다.(Action and Effect) According to the above method, the outer edge of the support portion supporting the seal sheet is grasped to give a tension, whereby the seal or warpage of the seal sheet is corrected. Therefore, damage to the semiconductor substrate and generation of voids caused by wrinkles and warpage can be suppressed. Further, as compared with the conventional sealing method using a sealing sheet for each semiconductor element, the sealing sheet can be attached and sealed over all the semiconductor elements on the semiconductor substrate, so that the processing speed can be improved. In the present invention, the sealing sheet member refers to a state in which a release liner is provided on the sealing layer.
또한, 상기 장력 부여 과정에서는, 예를 들어 부착 지그를 이용해서 밀봉 시트에 장력을 부여해도 된다. 부착 지그를 이용한 실시 형태로서, 크게 나누어서 2 형태가 있다.In addition, in the tension imparting process, for example, tension may be applied to the sealing sheet by using an attachment jig. As an embodiment using an attachment jig, there are two types of embodiments.
일 실시 형태로서, 반도체 기판보다도 대형의 낱장 밀봉 시트를 이용한다. 즉, 당해 낱장의 밀봉 시트에 반도체 기판의 형상으로 하프컷한 밀봉 시트편을 형성한다.As one embodiment, a sheet-like sheet that is larger than a semiconductor substrate is used. That is, a half-cut sealing sheet piece in the form of a semiconductor substrate is formed on the single sheet of sealing sheet.
또는, 반도체 기판에 형성된 복수개의 반도체 소자의 분포 영역에 당해 분포 영역의 면적보다도 작은 면적이면서, 또한 복수개의 반도체 소자를 둘러싸는 분단 라인에 맞춰서 소편으로 하프컷한 복수매의 밀봉 시트편을 형성한다.Alternatively, a plurality of sealing sheet pieces half-cut with small pieces are formed in the distribution regions of the plurality of semiconductor elements formed on the semiconductor substrate so as to match the division lines surrounding the plurality of semiconductor elements with an area smaller than the area of the distribution region .
이들 실시 형태에 의하면, 밀봉 시트에 장력을 부여함으로써, 밀봉 시트편 형상의 밀봉층에 직접 장력을 부여할 수 있다. 따라서, 박리 라이너로부터 밀봉층을 박리하면서 반도체 기판에 부착함으로써, 주름의 발생을 억제할 수 있다.According to these embodiments, by applying tension to the sealing sheet, it is possible to directly apply a tension to the sealing sheet-shaped sealing layer. Therefore, the occurrence of wrinkles can be suppressed by attaching to the semiconductor substrate while peeling the sealing layer from the release liner.
다른 실시 형태로서, 반도체 기판보다도 대형의 박리 라이너를 이용한다. 즉, 반도체 기판에 형성된 복수개의 반도체 소자의 분포 영역을 피복하면서도, 당해 반도체 기판의 형상 이하의 크기로 미리 절단한 밀봉 시트편을 당해 반도체 기판보다도 대형의 낱장 박리 라이너에 가접착하고, 당해 박리 라이너를 부착 지그에 장착해서 장력을 부여한다.As another embodiment, a release liner larger than the semiconductor substrate is used. That is, a sealing sheet piece previously cut to a size equal to or smaller than the shape of the semiconductor substrate is adhered to a sheet separating liner larger than the semiconductor substrate while covering the distribution region of a plurality of semiconductor elements formed on the semiconductor substrate, Is attached to the attachment jig to impart tension.
또는, 반도체 기판에 형성된 복수개의 반도체 소자의 분포 영역에 당해 분포 영역의 면적보다도 작은 면적이면서, 또한 복수개의 반도체 소자를 둘러싸는 분단 라인에 맞춰서 소편으로 하프컷한 복수매의 밀봉 시트편을 박리 라이너에 가접착하고, 당해 박리 라이너를 부착 지그에 장착해서 장력을 부여한다.Alternatively, a plurality of sealing sheet pieces half-cut into small pieces in a distribution area of a plurality of semiconductor elements formed on a semiconductor substrate so as to correspond to division lines surrounding an area of the distribution area and surrounding a plurality of semiconductor elements, And the release liner is attached to the attachment jig to impart tension thereto.
이들 실시 형태에 의하면, 박리 라이너에 장력을 부여함으로써, 밀봉 시트편에 간접적으로 장력을 부여할 수 있다.According to these embodiments, it is possible to indirectly apply tension to the sealing sheet piece by applying tension to the release liner.
또한, 상기 각 실시 형태에서, 반도체 기판을 유지하는 유지 테이블에 부착 지그를 중첩시켜서 감압실에 수납하고, 당해 감압실을 감압하면서 상기 밀봉 시트편을 가압해서 반도체 기판에 부착하는 것이 바람직하다.Further, in each of the above-described embodiments, it is preferable that the attachment jig is stacked on the holding table holding the semiconductor substrate and stored in the vacuum chamber, and the sealing sheet piece is pressed on the semiconductor substrate while depressurizing the vacuum chamber.
이 방법에 의하면, 밀봉 시트편과 반도체 기판의 접착 계면에 포함되는 기포가 제거된다. 따라서, 밀봉층의 경화 처리를 행했을 때에 발생하는 보이드의 발생을 보다 확실하게 피할 수 있다.According to this method, bubbles included in the bonding interface between the sealing sheet piece and the semiconductor substrate are removed. Therefore, it is possible to more reliably avoid generation of voids that occurs when the sealing layer is cured.
또한, 본 발명은 이러한 목적을 달성하기 위해서, 다음과 같은 구성을 취한다.Further, in order to achieve this object, the present invention adopts the following configuration.
즉, 박리 라이너에 수지 조성물을 포함하는 밀봉층이 형성된 밀봉 시트를 반도체 기판에 부착하는 밀봉 시트 부착 장치이며,That is, a sealing sheet attaching apparatus for attaching a sealing sheet having a sealing layer containing a resin composition to a release liner to a semiconductor substrate,
상기 반도체 기판을 유지하는 유지 테이블과,A holding table for holding the semiconductor substrate;
상기 밀봉 시트로부터 반도체 기판의 형상 이하의 크기의 밀봉 시트편 형상으로 하프컷된 당해 밀봉 시트를 지지하는 지지부를 파지하고, 당해 밀봉 시트에 장력을 부여하는 부착 지그와,An attachment jig for gripping a support portion for supporting the half-cut sealing sheet in a shape of a sealing sheet having a size equal to or smaller than the shape of the semiconductor substrate from the sealing sheet and for applying a tension to the sealing sheet,
상기 부착 지그에 파지된 밀봉 시트를 가압해서 밀봉 시트편 형상의 밀봉층을 반도체 기판에 부착하는 부착 기구를 구비한 것을 특징으로 한다.And a mounting mechanism for pressing the sealing sheet gripped by the attachment jig to attach the sealing layer in the form of a sealing sheet to the semiconductor substrate.
또는, 박리 라이너에 수지 조성물을 포함하는 밀봉층이 형성된 밀봉 시트를 반도체 기판에 부착하는 밀봉 시트 부착 장치이며,Alternatively, a sealing sheet attaching apparatus for attaching a sealing sheet, on which a sealing layer containing a resin composition is formed, to a release liner is attached to a semiconductor substrate,
상기 반도체 기판을 유지하는 유지 테이블과,A holding table for holding the semiconductor substrate;
상기 반도체 기판의 형상 이하의 크기로 절단된 밀봉 시트편을 가접착한 당해 반도체 기판보다도 대형의 낱장 박리 라이너의 지지부를 파지하고, 당해 박리 라이너에 장력을 부여하는 부착 지그와,An attachment jig for gripping a supporting portion of a sheet separating liner larger than the semiconductor substrate to which the sealing sheet piece cut to a size equal to or smaller than the shape of the semiconductor substrate is adhered and applying a tension to the separating liner,
상기 부착 지그에 파지된 박리 라이너를 가압해서 반도체 기판에 밀봉 시트편을 부착하는 부착 기구를 구비한 것을 특징으로 한다.And an attaching mechanism for attaching the sealing sheet piece to the semiconductor substrate by pressing the release liner gripped by the attaching jig.
또한, 상기 각 구성에서, 부착 지그를 중첩시킨 유지 테이블을 수납하는 감압실을 구비함과 함께, 부착 기구를 당해 감압실에 배치하는 것이 바람직하다.In each of the above-described structures, it is preferable to provide a decompression chamber for accommodating the holding table in which the attachment jigs are superimposed, and to dispose the attachment mechanism in the decompression chamber.
이 구성에 의하면, 상기 각 실시 형태를 적절하게 실시할 수 있다.According to this configuration, each of the above-described embodiments can be appropriately performed.
본 발명의 밀봉 시트 부착 방법 및 밀봉 시트 부착 장치에 의하면, 반도체 기판에 형성된 복수개의 반도체 소자에 걸쳐서 치우침 없이 밀봉 시트를 효율적으로 부착시킬 수 있다.INDUSTRIAL APPLICABILITY According to the sealing sheet attaching method and the sealing sheet attaching apparatus of the present invention, it is possible to efficiently attach the sealing sheet over a plurality of semiconductor elements formed on a semiconductor substrate without tilting.
도 1은 밀봉 시트의 원단 롤을 도시하는 사시도이다.
도 2는 밀봉 시트의 종단면도이다.
도 3은 부착 지그의 구성을 도시하는 사시도이다.
도 4는 부착 지그의 구성을 도시하는 정면도이다.
도 5는 밀봉 시트 부착 장치의 전체 구성을 도시하는 정면도이다.
도 6은 밀봉 시트 부착 장치의 전체 구성을 도시하는 평면도이다.
도 7은 부착 기구를 구성하는 감압실의 부분 단면도이다.
도 8은 밀봉 시트편이 형성된 밀봉 시트를 도시하는 평면도이다.
도 9는 부착 지그에 밀봉 시트를 셋팅하는 동작을 도시하는 도면이다.
도 10은 부착 지그에 밀봉 시트를 셋팅하는 동작을 도시하는 도면이다.
도 11은 부착 지그에 밀봉 시트를 셋팅한 상태를 도시하는 평면도이다.
도 12는 반도체 기판에 밀봉 시트편을 가압착하는 동작을 도시하는 도면이다.
도 13은 반도체 기판에 밀봉 시트편을 가압착하는 동작을 도시하는 도면이다.
도 14는 밀봉 시트편이 가압착된 반도체 기판의 반송 상태를 도시하는 도면이다.
도 15는 반도체 기판에 밀봉 시트편을 본압착하는 동작을 도시하는 도면이다.
도 16은 반도체 기판에 밀봉 시트편을 본압착하는 동작을 도시하는 도면이다.
도 17은 불필요한 밀봉층과 제1 박리 라이너를 제거하는 동작을 도시하는 도면이다.
도 18은 변형예의 밀봉 시트에 형성된 밀봉 시트편을 도시하는 평면도이다.
도 19는 변형예의 밀봉 시트편을 반도체 기판에 본압착한 상태를 도시하는 평면도이다.1 is a perspective view showing a raw roll of a sealing sheet.
2 is a longitudinal sectional view of the sealing sheet.
3 is a perspective view showing the structure of the attachment jig.
4 is a front view showing the structure of the attachment jig.
5 is a front view showing an overall configuration of a sealing sheet attaching apparatus.
6 is a plan view showing the entire configuration of a sealing sheet attaching apparatus.
7 is a partial sectional view of the decompression chamber constituting the attachment mechanism.
8 is a plan view showing a sealing sheet on which a sealing sheet piece is formed.
9 is a view showing the operation of setting the sealing sheet to the attachment jig.
10 is a view showing the operation of setting the sealing sheet to the attachment jig.
11 is a plan view showing a state in which a sealing sheet is set on an attachment jig.
12 is a view showing an operation of press-fitting a sealing sheet piece onto a semiconductor substrate.
13 is a diagram showing an operation of press-fitting a sealing sheet piece onto a semiconductor substrate.
14 is a view showing the conveying state of the semiconductor substrate on which the sealing sheet piece is pressed.
Fig. 15 is a view showing an operation of pressing and sealing a sealing sheet piece on a semiconductor substrate. Fig.
16 is a diagram showing an operation of compressing and bonding a sealing sheet piece to a semiconductor substrate.
17 is a view showing an operation of removing the unnecessary sealing layer and the first peel liner.
18 is a plan view showing a sealing sheet piece formed on a sealing sheet of a modified example.
Fig. 19 is a plan view showing a state in which a sealing sheet piece of a modified example is originally squeezed onto a semiconductor substrate. Fig.
이하, 도면을 참조하여 본 발명의 일 실시예를 설명한다.Hereinafter, an embodiment of the present invention will be described with reference to the drawings.
<밀봉 시트><Seal sheet>
밀봉 시트(T)는, 예를 들어 도 1 및 도 2에 도시하는 바와 같이, 긴 밀봉 시트(T)를 권회한 원단 롤로 공급된다. 또한, 당해 밀봉 시트(T)는, 수지 조성물을 포함하는 밀봉층(M)의 양면에 보호용 제1 박리 라이너(S1) 및 제2 박리 라이너(S2)가 설치되어 있다. 또한, 밀봉층(M)은 본 발명의 수지층에 상당한다.The sealing sheet T is fed, for example, as shown in Figs. 1 and 2, with a roll of the long sealing sheet T wound thereon. The sealing sheet T is provided with a first protective liner S1 and a second protective liner S2 on both sides of the sealing layer M containing the resin composition. The sealing layer (M) corresponds to the resin layer of the present invention.
밀봉층(M)은, 밀봉 재료로부터 시트 형상으로 형성되어 있다. 밀봉 재료로서는, 예를 들어 열경화성 실리콘 수지, 에폭시 수지, 열경화성 폴리이미드 수지, 페놀 수지, 우레아 수지, 멜라민 수지, 불포화 폴리에스테르 수지, 디알릴프탈레이트 수지, 열경화성 우레탄 수지 등의 열경화성 수지를 들 수 있다. 또한, 밀봉 재료로서, 상기 열경화성 수지와 첨가제를 적당한 비율로 함유하는 열경화성 수지 조성물을 들 수도 있다.The sealing layer (M) is formed in a sheet form from a sealing material. Examples of the sealing material include thermosetting resins such as a thermosetting silicone resin, an epoxy resin, a thermosetting polyimide resin, a phenol resin, a urea resin, a melamine resin, an unsaturated polyester resin, a diallyl phthalate resin and a thermosetting urethane resin. As the sealing material, a thermosetting resin composition containing the thermosetting resin and the additive in an appropriate ratio may be used.
첨가제로서는, 예를 들어 충전제, 형광체 등을 들 수 있다. 충전제로서는, 예를 들어 실리카, 티타니아, 탈크, 알루미나, 질화 알루미늄, 질화 규소 등의 무기 미립자, 예를 들어 실리콘 입자 등의 유기 미립자 등을 들 수 있다. 형광체는, 파장 변환 기능을 갖고 있으며, 예를 들어 청색광을 황색광으로 변환시킬 수 있는 황색 형광체, 청색광을 적색광으로 변화시킬 수 있는 적색 형광체 등을 들 수 있다. 황색 형광체로서는, 예를 들어 Y3Al5O12:Ce(YAG(이트륨·알루미늄·가닛):Ce) 등의 가닛형 형광체를 들 수 있다. 적색 형광체로서는, 예를 들어 CaAlSiN3:Eu, CaSiN2:Eu 등의 질화물 형광체 등을 들 수 있다.Examples of the additive include fillers and phosphors. Examples of the filler include inorganic fine particles such as silica, titania, talc, alumina, aluminum nitride and silicon nitride, and organic fine particles such as silicon particles. The phosphor has a wavelength converting function, for example, a yellow phosphor capable of converting blue light into yellow light, and a red phosphor capable of converting blue light into red light. Examples of the yellow phosphor include garnet type phosphors such as Y 3 Al 5 O 12 : Ce (YAG (yttrium aluminum garnet): Ce). Examples of the red phosphor include nitride phosphors such as CaAlSiN 3 : Eu and CaSiN 2 : Eu.
밀봉층(M)은, 반도체 소자를 밀봉하기 전에, 반고형상으로 조정되어 있으며, 구체적으로는, 밀봉 재료가 열경화성 수지를 함유하는 경우에는, 예를 들어 완전 경화(C 스테이지화)되기 전, 즉 반경화(B 스테이지) 상태로 조정되어 있다.The sealing layer M is adjusted to have a semi-rigid shape before sealing the semiconductor element. Specifically, when the sealing material contains a thermosetting resin, the sealing layer M is, for example, before being completely cured (C-staged) (B stage) state.
밀봉층(M)의 치수는, 반도체 소자 및 기판의 치수에 따라서 적절하게 설정되어 있다. 구체적으로는, 밀봉 시트가 긴 시트로서 준비되는 경우에서의 밀봉층의 좌우 방향에서의 길이, 즉, 폭은 예를 들어 100mm 이상, 바람직하게는 200mm 이상이며, 예를 들어 1500mm 이하, 바람직하게는 700mm 이하이다. 또한, 밀봉층의 두께는, 반도체 소자에 치수에 대응해서 적절하게 설정되며, 예를 들어 30㎛ 이상, 바람직하게는 100㎛ 이상이며, 또한, 예를 들어 3000㎛ 이하, 바람직하게는 1000㎛ 이하이다.The dimensions of the sealing layer (M) are appropriately set according to the dimensions of the semiconductor element and the substrate. Specifically, the length, that is, the width in the left-right direction of the sealing layer in the case where the sealing sheet is prepared as a long sheet is, for example, 100 mm or more, preferably 200 mm or more, 700 mm or less. The thickness of the sealing layer is appropriately set in accordance with the dimensions of the semiconductor element and is, for example, 30 占 퐉 or more, preferably 100 占 퐉 or more, and, for example, 3000 占 퐉 or less, to be.
제1 박리 라이너(S1) 및 제2 박리 라이너(S2)는, 예를 들어 폴리에틸렌 시트, 폴리에스테르 시트(PET 등), 폴리스티렌 시트, 폴리카르보네이트 시트, 폴리이미드 시트 등의 중합체 시트, 예를 들어 세라믹 시트, 예를 들어 금속박 등을 들 수 있다. 박리 라이너에서, 밀봉층과 접촉하는 접촉면에는, 불소 처리 등의 이형 처리를 실시할 수도 있다. 제1 박리 라이너 및 제2 박리 라이너의 치수는, 박리 조건에 따라서 적절하게 설정되며, 두께가, 예를 들어 15㎛ 이상, 바람직하게는 25㎛ 이상이며, 또한, 예를 들어 125㎛ 이하, 바람직하게는 75㎛ 이하이다.The first release liner S1 and the second release liner S2 may be formed of a polymer sheet such as a polyethylene sheet, a polyester sheet (PET or the like), a polystyrene sheet, a polycarbonate sheet or a polyimide sheet, For example, a ceramic sheet such as a metal foil can be cited. In the release liner, the contact surface contacting the sealing layer may be subjected to a release treatment such as fluorine treatment. The dimensions of the first release liner and the second release liner are appropriately set in accordance with the peeling condition, and the thickness is, for example, not less than 15 占 퐉, preferably not less than 25 占 퐉, Or less.
<부착 지그><Attachment jig>
부착 지그는, 크게 나누어서 다음 2 형태의 밀봉 시트에 장력을 부여하도록 구성되어 있다. 일 실시 형태로서, 부착 지그는 직사각형이나 정사각형을 포함하는 사각형으로 절단된 반도체 기판보다도 큰 낱장의 밀봉 시트에 직접 장력을 부여한다.The attachment jig is largely divided into two types and is configured to impart tension to the following two types of sealing sheets. In one embodiment, the attachment jig directly applies a tension to a single sheet of sealing sheet larger than a semiconductor substrate cut into a rectangle or square including a square.
다른 실시 형태로서, 부착 지그는 밀봉 시트와 마찬가지로 반도체 기판보다도 큰 사각형의 박리 라이너에 반도체 기판의 형상 이하의 크기로 절단된 소정 형상의 밀봉 시트편을 가접착한 당해 박리 시트에 장력을 부여하여, 간접적으로 밀봉 시트에 장력을 부여한다. 이하, 부착 지그의 구체적인 구성에 대해서 상세하게 설명한다. 또한, 본 실시예에서, 밀봉 시트편은 밀봉층에 박리 라이너가 설치된 상태의 형태를 말한다.In another embodiment, the attachment jig is provided with a tensile force applied to a release sheet of a predetermined shape cut out to a size equal to or smaller than the shape of the semiconductor substrate to a rectangular release liner larger than the semiconductor substrate, Thereby indirectly imparting tension to the sealing sheet. Hereinafter, the specific configuration of the attachment jig will be described in detail. In this embodiment, the sealing sheet piece refers to a state in which a release liner is provided on the sealing layer.
도 3은 부착 지그의 사시도, 도 4는 부착 지그의 정면도이다.Fig. 3 is a perspective view of the attachment jig, and Fig. 4 is a front view of the attachment jig.
부착 지그(70)는, 직사각형 프레임체(71)의 대향하는 양단에 클램프판(72)과 받침판(74)을 구비하고 있다. 클램프판(72)은, 코일 스프링(73)에 의해 받침판(74)을 가압하는 방향으로 가압되고 있다. 또한, 받침판(74)은, 역 L자 형상을 하고 있으며, 그 한쪽의 하부 근방에 프레임체(71)의 저면에 고정된 고정 블록(75)을 관통하는 볼 축(76)의 선단이 접촉되어 있다. 당해 볼 축(76)과 고정 블록(75) 사이의 코일 스프링(77)에 의해, 받침판(74)이 외측 방향으로 스프링 가압되고 있다. 또한, 당해 볼 축(76)의 타단부측에는 너트(78)가 나사 결합되어 있다. 당해 너트(78)를 정역회전시킴으로써, 볼 축(76)의 돌출 거리가 변화되고, 클램프판(72)과 받침판(74)의 외측 방향의 가압력이 조정 가능하게 구성되어 있다.The
<밀봉 시트 부착 장치>≪ Sealing sheet attaching device >
도 5는 밀봉 시트 부착 장치의 정면도, 도 6은 밀봉 시트 부착 장치의 평면도이다.Fig. 5 is a front view of the sealing sheet attaching apparatus, and Fig. 6 is a plan view of the sealing sheet attaching apparatus.
밀봉 시트 부착 장치는, 지그 적재대(20), 제1 반송 기구(21), 제1 유지 테이블(23), 제2 반송 기구(24) 및 부착 기구(25) 등이 배치되어 있다.The sealing sheet attaching apparatus is provided with a jig mounting table 20, a first conveying
지그 적재대(20)는, 부착 지그(70)를 수평하게 유지하도록 구성되어 있다.The jig mounting table 20 is configured to hold the
제1 반송 기구(21)는, 전후 좌우로 수평 이동 및 승강 가능한 흡착 유닛의 선단에 흡착 패드(26)를 구비하고 있다. 즉, 장치 본체의 가로 방향으로 신장되는 프레임(27)을 따른 가이드 레일(R1) 상을 이동하는 제1 가동대(28)를 구비한다. 장치 본체의 전후를 향해서 수평 유지된 가이드 레일(R2)이 제1 가동대(28)의 하부에 장착되어 있다. 가이드 레일(R2)을 따라서 전후로 이동 가능한 제2 가동대(30)에 현수 지지된 세로 프레임을 따라서 승강 가능한 흡착 유닛을 구비하고 있다.The
또한, 장치 안쪽으로의 제1 반송 기구(21)의 반송 경로의 하방에 2대의 카메라(34)가 배치되어 있다. 당해 카메라(34)는, 부착 지그(70)에 파지되어 있는 밀봉 시트편(CT)의 위치와 부착 지그(70)의 외형을 촬상하고, 당해 화상 데이터를 제어부에 송신한다.Further, two
제1 유지 테이블(23)은, 반도체 기판(W)보다도 대형의 척 테이블로 구성되어 있다. 제1 유지 테이블(23)은, 종축 주위로 회전하고, 반도체 기판(W)의 얼라인먼트를 행하도록 구성되어 있다. 또한, 제1 유지 테이블(23)은, 가이드 레일(38)을 따라서 반도체 기판(W)의 적재 위치와 장치 안쪽의 얼라인먼트 위치에 걸쳐서 왕복 이동하도록 구성되어 있다.The first holding table 23 is composed of a chuck table that is larger than the semiconductor substrate W. The first holding table 23 is configured to rotate about the vertical axis and perform alignment of the semiconductor substrate W. The first holding table 23 is configured to reciprocate along the
얼라인먼트 위치의 상방에는, 2대의 카메라(39)가 배치되어 있으며, 반도체 기판(W)의 외형 및 분단 라인(스크라이브 라인)을 촬상하고, 양쪽 화상 데이터를 제어부(100)에 송신한다.Two
제2 반송 기구(24)는, 장치 본체의 가로 방향으로 신장되는 프레임(41)을 따라서 시트 부착 기구(25) 측까지 도달하는 가이드 레일(R3) 상을 장치 이동하는 가동대(42)를 구비한다. 당해 가동대(42)에 현수 지지된 세로 프레임(43)을 따라서 승강 가능한 흡착 유닛의 선단에 흡착 패드(44)를 구비하고 있다. 제2 반송 기구(24)는, 제1 유지 테이블(23)로부터 제2 유지 테이블(45)까지를 왕복 이동하도록 구성되어 있다.The second conveying
부착 기구(25)는, 도 7 및 도 15에 도시하는 바와 같이, 제2 유지 테이블(45) 및 감압실(46) 등으로 구성되어 있다.As shown in Figs. 7 and 15, the
제2 유지 테이블(45)은, 감압실(46)을 구성하는 상하 한 쌍의 상측 하우징(46A)과 하측 하우징(46B) 중, 하측 하우징(46B)에 수납되어 있다.The second holding table 45 is accommodated in the
또한, 하측 하우징(46B)은 가이드 레일(48)을 따라서, 장치 본체의 전방측 반도체 기판(W)의 수취 위치와 상측 하우징(46A)의 하방 사이를 왕복 이동하도록 구성되어 있다.The
감압실(46)을 구성하는 상측 하우징(46A)에는, 승강 구동 기구(50)에 구비되어 있다. 이 승강 구동 기구(50)는, 종벽(51)의 배면부에 세로 방향으로 배치된 레일(52)을 따라서 승강 가능한 가동대(53), 이 가동대(53)에 높이 조절 가능하게 지지된 가동 프레임(54), 이 가동 프레임(54)으로부터 전방을 향해서 연장된 아암(55)을 구비하고 있다. 이 아암(55)의 선단부로부터 하방으로 연장되는 지지축(56)에 상측 하우징(46A)이 장착되어 있다.The elevating
가동대(53)는, 나사축(57)을 모터(58)에 의해 정역회전함으로써 나사 이송 승강되도록 되어 있다. 또한, 상측 하우징(46A)의 내부에는, 승강 가능한 가압 플레이트(59)가 내장되어 있다. 당해 가압 플레이트(59)에는, 히터(60)가 매설되어 있다.The
<밀봉 시트 부착 처리><Sealing sheet attaching treatment>
이어서, 상기 부착 장치에 의해 반도체 기판에 밀봉 시트에 형성된 밀봉 시트편을 부착하는 일련의 동작에 대해서 상세하게 설명한다. 또한, 본 실시예에서는, 도 8에 도시하는 바와 같이, 반도체 기판(W)보다도 대형의 낱장 밀봉 시트(T)에 반도체 기판(W)의 형상으로 하프컷한 밀봉 시트편(CT)을 반도체 기판(W)에 부착하는 경우를 예로 들어서 설명한다.Next, a series of operations for attaching the sealing sheet piece formed on the sealing sheet to the semiconductor substrate by the attaching device will be described in detail. 8, the half-cut sealing sheet piece CT in the shape of the semiconductor substrate W is attached to the sheet-like sheet T larger in size than the semiconductor substrate W in the thickness direction of the semiconductor substrate W. In this embodiment, (W) is described as an example.
우선, 밀봉 시트(T)의 크기에 따라서 미리 정한 장력이 부여되도록, 부착 지그(70)의 너트(78)를 회동시켜서 외측 방향 스프링 가압력을 조정한다.First, the
도 9에 도시하는 바와 같이, 스프링 가압에 대항해서 클램프판(72)을 개방하고, 밀봉 시트(T)를 프레임체(71)에 적재한다. 그 후에, 도 10 및 도 11에 도시하는 바와 같이, 클램프판(72)을 폐쇄해서 밀봉 시트(T)의 양단을 파지한다. 이 때, 양단을 파지된 밀봉 시트(T)에 이완이나 쳐짐이 발생하지 않는 적당한 장력이 부여된다. 즉, 밀봉 시트(T)의 양단이 지지부로서 기능한다.As shown in Fig. 9, the
밀봉 시트(T) 및 밀봉 시트편(CT)의 이면으로부터 제2 박리 라이너(S2)를 박리하고, 부착 지그(70)를 지그 적재대(20)에 적재한다. 제1 반송 기구(21)에 의해 부착 지그(70)의 프레임체(71)가 흡착 유지되고, 카메라(34)의 상방으로 반송된다. 카메라(34)의 상방에 제1 반송 기구(21)가 도달하면, 제1 반송 기구(21)의 외형 및 밀봉 시트편(CT)의 레이아웃 화상이 촬상된다. 당해 화상 데이터가 제어부에 송신된다. 촬상 처리가 완료되면, 제1 반송 기구(21)는 부착 지그(70)를 흡착 유지한 채, 제1 유지 테이블(23) 상으로 이동한다.The second release liner S2 is peeled off from the back surface of the sealing sheet T and the sealing sheet piece CT and the
부착 지그(70)가 지그 적재대(20)에 적재됨과 대략 동시에, 도 6에 도시하는 바와 같이, 제1 유지 테이블(23)에 복수개의 반도체 소자(C)가 표면에 형성된 반도체 기판(W)이 적재된다. 반도체 기판(W)을 흡착 유지한 제1 유지 테이블(23)은, 얼라인먼트 위치로 이동하고, 카메라(39)에 의해 표면이 촬상된다. 촬상된 화상 데이터는 제어부로 송신된다.6, the first holding table 23 is provided with a plurality of semiconductor elements C formed on the surface of the semiconductor substrate W, and the
촬상 처리가 완료되면, 제1 유지 스테이지(23)는 적재 위치로 복귀한다. 여기서, 제어부의 화상 해석 처리에 의해 구한 부착 지그(70)의 윤곽 중 밀봉 시트편(CT)의 레이아웃의 윤곽과 반도체 기판(W)의 반도체 소자의 분단 라인 폭의 내측 크기가 합치하고, 또한 반도체 소자의 분포 영역의 전체면을 덮도록, 반도체 기판(W)의 얼라인먼트를 행한다. 제1 유지 테이블(23)을 종축 둘레로 회전시켜서 얼라인먼트를 행한다. 여기서, 분포 영역이란, 반도체 기판을 개편화할 예정인 복수개의 반도체 소자가 배치되어 있으며, 도 6의 일점쇄선으로 나타내는 바와 같이, 그 최외주부의 절단 예정 라인을 포함하는 영역 DA이다.When the imaging process is completed, the
반도체 기판(W)의 얼라인먼트가 완료되면, 제1 유지 테이블(23) 상의 반도체 기판(W)과 부착 지그(70)를 대향시켜서, 도 12에 도시하는 바와 같이, 부착 지그(70)를 소정 높이까지 하강시킨다. 이 때, 도 13에 도시하는 바와 같이, 제1 유지 테이블(23)에 세워 설치된 위치 결정 핀(P)이, 부착 지그(70)의 위치 결정 구멍(79)에 걸림 결합되고, 위치 정렬된다. 이 상태에서, 밀봉 시트(CT)에 소정 하중을 가해서 반도체 기판(W)에 가압착한다. 이 시점에서, 밀봉 시트편(CT)과 밀봉 시트(T)를 개재해서 부착 지그에 반도체 기판(W)은 유지되어 있다. 반도체 기판(W)으로의 밀봉 시트편(CT)의 가압착이 완료되면, 제1 반송 기구(21)는 지그 적재대(20) 측으로 복귀된다.When the alignment of the semiconductor substrate W is completed, the semiconductor substrate W on the first holding table 23 and the attaching
제2 반송 기구(24)는, 도 14에 도시하는 바와 같이, 부착 지그(70)를 흡착해서 제2 유지 테이블(45)에 반송 및 적재된다. 이 때, 제1 유지 테이블(23)에 부착 지그(70)를 셋팅했을 때와 동일하도록, 부착 지그(70)의 프레임체(71)에 형성된 위치 결정 구멍(79)에 제2 유지 테이블(45)에 형성된 위치 결정 핀(P)이 걸림 결합하고, 위치 정렬된다.As shown in Fig. 14, the
반도체 기판(W)이 제2 유지 테이블(45)에 적재되면, 제2 반송 기구(24)는 상승해서 제1 유지 테이블(23) 측으로 복귀된다. 제2 유지 테이블(45)은, 반도체 기판(W)을 흡착 유지한 채, 부착 지그(70)와 함께 상측 하우징(46A)의 하방까지 이동한다.When the semiconductor substrate W is loaded on the second holding table 45, the
도 15에 도시하는 바와 같이, 제2 유지 테이블(45)을 수납하고 있는 하측 하우징(46B)을 상측 하우징(46A)의 하방까지 이동시키고, 도 16에 도시하는 바와 같이, 감압실(46)을 형성한다. 감압실(46) 내를 감압함과 함께, 가압 플레이트(59)로 가열하면서 밀봉 시트(T)를 반도체 기판(W)에 본압착한다.The
본압착이 완료되면, 제2 유지 테이블(45)을 기판의 전달 위치에 이동시키고, 소정 시간 냉각시킨다. 그 후, 도 17에 도시하는 바와 같이, 제2 반송 기구(24)에 의해 부착 지그(70)를 흡착해서 상승시킴으로써, 접착력이 저하되어 있는 불필요한 밀봉층(M)이 제1 박리 라이너(S1) 측에 남아서 반도체 기판(W)으로부터 박리된다. 이상으로 일련의 처리가 완료되고, 동일한 처리가 반복된다.When the main pressing is completed, the second holding table 45 is moved to the substrate transfer position and cooled for a predetermined time. Thereafter, as shown in Fig. 17, the unnecessary sealing layer M having a reduced adhesive force is attracted to the first release liner S1 by sucking up the
전술한 실시 장치에 의하면, 반도체 기판(W)의 외형으로부터 비어져 나오는 밀봉 시트(T)의 부위를 지지부로서 부착 지그(70)에 의해 클램핑함으로써, 밀봉 시트(T) 및 밀봉 시트편(CT)에 쳐짐이나 휨이 발생하지 않는 적당한 장력을 부여한 상태에서 반도체 기판(W)에 밀봉 시트편(CT)을 부착할 수 있다. 즉, 밀봉 시트(T) 및 밀봉 시트편(CT)은 부착 시에 느슨해져 있지 않으므로, 반도체 기판(W)과의 접착 계면에 기포가 혼입되거나, 또는 주름이 발생하거나 하는 것을 억제할 수 있다. 그 결과, 밀봉층(M)에 보이드가 발생하거나, 반도체 기판(W)을 파손되게 하거나 하는 일이 없다.The sealing sheet T and the sealing sheet piece CT are clamped by the attaching
또한, 밀봉 시트편(CT)은, 반도체 기판(W)보다도 크기가 작기 때문에, 부착 시의 취급이 용이하다. 즉, 반도체 기판(W)과 밀봉 시트편(CT)의 접착 계면으로의 기포의 혼입을 보다 확실하게 억제할 수 있다.Further, since the sealing sheet piece CT is smaller in size than the semiconductor substrate W, handling at the time of adhering is easy. In other words, mixing of bubbles into the interface between the semiconductor substrate W and the sealing sheet piece CT can be suppressed more reliably.
또한, 본 발명은 이하와 같은 형태로 실시할 수도 있다.Further, the present invention may be carried out in the following manner.
(1) 상기 실시예에서, 밀봉 시트편(CT)은 반도체 기판(W)의 형상으로 한정되는 것은 아니다. 예를 들어, 도 18에 도시하는 바와 같이, 반도체 기판(W)에 형성된 복수개의 반도체 소자(C)의 분포 영역에 당해 분포 영역의 면적보다도 작은 면적이면서, 또한 복수개의 반도체 소자(C)를 둘러싸는 분단 라인에 맞춰서 소편으로 하프컷한 복수매의 밀봉 시트편(CT)이어도 된다. 즉, 분단 라인 폭의 내측 라인의 크기 이하로 맞춰서 낱장의 밀봉 시트(T)로부터 밀봉 시트편(CT)을 하프컷한다. 따라서, 낱장의 밀봉 시트(T)의 양단이 클램프핑되는 지지부로서 기능한다.(1) In the above embodiment, the sealing sheet piece CT is not limited to the shape of the semiconductor substrate W. For example, as shown in Fig. 18, in a distribution area of a plurality of semiconductor elements C formed on a semiconductor substrate W, an area smaller than the area of the distribution area and surrounding a plurality of semiconductor elements C May be a plurality of sealing sheet pieces (CT) half-cut into small pieces in accordance with the dividing line. That is, the sealing sheet piece CT is cut half-cut from the single sealing sheet T by adjusting the size of the inner line of the division line width or less. Therefore, both ends of the sheet-like seal sheet T function as a support to be clamped.
이 실시 형태에 따르면, 도 19에 도시하는 바와 같이, 반도체 기판(W) 상에서 분할된 작은 분포 영역 단위로 반도체 소자(C)가, 밀봉 시트편 형상의 밀봉층(M)에 의해 밀봉된다. 따라서, 밀봉층(M)의 경화 처리 시의 열팽창 또는 수축에 의한 반도체 기판(W)의 휨을 억제할 수 있다. 즉, 반도체 기판 형상의 1매의 밀봉 시트를 반도체 기판(W)에 부착한 경우, 반도체 기판(W)의 중심을 향해서 수축 응력이 집중되므로, 반도체 기판(W)에 휨이 발생하기 쉽다. 그러나, 복수매의 밀봉 시트편(CT)으로 분할해서 반도체 기판(W)에 부착한 경우, 밀봉층(M)이 개별적으로 수축되므로, 수축 응력이 분산된다. 따라서, 반도체 기판(W)의 휨 및 파손을 억제할 수 있다.According to this embodiment, as shown in Fig. 19, the semiconductor element C is sealed by the sealing layer M in the shape of a sealing sheet in a small distribution area unit divided on the semiconductor substrate W. Therefore, warping of the semiconductor substrate W due to thermal expansion or contraction during the curing treatment of the sealing layer (M) can be suppressed. That is, when one sealing sheet in the form of a semiconductor substrate is attached to the semiconductor substrate W, the shrinkage stress is concentrated toward the center of the semiconductor substrate W, so that the semiconductor substrate W is liable to be warped. However, in the case where the sealing sheet M is divided into a plurality of sealing sheet pieces CT and attached to the semiconductor substrate W, the sealing layers M are separately shrunk, so that the shrinking stress is dispersed. Therefore, warpage and breakage of the semiconductor substrate W can be suppressed.
또한, 밀봉 시트편(CT)은, 반도체 기판(W)보다도 대형으로 절단된 낱장의 박리 라이너에, 미리 소정 형상으로 절단된 밀봉 시트편(CT)을 결정된 레이아웃으로 가접착해서 이용해도 된다. 이 경우, 낱장의 박리 라이너가 지지부로서 기능한다. 또한, 낱장의 당해 박리 라이너에 밀봉 시트편(CT)을 가접착할 때, 제1 박리 라이너(S1)를 맞댄 채 박리 라이너에 가접착해도 되고, 또는 제1 박리 라이너(S1)를 밀봉층(M)으로부터 박리해서 밀봉층(M)을 박리 라이너에 가접착해도 된다.The sealing sheet piece CT may be obtained by adhering a sealing sheet piece CT cut in a predetermined shape to a single sheet of the release liner cut larger than the semiconductor substrate W in a determined layout. In this case, a single release liner serves as a support. When the sealing sheet piece CT is adhered to the single sheet of the release liner, the release liner may be attached to the first release liner S1 or the first release liner S1 may be adhered to the seal layer M) to adhere the sealing layer (M) to the release liner.
박리 라이너에 밀봉 시트편(CT)을 가접착해서 이용하는 경우, 특성이 상이한 밀봉 시트편(CT)을 반도체 기판(W)에 부착할 수 있다. 예를 들어, 밀봉층(M)의 수축률이 상이한 밀봉 시트편(CT)을 이용하여, 반도체 기판(W)의 휨이 발생하기 쉬운 영역과 발생하기 어려운 영역으로 구분지어 사용한다. 예를 들어, 휨이 발생하기 쉬운 부분에, 다른 부분에 부착하는 밀봉 시트편(CT)의 밀봉층(M)보다도 수축률이 작은 밀봉층(M)이 형성된 밀봉 시트편(CT)을 부착한다. 이 방법에 의하면, 반도체 기판(W)의 휨량을 조정할 수 있다. When the sealing sheet piece CT is adhered to the release liner and used, the sealing sheet piece CT having different characteristics can be attached to the semiconductor substrate W. [ For example, a sealing sheet piece CT having different shrinkage ratios of the sealing layer M is used to divide the semiconductor substrate W into two areas, one of which is prone to warp and the other of which is hard to occur. For example, a sealing sheet piece CT on which a sealing layer M having a smaller shrinkage rate than the sealing layer M of the sealing sheet piece CT attached to the other portion is formed is attached to a portion where warpage is likely to occur. According to this method, the amount of deflection of the semiconductor substrate W can be adjusted.
(2) 상기 각 실시예에서, 부착 지그(70)의 4변에 클램프판(71)과 받침판(74)을 설치하고, 밀봉 시트(T) 또는 박리 라이너에 사방으로부터 외측 방향의 장력을 균등하게 부여하도록 구성해도 된다.(2) In each of the above embodiments, the
(3) 상기 각 실시예에서, 반도체 기판(W)의 형상은 원형으로 한정되지 않는다. 따라서, 반도체 기판(W)은 정사각형 또는 직사각형 등을 포함하는 사각형이어도 된다. 또한, 밀봉 시트편(CT)은 반도체 기판(W)의 형상에 적절하게 맞출 수 있다.(3) In each of the above embodiments, the shape of the semiconductor substrate W is not limited to a circle. Therefore, the semiconductor substrate W may be a square including a square or a rectangle. In addition, the sealing sheet piece CT can be appropriately matched to the shape of the semiconductor substrate W.
이상과 같이, 본 발명은 반도체 기판에 형성된 복수개의 반도체 소자에 걸쳐서 치우침없이 밀봉 시트를 효율적으로 부착하는 데 적합하다.INDUSTRIAL APPLICABILITY As described above, the present invention is suitable for efficiently attaching a sealing sheet without shifting over a plurality of semiconductor elements formed on a semiconductor substrate.
20: 지그 적재대
21: 제1 반송 기구
23: 제1 유지 테이블
24: 제2 반송 기구
25: 부착 기구
45: 제2 유지 테이블
46: 감압실
59: 가압 플레이트
60: 히터
70: 부착 지그
T: 밀봉 시트
C: 반도체 소자
CT: 밀봉 시트편
M: 밀봉층
S1, S2: 박리 라이너
W: 반도체 기판20: Jig stack
21: First conveying mechanism
23: first holding table
24: second conveying mechanism
25: Attachment Mechanism
45: second holding table
46: Decompression chamber
59: pressure plate
60: heater
70: Attachment jig
T: sealing sheet
C: Semiconductor device
CT: sealing sheet piece
M: sealing layer
S1, S2: peeling liner
W: semiconductor substrate
Claims (9)
상기 밀봉 시트를 반도체 기판의 형상 이하의 크기로 절단한 밀봉 시트편을 지지하는 지지부의 외측 테두리를 파지하고, 당해 밀봉 시트편에 장력을 부여하는 장력 부여 과정과,
상기 밀봉 시트편과 반도체 기판을 대향 배치하고, 당해 밀봉 시트편을 가압해서 반도체 기판에 부착하는 부착 과정을 구비한 것을 특징으로 하는 밀봉 시트 부착 방법.A sealing sheet attaching method for attaching a sealing sheet having a sealing layer containing a resin composition to a release liner to a semiconductor substrate,
A tension imparting step of grasping an outer edge of a supporting portion for supporting a sealing sheet piece cut into a size equal to or smaller than the shape of the semiconductor substrate and imparting tension to the sealing sheet piece;
And a step of placing the sealing sheet piece and the semiconductor substrate facing each other and pressing the sealing sheet piece to adhere to the semiconductor substrate.
상기 부착 과정은, 부착 지그에 장착된 밀봉 시트의 박리 라이너로부터 밀봉 시트편 형상의 밀봉층을 박리해서 반도체 기판에 부착하는 것을 특징으로 하는 밀봉 시트 부착 방법.The tension applying method according to claim 1, wherein the tension applying step is performed by attaching the sealing sheet having the half-cut sealing sheet piece formed in the shape of the semiconductor substrate to a sheet sheet larger than the semiconductor substrate,
Wherein the attaching step is to peel off the sealing layer in the form of a sealing sheet from the release liner of the sealing sheet mounted on the attachment jig and attach the sealing layer to the semiconductor substrate.
상기 부착 과정은, 부착 지그에 장착된 밀봉 시트의 박리 라이너로부터 밀봉 시트편 형상의 밀봉층을 박리해서 반도체 기판에 부착하는 것을 특징으로 하는 밀봉 시트 부착 방법.The method of manufacturing a semiconductor device according to claim 1, wherein the tension imparting process is performed in such a manner that a distribution area of a plurality of semiconductor elements formed on a semiconductor substrate is smaller than an area of the distribution area, A single sheet of sealing sheet on which a plurality of sealing sheet pieces are formed is attached to the attachment jig to impart tension,
Wherein the attaching step is to peel off the sealing layer in the form of a sealing sheet from the release liner of the sealing sheet mounted on the attachment jig and attach the sealing layer to the semiconductor substrate.
상기 박리 라이너를 부착 지그에 장착해서 장력을 부여하고,
상기 부착 과정은, 부착 지그에 장착된 박리 라이너로부터 밀봉 시트편을 박리해서 반도체 기판에 부착하는 것을 특징으로 하는 밀봉 시트 부착 방법.2. The method of manufacturing a semiconductor device according to claim 1, wherein the tension imparting process is a process of applying a tensile stress to a sealing sheet piece previously cut to a size equal to or smaller than the shape of the semiconductor substrate while covering a distribution area of a plurality of semiconductor elements formed on the semiconductor substrate, The release liner is adhered,
The release liner is attached to the attachment jig to impart tension,
Wherein the attaching step is such that the sealing sheet piece is peeled off from the release liner mounted on the attachment jig and attached to the semiconductor substrate.
상기 박리 라이너를 부착 지그에 장착해서 장력을 부여하고,
상기 부착 과정은, 부착 지그에 장착된 박리 라이너로부터 밀봉 시트편을 박리해서 반도체 기판에 부착하는 것을 특징으로 하는 밀봉 시트 부착 방법.The method of manufacturing a semiconductor device according to claim 1, wherein the tension imparting process is performed in such a manner that a distribution area of a plurality of semiconductor elements formed on a semiconductor substrate is smaller than an area of the distribution area, A plurality of sealing sheet pieces are bonded to the release liner,
The release liner is attached to the attachment jig to impart tension,
Wherein the attaching step is such that the sealing sheet piece is peeled off from the release liner mounted on the attachment jig and attached to the semiconductor substrate.
상기 반도체 기판을 유지하는 유지 테이블과,
상기 밀봉 시트로부터 반도체 기판의 형상 이하의 크기의 밀봉 시트편 형상으로 하프컷된 당해 밀봉 시트를 지지하는 지지부를 파지하고, 당해 밀봉 시트에 장력을 부여하는 부착 지그와,
상기 부착 지그에 파지된 밀봉 시트를 가압해서 밀봉 시트편 형상의 밀봉층을 반도체 기판에 부착하는 부착 기구를 구비한 것을 특징으로 하는 밀봉 시트 부착 장치.A sealing sheet attaching apparatus for attaching a sealing sheet on a release liner, on which a sealing layer containing a resin composition is formed, to a semiconductor substrate,
A holding table for holding the semiconductor substrate;
An attachment jig for gripping a support portion for supporting the half-cut sealing sheet in a shape of a sealing sheet having a size equal to or smaller than the shape of the semiconductor substrate from the sealing sheet and for applying a tension to the sealing sheet,
And a mounting mechanism for pressing the sealing sheet gripped by the attachment jig to adhere the sealing sheet-shaped sealing layer to the semiconductor substrate.
상기 반도체 기판을 유지하는 유지 테이블과,
상기 반도체 기판의 형상 이하의 크기로 절단된 밀봉 시트편을 가접착한 당해 반도체 기판보다도 대형의 낱장 박리 라이너 지지부를 파지하고, 당해 박리 라이너에 장력을 부여하는 부착 지그와,
상기 부착 지그에 파지된 박리 라이너를 가압해서 반도체 기판에 밀봉 시트편을 부착하는 부착 기구를 구비한 것을 특징으로 하는 밀봉 시트 부착 장치.A sealing sheet attaching apparatus for attaching a sealing sheet on a release liner, on which a sealing layer containing a resin composition is formed, to a semiconductor substrate,
A holding table for holding the semiconductor substrate;
An attachment jig for gripping a sheet peel-off liner supporting portion larger than the semiconductor substrate to which the sealing sheet piece cut to a size equal to or smaller than the shape of the semiconductor substrate is adhered, and to apply tension to the release liner,
And an attaching mechanism for attaching the sealing sheet piece to the semiconductor substrate by pressing the release liner gripped by the attaching jig.
상기 감압실에 부착 기구를 구비한 것을 특징으로 하는 밀봉 시트 부착 장치.
9. The apparatus according to claim 7 or 8, further comprising a decompression chamber for accommodating the holding table in which the attachment jig is superimposed,
And an attaching mechanism to the decompression chamber.
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2013080602A JP2014204034A (en) | 2013-04-08 | 2013-04-08 | Sealing sheet adhesive method and sealing sheet adhesive apparatus |
JPJP-P-2013-080602 | 2013-04-08 | ||
PCT/JP2014/057176 WO2014167948A1 (en) | 2013-04-08 | 2014-03-17 | Method for attaching sealing sheet and apparatus for attaching sealing sheet |
Publications (1)
Publication Number | Publication Date |
---|---|
KR20150143539A true KR20150143539A (en) | 2015-12-23 |
Family
ID=51689362
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1020157031060A KR20150143539A (en) | 2013-04-08 | 2014-03-17 | Method for attaching sealing sheet and apparatus for attaching sealing sheet |
Country Status (6)
Country | Link |
---|---|
JP (1) | JP2014204034A (en) |
KR (1) | KR20150143539A (en) |
CN (1) | CN105074891A (en) |
SG (1) | SG11201508197UA (en) |
TW (1) | TW201501215A (en) |
WO (1) | WO2014167948A1 (en) |
Families Citing this family (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP7108516B2 (en) * | 2018-10-25 | 2022-07-28 | リンテック株式会社 | Sheet pasting method |
CN114695913A (en) * | 2020-12-30 | 2022-07-01 | 上海德迩新能源技术有限公司 | Sealing ring assembly, assembling method of sealing ring and jig |
CN113380861B (en) * | 2021-05-24 | 2023-04-18 | 云谷(固安)科技有限公司 | Display panel and preparation method thereof |
Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH05291319A (en) | 1992-04-07 | 1993-11-05 | Toshiba Corp | Resin sealing-type semiconductor device |
Family Cites Families (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP4004755B2 (en) * | 2001-07-17 | 2007-11-07 | シャープ株式会社 | Semiconductor package manufacturing method and semiconductor package |
JP4718734B2 (en) * | 2001-09-12 | 2011-07-06 | 日機装株式会社 | Circuit element mounting method |
JP5203593B2 (en) * | 2006-11-02 | 2013-06-05 | リンテック株式会社 | Sheet for sticking |
JP5324399B2 (en) * | 2009-11-10 | 2013-10-23 | リンテック株式会社 | Sheet sticking device and sticking method |
JP5334135B2 (en) * | 2010-08-20 | 2013-11-06 | ニチゴー・モートン株式会社 | Laminating equipment |
-
2013
- 2013-04-08 JP JP2013080602A patent/JP2014204034A/en active Pending
-
2014
- 2014-03-17 WO PCT/JP2014/057176 patent/WO2014167948A1/en active Application Filing
- 2014-03-17 CN CN201480019211.8A patent/CN105074891A/en active Pending
- 2014-03-17 KR KR1020157031060A patent/KR20150143539A/en not_active Application Discontinuation
- 2014-03-17 SG SG11201508197UA patent/SG11201508197UA/en unknown
- 2014-04-07 TW TW103112648A patent/TW201501215A/en unknown
Patent Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH05291319A (en) | 1992-04-07 | 1993-11-05 | Toshiba Corp | Resin sealing-type semiconductor device |
Also Published As
Publication number | Publication date |
---|---|
WO2014167948A1 (en) | 2014-10-16 |
CN105074891A (en) | 2015-11-18 |
JP2014204034A (en) | 2014-10-27 |
TW201501215A (en) | 2015-01-01 |
SG11201508197UA (en) | 2015-11-27 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5572353B2 (en) | Protective tape peeling method and apparatus | |
JP2008103494A (en) | Fixed jig, and method and apparatus for picking up chip | |
JP2011054650A (en) | Method and device for peeling protective tape | |
JP2012033737A (en) | Method for handling semiconductor wafer | |
KR20150140340A (en) | Manufacturing method for semiconductor device | |
US20230005792A1 (en) | Method of manufacturing chips | |
KR20150143539A (en) | Method for attaching sealing sheet and apparatus for attaching sealing sheet | |
JP2018006487A (en) | Support separation method, and substrate processing method | |
US7262114B2 (en) | Die attaching method of semiconductor chip using warpage prevention material | |
WO2012121307A1 (en) | Wafer dicing method, mounting method, method for manufacturing adhesive layer, and mounted body | |
JP5957330B2 (en) | Wafer sticking device | |
KR20060044663A (en) | Process and equipment for manufacturing extremely thin chip | |
TW202107556A (en) | Protective member forming method and protective member forming apparatus | |
JP6200735B2 (en) | Die bonder and bonding method | |
JP3916553B2 (en) | Thermal adhesive film sticking method and apparatus | |
WO2015087763A1 (en) | Sealing sheet adhesion method | |
CN111712906A (en) | Anti-warping PTFE sheet for die packaging and die packaging method | |
KR20150143537A (en) | Sealing-sheet application method and stealing-sheet application device | |
TW202347464A (en) | Die bonding device, peeling jig and manufacturing method of semiconductor device | |
KR102658985B1 (en) | Bonding head and die bonding apparatus including the same | |
WO2014119445A1 (en) | Production method and production device for semiconductor devices | |
KR20120133223A (en) | debonding method of temporary bonded device wafer and carrier wafer | |
WO2014119446A1 (en) | Production method and production device for semiconductor devices | |
WO2014178267A1 (en) | Sealing sheet application method and sealing sheet application device | |
WO2015087762A1 (en) | Sealing sheet adhesion method |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
WITN | Withdrawal due to no request for examination |