KR20150140340A - Manufacturing method for semiconductor device - Google Patents

Manufacturing method for semiconductor device Download PDF

Info

Publication number
KR20150140340A
KR20150140340A KR1020157031649A KR20157031649A KR20150140340A KR 20150140340 A KR20150140340 A KR 20150140340A KR 1020157031649 A KR1020157031649 A KR 1020157031649A KR 20157031649 A KR20157031649 A KR 20157031649A KR 20150140340 A KR20150140340 A KR 20150140340A
Authority
KR
South Korea
Prior art keywords
semiconductor substrate
sealing sheet
semiconductor device
sheet
semiconductor
Prior art date
Application number
KR1020157031649A
Other languages
Korean (ko)
Inventor
마사유키 야마모토
신이치로 모리
Original Assignee
닛토덴코 가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 닛토덴코 가부시키가이샤 filed Critical 닛토덴코 가부시키가이샤
Publication of KR20150140340A publication Critical patent/KR20150140340A/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67132—Apparatus for placing on an insulating substrate, e.g. tape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L21/6836—Wafer tapes, e.g. grinding or dicing support tapes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices

Abstract

반도체 기판에 형성된 복수개의 반도체 소자의 분포 영역에 그 분포 영역의 면적보다 작은 면적이고, 또한, 복수개 분의 반도체 소자를 둘러싸는 분단 라인에 맞춰서 절단한 복수매의 밀봉 시트편을 그 반도체 소자의 분포 영역의 전체면에 걸쳐 부착한다. 그 밀봉층을 경화시켜서 반도체 소자를 밀봉한 반도체 기판 W를 다이싱 테이프를 개재하여 링 프레임에 보유 지지한 후에 다이싱 공정으로 반송하고, 분단 라인을 따라 절단하고, 다이싱 테이프를 익스팬드하여 반도체 장치를 제조한다.A plurality of sealing sheet pieces cut in a distribution area of a plurality of semiconductor elements formed on a semiconductor substrate and corresponding to a division line surrounding an area of the distribution area and surrounding a plurality of semiconductor elements, Over the entire surface of the region. The sealing layer is cured to hold the semiconductor substrate W sealed with the semiconductor element on the ring frame via the dicing tape, and the semiconductor substrate W is transferred to the dicing step, cut along the dividing line, The device is manufactured.

Description

반도체 장치의 제조 방법{MANUFACTURING METHOD FOR SEMICONDUCTOR DEVICE}TECHNICAL FIELD [0001] The present invention relates to a manufacturing method of a semiconductor device,

본 발명은 수지 조성물을 포함하는 밀봉층이 형성된 밀봉 시트를 부착하여 반도체 소자를 밀봉하는 반도체 장치를 제조하는 방법에 관한 것이다.The present invention relates to a method of manufacturing a semiconductor device for sealing a semiconductor element by attaching a sealing sheet formed with a sealing layer containing a resin composition.

1개의 반도체칩의 둘레를 프레임체로 둘러싼 후에, 수지를 함침시킨 프리프레그를 포함하는 제1 밀봉용 수지 시트와 제2 밀봉용 수지 시트에 의해 그 반도체칩의 양면 각각으로부터 끼워 넣고, 반도체칩을 밀봉하여 반도체 장치를 제조하고 있다(특허문헌 1을 참조).The periphery of one semiconductor chip is enclosed by a frame, the first sealing resin sheet including the prepreg impregnated with resin and the second sealing resin sheet are sandwiched from both sides of the semiconductor chip, Thereby manufacturing a semiconductor device (see Patent Document 1).

일본 특허 공개 평5-291319호 공보Japanese Patent Application Laid-Open No. 5-291319

그러나, 상기 종래 방법에서는 다음과 같은 문제가 발생하고 있다.However, the above-mentioned conventional method causes the following problems.

즉, 최근 들어, 애플리케이션의 급속한 진보에 수반하는 고밀도 실장의 요구에 의해, 반도체 장치가 소형화되는 경향이 있다. 따라서, 다이싱 처리에 의해 반도체 웨이퍼를 반도체 소자로 분단한 후에, 반도체 소자를 개별적으로 수지로 밀봉하고 있으므로, 스루풋이 저하되고, 나아가서는 생산 효율을 저하시킨다고 하는 문제가 발생하고 있다.That is, in recent years, semiconductor devices tend to be miniaturized due to the demand for high-density packaging accompanied by rapid advances in applications. Therefore, after the semiconductor wafer is divided into the semiconductor elements by the dicing process, the semiconductor elements are individually sealed with the resin, so that the throughput is lowered and, furthermore, the production efficiency is lowered.

본 발명은 이러한 사정을 감안하여 이루어진 것으로서, 반도체 장치의 생산 속도를 향상시키면서도, 반도체 장치를 고정밀도로 제조하는 것을 가능하게 하는 반도체 장치의 제조 방법을 제공하는 것을 주된 목적으로 한다.SUMMARY OF THE INVENTION It is an object of the present invention to provide a method of manufacturing a semiconductor device capable of manufacturing a semiconductor device with high precision while improving the production speed of the semiconductor device.

따라서, 본 발명자들은, 그 문제를 해결하기 위해서, 실험이나 시뮬레이션을 반복하여 예의 검토한 결과, 이하의 지견을 얻었다.Therefore, the present inventors have repeatedly conducted experiments and simulations to solve the problem, and as a result, the following findings were obtained.

반도체 기판의 전체면에 수지 조성물을 포함하는 밀봉층이 형성된 낱장의 밀봉 시트를 부착하여 경화시킨 후에, 당해 반도체 장치로 분단하는 것을 시도하였다. 그러나, 이 방법에서는, 다음과 같은 새로운 문제가 발생하였다. 우선, 밀봉 시트의 밀봉층의 가열 경화 처리 후의 냉각 과정에서, 밀봉층의 수축에 의해 반도체 기판에 휨이 발생하였다. 그 휨은, 반도체 기판을 흡착하여 반송하는 과정에서 반송 에러를 발생시킨다. 또한, 반도체 기판의 휨량이 큰 경우, 반도체 기판을 가압하여 그 휨을 교정하면 반도체 기판이 파손된다. 또한, 대면적의 밀봉 시트를 부착할 경우, 부착 과정에서 반도체 기판과의 접착 계면에 기포가 말려들기 쉬워, 밀봉층 내에 보이드를 발생시켜서, 반도체 장치가 불량품이 된다.A single sheet of sealing sheet formed with a sealing layer containing a resin composition was attached and cured on the entire surface of the semiconductor substrate, and then an attempt was made to divide the sheet into the semiconductor device. However, in this method, the following new problems have arisen. First, in the cooling process after the heat curing treatment of the sealing layer of the sealing sheet, the semiconductor substrate was warped due to shrinkage of the sealing layer. The warpage causes a conveying error during the process of sucking and transporting the semiconductor substrate. In addition, when the amount of warping of the semiconductor substrate is large, pressing the semiconductor substrate and correcting the warpage breaks the semiconductor substrate. Further, in the case of attaching a large-area sealing sheet, bubbles are likely to be entangled at the interface of adhesion with the semiconductor substrate during the adhering process, and voids are generated in the sealing layer, resulting in defective semiconductor devices.

본 발명은 이와 같은 목적을 달성하기 위해서, 다음과 같은 구성을 취한다.In order to achieve the above object, the present invention adopts the following configuration.

즉, 박리 라이너에 수지 조성물을 포함하는 밀봉층이 형성된 밀봉 시트를 반도체 소자에 부착하여 반도체 장치를 제조하는 반도체 장치의 제조 방법으로서,That is, a method for manufacturing a semiconductor device in which a sealing sheet having a sealing layer including a resin composition formed on a release liner is attached to a semiconductor element to manufacture a semiconductor device,

반도체 기판에 형성된 복수개의 상기 반도체 소자의 분포 영역에 그 분포 영역의 면적보다 작은 면적이고, 또한, 복수개의 반도체 소자를 둘러싸는 분단 라인에 맞춰서 절단한 복수매의 밀봉 시트편을 그 반도체 소자의 분포 영역의 전체면에 부착하는 부착 과정과,A plurality of sealing sheet pieces cut in a distribution area of a plurality of the semiconductor elements formed on the semiconductor substrate in an area smaller than an area of the distribution area and corresponding to a dividing line surrounding a plurality of semiconductor elements, An attaching step of attaching to the entire surface of the region,

상기 밀봉층을 경화시키는 경화 과정과,A curing step of curing the sealing layer,

경화한 상기 밀봉층에 의해 반도체 소자가 밀봉된 반도체 기판을 분단하는 분단 과정A step of dividing the semiconductor substrate sealed with the semiconductor element by the hardened sealing layer

을 구비한 것을 특징으로 한다.And a control unit.

(작용·효과) 상기 방법에 의하면, 반도체 소자가 형성된 분포 영역의 전체 면적보다 작은 면적으로 절단한 복수매의 밀봉 시트편으로 나누어서 그 반도체 소자의 분포 영역에 부착하므로, 밀봉 시트편이 반도체 기판 상에서 개별적으로 수축한다. 반도체 기판과 대략 동일 형상의 1매의 밀봉 시트를 반도체 기판에 부착한 경우, 그 밀봉 시트는, 반도체 기판의 중심의 일 방향을 향하여 수축한다. 그러나, 이 방법과 같이, 복수매의 밀봉 시트편을 부착한 경우, 밀봉 시트편의 수축 방향이 분산되므로, 반도체 기판의 휨이 억제된다. 또한, 여기서 분포 영역이란, 반도체 기판을 개편화할 예정의 복수개 반도체 소자가 배치되어 있고, 그 최외주부의 절단 예정 라인을 포함하는 영역이다. 또한, 본 발명에 있어서, 밀봉 시트편이란, 밀봉층에 박리 라이너가 설치된 상태의 형태를 말한다.According to the above method, since the sealing sheet pieces are divided into a plurality of sealing sheet pieces cut into an area smaller than the entire area of the distribution area where the semiconductor elements are formed and are attached to the distribution areas of the semiconductor elements, . When one sealing sheet having substantially the same shape as the semiconductor substrate is attached to the semiconductor substrate, the sealing sheet shrinks toward one direction of the center of the semiconductor substrate. However, in the case where a plurality of sealing sheet pieces are attached as in this method, since the shrinking direction of the sealing sheet pieces is dispersed, warping of the semiconductor substrate is suppressed. Here, the distribution region is a region in which a plurality of semiconductor elements to be separated into semiconductor substrates are disposed, and the region including the line along which the substrate is to be divided in the outermost peripheral portion. In the present invention, the sealing sheet piece refers to a state in which a release liner is provided on the sealing layer.

또한, 복수매의 밀봉 시트편은, 반도체 기판의 분단 라인에 맞춘 외형을 가지므로, 반도체 소자를 치우침 없이 밀봉할 수 있다. 또한, 인접하는 밀봉 시트편끼리의 사이가 분단 라인에 상당하므로, 그 부위를 따라 반도체 기판으로부터 반도체 장치를 용이하게 절단할 수 있다.Further, the plurality of sealing sheet pieces have an outer shape aligned with the dividing line of the semiconductor substrate, so that the semiconductor elements can be sealed without bias. Further, since the interval between the adjacent sealing sheet pieces corresponds to the dividing line, the semiconductor device can be easily cut from the semiconductor substrate along the portion.

또한, 복수매의 밀봉 시트편은, 반도체 기판보다 사이즈가 작으므로, 부착 시의 취급이 용이하다. 즉, 반도체 기판과 밀봉 시트의 접착 계면에의 기포의 말려듦을 억제할 수 있다. 따라서, 밀봉층 내에서의 보이드의 발생을 억제할 수 있다.In addition, since the plurality of sealing sheet pieces are smaller in size than the semiconductor substrate, handling at the time of attachment is easy. That is, it is possible to suppress curling of air bubbles on the bonding interface between the semiconductor substrate and the sealing sheet. Therefore, generation of voids in the sealing layer can be suppressed.

또한, 이 방법에 있어서, 부착 과정은, 다음과 같이 하여 실시할 수 있다.In this method, the attaching process can be carried out as follows.

예를 들어, 일 실시 형태로서, 반도체 기판의 형상 이상의 크기를 갖는 낱장의 밀봉 시트로 하프컷된 복수매의 밀봉 시트편을 반도체 기판에 부착하고,For example, as an embodiment, a plurality of half-cut sealing sheet pieces with a single sheet of sealing sheet having a size larger than the shape of the semiconductor substrate are attached to the semiconductor substrate,

상기 박리 라이너 및 밀봉 시트편 주위의 오려내진 밀봉 시트를 반도체 기판으로부터 박리한다.The release liner and the cut-out sealing sheet around the sealing sheet piece are separated from the semiconductor substrate.

이 방법에 의하면, 1회의 부착 동작으로 복수매의 밀봉 시트편을 반도체 기판에 부착할 수 있다. 또한, 낱장의 밀봉 시트는, 반도체 기판과 동일한 형상이어도 되고, 반도체 기판보다 큰 사이즈여도 된다.According to this method, a plurality of sealing sheet pieces can be attached to the semiconductor substrate by one attaching operation. The sheet-like sealing sheet may have the same shape as the semiconductor substrate, or may be larger than the semiconductor substrate.

낱장의 밀봉 시트가, 반도체 기판보다 큰 사이즈인 경우, 낱장의 밀봉 시트에 장력을 부여하면서 복수매의 밀봉 시트편을 반도체 기판에 부착하고, 분단 과정 전에, 박리 라이너를 밀봉 시트로부터 박리하는 것이 바람직하다.When a single sheet of sealing sheet is larger in size than a semiconductor substrate, it is preferable to attach a plurality of sheets of sealing sheet to a semiconductor substrate while applying a tension to the single sheet of sealing sheet, and to peel off the release liner from the sealing sheet before the dividing process Do.

이 방법에 의하면, 밀봉 시트에 장력이 부여되어 있으므로, 그 밀봉 시트에 이완이 발생하지 않는다. 따라서, 밀봉 시트와 반도체 기판의 접착 계면에의 기포의 말려듦을 억제하면서 그 밀봉 시트를 반도체 기판에 고정밀도로 부착할 수 있다.According to this method, since tension is applied to the sealing sheet, no relaxation occurs in the sealing sheet. Therefore, it is possible to attach the sealing sheet to the semiconductor substrate with high accuracy while suppressing curling of air bubbles on the interface between the sealing sheet and the semiconductor substrate.

다른 실시 형태로서, 반도체 기판의 형상 이상의 크기를 갖는 낱장의 박리 라이너에 복수매의 밀봉 시트편을 가접착하고,In another embodiment, a plurality of sealing sheet pieces are bonded to a single sheet of release liner having a size larger than the shape of the semiconductor substrate,

낱장의 상기 박리 라이너를 개재하여 상기 반도체 기판에 복수매의 밀봉 시트편을 부착하고,A plurality of sealing sheet pieces are attached to the semiconductor substrate via a single sheet of the release liner,

상기 분단 과정 전에, 낱장의 상기 박리 라이너를 밀봉 시트편으로부터 박리한다.Before the separation process, a single sheet of the release liner is peeled from the sealing sheet piece.

이 방법에 있어서도, 상기 실시 형태와 마찬가지로, 1회의 부착 동작으로 복수매의 밀봉 시트편을 반도체 기판에 부착할 수 있다. 또한, 낱장의 박리 라이너는, 반도체 기판과 동일한 형상이어도 되고, 반도체 기판보다 큰 사이즈여도 된다.Also in this method, as in the above-described embodiment, a plurality of sealing sheet pieces can be attached to the semiconductor substrate by one attaching operation. The single sheet of release liner may have the same shape as the semiconductor substrate or may be larger than the semiconductor substrate.

낱장의 박리 라이너가, 반도체 기판보다 큰 사이즈인 경우, 그 박리 라이너에 장력을 부여하면서 복수매의 밀봉 시트편을 반도체 기판에 부착하고, 분단 과정 전에, 박리 라이너를 밀봉 시트로부터 박리하는 것이 바람직하다.It is preferable to attach a plurality of pieces of sealing sheet to the semiconductor substrate while applying a tension to the peeling liner and to peel off the peeling liner from the sealing sheet before the dividing process .

이 방법에 의하면, 박리 라이너에 장력이 부여되어 있으므로, 밀봉 시트편에 이완이 발생하지 않는다. 따라서, 밀봉 시트편과 반도체 기판의 접착 계면에의 기포의 말려듦 및 주름의 발생을 억제하면서 그 밀봉 시트편을 반도체 기판에 부착할 수 있다.According to this method, tension is applied to the release liner, so that no loosening occurs in the sealing sheet. Therefore, it is possible to attach the sealing sheet piece to the semiconductor substrate while suppressing the formation of bubbles and the occurrence of wrinkles at the interface between the sealing sheet piece and the semiconductor substrate.

또한, 그 실시 형태에 있어서, 반도체 기판의 영역에 따라서 상이한 특성의 밀봉 시트를 부착해도 된다.Further, in this embodiment, a sealing sheet having different characteristics may be attached depending on the region of the semiconductor substrate.

즉, 반도체 기판의 휨을 발생시키기 쉬운 부위에, 다른 밀봉 시트편보다 수축률이 작은 밀봉 시트편을 부착함으로써, 반도체 기판의 휨을 억제할 수 있다.That is, it is possible to suppress the warpage of the semiconductor substrate by attaching the sealing sheet piece having a smaller shrinkage percentage than the other sealing sheet pieces to the portion where the semiconductor substrate is liable to warp.

또한, 반도체 소자의 분포 영역에 따라서 상이한 사이즈 및 형상의 밀봉 시트편을 부착해도 된다.In addition, sealing sheet pieces of different sizes and shapes may be attached depending on the distribution area of the semiconductor element.

이 방법에 의하면, 복수매의 동일한 밀봉 시트편은, 수축률이 동일하여도, 밀봉 시트가 소형 및 단변이 짧아질수록, 밀봉층의 수축 거리가 작아져 간다. 즉, 서로 다른 사이즈 및 형상의 밀봉 시트편을 혼재시켜서 부착함으로써, 밀봉층의 수축을 조정하여 반도체 기판의 휨을 억제할 수 있다.According to this method, the shrinkage distance of the sealing layer becomes smaller as the size of the sealing sheet becomes shorter and the short side becomes shorter, even if a plurality of same sealing sheet pieces have the same shrinkage ratio. That is, by adhering the sealing sheet pieces having different sizes and shapes mixedly, the shrinkage of the sealing layer can be adjusted to suppress the warpage of the semiconductor substrate.

또한, 상기 각 실시 형태에 있어서, 감압 분위기에서 반도체 기판에 밀봉 시트를 부착하는 것이 바람직하다.In each of the above embodiments, it is preferable to attach the sealing sheet to the semiconductor substrate in a reduced-pressure atmosphere.

이 방법에 의하면, 밀봉 시트와 반도체 기판 사이에 말려들게 한 기포를 뽑아 내는 이동 거리가, 반도체 기판과 동일한 사이즈의 밀봉 시트에 비하여 짧다. 따라서, 단시간에 보다 확실하게 접착 계면으로부터 기포를 제거할 수 있다.According to this method, the moving distance for extracting the air bubbles entrained between the sealing sheet and the semiconductor substrate is shorter than that of the sealing sheet having the same size as the semiconductor substrate. Therefore, bubbles can be removed more reliably from the bonding interface in a short time.

본 발명의 반도체 장치의 제조 방법에 의하면, 반도체 장치의 생산 속도를 향상시키면서도, 반도체 장치를 고정밀도로 제조할 수 있다.According to the method for manufacturing a semiconductor device of the present invention, it is possible to manufacture a semiconductor device with high precision while improving the production speed of the semiconductor device.

도 1은 밀봉 시트의 원단 롤을 도시하는 사시도이다.
도 2는 밀봉 시트의 종단면도이다.
도 3은 시트 공급 공정에 배치된 장치의 개략 구성을 도시하는 정면도이다.
도 4는 부착 공정에 배치된 장치의 전체 구성을 도시하는 정면도이다.
도 5는 부착 공정에 배치된 장치의 전체 구성을 도시하는 평면도이다.
도 6은 라이너 박리 기구의 개략 구성을 도시하는 정면도이다.
도 7은 시트 부착 기구를 구성하는 챔버의 부분 단면도이다.
도 8은 가열 장치의 개략 구성을 도시하는 정면도이다.
도 9는 제2 박리 라이너의 박리 동작을 도시하는 정면도이다.
도 10은 반도체 기판에 밀봉 시트를 가접착하는 동작을 도시하는 도면이다.
도 11은 반도체 기판에 밀봉 시트를 가접착하는 동작을 도시하는 도면이다.
도 12는 밀봉 시트를 반도체 기판에 본접착하는 동작을 도시하는 도면이다.
도 13은 반도체 기판에 밀봉 시트를 본압착하는 동작을 도시하는 도면이다.
도 14는 불필요한 밀봉층과 제1 박리 라이너를 제거한 반도체 기판을 도시하는 평면도이다.
도 15는 링 프레임에 보유 지지된 반도체 기판을 도시하는 사시도이다.
도 16은 반도체 기판을 반도체 장치로 분단하는 동작을 도시하는 도면이다.
도 17은 변형예의 밀봉 시트를 도시하는 평면도이다.
도 18은 부착 지그의 구성을 도시하는 사시도이다.
도 19는 부착 지그에 밀봉 시트를 세트하는 동작을 도시하는 도면이다.
도 20은 부착 지그에 밀봉 시트를 세트하는 동작을 도시하는 도면이다.
도 21은 부착 지그에 밀봉 시트를 세트한 상태를 도시하는 평면도이다.
도 22는 반도체 기판에 밀봉 시트를 가압착하는 동작을 도시하는 도면이다.
도 23은 반도체 기판에 밀봉 시트를 가압착하는 동작을 도시하는 도면이다.
도 24는 밀봉 시트의 가압착된 반도체 기판의 반송 상태를 도시하는 도면이다.
도 25는 반도체 기판에 밀봉 시트를 본압착하는 동작을 도시하는 도면이다.
도 26은 불필요한 밀봉층과 제1 박리 라이너를 제거하는 동작을 도시하는 도면이다.1 is a perspective view showing a raw roll of a sealing sheet.
2 is a longitudinal sectional view of the sealing sheet.
3 is a front view showing a schematic structure of a device arranged in the sheet feeding process.
Fig. 4 is a front view showing the entire configuration of the device disposed in the adhering process. Fig.
5 is a plan view showing an overall configuration of an apparatus disposed in an adhering step.
6 is a front view showing a schematic structure of the liner peeling mechanism.
7 is a partial sectional view of the chamber constituting the sheet attaching mechanism.
8 is a front view showing a schematic configuration of a heating apparatus.
9 is a front view showing the peeling operation of the second peeling liner.
10 is a view showing an operation of adhering a sealing sheet to a semiconductor substrate.
11 is a view showing an operation of adhering a sealing sheet to a semiconductor substrate.
12 is a diagram showing an operation of actually bonding the sealing sheet to the semiconductor substrate.
Fig. 13 is a diagram showing an operation of compressing and bonding a sealing sheet to a semiconductor substrate. Fig.
14 is a plan view showing a semiconductor substrate from which an unnecessary sealing layer and a first peeling liner are removed.
15 is a perspective view showing a semiconductor substrate held in a ring frame;
16 is a view showing an operation of dividing the semiconductor substrate into semiconductor devices.
17 is a plan view showing a sealing sheet of a modified example.
18 is a perspective view showing the structure of the attachment jig.
19 is a view showing the operation of setting the sealing sheet to the attachment jig.
20 is a view showing the operation of setting the sealing sheet to the attachment jig.
21 is a plan view showing a state in which a sealing sheet is set on an attachment jig.
22 is a diagram showing an operation of press-fitting a sealing sheet onto a semiconductor substrate.
23 is a view showing an operation of press-fitting a sealing sheet onto a semiconductor substrate.
24 is a diagram showing the conveying state of the pressed semiconductor substrate of the sealing sheet.
Fig. 25 is a diagram showing an operation of pressing and sealing a sealing sheet in a semiconductor substrate. Fig.
26 is a view showing an operation of removing the unnecessary sealing layer and the first peeling liner.

이하, 도면을 참조하여 본 발명의 일 실시예를 설명한다. 표면에 복수개의 반도체 소자가 형성된 반도체 기판에, 수지 조성물을 포함하는 밀봉층이 형성된 밀봉 시트를 부착하는 경우를 예로 들어 설명한다.Hereinafter, an embodiment of the present invention will be described with reference to the drawings. A case where a sealing sheet on which a sealing layer containing a resin composition is formed is attached to a semiconductor substrate having a plurality of semiconductor elements formed on its surface will be described as an example.

<밀봉 시트><Seal sheet>

밀봉 시트 T는, 예를 들어, 도 1 및 도 2에 도시한 바와 같이, 긴 밀봉 시트 T를 권회한 원단 롤로 공급된다. 또한, 그 밀봉 시트 T는, 밀봉층 M의 양면에 보호용의 제1 박리 라이너 S1 및 제2 박리 라이너 S2가 설치되어 있다.The sealing sheet T is fed, for example, as shown in Figs. 1 and 2, as a raw material roll obtained by winding a long sealing sheet T thereon. The sealing sheet T is provided with a first release liner S1 and a second release liner S2 for protection on both sides of the sealing layer M. [

밀봉층 M은, 밀봉 재료로부터 시트 형상으로 형성되어 있다. 밀봉 재료로서는, 예를 들어, 열경화성 실리콘 수지, 에폭시 수지, 열경화성 폴리이미드 수지, 페놀 수지, 우레아 수지, 멜라민 수지, 불포화 폴리에스테르 수지, 디알릴프탈레이트 수지, 열경화성 우레탄 수지, 등의 열경화성 수지를 들 수 있다. 또한, 밀봉 재료로서, 상기한 열경화성 수지와, 첨가제를 적당한 비율로 함유하는 열경화성 수지 조성물을 들 수도 있다.The sealing layer M is formed in a sheet form from a sealing material. Examples of the sealing material include thermosetting resins such as a thermosetting silicone resin, an epoxy resin, a thermosetting polyimide resin, a phenol resin, a urea resin, a melamine resin, an unsaturated polyester resin, a diallyl phthalate resin and a thermosetting urethane resin have. As the sealing material, a thermosetting resin composition containing the above-mentioned thermosetting resin and an additive in an appropriate ratio may be used.

첨가제로서는, 예를 들어, 충전제, 형광체 등을 들 수 있다. 충전제로서는, 예를 들어, 실리카, 티타니아, 탈크, 알루미나, 질화알루미늄, 질화규소 등의 무기 미립자, 예를 들어, 실리콘 입자, 등의 유기 미립자 등을 들 수 있다. 형광체는, 파장 변환 기능을 갖고 있으며, 예를 들어, 청색광을 황색광으로 변환할 수 있는 황색 형광체, 청색광을 적색광으로 변화시킬 수 있는 적색 형광체 등을 들 수 있다. 황색 형광체로서는, 예를 들어, Y3Al5O12:Ce(YAG(이트륨·알루미늄·가닛):Ce) 등의 가닛형 형광체를 들 수 있다. 적색 형광체로서는, 예를 들어, CaAlSiN3:Eu, CaSiN2:Eu 등의 질화물 형광체 등을 들 수 있다.Examples of the additive include fillers, phosphors, and the like. Examples of the filler include inorganic fine particles such as silica, titania, talc, alumina, aluminum nitride and silicon nitride, and organic fine particles such as silicon particles. The phosphor has a wavelength converting function, and includes, for example, a yellow phosphor capable of converting blue light into yellow light, and a red phosphor capable of converting blue light into red light. Examples of the yellow phosphor include a garnet type phosphor such as Y 3 Al 5 O 12 : Ce (YAG (yttrium aluminum garnet) Ce). Examples of the red phosphor include nitride phosphors such as CaAlSiN 3 : Eu and CaSiN 2 : Eu.

밀봉층 M은, 반도체 소자를 밀봉하기 전에 있어서, 반고 형상으로 조정되어 있고, 구체적으로는, 밀봉 재료가 열경화성 수지를 함유하는 경우에는, 예를 들어, 완전 경화(C 스테이지화)하기 전, 즉, 반경화(B 스테이지) 상태에서 조정되어 있다.The sealing layer M is adjusted to a semi-rigid shape before the semiconductor element is sealed. Specifically, when the sealing material contains a thermosetting resin, for example, before the semiconductor element is fully cured (C stage) (B-stage) state.

밀봉층 M의 치수는, 반도체 소자 및 기판의 치수에 따라서 적절하게 설정되어 있다. 구체적으로는, 밀봉 시트가 긴 시트로서 준비되는 경우에 있어서의 밀봉층의 좌우 방향에 있어서의 길이, 즉, 폭은, 예를 들어, 100mm 이상, 바람직하게는, 200mm 이상이며, 예를 들어, 1500mm 이하, 바람직하게는, 700mm 이하이다. 또한, 밀봉층의 두께는, 반도체 소자에 치수에 대응하여 적절하게 설정되고, 예를 들어, 30㎛ 이상, 바람직하게는, 100㎛ 이상이며, 또한, 예를 들어, 3000㎛ 이하, 바람직하게는, 1000㎛ 이하이다.The dimensions of the sealing layer M are appropriately set in accordance with the dimensions of the semiconductor element and the substrate. Specifically, the length, that is, the width in the left-right direction of the sealing layer when the sealing sheet is prepared as a long sheet is, for example, 100 mm or more, preferably 200 mm or more, 1500 mm or less, preferably 700 mm or less. The thickness of the sealing layer is appropriately set in accordance with the dimensions of the semiconductor element and is, for example, 30 占 퐉 or more, preferably 100 占 퐉 or more, for example, 3000 占 퐉 or less, , And 1000 μm or less.

제1 박리 라이너 S1 및 제2 박리 라이너 S2는, 예를 들어, 폴리에틸렌 시트, 폴리에스테르 시트(PET 등), 폴리스티렌 시트, 폴리카르보네이트 시트, 폴리이미드 시트 등의 폴리머 시트, 예를 들어, 세라믹 시트, 예를 들어, 금속박 등을 들 수 있다. 박리 라이너에 있어서, 밀봉층과 접촉하는 접촉면에는, 불소 처리 등의 이형 처리를 실시할 수도 있다. 제1 박리 라이너 및 제2 박리 라이너의 치수는, 박리 조건에 따라서 적절하게 설정되고, 두께가, 예를 들어, 15㎛ 이상, 바람직하게는, 25㎛ 이상이며, 또한, 예를 들어, 125㎛ 이하, 바람직하게는, 75㎛ 이하이다.The first release liner S1 and the second release liner S2 are formed of a polymer sheet such as a polyethylene sheet, a polyester sheet (PET or the like), a polystyrene sheet, a polycarbonate sheet or a polyimide sheet, Sheet, for example, metal foil, and the like. In the release liner, a mold releasing treatment such as a fluorine treatment may be applied to the contact surface contacting the sealing layer. The dimensions of the first release liner and the second release liner are appropriately set in accordance with the release conditions and are set to be, for example, 15 mu m or more, preferably 25 mu m or more, and, for example, Or less, preferably 75 m or less.

이어서, 밀봉 시트 T를 반도체 기판에 부착하여 반도체 장치를 제조하는 공정 및 장치에 대하여 설명한다. 또한, 본 실시예에서는, 원형의 반도체 기판에 밀봉 시트를 부착하는 경우를 예로 들어서 설명한다.Next, a process and an apparatus for manufacturing a semiconductor device by attaching the sealing sheet T to a semiconductor substrate will be described. In this embodiment, a case where a sealing sheet is attached to a circular semiconductor substrate will be described as an example.

반도체 장치의 제조 공정은, 절단 공정, 부착 공정, 경화 처리 공정 및 다이싱 공정으로 구성되어 있다.The manufacturing process of the semiconductor device includes a cutting process, an adhering process, a hardening process, and a dicing process.

절단 공정에는, 도 3에 도시한 바와 같이, 시트 공급부(1), 절단 기구(2) 및 시트 회수부(3) 등으로 구성되어 있다.As shown in Fig. 3, the cutting process includes a sheet feeding unit 1, a cutting mechanism 2, a sheet collecting unit 3, and the like.

시트 공급부(1)는 공급 보빈(4)으로부터 풀어내진 양면에 박리 라이너 S1, S2딸린 밀봉 시트 T를 이송 롤러(5) 및 가이드 롤러(6)로 안내하여 절단 기구(2)에 유도한다.The sheet feeding section 1 guides the separation liner S1 and the sheet S2 with the separation liner S to the conveying roller 5 and the guide roller 6 on both sides of the sheet from the feeding bobbin 4 and guides them to the cutting mechanism 2.

절단 기구(2)는 예를 들어, 재단 테이블(7), 제1 절단 기구(8) 및 제2 절단 기구(9) 등으로 구성된다.The cutting mechanism 2 is constituted by, for example, a cutting table 7, a first cutting mechanism 8, and a second cutting mechanism 9 and the like.

재단 테이블(7)은 밀봉 시트 T의 폭보다 큰 척 테이블로 구성된다. 제1 절단 기구(8)는 재단 테이블(7)에 걸친 상태에서 전후로 가이드 레일 R을 따라 이동하는 가동 프레임(10)에 장착된 가동대(11)에 의해 그 가동 프레임(10) 상에서 수평 이동 및 승강하는 플로터 절단 유닛(12) 등으로 구성되어 있다. 그 플로터 절단 유닛(12)은 날끝을 하향으로 한 커터(13)를 구비하고 있다. 따라서, 플로터 절단 유닛(12)은 이면측의 박리 라이너 S2만을 남기고, 도 1에 도시한 바와 같이, 밀봉 시트 T를 소정 형상의 밀봉 시트편 CT로 하프컷한다. 또한, 본 실시예에 있어서, 밀봉 시트편은, 밀봉층에 박리 라이너가 설치된 상태의 형태를 말한다.The cutting table 7 is composed of a chuck table which is larger than the width of the sealing sheet T. The first cutting mechanism 8 is moved horizontally and vertically on the movable frame 10 by the movable base 11 mounted on the movable frame 10 which moves along the guide rail R in the forward and rearward directions over the cutting table 7 A floater cutting unit 12 that ascends and descends, and the like. The plotter cutting unit (12) is provided with a cutter (13) whose blade tip is downward. Therefore, the plotter cutting unit 12 half-cuts the sealing sheet T into a sealing sheet piece CT having a predetermined shape, leaving only the release liner S2 on the back side, as shown in Fig. In this embodiment, the sealing sheet piece refers to a state in which a release liner is provided on the sealing layer.

제2 절단 기구(9)는 승강 가능한 가동대의 하부에, 재단 테이블(7)의 중심 상에 위치하는 종축심 X 둘레에 구동 선회 가능하게 지지 아암(16)이 장비되어 있다. 또한, 이 지지 아암(16)의 자유 단부측에 구비한 커터 유닛(17)에, 날끝을 하향으로 한 커터(18)가 장착되어 있다. 그리고, 이 지지 아암(16)이 종축심 X 주위로 선회함으로써, 커터(18)가 반도체 기판과 대략 동일한 형상으로 밀봉 시트 T를 오려내도록 구성되어 있다. 따라서, 절단 후의 낱장의 밀봉 시트 T는, 반도체 기판에 형성된 노치나 오리엔테이션 플랫의 외형까지를 완전히 일치시킨 것이 아니고, 노치 등을 덮는 원형의 것을 포함한다.The second cutting mechanism 9 is equipped with a support arm 16 on the lower portion of the movable table which can be moved up and down around the longitudinal axis X located on the center of the cutting table 7 so as to be able to drive and turn. A cutter 18 whose blade edge is downward is mounted on the cutter unit 17 provided on the free end side of the support arm 16. The support arm 16 is pivoted about the longitudinal axis X so that the cutter 18 cuts the sealing sheet T substantially in the same shape as the semiconductor substrate. Therefore, the single sheet of sealing sheet T after cutting does not completely conform to the notches formed on the semiconductor substrate or the contour of the orientation flat, but includes a circular shape covering the notch and the like.

시트 회수부(3)는 반도체 기판의 형상으로 오려내진 밀봉 시트 T를 회수 보빈(19)에 권취하도록 구성되어 있다.The sheet collecting portion 3 is configured to wind the sealing sheet T cut into the shape of the semiconductor substrate to the recovery bobbin 19.

또한, 재단 테이블(7)의 하류측에는 끝이 뾰족한 테이퍼 형상의 박리판(14)이 배치되어 있다. 즉, 박리판(14)으로 밀봉 시트 T를 접어서 원형으로 오려내진 밀봉 시트 T를 박리하도록 구성되어 있다. 밀봉 시트 T는, 박리판(14) 상에서 흡착 플레이트를 구비한 반송 기구(15)에 의해 흡착 보유 지지된다. 반송 기구(15)는 밀봉 시트 T의 이송 속도에 동조하여 수평 이동하고, 박리판(14)으로부터 박리되는 밀봉 시트 T를 흡착하여 반출하도록 구성되어 있다.On the downstream side of the cutting table 7, a tapered stripping plate 14 having a sharp end is disposed. That is, the sealing sheet T is folded with the peeling plate 14, and the sealing sheet T cut out in a circular shape is peeled off. The sealing sheet T is attracted and held by a conveying mechanism 15 provided with a suction plate on a peeling plate 14. [ The conveying mechanism 15 is configured to horizontally move in synchronism with the conveying speed of the sealing sheet T, and is configured to suck and carry out the sealing sheet T to be peeled off from the peeling plate 14.

부착 공정에는, 도 4 및 도 5에 도시한 바와 같이, 시트 적재대(20), 시트 반송 기구(21), 라이너 박리 기구(22), 제1 보유 지지 테이블(23), 기판 반송 기구(24) 및 시트 부착 기구(25) 등이 배치되어 있다.4 and 5, the sheet stacking table 20, the sheet transport mechanism 21, the liner peeling mechanism 22, the first holding table 23, the substrate transport mechanism 24 And a sheet attaching mechanism 25 and the like are disposed.

시트 적재대(20)는 밀봉 시트 T보다 대형의 척 테이블로 구성되어 있다.The sheet stacking table 20 is constituted by a chuck table larger than the sealing sheet T.

시트 반송 기구(21)는 전후 좌우로 수평 이동 및 승강 가능한 흡착 플레이트(26)를 구비하고 있다. 즉, 장치 본체의 가로 방향으로 신장하는 프레임(27)을 따른 가이드 레일 R1 상을 이동하는 제1 가동대(28)를 구비한다. 장치 본체의 전후를 향하여 수평 보유 지지된 가이드 레일 R2가, 프레임(27)에 설치되어 있다. 가이드 레일 R2을 따라 전후로 이동 가능한 제2 가동대(30)에 현수 지지된 세로 프레임을 따라서 승강 가능한 흡착 플레이트(26)를 구비하고 있다.The sheet conveying mechanism 21 is provided with a suction plate 26 capable of horizontally moving and lifting up, down, left, and right. That is, the first movable base 28 moves on the guide rail R1 along the frame 27 extending in the transverse direction of the apparatus main body. The frame 27 is provided with a guide rail R2 horizontally held in front of and behind the apparatus body. And a suction plate (26) capable of ascending and descending along a vertical frame supported by the second movable base (30) movable back and forth along the guide rail (R2).

라이너 박리 기구(22)는 도 6에 도시한 바와 같이, 박리 테이프 공급부(31), 박리 유닛(32), 테이프 회수부(33) 및 카메라(34)로 구성된다.6, the liner peeling mechanism 22 is constituted by a peeling tape supply unit 31, a peeling unit 32, a tape recovery unit 33, and a camera 34.

박리 테이프 공급부(31)는 밀봉 시트 T보다 폭이 좁은 긴 박리 테이프 TS를 박리 유닛(32)을 향하여 공급한다.The peeling tape supply unit 31 supplies a long peeling tape TS narrower than the sealing sheet T toward the peeling unit 32. [

박리 유닛(32)은 박리 테이프 TS가 권회되는 박리 롤러(35)를 구비하고 있다. 그 박리 롤러(35)는 승강 가능하고, 시트 적재대(20)보다 높은 위치까지 상승한다. 즉, 밀봉 시트 T가 시트 반송 기구(21)에 의해 흡착 보유 지지되어서 반송되는 과정에서, 박리 롤러(35)는 밀봉 시트 T의 이면의 박리 라이너 S2에 박리 테이프 TS를 가압하여 부착한다.The peeling unit 32 has a peeling roller 35 on which the peeling tape TS is wound. The peeling roller 35 is movable up and down to a position higher than the sheet stacking table 20. That is, in the process in which the sealing sheet T is sucked and held by the sheet conveying mechanism 21 and conveyed, the peeling roller 35 presses and attaches the peeling tape TS to the peeling liner S2 on the back surface of the sealing sheet T.

테이프 회수부(33)는 박리 롤러(35)에 의해 밀봉 시트 T의 이면측의 박리 라이너 S2에 부착된 상태에서 박리 테이프 TS를 권취함으로써, 밀봉 시트 T로부터 박리된 박리 라이너 S2와 함께 회수 보빈에 박리 테이프 TS를 권취하여 회수한다.The tape recovery section 33 is wound around the recovery bobbin with the release liner S2 peeled off from the sealing sheet T by winding the release tape TS in the state of being attached to the release liner S2 on the back side of the seal sheet T by the release roller 35 The peeling tape TS is wound and recovered.

카메라(34)는 이면으로부터 제2 박리 라이너 S2의 박리된 밀봉 시트 T의 하프컷된 복수매의 밀봉 시트편 CT의 위치를 촬상하고, 그 화상 데이터를 제어부(100)로 송신한다.The camera 34 picks up the position of a plurality of half-cut sealing sheet pieces CT of the peeled sealing sheet T of the second release liner S2 from the back side, and transmits the image data to the control unit 100. [

제1 보유 지지 테이블(23)은 도 4 및 도 5에 도시한 바와 같이, 반도체 기판 W보다 대형의 척 테이블로 구성되어 있다. 제1 보유 지지 테이블(23)은 종축 주위로 회전하고, 반도체 기판 W의 얼라인먼트를 행하도록 구성되어 있다. 또한, 제1 보유 지지 테이블(23)은 가이드 레일(38)을 따라 반도체 기판 W의 적재 위치와 장치 안쪽의 얼라인먼트 위치에 걸쳐 왕복 이동하도록 구성되어 있다.As shown in Figs. 4 and 5, the first holding table 23 is formed of a chuck table larger than the semiconductor substrate W. In Fig. The first holding table 23 rotates around the vertical axis and is configured to perform alignment of the semiconductor substrate W. The first holding table 23 is configured to reciprocate along the guide rail 38 over the loading position of the semiconductor substrate W and the alignment position inside the apparatus.

얼라인먼트 위치의 상방에는, 2대의 카메라(39)가 배치되어 있고, 반도체 기판 W의 외형 및 분단 라인(스크라이브 라인)을 촬상하고, 양쪽 화상 데이터를 제어부(100)로 송신한다.Two cameras 39 are arranged above the alignment position to pick up the outer shape and division line (scribe line) of the semiconductor substrate W and transmit both image data to the control unit 100. [

기판 반송 기구(24)는 장치 본체의 가로 방향으로 신장하는 프레임(41)을 따라 시트 부착 기구(25)측까지 달하는 가이드 레일 R3 상에서 장치 이동하는 가동대(42)를 구비한다. 그 가동대(42)에 현수 지지된 세로 프레임을 따라서 승강 가능한 흡착 플레이트(44)를 구비하고 있다. 흡착 플레이트(44)는 반도체 기판 W의 형상 이상의 크기를 갖는다. 즉, 기판 반송 기구(24)는 제1 보유 지지 테이블(23)로부터 후술하는 부착 공정의 제2 보유 지지 테이블(45)까지를 왕복 이동하도록 구성되어 있다.The substrate transport mechanism 24 includes a movable table 42 that moves along a frame 41 extending in the transverse direction of the apparatus main body on a guide rail R3 extending to the sheet attaching mechanism 25 side. And a suction plate (44) capable of ascending and descending along a vertical frame supported in a suspended manner on the movable base (42). The attracting plate 44 has a size larger than that of the semiconductor substrate W. [ That is, the substrate transport mechanism 24 is configured to move back and forth from the first holding table 23 to the second holding table 45 of the attaching step described later.

부착 공정은, 시트 부착 기구(25)를 구비하고 있다. 그 시트 부착 기구(25)는 제2 보유 지지 테이블(45) 및 챔버(46) 등으로 구성되어 있다.The attaching step is provided with a sheet attaching mechanism 25. The sheet attaching mechanism 25 is composed of a second holding table 45, a chamber 46, and the like.

제2 보유 지지 테이블(45)은 도 7에 도시한 바와 같이, 챔버(46)를 구성하는 상하 한 쌍의 상측 하우징(46A)과 하측 하우징(46B) 중, 하측 하우징(46B)에 수납되어 있다.The second holding table 45 is housed in the lower housing 46B of the upper and lower pairs of upper and lower housings 46A and 46B constituting the chamber 46 as shown in Fig. .

또한, 하측 하우징(46B)은, 가이드 레일(48)을 따라, 장치 본체의 전방측 반도체 기판 W의 수취 위치와 상측 하우징(46A)의 하방의 사이를 왕복 이동하도록 구성되어 있다.The lower housing 46B is configured to reciprocate along the guide rail 48 between the receiving position of the front side semiconductor substrate W of the apparatus body and the lower side of the upper housing 46A.

챔버(46)를 구성하는 상측 하우징(46A)에는, 승강 구동 기구(50)가 구비되어 있다. 이 승강 구동 기구(50)는 종벽(51)의 배면부에 세로 방향으로 배치된 레일(52)을 따라 승강 가능한 가동대(53), 이 가동대(53)에 높이 조절 가능하게 지지된 가동 프레임(54), 이 가동 프레임(54)으로부터 전방을 향하여 연장된 아암(55)을 구비하고 있다. 이 아암(55)의 선단부로부터 하방으로 연장하는 지지축(56)에 상측 하우징(46A)이 장착되어 있다.An elevating drive mechanism 50 is provided on the upper housing 46A constituting the chamber 46. [ The elevating drive mechanism 50 includes a movable base 53 capable of elevating and descending along a rail 52 disposed in the longitudinal direction on the rear surface of the vertical wall 51, a movable frame 53 54, and an arm 55 extending forward from the movable frame 54. As shown in Fig. An upper housing 46A is mounted on a support shaft 56 extending downward from the distal end of the arm 55. [

가동대(53)는 나사축(57)을 모터(58)에 의해 정역회전함으로써 나사 이송 승강되도록 되어 있다. 또한, 상측 하우징(46A)의 내부에는, 승강 가능한 가압 플레이트(59)가 내장되어 있다. 그 가압 플레이트(59)에는, 히터(60)가 매설되어 있다.The movable base 53 is adapted to be vertically rotated by the motor 58 to move the screw shaft 57 up and down. Inside the upper housing 46A, a pressure plate 59 capable of elevating is incorporated. A heater 60 is embedded in the pressure plate 59.

경화 처리 공정은, 도 8에 도시한 바와 같이, 가열 장치(61)를 구비하고 있다. 가열 장치(61)는 예를 들어, 반도체 기판 W를 적재 보유 지지하는 제3 보유 지지 테이블(62) 및 승강 가능한 히터(63)를 매설한 가열 플레이트(64) 등으로 구성된다.As shown in Fig. 8, the curing treatment step is provided with a heating device 61. Fig. The heating device 61 is constituted by, for example, a third holding table 62 for holding and holding the semiconductor substrate W and a heating plate 64 in which a liftable heater 63 is embedded.

다이싱 공정은, 다이싱 테이프를 개재하여 접착 보유 지지된 반도체 기판 W를 반도체 장치로 분단하는 절단 장치를 구비하고 있다.The dicing step includes a cutting apparatus that divides the semiconductor substrate W adhered and held via the dicing tape into semiconductor devices.

이어서, 반도체 장치를 제조하는 일련의 동작에 대하여 상세하게 설명한다.Next, a series of operations for manufacturing the semiconductor device will be described in detail.

절단 공정에 있어서, 재단 테이블(7)에 흡착 보유 지지된 긴 밀봉 시트 T를, 플로터 절단 유닛(12)에 의해, 반도체 기판에 형성된 복수개의 반도체 소자의 분포 영역의 전체 면적보다 작은 면적이고, 또한, 복수개 분의 반도체 소자를 둘러싸는 분단 라인에 맞춰서 밀봉 시트편 CT로 하프컷한다. 복수매의 밀봉 시트편 CT는, 도 1에 도시한 바와 같이, 서로 겹치는 일 없이 반도체 소자의 분포 영역의 전체를 덮도록 미리 레이아웃되어 있다. 즉, 분단 라인폭의 내측의 라인의 사이즈 이하로 맞춰서 하프컷한다. 또한, 여기서 분포 영역이란, 반도체 기판을 개편화할 예정인 복수개 반도체 소자가 배치되어 있고, 도 5의 일점쇄선으로 도시하는 바와 같이, 그 최외주부의 절단 예정 라인을 포함하는 영역 DA이다.The long sealing sheet T sucked and held by the cutting table 7 is cut by the plotter cutting unit 12 in an area smaller than the total area of distribution areas of the plurality of semiconductor elements formed on the semiconductor substrate, , And half cut with a sealing sheet piece CT in accordance with the division line surrounding a plurality of semiconductor elements. As shown in Fig. 1, a plurality of sealing sheet pieces CT are laid out in advance so as to cover the entire distribution area of the semiconductor elements without overlapping each other. That is, half cut is performed so as to be equal to or smaller than the size of the line inside the division line width. Here, the distribution region is a region DA including a line along which the substrate is to be divided at the outermost peripheral portion, as shown by the one-dot chain line in Fig. 5, in which a plurality of semiconductor elements to be separated into semiconductor substrates are arranged.

이어서, 제2 절단 기구(9)에 의해, 밀봉 시트편 CT가 형성된 밀봉 시트 T를 반도체 기판 W의 형상으로 오려낸다. 재단 테이블(7)의 흡착을 해제하여 반도체 기판 W의 형상으로 된 낱장의 밀봉 시트 T를 부착 공정의 시트 적재대(20)에 적재한다. 또한, 원형으로 오려내진 긴 밀봉 시트 T는, 시트 회수부(3)에 권취하여 회수된다.Then, the sealing sheet T on which the sealing sheet piece CT is formed is cut into the shape of the semiconductor substrate W by the second cutting mechanism 9. [ The suction of the cutting table 7 is released and a single sheet of sealing sheet T in the shape of the semiconductor substrate W is loaded on the sheet stacking table 20 in the attaching step. Further, the long sealing sheet T cut into a circular shape is taken up by the sheet collecting section 3 and recovered.

시트 적재대(20)에 밀봉 시트 T가 적재되면, 시트 반송 기구(21)에 의해 흡착 보유 지지되고, 카메라(34)의 상방으로 반송된다. 이때, 도 6에 도시한 바와 같이, 시트 적재대(20)로부터 약간 상승하고, 수평 반송되는 과정에서 그 시트 적재대(20)로부터 벗어난 반송 방향의 전방 위치에 박리 롤러(35)가 상승하게 된다. 그 박리 롤러(35)에 권회된 박리 테이프 TS가, 도 9에 도시한 바와 같이, 밀봉 시트 T의 이면측의 제2 박리 라이너 S2에 가압된다. 그 후, 시트 반송 기구(21)의 반송 속도와 동조한 속도로 박리 테이프 TS를 권취하면서, 제2 박리 라이너 S2를 밀봉 시트 T로부터 박리한다. 박리된 제2 박리 라이너 S2는, 박리 테이프 TS마다 회수 보빈에 권취하여 회수된다.When the sealing sheet T is stacked on the sheet stacking table 20, it is sucked and held by the sheet conveying mechanism 21 and is conveyed upward of the camera 34. [ At this time, as shown in Fig. 6, the peeling roller 35 rises at a position in front of the sheet stacking bin 20 in the conveying direction during the process of being horizontally conveyed while slightly rising from the sheet stacking bin 20 . The peeling tape TS wound on the peeling roller 35 is pressed against the second peeling liner S2 on the back side of the sealing sheet T as shown in Fig. Thereafter, the second release liner S2 is peeled off from the sealing sheet T while winding the release tape TS at a speed synchronized with the conveying speed of the sheet conveying mechanism 21. [ The peeled second peeling liner S2 is taken up on the recovery bobbin for each peeling tape TS and recovered.

카메라(34)의 상방에 밀봉 시트 T가 도달하면, 밀봉 시트 T의 외형 및 밀봉 시트 T의 레이아웃 화상이 촬상된다. 그 화상 데이터가 제어부(100)로 송신된다. 촬상 처리가 완료되면, 시트 반송 기구(21)는 밀봉 시트 T를 흡착 보유 지지한 채, 제1 보유 지지 테이블(23) 상으로 이동한다.When the sealing sheet T reaches above the camera 34, the outer shape of the sealing sheet T and the layout image of the sealing sheet T are picked up. And the image data is transmitted to the control section 100. When the imaging processing is completed, the sheet conveying mechanism 21 moves on the first holding table 23 while holding the sealing sheet T by suction.

밀봉 시트 T가 시트 적재대(20)에 적재되면 대략 동시에, 제1 보유 지지 테이블(23)에 반도체 기판 W가 적재된다. 반도체 기판 W를 흡착 보유 지지한 제1 보유 지지 테이블(23)은 얼라인먼트 위치로 이동하고, 카메라(39)에 의해 표면이 촬상된다. 촬상된 화상 데이터는, 제어부(100)로 송신된다.When the sealing sheet T is stacked on the sheet stacking table 20, the semiconductor substrate W is stacked on the first holding table 23 at substantially the same time. The first holding table 23 which holds and holds the semiconductor substrate W moves to the alignment position and the surface is imaged by the camera 39. [ The picked-up image data is transmitted to the control section 100.

촬상 처리가 완료되면, 제1 보유 지지 스테이지(23)는 적재 위치로 복귀된다. 여기서, 제어부(100)의 화상 해석 처리에 의해 구한 밀봉 시트편 CT의 레이아웃의 윤곽과 반도체 기판 W의 반도체 소자의 분단 라인의 내측의 라인이 합치하고, 또한, 반도체 소자의 분포 영역의 전체면을 덮도록, 반도체 기판 W의 얼라인먼트를 행한다. 제1 보유 지지 테이블(23)을 종축 주위로 회전시켜서 얼라인먼트를 행한다.When the imaging process is completed, the first holding stage 23 is returned to the loading position. Here, the outline of the layout of the sealing sheet piece CT obtained by the image analysis processing of the control section 100 and the inner line of the dividing line of the semiconductor element of the semiconductor substrate W agree with each other and the entire surface of the distribution area of the semiconductor element The alignment of the semiconductor substrate W is performed. The first holding table 23 is rotated around the vertical axis to perform alignment.

반도체 기판 W의 얼라인먼트가 완료되면, 시트 반송 기구(21)에 의해 반송되어 온 밀봉 시트 T가, 도 10에 도시한 바와 같이, 반도체 기판 W에 대향 배치된다. 그 후에, 도 11에 도시한 바와 같이, 흡착 플레이트(26)가 소정 높이까지 하강한다. 이때, 밀봉 시트 T가 적절하게 가압되어서 반도체 기판 W에 가압착된다. 밀봉 시트 T의 가압착이 완료되면, 시트 반송 기구(21)는 시트 적재대(20)측으로 복귀된다.When the alignment of the semiconductor substrate W is completed, the sealing sheet T conveyed by the sheet conveying mechanism 21 is disposed to face the semiconductor substrate W as shown in Fig. Thereafter, as shown in Fig. 11, the adsorption plate 26 is lowered to a predetermined height. At this time, the sealing sheet T is appropriately pressed and pressed against the semiconductor substrate W. When the sealing of the sealing sheet T is completed, the sheet conveying mechanism 21 returns to the sheet stacking table 20 side.

밀봉 시트 T가 가압착된 반도체 기판 W는, 기판 반송 기구(24)에 의해 흡착 보유 지지되고, 제2 보유 지지 테이블(45)로 반송된다.The semiconductor substrate W on which the sealing sheet T is pressed is attracted and held by the substrate conveying mechanism 24 and conveyed to the second holding table 45.

반도체 기판 W가 제2 보유 지지 테이블(45)에 적재되면, 기판 반송 기구(24)는 상승하여 제1 보유 지지 테이블(23)측으로 복귀된다. 제2 보유 지지 테이블(45)은 반도체 기판 W를 흡착 보유 지지한 채, 상측 하우징(46A)의 하방까지 이동한다.When the semiconductor substrate W is loaded on the second holding table 45, the substrate carrying mechanism 24 is raised and returned to the first holding table 23 side. The second holding table 45 moves to the lower side of the upper housing 46A while holding the semiconductor substrate W by suction.

도 12 및 도 13에 도시한 바와 같이, 상측 하우징(46A)의 하단부가 하측 하우징(46B)에 접촉하는 위치까지 하강한다. 즉, 챔버(46)를 형성한다. 그 후, 챔버(46) 내를 감압한다. 또한, 가압 플레이트(59)를 하강시켜서 밀봉 시트 T를 가압 및 가열하여 반도체 기판 W에 본압착한다. 이 시점에서, 밀봉층 M은, 완전히 경화되지 않은 상태이다.As shown in Figs. 12 and 13, the lower end of the upper housing 46A descends to a position where it contacts the lower housing 46B. That is, the chamber 46 is formed. Thereafter, the pressure in the chamber 46 is reduced. Further, the pressurizing plate 59 is lowered to pressurize and heat the sealing sheet T and finally to the semiconductor substrate W. [ At this point, the sealing layer M is not completely cured.

본압착이 완료되면, 챔버(46) 내를 대기압까지 복귀시켜서 상측 하우징(46A)을 개방한다. 하측 하우징(46B)은, 제2 보유 지지 테이블(45)채로 기판의 전달 위치까지 복귀된다. 도 14에 도시하는 밀봉 시트 T의 본압착된 반도체 기판 W는, 불필요한 밀봉층 M과 박리 라이너가 박리되어, 경화 처리부로 반송된다.When the final pressing is completed, the inside of the chamber 46 is returned to the atmospheric pressure to open the upper housing 46A. The lower housing 46B is returned to the transfer position of the substrate while the second holding table 45 is held. The unnecessary sealing layer M and the peeling liner are peeled off from the semiconductor substrate W to which the sealing sheet T shown in Fig. 14 is finally bonded, and are conveyed to the hardening treatment section.

제3 보유 지지 테이블(62)에 적재된 반도체 기판 W에 가열 플레이트(64)를 접촉시켜서 가열하고, 밀봉층 M을 가열 경화시킨다. 즉, 소정 온도까지 상승시킨 후, 유리 전이점까지 냉각하여 밀봉층 M을 완전히 경화시킨다.The heating plate 64 is brought into contact with the semiconductor substrate W placed on the third holding table 62 to heat the sealing layer M and heat harden the sealing layer M. That is, after the temperature is raised to the predetermined temperature, the sealing layer M is completely cured by cooling to the glass transition point.

그 후, 도 15에 도시한 바와 같이, 링 프레임 f를 개재하여 다이싱 테이프 DT에 반도체 기판 W를 접착 보유 지지한다. 이 상태에서 다이싱 공정으로 반송되어, 분단 라인을 따라 반도체 기판 W를 커터에 의해 분단한다. 분단 처리가 완료되면, 도 16에 도시한 바와 같이, 기판 보유 지지 테이블(85)만을 약간 상승시켜서 다이싱 테이프를 이면측으로부터 밀어올려서 익스팬드하고, 반도체 장치 CP마다 완전 분리한다. 이상으로 일련의 처리가 완료되고, 동일한 처리가 반복된다.Thereafter, as shown in Fig. 15, the semiconductor substrate W is adhered and held on the dicing tape DT via the ring frame f. In this state, the wafer W is transferred to the dicing step, and the semiconductor substrate W is divided by the cutter along the division line. When the dividing process is completed, as shown in Fig. 16, only the substrate holding table 85 is slightly raised, the dicing tape is pushed up from the back side and expanded, and completely separated for each semiconductor device CP. Thus, a series of processes is completed, and the same process is repeated.

상술한 바와 같이, 반도체 소자가 형성된 분포 영역의 전체 면적보다 작은 면적으로 절단한 복수매의 밀봉 시트편 CT으로 나누어서 그 반도체 소자의 분포 영역의 전체면에 부착하므로, 반도체 기판 W의 휨을 억제할 수 있다. 즉, 반도체 기판과 동일한 형상의 1매의 밀봉 시트 T를 반도체 기판 W에 부착한 경우, 밀봉 시트 T는, 반도체 기판 W의 중심의 일 방향을 향하여 수축한다. 그러나, 복수매의 밀봉 시트편 CT를 반도체 기판 W에 분할하여 부착한 경우, 수축 방향이 분산되어, 반도체 기판 W의 휨이 억제된다.As described above, since the sealing sheet pieces CT are divided into a plurality of sealing sheet pieces CT cut in an area smaller than the entire area of the distribution area where the semiconductor elements are formed, and are attached to the entire surface of the distribution area of the semiconductor elements, have. That is, when one sealing sheet T having the same shape as that of the semiconductor substrate is attached to the semiconductor substrate W, the sealing sheet T shrinks toward one direction of the center of the semiconductor substrate W. However, when a plurality of sealing sheet pieces CT are divided and attached to the semiconductor substrate W, the shrinkage direction is dispersed, and warping of the semiconductor substrate W is suppressed.

또한, 밀봉 시트편 CT는, 반도체 기판 W보다 사이즈가 작으므로, 부착 시의 취급이 용이하다. 즉, 반도체 기판 W와 밀봉 시트편 CT의 접착 계면에의 기포의 말려듦을 억제할 수 있다. 따라서, 밀봉층 내에서의 보이드의 발생을 억제할 수 있다.Further, since the size of the sealing sheet piece CT is smaller than that of the semiconductor substrate W, handling at the time of adhering is easy. That is, it is possible to suppress curling of air bubbles at the interface between the semiconductor substrate W and the sealing sheet piece CT. Therefore, generation of voids in the sealing layer can be suppressed.

또한, 본 발명은 이하와 같은 형태로 실시할 수도 있다.Further, the present invention may be carried out in the following manner.

(1) 상기 실시예에 있어서, 낱장의 밀봉 시트 T는, 반도체 기판 W의 형상에 한정되는 것은 아니다. 예를 들어, 도 17에 도시한 바와 같이, 반도체 기판 W보다 대형의 직사각형으로 절단된 낱장의 밀봉 시트 T에 밀봉 시트편 CT를 하프컷하여 형성한 것을 이용해도 된다.(1) In the above embodiment, the single sheet of sealing sheet T is not limited to the shape of the semiconductor substrate W. For example, as shown in Fig. 17, a sealing sheet T cut into a rectangular shape larger than the semiconductor substrate W may be used, which is formed by half-cutting the sealing sheet piece CT.

이 경우, 시트 부착 공정에서는, 밀봉 시트 T에 장력을 부여한 상태에서 반도체 기판 W에 부착하는 것이 바람직하다.In this case, in the sheet attaching step, it is preferable that the sealing sheet T is attached to the semiconductor substrate W in a state in which tension is applied.

예를 들어, 도 18에 도시하는 부착 지그(70)에 밀봉 시트 T를 장착하여 취급한다. 부착 지그(70)는 직사각형의 프레임 프레임(71)의 양단에 클램프판(72)이 코일 스프링(73)에 의해 받침판(74)을 가압하는 방향으로 가압되어 있다. 또한, 역 L자 형상의 받침판(74)의 한쪽 하부 부근에 프레임 프레임(71)에 고정된 고정 블록(75)을 관통하는 볼 축(76)의 선단이 접촉되어 있다. 그 볼 축(76)과 고정 블록(75)의 사이의 코일 스프링(77)에 의해, 받침판(74)이 외측 방향으로 스프링 가압되어 있다. 또한, 그 볼 축(76)의 타단부측에는 너트(78)가 나사 결합되어 있다. 그 너트(78)를 정역회전함으로써, 볼 축(76)의 돌출 거리가 변화하고, 클램프판(72)과 받침판(74)의 외측 방향의 가압력이 조정 가능하게 구성되어 있다.For example, the sealing sheet T is mounted on the attachment jig 70 shown in Fig. The attachment jig 70 is pressed at both ends of the rectangular frame frame 71 in the direction in which the clamp plate 72 presses the support plate 74 by the coil spring 73. The tip end of the ball shaft 76 passing through the fixing block 75 fixed to the frame frame 71 is in contact with the lower portion of one side of the inverted L-shaped support plate 74. The foot plate 74 is spring-biased in the outward direction by the coil spring 77 between the ball shaft 76 and the fixed block 75. A nut 78 is screwed on the other end side of the ball shaft 76. The projecting distance of the ball shaft 76 changes and the pressing force of the clamp plate 72 and the support plate 74 in the outward direction can be adjusted by rotating the nut 78 in the forward and reverse directions.

이어서, 그 부착 지그(70)를 이용하여, 밀봉 시트 T를 반도체 기판 W에 본압착하는 일순의 동작에 대하여 설명한다.Next, a description will be given of the operation in which the sealing sheet T is finally compressed and bonded to the semiconductor substrate W by using the attachment jig 70. Fig.

도 19에 도시한 바와 같이, 스프링 가압에 저항하여 클램프판(72)을 개방하고, 밀봉 시트 T를 프레임 프레임(71)에 적재한다. 그 후에, 도 20 및 도 21에 도시한 바와 같이, 클램프판(72)에 의해 밀봉 시트의 양단을 클램프한다.As shown in Fig. 19, the clamp plate 72 is opened in response to the spring pressurization, and the sealing sheet T is loaded on the frame frame 71. Then, as shown in Fig. Thereafter, as shown in Figs. 20 and 21, both ends of the sealing sheet are clamped by the clamp plate 72. Fig.

얼라인먼트 처리를 마친 제1 보유 지지 테이블(23) 상의 반도체 기판 W와 부착 지그(70)를 대향시켜, 도 22에 도시한 바와 같이, 부착 지그(70)를 소정 높이까지 하강시킨다. 이때, 도 23에 도시한 바와 같이, 제2 보유 지지 테이블(45)에 세워 설치된 위치 결정핀 P가, 부착 지그(70)의 위치 결정 구멍(79)에 걸림 결합하고, 위치 정렬된다. 이 상태에서, 밀봉 시트 T에 소정 하중을 가하여 반도체 기판 W에 가압착한다.The mounting jig 70 is lowered to a predetermined height as shown in Fig. 22 by opposing the semiconductor substrate W on the first holding table 23 after the alignment processing and the attaching jig 70. As shown in Fig. At this time, as shown in Fig. 23, the positioning pins P erected on the second holding table 45 are engaged with the positioning holes 79 of the attachment jig 70, and aligned. In this state, a predetermined load is applied to the sealing sheet T so as to be pressed against the semiconductor substrate W.

도 24에 도시한 바와 같이, 흡착 플레이트(44)로부터 흡착 패드(80)로 변경한 기판 반송 기구(24)에 의해, 부착 지그(70)를 흡착하고, 제2 보유 지지 테이블(45)로 반송 및 적재한다. 이때, 제1 보유 지지 테이블(23)에 부착 지그(70)를 세트했을 때 동일하게 부착 지그(70)의 프레임 프레임(71)에 형성된 위치 결정 구멍(79)에 제2 보유 지지 테이블(45)에 형성된 위치 결정핀 P가 걸림 결합하고, 위치 정렬된다.The attachment jig 70 is sucked by the substrate transfer mechanism 24 changed from the sucking plate 44 to the sucking pad 80 and transferred to the second holding table 45 And load. At this time, when the attachment jig 70 is set on the first holding table 23, the second holding table 45 is similarly attached to the positioning hole 79 formed in the frame frame 71 of the attachment jig 70, And the positioning pins P formed on the base plate 10 are engaged and aligned.

제2 보유 지지 테이블(45)을 수납하고 있는 하측 하우징(46B)을 상측 하우징(46A)의 하방까지 이동시키고, 도 25에 도시한 바와 같이, 챔버(46)를 형성한다. 챔버(46) 내를 감압함과 함께, 가압 플레이트(59)로 가열하면서 밀봉 시트 T를 반도체 기판 W에 본압착한다.The lower housing 46B housing the second holding table 45 is moved to the lower side of the upper housing 46A and the chamber 46 is formed as shown in Fig. The inside of the chamber 46 is depressurized and the sealing sheet T is finally pressure bonded to the semiconductor substrate W while being heated by the pressure plate 59. [

본압착이 완료되면, 제2 보유 지지 테이블(45)을 기판의 주고 받는 위치로 이동시켜, 소정 시간 냉각한다. 그 후, 도 26에 도시한 바와 같이, 기판 반송 기구(24)에 의해 부착 지그(70)를 흡착하여 상승시킴으로써, 접착력이 저하되어 있는 불필요한 밀봉층 M이 제1 박리 라이너 S1측에 남아서 반도체 기판 W로부터 박리된다.When the main pressing is completed, the second holding table 45 is moved to a position where the substrate is transferred, and is cooled for a predetermined time. Thereafter, as shown in Fig. 26, the adhesive jig 70 is attracted and raised by the substrate transport mechanism 24, whereby an unnecessary sealing layer M whose adhesion is decreased remains on the side of the first release liner S1, W.

밀봉 시트편 CT의 형상으로 밀봉층 M이 본압착된 반도체 기판 W는, 상기 실시예와 마찬가지로 경화 처리 공정 및 다이싱 공정을 거쳐서 반도체 장치로 분단된다.The semiconductor substrate W in which the sealing layer M is finally pressed in the shape of the sealing sheet piece CT is divided into the semiconductor device through the curing process and the dicing process in the same manner as in the above embodiment.

이 방법에 의하면, 반도체 기판 W의 외형으로부터 비어져 나오는 부위를 부착 지그(70)에 의해 클램프함으로써, 밀봉 시트 T에 적당한 장력을 부여한 상태에서 반도체 기판 W에 밀봉 시트 T를 부착할 수 있다. 즉, 밀봉 시트 T는 부착 시에 느슨해져 있지 않으므로, 반도체 기판 W의 접착 계면에 기포가 말려들게 하거나, 또는 주름이 발생하거나 하는 것을 억제할 수 있다.According to this method, the sealing sheet T can be attached to the semiconductor substrate W in a state in which a suitable tension is applied to the sealing sheet T by clamping a portion of the semiconductor substrate W which is projected out of the outer shape of the semiconductor substrate W by the attaching jig 70. That is, since the sealing sheet T is not loosened at the time of adhering, it is possible to suppress air bubbles from being adhered to the bonding interface of the semiconductor substrate W, or occurrence of wrinkles.

(2) 상기 실시예에 있어서, 긴 밀봉 시트 T로부터 소정 형상으로 오려낸 밀봉 시트편 CT로부터 이면측의 제2 박리 라이너 S2를 박리하고, 반도체 기판 W의 소정 위치에 순서대로 부착하도록 해도 된다. 또는, 반도체 기판의 형상 또는 반도체 기판보다 대형으로 절단한 박리 라이너에, 미리 소정 형상으로 절단한 밀봉 시트편 CT를 결정된 레이아웃으로 가접착한 밀봉 시트를 이용해도 된다.(2) In the above embodiment, the second release liner S2 on the back side may be peeled off from the sealing sheet piece CT cut into a predetermined shape from the long sealing sheet T, and the second release liner S2 may be sequentially attached to a predetermined position of the semiconductor substrate W. Alternatively, a sealing sheet obtained by adhering a sealing sheet piece CT cut in a predetermined shape to a release liner cut in a shape of a semiconductor substrate or a larger size than a semiconductor substrate in a determined layout may be used.

반도체 기판 W와 같은 형상의 박리 라이너에 밀봉 시트편 CT를 가접착한 경우, 이면으로부터 제2 박리 라이너 S2를 박리하여 반도체 기판 W와의 위치 정렬을 행한 후에, 반도체 기판 W에 가압착을 하면 된다. 그 후의 처리 공정은, 상기 주된 실시예와 동일한 처리를 행한다.When the sealing sheet piece CT is adhered to the release liner having the same shape as that of the semiconductor substrate W, the second release liner S2 is peeled off from the back surface and aligned with the semiconductor substrate W, and then the semiconductor substrate W is pressed. Subsequent processing steps are the same as those in the main embodiment.

또한, 반도체 기판 W보다 대형의 박리 라이너에 밀봉 시트편 CT를 가접착한 경우, 부착 지그(70)에 박리 라이너의 양단을 클램프하여 적합한 장력을 부여한다. 그 상태에서 밀봉 시트편 CT의 이면으로부터 제2 박리 라이너 S2를 박리하고, 반도체 기판 W와의 위치 정렬을 행하여 가압착한다. 그 후에는 상기 변형예와 동일한 처리를 행한다.Further, when the sealing sheet piece CT is adhered to the release liner larger than the semiconductor substrate W, both ends of the release liner are clamped to the attachment jig 70 to give suitable tension. In this state, the second peeling liner S2 is peeled off from the back surface of the sealing sheet piece CT, and alignment with the semiconductor substrate W is carried out, followed by pressing. Thereafter, the same processing as in the above modification is performed.

이들 실시 형태에 의하면, 특성이 상이한 밀봉 시트편 CT를 반도체 기판 W에 부착할 수 있다. 예를 들어, 밀봉층 M의 수축률이 상이한 밀봉 시트편 CT를 이용하여, 반도체 기판 W의 휨이 발생하기 쉬운 영역과 발생하기 어려운 영역으로 구분지어 사용한다. 예를 들어, 휨이 발생하기 쉬운 부분에 다른 부분에 부착되는 밀봉 시트편 CT의 밀봉층 M보다 수축률이 작은 밀봉층 M이 형성된 밀봉 시트편 CT를 부착한다. 이 방법에 의하면, 반도체 기판 W의 휨량을 조정할 수 있다.According to these embodiments, the sealing sheet piece CT having different characteristics can be attached to the semiconductor substrate W. For example, a sealing sheet piece CT having a different shrinkage ratio of the sealing layer M is used to divide the semiconductor substrate W into a region where the semiconductor substrate W is prone to bend and a region where it is difficult to generate. For example, a sealing sheet piece CT on which a sealing layer M having a smaller shrinkage percentage than the sealing layer M of the sealing sheet piece CT attached to another portion is attached to a portion where bending is likely to occur is attached. According to this method, the amount of deflection of the semiconductor substrate W can be adjusted.

(3) 상기 각 실시예에 있어서, 밀봉 시트 T를 제1 절단 기구(8) 및 제2 절단 기구(9)에 의해 밀봉 시트편 CT와 낱장의 밀봉 시트 T의 절단을 구분지어 사용하고 있었지만, 미리 반도체 기판 W 및 밀봉 시트편 CT의 레이아웃을 본뜬 톰슨 칼날로 펀칭 또는 하프컷하도록 구성해도 된다.(3) In each of the above embodiments, the sealing sheet T is used separately from the sealing sheet piece CT and the cut sheet sheet T by the first cutting mechanism 8 and the second cutting mechanism 9, It may be configured such that the layout of the semiconductor substrate W and the sealing sheet piece CT is preliminarily formed by a punching or a half cut using a Thompson blade.

(4) 상기 각 실시예에 있어서, 시트 부착 공정에서 밀봉층의 경화 처리까지를 행해도 된다.(4) In each of the above embodiments, the process from the sheet attaching step to the sealing layer hardening step may be performed.

(5) 상기 각 실시예에 있어서, 반도체 기판 W의 형상은, 원형에 한정되지 않는다. 따라서, 반도체 기판 W는, 정사각형 또는 직사각형 등의 사각형이어도 된다.(5) In each of the above embodiments, the shape of the semiconductor substrate W is not limited to a circle. Therefore, the semiconductor substrate W may be a square or a rectangle.

(6) 상기 실시예에 있어서, 낱장의 반도체 기판과 동일한 형상의 밀봉 시트 T는, 그 반도체 기판보다 큰 사이즈여도 되고, 분포 영역의 밖으로부터 반도체 기판의 외주까지 수용되는 그 반도체 기판보다 작은 사이즈여도 된다.(6) In the above embodiment, the sealing sheet T having the same shape as that of the single semiconductor substrate may be larger in size than the semiconductor substrate, or even smaller than the semiconductor substrate accommodated from the outside of the distribution region to the periphery of the semiconductor substrate do.

이상과 같이, 본 발명은 반도체 장치의 생산 속도를 향상시키면서도, 반도체 장치를 고정밀도로 제조하는데 적합하다.INDUSTRIAL APPLICABILITY As described above, the present invention is suitable for manufacturing a semiconductor device with high precision while improving the production speed of the semiconductor device.

3: 시트 절단 기구
20: 시트 적재대
21: 시트 반송 기구
22: 라이너 박리 기구
23: 제1 보유 지지 테이블
24: 기판 반송 기구
25: 시트 부착 기구
45: 제2 보유 지지 테이블
46: 챔버
59: 가압 플레이트
60: 히터
61: 가열 장치
64: 가열 플레이트
T: 밀봉 시트
C: 반도체 소자
CT: 밀봉 시트편
M: 밀봉층
S1, S2: 박리 라이너
W: 반도체 기판3: Sheet cutting mechanism
20: Sheet stacking table
21: sheet conveying mechanism
22: liner peeling mechanism
23: first holding table
24:
25: sheet attaching mechanism
45: second holding table
46: chamber
59: pressure plate
60: heater
61: Heating device
64: heating plate
T: sealing sheet
C: Semiconductor device
CT: sealing sheet piece
M: sealing layer
S1, S2: peeling liner
W: semiconductor substrate

Claims (12)

박리 라이너에 수지 조성물을 포함하는 밀봉층이 형성된 밀봉 시트를 반도체 소자에 부착하여 반도체 장치를 제조하는 반도체 장치의 제조 방법으로서,
반도체 기판에 형성된 복수개의 상기 반도체 소자의 분포 영역에 그 분포 영역의 면적보다 작은 면적이고, 또한, 복수개의 반도체 소자를 둘러싸는 분단 라인에 맞춰서 절단한 복수매의 밀봉 시트편을 그 반도체 소자의 분포 영역의 전체면에 부착하는 부착 과정과,
상기 밀봉층을 경화시키는 경화 과정과,
경화한 상기 밀봉층에 의해 반도체 소자가 밀봉된 반도체 기판을 분단하는 분단 과정
을 구비한 것을 특징으로 하는 반도체 장치의 제조 방법.A method for manufacturing a semiconductor device by attaching a sealing sheet, on which a sealing layer containing a resin composition is formed, to a release liner to a semiconductor element,
A plurality of sealing sheet pieces cut in a distribution area of a plurality of the semiconductor elements formed on the semiconductor substrate in an area smaller than an area of the distribution area and corresponding to a dividing line surrounding a plurality of semiconductor elements, An attaching step of attaching to the entire surface of the region,
A curing step of curing the sealing layer,
A step of dividing the semiconductor substrate sealed with the semiconductor element by the hardened sealing layer
And a step of forming the semiconductor device. 제1항에 있어서,
상기 부착 과정은, 반도체 기판의 형상 이상의 크기를 갖는 낱장의 밀봉 시트로 하프컷된 복수매의 밀봉 시트편을 반도체 기판에 부착하고,
상기 박리 라이너 및 밀봉 시트편 주위의 오려내진 밀봉 시트를 반도체 기판으로부터 박리하는
것을 특징으로 하는 반도체 장치의 제조 방법.The method according to claim 1,
The attaching step is a step of attaching a plurality of half-cut sealing sheet pieces to a semiconductor substrate with a single sheet of sealing sheet having a shape larger than the shape of the semiconductor substrate,
The peeling liner and the cut-out sealing sheet around the sealing sheet piece are peeled from the semiconductor substrate
Wherein the semiconductor device is a semiconductor device. 제2항에 있어서,
상기 낱장의 밀봉 시트는 반도체 기판과 동일한 형상인
것을 특징으로 하는 반도체 장치의 제조 방법.3. The method of claim 2,
The sheet of sealing sheet has the same shape as the semiconductor substrate
Wherein the semiconductor device is a semiconductor device. 제2항에 있어서,
상기 낱장의 밀봉 시트는 반도체 기판보다 큰 사이즈인
것을 특징으로 하는 반도체 장치의 제조 방법.3. The method of claim 2,
The single sheet of sealing sheet has a larger size than the semiconductor substrate
Wherein the semiconductor device is a semiconductor device. 제4항에 있어서,
상기 부착 과정은, 낱장의 밀봉 시트에 장력을 부여하면서 복수매의 밀봉 시트를 반도체 기판에 부착하는
것을 특징으로 하는 반도체 장치의 제조 방법.5. The method of claim 4,
The attaching process may include attaching a plurality of sealing sheets to the semiconductor substrate while applying a tension to the single sealing sheet
Wherein the semiconductor device is a semiconductor device. 제1항에 있어서,
상기 부착 과정은, 반도체 기판의 형상 이상의 크기를 갖는 낱장의 박리 라이너에 복수매의 밀봉 시트편을 가접착하고,
낱장의 상기 박리 라이너를 개재하여 상기 반도체 기판에 복수매의 밀봉 시트편을 부착하고,
상기 분단 과정 전에, 낱장의 상기 박리 라이너를 밀봉 시트편으로부터 박리하는
것을 특징으로 하는 반도체 장치의 제조 방법.The method according to claim 1,
The attaching step is a step of attaching a plurality of sealing sheet pieces to a single sheet of separating liner having a size larger than the shape of the semiconductor substrate,
A plurality of sealing sheet pieces are attached to the semiconductor substrate via a single sheet of the release liner,
Before the separation process, a single sheet of the release liner is peeled from the sealing sheet piece
Wherein the semiconductor device is a semiconductor device. 제6항에 있어서,
상기 낱장의 박리 라이너는 반도체 기판과 동일한 형상인
것을 특징으로 하는 반도체 장치의 제조 방법.The method according to claim 6,
The single sheet of release liner has the same shape as the semiconductor substrate
Wherein the semiconductor device is a semiconductor device. 제6항에 있어서,
상기 낱장의 박리 라이너는 반도체 기판보다 큰 사이즈인
것을 특징으로 하는 반도체 장치의 제조 방법.The method according to claim 6,
The single sheet of release liner has a larger size than the semiconductor substrate
Wherein the semiconductor device is a semiconductor device. 제8항에 있어서,
상기 부착 과정은, 낱장의 박리 라이너에 장력을 부여하면서 복수매의 밀봉 시트편을 반도체 기판에 부착하는
것을 특징으로 하는 반도체 장치의 제조 방법.9. The method of claim 8,
The attaching process may include attaching a plurality of sealing sheet pieces to the semiconductor substrate while applying a tension to the single release liner
Wherein the semiconductor device is a semiconductor device. 제6항에 있어서,
상기 부착 과정은, 반도체 기판의 영역에 따라서 상이한 특성의 밀봉 시트편을 부착하는
것을 특징으로 하는 반도체 장치의 제조 방법.The method according to claim 6,
The attaching process may include attaching a sealing sheet piece having different characteristics to the region of the semiconductor substrate
Wherein the semiconductor device is a semiconductor device. 제1항에 있어서,
상기 부착 과정은, 반도체 소자의 분포 영역에 따라서 상이한 사이즈 및 형상의 밀봉 시트편을 부착하는
것을 특징으로 하는 반도체 장치의 제조 방법.The method according to claim 1,
The attaching process may include attaching a sealing sheet piece having a different size and shape according to the distribution region of the semiconductor element
Wherein the semiconductor device is a semiconductor device. 제1항에 있어서,
상기 부착 과정은, 감압 분위기에서 반도체 기판에 밀봉 시트편을 부착하는
것을 특징으로 하는 반도체 장치의 제조 방법.The method according to claim 1,
The attaching process may be performed by attaching a sealing sheet piece to a semiconductor substrate in a reduced-
Wherein the semiconductor device is a semiconductor device.
KR1020157031649A 2013-04-08 2014-03-17 Manufacturing method for semiconductor device KR20150140340A (en)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2013080601A JP2014204033A (en) 2013-04-08 2013-04-08 Semiconductor device manufacturing method
JPJP-P-2013-080601 2013-04-08
PCT/JP2014/057175 WO2014167947A1 (en) 2013-04-08 2014-03-17 Manufacturing method for semiconductor device

Publications (1)

Publication Number Publication Date
KR20150140340A true KR20150140340A (en) 2015-12-15

Family

ID=51689361

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020157031649A KR20150140340A (en) 2013-04-08 2014-03-17 Manufacturing method for semiconductor device

Country Status (6)

Country Link
JP (1) JP2014204033A (en)
KR (1) KR20150140340A (en)
CN (1) CN105122433A (en)
SG (1) SG11201508204RA (en)
TW (1) TW201448062A (en)
WO (1) WO2014167947A1 (en)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10798814B2 (en) 2018-06-14 2020-10-06 Universal Scientific Industrial (Shanghai) Co., Ltd. SiP module and manufacturing method of the SiP module
KR20210003140A (en) * 2018-04-24 2021-01-11 디스코 하이테크 유럽 게엠베하 Alignment device and alignment method

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111432978B (en) * 2017-09-13 2022-10-28 诚解电子私人有限公司 Cutting method for substrate using polymer resin molding compound as base and system thereof
US11935768B2 (en) 2018-04-24 2024-03-19 Disco Hi-Tec Europe Gmbh Device and method for attaching protective tape on semiconductor wafer
US20240071781A1 (en) * 2021-02-01 2024-02-29 Nagase Chemtex Corporation Method for sealing electronic component mounting substrate, and heat-curable sheet

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH11251347A (en) * 1998-03-03 1999-09-17 Hitachi Cable Ltd Manufacture of semiconductor package
KR101169182B1 (en) * 2003-06-06 2012-07-30 히다치 가세고교 가부시끼가이샤 Semiconductor device producing method
JP4406300B2 (en) * 2004-02-13 2010-01-27 株式会社東芝 Semiconductor device and manufacturing method thereof
JP5435685B2 (en) * 2007-02-28 2014-03-05 ナミックス株式会社 Resin film for sealing

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20210003140A (en) * 2018-04-24 2021-01-11 디스코 하이테크 유럽 게엠베하 Alignment device and alignment method
US10798814B2 (en) 2018-06-14 2020-10-06 Universal Scientific Industrial (Shanghai) Co., Ltd. SiP module and manufacturing method of the SiP module

Also Published As

Publication number Publication date
CN105122433A (en) 2015-12-02
SG11201508204RA (en) 2015-11-27
JP2014204033A (en) 2014-10-27
WO2014167947A1 (en) 2014-10-16
TW201448062A (en) 2014-12-16

Similar Documents

Publication Publication Date Title
US11018112B2 (en) Bonding method of semiconductor chip and bonding apparatus of semiconductor chip
JP5572353B2 (en) Protective tape peeling method and apparatus
KR20150140340A (en) Manufacturing method for semiconductor device
KR20100127713A (en) Wafer mounting method and wafer mounting apparatus
JP2007036143A (en) Machining method of semiconductor wafer
US20130048209A1 (en) Method for producing light emitting diode device
WO2012121307A1 (en) Wafer dicing method, mounting method, method for manufacturing adhesive layer, and mounted body
US7262114B2 (en) Die attaching method of semiconductor chip using warpage prevention material
KR20060044663A (en) Process and equipment for manufacturing extremely thin chip
WO2014006956A1 (en) Film-like resin laminating device
WO2014167948A1 (en) Method for attaching sealing sheet and apparatus for attaching sealing sheet
WO2015087763A1 (en) Sealing sheet adhesion method
WO2014119445A1 (en) Production method and production device for semiconductor devices
WO2014119446A1 (en) Production method and production device for semiconductor devices
WO2024053138A1 (en) Sheet material positioning device, positioning method, and shield layer formation method for electronic component
JP2015119040A (en) Sealing sheet sticking method
WO2015087762A1 (en) Sealing sheet adhesion method
JP2008085354A (en) Semiconductor manufacturing device
WO2014178267A1 (en) Sealing sheet application method and sealing sheet application device
JP2015115348A (en) Encapsulation sheet adhesion method
CN115719727A (en) Method for manufacturing semiconductor device, work integrating apparatus, thin film laminate, and semiconductor device
WO2014178266A1 (en) Sealing sheet application method and sealing sheet application device

Legal Events

Date Code Title Description
WITN Withdrawal due to no request for examination