KR20160012039A - 광원 모듈 및 이를 구비한 표시 모듈 - Google Patents

광원 모듈 및 이를 구비한 표시 모듈 Download PDF

Info

Publication number
KR20160012039A
KR20160012039A KR1020140093594A KR20140093594A KR20160012039A KR 20160012039 A KR20160012039 A KR 20160012039A KR 1020140093594 A KR1020140093594 A KR 1020140093594A KR 20140093594 A KR20140093594 A KR 20140093594A KR 20160012039 A KR20160012039 A KR 20160012039A
Authority
KR
South Korea
Prior art keywords
light emitting
source module
light source
circuit board
emitting chips
Prior art date
Application number
KR1020140093594A
Other languages
English (en)
Other versions
KR102323593B1 (ko
Inventor
이정오
Original Assignee
엘지이노텍 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지이노텍 주식회사 filed Critical 엘지이노텍 주식회사
Priority to KR1020140093594A priority Critical patent/KR102323593B1/ko
Priority to PCT/KR2015/007515 priority patent/WO2016013831A1/ko
Priority to US15/315,256 priority patent/US10062672B2/en
Priority to CN201580040993.8A priority patent/CN106574749B/zh
Publication of KR20160012039A publication Critical patent/KR20160012039A/ko
Application granted granted Critical
Publication of KR102323593B1 publication Critical patent/KR102323593B1/ko

Links

Images

Classifications

    • F—MECHANICAL ENGINEERING; LIGHTING; HEATING; WEAPONS; BLASTING
    • F21—LIGHTING
    • F21K—NON-ELECTRIC LIGHT SOURCES USING LUMINESCENCE; LIGHT SOURCES USING ELECTROCHEMILUMINESCENCE; LIGHT SOURCES USING CHARGES OF COMBUSTIBLE MATERIAL; LIGHT SOURCES USING SEMICONDUCTOR DEVICES AS LIGHT-GENERATING ELEMENTS; LIGHT SOURCES NOT OTHERWISE PROVIDED FOR
    • F21K9/00—Light sources using semiconductor devices as light-generating elements, e.g. using light-emitting diodes [LED] or lasers
    • F21K9/20—Light sources comprising attachment means
    • F—MECHANICAL ENGINEERING; LIGHTING; HEATING; WEAPONS; BLASTING
    • F21—LIGHTING
    • F21K—NON-ELECTRIC LIGHT SOURCES USING LUMINESCENCE; LIGHT SOURCES USING ELECTROCHEMILUMINESCENCE; LIGHT SOURCES USING CHARGES OF COMBUSTIBLE MATERIAL; LIGHT SOURCES USING SEMICONDUCTOR DEVICES AS LIGHT-GENERATING ELEMENTS; LIGHT SOURCES NOT OTHERWISE PROVIDED FOR
    • F21K9/00—Light sources using semiconductor devices as light-generating elements, e.g. using light-emitting diodes [LED] or lasers
    • F21K9/60—Optical arrangements integrated in the light source, e.g. for improving the colour rendering index or the light extraction
    • F21K9/68—Details of reflectors forming part of the light source
    • F—MECHANICAL ENGINEERING; LIGHTING; HEATING; WEAPONS; BLASTING
    • F21—LIGHTING
    • F21S—NON-PORTABLE LIGHTING DEVICES; SYSTEMS THEREOF; VEHICLE LIGHTING DEVICES SPECIALLY ADAPTED FOR VEHICLE EXTERIORS
    • F21S2/00—Systems of lighting devices, not provided for in main groups F21S4/00 - F21S10/00 or F21S19/00, e.g. of modular construction
    • F21S2/005—Systems of lighting devices, not provided for in main groups F21S4/00 - F21S10/00 or F21S19/00, e.g. of modular construction of modular construction
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0277—Bendability or stretchability details
    • H05K1/028—Bending or folding regions of flexible printed circuits
    • F—MECHANICAL ENGINEERING; LIGHTING; HEATING; WEAPONS; BLASTING
    • F21—LIGHTING
    • F21Y—INDEXING SCHEME ASSOCIATED WITH SUBCLASSES F21K, F21L, F21S and F21V, RELATING TO THE FORM OR THE KIND OF THE LIGHT SOURCES OR OF THE COLOUR OF THE LIGHT EMITTED
    • F21Y2101/00—Point-like light sources
    • F—MECHANICAL ENGINEERING; LIGHTING; HEATING; WEAPONS; BLASTING
    • F21—LIGHTING
    • F21Y—INDEXING SCHEME ASSOCIATED WITH SUBCLASSES F21K, F21L, F21S and F21V, RELATING TO THE FORM OR THE KIND OF THE LIGHT SOURCES OR OF THE COLOUR OF THE LIGHT EMITTED
    • F21Y2105/00—Planar light sources
    • F21Y2105/10—Planar light sources comprising a two-dimensional array of point-like light-generating elements
    • F—MECHANICAL ENGINEERING; LIGHTING; HEATING; WEAPONS; BLASTING
    • F21—LIGHTING
    • F21Y—INDEXING SCHEME ASSOCIATED WITH SUBCLASSES F21K, F21L, F21S and F21V, RELATING TO THE FORM OR THE KIND OF THE LIGHT SOURCES OR OF THE COLOUR OF THE LIGHT EMITTED
    • F21Y2115/00—Light-generating elements of semiconductor light sources
    • F21Y2115/10—Light-emitting diodes [LED]

Landscapes

  • Engineering & Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Optics & Photonics (AREA)
  • Led Device Packages (AREA)
  • Planar Illumination Modules (AREA)

Abstract

실시 예는 광원 모듈에 관한 것이다.
실시 예에 따른 광원 모듈은, 제1 및 제2패드를 갖는 연성회로기판; 및 상기 연성회로기판의 제1패드 위에 배열된 복수의 발광 칩을 포함하며, 상기 복수의 발광 칩은 제1방향으로 배열된 복수의 제1어레이; 및 상기 제1방향과 다른 제2방향으로 배열되는 제2어레이를 포함하며, 상기 제1어레이의 발광 칩 중 적어도 2개는 상기 연성회로기판에 의해 서로 연결되며, 상기 제2어레이의 발광 칩은 서로 전기적으로 분리되며, 상기 제2어레이의 발광 칩 중 적어도 하나와 상기 연성회로기판의 제2패드에 연결된 연결 부재를 포함하며, 상기 연결 부재는 제2방향으로 연장된다.

Description

광원 모듈 및 이를 구비한 표시 모듈{LIGHTING SOURCE MODULE AND DISPLAY MODULE HAVING THE SAME}
실시 예는 광원 모듈 및 이를 구비한 표시 모듈에 관한 것이다.
다양한 종류의 휴대폰 및 TV와 같은 전자 기기들이 등장하였다. 이러한 전자 기기는 그 내부에 상기 전자 기기의 작동을 가능하게 하는 구성 요소인 여러 부품들이 실장(Mount)된 인쇄 회로 기판(PCB; Printed Circuit Board)이 구비된다.
일반적으로, 인쇄 회로 기판은 집적 회로(IC; Integrated Circuit)나 저항 등 여러 종류의 많은 부품을 페이퍼 페놀(Paper Phenol) 수지 또는 글라스 에폭시(Glass Epoxy) 수지로 된 평판 위에 밀집 탑재하고 각 부품간을 연결하는 회로를 수지 평판의 표면에 밀집 단축하여 고정시킨 회로 기판이다.
발광 다이오드(Light Emitting Diode)는, 인쇄회로기판에 탑재되며 전류를 흘리면 발광하는 다이오드로서 활성층에 소수 캐리어를 주입시키면 전자가 보다 높은 에너지 준위(level)로 여기하고, 다시 안정된 상태로 되돌아 올 때 가지고 있던 에너지가 빛의 파장을 가진 전자파로 되어 방사되는 발광소자를 말한다.
최근 LED는 비약적인 반도체 기술의 발전에 힘입어, 저휘도의 범용제품에서 탈피하여, 고휘도, 고품질의 제품 생산이 가능해졌다. 또한, 고특성의 청색(blue)과 백색(white) 다이오드의 구현이 현실화됨에 따라서, LED는 차세대 조명원 및 각종의 표시 장치 등으로 그 응용가치가 확대되고 있다.
실시 예는 복수의 발광 칩이 연성회로기판에 탑재된 광원 모듈을 제공한다.
실시 예는 연성회로기판에 탑재된 복수의 발광 칩에 의해 정보를 표시하는 표시 모듈을 제공한다.
실시 예는 발광 칩이 탑재된 연성회로기판기판을 소정의 방향으로 벤딩(Bending)할 수 있는 광원 모듈 및 이를 구비한 표시 모듈을 제공한다.
실시 예에 따른 광원 모듈은, 제1 및 제2패드를 갖는 연성회로기판; 및 상기 연성회로기판의 제1패드 위에 배열된 복수의 발광 칩을 포함하며, 상기 복수의 발광 칩은 제1방향으로 배열된 복수의 제1어레이; 및 상기 제1방향과 다른 제2방향으로 배열되는 제2어레이를 포함하며, 상기 제1어레이의 발광 칩 중 적어도 2개는 상기 연성회로기판에 의해 서로 연결되며, 상기 제2어레이의 발광 칩은 서로 전기적으로 분리되며, 상기 제2어레이의 발광 칩 중 적어도 하나와 상기 연성회로기판의 제2패드에 연결된 연결 부재를 포함하며, 상기 연결 부재는 제2방향으로 연장된다.
실시 예에 따른 광원 모듈은, 제1패드 및 제2패드를 포함하는 연성회로기판; 상기 연성회로기판의 제1패드 및 제2패드 상에 배치된 복수의 발광 칩; 상기 발광 칩과 상기 제1 및 제2패드 사이에 배치된 제1 및 제2본딩 부재; 상기 복수의 발광 칩의 둘레에 배치된 반사 부재; 및 상기 반사 부재 내에 배치되고 상기 복수의 발광 칩을 몰딩하는 소프트 몰드 부재를 포함하며, 상기 복수의 발광 칩은 제1방향으로 배열된 복수의 제1어레이; 및 상기 제1방향과 다른 제2방향으로 배열되는 제2어레이를 포함하며, 상기 제1어레이의 발광 칩 중 적어도 2개는 상기 연성회로기판에 의해 서로 연결되며, 상기 제2어레이의 발광 칩은 서로 전기적으로 분리되며, 상기 연성회로기판의 제1방향의 길이는 제2방향의 길이보다 길게 배치된다.
실시 예는 복수의 발광 칩을 연성회로기판에 탑재한 광원 모듈 및 표시 모듈로 제공할 수 있다.
실시 예는 발광 소자 패키지가 아닌 발광 칩을 연성회로기판에 탑재함으로써, 제조 공정이 줄어들 수 있다.
실시 예의 광원 모듈은 발광 칩의 밀도를 증가시켜 주어, 광도를 개선할 수 있다.
실시 예에 따른 발광 칩을 연성회로기판에 탑재한 광원 모듈의 두께를 얇게 제공할 수 있다.
실시 예의 광원 모듈에 의해 베젤(bezel) 두께를 줄여줄 수 있다.
실시 예는 광원 모듈을 복수의 발광 칩의 연결 방향과 다른 방향으로 벤딩할 수 있다.
실시 예는 광원 모듈의 발광 칩으로 정보를 표시할 수 있는 표시 모듈로 제공할 수 있다.
실시 예는 발광 칩이 탑재된 광원 모듈 및 이를 구비한 표시 모듈의 신뢰성을 개선시켜 줄 수 있다.
도 1은 제1실시 예에 따른 광원 모듈을 나타낸 평면도이다.
도 2는 도 1의 광원 모듈의 A-A측 단면도이다.
도 3은 도 1의 광원 모듈의 B-B측 단면도이다.
도 4는 도 2의 광원 모듈에서 기판을 상세하게 나타낸 도면이다.
도 5는 도 2의 광원 모듈의 발광 칩의 예를 나타낸 도면이다.
도 6의 (A)(B)은 도 4의 기판의 제1 및 제2배선층의 패턴을 나타낸 도면이다.
도 7은 제1실시 예에 따른 연성회로기판의 벤딩 방향을 설명하기 위한 도면이다.
도 8의 (A)는 실시 예에 따른 광원 모듈의 벤딩 전의 정보 표시의 예를 나타낸 도면이며, (B)는 벤딩 후의 정보 표시의 예를 나타낸 도면이다.
도 9는 실시 예에 따른 광원 모듈의 벤딩 상태를 나타낸 도면이다.
도 10은 도 1의 광원 모듈의 다른 예를 나타낸 도면이다.
도 11은 제2실시 예에 따른 광원 모듈을 나타낸 평면도이다.
도 12는 도 11의 광원 모듈의 측 단면도이다.
도 13은 도 11의 광원 모듈의 기판의 제1배선층의 회로 패턴을 나타낸 도면이다.
도 14는 제3실시 예에 따른 광원 모듈을 나타낸 평면도이다.
도 15는 도 14의 광원 모듈의 측 단면도이다.
도 16은 제4실시 예에 따른 광원 모듈을 나타낸 평면도이다.
도 17은 도 16의 광원 모듈의 C-C측 단면도이다.
도 18은 도 16의 광원 모듈의 D-D측 단면도이다.
도 19는 도 17 및 도 18의 광원 모듈에서 연성회로기판 및 발광 칩을 나타낸 도면이다.
도 20은 제5실시 예에 따른 광원 모듈을 나타낸 평면도이다.
도 21은 도 20의 광원 모듈의 부분 측 단면도이다.
도 22는 도 21의 광원 모듈의 다른 예를 나타낸 측 단면도이다.
도 23은 제6실시 예에 따른 광원 모듈의 측 단면도이다.
도 24는 실시 예와 비교 예의 동일 사이즈에 의한 해상도를 비교한 도면이다.
도 25는 실시 예와 비교 예의 동일 개수의 광원에 의한 사이즈를 비교한 도면이다.
실시 예의 설명에 있어서, 각 기판, 프레임, 시트, 층 또는 패턴 등이 각 기판, 프레임, 시트, 층 또는 패턴 등의 "상(on)"에 또는 "아래(under)"에 형성되는 것으로 기재되는 경우에 있어, "상(on)"과 "아래(under)"는 "직접(directly)" 또는 "다른 구성요소를 개재하여 간접(indirectly)적으로" 형성되는 것을 모두 포함한다. 또한 각 구성요소의 상 또는 아래에 대한 기준은 도면을 기준으로 설명한다.
도 1은 실시 예에 따른 광원 모듈을 보여주는 평면도이며, 도 2는 도 1의 광원 모듈의 A-A측 단면도이고, 도 3은 도 1의 광원 모듈의 B-B측 단면도이다.
도 1 내지 도 3을 참조하면, 광원 모듈(100)은 연성회로기판(10); 상기 연성회로기판(10) 상의 발광 영역 둘레에 배치된 반사부재(20); 상기 반사 부재(20) 내에 배치된 복수의 발광 칩(30); 및 상기 반사 부재(20) 내에서 상기 복수의 발광 칩(30)을 덮는 몰드 부재(40)를 포함한다.
상기 연성회로기판(10)에는 복수의 발광 칩(30)이 탑재된다. 상기 복수의 발광 칩(30)은 매트릭스 구조로 배열될 수 있다. 상기 발광 칩(30)은 예컨대 제1방향(X)으로 배열된 복수의 제1어레이(Array)(131) 및 상기 제1방향(X)과 다른 제2방향(Y)으로 배열된 복수의 제2어레이(133)를 포함할 수 있다. 상기 제1방향(X)과 제2방향(Y)는 서로 직교하는 방향을 포함한다.
상기 제1어레이(131)는 복수개가 행 또는 가로 방향으로 각각 배치되며, 제2어레이(133)는 복수개가 열 또는 세로 방향으로 각각 배치된다. 상기 제2어레이(133)의 수는 상기 제1어레이(131)의 수보다 1.5배 이상 예컨대, 2배 이상 많을 수 있다. 상기 발광 칩(30)이 배열된 발광 영역은 제1방향(X)의 길이(X1)가 제2방향(Y)의 길이(Y1)의 1.5배 이상 예컨대, 2배 이상 길게 배치될 수 있다. 상기 제1어레이(131)에 배열된 발광 칩(30)의 개수는 상기 제2어레이(133)에 배열된 발광 칩(30)의 개수보다 많게 배치된다. 예컨대, 상기 제1어레이(131)에 배열된 발광 칩(30)의 개수는 상기 제2어레이(133)에 배열된 발광 칩(30)의 개수보다 1.5배 이상 예컨대, 2배 이상 많게 배열될 수 있다. 실시 예는 연성회로기판(10)의 발광 영역의 제1방향(X)의 길이(X1)를 제2방향(Y)의 길이(Y1)보다 길게 함으로써, 상기 연성회로기판(10)을 제1방향(X)에 대해 효과적으로 구부려 사용할 수 있다.
상기 발광 칩(30)은 도 5와 같이, 상부의 제1전극(301) 및 하부의 제2전극(302)을 포함한다. 상기 각 발광 칩(30)의 제2전극(302)은 도 2 및 도 3과 같이, 본딩 부재(34)에 의해 연성회로기판(10)의 제1패드(11)에 연결된다. 상기 제1어레이(131)를 따라 배열된 발광 칩(30) 중 적어도 2개는 상기 연성회로기판(10)의 제1패드(11)에 의해 서로 연결될 수 있다. 상기 제1전극(301)은 연결 부재(32)에 의해 제2패드(12)에 각각 연결된다. 상기 제1어레이(133)를 따라 배열된 발광 칩(30)들은 제2패드(12)에 의해 서로 전기적으로 분리된다. 상기 연결 부재(32)는 전도성 와이어를 포함한다.
상기 각 발광 칩(30)의 가로 및 세로 길이(E1, E2)는 서로 동일하거나 다를 수 있으며, 상기 가로 및 세로 길이(E1,E2) 중 적어도 하나는 500㎛ 이하 예컨대, 300㎛ 이하일 수 있다.
도 1 및 도 2를 참조하면, 제2어레이(133)의 발광 칩(30) 사이의 영역(R2)에는 연결 부재(32)인 와이어가 배치된다. 따라서, 연성회로기판(10)을 제2방향(Y)에 대해 벤딩될 때, 발생되는 제2응력은 발광 칩(30) 및 연결 부재(32)에 의해 더 크게 작용하게 된다. 즉, 발광 칩(30)의 일 측면과 연결 부재(32)의 타단 사이의 거리(D5)에 의해 제2응력이 증가될 수 있다.
그리고, 도 1 및 도 3과 같이, 제1어레이(131)의 발광 칩(30) 사이의 영역(R1)에는 도 2와 같은 연결 부재(32)가 배치되지 않게 되므로, 상기 연성회로기판(10)이 제1방향(X)에 대해 벤딩될 때 발생되는 제1응력은 상기 제2응력보다 작을 수 있다. 또한 상기 연결 부재(32)는 상기 제2방향으로 발광 칩(30)과 오버랩되도록 연장됨으로써, 상기 제2응력은 제2방향(Y)에 대해 더 크게 작용할 수 있으나, 제1방향(X)에 대해서는 하나의 라인 형태의 응력으로 작용할 수 있다. 이에 따라 상기 연성회로기판(10)은 제1방향(X)으로부터 용이하게 벤딩될 수 있다. 실시 예의 연성회로기판(10)은 제1방향의 길이가 제2방향의 길이보다 1.5배 이상 예컨대, 2배 이상 길게 하여, 제1방향에 대한 벤딩 시의 응력을 줄여줄 수 있다.
도 2 및 도 3과 같이, 상기 제2어레이(133)에서의 발광 칩(30) 간의 간격(D4) 및 주기(D3)는 제1어레이(131)에서의 발광 칩(30) 간의 간격(D2) 및 주기(D1)보다 크거나 같을 수 있다. 상기 간격(D2,D4) 중 적어도 하나는 상기 발광 칩(30)의 가로 및 세로 길이 중 적어도 하나보다는 크게 형성될 수 있으며, 예컨대 0.3mm 내지 0.7mm 범위를 포함한다. 이러한 간격(D2,D4)는 발광 칩(30)의 크기에 따라 달라질 수 있다.
상기 연성회로기판(10)은 도 4와 같이, 절연 필름(111), 제1배선층(112), 제2배선층(114), 제1커버레이(118), 및 제2커버레이(119)를 포함하며, 상기 절연 필름(111)은 폴리이미드(Polyimide) 필름을 포함하거나, 폴리에스테르(polyester), 폴리에틸렌(polyethylene) 등 다양한 절연 필름을 사용될 수 있다. 상기 절연 필름(111)은 70㎛ 이하 예컨대, 10㎛ 내지 40㎛ 범위의 두께로 형성될 수 있으며, 이에 대해 한정하지는 않는다. 상기 절연 필름(111)의 두께가 상기의 범위를 초과하면 벤딩에 어려움이 있고, 상기 범위 미만이면 벤딩 후의 탄성이 작아지는 문제가 있다.
상기 제1배선층(112)은 상기 절연 필름(111)의 상면에 부착되며, 제2배선층(114)은 상기 절연 필름(111)의 하면에 부착된다. 상기 제1 및 제2배선층(112,114)이 부착되면, 식각을 통해 원하는 패턴을 형성할 수 있다. 상기 제2배선층(114)은 생략될 수 있으며, 이에 대해 한정하지는 않는다.
상기 제1 및 제2배선층(112,114)은 접착제(116)의 의해 부착될 수 있으나, 상기 제1 및 제2배선층(112,114)에 고분자 수지를 도포한 후 경화시켜 절연 필름(111)과 일체로 제조할 수 있다. 상기 제1커버레이(cover lay)(118)는 상기 제1배선층(112) 상에 접착제(116)로 접착되고 상기 제1배선층(118)을 보호하게 된다. 상기 제1커버레이(118)에는 오픈 영역(135,137)을 구비하며, 상기 오픈 영역(135,137)에는 상기 제1배선층(112)의 제1 및 제2패드(11,12)가 노출될 수 있다. 상기 제1패드(11)는 발광 칩의 하면 면적과 대응되는 면적으로 노출될 수 있다.
상기 제2커버레이(119)는 접착제(117)로 접착되어 상기 제2배선층(114)을 보호하게 된다. 상기 제1 및 제2커버레이(118,119)는 투명 필름 또는 솔더 레지스트와 같은 재질로 형성될 수 있으며, 이에 대해 한정하지는 않는다.
도 6의 (A)를 참조하면, 제1배선층(112)의 패턴을 보면, 제1연결 패턴(113)은 인접한 제1패드(11) 간에 연결되며, 상기 제1연결 패턴(113)은 제1비아(113A)를 통해 제2배선층(114)과 연결될 수 있다. 상기 제2패드(12)는 제1패드(11)과 이격되며, 제2연결 패턴(115)에 의해 연장되고, 제2비아(115A)를 통해 제2배선층(114)과 연결될 수 있다. 상기 제1배선층(112)은 제1패드(11) 및 제1연결 패턴(113)에 의해 제1어레이 각각의 발광 칩을 서로 연결시켜 줄 수 있다. 즉, 상기 제2어레이 각각의 발광 칩 중 적어도 2개는 상기 제1배선층(112)의 제1연결 패턴(113)에 의해 서로 연결될 수 있다. 제2어레이 각각의 발광 칩은 제2패드(12) 및 제2연결 패턴(115)에 의해 서로 병렬로 연결될 수 있다.
도 6의 (B)를 참조하면, 제2배선층(114)은 제3 및 제4연결 패턴(114A,114B)을 구비하며, 제3 및 제4 연결 패턴(114A,114B)에는 제1배선층(112)과 선택적으로 연결된 제3비아(114C)들이 구비한다. 이러한 연성회로기판(10)의 제1 및 제2배선층(112,114)은 복수의 발광 칩(30)을 선택적으로 연결해 줄 수 있다. 제어부(미도시)는 연성회로기판(10)의 제1 및 제2배선층(112,114)을 통해 개별 발광 칩(30)을 선택적으로 온, 오프할 수 있다.
한편, 도 1 내지 도 3과 같이, 상기 연성회로기판(10)의 상면 외측 둘레에는 반사 부재(20)가 배치된다. 상기 반사 부재(20)는 연속적으로 연결된 프레임 형상으로 형성될 수 있다. 상기 반사 부재(20)는 상기 발광 칩(30)의 둘레에서 상기 발광 칩(30)으로부터 방출된 광을 반사시켜 줄 수 있다. 상기 반사 부재(20)는 실리콘 또는 에폭시와 같은 재질을 포함하거나, 솔더 레지스트와 같은 재질 또는 마스크 재질을 포함할 수 있다. 상기 반사 부재(20)는 백색 또는 흑색일 수 있으며, 이에 대해 한정하지는 않는다.
상기 반사 부재(20)는 상기 몰드 부재(40)의 둘레에 배치된다. 상기 반사 부재(20)는 몰드 부재(40)가 넘치는 것을 방지하는 댐(dam) 역할을 할 수 있다.
상기 몰드 부재(40)는 소프트 몰드 재질로 형성될 수 있으며, 예컨대 소프트 실리콘 재질로 형성될 수 있다. 상기 몰드 부재(40)는 상기 연성회로기판(10)이 소정의 곡률로 벤딩될 때, 팽창하게 되고, 상기 연성회로 기판(10)이 복원될 때 복원될 수 있다. 여기서, 상기 몰드 부재(40)는 상기 발광 칩(30)과 더블어 연결 부재(32) 상에 몰딩됨으로써, 상기 제2어레이(133)에서의 제2응력을 더 증가시켜 주게 된다. 이에 따라 제1어레이(131)의 배열 방향에 대해서는 벤딩 및 복원을 용이하게 해 줄 수 있다.
상기 몰드 부재(40)는 투광성 재질을 포함한다. 상기 투광성 재질은 상기 발광 칩(30)으로부터 방출된 광을 발광하게 된다. 상기 몰드 부재(40)는 형광체를 포함할 수 있다. 상기 형광체는 상기 발광 칩(30)으로부터 방출된 일부 광을 변환하게 된다. 상기 발광 칩(30)은 자외선, 청색, 적색, 녹색 및 백색의 광 중 적어도 하나를 발광할 수 있다. 상기 형광체는 적색, 황색, 녹색, 청색 형광체 중 적어도 하나를 포함할 수 있다. 다른 예로서, 각 발광 칩(30) 상에 개별 형광체층을 배치하여, 발광 칩(30)으로부터 방출된 광을 파장 변환하게 할 수 있으며, 이 경우 상기 몰드 부재(40)는 형성하지 않거나 형광체가 없는 클린(clean) 몰딩 재료로 제공될 수 있다.
도 5는 실시 예에 따른 발광 칩(30)의 일 예를 나타낸 도면이다.
도 5를 참조하면, 발광 칩(30)은 제1전극(301), 발광 구조물(310); 상기 발광 구조물(310) 아래에 제2전극(302), 상기 발광 구조물(310)의 하면 둘레에 보호층(323)을 포함한다.
상기 발광 구조물(310)은 제1도전형 반도체층(313), 활성층(314) 및 제2도전형 반도체층(315)을 포함한다. 상기 제1도전형 반도체층(313)은 제1도전형 도펀트가 도핑된 III족-V족 화합물 반도체로 구현되며, 상기 제1도전형 반도체층(313)은 InxAlyGa1-x-yN (0≤x≤1, 0≤y≤1, 0≤x+y≤1)의 조성식을 포함한다. 상기 제1도전형 반도체층(313)은 예컨대, GaN, InN, AlN, InGaN, AlGaN, InAlGaN, AlInN, AlGaAs, GaP, GaAs, GaAsP, AlGaInP와 같은 화합물 반도체 중 적어도 하나를 포함하는 층들의 적층 구조를 포함할 수 있다. 상기 제1도전형 반도체층(313)은 n형 반도체층이며, 상기 제1도전형 도펀트는 n형 도펀트로서, Si, Ge, Sn, Se, 또는 Te를 포함한다.
상기 활성층(314)은 상기 제1도전형 반도체층(313) 아래에 배치되며, 단일 양자 우물, 다중 양자 우물(MQW), 양자 선(quantum wire) 구조 또는 양자 점(quantum dot) 구조를 선택적으로 포함한다. 상기 활성층(314)은 우물층과 장벽층의 주기를 포함한다. 상기 우물층은 InxAlyGa1-x-yN (0≤x≤1, 0≤y≤1, 0≤x+y≤1)의 조성식을 포함하며, 상기 장벽층은 InxAlyGa1-x-yN (0≤x≤1, 0≤y≤1, 0≤x+y≤1)의 조성식을 포함할 수 있다. 상기 우물층/장벽층의 주기는 예컨대, InGaN/GaN, GaN/AlGaN, InGaN/AlGaN, InGaN/InGaN, InAlGaN/InAlGaN의 적층 구조를 이용하여 1주기 이상으로 형성될 수 있다.
상기 제2도전형 반도체층(315)은 상기 활성층(314) 아래에 배치된다. 상기 제2도전형 반도체층(315)은 제2도전형 도펀트가 도핑된 반도체 예컨대, InxAlyGa1-x-yN (0≤x≤1, 0≤y≤1, 0≤x+y≤1)의 조성식을 포함한다. 상기 제2도전형 반도체층(315)은, GaN, InN, AlN, InGaN, AlGaN, InAlGaN, AlInN, AlGaAs, GaP, GaAs, GaAsP, AlGaInP와 같은 화합물 반도체 중 어느 하나로 이루어질 수 있다. 상기 제2도전형 반도체층(315)이 p형 반도체층이고, 상기 제2도전형 도펀트는 p형 도펀트로서, Mg, Zn, Ca, Sr, Ba을 포함할 수 있다.
상기 제2도전형 반도체층(315)은 초격자 구조를 포함할 수 있으며, 상기 초격자 구조는 InGaN/GaN 초격자 구조 또는 AlGaN/GaN 초격자 구조를 포함할 수 있다. 상기 제2도전형 반도체층(315)의 초격자 구조는 비 정상적으로 전압에 포함된 전류를 확산시켜 주어, 활성층(314)을 보호할 수 있다.
상기 보호층(323)은 발광 구조물(310)의 하면 둘레에 배치된다. 상기 보호층(323)은 제2전극(302)의 일부 금속이 발광 구조물(310)의 층들에 인접하는 것을 차단할 수 있다. 상기 보호층(323)은 금속, 금속 산화물 또는 절연 물질 중에서 선택될 수 있으며, 예컨대 ITO(indium tin oxide), IZO(indium zinc oxide), IZTO(indium zinc tin oxide), IAZO(indium aluminum zinc oxide), IGZO(indium gallium zinc oxide), IGTO(indium gallium tin oxide), AZO(aluminum zinc oxide), ATO(antimony tin oxide), GZO(gallium zinc oxide), SiO2, SiOx, SiOxNy, Si3N4, Al2O3, TiO2 에서 선택적으로 형성될 수 있다.
상기 제2도전형 반도체층(315) 아래에는 제2전극(302)이 배치되며, 상기 제2전극(302)은 접촉층(321), 반사층(324), 접합층(325) 및 지지부재(327)를 포함한다. 상기 접촉층(321)은 상기 제2도전형 반도체층(315)과 접촉되며, 그 재료는 전도성 재질 예컨대, 금속, 금속 산화물, 또는 금속 질화물 중에서 선택될 수 있다. 상기 접촉층(321)은 예컨대 ITO(indium tin oxide), IZO(indium zinc oxide), IZTO(indium zinc tin oxide), IAZO(indium aluminum zinc oxide), IGZO(indium gallium zinc oxide), IGTO(indium gallium tin oxide), AZO(aluminum zinc oxide), ATO(antimony tin oxide), GZO(gallium zinc oxide), Ag, Ni, Al, Rh, Pd, Ir, Ru, Mg, Zn, Pt, Au, Hf 및 이들의 선택적인 조합으로 구성된 물질 중에서 형성될 수 있다.
상기 반사층(324)은 상기 접촉층(321) 및 상기 보호층(323)의 아래에 배치될 수 있다. 상기 반사층(324)은 금속 예컨대, Ag, Ni, Al, Rh, Pd, Ir, Ru, Mg, Zn, Pt, Au, Hf 및 이들의 선택적인 조합으로 구성된 물질로 형성될 수 있다. 상기 반사층(324)은 상기 발광 구조물(310)의 폭보다 넓게 형성될 수 있으며, 이는 광 반사 효율을 개선시켜 줄 수 있다.
상기 접합층(325)은 상기 지지부재(327) 및 상기 반사층(324) 사이에 접합된다.
상기 지지부재(327)는 베이스 기판으로서, 구리(Cu), 금(Au), 니켈(Ni), 몰리브데늄(Mo), 구리-텅스텐(Cu-W)와 같은 금속이거나 캐리어 웨이퍼(예: Si, Ge, GaAs, ZnO, SiC)으로 구현될 수 있다.
상기 제2전극(302)은 도 2 및 도 3과 같이, 연성회로기판(10)의 제2패드(12)에 본딩 부재(34)로 연결될 수 있다. 상기 제1전극(301)은 발광 구조물(310)에 배치되며, 제1도전형 반도체층(313)과 연결된다. 이러한 제1전극(301)은 도 2 및 도 3과 같이, 연결 부재(32)로 연결된다.
도 7를 참조하면, 광원 모듈(100)은 제1방향(X) 방향에 대해 벤딩될 수 있다. 상기 제1어레이(131) 방향에 대해 벤딩된 후, 연성회로기판(10)은 벤딩 반경은 150mm 이하 예컨대, 100mm 이하일 수 있다. 또한 광원 모듈(100)은 도 8의 (A)와 같이, 벤딩 전 발광 칩에 의해 정보를 표시될 수 있으며, (B) 벤딩 후 발광 칩에 의해 정보를 표시할 수 있다. 또한 발광 칩에 의해 정보가 표시된 상태에서 벤딩이 가능하게 된다. 도 9를 참조하면, 광원 모듈(100)의 벤딩을 최대로 할 때, 그 벤딩 반경(r1)은 5mm 내지 10mm 범위로 형성될 수 있다. 상기 벤딩 형상은 원 형상, 타원 형상 예컨대, 링 또는 반지 형상을 포함할 수 있다. 이러한 벤딩 가능한 광원 모듈(100)은 점 광원이 발광 칩이 선택적으로 온, 오프되도록 제어하여, 표시 모듈로 제공될 수 있다.
도 10은 도 1의 광원 모듈에서, 발광 칩(30)의 가로 길이(E1)와 세로 길이(E2)가 다른 예이다. 예컨대 발광 칩(30)의 가로 길이(E1)가 세로 길이(E2)보다 작게 배치되므로, 발광 칩(30) 간의 간격(D2)은 더 넓어질 수 있다. 이에 따라 연성회로기판(10)의 벤딩에 따른 응력은 제1실시 예보다는 더 작아질 수 있다.
도 11은 제2실시 예에 따른 광원 모듈을 나타낸 평면도이고, 도 12는 도 11의 광원 모듈의 측 단면도이다. 제2실시 예를 설명함에 있어서, 제1실시 예와 동일한 구성은 제1실시 예의 설명을 참조하기로 한다.
도 11 및 도 12를 참조하면, 광원 모듈은 연성회로기판(10); 상기 연성회로기판(10) 상의 발광 영역 둘레에 배치된 반사부재(20); 상기 반사 부재(20) 내에 배치된 복수의 발광 칩(30); 및 상기 복수의 발광 칩(30)을 덮는 몰드 부재(40)를 포함한다.
상기 연성회로기판(10)에는 복수의 발광 칩(30)이 탑재된다. 상기 복수의 발광 칩(30)은 매트릭스 구조로 배열될 수 있으며, 예컨대 제1방향(X)으로 배열된 제1어레이(131) 및 상기 제1방향(X)과 다른 제2방향(Y)으로 배열된 제2어레이(133)를 포함할 수 있다.
제2어레이(133)에서 발광 칩(30)의 제1전극(301)들은 제1연결 부재(32A)에 의해 서로 연결되고, 마지막 발광 칩은 제2연결 부재(32B)에 의해 연성회로기판(10)의 제2패드(12)에 연결된다. 상기 제1연결 부재(32A)는 칩 간을 연결해 줌으로써, 와이어의 양단 높이 차이로 인한 단락 문제를 제거할 수 있다. 상기 제2패드(12)는 도 13과 같이, 비아(115B)를 통해 제2배선층과 연결될 수 있다.
발광 칩(30)의 제2전극(302)은 연성회로기판(10)의 제1패드(11)에 본딩 부재(34)로 각각 본딩된다. 이러한 제2어레이(133)에서 발광 칩(30)의 제1전극(301)은 서로 연결되며, 제2전극(302)은 서로 분리된다.
상기 제1어레이(131)에서 각 발광 칩(30)들은 도 13과 같이, 제1배선층(112)의 제1연결 패턴(113A)에 의해 서로 연결될 수 있다. 즉, 제1어레이(131)에서 각 발광 칩(30)의 제2전극(302)은 제1패드(11)를 통해 서로 연결된다.
도 13는 도 12의 광원 모듈의 연성회로기판(10)의 제1배선층을 나타낸 도면이다. 도 13을 참조하면, 제1배선층(112)은 제1방향으로 배열된 복수의 제1패드(11)들은 제1연결 패턴(113A)에 의해 서로 연결된다. 제2패드(12)는 서로 이격되며 비아(115B)를 통해 제2배선층과 연결될 수 있다. 이에 따라 제1어레이(131)에서 각 발광 칩(30)의 제2전극들은 서로 연결되며, 제1전극들은 서로 분리된다.
상기 제2어레이(133)의 방향 즉, 제2방향에는 발광 칩(30)과 제1 및 제2연결 부재(32A,32B)인 와이어가 배치되므로, 상기 연성회로기판(10)을 벤딩할 때, 제2방향(Y)에 대해 작용하는 제2응력은 제1방향의 제1응력보다 증가하게 된다.
또한 상기 제2응력은 제1, 제2연결 부재(32A,32B)에 의해 증가되며, 제1응력은 제1실시 예와 동일할 수 있다.
도 14는 제3실시 예에 따른 광원 모듈을 나타낸 평면도이고, 도 15는 도 14의 광원 모듈의 측 단면도이다. 제3실시 예를 설명함에 있어서, 제1 및 제2실시 예와 동일한 구성은 제1 및 제2실시 예의 설명을 참조하기로 한다.
도 14 및 도 15를 참조하면, 광원 모듈은 연성회로기판(10); 상기 연성회로기판(10) 상의 발광 영역 둘레에 배치된 반사부재(20); 상기 반사 부재(20) 내에 배치된 복수의 발광 칩(30); 및 상기 복수의 발광 칩(30)을 덮는 몰드 부재(40); 상기 발광 칩(30) 사이에 차단 벽(50)을 포함한다.
상기 차단 벽(50)은 인접한 발광 칩(30)으로부터 발생된 광의 간섭을 차단할 수 있다. 상기 차단 벽(50)의 상면은 상기 반사 부재(20)의 상면보다 낮게 배치될 수 있다. 상기 차단 벽(50)은 상기 제1, 제2연결 부재(32A, 32B)의 고점 보다는 낮게 배치될 수 있다. 상기 몰드 부재(40)는 상기 차단 벽(50) 및 상기 발광 칩(30)을 몰딩하게 된다. 상기 차단 벽(50)은 광 반사 재질 예컨대, 솔더 레지스트나 커버레이로 형성될 수 있으며, 이에 대해 한정하지는 않는다.
상기 차단 벽(50)은 제1 방향 및 제2방향 중 적어도 하나의 방향으로 배치될 수 있으며, 이에 대해 한정하지는 않는다.
상기 차단 벽(50)의 일부 위에는 제2패드(12)가 배치되며, 상기 제2패드(12)와 상기 발광 칩(30)은 제2연결 부재(32B)로 연결된다. 상기 제2패드(12)가 차단 벽(50) 위에 배치됨으로써, 제2연결 부재(32B)의 양단 높이의 차이에 의한 인장 력은 개선될 수 있다. 즉, 제2연결 부재(32A)가 끓어지는 문제를 방지할 수 있다. 상기 차단 벽(50)은 하부가 넓고 상부가 좁은 구조로 형성되거나, 외 측벽이 경사진 면으로 형성될 수 있다. 이러한 차단 벽(50)의 구조는 광의 반사 효율을 개선시켜 줄 수 있다.
도 16은 제4실시 예에 따른 광원 모듈을 나타낸 평면도이고, 도 17은 도 16의 광원 모듈의 C-C측 단면도이며, 도 18은 도 16의 광원 모듈의 D-D측 단면도이다. 제4실시 예를 설명함에 있어서, 상기에 개시된 실시 예와 동일한 부분은 상기에 개시된 실시 예의 설명을 참조하기로 한다.
도 16 내지 도 18을 참조하면, 광원 모듈은 연성회로기판(10) 상에 복수의 발광 칩(30A)이 플립 방식으로 탑재된다. 상기 각 발광 칩(30A)은 상기 연성회로기판(10) 상에 제1 및 제2본딩 부재(361,362)로 연결된다. 예를 들면, 발광 칩(30A)은 연성회로기판(10)의 제1패드(11)와 제1본딩 부재(361)로 연결되고, 제2패드(12)와 제1본딩 부재(362)로 연결된다. 상기 발광 칩(30A)가 플립 방식으로 탑재됨으로써, 광 추출 효율은 개선될 수 있다.
도 19는 도 16의 발광 칩(30A)을 나타낸 나타낸 도면이다. 도 19를 참조하면, 발광 칩(30A)은 제1 및 제2본딩 부재(361,362)로 연성회로기판(10)의 제1 및 제2패드(11,12)에 본딩된다. 상기 제1 및 제2본딩 부재(361,362)은 예컨대, 솔더(solder), 솔더 볼(ball), 범프(bump) 또는 솔더 페이스트(solder paste)의 일부 물질일 수 있다.
상기 발광 칩(30A)은 기판(311), 제1반도체층(312), 발광 구조물(310), 전극층(331), 절연층(333), 제1전극(335) 및 제2전극(337)을 포함한다.
상기 기판(311)은 투광성, 절연성 또는 도전성 기판을 이용할 수 있으며, 예컨대, 사파이어(Al2O3), SiC, Si, GaAs, GaN, ZnO, Si, GaP, InP, Ge, Ga2O3 중 적어도 하나를 이용할 수 있다. 상기 기판(311)의 탑 면에는 복수의 볼록부(미도시)가 형성되어, 광 추출 효율을 개선시켜 줄 수 있다. 여기서, 상기 기판(311)은 발광 칩(30A) 내에서 제거될 수 있으며, 이 경우 상기 제1반도체층(312) 또는 제1도전형 반도체층(313)이 탑 층으로 배치될 수 있다. 상기 발광 칩(30)은 기판(311)의 전 상면을 통해 광을 추출함으로써, 광 추출 효율은 개선될 수 있다.
상기 기판(311) 아래에는 제1반도체층(312)이 형성될 수 있다. 상기 제1반도체층(312)은 II족 내지 V족 원소의 화합물 반도체를 이용하여 형성될 수 있다. 상기 제1반도체층(312)은 예컨대, GaN, InN, AlN, InGaN, AlGaN, InAlGaN, AlInN, AlGaAs, GaP, GaAs, GaAsP, AlGaInP, GaP 중 적어도 하나를 포함할 수 있다. 상기 제1반도체층(312)은 버퍼층 및 언도프드(undoped) 반도체층 중 적어도 하나로 형성될 수 있으며, 상기 버퍼층은 상기 기판과 질화물 반도체층 간의 격자 상수의 차이를 줄여줄 수 있고, 상기 언도프드 반도체층은 반도체의 결정 품질을 개선시켜 줄 수 있다. 여기서, 상기 제1반도체층(312)은 형성하지 않을 수 있다.
상기 제1반도체층(312) 위에는 발광 구조물(310)이 형성될 수 있다. 상기 발광 구조물(310)은 II족 내지 V족 원소 및 III족-V족 원소의 화합물 반도체 중에서 선택적으로 형성되며, 자외선 대역부터 가시 광선 대역의 파장 범위 내에서 소정의 피크 파장을 발광할 수 있다.
상기 발광 구조물(310)은 제1도전형 반도체층(313), 제2도전형 반도체층(315), 상기 제1도전형 반도체층(313)과 상기 제2도전형 반도체층(315) 사이에 형성된 활성층(314)을 포함한다.
상기 제2도전형 반도체층(315) 아래에는 전극층(331)이 형성된다. 상기 전극층(331)은 반사층을 포함하며, 상기 반사층은 발광 구조물(310)과 접촉된 오믹층을 더 포함할 수 있다. 상기 반사층은 반사율이 70% 이상인 물질 예컨대, Al, Ag, Ru, Pd, Rh, Pt, Ir의 금속과 상기의 금속 중 2 이상의 합금 중에서 선택될 수 있다. 상기 전극층(331)은 또한 투광성 전극층/반사층의 적층 구조를 포함할 수 있다. 상기 제2도전형 반도체층(315) 및 상기 전극층(331) 중 적어도 한 층의 표면에는 러프니스와 같은 광 추출 구조가 형성될 수 있으며, 이러한 광 추출 구조는 입사되는 광의 임계각을 변화시켜 주어, 광 추출 효율을 개선시켜 줄 수 있다.
상기 제1도전형 반도체층(313)의 일부 영역 아래에는 제1전극(335)이 배치되며, 상기 전극층(331)의 일부 아래에는 제2전극(337)이 배치될 수 있다.
상기 제1전극(335)는 상기 제1도전형 반도체층(315)과 상기 제1본딩 부재(361)에 전기적으로 연결되며, 상기 제2전극(337)은 상기 전극층(331)을 통해 상기 제2도전형 반도체층(315)과 제2본딩 부재(362)에 전기적으로 연결될 수 있다. 상기 제1전극(335) 및 제2전극(337)은 Cr, Ti, Co, Ni, V, Hf, Ag, Al, Ru, Rh, Pt, Pd, Ta, Mo, W 중 적어도 하나 또는 합금으로 형성될 수 있다. 상기 제1전극(335)과 상기 제2전극(337)은 동일한 적층 구조이거나 다른 적층 구조로 형성될 수 있다.
상기 절연층(333)은 상기 전극층(331) 아래에 배치되며, 상기 제2도전형 반도체층(315)의 하면, 상기 제2도전형 반도체층(315) 및 상기 활성층(314)의 측면, 상기 제1도전형 반도체층(313)의 일부 영역에 배치될 수 있다. 상기 절연층(333)은 상기 발광 구조물(310)의 하부 영역 중에서 상기 전극층(331), 제1전극(335) 및 제2전극(337)을 제외한 영역에 형성되어, 상기 발광 구조물(310)의 하부를 전기적으로 보호하게 된다. 상기 절연층(333)은 Al, Cr, Si, Ti, Zn, Zr 중 적어도 하나를 갖는 산화물, 질화물, 불화물, 및 황화물 중 적어도 하나로 형성된 절연물질 또는 절연성 수지를 포함한다. 상기 절연층(333)은 예컨대, SiO2, Si3N4, Al2O3, TiO2 중에서 선택적으로 형성될 수 있다. 상기 절연층(333)은 발광 구조물(310)의 아래에 플립 본딩을 위한 금속 구조물을 형성할 때, 상기 발광 구조물(310)의 층간 쇼트를 방지하기 위해 형성된다.
상기 발광 칩(30A)은 발생된 광은 전극층(331)에 의해 반사되어 기판(311)을 통해 방출될 수 있다.
도 20은 제5실시 예에 따른 광원 모듈을 나타낸 도면이며, 도 21은 도 20의 광원 모듈의 측 단면도이다. 제5실시 예를 설명함에 있어서, 상기에 개시된 실시 예와 동일한 부분은 상기에 개시된 실시 예의 설명을 참조하기로 한다.
도 20 및 도 21을 참조하면, 광원 모듈은 연성회로기판(10); 상기 연성회로기판(10) 상의 발광 영역 둘레에 배치된 반사부재(20); 상기 반사 부재(20) 내에 배치된 복수의 발광 칩(30); 및 상기 복수의 발광 칩(30)을 덮고 내부에 홈(46)을 갖는 몰드 부재(40)를 포함한다.
상기 몰드 부재(40)에는 제2어레이(133)와 제2어레이(133) 사이의 영역에 홈(46)이 배치되며, 상기 홈(46)은 측 단면이 다각형 형상으로 형성될 수 있으며, 예컨대 삼각형 형상 또는 사각형 형상을 포함한다. 상기 홈(46)은 상기 몰드 부재(40)의 상면으로부터 오목하며, 제1 및 제2방향 중 적어도 한 방향으로 배치될 수 있다.
상기 홈(46)의 깊이(T2)는 상기 몰드 부재(40)의 두께(T1)보다 얇게 형성될 수 있다.
상기 홈(46)은 제1어레이(131)의 발광 칩(30)들 사이에 배치됨으로써, 발광 칩(30)으로부터 발생된 광을 반사시켜 줄 수 있다. 또한 상기 연성회로기판(10)이 제1방향(X) 방향에 대해 벤딩될 때 응력을 감소시켜 줄 수 있다. 상기 몰드부재(40)의 일부(40A)는 상기 홈(46)과 상기 연성회로기판(10) 사이에 존재하므로, 상기 홈(46)의 깊이(T2)에 따라 상기 연성회로기판(10)의 복원력은 달라질 수 있다.
다른 예로서, 상기 홈(46)은 몰드 부재(40) 내에서 서로 교차되는 형태로 배열될 수 있으며, 이에 대해 한정하지는 않는다.
도 22는 몰드 부재(40) 내에 다각형 형상의 홈(47)이 배치되고, 상기 홈(47) 내에 반사 물질(48)이 채워진다. 상기 반사 물질(48)은 상기 발광 칩(30)으로부터 발생된 광을 반사시켜 줄 수 있다. 상기 홈(47)의 깊이(T3)는 상기 몰드 부재(40)의 두께(T1)보다 얇은 깊이로 형성될 수 있다. 상기 반사 물질(40)은 수지 재질 예컨대, 소프트 실리콘에 반사제가 첨가될 수 있으며, 상기 반사제는 TIO2, 또는 SiO2를 포함할 수 있다.
도 23은 제6실시 예에 따른 광원 모듈의 측 단면도이다.
도 23을 참조하면, 광원 모듈은 연성회로기판(10) 상에 복수의 발광 칩(30)이 배열되고, 상기 복수의 발광 칩(30) 사이에 차단 벽(62)가 배치되며, 상기 차단 벽(62) 상에 투광성 필름(60)이 배치된다. 상기 투광성 필름(60)은 상기 복수의 발광 칩(30) 및 반사 부재(20) 상에 접착되어, 상기 복수의 발광 칩(30)을 보호하게 된다. 상기 투광성 필름(60)은 폴리 이미드와 같은 투광성 재질을 포함할 수 있다.
상기 차단 벽(62)은 광을 반사하며 상기 투광성 필름(60)이 쳐지는 것을 방지하는 부재로 기능할 수도 있다. 상기 차단 벽(62)은 기둥 형상 또는 바 형상으로 형성될 수 있으며, 이에 대해 한정하지는 않는다.
여기서, 상기 연성회로기판(10)과 상기 투광성 필름(60) 사이의 영역(70)에는 몰드 부재가 아닌 에어가 채워질 수 있으며, 이에 대해 한정하지는 않는다.
도 24는 실시 예와 비교 예의 동일 사이즈에 의한 해상도를 비교한 도면이며, 도 25는 실시 예와 비교 예의 동일 개수에 의한 사이즈를 비교한 도면이다.
도 24 및 도 25를 참조하면, 비교 예(B)는 연성회로기판 상에 광원으로서 발광 소자 패키지가 배열된 구성이며, 실시 예(A)는 연성회로기판 상에 광원으로서 발광 칩이 배열된 구성이다. 따라서, 비교 예의 발광 소자 패키지는 서로 간의 간격이 실시 예의 발광 칩 간의 간격보다 넓어질 수 있다. 따라서, 비교 예와 실시 예에서 동일 표시 사이즈에서 해상도를 비교하면, 실시 예의 해상도가 더 개선됨을 알 수 있다. 이는 동일 사이즈에 더 많은 광원을 배치할 수 있어, 해상도가 비교 예에 비해 개선된다.
또한 도 25는 동일 개수의 광원을 매트릭스로 배열한 사이즈를 비교한 도면으로서, 비교 예(B)는 발광 소자 패키지에 의해 동일 개수의 패키지를 배열하더라도, 실시 예(A)에서 발광 칩을 배열한 사이즈보다 커지게 된다. 이에 따라 발광 칩을 배열한 실시 예는 비교 예에 비해 해상도가 개선될 뿐만 아니라, 사이즈가 더 작게 제공할 수 있다. 또한 발광 칩의 사이즈가 더 작고 발광 칩 간의 간격을 더 좁게 배열할 수 있어, 광원 모듈에 작용하는 응력이 더 작아지게 되므로, 벤딩에 효과적이다.
실시 예에 따른 광원 모듈은 복수의 발광 칩을 개별적으로 제어하여, 온/오프시켜 줌으로써, 원하는 정보를 표시할 수 있다. 또한 광원 모듈을 제1방향에 대해 벤딩하여 사용할 수 있어, 광원 모듈을 갖는 표시 모듈로 사용할 수 있다. 또한 광원 모듈을 갖는 시계, 반지, 휴대 단말기의 액서사리(accessory)로 사용할 수 있다. 또한 실시 예에 발광 칩 상에는 렌즈가 각각 배열될 수 있으며, 이에 대해 한정하지는 않는다.
실시 예에 따른 광원 모듈은 휴대 단말기, 컴퓨터 등의 백라이트 유닛 뿐만 아니라, 조명등, 신호등, 차량 전조등, 전광판, 가로등 등의 조명 장치에 적용될 수 있으며, 이에 대해 한정하지는 않는다.
상술한 실시 예 및 첨부된 도면에 의해 한정되는 것이 아니며, 첨부된 청구범위에 의해 한정된다. 따라서, 청구범위에 기재된 본 발명의 기술적 사상을 벗어나지 않는 범위 내에서 다양한 형태의 치환, 변형 및 변경이 가능하다는 것은 당 기술분야의 통상의 지식을 가진 자에게는 자명할 것이며, 이 또한 첨부된 청구범위에 기재된 기술적 사상에 속한다 할 것이다.
10: 연성회로기판 11, 12: 패드
20: 반사부재 30,30A: 발광 칩
40: 몰드 부재 32,32A,32B: 연결부재
34,361,362: 본딩 부재 46,47: 홈
48: 반사 물질 50,62: 차단 벽
60: 투광성 필름 100: 광원 모듈
131: 제1어레이 133: 제2어레이
111: 절연 필름 112, 114: 배선층
118,119: 커버레이

Claims (18)

  1. 제1 및 제2패드를 갖는 연성회로기판; 및
    상기 연성회로기판의 제1패드 위에 배열된 복수의 발광 칩을 포함하며,
    상기 복수의 발광 칩은 제1방향으로 배열된 복수의 제1어레이; 및 상기 제1방향과 다른 제2방향으로 배열되는 제2어레이를 포함하며,
    상기 제1어레이의 발광 칩 중 적어도 2개는 상기 연성회로기판에 의해 서로 연결되며,
    상기 제2어레이의 발광 칩은 서로 전기적으로 분리되며,
    상기 제2어레이의 발광 칩 중 적어도 하나와 상기 연성회로기판의 제2패드에 연결된 연결 부재를 포함하며,
    상기 연결 부재는 제2방향으로 연장되는 광원 모듈.
  2. 제1항에 있어서, 상기 연성회로기판의 제1방향의 길이는 제2방향의 길이보다 길고,
    상기 제2어레이의 수는 상기 제1어레이의 수보다 1.5배 이상인 광원 모듈.
  3. 제1항에 있어서, 상기 제1어레이에 배열된 발광 칩은 상기 제2어레이에 배열된 발광 칩의 개수보다 1.5배 이상인 광원 모듈.
  4. 제1항 내지 제3항 중 어느 한 항에 있어서, 상기 제2패드는 상기 제2어레이에 배열된 복수의 발광 칩 사이에 각각 배치되는 광원 모듈.
  5. 제4항에 있어서, 상기 연결 부재는 상기 제1어레이에 배열된 인접한 발광 칩들을 서로 연결해 주는 광원 모듈.
  6. 제4항에 있어서, 상기 연결 부재는 전도성 와이어를 포함하는 광원 모듈.
  7. 제4항에 있어서, 상기 제1방향은 상기 제2방향에 대해 직교하는 광원 모듈.
  8. 제4항에 있어서, 상기 연성회로기판은 상기 제1방향의 길이가 제2방향의 길이보다 길게 배치되며,
    상기 제2방향으로 작용하는 응력이 상기 제1방향으로 작용하는 응력보다 작은 광원 모듈.
  9. 제1항 내지 제3항 중 어느 한 항에 있어서, 상기 복수의 발광 칩 둘레에 배치된 반사 부재를 포함하는 광원 모듈.
  10. 제9항에 있어서, 상기 반사 부재 내에 배치되고 상기 발광 칩을 덮는 소프트 몰드 부재를 포함하는 광원 모듈.
  11. 제10항에 있어서, 상기 복수의 발광 칩 사이에 배치된 차단 벽을 포함하는 광원 모듈.
  12. 제11항에 있어서, 상기 차단 벽의 상면은 상기 몰딩 부재의 상면보다 낮은 광원 모듈.
  13. 제11항에 있어서, 상기 차단 벽은 상기 제1방향 및 제2방향 중 적어도 한 방향으로 배열되는 광원 모듈.
  14. 제10항에 있어서, 상기 몰드 부재 내에 형광체를 포함하는 광원 모듈.
  15. 제14항에 있어서, 상기 몰드 부재의 상면으로부터 오목하며 상기 제1 및 제2방향 중 적어도 하나의 방향으로 배치된 홈을 포함하며,
    상기 홈의 깊이는 상기 몰드 부재의 두께보다 작은 광원 모듈.
  16. 제13항에 있어서, 상기 홈에 반사 물질을 포함하는 광원 모듈.
  17. 제1패드 및 제2패드를 포함하는 연성회로기판;
    상기 연성회로기판의 제1패드 및 제2패드 상에 배치된 복수의 발광 칩;
    상기 발광 칩과 상기 제1 및 제2패드 사이에 배치된 제1 및 제2본딩 부재;
    상기 복수의 발광 칩의 둘레에 배치된 반사 부재;
    상기 반사 부재 내에 배치되고 상기 복수의 발광 칩을 몰딩하는 소프트 몰드 부재를 포함하며,
    상기 복수의 발광 칩은 제1방향으로 배열된 복수의 제1어레이; 및 상기 제1방향과 다른 제2방향으로 배열되는 제2어레이를 포함하며,
    상기 제1어레이의 발광 칩 중 적어도 2개는 상기 연성회로기판에 의해 서로 연결되며,
    상기 제2어레이의 발광 칩은 서로 전기적으로 분리되며,
    상기 연성회로기판의 제1방향의 길이는 제2방향의 길이보다 길게 배치되는 광원 모듈.
  18. 제1항 내지 제3항, 또는 제17항 중 어느 한 항의 광원 모듈을 포함하며,
    상기 광원 모듈은 제1방향에 대해 소정의 곡률로 벤딩되며,
    상기 광원 모듈의 발광 칩은 개별 구동되는 표시 모듈.
KR1020140093594A 2014-07-23 2014-07-23 광원 모듈 및 이를 구비한 표시 모듈 KR102323593B1 (ko)

Priority Applications (4)

Application Number Priority Date Filing Date Title
KR1020140093594A KR102323593B1 (ko) 2014-07-23 2014-07-23 광원 모듈 및 이를 구비한 표시 모듈
PCT/KR2015/007515 WO2016013831A1 (ko) 2014-07-23 2015-07-20 광원 모듈과 이를 구비한 표시 모듈, 장신구 및 미러
US15/315,256 US10062672B2 (en) 2014-07-23 2015-07-20 Light source module
CN201580040993.8A CN106574749B (zh) 2014-07-23 2015-07-20 光源模块及配备有光源模块的显示模块、配件和镜子

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020140093594A KR102323593B1 (ko) 2014-07-23 2014-07-23 광원 모듈 및 이를 구비한 표시 모듈

Publications (2)

Publication Number Publication Date
KR20160012039A true KR20160012039A (ko) 2016-02-02
KR102323593B1 KR102323593B1 (ko) 2021-11-17

Family

ID=55354529

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020140093594A KR102323593B1 (ko) 2014-07-23 2014-07-23 광원 모듈 및 이를 구비한 표시 모듈

Country Status (1)

Country Link
KR (1) KR102323593B1 (ko)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20170100328A (ko) * 2016-02-25 2017-09-04 (주)오라클환경디자인 Led 조명 장치 및 그 제어 방법
CN108633317A (zh) * 2016-02-12 2018-10-09 Lg 伊诺特有限公司 发光器件封装和包括该发光器件封装的照明设备

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20050103624A (ko) * 2004-04-27 2005-11-01 럭스피아 주식회사 복수개의 발광 다이오드칩이 배치된 발광 다이오드 패캐지
KR20050119045A (ko) * 2004-06-15 2005-12-20 서울반도체 주식회사 발광 다이오드 표시장치 및 그 제조방법
KR20110109650A (ko) * 2010-03-31 2011-10-06 (주)포인트엔지니어링 광 소자 디바이스 및 그 제조 방법
US20110303941A1 (en) * 2010-08-09 2011-12-15 Lg Innotek Co., Ltd. Light emitting device and lighting system
KR20120040907A (ko) * 2010-10-20 2012-04-30 엘지이노텍 주식회사 방열회로기판 및 이를 포함하는 발열소자 패키지
JP2013531362A (ja) * 2010-04-26 2013-08-01 コーニンクレッカ フィリップス エレクトロニクス エヌ ヴィ 光を発するセグメントと位置合わせされたコリメータを有する照明システム
JP2014090161A (ja) * 2012-10-03 2014-05-15 Nichia Chem Ind Ltd 発光装置

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20050103624A (ko) * 2004-04-27 2005-11-01 럭스피아 주식회사 복수개의 발광 다이오드칩이 배치된 발광 다이오드 패캐지
KR20050119045A (ko) * 2004-06-15 2005-12-20 서울반도체 주식회사 발광 다이오드 표시장치 및 그 제조방법
KR20110109650A (ko) * 2010-03-31 2011-10-06 (주)포인트엔지니어링 광 소자 디바이스 및 그 제조 방법
JP2013531362A (ja) * 2010-04-26 2013-08-01 コーニンクレッカ フィリップス エレクトロニクス エヌ ヴィ 光を発するセグメントと位置合わせされたコリメータを有する照明システム
US20110303941A1 (en) * 2010-08-09 2011-12-15 Lg Innotek Co., Ltd. Light emitting device and lighting system
KR20120040907A (ko) * 2010-10-20 2012-04-30 엘지이노텍 주식회사 방열회로기판 및 이를 포함하는 발열소자 패키지
JP2014090161A (ja) * 2012-10-03 2014-05-15 Nichia Chem Ind Ltd 発光装置

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108633317A (zh) * 2016-02-12 2018-10-09 Lg 伊诺特有限公司 发光器件封装和包括该发光器件封装的照明设备
KR20170100328A (ko) * 2016-02-25 2017-09-04 (주)오라클환경디자인 Led 조명 장치 및 그 제어 방법

Also Published As

Publication number Publication date
KR102323593B1 (ko) 2021-11-17

Similar Documents

Publication Publication Date Title
US10833226B2 (en) Light emitting device and light emitting device package
US9373756B2 (en) Light emitting device and light emitting device package having the same
US9520383B2 (en) Light emitting device package and lighting system
US10062672B2 (en) Light source module
US8624270B2 (en) Device having a plurality of light emitting structures bonded by adhesive layers and light emitting device package having the same
KR101916131B1 (ko) 발광 소자, 발광 소자 제조방법 및 조명 시스템
JP2011233893A (ja) 発光素子、発光素子パッケージ、及び照明システム
JP2012244158A (ja) 発光素子、発光素子パッケージ及びライトユニット
US9029899B2 (en) Light emitting device and light emitting device package
KR102309092B1 (ko) 발광 소자 및 이를 포함하는 발광 소자 어레이
KR102323593B1 (ko) 광원 모듈 및 이를 구비한 표시 모듈
KR101865919B1 (ko) 발광 소자, 발광 소자 패키지, 라이트 유닛, 발광 소자 제조방법
KR102261835B1 (ko) 광원 모듈 및 이를 구비한 표시 모듈
KR102371739B1 (ko) 플렉시블 광원 모듈을 포함하는 장신구
KR20150015983A (ko) 발광소자
KR20130016977A (ko) 발광소자, 발광소자 패키지, 및 라이트 유닛
KR20130016666A (ko) 발광소자, 발광소자 패키지, 및 라이트 유닛
KR20130016667A (ko) 발광소자, 발광소자 패키지, 및 라이트 유닛
KR20130016948A (ko) 발광소자, 발광소자 패키지, 및 라이트 유닛
KR20120134957A (ko) 라이트 유닛 및 이를 구비한 발광 장치
KR20120045636A (ko) 발광 소자, 발광 소자 제조방법, 발광 소자 패키지 및 조명 시스템
KR20120038338A (ko) 발광 소자, 발광 소자 제조방법, 발광 소자 패키지 및 조명 시스템

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant